可変インダクタ
【課題】 小型化、低コスト化が容易で、且つ半導体集積回路化に適した可変インダクタを提供する。
【解決手段】 ｐｎ接合ダイオード素子１０と、ｐｎ接合ダイオード素子１０の周囲にコイル状に巻かれた導線部材２１と、ｐｎ接合ダイオード素子１０に逆バイアス電圧を供給する電源１５と、を備え、ｐｎ接合ダイオード素子１０に供給する逆バイアス電圧を調整して、ｐｎ接合ダイオード素子１０の空乏層１３の幅を変化させ、導線部材の端子２２，２３間のインダクタンスを可変にする。
【解決手段】 ｐｎ接合ダイオード素子１０と、ｐｎ接合ダイオード素子１０の周囲にコイル状に巻かれた導線部材２１と、ｐｎ接合ダイオード素子１０に逆バイアス電圧を供給する電源１５と、を備え、ｐｎ接合ダイオード素子１０に供給する逆バイアス電圧を調整して、ｐｎ接合ダイオード素子１０の空乏層１３の幅を変化させ、導線部材の端子２２，２３間のインダクタンスを可変にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐｎ接合ダイオード素子を有する可変インダクタに関する。
【背景技術】
【０００２】
従来、素子としてのインダクタについて、良好な特性を維持しつつ、インダクタンスを可変とすることは困難とされており、インダクタにスイッチを挿入して該スイッチのオン・オフによりインダクタンスを変える手法（例えば、特許文献１）や、レーザビームにより物理的にインダクタの形状を変化させる手法（例えば、特許文献２）や、複数のインダクタの相互結合を利用して可変インダクタを構成する手法（例えば、特許文献３）等、種々の手法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−１６２３３１号公報
【特許文献２】特開２０００−２２３３１７号公報
【特許文献３】特開平７−３２０９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術においては、スイッチのオン抵抗により可変インダクタの性能が劣化してしまうというという事情があった。また、特許文献２の技術では、インダクタの製造後に物理的に調整する必要があるため、製造コストが高くなり、回路が動作している状況でインダクタンスを変化させることが困難であるという事情があった。また、特許文献３の技術では、相互結合係数を変化させるためにインダクタの形状を物理的に変化させていることから、可変インダクタを構成する回路部品の小型化並びに低コスト化が難しいという事情があった。
【０００５】
本発明は、上記従来の事情に鑑みてなされたものであって、電気的特性が良好で、小型化、低コスト化が容易で、且つ半導体集積回路化に適した可変インダクタを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る可変インダクタは、ｐｎ接合ダイオード素子と、前記ｐｎ接合ダイオード素子の周囲にコイル状に巻かれた導線部材と、を有し、前記ｐｎ接合ダイオード素子への印加電圧を調整することを特徴とする。
【０００７】
また、本発明に係る可変インダクタにおいて、前記ｐｎ接合ダイオード素子は、半導体基板上に形成され、前記導線部材は、前記半導体基板を貫通して形成される複数個の上下連結部材と、前記上下連結部材の下部に形成されて対応する２つの上下連結部材を互いに連結する下部連結層と、前記上下連結部材の上部に形成されて前記下部連結層により連結された２つの上下連結部材の何れか１つの上下連結部材と該上下連結部材に隣り合う１つの上下連結部材とを互いに連結する上部連結層と、を備えたことを特徴とする。
【０００８】
また、上記発明において、前記導線部材による磁束は、前記ｐｎ接合ダイオード素子の空乏層の層面と略直交する、或いは略並行となることを特徴とする。
【０００９】
また、上記発明において、前記ｐｎ接合ダイオード素子と前記導線部材とは、アイソレートされていることを特徴とする。
【発明の効果】
【００１０】
本発明に係る可変インダクタによれば、ｐｎ接合ダイオード素子への印加電圧を調整して該ｐｎ接合ダイオード素子の空乏層の大きさを変化させ、インダクタンスを可変とすることができ、電気的特性が良好で、小型化、低コスト化が容易で、且つ半導体集積回路化に適した可変インダクタを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る可変インダクタの構成図である。
【図２】逆バイアス電圧に対するインダクタンスの変化量を例示する説明図である。
【図３】本発明の第２実施形態に係る可変インダクタの構成図である。
【図４】本発明の第３実施形態に係る可変インダクタの構造を説明する説明図である。
【発明を実施するための形態】
【００１２】
以下、本発明の可変インダクタの実施形態について、第１実施形態、第２実施形態、第３実施形態の順に図面を参照して詳細に説明する。
〔第１実施形態〕
【００１３】
図１は本発明の第１実施形態に係る可変インダクタの構成図である。同図において、本実施形態の可変インダクタは、ｐｎ接合ダイオード素子１０と、ｐｎ接合ダイオード素子１０の周囲にコイル状に巻かれた導線部材２１と、ｐｎ接合ダイオード素子１０に逆バイアス電圧を供給する電源１５と、を備えた構成である。ここで、ｐｎ接合ダイオード素子１０は、拡散接合、合金拡散、イオン注入法、またはエピタキシャル成長法等の製造法により作製される半導体素子であり、ｐ型不純物領域１２とｎ型不純物領域１１とが接するｐｎ接合を持ち、その結果、該接合の境界付近に空乏層１３を持つ構造となる。
【００１４】
本実施形態の可変インダクタでは、電源１５により、ｐｎ接合ダイオード素子１０に供給する印加電圧（逆バイアス電圧）を調整して、ｐｎ接合ダイオード素子１０の空乏層１３の大きさ（幅）を変化させ、導線部材の端子２２，２３間のインダクタンスを可変にしている。
【００１５】
図１において、導線部材の端子２２，２３間に電流が流れるとき、ｐｎ接合ダイオード素子１０の空乏層１３の層面に対して垂直方向に磁束が発生する。ここで、巻線型コイルのインダクタンスＬは、実効透磁率をμｅ、巻数をＮとするとき、Ｌ＝ｋ・μｅ・Ｎ２［Ｈ］（ｋ：形状等で決まる定数）で表されるが、コイルから発生した磁力線の通り道にギャップがあると、実効透磁率μｅが低下することが知られている。ｐｎ接合ダイオード素子１０の空乏層１３はこのギャップに相当し、ｐｎ接合ダイオード素子１０への逆バイアス電圧を大きくしていくことで、ｐｎ接合ダイオード素子１０の空乏層１３の幅が拡がり、実効透磁率μｅの低下に伴って導線部材の端子２２，２３間のインダクタンスが低下していくと考えられる。
【００１６】
このことを検証するための実験を行った。市販のダイオードに導線を１０回巻いて可変インダクタを形成し、この可変インダクタを用いたコルピッツ型発振回路を構成し、ダイオードのアノード及びカソード端子間に印加する逆バイアス電圧を変化させて（０〜１８［Ｖ］）、発振周波数の変化から可変インダクタの端子（２２，２３）間のインダクタンスの変化量ΔＬ［ｐｐｍ］を求めた。その結果を図２に示す。なお、図２のインダクタンスの変化量ΔＬ［ｐｐｍ］は絶対値表記であり、逆バイアス電圧の上昇に伴って、同図に示される変化量分のインダクタンスの低下が確認できた。
【００１７】
以上説明したように、本実施形態の可変インダクタでは、ｐｎ接合ダイオード素子１０と、ｐｎ接合ダイオード素子１０の周囲にコイル状に巻かれた導線部材２１と、ｐｎ接合ダイオード素子１０に逆バイアス電圧を供給する電源１５と、を備え、ｐｎ接合ダイオード素子１０に供給する逆バイアス電圧を調整して、ｐｎ接合ダイオード素子１０の空乏層１３の幅を変化させ、導線部材の端子２２，２３間のインダクタンスを可変にしている。これにより、簡単な構造で可変インダクタを実現することができ、小型化、低コスト化が容易な可変インダクタを実現することができる。
【００１８】
つまり、ｐｎ接合ダイオード素子１０及び導線部材２１の組み合わせにより、簡単な構造で作製できるので、部品の小型化及び低コスト化が可能である。また、導線部材２１の巻き方や構成等を工夫することにより、更なる小型化も可能である。さらに、逆バイアス電圧が印加されるｐｎ接合ダイオード素子１０と導線部材２１との間に回路接続がなく、アイソレートされているため、電気的特性も良好である。
〔第２実施形態〕
【００１９】
次に、図３は本発明の第２実施形態に係る可変インダクタの構成図である。同図において、本実施形態の可変インダクタは、ｐｎ接合ダイオード素子３０と、ｐｎ接合ダイオード素子３０の周囲にコイル状に巻かれた導線部材４１と、ｐｎ接合ダイオード素子３０に逆バイアス電圧を供給する電源３５と、を備えた構成である。ここで、ｐｎ接合ダイオード素子３０は、ｐ型不純物領域３２とｎ型不純物領域３１とが接するｐｎ接合を持ち、該接合の境界付近に空乏層３３を持つ構造である。
【００２０】
本実施形態の可変インダクタでは、電源３５により、ｐｎ接合ダイオード素子３０に供給する印加電圧（逆バイアス電圧）を調整して、ｐｎ接合ダイオード素子３０の空乏層３３の大きさ（幅）を変化させ、導線部材の端子４２，４３間のインダクタンスを可変にしている。なお、本実施形態では、導線部材の端子４２，４３間に電流が流れるとき、ｐｎ接合ダイオード素子１０の空乏層１３の層面に対して並行方向に磁束が発生するが、第１実施形態と同様に、ｐｎ接合ダイオード素子３０への逆バイアス電圧を大きくしていくことで、ｐｎ接合ダイオード素子３０の空乏層３３の幅が拡がり、実効透磁率μｅの低下に伴って導線部材の端子４２，４３間のインダクタンスが低下していくと考えられる。
【００２１】
したがって、本実施形態の可変インダクタによれば、第１実施形態と同様に、簡単な構造で可変インダクタを実現することができ、小型化、低コスト化が容易な可変インダクタを実現することができる。
〔第３実施形態〕
【００２２】
次に、図４は本発明の第３実施形態に係る可変インダクタの構造を説明する説明図である。本実施形態の可変インダクタは、半導体基板５１上にｐｎ接合ダイオード素子並びにコイル状に巻かれた導線部材を一体化して形成したものである。
【００２３】
同図において、ｐｎ接合ダイオード素子は、ｐ型不純物領域５６とｎ型不純物領域５７とが接するｐｎ接合を持ち、その結果、該接合の境界付近に空乏層５７を持つ構造である。なお、ｐ型不純物領域５６は電極端子７２に、ｎ型不純物領域５７は電極端子７１に、それぞれ酸化膜等の絶縁膜５２を貫通するコンタクトホール（図示せず）を介して接続されており、電極端子７２を正極、電極端子７１を負極とする逆バイアス電圧が印加される。
【００２４】
また、コイル状に巻かれた導線部材は、半導体基板５１を貫通して形成される複数個の上下連結部材６４と、上下連結部材６４の下部に形成されて対応する２つの上下連結部材を互いに連結する下部連結層６３と、上下連結部材６４の上部に形成されて下部連結層６３により連結された２つの上下連結部材６４の何れか１つの上下連結部材６４と該上下連結部材６４に隣り合う１つの上下連結部材６４とを互いに連結する上部連結層６１と、を持つ構造である。なお、こうして連結される導線部材の一端は電極端子７５に、他端は電極端子７１に、それぞれ接続されている。ここで、上部連結層６１及び下部連結層６３は金属膜配線パターンであり、上下連結部材６４はスルーホールである。
【００２５】
本実施形態の可変インダクタでは、電源（図示せず）により、ｐｎ接合ダイオード素子に供給する印加電圧（逆バイアス電圧）を調整して、ｐｎ接合ダイオード素子の空乏層５５の大きさを変化させ、導線部材の端子電極７５，７６間のインダクタンスを可変にすることができる。このように、本発明の可変インダクタは、半導体集積回路化に適しており、可変インダクタが適用される回路装置の小型化、低コスト化に貢献できる。
【００２６】
以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、第３実施形態では、コイル状に巻かれた導線部材を、金属膜配線パターン及びスルーホールを連結して形成したが、他のパターン形成によって形成するようにしても良い。また、ｎ型不純物領域５７と上下連結部材６４とのアイソレーションを強化するために酸化膜等の絶縁膜を介在させた構成としても良い。
【符号の説明】
【００２７】
１０，３０…ｐｎ接合ダイオード素子、１１，３１，５７…ｎ型不純物領域、１２，３２，５６…ｐ型不純物領域、１３，３３…空乏層、１５…電源、２１，４１…導線部材、２２，２３，４２，４３…端子、５１…半導体基板、５２，５３絶縁膜、６１…上部連結層、６３…下部連結層、６４…上下連結部材、７１〜７５…電極端子
【技術分野】
【０００１】
本発明は、ｐｎ接合ダイオード素子を有する可変インダクタに関する。
【背景技術】
【０００２】
従来、素子としてのインダクタについて、良好な特性を維持しつつ、インダクタンスを可変とすることは困難とされており、インダクタにスイッチを挿入して該スイッチのオン・オフによりインダクタンスを変える手法（例えば、特許文献１）や、レーザビームにより物理的にインダクタの形状を変化させる手法（例えば、特許文献２）や、複数のインダクタの相互結合を利用して可変インダクタを構成する手法（例えば、特許文献３）等、種々の手法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−１６２３３１号公報
【特許文献２】特開２０００−２２３３１７号公報
【特許文献３】特開平７−３２０９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術においては、スイッチのオン抵抗により可変インダクタの性能が劣化してしまうというという事情があった。また、特許文献２の技術では、インダクタの製造後に物理的に調整する必要があるため、製造コストが高くなり、回路が動作している状況でインダクタンスを変化させることが困難であるという事情があった。また、特許文献３の技術では、相互結合係数を変化させるためにインダクタの形状を物理的に変化させていることから、可変インダクタを構成する回路部品の小型化並びに低コスト化が難しいという事情があった。
【０００５】
本発明は、上記従来の事情に鑑みてなされたものであって、電気的特性が良好で、小型化、低コスト化が容易で、且つ半導体集積回路化に適した可変インダクタを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る可変インダクタは、ｐｎ接合ダイオード素子と、前記ｐｎ接合ダイオード素子の周囲にコイル状に巻かれた導線部材と、を有し、前記ｐｎ接合ダイオード素子への印加電圧を調整することを特徴とする。
【０００７】
また、本発明に係る可変インダクタにおいて、前記ｐｎ接合ダイオード素子は、半導体基板上に形成され、前記導線部材は、前記半導体基板を貫通して形成される複数個の上下連結部材と、前記上下連結部材の下部に形成されて対応する２つの上下連結部材を互いに連結する下部連結層と、前記上下連結部材の上部に形成されて前記下部連結層により連結された２つの上下連結部材の何れか１つの上下連結部材と該上下連結部材に隣り合う１つの上下連結部材とを互いに連結する上部連結層と、を備えたことを特徴とする。
【０００８】
また、上記発明において、前記導線部材による磁束は、前記ｐｎ接合ダイオード素子の空乏層の層面と略直交する、或いは略並行となることを特徴とする。
【０００９】
また、上記発明において、前記ｐｎ接合ダイオード素子と前記導線部材とは、アイソレートされていることを特徴とする。
【発明の効果】
【００１０】
本発明に係る可変インダクタによれば、ｐｎ接合ダイオード素子への印加電圧を調整して該ｐｎ接合ダイオード素子の空乏層の大きさを変化させ、インダクタンスを可変とすることができ、電気的特性が良好で、小型化、低コスト化が容易で、且つ半導体集積回路化に適した可変インダクタを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る可変インダクタの構成図である。
【図２】逆バイアス電圧に対するインダクタンスの変化量を例示する説明図である。
【図３】本発明の第２実施形態に係る可変インダクタの構成図である。
【図４】本発明の第３実施形態に係る可変インダクタの構造を説明する説明図である。
【発明を実施するための形態】
【００１２】
以下、本発明の可変インダクタの実施形態について、第１実施形態、第２実施形態、第３実施形態の順に図面を参照して詳細に説明する。
〔第１実施形態〕
【００１３】
図１は本発明の第１実施形態に係る可変インダクタの構成図である。同図において、本実施形態の可変インダクタは、ｐｎ接合ダイオード素子１０と、ｐｎ接合ダイオード素子１０の周囲にコイル状に巻かれた導線部材２１と、ｐｎ接合ダイオード素子１０に逆バイアス電圧を供給する電源１５と、を備えた構成である。ここで、ｐｎ接合ダイオード素子１０は、拡散接合、合金拡散、イオン注入法、またはエピタキシャル成長法等の製造法により作製される半導体素子であり、ｐ型不純物領域１２とｎ型不純物領域１１とが接するｐｎ接合を持ち、その結果、該接合の境界付近に空乏層１３を持つ構造となる。
【００１４】
本実施形態の可変インダクタでは、電源１５により、ｐｎ接合ダイオード素子１０に供給する印加電圧（逆バイアス電圧）を調整して、ｐｎ接合ダイオード素子１０の空乏層１３の大きさ（幅）を変化させ、導線部材の端子２２，２３間のインダクタンスを可変にしている。
【００１５】
図１において、導線部材の端子２２，２３間に電流が流れるとき、ｐｎ接合ダイオード素子１０の空乏層１３の層面に対して垂直方向に磁束が発生する。ここで、巻線型コイルのインダクタンスＬは、実効透磁率をμｅ、巻数をＮとするとき、Ｌ＝ｋ・μｅ・Ｎ２［Ｈ］（ｋ：形状等で決まる定数）で表されるが、コイルから発生した磁力線の通り道にギャップがあると、実効透磁率μｅが低下することが知られている。ｐｎ接合ダイオード素子１０の空乏層１３はこのギャップに相当し、ｐｎ接合ダイオード素子１０への逆バイアス電圧を大きくしていくことで、ｐｎ接合ダイオード素子１０の空乏層１３の幅が拡がり、実効透磁率μｅの低下に伴って導線部材の端子２２，２３間のインダクタンスが低下していくと考えられる。
【００１６】
このことを検証するための実験を行った。市販のダイオードに導線を１０回巻いて可変インダクタを形成し、この可変インダクタを用いたコルピッツ型発振回路を構成し、ダイオードのアノード及びカソード端子間に印加する逆バイアス電圧を変化させて（０〜１８［Ｖ］）、発振周波数の変化から可変インダクタの端子（２２，２３）間のインダクタンスの変化量ΔＬ［ｐｐｍ］を求めた。その結果を図２に示す。なお、図２のインダクタンスの変化量ΔＬ［ｐｐｍ］は絶対値表記であり、逆バイアス電圧の上昇に伴って、同図に示される変化量分のインダクタンスの低下が確認できた。
【００１７】
以上説明したように、本実施形態の可変インダクタでは、ｐｎ接合ダイオード素子１０と、ｐｎ接合ダイオード素子１０の周囲にコイル状に巻かれた導線部材２１と、ｐｎ接合ダイオード素子１０に逆バイアス電圧を供給する電源１５と、を備え、ｐｎ接合ダイオード素子１０に供給する逆バイアス電圧を調整して、ｐｎ接合ダイオード素子１０の空乏層１３の幅を変化させ、導線部材の端子２２，２３間のインダクタンスを可変にしている。これにより、簡単な構造で可変インダクタを実現することができ、小型化、低コスト化が容易な可変インダクタを実現することができる。
【００１８】
つまり、ｐｎ接合ダイオード素子１０及び導線部材２１の組み合わせにより、簡単な構造で作製できるので、部品の小型化及び低コスト化が可能である。また、導線部材２１の巻き方や構成等を工夫することにより、更なる小型化も可能である。さらに、逆バイアス電圧が印加されるｐｎ接合ダイオード素子１０と導線部材２１との間に回路接続がなく、アイソレートされているため、電気的特性も良好である。
〔第２実施形態〕
【００１９】
次に、図３は本発明の第２実施形態に係る可変インダクタの構成図である。同図において、本実施形態の可変インダクタは、ｐｎ接合ダイオード素子３０と、ｐｎ接合ダイオード素子３０の周囲にコイル状に巻かれた導線部材４１と、ｐｎ接合ダイオード素子３０に逆バイアス電圧を供給する電源３５と、を備えた構成である。ここで、ｐｎ接合ダイオード素子３０は、ｐ型不純物領域３２とｎ型不純物領域３１とが接するｐｎ接合を持ち、該接合の境界付近に空乏層３３を持つ構造である。
【００２０】
本実施形態の可変インダクタでは、電源３５により、ｐｎ接合ダイオード素子３０に供給する印加電圧（逆バイアス電圧）を調整して、ｐｎ接合ダイオード素子３０の空乏層３３の大きさ（幅）を変化させ、導線部材の端子４２，４３間のインダクタンスを可変にしている。なお、本実施形態では、導線部材の端子４２，４３間に電流が流れるとき、ｐｎ接合ダイオード素子１０の空乏層１３の層面に対して並行方向に磁束が発生するが、第１実施形態と同様に、ｐｎ接合ダイオード素子３０への逆バイアス電圧を大きくしていくことで、ｐｎ接合ダイオード素子３０の空乏層３３の幅が拡がり、実効透磁率μｅの低下に伴って導線部材の端子４２，４３間のインダクタンスが低下していくと考えられる。
【００２１】
したがって、本実施形態の可変インダクタによれば、第１実施形態と同様に、簡単な構造で可変インダクタを実現することができ、小型化、低コスト化が容易な可変インダクタを実現することができる。
〔第３実施形態〕
【００２２】
次に、図４は本発明の第３実施形態に係る可変インダクタの構造を説明する説明図である。本実施形態の可変インダクタは、半導体基板５１上にｐｎ接合ダイオード素子並びにコイル状に巻かれた導線部材を一体化して形成したものである。
【００２３】
同図において、ｐｎ接合ダイオード素子は、ｐ型不純物領域５６とｎ型不純物領域５７とが接するｐｎ接合を持ち、その結果、該接合の境界付近に空乏層５７を持つ構造である。なお、ｐ型不純物領域５６は電極端子７２に、ｎ型不純物領域５７は電極端子７１に、それぞれ酸化膜等の絶縁膜５２を貫通するコンタクトホール（図示せず）を介して接続されており、電極端子７２を正極、電極端子７１を負極とする逆バイアス電圧が印加される。
【００２４】
また、コイル状に巻かれた導線部材は、半導体基板５１を貫通して形成される複数個の上下連結部材６４と、上下連結部材６４の下部に形成されて対応する２つの上下連結部材を互いに連結する下部連結層６３と、上下連結部材６４の上部に形成されて下部連結層６３により連結された２つの上下連結部材６４の何れか１つの上下連結部材６４と該上下連結部材６４に隣り合う１つの上下連結部材６４とを互いに連結する上部連結層６１と、を持つ構造である。なお、こうして連結される導線部材の一端は電極端子７５に、他端は電極端子７１に、それぞれ接続されている。ここで、上部連結層６１及び下部連結層６３は金属膜配線パターンであり、上下連結部材６４はスルーホールである。
【００２５】
本実施形態の可変インダクタでは、電源（図示せず）により、ｐｎ接合ダイオード素子に供給する印加電圧（逆バイアス電圧）を調整して、ｐｎ接合ダイオード素子の空乏層５５の大きさを変化させ、導線部材の端子電極７５，７６間のインダクタンスを可変にすることができる。このように、本発明の可変インダクタは、半導体集積回路化に適しており、可変インダクタが適用される回路装置の小型化、低コスト化に貢献できる。
【００２６】
以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、第３実施形態では、コイル状に巻かれた導線部材を、金属膜配線パターン及びスルーホールを連結して形成したが、他のパターン形成によって形成するようにしても良い。また、ｎ型不純物領域５７と上下連結部材６４とのアイソレーションを強化するために酸化膜等の絶縁膜を介在させた構成としても良い。
【符号の説明】
【００２７】
１０，３０…ｐｎ接合ダイオード素子、１１，３１，５７…ｎ型不純物領域、１２，３２，５６…ｐ型不純物領域、１３，３３…空乏層、１５…電源、２１，４１…導線部材、２２，２３，４２，４３…端子、５１…半導体基板、５２，５３絶縁膜、６１…上部連結層、６３…下部連結層、６４…上下連結部材、７１〜７５…電極端子
【特許請求の範囲】
【請求項１】
ｐｎ接合ダイオード素子と、
前記ｐｎ接合ダイオード素子の周囲にコイル状に巻かれた導線部材と、を有し、
前記ｐｎ接合ダイオード素子への印加電圧を調整することを特徴とする可変インダクタ。
【請求項２】
前記ｐｎ接合ダイオード素子は、半導体基板上に形成され、
前記導線部材は、前記半導体基板を貫通して形成される複数個の上下連結部材と、前記上下連結部材の下部に形成されて対応する２つの上下連結部材を互いに連結する下部連結層と、前記上下連結部材の上部に形成されて前記下部連結層により連結された２つの上下連結部材の何れか１つの上下連結部材と該上下連結部材に隣り合う１つの上下連結部材とを互いに連結する上部連結層と、を有することを特徴とする請求項１に記載の可変インダクタ。
【請求項３】
前記導線部材による磁束は、前記ｐｎ接合ダイオード素子の空乏層の層面と略直交する、或いは略並行となることを特徴とする請求項１または請求項２に記載の可変インダクタ。
【請求項４】
前記ｐｎ接合ダイオード素子と前記導線部材とは、アイソレートされていることを特徴とする請求項１〜請求項３の何れか１項に記載の可変インダクタ。
【請求項１】
ｐｎ接合ダイオード素子と、
前記ｐｎ接合ダイオード素子の周囲にコイル状に巻かれた導線部材と、を有し、
前記ｐｎ接合ダイオード素子への印加電圧を調整することを特徴とする可変インダクタ。
【請求項２】
前記ｐｎ接合ダイオード素子は、半導体基板上に形成され、
前記導線部材は、前記半導体基板を貫通して形成される複数個の上下連結部材と、前記上下連結部材の下部に形成されて対応する２つの上下連結部材を互いに連結する下部連結層と、前記上下連結部材の上部に形成されて前記下部連結層により連結された２つの上下連結部材の何れか１つの上下連結部材と該上下連結部材に隣り合う１つの上下連結部材とを互いに連結する上部連結層と、を有することを特徴とする請求項１に記載の可変インダクタ。
【請求項３】
前記導線部材による磁束は、前記ｐｎ接合ダイオード素子の空乏層の層面と略直交する、或いは略並行となることを特徴とする請求項１または請求項２に記載の可変インダクタ。
【請求項４】
前記ｐｎ接合ダイオード素子と前記導線部材とは、アイソレートされていることを特徴とする請求項１〜請求項３の何れか１項に記載の可変インダクタ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２５３２９５（Ｐ２０１２−２５３２９５Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２６９９４（Ｐ２０１１−１２６９９４）
【出願日】平成２３年６月７日（２０１１．６．７）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月７日（２０１１．６．７）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]