回路基板及び半導体装置
【課題】回路基板に形成されたボンディングパッドにボンディングワイヤーを容易かつ確実に接合できるようにする。
【解決手段】半導体チップ１２と、半導体チップ１２が搭載される回路基板１１とを含み、回路基板１１は、回路基板１１の端面に開口し、当該回路基板１１を貫通して形成される貫通孔１１３を有し、回路基板１１は、各貫通孔１３を塞ぐようにボンディングパッド１１１が形成されてなる半導体装置１において、ボンディングパッド１１１の表面の貫通孔１１３が形成されている部分に第１のソルダーレジスト１１７１を施すようにする。また回路基板１１に、半導体チップ１２が搭載される領域を囲んで第１のソルダーレジスト１１７１に連続する環状の第２のソルダーレジスト１１７２を施すようにする。
【解決手段】半導体チップ１２と、半導体チップ１２が搭載される回路基板１１とを含み、回路基板１１は、回路基板１１の端面に開口し、当該回路基板１１を貫通して形成される貫通孔１１３を有し、回路基板１１は、各貫通孔１３を塞ぐようにボンディングパッド１１１が形成されてなる半導体装置１において、ボンディングパッド１１１の表面の貫通孔１１３が形成されている部分に第１のソルダーレジスト１１７１を施すようにする。また回路基板１１に、半導体チップ１２が搭載される領域を囲んで第１のソルダーレジスト１１７１に連続する環状の第２のソルダーレジスト１１７２を施すようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路基板及び半導体装置に関し、とくに回路基板に形成されたボンディングパッドにボンディングワイヤーを容易かつ確実に接合するための技術に関する。
【背景技術】
【０００２】
近年、機器の小型化や多機能化に伴い、半導体装置には実装効率のより一層の向上が求められるようになってきている。このため、半導体チップの基板への実装に際しては、回路基板の面積を変えずによりサイズの大きな半導体チップを搭載することが求められるようになってきている。
【特許文献１】特開２００４−７１８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、回路基板の面積を変えずに回路基板によりサイズの大きな半導体チップを搭載しようとすれば、ボンディングパッドの面積を狭くせざるを得ない。またボンディングワイヤーの接合位置が回路基板の端面に近づき過ぎるとダイシング時におけるボンディングワイヤーの切断や、接合部の脆弱化といった問題を生じることとなるので、ボンディングワイヤーのボンディングパッドへの接合位置は回路基板の端面からなるべく離間させる必要がある。
【０００４】
ここで貫通孔が形成されている回路基板の場合、貫通孔の部分にボンディングワイヤーを接合してしまうとボンディングパッド表面の凹凸により接合不良が生じやすくなるためワイヤーボンディングは貫通孔が設けられている部分を避けて行う必要があるが、ボンディングパッドの面積が小さいと、貫通孔を避けてボンディングワイヤーを接合することが困難となる。またボンディングパッドは貫通孔に電気的に接続されるため、ボンディングパッドは貫通孔を塞ぐように設けられることになるが、この場合、ボンディングワイヤーの接合時に回路基板のボンディングパッドが形成されている面側から貫通孔の位置を確認することができなくなり、貫通孔を避けてボンディングワイヤーをボンディングパッドに接合することが困難となる。
【０００５】
本発明は以上のような観点に基づいてなされたもので、回路基板に形成されたボンディングパッドにボンディングワイヤーを容易かつ確実に接合することが可能な回路基板及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明のうちの主たる発明は、半導体チップが搭載される回路基板であって、当該回路基板の端面に開口し当該回路基板を貫通して形成される複数の貫通孔と、前記各貫通孔を塞ぐように形成される前記半導体チップの電極と電気的に接続するためのボンディングパッドと、前記ボンディングパッドの表面の前記貫通孔が形成されている部分に形成される第１のソルダーレジストと、を備えたこととする。
【０００７】
ボンディングパッドの貫通孔が形成されている部分は表面に凹凸が生じやすく、この凹凸はボンディングワイヤーの接合不良を引き起こす要因となるためボンディングワイヤーは貫通孔が形成されている部分を避けてボンディングパッドに接合する必要があるが、貫通孔を塞ぐようにボンディングパッドが形成されているとボンディングワイヤーの接合時に回路基板のボンディングパッドが形成されている面側から貫通孔の位置を特定することができなくなる。
【０００８】
本発明ではボンディングパッドの表面の貫通孔が形成されている部分に第１のソルダーレジストが施されているため、ボンディングパッドが形成されていても、第１のソルダーレジストによってボンディングワイヤーの接合時に回路基板のボンディングパッドが形成されている面側から貫通孔の位置を容易に確認することができる。このため、貫通孔が形成されている部分を確実に避けてボンディングワイヤーをボンディングパッドに接合することができる。
【０００９】
また前記ボンディングパッドは、前記半導体チップが搭載される領域の周囲に設けられ、前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域とを有することとする。
【００１０】
ボンディングパッドが貫通孔の形成されていない部分にこのような第２の領域を有することで、ボンディングワイヤーを接合するための領域を確実に確保することができる。よって、ボンディングパッドに容易かつ確実にボンディングワイヤーを接合することができる。
【００１１】
また前記回路基板には、前記半導体チップが搭載される領域を囲んで環状に第２のソルダーレジストが施されていることとする。
【００１２】
半導体チップが搭載される領域の周囲に形成される第２のソルダーレジストによって、半導体チップの回路基板への接合を液状（ペースト状）の接着剤を用いて行った場合に半導体チップの周囲に流出する接着剤は第２のソルダーレジストによって堰き止められる。このため、接着剤によるボンディングパッドの汚染を防ぐことができる。
【００１３】
また特許文献１に記載の技術では製造時に溝を形成するためのプロセスが別途必要となり製造工程が複雑化するが、本発明の第２のソルダーレジストは、例えば、第１のソルダーレジストの形成とともに行われるソルダーレジストの形成工程と同じ工程で形成することが可能であり、製造工程を複雑化させることがない。
【００１４】
また前記第１のソルダーレジストは、前記第２のソルダーレジストに連続していることとする。
【００１５】
このように第１のソルダーレジストが第２のソルダーレジストに連続していることで、ソルダーレジストの全体と回路基板との間の接触面積が確保され、第１のソルダーレジスト及び第２のソルダーレジストが回路基板から剥がれにくくなる。
【発明の効果】
【００１６】
本発明によれば、回路基板に形成されたボンディングパッドにボンディングワイヤーを容易かつ確実に接合することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態につき詳細に説明する。図１Ａ乃至図１Ｃに本発明の一実施形態として説明する半導体装置１の構成を示している。このうち図１Ａは半導体装置１の表面側斜視図であり、図１Ｂは半導体装置１を下面側斜視図である。また図１Ｃは半導体装置１の側面図である。これらの図に示すように、半導体装置１は略正方形状の扁平な回路基板１１と、回路基板１１の表面２に搭載される電子デバイスである扁平直方体状の半導体チップ１２（ベアチップ）とを含んで構成されている。
【００１８】
半導体チップ１２が搭載される回路基板１１は、エポキシやポリエステル、ポリイミド等の樹脂を素材とするリジッド配線基板又はフレキシブル基板（ＦＰＣ）等の有機基板である。なお、本発明は回路基板１１がセラミック配線基板、金属配線基板、又はＳｉからなる実装基板などの無機基板である場合にも適用することができる。また本実施形態で説明する回路基板１１は単層構造であるものとするが、回路基板１１は多層構造であってもよい。上記Ｓｉからなる実装基板は、例えば、フレキシブル基板の樹脂の代わりにＳｉを採用するもので、半導体チップ１２と熱膨張係数が一致するもので、熱応力が少ないものである。
【００１９】
回路基板１１の表面２には、回路基板１１の端面１１２に沿って複数のボンディングパッド１１１が形成されている。ボンディングパッド１１１は、例えば、下層からＮｉ／Ａｕ等の導体を無電解メッキ又は電解メッキすることにより形成されている。
【００２０】
回路基板１１の端面１１２には、端面１１２に開口する貫通孔１１３（Via Hall）が形成されている。図２に貫通孔１１３の周辺部分の拡大斜視図を示している。同図に示すように、貫通孔１１３の水平方向断面は、回路基板１１の端面１１２から所定長さの直線部分を有する略半円状（長孔状）である。なお、貫通孔１１３の内側面には、下層からＮｉ／Ａｕ等の導電体によるメッキが施されており、これによりボンディングパッド１１１は回路基板１１の裏面３に形成された裏面電極１１４に電気的に接続されている。
【００２１】
図３Ａに回路基板１１の平面図を示している。同図に示すように、回路基板１１の中央には、搭載される半導体チップ１２の平面形状に合わせた形のダイパッド１１５が設けられている。なお、ダイパッド１１５は必ず設けられるわけではなく、半田による接続に代えて半導体チップ１２の搭載領域に接着剤が塗布されることもある。またダイパッド１１５に代えて導体による配線パターンが形成されることもある。
【００２２】
ボンディングパッド１１１は、ダイパッド１１５の周囲に設けられている。同図に示すように、ボンディングパッド１１１は、回路基板１１の端面１１２とその面を一致させるとともに回路基板１１の表面２の貫通孔１１３が形成されている部分を塞ぐように設けられる第１の領域１１１１と、回路基板１１の端面１１２と一致することなく半導体チップ１２の縁に沿って延出して設けられ第１の領域１１１１に連続する第２の領域１１１２とを有している。
【００２３】
なお、図３Ａにおいて、ボンディングパッド１１１に示している破線は第１の領域１１１１と第２の領域１１１２との境界を表す。但し、図３Ａは本発明の一例に過ぎず、第１の領域１１１１や第２の領域１１１２の形状や大きさは同図に示すものに限られるわけではない。第２の領域１１１２は、必要本数のボンディングワイヤー２０を接合可能な形状及び面積に設定されている。ボンディングパッド１１１は、以上の構成によってその全体が略Ｌ字状を呈する。
【００２４】
ここでボンディングパッド１１１の端面が回路基板１１の端面１１２と一致していると、ダイシング時の外力等によりボンディングパッド１１１が剥がれ易くなり、また回路基板１１のダイシング時にボンディングワイヤー２０が切断されてしまう可能性がある。しかしながら本実施形態の半導体装置１では、上記のようにボンディングパッド１１１の端面１１２に接する部分を第１の領域１１１１のみとすることでボンディングパッド１１１の端面１１２への露出を必要最小限としているため、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断を防ぐことができる。より具体的には、図３Ａに示すＬ字のボンディングパッド１１１は６つの側辺を有しているが、このうち半導体チップ１２の外周側辺と平行で、最も外周に設けられている側辺が、半導体チップ１２側に面し半導体チップ１２の外周側辺と平行に設けられている側辺の長に渡って設けられていない事が、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断を防ぐ上で重要である。なお、回路基板１１の表面２の角隅部にはインデックスマーク１１６が設けられている。
【００２５】
ボンディングパッド１１１の第１の領域１１１１の貫通孔１１３が形成されている部分には、貫通孔１１３に沿って略長方形状にソルダーレジスト（以下、第１のソルダーレジスト１１７１という。）が施されている。
【００２６】
ここで前述したように、ボンディングパッド１１１の貫通孔１１３が形成されている部分は表面に凹凸が生じやすく、この凹凸はボンディングワイヤー２０の接合不良を引き起こす要因となるため、ボンディングワイヤー２０は貫通孔１１３が形成されている部分を避けてボンディングパッド１１１に接合する必要があるが、貫通孔１１３を塞ぐようにボンディングパッド１１１が形成されているとボンディングワイヤー２０の接合時に回路基板１１のボンディングパッド１１１が形成されている面側から貫通孔１１３の位置を特定することが難しくなる。
【００２７】
しかしながら、本実施形態の半導体装置１にあっては、ボンディングパッド１１１の貫通孔１１３が形成されている部分に第１のソルダーレジスト１１７１が施されているため、ボンディングパッド１１１が形成されていても、第１のソルダーレジスト１１７１によってボンディングワイヤー２０の接合時に回路基板１１のボンディングパッド１１１が形成されている面側から貫通孔１１３の位置を容易に確認することができる。このため、貫通孔１１３が形成されている部分を避けてボンディングワイヤー２０をボンディングパッド１１１に容易かつ確実に接合することができる。
【００２８】
回路基板１１の表面２のダイパッド１１５の周囲には、環状に矩形帯状のソルダーレジスト（以下、第２のソルダーレジスト１１７２という。）が施されている。そして、この第２のソルダーレジスト１１７２は前述の第１のソルダーレジスト１１７１に連続している。
【００２９】
ここで後述するように、半導体チップ１２のダイパッド１１５への接合は、ダイアタッチフィルム（Die Attach Film）（以下、ＤＡＦ１３という。）又は接着剤を用いて行うことができる。このうち上記接合を接着剤を用いて行った場合には、第２のソルダーレジスト１１７２によって半導体チップ１２の周囲に流出する接着剤が堰き止められる。このため、接着剤によってボンディングパッド１１１の表面が汚染されることがない。
【００３０】
また特許文献１に記載の技術では、製造時に溝を形成するためのプロセスが別途必要となって製造工程が複雑化するが、本実施形態の半導体装置１における第２のソルダーレジスト１１７２は、例えば、第１のソルダーレジスト１１７１の形成工程と同じ工程で形成することが可能であるため、製造工程を複雑化させることがない。また第１のソルダーレジスト１１７１と第２のソルダーレジスト１１７２とが連続していることで、ソルダーレジスト１１７と回路基板１１との間の接触面積が確保され、これにより第１のソルダーレジスト１１７１が第２のソルダーレジスト１１７２によって抑えられ、その結果、第１のソルダーレジスト１１７１は回路基板１１から剥がれにくくなる。
【００３１】
なお、第１のソルダーレジスト１１７１及び第２のソルダーレジスト１１７２の材質は、例えば絶縁性のエポキシ樹脂である。また、第１のソルダーレジスト１１７１及び第２のソルダーレジスト１１７２は、例えば、回路基板１１に、整面工程、印刷工程（印刷、露光、現像）を施すことによって形成される。
【００３２】
本実施形態の半導体装置１では、ボンディングワイヤー２０は第２の領域１１１２に接合される。すなわち、製造時における貫通孔１１３の穿孔状態によっては、第１の領域１１１１にボンディングワイヤー２０を接合するための領域を確保することができなくなる場合があるが、第２の領域１１１２を設けていることでボンディングワイヤーを接合するための領域が確実に確保されることとなる。また第２の領域１１１２にボンディングワイヤー２０を接合することで、表面の凹凸により接合強度が充分に確保できない可能性のある貫通孔１１３の直上にボンディングワイヤー２０を接合する必要がなくなり、ボンディングパッド１１１にボンディングワイヤー２０を確実に接合することができる。別の表現をすれば、第２の領域１１１２は、これに対応する電極パッド１２１とずれた位置に設けられ、ボンディングワイヤー２０が半導体チップ１２の側辺に対して斜めに交叉するように配置されている。
【００３３】
図３Ｂに回路基板１１の裏面図を示している。回路基板１１の下面のボンディングパッド１１１の第１の領域１１１１に対向する位置には複数の裏面電極１１４が設けられている。裏面電極１１４は一部切り欠きを有する略長方形状である。
【００３４】
以上によって、回路基板１１の端面には、ボンディングパッド１１１の第１の領域１１１１の断面、貫通孔１１３の内側面の断面、及び裏面電極１１４の断面が露出することとなる。
【００３５】
ところで、回路基板１１は、例えば、複数の回路基板１１が形成された集合基板１１０から切り出されたものである。この場合の集合基板１１０の平面図を図４Ａに示している。同図に示すように、この例では隣接する位置に形成された回路基板１１のボンディングパッド１１１が連続して形成されている。また図４Ｂは集合基板１１０の裏面図であるが、同図に示すように、隣接する位置に形成された回路基板１１の裏面電極１１４は連続している。このように、集合基板１１０の状態で隣接するボンディングパッド１１１や裏面電極１１４を連続して形成することで回路パターンが簡素化されて、パターン形成や貫通孔１１３の穿孔にかかる工数を減らすことが可能となる。
【００３６】
一方、集合基板１１０自体は、例えば、複数の集合基板１１０が形成された連続回路基板１２０から切り出される。図５に連続回路基板１２０の一例（平面図）を示している。連続回路基板１２０は、例えば、基板樹脂の片面又は両面に銅（Ｃｕ）箔（Resin Coated Copper Foil）をラミネートするラミネート工程、貫通孔１１３が形成される部分のフォトエッチング工程、レーザー光照射等による孔あけ工程、レーザー光照射やプラズマ等のドライデスミア処理あるいは化学的処理によるウェットデスミア処理による樹脂残渣工程、表面に銅（Ｃｕ）メッキ（無電解／電解）等の処理を行う導体層形成工程、フォトエッチングによりパターニングすることにより回路を形成する回路形成工程などの、各種の工程を経ることにより製造される。
【００３７】
一方、半導体チップ１２の典型例は、半導体基板に熱酸化法やＣＶＤ（Chemical Vapor Deposition）、スパッタ、リソグラフィ、不純物拡散等の各種前工程を行うことにより製造されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）である。しかしながら、ＣＭＯＳに限らず、半導体チップ１２は、例えば、バイＣＭＯＳ、ＭＯＳ、リニア（バイポーラ）ＩＣ等の他の集積回路であってもよい。また半導体チップ１２はトランジスタ、ダイオードなどのディスクリートな素子であってもよい。
【００３８】
半導体チップ１２の上面には、その周辺縁部に沿って所定形状の複数の電極パッド１２１が形成されている。各電極パッド１２１は、各電極パッド１２１に近接する位置に形成されているボンディングパッド１１１と、Ａｕ／Ａｌなどの導体線を用いたワイヤーボンディングによって接続されている。なお、ワイヤーボンディングの方法としては、ボールボンディング（Ball Bonding）や超音波接合法などが用いられる。
【００３９】
ところで、配線されたボンディングワイヤー２０の曲率が大きいと、ボンディングワイヤー２０の不良が生じ易くなる。そこで本実施形態の半導体装置１では、ボンディングパッド１１１の領域のうち電極パッド１２１の直近ではなく、ボンディングワイヤー２０を電極パッド１２１の直近から斜めにずれた位置にある第２の領域１１１２に接合するようにしている。これによりボンディングワイヤー２０の曲率の増大を緩和してボンディングワイヤー２０の過剰変形を防ぐことができる。そしてこのことにより本実施形態の半導体装置１は、回路基板１１のサイズにより近いサイズの半導体チップ１２をボンディングワイヤー２０の曲率を増大させることなく搭載することが可能となる。
【００４０】
半導体チップ１２をＤＡＦ１３によってダイパッド１１５に接合する場合、ＤＡＦ１３としては、例えば、耐熱性及び接着強度を得るための熱硬化性樹脂としてエポキシ樹脂を７０〜８０％、保持力向上及びテープ製造の適正化を図るためのバインダー樹脂としてアクリルポリマーを１０〜１５％、ピックアップ性及びダイシング性を向上させるためのＵＶ硬化型樹脂としてアクリル樹脂を１０〜１５％を含む組成ものを用いる。
【００４１】
なお、半導体チップ１２をＤＡＦ１３によりダイパッド１１５に接合するようにした場合、半導体チップ１２を回路基板１１に押圧した際に半導体チップ１２の周囲に接着剤が流出するようなことが無く、ボンディングパッド１１１の汚染、ボンディングワイヤー２０の接合不良、ボンディングパッド間のショートといった前述の問題を生じない。また回路基板１１表面の状態は個体ごとに異なるため、液状（ペースト状）の接着剤を用いた場合には、接着剤の量のコントロールが難しいが、ＤＡＦ１３ではそのような問題も生じない。さらに、ＤＡＦ１３の厚みは通常は高精度で一定であるため、回路基板１１に接合された半導体チップ１２に殆ど傾きが無く、各電極パッド１２１と各電極パッド１２１が接続されるボンディングパッド１１１との間の距離の精度が確保され、ワイヤーボンディングによる製品間のばらつきが抑えられる。
【００４２】
ＤＡＦ１３によって半導体チップ１２を回路基板１１に接合する工程の一例を図６に示している。同図における（ａ）に示す工程では、ＤＡＦ１３（２０μｍ）を、複数の半導体チップ１２が形成されたダイシング前の半導体基板１５の裏面に透明な基材１６（１００μｍ）とともに貼付している（貼付工程）。続く（ｂ）に示す工程では、ＤＡＦ１３にＵＶ照射を行って、ＤＡＦ１３の弾性率を向上させ、回路基板１１への接着性を向上させている。（ｃ）に示す工程では、ＤＡＦ１３及び基材１６とともに半導体基板１５をダイシングしている。なお、ＤＡＦ１３層が完全に切断されるようにするため、ダイシングはフルカットダイシングで行う。またピックアップ時にＤＡＦ１３を基材１６から剥がしやすくするためにダイシング深度は基材１６が２０〜３０μｍ切り込まれる程度としている。（ｄ）に示す工程では、ダイシング後の半導体チップ１２をＤＡＦ１３ごと基材１６からピックアップし、例えば１２０℃に加温した回路基板１１上のダイパッド１１５に仮マウントしている。（ｅ）に示す工程では、半導体チップ１２が仮マウントされた回路基板１１を例えば１６０℃に昇温（キュア処理）し、半導体チップ１２を回路基板１１に接合している。
【００４３】
一方、半導体チップ１２を接着剤によってダイパッド１１５に接合する場合には、半導体チップ１２のダイパッド１１５への搭載は、例えば、導電性エポキシ樹脂や銀ペースト樹脂などからなる接着剤をシリンジのシャワーノズルからスポット状にディスペンス塗布し、次に半導体チップ１２を搭載してスクラブすることにより接着剤を均一に広げ、その後、接着剤を加熱硬化する、といった工程により行われる。
【００４４】
なお、以上の工程を経て製造された回路基板１１、半導体チップ１２、及びボンディングワイヤー２０の全体は、絶縁性樹脂の被覆工程を経て、エポキシ樹脂等の熱硬化性樹脂、又はポリイミド樹脂やポリフェニレンサルファイド等の熱可塑性樹脂によって樹脂封入される。樹脂封入は、例えば、トランスファモールド法やインジェクションモールド法等の金型モールド法、ポッティング法、シート接着法などによって行われる。なお、一般にはこのように樹脂封入が行われるが、樹脂封入は必ずしも行わなくてもよい。
【００４５】
ところで、以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
【００４６】
例えば、回路基板１１の形状は、上述したものに限られず、ボンディングパッド１１１の第１の領域１１１１と第２の領域１１１２とが連続する部分に、図１Ａの破線円Ｃ１に示すように、第１の領域１１１１及び第２の領域１１１２の幅よりも細幅の括れを形成するようにしてもよい。このようにすることで、ボンディングパッド１１１とボンディングワイヤー２０を経路とする外部から半導体チップ１２への水分の浸入を防ぐことができる。
【００４７】
また以上の実施形態では、ボンディングパッド１１１の第１の領域１１１１が回路基板１１の端面１１２に接していたが、例えば、図１Ａの破線円Ｃ２に示すように、第１の領域１１１１は必ずしも回路基板１１の端面１１２に接していなくてもよい。
【００４８】
また半導体チップ１２の回路基板１１への実装形態は、フェイスアップ、フェイスダウンのいずれでもよい。
【図面の簡単な説明】
【００４９】
【図１Ａ】本発明の一実施形態として説明する半導体装置１の表面側斜視図である。
【図１Ｂ】本発明の一実施形態として説明する半導体装置１を裏面側斜視図である。
【図１Ｃ】本発明の一実施形態として説明する半導体装置１の側面図である。
【図２】本発明の一実施形態として説明する半導体装置１の貫通孔１１３周辺部分の拡大斜視図である。
【図３Ａ】本発明の一実施形態として説明する回路基板１１の平面図である。
【図３Ｂ】本発明の一実施形態として説明する回路基板１１の裏面図である。
【図４Ａ】本発明の一実施形態として説明する集合基板１１０の平面図である。
【図４Ｂ】本発明の一実施形態として説明する集合基板１１０の裏面図である。
【図５】本発明の一実施形態として説明する連続回路基板１２０の平面図である。
【図６】（ａ）〜（ｅ）は、本発明の一実施形態として説明する半導体チップ１２を回路基板１１に接合する際の工程を示す図である。
【符号の説明】
【００５０】
１ 半導体装置
１１ 回路基板
１１１ ボンディングパッド
１１１１ 第１の領域
１１１２ 第２の領域
１１３ 貫通孔
１１４ 裏面電極
１１５ ダイパッド
１１６ インデックスマーク
１１７ ソルダーレジスト
１１７１ 第１のソルダーレジスト
１１７２ 第２のソルダーレジスト
１２ 半導体チップ
１２１ 電極パッド
１３ ＤＡＦ
１５ 半導体基板
２０ ボンディングワイヤー
【技術分野】
【０００１】
この発明は、回路基板及び半導体装置に関し、とくに回路基板に形成されたボンディングパッドにボンディングワイヤーを容易かつ確実に接合するための技術に関する。
【背景技術】
【０００２】
近年、機器の小型化や多機能化に伴い、半導体装置には実装効率のより一層の向上が求められるようになってきている。このため、半導体チップの基板への実装に際しては、回路基板の面積を変えずによりサイズの大きな半導体チップを搭載することが求められるようになってきている。
【特許文献１】特開２００４−７１８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、回路基板の面積を変えずに回路基板によりサイズの大きな半導体チップを搭載しようとすれば、ボンディングパッドの面積を狭くせざるを得ない。またボンディングワイヤーの接合位置が回路基板の端面に近づき過ぎるとダイシング時におけるボンディングワイヤーの切断や、接合部の脆弱化といった問題を生じることとなるので、ボンディングワイヤーのボンディングパッドへの接合位置は回路基板の端面からなるべく離間させる必要がある。
【０００４】
ここで貫通孔が形成されている回路基板の場合、貫通孔の部分にボンディングワイヤーを接合してしまうとボンディングパッド表面の凹凸により接合不良が生じやすくなるためワイヤーボンディングは貫通孔が設けられている部分を避けて行う必要があるが、ボンディングパッドの面積が小さいと、貫通孔を避けてボンディングワイヤーを接合することが困難となる。またボンディングパッドは貫通孔に電気的に接続されるため、ボンディングパッドは貫通孔を塞ぐように設けられることになるが、この場合、ボンディングワイヤーの接合時に回路基板のボンディングパッドが形成されている面側から貫通孔の位置を確認することができなくなり、貫通孔を避けてボンディングワイヤーをボンディングパッドに接合することが困難となる。
【０００５】
本発明は以上のような観点に基づいてなされたもので、回路基板に形成されたボンディングパッドにボンディングワイヤーを容易かつ確実に接合することが可能な回路基板及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明のうちの主たる発明は、半導体チップが搭載される回路基板であって、当該回路基板の端面に開口し当該回路基板を貫通して形成される複数の貫通孔と、前記各貫通孔を塞ぐように形成される前記半導体チップの電極と電気的に接続するためのボンディングパッドと、前記ボンディングパッドの表面の前記貫通孔が形成されている部分に形成される第１のソルダーレジストと、を備えたこととする。
【０００７】
ボンディングパッドの貫通孔が形成されている部分は表面に凹凸が生じやすく、この凹凸はボンディングワイヤーの接合不良を引き起こす要因となるためボンディングワイヤーは貫通孔が形成されている部分を避けてボンディングパッドに接合する必要があるが、貫通孔を塞ぐようにボンディングパッドが形成されているとボンディングワイヤーの接合時に回路基板のボンディングパッドが形成されている面側から貫通孔の位置を特定することができなくなる。
【０００８】
本発明ではボンディングパッドの表面の貫通孔が形成されている部分に第１のソルダーレジストが施されているため、ボンディングパッドが形成されていても、第１のソルダーレジストによってボンディングワイヤーの接合時に回路基板のボンディングパッドが形成されている面側から貫通孔の位置を容易に確認することができる。このため、貫通孔が形成されている部分を確実に避けてボンディングワイヤーをボンディングパッドに接合することができる。
【０００９】
また前記ボンディングパッドは、前記半導体チップが搭載される領域の周囲に設けられ、前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域とを有することとする。
【００１０】
ボンディングパッドが貫通孔の形成されていない部分にこのような第２の領域を有することで、ボンディングワイヤーを接合するための領域を確実に確保することができる。よって、ボンディングパッドに容易かつ確実にボンディングワイヤーを接合することができる。
【００１１】
また前記回路基板には、前記半導体チップが搭載される領域を囲んで環状に第２のソルダーレジストが施されていることとする。
【００１２】
半導体チップが搭載される領域の周囲に形成される第２のソルダーレジストによって、半導体チップの回路基板への接合を液状（ペースト状）の接着剤を用いて行った場合に半導体チップの周囲に流出する接着剤は第２のソルダーレジストによって堰き止められる。このため、接着剤によるボンディングパッドの汚染を防ぐことができる。
【００１３】
また特許文献１に記載の技術では製造時に溝を形成するためのプロセスが別途必要となり製造工程が複雑化するが、本発明の第２のソルダーレジストは、例えば、第１のソルダーレジストの形成とともに行われるソルダーレジストの形成工程と同じ工程で形成することが可能であり、製造工程を複雑化させることがない。
【００１４】
また前記第１のソルダーレジストは、前記第２のソルダーレジストに連続していることとする。
【００１５】
このように第１のソルダーレジストが第２のソルダーレジストに連続していることで、ソルダーレジストの全体と回路基板との間の接触面積が確保され、第１のソルダーレジスト及び第２のソルダーレジストが回路基板から剥がれにくくなる。
【発明の効果】
【００１６】
本発明によれば、回路基板に形成されたボンディングパッドにボンディングワイヤーを容易かつ確実に接合することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態につき詳細に説明する。図１Ａ乃至図１Ｃに本発明の一実施形態として説明する半導体装置１の構成を示している。このうち図１Ａは半導体装置１の表面側斜視図であり、図１Ｂは半導体装置１を下面側斜視図である。また図１Ｃは半導体装置１の側面図である。これらの図に示すように、半導体装置１は略正方形状の扁平な回路基板１１と、回路基板１１の表面２に搭載される電子デバイスである扁平直方体状の半導体チップ１２（ベアチップ）とを含んで構成されている。
【００１８】
半導体チップ１２が搭載される回路基板１１は、エポキシやポリエステル、ポリイミド等の樹脂を素材とするリジッド配線基板又はフレキシブル基板（ＦＰＣ）等の有機基板である。なお、本発明は回路基板１１がセラミック配線基板、金属配線基板、又はＳｉからなる実装基板などの無機基板である場合にも適用することができる。また本実施形態で説明する回路基板１１は単層構造であるものとするが、回路基板１１は多層構造であってもよい。上記Ｓｉからなる実装基板は、例えば、フレキシブル基板の樹脂の代わりにＳｉを採用するもので、半導体チップ１２と熱膨張係数が一致するもので、熱応力が少ないものである。
【００１９】
回路基板１１の表面２には、回路基板１１の端面１１２に沿って複数のボンディングパッド１１１が形成されている。ボンディングパッド１１１は、例えば、下層からＮｉ／Ａｕ等の導体を無電解メッキ又は電解メッキすることにより形成されている。
【００２０】
回路基板１１の端面１１２には、端面１１２に開口する貫通孔１１３（Via Hall）が形成されている。図２に貫通孔１１３の周辺部分の拡大斜視図を示している。同図に示すように、貫通孔１１３の水平方向断面は、回路基板１１の端面１１２から所定長さの直線部分を有する略半円状（長孔状）である。なお、貫通孔１１３の内側面には、下層からＮｉ／Ａｕ等の導電体によるメッキが施されており、これによりボンディングパッド１１１は回路基板１１の裏面３に形成された裏面電極１１４に電気的に接続されている。
【００２１】
図３Ａに回路基板１１の平面図を示している。同図に示すように、回路基板１１の中央には、搭載される半導体チップ１２の平面形状に合わせた形のダイパッド１１５が設けられている。なお、ダイパッド１１５は必ず設けられるわけではなく、半田による接続に代えて半導体チップ１２の搭載領域に接着剤が塗布されることもある。またダイパッド１１５に代えて導体による配線パターンが形成されることもある。
【００２２】
ボンディングパッド１１１は、ダイパッド１１５の周囲に設けられている。同図に示すように、ボンディングパッド１１１は、回路基板１１の端面１１２とその面を一致させるとともに回路基板１１の表面２の貫通孔１１３が形成されている部分を塞ぐように設けられる第１の領域１１１１と、回路基板１１の端面１１２と一致することなく半導体チップ１２の縁に沿って延出して設けられ第１の領域１１１１に連続する第２の領域１１１２とを有している。
【００２３】
なお、図３Ａにおいて、ボンディングパッド１１１に示している破線は第１の領域１１１１と第２の領域１１１２との境界を表す。但し、図３Ａは本発明の一例に過ぎず、第１の領域１１１１や第２の領域１１１２の形状や大きさは同図に示すものに限られるわけではない。第２の領域１１１２は、必要本数のボンディングワイヤー２０を接合可能な形状及び面積に設定されている。ボンディングパッド１１１は、以上の構成によってその全体が略Ｌ字状を呈する。
【００２４】
ここでボンディングパッド１１１の端面が回路基板１１の端面１１２と一致していると、ダイシング時の外力等によりボンディングパッド１１１が剥がれ易くなり、また回路基板１１のダイシング時にボンディングワイヤー２０が切断されてしまう可能性がある。しかしながら本実施形態の半導体装置１では、上記のようにボンディングパッド１１１の端面１１２に接する部分を第１の領域１１１１のみとすることでボンディングパッド１１１の端面１１２への露出を必要最小限としているため、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断を防ぐことができる。より具体的には、図３Ａに示すＬ字のボンディングパッド１１１は６つの側辺を有しているが、このうち半導体チップ１２の外周側辺と平行で、最も外周に設けられている側辺が、半導体チップ１２側に面し半導体チップ１２の外周側辺と平行に設けられている側辺の長に渡って設けられていない事が、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断を防ぐ上で重要である。なお、回路基板１１の表面２の角隅部にはインデックスマーク１１６が設けられている。
【００２５】
ボンディングパッド１１１の第１の領域１１１１の貫通孔１１３が形成されている部分には、貫通孔１１３に沿って略長方形状にソルダーレジスト（以下、第１のソルダーレジスト１１７１という。）が施されている。
【００２６】
ここで前述したように、ボンディングパッド１１１の貫通孔１１３が形成されている部分は表面に凹凸が生じやすく、この凹凸はボンディングワイヤー２０の接合不良を引き起こす要因となるため、ボンディングワイヤー２０は貫通孔１１３が形成されている部分を避けてボンディングパッド１１１に接合する必要があるが、貫通孔１１３を塞ぐようにボンディングパッド１１１が形成されているとボンディングワイヤー２０の接合時に回路基板１１のボンディングパッド１１１が形成されている面側から貫通孔１１３の位置を特定することが難しくなる。
【００２７】
しかしながら、本実施形態の半導体装置１にあっては、ボンディングパッド１１１の貫通孔１１３が形成されている部分に第１のソルダーレジスト１１７１が施されているため、ボンディングパッド１１１が形成されていても、第１のソルダーレジスト１１７１によってボンディングワイヤー２０の接合時に回路基板１１のボンディングパッド１１１が形成されている面側から貫通孔１１３の位置を容易に確認することができる。このため、貫通孔１１３が形成されている部分を避けてボンディングワイヤー２０をボンディングパッド１１１に容易かつ確実に接合することができる。
【００２８】
回路基板１１の表面２のダイパッド１１５の周囲には、環状に矩形帯状のソルダーレジスト（以下、第２のソルダーレジスト１１７２という。）が施されている。そして、この第２のソルダーレジスト１１７２は前述の第１のソルダーレジスト１１７１に連続している。
【００２９】
ここで後述するように、半導体チップ１２のダイパッド１１５への接合は、ダイアタッチフィルム（Die Attach Film）（以下、ＤＡＦ１３という。）又は接着剤を用いて行うことができる。このうち上記接合を接着剤を用いて行った場合には、第２のソルダーレジスト１１７２によって半導体チップ１２の周囲に流出する接着剤が堰き止められる。このため、接着剤によってボンディングパッド１１１の表面が汚染されることがない。
【００３０】
また特許文献１に記載の技術では、製造時に溝を形成するためのプロセスが別途必要となって製造工程が複雑化するが、本実施形態の半導体装置１における第２のソルダーレジスト１１７２は、例えば、第１のソルダーレジスト１１７１の形成工程と同じ工程で形成することが可能であるため、製造工程を複雑化させることがない。また第１のソルダーレジスト１１７１と第２のソルダーレジスト１１７２とが連続していることで、ソルダーレジスト１１７と回路基板１１との間の接触面積が確保され、これにより第１のソルダーレジスト１１７１が第２のソルダーレジスト１１７２によって抑えられ、その結果、第１のソルダーレジスト１１７１は回路基板１１から剥がれにくくなる。
【００３１】
なお、第１のソルダーレジスト１１７１及び第２のソルダーレジスト１１７２の材質は、例えば絶縁性のエポキシ樹脂である。また、第１のソルダーレジスト１１７１及び第２のソルダーレジスト１１７２は、例えば、回路基板１１に、整面工程、印刷工程（印刷、露光、現像）を施すことによって形成される。
【００３２】
本実施形態の半導体装置１では、ボンディングワイヤー２０は第２の領域１１１２に接合される。すなわち、製造時における貫通孔１１３の穿孔状態によっては、第１の領域１１１１にボンディングワイヤー２０を接合するための領域を確保することができなくなる場合があるが、第２の領域１１１２を設けていることでボンディングワイヤーを接合するための領域が確実に確保されることとなる。また第２の領域１１１２にボンディングワイヤー２０を接合することで、表面の凹凸により接合強度が充分に確保できない可能性のある貫通孔１１３の直上にボンディングワイヤー２０を接合する必要がなくなり、ボンディングパッド１１１にボンディングワイヤー２０を確実に接合することができる。別の表現をすれば、第２の領域１１１２は、これに対応する電極パッド１２１とずれた位置に設けられ、ボンディングワイヤー２０が半導体チップ１２の側辺に対して斜めに交叉するように配置されている。
【００３３】
図３Ｂに回路基板１１の裏面図を示している。回路基板１１の下面のボンディングパッド１１１の第１の領域１１１１に対向する位置には複数の裏面電極１１４が設けられている。裏面電極１１４は一部切り欠きを有する略長方形状である。
【００３４】
以上によって、回路基板１１の端面には、ボンディングパッド１１１の第１の領域１１１１の断面、貫通孔１１３の内側面の断面、及び裏面電極１１４の断面が露出することとなる。
【００３５】
ところで、回路基板１１は、例えば、複数の回路基板１１が形成された集合基板１１０から切り出されたものである。この場合の集合基板１１０の平面図を図４Ａに示している。同図に示すように、この例では隣接する位置に形成された回路基板１１のボンディングパッド１１１が連続して形成されている。また図４Ｂは集合基板１１０の裏面図であるが、同図に示すように、隣接する位置に形成された回路基板１１の裏面電極１１４は連続している。このように、集合基板１１０の状態で隣接するボンディングパッド１１１や裏面電極１１４を連続して形成することで回路パターンが簡素化されて、パターン形成や貫通孔１１３の穿孔にかかる工数を減らすことが可能となる。
【００３６】
一方、集合基板１１０自体は、例えば、複数の集合基板１１０が形成された連続回路基板１２０から切り出される。図５に連続回路基板１２０の一例（平面図）を示している。連続回路基板１２０は、例えば、基板樹脂の片面又は両面に銅（Ｃｕ）箔（Resin Coated Copper Foil）をラミネートするラミネート工程、貫通孔１１３が形成される部分のフォトエッチング工程、レーザー光照射等による孔あけ工程、レーザー光照射やプラズマ等のドライデスミア処理あるいは化学的処理によるウェットデスミア処理による樹脂残渣工程、表面に銅（Ｃｕ）メッキ（無電解／電解）等の処理を行う導体層形成工程、フォトエッチングによりパターニングすることにより回路を形成する回路形成工程などの、各種の工程を経ることにより製造される。
【００３７】
一方、半導体チップ１２の典型例は、半導体基板に熱酸化法やＣＶＤ（Chemical Vapor Deposition）、スパッタ、リソグラフィ、不純物拡散等の各種前工程を行うことにより製造されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）である。しかしながら、ＣＭＯＳに限らず、半導体チップ１２は、例えば、バイＣＭＯＳ、ＭＯＳ、リニア（バイポーラ）ＩＣ等の他の集積回路であってもよい。また半導体チップ１２はトランジスタ、ダイオードなどのディスクリートな素子であってもよい。
【００３８】
半導体チップ１２の上面には、その周辺縁部に沿って所定形状の複数の電極パッド１２１が形成されている。各電極パッド１２１は、各電極パッド１２１に近接する位置に形成されているボンディングパッド１１１と、Ａｕ／Ａｌなどの導体線を用いたワイヤーボンディングによって接続されている。なお、ワイヤーボンディングの方法としては、ボールボンディング（Ball Bonding）や超音波接合法などが用いられる。
【００３９】
ところで、配線されたボンディングワイヤー２０の曲率が大きいと、ボンディングワイヤー２０の不良が生じ易くなる。そこで本実施形態の半導体装置１では、ボンディングパッド１１１の領域のうち電極パッド１２１の直近ではなく、ボンディングワイヤー２０を電極パッド１２１の直近から斜めにずれた位置にある第２の領域１１１２に接合するようにしている。これによりボンディングワイヤー２０の曲率の増大を緩和してボンディングワイヤー２０の過剰変形を防ぐことができる。そしてこのことにより本実施形態の半導体装置１は、回路基板１１のサイズにより近いサイズの半導体チップ１２をボンディングワイヤー２０の曲率を増大させることなく搭載することが可能となる。
【００４０】
半導体チップ１２をＤＡＦ１３によってダイパッド１１５に接合する場合、ＤＡＦ１３としては、例えば、耐熱性及び接着強度を得るための熱硬化性樹脂としてエポキシ樹脂を７０〜８０％、保持力向上及びテープ製造の適正化を図るためのバインダー樹脂としてアクリルポリマーを１０〜１５％、ピックアップ性及びダイシング性を向上させるためのＵＶ硬化型樹脂としてアクリル樹脂を１０〜１５％を含む組成ものを用いる。
【００４１】
なお、半導体チップ１２をＤＡＦ１３によりダイパッド１１５に接合するようにした場合、半導体チップ１２を回路基板１１に押圧した際に半導体チップ１２の周囲に接着剤が流出するようなことが無く、ボンディングパッド１１１の汚染、ボンディングワイヤー２０の接合不良、ボンディングパッド間のショートといった前述の問題を生じない。また回路基板１１表面の状態は個体ごとに異なるため、液状（ペースト状）の接着剤を用いた場合には、接着剤の量のコントロールが難しいが、ＤＡＦ１３ではそのような問題も生じない。さらに、ＤＡＦ１３の厚みは通常は高精度で一定であるため、回路基板１１に接合された半導体チップ１２に殆ど傾きが無く、各電極パッド１２１と各電極パッド１２１が接続されるボンディングパッド１１１との間の距離の精度が確保され、ワイヤーボンディングによる製品間のばらつきが抑えられる。
【００４２】
ＤＡＦ１３によって半導体チップ１２を回路基板１１に接合する工程の一例を図６に示している。同図における（ａ）に示す工程では、ＤＡＦ１３（２０μｍ）を、複数の半導体チップ１２が形成されたダイシング前の半導体基板１５の裏面に透明な基材１６（１００μｍ）とともに貼付している（貼付工程）。続く（ｂ）に示す工程では、ＤＡＦ１３にＵＶ照射を行って、ＤＡＦ１３の弾性率を向上させ、回路基板１１への接着性を向上させている。（ｃ）に示す工程では、ＤＡＦ１３及び基材１６とともに半導体基板１５をダイシングしている。なお、ＤＡＦ１３層が完全に切断されるようにするため、ダイシングはフルカットダイシングで行う。またピックアップ時にＤＡＦ１３を基材１６から剥がしやすくするためにダイシング深度は基材１６が２０〜３０μｍ切り込まれる程度としている。（ｄ）に示す工程では、ダイシング後の半導体チップ１２をＤＡＦ１３ごと基材１６からピックアップし、例えば１２０℃に加温した回路基板１１上のダイパッド１１５に仮マウントしている。（ｅ）に示す工程では、半導体チップ１２が仮マウントされた回路基板１１を例えば１６０℃に昇温（キュア処理）し、半導体チップ１２を回路基板１１に接合している。
【００４３】
一方、半導体チップ１２を接着剤によってダイパッド１１５に接合する場合には、半導体チップ１２のダイパッド１１５への搭載は、例えば、導電性エポキシ樹脂や銀ペースト樹脂などからなる接着剤をシリンジのシャワーノズルからスポット状にディスペンス塗布し、次に半導体チップ１２を搭載してスクラブすることにより接着剤を均一に広げ、その後、接着剤を加熱硬化する、といった工程により行われる。
【００４４】
なお、以上の工程を経て製造された回路基板１１、半導体チップ１２、及びボンディングワイヤー２０の全体は、絶縁性樹脂の被覆工程を経て、エポキシ樹脂等の熱硬化性樹脂、又はポリイミド樹脂やポリフェニレンサルファイド等の熱可塑性樹脂によって樹脂封入される。樹脂封入は、例えば、トランスファモールド法やインジェクションモールド法等の金型モールド法、ポッティング法、シート接着法などによって行われる。なお、一般にはこのように樹脂封入が行われるが、樹脂封入は必ずしも行わなくてもよい。
【００４５】
ところで、以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
【００４６】
例えば、回路基板１１の形状は、上述したものに限られず、ボンディングパッド１１１の第１の領域１１１１と第２の領域１１１２とが連続する部分に、図１Ａの破線円Ｃ１に示すように、第１の領域１１１１及び第２の領域１１１２の幅よりも細幅の括れを形成するようにしてもよい。このようにすることで、ボンディングパッド１１１とボンディングワイヤー２０を経路とする外部から半導体チップ１２への水分の浸入を防ぐことができる。
【００４７】
また以上の実施形態では、ボンディングパッド１１１の第１の領域１１１１が回路基板１１の端面１１２に接していたが、例えば、図１Ａの破線円Ｃ２に示すように、第１の領域１１１１は必ずしも回路基板１１の端面１１２に接していなくてもよい。
【００４８】
また半導体チップ１２の回路基板１１への実装形態は、フェイスアップ、フェイスダウンのいずれでもよい。
【図面の簡単な説明】
【００４９】
【図１Ａ】本発明の一実施形態として説明する半導体装置１の表面側斜視図である。
【図１Ｂ】本発明の一実施形態として説明する半導体装置１を裏面側斜視図である。
【図１Ｃ】本発明の一実施形態として説明する半導体装置１の側面図である。
【図２】本発明の一実施形態として説明する半導体装置１の貫通孔１１３周辺部分の拡大斜視図である。
【図３Ａ】本発明の一実施形態として説明する回路基板１１の平面図である。
【図３Ｂ】本発明の一実施形態として説明する回路基板１１の裏面図である。
【図４Ａ】本発明の一実施形態として説明する集合基板１１０の平面図である。
【図４Ｂ】本発明の一実施形態として説明する集合基板１１０の裏面図である。
【図５】本発明の一実施形態として説明する連続回路基板１２０の平面図である。
【図６】（ａ）〜（ｅ）は、本発明の一実施形態として説明する半導体チップ１２を回路基板１１に接合する際の工程を示す図である。
【符号の説明】
【００５０】
１ 半導体装置
１１ 回路基板
１１１ ボンディングパッド
１１１１ 第１の領域
１１１２ 第２の領域
１１３ 貫通孔
１１４ 裏面電極
１１５ ダイパッド
１１６ インデックスマーク
１１７ ソルダーレジスト
１１７１ 第１のソルダーレジスト
１１７２ 第２のソルダーレジスト
１２ 半導体チップ
１２１ 電極パッド
１３ ＤＡＦ
１５ 半導体基板
２０ ボンディングワイヤー
【特許請求の範囲】
【請求項１】
半導体チップが搭載される回路基板であって、
当該回路基板の端面に開口し当該回路基板を貫通して形成される複数の貫通孔と、
前記各貫通孔を塞ぐように形成される前記半導体チップの電極と電気的に接続するためのボンディングパッドと、
前記ボンディングパッドの表面の前記貫通孔が形成されている部分に形成される第１のソルダーレジストと、
を備えたこと
を特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記ボンディングパッドは、前記半導体チップが搭載される領域の周囲に設けられ、前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域とを有すること、
を特徴とする回路基板。
【請求項３】
請求項１に記載の回路基板であって、
前記貫通孔によって、前記ボンディングパッドと、前記回路基板の前記ボンディングパッドが設けられている面とは逆の面に形成されている他の電極とが電気的に接続されていること
を特徴とする回路基板。
【請求項４】
請求項１乃至３のいずれか一項に記載の回路基板であって、
前記半導体チップが搭載される領域を囲んで環状に第２のソルダーレジストが施されていること、
を特徴とする回路基板。
【請求項５】
請求項４に記載の回路基板であって、
前記第１のソルダーレジストは、前記第２のソルダーレジストに連続していること
を特徴とする回路基板。
【請求項６】
半導体チップと、
前記半導体チップが搭載される回路基板と
を含み、
前記回路基板は、前記回路基板の端面に開口し、当該回路基板を貫通して形成される貫通孔を有し、
前記回路基板は、前記各貫通孔を塞ぐように前記半導体チップと電気的に接続するためのボンディングパッドが形成され、前記ボンディングパッドの表面の前記貫通孔が形成されている部分に第１のソルダーレジストを有すること
を特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記ボンディングパッドは、前記半導体チップが搭載される領域の周囲に設けられ、前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域とを有すること、
を特徴とする半導体装置。
【請求項８】
請求項６に記載の半導体装置であって、
前記貫通孔によって、前記ボンディングパッドと、前記回路基板の前記ボンディングパッドが設けられている面とは逆の面に形成されている他の電極とが電気的に接続されていること
を特徴とする半導体装置。
【請求項９】
請求項６乃至８のいずれか一項に記載の半導体装置であって、
前記回路基板には、前記半導体チップが搭載される領域を囲んで環状に第２のソルダーレジストが施されていること、
を特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記第１のソルダーレジストは、前記第２のソルダーレジストに連続していること
を特徴とする半導体装置。
【請求項１】
半導体チップが搭載される回路基板であって、
当該回路基板の端面に開口し当該回路基板を貫通して形成される複数の貫通孔と、
前記各貫通孔を塞ぐように形成される前記半導体チップの電極と電気的に接続するためのボンディングパッドと、
前記ボンディングパッドの表面の前記貫通孔が形成されている部分に形成される第１のソルダーレジストと、
を備えたこと
を特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記ボンディングパッドは、前記半導体チップが搭載される領域の周囲に設けられ、前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域とを有すること、
を特徴とする回路基板。
【請求項３】
請求項１に記載の回路基板であって、
前記貫通孔によって、前記ボンディングパッドと、前記回路基板の前記ボンディングパッドが設けられている面とは逆の面に形成されている他の電極とが電気的に接続されていること
を特徴とする回路基板。
【請求項４】
請求項１乃至３のいずれか一項に記載の回路基板であって、
前記半導体チップが搭載される領域を囲んで環状に第２のソルダーレジストが施されていること、
を特徴とする回路基板。
【請求項５】
請求項４に記載の回路基板であって、
前記第１のソルダーレジストは、前記第２のソルダーレジストに連続していること
を特徴とする回路基板。
【請求項６】
半導体チップと、
前記半導体チップが搭載される回路基板と
を含み、
前記回路基板は、前記回路基板の端面に開口し、当該回路基板を貫通して形成される貫通孔を有し、
前記回路基板は、前記各貫通孔を塞ぐように前記半導体チップと電気的に接続するためのボンディングパッドが形成され、前記ボンディングパッドの表面の前記貫通孔が形成されている部分に第１のソルダーレジストを有すること
を特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置であって、
前記ボンディングパッドは、前記半導体チップが搭載される領域の周囲に設けられ、前記貫通孔を塞ぐように設けられた第１の領域と、当該回路基板の端面に接することなく前記半導体チップの外形に沿って延出する、前記第１の領域に連続する第２の領域とを有すること、
を特徴とする半導体装置。
【請求項８】
請求項６に記載の半導体装置であって、
前記貫通孔によって、前記ボンディングパッドと、前記回路基板の前記ボンディングパッドが設けられている面とは逆の面に形成されている他の電極とが電気的に接続されていること
を特徴とする半導体装置。
【請求項９】
請求項６乃至８のいずれか一項に記載の半導体装置であって、
前記回路基板には、前記半導体チップが搭載される領域を囲んで環状に第２のソルダーレジストが施されていること、
を特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記第１のソルダーレジストは、前記第２のソルダーレジストに連続していること
を特徴とする半導体装置。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５】
【図６】
【公開番号】特開２００７−２２７４６２（Ｐ２００７−２２７４６２Ａ）
【公開日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願番号】特願２００６−４４１３５（Ｐ２００６−４４１３５）
【出願日】平成１８年２月２１日（２００６．２．２１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１９年９月６日（２００７．９．６）
【国際特許分類】
【出願日】平成１８年２月２１日（２００６．２．２１）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]