【課題】フェイスアップ実装方法において、低コストで半導体チップを損傷する虞のない半導体チップの実装方法を提供する。
【解決手段】主平面２０Ａと、裏面２０Ｂとを備えた半導体チップ２０を基板１０上に実装する半導体チップ実装方法であって、半導体チップ２０の主平面２０Ａにチップ側バンプ４１を形成するチップ側バンプ形成工程と、ピックアップ手段６０の吸着面６１にチップ側バンプ４１を当接させながら半導体チップ２０をピックアップするピックアップ工程と、裏面２０Ｂが基板１０と対向するように半導体チップ２０を基板１０の所定位置に載置する載置工程と、半導体チップ２０を基板１０に固定する固定工程と、を有する半導体チップの実装方法により上記課題が解決される。 （もっと読む）

【課題】防振部材を介して電子部品をケーシングに収容するとともに、電子部品とケーシングとをワイヤボンディングにより接続してなる電子装置において、ワイヤボンディング時にワイヤボンディング荷重の逃げを無くしつつ、ケーシングの高さばらつきに影響されることなく、入れ子等の支持治具の工夫を不要として、防振部材の剥離を抑制する。
【解決手段】電子部品１０の他端面１２を支持治具１に対向させた状態で、電子部品１０を支持治具１上に搭載し、次に電子部品１０の一端面１１上に防振部材４０を搭載し、次に、支持部２２および開口部２４を有するケーシング２０を用い、防振部材４０を介して電子部品１０の一端面１１と支持部２２とが対向した状態で、ケーシング２０を電子部品１０に取り付けるとともに支持治具１上に支持し、続いて、開口部２４を介して、電子部品１０の一端面１１とケーシング２０との間をワイヤボンディングする。 （もっと読む）

【課題】半導体装置の小型化を図る。
【解決手段】半導体チップ５の複数の第１電極パッドａと配線基板２の複数の第１接続部３ｂ１を、複数の第１ワイヤ１０ｂ１を介して電気的に接続する工程と、第２電極パッドｂと前記配線基板の複数の第２接続部３ｂ２を、第２ワイヤ１０ｂ２を介して電気的に接続する工程と、第３電極パッドｃと前記配線基板の複数の第３接続部３ｂ３を、第３ワイヤ１０ｂ３を介して電気的に接続する工程とを有し、前記複数の第１ワイヤ１０ｂ１のそれぞれを前記複数の第１接続部３ｂ１のそれぞれの前記第１部分に接続し、前記第３ワイヤ１０ｂ３を前記第３接続部３ｂ３の前記第２部分に接続し、前記複数の第１１０ｂ１、第２１０ｂ２および第３ワイヤ１０ｂ３は、平面視において、前記半導体チップ５の前記第２辺の中心部を経由し、かつ前記第２辺と直交する仮想線５ｓに対して鋭角をなす角度で、前記複数の電極パッドから延在させる。 （もっと読む）

【課題】配線の引き回しが容易で、ワイヤショートの発生を低減された半導体装置を提供する。
【解決手段】半導体装置は、第１及び第２電極パッド列１３、１４に各々近接して配置された第１及び第２接続パッド群２１、２２を有する絶縁基板１１の開口部１２から、第１電極パッド列１３及び第２電極パッド列１４が露出されるように半導体チップが搭載され、第１接続パッド群２１は、第１電極パッド列１３の電極パッドにワイヤａを介して接続された第１の接続パッド２４と、第１の接続パッド２４に接続されかつ第１電極パッド列１３の電極パッドと接続されていない第２の接続パッド２５とを有し、第２接続パッド群２２は、第２電極パッド列１４の電極パッドにワイヤｂを介して接続された第３の接続パッド２６と、第２の接続パッド２５にワイヤＢを介して接続されかつ第２電極パッド列２２の電極パッドに接続されていない第４の接続パッド２７とを有する。 （もっと読む）

【課題】半導体チップをフェースアップ方式、フェースダウン方式で実装した際の配線遅延の変動や配線の引き回しが複雑になることを抑えることが可能な半導体チップ及び半導体装置を提供する。
【解決手段】本発明にかかる半導体チップ１は、複数の電極端子を備えた半導体チップであって、複数の電極端子のうち、固定端子２が半導体チップ１の対称線を中心として半導体チップ１の幅の５０％の範囲内に配置されている。また、本発明にかかる半導体装置は、このように固定端子２が配置された半導体チップ１と、半導体チップ１が実装されると共に、半導体チップ１が備える固定端子２と接続される電極パッド２１を備えるパッケージ基板１０と、を有する。 （もっと読む）

【課題】Ｃｕ系のボンディングワイヤとＣｕ系の端子との間に広くて浅くて強固な接合を得ること。
【解決手段】Ｘ−Ｙステージ２０上で半導体チップ１２の各電極パッド１４とそれに対応する端子（電極パッド１４，リード１８）とを電気的に接続するために、ビーム断面が矩形状のグリーンパルスレーザ光ＳＨＧを用いて断面矩形の平角型Ｃｕ（またはＣｕ合金）のボンディングワイヤ２２の先端部を各端子（電極パッド１４，リード１８）にレーザ溶接で接合する。 （もっと読む）

【課題】半導体素子の電極と配線部材を繋ぐ金属細線において、異径の金属細線を配置して、パワーモジュールの小型化を図るとともに、機械的信頼性の高い半導体装置を提供する。
【解決手段】スイッチング素子１、このスイッチング素子１に形成された第一の電極４と第二の電極５、これら各電極と配線部材とを接続する金属細線、前記スイッチング素子１、配線部材、金属細線を収納する外装ケース７、及び前記外装ケース７に封入する封入樹脂１１を有する半導体装置であって、第一の金属細線６は第二の金属細線９よりも線径が大きく、かつ長くし、第一の金属細線６の近傍に略並行に第二の金属細線９を配線した。 （もっと読む）

【課題】ワイヤボンディング処理に適し、小型化を実現でき、回路設計容易な半導体素子および半導体キャリアを提供する。
【解決手段】半導体キャリア６と半導体素子１とがワイヤ９で電気的に接続される構造の半導体装置において、半導体キャリア６の電極４と半導体素子１の電極２を、隣接間の距離およびワイヤ間の最小距離が、ワイヤボンディング処理に必要な距離以上であり、かつ、半導体素子１の電極２の一部が同一直線上にない位置に配置することにより、半導体素子１を小型化する。 （もっと読む）

【課題】本発明は、ゲートワイヤおよびドレインワイヤのワイヤ長を延長できる高周波半導体装置を提供することを目的とする。
【解決手段】キャビティを有するパッケージと、該キャビティ底面に配置され、上面にゲート電極、ソース電極、ドレイン電極を有する半導体チップと、該キャビティ底面に配置されたゲートフレーム、ドレインフレーム、ソースフレームと、該ゲート電極と該ゲートフレームを接続するゲートワイヤと、該ドレイン電極と該ドレインフレームを接続するドレインワイヤと、該ソース電極と該ソースフレームを接続するソースワイヤとを備える。そして、該半導体チップは、該半導体チップが該キャビティ底面の中央部に配置された場合と比較して該ゲートワイヤおよび該ドレインワイヤの長さが長くなるように該中央部から所定のオフセットだけ離間して配置されたことを特徴とする。 （もっと読む）

【課題】中空パッケージにおける端子とワイヤーとの異種金属接合部分の腐食を、容易にかつ確実に防止できる端子、実装構造体及びこれらの防食方法を提供する。
【解決手段】端子４を構成する金属層２上に、フッ素系樹脂又はシリコーン系樹脂などからなる撥水撥油性樹脂層３を形成する。また、このような端子４を備える素子５を、中空状のパッケージ本体１０に搭載し、超音波を利用したワイヤーボンディング法により、素子５の端子４とパッケージ本体１０のインナーリード１１とを、第一の金属とは主成分が異なる第二の金属からなるワイヤー１５を介して相互に接続して実装構造体とする。 （もっと読む）

【課題】厚みの均一な無電解パラジウムめっき皮膜が形成された被めっき体を提供する。
【解決手段】被めっき体と、無電解ニッケルめっき皮膜と、無電解ニッケル-パラジウムめっき皮膜と、無電解パラジウムめっき皮膜と、置換金めっき皮膜と、を有し、前記無電解ニッケルめっき皮膜、前記無電解ニッケル-パラジウムめっき皮膜、前記無電解パラジウムめっき皮膜及び前記置換金めっき皮膜の順序に積層され、前記置換金めっき皮膜が最表層に位置してなる、めっき析出物。 （もっと読む）

半導体モジュールパッケージのための一体化された電磁干渉（ＥＭＩ）シールドである。一体化されたＥＭＩシールドは、パッケージの基板内の接地面とパッケージのモールド化合物の上端上にプリントされた導電層との間に電気的に接続された複数のワイヤボンドばねを含む。ワイヤボンドばねは、ワイヤボンドばねの上端と導電層との間の電気的接続によるコンタクトを与えるばね効果を生じさせる、定められた形状を有する。ワイヤボンドばねを、モジュールパッケージ内において、パッケージに含まれる装置すべてまたはその一部の周りのいずれかの場所に配置することにより、これらの装置の周りに完全なＥＭＩシールドを形成する。
（もっと読む）

【課題】高周波特性の劣化を抑え、小型化を図った半導体装置を提供する。
【解決手段】配線基板１の主面上に搭載された半導体チップ５は、第１の増幅手段ＰＷ１の入力部と電気的に接続するチップ側入力用電極６Ａと、第２の増幅手段ＰＷ２の出力部と電気的に接続するチップ側出力用電極６Ｂを含み、配線基板１は、主面上に、基板側入力用電極２Ａと基板側出力用電極２Ｂとを有し、第１の増幅手段ＰＷ１の出力部は第２の増幅手段ＰＷ２の入力部と電気的に接続され、チップ側入力用電極６Ａと基板側入力用電極２Ａは入力用ワイヤ７Ａによって電気的に接続され、チップ側出力用電極６Ｂと基板側出力用電極２Ｂは、出力用ワイヤ７Ｂによって電気的に接続され、入力用ワイヤ７Ａは半導体チップ５の平面形状を成す一対の第１の辺のうちの一つの辺を跨ぐように形成され、出力用ワイヤ７Ｂは一対の第２の辺のうちの一つの辺を跨ぐように形成されている。 （もっと読む）

【課題】本発明は、電極端子に対するワイヤボンディングを行う半導体装置の製造方法に関し、特に電極端子を固定した状態で超音波振動を伴うワイヤボンディングを行う半導体装置の製造方法を提供することを目的とする。
【解決手段】電極端子のワイヤボンディング面の裏面が半導体装置のケースと接するように、該電極端子を該ケースに装着する工程を備える。さらに該ワイヤボンディング面の一部に固定用冶具を押し当て、該電極端子を該ケースと該固定用冶具で挟んで固定した状態で該ワイヤボンディング面のうち該固定用冶具が押し当てられていない部分に対し、超音波印加を伴うワイヤボンディングを行う工程とを備えることを特徴とする。 （もっと読む）

【課題】ＩＣチップの水晶端子の位置に拘わらず、水晶片の励振電極の一方が発振用増幅素子の出力側となる生産性に富んだ表面実装用の水晶発振器を提供する。
【解決手段】一対の励振電極を両主面に有する水晶片２とＩＣチップ１とを容器本体３に収容し、ＩＣ端子中の水晶端子６（ｘ、ｙ）と前記励振電極とはワイヤーボンディングを経て電気的に接続し、前記ＩＣチップの出力側に接続した一方の励振電極は前記容器本体の開口端面側に位置し、前記一方の励振電極にイオンビームを照射して発振周波数を調整してなる表面実装用の水晶発振器において、前記一対の励振電極はそれぞれ前記ＩＣチップの入出力端となる水晶端子に選択的に導通可能な第１と第２の回路端子１０（ｘ1、ｘ2）又は１０（ｙ1、ｙ2）に接続し、前記発振用増幅素子の入出力端となる前記水晶端子は前記第１と第２の回路端子のいずれかに前記ワイヤーボンディングによって接続した構成とする。 （もっと読む）

【課題】高周波特性を重視する回路に接続される電極パッドの寄生容量の増大を抑える。
【解決手段】半導体チップ１００は、複数の内部回路と、外縁近傍に設けられ、それぞれ複数の内部回路のいずれかに電気的に接続された複数の電極パッドとを含む。複数の電極パッドは、プローブが接するためのプローブ用領域１０４と、プローブ用領域１０４とは異なる位置に設けられ、ワイヤ１０８をボンディングするためのボンディング用領域とを含む長パッド１０２と、ボンディング用領域を含むがプローブ用領域を含まない構成とすることにより長パッド１０２よりもパッド面積が小さく形成された高周波信号を入出力する高周波用の小パッド１１０とを含む。 （もっと読む）

【課題】 半導体装置が機能するのに必要な半導体構造を製造できる有効面積を拡大する技術を提供する。
【解決方法】 本発明の半導体装置２では、活性領域４に第１ボンディングパッド２４が形成されていると共に、不活性領域６に第２ボンディングパッド２６が形成されている。本発明の半導体装置２では、外部回路と半導体装置２を、第１ボンディングパッド２４を用いて接続する場合、一旦を外部回路とボンディングしたワイヤ１４を第１ボンディングパッド２４でボンディングする。さらにそのワイヤ１４を、第１ボンディングパッド２４で切断しないで第２ボンディングパッド２６にボンディングする。第１ボンディングパッド２４でワイヤ１４を切断しないので、第１ボンディングパッド２４の面積を縮小することがでる。これにより、半導体構造を製造できる有効面積である半導体領域８を拡大することができる。 （もっと読む）

【課題】回路基板に電子部品が実装されて構成される半導体装置において、容易に確認することができる管理用情報を付与すること。
【解決手段】回路基板（２０）に電子部品（１０）が実装されて構成される半導体装置（１）であって、前記電子部品と前記回路基板の電極同士をワイヤボンディング方式により接続する接続部材（３０）に、当該半導体装置の管理用情報が付与されていることを特徴とする、半導体装置。電子部品は、半導体素子（チップ）、ＬＳＩ、ＩＣ、コンデンサ、リレー、コネクタ等、如何なるものであってもよい。 （もっと読む）

【課題】多基板ブロック式パッケージおよびその製造方法を提供する。
【解決手段】チップ４０の能動面４００を複数の機能ブロックに分割し、該機能ブロックのそれぞれは、ボンディングワイヤ４１により対応する基板３１に電気的に接続され、該機能ブロックのそれぞれが独立したシステムを有しているため、システム設計者は、該機能ブロックのそれぞれに独立した回路レイアウトを設計することができ、基板３１またはその他のシステムに制限されることなく、配線がしやすくなり、該パッケージを小さく薄くなるように設計することを可能にするとともに、該機能ブロックのそれぞれと対応する基板３１とはそれぞれ独立しているため、基板３１同士は互いに影響しあうことはなく、好ましい交換性、信頼性及び封止面積の縮小が図られるようになる。また、前記の多基板ブロック式パッケージの製造方法が提供される。 （もっと読む）

【課題】ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステムを提供する。
【解決手段】半導体基板上の集積回路部と、半導体基板上に集積回路部と電気的に連結されるように配された一つ以上の導電性パッドと、半導体基板上に一つ以上の導電性パッドと離隔されて配され、集積回路部と電気的に絶縁された複数のユニバーサル配線ラインと、を備える半導体チップである。 （もっと読む）