多層セラミック基板及びその製造方法
【課題】多層セラミック基板及び製造方法に関する。
【解決手段】多層セラミック基板の製造方法であって、多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。セラミック積層体のビア周辺のボイドをナノパーティクルで充填し、ナノパーティクル及びビアの表面上に外部電極を形成することで、外部電極とセラミック積層体との間の接合強度の低下を防止できる。
【解決手段】多層セラミック基板の製造方法であって、多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。セラミック積層体のビア周辺のボイドをナノパーティクルで充填し、ナノパーティクル及びビアの表面上に外部電極を形成することで、外部電極とセラミック積層体との間の接合強度の低下を防止できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層セラミック基板及びその製造方法に関し、より詳細には、ビア周辺のボイドをリペアするための多層セラミック基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子部品領域において、小型化の傾向が益々強化、持続されるにつれ電子部品の精密化、微細パターン化及び薄膜化による小型モジュール及び基板が開発されている。しかし、通常使用されているプリント回路基板（Ｐｒｉｎｔｅｄ ＣｉｒＣｕｉｔ Ｂｏａｒｄ；ＰＣＢ）を小型化された電子部品に用いた場合、サイズの小型化、高周波領域における信号の損失及び高温高湿時の信頼性低下のような短所が発生した。
【０００３】
このような短所を克服するために、プリント回路基板ではなく、セラミックを用いた基板が使用されている。多層セラミック基板の主成分は、低温同時焼成が可能なガラス（ｇｌａｓｓ）が多量含まれたセラミック組成物である。
【０００４】
低温同時焼成セラミック（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ；ＬＴＣＣ）基板を製造する方法は様々であるが、そのうち焼成時に多層セラミック基板が収縮するか否かにより、収縮工法及び無収縮工法に分類することができる。
【０００５】
具体的に、焼成時に多層セラミック基板が収縮されるようにして製造する方法が収縮工法である。しかし、収縮工法は、多層セラミック基板の収縮程度が全体的に均一に発生するものではないため、基板の面方向に対して寸法変形が生じる。このような多層セラミック基板の面方向収縮は、基板内に含まれたプリント回路パターンを変形させる原因となり、パターン位置の精度低下及びパターンの断線などのような問題点が発生する。
【０００６】
従って、収縮工法による問題点を解決するために、焼成時に多層セラミック基板の面方向収縮を防止するための無収縮工法が提案されている。
【０００７】
無収縮工法とは、多層セラミック基板の両面に拘束層を形成して焼成する方法である。この場合、拘束層には、多層セラミック基板が焼成される温度では収縮されず、収縮制御の容易な物質が利用されることができる。このような拘束層により、焼成時に多層セラミック基板の面方向収縮は発生せず、厚さ方向にのみ収縮されることができるようになる。
【０００８】
しかし、このような無収縮工法を適用して多層セラミック基板を製造する場合、焼成時に面方向収縮を抑制することができるが、層間連結のために垂直に連結されたビア（ｖｉａ）の場合、通常、低温同時焼成セラミック（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ；ＬＴＣＣ）の塑性挙動と一致せず、面方向収縮を抑制するための拘束力を与えることも難しいため、ボイドが発生する。
特に、前記ビア周辺のボイドが表層に露出されている構造の場合、外部パターンの形成時に不良の原因となる。即ち、ビア周辺のボイドは、ボイド（ｖｏｉｄ）、クラック（ｃｒａｃｋ）、突出、陥没などの様々な形態で現れ、これはワイヤポンディング、ＳＭＴ、ソルダリング（ｓｏｌｄｅｒｉｎｇ）などパッケージング不良及び信頼性不良をもたらすという問題点がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国特許出願公開第１０−２０１０−００４２７８８号
【特許文献２】韓国特許出願公開第１０−２０１１−００１９５３６号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の実施形態は、セラミック積層体のビア周辺のボイドをナノパーティクルで充填することにより、外部電極とセラミック積層体との間の接合強度が低下されることを防止するための手段を提供する。
【課題を解決するための手段】
【００１１】
前記課題を解決するための本発明の実施形態による多層セラミック基板の製造方法は、多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。
【００１２】
また、前記課題を解決するための本発明の実施形態による多層セラミック基板の製造方法は、深層のセラミック層及び表層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、前記深層のセラミック層及び前記表層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を沈殿槽内の底面に載置させた後、電極溶液を注入する段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。
【００１３】
前記課題を解決するための本発明の実施形態による多層セラミック基板は、多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板であって、前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体と、前記セラミック積層体上に形成される外部電極と、前記ボイドを充填して前記セラミック積層体と前記外部電極とを電気的に連結するナノパーティクルと、を含む。
【発明の効果】
【００１４】
本発明の実施形態は、セラミック積層体のビア周辺のボイドをナノパーティクルで充填し、ナノパーティクル及びビアの表面上に外部電極を形成することで、ビア周辺のボイドにより外部電極とセラミック積層体との間の接合強度が低下することを防止することができる。
【００１５】
さらに、本発明の実施形態は、セラミック積層体に外部電極を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどパッケージング工程において電気的信頼性を向上させることができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による多層セラミック基板を示した断面図である。
【図２ａ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｂ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｃ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｄ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｅ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに限定されない。
【００１８】
本発明を説明するにあたり、本発明に係わる公知技術に関する具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は本発明における機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。
【００１９】
本発明の技術的思想は請求範囲によって決まり、以下の実施形態は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。
【００２０】
以下、添付の図面を参照して本発明の実施形態による多層セラミック基板及びその製造方法を説明すると、次のとおりである。
【００２１】
図１は、本発明の一実施形態による多層セラミック基板を示す断面図である。
【００２２】
図１に図示されたように、本発明の一実施形態による多層セラミック基板１００は、セラミック積層体１１０及び外部電極１３５を含むことができる。
【００２３】
前記セラミック積層体１１０は、多層に積層されたセラミック層１１２、１１４を含むことができる。この際、多層に積層されたセラミック層１１２、１１４それぞれは、本体を貫通するビアホール（不図示）に充填された伝導性物質、例えば、銀（Ａｇ）物質を含む第１及び第２ビア１２２、１２４を備えることができる。各セラミック層１１２、１１４は、前記第１及び第２ビア１２２、１２４を介して電気的に接続されることができる。
【００２４】
一方、本発明による第１ビア１２２は、多層に積層されたセラミック層１１２、１１４のうち、図面において表層のセラミック層１１２を貫通するように形成されたホールを充填したものであり、第２ビア１２４は、多層に積層されたセラミック層１１２、１１４のうち、図面において深層のセラミック層１１４を貫通するように形成されたホールを充填するように形成されたものである。
【００２５】
前記積層されたセラミック層１１２、１１４の間には第１及び第２ビア１２２、１２４と電気的に接続された内部電極１３０がさらに備えられている。
【００２６】
各セラミック層１１２、１１４を垂直貫通する第１及び第２ビア１２２、１２４は、モジュール回路図によって各セラミック層１１２、１１４の適切な位置にパンチングなどの方式でビアホールを形成した後、これを銀（Ａｇ）などのような伝導性物質を充填して形成されたものであることができる。
【００２７】
特に、本発明の実施形態による多層セラミック基板１００のセラミック積層体１１０を構成する多層のセラミック層１１２、１１４のうち表層のセラミック層１１２の内部には、第１ビア１２２の一側面を露出させるホール形態のボイド（不図示）が形成されている。
【００２８】
この際、本発明による前記ボイド（不図示）は、任意で形成されたものでなく、多層セラミック基板を製造する過程において、多層セラミック基板の面方向収縮により基板内に含まれたパターンの位置が変更されて形成されたものである。
【００２９】
従って、本発明は、前記ボイド（不図示）をリペア（Ｒｅｐａｉｒ）するためにボイド（不図示）内部にナノパーティクル１４０を充填させることにより、前記第１ビア１２２と電気的に接続させることができる。例えば、本発明の一実施形態によるナノパーティクル１４０は、ナノ銀（Ｎａｎｏ Ａｇ） またはナノセラミック（Ｎａｎｏ Ｃｅｒａｍｉｃ）などのようなナノ粒子を有する伝導性物質で形成されることができる。
【００３０】
一方、前記外部電極１３５は、ナノパーティクル１４０ 及び第１ビア１２２と電気的に接続されるように形成されている。
【００３１】
このように、上記のような本発明の実施形態による多層セラミック基板１００は、内部電極１３０と、第１及び第２ビア１２２、１２４をそれぞれ備えた多層のセラミック層１１２、１１４が積層されたセラミック積層体１１０の低温同時焼成時に、セラミック層１１２、１１４とビア１２２、１２４との間の収縮率の差により、ボイド、クラック、突出または陥没などの形態に発生された第１ビア１２２周辺のボイドをナノパーティクル１４０で充填させることで、前記ボイドをリペアすることができる。
【００３２】
このように、本発明の実施形態による多層セラミック基板１００は、セラミック積層体１１０の第１ビア１２２周辺のボイドをナノパーティクル１４０で充填し、ナノパーティクル１４０及び第１ビア１２２の表面上に外部電極１３５を形成することで、第１ビア１２２周辺ボイドにより外部電極１３５とセラミック積層体１１０との間の接合強度が低下することを防止することができる。
【００３３】
従って、本発明の一実施形態によると、セラミック積層体１１０に外部電極１３５を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどパッケージング工程において電気的信頼性を向上させることができるという効果がある。
【００３４】
一方、本発明の一実施形態でセラミック積層体１１０は２つのセラミック層１１２、１１４が積層されていると図示及び説明したが、これは説明の便宜上、２つのセラミック層に図示しただけであって、これに限定されるものではない。
【００３５】
また、本発明では説明の便宜上、ボイドが表層のセラミック層１１２に形成された第１ビア１２２周辺にのみ形成されていると図示及び説明したが、これに限定されるものではなく、第１ビア１２２の両側側面を露出させるように形成されたり、第１ビア１２２及び深層のセラミック層１１４に形成された第２ビア１２４の一側または両側の側面を露出させるように形成されるボイドも含まれることができる。
【００３６】
図２ａ〜図２ｅは、本発明の一実施形態による多層セラミック基板を製造するための断面図である。
【００３７】
先ず、図２ａのように、第１ビア１２２の周辺にボイド１４０ａが形成された多層セラミック基板１００を準備する。
【００３８】
ここで、本発明における多層セラミック基板１００は、多層に積層されたセラミック層１１２、１１４を含むセラミック積層体１１０で構成されることができる。また、図面には図示していないが、セラミック積層体１１０の上下面にはセラミック層１１２、１１４の焼成温度より高温（例えば、１，５００℃ 以上）で焼成される拘束用シート（不図示）を積層する。この際、拘束用シート（不図示）は、例えば、アルミナ（Ａｌ２Ｏ３）シートなどを使用することができる。
【００３９】
また、多層に積層されたセラミック層１１２、１１４それぞれには本体を貫通するビアホール（不図示）に充填された伝導性物質、例えば、銀（Ａｇ） 物質を含む第１及び第２ビア１２２、１２４が形成されることができる。
【００４０】
さらに、前記積層されたセラミック層１１２、１１４の間には第１及び第２ビア１２２、１２４と電気的に接続された内部電極１３０がさらに備えられている。この際、内部電極１３０は、例えば、銀（Ａｇ）のような伝導性物質を用いてスクリーンプリンティング方式などを用いて形成されることができる。
【００４１】
一方、本発明における前記ボイド１４０ａは、内部電極１３０及び第１及び第２ビア１２２、１２４が備えられた多層のセラミック層１１２、１１４が積層されたセラミック積層体１１０の低温同時焼成時に、セラミック層１１２、１１４とビア１２２、１２４との間の収縮率の差により、ボイド、クラック、突出または陥没などの形態で発生されたものである。
【００４２】
この際、本発明では説明の便宜上、ボイド１４０ａが表層のセラミック層１１２に形成された第１ビア１２２周辺にのみ形成されていると図示及び説明したが、これに限定されるものではなく、第１ビア１２２の両側の側面を露出させるように形成されたり、第１ビア１２２及び深層のセラミック層１１４に形成された第２ビア１２４の一側または両側の側面を露出させるように形成されるボイドも含まれることができる。
【００４３】
図２ｂを参照すると、ボイド１４０ａが形成されたセラミック積層体１１０を電極溶液１６０で満たされた沈殿槽１５０内に浸漬する。
【００４４】
この際、本発明における電極溶液１６０は、水（Ｈ２Ｏ）または有機溶剤（以下、エタノール（ｅｔｈａｎｏｌ）とする）溶液にナノ粉末を混合した後、凝集されたナノ粉末がボールミリング（Ｂａｌｌ Ｍｉｌｌｉｎｇ）または超音波分散などにより均一に分散された溶液である。
【００４５】
また、本発明におけるナノ粉末とは、例えば、ナノ単位の粒子を有する銀（Ａｇ）またはセラミックなどの伝導性物質であることができる。
【００４６】
一方、本発明におけるボイド１４０ａが形成されたセラミック積層体１１０を電極溶液１６０で満たされた沈殿槽１５０内に浸漬することを図示及び説明したが、これに限定されるものではなく、ボイド１４０ａが形成されたセラミック積層体１１０を空の、即ち何もない沈殿槽１５０の内部に入れた後、前記電極溶液１６０を沈殿槽１５０の内部に注入する方法に代替することも可能である。
【００４７】
図２ｃを参照すると、セラミック積層体１１０の表面全面及びボイド１４０ａを覆うナノパーティクル膜１７０が形成される。
【００４８】
より具体的に、分散された電極溶液１６０が入っている沈殿槽１５０内にボイド１４０ａがあるセラミック積層体１１０を浸漬すると、重力によりナノ粉末がセラミック積層体１１０の表面及び沈殿槽の底面に沈殿される。それにより、セラミック積層体１１０のボイド１４０ａを充填させると同時に、表面全体を覆うナノパーティクル膜１７０が形成されることができる。
【００４９】
一方、本発明の図面では、銀（Ａｇ）ナノ粉末を一例として図示したが、これに限定されるものではなく、セラミックナノ粉末に代替することもできる。
【００５０】
図２ｄを参照すると、セラミック積層体１１０の表面に形成されたナノパーティクル膜１７０を除去し、ナノパーティクル１４０が形成された多層セラミック基板１００を形成することができる。
【００５１】
より具体的に、分散された電極溶液１６０が入っている沈殿槽１５０内にボイド１４０ａがあるセラミック積層体１１０を浸漬した後、一定時間が経過すると、ナノパーティクル膜１７０が形成されたセラミック積層体１１０を沈殿槽１５０から取り出す。
【００５２】
そして、スキージ（Ｓｑｕｅｅｚｅ）またはスクープ等を用いて掻き取ることで、セラミック積層体１１０表面のナノパーティクル膜１７０を除去することができる。この際、スキージ（Ｓｑｕｅｅｚｅ）またはスクープ等をセラミック積層体１１０と平行な方向に移動させるため、ボイド１４０ａの内部に充填されたナノパーティクル１４０は除去されない。
【００５３】
一方、本発明における一定時間とは、例えば、本発明のボイド１４０ａの内部全体がナノ粉末で充填された時を意味する。
【００５４】
図２ｅを参照すると、ナノパーティクル１４０がボイド１４０ａの外部に離脱しないように加熱して焼成することができる。この際、熱は、例えば、３００〜４００℃であることができる。
【００５５】
その後、ナノパーティクル１４０及び第１ビア１２２が形成されたセラミック積層体１１０上に外部電極１３５を形成することにより、第１ビア１２２の周辺ボイドによる基板の信頼性低下を防止することができる。この際、外部電極１３５は、例えば、内部電極１３０と同様に、銀（Ａｇ）のような伝導性物質で形成されることができる。
【００５６】
即ち、本発明の一実施形態によると、セラミック積層体１１０に外部電極１３５を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどのパッケージング工程において電気的連結を良好にすることができる。結果、本発明は、無収縮多層セラミック基板の信頼性を向上させ、不良率を低めることができるという効果がある。
【符号の説明】
【００５７】
１００ 多層セラミック基板
１１０ セラミック積層体
１２２ 第１ビア
１２４ 第２ビア
１３０ 内部電極
１３５ 外部電極
１４０ ナノパーティクル
１５０ 沈殿槽
１６０ 電極溶液
【技術分野】
【０００１】
本発明は、多層セラミック基板及びその製造方法に関し、より詳細には、ビア周辺のボイドをリペアするための多層セラミック基板及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子部品領域において、小型化の傾向が益々強化、持続されるにつれ電子部品の精密化、微細パターン化及び薄膜化による小型モジュール及び基板が開発されている。しかし、通常使用されているプリント回路基板（Ｐｒｉｎｔｅｄ ＣｉｒＣｕｉｔ Ｂｏａｒｄ；ＰＣＢ）を小型化された電子部品に用いた場合、サイズの小型化、高周波領域における信号の損失及び高温高湿時の信頼性低下のような短所が発生した。
【０００３】
このような短所を克服するために、プリント回路基板ではなく、セラミックを用いた基板が使用されている。多層セラミック基板の主成分は、低温同時焼成が可能なガラス（ｇｌａｓｓ）が多量含まれたセラミック組成物である。
【０００４】
低温同時焼成セラミック（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ；ＬＴＣＣ）基板を製造する方法は様々であるが、そのうち焼成時に多層セラミック基板が収縮するか否かにより、収縮工法及び無収縮工法に分類することができる。
【０００５】
具体的に、焼成時に多層セラミック基板が収縮されるようにして製造する方法が収縮工法である。しかし、収縮工法は、多層セラミック基板の収縮程度が全体的に均一に発生するものではないため、基板の面方向に対して寸法変形が生じる。このような多層セラミック基板の面方向収縮は、基板内に含まれたプリント回路パターンを変形させる原因となり、パターン位置の精度低下及びパターンの断線などのような問題点が発生する。
【０００６】
従って、収縮工法による問題点を解決するために、焼成時に多層セラミック基板の面方向収縮を防止するための無収縮工法が提案されている。
【０００７】
無収縮工法とは、多層セラミック基板の両面に拘束層を形成して焼成する方法である。この場合、拘束層には、多層セラミック基板が焼成される温度では収縮されず、収縮制御の容易な物質が利用されることができる。このような拘束層により、焼成時に多層セラミック基板の面方向収縮は発生せず、厚さ方向にのみ収縮されることができるようになる。
【０００８】
しかし、このような無収縮工法を適用して多層セラミック基板を製造する場合、焼成時に面方向収縮を抑制することができるが、層間連結のために垂直に連結されたビア（ｖｉａ）の場合、通常、低温同時焼成セラミック（Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ；ＬＴＣＣ）の塑性挙動と一致せず、面方向収縮を抑制するための拘束力を与えることも難しいため、ボイドが発生する。
特に、前記ビア周辺のボイドが表層に露出されている構造の場合、外部パターンの形成時に不良の原因となる。即ち、ビア周辺のボイドは、ボイド（ｖｏｉｄ）、クラック（ｃｒａｃｋ）、突出、陥没などの様々な形態で現れ、これはワイヤポンディング、ＳＭＴ、ソルダリング（ｓｏｌｄｅｒｉｎｇ）などパッケージング不良及び信頼性不良をもたらすという問題点がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国特許出願公開第１０−２０１０−００４２７８８号
【特許文献２】韓国特許出願公開第１０−２０１１−００１９５３６号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の実施形態は、セラミック積層体のビア周辺のボイドをナノパーティクルで充填することにより、外部電極とセラミック積層体との間の接合強度が低下されることを防止するための手段を提供する。
【課題を解決するための手段】
【００１１】
前記課題を解決するための本発明の実施形態による多層セラミック基板の製造方法は、多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。
【００１２】
また、前記課題を解決するための本発明の実施形態による多層セラミック基板の製造方法は、深層のセラミック層及び表層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、前記深層のセラミック層及び前記表層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、前記セラミック積層体を沈殿槽内の底面に載置させた後、電極溶液を注入する段階と、一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含む。
【００１３】
前記課題を解決するための本発明の実施形態による多層セラミック基板は、多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板であって、前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体と、前記セラミック積層体上に形成される外部電極と、前記ボイドを充填して前記セラミック積層体と前記外部電極とを電気的に連結するナノパーティクルと、を含む。
【発明の効果】
【００１４】
本発明の実施形態は、セラミック積層体のビア周辺のボイドをナノパーティクルで充填し、ナノパーティクル及びビアの表面上に外部電極を形成することで、ビア周辺のボイドにより外部電極とセラミック積層体との間の接合強度が低下することを防止することができる。
【００１５】
さらに、本発明の実施形態は、セラミック積層体に外部電極を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどパッケージング工程において電気的信頼性を向上させることができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による多層セラミック基板を示した断面図である。
【図２ａ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｂ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｃ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｄ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【図２ｅ】本発明の一実施形態による多層セラミック基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の具体的な実施形態を説明する。しかし、これは例示に過ぎず、本発明はこれに限定されない。
【００１８】
本発明を説明するにあたり、本発明に係わる公知技術に関する具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。そして、後述する用語は本発明における機能を考慮して定義された用語であり、これは使用者、運用者の意図または慣例などによって変わることができる。従って、その定義は本明細書の全体における内容を基に下すべきであろう。
【００１９】
本発明の技術的思想は請求範囲によって決まり、以下の実施形態は本発明の技術的思想を本発明が属する技術分野において通常の知識を有する者に効率的に説明するための一つの手段に過ぎない。
【００２０】
以下、添付の図面を参照して本発明の実施形態による多層セラミック基板及びその製造方法を説明すると、次のとおりである。
【００２１】
図１は、本発明の一実施形態による多層セラミック基板を示す断面図である。
【００２２】
図１に図示されたように、本発明の一実施形態による多層セラミック基板１００は、セラミック積層体１１０及び外部電極１３５を含むことができる。
【００２３】
前記セラミック積層体１１０は、多層に積層されたセラミック層１１２、１１４を含むことができる。この際、多層に積層されたセラミック層１１２、１１４それぞれは、本体を貫通するビアホール（不図示）に充填された伝導性物質、例えば、銀（Ａｇ）物質を含む第１及び第２ビア１２２、１２４を備えることができる。各セラミック層１１２、１１４は、前記第１及び第２ビア１２２、１２４を介して電気的に接続されることができる。
【００２４】
一方、本発明による第１ビア１２２は、多層に積層されたセラミック層１１２、１１４のうち、図面において表層のセラミック層１１２を貫通するように形成されたホールを充填したものであり、第２ビア１２４は、多層に積層されたセラミック層１１２、１１４のうち、図面において深層のセラミック層１１４を貫通するように形成されたホールを充填するように形成されたものである。
【００２５】
前記積層されたセラミック層１１２、１１４の間には第１及び第２ビア１２２、１２４と電気的に接続された内部電極１３０がさらに備えられている。
【００２６】
各セラミック層１１２、１１４を垂直貫通する第１及び第２ビア１２２、１２４は、モジュール回路図によって各セラミック層１１２、１１４の適切な位置にパンチングなどの方式でビアホールを形成した後、これを銀（Ａｇ）などのような伝導性物質を充填して形成されたものであることができる。
【００２７】
特に、本発明の実施形態による多層セラミック基板１００のセラミック積層体１１０を構成する多層のセラミック層１１２、１１４のうち表層のセラミック層１１２の内部には、第１ビア１２２の一側面を露出させるホール形態のボイド（不図示）が形成されている。
【００２８】
この際、本発明による前記ボイド（不図示）は、任意で形成されたものでなく、多層セラミック基板を製造する過程において、多層セラミック基板の面方向収縮により基板内に含まれたパターンの位置が変更されて形成されたものである。
【００２９】
従って、本発明は、前記ボイド（不図示）をリペア（Ｒｅｐａｉｒ）するためにボイド（不図示）内部にナノパーティクル１４０を充填させることにより、前記第１ビア１２２と電気的に接続させることができる。例えば、本発明の一実施形態によるナノパーティクル１４０は、ナノ銀（Ｎａｎｏ Ａｇ） またはナノセラミック（Ｎａｎｏ Ｃｅｒａｍｉｃ）などのようなナノ粒子を有する伝導性物質で形成されることができる。
【００３０】
一方、前記外部電極１３５は、ナノパーティクル１４０ 及び第１ビア１２２と電気的に接続されるように形成されている。
【００３１】
このように、上記のような本発明の実施形態による多層セラミック基板１００は、内部電極１３０と、第１及び第２ビア１２２、１２４をそれぞれ備えた多層のセラミック層１１２、１１４が積層されたセラミック積層体１１０の低温同時焼成時に、セラミック層１１２、１１４とビア１２２、１２４との間の収縮率の差により、ボイド、クラック、突出または陥没などの形態に発生された第１ビア１２２周辺のボイドをナノパーティクル１４０で充填させることで、前記ボイドをリペアすることができる。
【００３２】
このように、本発明の実施形態による多層セラミック基板１００は、セラミック積層体１１０の第１ビア１２２周辺のボイドをナノパーティクル１４０で充填し、ナノパーティクル１４０及び第１ビア１２２の表面上に外部電極１３５を形成することで、第１ビア１２２周辺ボイドにより外部電極１３５とセラミック積層体１１０との間の接合強度が低下することを防止することができる。
【００３３】
従って、本発明の一実施形態によると、セラミック積層体１１０に外部電極１３５を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどパッケージング工程において電気的信頼性を向上させることができるという効果がある。
【００３４】
一方、本発明の一実施形態でセラミック積層体１１０は２つのセラミック層１１２、１１４が積層されていると図示及び説明したが、これは説明の便宜上、２つのセラミック層に図示しただけであって、これに限定されるものではない。
【００３５】
また、本発明では説明の便宜上、ボイドが表層のセラミック層１１２に形成された第１ビア１２２周辺にのみ形成されていると図示及び説明したが、これに限定されるものではなく、第１ビア１２２の両側側面を露出させるように形成されたり、第１ビア１２２及び深層のセラミック層１１４に形成された第２ビア１２４の一側または両側の側面を露出させるように形成されるボイドも含まれることができる。
【００３６】
図２ａ〜図２ｅは、本発明の一実施形態による多層セラミック基板を製造するための断面図である。
【００３７】
先ず、図２ａのように、第１ビア１２２の周辺にボイド１４０ａが形成された多層セラミック基板１００を準備する。
【００３８】
ここで、本発明における多層セラミック基板１００は、多層に積層されたセラミック層１１２、１１４を含むセラミック積層体１１０で構成されることができる。また、図面には図示していないが、セラミック積層体１１０の上下面にはセラミック層１１２、１１４の焼成温度より高温（例えば、１，５００℃ 以上）で焼成される拘束用シート（不図示）を積層する。この際、拘束用シート（不図示）は、例えば、アルミナ（Ａｌ２Ｏ３）シートなどを使用することができる。
【００３９】
また、多層に積層されたセラミック層１１２、１１４それぞれには本体を貫通するビアホール（不図示）に充填された伝導性物質、例えば、銀（Ａｇ） 物質を含む第１及び第２ビア１２２、１２４が形成されることができる。
【００４０】
さらに、前記積層されたセラミック層１１２、１１４の間には第１及び第２ビア１２２、１２４と電気的に接続された内部電極１３０がさらに備えられている。この際、内部電極１３０は、例えば、銀（Ａｇ）のような伝導性物質を用いてスクリーンプリンティング方式などを用いて形成されることができる。
【００４１】
一方、本発明における前記ボイド１４０ａは、内部電極１３０及び第１及び第２ビア１２２、１２４が備えられた多層のセラミック層１１２、１１４が積層されたセラミック積層体１１０の低温同時焼成時に、セラミック層１１２、１１４とビア１２２、１２４との間の収縮率の差により、ボイド、クラック、突出または陥没などの形態で発生されたものである。
【００４２】
この際、本発明では説明の便宜上、ボイド１４０ａが表層のセラミック層１１２に形成された第１ビア１２２周辺にのみ形成されていると図示及び説明したが、これに限定されるものではなく、第１ビア１２２の両側の側面を露出させるように形成されたり、第１ビア１２２及び深層のセラミック層１１４に形成された第２ビア１２４の一側または両側の側面を露出させるように形成されるボイドも含まれることができる。
【００４３】
図２ｂを参照すると、ボイド１４０ａが形成されたセラミック積層体１１０を電極溶液１６０で満たされた沈殿槽１５０内に浸漬する。
【００４４】
この際、本発明における電極溶液１６０は、水（Ｈ２Ｏ）または有機溶剤（以下、エタノール（ｅｔｈａｎｏｌ）とする）溶液にナノ粉末を混合した後、凝集されたナノ粉末がボールミリング（Ｂａｌｌ Ｍｉｌｌｉｎｇ）または超音波分散などにより均一に分散された溶液である。
【００４５】
また、本発明におけるナノ粉末とは、例えば、ナノ単位の粒子を有する銀（Ａｇ）またはセラミックなどの伝導性物質であることができる。
【００４６】
一方、本発明におけるボイド１４０ａが形成されたセラミック積層体１１０を電極溶液１６０で満たされた沈殿槽１５０内に浸漬することを図示及び説明したが、これに限定されるものではなく、ボイド１４０ａが形成されたセラミック積層体１１０を空の、即ち何もない沈殿槽１５０の内部に入れた後、前記電極溶液１６０を沈殿槽１５０の内部に注入する方法に代替することも可能である。
【００４７】
図２ｃを参照すると、セラミック積層体１１０の表面全面及びボイド１４０ａを覆うナノパーティクル膜１７０が形成される。
【００４８】
より具体的に、分散された電極溶液１６０が入っている沈殿槽１５０内にボイド１４０ａがあるセラミック積層体１１０を浸漬すると、重力によりナノ粉末がセラミック積層体１１０の表面及び沈殿槽の底面に沈殿される。それにより、セラミック積層体１１０のボイド１４０ａを充填させると同時に、表面全体を覆うナノパーティクル膜１７０が形成されることができる。
【００４９】
一方、本発明の図面では、銀（Ａｇ）ナノ粉末を一例として図示したが、これに限定されるものではなく、セラミックナノ粉末に代替することもできる。
【００５０】
図２ｄを参照すると、セラミック積層体１１０の表面に形成されたナノパーティクル膜１７０を除去し、ナノパーティクル１４０が形成された多層セラミック基板１００を形成することができる。
【００５１】
より具体的に、分散された電極溶液１６０が入っている沈殿槽１５０内にボイド１４０ａがあるセラミック積層体１１０を浸漬した後、一定時間が経過すると、ナノパーティクル膜１７０が形成されたセラミック積層体１１０を沈殿槽１５０から取り出す。
【００５２】
そして、スキージ（Ｓｑｕｅｅｚｅ）またはスクープ等を用いて掻き取ることで、セラミック積層体１１０表面のナノパーティクル膜１７０を除去することができる。この際、スキージ（Ｓｑｕｅｅｚｅ）またはスクープ等をセラミック積層体１１０と平行な方向に移動させるため、ボイド１４０ａの内部に充填されたナノパーティクル１４０は除去されない。
【００５３】
一方、本発明における一定時間とは、例えば、本発明のボイド１４０ａの内部全体がナノ粉末で充填された時を意味する。
【００５４】
図２ｅを参照すると、ナノパーティクル１４０がボイド１４０ａの外部に離脱しないように加熱して焼成することができる。この際、熱は、例えば、３００〜４００℃であることができる。
【００５５】
その後、ナノパーティクル１４０及び第１ビア１２２が形成されたセラミック積層体１１０上に外部電極１３５を形成することにより、第１ビア１２２の周辺ボイドによる基板の信頼性低下を防止することができる。この際、外部電極１３５は、例えば、内部電極１３０と同様に、銀（Ａｇ）のような伝導性物質で形成されることができる。
【００５６】
即ち、本発明の一実施形態によると、セラミック積層体１１０に外部電極１３５を形成したり、後続するＳＭＴ、ワイヤポンディング及びソルダリングなどのパッケージング工程において電気的連結を良好にすることができる。結果、本発明は、無収縮多層セラミック基板の信頼性を向上させ、不良率を低めることができるという効果がある。
【符号の説明】
【００５７】
１００ 多層セラミック基板
１１０ セラミック積層体
１２２ 第１ビア
１２４ 第２ビア
１３０ 内部電極
１３５ 外部電極
１４０ ナノパーティクル
１５０ 沈殿槽
１６０ 電極溶液
【特許請求の範囲】
【請求項１】
多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、
前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、
前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、
一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、
前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含むセラミック基板の製造方法。
【請求項２】
前記セラミック積層体を浸漬させる段階と前記ナノパーティクル膜を除去する段階との間に、
重力により、前記電極溶液のナノ粉末が前記ボイドの内部、前記多層セラミック基板の表面及び沈殿槽の底面に積層されて前記ナノパーティクル膜が形成される段階をさらに含む請求項１に記載の多層セラミック基板の製造方法。
【請求項３】
前記電極溶液は、
水と前記ナノ粉末を混合した後、前記ナノ粉末を分散させて形成される請求項２に記載の多層セラミック基板の製造方法。
【請求項４】
前記電極溶液は、
有機溶剤と前記ナノ粉末を混合した後、前記ナノ粉末を分散させて形成される請求項２に記載の多層セラミック基板の製造方法。
【請求項５】
前記ナノ粉末は、ナノ単位の銀（Ａｇ）またはセラミック（Ｃｅｒａｍｉｃ）粒子である請求項２に記載の多層セラミック基板の製造方法。
【請求項６】
前記ナノ粉末は、ボールミリングまたは超音波分散方法により分散される請求項３または４に記載の多層セラミック基板の製造方法。
【請求項７】
前記一定時間は、前記ボイドの内部全体が前記ナノ粉末で充填される間の時間である請求項１に記載の多層セラミック基板の製造方法。
【請求項８】
深層のセラミック層及び表層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、
前記深層のセラミック層及び前記表層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、
前記セラミック積層体を空き沈殿槽内の底面に載置させた後、電極溶液を注入する段階と、
一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、
前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイドの内部を充填するナノパーティクルを形成する段階と、を含む多層セラミック基板の製造方法。
【請求項９】
多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板であって、
前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体と、
前記セラミック積層体上に形成される外部電極と、
前記ボイドを充填して前記セラミック積層体と前記外部電極とを電気的に連結するナノパーティクルと、を含む多層セラミック基板。
【請求項１】
多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、
前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、
前記セラミック積層体を電極溶液が入っている沈殿槽内に浸漬させる段階と、
一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、
前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイド内部を充填するナノパーティクルを形成する段階と、を含むセラミック基板の製造方法。
【請求項２】
前記セラミック積層体を浸漬させる段階と前記ナノパーティクル膜を除去する段階との間に、
重力により、前記電極溶液のナノ粉末が前記ボイドの内部、前記多層セラミック基板の表面及び沈殿槽の底面に積層されて前記ナノパーティクル膜が形成される段階をさらに含む請求項１に記載の多層セラミック基板の製造方法。
【請求項３】
前記電極溶液は、
水と前記ナノ粉末を混合した後、前記ナノ粉末を分散させて形成される請求項２に記載の多層セラミック基板の製造方法。
【請求項４】
前記電極溶液は、
有機溶剤と前記ナノ粉末を混合した後、前記ナノ粉末を分散させて形成される請求項２に記載の多層セラミック基板の製造方法。
【請求項５】
前記ナノ粉末は、ナノ単位の銀（Ａｇ）またはセラミック（Ｃｅｒａｍｉｃ）粒子である請求項２に記載の多層セラミック基板の製造方法。
【請求項６】
前記ナノ粉末は、ボールミリングまたは超音波分散方法により分散される請求項３または４に記載の多層セラミック基板の製造方法。
【請求項７】
前記一定時間は、前記ボイドの内部全体が前記ナノ粉末で充填される間の時間である請求項１に記載の多層セラミック基板の製造方法。
【請求項８】
深層のセラミック層及び表層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板の製造方法であって、
前記深層のセラミック層及び前記表層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体を準備する段階と、
前記セラミック積層体を空き沈殿槽内の底面に載置させた後、電極溶液を注入する段階と、
一定時間が経過すると、前記沈殿槽から前記セラミック積層体を取り出した後、前記多層セラミック基板の表面に積層されたナノパーティクル膜を除去する段階と、
前記ナノパーティクル膜を除去した後、前記多層セラミック基板に所定の熱を加えて前記ボイドの内部を充填するナノパーティクルを形成する段階と、を含む多層セラミック基板の製造方法。
【請求項９】
多層のセラミック層を含み、前記多層のセラミック層それぞれに形成されたビアを介して層間の相互接続が可能なセラミック積層体を含む多層セラミック基板であって、
前記多層のセラミック層のうち少なくとも何れか一つのセラミック層のビア周辺にボイドが形成されたセラミック積層体と、
前記セラミック積層体上に形成される外部電極と、
前記ボイドを充填して前記セラミック積層体と前記外部電極とを電気的に連結するナノパーティクルと、を含む多層セラミック基板。
【図１】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図２ｅ】
【公開番号】特開２０１３−１６７８８（Ｐ２０１３−１６７８８Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１２−１２９６１０（Ｐ２０１２−１２９６１０）
【出願日】平成２４年６月７日（２０１２．６．７）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２４年６月７日（２０１２．６．７）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]