多層配線基板の製造方法
【課題】チップ部品接続端子の厚さバラツキを抑え、チップ部品との接続信頼性を高めることができる多層配線基板の製造方法を提供すること。
【解決手段】多層配線基板は、基板主面及び基板裏面を有し、複数の樹脂絶縁層20〜27及び複数の導体層28を積層してなる構造を有している。多層配線基板の基板主面上には、ICチップを接続可能な複数のICチップ接続端子41とチップコンデンサを接続可能な複数のコンデンサ接続端子42とが設けられている。めっき層形成工程において、基板主面31側にて露出する最外層の樹脂絶縁層27上に、各接続端子41,42となる製品めっき層61を形成し、かつ製品めっき層61の周囲にダミーめっき層62を形成する。
【解決手段】多層配線基板は、基板主面及び基板裏面を有し、複数の樹脂絶縁層20〜27及び複数の導体層28を積層してなる構造を有している。多層配線基板の基板主面上には、ICチップを接続可能な複数のICチップ接続端子41とチップコンデンサを接続可能な複数のコンデンサ接続端子42とが設けられている。めっき層形成工程において、基板主面31側にて露出する最外層の樹脂絶縁層27上に、各接続端子41,42となる製品めっき層61を形成し、かつ製品めっき層61の周囲にダミーめっき層62を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、チップ部品を接続可能な複数のチップ部品接続端子が基板主面上に配設された多層配線基板の製造方法に関するものである。
【背景技術】
【0002】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路チップ(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
【0003】
このパッケージを構成するICチップ搭載用配線基板としては、複数の樹脂絶縁層及び複数の導体層を積層して構成された多層配線基板が用いられる。そして、その多層配線基板の基板主面上にICチップを接続するための複数のICチップ接続端子が設けられるとともに、基板裏面上にマザーボード(母基板)に接続するための複数の母基板接続端子が設けられている。この種の多層配線基板において、導体層の配線パターンやICチップ接続端子は、ファインピッチ化を図るために銅めっきにて形成されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2005−272874号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、多層配線基板において、内層側に形成される銅めっき層の面積割合(導体層の面積割合)は通常60%〜80%程度であるのに対し、基板主面上の銅めっき層の面積割合(各ICチップ接続端子の面積割合)は10%未満となる場合がある。また一般に、ICチップ接続端子は基板主面の中央に偏って配置される。この場合、ICチップ接続端子の銅めっき層を形成する際に、めっき電流の集中が発生し、銅めっき層の厚さにバラツキが生じる。その結果、多層配線基板の各ICチップ接続端子とICチップとの接続信頼性が低下してしまう。なお、多層配線基板の基板主面には、ICチップ以外にチップコンデンサなどのチップ部品を接続するための接続端子が設けられるものもあるが、それら接続端子も同様に厚さバラツキが生じてしまう。
【0006】
特許文献1では、導体バンプの形状や高さバラツキを抑制するために、めっきの電流密度を初期の電流密度よりも漸増させる手法が開示されている。この方法を採用しても、基板主面の中央にICチップ接続端子が偏って配置される場合には、めっき電流の集中を回避することができないため、銅めっき層の厚さにバラツキが生じてしまう。
【0007】
本発明は上記の課題に鑑みてなされたものであり、その目的は、チップ部品接続端子の厚さバラツキを抑え、チップ部品との接続信頼性を高めることができる多層配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【0008】
上記課題を解決するための手段(手段1)としては、基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品を接続可能な複数のチップ部品接続端子が前記基板主面上に配設された多層配線基板の製造方法であって、前記基板主面側にて露出する最外層の樹脂絶縁層の表面上に、前記複数のチップ部品接続端子となる製品めっき層を形成し、かつ前記製品めっき層の周囲にダミーめっき層を形成するめっき層形成工程を含むことを特徴とする多層配線基板の製造方法がある。
【0009】
手段1に記載の発明によると、めっき層形成工程を行うことにより、多層配線基板の基板主面上において、チップ部品接続端子となる製品めっき層に加えてその製品めっき層の周囲にもダミーめっき層が形成される。この場合、基板主面におけるめっき層の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層の厚さバラツキが解消される。この結果、多層配線基板の基板主面上において各チップ部品接続端子を均一の厚さで形成することができ、各チップ部品接続端子とチップ部品との接続信頼性を向上させることができる。
【0010】
多層配線基板の製造方法において、基板主面側にて、製品めっき層を覆うようにエッチングレジストを形成するレジスト形成工程と、基板主面側にて、露出しているダミーめっき層をエッチングにより除去するめっき層除去工程とをさらに含むことが好ましい。この場合、多層配線基板の基板主面には、チップ部品接続端子となる製品めっき層のみが残る。このため、はんだ濡れ性を向上させるためのめっきを製品めっき層の表面のみに確実に形成することができる。また、チップ部品が誤ってダミーめっき層に接続されるといった問題が回避される。
【0011】
めっき層形成工程では、基板主面の表面積に対するめっき層の面積割合が60%以上95%以下となるようダミーめっき層を形成することが好ましい。このようにすると、めっき電流の集中を確実に回避することができ、製品めっき層を均一な厚さで形成することができる。
【0012】
また、コア基板を有さない多層配線基板を製造する場合、支持基材上に金属箔を介して複数の樹脂絶縁層及び複数の導体層を積層する積層工程と、金属箔の界面にて支持基材を分離して基板裏面側に金属箔を露出させる基材分離工程とを含む。そして、基材分離工程の後にめっき層除去工程を行うと、基板主面側のダミーめっき層をエッチングで除去するのと同時に、基板裏面側の金属箔をエッチングにより除去することができる。このため、従来の製造方法と比較して同じ工数で多層配線基板を製造することができ、製造コストを低く抑えることができる。
【0013】
多層配線基板の基板主面上には、チップ部品接続端子として、ICチップを接続可能な複数のICチップ接続端子とチップコンデンサを接続可能な複数のコンデンサ接続端子とが設けられていてもよい。この場合、複数のICチップ接続端子及び複数のコンデンサ接続端子の製品めっき層を均一の厚さで形成することができ、ICチップやチップコンデンサとの接続信頼性を向上させることができる。
【0014】
ダミーめっき層のパターン形状は、特に限定されるものではなく、製品めっき層の形状や面積割合等に応じて適宜変更することができる。具体的には、ダミーめっき層は、面積が広いプレーン状パターン(ベタパターン)であってもよいし、メッシュを有するプレーン状パターンであってもよい。さらに、ダミーめっき層は、隣接する製品めっき層の形状及びサイズに対応したパターンを有していてもよい。
【0015】
めっき層形成工程では、内層側の導体層とチップ部品接続端子とを接続するためのフィルドビアを製品めっき層及びダミーめっき層と同時に形成することが好ましい。
【0016】
また、ダミーめっき層が製品めっき層の10倍以上の面積割合となるようダミーめっき層を形成することが好ましい。このようにすると、製品めっき層の面積割合が小さい場合でも、面積が大きなダミーめっき層を設けることによってめっき時における電流集中を確実に回避することができる。
【0017】
製品めっき層及びダミーめっき層は銅めっきにて形成されることが好ましい。このように、製品めっき層を銅めっきにて形成すると、チップ部品接続端子の電気抵抗を低く抑えることができる。
【0018】
多層配線基板を構成する樹脂絶縁層は、熱硬化性樹脂を主体とするビルドアップ材を用いて形成されることが好ましい。樹脂絶縁層の形成材料の具体例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【0019】
多層配線基板を構成する導体層は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやCVD等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【0020】
なお、チップ部品としては、ICチップやチップコンデンサ以外に、チップ抵抗やチップインダクタなどの電子部品を挙げることができる。また、ICチップとしては、コンピュータのマイクロプロセッサとして使用されるICチップ、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory )などのICチップを挙げることができる。
また、めっき層形成工程では、ダミーめっき層の外縁により画定されるダミーめっき層形成領域に占めるダミーめっき層の面積割合は任意に設定可能であるが、例えば30%以上100%以下に設定してもよい。この場合、製品めっき層とダミーめっき層との距離が0.1mm以上10mm以下となるようダミーめっき層を形成することが好ましい。このようにすることで、めっき時における電流集中をより確実に回避することができる。なお、ダミーめっき層の面積割合が比較的大きい場合には、上記距離を大きめに設定することがよい。逆に、ダミーめっき層の面積割合が比較的小さい場合には、上記距離を小さめに設定することがよい。
ここで、複数のチップ部品接続端子が、チップ部品としてのICチップを接続可能な複数のICチップ接続端子である場合を想定する。また、複数のICチップ接続端子をアレイ状に配置してなる矩形状のチップ搭載領域の縦寸法がX(cm)かつ横寸法がY(cm)であり、複数のICチップ接続端子における製品めっき層の厚さの設計値がZ(μm)である場合を想定する。このとき、当該製品めっき層の厚さの実測値の標準偏差σ(μm)は、下記の式で示すものとなる。なお、設計値Z(μm)は、複数のICチップ接続端子における製品めっき層の厚さの平均値(μm)で表すこともできる。
【数1】
【図面の簡単な説明】
【0021】
【図1】第1の実施形態における多層配線基板の概略構成を示す断面図。
【図2】第1の実施形態における多層配線基板の概略構成を示す平面図。
【図3】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図4】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図5】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図6】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図7】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図8】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図9】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図10】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図11】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図12】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図13】第1の実施形態の製造方法における製品めっき層の厚さバラツキの測定結果を示すグラフ。
【図14】従来技術の製造方法における製品めっき層の厚さバラツキの測定結果を示すグラフ。
【図15】第1の実施形態の製造方法及び従来技術の製造方法のそれぞれにおいて、ICチップ搭載領域のサイズと製品めっき層の厚さバラツキとの関係を示すグラフ。
【図16】第2の実施形態における多層配線基板の概略構成を示す断面図。
【図17】第2の実施形態における多層配線基板の製造方法を示す説明図。
【図18】第2の実施形態における多層配線基板の製造方法を示す説明図。
【図19】第2の実施形態における多層配線基板の製造方法を示す説明図。
【発明を実施するための形態】
【0022】
[第1の実施の形態]
以下、本発明を多層配線基板に具体化した第1の実施の形態を図面に基づき詳細に説明する。図1は、本実施の形態の多層配線基板の概略構成を示す拡大断面図であり、図2は、上面側から見た多層配線基板の平面図である。
【0023】
図1及び図2に示されるように、本実施の形態の多層配線基板10は、コア基板を含まずに形成されたコアレス配線基板である。多層配線基板10は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層20,21,22,23,24,25,26,27と銅からなる複数の導体層28とを交互に積層して多層化した配線積層部30を有している。各樹脂絶縁層20〜27は、例えば、熱硬化性エポキシ樹脂を主体としたビルドアップ材を用いて形成されている。
【0024】
本実施の形態の多層配線基板10において、配線積層部30の上面31側(基板主面側)には、接続対象がICチップ(チップ部品)である複数のICチップ接続端子41(チップ部品接続端子)と、接続対象がチップコンデンサ(チップ部品)である複数のコンデンサ接続端子42(チップ部品接続端子)とが配置されている。配線積層部30の上面31側において、複数のICチップ接続端子41は、基板中央部に設けられたチップ搭載領域43にてアレイ状に配置されている。また、コンデンサ接続端子42は、ICチップ接続端子41よりも面積の大きい接続端子であり、チップ搭載領域43よりも外周側に配置されている。なお、図2に示されるように、本実施形態のチップ搭載領域43は、縦寸法がX(cm)かつ横寸法がY(cm)である矩形状のチップ搭載領域43となっている。
【0025】
複数のICチップ接続端子41及び複数のコンデンサ接続端子42は最外層の樹脂絶縁層27上にて凸設されている。これらICチップ接続端子41及びコンデンサ接続端子42は、銅層を主体として構成されており、銅層の上面及び側面を銅以外のめっき層46(具体的には、ニッケル−金めっき層)で覆った構造を有している。
【0026】
一方、配線積層部30の下面32側(基板裏面側)には、接続対象がマザーボード(母基板)である複数の母基板接続端子45がアレイ状に配置されている。これら母基板接続端子45は、上面31側のICチップ接続端子41及びコンデンサ接続端子42よりも面積の大きな接続端子である。
【0027】
配線積層部30の下面32側において最外層の樹脂絶縁層20には複数の開口部37が形成されており、それら複数の開口部37に対応して母基板接続端子45が配置されている。具体的には、母基板接続端子45は、端子外面の高さが樹脂絶縁層20の表面よりも低くなるような状態で開口部37内に配置されており、端子外面の外周部が最外層の樹脂絶縁層20により被覆されている。母基板接続端子45は、銅層を主体として構成されており、開口部37内にて露出する銅層の下面のみを銅以外のめっき層48(具体的には、ニッケル−金めっき層)で覆った構造を有している。
【0028】
樹脂絶縁層21〜27には、それぞれビア穴33及びフィルドビア導体34が設けられている。各ビア導体34は、いずれも同一方向に(図1では下面側から上面側に向かうに従って)拡径した形状を有し、各導体層28、ICチップ接続端子41、コンデンサ接続端子42、及び母基板接続端子45を相互に電気的に接続している。
【0029】
上記構成の多層配線基板10は例えば以下の手順で作製される。
【0030】
先ず、十分な強度を有する支持基板50(ガラスエポキシ基板など)を準備し、その支持基板50上に、樹脂絶縁層20〜27及び導体層28をビルドアップして配線積層部30を形成する。
【0031】
詳述すると、図3に示されるように、支持基板50上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層51を形成することにより、支持基板50及び下地樹脂絶縁層51からなる基材52を得る。そして、基材52の下地樹脂絶縁層51の上面に、積層金属シート体54を配置する。ここで、下地樹脂絶縁層51上に積層金属シート体54を配置することにより、以降の製造工程で積層金属シート体54が下地樹脂絶縁層51から剥がれない程度の密着性が確保される。積層金属シート体54は、2枚の銅箔55,56を剥離可能な状態で密着させてなる。具体的には、金属めっき(例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき)を介して銅箔55、銅箔56が配置された積層金属シート体54が形成されている。
【0032】
次に、基材52上において、積層金属シート体54を包むようにシート状の樹脂絶縁層20を配置し、樹脂絶縁層20を貼り付ける。ここで、樹脂絶縁層20は、積層金属シート体54と密着するとともに、その積層金属シート体54の周囲領域において下地樹脂絶縁層51と密着することで、積層金属シート体54を封止する(図4参照)。そして、例えばエキシマレーザーやUVレーザーやCO2レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層20の所定の位置に銅箔55の一部を露出させる開口部37を形成する。その後、無電解銅めっきを行い、開口部37内及び樹脂絶縁層20を覆う全面めっき層を形成する。
【0033】
そして、樹脂絶縁層20の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことで、樹脂絶縁層20上にめっきレジストを形成する。その後、めっきレジストを形成した状態で選択的に電解銅めっきを行って、積層金属シート体54の銅箔55上に金属導体部58を形成するとともに樹脂絶縁層20上に導体層28を形成した後、めっきレジストを剥離する(図5参照)。さらに、めっきレジストの剥離により露出する、樹脂絶縁層20を覆う全面めっき層を除去する。
【0034】
金属導体部58及び導体層28が形成された樹脂絶縁層20の上面にシート状の樹脂絶縁層21を配置し、樹脂絶縁層21を貼り付ける。そして、例えばエキシマレーザーやUVレーザーやCO2レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層21の所定の位置(金属導体部58の上部の位置)にビア穴33を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴33内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばO2プラズマによるプラズマアッシングの処理を行ってもよい。
【0035】
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴33内にビア導体34を形成する。さらに、従来公知の手法(例えばセミアディティブ法)によってエッチングを行うことで、樹脂絶縁層21上に導体層28をパターン形成する(図6参照)。
【0036】
また、他の樹脂絶縁層22〜27及び導体層28についても、上述した樹脂絶縁層21及び導体層28と同様の手法によって形成し、樹脂絶縁層21上に積層していく。そして、最外層の樹脂絶縁層27に対してレーザー穴加工を施すことによりビア穴33を形成する(図7参照)。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴33内のスミアを除去するデスミア工程を行う。さらに、無電解銅めっきを行い、樹脂絶縁層27のビア穴33内及び樹脂絶縁層27を覆う全面めっき層を形成する。
【0037】
そして、樹脂絶縁層27の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことで、樹脂絶縁層27上にめっきレジストを形成する。この後、めっきレジストを形成した状態で選択的に電解銅めっきを行う(めっき層形成工程)。この結果、図8に示されるように、樹脂絶縁層27のビア穴33内にビア導体34を形成するとともにビア導体34の上部にICチップ接続端子41及びコンデンサ接続端子42の銅層となる製品めっき層61を形成する。さらに、製品めっき層61の周囲にダミーめっき層62を形成する。この後、樹脂絶縁層27の上面にて製品めっき層61及びダミーめっき層62を残しつつ全面めっき層を除去する。なお、ICチップ接続端子41としては、ビア導体34を介して内層側の導体層28と接続される接続端子以外に、内層側の導体層と接続されない接続端子が存在している。図8には、ビア導体34に接続されるICチップ接続端子41のみが図示されているが、ビア導体34に接続されていないICチップ接続端子41も樹脂絶縁層27上のチップ搭載領域43に形成されている。
【0038】
図9に示されるように、本実施の形態のダミーめっき層62は、樹脂絶縁層27の上面において、ICチップ接続端子41の形成領域(チップ搭載領域43)やコンデンサ接続端子42の形成領域を除くほぼ全面を覆うようにプレーン状パターン(ベタパターン)の導体層として形成されている。ここで、樹脂絶縁層27の表面(基板主面となる上面31)に対する製品めっき層61(ICチップ接続端子41及びコンデンサ接続端子42)の面積割合は7%程度であり、その製品めっき層61にダミーめっき層62を加えためっき層全体の面積割合は90%以上となるようにダミーめっき層62が形成されている。
上記のめっき層形成工程の後、最外層の樹脂絶縁層27の樹脂表面に対してその上方から例えば180℃の熱風を加える熱処理を行ってもよい。この熱処理を行うと、露出している樹脂絶縁層27の樹脂表面が変色する。一方、ダミーめっき層62で覆われている樹脂絶縁層27の樹脂表面は変色しない。従って、例えばダミーめっき層62に所定のパターン形状を設けておけば、樹脂表面にそのパターン形状に応じた色の濃淡の差を生じさせることができる。なお、この段階での熱処理はアニーリングを兼ねるものであるため、樹脂絶縁層27を硬化させるとともに製品めっき層61に加わる内部応力を開放することができるというメリットがある。
【0039】
上述したビルドアップ工程を行うことにより、基材52上に積層金属シート体54、樹脂絶縁層20〜27、導体層28、製品めっき層61及びダミーめっき層62を積層した配線積層体60が形成される。
【0040】
そして、配線積層体60の上面にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層61の表面を覆うようにエッチングレジスト65(図10参照)を形成する(レジスト形成工程)。
【0041】
エッチングレジスト65の形成後、配線積層体60をダイシング装置(図示略)により切断し、配線積層部30となる部分の周囲領域を除去する。この切断によって、樹脂絶縁層20にて封止されていた積層金属シート体54の外縁部が露出した状態となる。つまり、周囲領域の除去によって、下地樹脂絶縁層51と樹脂絶縁層20との密着部分が失われる。この結果、配線積層部30と基材52とは積層金属シート体54のみを介して連結した状態となる。
【0042】
ここで、図11に示されるように、積層金属シート体54における一対の銅箔55,56の界面にて剥離することで、配線積層部30から基材52を除去して配線積層部30の下面32上にある銅箔55を露出させる(基材分離工程)。
【0043】
その後、配線積層部30に対してエッチングを行うことで、配線積層部30の上面31側にて露出しているダミーめっき層62を除去する(めっき層除去工程)。またこれと同時に、配線積層部30の下面32側にて露出している銅箔55を全体的に除去するとともに、金属導体部58の下側の一部を除去する。この結果、樹脂絶縁層24に開口部37が形成されるとともに、開口部37内に残った金属導体部58が母基板接続端子45となる(図12参照)。
【0044】
さらに、配線積層部30の上面31に形成されているエッチングレジスト65を除去する。その後、ICチップ接続端子41の表面、コンデンサ接続端子42の表面、母基板接続端子45の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施す。この結果、各接続端子41,42,45の表面にめっき層46,48が形成される。以上の工程を経ることで図1の多層配線基板10を製造する。
【0045】
本発明者らは、上記のように製造した多層配線基板10において、基板主面31側に形成されたICチップ接続端子41及びコンデンサ接続端子42における各製品めっき層61の厚さバラツキを測定した。その結果を図13に示している。また、ダミーめっき層62を形成せずに、製品めっき層61を形成した従来の製造方法の場合についても各製品めっき層61の厚さバラツキを測定した。その結果を図14に示している。なおここでは、4つの測定箇所P1〜P4の厚さバラツキを測定した。
【0046】
具体的には、第1の測定箇所P1は、チップ搭載領域43の外周部においてビア導体34に接続されていないICチップ接続端子41の製品めっき層61であり、第2の測定箇所P2は、チップ搭載領域43の外周部においてビア導体34に接続されるICチップ接続端子41の製品めっき層61である。また、第3の測定箇所P3は、チップ搭載領域43の中央部におけるICチップ接続端子41の製品めっき層61であり、第4の測定箇所P4は、コンデンサ接続端子42の製品めっき層61である。なお、第1〜第3の測定箇所P1〜P3については、60個のICチップ接続端子41の製品めっき層61について厚さバラツキを測定している。また、第4の測定箇所においては、48個のコンデンサ接続端子42の製品めっき層61について厚さバラツキを測定した。
【0047】
図14に示されるように、従来の製造方法では、ダミーめっき層62が形成されていないため、各製品めっき層61の厚さバラツキが大きくなった。具体的には、第1の測定箇所P1のめっき厚の平均値は24.72μmであり、標準偏差は2.50であった。第2の測定箇所P2のめっき厚の平均値は20.99μmであり、標準偏差は5.20であった。第3の測定箇所P3のめっき厚の平均値は10.08μmであり、標準偏差は2.31であった。第4の測定箇所P4のめっき厚の平均値は36.58μmであり、標準偏差は8.92であった。
【0048】
このように、ICチップ接続端子41となる各製品めっき層61(測定箇所P1〜P3)では、接続されるビア導体34の有無や形成位置に応じて厚さバラツキが生じる。また、コンデンサ接続端子42となる製品めっき層61(測定箇所P4)については、基板主面の外周側において点在して設けられるため、電流集中が起こりやすい。このため、製品めっき層61のめっき厚が比較的厚くなり、かつ厚さバラツキも大きくなっている。
【0049】
一方、図13に示されるように、本実施の形態の製造方法では、各製品めっき層61の厚さバラツキは小さくなった。具体的には、第1の測定箇所P1のめっき厚の平均値は12.85μmであり、標準偏差は1.16であった。第2の測定箇所P2のめっき厚の平均値は12.51μmであり、標準偏差は1.53であった。第3の測定箇所P3のめっき厚の平均値は12.90μmであり、標準偏差は1.47であった。第4の測定箇所P4のめっき厚の平均値は12.51μmであり、標準偏差は1.21であった。このように、ダミーめっき層62を製品めっき層61の周囲に設けることで、各製品めっき層61の厚さバラツキを抑えることができた。
【0050】
さらに本発明者らは、ICチップ搭載領域43のサイズと製品めっき層61の厚さバラツキとの関係を調査するために以下のことを行った。ここでは、ICチップ搭載領域43のサイズを変更し(即ちX,Yの値を変更し)、第1の実施形態の製造方法にて多層配線基板10をいくつか作製した。なお、基板主面31側に形成されたICチップ接続端子41における製品めっき層61の厚さの設計値をZ(μm)とした。より具体的にいうと、Z=15μmに設定して製品めっき層61を形成した。また、ダミーめっき層形成領域に占めるダミーめっき層62の面積割合を30%〜100%の範囲内にて設定するとともに、製品めっき層61とダミーめっき層62との距離を0.1mm〜10mmの範囲内にて設定した。そして、製品めっき層61の厚さ(μm)を、ICチップ搭載領域43のコーナー部と中央部とにおいて、各々5ポイント測定した。このときの製品めっき層61の厚さの実測値の標準偏差σ(μm)を求めた。その結果を図15のグラフに示す。ちなみに、図15のグラフでは、縦軸が標準偏差σ、横軸がICチップ搭載領域43の対角線の半分の長さ(言い換えると、ICチップ搭載領域43のコーナー部と中央部との離間距離)となっている。
図15に示されるように、第1の実施形態の製造方法にて作製した多層配線基板10においては、ICチップ搭載領域43のサイズの如何にかかわらず、標準偏差σの値が下記の関係式を満たすことが明らかとなった。
【数1】
これに対して、ダミーめっき層62を形成せずに、製品めっき層61のみを形成した従来の製造方法にて多層配線基板10をいくつか作製した。そして、同様の方法により、製品めっき層61の厚さ(μm)を、ICチップ搭載領域43のコーナー部と中央部とにおいて各々5ポイント測定し、製品めっき層61の厚さの実測値の標準偏差σ(μm)を求めた。その結果も図15のグラフに示す。それによると、従来の製造方法による場合には、明らかに標準偏差σの値が大きくなり、厚さバラツキが増大することがわかった。ゆえに、これらについては上記関係式を満たさないものとなった。
従って、本実施の形態によれば、以下の効果を得ることができる。
【0051】
(1)本実施の形態では、多層配線基板10の上面31上において、ICチップ接続端子41及びコンデンサ接続端子42となる製品めっき層61に加えてその製品めっき層61の周囲にダミーめっき層62が形成される。この場合、多層配線基板10の上面31におけるめっき層61,62の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層61の厚さバラツキが解消される。この結果、多層配線基板10において複数のICチップ接続端子41及び複数のコンデンサ接続端子42を均一の厚さで形成することができる。従って、多層配線基板10を用いれば、ICチップ及びチップコンデンサと各接続端子41,42との接続信頼性を向上させることができる。
【0052】
(2)本実施の形態では、レジスト形成工程にて製品めっき層61を覆うようにエッチングレジストを形成した後、めっき層除去工程にてダミーめっき層がエッチングにより除去される。この場合、多層配線基板10の上面には、各接続端子41,42となる製品めっき層61のみが残る。このため、はんだ濡れ性を向上させるためのめっき層46を製品めっき層61の表面のみに確実に形成することができる。また、ダミーめっき層62が除去されるため、ICチップやチップコンデンサが誤ってダミーめっき層62に接続されるといった問題も回避される。
【0053】
(3)本実施の形態では、基材分離工程の後にめっき層除去工程を行うようにしている。この場合、多層配線基板10の上面31側のダミーめっき層62をエッチングにより除去するのと同時に、下面32側の銅箔55をエッチングにより除去することができる。このため、従来の製造方法と同じ工数で多層配線基板10を製造することができ、製造コストを低く抑えることができる。
【0054】
(4)本実施の形態では、樹脂絶縁層27の上面31に対するICチップ接続端子41及びコンデンサ接続端子42の製品めっき層61の面積割合は7%程度であり、製品めっき層61の面積割合が比較的小さい。このため、樹脂絶縁層27の上面31におけるめっき層の面積割合が90%以上となるように面積が大きなダミーめっき層62が形成されている。この場合、製品めっき層61の10倍以上の面積割合となるようダミーめっき層62が設けられている。このようにすると、めっき電流の集中を確実に回避することができ、各接続端子41,42の製品めっき層61を均一な厚さで形成することができる。
[第2の実施の形態]
【0055】
以下、本発明を多層配線基板に具体化した第2の実施の形態を図面に基づき詳細に説明する。図16は、本実施の形態の多層配線基板の概略構成を示す拡大断面図である。上記第1の実施の形態では、コア基板を含まずに形成されたコアレス配線基板に具体化したが、本実施の形態では、コア基板を有する多層配線基板に具体化している。
【0056】
図16に示されるように、本実施の形態の多層配線基板100は、矩形板状のコア基板101と、コア基板101のコア主面102上に形成される第1ビルドアップ層111と、コア基板101のコア裏面103上に形成される第2ビルドアップ層112とからなる。
【0057】
本実施の形態のコア基板101は、例えば補強材としてのガラスクロスにエポキシ樹脂を含浸させてなる樹脂絶縁材(ガラスエポキシ材)にて構成されている。コア基板101には、複数のスルーホール導体106がコア主面102及びコア裏面103を貫通するように形成されている。なお、スルーホール導体106の内部は、例えばエポキシ樹脂などの閉塞体107で埋められている。また、コア基板101のコア主面102及びコア裏面103には、銅からなる導体層121がパターン形成されており、各導体層121は、スルーホール導体106に電気的に接続されている。
【0058】
コア基板101のコア主面102上に形成された第1ビルドアップ層111は、熱硬化性樹脂(エポキシ樹脂)からなる3層の樹脂絶縁層133,135,137と、銅からなる導体層122とを交互に積層した構造を有している。最外層の樹脂絶縁層137の上面141(基板主面)上には、上記第1の実施の形態と同様に基板中央部に複数のICチップ接続端子41(チップ部品接続端子)がアレイ状に配置されるとともに、ICチップ接続端子41よりも外側に複数のコンデンサ接続端子42(チップ部品接続端子)が配置されている。これらICチップ接続端子41及びコンデンサ接続端子42は、銅層を主体として構成されており、銅層の上面及び側面をめっき層46で覆った構造を有している。また、樹脂絶縁層133,135,137には、それぞれビア穴33及びフィルドビア導体34が形成されている。各ビア導体34は、導体層121,122や各接続端子41,42に電気的に接続している。
【0059】
コア基板101のコア裏面103上に形成された第2ビルドアップ層112は、上述した第1ビルドアップ層111とほぼ同じ構造を有している。即ち、第2ビルドアップ層112は、3層の樹脂絶縁層134,136,138と、導体層122とを交互に積層した構造を有している。最外層の樹脂絶縁層138の下面142(基板裏面)上には、複数の母基板接続端子45が形成されている。これら母基板接続端子45は、銅層を主体として構成されており、銅層の下及び側面をめっき層48で覆った構造を有している。また、樹脂絶縁層134,136,138にもビア穴33及びビア導体34が形成されている。各ビア導体34は、導体層121,122や接続端子45に電気的に接続されている。
【0060】
次に、本実施の形態の多層配線基板100の製造方法について述べる。
【0061】
まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通する貫通孔(図示略)を所定位置にあらかじめ形成しておく。そして、銅張積層板の貫通孔の内面に対する無電解銅めっき及び電解銅めっきを行うことで、貫通孔内にスルーホール導体106を形成する。その後、スルーホール導体106の空洞部を絶縁樹脂材料(エポキシ樹脂)で穴埋めし、閉塞体107を形成する。
【0062】
さらに、無電解銅めっき及び電解銅めっきを行うことで、閉塞体107の露出部分を含む銅張積層板の表面に銅めっき層を形成した後、その銅めっき層及び銅箔を例えばサブトラクティブ法によってパターニングする。この結果、図17に示されるように、導体層121及びスルーホール導体106が形成されたコア基板101を得る。
【0063】
そして、上記第1の実施の形態と同様のビルドアップ工程を行うことで、コア基板101のコア主面102の上に第1ビルドアップ層111を形成するとともに、コア基板101のコア裏面103の上にも第2ビルドアップ層112を形成する。この際、第1ビルドアップ層111の最外層となる樹脂絶縁層137の上面141に、各接続端子41,42となる製品めっき層61を形成するとともにその製品めっき層61の周囲にダミーめっき層62を形成する(図18参照)。またこの工程において、第2ビルドアップ層112の最外層となる樹脂絶縁層138の下面142に、母基板接続端子45となる製品めっき層61を形成するとともにその製品めっき層61の周囲にもダミーめっき層62を形成する(図18参照)。
【0064】
その後、第1ビルドアップ層111の表面(樹脂絶縁層137の上面141)にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層61の表面を覆うエッチングレジスト65を形成する(図19参照)。さらに、第2ビルドアップ層112の表面(樹脂絶縁層138の下面142)にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層61の表面を覆うエッチングレジスト65を形成する(図19参照)。
【0065】
エッチングレジスト65の形成後にエッチングを行うことで、各ビルドアップ層111,112の表面に露出しているダミーめっき層62を除去し、その後、エッチングレジスト65を除去する。そして、ICチップ接続端子41の表面、コンデンサ接続端子42の表面、母基板接続端子45の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施す。この結果、各接続端子41,42,45の表面にめっき層46,48が形成される。以上の工程を経ることで図16の多層配線基板100を製造する。
【0066】
従って、本実施の形態によれば、以下の効果を得ることができる。
【0067】
(1)本実施の形態でも、樹脂絶縁層137の上面141上において、ICチップ接続端子41及びコンデンサ接続端子42となる製品めっき層61に加えてその製品めっき層61の周囲にダミーめっき層62が形成される。この場合、樹脂絶縁層137の上面141におけるめっき層61,62の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層61の厚さバラツキが解消される。この結果、多層配線基板100において複数のICチップ接続端子41及び複数のコンデンサ接続端子42を均一の厚さで形成することができる。従って、多層配線基板100を用いれば、ICチップ及びチップコンデンサのチップ部品と各接続端子41,42との接続信頼性を向上させることができる。
【0068】
(2)本実施の形態では、樹脂絶縁層138の下面142上において、母基板接続端子45となる製品めっき層61の周囲にダミーめっき層62が形成されている。このようにすると、めっき電流の集中が回避され、各接続端子45の製品めっき層61の厚さバラツキを抑えることができる。この結果、多層配線基板100において、複数の母基板接続端子45を均一の厚さで形成することができ、母基板接続端子45との接続信頼性を向上させることができる。
【0069】
なお、本発明の実施の形態は以下のように変更してもよい。
【0070】
・上記各実施の形態では、ダミーめっき層62をエッチング除去していたが、このダミーめっき層62を残した状態で多層配線基板10,100を完成させてもよい。この場合、ダミーめっき層62は、内層側の導体層28,122と電気的に接続されていないので、ダミーめっき層62が存在していても多層配線基板10,100の電気性能は悪化しない。また、多層配線基板10,100では、比較的広面積のダミーめっき層62を備えた構成となるので、放熱性を高めることができる。さらに、第1の実施の形態の多層配線基板10のようにコアを有さない多層配線基板10では、基板強度が弱くなるが、ダミーめっき層62を設けることでその基板強度を高めることができる。この結果、多層配線基板10の反りを抑えることができる。
【0071】
・上記各実施の形態において、多層配線基板10,100の上面31,141には、ICチップ接続端子41及びコンデンサ接続端子42がチップ部品接続端子として設けられていたが、コンデンサ接続端子42を省略し、ICチップ接続端子41のみが形成されていてもよい。また、多層配線基板10,100の上面31,141には、ICチップ接続端子41やコンデンサ接続端子42以外に、チップインダクタなどのチップ部品を搭載するための他のチップ部品接続端子を設けてもよい。
【0072】
・上記各実施の形態では、多層配線基板10,100の上面31,141において、ICチップ接続端子41となる製品めっき層61に加えて、コンデンサ接続端子42となる製品めっき層61の周囲にもダミーめっき層62が形成されていたが、これに限定されるものではない。例えば、コンデンサ接続端子42は厚さバラツキがあってもチップコンデンサの接続が可能であり、接続端子の厚さバラツキはコンデンサ接続端子42よりもICチップ接続端子41の方が問題となる。従って、めっき層形成工程において、ICチップ接続端子41となる製品めっき層61の周囲のみにダミーめっき層62を形成し、コンデンサ接続端子42となる製品めっき層61の周囲にはダミーめっき層62を形成しないようにする。このようにしても、ICチップ接続端子41の厚さバラツキを抑えることができ、ICチップとの接続信頼性を十分に確保することができる。
【0073】
・上記各実施の形態において、めっき層形成工程で形成されるダミーめっき層62は、メッシュを有さないベタパターンであったが、これに限定されるものではない。例えば、メッシュを有するプレーン状のダミーめっき層62を形成し7てもよい。このように、メッシュを有するプレーン状のダミーめっき層62を形成することで、めっき層の面積割合をより正確に調整することができる。
【0074】
・上記各実施の形態では、内層側の導体層28,122とほぼ同じ厚さ(10μm程度の厚さ)の各接続端子41,42を形成するものであったが、これに限定されるものではない。例えば、内層側の導体層28,122よりも厚く、例えば、30μm以上の厚さを有するポスト状の接続端子(ポスト電極)を形成するようにしてもよい。このように比較的厚い接続端子を形成する場合であっても、ダミーめっき層62を形成することにより、各接続端子を均一な厚さで形成することができる。
【0075】
・上記各実施の形態では、銅めっきにて製品めっき層61及びダミーめっき層62を形成したが、スズめっきやニッケルめっきなどの他のめっきにて製品めっき層61及びダミーめっき層62を形成してもよい。但し、製品めっき層61及びダミーめっき層62を銅めっきにて形成する場合、ICチップ接続端子41やコンデンサ接続端子42の電気抵抗を低く抑えることができ、実用上好ましいものとなる。
【0076】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【0077】
(1)手段1において、前記基板主面上には、前記チップ部品接続端子として、ICチップを接続可能な複数のICチップ接続端子とチップコンデンサを接続可能な複数のコンデンサ接続端子とが設けられることを特徴とする多層配線基板の製造方法。
【0078】
(2)手段1において、前記ダミーめっき層は、プレーン状パターンであることを特徴とする多層配線基板の製造方法。
【0079】
(3)手段1において、前記ダミーめっき層は、メッシュを有するプレーン状パターンであることを特徴とする多層配線基板の製造方法。
【0080】
(4)手段1において、前記ダミーめっき層は、隣接する前記製品めっき層の形状及びサイズに対応したパターンを有することを特徴とする多層配線基板の製造方法。
【0081】
(5)手段1において、前記めっき層形成工程では、内層側の前記導体層と前記チップ部品接続端子とに繋がるフィルドビアを前記めっき層と同時に形成することを特徴とする多層配線基板の製造方法。
【0082】
(6)手段1において、前記めっき層形成工程では、前記ダミーめっき層が前記製品めっき層の10倍以上の面積割合となるよう前記ダミーめっき層を形成することを特徴とする多層配線基板の製造方法。
【0083】
(7)手段1において、前記製品めっき層及び前記ダミーめっき層は銅めっきにて形成されることを特徴とする多層配線基板の製造方法。
【0084】
(8)手段1において、前記樹脂絶縁層は、熱硬化性樹脂を主体とするビルドアップ材を用いて形成されることを特徴とする多層配線基板の製造方法。
【符号の説明】
【0085】
10,100…多層配線基板
20〜27,133〜138…樹脂絶縁層
28,122…導体層
31,141…基板主面としての上面
32,142…基板裏面としての下面
41…チップ部品接続端子としてのICチップ接続端子
42…チップ部品接続端子としてのコンデンサ接続端子
52…支持基材
55…金属箔としての銅箔
61…製品めっき層
62…ダミーめっき層
65…エッチングレジスト
【技術分野】
【0001】
本発明は、チップ部品を接続可能な複数のチップ部品接続端子が基板主面上に配設された多層配線基板の製造方法に関するものである。
【背景技術】
【0002】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路チップ(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなる半導体パッケージを作製し、その半導体パッケージをマザーボード上に搭載するという手法が採用される。
【0003】
このパッケージを構成するICチップ搭載用配線基板としては、複数の樹脂絶縁層及び複数の導体層を積層して構成された多層配線基板が用いられる。そして、その多層配線基板の基板主面上にICチップを接続するための複数のICチップ接続端子が設けられるとともに、基板裏面上にマザーボード(母基板)に接続するための複数の母基板接続端子が設けられている。この種の多層配線基板において、導体層の配線パターンやICチップ接続端子は、ファインピッチ化を図るために銅めっきにて形成されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2005−272874号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、多層配線基板において、内層側に形成される銅めっき層の面積割合(導体層の面積割合)は通常60%〜80%程度であるのに対し、基板主面上の銅めっき層の面積割合(各ICチップ接続端子の面積割合)は10%未満となる場合がある。また一般に、ICチップ接続端子は基板主面の中央に偏って配置される。この場合、ICチップ接続端子の銅めっき層を形成する際に、めっき電流の集中が発生し、銅めっき層の厚さにバラツキが生じる。その結果、多層配線基板の各ICチップ接続端子とICチップとの接続信頼性が低下してしまう。なお、多層配線基板の基板主面には、ICチップ以外にチップコンデンサなどのチップ部品を接続するための接続端子が設けられるものもあるが、それら接続端子も同様に厚さバラツキが生じてしまう。
【0006】
特許文献1では、導体バンプの形状や高さバラツキを抑制するために、めっきの電流密度を初期の電流密度よりも漸増させる手法が開示されている。この方法を採用しても、基板主面の中央にICチップ接続端子が偏って配置される場合には、めっき電流の集中を回避することができないため、銅めっき層の厚さにバラツキが生じてしまう。
【0007】
本発明は上記の課題に鑑みてなされたものであり、その目的は、チップ部品接続端子の厚さバラツキを抑え、チップ部品との接続信頼性を高めることができる多層配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【0008】
上記課題を解決するための手段(手段1)としては、基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品を接続可能な複数のチップ部品接続端子が前記基板主面上に配設された多層配線基板の製造方法であって、前記基板主面側にて露出する最外層の樹脂絶縁層の表面上に、前記複数のチップ部品接続端子となる製品めっき層を形成し、かつ前記製品めっき層の周囲にダミーめっき層を形成するめっき層形成工程を含むことを特徴とする多層配線基板の製造方法がある。
【0009】
手段1に記載の発明によると、めっき層形成工程を行うことにより、多層配線基板の基板主面上において、チップ部品接続端子となる製品めっき層に加えてその製品めっき層の周囲にもダミーめっき層が形成される。この場合、基板主面におけるめっき層の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層の厚さバラツキが解消される。この結果、多層配線基板の基板主面上において各チップ部品接続端子を均一の厚さで形成することができ、各チップ部品接続端子とチップ部品との接続信頼性を向上させることができる。
【0010】
多層配線基板の製造方法において、基板主面側にて、製品めっき層を覆うようにエッチングレジストを形成するレジスト形成工程と、基板主面側にて、露出しているダミーめっき層をエッチングにより除去するめっき層除去工程とをさらに含むことが好ましい。この場合、多層配線基板の基板主面には、チップ部品接続端子となる製品めっき層のみが残る。このため、はんだ濡れ性を向上させるためのめっきを製品めっき層の表面のみに確実に形成することができる。また、チップ部品が誤ってダミーめっき層に接続されるといった問題が回避される。
【0011】
めっき層形成工程では、基板主面の表面積に対するめっき層の面積割合が60%以上95%以下となるようダミーめっき層を形成することが好ましい。このようにすると、めっき電流の集中を確実に回避することができ、製品めっき層を均一な厚さで形成することができる。
【0012】
また、コア基板を有さない多層配線基板を製造する場合、支持基材上に金属箔を介して複数の樹脂絶縁層及び複数の導体層を積層する積層工程と、金属箔の界面にて支持基材を分離して基板裏面側に金属箔を露出させる基材分離工程とを含む。そして、基材分離工程の後にめっき層除去工程を行うと、基板主面側のダミーめっき層をエッチングで除去するのと同時に、基板裏面側の金属箔をエッチングにより除去することができる。このため、従来の製造方法と比較して同じ工数で多層配線基板を製造することができ、製造コストを低く抑えることができる。
【0013】
多層配線基板の基板主面上には、チップ部品接続端子として、ICチップを接続可能な複数のICチップ接続端子とチップコンデンサを接続可能な複数のコンデンサ接続端子とが設けられていてもよい。この場合、複数のICチップ接続端子及び複数のコンデンサ接続端子の製品めっき層を均一の厚さで形成することができ、ICチップやチップコンデンサとの接続信頼性を向上させることができる。
【0014】
ダミーめっき層のパターン形状は、特に限定されるものではなく、製品めっき層の形状や面積割合等に応じて適宜変更することができる。具体的には、ダミーめっき層は、面積が広いプレーン状パターン(ベタパターン)であってもよいし、メッシュを有するプレーン状パターンであってもよい。さらに、ダミーめっき層は、隣接する製品めっき層の形状及びサイズに対応したパターンを有していてもよい。
【0015】
めっき層形成工程では、内層側の導体層とチップ部品接続端子とを接続するためのフィルドビアを製品めっき層及びダミーめっき層と同時に形成することが好ましい。
【0016】
また、ダミーめっき層が製品めっき層の10倍以上の面積割合となるようダミーめっき層を形成することが好ましい。このようにすると、製品めっき層の面積割合が小さい場合でも、面積が大きなダミーめっき層を設けることによってめっき時における電流集中を確実に回避することができる。
【0017】
製品めっき層及びダミーめっき層は銅めっきにて形成されることが好ましい。このように、製品めっき層を銅めっきにて形成すると、チップ部品接続端子の電気抵抗を低く抑えることができる。
【0018】
多層配線基板を構成する樹脂絶縁層は、熱硬化性樹脂を主体とするビルドアップ材を用いて形成されることが好ましい。樹脂絶縁層の形成材料の具体例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
【0019】
多層配線基板を構成する導体層は、主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的に言うと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやCVD等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【0020】
なお、チップ部品としては、ICチップやチップコンデンサ以外に、チップ抵抗やチップインダクタなどの電子部品を挙げることができる。また、ICチップとしては、コンピュータのマイクロプロセッサとして使用されるICチップ、DRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory )などのICチップを挙げることができる。
また、めっき層形成工程では、ダミーめっき層の外縁により画定されるダミーめっき層形成領域に占めるダミーめっき層の面積割合は任意に設定可能であるが、例えば30%以上100%以下に設定してもよい。この場合、製品めっき層とダミーめっき層との距離が0.1mm以上10mm以下となるようダミーめっき層を形成することが好ましい。このようにすることで、めっき時における電流集中をより確実に回避することができる。なお、ダミーめっき層の面積割合が比較的大きい場合には、上記距離を大きめに設定することがよい。逆に、ダミーめっき層の面積割合が比較的小さい場合には、上記距離を小さめに設定することがよい。
ここで、複数のチップ部品接続端子が、チップ部品としてのICチップを接続可能な複数のICチップ接続端子である場合を想定する。また、複数のICチップ接続端子をアレイ状に配置してなる矩形状のチップ搭載領域の縦寸法がX(cm)かつ横寸法がY(cm)であり、複数のICチップ接続端子における製品めっき層の厚さの設計値がZ(μm)である場合を想定する。このとき、当該製品めっき層の厚さの実測値の標準偏差σ(μm)は、下記の式で示すものとなる。なお、設計値Z(μm)は、複数のICチップ接続端子における製品めっき層の厚さの平均値(μm)で表すこともできる。
【数1】
【図面の簡単な説明】
【0021】
【図1】第1の実施形態における多層配線基板の概略構成を示す断面図。
【図2】第1の実施形態における多層配線基板の概略構成を示す平面図。
【図3】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図4】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図5】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図6】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図7】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図8】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図9】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図10】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図11】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図12】第1の実施形態における多層配線基板の製造方法を示す説明図。
【図13】第1の実施形態の製造方法における製品めっき層の厚さバラツキの測定結果を示すグラフ。
【図14】従来技術の製造方法における製品めっき層の厚さバラツキの測定結果を示すグラフ。
【図15】第1の実施形態の製造方法及び従来技術の製造方法のそれぞれにおいて、ICチップ搭載領域のサイズと製品めっき層の厚さバラツキとの関係を示すグラフ。
【図16】第2の実施形態における多層配線基板の概略構成を示す断面図。
【図17】第2の実施形態における多層配線基板の製造方法を示す説明図。
【図18】第2の実施形態における多層配線基板の製造方法を示す説明図。
【図19】第2の実施形態における多層配線基板の製造方法を示す説明図。
【発明を実施するための形態】
【0022】
[第1の実施の形態]
以下、本発明を多層配線基板に具体化した第1の実施の形態を図面に基づき詳細に説明する。図1は、本実施の形態の多層配線基板の概略構成を示す拡大断面図であり、図2は、上面側から見た多層配線基板の平面図である。
【0023】
図1及び図2に示されるように、本実施の形態の多層配線基板10は、コア基板を含まずに形成されたコアレス配線基板である。多層配線基板10は、同じ樹脂絶縁材料を主体とした複数の樹脂絶縁層20,21,22,23,24,25,26,27と銅からなる複数の導体層28とを交互に積層して多層化した配線積層部30を有している。各樹脂絶縁層20〜27は、例えば、熱硬化性エポキシ樹脂を主体としたビルドアップ材を用いて形成されている。
【0024】
本実施の形態の多層配線基板10において、配線積層部30の上面31側(基板主面側)には、接続対象がICチップ(チップ部品)である複数のICチップ接続端子41(チップ部品接続端子)と、接続対象がチップコンデンサ(チップ部品)である複数のコンデンサ接続端子42(チップ部品接続端子)とが配置されている。配線積層部30の上面31側において、複数のICチップ接続端子41は、基板中央部に設けられたチップ搭載領域43にてアレイ状に配置されている。また、コンデンサ接続端子42は、ICチップ接続端子41よりも面積の大きい接続端子であり、チップ搭載領域43よりも外周側に配置されている。なお、図2に示されるように、本実施形態のチップ搭載領域43は、縦寸法がX(cm)かつ横寸法がY(cm)である矩形状のチップ搭載領域43となっている。
【0025】
複数のICチップ接続端子41及び複数のコンデンサ接続端子42は最外層の樹脂絶縁層27上にて凸設されている。これらICチップ接続端子41及びコンデンサ接続端子42は、銅層を主体として構成されており、銅層の上面及び側面を銅以外のめっき層46(具体的には、ニッケル−金めっき層)で覆った構造を有している。
【0026】
一方、配線積層部30の下面32側(基板裏面側)には、接続対象がマザーボード(母基板)である複数の母基板接続端子45がアレイ状に配置されている。これら母基板接続端子45は、上面31側のICチップ接続端子41及びコンデンサ接続端子42よりも面積の大きな接続端子である。
【0027】
配線積層部30の下面32側において最外層の樹脂絶縁層20には複数の開口部37が形成されており、それら複数の開口部37に対応して母基板接続端子45が配置されている。具体的には、母基板接続端子45は、端子外面の高さが樹脂絶縁層20の表面よりも低くなるような状態で開口部37内に配置されており、端子外面の外周部が最外層の樹脂絶縁層20により被覆されている。母基板接続端子45は、銅層を主体として構成されており、開口部37内にて露出する銅層の下面のみを銅以外のめっき層48(具体的には、ニッケル−金めっき層)で覆った構造を有している。
【0028】
樹脂絶縁層21〜27には、それぞれビア穴33及びフィルドビア導体34が設けられている。各ビア導体34は、いずれも同一方向に(図1では下面側から上面側に向かうに従って)拡径した形状を有し、各導体層28、ICチップ接続端子41、コンデンサ接続端子42、及び母基板接続端子45を相互に電気的に接続している。
【0029】
上記構成の多層配線基板10は例えば以下の手順で作製される。
【0030】
先ず、十分な強度を有する支持基板50(ガラスエポキシ基板など)を準備し、その支持基板50上に、樹脂絶縁層20〜27及び導体層28をビルドアップして配線積層部30を形成する。
【0031】
詳述すると、図3に示されるように、支持基板50上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を貼り付けて下地樹脂絶縁層51を形成することにより、支持基板50及び下地樹脂絶縁層51からなる基材52を得る。そして、基材52の下地樹脂絶縁層51の上面に、積層金属シート体54を配置する。ここで、下地樹脂絶縁層51上に積層金属シート体54を配置することにより、以降の製造工程で積層金属シート体54が下地樹脂絶縁層51から剥がれない程度の密着性が確保される。積層金属シート体54は、2枚の銅箔55,56を剥離可能な状態で密着させてなる。具体的には、金属めっき(例えば、クロムめっき、ニッケルめっき、チタンめっき、またはこれらの複合めっき)を介して銅箔55、銅箔56が配置された積層金属シート体54が形成されている。
【0032】
次に、基材52上において、積層金属シート体54を包むようにシート状の樹脂絶縁層20を配置し、樹脂絶縁層20を貼り付ける。ここで、樹脂絶縁層20は、積層金属シート体54と密着するとともに、その積層金属シート体54の周囲領域において下地樹脂絶縁層51と密着することで、積層金属シート体54を封止する(図4参照)。そして、例えばエキシマレーザーやUVレーザーやCO2レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層20の所定の位置に銅箔55の一部を露出させる開口部37を形成する。その後、無電解銅めっきを行い、開口部37内及び樹脂絶縁層20を覆う全面めっき層を形成する。
【0033】
そして、樹脂絶縁層20の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことで、樹脂絶縁層20上にめっきレジストを形成する。その後、めっきレジストを形成した状態で選択的に電解銅めっきを行って、積層金属シート体54の銅箔55上に金属導体部58を形成するとともに樹脂絶縁層20上に導体層28を形成した後、めっきレジストを剥離する(図5参照)。さらに、めっきレジストの剥離により露出する、樹脂絶縁層20を覆う全面めっき層を除去する。
【0034】
金属導体部58及び導体層28が形成された樹脂絶縁層20の上面にシート状の樹脂絶縁層21を配置し、樹脂絶縁層21を貼り付ける。そして、例えばエキシマレーザーやUVレーザーやCO2レーザーなどを用いてレーザー加工を施すことによって樹脂絶縁層21の所定の位置(金属導体部58の上部の位置)にビア穴33を形成する。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴33内のスミアを除去するデスミア工程を行う。なお、デスミア工程としては、エッチング液を用いた処理以外に、例えばO2プラズマによるプラズマアッシングの処理を行ってもよい。
【0035】
デスミア工程の後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことで、各ビア穴33内にビア導体34を形成する。さらに、従来公知の手法(例えばセミアディティブ法)によってエッチングを行うことで、樹脂絶縁層21上に導体層28をパターン形成する(図6参照)。
【0036】
また、他の樹脂絶縁層22〜27及び導体層28についても、上述した樹脂絶縁層21及び導体層28と同様の手法によって形成し、樹脂絶縁層21上に積層していく。そして、最外層の樹脂絶縁層27に対してレーザー穴加工を施すことによりビア穴33を形成する(図7参照)。次いで、過マンガン酸カリウム溶液などのエッチング液を用いて各ビア穴33内のスミアを除去するデスミア工程を行う。さらに、無電解銅めっきを行い、樹脂絶縁層27のビア穴33内及び樹脂絶縁層27を覆う全面めっき層を形成する。
【0037】
そして、樹脂絶縁層27の上面にめっきレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことで、樹脂絶縁層27上にめっきレジストを形成する。この後、めっきレジストを形成した状態で選択的に電解銅めっきを行う(めっき層形成工程)。この結果、図8に示されるように、樹脂絶縁層27のビア穴33内にビア導体34を形成するとともにビア導体34の上部にICチップ接続端子41及びコンデンサ接続端子42の銅層となる製品めっき層61を形成する。さらに、製品めっき層61の周囲にダミーめっき層62を形成する。この後、樹脂絶縁層27の上面にて製品めっき層61及びダミーめっき層62を残しつつ全面めっき層を除去する。なお、ICチップ接続端子41としては、ビア導体34を介して内層側の導体層28と接続される接続端子以外に、内層側の導体層と接続されない接続端子が存在している。図8には、ビア導体34に接続されるICチップ接続端子41のみが図示されているが、ビア導体34に接続されていないICチップ接続端子41も樹脂絶縁層27上のチップ搭載領域43に形成されている。
【0038】
図9に示されるように、本実施の形態のダミーめっき層62は、樹脂絶縁層27の上面において、ICチップ接続端子41の形成領域(チップ搭載領域43)やコンデンサ接続端子42の形成領域を除くほぼ全面を覆うようにプレーン状パターン(ベタパターン)の導体層として形成されている。ここで、樹脂絶縁層27の表面(基板主面となる上面31)に対する製品めっき層61(ICチップ接続端子41及びコンデンサ接続端子42)の面積割合は7%程度であり、その製品めっき層61にダミーめっき層62を加えためっき層全体の面積割合は90%以上となるようにダミーめっき層62が形成されている。
上記のめっき層形成工程の後、最外層の樹脂絶縁層27の樹脂表面に対してその上方から例えば180℃の熱風を加える熱処理を行ってもよい。この熱処理を行うと、露出している樹脂絶縁層27の樹脂表面が変色する。一方、ダミーめっき層62で覆われている樹脂絶縁層27の樹脂表面は変色しない。従って、例えばダミーめっき層62に所定のパターン形状を設けておけば、樹脂表面にそのパターン形状に応じた色の濃淡の差を生じさせることができる。なお、この段階での熱処理はアニーリングを兼ねるものであるため、樹脂絶縁層27を硬化させるとともに製品めっき層61に加わる内部応力を開放することができるというメリットがある。
【0039】
上述したビルドアップ工程を行うことにより、基材52上に積層金属シート体54、樹脂絶縁層20〜27、導体層28、製品めっき層61及びダミーめっき層62を積層した配線積層体60が形成される。
【0040】
そして、配線積層体60の上面にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層61の表面を覆うようにエッチングレジスト65(図10参照)を形成する(レジスト形成工程)。
【0041】
エッチングレジスト65の形成後、配線積層体60をダイシング装置(図示略)により切断し、配線積層部30となる部分の周囲領域を除去する。この切断によって、樹脂絶縁層20にて封止されていた積層金属シート体54の外縁部が露出した状態となる。つまり、周囲領域の除去によって、下地樹脂絶縁層51と樹脂絶縁層20との密着部分が失われる。この結果、配線積層部30と基材52とは積層金属シート体54のみを介して連結した状態となる。
【0042】
ここで、図11に示されるように、積層金属シート体54における一対の銅箔55,56の界面にて剥離することで、配線積層部30から基材52を除去して配線積層部30の下面32上にある銅箔55を露出させる(基材分離工程)。
【0043】
その後、配線積層部30に対してエッチングを行うことで、配線積層部30の上面31側にて露出しているダミーめっき層62を除去する(めっき層除去工程)。またこれと同時に、配線積層部30の下面32側にて露出している銅箔55を全体的に除去するとともに、金属導体部58の下側の一部を除去する。この結果、樹脂絶縁層24に開口部37が形成されるとともに、開口部37内に残った金属導体部58が母基板接続端子45となる(図12参照)。
【0044】
さらに、配線積層部30の上面31に形成されているエッチングレジスト65を除去する。その後、ICチップ接続端子41の表面、コンデンサ接続端子42の表面、母基板接続端子45の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施す。この結果、各接続端子41,42,45の表面にめっき層46,48が形成される。以上の工程を経ることで図1の多層配線基板10を製造する。
【0045】
本発明者らは、上記のように製造した多層配線基板10において、基板主面31側に形成されたICチップ接続端子41及びコンデンサ接続端子42における各製品めっき層61の厚さバラツキを測定した。その結果を図13に示している。また、ダミーめっき層62を形成せずに、製品めっき層61を形成した従来の製造方法の場合についても各製品めっき層61の厚さバラツキを測定した。その結果を図14に示している。なおここでは、4つの測定箇所P1〜P4の厚さバラツキを測定した。
【0046】
具体的には、第1の測定箇所P1は、チップ搭載領域43の外周部においてビア導体34に接続されていないICチップ接続端子41の製品めっき層61であり、第2の測定箇所P2は、チップ搭載領域43の外周部においてビア導体34に接続されるICチップ接続端子41の製品めっき層61である。また、第3の測定箇所P3は、チップ搭載領域43の中央部におけるICチップ接続端子41の製品めっき層61であり、第4の測定箇所P4は、コンデンサ接続端子42の製品めっき層61である。なお、第1〜第3の測定箇所P1〜P3については、60個のICチップ接続端子41の製品めっき層61について厚さバラツキを測定している。また、第4の測定箇所においては、48個のコンデンサ接続端子42の製品めっき層61について厚さバラツキを測定した。
【0047】
図14に示されるように、従来の製造方法では、ダミーめっき層62が形成されていないため、各製品めっき層61の厚さバラツキが大きくなった。具体的には、第1の測定箇所P1のめっき厚の平均値は24.72μmであり、標準偏差は2.50であった。第2の測定箇所P2のめっき厚の平均値は20.99μmであり、標準偏差は5.20であった。第3の測定箇所P3のめっき厚の平均値は10.08μmであり、標準偏差は2.31であった。第4の測定箇所P4のめっき厚の平均値は36.58μmであり、標準偏差は8.92であった。
【0048】
このように、ICチップ接続端子41となる各製品めっき層61(測定箇所P1〜P3)では、接続されるビア導体34の有無や形成位置に応じて厚さバラツキが生じる。また、コンデンサ接続端子42となる製品めっき層61(測定箇所P4)については、基板主面の外周側において点在して設けられるため、電流集中が起こりやすい。このため、製品めっき層61のめっき厚が比較的厚くなり、かつ厚さバラツキも大きくなっている。
【0049】
一方、図13に示されるように、本実施の形態の製造方法では、各製品めっき層61の厚さバラツキは小さくなった。具体的には、第1の測定箇所P1のめっき厚の平均値は12.85μmであり、標準偏差は1.16であった。第2の測定箇所P2のめっき厚の平均値は12.51μmであり、標準偏差は1.53であった。第3の測定箇所P3のめっき厚の平均値は12.90μmであり、標準偏差は1.47であった。第4の測定箇所P4のめっき厚の平均値は12.51μmであり、標準偏差は1.21であった。このように、ダミーめっき層62を製品めっき層61の周囲に設けることで、各製品めっき層61の厚さバラツキを抑えることができた。
【0050】
さらに本発明者らは、ICチップ搭載領域43のサイズと製品めっき層61の厚さバラツキとの関係を調査するために以下のことを行った。ここでは、ICチップ搭載領域43のサイズを変更し(即ちX,Yの値を変更し)、第1の実施形態の製造方法にて多層配線基板10をいくつか作製した。なお、基板主面31側に形成されたICチップ接続端子41における製品めっき層61の厚さの設計値をZ(μm)とした。より具体的にいうと、Z=15μmに設定して製品めっき層61を形成した。また、ダミーめっき層形成領域に占めるダミーめっき層62の面積割合を30%〜100%の範囲内にて設定するとともに、製品めっき層61とダミーめっき層62との距離を0.1mm〜10mmの範囲内にて設定した。そして、製品めっき層61の厚さ(μm)を、ICチップ搭載領域43のコーナー部と中央部とにおいて、各々5ポイント測定した。このときの製品めっき層61の厚さの実測値の標準偏差σ(μm)を求めた。その結果を図15のグラフに示す。ちなみに、図15のグラフでは、縦軸が標準偏差σ、横軸がICチップ搭載領域43の対角線の半分の長さ(言い換えると、ICチップ搭載領域43のコーナー部と中央部との離間距離)となっている。
図15に示されるように、第1の実施形態の製造方法にて作製した多層配線基板10においては、ICチップ搭載領域43のサイズの如何にかかわらず、標準偏差σの値が下記の関係式を満たすことが明らかとなった。
【数1】
これに対して、ダミーめっき層62を形成せずに、製品めっき層61のみを形成した従来の製造方法にて多層配線基板10をいくつか作製した。そして、同様の方法により、製品めっき層61の厚さ(μm)を、ICチップ搭載領域43のコーナー部と中央部とにおいて各々5ポイント測定し、製品めっき層61の厚さの実測値の標準偏差σ(μm)を求めた。その結果も図15のグラフに示す。それによると、従来の製造方法による場合には、明らかに標準偏差σの値が大きくなり、厚さバラツキが増大することがわかった。ゆえに、これらについては上記関係式を満たさないものとなった。
従って、本実施の形態によれば、以下の効果を得ることができる。
【0051】
(1)本実施の形態では、多層配線基板10の上面31上において、ICチップ接続端子41及びコンデンサ接続端子42となる製品めっき層61に加えてその製品めっき層61の周囲にダミーめっき層62が形成される。この場合、多層配線基板10の上面31におけるめっき層61,62の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層61の厚さバラツキが解消される。この結果、多層配線基板10において複数のICチップ接続端子41及び複数のコンデンサ接続端子42を均一の厚さで形成することができる。従って、多層配線基板10を用いれば、ICチップ及びチップコンデンサと各接続端子41,42との接続信頼性を向上させることができる。
【0052】
(2)本実施の形態では、レジスト形成工程にて製品めっき層61を覆うようにエッチングレジストを形成した後、めっき層除去工程にてダミーめっき層がエッチングにより除去される。この場合、多層配線基板10の上面には、各接続端子41,42となる製品めっき層61のみが残る。このため、はんだ濡れ性を向上させるためのめっき層46を製品めっき層61の表面のみに確実に形成することができる。また、ダミーめっき層62が除去されるため、ICチップやチップコンデンサが誤ってダミーめっき層62に接続されるといった問題も回避される。
【0053】
(3)本実施の形態では、基材分離工程の後にめっき層除去工程を行うようにしている。この場合、多層配線基板10の上面31側のダミーめっき層62をエッチングにより除去するのと同時に、下面32側の銅箔55をエッチングにより除去することができる。このため、従来の製造方法と同じ工数で多層配線基板10を製造することができ、製造コストを低く抑えることができる。
【0054】
(4)本実施の形態では、樹脂絶縁層27の上面31に対するICチップ接続端子41及びコンデンサ接続端子42の製品めっき層61の面積割合は7%程度であり、製品めっき層61の面積割合が比較的小さい。このため、樹脂絶縁層27の上面31におけるめっき層の面積割合が90%以上となるように面積が大きなダミーめっき層62が形成されている。この場合、製品めっき層61の10倍以上の面積割合となるようダミーめっき層62が設けられている。このようにすると、めっき電流の集中を確実に回避することができ、各接続端子41,42の製品めっき層61を均一な厚さで形成することができる。
[第2の実施の形態]
【0055】
以下、本発明を多層配線基板に具体化した第2の実施の形態を図面に基づき詳細に説明する。図16は、本実施の形態の多層配線基板の概略構成を示す拡大断面図である。上記第1の実施の形態では、コア基板を含まずに形成されたコアレス配線基板に具体化したが、本実施の形態では、コア基板を有する多層配線基板に具体化している。
【0056】
図16に示されるように、本実施の形態の多層配線基板100は、矩形板状のコア基板101と、コア基板101のコア主面102上に形成される第1ビルドアップ層111と、コア基板101のコア裏面103上に形成される第2ビルドアップ層112とからなる。
【0057】
本実施の形態のコア基板101は、例えば補強材としてのガラスクロスにエポキシ樹脂を含浸させてなる樹脂絶縁材(ガラスエポキシ材)にて構成されている。コア基板101には、複数のスルーホール導体106がコア主面102及びコア裏面103を貫通するように形成されている。なお、スルーホール導体106の内部は、例えばエポキシ樹脂などの閉塞体107で埋められている。また、コア基板101のコア主面102及びコア裏面103には、銅からなる導体層121がパターン形成されており、各導体層121は、スルーホール導体106に電気的に接続されている。
【0058】
コア基板101のコア主面102上に形成された第1ビルドアップ層111は、熱硬化性樹脂(エポキシ樹脂)からなる3層の樹脂絶縁層133,135,137と、銅からなる導体層122とを交互に積層した構造を有している。最外層の樹脂絶縁層137の上面141(基板主面)上には、上記第1の実施の形態と同様に基板中央部に複数のICチップ接続端子41(チップ部品接続端子)がアレイ状に配置されるとともに、ICチップ接続端子41よりも外側に複数のコンデンサ接続端子42(チップ部品接続端子)が配置されている。これらICチップ接続端子41及びコンデンサ接続端子42は、銅層を主体として構成されており、銅層の上面及び側面をめっき層46で覆った構造を有している。また、樹脂絶縁層133,135,137には、それぞれビア穴33及びフィルドビア導体34が形成されている。各ビア導体34は、導体層121,122や各接続端子41,42に電気的に接続している。
【0059】
コア基板101のコア裏面103上に形成された第2ビルドアップ層112は、上述した第1ビルドアップ層111とほぼ同じ構造を有している。即ち、第2ビルドアップ層112は、3層の樹脂絶縁層134,136,138と、導体層122とを交互に積層した構造を有している。最外層の樹脂絶縁層138の下面142(基板裏面)上には、複数の母基板接続端子45が形成されている。これら母基板接続端子45は、銅層を主体として構成されており、銅層の下及び側面をめっき層48で覆った構造を有している。また、樹脂絶縁層134,136,138にもビア穴33及びビア導体34が形成されている。各ビア導体34は、導体層121,122や接続端子45に電気的に接続されている。
【0060】
次に、本実施の形態の多層配線基板100の製造方法について述べる。
【0061】
まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通する貫通孔(図示略)を所定位置にあらかじめ形成しておく。そして、銅張積層板の貫通孔の内面に対する無電解銅めっき及び電解銅めっきを行うことで、貫通孔内にスルーホール導体106を形成する。その後、スルーホール導体106の空洞部を絶縁樹脂材料(エポキシ樹脂)で穴埋めし、閉塞体107を形成する。
【0062】
さらに、無電解銅めっき及び電解銅めっきを行うことで、閉塞体107の露出部分を含む銅張積層板の表面に銅めっき層を形成した後、その銅めっき層及び銅箔を例えばサブトラクティブ法によってパターニングする。この結果、図17に示されるように、導体層121及びスルーホール導体106が形成されたコア基板101を得る。
【0063】
そして、上記第1の実施の形態と同様のビルドアップ工程を行うことで、コア基板101のコア主面102の上に第1ビルドアップ層111を形成するとともに、コア基板101のコア裏面103の上にも第2ビルドアップ層112を形成する。この際、第1ビルドアップ層111の最外層となる樹脂絶縁層137の上面141に、各接続端子41,42となる製品めっき層61を形成するとともにその製品めっき層61の周囲にダミーめっき層62を形成する(図18参照)。またこの工程において、第2ビルドアップ層112の最外層となる樹脂絶縁層138の下面142に、母基板接続端子45となる製品めっき層61を形成するとともにその製品めっき層61の周囲にもダミーめっき層62を形成する(図18参照)。
【0064】
その後、第1ビルドアップ層111の表面(樹脂絶縁層137の上面141)にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層61の表面を覆うエッチングレジスト65を形成する(図19参照)。さらに、第2ビルドアップ層112の表面(樹脂絶縁層138の下面142)にエッチングレジスト形成用のドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、製品めっき層61の表面を覆うエッチングレジスト65を形成する(図19参照)。
【0065】
エッチングレジスト65の形成後にエッチングを行うことで、各ビルドアップ層111,112の表面に露出しているダミーめっき層62を除去し、その後、エッチングレジスト65を除去する。そして、ICチップ接続端子41の表面、コンデンサ接続端子42の表面、母基板接続端子45の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施す。この結果、各接続端子41,42,45の表面にめっき層46,48が形成される。以上の工程を経ることで図16の多層配線基板100を製造する。
【0066】
従って、本実施の形態によれば、以下の効果を得ることができる。
【0067】
(1)本実施の形態でも、樹脂絶縁層137の上面141上において、ICチップ接続端子41及びコンデンサ接続端子42となる製品めっき層61に加えてその製品めっき層61の周囲にダミーめっき層62が形成される。この場合、樹脂絶縁層137の上面141におけるめっき層61,62の面積割合を増やすことができ、めっき電流の集中が回避され、製品めっき層61の厚さバラツキが解消される。この結果、多層配線基板100において複数のICチップ接続端子41及び複数のコンデンサ接続端子42を均一の厚さで形成することができる。従って、多層配線基板100を用いれば、ICチップ及びチップコンデンサのチップ部品と各接続端子41,42との接続信頼性を向上させることができる。
【0068】
(2)本実施の形態では、樹脂絶縁層138の下面142上において、母基板接続端子45となる製品めっき層61の周囲にダミーめっき層62が形成されている。このようにすると、めっき電流の集中が回避され、各接続端子45の製品めっき層61の厚さバラツキを抑えることができる。この結果、多層配線基板100において、複数の母基板接続端子45を均一の厚さで形成することができ、母基板接続端子45との接続信頼性を向上させることができる。
【0069】
なお、本発明の実施の形態は以下のように変更してもよい。
【0070】
・上記各実施の形態では、ダミーめっき層62をエッチング除去していたが、このダミーめっき層62を残した状態で多層配線基板10,100を完成させてもよい。この場合、ダミーめっき層62は、内層側の導体層28,122と電気的に接続されていないので、ダミーめっき層62が存在していても多層配線基板10,100の電気性能は悪化しない。また、多層配線基板10,100では、比較的広面積のダミーめっき層62を備えた構成となるので、放熱性を高めることができる。さらに、第1の実施の形態の多層配線基板10のようにコアを有さない多層配線基板10では、基板強度が弱くなるが、ダミーめっき層62を設けることでその基板強度を高めることができる。この結果、多層配線基板10の反りを抑えることができる。
【0071】
・上記各実施の形態において、多層配線基板10,100の上面31,141には、ICチップ接続端子41及びコンデンサ接続端子42がチップ部品接続端子として設けられていたが、コンデンサ接続端子42を省略し、ICチップ接続端子41のみが形成されていてもよい。また、多層配線基板10,100の上面31,141には、ICチップ接続端子41やコンデンサ接続端子42以外に、チップインダクタなどのチップ部品を搭載するための他のチップ部品接続端子を設けてもよい。
【0072】
・上記各実施の形態では、多層配線基板10,100の上面31,141において、ICチップ接続端子41となる製品めっき層61に加えて、コンデンサ接続端子42となる製品めっき層61の周囲にもダミーめっき層62が形成されていたが、これに限定されるものではない。例えば、コンデンサ接続端子42は厚さバラツキがあってもチップコンデンサの接続が可能であり、接続端子の厚さバラツキはコンデンサ接続端子42よりもICチップ接続端子41の方が問題となる。従って、めっき層形成工程において、ICチップ接続端子41となる製品めっき層61の周囲のみにダミーめっき層62を形成し、コンデンサ接続端子42となる製品めっき層61の周囲にはダミーめっき層62を形成しないようにする。このようにしても、ICチップ接続端子41の厚さバラツキを抑えることができ、ICチップとの接続信頼性を十分に確保することができる。
【0073】
・上記各実施の形態において、めっき層形成工程で形成されるダミーめっき層62は、メッシュを有さないベタパターンであったが、これに限定されるものではない。例えば、メッシュを有するプレーン状のダミーめっき層62を形成し7てもよい。このように、メッシュを有するプレーン状のダミーめっき層62を形成することで、めっき層の面積割合をより正確に調整することができる。
【0074】
・上記各実施の形態では、内層側の導体層28,122とほぼ同じ厚さ(10μm程度の厚さ)の各接続端子41,42を形成するものであったが、これに限定されるものではない。例えば、内層側の導体層28,122よりも厚く、例えば、30μm以上の厚さを有するポスト状の接続端子(ポスト電極)を形成するようにしてもよい。このように比較的厚い接続端子を形成する場合であっても、ダミーめっき層62を形成することにより、各接続端子を均一な厚さで形成することができる。
【0075】
・上記各実施の形態では、銅めっきにて製品めっき層61及びダミーめっき層62を形成したが、スズめっきやニッケルめっきなどの他のめっきにて製品めっき層61及びダミーめっき層62を形成してもよい。但し、製品めっき層61及びダミーめっき層62を銅めっきにて形成する場合、ICチップ接続端子41やコンデンサ接続端子42の電気抵抗を低く抑えることができ、実用上好ましいものとなる。
【0076】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【0077】
(1)手段1において、前記基板主面上には、前記チップ部品接続端子として、ICチップを接続可能な複数のICチップ接続端子とチップコンデンサを接続可能な複数のコンデンサ接続端子とが設けられることを特徴とする多層配線基板の製造方法。
【0078】
(2)手段1において、前記ダミーめっき層は、プレーン状パターンであることを特徴とする多層配線基板の製造方法。
【0079】
(3)手段1において、前記ダミーめっき層は、メッシュを有するプレーン状パターンであることを特徴とする多層配線基板の製造方法。
【0080】
(4)手段1において、前記ダミーめっき層は、隣接する前記製品めっき層の形状及びサイズに対応したパターンを有することを特徴とする多層配線基板の製造方法。
【0081】
(5)手段1において、前記めっき層形成工程では、内層側の前記導体層と前記チップ部品接続端子とに繋がるフィルドビアを前記めっき層と同時に形成することを特徴とする多層配線基板の製造方法。
【0082】
(6)手段1において、前記めっき層形成工程では、前記ダミーめっき層が前記製品めっき層の10倍以上の面積割合となるよう前記ダミーめっき層を形成することを特徴とする多層配線基板の製造方法。
【0083】
(7)手段1において、前記製品めっき層及び前記ダミーめっき層は銅めっきにて形成されることを特徴とする多層配線基板の製造方法。
【0084】
(8)手段1において、前記樹脂絶縁層は、熱硬化性樹脂を主体とするビルドアップ材を用いて形成されることを特徴とする多層配線基板の製造方法。
【符号の説明】
【0085】
10,100…多層配線基板
20〜27,133〜138…樹脂絶縁層
28,122…導体層
31,141…基板主面としての上面
32,142…基板裏面としての下面
41…チップ部品接続端子としてのICチップ接続端子
42…チップ部品接続端子としてのコンデンサ接続端子
52…支持基材
55…金属箔としての銅箔
61…製品めっき層
62…ダミーめっき層
65…エッチングレジスト
【特許請求の範囲】
【請求項1】
基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品を接続可能な複数のチップ部品接続端子が前記基板主面上に配設された多層配線基板の製造方法であって、
前記基板主面側にて露出する最外層の樹脂絶縁層の表面上に、前記複数のチップ部品接続端子となる製品めっき層を形成し、かつ前記製品めっき層の周囲にダミーめっき層を形成するめっき層形成工程を含むことを特徴とする多層配線基板の製造方法。
【請求項2】
前記基板主面側にて、前記製品めっき層を覆うようにエッチングレジストを形成するレジスト形成工程と、
前記基板主面側にて露出している前記ダミーめっき層をエッチングにより除去するめっき層除去工程と
をさらに含むことを特徴とする請求項1に記載の多層配線基板の製造方法。
【請求項3】
前記めっき層形成工程では、前記基板主面の表面積に対するめっき層の面積割合が60%以上95%以下となるよう前記ダミーめっき層を形成することを特徴とする請求項1または2に記載の多層配線基板の製造方法。
【請求項4】
支持基材上に金属箔を介して前記複数の樹脂絶縁層及び複数の導体層を積層する積層工程と、
前記金属箔と前記支持基材とを分離して前記基板裏面側に前記金属箔を露出させる基材分離工程と
を含み、
前記基材分離工程の後に前記めっき層除去工程を行い、前記基板主面側のダミーめっき層をエッチングで除去するのと同時に、前記基板裏面側の前記金属箔をエッチングにより除去することを特徴とする請求項2または3に記載の多層配線基板の製造方法。
【請求項5】
前記めっき層形成工程では、前記ダミーめっき層の外縁により画定されるダミーめっき層形成領域に占める前記ダミーめっき層の面積割合を30%以上100%以下とした場合、前記製品めっき層と前記ダミーめっき層との距離が0.1mm以上10mm以下となるよう前記ダミーめっき層を形成することを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板の製造方法。
【請求項6】
前記複数のチップ部品接続端子が、前記チップ部品としてのICチップを接続可能な複数のICチップ接続端子であって、前記複数のICチップ接続端子をアレイ状に配置してなる矩形状のチップ搭載領域の縦寸法がX(cm)かつ横寸法がY(cm)であり、前記複数のICチップ接続端子における前記製品めっき層の厚さの設計値がZ(μm)である場合、当該製品めっき層の厚さの実測値の標準偏差σ(μm)が下記の式で示すものとなることを特徴とする請求項5に記載の多層配線基板の製造方法。
【数1】
【請求項1】
基板主面及び基板裏面を有し、複数の樹脂絶縁層及び複数の導体層を積層してなる構造を有し、チップ部品を接続可能な複数のチップ部品接続端子が前記基板主面上に配設された多層配線基板の製造方法であって、
前記基板主面側にて露出する最外層の樹脂絶縁層の表面上に、前記複数のチップ部品接続端子となる製品めっき層を形成し、かつ前記製品めっき層の周囲にダミーめっき層を形成するめっき層形成工程を含むことを特徴とする多層配線基板の製造方法。
【請求項2】
前記基板主面側にて、前記製品めっき層を覆うようにエッチングレジストを形成するレジスト形成工程と、
前記基板主面側にて露出している前記ダミーめっき層をエッチングにより除去するめっき層除去工程と
をさらに含むことを特徴とする請求項1に記載の多層配線基板の製造方法。
【請求項3】
前記めっき層形成工程では、前記基板主面の表面積に対するめっき層の面積割合が60%以上95%以下となるよう前記ダミーめっき層を形成することを特徴とする請求項1または2に記載の多層配線基板の製造方法。
【請求項4】
支持基材上に金属箔を介して前記複数の樹脂絶縁層及び複数の導体層を積層する積層工程と、
前記金属箔と前記支持基材とを分離して前記基板裏面側に前記金属箔を露出させる基材分離工程と
を含み、
前記基材分離工程の後に前記めっき層除去工程を行い、前記基板主面側のダミーめっき層をエッチングで除去するのと同時に、前記基板裏面側の前記金属箔をエッチングにより除去することを特徴とする請求項2または3に記載の多層配線基板の製造方法。
【請求項5】
前記めっき層形成工程では、前記ダミーめっき層の外縁により画定されるダミーめっき層形成領域に占める前記ダミーめっき層の面積割合を30%以上100%以下とした場合、前記製品めっき層と前記ダミーめっき層との距離が0.1mm以上10mm以下となるよう前記ダミーめっき層を形成することを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板の製造方法。
【請求項6】
前記複数のチップ部品接続端子が、前記チップ部品としてのICチップを接続可能な複数のICチップ接続端子であって、前記複数のICチップ接続端子をアレイ状に配置してなる矩形状のチップ搭載領域の縦寸法がX(cm)かつ横寸法がY(cm)であり、前記複数のICチップ接続端子における前記製品めっき層の厚さの設計値がZ(μm)である場合、当該製品めっき層の厚さの実測値の標準偏差σ(μm)が下記の式で示すものとなることを特徴とする請求項5に記載の多層配線基板の製造方法。
【数1】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2013−16780(P2013−16780A)
【公開日】平成25年1月24日(2013.1.24)
【国際特許分類】
【出願番号】特願2012−92657(P2012−92657)
【出願日】平成24年4月16日(2012.4.16)
【出願人】(000004547)日本特殊陶業株式会社 (2,912)
【Fターム(参考)】
【公開日】平成25年1月24日(2013.1.24)
【国際特許分類】
【出願日】平成24年4月16日(2012.4.16)
【出願人】(000004547)日本特殊陶業株式会社 (2,912)
【Fターム(参考)】
[ Back to top ]