多重反射補償回路
【課題】一つのドライバから、複数の負荷までの途中まで１本の線で配線し、途中から分岐して複数の負荷に分配する、いわゆるトーナメント方式と呼ばれる信号の伝送方法は、複数の異なる特性インピーダンスの線路を縦続接続した等価回路に置き換えられ、多重反射による極めて複雑な波形乱れを生じるが、多重反射の原因を解明し、回避する方法を見つけることができれば、簡単かつ高品質の波形を得ることができる。
【解決手段】複数の異なる特性インピーダンスの線路を縦続接続した際の伝達関数は、複雑で、その逆関数は数学的には求まっても、実際の回路に適用することは一見困難にみえる。ところが、この逆関数は、元の信号ν１０（ｔ）に対して、例えば、［数８］のような簡単な時間遅れと重みを加えた加減算のみで表される簡単な式であり、平坦な周波数特性、さらには、乱れのない波形伝送を行えることが分かった。
【解決手段】複数の異なる特性インピーダンスの線路を縦続接続した際の伝達関数は、複雑で、その逆関数は数学的には求まっても、実際の回路に適用することは一見困難にみえる。ところが、この逆関数は、元の信号ν１０（ｔ）に対して、例えば、［数８］のような簡単な時間遅れと重みを加えた加減算のみで表される簡単な式であり、平坦な周波数特性、さらには、乱れのない波形伝送を行えることが分かった。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速信号を、縦続接続された特性の異なる、複数の線路を経由して負荷に伝送する際に発生する多重反射を抑制あるいは補償し、負荷端に乱れのない波形を供給する方法に関する。
【背景技術】
【０００２】
高速信号、特にクロック信号のように信号品質を重視する信号を複数個所に分配する際には、インピーダンスの非整合による反射による波形乱れや、信号間のタイミングのずれ、すなわち、スキューを考慮し、それらを抑制する必要がある。これらの信号の分配方法は、おおむね以下の３つの方法が用いられることが多い。
【０００３】
第１は、図１に示すように、負荷と同じ個数（以下ｎ個）の駆動回路（ドライバ）から負荷に対して１対１に伝送する方式である。この場合には、各ドライバの出力インピーダンスを線路の特性インピーダンスに対して適切に選択するなどの方法をとれば反射による波形乱れは回避できるが、複数のドライバ間の信号のタイミングのずれ、すなわち、スキューが生じる。また、複数のドライバを用いることによる部品点数の増加と配線領域を占有する短所が存在する。
【０００４】
第２は、図２に示すように、一つのドライバから、複数の負荷までの途中まで１本の線で配線し、途中から分岐して複数の負荷に分配する、いわゆるトーナメント方式である。この回路は、１４１、１４２、．．．、１４ｎのすべての線路の遅延時間が等しいときに、図３の二つの線路が縦続接続された等価回路となる。図２におけるドライバ側の線路１２およびレシーバに接続する線路の１４１、１４２、．．．、１４ｎの特性インピーダンスを、いずれもＺ０とすると、１４１、１４２、．．．、１４ｎを並列接続した図３の負荷側の線路１４の特性インピーダンスは等価的にその１／ｎのＺ０／ｎとなる。このため、図３において、線路１２と線路１４との接続点１３において、特性インピーダンスの非整合による反射が生じ、その結果波形が乱れる。なお、１４１、１４２、．．．、１４ｎの線路の遅延時間が互いに等しくないときには、さらに、新たな複雑な反射が生じ、波形乱れが発生するため、通常は、あえてこのように異なる遅延時間を選択することはしない。
【０００５】
第３は、図４に示すように、配線をいもづる式に負荷を順につないで信号を順次伝達する、フライバイ（Ｆｌｙ−ｂｙ）方式である。この場合には、インピーダンス整合を的確に行えば、各負荷点における波形乱れを回避できるが、負荷に到達する信号には配線長による遅延による時間差が存在するため、それを何らかの方法で補正する必要がある。
【０００６】
以上の従来技術では、それぞれ解決すべき課題があり、実装密度と性能あるいは費用とを見比べて妥協点を見いだす必要があった。例えば、本技術の代表的な適用分野である、メモリモジュールへのクロック供給方式は、ＤＤＲ２までは、第２のトーナメント方式をとっていたが、その次の世代のＤＤＲ３では、高速化に伴う波形乱れに対処できなくなり、複雑な遅延量の調整が必要になるものの、波形品質を優先して、第３のフライバイ方式が採用されるようになった。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来技術に記載した、第２のトーナメント方法は、波形乱れが生じるものの、回路が簡単で配線領域も少ない経済的な分配方法で、これまでメモリ素子にクロックを供給するような場合に多用されてきた。この方法は、多重反射による極めて複雑な波形乱れを生じるが、多重反射の原因を解明することによって、それを回避する方法を見つけることが最大の課題であり、この課題解決により簡単かつ高品質の波形を得ることができる。また、この方式は、図３に示すように、特性インピーダンスが異なる線路の縦続接続に等価的に置き換えられる。したがって、この配線方法の課題解決は、トーナメント方式によるクロックの分配に限らず、一般的な縦続接続線路の解決にもなる。
【課題を解決するための手段】
【０００８】
信号源から負荷までの信号伝達は、いわゆる伝達関数によってその応答が決まる。伝達関数は周波数関数として表されることが多い。伝達関数の周波数特性が平坦な場合には時間関数の乱れがなくなり、逆に周波数関数が平坦ではない場合には時間関数も乱れる。図５は、ある伝送系の周波数特性を、図６は図５の周波数特性に対応した時間応答をそれぞれ示す。両図とも、線路の特性インピーダンスＺ０＝５０Ωに対して、ドライバの出力抵抗Ｒ１を、１１Ω、３３Ω、５０Ωと変えた場合の応答であり、Ｒ１がＺ０に近いほど周波数応答、時間応答ともに乱れが少なくなることが分かる。周波数応答と時間応答とはフーリエ変換によって相互に変換が可能である。
【０００９】
平坦ではない周波数応答の元の伝達関数に、その逆数を乗じることによって周波数特性を平坦にすることは、古くは放送やテープ録音の際の高域周波数のノイズを抑制するためのプリエンファシスに対するディエンファシス方式や、高速伝送の際の線路の周波数特性を補正するためのイコライザ回路などですでに応用されている。
【００１０】
本発明の課題のように複数の異なる特性インピーダンスの線路を縦続接続した際の伝達関数は、複雑で、その逆関数は数学的には求まっても、実際の回路に適用することは一見困難にみえる。ところが、この逆関数は、時間遅れと重みを加えた加減算のみで表される簡単な式であり、平坦な周波数特性、さらには、乱れのない波形伝送を行えることが分かった。
【００１１】
図７は、従来技術で述べた第２の方法の、負荷の数が２の最も簡単な例であり、図８はその等価回路である。図７において、ドライバ側の線路３０の特性インピーダンスをＺ１、伝搬遅延時間をτ１とし、負荷側の線路５１および５２の特性インピーダンスをいずれもＺ２０、伝搬遅延時間をいずれもτ２とすると、図８の等価回路では負荷側の線路の特性インピーダンスは、図７の負荷側の線路の特性インピーダンスの半分、すなわち、Ｚ２＝Ｚ２０／２になり、この接続点における特性インピーダンスの違いによる反射で波形乱れが生じる。
【００１２】
上記の技術課題を解決するために、図８の特性インピーダンスの異なる２本の線路を縦続接続した回路において、まず伝達関数を求める。簡単のために、ドライバの出力抵抗Ｒ１を線路の特性インピーダンスの１／３、すなわち、Ｒ１＝Ｚ０／３に選び、負荷側は開放、それぞれの配線の伝搬遅延時間を等しくτとする。伝達関数Ｆ（ω）を周波数ｆに対する角周波数ω＝２πｆの関数として表すと、Ｆ（ω）は、
【数１】
となる。この伝達関数は、
【数２】
と級数展開される。信号源をＶ１０（ω）、受信端（レシーバ入力）の波形をＶ１５（ω）とすると、
【数３】
である。［数２］において、ｅ−ｊωｎτは、ｎτの時間遅れを表すので、これを時間軸で考える。Ｖ１０（ω）およびＶ１５（ω）の時間応答を、それぞれ、ν１０（ｔ）、ν１５（ｔ）とすると、
【数４】
となって、受信端の波形は、２τ遅延した元の信号と、２τの時間ごとに、符号を含めた各係数を乗じた振幅が加算されて、減衰しながら振動する反射波形を形成する。
【００１３】
伝達関数は、主に反射波形を求めるために使われるため、［数２］の級数と、その時間応答の［数４］を得ることが目的であった。発明者は［数１］の分母が簡単な形をしていることに着目した。［数１］の分子のｅ−ｊω２τは、ドライバから負荷までの伝搬時間２τの遅延を意味するので、［数１］にその分母、すなわち、
【数５】
を乗じると、
【数６】
となり、その時間応答は、
【数７】
となって、受信端の信号は、元の信号の単純な時間遅れのみとなる。すなわち、Ｆ（ω）×Ｇ（ω）であらわされる伝達関数は単純な遅延ｅ−ｊω２τのみとなる。ここで、伝達関数Ｆ（ω）の、時間遅れ分を差し引いた関数の逆数Ｇ（ω）を反射補償信号と名付ける。
【００１４】
ここで、Ｖ２２（ω）＝Ｇ（ω）×Ｖ１０（ω）を考えると、Ｖ２２（ω）は、元の信号Ｖ１０（ω）に反射補償信号Ｇ（ω）を乗じたものであり、［数５］のＧ（ω）を用いると、その時間応答ν２２（ｔ）は、
【数８】
となり、元の信号と２τおよび４τの時間遅れ、および、１／２の係数を含む加減算のみで表される単純な波形となる。
【００１５】
請求項１の発明は、ドライバと、少なくとも２本の特性インピーダンスの異なる線路を縦続接続した線路と、レシーバとを含む回路において、ドライバから送出する予定の信号に、ドライバを含む線路の伝達関数の、時間遅れ分を差し引いた関数の逆数、すなわち、反射補償信号を乗じることによって、負荷端では元の信号の単なる時間遅れのみ、すなわち、伝送によって生じる波形歪みをなくした信号が得られることを原理とする。
【００１６】
Ｒ１＝Ｚ０／３としたり、すべての配線長を等しくしたり、負荷の数を２としたり、あるいは、負荷側を開放としたりすることは、本発明を簡単に説明するためのもので、実現のための制約ではない。ドライバの出力抵抗をＲ１、負荷側の終端抵抗をＲ２、ドライバ側の線路と負荷側の線路の特性インピーダンスと伝搬遅延とをそれぞれ、Ｚ１、τ１およびＺ２、τ２とした、２段階の縦続接続した回路の場合の一般的な伝達関数Ｆ（ω）の、時間遅れ分
【数９】
となり、やや複雑にはなるものの、２つの遅延τ１、τ２およびその遅延の和τ１＋τ２と加減算のみで表される。［数５］は、［数９］において、Ｒ１＝Ｚ１／３、Ｒ２＝∞、Ｚ２＝Ｚ１／２、τ１＝τ２＝τとおいたものである。
【００１７】
さらに、分配が２段階以上の場合でも、反射補償信号Ｇ（ω）は、遅延と加減算とで実現できる。例えば、２段階のときには、ドライバ側から負荷側の３種の線路の遅延を、τ１、τ２およびτ２とすると、必要な遅延は２τ１、２τ２、２τ３、２（τ１＋τ２）、２（τ２＋τ３）、２（τ３＋τ１）および２（τ１＋τ２＋τ３）の最大で７個である。
【００１８】
なお、［数５］のＧ（ω）、あるいは［数７］のν２２（ｔ）の最終的な振幅は１であるが、分配が２段階のときの一般的な反射補償信号［数９］から最終的な振幅を求めると、１＋Ｒ１／Ｒ２となって、１を超えるため、いわゆるダイナミックレンジ、すなわち、回路の電源電圧から決定される信号振幅の制限が生じる。このため、信号振幅がダイナミックレンジ内に収まるように、反射補償信号の信号振幅を低く抑える必要がある。逆に、ダイナミックレンジに余裕があるときには、振幅を大きくする要求も生じる。請求項２の発明は、必要とする信号振幅を得るために、伝達関数の、時間遅れ分を差し引いた関数の逆数に固定値を乗じた信号を反射補償信号として用いることを原理とする。
【００１９】
［数５］のＧ（ω）を元の信号に乗じることは、［数８］に示すように、元の波形の半分の振幅の信号を２τ遅れで減算し、さらに、同じく元の波形の半分の振幅の信号を４τ遅れで加算することを意味する。一般化した［数９］も元の波形の定数倍を線路の遅延時間に応じた遅延時間ごとに加算または減算することを意味する。当然ながら、この定数の符号が正なら加算、負なら減算である。請求項３の発明は、所期の反射補償信号を得るために、遅延と加減算とで実現することを原理とする。
【００２０】
請求項４の発明は、縦続接続された複数の線路のうち、少なくとも１本が複数の線路の並列接続された線路であることを特徴とするものである。単なる縦続接続の場合には、それぞれの線路の特性インピーダンスを等しく選ぶことは比較的簡単であるが、複数の線路を並列接続した場合の等価的な特性インピーダンスは、その本数に反比例するため、縦続接続した線路間で特性インピーダンスを等しく選ぶことは容易ではない。このような場合に、本発明は大きく効果を発揮する。
【００２１】
反射補償信号に含まれる時間の関数には、縦続接続された複数の線路が有する遅延時間の整数倍の時間の項およびそれらの和が含まれる。これらの時間は、縦続接続された複数の線路と同じ配線長の信号を複数本用いることにより得られる。請求項５の発明は、反射補償信号を得るために、回路を構成する少なくとも２本の線路と同じ単位長当たりの遅延時間の線路を複数用いて、それらの組み合わせで、遅延を実現することを特徴とするものである。
【発明の効果】
【００２２】
従来技術の一例として、図８の回路において、Ｒ１＝Ｚ１／３、Ｒ２＝∞、Ｚ２＝Ｚ１／２、τ１＝τ２＝τとしたときの、時間幅（以下単に幅）の広い矩形波を加えたときの時間応答を図９に、幅の狭い矩形波を加えたときの時間応答を図１０にそれぞれ示す。２本の線路の接続点における反射の影響で、波形は大きく乱れ、特に、幅の狭い矩形波の場合には、反射と繰り返し周期とが重なり、極めて特異な時間応答を示す。図１１および図１２は、負荷側の配線１４の遅延時間τ２をドライバ側の配線１２の遅延時間τ１の０．６倍にしたときの広いパルス幅と狭いパルス幅とに対するそれぞれ時間応答である。τ１＝τ２＝τのときよりもさらに複雑な波形乱れが生じる。
【００２３】
図１３は、［数３］を図示したものである。まず時刻０において振幅１で立ち上がり、時刻２τで１／２の振幅を減算し、さらに、時刻４τで１／２の振幅を加算したものである。この波形をドライバから送出する予定の信号に乗じると図１４のようになり、この図１４の信号を図８の信号源１０に加えると、負荷端１５の波形は、図１５のように、全く波形乱れのないものとなる。図１６、図１７および図１８は、それぞれ、図１３、図１４および図１５のパルス幅を狭くした場合の例である。
【００２４】
図１９は、負荷側の配線１４の遅延時間τ２をドライバ側の配線３０の遅延時間τ１の半分にしたときの反射補償信号である。図１３に比べると、補償タイミングが一つ増加するものの、依然として、非常に単純な波形である。
【発明を実施するための形態】
【００２５】
図２０は最も基本的な実施形態である。［数３］右辺の１に相当する２０１と、同じく右辺の−１／２ｅ−ｊω２τに相当する２０２、および、同じく右辺の１／２ｅ−ｊω４τに相当する２０３を加算して得られる反射補償信号２１を、元の波形の信号１０に乗じてドライバから送出する信号２２を得る。反射補償信号２１は例えば、図１３、あるいは図１６に相当し、ドライバから送出する信号２２は、図１４あるいは図１７に相当する。負荷端１５における信号２３は元の信号１０の単なる時間遅れのみ、すなわち、伝送によって生じる波形歪みをなくした信号である。
【００２６】
本発明は、遅延と加減算のみで実現できるため、その実施も容易である。遅延を得る方法は、ゲート遅延やＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）による方法もあるが、本発明を実施するにあたっての必要とする遅延時間は、例えば、伝搬遅延時間が等しい２本の線路の縦続接続の場合に、元の配線の伝搬遅延τに対して、２τ、４τの二つの配線遅延により決定できるために、極めて再現性よく容易に実現できる。図２１はドライバ側の配線１２の伝搬遅延τと同じ遅延を有する二つの配線１２１および１２２により元の信号を２τ遅延させ、それを−１／２倍し、同じく二つの配線１２３、１２４、１４３および１４４により元の信号を４τ遅延させ、それを１／２倍して、元の信号の１倍と合わせて加算器８で加算し、２０の信号を得る。３本の線路を縦続接続した場合には、同じく、元の配線の伝搬遅延τ１、τ２およびτ３を組み合わせた、２τ１、２τ２、２τ３、２（τ１＋τ２）、２（τ２＋τ３）、２（τ３＋τ１）、２（τ１＋τ２＋τ３）の七つの配線遅延により決定できるために、同様に極めて再現性よく容易に実現できる。
【実施例】
【００２７】
図２２は、ドライバから送出する予定の信号と反射補償信号との乗算に、乗算型乗算型デジタル・アナログ変換器（以下ＤＡコンバータ）を用いる基本的な実施例である。ドライバから送出する予定の信号１をＤＡコンバータの基準入力２５に加え、反射補償信号をデジタル入力２６とすることを特徴とするものである。デジタル入力が固定値１ならば、ＤＡコンバータ出力にはドライバから送出する予定の信号がそのまま出力され、タイミングと振幅を与えることにより任意の反射補償信号を得ることができ、ＤＡコンバータ出力２７にはドライバから送出する予定の信号と反射補償信号との積が得られる。
【００２８】
図２３は差動増幅器を用いた実施例である。遅延は実際の回路に用いられる線路の２倍を単位として用い、加減算はアナログ的に、差動回路で行う。
【００２９】
図２４は、互いに等しい電流源を抵抗により分流させた他の実施例である。電流スイッチ回路に既製品を用いることができる。
【産業上の利用可能性】
【００３０】
本技術の代表的な適用分野である、メモリモジュールへのクロック供給方式は、ＤＤＲ２まではトーナメント方式が使われていた。ドライバの駆動能力や終端抵抗を最適に選んで、波形乱れを最小限に抑えてぎりぎりの設計をしていたが、次世代の高速なＤＤＲ３になると、この方式の限界に達し、タイミング調整が必要なフライバイ方式が標準として設定された。本分野は、いったん業界で標準が設定されると、その技術の世代では継続して使用され、途中で標準が変更されることはほとんどない。しかし、メモリモジュールを使用しないアプリケーション、例えば、メモリモジュールを用いないノートパソコンの一部や組み込み型コンピュータなどでは、標準に縛られないため、適用される可能性は極めて高い。
【図面の簡単な説明】
【００３１】
【図１】第１の従来例：複数のドライバで１対１に分配する方式
【図２】第２の従来例：途中からトーナメント方式で分配する方式
【図３】図２の等価回路
【図４】第３の従来例：フライバイ（Ｆｌｙ−ｂｙ）方式による分配
【図５】伝送系の周波数特性の例
【図６】図５の周波数特性に対する時間応答
【図７】従来技術に記載した第２の方法の、負荷の数が２の最も簡単な例
【図８】図７の等価回路
【図９】最も単純化したときの図７に広いパルス幅の矩形波を加えたときの時間応答
【図１０】同じく狭い矩形波を加えたときの時間応答
【図１１】ドライバ側と負荷側との配線遅延が異なる場合の図９の時間応答
【図１２】ドライバ側と負荷側との配線遅延が異なる場合の図１０の時間応答
【図１３】最も単純化したときの図７に対する広いパルス幅の反射補償信号
【図１４】ドライバから送出する予定の信号に［図１３］の反射補償信号を乗じた信号波形
【図１５】広いパルス幅のときの［図１４］の信号を加えた場合の図７の時間応答
【図１６】最も単純化したときの図７に対する狭いパルス幅の反射補償信号
【図１７】ドライバから送出する予定の信号に［図１６］の反射補償信号を乗じた信号波形
【図１８】狭いパルス幅のときの反射補償信号を加えた場合の図７の時間応答
【図１９】ドライバ側と負荷側の配線遅延が異なる場合の図７に対する広いパルス幅の反射補償信号
【図２０】本発明の最も基本的な実施形態
【図２１】使用する配線の配線遅延を用いた他の実施形態
【図２２】ＤＡコンバータを用いた実施例
【図２３】差動増幅器を用いた実施例
【符号の説明】
【００３２】
１０は伝送する元の信号、１１、１１１、１１２、１１ｎは元の信号を送り出すドライバ、１２、１２１、１２２、１２ｎはドライバに接続される線路、１３、１３１、１３２、１３ｎはドライバに接続される線路とレシーバに接続される線路との接続点、１４、１４１、１４２、１４ｎはレシーバに接続される線路、１５、１５１、１５２、１５ｎはレシーバ入力、１６、１６１、１６２、１６ｎはレシーバ、１７、１７１、１７２、１７ｎはいもづる接続される線路、１８は加算器、１９は乗算器、２０、２０１、２０２、２０ｎは元の信号に係数をかけて遅延した信号、２１は加算された信号、２２は乗算された信号、２３はレシーバ入力信号、２４はＤＡコンバータ、２５はＤＡコンバータの基準入力、２６はＤＡコンバータのデジタル入力、２７はＤＡコンバータの出力、２８、２８１、２８２、２８３および２９１、２９２、２９３はバッファである。
【技術分野】
【０００１】
本発明は、高速信号を、縦続接続された特性の異なる、複数の線路を経由して負荷に伝送する際に発生する多重反射を抑制あるいは補償し、負荷端に乱れのない波形を供給する方法に関する。
【背景技術】
【０００２】
高速信号、特にクロック信号のように信号品質を重視する信号を複数個所に分配する際には、インピーダンスの非整合による反射による波形乱れや、信号間のタイミングのずれ、すなわち、スキューを考慮し、それらを抑制する必要がある。これらの信号の分配方法は、おおむね以下の３つの方法が用いられることが多い。
【０００３】
第１は、図１に示すように、負荷と同じ個数（以下ｎ個）の駆動回路（ドライバ）から負荷に対して１対１に伝送する方式である。この場合には、各ドライバの出力インピーダンスを線路の特性インピーダンスに対して適切に選択するなどの方法をとれば反射による波形乱れは回避できるが、複数のドライバ間の信号のタイミングのずれ、すなわち、スキューが生じる。また、複数のドライバを用いることによる部品点数の増加と配線領域を占有する短所が存在する。
【０００４】
第２は、図２に示すように、一つのドライバから、複数の負荷までの途中まで１本の線で配線し、途中から分岐して複数の負荷に分配する、いわゆるトーナメント方式である。この回路は、１４１、１４２、．．．、１４ｎのすべての線路の遅延時間が等しいときに、図３の二つの線路が縦続接続された等価回路となる。図２におけるドライバ側の線路１２およびレシーバに接続する線路の１４１、１４２、．．．、１４ｎの特性インピーダンスを、いずれもＺ０とすると、１４１、１４２、．．．、１４ｎを並列接続した図３の負荷側の線路１４の特性インピーダンスは等価的にその１／ｎのＺ０／ｎとなる。このため、図３において、線路１２と線路１４との接続点１３において、特性インピーダンスの非整合による反射が生じ、その結果波形が乱れる。なお、１４１、１４２、．．．、１４ｎの線路の遅延時間が互いに等しくないときには、さらに、新たな複雑な反射が生じ、波形乱れが発生するため、通常は、あえてこのように異なる遅延時間を選択することはしない。
【０００５】
第３は、図４に示すように、配線をいもづる式に負荷を順につないで信号を順次伝達する、フライバイ（Ｆｌｙ−ｂｙ）方式である。この場合には、インピーダンス整合を的確に行えば、各負荷点における波形乱れを回避できるが、負荷に到達する信号には配線長による遅延による時間差が存在するため、それを何らかの方法で補正する必要がある。
【０００６】
以上の従来技術では、それぞれ解決すべき課題があり、実装密度と性能あるいは費用とを見比べて妥協点を見いだす必要があった。例えば、本技術の代表的な適用分野である、メモリモジュールへのクロック供給方式は、ＤＤＲ２までは、第２のトーナメント方式をとっていたが、その次の世代のＤＤＲ３では、高速化に伴う波形乱れに対処できなくなり、複雑な遅延量の調整が必要になるものの、波形品質を優先して、第３のフライバイ方式が採用されるようになった。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来技術に記載した、第２のトーナメント方法は、波形乱れが生じるものの、回路が簡単で配線領域も少ない経済的な分配方法で、これまでメモリ素子にクロックを供給するような場合に多用されてきた。この方法は、多重反射による極めて複雑な波形乱れを生じるが、多重反射の原因を解明することによって、それを回避する方法を見つけることが最大の課題であり、この課題解決により簡単かつ高品質の波形を得ることができる。また、この方式は、図３に示すように、特性インピーダンスが異なる線路の縦続接続に等価的に置き換えられる。したがって、この配線方法の課題解決は、トーナメント方式によるクロックの分配に限らず、一般的な縦続接続線路の解決にもなる。
【課題を解決するための手段】
【０００８】
信号源から負荷までの信号伝達は、いわゆる伝達関数によってその応答が決まる。伝達関数は周波数関数として表されることが多い。伝達関数の周波数特性が平坦な場合には時間関数の乱れがなくなり、逆に周波数関数が平坦ではない場合には時間関数も乱れる。図５は、ある伝送系の周波数特性を、図６は図５の周波数特性に対応した時間応答をそれぞれ示す。両図とも、線路の特性インピーダンスＺ０＝５０Ωに対して、ドライバの出力抵抗Ｒ１を、１１Ω、３３Ω、５０Ωと変えた場合の応答であり、Ｒ１がＺ０に近いほど周波数応答、時間応答ともに乱れが少なくなることが分かる。周波数応答と時間応答とはフーリエ変換によって相互に変換が可能である。
【０００９】
平坦ではない周波数応答の元の伝達関数に、その逆数を乗じることによって周波数特性を平坦にすることは、古くは放送やテープ録音の際の高域周波数のノイズを抑制するためのプリエンファシスに対するディエンファシス方式や、高速伝送の際の線路の周波数特性を補正するためのイコライザ回路などですでに応用されている。
【００１０】
本発明の課題のように複数の異なる特性インピーダンスの線路を縦続接続した際の伝達関数は、複雑で、その逆関数は数学的には求まっても、実際の回路に適用することは一見困難にみえる。ところが、この逆関数は、時間遅れと重みを加えた加減算のみで表される簡単な式であり、平坦な周波数特性、さらには、乱れのない波形伝送を行えることが分かった。
【００１１】
図７は、従来技術で述べた第２の方法の、負荷の数が２の最も簡単な例であり、図８はその等価回路である。図７において、ドライバ側の線路３０の特性インピーダンスをＺ１、伝搬遅延時間をτ１とし、負荷側の線路５１および５２の特性インピーダンスをいずれもＺ２０、伝搬遅延時間をいずれもτ２とすると、図８の等価回路では負荷側の線路の特性インピーダンスは、図７の負荷側の線路の特性インピーダンスの半分、すなわち、Ｚ２＝Ｚ２０／２になり、この接続点における特性インピーダンスの違いによる反射で波形乱れが生じる。
【００１２】
上記の技術課題を解決するために、図８の特性インピーダンスの異なる２本の線路を縦続接続した回路において、まず伝達関数を求める。簡単のために、ドライバの出力抵抗Ｒ１を線路の特性インピーダンスの１／３、すなわち、Ｒ１＝Ｚ０／３に選び、負荷側は開放、それぞれの配線の伝搬遅延時間を等しくτとする。伝達関数Ｆ（ω）を周波数ｆに対する角周波数ω＝２πｆの関数として表すと、Ｆ（ω）は、
【数１】
となる。この伝達関数は、
【数２】
と級数展開される。信号源をＶ１０（ω）、受信端（レシーバ入力）の波形をＶ１５（ω）とすると、
【数３】
である。［数２］において、ｅ−ｊωｎτは、ｎτの時間遅れを表すので、これを時間軸で考える。Ｖ１０（ω）およびＶ１５（ω）の時間応答を、それぞれ、ν１０（ｔ）、ν１５（ｔ）とすると、
【数４】
となって、受信端の波形は、２τ遅延した元の信号と、２τの時間ごとに、符号を含めた各係数を乗じた振幅が加算されて、減衰しながら振動する反射波形を形成する。
【００１３】
伝達関数は、主に反射波形を求めるために使われるため、［数２］の級数と、その時間応答の［数４］を得ることが目的であった。発明者は［数１］の分母が簡単な形をしていることに着目した。［数１］の分子のｅ−ｊω２τは、ドライバから負荷までの伝搬時間２τの遅延を意味するので、［数１］にその分母、すなわち、
【数５】
を乗じると、
【数６】
となり、その時間応答は、
【数７】
となって、受信端の信号は、元の信号の単純な時間遅れのみとなる。すなわち、Ｆ（ω）×Ｇ（ω）であらわされる伝達関数は単純な遅延ｅ−ｊω２τのみとなる。ここで、伝達関数Ｆ（ω）の、時間遅れ分を差し引いた関数の逆数Ｇ（ω）を反射補償信号と名付ける。
【００１４】
ここで、Ｖ２２（ω）＝Ｇ（ω）×Ｖ１０（ω）を考えると、Ｖ２２（ω）は、元の信号Ｖ１０（ω）に反射補償信号Ｇ（ω）を乗じたものであり、［数５］のＧ（ω）を用いると、その時間応答ν２２（ｔ）は、
【数８】
となり、元の信号と２τおよび４τの時間遅れ、および、１／２の係数を含む加減算のみで表される単純な波形となる。
【００１５】
請求項１の発明は、ドライバと、少なくとも２本の特性インピーダンスの異なる線路を縦続接続した線路と、レシーバとを含む回路において、ドライバから送出する予定の信号に、ドライバを含む線路の伝達関数の、時間遅れ分を差し引いた関数の逆数、すなわち、反射補償信号を乗じることによって、負荷端では元の信号の単なる時間遅れのみ、すなわち、伝送によって生じる波形歪みをなくした信号が得られることを原理とする。
【００１６】
Ｒ１＝Ｚ０／３としたり、すべての配線長を等しくしたり、負荷の数を２としたり、あるいは、負荷側を開放としたりすることは、本発明を簡単に説明するためのもので、実現のための制約ではない。ドライバの出力抵抗をＲ１、負荷側の終端抵抗をＲ２、ドライバ側の線路と負荷側の線路の特性インピーダンスと伝搬遅延とをそれぞれ、Ｚ１、τ１およびＺ２、τ２とした、２段階の縦続接続した回路の場合の一般的な伝達関数Ｆ（ω）の、時間遅れ分
【数９】
となり、やや複雑にはなるものの、２つの遅延τ１、τ２およびその遅延の和τ１＋τ２と加減算のみで表される。［数５］は、［数９］において、Ｒ１＝Ｚ１／３、Ｒ２＝∞、Ｚ２＝Ｚ１／２、τ１＝τ２＝τとおいたものである。
【００１７】
さらに、分配が２段階以上の場合でも、反射補償信号Ｇ（ω）は、遅延と加減算とで実現できる。例えば、２段階のときには、ドライバ側から負荷側の３種の線路の遅延を、τ１、τ２およびτ２とすると、必要な遅延は２τ１、２τ２、２τ３、２（τ１＋τ２）、２（τ２＋τ３）、２（τ３＋τ１）および２（τ１＋τ２＋τ３）の最大で７個である。
【００１８】
なお、［数５］のＧ（ω）、あるいは［数７］のν２２（ｔ）の最終的な振幅は１であるが、分配が２段階のときの一般的な反射補償信号［数９］から最終的な振幅を求めると、１＋Ｒ１／Ｒ２となって、１を超えるため、いわゆるダイナミックレンジ、すなわち、回路の電源電圧から決定される信号振幅の制限が生じる。このため、信号振幅がダイナミックレンジ内に収まるように、反射補償信号の信号振幅を低く抑える必要がある。逆に、ダイナミックレンジに余裕があるときには、振幅を大きくする要求も生じる。請求項２の発明は、必要とする信号振幅を得るために、伝達関数の、時間遅れ分を差し引いた関数の逆数に固定値を乗じた信号を反射補償信号として用いることを原理とする。
【００１９】
［数５］のＧ（ω）を元の信号に乗じることは、［数８］に示すように、元の波形の半分の振幅の信号を２τ遅れで減算し、さらに、同じく元の波形の半分の振幅の信号を４τ遅れで加算することを意味する。一般化した［数９］も元の波形の定数倍を線路の遅延時間に応じた遅延時間ごとに加算または減算することを意味する。当然ながら、この定数の符号が正なら加算、負なら減算である。請求項３の発明は、所期の反射補償信号を得るために、遅延と加減算とで実現することを原理とする。
【００２０】
請求項４の発明は、縦続接続された複数の線路のうち、少なくとも１本が複数の線路の並列接続された線路であることを特徴とするものである。単なる縦続接続の場合には、それぞれの線路の特性インピーダンスを等しく選ぶことは比較的簡単であるが、複数の線路を並列接続した場合の等価的な特性インピーダンスは、その本数に反比例するため、縦続接続した線路間で特性インピーダンスを等しく選ぶことは容易ではない。このような場合に、本発明は大きく効果を発揮する。
【００２１】
反射補償信号に含まれる時間の関数には、縦続接続された複数の線路が有する遅延時間の整数倍の時間の項およびそれらの和が含まれる。これらの時間は、縦続接続された複数の線路と同じ配線長の信号を複数本用いることにより得られる。請求項５の発明は、反射補償信号を得るために、回路を構成する少なくとも２本の線路と同じ単位長当たりの遅延時間の線路を複数用いて、それらの組み合わせで、遅延を実現することを特徴とするものである。
【発明の効果】
【００２２】
従来技術の一例として、図８の回路において、Ｒ１＝Ｚ１／３、Ｒ２＝∞、Ｚ２＝Ｚ１／２、τ１＝τ２＝τとしたときの、時間幅（以下単に幅）の広い矩形波を加えたときの時間応答を図９に、幅の狭い矩形波を加えたときの時間応答を図１０にそれぞれ示す。２本の線路の接続点における反射の影響で、波形は大きく乱れ、特に、幅の狭い矩形波の場合には、反射と繰り返し周期とが重なり、極めて特異な時間応答を示す。図１１および図１２は、負荷側の配線１４の遅延時間τ２をドライバ側の配線１２の遅延時間τ１の０．６倍にしたときの広いパルス幅と狭いパルス幅とに対するそれぞれ時間応答である。τ１＝τ２＝τのときよりもさらに複雑な波形乱れが生じる。
【００２３】
図１３は、［数３］を図示したものである。まず時刻０において振幅１で立ち上がり、時刻２τで１／２の振幅を減算し、さらに、時刻４τで１／２の振幅を加算したものである。この波形をドライバから送出する予定の信号に乗じると図１４のようになり、この図１４の信号を図８の信号源１０に加えると、負荷端１５の波形は、図１５のように、全く波形乱れのないものとなる。図１６、図１７および図１８は、それぞれ、図１３、図１４および図１５のパルス幅を狭くした場合の例である。
【００２４】
図１９は、負荷側の配線１４の遅延時間τ２をドライバ側の配線３０の遅延時間τ１の半分にしたときの反射補償信号である。図１３に比べると、補償タイミングが一つ増加するものの、依然として、非常に単純な波形である。
【発明を実施するための形態】
【００２５】
図２０は最も基本的な実施形態である。［数３］右辺の１に相当する２０１と、同じく右辺の−１／２ｅ−ｊω２τに相当する２０２、および、同じく右辺の１／２ｅ−ｊω４τに相当する２０３を加算して得られる反射補償信号２１を、元の波形の信号１０に乗じてドライバから送出する信号２２を得る。反射補償信号２１は例えば、図１３、あるいは図１６に相当し、ドライバから送出する信号２２は、図１４あるいは図１７に相当する。負荷端１５における信号２３は元の信号１０の単なる時間遅れのみ、すなわち、伝送によって生じる波形歪みをなくした信号である。
【００２６】
本発明は、遅延と加減算のみで実現できるため、その実施も容易である。遅延を得る方法は、ゲート遅延やＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）による方法もあるが、本発明を実施するにあたっての必要とする遅延時間は、例えば、伝搬遅延時間が等しい２本の線路の縦続接続の場合に、元の配線の伝搬遅延τに対して、２τ、４τの二つの配線遅延により決定できるために、極めて再現性よく容易に実現できる。図２１はドライバ側の配線１２の伝搬遅延τと同じ遅延を有する二つの配線１２１および１２２により元の信号を２τ遅延させ、それを−１／２倍し、同じく二つの配線１２３、１２４、１４３および１４４により元の信号を４τ遅延させ、それを１／２倍して、元の信号の１倍と合わせて加算器８で加算し、２０の信号を得る。３本の線路を縦続接続した場合には、同じく、元の配線の伝搬遅延τ１、τ２およびτ３を組み合わせた、２τ１、２τ２、２τ３、２（τ１＋τ２）、２（τ２＋τ３）、２（τ３＋τ１）、２（τ１＋τ２＋τ３）の七つの配線遅延により決定できるために、同様に極めて再現性よく容易に実現できる。
【実施例】
【００２７】
図２２は、ドライバから送出する予定の信号と反射補償信号との乗算に、乗算型乗算型デジタル・アナログ変換器（以下ＤＡコンバータ）を用いる基本的な実施例である。ドライバから送出する予定の信号１をＤＡコンバータの基準入力２５に加え、反射補償信号をデジタル入力２６とすることを特徴とするものである。デジタル入力が固定値１ならば、ＤＡコンバータ出力にはドライバから送出する予定の信号がそのまま出力され、タイミングと振幅を与えることにより任意の反射補償信号を得ることができ、ＤＡコンバータ出力２７にはドライバから送出する予定の信号と反射補償信号との積が得られる。
【００２８】
図２３は差動増幅器を用いた実施例である。遅延は実際の回路に用いられる線路の２倍を単位として用い、加減算はアナログ的に、差動回路で行う。
【００２９】
図２４は、互いに等しい電流源を抵抗により分流させた他の実施例である。電流スイッチ回路に既製品を用いることができる。
【産業上の利用可能性】
【００３０】
本技術の代表的な適用分野である、メモリモジュールへのクロック供給方式は、ＤＤＲ２まではトーナメント方式が使われていた。ドライバの駆動能力や終端抵抗を最適に選んで、波形乱れを最小限に抑えてぎりぎりの設計をしていたが、次世代の高速なＤＤＲ３になると、この方式の限界に達し、タイミング調整が必要なフライバイ方式が標準として設定された。本分野は、いったん業界で標準が設定されると、その技術の世代では継続して使用され、途中で標準が変更されることはほとんどない。しかし、メモリモジュールを使用しないアプリケーション、例えば、メモリモジュールを用いないノートパソコンの一部や組み込み型コンピュータなどでは、標準に縛られないため、適用される可能性は極めて高い。
【図面の簡単な説明】
【００３１】
【図１】第１の従来例：複数のドライバで１対１に分配する方式
【図２】第２の従来例：途中からトーナメント方式で分配する方式
【図３】図２の等価回路
【図４】第３の従来例：フライバイ（Ｆｌｙ−ｂｙ）方式による分配
【図５】伝送系の周波数特性の例
【図６】図５の周波数特性に対する時間応答
【図７】従来技術に記載した第２の方法の、負荷の数が２の最も簡単な例
【図８】図７の等価回路
【図９】最も単純化したときの図７に広いパルス幅の矩形波を加えたときの時間応答
【図１０】同じく狭い矩形波を加えたときの時間応答
【図１１】ドライバ側と負荷側との配線遅延が異なる場合の図９の時間応答
【図１２】ドライバ側と負荷側との配線遅延が異なる場合の図１０の時間応答
【図１３】最も単純化したときの図７に対する広いパルス幅の反射補償信号
【図１４】ドライバから送出する予定の信号に［図１３］の反射補償信号を乗じた信号波形
【図１５】広いパルス幅のときの［図１４］の信号を加えた場合の図７の時間応答
【図１６】最も単純化したときの図７に対する狭いパルス幅の反射補償信号
【図１７】ドライバから送出する予定の信号に［図１６］の反射補償信号を乗じた信号波形
【図１８】狭いパルス幅のときの反射補償信号を加えた場合の図７の時間応答
【図１９】ドライバ側と負荷側の配線遅延が異なる場合の図７に対する広いパルス幅の反射補償信号
【図２０】本発明の最も基本的な実施形態
【図２１】使用する配線の配線遅延を用いた他の実施形態
【図２２】ＤＡコンバータを用いた実施例
【図２３】差動増幅器を用いた実施例
【符号の説明】
【００３２】
１０は伝送する元の信号、１１、１１１、１１２、１１ｎは元の信号を送り出すドライバ、１２、１２１、１２２、１２ｎはドライバに接続される線路、１３、１３１、１３２、１３ｎはドライバに接続される線路とレシーバに接続される線路との接続点、１４、１４１、１４２、１４ｎはレシーバに接続される線路、１５、１５１、１５２、１５ｎはレシーバ入力、１６、１６１、１６２、１６ｎはレシーバ、１７、１７１、１７２、１７ｎはいもづる接続される線路、１８は加算器、１９は乗算器、２０、２０１、２０２、２０ｎは元の信号に係数をかけて遅延した信号、２１は加算された信号、２２は乗算された信号、２３はレシーバ入力信号、２４はＤＡコンバータ、２５はＤＡコンバータの基準入力、２６はＤＡコンバータのデジタル入力、２７はＤＡコンバータの出力、２８、２８１、２８２、２８３および２９１、２９２、２９３はバッファである。
【特許請求の範囲】
【請求項１】
ドライバと、少なくとも２本の特性インピーダンスの異なる線路を縦続接続した線路と、レシーバとを含む回路において、ドライバから送出する予定の信号に、ドライバを含む線路の伝達関数から時間遅れ分を差し引いた関数の逆数を乗じることによって、縦続接続による反射の影響を回避する伝送回路
【請求項２】
前記、ドライバを含む線路の伝達関数から時間遅れ分を差し引いた関数の逆数に、固定値を乗じた関数を乗じることを特徴とする請求項１に記載の伝送回路
【請求項３】
前記伝達関数から時間遅れ分を差し引いた関数の逆数をドライバから送出する予定の信号に乗じる演算を、遅延と加減算とで実現することを特徴とする、請求項１または請求項２に記載の伝送回路
【請求項４】
前記少なくとも２本の線路のうち、少なくとも１本は、複数の線路の並列接続であることを特徴とする請求項１ないし３に記載の伝送回路
【請求項５】
回路を構成する少なくとも２本の線路とそれぞれ同じ単位長当たりの遅延時間の線路を複数用いて、それらの組み合わせで、遅延を実現することを特徴とする、請求項１ないし４に記載の伝送回路
【請求項１】
ドライバと、少なくとも２本の特性インピーダンスの異なる線路を縦続接続した線路と、レシーバとを含む回路において、ドライバから送出する予定の信号に、ドライバを含む線路の伝達関数から時間遅れ分を差し引いた関数の逆数を乗じることによって、縦続接続による反射の影響を回避する伝送回路
【請求項２】
前記、ドライバを含む線路の伝達関数から時間遅れ分を差し引いた関数の逆数に、固定値を乗じた関数を乗じることを特徴とする請求項１に記載の伝送回路
【請求項３】
前記伝達関数から時間遅れ分を差し引いた関数の逆数をドライバから送出する予定の信号に乗じる演算を、遅延と加減算とで実現することを特徴とする、請求項１または請求項２に記載の伝送回路
【請求項４】
前記少なくとも２本の線路のうち、少なくとも１本は、複数の線路の並列接続であることを特徴とする請求項１ないし３に記載の伝送回路
【請求項５】
回路を構成する少なくとも２本の線路とそれぞれ同じ単位長当たりの遅延時間の線路を複数用いて、それらの組み合わせで、遅延を実現することを特徴とする、請求項１ないし４に記載の伝送回路
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１１−２２３５３８（Ｐ２０１１−２２３５３８Ａ）
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願番号】特願２０１０−１０４４２１（Ｐ２０１０−１０４４２１）
【出願日】平成２２年４月１３日（２０１０．４．１３）
【出願人】（５１０１２０５６２）
【Ｆターム（参考）】
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願日】平成２２年４月１３日（２０１０．４．１３）
【出願人】（５１０１２０５６２）
【Ｆターム（参考）】
[ Back to top ]