実装構造体
【課題】SMT方式により実装構造体を作製する際、フラックスの熱ダレによるはんだ流動を抑え、はんだボールの発生を抑制する。
【解決手段】実装構造体18は、絶縁基板10上の基板電極11に設けた電極切欠部12と、基板電極11と接合する電子部品電極16を備えた電子部品15からなる。電極切欠部12の位置は、接合のため載置された電子部品15の電子部品電極16と基板電極11とが重なる領域内の、電子部品15の長手軸A−A’上の端点12aと、長手軸A−A’上で電子部品15の外側方向に電子部品電極16と重なる領域外の基板電極11境界上の端点12bとの間である。電極切欠部12の端点12b側は基板電極11を貫通するように設けている。この電極切欠部12により、接合する際、電子部品104下部の空間Sへのフラックスの流動を抑制して、はんだの電子部品104下部への流動を防止できはんだボールの発生を抑制する。
【解決手段】実装構造体18は、絶縁基板10上の基板電極11に設けた電極切欠部12と、基板電極11と接合する電子部品電極16を備えた電子部品15からなる。電極切欠部12の位置は、接合のため載置された電子部品15の電子部品電極16と基板電極11とが重なる領域内の、電子部品15の長手軸A−A’上の端点12aと、長手軸A−A’上で電子部品15の外側方向に電子部品電極16と重なる領域外の基板電極11境界上の端点12bとの間である。電極切欠部12の端点12b側は基板電極11を貫通するように設けている。この電極切欠部12により、接合する際、電子部品104下部の空間Sへのフラックスの流動を抑制して、はんだの電子部品104下部への流動を防止できはんだボールの発生を抑制する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表面実装技術(Surface Mount Technology、以下SMTと略記する)方式で作製される実装構造体に関するものである。
【背景技術】
【0002】
従来の実装構造体は、次のような一連のSMT方式の工程によって作製される。まず、球状の固体金属のはんだと液状のフラックスで構成されたはんだペーストが、絶縁基板の表面に設けられた基板電極上に、マスク印刷で塗布される。次に、電子部品電極を有するチップコンデンサやICなどの電子部品が、はんだペースト上に搭載される。そして、はんだの融点以上まで加熱することで、はんだが溶融する。最後に、冷却することによってはんだを凝固させ、基板電極と電子部品電極が導通接続される。
【0003】
このSMT方式の工程による実装構造体の作製工程において、はんだボールの発生という問題が生じることがある。
【0004】
図12は実装構造体のはんだボールが発生した場合の要部拡大図である。図12において、21は基板電極、23はレジスト、25は電子部品、26は電子部品電極、27はフラックスとはんだで構成されるはんだペースト、29ははんだボールである。
【0005】
はんだボール29は、図12に示すような球状のはんだであり、電子部品25の脇のレジスト23上に発生する。はんだボール29は、基板電極21上に印刷されたはんだペースト27が、電子部品25搭載時に電子部品25下部のレジスト23上に押し出されること、または、加熱時に起こるフラックスが流動する熱ダレによってはんだが電子部品25下部へ流動することが原因で発生する。
【0006】
このはんだボール29は、基板電極21や電子部品電極26と金属的に接合されていないため、力学的負荷が生じた際に電子部品25脇から脱落する可能性がある。脱落したはんだボール29は、電気的に接続されない2つの基板電極間に移動し、短絡を発生させる可能性があるため、電子機器の誤動作や故障という不良を生じさせる原因となる。特に、自動車用途の絶縁基板の場合、動作時の振動などの力学的負荷が大きく、はんだボール29の脱落の発生頻度が高いため、はんだボール29の発生を抑制することが、機器の安全性や動作信頼性の面で重要である。
【0007】
従来のはんだボールの発生を抑制することを目的とした実装構造体としては、電子部品を搭載する際のはんだペーストの部品下部への流出を抑制した形状のものがある(例えば、特許文献1参照)。
【0008】
図13は特許文献1に記載された実装構造体の構造を示す(a)が側面図および(b)が上面図である。
【0009】
図13(a),(b)の実装構造体は、電子部品25、電子部品電極26、はんだペースト27、基板電極21を有する絶縁基板20で構成されている。
【0010】
図13(a),(b)において、電子部品電極26の下側では、はんだペースト27の縁部、すなわちメタルマスクの開口部の縁部を基板電極21の縁部よりも内側となるようにメタルマスクの開口部を形成し、はんだペースト27の総量を著しく少なくすることなく、電子部品25を搭載する際に基板電極21から押し出されるはんだペースト27の量を少なくすることによって、はんだボールの発生を抑制している。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開2002−359461号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
しかしながら、図13(a),(b)に示した従来の構成では、基板電極21上に印刷されたはんだペースト27が、電子部品25搭載時に電子部品25下部に押し出されることは抑制できるが、SMT方式の工程において加熱時に起こるフラックスの流動する熱ダレは抑制できないため、電子部品25下部へのはんだの流動は抑制できない。
【0013】
熱ダレによるフラックスの流動の際に、基板電極21および絶縁基板20と、電子部品25との間には、幅100μm程度の空間Sが形成されているため、毛細管現象による電子部品25下部向きの力がフラックスに生じ、フラックスが流動する。これに起因して、基板電極21上のはんだが電子部品25の下部に流動する。このはんだが凝固時に電子部品25の脇に存在することにより、はんだボールが生成される。
【0014】
このように、熱ダレによるはんだの流動が、はんだボール発生の主要因であるため、前記従来の構成では、はんだボールの抑制効果は不十分である。
【0015】
本発明は、前記従来の課題を解決するもので、フラックスの熱ダレによるはんだの流動を抑制し、はんだボールの発生を抑制する実装構造体を提供することを目的とする。
【課題を解決するための手段】
【0016】
前記の目的を達成するために、本発明に係る実装構造体は、
電子部品電極、および基板電極とレジストを有する絶縁基板がはんだペーストを用いて絶縁基板の基板電極に接合される電子部品を有する実装構造体において、少なくとも1つの電極切欠部を基板電極に有し、電極切欠部は、この電極切欠部の幅h、深さx、本数nとしたとき、条件「0<h≦n(x+75)」を満足し、基板電極と電子部品電極が接合される領域内の任意の位置から基板電極の電子部品電極が接合される領域外で基板電極境界上の任意の位置までを貫通する長さに形成されていること、さらに、レジストに有するレジスト切欠部が、電極切欠部の基板電極境界上の位置から電極切欠部の延長線上に任意の位置まで形成されていることを特徴とする。
【0017】
前記構成によれば、電極切欠部に毛細管現象によるフラックスの流れを発生させ、電子部品下部の空間へ流れるフラックスの抑制を行うことができる。
【発明の効果】
【0018】
本発明によれば、SMT方式の工程において加熱時の熱ダレによる電子部品下部へのフラックスの流れが抑制され、電子部品下部へのはんだの流動が抑制できるため、はんだボールの発生を抑制することができるという効果を奏する。
【図面の簡単な説明】
【0019】
【図1】本発明の実施形態1における実装構造体の拡大要部を示す(a)は上面図、(b)はA−A’断面図
【図2】本実施形態1の電極切欠部幅を変化させたはんだボール発生率の変化を示す図
【図3】本実施形態1のはんだボール発生率と発生はんだボールの最大直径との関係を示す図
【図4】本発明の実施形態2における電極切欠部幅とはんだボール発生率の変化を示す図
【図5】本実施の形態1,2の電極切欠部深さと電極切欠部最大幅の関係を示す図
【図6】本発明の実施形態3における電極切欠部長さとはんだボール発生率の変化を示す図
【図7】本発明の実施形態4における実装構造体の拡大要部を示す上面図
【図8】本実施形態4の電極切欠部幅とはんだボール発生率の変化を示す図
【図9】本実施形態4の電極切欠部を複数本設けた実装構造体の例(a),(b)を示す図
【図10】本実施形態の電極切欠部を複数本設けた実装構造体の他の例(a)〜(d)、実装構造体の他の基板電極例(e),(f)を示す図
【図11】本実施形態の実装構造体における電極切欠部の他の構成(a),(b)を示す断面図
【図12】従来の実装構造体にはんだボールが発生した要部拡大図
【図13】従来の実装構造体の構造を示す(a)は側面図、(b)は上面図
【発明を実施するための形態】
【0020】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【0021】
(実施形態1)
図1は本発明の実施形態1における実装構造体の拡大要部を示す(a)は上面図、(b)はA−A’断面図である。
【0022】
図1(a),(b)の実装構造体18は、表面に基板電極11とレジスト13を有する絶縁基板10、電子部品電極16を有する電子部品15、そして基板電極11と電子部品電極16の接合に用いるはんだペースト17で構成されている。基板電極11は電極切欠部12を1つ有している。はんだペースト17は、金属組成Sn−3.5Ag−0.5Bi−6.0In、粒径38〜53μmのはんだに、フラックスを10wt%混合したものであり、粘度は約200Pa・sである。
【0023】
基板電極11は、銅箔を張り合わせた絶縁基板10において、所定のパターンに銅箔をエッチング加工することにより形成する。基板電極11の厚みは35μmである。基板電極11の形状は長方形であり、基板電極11の寸法は、載置する電子部品15の方向で示すが、長手軸方向0.7mm、短手軸方向0.9mmである。
【0024】
電極切欠部12は、寸法、幅については後述するが、ケミカルエッチングで基板電極11の一部を厚み方向に完全に除去することによって形成している。電極切欠部12の位置について、電子部品15が載置された基板電極11の配置を利用して説明する。
【0025】
電極切欠部12の位置は、接合のため載置された電子部品15の電子部品電極16と基板電極11とが重なる領域内の、電子部品15の長手軸A−A’上の端点12aと、長手軸A−A’上で電子部品15の外側方向に電子部品電極16と重なる領域外で基板電極11境界上の端点12bとの間である。電極切欠部12は端点12b側が基板電極11を貫通するように設けており、電極切欠部12の長さは0.3mmである。また、電極切欠部12の深さxは基板電極11の厚みと同じ35μmである。
【0026】
はんだペースト17は、基板電極11および電極切欠部12上に、印刷機および厚さ150μmのメタルマスクを用いて塗布されている。
【0027】
電子部品15は、1608サイズのチップ抵抗を用い、マウンタによって搭載されている。
【0028】
電子部品電極16と基板電極11の導通接続は、大気雰囲気のリフロー炉を用いて、ピーク温度約235℃まで加熱することで行っている。
【0029】
図2は、本実施形態1において、電極切欠部12の幅hを変化させた場合の、はんだボールの発生率の変化を示した図である。
【0030】
本実施形態1において準備した電極切欠部12の幅hと、はんだボール発生率を(表1)に示す。
【0031】
【表1】
【0032】
図3は、本実施形態1におけるはんだボール発生率と、発生するはんだボールのうち、最大のものの直径との関係を示した図である。図3で示した値を(表2)に示す。
【0033】
【表2】
【0034】
図3に示すように、はんだボールの発生率が高いほど、直径が大きなはんだボールが発生しやすくなる。また、従来例では、発生するはんだボールのうち、最大のものの直径は約210μmである。現在一般的に使用されているBGA部品の端子間隔の最小値は200μm程度であるため、この間隔以上のはんだボールが発生した場合に短絡が発生する可能性が大きくなる。そのため、本発明の効果が発現されているとするはんだボール発生率の上限値を、200μm以上のはんだボールが発生しない20%以下とした。
【0035】
図2に示すように、電極切欠部12の幅が90〜120μmの間では、電極切欠部12の幅hが小さくなるにつれてはんだボール発生率が低くなり、110μm以下の場合に本発明の効果が発現され、90μm以下の場合にはんだボール発生率が0%となっている。
【0036】
図2の結果から、本実施形態1においてはんだボールの抑制を行うためには、電極切欠部12の幅hを110μm以下に設定することが必要であり、特に、90μm以下に設定することが望ましい(ただし、電極切欠部12を設けない場合である0μmは除く)。
【0037】
かかる構成によれば、SMTの加熱時の熱ダレによるフラックスの流動時に、電極切欠部12付近のフラックスに毛細管現象による力が働き、電極切欠部12の周辺部に存在するフラックスから順に電極切欠部12に引き込まれる。その結果、電極切欠部12方向へのフラックスの流れが発生し、熱ダレによる電子部品15下部の空間Sへのフラックスの流動と、それに伴うはんだの流動が抑制される。
【0038】
以上のように、本実施形態1の実装構造体18によれば、電子部品15下部へのはんだの流動が抑制できるため、はんだボールの発生を抑制することができる。
【0039】
(実施形態2)
本発明の実施形態2においては、図1において基板電極11の厚みを105μmに変化して実施している。電極切欠部12の深さxは、基板電極11の厚みと同じ105μmである。電極切欠部12の位置は、載置された電子部品15の電子部品電極16と重なる領域の、電子部品15の長手軸A−A’上の端点12aと、長手軸A−A’上の電子部品15外側方向の端点12bとの間である。電極切欠部12の端点12b側が貫通するように設けており、電極切欠部12の長さは0.3mmである。
【0040】
図4は本実施形態2において電極切欠部12の幅hを変化した際の、はんだボール発生率の変化を示す図である。
【0041】
本実施の形態2において準備した電極切欠部12の幅hと、はんだボール発生率を(表3)に示す。
【0042】
【表3】
【0043】
実施形態1の場合と同様に、本発明の効果が発現するはんだボール発生率の基準値は20%以下とした。
【0044】
図4に示すように、電極切欠部12の幅hが130〜210μmの間では、電極切欠部12の幅hが小さくなるにつれてはんだボール発生率が低くなり、190μm以下の場合に本発明の効果が発現され、130μm以下の場合にはんだボール発生率が0%となっている。
【0045】
図4の結果から、本実施形態2においてはんだボールの抑制を行うためには、電極切欠部12の幅hを190μm以下に設定することが必要であり、特に、130μm以下とすることが望ましい。
【0046】
図5は本実施の形態1,2における電極切欠部12の深さxと、本発明の効果を発現する電極切欠部12の最大幅hの関係を示す図である。
【0047】
図5に示すように、電極切欠部12の深さxが35μmの場合に電極切欠部12の最大幅hは110μmであり、電極切欠部12の深さxが105μmの場合に電極切欠部12の最大幅hは190μmである。
【0048】
電極切欠部12の深さxが大きいほど、電極切欠部12の側面積は大きくなる。そのため、毛細管現象による電極切欠部12方向へのフラックス流れの作用が大きくなり、本発明の効果を発現する電極切欠部12の幅hをより大きく設計することができる。
【0049】
図5から、電極切欠部12の本数nが1本の場合、基板電極の厚みの範囲が一般的な9μm以上1000μm以下の場合において、電極切欠部102の幅hと深さxが「0<h≦x+75」の関係を満たす場合に、本発明の効果が発現する。
【0050】
(実施形態3)
本発明の実施形態3は、図1において電極切欠部12の端点12aの位置を変化して実施している。電極切欠部12のもう一方の端点12bの位置は実施形態1,2と同様であり、電極切欠部12の端点12aの位置によって電極切欠部12の長さが決定するため、以降は電極切欠部12の端点12aの位置を、電極切欠部12の長さで示す。本実施形態3の電極切欠部12の深さxは基板電極11の厚みと同じ35μm、幅hは80μmである。
【0051】
図6は本実施形態3における電極切欠部12の長さとはんだボールの発生率の変化を示す図である。電極切欠部12の長さが0.3mmのとき、電極切欠部12の端点12aが電子部品電極16の端部にある状態であり、0.7mmのとき、電極切欠部12は基板電極11を貫通した状態である。
【0052】
本実施形態3において準備した電極切欠部12の長さと、はんだボール発生率を(表4)に示す。
【0053】
【表4】
【0054】
実施形態1,2の場合と同様に、本発明の効果が発現するはんだボール発生率の基準値は20%以下とした。
【0055】
図6に示すように、電極切欠部12の長さが0〜0.2mmの間では、はんだボール発生率が20%より大きく、0.3〜0.6mmではんだボール発生率が0%であり、0.7mmでははんだボール発生率が50%と大きくなっている。
【0056】
図6の結果から、電極切欠部12の端点12aを基板電極11との接合領域となる電子部品電極16下部に設けた場合は、はんだボールの発生率が0%となっている。
【0057】
しかしながら、電極切欠部12の長さが小さく、電極切欠部12の端点12aが電子部品電極16下部以外の場所に設けられている場合は、電子部品電極16下部に存在するフラックスの流動に印加される毛細管現象による力が小さいため、はんだボールの発生を抑制する効果が不十分である。また、電極切欠部12が貫通してしまう場合も、毛細管現象による電子部品15下部向きの力が発生するため、はんだボールの発生を抑制する効果が不十分である。このため、本発明の効果を発現するためには、実施の形態1,2で示した電極切欠部12の幅hと深さxの関係を満たし、かつ電極切欠部12の一方の端点12aは、電子部品15の電子部品電極16下部に設けることが必要である。
【0058】
(実施形態4)
図7は本発明の実施形態4における実装構造体の拡大要部を示す上面図である。図7において、前述した図1と同じ構成要素については同じ符号を用いて、その重複する説明は省略する。
【0059】
図7に示す実装構造体18のレジスト13にレジスト切欠部14を設けたものである。レジスト切欠部14の位置は、電極切欠部12の端点12bと、電極切欠部12の延長線上の点との間である。レジスト切欠部14は、レジスト13塗布時に用いるマスクに、レジスト切欠部14のパターンを与えることによって形成している。
【0060】
図8は本実施形態4における電極切欠部の幅とはんだボール発生率の変化を示す図である。本実施形態4において準備した電極切欠部12の幅と、はんだボール発生率を(表5)に示す。
【0061】
【表5】
【0062】
実施形態1〜3の場合と同様に、本発明の効果が発現するはんだボール発生率の基準値は20%以下とした。
【0063】
図8に示すように、電極切欠部12の幅hが90〜120μmの間では、電極切欠部12の幅hが小さくなるにつれてはんだボール発生率が低くなり、120μm以下の場合に本発明の効果が発現され、90μm以下の場合にはんだボール発生率が0%となっている。
【0064】
図2と図8を比較すると、本実施形態4では、実施形態1と比較して、はんだボール発生率が小さくなっている。この結果から、かかる構成によれば、レジスト切欠部14を設けることによって、実施形態1よりも切欠部分が長くなり、毛細管現象による力がより大きくなるため、はんだボールの発生を抑制する効果がより大きくなる。
【0065】
なお、各実施形態において、電極切欠部12の本数を1本のみとして説明したが、本発明は電極切欠部12の数は1つに限定されるものではなく、例えば図9(a),(b)のように複数本設けても本発明の効果を発現する。その場合、電極切欠部の本数nと毛細管現象による力の大きさは比例するため、電極切欠部12の幅hと深さxと本数nとは、「0<h≦n(x+75)」の関係を満たすことが必要である。
【0066】
また、図示しないが、図9(a),(b)に示す構造においても、前述した実施形態4のように、電極切欠部12の延長線上にレジスト切欠部14を設けてもよい。
【0067】
各実施形態においては、基板電極11の材質は銅であり、基板電極11の寸法は、載置する電子部品15の方向で示した場合の長手軸方向0.7mm、短手軸方向0.9mmであるが、毛細管現象による力は基板電極11の材質、形状によらず発生するため、本発明はこれに限定されず、例えば基板電極表面にめっきを施したり、寸法が異なる場合でもよい。
【0068】
また、各実施形態では、電極切欠部12を長手軸A−A’に平行に設けた場合のみであるが、本発明はこれに限定されるものではなく、電子部品15下部へのフラックスの流動を抑制すればよいため、例えば図10(a)〜(d)のように、短手軸B−B’(図1参照)に平行に設けたり、放射状に設けてもよい。
【0069】
また、各実施形態において、基板電極11の形状は長方形となっているが、本発明はこれに限定されるものではなく、例えば図10(e),(f)のように基板電極11が円型など他の形状としてもよい。
【0070】
また、各実施形態において、電極切欠部12は、完全に銅箔を除去したもののみであるが、毛細管現象が生じれば、本発明の効果を発現するため、例えば図11(a)のように電極切欠部12に傾斜があっても、図11(b)のようにハーフエッチングであってもよい。
【0071】
また、各実施形態において、電極切欠部12、レジスト切欠部14の形成方法をケミカルエッチングによって行っているが、特に、形成方法に制限はなく、例えばレーザエッチングで形成してもよい。
【産業上の利用可能性】
【0072】
本発明に係る実装構造体は、SMT方式の工程において加熱時の熱ダレによる電子部品下部へのフラックスの流れが抑制され、電子部品下部へのはんだの流動が抑制できるため、はんだボールの発生を抑制することができ、SMT方式の作製に有用である。
【符号の説明】
【0073】
10,20 絶縁基板
11,21 基板電極
12 電極切欠部
12a,12b 端点
13,23 レジスト
14 レジスト切欠部
15,25 電子部品
16,26 電子部品電極
17,27 はんだペースト
18 実装構造体
29 はんだボール
【技術分野】
【0001】
本発明は、表面実装技術(Surface Mount Technology、以下SMTと略記する)方式で作製される実装構造体に関するものである。
【背景技術】
【0002】
従来の実装構造体は、次のような一連のSMT方式の工程によって作製される。まず、球状の固体金属のはんだと液状のフラックスで構成されたはんだペーストが、絶縁基板の表面に設けられた基板電極上に、マスク印刷で塗布される。次に、電子部品電極を有するチップコンデンサやICなどの電子部品が、はんだペースト上に搭載される。そして、はんだの融点以上まで加熱することで、はんだが溶融する。最後に、冷却することによってはんだを凝固させ、基板電極と電子部品電極が導通接続される。
【0003】
このSMT方式の工程による実装構造体の作製工程において、はんだボールの発生という問題が生じることがある。
【0004】
図12は実装構造体のはんだボールが発生した場合の要部拡大図である。図12において、21は基板電極、23はレジスト、25は電子部品、26は電子部品電極、27はフラックスとはんだで構成されるはんだペースト、29ははんだボールである。
【0005】
はんだボール29は、図12に示すような球状のはんだであり、電子部品25の脇のレジスト23上に発生する。はんだボール29は、基板電極21上に印刷されたはんだペースト27が、電子部品25搭載時に電子部品25下部のレジスト23上に押し出されること、または、加熱時に起こるフラックスが流動する熱ダレによってはんだが電子部品25下部へ流動することが原因で発生する。
【0006】
このはんだボール29は、基板電極21や電子部品電極26と金属的に接合されていないため、力学的負荷が生じた際に電子部品25脇から脱落する可能性がある。脱落したはんだボール29は、電気的に接続されない2つの基板電極間に移動し、短絡を発生させる可能性があるため、電子機器の誤動作や故障という不良を生じさせる原因となる。特に、自動車用途の絶縁基板の場合、動作時の振動などの力学的負荷が大きく、はんだボール29の脱落の発生頻度が高いため、はんだボール29の発生を抑制することが、機器の安全性や動作信頼性の面で重要である。
【0007】
従来のはんだボールの発生を抑制することを目的とした実装構造体としては、電子部品を搭載する際のはんだペーストの部品下部への流出を抑制した形状のものがある(例えば、特許文献1参照)。
【0008】
図13は特許文献1に記載された実装構造体の構造を示す(a)が側面図および(b)が上面図である。
【0009】
図13(a),(b)の実装構造体は、電子部品25、電子部品電極26、はんだペースト27、基板電極21を有する絶縁基板20で構成されている。
【0010】
図13(a),(b)において、電子部品電極26の下側では、はんだペースト27の縁部、すなわちメタルマスクの開口部の縁部を基板電極21の縁部よりも内側となるようにメタルマスクの開口部を形成し、はんだペースト27の総量を著しく少なくすることなく、電子部品25を搭載する際に基板電極21から押し出されるはんだペースト27の量を少なくすることによって、はんだボールの発生を抑制している。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開2002−359461号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
しかしながら、図13(a),(b)に示した従来の構成では、基板電極21上に印刷されたはんだペースト27が、電子部品25搭載時に電子部品25下部に押し出されることは抑制できるが、SMT方式の工程において加熱時に起こるフラックスの流動する熱ダレは抑制できないため、電子部品25下部へのはんだの流動は抑制できない。
【0013】
熱ダレによるフラックスの流動の際に、基板電極21および絶縁基板20と、電子部品25との間には、幅100μm程度の空間Sが形成されているため、毛細管現象による電子部品25下部向きの力がフラックスに生じ、フラックスが流動する。これに起因して、基板電極21上のはんだが電子部品25の下部に流動する。このはんだが凝固時に電子部品25の脇に存在することにより、はんだボールが生成される。
【0014】
このように、熱ダレによるはんだの流動が、はんだボール発生の主要因であるため、前記従来の構成では、はんだボールの抑制効果は不十分である。
【0015】
本発明は、前記従来の課題を解決するもので、フラックスの熱ダレによるはんだの流動を抑制し、はんだボールの発生を抑制する実装構造体を提供することを目的とする。
【課題を解決するための手段】
【0016】
前記の目的を達成するために、本発明に係る実装構造体は、
電子部品電極、および基板電極とレジストを有する絶縁基板がはんだペーストを用いて絶縁基板の基板電極に接合される電子部品を有する実装構造体において、少なくとも1つの電極切欠部を基板電極に有し、電極切欠部は、この電極切欠部の幅h、深さx、本数nとしたとき、条件「0<h≦n(x+75)」を満足し、基板電極と電子部品電極が接合される領域内の任意の位置から基板電極の電子部品電極が接合される領域外で基板電極境界上の任意の位置までを貫通する長さに形成されていること、さらに、レジストに有するレジスト切欠部が、電極切欠部の基板電極境界上の位置から電極切欠部の延長線上に任意の位置まで形成されていることを特徴とする。
【0017】
前記構成によれば、電極切欠部に毛細管現象によるフラックスの流れを発生させ、電子部品下部の空間へ流れるフラックスの抑制を行うことができる。
【発明の効果】
【0018】
本発明によれば、SMT方式の工程において加熱時の熱ダレによる電子部品下部へのフラックスの流れが抑制され、電子部品下部へのはんだの流動が抑制できるため、はんだボールの発生を抑制することができるという効果を奏する。
【図面の簡単な説明】
【0019】
【図1】本発明の実施形態1における実装構造体の拡大要部を示す(a)は上面図、(b)はA−A’断面図
【図2】本実施形態1の電極切欠部幅を変化させたはんだボール発生率の変化を示す図
【図3】本実施形態1のはんだボール発生率と発生はんだボールの最大直径との関係を示す図
【図4】本発明の実施形態2における電極切欠部幅とはんだボール発生率の変化を示す図
【図5】本実施の形態1,2の電極切欠部深さと電極切欠部最大幅の関係を示す図
【図6】本発明の実施形態3における電極切欠部長さとはんだボール発生率の変化を示す図
【図7】本発明の実施形態4における実装構造体の拡大要部を示す上面図
【図8】本実施形態4の電極切欠部幅とはんだボール発生率の変化を示す図
【図9】本実施形態4の電極切欠部を複数本設けた実装構造体の例(a),(b)を示す図
【図10】本実施形態の電極切欠部を複数本設けた実装構造体の他の例(a)〜(d)、実装構造体の他の基板電極例(e),(f)を示す図
【図11】本実施形態の実装構造体における電極切欠部の他の構成(a),(b)を示す断面図
【図12】従来の実装構造体にはんだボールが発生した要部拡大図
【図13】従来の実装構造体の構造を示す(a)は側面図、(b)は上面図
【発明を実施するための形態】
【0020】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【0021】
(実施形態1)
図1は本発明の実施形態1における実装構造体の拡大要部を示す(a)は上面図、(b)はA−A’断面図である。
【0022】
図1(a),(b)の実装構造体18は、表面に基板電極11とレジスト13を有する絶縁基板10、電子部品電極16を有する電子部品15、そして基板電極11と電子部品電極16の接合に用いるはんだペースト17で構成されている。基板電極11は電極切欠部12を1つ有している。はんだペースト17は、金属組成Sn−3.5Ag−0.5Bi−6.0In、粒径38〜53μmのはんだに、フラックスを10wt%混合したものであり、粘度は約200Pa・sである。
【0023】
基板電極11は、銅箔を張り合わせた絶縁基板10において、所定のパターンに銅箔をエッチング加工することにより形成する。基板電極11の厚みは35μmである。基板電極11の形状は長方形であり、基板電極11の寸法は、載置する電子部品15の方向で示すが、長手軸方向0.7mm、短手軸方向0.9mmである。
【0024】
電極切欠部12は、寸法、幅については後述するが、ケミカルエッチングで基板電極11の一部を厚み方向に完全に除去することによって形成している。電極切欠部12の位置について、電子部品15が載置された基板電極11の配置を利用して説明する。
【0025】
電極切欠部12の位置は、接合のため載置された電子部品15の電子部品電極16と基板電極11とが重なる領域内の、電子部品15の長手軸A−A’上の端点12aと、長手軸A−A’上で電子部品15の外側方向に電子部品電極16と重なる領域外で基板電極11境界上の端点12bとの間である。電極切欠部12は端点12b側が基板電極11を貫通するように設けており、電極切欠部12の長さは0.3mmである。また、電極切欠部12の深さxは基板電極11の厚みと同じ35μmである。
【0026】
はんだペースト17は、基板電極11および電極切欠部12上に、印刷機および厚さ150μmのメタルマスクを用いて塗布されている。
【0027】
電子部品15は、1608サイズのチップ抵抗を用い、マウンタによって搭載されている。
【0028】
電子部品電極16と基板電極11の導通接続は、大気雰囲気のリフロー炉を用いて、ピーク温度約235℃まで加熱することで行っている。
【0029】
図2は、本実施形態1において、電極切欠部12の幅hを変化させた場合の、はんだボールの発生率の変化を示した図である。
【0030】
本実施形態1において準備した電極切欠部12の幅hと、はんだボール発生率を(表1)に示す。
【0031】
【表1】
【0032】
図3は、本実施形態1におけるはんだボール発生率と、発生するはんだボールのうち、最大のものの直径との関係を示した図である。図3で示した値を(表2)に示す。
【0033】
【表2】
【0034】
図3に示すように、はんだボールの発生率が高いほど、直径が大きなはんだボールが発生しやすくなる。また、従来例では、発生するはんだボールのうち、最大のものの直径は約210μmである。現在一般的に使用されているBGA部品の端子間隔の最小値は200μm程度であるため、この間隔以上のはんだボールが発生した場合に短絡が発生する可能性が大きくなる。そのため、本発明の効果が発現されているとするはんだボール発生率の上限値を、200μm以上のはんだボールが発生しない20%以下とした。
【0035】
図2に示すように、電極切欠部12の幅が90〜120μmの間では、電極切欠部12の幅hが小さくなるにつれてはんだボール発生率が低くなり、110μm以下の場合に本発明の効果が発現され、90μm以下の場合にはんだボール発生率が0%となっている。
【0036】
図2の結果から、本実施形態1においてはんだボールの抑制を行うためには、電極切欠部12の幅hを110μm以下に設定することが必要であり、特に、90μm以下に設定することが望ましい(ただし、電極切欠部12を設けない場合である0μmは除く)。
【0037】
かかる構成によれば、SMTの加熱時の熱ダレによるフラックスの流動時に、電極切欠部12付近のフラックスに毛細管現象による力が働き、電極切欠部12の周辺部に存在するフラックスから順に電極切欠部12に引き込まれる。その結果、電極切欠部12方向へのフラックスの流れが発生し、熱ダレによる電子部品15下部の空間Sへのフラックスの流動と、それに伴うはんだの流動が抑制される。
【0038】
以上のように、本実施形態1の実装構造体18によれば、電子部品15下部へのはんだの流動が抑制できるため、はんだボールの発生を抑制することができる。
【0039】
(実施形態2)
本発明の実施形態2においては、図1において基板電極11の厚みを105μmに変化して実施している。電極切欠部12の深さxは、基板電極11の厚みと同じ105μmである。電極切欠部12の位置は、載置された電子部品15の電子部品電極16と重なる領域の、電子部品15の長手軸A−A’上の端点12aと、長手軸A−A’上の電子部品15外側方向の端点12bとの間である。電極切欠部12の端点12b側が貫通するように設けており、電極切欠部12の長さは0.3mmである。
【0040】
図4は本実施形態2において電極切欠部12の幅hを変化した際の、はんだボール発生率の変化を示す図である。
【0041】
本実施の形態2において準備した電極切欠部12の幅hと、はんだボール発生率を(表3)に示す。
【0042】
【表3】
【0043】
実施形態1の場合と同様に、本発明の効果が発現するはんだボール発生率の基準値は20%以下とした。
【0044】
図4に示すように、電極切欠部12の幅hが130〜210μmの間では、電極切欠部12の幅hが小さくなるにつれてはんだボール発生率が低くなり、190μm以下の場合に本発明の効果が発現され、130μm以下の場合にはんだボール発生率が0%となっている。
【0045】
図4の結果から、本実施形態2においてはんだボールの抑制を行うためには、電極切欠部12の幅hを190μm以下に設定することが必要であり、特に、130μm以下とすることが望ましい。
【0046】
図5は本実施の形態1,2における電極切欠部12の深さxと、本発明の効果を発現する電極切欠部12の最大幅hの関係を示す図である。
【0047】
図5に示すように、電極切欠部12の深さxが35μmの場合に電極切欠部12の最大幅hは110μmであり、電極切欠部12の深さxが105μmの場合に電極切欠部12の最大幅hは190μmである。
【0048】
電極切欠部12の深さxが大きいほど、電極切欠部12の側面積は大きくなる。そのため、毛細管現象による電極切欠部12方向へのフラックス流れの作用が大きくなり、本発明の効果を発現する電極切欠部12の幅hをより大きく設計することができる。
【0049】
図5から、電極切欠部12の本数nが1本の場合、基板電極の厚みの範囲が一般的な9μm以上1000μm以下の場合において、電極切欠部102の幅hと深さxが「0<h≦x+75」の関係を満たす場合に、本発明の効果が発現する。
【0050】
(実施形態3)
本発明の実施形態3は、図1において電極切欠部12の端点12aの位置を変化して実施している。電極切欠部12のもう一方の端点12bの位置は実施形態1,2と同様であり、電極切欠部12の端点12aの位置によって電極切欠部12の長さが決定するため、以降は電極切欠部12の端点12aの位置を、電極切欠部12の長さで示す。本実施形態3の電極切欠部12の深さxは基板電極11の厚みと同じ35μm、幅hは80μmである。
【0051】
図6は本実施形態3における電極切欠部12の長さとはんだボールの発生率の変化を示す図である。電極切欠部12の長さが0.3mmのとき、電極切欠部12の端点12aが電子部品電極16の端部にある状態であり、0.7mmのとき、電極切欠部12は基板電極11を貫通した状態である。
【0052】
本実施形態3において準備した電極切欠部12の長さと、はんだボール発生率を(表4)に示す。
【0053】
【表4】
【0054】
実施形態1,2の場合と同様に、本発明の効果が発現するはんだボール発生率の基準値は20%以下とした。
【0055】
図6に示すように、電極切欠部12の長さが0〜0.2mmの間では、はんだボール発生率が20%より大きく、0.3〜0.6mmではんだボール発生率が0%であり、0.7mmでははんだボール発生率が50%と大きくなっている。
【0056】
図6の結果から、電極切欠部12の端点12aを基板電極11との接合領域となる電子部品電極16下部に設けた場合は、はんだボールの発生率が0%となっている。
【0057】
しかしながら、電極切欠部12の長さが小さく、電極切欠部12の端点12aが電子部品電極16下部以外の場所に設けられている場合は、電子部品電極16下部に存在するフラックスの流動に印加される毛細管現象による力が小さいため、はんだボールの発生を抑制する効果が不十分である。また、電極切欠部12が貫通してしまう場合も、毛細管現象による電子部品15下部向きの力が発生するため、はんだボールの発生を抑制する効果が不十分である。このため、本発明の効果を発現するためには、実施の形態1,2で示した電極切欠部12の幅hと深さxの関係を満たし、かつ電極切欠部12の一方の端点12aは、電子部品15の電子部品電極16下部に設けることが必要である。
【0058】
(実施形態4)
図7は本発明の実施形態4における実装構造体の拡大要部を示す上面図である。図7において、前述した図1と同じ構成要素については同じ符号を用いて、その重複する説明は省略する。
【0059】
図7に示す実装構造体18のレジスト13にレジスト切欠部14を設けたものである。レジスト切欠部14の位置は、電極切欠部12の端点12bと、電極切欠部12の延長線上の点との間である。レジスト切欠部14は、レジスト13塗布時に用いるマスクに、レジスト切欠部14のパターンを与えることによって形成している。
【0060】
図8は本実施形態4における電極切欠部の幅とはんだボール発生率の変化を示す図である。本実施形態4において準備した電極切欠部12の幅と、はんだボール発生率を(表5)に示す。
【0061】
【表5】
【0062】
実施形態1〜3の場合と同様に、本発明の効果が発現するはんだボール発生率の基準値は20%以下とした。
【0063】
図8に示すように、電極切欠部12の幅hが90〜120μmの間では、電極切欠部12の幅hが小さくなるにつれてはんだボール発生率が低くなり、120μm以下の場合に本発明の効果が発現され、90μm以下の場合にはんだボール発生率が0%となっている。
【0064】
図2と図8を比較すると、本実施形態4では、実施形態1と比較して、はんだボール発生率が小さくなっている。この結果から、かかる構成によれば、レジスト切欠部14を設けることによって、実施形態1よりも切欠部分が長くなり、毛細管現象による力がより大きくなるため、はんだボールの発生を抑制する効果がより大きくなる。
【0065】
なお、各実施形態において、電極切欠部12の本数を1本のみとして説明したが、本発明は電極切欠部12の数は1つに限定されるものではなく、例えば図9(a),(b)のように複数本設けても本発明の効果を発現する。その場合、電極切欠部の本数nと毛細管現象による力の大きさは比例するため、電極切欠部12の幅hと深さxと本数nとは、「0<h≦n(x+75)」の関係を満たすことが必要である。
【0066】
また、図示しないが、図9(a),(b)に示す構造においても、前述した実施形態4のように、電極切欠部12の延長線上にレジスト切欠部14を設けてもよい。
【0067】
各実施形態においては、基板電極11の材質は銅であり、基板電極11の寸法は、載置する電子部品15の方向で示した場合の長手軸方向0.7mm、短手軸方向0.9mmであるが、毛細管現象による力は基板電極11の材質、形状によらず発生するため、本発明はこれに限定されず、例えば基板電極表面にめっきを施したり、寸法が異なる場合でもよい。
【0068】
また、各実施形態では、電極切欠部12を長手軸A−A’に平行に設けた場合のみであるが、本発明はこれに限定されるものではなく、電子部品15下部へのフラックスの流動を抑制すればよいため、例えば図10(a)〜(d)のように、短手軸B−B’(図1参照)に平行に設けたり、放射状に設けてもよい。
【0069】
また、各実施形態において、基板電極11の形状は長方形となっているが、本発明はこれに限定されるものではなく、例えば図10(e),(f)のように基板電極11が円型など他の形状としてもよい。
【0070】
また、各実施形態において、電極切欠部12は、完全に銅箔を除去したもののみであるが、毛細管現象が生じれば、本発明の効果を発現するため、例えば図11(a)のように電極切欠部12に傾斜があっても、図11(b)のようにハーフエッチングであってもよい。
【0071】
また、各実施形態において、電極切欠部12、レジスト切欠部14の形成方法をケミカルエッチングによって行っているが、特に、形成方法に制限はなく、例えばレーザエッチングで形成してもよい。
【産業上の利用可能性】
【0072】
本発明に係る実装構造体は、SMT方式の工程において加熱時の熱ダレによる電子部品下部へのフラックスの流れが抑制され、電子部品下部へのはんだの流動が抑制できるため、はんだボールの発生を抑制することができ、SMT方式の作製に有用である。
【符号の説明】
【0073】
10,20 絶縁基板
11,21 基板電極
12 電極切欠部
12a,12b 端点
13,23 レジスト
14 レジスト切欠部
15,25 電子部品
16,26 電子部品電極
17,27 はんだペースト
18 実装構造体
29 はんだボール
【特許請求の範囲】
【請求項1】
電子部品電極、および基板電極とレジストを有する絶縁基板がはんだペーストを用いて前記絶縁基板の基板電極に接合される電子部品を有する実装構造体において、
少なくとも1つの電極切欠部を前記基板電極に有し、前記電極切欠部は、該電極切欠部の幅h、深さx、本数nとしたとき、条件「0<h≦n(x+75)」を満足し、前記基板電極と前記電子部品電極が接合される領域内の任意の位置から前記電子部品電極が接合される領域外で前記基板電極境界上の任意の位置までを貫通する長さに形成されていることを特徴とする実装構造体。
【請求項2】
前記レジストに有するレジスト切欠部が、前記電極切欠部の基板電極境界上の位置から前記電極切欠部の延長線上に任意の位置まで形成されていることを特徴とする請求項1に記載の実装構造体。
【請求項1】
電子部品電極、および基板電極とレジストを有する絶縁基板がはんだペーストを用いて前記絶縁基板の基板電極に接合される電子部品を有する実装構造体において、
少なくとも1つの電極切欠部を前記基板電極に有し、前記電極切欠部は、該電極切欠部の幅h、深さx、本数nとしたとき、条件「0<h≦n(x+75)」を満足し、前記基板電極と前記電子部品電極が接合される領域内の任意の位置から前記電子部品電極が接合される領域外で前記基板電極境界上の任意の位置までを貫通する長さに形成されていることを特徴とする実装構造体。
【請求項2】
前記レジストに有するレジスト切欠部が、前記電極切欠部の基板電極境界上の位置から前記電極切欠部の延長線上に任意の位置まで形成されていることを特徴とする請求項1に記載の実装構造体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2011−243853(P2011−243853A)
【公開日】平成23年12月1日(2011.12.1)
【国際特許分類】
【出願番号】特願2010−116353(P2010−116353)
【出願日】平成22年5月20日(2010.5.20)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
【公開日】平成23年12月1日(2011.12.1)
【国際特許分類】
【出願日】平成22年5月20日(2010.5.20)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]