導体構造要素及び導体構造要素を製造するための方法
硬質な支持体(12)を用意する工程と、前記硬質な支持体(12)上に銅の層(14)を電着によって形成する工程と、前記銅のコーティング(14)上に導電パターン構造(16)を適用し、次いでおそらくは部品を組み付ける工程と、前記支持体に少なくとも1つの電気絶縁層(24、28)を積層する工程と、前記硬質な支持体(12)を取り外す工程と、前記導電パターン構造(16、14、42)の露出が生じるように、前記硬質な支持体(12)の残りの銅のコーティング(14)を少なくとも部分的に除去する工程とを含む導体構造要素を製造するための方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、導体構造要素及び導体構造要素を製造するための方法に関する。
【背景技術】
【0002】
特許文献1により、スルーめっきプリント回路基板の製造方法が知られている。該方法では、17μm未満の厚さの薄い銅層が、200μm未満の厚さのアルミニウムの仮の支持体上に電着により形成される。次いで、ガラス繊維で補強されたエポキシ樹脂の最終的な絶縁基板が銅層上に適用されて、多層構造は積層、圧縮され、アルミニウムからなる仮の支持体、すなわち補助の支持体は、たとえば剥離、エッチングによって除去される。次いで、このようにして得られた製品に、所望する電子回路図に相当するエッチレジストを施し、被覆されていない部分の薄い銅層はエッチングによって除去される。エッチレジストを溶解した後、最終のプリント回路が得られる。
【0003】
特許文献2により、電気的に絶縁層及び/又は導電層を備えるいくつかの層からなる積層スタックと、積層スタック内部に存在する、少なくとも1つの受動的又は能動的な電気部品とを含み、挿入材が積層スタック内部に配置されて、積層スタックの表面外側の部分領域にだけ横方向に延び、配線基板層を有し、その上に電気部品が取り付けられる多層プリント回路基板構造が知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】DE 2 242 132 B2
【特許文献2】DE 10 2005 032489 B3
【発明の概要】
【発明が解決しようとする課題】
【0005】
以上に鑑み、本発明は、請求項1に記載の特徴を有する導体構造要素を製造するための方法及び請求項9に記載の特徴を有する導体構造要素を提案する。
【課題を解決するための手段】
【0006】
本発明は、可能な限り薄い導体構造要素(たとえば、特許文献2により既知となっている、いわゆるインターポーザでもありうる)の製造において、硬質な支持体を使用し、該支持体の上には銅のコーティングが接着的に電着され、その上に導電パターン構造、次いでおそらくは部品の組み付けが行われるという基本的なコンセプトに基づいている。こうして製造された中間の製品は、少なくとも1つの電気絶縁層で絶縁され、次いで、前記硬質な支持体は取り外され、前記導電パターン構造の露出(電気的分離)が生じるように、前記硬質な支持体の銅のコーティングは除去される。
【0007】
本発明の範囲内において、用語“導体構造要素”は、少なくとも1つの導電パターン構造の面を有する、あらゆるタイプの二層又は多層の構造体を意味する。これには、組み付けした又は組み付けしていないプリント回路基板又はプリント回路基板部品、二層構造体、プレハブの多層プリント回路基板構造体の“部品ハウジング”として使用するためのインターポーザなどが含まれる。
【発明の効果】
【0008】
本発明の方法は、極度に薄くて非常に微細な導電パターン構造要素及び多層構造の製造を可能にする。なぜなら、はんだ付け、組み付け、エッチング、スルーめっきなどの工程を含む本製造方法は、硬質な支持体にしっかりと接合した銅層上で行われ、したがって、大きな困難なく実施できるからである。
【図面の簡単な説明】
【0009】
【図1】本発明を示すため、銅のコーティングを有する硬質の支持体の横断面側面図である。
【図2】導電パターン構造を適用した図1の支持体を示す。
【図3】高くした接続部を有する図2の支持体を示す。
【図4】部品組み付け後の図2の支持体を示す。
【図5】アンダーフィルの部品を有する図4の支持体を示す。
【図6】挿入し、組み付けた個々のカードを有するフィッティングフレームの概略平面図である。
【図7】押し付ける前の図5の支持体構造を示す。
【図8】押し付けた後の図7の支持体構造を示す。
【図9】積層した支持フィルムを剥がした後の図8の支持体構造を示す。
【図10】スルーめっきした図9の支持体構造を示す。
【図11】硬質の支持体を除去した後の本発明の導体構造要素を示す。
【図12】他の多層構造を有する図11の導体構造要素を示す。
【図13】さらに他の多層構造を示す。
【図14】はんだストップラッカーで保護された導体を有する本発明の導体構造要素の実施態様を示す。
【図15】多層構造中に“部品ハウジング”として組み込みした本発明の導体構造要素の別の実施態様を示す。
【図16】本発明の導体構造要素の別の実施態様を示す。
【図17】可撓性基板上の本発明の極薄パッケージの横断面側面図である。
【図18】有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。
【図18a】有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。
【図19】裏面薄化チップ、すなわち、有効でない層を除去したチップを備えた図18の導体構造要素を示す。
【図19a】図19に対する他の実施態様であり、より低く配置されたチップを有する図18aの導体構造要素を示す。
【図20】押し付け後の図19の導体構造要素を示す。
【図21】硬質の支持体の取り外しとディファレンシャルエッチングをした後の図20の導体構造要素を示す。
【発明を実施するための形態】
【0010】
前記硬質な支持体の取り外しは、たとえば化学的、物理的又は機械的な取り外し又は除去とすることができる。たとえば、硬質な支持体は、銅を攻撃しない基礎溶媒に溶解することができる両性金属又は金属からなる。したがって、硬質な支持体の材料として、たとえば、アルミニウム又はアルミニウム合金を使用することができる。硬質な支持体の取り外しは、該支持体に電着した銅のコーティングが攻撃されることなく、苛性ソーダによるエッチングで行うことができる。他の両性金属又は金属も同様に使用することができる。これらは当業者にとって公知のことである(たとえば亜鉛)。さらなる可能性は、たとえば粉砕のように機械的に除去することができる支持体を使用することである。
【0011】
用語“硬質な支持体”は、当業者に対し、導電パターン構造の作製及び部品の組み付けを含むその後のさらなる処理及び作業の間に、層構造の望ましくない屈曲が生じないということを確実にするため、十分な厚さの支持体材料を使用することを教示する。アルミニウムの硬質な支持体を使用するのであれば、層の厚さがたとえば約500μm〜1000μmであると、上記のことを達成することができる。もちろん、より厚い層も使用することができるが、経済的に不利になるかもしれない。いくぶん薄い層、可能であれば約350μm〜400μmの厚さの使用も考えられるが、このタイプの厚さの層にすると、処理中にわずかな屈曲が起こるリスクが生じる。各ケースにおいて、厚さは、使用されるフォーマットサイズに適合される。他の材料を選択した場合、層の厚さはそれに応じて変更する。
【0012】
硬質な支持体に電着する銅のコーティングは、典型的には約2μm〜約7μmの間の厚さを有する。電着する銅のコーティングを適用する前に、当業者によく知られた、硬質な支持体の前処理が必要でありうる(たとえば、アルミニウムを使用するのであれば、慣用的な亜鉛酸塩処理)。硬質な支持体の表面領域の全体又は少なくとも導電パターン構造の適用を意図された硬質な支持体の表面領域に行われる、硬質な支持体への銅のコーティングにより、めっきができる表面が形成され、該表面は通常使用される該処理化学品と適合する。
【0013】
導電パターン構造の適用は当業者に既知である従来の方法、たとえばパターンめっき法に従って行う(導体経路構造)。めっきは、いわゆる位置合わせマーク(register marks)の適用を含むこともできる。位置合わせマークの代わりに、組み付け中、その後のアライメントのためにホールを設けることもできる。
【0014】
めっき導電パターン層の下にエッチング抵抗性金属層を任意に設けることができる。
【0015】
めっき層には貴金属コーティングのようなコーティングを部品接触部上に設けることができる。
【0016】
最初のめっきに引き続いて(すなわち、最初の導電パターン構造)、層に異なる銅層の厚さを生じさせるために、標的とするやり方で、個々の領域を他の領域よりも多くめっきを行う、さらなる好適な処理ステップ(たとえば光学処理)を行うことができる。この処理は、厚い銅層を設けて、エッチング処理の手段によって部分的に薄くすることを教示する従来技術とは異なる。
【0017】
部品の組み付けに先立って、いわゆる製造時の形態である、硬質で大面積の支持体(製造時の形態)から、より小さな形態サイズ(個々のカードサイズ)への分割を行うことができる。いわゆる個々のカード形態は、標準的な組み付けにおいて扱うことができる形態である。これは標準的な処理の範囲内において部品の組み付けを容易にする。これは本発明において、硬質な支持体が硬質で平坦な基板であることを保証しており、また、組み付けの結果に好ましくない影響を与えない程度に、処理中の起こりうる基板の屈曲を最小化しているため可能となる。組み付けする典型的な部品には、とりわけ(被覆していない)シリコンチップ、受動素子(C、R、L、すなわちコンデンサ、レジスタ、コイル又はインダクタンスコイル)だけでなく、たとえば、インレー又は挿入材(前述の特許文献2を参照)が含まれる。
【0018】
前記プリント回路基板多層構造のさらなる処理又は作業の範囲内において使用される、さらなる構造的及び/又は接合的技術は、たとえばフリップチップはんだ形成、Auスタッドバンプの適用、ACA/ICAボンディング等である。
【0019】
組み付け後、いわゆるアンダーフィルを施す工程、すなわち、組み付けた部品の少なくとも1つにアンダーフィルを施す工程を任意に行うことができる。しかしながら、多くの適用においては、今なお使用されているプリプレグレジンの層は、部品又はチップの下の領域を充填するには十分であろう。
【0020】
組み付けが終了した後、並行したさらなる処理のために、個々のカードは好適なフレーム(フィッティングフレーム)に入れることができる。
【0021】
次いで、組み付けられた多層構造にプリプレグ層が設けられる。これは全部の領域の層であっても、組み付けられた部品の領域に凹部を有する層であってもよく、これらの組み合わせであってもよい。この層構造は、たとえば銅箔によって形成された最終層、さらには/あるいはいくつかの導電および絶縁層の連なりからなるPCB半完成品とともに押し付ける。これにより部品は積層される。最終層フィルムは約5μm〜約105μmの厚さとすることができるが、例外の場合には厚くすることができる。この箔、たとえば5又は7μmの厚さの箔は、しばしば脱離可能なより厚い支持箔とともに配置する。このタイプの薄い銅箔を使用すると、支持箔は押し付けの後に簡単に剥がすことができる。前記硬質の支持体により、全体の積層体は同様に硬質であり、剥離中に発生する力に耐える十分な剛性を有するからである。
【0022】
積層後、それ自体知られたプリント回路基板処理の手段によってさらに容易に処理できる硬質の基板が得られる。必要であれば、たとえば、レーザーの手段等の公知の技術を使用して、組み付けたチップ又は裏面にブラインドホールを設けることができる。本方法のこの段階において、部品に対して正確なレーザーホールの位置決めが必要であれば、作製しためっき位置合わせマーク又は作製した穴に頼ることが可能である。
【0023】
めっき層を構造化した後、既述した本発明に係る硬質の支持体の取り外しを最終的に行う。上述したように、これはたとえばアルカリエッチング処理とすることができる。この処理によって、銅のコーティングは攻撃されない、あるいは実質的に攻撃されない。純度の高い苛性ソーダもこの目的に使用することができる。本発明に係る硬質の支持体の取り外しを行った後、硬質の支持体上の当初電着した銅のコーティングが残る。そして、めっきされた再配線構造に比較して、この銅のコーティングは非常に薄く、たとえば、耐エッチングさえすることなく、非常に簡単に差動的にエッチングすることができる。また、その結果、組み込んだ導電パターン構造は露出し、したがって電着した銅層から電気的に分離される。
【0024】
上述した押し付けの工程の後、エッチング(硬質の支持体を取り外すため)及び任意でディファレンシャルエッチングを直接行うことができる。接触表面を増大させるために、この目的の部分をエッチング処理する間、適当なコーティング(フォトレジスト)により保護することができる。
【0025】
露出した導電路は、はんだストップラッカーを用いて、あるいは、プリプレグ層を押し付けることにより、部分的又は完全に保護することができる。これにより、プリント回路基板多層構造の抵抗は温度サイクルに関して上昇する。
【0026】
本発明を用いれば、プリント回路基板にさらに組み込みする、たとえばインターポーザのような特別に薄い部品パッケージを得ることができる。他の適用は、いわゆる可撓基板に配置するための、既に組み付けられた部品をもつ極薄の可撓性回路マウントの製造でありうる。
【0027】
最後に、極薄パッケージの製造に関して、本発明は、チップの“廃棄”シリコン、すなわち、有効でないチップ層が有効なチップ層になるまで除去されるという点で、組み付けたチップを機械的に及び/又は化学的に削剥する可能性を開くものである。この目的のため、有効なチップ層の側面を覆うのに十分な厚さを有する耐エッチング層を適用することができる。上に突き出ている有効でないチップ層はたとえば化学的エッチングで除去される。有効でないシリコン層の機械的除去も可能である。
【0028】
本発明のさらなる有利な点及び態様について本明細書及び図面により示される。
【0029】
前述した特徴及び後述される特徴は、記載された組み合わせの中だけで使用されるのではなく、本発明の範囲を超えないかぎり、他の組み合わせ又は単独で使用されうる。
【0030】
本発明は実施態様に基づいて図面に示され、図面を参照して以下に詳細に説明される。
【0031】
図1は、本発明を示すため、銅のコーティングを有する硬質の支持体の横断面側面図である。
【0032】
図2は、適用した導電パターン構造を有する図1の支持体を示す。
【0033】
図3は、高くした接続部を有する図2の支持体を示す。
【0034】
図4は、部品組み付け後の図2の支持体を示す。
【0035】
図5は、アンダーフィルの部品を有する図4の支持体を示す。
【0036】
図6は、挿入し、組み付けた個々のカードを有するフィッティングフレームの概略平面図である
【0037】
図7は、押し付ける前の図5の支持体構造を示す。
【0038】
図8は、押し付けた後の図7の支持体構造を示す。
【0039】
図9は、積層した支持フィルムを剥がした後の図8の支持体構造を示す。
【0040】
図10は、スルーめっきした図9の支持体構造を示す。
【0041】
図11は、硬質の支持体を除去した後の本発明の導体構造要素を示す。
【0042】
図12は、他の多層構造を有する図11の導体構造要素を示す。
【0043】
図13は、さらに他の多層構造を示す。
【0044】
図14は、はんだストップラッカーで保護された導体を有する本発明の導体構造要素の実施態様を示す。
【0045】
図15は、多層構造中に“部品ハウジング”として組み込みした本発明の導体構造要素の別の実施態様を示す。
【0046】
図16は、本発明の導体構造要素の別の実施態様を示す。
【0047】
図17は、可撓性基板上の本発明の極薄パッケージの横断面側面図である。
【0048】
図18及び18aは、有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。
【0049】
図19は、裏面薄化チップ、すなわち、有効でない層を除去したチップを備えた図18の導体構造要素を示す。
【0050】
図19aは、図19に対する他の実施態様であり、裏面薄化後において、より低く位置するチップを有する図18aの導体構造要素を示す。
【0051】
図20は、押し付け後の図19の導体構造要素を示す。図20aは、押し付け後の図19aの導体構造要素を示す。
【0052】
図21は、硬質の支持体の取り外しとディファレンシャルエッチングをした後の図20の導体構造要素を示す。
【0053】
本発明の方法について図面を参照して説明する。図面に示された事例はきわめて概略であり、特にスケールは実際のものでない。
【0054】
図1は、本質的にブロック形状の形態を有し、特に少なくとも1つの平坦面を有する硬質の支持体12の横断面側面図である。硬質の支持体12は、多層構造に適用するための基礎として、本発明に従って使用される。硬質の支持体は、既に述べたように、該支持体に適用される薄膜のさらなる処理の間に、層構造の望ましくない屈曲を可能な限り回避するため、十分に硬質の材料からなる。
【0055】
本発明の硬質の支持体は、その上に適用される銅層に損傷を与えることなく取り外すことができる物質特性をもつ必要がある。たとえば、硬質の支持体は、アルミニウムのような両性金属、又は適切なアルミニウム合金などの支持体とする。
【0056】
銅のコーティング14は支持体上に電着される。該当する場合には、これは、硬質の支持体の予備処理、たとえば、アルミニウムの場合における、通常の亜鉛酸塩処理を必要とする。
【0057】
次の工程では、電着した銅のコーティング14上に導電パターン処理を行う。すなわち、たとえばいわゆるパターンめっき処理において、導電パターン構造16がフォトリソグラフィーにより適用される。
【0058】
部品のための接触表面18は、該当する場合は選択めっきにより、導電パターン構造16上に形成される。いくつかのケースでは、それには貴金属のコーティングが施される(Au、Ag、NiPdAuなど)。
【0059】
たとえば、Au、Ag、Niなどのエッチレジストバリヤー層(図示せず)を、銅のコーティング14と導電パターン構造16の間に設けることができる。
【0060】
部品のための接触表面は、部品接触部を備えた、あるいは備えていない柱状体18’として設計することができる。導電パターン構造からの距離が大きくなるため、後の使用において部品と導電構造の接続信頼性が増大し、また、ウエハの作製が容易になる。通常は、このタイプの柱状構造を薄層上に形成することは非常に問題がある。本発明を用いれば、最も薄い層にでさえ、部品のためのこのような接触バンプを設けることが可能である。
【0061】
次の工程では、導電パターン構造に部品20、たとえばチップ又は他の従来の能動及び/又は受動素子を配置させる。硬質の支持体20により、配置させるための硬質で平坦な表面が提供されるため、本発明においては、薄い導電パターンの層の上への組み付けについても非常に簡単に設計される。組み付け作業の前に、大きな形態で存在する硬質の支持体20は“分割”又は“個別化”、すなわち、該形態を個々のカードの形態、たとえば、いわゆる“ユーロカード”にすること、を行うことができる。図6は、部品20とともに組み付けた、挿入された個々のカードCを有するフィッティングフレーム100の例を示した概略平面図である。
【0062】
図7で概略的に示されているように、接着層、プリプレグ層などのような押し付け層が多層構造の押し付けに適用される(それ自体知られた方法で)前に、組み付けた部品の、全体又は一部に適切な材料(図5の参照番号22)でそれ自体知られた方法によりアンダーフィルを施すことができる。導電パターン構造16の組み付けに応じて、全部の領域のプリプレグ、又は図7に示されているように、部品20を収容する凹部26を有する第1のプリプレグ層24及びその上に第2の全体の領域のプリプレグ層28を適用することができる。この作業により、部品20の周囲にキャビティが形成される。その他、キャビティが既に形成されているノンスルーの凹部を有するプリプレグ層を使用することができる。部品の形状に応じて、全体の領域のプリプレグ層28を省略することもできる。全体の構造が押し付けられる前に、それ自体知られた方法で銅のフィルムFをプリプレグ層28又は24の上に適用することができる。プリプレグ層の代わりに、レジン被覆銅箔、いわゆるRCC箔(レジン被覆銅)又はRCF(レジン被覆箔)を使用することができる。この場合、部品の形状に応じて、キャビティの形成を省略することができる。プリプレグのキャビティ又は開口又は凹部26の使用を省略できるようにするため、スペースの液体コーティングを適用することにより平坦構造を得て、その基板上にさらなるプリプレグを形成することが同様に考えられる。
【0063】
図8は、レジン層28’に(形状に合うようにして)組み込まれた部品20を確実に押し付けた後の多層構造を示す。レジン層28’は、押し付け中は液体化し、続いて再び固体化するプリプレグ層24、28から作製される。そこに示された実施態様においては、銅箔Fには、たとえばクロム層で分離された、いくぶん厚い支持箔30(約70μmの厚さ)が含まれており、その箔上には、より薄いベース銅箔31(約7μmの厚さ)が適用されている。銅箔Fは、レジン層28’の方向に向いたより薄いベース銅箔31とともに適用される。
【0064】
次の工程では、(もし存在するのであれば)支持箔30を剥がす(図9参照)。このことは支持体12が硬質構造であるため問題がないことが同様に判明している。硬質構造でなければ、薄い層から支持箔を容易に剥がすことは困難となるであろう。支持箔30を剥がした後、それよりずっと薄いベース銅箔31は多層構造に残る。硬質な支持体12を取り除く前に、本発明に係る多層構造のためにさらなる処理の可能性が開かれる。
【0065】
図10は、接触のために、たとえば部品20の平面上にブラインドホール36を、及び/又は導電パターン構造16上にブラインドホール34を生成する可能性について示している。このために、チップ又は部品20は電気めっき適合表面を有するべきである。穴あけをたとえばレーザードリルで行い、続いて、めっきにより連続した銅層32(銅層32は積層ベース銅箔31とその上に電着した銅からなる)を生成することができる。示された実施態様では、部品20と接触するためのブラインドホール36は完全に銅で充填されているのに対し、導電路と接触するためのブラインドホール34の壁は銅でコーティングされている。
【0066】
次の工程では(図11参照)、硬質な支持体12は除去される。これは、適切な溶媒中で硬質な支持体12を溶解又はエッチングすることによって行う。アルミニウムの場合は、これはたとえば苛性ソーダである。必要であれば、硬質な支持体12を除去する前に、“ベース銅”、
すなわち、硬質な支持体12の裏面上(図示しているように)の該支持体12の銅めっき14をエッチングするためのエッチング工程、続いて、硬質な支持体12の選択的なエッチングを行い、そして最後に多層構造の裏面にある銅コーティング14をたとえばディファレンシャルエッチングで除去し、導電パターン構造16を露出させる。この間に、銅層32の個々のポイント(参照番号38参照)及び銅層14の個々のポイント(図示せず)についても選択的にエッチングすることができる。
【0067】
ここで“ディファレンシャルエッチング”とは、エッチング溶媒が銅(ここでは、銅コーティング14)を溶解するが、それによって、下層にある構造(ここでは、導電パターン構造16)を除去しないか、又は、ほんのわずか除去するエッチング処理を意味する。これにはエッチング深さの正確な制御が必要であり、これにより、エッチレジストを使用することなく、最上層の除去が可能になる。もしも、たとえば約5μmの(最上)層(銅コーティング14)を除去する場合は、約7μmの深さにディファレンシャルエッチングで行い、次いで、最上層を完全に除去し、下層(導電パターン構造)を厚さ約2μmに低減させる。
生成される構造(“パッケージ”)は、硬質な支持体12を除去した後であっても、さらに処理、たとえばドリル加工(レーザー、機械的、プラズマ)及びそれに続く銅によるめっきの手段で、スルーめっき40を生成する処理、を施すことができる。
【0068】
本発明においては、銅コーティング14を除去した後、導電パターン構造16をレジン層28’に組み込む。すなわち、該層は突き出ていない状態である。これは、これらの“沈められた”パターン構造の至るところ、又は選択的に銅層42を付加的に適用し、また、所望するポイントで外に出た導体44を形成する可能性を開く(図12、13参照)。層42のめっきは、銅コーティング14の除去及び/又は可能なディファレンシャルエッチングの前に行う。はんだストップラッカー46によって露出した導体は保護することができる(図14参照)。銅コーティング14(及び任意にその上にめっきされた銅層42)の少なくとも部分的除去のため、介在性の銅被覆領域(銅コーティング14及び任意で銅層42)はエッチングされているという点で、導電パターン構造16は“露出”、すなわち、順番16−14−42の層をもつ導電パターン構造が再び見えるようになる。導電構造の層に要求されている厚さに応じて、実際の導電パターン構造16上のコーティング(14;42)について少なくとも部分的にエッチング及び/又はさらなるめっきを行うこともできる(たとえば、前述の外に出た導体の場合)。
【0069】
図15は、本発明の別の適用の場を示している。ここでは、本発明により、プレハブの部品70(破線により図示)はプリント回路基板Bの多層構造に積層されている。プリント回路基板Bへの電気的接続はこの目的のために設けられた位置において導電パターン構造16にドリル穴を設け、回路基板の従来技術である処理方法を用いてこのボアホールを金属化して得られる(銅層48)。スルーめっき40の導電パターン構造16への信頼性のある金属接続を確実にするため、それは純銅で構成することが好ましい。RU2291589 C2に開示された層の順序はこのタイプの処理に適切ではない。
【0070】
図16は、付加的な層(たとえばFR−4又はRCC層28”)が積層され、対応するスルーめっき52を有する対応する付加的な導電路50の平面を形成することができる別の実施態様を示す。それによって変動温度応力に曝されたとき、前記構造の信頼性を上昇させることができる。
【0071】
図17は、本発明における、いわゆる可撓基板60上の極薄パッケージ10を示す。可撓基板PCBと薄い部品の導電パターン構造16の間の電気的接続は、この場合、金属化された穴62を介して達成される。金属化された穴62は、たとえばレーザー侵食によって生成され、従来の金属化処理の手段によって銅めっきされている。これを達成するため、極薄パッケージ10を可撓基板60と積層して接着し、続いて、穴62を形成して金属化する。このように、導体構造要素10と可撓基板60との間の電気的接続は、穴62の金属化を通じてなされる。これらの穴62(図示)は、導電路16に延びるブラインドホールとして設計することができる。しかしながら、スルーホールとして設計することもできる。これにより、本発明に従い、ハンダ付けする必要のない電子組立品となる。
【0072】
図18は、硬質な支持体12を除去する前の、本発明に係る多層構造の他の実施態様を示す。前述した態様とは異なり、図18に示す多層構造は、1つの層にエッチレジスト54が適用されている。エッチレジスト層54は、その切断された縁の周囲、すなわち、層遷移領域の位置において、チップ20の底の有効な層20.1を覆うように(図示)、その高さが選択される。これは、有効な及び有効でない層が接触するチップ20の位置(図18に示す破線)を意味する。エッチレジスト層54は、チップ20の少なくともこの位置まで横を覆うのに十分な厚さで適用する。しかしながら、層遷移領域よりも高い位置でチップを横で覆うように厚く適用することもできる。
【0073】
エッチレジストとしては、エッチング処理に一時的に使用され、その後再び除去される材料を使用することができ、あるいは、エッチング抵抗性であって、かつ、材料特性により、構造で保持される材料が使用される。
【0074】
次の工程においては、エッチレジスト54の先に突き出ており、有効な層20.1(図18に図示)の上にあるチップ20の上方にある有効でない層20.2が除去される。これは機械的及び/又は化学的に行うことができる。極薄のチップが本質的かつ必須な層だけを有するように、チップ20の下方にある有効な層20.1だけ、任意に有効でない層20.2の薄い残部がとどまる(図19参照)。本発明の方法によれば、極薄のチップの組み付けはかなり簡略化することができる。その理由は、組み付けされていない状態、すなわち、組み付け前に薄化された場合、該チップはカーブをかなり形成するため、組み付け処理には、かなりの努力のみにより成功できるからである。エッチレジスト層54の存在は、有効でない層20.2の化学的除去を自然に連想させる。これはエッチングの手段によって実施される。チップ20の有効な層20.1と有効でない層20.2(シリコン)の間に、耐エッチング材料からなる層21(本来的に図18の破線に該当し、前述した層遷移領域を表す。)が設けられ、これにより、耐エッチング層21に達すると、エッチング処理が自動的に終了するため、エッチング処理が容易化される。このように有効な層20.1にまで浸食されたチップ20は、上述した耐エッチング層54がチップ20の有効な層20.1より高く適用された場合は(図18a参照)、エッチレジスト層54の表面と平らに接合するか、又はいくぶんそれよりも低く配置されうる。その他、図18a及び図19a、20aに示されているように、エッチレジスト層54はチップにアンダーフィルを施すのに使用することができ、あるいは、分離して設けられたアンダーフィルとの組み合わせで使用することができる(図18、19、20の参照番号22)。
【0075】
チップ20の有効でない層20.2が除去された後(図19)、図20からわかるように、与えられた構造は、プリプレグ層56で被覆し、押し付け/積層することができる。任意に、その上に適用される銅箔Fをそれとともに押し付けることができる。図19a、20aはそれぞれ、エッチレジスト層54の位置に比較して低い位置にある化学的に裏面薄化したチップ20の態様を示す。
【0076】
次の工程において(図21参照)、硬質な支持体12の取り外し、銅コーティング14のディファレンシャルエッチング、及び任意に他の処理が行われる(図11〜17と関連して前述したように、すなわち、たとえば、接続及び/又はスルーめっき、多層構造の積層、インターポーザとしての使用等)。
【0077】
他の例として、図20に示した構造は、2つの硬質な支持体がそれぞれ外側になり(図の上面及び底面)、最後に従来のエッチング処理で溶解又は取り除くことができるように、硬質な支持体を取り除く前に多層構造内に挿入することもでき、あるいは、サンドイッチ構造で硬質な支持体を有する本発明に係る他の多層構造と圧縮することもできる。取り除く処理を行う前に、他の処理のための他の手段を施すことができる。
【0078】
他の例として、最初に硬質な支持体12を取り除くことができ、次いで、プリント回路基板に積層される。浸触されたチップ20はエッチレジスト層54の表面と同一面、又は任意にいくぶん低く配置しているため、プリプレグの多層の穴の形成は省略することができる。
【0079】
本発明に従った裏面薄化のため、チップの厚さ、すなわちチップの高さは、有効な層20.1に制限することができ、したがって、チップのデザインに応じて、約10μmと非常に薄い。図21に示された多層構造の全体の厚さ約100μmは、こうして達成される。
【0080】
チップ20の裏から有効でないシリコン(層20.2)を取り除くことは、チップ20自体を改変して製造することにより容易に行うことができる。第1の有効な層20.1を作製する前に、エッチレジスト層54をウエハ上に堆積させる。続いて、エピタキシャル層をこのエッチレジスト層上に堆積させ、次いで、有効な層20.1を形成させる。ウエハは、有効な層20.1のための支持体として使用される。
【0081】
本発明に従って、このように支持体上に作製されたチップの組み付け後(及び図15に関連して前述した調製)、シリコン支持体はエッチング溶媒で完全にエッチング除去することができる。
【技術分野】
【0001】
本発明は、導体構造要素及び導体構造要素を製造するための方法に関する。
【背景技術】
【0002】
特許文献1により、スルーめっきプリント回路基板の製造方法が知られている。該方法では、17μm未満の厚さの薄い銅層が、200μm未満の厚さのアルミニウムの仮の支持体上に電着により形成される。次いで、ガラス繊維で補強されたエポキシ樹脂の最終的な絶縁基板が銅層上に適用されて、多層構造は積層、圧縮され、アルミニウムからなる仮の支持体、すなわち補助の支持体は、たとえば剥離、エッチングによって除去される。次いで、このようにして得られた製品に、所望する電子回路図に相当するエッチレジストを施し、被覆されていない部分の薄い銅層はエッチングによって除去される。エッチレジストを溶解した後、最終のプリント回路が得られる。
【0003】
特許文献2により、電気的に絶縁層及び/又は導電層を備えるいくつかの層からなる積層スタックと、積層スタック内部に存在する、少なくとも1つの受動的又は能動的な電気部品とを含み、挿入材が積層スタック内部に配置されて、積層スタックの表面外側の部分領域にだけ横方向に延び、配線基板層を有し、その上に電気部品が取り付けられる多層プリント回路基板構造が知られている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】DE 2 242 132 B2
【特許文献2】DE 10 2005 032489 B3
【発明の概要】
【発明が解決しようとする課題】
【0005】
以上に鑑み、本発明は、請求項1に記載の特徴を有する導体構造要素を製造するための方法及び請求項9に記載の特徴を有する導体構造要素を提案する。
【課題を解決するための手段】
【0006】
本発明は、可能な限り薄い導体構造要素(たとえば、特許文献2により既知となっている、いわゆるインターポーザでもありうる)の製造において、硬質な支持体を使用し、該支持体の上には銅のコーティングが接着的に電着され、その上に導電パターン構造、次いでおそらくは部品の組み付けが行われるという基本的なコンセプトに基づいている。こうして製造された中間の製品は、少なくとも1つの電気絶縁層で絶縁され、次いで、前記硬質な支持体は取り外され、前記導電パターン構造の露出(電気的分離)が生じるように、前記硬質な支持体の銅のコーティングは除去される。
【0007】
本発明の範囲内において、用語“導体構造要素”は、少なくとも1つの導電パターン構造の面を有する、あらゆるタイプの二層又は多層の構造体を意味する。これには、組み付けした又は組み付けしていないプリント回路基板又はプリント回路基板部品、二層構造体、プレハブの多層プリント回路基板構造体の“部品ハウジング”として使用するためのインターポーザなどが含まれる。
【発明の効果】
【0008】
本発明の方法は、極度に薄くて非常に微細な導電パターン構造要素及び多層構造の製造を可能にする。なぜなら、はんだ付け、組み付け、エッチング、スルーめっきなどの工程を含む本製造方法は、硬質な支持体にしっかりと接合した銅層上で行われ、したがって、大きな困難なく実施できるからである。
【図面の簡単な説明】
【0009】
【図1】本発明を示すため、銅のコーティングを有する硬質の支持体の横断面側面図である。
【図2】導電パターン構造を適用した図1の支持体を示す。
【図3】高くした接続部を有する図2の支持体を示す。
【図4】部品組み付け後の図2の支持体を示す。
【図5】アンダーフィルの部品を有する図4の支持体を示す。
【図6】挿入し、組み付けた個々のカードを有するフィッティングフレームの概略平面図である。
【図7】押し付ける前の図5の支持体構造を示す。
【図8】押し付けた後の図7の支持体構造を示す。
【図9】積層した支持フィルムを剥がした後の図8の支持体構造を示す。
【図10】スルーめっきした図9の支持体構造を示す。
【図11】硬質の支持体を除去した後の本発明の導体構造要素を示す。
【図12】他の多層構造を有する図11の導体構造要素を示す。
【図13】さらに他の多層構造を示す。
【図14】はんだストップラッカーで保護された導体を有する本発明の導体構造要素の実施態様を示す。
【図15】多層構造中に“部品ハウジング”として組み込みした本発明の導体構造要素の別の実施態様を示す。
【図16】本発明の導体構造要素の別の実施態様を示す。
【図17】可撓性基板上の本発明の極薄パッケージの横断面側面図である。
【図18】有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。
【図18a】有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。
【図19】裏面薄化チップ、すなわち、有効でない層を除去したチップを備えた図18の導体構造要素を示す。
【図19a】図19に対する他の実施態様であり、より低く配置されたチップを有する図18aの導体構造要素を示す。
【図20】押し付け後の図19の導体構造要素を示す。
【図21】硬質の支持体の取り外しとディファレンシャルエッチングをした後の図20の導体構造要素を示す。
【発明を実施するための形態】
【0010】
前記硬質な支持体の取り外しは、たとえば化学的、物理的又は機械的な取り外し又は除去とすることができる。たとえば、硬質な支持体は、銅を攻撃しない基礎溶媒に溶解することができる両性金属又は金属からなる。したがって、硬質な支持体の材料として、たとえば、アルミニウム又はアルミニウム合金を使用することができる。硬質な支持体の取り外しは、該支持体に電着した銅のコーティングが攻撃されることなく、苛性ソーダによるエッチングで行うことができる。他の両性金属又は金属も同様に使用することができる。これらは当業者にとって公知のことである(たとえば亜鉛)。さらなる可能性は、たとえば粉砕のように機械的に除去することができる支持体を使用することである。
【0011】
用語“硬質な支持体”は、当業者に対し、導電パターン構造の作製及び部品の組み付けを含むその後のさらなる処理及び作業の間に、層構造の望ましくない屈曲が生じないということを確実にするため、十分な厚さの支持体材料を使用することを教示する。アルミニウムの硬質な支持体を使用するのであれば、層の厚さがたとえば約500μm〜1000μmであると、上記のことを達成することができる。もちろん、より厚い層も使用することができるが、経済的に不利になるかもしれない。いくぶん薄い層、可能であれば約350μm〜400μmの厚さの使用も考えられるが、このタイプの厚さの層にすると、処理中にわずかな屈曲が起こるリスクが生じる。各ケースにおいて、厚さは、使用されるフォーマットサイズに適合される。他の材料を選択した場合、層の厚さはそれに応じて変更する。
【0012】
硬質な支持体に電着する銅のコーティングは、典型的には約2μm〜約7μmの間の厚さを有する。電着する銅のコーティングを適用する前に、当業者によく知られた、硬質な支持体の前処理が必要でありうる(たとえば、アルミニウムを使用するのであれば、慣用的な亜鉛酸塩処理)。硬質な支持体の表面領域の全体又は少なくとも導電パターン構造の適用を意図された硬質な支持体の表面領域に行われる、硬質な支持体への銅のコーティングにより、めっきができる表面が形成され、該表面は通常使用される該処理化学品と適合する。
【0013】
導電パターン構造の適用は当業者に既知である従来の方法、たとえばパターンめっき法に従って行う(導体経路構造)。めっきは、いわゆる位置合わせマーク(register marks)の適用を含むこともできる。位置合わせマークの代わりに、組み付け中、その後のアライメントのためにホールを設けることもできる。
【0014】
めっき導電パターン層の下にエッチング抵抗性金属層を任意に設けることができる。
【0015】
めっき層には貴金属コーティングのようなコーティングを部品接触部上に設けることができる。
【0016】
最初のめっきに引き続いて(すなわち、最初の導電パターン構造)、層に異なる銅層の厚さを生じさせるために、標的とするやり方で、個々の領域を他の領域よりも多くめっきを行う、さらなる好適な処理ステップ(たとえば光学処理)を行うことができる。この処理は、厚い銅層を設けて、エッチング処理の手段によって部分的に薄くすることを教示する従来技術とは異なる。
【0017】
部品の組み付けに先立って、いわゆる製造時の形態である、硬質で大面積の支持体(製造時の形態)から、より小さな形態サイズ(個々のカードサイズ)への分割を行うことができる。いわゆる個々のカード形態は、標準的な組み付けにおいて扱うことができる形態である。これは標準的な処理の範囲内において部品の組み付けを容易にする。これは本発明において、硬質な支持体が硬質で平坦な基板であることを保証しており、また、組み付けの結果に好ましくない影響を与えない程度に、処理中の起こりうる基板の屈曲を最小化しているため可能となる。組み付けする典型的な部品には、とりわけ(被覆していない)シリコンチップ、受動素子(C、R、L、すなわちコンデンサ、レジスタ、コイル又はインダクタンスコイル)だけでなく、たとえば、インレー又は挿入材(前述の特許文献2を参照)が含まれる。
【0018】
前記プリント回路基板多層構造のさらなる処理又は作業の範囲内において使用される、さらなる構造的及び/又は接合的技術は、たとえばフリップチップはんだ形成、Auスタッドバンプの適用、ACA/ICAボンディング等である。
【0019】
組み付け後、いわゆるアンダーフィルを施す工程、すなわち、組み付けた部品の少なくとも1つにアンダーフィルを施す工程を任意に行うことができる。しかしながら、多くの適用においては、今なお使用されているプリプレグレジンの層は、部品又はチップの下の領域を充填するには十分であろう。
【0020】
組み付けが終了した後、並行したさらなる処理のために、個々のカードは好適なフレーム(フィッティングフレーム)に入れることができる。
【0021】
次いで、組み付けられた多層構造にプリプレグ層が設けられる。これは全部の領域の層であっても、組み付けられた部品の領域に凹部を有する層であってもよく、これらの組み合わせであってもよい。この層構造は、たとえば銅箔によって形成された最終層、さらには/あるいはいくつかの導電および絶縁層の連なりからなるPCB半完成品とともに押し付ける。これにより部品は積層される。最終層フィルムは約5μm〜約105μmの厚さとすることができるが、例外の場合には厚くすることができる。この箔、たとえば5又は7μmの厚さの箔は、しばしば脱離可能なより厚い支持箔とともに配置する。このタイプの薄い銅箔を使用すると、支持箔は押し付けの後に簡単に剥がすことができる。前記硬質の支持体により、全体の積層体は同様に硬質であり、剥離中に発生する力に耐える十分な剛性を有するからである。
【0022】
積層後、それ自体知られたプリント回路基板処理の手段によってさらに容易に処理できる硬質の基板が得られる。必要であれば、たとえば、レーザーの手段等の公知の技術を使用して、組み付けたチップ又は裏面にブラインドホールを設けることができる。本方法のこの段階において、部品に対して正確なレーザーホールの位置決めが必要であれば、作製しためっき位置合わせマーク又は作製した穴に頼ることが可能である。
【0023】
めっき層を構造化した後、既述した本発明に係る硬質の支持体の取り外しを最終的に行う。上述したように、これはたとえばアルカリエッチング処理とすることができる。この処理によって、銅のコーティングは攻撃されない、あるいは実質的に攻撃されない。純度の高い苛性ソーダもこの目的に使用することができる。本発明に係る硬質の支持体の取り外しを行った後、硬質の支持体上の当初電着した銅のコーティングが残る。そして、めっきされた再配線構造に比較して、この銅のコーティングは非常に薄く、たとえば、耐エッチングさえすることなく、非常に簡単に差動的にエッチングすることができる。また、その結果、組み込んだ導電パターン構造は露出し、したがって電着した銅層から電気的に分離される。
【0024】
上述した押し付けの工程の後、エッチング(硬質の支持体を取り外すため)及び任意でディファレンシャルエッチングを直接行うことができる。接触表面を増大させるために、この目的の部分をエッチング処理する間、適当なコーティング(フォトレジスト)により保護することができる。
【0025】
露出した導電路は、はんだストップラッカーを用いて、あるいは、プリプレグ層を押し付けることにより、部分的又は完全に保護することができる。これにより、プリント回路基板多層構造の抵抗は温度サイクルに関して上昇する。
【0026】
本発明を用いれば、プリント回路基板にさらに組み込みする、たとえばインターポーザのような特別に薄い部品パッケージを得ることができる。他の適用は、いわゆる可撓基板に配置するための、既に組み付けられた部品をもつ極薄の可撓性回路マウントの製造でありうる。
【0027】
最後に、極薄パッケージの製造に関して、本発明は、チップの“廃棄”シリコン、すなわち、有効でないチップ層が有効なチップ層になるまで除去されるという点で、組み付けたチップを機械的に及び/又は化学的に削剥する可能性を開くものである。この目的のため、有効なチップ層の側面を覆うのに十分な厚さを有する耐エッチング層を適用することができる。上に突き出ている有効でないチップ層はたとえば化学的エッチングで除去される。有効でないシリコン層の機械的除去も可能である。
【0028】
本発明のさらなる有利な点及び態様について本明細書及び図面により示される。
【0029】
前述した特徴及び後述される特徴は、記載された組み合わせの中だけで使用されるのではなく、本発明の範囲を超えないかぎり、他の組み合わせ又は単独で使用されうる。
【0030】
本発明は実施態様に基づいて図面に示され、図面を参照して以下に詳細に説明される。
【0031】
図1は、本発明を示すため、銅のコーティングを有する硬質の支持体の横断面側面図である。
【0032】
図2は、適用した導電パターン構造を有する図1の支持体を示す。
【0033】
図3は、高くした接続部を有する図2の支持体を示す。
【0034】
図4は、部品組み付け後の図2の支持体を示す。
【0035】
図5は、アンダーフィルの部品を有する図4の支持体を示す。
【0036】
図6は、挿入し、組み付けた個々のカードを有するフィッティングフレームの概略平面図である
【0037】
図7は、押し付ける前の図5の支持体構造を示す。
【0038】
図8は、押し付けた後の図7の支持体構造を示す。
【0039】
図9は、積層した支持フィルムを剥がした後の図8の支持体構造を示す。
【0040】
図10は、スルーめっきした図9の支持体構造を示す。
【0041】
図11は、硬質の支持体を除去した後の本発明の導体構造要素を示す。
【0042】
図12は、他の多層構造を有する図11の導体構造要素を示す。
【0043】
図13は、さらに他の多層構造を示す。
【0044】
図14は、はんだストップラッカーで保護された導体を有する本発明の導体構造要素の実施態様を示す。
【0045】
図15は、多層構造中に“部品ハウジング”として組み込みした本発明の導体構造要素の別の実施態様を示す。
【0046】
図16は、本発明の導体構造要素の別の実施態様を示す。
【0047】
図17は、可撓性基板上の本発明の極薄パッケージの横断面側面図である。
【0048】
図18及び18aは、有効なチップ層の側面が永久エッチレジストで保護された本発明の導体構造要素の横断面側面図である。
【0049】
図19は、裏面薄化チップ、すなわち、有効でない層を除去したチップを備えた図18の導体構造要素を示す。
【0050】
図19aは、図19に対する他の実施態様であり、裏面薄化後において、より低く位置するチップを有する図18aの導体構造要素を示す。
【0051】
図20は、押し付け後の図19の導体構造要素を示す。図20aは、押し付け後の図19aの導体構造要素を示す。
【0052】
図21は、硬質の支持体の取り外しとディファレンシャルエッチングをした後の図20の導体構造要素を示す。
【0053】
本発明の方法について図面を参照して説明する。図面に示された事例はきわめて概略であり、特にスケールは実際のものでない。
【0054】
図1は、本質的にブロック形状の形態を有し、特に少なくとも1つの平坦面を有する硬質の支持体12の横断面側面図である。硬質の支持体12は、多層構造に適用するための基礎として、本発明に従って使用される。硬質の支持体は、既に述べたように、該支持体に適用される薄膜のさらなる処理の間に、層構造の望ましくない屈曲を可能な限り回避するため、十分に硬質の材料からなる。
【0055】
本発明の硬質の支持体は、その上に適用される銅層に損傷を与えることなく取り外すことができる物質特性をもつ必要がある。たとえば、硬質の支持体は、アルミニウムのような両性金属、又は適切なアルミニウム合金などの支持体とする。
【0056】
銅のコーティング14は支持体上に電着される。該当する場合には、これは、硬質の支持体の予備処理、たとえば、アルミニウムの場合における、通常の亜鉛酸塩処理を必要とする。
【0057】
次の工程では、電着した銅のコーティング14上に導電パターン処理を行う。すなわち、たとえばいわゆるパターンめっき処理において、導電パターン構造16がフォトリソグラフィーにより適用される。
【0058】
部品のための接触表面18は、該当する場合は選択めっきにより、導電パターン構造16上に形成される。いくつかのケースでは、それには貴金属のコーティングが施される(Au、Ag、NiPdAuなど)。
【0059】
たとえば、Au、Ag、Niなどのエッチレジストバリヤー層(図示せず)を、銅のコーティング14と導電パターン構造16の間に設けることができる。
【0060】
部品のための接触表面は、部品接触部を備えた、あるいは備えていない柱状体18’として設計することができる。導電パターン構造からの距離が大きくなるため、後の使用において部品と導電構造の接続信頼性が増大し、また、ウエハの作製が容易になる。通常は、このタイプの柱状構造を薄層上に形成することは非常に問題がある。本発明を用いれば、最も薄い層にでさえ、部品のためのこのような接触バンプを設けることが可能である。
【0061】
次の工程では、導電パターン構造に部品20、たとえばチップ又は他の従来の能動及び/又は受動素子を配置させる。硬質の支持体20により、配置させるための硬質で平坦な表面が提供されるため、本発明においては、薄い導電パターンの層の上への組み付けについても非常に簡単に設計される。組み付け作業の前に、大きな形態で存在する硬質の支持体20は“分割”又は“個別化”、すなわち、該形態を個々のカードの形態、たとえば、いわゆる“ユーロカード”にすること、を行うことができる。図6は、部品20とともに組み付けた、挿入された個々のカードCを有するフィッティングフレーム100の例を示した概略平面図である。
【0062】
図7で概略的に示されているように、接着層、プリプレグ層などのような押し付け層が多層構造の押し付けに適用される(それ自体知られた方法で)前に、組み付けた部品の、全体又は一部に適切な材料(図5の参照番号22)でそれ自体知られた方法によりアンダーフィルを施すことができる。導電パターン構造16の組み付けに応じて、全部の領域のプリプレグ、又は図7に示されているように、部品20を収容する凹部26を有する第1のプリプレグ層24及びその上に第2の全体の領域のプリプレグ層28を適用することができる。この作業により、部品20の周囲にキャビティが形成される。その他、キャビティが既に形成されているノンスルーの凹部を有するプリプレグ層を使用することができる。部品の形状に応じて、全体の領域のプリプレグ層28を省略することもできる。全体の構造が押し付けられる前に、それ自体知られた方法で銅のフィルムFをプリプレグ層28又は24の上に適用することができる。プリプレグ層の代わりに、レジン被覆銅箔、いわゆるRCC箔(レジン被覆銅)又はRCF(レジン被覆箔)を使用することができる。この場合、部品の形状に応じて、キャビティの形成を省略することができる。プリプレグのキャビティ又は開口又は凹部26の使用を省略できるようにするため、スペースの液体コーティングを適用することにより平坦構造を得て、その基板上にさらなるプリプレグを形成することが同様に考えられる。
【0063】
図8は、レジン層28’に(形状に合うようにして)組み込まれた部品20を確実に押し付けた後の多層構造を示す。レジン層28’は、押し付け中は液体化し、続いて再び固体化するプリプレグ層24、28から作製される。そこに示された実施態様においては、銅箔Fには、たとえばクロム層で分離された、いくぶん厚い支持箔30(約70μmの厚さ)が含まれており、その箔上には、より薄いベース銅箔31(約7μmの厚さ)が適用されている。銅箔Fは、レジン層28’の方向に向いたより薄いベース銅箔31とともに適用される。
【0064】
次の工程では、(もし存在するのであれば)支持箔30を剥がす(図9参照)。このことは支持体12が硬質構造であるため問題がないことが同様に判明している。硬質構造でなければ、薄い層から支持箔を容易に剥がすことは困難となるであろう。支持箔30を剥がした後、それよりずっと薄いベース銅箔31は多層構造に残る。硬質な支持体12を取り除く前に、本発明に係る多層構造のためにさらなる処理の可能性が開かれる。
【0065】
図10は、接触のために、たとえば部品20の平面上にブラインドホール36を、及び/又は導電パターン構造16上にブラインドホール34を生成する可能性について示している。このために、チップ又は部品20は電気めっき適合表面を有するべきである。穴あけをたとえばレーザードリルで行い、続いて、めっきにより連続した銅層32(銅層32は積層ベース銅箔31とその上に電着した銅からなる)を生成することができる。示された実施態様では、部品20と接触するためのブラインドホール36は完全に銅で充填されているのに対し、導電路と接触するためのブラインドホール34の壁は銅でコーティングされている。
【0066】
次の工程では(図11参照)、硬質な支持体12は除去される。これは、適切な溶媒中で硬質な支持体12を溶解又はエッチングすることによって行う。アルミニウムの場合は、これはたとえば苛性ソーダである。必要であれば、硬質な支持体12を除去する前に、“ベース銅”、
すなわち、硬質な支持体12の裏面上(図示しているように)の該支持体12の銅めっき14をエッチングするためのエッチング工程、続いて、硬質な支持体12の選択的なエッチングを行い、そして最後に多層構造の裏面にある銅コーティング14をたとえばディファレンシャルエッチングで除去し、導電パターン構造16を露出させる。この間に、銅層32の個々のポイント(参照番号38参照)及び銅層14の個々のポイント(図示せず)についても選択的にエッチングすることができる。
【0067】
ここで“ディファレンシャルエッチング”とは、エッチング溶媒が銅(ここでは、銅コーティング14)を溶解するが、それによって、下層にある構造(ここでは、導電パターン構造16)を除去しないか、又は、ほんのわずか除去するエッチング処理を意味する。これにはエッチング深さの正確な制御が必要であり、これにより、エッチレジストを使用することなく、最上層の除去が可能になる。もしも、たとえば約5μmの(最上)層(銅コーティング14)を除去する場合は、約7μmの深さにディファレンシャルエッチングで行い、次いで、最上層を完全に除去し、下層(導電パターン構造)を厚さ約2μmに低減させる。
生成される構造(“パッケージ”)は、硬質な支持体12を除去した後であっても、さらに処理、たとえばドリル加工(レーザー、機械的、プラズマ)及びそれに続く銅によるめっきの手段で、スルーめっき40を生成する処理、を施すことができる。
【0068】
本発明においては、銅コーティング14を除去した後、導電パターン構造16をレジン層28’に組み込む。すなわち、該層は突き出ていない状態である。これは、これらの“沈められた”パターン構造の至るところ、又は選択的に銅層42を付加的に適用し、また、所望するポイントで外に出た導体44を形成する可能性を開く(図12、13参照)。層42のめっきは、銅コーティング14の除去及び/又は可能なディファレンシャルエッチングの前に行う。はんだストップラッカー46によって露出した導体は保護することができる(図14参照)。銅コーティング14(及び任意にその上にめっきされた銅層42)の少なくとも部分的除去のため、介在性の銅被覆領域(銅コーティング14及び任意で銅層42)はエッチングされているという点で、導電パターン構造16は“露出”、すなわち、順番16−14−42の層をもつ導電パターン構造が再び見えるようになる。導電構造の層に要求されている厚さに応じて、実際の導電パターン構造16上のコーティング(14;42)について少なくとも部分的にエッチング及び/又はさらなるめっきを行うこともできる(たとえば、前述の外に出た導体の場合)。
【0069】
図15は、本発明の別の適用の場を示している。ここでは、本発明により、プレハブの部品70(破線により図示)はプリント回路基板Bの多層構造に積層されている。プリント回路基板Bへの電気的接続はこの目的のために設けられた位置において導電パターン構造16にドリル穴を設け、回路基板の従来技術である処理方法を用いてこのボアホールを金属化して得られる(銅層48)。スルーめっき40の導電パターン構造16への信頼性のある金属接続を確実にするため、それは純銅で構成することが好ましい。RU2291589 C2に開示された層の順序はこのタイプの処理に適切ではない。
【0070】
図16は、付加的な層(たとえばFR−4又はRCC層28”)が積層され、対応するスルーめっき52を有する対応する付加的な導電路50の平面を形成することができる別の実施態様を示す。それによって変動温度応力に曝されたとき、前記構造の信頼性を上昇させることができる。
【0071】
図17は、本発明における、いわゆる可撓基板60上の極薄パッケージ10を示す。可撓基板PCBと薄い部品の導電パターン構造16の間の電気的接続は、この場合、金属化された穴62を介して達成される。金属化された穴62は、たとえばレーザー侵食によって生成され、従来の金属化処理の手段によって銅めっきされている。これを達成するため、極薄パッケージ10を可撓基板60と積層して接着し、続いて、穴62を形成して金属化する。このように、導体構造要素10と可撓基板60との間の電気的接続は、穴62の金属化を通じてなされる。これらの穴62(図示)は、導電路16に延びるブラインドホールとして設計することができる。しかしながら、スルーホールとして設計することもできる。これにより、本発明に従い、ハンダ付けする必要のない電子組立品となる。
【0072】
図18は、硬質な支持体12を除去する前の、本発明に係る多層構造の他の実施態様を示す。前述した態様とは異なり、図18に示す多層構造は、1つの層にエッチレジスト54が適用されている。エッチレジスト層54は、その切断された縁の周囲、すなわち、層遷移領域の位置において、チップ20の底の有効な層20.1を覆うように(図示)、その高さが選択される。これは、有効な及び有効でない層が接触するチップ20の位置(図18に示す破線)を意味する。エッチレジスト層54は、チップ20の少なくともこの位置まで横を覆うのに十分な厚さで適用する。しかしながら、層遷移領域よりも高い位置でチップを横で覆うように厚く適用することもできる。
【0073】
エッチレジストとしては、エッチング処理に一時的に使用され、その後再び除去される材料を使用することができ、あるいは、エッチング抵抗性であって、かつ、材料特性により、構造で保持される材料が使用される。
【0074】
次の工程においては、エッチレジスト54の先に突き出ており、有効な層20.1(図18に図示)の上にあるチップ20の上方にある有効でない層20.2が除去される。これは機械的及び/又は化学的に行うことができる。極薄のチップが本質的かつ必須な層だけを有するように、チップ20の下方にある有効な層20.1だけ、任意に有効でない層20.2の薄い残部がとどまる(図19参照)。本発明の方法によれば、極薄のチップの組み付けはかなり簡略化することができる。その理由は、組み付けされていない状態、すなわち、組み付け前に薄化された場合、該チップはカーブをかなり形成するため、組み付け処理には、かなりの努力のみにより成功できるからである。エッチレジスト層54の存在は、有効でない層20.2の化学的除去を自然に連想させる。これはエッチングの手段によって実施される。チップ20の有効な層20.1と有効でない層20.2(シリコン)の間に、耐エッチング材料からなる層21(本来的に図18の破線に該当し、前述した層遷移領域を表す。)が設けられ、これにより、耐エッチング層21に達すると、エッチング処理が自動的に終了するため、エッチング処理が容易化される。このように有効な層20.1にまで浸食されたチップ20は、上述した耐エッチング層54がチップ20の有効な層20.1より高く適用された場合は(図18a参照)、エッチレジスト層54の表面と平らに接合するか、又はいくぶんそれよりも低く配置されうる。その他、図18a及び図19a、20aに示されているように、エッチレジスト層54はチップにアンダーフィルを施すのに使用することができ、あるいは、分離して設けられたアンダーフィルとの組み合わせで使用することができる(図18、19、20の参照番号22)。
【0075】
チップ20の有効でない層20.2が除去された後(図19)、図20からわかるように、与えられた構造は、プリプレグ層56で被覆し、押し付け/積層することができる。任意に、その上に適用される銅箔Fをそれとともに押し付けることができる。図19a、20aはそれぞれ、エッチレジスト層54の位置に比較して低い位置にある化学的に裏面薄化したチップ20の態様を示す。
【0076】
次の工程において(図21参照)、硬質な支持体12の取り外し、銅コーティング14のディファレンシャルエッチング、及び任意に他の処理が行われる(図11〜17と関連して前述したように、すなわち、たとえば、接続及び/又はスルーめっき、多層構造の積層、インターポーザとしての使用等)。
【0077】
他の例として、図20に示した構造は、2つの硬質な支持体がそれぞれ外側になり(図の上面及び底面)、最後に従来のエッチング処理で溶解又は取り除くことができるように、硬質な支持体を取り除く前に多層構造内に挿入することもでき、あるいは、サンドイッチ構造で硬質な支持体を有する本発明に係る他の多層構造と圧縮することもできる。取り除く処理を行う前に、他の処理のための他の手段を施すことができる。
【0078】
他の例として、最初に硬質な支持体12を取り除くことができ、次いで、プリント回路基板に積層される。浸触されたチップ20はエッチレジスト層54の表面と同一面、又は任意にいくぶん低く配置しているため、プリプレグの多層の穴の形成は省略することができる。
【0079】
本発明に従った裏面薄化のため、チップの厚さ、すなわちチップの高さは、有効な層20.1に制限することができ、したがって、チップのデザインに応じて、約10μmと非常に薄い。図21に示された多層構造の全体の厚さ約100μmは、こうして達成される。
【0080】
チップ20の裏から有効でないシリコン(層20.2)を取り除くことは、チップ20自体を改変して製造することにより容易に行うことができる。第1の有効な層20.1を作製する前に、エッチレジスト層54をウエハ上に堆積させる。続いて、エピタキシャル層をこのエッチレジスト層上に堆積させ、次いで、有効な層20.1を形成させる。ウエハは、有効な層20.1のための支持体として使用される。
【0081】
本発明に従って、このように支持体上に作製されたチップの組み付け後(及び図15に関連して前述した調製)、シリコン支持体はエッチング溶媒で完全にエッチング除去することができる。
【特許請求の範囲】
【請求項1】
導体構造要素を製造するための方法であって、
硬質な支持体(12)を用意する工程と、
前記硬質な支持体(12)上に銅の層(14)を電着によって形成する工程と、
前記銅のコーティング(14)上に導電パターン構造(16)を適用し、次いでおそらくは部品を組み付ける工程と、
前記支持体に少なくとも1つの電気絶縁層(24、28)を積層する工程と、
前記硬質な支持体(12)を取り外す工程と、
前記導電パターン構造(16、14、42)の露出が生じるように、前記硬質な支持体(12)の残りの銅のコーティング(14)を少なくとも部分的に除去する工程と
を含む方法。
【請求項2】
前記硬質な支持体(12)が、両性金属からなる請求項1に記載の方法。
【請求項3】
前記硬質な支持体(12)が、アルミニウム(Al)またはアルミニウム合金からなる請求項1または2に記載の方法。
【請求項4】
前記硬質な支持体(12)の前記銅のコーティング(14)が、約2〜約7μmの間の厚さを有する請求項1〜3のいずれか一項に記載の方法。
【請求項5】
前記適用される導電パターン構造(16)が、銅からなる請求項1〜4のいずれか一項に記載の方法。
【請求項6】
前記導電パターン構造(16)が、電着によって形成される請求項1〜5のいずれか一項に記載の方法。
【請求項7】
前記平坦な銅のコーティング(14)が、該コーティング上にさらなる導電外パターン(42、44)が付着させられるまでは除去されない請求項1〜6のいずれか一項に記載の方法。
【請求項8】
前記導電パターン構造(16)の下方に(前記導電パターン構造(16)の適用前に)耐エッチング金属層を付着させる工程
を含む請求項1〜7のいずれか一項に記載の方法。
【請求項9】
前記導電パターン構造(16)上の部品のための接続点(18)に、1つ以上の接点コーティングを形成する工程
を含む請求項1〜8のいずれか一項に記載の方法。
【請求項10】
前記導電パターン構造(16)上に部品の接続点としての1つ以上の組み付けドーム(18’)を形成する工程
を含む請求項1〜9のいずれか一項に記載の方法。
【請求項11】
導電パターン構造(16)を適用する工程が、第1のめっきを適用した後に、該第1のめっき上の少なくともいくつかの領域をめっきして、層において異なる銅の層の厚さを達成することを含む請求項1〜11のいずれか一項に記載の方法。
【請求項12】
前記部品の組み付けに先立って、前記大面積の支持体(製造時の形態)のより小さな形態サイズ(C)(個々のカードサイズ)への分割または個別化が行われる請求項1〜11のいずれか一項に記載の方法。
【請求項13】
前記組み付けられた部品(20)のうちの少なくとも1つにアンダーフィル(22)を施す工程を含む請求項1〜12のいずれか一項に記載の方法。
【請求項14】
前記個々のカード(C)をさらなる処理のためにフィッティングフレーム(100)に戻す工程を含む請求項12または13に記載の方法。
【請求項15】
前記硬質な支持体(12)を取り外す工程に先立って、
当該多層の構造体に少なくとも1つの接着層(24、28)を配置する工程と、
積層体の形成の最終層としての銅箔(F)を押し付け、さらには/あるいはいくつかの導電および絶縁層の連なりからなるPCB半完成品を押し付ける工程と
が用意される請求項1〜14のいずれか一項に記載の方法。
【請求項16】
組み付けられたチップ(20)の裏面薄化または削除の工程
を含む請求項1〜15のいずれか一項に記載の方法。
【請求項17】
前記裏面薄化の工程が、チップの縁に有効なチップ層(20.1)の側面を覆う耐エッチング層(54)を適用し、その後に突き出している有効でないチップ層(20.2)を除去することを含む請求項16に記載の方法。
【請求項18】
前記チップ(20)の裏面薄化が、研削によって機械的に行われ、さらには/あるいは化学的に行われる請求項16または17に記載の方法。
【請求項19】
前記チップ(20)の有効な層(20.1)が、裏面薄化のプロセスの際にチップの有効な層をエッチングの攻撃から保護する耐エッチング層(21)上に製造されている請求項16〜18のいずれか一項に記載の方法。
【請求項20】
請求項1〜19のいずれか一項に記載の方法に従って製造された導体構造要素。
【請求項21】
基本的に同一面の様相で誘電体層(28’)の表面に隣接する導電パターン構造(16)を備える請求項20に記載の導体構造要素。
【請求項22】
前記導電パターン構造(16)が、もっぱら電着による銅で構成されている請求項21に記載の導体構造要素。
【請求項23】
めっきによる導体(44)が、沈められた前記導電パターン構造(16)から突き出している請求項22に記載の導体構造要素。
【請求項24】
請求項16〜19のいずれか一項に記載の方法において使用するための半導体素子(20)であって、
有効な層を有する層(20.1)と、有効でない層を有する層(20.2)とを備え、該2つの層(20.1、20.2)の間に耐エッチング材料の層(21)が設けられている半導体素子(20)。
【請求項25】
可撓基板(60)に金属化された穴(62)によって無はんだの様相で電気的に接続された請求項9に記載の導体構造要素(10)を有する電子アセンブリ。
【請求項1】
導体構造要素を製造するための方法であって、
硬質な支持体(12)を用意する工程と、
前記硬質な支持体(12)上に銅の層(14)を電着によって形成する工程と、
前記銅のコーティング(14)上に導電パターン構造(16)を適用し、次いでおそらくは部品を組み付ける工程と、
前記支持体に少なくとも1つの電気絶縁層(24、28)を積層する工程と、
前記硬質な支持体(12)を取り外す工程と、
前記導電パターン構造(16、14、42)の露出が生じるように、前記硬質な支持体(12)の残りの銅のコーティング(14)を少なくとも部分的に除去する工程と
を含む方法。
【請求項2】
前記硬質な支持体(12)が、両性金属からなる請求項1に記載の方法。
【請求項3】
前記硬質な支持体(12)が、アルミニウム(Al)またはアルミニウム合金からなる請求項1または2に記載の方法。
【請求項4】
前記硬質な支持体(12)の前記銅のコーティング(14)が、約2〜約7μmの間の厚さを有する請求項1〜3のいずれか一項に記載の方法。
【請求項5】
前記適用される導電パターン構造(16)が、銅からなる請求項1〜4のいずれか一項に記載の方法。
【請求項6】
前記導電パターン構造(16)が、電着によって形成される請求項1〜5のいずれか一項に記載の方法。
【請求項7】
前記平坦な銅のコーティング(14)が、該コーティング上にさらなる導電外パターン(42、44)が付着させられるまでは除去されない請求項1〜6のいずれか一項に記載の方法。
【請求項8】
前記導電パターン構造(16)の下方に(前記導電パターン構造(16)の適用前に)耐エッチング金属層を付着させる工程
を含む請求項1〜7のいずれか一項に記載の方法。
【請求項9】
前記導電パターン構造(16)上の部品のための接続点(18)に、1つ以上の接点コーティングを形成する工程
を含む請求項1〜8のいずれか一項に記載の方法。
【請求項10】
前記導電パターン構造(16)上に部品の接続点としての1つ以上の組み付けドーム(18’)を形成する工程
を含む請求項1〜9のいずれか一項に記載の方法。
【請求項11】
導電パターン構造(16)を適用する工程が、第1のめっきを適用した後に、該第1のめっき上の少なくともいくつかの領域をめっきして、層において異なる銅の層の厚さを達成することを含む請求項1〜11のいずれか一項に記載の方法。
【請求項12】
前記部品の組み付けに先立って、前記大面積の支持体(製造時の形態)のより小さな形態サイズ(C)(個々のカードサイズ)への分割または個別化が行われる請求項1〜11のいずれか一項に記載の方法。
【請求項13】
前記組み付けられた部品(20)のうちの少なくとも1つにアンダーフィル(22)を施す工程を含む請求項1〜12のいずれか一項に記載の方法。
【請求項14】
前記個々のカード(C)をさらなる処理のためにフィッティングフレーム(100)に戻す工程を含む請求項12または13に記載の方法。
【請求項15】
前記硬質な支持体(12)を取り外す工程に先立って、
当該多層の構造体に少なくとも1つの接着層(24、28)を配置する工程と、
積層体の形成の最終層としての銅箔(F)を押し付け、さらには/あるいはいくつかの導電および絶縁層の連なりからなるPCB半完成品を押し付ける工程と
が用意される請求項1〜14のいずれか一項に記載の方法。
【請求項16】
組み付けられたチップ(20)の裏面薄化または削除の工程
を含む請求項1〜15のいずれか一項に記載の方法。
【請求項17】
前記裏面薄化の工程が、チップの縁に有効なチップ層(20.1)の側面を覆う耐エッチング層(54)を適用し、その後に突き出している有効でないチップ層(20.2)を除去することを含む請求項16に記載の方法。
【請求項18】
前記チップ(20)の裏面薄化が、研削によって機械的に行われ、さらには/あるいは化学的に行われる請求項16または17に記載の方法。
【請求項19】
前記チップ(20)の有効な層(20.1)が、裏面薄化のプロセスの際にチップの有効な層をエッチングの攻撃から保護する耐エッチング層(21)上に製造されている請求項16〜18のいずれか一項に記載の方法。
【請求項20】
請求項1〜19のいずれか一項に記載の方法に従って製造された導体構造要素。
【請求項21】
基本的に同一面の様相で誘電体層(28’)の表面に隣接する導電パターン構造(16)を備える請求項20に記載の導体構造要素。
【請求項22】
前記導電パターン構造(16)が、もっぱら電着による銅で構成されている請求項21に記載の導体構造要素。
【請求項23】
めっきによる導体(44)が、沈められた前記導電パターン構造(16)から突き出している請求項22に記載の導体構造要素。
【請求項24】
請求項16〜19のいずれか一項に記載の方法において使用するための半導体素子(20)であって、
有効な層を有する層(20.1)と、有効でない層を有する層(20.2)とを備え、該2つの層(20.1、20.2)の間に耐エッチング材料の層(21)が設けられている半導体素子(20)。
【請求項25】
可撓基板(60)に金属化された穴(62)によって無はんだの様相で電気的に接続された請求項9に記載の導体構造要素(10)を有する電子アセンブリ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図18a】
【図19】
【図19a】
【図20】
【図20a】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図18a】
【図19】
【図19a】
【図20】
【図20a】
【図21】
【公表番号】特表2013−514637(P2013−514637A)
【公表日】平成25年4月25日(2013.4.25)
【国際特許分類】
【出願番号】特願2012−543532(P2012−543532)
【出願日】平成22年12月17日(2010.12.17)
【国際出願番号】PCT/EP2010/007736
【国際公開番号】WO2011/079918
【国際公開日】平成23年7月7日(2011.7.7)
【出願人】(508002874)シュバイツァー エレクトロニク アーゲー (3)
【Fターム(参考)】
【公表日】平成25年4月25日(2013.4.25)
【国際特許分類】
【出願日】平成22年12月17日(2010.12.17)
【国際出願番号】PCT/EP2010/007736
【国際公開番号】WO2011/079918
【国際公開日】平成23年7月7日(2011.7.7)
【出願人】(508002874)シュバイツァー エレクトロニク アーゲー (3)
【Fターム(参考)】
[ Back to top ]