【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】上面側のビルドアップ配線層３における電源プレーン３Ｐの中に形成された接地用のビアランド３Ｌおよびこれに接続されたビア６は、接地用の半導体素子接続パッド７Ｇの各列における一部のパッドにのみ対応するにように間引かれて形成されているとともに、電源用の半導体素子接続パッド７Ｐの各列から電源用のスルーホール５Ｐへの導電路が電源プレーン３Ｐにおける前記間引かれた部分を通るようにして形成されているとともに、下面側のビルドアップ配線層３におけるビアランド３Ｌは、複数一組のビア６に対応する分が一つに繋がっている。 （もっと読む）

【課題】 厚みを薄くできるとともに部品集積度の向上も図ることができる基板内蔵用電子部品および部品内蔵型基板を提供する。
【解決手段】 基板内蔵用電子部品（１００）は、一対の磁性体層（１０１、１０２）と、前記一対の磁性体層（１０１、１０２）の間に挟み込まれた複数の層からなる絶縁体層（１０３〜１０５）と、前記絶縁体層の少なくとも一の層内に形成された平面型コイル（１１０、１１１）と、前記平面型コイル（１１０、１１１）の周囲を一巡して同層内に形成されたシールドパターン（１２１、１２２）とを有する。 （もっと読む）

【課題】印刷回路基板内に電子部品を直接内蔵し、固定せずに脱着自在に形成することによって、基板の歩留まりに伴う部品損失を減らすことができる、電子部品埋込み型印刷回路基板及びその製造方法を提供する。
【解決手段】本発明の電子部品埋込み型印刷回路基板１００は、中空構造の電子部品ケース１２０が設けられたベース基板１１０と、電子部品ケース１２０に挿入される電子部品１５０と、ベース基板１１０の上下面に設けられた回路パターン層１３１、１３２と、これらの回路パターン層１３１、１３２を覆う絶縁層１６０とを含む。 （もっと読む）

【課題】外部振動や機械的衝撃に対して高い信頼性を確保した電子モジュールとその製造方法を提供する。
【解決手段】コア層１の上下面にビルドアップ層２b，２ａを積層した多層基板２０を用い、基板２０の一部にコア層１を貫通した開口３に収納されたＳＡＷフィルタ５を内蔵させ、上面のビルドアップ層２b上に形成した配線/回路パターン１０aにＳＡＷフィルタ５の端子５cおよび電子部品１２a，１２bを接続する。また、基板２０の上面側のコア層１上に設けた配線/回路パターン６bにＩＣチップ１１a，１１bを接続して搭載し、配線基板２０の下面のビルドアップ層２ａの表面に設置された放熱パターン９を有する。そして、基板２０の上面から下面に貫通し、ＩＣチップ１１a，１１bと放熱パターン９に達する熱伝達用のビアホール４を複数備え、ＩＣチップ１１a，１１bを含む複数の電子部品が搭載された上面の全面を覆って補強板１６を固定した。 （もっと読む）

【課題】半導体チップとの接続信頼性の優れた配線基板を提供すること。
【解決手段】オーガニック配線基板１０の基板主面１１側には、樹脂絶縁層２１〜２３と導体層２４とを積層した第１ビルドアップ層３１が形成されている。第１ビルドアップ層３１における最表層の導体層２４は、半導体チップをフリップチップ実装するための複数の接続端子部４１を含む。複数の接続端子部４１は、ソルダーレジスト２５の開口部４３を介して露出している。各接続端子部４１は、半導体チップの接続領域５１と、接続領域５１から平面方向に延設されかつ接続領域５１よりも幅が狭く形成された配線領域５２とを有する。配線領域５２の表面のはんだ濡れ性は接続領域５１の表面のはんだ濡れ性よりも低くなっている。 （もっと読む）

【課題】高密度に相互接続した積層型半導体パッケージを提供する。
【解決手段】第１の配線基板２０に第１の半導体チップ３０が実装され、一方の側に第１の電極パッド２３が形成された第１の半導体パッケージ１０と、第２の配線基板６０の他方の側に第２の電極パッド６４が形成された第２の半導体パッケージ５０は、半導体チップ収容孔４１ｘと、絶縁性基材４１を厚さ方向に貫通する複数の線状導体４２に接合された第３の電極パッド４２と、第４の電極パッド４４と、を備えた接続用部材４０で接合される。 （もっと読む）

【課題】集積回路素子を有するＩＣパッケージに、集積回路素子に接続されていない補助配線を設けることで、高密度配線が可能な回路モジュールを提供する。
【解決手段】集積回路素子５を有するＩＣパッケージ２と、ＩＣパッケージ２が実装される配線基板３とを備え、集積回路素子５がＩＣパッケージ２の表面に形成された複数のパッドのうちの一部を介して配線基板３の複数のランド電極に接続されている回路モジュールにおいて、複数のパッドのうち集積回路素子５に接続されていない少なくとも２つのパッドが、ＩＣパッケージ２に設けられ、かつ、集積回路素子５に接続されていない補助配線８により接続されるとともに、配線基板３に設けられた複数の配線パターン１０が、集積回路素子５に接続されていない少なくとも２つのパッドと補助配線８を介して接続される。 （もっと読む）

【課題】 実装信頼性が高い配線基板および電子装置ならびに電子モジュール装置を提供する。
【解決手段】 本発明の配線基板は、電子部品Ｅが収納される凹部１ａが形成された絶縁基板３と、凹部の底面１ｃに形成された複数の電極２と、凹部の側壁１ｂの一部が傾斜しており、凹部の側壁１ｂの一部と凹部の底面１ｃとのなす角が鋭角である。 （もっと読む）

【課題】共通化された電源供給ラインによって電源供給を受ける素子間において、広い周波数帯域で高いアイソレーションを確保する。
【解決手段】第１、第２電源供給ライン２０１，２０２は、接続点２１１で接続されている。接続点２１１は、バイパスコンデンサ３００を介してグランドへ接続されている。第１、第２電源供給ライン２０１，２０２は互いに電磁界結合するように形成されており、この相互誘導により、相互インダクタンス−Ｍからなるインダクタ５０３が接地ライン１１０に接続されるのと等価な回路が実現される。接地ライン１１０の寄生インダクタ４０１のインダクタンスＬ_ｐおよびバイパスコンデンサ３００の寄生インダクタ３０１のインダクタンスＬ_ＣＢの合成インダクタと相互インダクタ−Ｍとを一致させるように、第１、第２電源供給ライン２０１，２０２を形成する。 （もっと読む）

【課題】電子素子内蔵型印刷回路基板及びその製造方法を提供する。
【解決手段】本発明に係る印刷回路基板は、キャビティが形成された第１基板と、キャビティにフェースダウン方式で内蔵された第１電子素子と、第１電子素子の上側に積層され、キャビティにフェースアップ方式で内蔵された第２電子素子と、第１基板の上下面にそれぞれ積層された第２基板と、を含むことを特徴とする。 （もっと読む）

【課題】小型化が可能であると共に内蔵される電子部品のレイアウトの自由度を高めつつ、内蔵された電子部品の放熱特性の向上を図る。
【解決手段】部品内蔵基板実装体１００は、部品内蔵基板１と、これが実装された実装基板２とからなる。部品内蔵基板１は、第１〜第４プリント配線基材１０〜４０を熱圧着により一括積層した構造を備える。第２プリント配線基材２０の第２樹脂基材２１に形成された開口部２９内には電子部品９０が内蔵されている。第４プリント配線基材４０の実装面２ａ側にはバンプ４９が形成されている。電子部品９０の裏面９１ａに接続されたサーマルビア１４及びサーマル配線１３を介して、各層のサーマルビア及びサーマル配線を通り、バンプ４９から実装基板２に電子部品９０の熱が伝わって、実装基板２にて放熱される。 （もっと読む）

【課題】同一仕様の小型のプリント配線基板を１枚または複数枚用いて基板積層体とすることによって、高いインダクタンス値を有する小型の平面コイルおよび平面トランスを提供する。
【解決手段】同一仕様の複数枚のプリント配線基板１を交互に裏返し、その第１外層面１ａどうしを、或いは第２外層面１ｃどうしを当接させて順次重ね合わせて基板積層体Ｓを構築し、第１および第２選択接続部４１，４２間、第３および第４選択接続部４３、４４間に適宜接続部品である０Ωのチップ抵抗２７を装着すると共に、これらのプリント配線基板Ｐにおける第１導体部１１間を、また第６導体部１６間を順に接続していくことで、簡易に所望とするターン数の平面コイルを実現することができる。 （もっと読む）

【課題】板厚み内部に位置させたとき部品端子からの導電路の配置密度を向上させること。
【解決手段】直方体状の素子部材と、素子部材の長手方向の一方向側の端部面である第１の端部面上に、および該第１の端部面に連なる素子部材の少なくとも上面上および下面上のそれぞれ一部に第１の端部面上と連なるように設けられた第１の端子電極と、素子部材の長手方向の他方向側の端部面である第２の端部面上に、および該第２の端部面に連なる素子部材の少なくとも上面上および下面上のそれぞれ一部に前記第２の端部面上と連なるように設けられた第２の端子電極と、を具備し、第１の端子電極および第２の端子電極が、いずれも、素子部材の上面上に設けられている面積の方が、素子部材の下面上に設けられている面積よりも広い。 （もっと読む）

【課題】電子部品２を搭載する多層基板１０における電子部品２と導電パターン１２１との間における接続信頼性の低下を抑制する。
【解決手段】熱可塑性樹脂をフィルム基材とする第２樹脂フィルム１３、および熱硬化性樹脂をフィルム基材とし、片面に導電パターン１２１が形成された第１樹脂フィルム１２を交互に積層した積層体１０ａと、電子部品２を搭載するベースフィルム１１とを加熱プレスすることで形成される多層基板において、ベースフィルム１１には、導電パターン１２１と電子部品２の電極端子２ａとを接続するための端子接続用貫通穴１１１が形成され、積層体１０ａの積層方向から見たときに電子部品２と重合する部品搭載部位１０１は、端子接続用貫通穴１１１と重合しない非重合部位１０１ｂよりも、端子接続用貫通穴１１１と重合する重合部位１０１ａに、積層方向における導電パターン１２１の数が多くなるように構成されている。 （もっと読む）

【課題】本発明は、印刷回路基板用積層板及び印刷回路基板の製造方法を提供する。
【解決手段】本発明による印刷回路基板の製造方法は、半硬化状態の絶縁体の一面に電子素子を仮接するステップと、電子素子を加圧して絶縁体に電子素子が挿入された印刷回路基板用積層板を準備するステップと、印刷回路基板用積層板の表面に電子素子と電気的に接続される回路パターンを形成するステップと、を含むことを特徴とする。 （もっと読む）

【課題】コンデンサ内蔵基板の製造方法において、絶縁基材上にコンデンサ素子を搭載する工程を簡略化する。
【解決手段】本発明に係るコンデンサ内蔵基板の製造方法は、貼着工程と、剥離工程と、積層工程とを有する。ここで、貼着工程では、外的な作用を与えることによりコンデンサ素子１の貼着と剥離とが可能なシート80を用いて、該シート80の表面の内、１又は複数の所定領域にコンデンサ素子１を貼着して添付することにより素子添付シート８を作製する。剥離工程では、絶縁基材20上の所定位置に、素子添付シート８を、該素子添付シート８に添付されているコンデンサ素子１を絶縁基材20に向けた姿勢で重ね合わせ、その状態で素子添付シート８に外的な作用を与えることにより、コンデンサ素子１をシート80から剥離して絶縁基材20上に搭載する。積層工程では、該絶縁基材20上に別の絶縁基材20を積層することにより絶縁基板を形成する。 （もっと読む）

【課題】チップインダクタ内蔵配線基板において、チップインダクタの漏れ磁束に起因したノイズとしての高周波電流の配線層への影響を低減し、配線基板に実装された他の回路部品や電子部品に対する電位変動や電源供給の変動を抑制して、これら回路部品及び電子部品の動作を良好に保持する。
【解決方法】相対向して配置される一対の第１の配線層及び第２の配線層と、前記第１の配線層及び前記第２の配線層間に配設されてなる絶縁層と、前記絶縁層内に配設されるとともに、前記第１の配線層に実装されてなるチップインダクタとを具え、前記第２の配線層は安定電位を供給する配線層であり、前記第２の配線層の前記チップインダクタと相対向する領域において非連続の複数の開口部が形成され、前記領域が前記非連続の複数の開口部によって画定されるようにして、チップインダクタ内蔵配線基板を構成する。 （もっと読む）