【課題】製造工程を簡素化しつつ、スイッチング素子起因の高周波ノイズを抑制し、且つ、製造時における電子部品の信頼性を向上できる半導体装置を提供する。
【解決手段】複数の樹脂フィルムとともに電子部品を積層して積層体とし、この積層体を加圧・加熱することで、一括で樹脂フィルムを一体化しつつ電子部品を封止してなる。配線部のうち、ハーフブリッジ回路及びコンデンサの接続点とスイッチング素子とを接続する第１配線部、スイッチング素子を接続する第２配線部、接続点とコンデンサを接続する第３配線部、ゲート電極と制御ＩＣを接続する第４配線部が、絶縁基材の厚さ方向に沿って設けられている。上記配線部を除く配線部である第５配線部は、導体パターンの表面及び該表面の裏面に層間接続ビアがそれぞれ接続され、２つの層間接続ビアが絶縁基材の厚み方向に垂直な方向において、互いに重ならないように離間して配置された配線部分を含む。 （もっと読む）

【課題】製造負担を低減し信頼性を向上する部品内蔵配線板と製造方法を提供すること。
【解決手段】配線パターンの面上に電気的、機械的に接続された電気／電子部品と、電気／電子部品を埋設するように、配線パターンの電気／電子部品の接続された側の面上に積層された、絶縁樹脂と該絶縁樹脂に含有された補強材とを有する絶縁層と、を具備し、この絶縁層が、その補強材が横方向に電気／電子部品の領域に達せずに絶縁樹脂中に存在し、その絶縁樹脂が電気／電子部品の領域に達して該電気／電子部品に密着している絶縁層であって、加えて、少なくとも２つの絶縁層の積層であり、この少なくとも２つの絶縁層の間に挟設された第２の配線パターンと、少なくとも２つの絶縁層のうち配線パターンに接触する方の絶縁層を貫通して配線パターンの面と第２の配線パターンの面との間に挟設された層間接続体と、をさらに具備する。 （もっと読む）

【課題】ＥＳＤ保護機能を有し、低コストで小型のセラミック多層基板および電子モジュールを提供する。
【解決手段】セラミック多層基板は、セラミックを含む複数の絶縁層が積層されており、内部に配線導体が形成されている基板層１１と、基板層１１の一方の主面に形成されている端子電極２１と、前記一方の主面であって端子電極２１と離れた位置に形成されているグランド電極２２と、端子電極２１およびグランド電極２２から引き出されており、端子電極２１とグランド電極２２との間の領域に、互いに対向するように形成されている一対の放電電極３１、３２と、端子電極２１の周縁の少なくとも一部及びグランド電極２２の周縁の少なくとも一部を覆い、一対の放電電極３１、３２の対向する部分を含むように空洞３５を形成する空洞形成層３３と、を有するＥＳＤ保護素子と、を備える。 （もっと読む）

【課題】部品内蔵によっても配線板としての信頼性が低下しにくい部品内蔵配線板およびその製造方法を提供すること。
【解決手段】端子を有する電気／電子部品と、電気／電子部品の表面の少なくとも一部に密着して該電気／電子部品の少なくとも一部分を埋め込んだ板状絶縁層と、この板状絶縁層の上面上に設けられた第１の配線パターンと、板状絶縁層の上面に対向する下面上に設けられた、電気／電子部品の実装用のランドを含む第２の配線パターンと、電気／電子部品の端子と第２の配線パターンのランドとを電気的、機械的に接続する、すずおよび金を含むはんだ接続部材と、を具備し、第２の配線パターンが、基層と、該基層上位置選択的に積層された、はんだ接続部材と該基層との間に挟まれて位置するニッケル金属層とを有する。 （もっと読む）

【課題】小型で放熱性に優れた多層回路基板を提供する。
【解決手段】多層回路基板としてのパワー基板４９は、交互に積層された複数の導体層６１〜６４と複数の絶縁層７１〜７４とを含む。表面層としての第１の導体層６１の下層に、ヒートシンク５６によって支持された下部層５７を設ける。下部層５７の第２の導体層６２に、配線パターンとしての抵抗パターン５５０を形成する。抵抗パターン５５０の複数の部分５５１〜５５５が、放熱用のビアホール８１〜８５を介して、下部層４７の最下層の導体層である第４の導体層６４の導電パターン６４１〜６４５に接続されている。 （もっと読む）

【課題】組立体の寸法を比較的小さく保ちながら、電子部品を過度の電圧やエネルギーから保護し、部品に通信されるデータ信号を濾波する組立体を提供する。
【解決手段】電圧保護組立体１００は、１本以上の導電トレース１０４を有する。導電入力端子１０６が、基板上に配置されると共に少なくとも１本の導電トレースに導電結合される。容量性素子１１８が、少なくとも１本の導電トレースにより入力端子に電気結合される。誘導性素子１２０が、少なくとも１本の導電トレースにより容量性素子に導電結合される。導電性の出力端子１０８が、基板上に配置されると共に少なくとも１本の導電トレースにより誘導性素子に導電結合される。出力端子、誘導性素子、容量性素子及び入力端子は、電圧保護回路を通って伝送されたデータ信号の周波数を濾波する電圧保護回路１１０，１１２を形成するよう直列接続される。 （もっと読む）

【課題】配線基板における樹脂材との密着性を向上することができる配線基板内蔵用コンデンサを提供すること。
【解決手段】セラミックコンデンサ１０１のコンデンサ本体１０４における側面１０６ａ〜１０６ｄには、セラミック誘電体層１０５を構成するセラミックが露出するとともに、コンデンサ本体１０４の厚さ方向に延びる凹部１０７が複数形成されている。コンデンサ本体１０４の側面１０６ａにおける複数の凹部１０７は、厚さ方向に沿った長さがコンデンサ本体１０４の厚さよりも小さく、側面側から見たときの基端部１０７ａの幅が先端部１０７ｂの幅よりも大きい。凹部１０７の先端部１０７ｂは、側面側から見て丸みを帯びた形状を有している。 （もっと読む）

【課題】半導体素子を搭載する配線基板において、コア用の絶縁板に形成されたスルーホール直上にビルドアップ用のビアホール形成ができ、コア用の配線導体においてもその幅や間隔を２０μｍ以下とした高密度な微細配線を有し、かつ厚みが１４０μｍ以下のコア用の絶縁板を使用可能な薄型の配線基板の製造方法を提供すること。
【解決手段】スルーホール７を有するコア用の絶縁板１のスルーホール７内壁のみにスルーホール７と同軸の貫通孔を有するように第１のめっき導体層１３を被着させ、次に貫通孔内および絶縁板１の上下面に、貫通孔内を充填するとともにコア用の絶縁板１の上下面において配線導体４を形成する第２のめっき導体層１４を被着する。 （もっと読む）

【課題】 従来よりも厚みの小さな電子部品内蔵基板を提供する。
【解決手段】 本発明の電子部品内蔵基板１００は、少なくとも一方の主面に収納部４が形成されたコア基板１０と、収納部４の底面に固定された電子部品６と、コア基板１０の主面上に形成された樹脂層７と、樹脂層７を貫通して形成され樹脂層内導電ビア８ａ、８ｂとを備えた構成からなる。 （もっと読む）

【課題】ノイズ源である集積回路とバイパスコンデンサとこれらが搭載される回路基板を備え、電磁ノイズ放射レベルを押さえた電子回路を得る。
【解決手段】集積回路１と、バイパスコンデンサ７と、前記集積回路１および前記バイパスコンデンサ７が搭載される回路基板３とを備え、前記バイパスコンデンサ７の一方の電極端子８ａと前記集積回路１の一の接続電極２ａとが前記回路基板３に形成された第１の接続配線４ａを介して接続され、前記バイパスコンデンサ７の他方の電極端子８ｂと前記集積回路１の他の接続電極２ｂとが前記回路基板３に形成された第２の接続配線４ｂを介して接続されていて、前記第１の接続配線４ａと前記第２の接続配線４ｂとの間隔が、前記集積回路１における前記接続電極２ａ、２ｂの間隔、および、前記バイパスコンデンサ７の前記電極端子８ａ、８ｂの間隔のいずれよりも小さい。 （もっと読む）

【課題】 高い容量を備える電子部品を提供する。
【解決手段】 Ｓｉコンデンサ１０では、下部電極４２と誘電体層４４と上部電極４６とから成るコンデンサ部４０が、Ｓｉ基板２０に形成されたトレンチ３０の壁面上に形成されているめ、下部電極４２−誘電体層４４−上部電極４６の面積を広げることができ、高い容量を得ることができる。また、トレンチ３０の内部に樹脂充填材５２が充填されているため、トレンチ３０の側壁で生じる応力を可撓性の有る樹脂充填材５２で吸収することができ、凹部（トレンチ）を狭い間隔で設け容量の増大を図っても、トレンチ３０の側壁へクラックが入ることが無い。 （もっと読む）

【課題】コイル内蔵基板の内蔵コイルの重畳特性を向上させると共に、上面や下面に搭載された半導体チップやチップ部品に対するコイル用導体から発生する磁力線の影響を大幅に抑制することができるコイル内蔵セラミック基板および電子装置を提供する。
【解決手段】コイル内蔵基板は、内部にコイル導体４が埋設されているフェライト層２、３を、各々が非磁性フェライト層により形成されている一対の絶縁層１で挟持し、半導体チップまたはチップ部品を搭載する搭載用電極に電気的に接続するための電極パッド７を絶縁層１の上面に形成し、外部電気回路に電気的に接続するための電極パッド８を絶縁層１の下面に形成するとともに、絶縁層１とフェライト層２、３との間に、コイル導体４と対向する部分を有するシールド層９を介在させて成る。 （もっと読む）

【課題】基板内にダイを埋め込むことに関連する応力またはその他の機械的な力が誘電材料を損傷することを防止する。
【解決手段】（ｉ）第１のラミネート層１１６（ｉｉ）第２のラミネート層１２０ならびに（ｉｉｉ）前記第１のラミネート層１１６および前記第２のラミネート層１２０の間に配される芯材１１８を有する基板と、前記第１のラミネート層１１６に取り付けられるダイ１０２とを提供する。ダイは１０２、ダイの活性側の表面に結合されたインタポーザ１０８を有し、表面は、（ｉ）誘電材料と、（ｉｉ）ダイ１０２の電気信号を伝送するボンドパッド１０６とを含み、インタポーザ１０８は、インタポーザの中に形成されたビア１１０を含み、ビア１１０は、ボンドパッド１０６に電気的に結合され、ダイの電気信号をさらに伝送する。 （もっと読む）

【課題】電子素子内蔵型印刷回路基板及びその製造方法を提供する。
【解決手段】本発明に係る電子素子内蔵型印刷回路基板の製造方法は、支持体の上面に電子素子を付着する工程と、支持体の上側に純粋樹脂層と絶縁性補強層を積層する工程で、電子素子が純粋樹脂層に内蔵される工程と、支持体を除去する工程と、電子素子の下側に補強材が含浸された絶縁層を積層する工程と、補強層及び絶縁層に回路をパターニングする工程と、を含むことを特徴とする。 （もっと読む）

【課題】回路基板と、この回路基板の表層に設けられた配線パターンに実装された電子部品と、これらを封止する絶縁性樹脂と、絶縁性樹脂の上に設けられた金属ペースト等からなる導電性樹脂層等から形成された従来の回路モジュールでは、必要なシールド性が得られない場合があった。
【解決手段】基板部１０３と、電子部品１０４と、これらを封止するモールド部１０２と、この断面に第１のダレ部１１０を伴って露出した上向内層配線１０７と、第２のダレ部１１１を伴って露出した下向内層配線１０９と、前記モールド部１０２の表面と、を覆うスパッタによる金属膜からなるシールド部１１２と、を有するモジュール１０１であって、前記第１のダレ部１１０より、第２のダレ部１１１の大きさや面積等を大きくすることで、シールド部１１２の厚みが薄くなりやすい、基板部１０３の裏面電極１０８側において、シールド特性を高めたモジュール１０１とする。 （もっと読む）

【課題】多層配線板に、半導体チップ（半導体素子）及び受動部品が集積され、半導体チップ及び受動部品がフィードバック回路を構成する電子部品において、半導体チップ（半導体素子）の入力端及び出力端間を電気的に分離する手段を提供する。
【解決手段】多層配線板１１０と、前記多層配線板の主面上又は内部に配置される半導体チップ１２０と、前記多層配線板の内部に配置され、前記半導体チップの入力端１２１及び出力端１２２にそれぞれ接続される第１の端子１３１及び第２の端子１３２を有する受動部品１３０とを具え、前記多層配線板を構成する導電性部材Ｌ４が、その前記第１の端子及び前記第２の端子の少なくとも一方からの距離Ｄ１が、前記第１の端子及び第２の端子間の距離Ｄ２よりも小さくなるような位置に配置されてなるようにして、電子部品を構成する。 （もっと読む）

【課題】光変調を制御するための高周波クロック信号を生成する回路を備えた光モジュールの小型化を実現しつつ、光モジュールからの電磁波の放射を抑制する。
【解決手段】多層プリント基板１６には、接地されている複数の配線層とアンチパッドにより絶縁されている貫通ビアが形成されている。この多層プリント基板１６には、同軸コネクタ１８と、高周波クロック信号を生成する強度変調制御ＩＣ２０と、が設置されており、多層プリント基板１６上に形成されたマイクロストリップライン２６ａを介して高周波クロック信号が同軸コネクタ１８に入力される。ここにおいて、上記複数の配線層のうちの第１の配線層と第２の配線層との間の配線層には、上記貫通ビアに接続されたオープンスタブが設けられている。 （もっと読む）

【課題】 汎用性の高い周波回路基板、および周波モジュールを提供する。
【解決手段】 本実施形態の周波回路基板１０は、第１の積層型導波路としての積層型導波管線路３０と、第２の積層型導波路としての積層型終端器４０とを内蔵している。この周波回路基板１０は、周波数の高い周波信号の出力および入力の少なくとも一方を行い、積層型導波管線路３０または積層型終端器４０に電磁的に接続される周波回路部品を実装する実装領域２０ａを有する。 （もっと読む）

【課題】印刷回路基板ストリップ及び電子素子内蔵型印刷回路基板の製造方法を提供する。
【解決手段】本発明に係る印刷回路基板ストリップは、複数の基板ユニットが設けられるユニット領域と、ユニット領域の外郭に設けられるダミー領域を含み、基板ユニットの内部に電子素子が内蔵され、ダミー領域の内部には電子素子を静電気から保護するための静電気防止素子が内蔵されることを特徴とする。 （もっと読む）