小型モジュール、及びその製造方法
【課題】目視により容易にアドレス情報を確認することが可能な小型モジュール、及びその製造方法を提供する。
【解決手段】ダイシングにより切断される断面に、０．３〜１．０ｍｍ程度の幅の基板レジスト材が露出するようになっている。この基板レジスト材が露出している領域が、レジスト開口エリアである。これにより個片切断後のモジュール切断面は、レジスト開口エリアの「厚み」×「幅」のビット形状がマークとして形成される。個片化されたモジュール個片の断面は、レジスト開口エリアが、基板レジスト材の色調とモールド樹脂との色調差により示されることとなる。上記により形成されるレジスト開口エリアを、シート内に配置された各々のモジュールに個別に設定する。
【解決手段】ダイシングにより切断される断面に、０．３〜１．０ｍｍ程度の幅の基板レジスト材が露出するようになっている。この基板レジスト材が露出している領域が、レジスト開口エリアである。これにより個片切断後のモジュール切断面は、レジスト開口エリアの「厚み」×「幅」のビット形状がマークとして形成される。個片化されたモジュール個片の断面は、レジスト開口エリアが、基板レジスト材の色調とモールド樹脂との色調差により示されることとなる。上記により形成されるレジスト開口エリアを、シート内に配置された各々のモジュールに個別に設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に用いられる小型モジュール、及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、小型モジュールの製造方法において、実装工程の簡略化のため、モジュール用パターン複数個分を集合配置したシート基板に搭載部品を一括実装後、ダイシングなどにより分割してモジュールを個片化する手法が用いられている。
【０００３】
この際にロットトレーサビリティの一助となるように、個片への分割後でもシート基板内の配置位置が特定できるよう、基板の表層にアドレス識別用マーク或いは文字を形成する場合がある。
【０００４】
その中でも樹脂封止タイプのモジュールでは、部品実装側が樹脂で封止されるため、モジュールの端子形成面側の中央エリア部に文字、またはマーキングにてアドレス表記を行われる場合が多い。
【０００５】
例えば図１２は、従来のシート基板内アドレスの表記例を示した平面図である。図１２は、シート基板の端子形成面側を表している。各モジュールの中央部には、導体パターン（抜き文字）またはレジスト抜き等により、アドレス番号が記載されている。なお、図中のｍ、ｎは任意の自然数である。
【０００６】
また上記に関連して特許文献１には、線基板を複数の個片に分割することによって複数の樹脂封止型半導体装置を得る製造方法であって、配線基板上に複数の半導体チップを搭載する工程に先立ち、配線基板の実装面の一部に、複数の樹脂封止型半導体装置のそれぞれのアドレス情報を付与する製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３８２７４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら近年、電子機器の小型化に伴い、モジュールの小型化も進んでいる。特に、メインボードへ搭載するための端子面積が小さくなっている中で、端子形成面側のモジュール中央部を補強用パッドエリアとして利用する場合がある。或いは、信号配線エリアとして利用する場合がある。これらの場合に、該当アドレス表示を行うためのエリアを端子形成面に確保することが困難であることから、別の方法にてアドレス表示を行うことが必要となっている。
【０００９】
この問題に対して、単純に半導体チップなどの部品搭載面側だけにアドレス表示マークを形成する方法も考えられる。しかしその場合においても、モジュールの小型化により十分な表示エリアを確保できない場合がある。また、表示エリアが確保できたとしても、封止されたモジュールでは表示マークを目視で確認することが困難であり、Ｘ線透過装置等の設備が必要となる。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、その目的は、個片への分割後でもシート基板内の配置位置が特定できるアドレス情報が付与された小型モジュールであって、目視により容易にアドレス情報を確認することが可能な小型モジュール、及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る小型モジュールは、モジュール用基板パターンを複数個配置したシート基板を複数の個片に分割することによって製造される小型モジュールであって、前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスが示されていることを特徴とする構成（第１の構成）とされている。
【００１２】
なお、上記第１の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであることを特徴とする構成（第２の構成）にするとよい。
【００１３】
なお、上記第２の構成から成る小型モジュールは、前記識別用アドレスが、第１ビット表示及び第２ビット表示の２個のビット表示により示されるものであり、前記第１ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置されて示されており、前記第２ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されて示されていることを特徴とする構成（第３の構成）にするとよい。
【００１４】
なお、上記第３の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板のレジスト開口のパターンによって形成されていることを特徴とする構成（第４の構成）にするとよい。
【００１５】
なお、上記第４の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板に設けられた導体のパターンによって形成されていることを特徴とする構成（第５の構成）にするとよい。
【００１６】
なお、上記第５の構成から成る小型モジュールは、前記導体が、前記シート基板を側面から見た場合における複数の層に渡って設けられていることを特徴とする構成（第６の構成）にするとよい。
【００１７】
なお、上記第６の構成から成る小型モジュールは、前記導体が、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられていることを特徴とする構成（第７の構成）にするとよい。
【００１８】
なお、上記第７の構成から成る小型モジュールは、前記導体が、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されていることを特徴とする構成（第８の構成）にするとよい。
【００１９】
なお、上記第８の構成から成る小型モジュールは、 前記第１ビット表示または前記第２ビット表示が、比例配置するビットを前記レジスト開口、前記導体、または空白領域で形成することにより示されており、該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が形成されており、該ビットと前記ビット群とが異なる形成方法で形成されていることを特徴とする構成（第９の構成）にするとよい。
【００２０】
また上記目的を達成するために、本発明に係る小型モジュールの製造方法は、上記第１の構成から第９の構成のいずれかに記載の小型モジュールを製造する工程を含む製造方法にするとよい。
【発明の効果】
【００２１】
本発明によれば、小型モジュールにアドレス情報を付与するための設定エリアを、個片化によって露出する側面に設ける。つまり、部品搭載面に設定エリアを確保する必要がない。このため、集合基板を個片化することにより生成される小型モジュールにおいて、トレーサビィリィティ性能を低下させることなく、モジュールの小型化に際しての設計自由度を向上させることが可能である。
【００２２】
また本発明によれば、モールドされず露出している端子形成面側の基板表面に、上記の設定エリアを設ける必要がない。従って、基板表面の非端子部エリアの全てが、配線や追加端子用のエリアとして利用することが可能である。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態に係る、モジュール個片の断面図である。
【図２】本発明の第１の実施形態に係る、モジュール個片のビット部の平面図である。
【図３】本発明の第１の実施形態に係る、２断面を使用したビット表記例を示す模式図である。
【図４】本発明の第１の実施形態に係る、シート内行列位置にモジュール断面を対応させた模式図である。
【図５】本発明の第２の実施形態に係る、モジュール個片の断面図である。
【図６】本発明の第３の実施形態に係る、内層も含めた複数導体によるビット形成の断面図である。
【図７】本発明の第３の実施形態に係る、モジュール個片のビット部の平面図である。
【図８】本発明の第３の実施形態に係る、絶縁材による断面被服を行う場合のビット部の平面図である。
【図９】本発明の第４の実施形態に係る、レジスト開口と導体パターンとを組み合わせによるビット形成の断面図である。
【図１０】本発明の第４の実施形態に係る、レジスト開口のみによるビット形成の断面図である。
【図１１】本発明の第４の実施形態に係る、導体のみによるビット形成の断面図である。
【図１２】従来の、シート内アドレスの表記例を示す模式図である。
【発明を実施するための形態】
【００２４】
以下に、本発明の第１の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。なお、ここで示す実施形態は一例であり、本発明はここに示す実施形態に限定されるものではない。
[実施の形態１]
【００２５】
以下に、基板のソルダーレジスト材料の有無でアドレス情報（＝識別用アドレス）を示す領域（以下、「レジスト開口エリア」という）の形成が行われている小型モジュールについて、説明する。なお、本実施形態のアドレス情報とは、小型モジュールを個片化する前段階における、各小型モジュールのシート基板内での配置位置を示す情報である。
【００２６】
図１は、本発明の一実施形態に係るモジュール個片１０（＝小型モジュール）を一切断面から見た場合における切断面図である。モジュール個片１０は少なくとも、基材１１、モールド樹脂１２、及び基板レジスト材１３を含むように構成されている。なお、モジュール個片１０を生成するためのモジュール用基板は、図１２に示す従来技術と同様、複数のモジュール用基板が集合されたシート状に形成されている。
【００２７】
モジュール個片１０は、ダイシングにより切断される断面に、０．３〜１．０ｍｍ程度の幅の基板レジスト材１３が露出するようになっている。この基板レジスト材１３が露出している領域が、レジスト開口エリアである。図１の例では、レジスト開口エリアが５個存在している。これにより個片切断後のモジュール切断面は、レジスト開口エリアの「厚み」×「幅」のビット形状がマークとして形成される。
【００２８】
アドレス情報の１ビット目にあたる第１のレジスト開口エリアは、モジュール個片１０の端面となる部分に跨るように、モジュール角（図１の右端）から０．５ｍｍ程度離れた位置に、幅０．５ｍｍ×高さ０．２ｍｍ程度に設定される。
【００２９】
同様にモジュール角から１．５ｍｍ程度離れた位置にアドレス情報の２ビット目に第２のレジスト開口エリアを設定する。以後、シート基板に集合されているモジュール個片１０の数に応じて、ビット表示用のレジスト開口エリアを、エリア間の間隔が０．５ｍｍ程度となるよう設定する。
【００３０】
例えば、シート基板に集合されているモジュール個片１０の数が１２８個以下であるならば、７ビットのアドレス情報を示すための７個のレジスト開口エリアを設定する。また例えば、１２８個以上であり２５６個以下であるならば、８ビットのアドレス情報を示すための８個のレジスト開口エリアを設定する。
【００３１】
つまり、モジュール個片１０の一切断面を使用して、シート基板内の位置示す通し番号をビット表記する。例えば図１の例では、５個の連続する有効ビットが示されているため、２進数表記で「１１１１１」、１０進数表記で「３１」が、示される通し番号になっている。
【００３２】
なお、レジスト開口エリアの長さは、レジスト材料を形成するにあたっての形成限界サイズ、すなわち最小サイズに基づき、０．２ｍｍ程度以上を目安とする。
【００３３】
図２（ａ）は、モジュール個片１０を上面から見た平面図である。また図２（ｂ）は、図２（ａ）の破線円Ｍ１の部分を拡大し、且つレジスト開口エリアが設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。なお図１に示す破線Ｈが、この切断面に該当する。
【００３４】
図２（ｂ）の破線Ｅは、モジュール個片１０のモジュール外形を示している。従って破線Ｅは、シート基板を切断する際の切断面に該当する。図２（ｂ）では、基板レジスト材１３に加え、切断前の基板レジスト材１３’（破線Ｅより右側に突出した部分）も示している。ただし基板レジスト材１３’は、シート基板の切断時にモジュール個片１０より切除される。
【００３５】
破線Ｅを跨ぐ基板レジスト材１３及び基板レジスト材１３’の長さ（図中の左右方向の長さ）は、ダイシングによるズレ公差、及び対パターンのソルダーレジスト材料のズレ公差を考慮して、０．１５〜０．３ｍｍ程度が望ましい。その際、図２（ｂ）に示すように、モジュール内側（破線Ｅより左側）へは０．１ｍｍ程度入れ込むものとする。
【００３６】
なお、シート基板に対するレジスト開口エリアの設定は、一般的なプリント配線板のソルダーレジスト形成の工法を用いるものとする。例えば、基材１１の表面上に設計図を転写するためのフォトマスクに、レジスト開口エリアを描画する。そして基板レジスト材１３を塗布して露光を行うことにより、レジスト開口エリアが設定される。ただし、その他のソルダーレジスト形成方法を用いて、レジスト開口エリアを設定する形態でもよい。
【００３７】
レジスト開口エリアが設定されたシート基板は、その部品搭載面上にチップ部品やＩＣ部品の実装を行ったのち、モールド加工を行うことで、モジュールの集合状態を形成する。なお、この際のモールドの工法の種類については特に指定するものではない。
【００３８】
シート状でモールドされたモジュールの集合は、ダイシング加工によってモジュール個片１０へと細分化される。この際、図２（ｂ）に示す基板レジスト材１３と基板レジスト材１３’とが切断される形で加工が行われる。このため、個片化されたモジュール個片１０の断面には、アドレス情報を示すレジスト開口エリアが、基板レジスト材１３の色調とモールド樹脂１２との色調差により示されることとなる。
【００３９】
上記により形成されるレジスト開口エリアを、シート内に配置された各々のモジュールに個別に設定する。これにより、シート基板内におけるモジュール配置位置を、切断による個片化後も識別可能となる。
【００４０】
なお、モジュール個片１０のサイズが小さく、所定のビット数を示すためのレジスト開口エリアの全てを、モジュール個片１０の一切断面に設定できない場合も考えられる。この場合、レジスト開口エリアの長さを小さくするか、或いは複数の切断面に渡ってレジスト開口エリアを設定する形態でもよい。
【００４１】
例えば図３に示すように、モジュール個片１０の二つの切断面にレジスト開口エリアを設定し、第１切断面にはシート基板内の縦方向を示す行番号、第２切断面にはシート基板内の横方向を示す列番号を、それぞれビット表記する形態でもよい。
【００４２】
また、シート基板あたりのモジュール集合数が少ない場合には、シート縦横の行列数分でモジュール個片１０の二つの切断面を仮想的にエリア分割し、各エリアにレジスト開口エリアを設定するか否かにより、アドレス情報を示す形態でもよい。
【００４３】
図４は、シート基板内の行列位置に、モジュール断面のレジスト開口エリアを対応させた模式図である。図４の左上は、モジュール個片１０の平面側断面（図１の破線Ｈで切断した場合の切断面）の略図である。その右方向及び下方向に示されているのが、切断前のシート基板の行列位置を模式的に示した略図である。両略図のうち、斜線で塗りつぶされた箇所が、図４左上に示すモジュール個片１０の、シート基板内における配置位置である。
【００４４】
図４の例では、シート基板は、縦方向に７分割、横方向に９分割され、従って７行×９列の行列を形成している。このため、モジュール個片１０の図中右側の切断面が仮想的に７エリアに分割される。また、モジュール個片１０の図中下側の切断面が仮想的に９エリアに分割される。このように、シート基板上の配置行、及び配置列に対応する仮想エリアのいずれかにレジスト開口エリアを設定することにより、直感的にシート基板上の配置位置を判断できるようにする。
【００４５】
このように本実施形態では、モールドされたモジュール個片１０の一または複数の切断面に、アドレス情報を示すためのレジスト開口エリアを複数設定する。これにより、２値化されたアドレス情報や、配置行列を示すアドレス情報を示すことが可能となる。
【００４６】
また本実施形態によれば、レジスト開口エリアが露出形成されるため、確認に際しては特別な装置を必要とすることがない。またモジュール個片１０の小型化に際しても、従来技術のようにアドレス情報を示すための加工を部品搭載エリアやパターン配線エリアに施す必要がないため、設計自由度に影響を与えない。
【００４７】
次に、本発明の第２の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。
［実施の形態２］
【００４８】
本実施形態の小型モジュール１０は、従来技術の図１２と同様、複数のモジュール用基板が集合されたシート状に形成されている。
【００４９】
図５は、実施形態に係るモジュール個片１０を一切断面から見た場合における切断面図である。本実施形態の小型モジュール１０は、実施の形態１のレジスト開口エリアに代わり、複数の導体１４により表される導体パターンによりアドレス情報を示す。なお、導体の素材としては、例えばプリント配線基板で一般的に用いられる銅素材等を用いる。
【００５０】
本実施形態のモジュール個片１０は、ダイシングにより切断される断面に、導体１４が露出するようになっている。図５の例では、導体１４が５個存在している。これにより個片切断後のモジュール切断面は、導体１４の「厚み」×「幅」のビット形状がマークとして形成される。
【００５１】
アドレス情報の１ビット目にあたる第１の導体１４は、モジュール個片１０の端面となる部分に跨るように、モジュール角（図５の右端）から０．５ｍｍ程度離れた位置に、幅０．５ｍｍ×高さ０．２ｍｍ程度に設定される。
【００５２】
同様にモジュール角から１．５ｍｍ程度離れた位置にアドレス情報の２ビット目に第２の導体１４を設定する。以後、シート基板に集合されているモジュール個片１０の数に応じて、ビット表示用の導体１４を、導体１４間の間隔が０．５ｍｍ程度となるよう設定する。
【００５３】
なお、導体１４の長さは、その形成限界サイズ、すなわち最小サイズに基づき、０．０５ｍｍ程度以上を目安とする。また、モジュール端面を跨ぐ幅の長さは、ダイシングによるズレ公差を考慮して０．１５〜０．３ｍｍ程度が望ましい。
【００５４】
導体１４が設定されたシート基板は、その部品搭載面上にチップ部品やＩＣ部品の実装を行ったのち、モールド加工を行うことで、モジュールの集合状態を形成する。なお、この際のモールドの工法の種類については特に指定するものではない。
【００５５】
シート状でモールドされたモジュールの集合は、ダイシング加工によってモジュール個片１０へと細分化される。この際、導体１４を切断する形で加工が行われる。このため、個片化されたモジュールの断面には、アドレス情報を示す導体パターンが示されることになる。なお図５では、一例として基材１１の表層に導体１４を設定する場合を示しているが、導体１４を設定する層は任意の層を用いることが可能である。
【００５６】
上記により形成される導体パターンを、シート内に配置された各々のモジュールに個別に設定する。これにより、シート基板内におけるモジュール配置位置を、切断による個片化後も識別可能となる。なお実施の形態１のように、複数の断面を使用して、導体パターンを設定する形態でもよい。
【００５７】
以上に説明した本実施形態では、意図的にモジュール断面に露出させる素材として、基板レジスト材１３ではなく導体１４を用いる。これにより、基材１１の表層のみに形成可能な基板レジスト材１３と異なり、基材１１の内層等に導体パターンを形成することが可能である。
【００５８】
次に、本発明の第３の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。
［実施の形態３］
【００５９】
上記の実施の形態２では、基材１１の表層のみに導体パターンを形成しているが、導体１４でビット形成を行う場合は、導体層のどこでも設定が可能であることから、複数導体層にビットを設定することも可能である。この場合、よりビット数を増やせることから、より小型化への対応が可能となる。
【００６０】
図６は、内層も含めた複数層の導体パターンによるビット形成例を示した、モジュール個片１０の断面図である。
【００６１】
図７（ａ）は、モジュール個片１０を上面から見た平面図である。また図７（ｂ）は、図７（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。また図７（ｃ）は、図７（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定された基材１１の内層を水平方向に切断したと仮定した場合の、水平断面図である。
【００６２】
ただし、上記のように導体１４をモジュール個片１０の外部に完全に露出させた場合、モジュール個片１０をメインボードへ実装する際の半田ブリッジ等で、不具合が発生する可能性がある。この問題を回避するため、基板厚みが薄い場合には基材１１、またはモールド樹脂１２により絶縁被服されるように、０．５ｍｍ×０．１ｍｍ程度の導体１４を、モジュール外形より内側へ設定する。
【００６３】
この際、内側へ入れすぎると、個片分割後の断面での視認性が落ちるので、絶縁材料を透かして見える程度にするのが望ましい。具体的にはダイシング加工時のズレ公差、基板の積層時のズレ公差を考慮し、モジュール外形より０．１２５ｍｍ前後内側に設定するものとする。
【００６４】
これにより、ダイシング後には導体１４は０．０５〜０．１ｍｍ程度の絶縁被服がなされて、メインボードへ実装時の半田ブリッジ等の不具合を回避できる。図８は、上記の絶縁被覆を行う場合のモジュール個片１０を示している。
【００６５】
図８（ａ）は、モジュール個片１０を上面から見た平面図である。また図８（ｂ）は、図８（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。
【００６６】
また図８（ｃ）は、図８（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定された基材１１の内層を水平方向に切断したと仮定した場合の、水平断面図である。図８（ｃ）に示すように、導体１４とモジュール断面との間に、幅Ｎだけ絶縁材料が存在するようにしている。
【００６７】
以上に説明した本実施形態では、導体１４を露出させずに、基材１１（導体１４が基板内層の場合）またはモールド樹脂１２（導体１４が部品搭載側基板表層の場合）の薄膜によって被覆する。これにより、導体１４の視認性は若干低下するものの、導体１４の露出に起因する不具合を防ぐことが可能である。
【００６８】
次に、本発明の第４の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。
［実施の形態４］
【００６９】
実施の形態１の図４では、シート基板上の集合数が少ない場合に、個片化後もシート基板上での配置位置を直間的に判断できる。ただしこれは、集合数がある程度まで少ない場合に有効な技術である。集合数が増えるにつれ、切断面を仮想的にエリア分割する際の分割数が増え、相対位置の直感的な判断が困難となる。
【００７０】
このため本実施形態では、分割数を識別し易くするために、レジスト開口と導体パターンとの両方を組み合わせることにより、識別の容易さを向上させる。
【００７１】
本実施形態では、図９に示すように、シート基板状に形成される配列の列数分または行数分だけ、モジュール個片１０の断面にレジスト開口エリアを設定する。このうち、配置位置を示すための目的のアドレス位置に該当する部分のみに、導体１４を設定する。
【００７２】
例えば図９の例では、レジスト開口エリア及び導体１４が計９個あり、そのうち左から３番目に導体１４が設定されている。このため、図９に示す断面が列方向のアドレス情報を示す場合、シート基板は左右方向に９列の構成をしており、そのうち左から３列目に、このモジュール個片１０が配置されていることを示されていることとなる。
【００７３】
なお、行方向のアドレス情報は、モジュール個片１０のこれ以外の断面に、同様にレジスト開口エリア及び導体１４を用いて示すものとする。
【００７４】
これにより、シート基板の列方向または行方向の分割数をレジスト開口エリア及び導体１４の合計数により示し、そのうち、導体１４が何番目に設定されているかにより、直感的にシート基板内の配置位置が判断できるようにする。
【００７５】
或いは、シート基板の列方向または行方向の分割数をレジスト開口エリア及び導体１４の合計数により示し、そのうち、レジスト開口エリアが何番目に設定されているかにより（つまり図９におけるレジスト開口エリアと導体１４との関係を逆転させる）、シート基板内の配置位置が判断できるようにする形態でもよい。
【００７６】
また或いは、図１０に示すように、目的のアドレス位置に対応する部分に導体１４を設定するのではなく、ブランクＳを設定する形態でもよい。この場合、モールド樹脂１２が見た目ビットとなって、目的のアドレス位置と見なせる。
【００７７】
また或いは、図１１に示すように、絶縁対策との組み合わせにより、シート基板の分割数を導体１４で示し、目的のアドレス位置に該当する部分にブランクＳを設定する形態でもよい。
【００７８】
以上に説明した本実施形態では、シート基板上の集合数が増加した場合でも、個片化後もシート基板上での配置位置を直間的に判断できるよう、対応することができる。
［その他の実施の形態］
【００７９】
以上、好ましい実施の形態及び実施例を挙げて本発明を説明したが、本発明は必ずしも上記実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【符号の説明】
【００８０】
１０ モジュール個片（小型モジュール）
１１ 基材
１２ モールド樹脂
１３、１３’ 基板レジスト材
１４、１４’ 導体
【技術分野】
【０００１】
本発明は、電子装置に用いられる小型モジュール、及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、小型モジュールの製造方法において、実装工程の簡略化のため、モジュール用パターン複数個分を集合配置したシート基板に搭載部品を一括実装後、ダイシングなどにより分割してモジュールを個片化する手法が用いられている。
【０００３】
この際にロットトレーサビリティの一助となるように、個片への分割後でもシート基板内の配置位置が特定できるよう、基板の表層にアドレス識別用マーク或いは文字を形成する場合がある。
【０００４】
その中でも樹脂封止タイプのモジュールでは、部品実装側が樹脂で封止されるため、モジュールの端子形成面側の中央エリア部に文字、またはマーキングにてアドレス表記を行われる場合が多い。
【０００５】
例えば図１２は、従来のシート基板内アドレスの表記例を示した平面図である。図１２は、シート基板の端子形成面側を表している。各モジュールの中央部には、導体パターン（抜き文字）またはレジスト抜き等により、アドレス番号が記載されている。なお、図中のｍ、ｎは任意の自然数である。
【０００６】
また上記に関連して特許文献１には、線基板を複数の個片に分割することによって複数の樹脂封止型半導体装置を得る製造方法であって、配線基板上に複数の半導体チップを搭載する工程に先立ち、配線基板の実装面の一部に、複数の樹脂封止型半導体装置のそれぞれのアドレス情報を付与する製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３８２７４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら近年、電子機器の小型化に伴い、モジュールの小型化も進んでいる。特に、メインボードへ搭載するための端子面積が小さくなっている中で、端子形成面側のモジュール中央部を補強用パッドエリアとして利用する場合がある。或いは、信号配線エリアとして利用する場合がある。これらの場合に、該当アドレス表示を行うためのエリアを端子形成面に確保することが困難であることから、別の方法にてアドレス表示を行うことが必要となっている。
【０００９】
この問題に対して、単純に半導体チップなどの部品搭載面側だけにアドレス表示マークを形成する方法も考えられる。しかしその場合においても、モジュールの小型化により十分な表示エリアを確保できない場合がある。また、表示エリアが確保できたとしても、封止されたモジュールでは表示マークを目視で確認することが困難であり、Ｘ線透過装置等の設備が必要となる。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、その目的は、個片への分割後でもシート基板内の配置位置が特定できるアドレス情報が付与された小型モジュールであって、目視により容易にアドレス情報を確認することが可能な小型モジュール、及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る小型モジュールは、モジュール用基板パターンを複数個配置したシート基板を複数の個片に分割することによって製造される小型モジュールであって、前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスが示されていることを特徴とする構成（第１の構成）とされている。
【００１２】
なお、上記第１の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであることを特徴とする構成（第２の構成）にするとよい。
【００１３】
なお、上記第２の構成から成る小型モジュールは、前記識別用アドレスが、第１ビット表示及び第２ビット表示の２個のビット表示により示されるものであり、前記第１ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置されて示されており、前記第２ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されて示されていることを特徴とする構成（第３の構成）にするとよい。
【００１４】
なお、上記第３の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板のレジスト開口のパターンによって形成されていることを特徴とする構成（第４の構成）にするとよい。
【００１５】
なお、上記第４の構成から成る小型モジュールは、前記識別用アドレスが、前記シート基板に設けられた導体のパターンによって形成されていることを特徴とする構成（第５の構成）にするとよい。
【００１６】
なお、上記第５の構成から成る小型モジュールは、前記導体が、前記シート基板を側面から見た場合における複数の層に渡って設けられていることを特徴とする構成（第６の構成）にするとよい。
【００１７】
なお、上記第６の構成から成る小型モジュールは、前記導体が、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられていることを特徴とする構成（第７の構成）にするとよい。
【００１８】
なお、上記第７の構成から成る小型モジュールは、前記導体が、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されていることを特徴とする構成（第８の構成）にするとよい。
【００１９】
なお、上記第８の構成から成る小型モジュールは、 前記第１ビット表示または前記第２ビット表示が、比例配置するビットを前記レジスト開口、前記導体、または空白領域で形成することにより示されており、該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が形成されており、該ビットと前記ビット群とが異なる形成方法で形成されていることを特徴とする構成（第９の構成）にするとよい。
【００２０】
また上記目的を達成するために、本発明に係る小型モジュールの製造方法は、上記第１の構成から第９の構成のいずれかに記載の小型モジュールを製造する工程を含む製造方法にするとよい。
【発明の効果】
【００２１】
本発明によれば、小型モジュールにアドレス情報を付与するための設定エリアを、個片化によって露出する側面に設ける。つまり、部品搭載面に設定エリアを確保する必要がない。このため、集合基板を個片化することにより生成される小型モジュールにおいて、トレーサビィリィティ性能を低下させることなく、モジュールの小型化に際しての設計自由度を向上させることが可能である。
【００２２】
また本発明によれば、モールドされず露出している端子形成面側の基板表面に、上記の設定エリアを設ける必要がない。従って、基板表面の非端子部エリアの全てが、配線や追加端子用のエリアとして利用することが可能である。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態に係る、モジュール個片の断面図である。
【図２】本発明の第１の実施形態に係る、モジュール個片のビット部の平面図である。
【図３】本発明の第１の実施形態に係る、２断面を使用したビット表記例を示す模式図である。
【図４】本発明の第１の実施形態に係る、シート内行列位置にモジュール断面を対応させた模式図である。
【図５】本発明の第２の実施形態に係る、モジュール個片の断面図である。
【図６】本発明の第３の実施形態に係る、内層も含めた複数導体によるビット形成の断面図である。
【図７】本発明の第３の実施形態に係る、モジュール個片のビット部の平面図である。
【図８】本発明の第３の実施形態に係る、絶縁材による断面被服を行う場合のビット部の平面図である。
【図９】本発明の第４の実施形態に係る、レジスト開口と導体パターンとを組み合わせによるビット形成の断面図である。
【図１０】本発明の第４の実施形態に係る、レジスト開口のみによるビット形成の断面図である。
【図１１】本発明の第４の実施形態に係る、導体のみによるビット形成の断面図である。
【図１２】従来の、シート内アドレスの表記例を示す模式図である。
【発明を実施するための形態】
【００２４】
以下に、本発明の第１の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。なお、ここで示す実施形態は一例であり、本発明はここに示す実施形態に限定されるものではない。
[実施の形態１]
【００２５】
以下に、基板のソルダーレジスト材料の有無でアドレス情報（＝識別用アドレス）を示す領域（以下、「レジスト開口エリア」という）の形成が行われている小型モジュールについて、説明する。なお、本実施形態のアドレス情報とは、小型モジュールを個片化する前段階における、各小型モジュールのシート基板内での配置位置を示す情報である。
【００２６】
図１は、本発明の一実施形態に係るモジュール個片１０（＝小型モジュール）を一切断面から見た場合における切断面図である。モジュール個片１０は少なくとも、基材１１、モールド樹脂１２、及び基板レジスト材１３を含むように構成されている。なお、モジュール個片１０を生成するためのモジュール用基板は、図１２に示す従来技術と同様、複数のモジュール用基板が集合されたシート状に形成されている。
【００２７】
モジュール個片１０は、ダイシングにより切断される断面に、０．３〜１．０ｍｍ程度の幅の基板レジスト材１３が露出するようになっている。この基板レジスト材１３が露出している領域が、レジスト開口エリアである。図１の例では、レジスト開口エリアが５個存在している。これにより個片切断後のモジュール切断面は、レジスト開口エリアの「厚み」×「幅」のビット形状がマークとして形成される。
【００２８】
アドレス情報の１ビット目にあたる第１のレジスト開口エリアは、モジュール個片１０の端面となる部分に跨るように、モジュール角（図１の右端）から０．５ｍｍ程度離れた位置に、幅０．５ｍｍ×高さ０．２ｍｍ程度に設定される。
【００２９】
同様にモジュール角から１．５ｍｍ程度離れた位置にアドレス情報の２ビット目に第２のレジスト開口エリアを設定する。以後、シート基板に集合されているモジュール個片１０の数に応じて、ビット表示用のレジスト開口エリアを、エリア間の間隔が０．５ｍｍ程度となるよう設定する。
【００３０】
例えば、シート基板に集合されているモジュール個片１０の数が１２８個以下であるならば、７ビットのアドレス情報を示すための７個のレジスト開口エリアを設定する。また例えば、１２８個以上であり２５６個以下であるならば、８ビットのアドレス情報を示すための８個のレジスト開口エリアを設定する。
【００３１】
つまり、モジュール個片１０の一切断面を使用して、シート基板内の位置示す通し番号をビット表記する。例えば図１の例では、５個の連続する有効ビットが示されているため、２進数表記で「１１１１１」、１０進数表記で「３１」が、示される通し番号になっている。
【００３２】
なお、レジスト開口エリアの長さは、レジスト材料を形成するにあたっての形成限界サイズ、すなわち最小サイズに基づき、０．２ｍｍ程度以上を目安とする。
【００３３】
図２（ａ）は、モジュール個片１０を上面から見た平面図である。また図２（ｂ）は、図２（ａ）の破線円Ｍ１の部分を拡大し、且つレジスト開口エリアが設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。なお図１に示す破線Ｈが、この切断面に該当する。
【００３４】
図２（ｂ）の破線Ｅは、モジュール個片１０のモジュール外形を示している。従って破線Ｅは、シート基板を切断する際の切断面に該当する。図２（ｂ）では、基板レジスト材１３に加え、切断前の基板レジスト材１３’（破線Ｅより右側に突出した部分）も示している。ただし基板レジスト材１３’は、シート基板の切断時にモジュール個片１０より切除される。
【００３５】
破線Ｅを跨ぐ基板レジスト材１３及び基板レジスト材１３’の長さ（図中の左右方向の長さ）は、ダイシングによるズレ公差、及び対パターンのソルダーレジスト材料のズレ公差を考慮して、０．１５〜０．３ｍｍ程度が望ましい。その際、図２（ｂ）に示すように、モジュール内側（破線Ｅより左側）へは０．１ｍｍ程度入れ込むものとする。
【００３６】
なお、シート基板に対するレジスト開口エリアの設定は、一般的なプリント配線板のソルダーレジスト形成の工法を用いるものとする。例えば、基材１１の表面上に設計図を転写するためのフォトマスクに、レジスト開口エリアを描画する。そして基板レジスト材１３を塗布して露光を行うことにより、レジスト開口エリアが設定される。ただし、その他のソルダーレジスト形成方法を用いて、レジスト開口エリアを設定する形態でもよい。
【００３７】
レジスト開口エリアが設定されたシート基板は、その部品搭載面上にチップ部品やＩＣ部品の実装を行ったのち、モールド加工を行うことで、モジュールの集合状態を形成する。なお、この際のモールドの工法の種類については特に指定するものではない。
【００３８】
シート状でモールドされたモジュールの集合は、ダイシング加工によってモジュール個片１０へと細分化される。この際、図２（ｂ）に示す基板レジスト材１３と基板レジスト材１３’とが切断される形で加工が行われる。このため、個片化されたモジュール個片１０の断面には、アドレス情報を示すレジスト開口エリアが、基板レジスト材１３の色調とモールド樹脂１２との色調差により示されることとなる。
【００３９】
上記により形成されるレジスト開口エリアを、シート内に配置された各々のモジュールに個別に設定する。これにより、シート基板内におけるモジュール配置位置を、切断による個片化後も識別可能となる。
【００４０】
なお、モジュール個片１０のサイズが小さく、所定のビット数を示すためのレジスト開口エリアの全てを、モジュール個片１０の一切断面に設定できない場合も考えられる。この場合、レジスト開口エリアの長さを小さくするか、或いは複数の切断面に渡ってレジスト開口エリアを設定する形態でもよい。
【００４１】
例えば図３に示すように、モジュール個片１０の二つの切断面にレジスト開口エリアを設定し、第１切断面にはシート基板内の縦方向を示す行番号、第２切断面にはシート基板内の横方向を示す列番号を、それぞれビット表記する形態でもよい。
【００４２】
また、シート基板あたりのモジュール集合数が少ない場合には、シート縦横の行列数分でモジュール個片１０の二つの切断面を仮想的にエリア分割し、各エリアにレジスト開口エリアを設定するか否かにより、アドレス情報を示す形態でもよい。
【００４３】
図４は、シート基板内の行列位置に、モジュール断面のレジスト開口エリアを対応させた模式図である。図４の左上は、モジュール個片１０の平面側断面（図１の破線Ｈで切断した場合の切断面）の略図である。その右方向及び下方向に示されているのが、切断前のシート基板の行列位置を模式的に示した略図である。両略図のうち、斜線で塗りつぶされた箇所が、図４左上に示すモジュール個片１０の、シート基板内における配置位置である。
【００４４】
図４の例では、シート基板は、縦方向に７分割、横方向に９分割され、従って７行×９列の行列を形成している。このため、モジュール個片１０の図中右側の切断面が仮想的に７エリアに分割される。また、モジュール個片１０の図中下側の切断面が仮想的に９エリアに分割される。このように、シート基板上の配置行、及び配置列に対応する仮想エリアのいずれかにレジスト開口エリアを設定することにより、直感的にシート基板上の配置位置を判断できるようにする。
【００４５】
このように本実施形態では、モールドされたモジュール個片１０の一または複数の切断面に、アドレス情報を示すためのレジスト開口エリアを複数設定する。これにより、２値化されたアドレス情報や、配置行列を示すアドレス情報を示すことが可能となる。
【００４６】
また本実施形態によれば、レジスト開口エリアが露出形成されるため、確認に際しては特別な装置を必要とすることがない。またモジュール個片１０の小型化に際しても、従来技術のようにアドレス情報を示すための加工を部品搭載エリアやパターン配線エリアに施す必要がないため、設計自由度に影響を与えない。
【００４７】
次に、本発明の第２の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。
［実施の形態２］
【００４８】
本実施形態の小型モジュール１０は、従来技術の図１２と同様、複数のモジュール用基板が集合されたシート状に形成されている。
【００４９】
図５は、実施形態に係るモジュール個片１０を一切断面から見た場合における切断面図である。本実施形態の小型モジュール１０は、実施の形態１のレジスト開口エリアに代わり、複数の導体１４により表される導体パターンによりアドレス情報を示す。なお、導体の素材としては、例えばプリント配線基板で一般的に用いられる銅素材等を用いる。
【００５０】
本実施形態のモジュール個片１０は、ダイシングにより切断される断面に、導体１４が露出するようになっている。図５の例では、導体１４が５個存在している。これにより個片切断後のモジュール切断面は、導体１４の「厚み」×「幅」のビット形状がマークとして形成される。
【００５１】
アドレス情報の１ビット目にあたる第１の導体１４は、モジュール個片１０の端面となる部分に跨るように、モジュール角（図５の右端）から０．５ｍｍ程度離れた位置に、幅０．５ｍｍ×高さ０．２ｍｍ程度に設定される。
【００５２】
同様にモジュール角から１．５ｍｍ程度離れた位置にアドレス情報の２ビット目に第２の導体１４を設定する。以後、シート基板に集合されているモジュール個片１０の数に応じて、ビット表示用の導体１４を、導体１４間の間隔が０．５ｍｍ程度となるよう設定する。
【００５３】
なお、導体１４の長さは、その形成限界サイズ、すなわち最小サイズに基づき、０．０５ｍｍ程度以上を目安とする。また、モジュール端面を跨ぐ幅の長さは、ダイシングによるズレ公差を考慮して０．１５〜０．３ｍｍ程度が望ましい。
【００５４】
導体１４が設定されたシート基板は、その部品搭載面上にチップ部品やＩＣ部品の実装を行ったのち、モールド加工を行うことで、モジュールの集合状態を形成する。なお、この際のモールドの工法の種類については特に指定するものではない。
【００５５】
シート状でモールドされたモジュールの集合は、ダイシング加工によってモジュール個片１０へと細分化される。この際、導体１４を切断する形で加工が行われる。このため、個片化されたモジュールの断面には、アドレス情報を示す導体パターンが示されることになる。なお図５では、一例として基材１１の表層に導体１４を設定する場合を示しているが、導体１４を設定する層は任意の層を用いることが可能である。
【００５６】
上記により形成される導体パターンを、シート内に配置された各々のモジュールに個別に設定する。これにより、シート基板内におけるモジュール配置位置を、切断による個片化後も識別可能となる。なお実施の形態１のように、複数の断面を使用して、導体パターンを設定する形態でもよい。
【００５７】
以上に説明した本実施形態では、意図的にモジュール断面に露出させる素材として、基板レジスト材１３ではなく導体１４を用いる。これにより、基材１１の表層のみに形成可能な基板レジスト材１３と異なり、基材１１の内層等に導体パターンを形成することが可能である。
【００５８】
次に、本発明の第３の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。
［実施の形態３］
【００５９】
上記の実施の形態２では、基材１１の表層のみに導体パターンを形成しているが、導体１４でビット形成を行う場合は、導体層のどこでも設定が可能であることから、複数導体層にビットを設定することも可能である。この場合、よりビット数を増やせることから、より小型化への対応が可能となる。
【００６０】
図６は、内層も含めた複数層の導体パターンによるビット形成例を示した、モジュール個片１０の断面図である。
【００６１】
図７（ａ）は、モジュール個片１０を上面から見た平面図である。また図７（ｂ）は、図７（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。また図７（ｃ）は、図７（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定された基材１１の内層を水平方向に切断したと仮定した場合の、水平断面図である。
【００６２】
ただし、上記のように導体１４をモジュール個片１０の外部に完全に露出させた場合、モジュール個片１０をメインボードへ実装する際の半田ブリッジ等で、不具合が発生する可能性がある。この問題を回避するため、基板厚みが薄い場合には基材１１、またはモールド樹脂１２により絶縁被服されるように、０．５ｍｍ×０．１ｍｍ程度の導体１４を、モジュール外形より内側へ設定する。
【００６３】
この際、内側へ入れすぎると、個片分割後の断面での視認性が落ちるので、絶縁材料を透かして見える程度にするのが望ましい。具体的にはダイシング加工時のズレ公差、基板の積層時のズレ公差を考慮し、モジュール外形より０．１２５ｍｍ前後内側に設定するものとする。
【００６４】
これにより、ダイシング後には導体１４は０．０５〜０．１ｍｍ程度の絶縁被服がなされて、メインボードへ実装時の半田ブリッジ等の不具合を回避できる。図８は、上記の絶縁被覆を行う場合のモジュール個片１０を示している。
【００６５】
図８（ａ）は、モジュール個片１０を上面から見た平面図である。また図８（ｂ）は、図８（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定されたレジスト層付近を水平方向に切断したと仮定した場合の、水平断面図である。
【００６６】
また図８（ｃ）は、図８（ａ）の破線円Ｍ１の部分を拡大し、且つ導体１４が設定された基材１１の内層を水平方向に切断したと仮定した場合の、水平断面図である。図８（ｃ）に示すように、導体１４とモジュール断面との間に、幅Ｎだけ絶縁材料が存在するようにしている。
【００６７】
以上に説明した本実施形態では、導体１４を露出させずに、基材１１（導体１４が基板内層の場合）またはモールド樹脂１２（導体１４が部品搭載側基板表層の場合）の薄膜によって被覆する。これにより、導体１４の視認性は若干低下するものの、導体１４の露出に起因する不具合を防ぐことが可能である。
【００６８】
次に、本発明の第４の実施形態に係る小型モジュールについて、図面を参照しつつ説明する。
［実施の形態４］
【００６９】
実施の形態１の図４では、シート基板上の集合数が少ない場合に、個片化後もシート基板上での配置位置を直間的に判断できる。ただしこれは、集合数がある程度まで少ない場合に有効な技術である。集合数が増えるにつれ、切断面を仮想的にエリア分割する際の分割数が増え、相対位置の直感的な判断が困難となる。
【００７０】
このため本実施形態では、分割数を識別し易くするために、レジスト開口と導体パターンとの両方を組み合わせることにより、識別の容易さを向上させる。
【００７１】
本実施形態では、図９に示すように、シート基板状に形成される配列の列数分または行数分だけ、モジュール個片１０の断面にレジスト開口エリアを設定する。このうち、配置位置を示すための目的のアドレス位置に該当する部分のみに、導体１４を設定する。
【００７２】
例えば図９の例では、レジスト開口エリア及び導体１４が計９個あり、そのうち左から３番目に導体１４が設定されている。このため、図９に示す断面が列方向のアドレス情報を示す場合、シート基板は左右方向に９列の構成をしており、そのうち左から３列目に、このモジュール個片１０が配置されていることを示されていることとなる。
【００７３】
なお、行方向のアドレス情報は、モジュール個片１０のこれ以外の断面に、同様にレジスト開口エリア及び導体１４を用いて示すものとする。
【００７４】
これにより、シート基板の列方向または行方向の分割数をレジスト開口エリア及び導体１４の合計数により示し、そのうち、導体１４が何番目に設定されているかにより、直感的にシート基板内の配置位置が判断できるようにする。
【００７５】
或いは、シート基板の列方向または行方向の分割数をレジスト開口エリア及び導体１４の合計数により示し、そのうち、レジスト開口エリアが何番目に設定されているかにより（つまり図９におけるレジスト開口エリアと導体１４との関係を逆転させる）、シート基板内の配置位置が判断できるようにする形態でもよい。
【００７６】
また或いは、図１０に示すように、目的のアドレス位置に対応する部分に導体１４を設定するのではなく、ブランクＳを設定する形態でもよい。この場合、モールド樹脂１２が見た目ビットとなって、目的のアドレス位置と見なせる。
【００７７】
また或いは、図１１に示すように、絶縁対策との組み合わせにより、シート基板の分割数を導体１４で示し、目的のアドレス位置に該当する部分にブランクＳを設定する形態でもよい。
【００７８】
以上に説明した本実施形態では、シート基板上の集合数が増加した場合でも、個片化後もシート基板上での配置位置を直間的に判断できるよう、対応することができる。
［その他の実施の形態］
【００７９】
以上、好ましい実施の形態及び実施例を挙げて本発明を説明したが、本発明は必ずしも上記実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【符号の説明】
【００８０】
１０ モジュール個片（小型モジュール）
１１ 基材
１２ モールド樹脂
１３、１３’ 基板レジスト材
１４、１４’ 導体
【特許請求の範囲】
【請求項１】
モジュール用基板パターンを複数個配置したシート基板を複数の個片に分割することによって製造される小型モジュールであって、
前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスが示されていること
を特徴とする小型モジュール。
【請求項２】
前記識別用アドレスは、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであること
を特徴とする請求項１に記載の小型モジュール。
【請求項３】
前記識別用アドレスは、第１ビット表示及び第２ビット表示の２個のビット表示により示されるものであり、
前記第１ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置されて示されており、
前記第２ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されて示されていること
を特徴とする請求項２に記載の小型モジュール。
【請求項４】
前記識別用アドレスは、前記シート基板のレジスト開口のパターンによって形成されていること
を特徴とする請求項３に記載の小型モジュール。
【請求項５】
前記識別用アドレスは、前記シート基板に設けられた導体のパターンによって形成されていること
を特徴とする請求項４に記載の小型モジュール。
【請求項６】
前記導体は、前記シート基板を側面から見た場合における複数の層に渡って設けられていること
を特徴とする請求項５に記載の小型モジュール。
【請求項７】
前記導体は、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられていること
を特徴とする請求項６に記載の小型モジュール。
【請求項８】
前記導体は、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されていること
を特徴とする請求項７に記載の小型モジュール。
【請求項９】
前記第１ビット表示または前記第２ビット表示は、比例配置するビットを前記レジスト開口、前記導体、または空白領域で形成することにより示されており、
該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が形成されており、
該ビットと前記ビット群とが異なる形成方法で形成されていること
を特徴とする請求項８に記載の小型モジュール。
【請求項１０】
モジュール用基板パターンをシート基板に複数個配置する工程と、
前記シート基板を複数の個片に分割して小型モジュールとする工程と、
を含む小型モジュールの製造方法であって、
前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスを設定する工程を含むこと
を特徴とする小型モジュールの製造方法。
【請求項１１】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであること
を特徴とする請求項１０に記載の小型モジュールの製造方法。
【請求項１２】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、第１ビット表示及び第２ビット表示の２個のビット表示により示され、
前記第１ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置され、
前記第２ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されること
を特徴とする請求項１１に記載の小型モジュールの製造方法。
【請求項１３】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板のレジスト開口のパターンによって形成されること
を特徴とする請求項１２に記載の小型モジュールの製造方法。
【請求項１４】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板に設けられた導体のパターンによって形成されること
を特徴とする請求項１３に記載の小型モジュールの製造方法。
【請求項１５】
前記識別用アドレスを設定する工程において、前記導体は、前記シート基板を側面から見た場合における複数の層に渡って設けられること
を特徴とする請求項１４に記載の小型モジュールの製造方法。
【請求項１６】
前記識別用アドレスを設定する工程において、前記導体は、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられること
を特徴とする請求項１５に記載の小型モジュールの製造方法。
【請求項１７】
前記識別用アドレスを設定する工程において、前記導体は、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されること
を特徴とする請求項１６に記載の小型モジュールの製造方法。
【請求項１８】
前記識別用アドレスを設定する工程において、前記第１ビット表示または前記第２ビット表示は、比例配置するビットが前記レジスト開口、前記導体、または空白領域で形成され、
該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が、該ビットと異なる形成方法で形成されること
を特徴とする請求項１７に記載の小型モジュールの製造方法。
【請求項１】
モジュール用基板パターンを複数個配置したシート基板を複数の個片に分割することによって製造される小型モジュールであって、
前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスが示されていること
を特徴とする小型モジュール。
【請求項２】
前記識別用アドレスは、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであること
を特徴とする請求項１に記載の小型モジュール。
【請求項３】
前記識別用アドレスは、第１ビット表示及び第２ビット表示の２個のビット表示により示されるものであり、
前記第１ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置されて示されており、
前記第２ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されて示されていること
を特徴とする請求項２に記載の小型モジュール。
【請求項４】
前記識別用アドレスは、前記シート基板のレジスト開口のパターンによって形成されていること
を特徴とする請求項３に記載の小型モジュール。
【請求項５】
前記識別用アドレスは、前記シート基板に設けられた導体のパターンによって形成されていること
を特徴とする請求項４に記載の小型モジュール。
【請求項６】
前記導体は、前記シート基板を側面から見た場合における複数の層に渡って設けられていること
を特徴とする請求項５に記載の小型モジュール。
【請求項７】
前記導体は、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられていること
を特徴とする請求項６に記載の小型モジュール。
【請求項８】
前記導体は、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されていること
を特徴とする請求項７に記載の小型モジュール。
【請求項９】
前記第１ビット表示または前記第２ビット表示は、比例配置するビットを前記レジスト開口、前記導体、または空白領域で形成することにより示されており、
該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が形成されており、
該ビットと前記ビット群とが異なる形成方法で形成されていること
を特徴とする請求項８に記載の小型モジュール。
【請求項１０】
モジュール用基板パターンをシート基板に複数個配置する工程と、
前記シート基板を複数の個片に分割して小型モジュールとする工程と、
を含む小型モジュールの製造方法であって、
前記小型モジュールの側面に、分割前の前記シート基板における前記小型モジュールの配置位置を識別するための識別用アドレスを設定する工程を含むこと
を特徴とする小型モジュールの製造方法。
【請求項１１】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板の各位置に予め割り振られた数値を示す、複数個のビット表示の組み合わせであること
を特徴とする請求項１０に記載の小型モジュールの製造方法。
【請求項１２】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、第１ビット表示及び第２ビット表示の２個のビット表示により示され、
前記第１ビット表示は、前記シート基板の水平方向における縦座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの縦座標配置位置に応じて比例配置され、
前記第２ビット表示は、前記シート基板の水平方向における横座標に平行な前記小型モジュールの側面に、前記シート基板内における前記小型モジュールの横座標配置位置に応じて比例配置されること
を特徴とする請求項１１に記載の小型モジュールの製造方法。
【請求項１３】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板のレジスト開口のパターンによって形成されること
を特徴とする請求項１２に記載の小型モジュールの製造方法。
【請求項１４】
前記識別用アドレスを設定する工程において、前記識別用アドレスは、前記シート基板に設けられた導体のパターンによって形成されること
を特徴とする請求項１３に記載の小型モジュールの製造方法。
【請求項１５】
前記識別用アドレスを設定する工程において、前記導体は、前記シート基板を側面から見た場合における複数の層に渡って設けられること
を特徴とする請求項１４に記載の小型モジュールの製造方法。
【請求項１６】
前記識別用アドレスを設定する工程において、前記導体は、前記シート基板にモジュール端子を搭載する面とは反対側の基板表層に設けられること
を特徴とする請求項１５に記載の小型モジュールの製造方法。
【請求項１７】
前記識別用アドレスを設定する工程において、前記導体は、前記シート基板から露出しておらず、前記シート基板の絶縁層、または前記シート基板にモールドされるモールド樹脂により被服絶縁されること
を特徴とする請求項１６に記載の小型モジュールの製造方法。
【請求項１８】
前記識別用アドレスを設定する工程において、前記第１ビット表示または前記第２ビット表示は、比例配置するビットが前記レジスト開口、前記導体、または空白領域で形成され、
該ビットが形成された前記側面には、前記シート基板内における前記小型モジュールの縦方向または横方向の配列数を示すビット群が、該ビットと異なる形成方法で形成されること
を特徴とする請求項１７に記載の小型モジュールの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−６９８６８（Ｐ２０１３−６９８６８Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０７４３８（Ｐ２０１１−２０７４３８）
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]