形成キャパシタ内蔵型多層プリント配線板
【課題】実装したＩＣが高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板の提供。
【解決手段】複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。
【解決手段】複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板の内部に部品を有する部品内蔵型プリント配線板に関するもので、特に、プリント配線板の電源系に発生するノイズを、当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する、形成キャパシタ内蔵型多層プリント配線板に関する。
【背景技術】
【０００２】
現在、市場に出ている多種多様の電子機器の殆どにはプリント配線板が組み込まれ、このプリント配線板の多くは、当該プリント配線板に実装された部品や機能ブロックを駆動する為の電力を必要とする。
一般に、プリント配線板は、外部から供給される電源から、所謂電源系ラインと呼ばれる電源パターンやビア等の層間接続構造を用いると共に、必要に応じて電圧調整機能を介して、各所に必要な電源電圧を供給している。
ここで、プリント配線板の部品レイアウトや配線パターンレイアウトをする際、注意が必要な事項の１つとして、電源系ラインにノイズ（雑音）が加わらないように配慮する事が挙げられる。
【０００３】
プリント配線板に配された部品や機能ブロックが安定して駆動する為には、安定した電源電圧の供給が必要であるが、電源系ラインにノイズが加わり電源電圧自体に揺らぎ（微小な電圧変動）が発生すると、部品や機能ブロックが安定して駆動出来なくなる場合が有り、更に、そのノイズが空間や電源系ラインを伝って外部に放射されるＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害）の原因となっていた。
このような電源系ラインのノイズ対策としては、一般に、電源パターンとグラウンドパターン（ＧＮＤパターン）の間にバイパスコンデンサ（パスコン）を設置する手法が用いられている。
【０００４】
パスコンとして、既知の又は予測されるノイズの周波数特性に応じて適切な（当該ノイズの周波数が通過し易い）容量値のコンデンサを電源パターンとＧＮＤパターンの間に設置する事で、パスコンがノイズ成分を優先的に流す為、電源パターンに寄生したノイズ、又は電源パターンで発生したノイズは、その先の部品や機能ブロックに行かず、パスコンを介して直接ＧＮＤパターンに流れ、結果、ノイズ成分が除去された電流が部品や機能ブロックに流れ、安定した電源電圧が供給される。
ところが、このパスコンは、部品や機能ブロックの動作周波数が高周波数である場合、部品や機能ブロックの電源系ラインとの距離が大きいと、当該電源系ラインまでの接続配線が持つ寄生インダクタンス（誘導成分）によって、パスコンまでのインピーダンスが上昇し、ノイズ成分が除去出来ず、部品や機能ブロックに供給する電源電圧の安定化を図ることが難しく成る為、部品や機能ブロックとパスコンとの距離を可能な限り小さくする事が求められていた。
【０００５】
そこで、図３に示すような方法が提案されている（例えば特許文献１）。
図３（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ３は、回路パターン層３７、グラウンドパターン層３１、電源パターン層３３、回路パターン層３６の各々の導体層の間に、３２ａ乃至３２ｃの絶縁層が配されている多層回路基板であり、回路パターン層３６及び回路パターン層３７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン３６ａが配され、当該回路パターン３６ａの中の一部である実装パット上に能動部品（ＩＣ）３８と電子部品３９が配され、絶縁層３２ａと絶縁層３２ｂとの間に、誘電体３４ａを陽電極３４ｂと陰電極３４ｃで挟み込んだ形成キャパシタ３４が形成され、当該陽電極３４ｂは層間接続部（ビア）３５ｂを介して電源パターン３３ａと接続され、当該陰電極３４ｃはグラウンドパターン３１ａと接続されている。
【０００６】
図３（ａ）に於いて、プリント配線板Ｐ３は内層に形成キャパシタ３４を有し、当該形成キャパシタ３４が電源パターン３３ａとグラウンドパターン３１ａの間に接続されている事により、当該形成キャパシタ３４が電源系ラインのパスコンとしての働きを成すと共に、電源系ラインがバイパスコンデンサと接続する為の配線長を短くする事が可能と成り、当該配線長による寄生インダクタンスを小さくする事が出来る為、部品に供給する電源電圧を従来よりも安定させる事が可能と成った。
【０００７】
ここで、ノイズのフロー（流れ）を図３（ｂ）及び図３（ｃ）を用いて説明する。
図３（ｂ）は、図３（ａ）に示した構造のプリント配線板Ｐ３に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したものであり、また図３（ｃ）は、図３（ａ）に示した構造のプリント配線板Ｐ３にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図３（ｂ）及び図３（ｃ）の構成は図３（ａ）と同一のものであり、符号は省略している。
【０００８】
図３（ｂ）に於いて、プリント配線板Ｐ３に＜１＞から印加された電源系ノイズは＜２＞で２手に分岐され、一方（これを「電源系ノイズのカット分」とする）は層間接続部（ビア）３５ｂの＜５＞に流れ、キャパシタ３４を通って、陰電極３４ｃの＜６＞を経由して＜７＞から＜８＞のＧＮＤに流れ、もう一方（これを「電源系ノイズのリーク分」とする）は＜３＞から能動部品（ＩＣ）３８を通り＜４＞から出たものが＜７＞を経て＜８＞のＧＮＤに流れる。
通常、電源系ノイズ対策として設置されるキャパシタ３４は、＜５＞の層間接続部（ビア）３５ｂや＜６＞の陰電極３４ｃと共にノイズ抑制（フィルタリング）する（キャパシタ３４に流れ込む）周波数帯を考慮し設定されている。
従って、図３（ｂ）の矢印の太さで示したように、電源系ノイズの大部分がカット分としてキャパシタ３４に流れ込む為、能動部品（ＩＣ）３８に電源系ノイズが流れ込むリーク分は僅かと成り、電源系ノイズが回路動作に影響を及ぼす割合を大幅に低減出来る。
【０００９】
ところが、前述の従来技術の構造では、１つのキャパシタで、実装された能動部品（ＩＣ）３８が駆動する事により能動部品（ＩＣ）３８内部に発生するＩＣスイッチングノイズの多くが、電源パターン層３３に伝搬する事を阻止する事が出来ず、当該電源パターン層３３を介して、プリント配線板Ｐ３に実装された他の電子部品３９に影響を与えてしまう事があった。
具体的には、図３（ｃ）に示すように、能動部品（ＩＣ）３８から出たＩＣスイッチングノイズは、＜３＞のビアを経由し＜２＞で２手に分岐され、一方（これを「ＩＣスイッチングノイズのカット分」とする）は層間接続部（ビア）３５ｂの＜５＞に流れ、キャパシタ３４を通って、陰電極３４ｃの＜６＞から＜７＞を経由し、＜４＞からＩＣに帰還され、もう一方（これを「ＩＣスイッチングノイズのリーク分」とする）は電源パターン層３３を伝搬し、＜９＞から電子部品３９にも入り込んでしまう。
【００１０】
前述のように、電源系ノイズ対策として設置されたキャパシタ３４には、流し込める周波数が異なる為、図３（ｃ）の矢印の太さで示したように、ＩＣスイッチングノイズがカット分としてキャパシタ３４に流れ込む分は少なく、大部分がリーク分と成り、電源パターン層３３へ伝搬してしまう為、結果として、プリント配線板Ｐ３に実装された他の電子部品３９に影響を与えてしまう事と成った。
つまり、当該構成によって配線長による寄生インダクタンスを小さくしても、キャパシタに至るまでの層間接続部（ビア）３５ｂによって、ＩＣスイッチングノイズを抑制する事は出来ず、部品に供給する電源電圧を十分に安定させる事が出来ない為、結果、耐ノイズ性が低く、プリント配線板の動作安定性が低いという不具合があった。
又、昨今の製品は更なる軽薄短小を求められ、当然ながら、プリント配線板も同様に薄型化、小型化が望まれている為、電源系ノイズ抑制用のキャパシタの他にＩＣスイッチングノイズ用のキャパシタを新たに追加する事も難しかった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１５２８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、前述の問題と実状に鑑み、プリント配線板の電源系に発生するノイズを、当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する、形成キャパシタ内蔵型多層プリント配線板に於いて、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼすのを抑制する事を課題としている。
【課題を解決するための手段】
【００１３】
発明者等は、上記の課題を解決すべく、まず配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事で、周波数の異なる複数のノイズに対応したノイズ抑制が可能に成ると考え、ノイズ抑制機能を構成するキャパシタ成分とインダクタ成分の内、インダクタ成分を従来より小さくする構造を検討した。
その結果、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる事を見い出した。
【００１４】
又、キャパシタの陽電極と電源パターンが異なる層である場合でも、キャパシタの陽電極の両端各々に電源パターンとの層間接続ビアを設け、且つ、当該陽電極の両端に設けた層間接続ビア間の電源パターンが分断されている構造とする事で、見掛け上、陽電極が電源パターンの一部と成る為、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の層間接続ビア分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる事も見い出した。
【００１５】
これにより、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成った。
【００１６】
すなわち、請求項１に係る本発明は、複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【００１７】
又、請求項２に係る本発明は、複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層を有し、対向する陽電極と陰電極とで誘電体を挟んだ構成のキャパシタが、当該電源パターン層と当該グラウンドパターン層の層間に配された絶縁層の内部に配されている形成キャパシタ内蔵型多層プリント配線板に於いて、当該電源パターン層に配された電源パターンの内、当該能動部品と電気的に接続されている電源パターンが、当該同一の電源パターン層上に於いて、第１の電源パターンと第２の電源パターンの２つに分断されていると共に、当該分断された第１の電源パターンが第１の層間接続部を介して当該陽電極と接続され、且つ、当該分断された第２の電源パターンが、当該第１の層間接続部とは異なる第２の層間接続部を介し、当該第１の層間接続部とは異なる位置で当該陽電極と接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【００１８】
又、請求項３に係る本発明は、前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、前記陽電極上の端部に配されている事を特徴とする請求項２記載の形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【００１９】
又、請求項４に係る本発明は、前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、分断された電源パターンの端部に接続されている事を特徴とする請求項２又は３記載の形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【発明の効果】
【００２０】
本発明により、実装した能動部品（ＩＣ）が高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板を得る事が出来る。
【図面の簡単な説明】
【００２１】
【図１】本発明の第一実施形態のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。
【図２】本発明の第二実施形態のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。
【図３】従来のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。
【図４】従来のプリント配線板の等価回路を説明する為の概略等価回路図。
【図５】本発明のプリント配線板の等価回路を説明する為の概略等価回路図。
【図６】本発明のプリント配線板及び従来のプリント配線板を説明する為のシミュレーションモデル図。
【図７】本発明のプリント配線板及び従来のプリント配線板を説明する為のシミュレーション結果グラフ図。
【図８】本発明のプリント配線板及び従来のプリント配線板を説明する為の実機検証実験結果グラフ図。
【発明を実施するための形態】
【００２２】
本発明の実施の形態を図１乃至図５を用いて説明する。
【００２３】
図１は、本発明の第一実施形態のプリント配線板の断面構造の一例を説明する為の概略構成図である。
図１（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ１は、回路パターン層７、グラウンドパターン層１、電源パターン層３、回路パターン層６の各々の導体層の間に、２ａ乃至２ｃの絶縁層が配されている多層回路基板であり、回路パターン層６及び回路パターン層７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン６ａが配され、当該回路パターン６ａの中の一部である実装パット上に能動部品（ＩＣ）８と電子部品９が配され、絶縁層２ｂと絶縁層２ｃとの間に、誘電体４ａを陽電極４ｂと陰電極４ｃで挟み込んだ形成キャパシタ４が形成され、当該陽電極４ｂは電源パターン３ａと接続されると共に電源パターン３ｂと接続され、当該陰電極４ｃは層間接続部（ビア）５ｂを介してグラウンドパターン１ａと接続されている。
【００２４】
図１（ａ）に於いて、プリント配線板Ｐ１は、電源パターン３ａと電源パターン３ｂの間に形成キャパシタ４の陽電極４ｂを配しており、見掛け上、当該陽電極４ｂ自体が電源パターンの一部と成り、２つの電源パターンを接続するような構成と成っている。
つまり、陽電極４ｂは、２つの電源パターン３ａ及び３ｂを接続する事で、内層に形成された形成キャパシタ４の電極機能と、電源パターン機能の両方を兼ね備えた構造と成っている。
【００２５】
このように本構成は、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、電源パターンからキャパシタに分岐する為の接続分のインダクタ成分が無くなり、従来構成よりインダクタ成分を小さく出来、結果、従来よりも広帯域のノイズ抑制機能が得られる。
従って、本構成により、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成る。
【００２６】
結果、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を提供する事が出来る。
尚、不要な配線パターンは、インダクタ成分を増加させる要因と成る為、２つの電源パターン３ａ及び３ｂと陽電極４ｂとの接続は、その距離が可能な限り小さい方が望ましい。
【００２７】
又、２つの電源パターン３ａ及び３ｂと陽電極４ｂとの接続は、流れる電流量やその他の設計都合等により、一箇所の接続に複数の接続経路を設ける事も可能であるが、接続経路の数を増加させると、新たな寄生インダクタの発生を助長しかねない為、接続箇所各々に対して１つずつの接続経路が望ましい。
又、接続経路の形状は、高周波のノイズが反射しないように、可能な限り屈曲が少ない形状が望ましく、直線形状がより望ましい。
又、接続経路の形状は、伝送線路のインピーダンス変化により新たなノイズが発生しないように、可能な限り一定幅形状が望ましい。
【００２８】
ここで、ノイズのフロー（流れ）を図１（ｂ）及び図１（ｃ）を用いて説明する。
図１（ｂ）は、図１（ａ）に示した構造のプリント配線板Ｐ１に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したものであり、また図１（ｃ）は、図１（ａ）に示した構造のプリント配線板Ｐ２にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図１（ｂ）及び図１（ｃ）の構成は図１（ａ）と同一のものであり、符号は省略している。
【００２９】
図１（ｂ）に於いて、プリント配線板Ｐ１に＜１＞から印加された電源系ノイズは、陽電極４ｂに流れ、その大部分がキャパシタ４から＜５＞の層間接続ビアを介してグラウンドパターン層１を通り＜７＞を経由し＜８＞のＧＮＤに流れ（これを「電源系ノイズのカット分」とする）、＜２＞で陽電極４ｂに流れた電源系ノイズの内のキャパシタ４に流れなかった一部（これを「電源系ノイズのリーク分」とする）が、陽電極４ｂから電源パターン３ｂに流れ、＜３＞の層間接続ビアを介して能動部品（ＩＣ）８に流れ込み、再び＜４＞で能動部品（ＩＣ）８から出た後に＜７＞を経由して＜８＞のＧＮＤに流れる。
【００３０】
又、図１（ｃ）に於いて、能動部品（ＩＣ）８から出たＩＣスイッチングノイズは、＜３＞の層間接続ビアを経由し電源パターン３ｂから陽電極４ｂに流れ、その大部分がキャパシタ４を通り（これを「ＩＣスイッチングノイズのカット分」とする）、＜５＞の層間接続ビアを通ってグラウンドパターン層１から＜７＞を経由し＜４＞の能動部品（ＩＣ）８に戻り、＜２＞で陽電極４ｂからキャパシタ４に流れなかった一部（これを「ＩＣスイッチングノイズのリーク分」とする）が、電源パターン３ａに伝搬し＜９＞へ伝わる。
【００３１】
ここで、本発明の特徴と成るのは、キャパシタ４の陽電極４ｂは、２つの電源パターン３ａ及び３ｂ間に直列接続され、見掛け上、当該陽電極４ｂ自体が電源パターンの一部と成り、２つの電源パターンを接続するような構成を成している事である。
これにより、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる構成と成っている。
【００３２】
この広帯域ノイズ抑制機能により、図１（ｂ）を用いて示したように、電源系からプリント配線板に印加された電源系ノイズを従来技術同様にその大部分をカットし、当該プリント配線板に実装されたＩＣに影響を及ぼさない程度まで電源系ノイズのレベルを低減すると共に、同じキャパシタを用いて、図１（ｃ）を用いて示したように、当該プリント配線板に実装されたＩＣからプリント配線板に印加されたＩＣスイッチングノイズの大部分をカットし、他の電子部品に影響を及ぼさない程度までＩＣスイッチングノイズのレベルを低減する事が可能と成る。
【００３３】
続いて、図２は、本発明の第二実施形態のプリント配線板の断面構造の一例を説明する為の概略構成図である。
図２（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ２は、回路パターン層２７、グラウンドパターン層２１、電源パターン層２３、回路パターン層２６の各々の導体層の間に、２２ａ乃至２２ｃの絶縁層が配されている多層回路基板であり、回路パターン層２６及び回路パターン層２７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン２６ａが配され、当該回路パターン２６ａの中の一部である実装パット上に能動部品（ＩＣ）２８と電子部品２９が配され、絶縁層２２ａと絶縁層２２ｂとの間に、誘電体２４ａを陽電極２４ｂと陰電極２４ｃで挟み込んだ形成キャパシタ２４が形成され、当該陽電極２４ｂは、第１の層間接続部（ビア）２５ｂａを介して第１の電源パターン２３ａと接続されると共に、第２の層間接続部（ビア）２５ｂｂを介して第２の電源パターン２３ｂと接続され、当該陰電極２４ｃはグラウンドパターン２１ａと接続されている。
【００３４】
図２（ａ）に於いて、プリント配線板Ｐ２は、内層に形成された形成キャパシタ２４の陽電極２４ｂに、第１の層間接続部（ビア）２５ｂａと第２の層間接続部（ビア）２５ｂｂの２箇所の層間接続ビアを設け、３端子構造の形成キャパシタとすると共に、当該陽電極の２箇所の層間接続ビアを用いて、第１の電源パターン２３ａと第２の電源パターン２３ｂの２つに分断された電源パターン間に当該陽電極２４ｂを直列に接続し、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成と成っている。
言い換えれば、陽電極２４ｂに、層間接続部（ビア）２５ｂａ及び２５ｂｂを介して、分断された電源パターン２３ａ及び２３ｂを接続する事で、内層に形成された形成キャパシタ２４の電極機能と、電源パターン機能の両方を兼ね備えた構造と成っている。
これにより、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる。
【００３５】
又、キャパシタの陽電極と電源パターンが異なる層である場合でも、キャパシタの陽電極の両端各々に電源パターンとの層間接続ビアを設け、且つ、当該陽電極の両端に設けた層間接続ビア間の電源パターンが分断されている構造とする事で、見掛け上、陽電極が電源パターンの一部と成る為、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の層間接続ビア分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる。
【００３６】
本構成により、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる。
従って、本構成により、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成る。
【００３７】
結果、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を提供する事が出来る。
【００３８】
尚、部品や機能ブロックの動作周波数が高周波数である場合、実装面、電源パターン層、陽電極、が互いに異なる層に配されている事が望ましい。
部品や機能ブロックの動作周波数が高周波数である場合、実装面と電源パターン層が同一だと、電源ノイズや回路動作ノイズが互いに影響し合うばかりでなく、互いに干渉してノイズを助長する事も有る。
従って、実装面、電源パターン層、陽電極、は可能な限り互いに異なる層に配される事が望ましく、更には、各層間にグラウンド層が配されているとより望ましい。
【００３９】
又、キャパシタの容量値は、誘電率や誘電体の厚み等の他の条件が一定であるならば、誘電体と陽電極と陰電極の３つが全て重なり合った領域の面積に左右される為、所望の容量値が確保出来るのであれば、誘電体の大きさは陽電極や陰電極よりも大きくても構わないが、部品や機能ブロックの動作周波数が高周波数である場合は、陽電極又は陰電極の何れか面積の小さい電極と略同じ大きさである事が望ましい。
部品や機能ブロックの動作周波数が高周波数である場合、キャパシタとして機能しない領域に不用意に誘電体が配されていると、当該誘電体の影響を受けて、信号の伝送特性が劣化し、結果的に回路の動作不良要因と成る事がある。
従って、誘電体は、可能な限り、キャパシタとして機能する領域の必要最小限に留める事が望ましく、陽電極又は陰電極の何れか面積の小さい電極と略同じ大きさであれば、他の信号配線領域等に与える影響を抑制出来る。
【００４０】
ここで、本発明は、使用しているパスコンが実装タイプのチップコンデンサではなく、基材（導体と誘電体）を用いて基板に形成された形成キャパシタである事により、本構成が可能と成る。
チップコンデンサは、先ず、電極の形状が決まっており、当該電極には、本発明に用いたような２箇所の層間接続ビアを設ける事が出来ないが、本発明の形成キャパシタは、所望の容量値を実現する際にも、電極の面積を同じにすれば、その形状は有る程度自由に設計する事が出来る為、本発明の２箇所の層間接続ビア間を接続出来るように（電極の幅を調整する事で）電極の長さを必要な距離に対応した長さに調整する事が出来る。
【００４１】
又、チップコンデンサは、一般的に使用されるように、２つの電極を共に同じ層に実装する場合は、当該チップコンデンサ（本体）自体の長さや実装占有面積を加味して設計する必要があり、仮に、本発明に構成を近付けようとしても、電極に接続する為に必須の配線パターンが発生し、その分、不要なインダクタが増加してしまう為、本発明のような（接続分の不要インダクタ成分を排除する）効果は得られない。
又、チップコンデンサを、基板の断面に対して縦に埋め込み、２つの電極を異なる層に接続した場合は、基板の厚みが厚く成り、昨今の基板の軽薄短小化の要求に対応出来ないばかりでなく、厚みを増した層間を相互接続する配線が必要と成る為、上記同様に、不要なインダクタが増加し、本発明のような（接続分の不要インダクタ成分を排除する）効果は得られない。
【００４２】
又、本発明は、ノイズ抑制用のキャパシタの数や領域の増加を抑制する構造である為、プリント配線板全体の小型化にも寄与する。
尚、「ＩＣに影響が及ぶノイズレベル」とは、ノイズを受ける側のＩＣが設計段階で設定された耐ノイズ性により千差万別であり一概に定義する事は難しいが、発生したノイズを最低でも１０分の１以下にする必要があり、一般的には１００分の１にする事が望ましい。
ノイズのレベルは、通常、常用対数で表される事が多く、電力換算ならば常用対数の１０倍、電圧換算ならば常用対数の２０倍で示される。
例えば上記の「ＩＣに影響が及ぶノイズレベル」の例では、受信すべき信号に対して電圧換算で−６ｄＢ〜−２０ｄＢ必要で、一般的には−４０ｄＢ以上の差が望ましい事と成る。
【００４３】
又、本発明を利用出来る周波数領域は限定される事無く、抑制が必要とされる周波数帯に応じてキャパシタ電極の形状を変更し所望の（ノイズ抑制）効果を得る事が可能であるが、後の本稿実施例で示すような、数ＧＨｚの高周波領域、或いは数Ｇｂｐｓの高速伝送領域に特に良好な効果を得る事が出来る。
具体的には、周波数換算で１ＧＨｚ以上１０ＧＨｚ未満の領域に有効で、更には１ＧＨｚ以上７ＧＨｚ未満の領域で特に有効である。
ノイズ抑制対象の周波数帯が１ＧＨｚ未満の場合、基板に実装したＩＣのスイッチングノイズが電源系ラインに周り込む量は少なく、当該基板に実装された他の電子部品に影響を与える事も少ない。
又、ノイズ抑制対象の周波数帯が１０ＧＨｚ以上の場合、本発明自体は十分に機能しても、周波数が高過ぎて、それ（本発明の機能による効果）以上に配線パターンやＩＣ本体の各所から電磁放射（不要輻射）が発生してしまう事が懸念されると共に、ノイズフィルタ機能を構成する回路内のインダクタ成分がキャパシタ成分を抑えて支配的に成ってしまう為、基板全体が確実に機能出来ない可能性を有する。
【００４４】
尚、陽電極２４ｂ上の層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂにより、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成と成る。
その為、当該陽電極２４ｂ上に於ける各層間接続ビアの外側（各層間接続ビアから陽電極２４ｂの端までの部分）は、不要な配線パターンである。
当該不要な配線パターンは、インダクタ成分を増加させる要因と成る為、可能な限りゼロに近い方が良い。
従って、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂは、互いに異なる陽電極２４ｂ上の端部、又は端部に可能な限り近い位置に配されている事が望ましい。
つまり、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂは、陽電極上に於いて、互いの距離が最も大きく成る対角、或いは対辺を成す端部に配されている事により、不要なインダクタ成分を増加させる事無く、最も好ましい状態と成る。
【００４５】
又、層間接続部（ビア）２５ｂａと電源パターン２３ａの接続位置関係に於いても、層間接続部（ビア）２５ｂａから電源パターン分断位置までの距離があると不要なインダクタを増加させる要因と成る為、当該距離は可能な限りゼロに近い方が望ましい。
従って、層間接続部（ビア）２５ｂａは電源パターン２３ａの端部、つまり、分断されたところに可能な限り近い方が良い。
同様に、層間接続部（ビア）２５ｂｂと電源パターン２３ｂの接続も、層間接続部（ビア）２５ｂａが電源パターン２３ａの分断された端部に可能な限り近い方が良い。
【００４６】
又、層間接続部は、流れる電流量やその他の設計都合等により、一箇所の層間接続部に複数の層間接続ビアを設ける事も可能であるが、層間接続ビアの数を増加させると、新たな寄生インダクタの発生を助長しかねない為、層間接続部各々に対して１つずつの層間接続ビアが望ましい。
【００４７】
又、層間接続ビアの形状は、ノイズの反射が発生し難いように、可能な限りテーパー（斜面）が少ない形状が望ましく、貫通スルーホールのようなテーパーが無い（側面がストレートな）形状がより望ましい。
尚、層間接続ビアのテーパーが少ない形状とする為に、層間接続ビアを形成する絶縁層は出来るだけ薄い方が望ましい。
【００４８】
又、分断された電源パターン２３ａ及び２３ｂの端部は、不要なノイズを周囲に排出したり、不要なノイズを周囲から取り込んだりし難いように、角が無いラウンド形状とした方が望ましい。
又、分断された電源パターン２３ａ及び２３ｂは、当該電源パターンと同一面上に在る実装パッド及び／又はビアランド及び／又はスルーホールランドに接続されていても良い。
又、分断された電源パターン２３ａ及び２３ｂは、当該電源パターンと同一面上に在る能動部品を実装する為の実装パッド及び／又はビアランド及び／又はスルーホールランドであっても良い。
【００４９】
ここで、ノイズのフロー（流れ）を図２（ｂ）及び図２（ｃ）を用いて説明する。
図２（ｂ）は、図２（ａ）に示した構造のプリント配線板Ｐ１に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したもので、図２（ｃ）は、図２（ａ）に示した構造のプリント配線板Ｐ２にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図２（ｂ）及び図２（ｃ）の構成は図２（ａ）と同一のものであり、符号は省略している。
【００５０】
図２（ｂ）に於いて、プリント配線板Ｐ１に＜１＞から印加された電源系ノイズは、＜５＞で層間接続部（ビア）２５ｂａを通って陽電極２４ｂに流れ、その大部分がキャパシタ２４を介して＜６＞の陰電極２４ｃを通り（これを「電源系ノイズのカット分」とする）、グラウンドパターン層２１から＜７＞を経由し＜８＞のＧＮＤに流れ、＜５＞で層間接続部（ビア）２５ｂａを通って陽電極２４ｂに流れた電源系ノイズの内のキャパシタ２４に流れなかった一部（これを「電源系ノイズのリーク分」とする）が、陽電極２４ｂから＜２＞の層間接続部（ビア）２５ｂｂを介して電源パターン２３ｂに流れ、＜３＞の層間接続ビアを介して能動部品（ＩＣ）２８に流れ込み、再び＜４＞で能動部品（ＩＣ）２８から出た後に＜７＞を経由して＜８＞のＧＮＤに流れる。
【００５１】
又、図２（ｃ）に於いて、能動部品（ＩＣ）２８から出たＩＣスイッチングノイズは、＜３＞の層間接続ビアを経由し電源パターン２３ｂに入り、＜２＞で更に層間接続ビアを介して陽電極２４ｂに流れ、その大部分がキャパシタ２４を介して＜６＞の陰電極２４ｃを通り（これを「ＩＣスイッチングノイズのカット分」とする）、グラウンドパターン層２１から＜７＞を経由し＜４＞の能動部品（ＩＣ）２８に戻り、＜２＞で層間接続部（ビア）２５ｂｂを通って陽電極２４ｂに流れたＩＣスイッチングノイズの内のキャパシタ２４に流れなかった一部（これを「ＩＣスイッチングノイズのリーク分」とする）が、陽電極２４ｂから＜５＞の層間接続部（ビア）２５ｂａを介して電源パターン２３ａに伝搬し＜９＞へ伝わる。
【００５２】
ここで、本発明の特徴と成るのは、キャパシタ２４の陽電極２４ｂは、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂの２箇所の層間接続ビアを用いて、分断された電源パターン間に直列接続され、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成を成している事である。
【００５３】
これにより、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる構成と成っている。
この広帯域ノイズ抑制機能により、図２（ｂ）を用いて示したように、電源系からプリント配線板に印加された電源系ノイズを従来技術同様にその大部分をカットし、当該プリント配線板に実装されたＩＣに影響を及ぼさない程度まで電源系ノイズのレベルを低減すると共に、同じキャパシタを用いて、図２（ｃ）を用いて示したように、当該プリント配線板に実装されたＩＣからプリント配線板に印加されたＩＣスイッチングノイズの大部分をカットし、他の電子部品に影響を及ぼさない程度までＩＣスイッチングノイズのレベルを低減する事が可能と成る。
【００５４】
ここで、本発明の構造を成す事によって、従来よりも広帯域なノイズ抑制機能を有する事と成る仕組みを、等価回路を用いて説明する。
【００５５】
先ず、従来技術の等価回路に関して、図４を用いて説明する。
図４は、図３に示した従来技術の構造に於ける、電源系ノイズとＩＣスイッチングノイズの各フローに基づいた等価回路を説明する為の図である。
具体的には、図４（ａ）は従来技術の断面構造図に簡略的なノイズフロー等価回路図を重ねたもの、図４（ｂ）は図４（ａ）から断面構造図を外しノイズフロー等価回路が見易いようにしたもの、図４（ｃ）は図４（ｂ）の等価回路を更に説明し易いようにノイズフロー等価回路を見易く書き直したものである。
尚、図４各図の等価回路は、ノイズフローの説明に特化したもので、ノイズフロールートの層間接続ビアや層間接続スルーホールに存在する寄生インダクタと、プリント配線板に内蔵されたキャパシタのみを対象として記載し、その他の配線やＩＣ等に存在する寄生インダクタやキャパシタは省略している。
【００５６】
図４（ｂ）のノイズフロー等価回路図に於いて、電源系ノイズのフローとＩＣスイッチングノイズのフローの何れの場合でも、ノイズがキャパシタ方向とそれ以外の方向とに分岐する点となる「ノイズ分岐点」から、キャパシタを通過して、ＧＮＤポートまでが、電源系ラインから選択的にノイズを通過させる部分である。
当該図４（ｂ）の等価回路を、更に説明し易いようにノイズフロー等価回路を見易く書き直した図４（ｃ）より明らかなように、電源系ラインから選択的にノイズを通過させる部分は、図４（ｃ）の破線枠に示すように、キャパシタと寄生インダクタの直列接続の構成と成っており、Ｌ（インダクタ）とＣ（キャパシタ）の定数によってフィルタリング（ノイズ抑制）帯域が決定されるＬＣ回路の体を成していることが分かる。
尚、ＬＣ回路でのフィルタリング帯域とは、ノイズを減衰させたい周波数範囲（減衰帯域）を示し、当該フィルタを通過後に、目的とする周波数帯に於いて減衰させたいノイズが所望のレベルまで落ちているか否かで判断する。
【００５７】
通常、ＬＣ回路では、低い周波数から高い周波数に向かって周波数を上げていくに連れて、自己共振周波数までは信号の通過量が大きく成っていくが、自己共振周波数よりも高い周波数からは、周波数を上げていくに連れて通過量が小さく成っていく。
ＬＣ回路として実際に使用可能な周波数帯域は、ノイズのＬＣ回路通過レベルによって決定される。
つまり、ＬＣ回路に取り込みたいノイズの周波数帯域を広げたいならば、自己共振周波数をより高い周波数帯にシフトさせる必要がある。
【００５８】
尚、ＬＣ回路に於ける自己共振周波数は、自己共振周波数をｆLC［Ｈｚ］、インダクタンスをＬX［Ｈ］、キャパシタンスをＣX［Ｆ］とすると、以下の式（１）より求められる。
【００５９】
【数１】
【００６０】
式（１）より、自己共振周波数ｆLCを上げるには、インダクタンスＬXか、キャパシタンスＣXの何れかを小さくしなければならない事が分かる。
図４に於いて、キャパシタンスＣXは固定であるから、必然的にインダクタンスＬXを小さくする事が必要と成る。
【００６１】
図４（ｃ）では、ノイズカットフィルタとして機能する破線枠内で、キャパシタの陽電極に接続されている層間接続ビアのインダクタがインダクタンスＬXと成る。
従って、ノイズカットフィルタとして機能する破線枠内のインダクタンスＬXを減らせば、自己共振周波数を上げる事が出来、結果としてＬＣ回路に取り込みたいノイズの周波数帯域を広げる事が可能と成る。
図４（ｃ）では、ノイズ分岐点からキャパシタまでの寄生インダクタを、小さくするか排除すれば、インダクタンスＬXを小さくする事が出来、自己共振周波数を上げる事が可能と成る。
よって、内蔵しているキャパシタと電源パターン層との接続構造を変えて、ノイズカットフィルタとして機能する領域のインダクタンスを減らす構造が望まれる。
【００６２】
次に、本発明の等価回路に関して、図５を用いて説明する。
図５は、図２に示した本発明の構造に於ける、電源系ノイズとＩＣスイッチングノイズの各フローに基づいた等価回路を説明する為の図である。
具体的には、図５（ａ）は本発明の断面構造図に簡略的なノイズフロー等価回路図を重ねたもの、図５（ｂ）は図５（ａ）から断面構造図を外しノイズフロー等価回路が見易いようにしたもの、図５（ｃ）は図５（ｂ）の等価回路を更に説明し易いようにノイズフロー等価回路を見易く書き直したものである。
尚、図５各図の等価回路は、前記図４各図の等価回路と同様に、ノイズフローの説明に特化したもので、ノイズフロールートの層間接続ビアや層間接続スルーホールに存在する寄生インダクタと、プリント配線板に内蔵されたキャパシタのみを対象として記載し、その他の配線やＩＣ等に存在する寄生インダクタやキャパシタは省略している。
【００６３】
図５（ｂ）のノイズフロー等価回路図に於いて、電源系ノイズのフローとＩＣスイッチングノイズのフローの何れの場合でも、ノイズがキャパシタ方向とそれ以外の方向とに分岐する点となるノイズ分岐点から、キャパシタを通過して、ＧＮＤポートまでが、電源系ラインから選択的にノイズを通過させる部分である。
当該図５（ｂ）の等価回路を、更に説明し易いようにノイズフロー等価回路を見易く書き直した図５（ｃ）より明らかなように、電源系ラインから選択的にノイズを通過させる部分は、図５（ｃ）の破線枠に示すように、キャパシタのみの構成と成っている。
【００６４】
ここで、図４（ｃ）に示した従来技術の等価回路にある破線枠で示したノイズカットフィルタと、図５（ｃ）に示した本発明の等価回路にある破線枠で示したノイズカットフィルタを比較してみると、図４（ｃ）にはノイズ分岐点とキャパシタの間に寄生インダクタが存在するが、図５（ｃ）にはノイズ分岐点とキャパシタの間に寄生インダクタが存在しないことが分かる。
従って、図４（ｃ）の従来技術のノイズカットフィルタと図５（ｃ）の本発明のノイズカットフィルタでは、ノイズ分岐点とキャパシタの間の寄生インダクタの分だけ、図５（ｃ）の本発明のノイズカットフィルタの方がＬＣ回路としてのＬ成分（インダクタンス）が小さい事と成る。
【００６５】
これより、ノイズカットフィルタとして機能する破線枠内のインダクタンスが従来技術より少なく成り、前記式（１）に示したＬＣ回路としてのインダクタンスＬXが小さく成った為、自己共振周波数ｆLCが上がり、結果として通過信号の周波数帯域を広げる事が可能と成った。
よって、本発明の如く、内蔵しているキャパシタと電源パターン層との接続構造を従来技術より変えて、ノイズカットフィルタとして機能する領域のインダクタンスを減らす構造とする事により、通過信号の周波数帯域を広げ、電源系ノイズフローとＩＣスイッチングノイズフローの両方に対応する事が可能と成った。
【００６６】
その結果、プリント配線板の電源系に発生するノイズを当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する形成キャパシタ内蔵型多層プリント配線板に於いて、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を得る事が可能と成った。
つまり、本発明により、実装したＩＣが高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板を得る事が出来た。
【００６７】
◎試験例１
以下に、前述の本発明と従来技術の各々の構造に、具体的な定数や設計条件を数値で当て嵌め、電磁界シミュレータによる計算を施した、本発明と従来技術の周波数特性比較結果を、図６及び図７を用いて説明する。
【００６８】
図６は、本発明と従来技術の周波数特性比較の為に、ＨＤＭＩ（Ｈｉｇｈ−Ｄｉｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ：高品位マルチメディア・インターフェース）回路の電源ラインに適した伝送線路と形成キャパシタをモデル化したもので、図６（ａ）が従来技術のモデル、図６（ｂ）が本発明の構造を用いたモデルである。
又、図７は、図６（ａ）及び図６（ｂ）の各々のモデルを用いてシミュレーションした結果を示したものである。
【００６９】
尚、シミュレータは、ソネット社の「Ｓｏｎｎｅｔ Ｌｉｔｅ Ｐｌｕｓ」を用いた。
シミュレーション条件は、図６（ａ）及び図６（ｂ）共に共通で、以下の通りとした。
・モデリング対象：ＨＤＭＩ回路の電源ラインに適した伝送線路及び形成キャパシタ
・ＨＤＭＩ規格：伝送速度ｆHDMI＝３．４Ｇｂｐｓ
・パスコン目標値：Ｃtarget＝０．１Ω＠１．７ＧＨｚ
・キャパシタ容量値：Ｃreal＝９３６ｐＦ
・配線パターン：材質＝銅、厚みｔCu＝３２μｍ、配線幅ｗCu＝１００μｍ
・絶縁層：材質＝通常のＦＲ−４相当の絶縁材、誘電率εｒins＝４．５、厚みｔins＝９０μｍ、
・上部電極（陽電極）：材質＝銅、厚みｔPOS＝３２μｍ、面積ＡPOS＝（２×２）ｍｍ2
・誘電体：誘電率εｒdie＝１３．５、厚みｔdie＝０．５μｍ、
・ＧＮＤ層：材質＝銅、厚みｔGND＝１８μｍ、面積ＡGND＝∞
・層間接続ビア：穴径Ｄvia＝１００μｍ、厚みｔvia＝９０μｍ
【００７０】
又、図７に於いて、縦軸はノイズカットフィルタ（機能）による挿入損失を表し、例えば入力レベルより出力レベルが３０ｄＢ低下する場合は、低下量の絶対値にマイナス符号をつけて−３０（ｄＢ）と示すように表記し、横軸は周波数を常用対数で表している。
【００７１】
図７より、従来技術では１．６５ＧＨｚで自己共振が発生している為、当該１．６５ＧＨｚの自己共振周波数までしかノイズカットが出来ない事が分かる。
この従来技術に対して、本発明は、１．６５ＧＨｚを超えても挿入損失の急峻な落ち込みが無く、約７ＧＨｚまで安定して挿入損失が増加し、それ以上の周波数においても十分な損失量があるため、高周波においてもノイズカットが出来る事が分かる。
【００７２】
ここで、ＨＤＭＩ規格の伝送速度ｆHDMI＝３．４Ｇｂｐｓは、伝送信号ｆHDMIが矩形波である為、周波数換算で１．７ＧＨｚとし、第３高調波まで考慮すると約５ＧＨｚの帯域を必要とすると考えられる。
従って、実際に除去すべきＩＣスイッチングノイズは５ＧＨｚ以上の周波数と成り、従来技術では１．６５ＧＨｚ以下までしか対応出来なかったのに対して、本発明は１０ＧＨｚまで安定したノイズ抑制機能を有し、当該ＨＤＭＩ規格の伝送速度に対しても十分に対応可能と成る。
尚、図７からも明らかなように、ＩＣスイッチングノイズよりも低い周波数である電源系ノイズも、同じ１つのキャパシタを用いて、十分にノイズカット出来る事が分かる。
【００７３】
◎試験例２
次に、前述の本発明と従来技術の各々の構造を実際のプリント配線板で作製し、各々の周波数特性の比較結果を図８に示す。
尚、当該実際のプリント配線板での実施例結果検証では、測定装置の関係上、約６ＧＨｚ以上の測定が出来なかった為、図８は本発明と従来技術共に６ＧＨｚまでの結果表示と成っている。
【００７４】
結果、図８も図７と同様に、従来技術では１．６５ＧＨｚで自己共振しているのに対して、本発明は１．６５ＧＨｚを超えても挿入損失の急峻な落ち込みが無く、約６ＧＨｚまで安定して挿入損失が増加している。
従って、実機を用いた検証実験に於いても、前述のシミュレーション結果と同様に、除去すべきＨＤＭＩ規格のＩＣスイッチングノイズを十分に除去出来ると共に、ＩＣスイッチングノイズよりも低い周波数である電源系ノイズも、同じ１つのキャパシタを用いて、十分にノイズカット出来る事が確認出来た。
【００７５】
以上より、本発明の構造により、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能である事が確認出来た。
【００７６】
本発明を説明するに当たって、前述の実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【符号の説明】
【００７７】
１，２１，３１：グラウンドパターン層
１ａ，２１ａ，３１ａ：グラウンドパターン
２ａ，２ｂ，２ｃ，２２ａ，２２ｂ，２２ｃ，３２ａ，３２ｂ，３２ｃ：絶縁層
３，２３，３３：電源パターン層
３ａ，３ｂ，２３ａ，２３ｂ，３３ａ：電源パターン
４，２４，３４：キャパシタ
４ａ，２４ａ，３４ａ：誘電体
４ｂ，２４ｂ，３４ｂ：陽電極
４ｃ，２４ｃ，３４ｃ：陰電極
５ｂ，２５ｂａ，２５ｂｂ，３５ｂ：層間接続部（ビア）
６，７，２６，２７，３６，３７：回路パターン層
６ａ，２６ａ，３６ａ：回路パターン
８，２８，３８：能動部品ＩＣ
９，２９，３９：電子部品
Ｐ１，Ｐ２，Ｐ３：プリント配線板
【技術分野】
【０００１】
本発明は、プリント配線板の内部に部品を有する部品内蔵型プリント配線板に関するもので、特に、プリント配線板の電源系に発生するノイズを、当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する、形成キャパシタ内蔵型多層プリント配線板に関する。
【背景技術】
【０００２】
現在、市場に出ている多種多様の電子機器の殆どにはプリント配線板が組み込まれ、このプリント配線板の多くは、当該プリント配線板に実装された部品や機能ブロックを駆動する為の電力を必要とする。
一般に、プリント配線板は、外部から供給される電源から、所謂電源系ラインと呼ばれる電源パターンやビア等の層間接続構造を用いると共に、必要に応じて電圧調整機能を介して、各所に必要な電源電圧を供給している。
ここで、プリント配線板の部品レイアウトや配線パターンレイアウトをする際、注意が必要な事項の１つとして、電源系ラインにノイズ（雑音）が加わらないように配慮する事が挙げられる。
【０００３】
プリント配線板に配された部品や機能ブロックが安定して駆動する為には、安定した電源電圧の供給が必要であるが、電源系ラインにノイズが加わり電源電圧自体に揺らぎ（微小な電圧変動）が発生すると、部品や機能ブロックが安定して駆動出来なくなる場合が有り、更に、そのノイズが空間や電源系ラインを伝って外部に放射されるＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁妨害）の原因となっていた。
このような電源系ラインのノイズ対策としては、一般に、電源パターンとグラウンドパターン（ＧＮＤパターン）の間にバイパスコンデンサ（パスコン）を設置する手法が用いられている。
【０００４】
パスコンとして、既知の又は予測されるノイズの周波数特性に応じて適切な（当該ノイズの周波数が通過し易い）容量値のコンデンサを電源パターンとＧＮＤパターンの間に設置する事で、パスコンがノイズ成分を優先的に流す為、電源パターンに寄生したノイズ、又は電源パターンで発生したノイズは、その先の部品や機能ブロックに行かず、パスコンを介して直接ＧＮＤパターンに流れ、結果、ノイズ成分が除去された電流が部品や機能ブロックに流れ、安定した電源電圧が供給される。
ところが、このパスコンは、部品や機能ブロックの動作周波数が高周波数である場合、部品や機能ブロックの電源系ラインとの距離が大きいと、当該電源系ラインまでの接続配線が持つ寄生インダクタンス（誘導成分）によって、パスコンまでのインピーダンスが上昇し、ノイズ成分が除去出来ず、部品や機能ブロックに供給する電源電圧の安定化を図ることが難しく成る為、部品や機能ブロックとパスコンとの距離を可能な限り小さくする事が求められていた。
【０００５】
そこで、図３に示すような方法が提案されている（例えば特許文献１）。
図３（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ３は、回路パターン層３７、グラウンドパターン層３１、電源パターン層３３、回路パターン層３６の各々の導体層の間に、３２ａ乃至３２ｃの絶縁層が配されている多層回路基板であり、回路パターン層３６及び回路パターン層３７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン３６ａが配され、当該回路パターン３６ａの中の一部である実装パット上に能動部品（ＩＣ）３８と電子部品３９が配され、絶縁層３２ａと絶縁層３２ｂとの間に、誘電体３４ａを陽電極３４ｂと陰電極３４ｃで挟み込んだ形成キャパシタ３４が形成され、当該陽電極３４ｂは層間接続部（ビア）３５ｂを介して電源パターン３３ａと接続され、当該陰電極３４ｃはグラウンドパターン３１ａと接続されている。
【０００６】
図３（ａ）に於いて、プリント配線板Ｐ３は内層に形成キャパシタ３４を有し、当該形成キャパシタ３４が電源パターン３３ａとグラウンドパターン３１ａの間に接続されている事により、当該形成キャパシタ３４が電源系ラインのパスコンとしての働きを成すと共に、電源系ラインがバイパスコンデンサと接続する為の配線長を短くする事が可能と成り、当該配線長による寄生インダクタンスを小さくする事が出来る為、部品に供給する電源電圧を従来よりも安定させる事が可能と成った。
【０００７】
ここで、ノイズのフロー（流れ）を図３（ｂ）及び図３（ｃ）を用いて説明する。
図３（ｂ）は、図３（ａ）に示した構造のプリント配線板Ｐ３に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したものであり、また図３（ｃ）は、図３（ａ）に示した構造のプリント配線板Ｐ３にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図３（ｂ）及び図３（ｃ）の構成は図３（ａ）と同一のものであり、符号は省略している。
【０００８】
図３（ｂ）に於いて、プリント配線板Ｐ３に＜１＞から印加された電源系ノイズは＜２＞で２手に分岐され、一方（これを「電源系ノイズのカット分」とする）は層間接続部（ビア）３５ｂの＜５＞に流れ、キャパシタ３４を通って、陰電極３４ｃの＜６＞を経由して＜７＞から＜８＞のＧＮＤに流れ、もう一方（これを「電源系ノイズのリーク分」とする）は＜３＞から能動部品（ＩＣ）３８を通り＜４＞から出たものが＜７＞を経て＜８＞のＧＮＤに流れる。
通常、電源系ノイズ対策として設置されるキャパシタ３４は、＜５＞の層間接続部（ビア）３５ｂや＜６＞の陰電極３４ｃと共にノイズ抑制（フィルタリング）する（キャパシタ３４に流れ込む）周波数帯を考慮し設定されている。
従って、図３（ｂ）の矢印の太さで示したように、電源系ノイズの大部分がカット分としてキャパシタ３４に流れ込む為、能動部品（ＩＣ）３８に電源系ノイズが流れ込むリーク分は僅かと成り、電源系ノイズが回路動作に影響を及ぼす割合を大幅に低減出来る。
【０００９】
ところが、前述の従来技術の構造では、１つのキャパシタで、実装された能動部品（ＩＣ）３８が駆動する事により能動部品（ＩＣ）３８内部に発生するＩＣスイッチングノイズの多くが、電源パターン層３３に伝搬する事を阻止する事が出来ず、当該電源パターン層３３を介して、プリント配線板Ｐ３に実装された他の電子部品３９に影響を与えてしまう事があった。
具体的には、図３（ｃ）に示すように、能動部品（ＩＣ）３８から出たＩＣスイッチングノイズは、＜３＞のビアを経由し＜２＞で２手に分岐され、一方（これを「ＩＣスイッチングノイズのカット分」とする）は層間接続部（ビア）３５ｂの＜５＞に流れ、キャパシタ３４を通って、陰電極３４ｃの＜６＞から＜７＞を経由し、＜４＞からＩＣに帰還され、もう一方（これを「ＩＣスイッチングノイズのリーク分」とする）は電源パターン層３３を伝搬し、＜９＞から電子部品３９にも入り込んでしまう。
【００１０】
前述のように、電源系ノイズ対策として設置されたキャパシタ３４には、流し込める周波数が異なる為、図３（ｃ）の矢印の太さで示したように、ＩＣスイッチングノイズがカット分としてキャパシタ３４に流れ込む分は少なく、大部分がリーク分と成り、電源パターン層３３へ伝搬してしまう為、結果として、プリント配線板Ｐ３に実装された他の電子部品３９に影響を与えてしまう事と成った。
つまり、当該構成によって配線長による寄生インダクタンスを小さくしても、キャパシタに至るまでの層間接続部（ビア）３５ｂによって、ＩＣスイッチングノイズを抑制する事は出来ず、部品に供給する電源電圧を十分に安定させる事が出来ない為、結果、耐ノイズ性が低く、プリント配線板の動作安定性が低いという不具合があった。
又、昨今の製品は更なる軽薄短小を求められ、当然ながら、プリント配線板も同様に薄型化、小型化が望まれている為、電源系ノイズ抑制用のキャパシタの他にＩＣスイッチングノイズ用のキャパシタを新たに追加する事も難しかった。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−１５２８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、前述の問題と実状に鑑み、プリント配線板の電源系に発生するノイズを、当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する、形成キャパシタ内蔵型多層プリント配線板に於いて、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼすのを抑制する事を課題としている。
【課題を解決するための手段】
【００１３】
発明者等は、上記の課題を解決すべく、まず配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事で、周波数の異なる複数のノイズに対応したノイズ抑制が可能に成ると考え、ノイズ抑制機能を構成するキャパシタ成分とインダクタ成分の内、インダクタ成分を従来より小さくする構造を検討した。
その結果、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる事を見い出した。
【００１４】
又、キャパシタの陽電極と電源パターンが異なる層である場合でも、キャパシタの陽電極の両端各々に電源パターンとの層間接続ビアを設け、且つ、当該陽電極の両端に設けた層間接続ビア間の電源パターンが分断されている構造とする事で、見掛け上、陽電極が電源パターンの一部と成る為、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の層間接続ビア分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる事も見い出した。
【００１５】
これにより、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成った。
【００１６】
すなわち、請求項１に係る本発明は、複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【００１７】
又、請求項２に係る本発明は、複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層を有し、対向する陽電極と陰電極とで誘電体を挟んだ構成のキャパシタが、当該電源パターン層と当該グラウンドパターン層の層間に配された絶縁層の内部に配されている形成キャパシタ内蔵型多層プリント配線板に於いて、当該電源パターン層に配された電源パターンの内、当該能動部品と電気的に接続されている電源パターンが、当該同一の電源パターン層上に於いて、第１の電源パターンと第２の電源パターンの２つに分断されていると共に、当該分断された第１の電源パターンが第１の層間接続部を介して当該陽電極と接続され、且つ、当該分断された第２の電源パターンが、当該第１の層間接続部とは異なる第２の層間接続部を介し、当該第１の層間接続部とは異なる位置で当該陽電極と接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【００１８】
又、請求項３に係る本発明は、前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、前記陽電極上の端部に配されている事を特徴とする請求項２記載の形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【００１９】
又、請求項４に係る本発明は、前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、分断された電源パターンの端部に接続されている事を特徴とする請求項２又は３記載の形成キャパシタ内蔵型多層プリント配線板により上記課題を解決したものである。
【発明の効果】
【００２０】
本発明により、実装した能動部品（ＩＣ）が高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板を得る事が出来る。
【図面の簡単な説明】
【００２１】
【図１】本発明の第一実施形態のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。
【図２】本発明の第二実施形態のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。
【図３】従来のプリント配線板の構成及びノイズフローを説明する為の概略断面構成図。
【図４】従来のプリント配線板の等価回路を説明する為の概略等価回路図。
【図５】本発明のプリント配線板の等価回路を説明する為の概略等価回路図。
【図６】本発明のプリント配線板及び従来のプリント配線板を説明する為のシミュレーションモデル図。
【図７】本発明のプリント配線板及び従来のプリント配線板を説明する為のシミュレーション結果グラフ図。
【図８】本発明のプリント配線板及び従来のプリント配線板を説明する為の実機検証実験結果グラフ図。
【発明を実施するための形態】
【００２２】
本発明の実施の形態を図１乃至図５を用いて説明する。
【００２３】
図１は、本発明の第一実施形態のプリント配線板の断面構造の一例を説明する為の概略構成図である。
図１（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ１は、回路パターン層７、グラウンドパターン層１、電源パターン層３、回路パターン層６の各々の導体層の間に、２ａ乃至２ｃの絶縁層が配されている多層回路基板であり、回路パターン層６及び回路パターン層７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン６ａが配され、当該回路パターン６ａの中の一部である実装パット上に能動部品（ＩＣ）８と電子部品９が配され、絶縁層２ｂと絶縁層２ｃとの間に、誘電体４ａを陽電極４ｂと陰電極４ｃで挟み込んだ形成キャパシタ４が形成され、当該陽電極４ｂは電源パターン３ａと接続されると共に電源パターン３ｂと接続され、当該陰電極４ｃは層間接続部（ビア）５ｂを介してグラウンドパターン１ａと接続されている。
【００２４】
図１（ａ）に於いて、プリント配線板Ｐ１は、電源パターン３ａと電源パターン３ｂの間に形成キャパシタ４の陽電極４ｂを配しており、見掛け上、当該陽電極４ｂ自体が電源パターンの一部と成り、２つの電源パターンを接続するような構成と成っている。
つまり、陽電極４ｂは、２つの電源パターン３ａ及び３ｂを接続する事で、内層に形成された形成キャパシタ４の電極機能と、電源パターン機能の両方を兼ね備えた構造と成っている。
【００２５】
このように本構成は、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、電源パターンからキャパシタに分岐する為の接続分のインダクタ成分が無くなり、従来構成よりインダクタ成分を小さく出来、結果、従来よりも広帯域のノイズ抑制機能が得られる。
従って、本構成により、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成る。
【００２６】
結果、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を提供する事が出来る。
尚、不要な配線パターンは、インダクタ成分を増加させる要因と成る為、２つの電源パターン３ａ及び３ｂと陽電極４ｂとの接続は、その距離が可能な限り小さい方が望ましい。
【００２７】
又、２つの電源パターン３ａ及び３ｂと陽電極４ｂとの接続は、流れる電流量やその他の設計都合等により、一箇所の接続に複数の接続経路を設ける事も可能であるが、接続経路の数を増加させると、新たな寄生インダクタの発生を助長しかねない為、接続箇所各々に対して１つずつの接続経路が望ましい。
又、接続経路の形状は、高周波のノイズが反射しないように、可能な限り屈曲が少ない形状が望ましく、直線形状がより望ましい。
又、接続経路の形状は、伝送線路のインピーダンス変化により新たなノイズが発生しないように、可能な限り一定幅形状が望ましい。
【００２８】
ここで、ノイズのフロー（流れ）を図１（ｂ）及び図１（ｃ）を用いて説明する。
図１（ｂ）は、図１（ａ）に示した構造のプリント配線板Ｐ１に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したものであり、また図１（ｃ）は、図１（ａ）に示した構造のプリント配線板Ｐ２にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図１（ｂ）及び図１（ｃ）の構成は図１（ａ）と同一のものであり、符号は省略している。
【００２９】
図１（ｂ）に於いて、プリント配線板Ｐ１に＜１＞から印加された電源系ノイズは、陽電極４ｂに流れ、その大部分がキャパシタ４から＜５＞の層間接続ビアを介してグラウンドパターン層１を通り＜７＞を経由し＜８＞のＧＮＤに流れ（これを「電源系ノイズのカット分」とする）、＜２＞で陽電極４ｂに流れた電源系ノイズの内のキャパシタ４に流れなかった一部（これを「電源系ノイズのリーク分」とする）が、陽電極４ｂから電源パターン３ｂに流れ、＜３＞の層間接続ビアを介して能動部品（ＩＣ）８に流れ込み、再び＜４＞で能動部品（ＩＣ）８から出た後に＜７＞を経由して＜８＞のＧＮＤに流れる。
【００３０】
又、図１（ｃ）に於いて、能動部品（ＩＣ）８から出たＩＣスイッチングノイズは、＜３＞の層間接続ビアを経由し電源パターン３ｂから陽電極４ｂに流れ、その大部分がキャパシタ４を通り（これを「ＩＣスイッチングノイズのカット分」とする）、＜５＞の層間接続ビアを通ってグラウンドパターン層１から＜７＞を経由し＜４＞の能動部品（ＩＣ）８に戻り、＜２＞で陽電極４ｂからキャパシタ４に流れなかった一部（これを「ＩＣスイッチングノイズのリーク分」とする）が、電源パターン３ａに伝搬し＜９＞へ伝わる。
【００３１】
ここで、本発明の特徴と成るのは、キャパシタ４の陽電極４ｂは、２つの電源パターン３ａ及び３ｂ間に直列接続され、見掛け上、当該陽電極４ｂ自体が電源パターンの一部と成り、２つの電源パターンを接続するような構成を成している事である。
これにより、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる構成と成っている。
【００３２】
この広帯域ノイズ抑制機能により、図１（ｂ）を用いて示したように、電源系からプリント配線板に印加された電源系ノイズを従来技術同様にその大部分をカットし、当該プリント配線板に実装されたＩＣに影響を及ぼさない程度まで電源系ノイズのレベルを低減すると共に、同じキャパシタを用いて、図１（ｃ）を用いて示したように、当該プリント配線板に実装されたＩＣからプリント配線板に印加されたＩＣスイッチングノイズの大部分をカットし、他の電子部品に影響を及ぼさない程度までＩＣスイッチングノイズのレベルを低減する事が可能と成る。
【００３３】
続いて、図２は、本発明の第二実施形態のプリント配線板の断面構造の一例を説明する為の概略構成図である。
図２（ａ）は、内部に形成キャパシタを備える形成キャパシタ内蔵型プリント配線板の断面の一部を簡略的に示した概要図で、プリント配線板Ｐ２は、回路パターン層２７、グラウンドパターン層２１、電源パターン層２３、回路パターン層２６の各々の導体層の間に、２２ａ乃至２２ｃの絶縁層が配されている多層回路基板であり、回路パターン層２６及び回路パターン層２７には各々、実装パッド、信号パターン、電源パターン、グラウンドパターン等の内の何れか少なくとも１つを含む回路パターン２６ａが配され、当該回路パターン２６ａの中の一部である実装パット上に能動部品（ＩＣ）２８と電子部品２９が配され、絶縁層２２ａと絶縁層２２ｂとの間に、誘電体２４ａを陽電極２４ｂと陰電極２４ｃで挟み込んだ形成キャパシタ２４が形成され、当該陽電極２４ｂは、第１の層間接続部（ビア）２５ｂａを介して第１の電源パターン２３ａと接続されると共に、第２の層間接続部（ビア）２５ｂｂを介して第２の電源パターン２３ｂと接続され、当該陰電極２４ｃはグラウンドパターン２１ａと接続されている。
【００３４】
図２（ａ）に於いて、プリント配線板Ｐ２は、内層に形成された形成キャパシタ２４の陽電極２４ｂに、第１の層間接続部（ビア）２５ｂａと第２の層間接続部（ビア）２５ｂｂの２箇所の層間接続ビアを設け、３端子構造の形成キャパシタとすると共に、当該陽電極の２箇所の層間接続ビアを用いて、第１の電源パターン２３ａと第２の電源パターン２３ｂの２つに分断された電源パターン間に当該陽電極２４ｂを直列に接続し、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成と成っている。
言い換えれば、陽電極２４ｂに、層間接続部（ビア）２５ｂａ及び２５ｂｂを介して、分断された電源パターン２３ａ及び２３ｂを接続する事で、内層に形成された形成キャパシタ２４の電極機能と、電源パターン機能の両方を兼ね備えた構造と成っている。
これにより、キャパシタの陽電極と電源パターンとの接続に関し、従来技術のような電気的な枝分かれをせず分岐が発生しない（分岐点が無い）構造とする事で、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる。
【００３５】
又、キャパシタの陽電極と電源パターンが異なる層である場合でも、キャパシタの陽電極の両端各々に電源パターンとの層間接続ビアを設け、且つ、当該陽電極の両端に設けた層間接続ビア間の電源パターンが分断されている構造とする事で、見掛け上、陽電極が電源パターンの一部と成る為、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の層間接続ビア分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造のノイズ抑制機能が得られる。
【００３６】
本構成により、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる。
従って、本構成により、配線長による寄生インダクタンスを抑えた状態を保持しつつ、キャパシタに流れるノイズの帯域幅を意図的に広げる事が出来、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、周波数の異なる複数のノイズに対応したノイズ抑制が可能と成る。
【００３７】
結果、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を提供する事が出来る。
【００３８】
尚、部品や機能ブロックの動作周波数が高周波数である場合、実装面、電源パターン層、陽電極、が互いに異なる層に配されている事が望ましい。
部品や機能ブロックの動作周波数が高周波数である場合、実装面と電源パターン層が同一だと、電源ノイズや回路動作ノイズが互いに影響し合うばかりでなく、互いに干渉してノイズを助長する事も有る。
従って、実装面、電源パターン層、陽電極、は可能な限り互いに異なる層に配される事が望ましく、更には、各層間にグラウンド層が配されているとより望ましい。
【００３９】
又、キャパシタの容量値は、誘電率や誘電体の厚み等の他の条件が一定であるならば、誘電体と陽電極と陰電極の３つが全て重なり合った領域の面積に左右される為、所望の容量値が確保出来るのであれば、誘電体の大きさは陽電極や陰電極よりも大きくても構わないが、部品や機能ブロックの動作周波数が高周波数である場合は、陽電極又は陰電極の何れか面積の小さい電極と略同じ大きさである事が望ましい。
部品や機能ブロックの動作周波数が高周波数である場合、キャパシタとして機能しない領域に不用意に誘電体が配されていると、当該誘電体の影響を受けて、信号の伝送特性が劣化し、結果的に回路の動作不良要因と成る事がある。
従って、誘電体は、可能な限り、キャパシタとして機能する領域の必要最小限に留める事が望ましく、陽電極又は陰電極の何れか面積の小さい電極と略同じ大きさであれば、他の信号配線領域等に与える影響を抑制出来る。
【００４０】
ここで、本発明は、使用しているパスコンが実装タイプのチップコンデンサではなく、基材（導体と誘電体）を用いて基板に形成された形成キャパシタである事により、本構成が可能と成る。
チップコンデンサは、先ず、電極の形状が決まっており、当該電極には、本発明に用いたような２箇所の層間接続ビアを設ける事が出来ないが、本発明の形成キャパシタは、所望の容量値を実現する際にも、電極の面積を同じにすれば、その形状は有る程度自由に設計する事が出来る為、本発明の２箇所の層間接続ビア間を接続出来るように（電極の幅を調整する事で）電極の長さを必要な距離に対応した長さに調整する事が出来る。
【００４１】
又、チップコンデンサは、一般的に使用されるように、２つの電極を共に同じ層に実装する場合は、当該チップコンデンサ（本体）自体の長さや実装占有面積を加味して設計する必要があり、仮に、本発明に構成を近付けようとしても、電極に接続する為に必須の配線パターンが発生し、その分、不要なインダクタが増加してしまう為、本発明のような（接続分の不要インダクタ成分を排除する）効果は得られない。
又、チップコンデンサを、基板の断面に対して縦に埋め込み、２つの電極を異なる層に接続した場合は、基板の厚みが厚く成り、昨今の基板の軽薄短小化の要求に対応出来ないばかりでなく、厚みを増した層間を相互接続する配線が必要と成る為、上記同様に、不要なインダクタが増加し、本発明のような（接続分の不要インダクタ成分を排除する）効果は得られない。
【００４２】
又、本発明は、ノイズ抑制用のキャパシタの数や領域の増加を抑制する構造である為、プリント配線板全体の小型化にも寄与する。
尚、「ＩＣに影響が及ぶノイズレベル」とは、ノイズを受ける側のＩＣが設計段階で設定された耐ノイズ性により千差万別であり一概に定義する事は難しいが、発生したノイズを最低でも１０分の１以下にする必要があり、一般的には１００分の１にする事が望ましい。
ノイズのレベルは、通常、常用対数で表される事が多く、電力換算ならば常用対数の１０倍、電圧換算ならば常用対数の２０倍で示される。
例えば上記の「ＩＣに影響が及ぶノイズレベル」の例では、受信すべき信号に対して電圧換算で−６ｄＢ〜−２０ｄＢ必要で、一般的には−４０ｄＢ以上の差が望ましい事と成る。
【００４３】
又、本発明を利用出来る周波数領域は限定される事無く、抑制が必要とされる周波数帯に応じてキャパシタ電極の形状を変更し所望の（ノイズ抑制）効果を得る事が可能であるが、後の本稿実施例で示すような、数ＧＨｚの高周波領域、或いは数Ｇｂｐｓの高速伝送領域に特に良好な効果を得る事が出来る。
具体的には、周波数換算で１ＧＨｚ以上１０ＧＨｚ未満の領域に有効で、更には１ＧＨｚ以上７ＧＨｚ未満の領域で特に有効である。
ノイズ抑制対象の周波数帯が１ＧＨｚ未満の場合、基板に実装したＩＣのスイッチングノイズが電源系ラインに周り込む量は少なく、当該基板に実装された他の電子部品に影響を与える事も少ない。
又、ノイズ抑制対象の周波数帯が１０ＧＨｚ以上の場合、本発明自体は十分に機能しても、周波数が高過ぎて、それ（本発明の機能による効果）以上に配線パターンやＩＣ本体の各所から電磁放射（不要輻射）が発生してしまう事が懸念されると共に、ノイズフィルタ機能を構成する回路内のインダクタ成分がキャパシタ成分を抑えて支配的に成ってしまう為、基板全体が確実に機能出来ない可能性を有する。
【００４４】
尚、陽電極２４ｂ上の層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂにより、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成と成る。
その為、当該陽電極２４ｂ上に於ける各層間接続ビアの外側（各層間接続ビアから陽電極２４ｂの端までの部分）は、不要な配線パターンである。
当該不要な配線パターンは、インダクタ成分を増加させる要因と成る為、可能な限りゼロに近い方が良い。
従って、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂは、互いに異なる陽電極２４ｂ上の端部、又は端部に可能な限り近い位置に配されている事が望ましい。
つまり、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂは、陽電極上に於いて、互いの距離が最も大きく成る対角、或いは対辺を成す端部に配されている事により、不要なインダクタ成分を増加させる事無く、最も好ましい状態と成る。
【００４５】
又、層間接続部（ビア）２５ｂａと電源パターン２３ａの接続位置関係に於いても、層間接続部（ビア）２５ｂａから電源パターン分断位置までの距離があると不要なインダクタを増加させる要因と成る為、当該距離は可能な限りゼロに近い方が望ましい。
従って、層間接続部（ビア）２５ｂａは電源パターン２３ａの端部、つまり、分断されたところに可能な限り近い方が良い。
同様に、層間接続部（ビア）２５ｂｂと電源パターン２３ｂの接続も、層間接続部（ビア）２５ｂａが電源パターン２３ａの分断された端部に可能な限り近い方が良い。
【００４６】
又、層間接続部は、流れる電流量やその他の設計都合等により、一箇所の層間接続部に複数の層間接続ビアを設ける事も可能であるが、層間接続ビアの数を増加させると、新たな寄生インダクタの発生を助長しかねない為、層間接続部各々に対して１つずつの層間接続ビアが望ましい。
【００４７】
又、層間接続ビアの形状は、ノイズの反射が発生し難いように、可能な限りテーパー（斜面）が少ない形状が望ましく、貫通スルーホールのようなテーパーが無い（側面がストレートな）形状がより望ましい。
尚、層間接続ビアのテーパーが少ない形状とする為に、層間接続ビアを形成する絶縁層は出来るだけ薄い方が望ましい。
【００４８】
又、分断された電源パターン２３ａ及び２３ｂの端部は、不要なノイズを周囲に排出したり、不要なノイズを周囲から取り込んだりし難いように、角が無いラウンド形状とした方が望ましい。
又、分断された電源パターン２３ａ及び２３ｂは、当該電源パターンと同一面上に在る実装パッド及び／又はビアランド及び／又はスルーホールランドに接続されていても良い。
又、分断された電源パターン２３ａ及び２３ｂは、当該電源パターンと同一面上に在る能動部品を実装する為の実装パッド及び／又はビアランド及び／又はスルーホールランドであっても良い。
【００４９】
ここで、ノイズのフロー（流れ）を図２（ｂ）及び図２（ｃ）を用いて説明する。
図２（ｂ）は、図２（ａ）に示した構造のプリント配線板Ｐ１に電源系ノイズ（電源ラインに加えられたノイズ）が印加された際のノイズのフローを模式的に示したもので、図２（ｃ）は、図２（ａ）に示した構造のプリント配線板Ｐ２にＩＣスイッチングノイズ（ＩＣが駆動する事により新たに発生したノイズ）が印加された際のノイズのフローを模式的に示したものである。
尚、図２（ｂ）及び図２（ｃ）の構成は図２（ａ）と同一のものであり、符号は省略している。
【００５０】
図２（ｂ）に於いて、プリント配線板Ｐ１に＜１＞から印加された電源系ノイズは、＜５＞で層間接続部（ビア）２５ｂａを通って陽電極２４ｂに流れ、その大部分がキャパシタ２４を介して＜６＞の陰電極２４ｃを通り（これを「電源系ノイズのカット分」とする）、グラウンドパターン層２１から＜７＞を経由し＜８＞のＧＮＤに流れ、＜５＞で層間接続部（ビア）２５ｂａを通って陽電極２４ｂに流れた電源系ノイズの内のキャパシタ２４に流れなかった一部（これを「電源系ノイズのリーク分」とする）が、陽電極２４ｂから＜２＞の層間接続部（ビア）２５ｂｂを介して電源パターン２３ｂに流れ、＜３＞の層間接続ビアを介して能動部品（ＩＣ）２８に流れ込み、再び＜４＞で能動部品（ＩＣ）２８から出た後に＜７＞を経由して＜８＞のＧＮＤに流れる。
【００５１】
又、図２（ｃ）に於いて、能動部品（ＩＣ）２８から出たＩＣスイッチングノイズは、＜３＞の層間接続ビアを経由し電源パターン２３ｂに入り、＜２＞で更に層間接続ビアを介して陽電極２４ｂに流れ、その大部分がキャパシタ２４を介して＜６＞の陰電極２４ｃを通り（これを「ＩＣスイッチングノイズのカット分」とする）、グラウンドパターン層２１から＜７＞を経由し＜４＞の能動部品（ＩＣ）２８に戻り、＜２＞で層間接続部（ビア）２５ｂｂを通って陽電極２４ｂに流れたＩＣスイッチングノイズの内のキャパシタ２４に流れなかった一部（これを「ＩＣスイッチングノイズのリーク分」とする）が、陽電極２４ｂから＜５＞の層間接続部（ビア）２５ｂａを介して電源パターン２３ａに伝搬し＜９＞へ伝わる。
【００５２】
ここで、本発明の特徴と成るのは、キャパシタ２４の陽電極２４ｂは、層間接続部（ビア）２５ｂａと層間接続部（ビア）２５ｂｂの２箇所の層間接続ビアを用いて、分断された電源パターン間に直列接続され、見掛け上、当該陽電極２４ｂ自体が電源パターンの一部と成り、分断された２つの電源パターンを接続するような構成を成している事である。
【００５３】
これにより、従来の構成にあったような電源パターンからキャパシタ方向に分岐する為の接続分のインダクタ成分が無くなり、従来よりインダクタ成分を小さくした構造と成り、従来よりも広帯域のノイズ抑制機能が得られる構成と成っている。
この広帯域ノイズ抑制機能により、図２（ｂ）を用いて示したように、電源系からプリント配線板に印加された電源系ノイズを従来技術同様にその大部分をカットし、当該プリント配線板に実装されたＩＣに影響を及ぼさない程度まで電源系ノイズのレベルを低減すると共に、同じキャパシタを用いて、図２（ｃ）を用いて示したように、当該プリント配線板に実装されたＩＣからプリント配線板に印加されたＩＣスイッチングノイズの大部分をカットし、他の電子部品に影響を及ぼさない程度までＩＣスイッチングノイズのレベルを低減する事が可能と成る。
【００５４】
ここで、本発明の構造を成す事によって、従来よりも広帯域なノイズ抑制機能を有する事と成る仕組みを、等価回路を用いて説明する。
【００５５】
先ず、従来技術の等価回路に関して、図４を用いて説明する。
図４は、図３に示した従来技術の構造に於ける、電源系ノイズとＩＣスイッチングノイズの各フローに基づいた等価回路を説明する為の図である。
具体的には、図４（ａ）は従来技術の断面構造図に簡略的なノイズフロー等価回路図を重ねたもの、図４（ｂ）は図４（ａ）から断面構造図を外しノイズフロー等価回路が見易いようにしたもの、図４（ｃ）は図４（ｂ）の等価回路を更に説明し易いようにノイズフロー等価回路を見易く書き直したものである。
尚、図４各図の等価回路は、ノイズフローの説明に特化したもので、ノイズフロールートの層間接続ビアや層間接続スルーホールに存在する寄生インダクタと、プリント配線板に内蔵されたキャパシタのみを対象として記載し、その他の配線やＩＣ等に存在する寄生インダクタやキャパシタは省略している。
【００５６】
図４（ｂ）のノイズフロー等価回路図に於いて、電源系ノイズのフローとＩＣスイッチングノイズのフローの何れの場合でも、ノイズがキャパシタ方向とそれ以外の方向とに分岐する点となる「ノイズ分岐点」から、キャパシタを通過して、ＧＮＤポートまでが、電源系ラインから選択的にノイズを通過させる部分である。
当該図４（ｂ）の等価回路を、更に説明し易いようにノイズフロー等価回路を見易く書き直した図４（ｃ）より明らかなように、電源系ラインから選択的にノイズを通過させる部分は、図４（ｃ）の破線枠に示すように、キャパシタと寄生インダクタの直列接続の構成と成っており、Ｌ（インダクタ）とＣ（キャパシタ）の定数によってフィルタリング（ノイズ抑制）帯域が決定されるＬＣ回路の体を成していることが分かる。
尚、ＬＣ回路でのフィルタリング帯域とは、ノイズを減衰させたい周波数範囲（減衰帯域）を示し、当該フィルタを通過後に、目的とする周波数帯に於いて減衰させたいノイズが所望のレベルまで落ちているか否かで判断する。
【００５７】
通常、ＬＣ回路では、低い周波数から高い周波数に向かって周波数を上げていくに連れて、自己共振周波数までは信号の通過量が大きく成っていくが、自己共振周波数よりも高い周波数からは、周波数を上げていくに連れて通過量が小さく成っていく。
ＬＣ回路として実際に使用可能な周波数帯域は、ノイズのＬＣ回路通過レベルによって決定される。
つまり、ＬＣ回路に取り込みたいノイズの周波数帯域を広げたいならば、自己共振周波数をより高い周波数帯にシフトさせる必要がある。
【００５８】
尚、ＬＣ回路に於ける自己共振周波数は、自己共振周波数をｆLC［Ｈｚ］、インダクタンスをＬX［Ｈ］、キャパシタンスをＣX［Ｆ］とすると、以下の式（１）より求められる。
【００５９】
【数１】
【００６０】
式（１）より、自己共振周波数ｆLCを上げるには、インダクタンスＬXか、キャパシタンスＣXの何れかを小さくしなければならない事が分かる。
図４に於いて、キャパシタンスＣXは固定であるから、必然的にインダクタンスＬXを小さくする事が必要と成る。
【００６１】
図４（ｃ）では、ノイズカットフィルタとして機能する破線枠内で、キャパシタの陽電極に接続されている層間接続ビアのインダクタがインダクタンスＬXと成る。
従って、ノイズカットフィルタとして機能する破線枠内のインダクタンスＬXを減らせば、自己共振周波数を上げる事が出来、結果としてＬＣ回路に取り込みたいノイズの周波数帯域を広げる事が可能と成る。
図４（ｃ）では、ノイズ分岐点からキャパシタまでの寄生インダクタを、小さくするか排除すれば、インダクタンスＬXを小さくする事が出来、自己共振周波数を上げる事が可能と成る。
よって、内蔵しているキャパシタと電源パターン層との接続構造を変えて、ノイズカットフィルタとして機能する領域のインダクタンスを減らす構造が望まれる。
【００６２】
次に、本発明の等価回路に関して、図５を用いて説明する。
図５は、図２に示した本発明の構造に於ける、電源系ノイズとＩＣスイッチングノイズの各フローに基づいた等価回路を説明する為の図である。
具体的には、図５（ａ）は本発明の断面構造図に簡略的なノイズフロー等価回路図を重ねたもの、図５（ｂ）は図５（ａ）から断面構造図を外しノイズフロー等価回路が見易いようにしたもの、図５（ｃ）は図５（ｂ）の等価回路を更に説明し易いようにノイズフロー等価回路を見易く書き直したものである。
尚、図５各図の等価回路は、前記図４各図の等価回路と同様に、ノイズフローの説明に特化したもので、ノイズフロールートの層間接続ビアや層間接続スルーホールに存在する寄生インダクタと、プリント配線板に内蔵されたキャパシタのみを対象として記載し、その他の配線やＩＣ等に存在する寄生インダクタやキャパシタは省略している。
【００６３】
図５（ｂ）のノイズフロー等価回路図に於いて、電源系ノイズのフローとＩＣスイッチングノイズのフローの何れの場合でも、ノイズがキャパシタ方向とそれ以外の方向とに分岐する点となるノイズ分岐点から、キャパシタを通過して、ＧＮＤポートまでが、電源系ラインから選択的にノイズを通過させる部分である。
当該図５（ｂ）の等価回路を、更に説明し易いようにノイズフロー等価回路を見易く書き直した図５（ｃ）より明らかなように、電源系ラインから選択的にノイズを通過させる部分は、図５（ｃ）の破線枠に示すように、キャパシタのみの構成と成っている。
【００６４】
ここで、図４（ｃ）に示した従来技術の等価回路にある破線枠で示したノイズカットフィルタと、図５（ｃ）に示した本発明の等価回路にある破線枠で示したノイズカットフィルタを比較してみると、図４（ｃ）にはノイズ分岐点とキャパシタの間に寄生インダクタが存在するが、図５（ｃ）にはノイズ分岐点とキャパシタの間に寄生インダクタが存在しないことが分かる。
従って、図４（ｃ）の従来技術のノイズカットフィルタと図５（ｃ）の本発明のノイズカットフィルタでは、ノイズ分岐点とキャパシタの間の寄生インダクタの分だけ、図５（ｃ）の本発明のノイズカットフィルタの方がＬＣ回路としてのＬ成分（インダクタンス）が小さい事と成る。
【００６５】
これより、ノイズカットフィルタとして機能する破線枠内のインダクタンスが従来技術より少なく成り、前記式（１）に示したＬＣ回路としてのインダクタンスＬXが小さく成った為、自己共振周波数ｆLCが上がり、結果として通過信号の周波数帯域を広げる事が可能と成った。
よって、本発明の如く、内蔵しているキャパシタと電源パターン層との接続構造を従来技術より変えて、ノイズカットフィルタとして機能する領域のインダクタンスを減らす構造とする事により、通過信号の周波数帯域を広げ、電源系ノイズフローとＩＣスイッチングノイズフローの両方に対応する事が可能と成った。
【００６６】
その結果、プリント配線板の電源系に発生するノイズを当該プリント配線板の内層に形成された形成キャパシタを用いて抑制する形成キャパシタ内蔵型多層プリント配線板に於いて、当該プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能と成る為、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、耐ノイズ性に優れ、動作安定性の高い形成キャパシタ内蔵型多層プリント配線板を得る事が可能と成った。
つまり、本発明により、実装したＩＣが高速動作をして自らノイズを発生する場合に於いても、ノイズ抑制用のキャパシタの数や領域を増加させる事無く、安定した動作が可能なプリント配線板を得る事が出来た。
【００６７】
◎試験例１
以下に、前述の本発明と従来技術の各々の構造に、具体的な定数や設計条件を数値で当て嵌め、電磁界シミュレータによる計算を施した、本発明と従来技術の周波数特性比較結果を、図６及び図７を用いて説明する。
【００６８】
図６は、本発明と従来技術の周波数特性比較の為に、ＨＤＭＩ（Ｈｉｇｈ−Ｄｉｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ：高品位マルチメディア・インターフェース）回路の電源ラインに適した伝送線路と形成キャパシタをモデル化したもので、図６（ａ）が従来技術のモデル、図６（ｂ）が本発明の構造を用いたモデルである。
又、図７は、図６（ａ）及び図６（ｂ）の各々のモデルを用いてシミュレーションした結果を示したものである。
【００６９】
尚、シミュレータは、ソネット社の「Ｓｏｎｎｅｔ Ｌｉｔｅ Ｐｌｕｓ」を用いた。
シミュレーション条件は、図６（ａ）及び図６（ｂ）共に共通で、以下の通りとした。
・モデリング対象：ＨＤＭＩ回路の電源ラインに適した伝送線路及び形成キャパシタ
・ＨＤＭＩ規格：伝送速度ｆHDMI＝３．４Ｇｂｐｓ
・パスコン目標値：Ｃtarget＝０．１Ω＠１．７ＧＨｚ
・キャパシタ容量値：Ｃreal＝９３６ｐＦ
・配線パターン：材質＝銅、厚みｔCu＝３２μｍ、配線幅ｗCu＝１００μｍ
・絶縁層：材質＝通常のＦＲ−４相当の絶縁材、誘電率εｒins＝４．５、厚みｔins＝９０μｍ、
・上部電極（陽電極）：材質＝銅、厚みｔPOS＝３２μｍ、面積ＡPOS＝（２×２）ｍｍ2
・誘電体：誘電率εｒdie＝１３．５、厚みｔdie＝０．５μｍ、
・ＧＮＤ層：材質＝銅、厚みｔGND＝１８μｍ、面積ＡGND＝∞
・層間接続ビア：穴径Ｄvia＝１００μｍ、厚みｔvia＝９０μｍ
【００７０】
又、図７に於いて、縦軸はノイズカットフィルタ（機能）による挿入損失を表し、例えば入力レベルより出力レベルが３０ｄＢ低下する場合は、低下量の絶対値にマイナス符号をつけて−３０（ｄＢ）と示すように表記し、横軸は周波数を常用対数で表している。
【００７１】
図７より、従来技術では１．６５ＧＨｚで自己共振が発生している為、当該１．６５ＧＨｚの自己共振周波数までしかノイズカットが出来ない事が分かる。
この従来技術に対して、本発明は、１．６５ＧＨｚを超えても挿入損失の急峻な落ち込みが無く、約７ＧＨｚまで安定して挿入損失が増加し、それ以上の周波数においても十分な損失量があるため、高周波においてもノイズカットが出来る事が分かる。
【００７２】
ここで、ＨＤＭＩ規格の伝送速度ｆHDMI＝３．４Ｇｂｐｓは、伝送信号ｆHDMIが矩形波である為、周波数換算で１．７ＧＨｚとし、第３高調波まで考慮すると約５ＧＨｚの帯域を必要とすると考えられる。
従って、実際に除去すべきＩＣスイッチングノイズは５ＧＨｚ以上の周波数と成り、従来技術では１．６５ＧＨｚ以下までしか対応出来なかったのに対して、本発明は１０ＧＨｚまで安定したノイズ抑制機能を有し、当該ＨＤＭＩ規格の伝送速度に対しても十分に対応可能と成る。
尚、図７からも明らかなように、ＩＣスイッチングノイズよりも低い周波数である電源系ノイズも、同じ１つのキャパシタを用いて、十分にノイズカット出来る事が分かる。
【００７３】
◎試験例２
次に、前述の本発明と従来技術の各々の構造を実際のプリント配線板で作製し、各々の周波数特性の比較結果を図８に示す。
尚、当該実際のプリント配線板での実施例結果検証では、測定装置の関係上、約６ＧＨｚ以上の測定が出来なかった為、図８は本発明と従来技術共に６ＧＨｚまでの結果表示と成っている。
【００７４】
結果、図８も図７と同様に、従来技術では１．６５ＧＨｚで自己共振しているのに対して、本発明は１．６５ＧＨｚを超えても挿入損失の急峻な落ち込みが無く、約６ＧＨｚまで安定して挿入損失が増加している。
従って、実機を用いた検証実験に於いても、前述のシミュレーション結果と同様に、除去すべきＨＤＭＩ規格のＩＣスイッチングノイズを十分に除去出来ると共に、ＩＣスイッチングノイズよりも低い周波数である電源系ノイズも、同じ１つのキャパシタを用いて、十分にノイズカット出来る事が確認出来た。
【００７５】
以上より、本発明の構造により、ノイズ抑制用のキャパシタの数や領域を新たに増加させる事無く、プリント配線板の電源系ラインに発生した電源系ノイズが、当該プリント配線板に実装されたＩＣに影響を及ぼす事を抑制すると共に、当該ＩＣが駆動する際に発生するＩＣスイッチングノイズが、当該プリント配線板の電源系ラインに影響を及ぼす事を抑制する事が可能である事が確認出来た。
【００７６】
本発明を説明するに当たって、前述の実施の形態を例として説明したが、本発明の構成はこれらの限りでなく、また、これらの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【符号の説明】
【００７７】
１，２１，３１：グラウンドパターン層
１ａ，２１ａ，３１ａ：グラウンドパターン
２ａ，２ｂ，２ｃ，２２ａ，２２ｂ，２２ｃ，３２ａ，３２ｂ，３２ｃ：絶縁層
３，２３，３３：電源パターン層
３ａ，３ｂ，２３ａ，２３ｂ，３３ａ：電源パターン
４，２４，３４：キャパシタ
４ａ，２４ａ，３４ａ：誘電体
４ｂ，２４ｂ，３４ｂ：陽電極
４ｃ，２４ｃ，３４ｃ：陰電極
５ｂ，２５ｂａ，２５ｂｂ，３５ｂ：層間接続部（ビア）
６，７，２６，２７，３６，３７：回路パターン層
６ａ，２６ａ，３６ａ：回路パターン
８，２８，３８：能動部品ＩＣ
９，２９，３９：電子部品
Ｐ１，Ｐ２，Ｐ３：プリント配線板
【特許請求の範囲】
【請求項１】
複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。
【請求項２】
複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層を有し、対向する陽電極と陰電極とで誘電体を挟んだ構成のキャパシタが、当該電源パターン層と当該グラウンドパターン層の層間に配された絶縁層の内部に配されている形成キャパシタ内蔵型多層プリント配線板に於いて、当該電源パターン層に配された電源パターンの内、当該能動部品と電気的に接続されている電源パターンが、当該同一の電源パターン層上に於いて、第１の電源パターンと第２の電源パターンの２つに分断されていると共に、当該分断された第１の電源パターンが第１の層間接続部を介して当該陽電極と接続され、且つ、当該分断された第２の電源パターンが、当該第１の層間接続部とは異なる第２の層間接続部を介し、当該第１の層間接続部とは異なる位置で当該陽電極と接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。
【請求項３】
前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、前記陽電極上の端部に配されている事を特徴とする請求項２記載の形成キャパシタ内蔵型多層プリント配線板。
【請求項４】
前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、分断された電源パターンの端部に接続されている事を特徴とする請求項２又は３記載の形成キャパシタ内蔵型多層プリント配線板。
【請求項１】
複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層と、当該電源パターン層と当該グラウンドパターン層の層間に配された誘電体を対向する陽電極と陰電極とで挟んだ構成のキャパシタとを有する形成キャパシタ内蔵型多層プリント配線板に於いて、当該能動部品が、当該電源パターン層に配され、且つ、当該陽電極に接続している電源パターンと電気的に接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。
【請求項２】
複数の導体層と絶縁層が交互に積層され、少なくとも１つの能動部品を含む複数の電子部品が搭載される部品搭載面と、電源パターン層と、グラウンドパターン層を有し、対向する陽電極と陰電極とで誘電体を挟んだ構成のキャパシタが、当該電源パターン層と当該グラウンドパターン層の層間に配された絶縁層の内部に配されている形成キャパシタ内蔵型多層プリント配線板に於いて、当該電源パターン層に配された電源パターンの内、当該能動部品と電気的に接続されている電源パターンが、当該同一の電源パターン層上に於いて、第１の電源パターンと第２の電源パターンの２つに分断されていると共に、当該分断された第１の電源パターンが第１の層間接続部を介して当該陽電極と接続され、且つ、当該分断された第２の電源パターンが、当該第１の層間接続部とは異なる第２の層間接続部を介し、当該第１の層間接続部とは異なる位置で当該陽電極と接続されている事を特徴とする形成キャパシタ内蔵型多層プリント配線板。
【請求項３】
前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、前記陽電極上の端部に配されている事を特徴とする請求項２記載の形成キャパシタ内蔵型多層プリント配線板。
【請求項４】
前記第１の層間接続部と前記第２の層間接続部は、少なくとも一方が、分断された電源パターンの端部に接続されている事を特徴とする請求項２又は３記載の形成キャパシタ内蔵型多層プリント配線板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−３０５２８（Ｐ２０１３−３０５２８Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６３９６１（Ｐ２０１１−１６３９６１）
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（０００２２８８３３）日本シイエムケイ株式会社 (169)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２７日（２０１１．７．２７）
【出願人】（０００２２８８３３）日本シイエムケイ株式会社 (169)
【Ｆターム（参考）】
[ Back to top ]