携帯式超音波撮像システム
【課題】軽量超音波撮像システムを提供する。
【解決手段】携帯式超音波撮像システム（１０）は、携帯式の電池電源のデータプロセッサー（１４）にケーブル（１６）で組み合わせられたスキャンヘッド（１２）及び表示ユニットを備える。スキャンヘッドの外枠（１２）は超音波変換器のアレイ及びこれと組み合わせられた回路を収容し、この回路には超音波パルスを送信する送信モードにおいて使用されるパルス同期回路、及び撮像されている対象領域から戻ってくる反射超音波信号を動的に収束させるために受信モードにおいて使用されるビーム形成回路が備えられる。
【解決手段】携帯式超音波撮像システム（１０）は、携帯式の電池電源のデータプロセッサー（１４）にケーブル（１６）で組み合わせられたスキャンヘッド（１２）及び表示ユニットを備える。スキャンヘッドの外枠（１２）は超音波変換器のアレイ及びこれと組み合わせられた回路を収容し、この回路には超音波パルスを送信する送信モードにおいて使用されるパルス同期回路、及び撮像されている対象領域から戻ってくる反射超音波信号を動的に収束させるために受信モードにおいて使用されるビーム形成回路が備えられる。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
これは、１９９５年６月２９日付け米国出願０８／４９６８０４号の一部継続出願である１９９６年２月１２日付け米国出願０８／５９９８１６号の一部継続出願であり、これら出願の全文は参考文献としてここに組み入れられる。
【背景技術】
【０００２】
通常の超音波撮像システムは、典型的には、大型のラック取付け式のコンソール型の処理及びおよび表示装置にケーブルで組み合わせられた手持ち型のスキャンヘッドを備える。スキャンヘッドは、典型的には、超音波エネルギーを撮像される領域内に送信し、この領域から戻ってくる反射超音波エネルギーを受信する超音波変換器のアレイを備える。変換器は、受信した超音波エネルギーを低電位の電気信号に変換し、この信号はケーブルを通して処理装置に送られる。処理装置は、対象範囲の画像を作るように変換器からの信号を組み合わせるように動的に焦点合わせをさせるような適切なビーム形成技術を適用する。
【０００３】
代表的な通常の超音波システムは、１２８個の超音波変換器よりなる変換器のアレイを持つ。各変換器はコンソール型の処理装置内に置かれたそれ自体の処理回路と組み合わせられる。処理回路は、典型的には、ドライバー回路を有し、この回路は、送信モードにおいては、変換器に超音波信号の送信を開始させるように正確なタイミングで励起パルスを送る。この送られたタイミングパルスはコンソールの処理装置からケーブルを経てスキャンヘッドに送られる。受信モードにおいては、処理回路よりなるビーム形成回路が、変換器からの低電位電気信号に適切な遅延をさせ、信号を正確な画像を作り得るような信号に順次に動的に焦点合せをさせる。
【０００４】
超音波撮像システムに使用されるようなＮ個の圧電式超音波変換器１８（１）−１８（Ｎ）の撮像用アレイ１８の図式的なブロック図が図１に示される。圧電式変換器素子１８（１）−１８（Ｎ）のアレイは、画像目標（典型的には人体組織のある範囲）内に伝搬し又は狭いビームで媒体を伝わる音響パルスを作る。パルスは一定速度の球面波として伝搬する。画像点Ｐ又は反射器から戻ってくる信号の形式の音響の反響が、同じ変換器素子のアレイ１８に、あるいは別の受信用アレイにより検出され、反射している構造Ｐの位置を示すような方式で表示させることができる。
【０００５】
伝達媒体内の点Ｐからの反響は、種々の伝搬時間の後で受信アレイの各変換器素子１８（１）−１８（Ｎ）に到達する。各変換器素子についての伝搬時間は異なり、これは各変換器素子と点Ｐとの間の距離に依存する。これは典型的な超音波伝達媒体、即ち軟部身体組織については真であり、このときは音速は一定（又は比較的一定）とした。その後で、受信された情報が反射している構造の位置を示すような方法で表示される。
【０００６】
２次元のＢモードスキャンにおいては、パルスは、これを図１Ａに示されたような多数の視線に沿って伝えられる。反響が抽出採取されその振幅が輝度として符号化された場合は、グレースケール画像をＣＲＴに表示することができる。典型的に、画像は、０.７５゜の角度間隔で９０゜セクター画像を形成する線を走査する。水中における音速は１.５４×１０５cm/sec であるので、深さ１６cm についての往復時間は２０８ μs であろう。従って、データが１２８個の視線に沿うために要する総時間は２６.６ ms である。もし、システム内の別の信号処理装置がこのデータ獲得速度を維持するに十分に早ければ、標準のテレビビデオに相当する速度で２次元画像を作ることができる。例えば、超音波画像装置が、反射された音又は後方に散乱された音を１対の肋骨間の胸壁を通して観察する
ために使用されるならば、心臓の鼓動をリアルタイムで画像化することができる。
【０００７】
超音波変換器は、典型的には（通常は１／２波長間隔の）圧電式変換器１８（１）−１８（Ｎ）の線形アレイであり、その立面パターンは一定であり、その方位パターンは主として遅延ステアリングにより制御される。通常のアレイの放射状の（方位）ビームパターンは、主として遅延されて伝達されたパルスを、画像点Ｐに集められた全ての変換器からのエネルギーが所望のビーム形状を作るような方法で各変換器素子１８（１）−１８（Ｎ）に加えることにより制御される。従って、予定された方向に沿って所望の伝達放射パターンを作るには、各変換器１８（１）−１８（Ｎ）に時間遅延回路を組み合わせることが必要である。
【０００８】
図１Ｂに見られるように、与えられた方位角に対しては、２種の異なった伝達パターン、即ち、「シングルフォーカス」パターンと「ゾーンフォーカス」パターンとが可能である。シングルフォーカス法は特定の視線に沿った画像線の中央域に焦点の合わせられた単一のパルスを使用する。シングルパルスモードにおいては、方位焦点深度は電子的に変更することができるがいかなる予定方向に対しても一定のままに留める。ゾーンフォーカス運転においては、各が異なった深度（ゾーン）に焦点を合わせられた多数のパルスが各視線又は方向に沿って送信される。複数パルス運転のために、送信機のアレイは、各スキャン方向に沿ったＭ個の焦点ゾーンに焦点が合せられ、即ち、一連のＭ個のパルス、Ｐ０、Ｐ１、・・・・・、ＰＭ−１が作られ、各パルスはそれぞれその相当する区域Ｒ０、Ｒ１、・・・、ＲＭ−１に焦点が合せられる。パルスは繰返しシーケンスで作られ、従って立ち上がり後は、Ｍ番目のパルスごとに、新しい方向に見下ろし始めるか、あるいは現在の方向を見下ろす連鎖を繰り返すように最初のパルスＰ０に対応するかのいずれかである。ゾーンフォーカスモードのためには、異なったフォーカスゾーンに焦点を合せるビームパターンを作るために各変換器素子とプログラム可能な遅延回路とを組み合わせることが必要である。
【０００９】
前述のように、同じ変換器素子１８（１）−１８（Ｎ）のアレイ１８を戻り信号の受信用に使用することができる。画像点において始まった反射又は反響のビームのエネルギー波形は、ある時間遅れの後に各変換器素子に達する、この時間遅れは、画像点から変換器素子までの距離を媒体内の信号の波形の仮定一定速度で割った値と等しい。送信モードと同様に、この時間遅れは各変換器素子について異なる。受信している各変換器素子について、経路長のこの相違は、所与の深さに対する特定の画像点から各受信器への反射エネルギーを収束させることにより補償しなければならない。各受信している素子における遅れは素子からアレイ中心まで計った距離と、アレイに直角に計った観察角度方向との関数である。超音波においては、各変換器により作られた音響パルスは広帯域信号でないことに注意すべきであり、かつ大きさと位相の両者の項で表されるべきである。
【００１０】
ビームの形成と収束の運転は、全ての変換器において観察されるように散乱した波形の和を作ることが含まれるが、この和において、波形は、和の位相、振幅において現れるので異なった遅れとならざるを得ない。従って、各チャンネルに異なった遅れを与えかつこの遅れを時間とともに変えることのできるビーム形成回路が必要である。与えられた方向に沿って深部組織から反響が戻るので、受信用アレイはその焦点を深度により連続的に変える。この過程が動的焦点合せとして知られる。
【００１１】
図２Ａ−２Ｃは、３種の別な通常の撮像用又はビーム焦点合せ用の技術の図式的なブロック図を示す。音響レンズ５１を使用するプログラム不可能な物理レンズシステム５０が図２Ａに示される。一方、リアルタイムで時間遅れ及び位相遅れ焦点合せ機能を行うために、組み合わせられた信号処理用電子回路が使用される動的焦点合せ用のシステムが図２Ｂ及び２Ｃにそれぞれ示される。図２Ｂは時間遅延素子５３を使用する時間遅れシステム
５２を示し、図２Ｃは位相遅延素子５５を使用する位相遅延システム５４を示す。
【００１２】
図２Ｂ及び２Ｃのレンズなしシステムにおいては、画像を形成するために時間遅れを与えかつフィールドの点からの入射エネルギーの焦点合せを行うために、各が受信している変換器と組み合わせられて処理チャンネルを定めている信号処理素子５３、５５が必要である。これのため、各処理チャンネルに異なった遅れを与え、更にこの遅れを時間により変えることのできるビーム形成回路が必要である。予定された方向に沿って、反響が変換器素子のアレイから離れた距離から戻るので、受信用アレイは動的な焦点合せを行うためにその焦点を連続的に深さを変化させる。
【００１３】
受信されたビームが形成された後は通常の方法でデジタル化される。各受信パルスのデジタル表現は、ビームにより形成される方位における範囲の関数としてフィールド点から戻ってくる超音波エネルギーの散乱した断面に対応したタイムシーケンスである。連続したパルスは異なった方向を指し−４５゜から＋４５゜の視野をカバーする。あるシステムにおいては、（持続的な重み付けと呼ばれる）同じ点の連続した観測からのデータの平均時間が、画質の改善のために使用される。
【００１４】
例えば、２−５MHz の周波数範囲で作動している超音波撮像システムにおいては、希望の正確な経路の補償のために、サブミリセコンドの時間的分解能を１０ないし２０μsまで提供できる電子回路が必要である。図２Ｂに示されるように、遅延線は、レンズなし超音波システムにおいて動的な焦点合せに必要な時間遅延機能に本質的に適合する。
【００１５】
より特別には、作動周波数５MHz でかつ半波長中心上の１２８個の変換器素子のアレイを有する例示的な超音波撮像システムにおいては、直線的な遅延設備は、適切な遅延を設定するために、２５nsの分解能でプログラム可能なクロック周期を有する４８０段階の遅延線、又はプログラム可能な４８０対１の時間選択スイッチと関連して４０MHz でクロックされる４８０段階タップ付き遅延線のいずれかを含むことを各処理チャンネル／変換器阻止に要求する。これら通常の技術と組み合った二つの問題がある。第１は、簡単な可変速度クロック発生器が今日まで開発されていない。第２は、Ｎ段階のタップ付き遅延線に対して、選定された回路と組み合わせられた面積がＮ２に比例し、従ってかかる回路は集積されたタップ構成を実現するためには大きなチップ面積を必要とする。
【００１６】
通常の方法の制御回路の作成に伴う困難と複雑性とのために、わずかな時間遅延構造が１個のマイクロチップ上で一体化されただけで、従って多素子の動的ビーム形成機能を実行するためには多数のチップが要求されるであろう。これらの理由で、従来技術の超音波撮像システムで直截的な時間遅延設備を使用したものはない。代わりに、平面波混合近似が使用される。この近似方法においては、総遅延発生は２部分に分離される。所要の密な遅延時間を近似させるためにアナログ平面波混合技術が使われ、粗い遅延時間を達成するために粗い間隔の遅延線が使用される。
【００１７】
平面波近似によれば、密な遅延は、各変換器素子の受信した波と局所発振器と異なった位相を重ね、即ち各処理チャンネルにおいて移動したアナログ位相を作ることにより、各受信処理チャンネルの受信したＡＣ波の位相を変えることにより達成することができる。特に、式
Ωｎ(t)＝ω(Tｎ’(t)-Tｎ’(t))を満足するΩｎ が選ばれたとき、cos(ω０+Ωｎ(t))形式の適正な位相角を有する局所発振器の選定により、Tｎ(t)は理想的な補償遅延であり、Tｎ’(t) は Tn の粗く数量化された近似である。ミキサーの出力が Tｎ’ だけ遅延されたときは、これの中間周波数（ＩＦ）サイドバンドの一つの位相が、すべての処理チャンネルにの中の位相のコヒレンスを提供する。
【００１８】
上述の技術の通常の導入においては、粗い間隔で直列に接続された遅延線の任意のタップに任意の受信した逓降変換ミキサー出力を接続するタップ選択が使用される。タップ選択は、本質的に、多位置スイッチであり、これは多数の出力線の一つにその入力を接続する。遅延線の各タップごとに１個の出力線が与えられる。このため、各ミキサー出力を、遅延線の粗い間隔のタップに接続でき、そして全てのタップ出力がコヒレントに合算される。しかし、例示の５MHz の演算について、上述のような単一ミキサー配列が使用された場合は、１ms より小さい遅延分解能を有する遅延線が必要である。
【００１９】
まとめると、ここに説明された通常の技術は、中間周波数を出力するように局所発振器周波数の選定により発振器出力と受信信号とをヘテロダインする。次いで、この変換された信号が別のミキサーに加えられる。第２の発振器の適切な位相角を選定することにより、第２のヘテロダインにより作られた中間周波数の波の位相が制御される。次いで、第２のミキサーの出力が、タップ選択により、各方向に沿った焦点スキャン中に遅延線の粗い間隔のタップの一つ、又は数個に接続される。
【００２０】
上述の近似技術は、幾分か焦点の外れた画像を与え、その画像がアナログ式のミキサー及びＲＣネットワークのような入手の容易な技術の利用により経済的に実現可能な方法であることにより使用される。具合の悪いことに、ミキサー近似法は理想的に焦点の合わせられた（完全遅延）場合と比較して画像のミスレジストレーションエラー及び信号の損失を生ずる。
【００２１】
現在の超音波システムは、機能するために多くの複雑な信号処理回路を必要とする。例えば、動的なビーム形成には何百もの遅延及び加算回路が必要である。また、カラーフロー画像において２次元的な深さ及びドップラー情報を提供するためにパルス式又は連続式のドップラープロセッサーが必要である。これらのアプリケーションの各は、１００００ＭＯＰＳ（毎秒１００万回の演算）以上の実行を必要とする。最新のＣＭＯＳチップでもチップ当たり数百ＭＯＰＳしかできず、しかも各チップが数ワットの電力を必要とする。従って、通常の実行装置を有する超音波機械は数百のチップを必要とし、かつ何百ワットもの電力を消費する。その結果、通常のシステムは、標準の大型のラック取付け型キャビネット内に設置される。
【００２２】
通常の超音波システムの別の欠点は、スキャンヘッドを処理及び表示ユニットに接続するケーブルが極めて高性能であることが要求され、従って高価であることである。全てのビーム形成回路がコンソール内に置かれるため、超音波変換器からの低レベル電気信号の全てを、スキャンヘッドから処理回路に結合させねばならない。信号はかかる低レベルのものであるため、極めてノイズ、混信及び損失に敏感である。変換器が１２８個の典型的な変換器の変換器アレイでは、スキャンヘッドと処理及び表示コンソールとの間のケーブルは、１２８個の低ノイズ、低クロストーク、及び低損失の同軸ケーブルを必要とする。かかるケーブルは高価な材料であるかつ組み立て時間の費用が大きく、従って非常に費用がかさむ。
【発明の概要】
【００２３】
本発明は、携帯式の超音波撮像システム及び方法に向けられる。本発明の撮像システムは、ケーブルにより携帯式の処理回路に接続された手持ち式スキャンヘッドを備える。スキャンヘッドはハウジングを備え、これは、撮像する対象領域に超音波信号を送信する超音波変換器のアレイを収容し、対象領域からの反射超音波信号を受信し、更に受信した超音波信号を電気信号に変換する。スキャンヘッドのハウジングは、本発明の撮像システムに使用されるビーム形成回路も備え、これが超音波変換器からの電気信号を対象領域の電気的表現に転換する。対象領域の電気的表現は、システムケーブルを経てインターフェース上を処理及び表示回路に送られ、電気的表現を使用して対象領域の画像を作る。
【発明を実施するための形態】
【００２４】
１実施例においは、携帯式の処理回路はラップトップ型コンピューターの形式で導入され、これは、一体式のキーボード、画像データ転換用のＰＣＭＣＩＡ標準のモデムカード、及びアクティブマトリックスＬＣＤにようなフリップトップのフラットパネル表示装置を備える。ラップトップ型コンピューター、従って全システムは、小型軽量の電池により電力を供給される。スキャンヘッド、ケーブル及びコンピューターを含んだ全システムは、非常に軽量かつ携帯可能である。システムの総重量は４.５３kg（１０ポンド）を越さないことが好ましい。スキャンヘッドの内部には、スキャンヘッドの電子回路を外部の高周波源による干渉から遮断するためにファラディシールドを備えることができる。
【００２５】
１実施例においては、システムは、スキャンヘッドとラップトップコンピューターとの間にインターフェースユニットも備える。システムケーブルは、コンピューターに直接接続される代わりにインターフェースユニットに接続される。別のケーブルがインターフェースユをコンピューターに接続する。インターフェースユニットは、コンピューターで行われない制御及び信号／データ処理機能を行う。こにより、コンピューターのおける全処理負荷を小さくする。
【００２６】
別の実施例においては、陰極線管（ＣＲＴ）表示装置上に高画質の画像が表示される。この実施例では、スキャンヘッドからの信号は、ケーブルを経てパソコン又はラップトップコンピューターのようなプロセッサーに送られる。これらコンピューターはＣＲＴ表示装置にインターフェースされる。スキャンヘッドからの信号はプロセッサーで受信され、このプロセッサーが信号を処理し、適切な表示信号を作り、これをＣＲＴに送る。
【００２７】
スキャンヘッドに本発明の超音波撮像システムの機能を導入できるように、超音波変換器と組み合わせられた信号処理回路の多くは小さいＣＭＯＳチップ上に集積される。例えば、受信された超音波信号に個別の遅延を導入するために使用されるビーム形成回路は６４個の素子のアレイにつき１個のチップで導入することができる。従って１２８素子システムに対しては２個のチップが使われる。変換器駆動用パルスを作るために使用されるパルス同期回路は１チップに導入できる。更に、送信モードにおいて変換器を駆動させるために使用される高電圧ドラーバー回路及び受信モードにおいて変換器からの電気信号を適切な状態にするために使用される前置増幅器と利得制御回路とは、１個のチップ上で集積させることができる。また、変換器からの信号を選択するための乗算回路及びその他の同様な制御回路も１個のチップ上に形成することができる。
【００２８】
本発明の好ましい１実施例においては、スキャンヘッド内の信号処理回路は低電力高速ＣＭＯＳ技術で導入される。集積回路は通常の回路よりも低い電圧で作動するようにできる。その結果、集積回路における電力消費、従ってこれにより生ずる熱の影響は、通常の回路のものよりかなり小さい。１実施例においては、スキャンヘッドの総電力消費は２ワット以下である。これにより、スキャンヘッドの温度を４１℃以下に維持することができる。かかる低い電力消費及び温度のため、熱の影響による性能のいかなる劣化もなしにスキャンヘッドハウジングの比較的小さい容積の中に諸回路を設けることができる。検査を受ける患者もまた有害な熱の影響を受けない。更に、システムが比較的小電力しか要求しないため、データ処理及び表示ユニット内に置かれた電池でこれに給電することができる。
【００２９】
上述のように、超音波システムにおいては、典型的に、個々の遅延が各個々に送信された超音波パルス内に導入され、また受信された反射超音波エネルギーを示す各変換器からの各信号内に導入される。これら個々の遅延は、対象領域の画像が適正に焦点合わせされることを確保するために使用される。
【００３０】
各変換器素子に導入された遅延の形式又はパターンはアレイの形状及び希望領域のスキャンパターンにより影響を受ける。例えば、同調式アレイにおいては、湾曲した領域の適正に焦点を合わせられた画像を作るために、異なった個々のビーム方向変更用の遅延が走査線ごとに各パルス及び／又は各戻り信号に導入される。
【００３１】
線形又は湾曲線形のアレイは、典型的に平坦であるか又は曲げられる。このアレイは、遅延の一様なパターンが全ての変換器に導入される線形スキャンニングを行うために使用される。遅延は各スキャンラインについて同じである。湾曲アレイは各走査線に対して異なった遅延のパターンを持つ。本発明は、台形領域のスキャンを行うこともできる。
【００３２】
１実施例においては、線形アレイがサブアパチュア法で使用される。例えば、この実施例では、変換器アレイは直線状に配列された１９２個の隣接した変換器を含むことができる。サブアパチュアスキャンニング中に変換器の小部分だけ、例えば６４個が、信号の作成及び受信に使用される。線形アレイの両端の変換器は同調アレイスキャンニング法を行うために使用され、台形状スキャンニングの全領域の両端において湾曲画像領域を作る。アレイの端部では同調アレイ法が使用されるので、必然的に各個々の走査線について異なった遅延ンパターンが導入される。同調アレイ部分の間では、線形スキャンニングが使用される。従って、処理のこの線形スキャンニング部分においては、全ての走査線に対して１組の遅延が使われる。そこで、本発明の台形スキャンニングの実施例は、領域の両端の同調アレイスキャンニングと領域中央部の線形スキャンニングとの組合せを含む。
【００３３】
典型的な超音波撮像システムにおいては、正確な信号経路の補償を与えるために、サブマイクロ秒の分解能で１０−２０μs までの遅延を提供できる電子回路が要求される。好ましい１実施例においては、小さい分解能を持ったこの広範囲の遅延は、ＣＣＤ技術を使った２段階型のプログラム可能なタップ付き遅延線により提供される。第１段階は密な遅延を導き、第２段階は粗い遅延を導く。遅延はタッピングクロック周波数により制御され、密な遅延は粗い遅延より高いクロック周波数により制御される。１実施例においては、密な遅延クロック周波数は超音波信号の周波数の８倍に設定され、粗い遅延のクロック周波数は密な遅延クロック周波数の１／１０に設定される。クロック周波数は、撮像の深さを変えるために超音波信号周波数を変えることを容易にするように別々に制御することが可能である。
【００３４】
かかる装置は、同時係属出願のアリス・エム・チェンによる１９９５年６月２９日付け米国出願０８／４９６９１５号「超音波システムにおける使用のための集積されたビーム形成用及び焦点合せ用回路」、及び同時係属出願のアリス・エム・チェンによる同日付け米国出願０８／４９６４６３号「集積された遅延処理回路」において説明される。これら特許出願はいずれも参考文献としてここに組み入れられる。
【００３５】
１実施例においては、超音波信号の周波数は、変動している深さにおける撮像を許すように可変である。これは、変換器信号駆動周波数を内部的又は外部的に調整することにより達成できる。あるいは、周波数のより広い変動について、本発明のシステムは、異なった周波数で作動するアレイを有する異なったスキャンヘッドに順応する。この場合も、本発明のスキャンヘッドは、希望の作動周波数に基づいてアレイを容易に変更することができる。
【００３６】
本発明の別の実施例では、遅延処理回路はプログラム可能な入力サンプリング選択回路のある１個のＣＣＤ遅延線を利用する。プログラム可能な入力サンプリング選択回路は、不均一にサンプルされた撮像信号をプログラム可能な遅延線にロードして所要の可変遅延を提供することを許す。
【００３７】
この実施例では、各遅延処理回路は、プログラム可能な入力サンプリング回路及びプログラム遅延ユニットを備える。使用者が特定した選択パターンにより、プログラム可能なサンプリング回路が連続時間型の入力波形を離散時間型のアナログサンプル入力に変換する。後者は均一間隔又は不均一間隔とすることができ、そしてプログラム可能な遅延ユニットにロードされる。各選定されサンプルされたデータにプログラム可能な遅延を提供するために制御回路が設けられる。焦点の合わせられた画像を作るため、遅延ユニットの各からのサンプルされ遅延されたデータを加算する加算回路が組み入れられる。
【００３８】
１実施例においては、各サンプルの遅延を制御するために使用される制御回路は、カウンター及びシフトレジスター又はメモリー回路となし得る記憶回路を備える。シフトレジスターはＣＣＤ技術又はその他の論理回路技術を使って形成することができる。各走査線が作られるより前に、記憶回路には、走査線に沿った各画像点について使用される遅延を定める一連のデータ値がロードされる。サンプリング回路の制御下で、カウンター出力は、１度に１個ずつ、シフトレジスターに記憶された値と比較される。信号から得られたサンプルにおいて適合した値が得られる。そこで、記憶回路（シフトレジスター）に適切な値を記憶させることによりサンプル遅延を制御することができる。
【００３９】
１実施例においては、シフトレジスターは、サンプルについて予定された遅延に応じたプログラム可能な遅延線の適切な段階にアドレスする。好ましくは、この遅延のタップ値は、上述のようにサンプリング遅延を与えるために使用される対応値を有するデータビットの連鎖として記憶される。１実施例では、２個の値が１個のデータワードについて組み合わせられる。このデータワードは、遅延線におけるサンプル遅延部分として３個、遅延タップ部分について６個の計９個のデータビットを持つ。従って、シフトレジスターは５１２段階９ビットのシフトレジスターである。あるいは４ビットをサンプル遅延選択、７ビットを遅延タップ選択に使用でき、結局、５１２段階１１ビットのシフトレジスターが使用される。
【００４０】
別の実施例においては、９ビットデータワードが、データをより効果的に記憶できるように圧縮される。この実施例においては、各個々の遅延を記憶する代わりに隣接焦点間の遅延の差が記憶される。各第１の差は、実際の絶対遅延値を記憶するより少ないビットしか必要としない。別の実施例では、第２の差、即ち、隣接した第１の差の間の差が各レジスター位置に記憶される。これは数ビットしか要求しない。各遅延を処理するために、本発明のプロセッサーは各差を読みだしてこれを積分して実際の遅延値を作る。これは、遅延線のサンプリング及びタッピングの両者の制御に使用される。第１の差の実施例においては、積分するために単純な加算段階が使用される。第２の差の記憶の場合は、２段階加算器が使用される。
【００４１】
本発明の１実施例においては、サブアパチュアスキャンニングと呼ばれる処理が導入される。この処理の下で、処理回路の総数が変換器素子数より少数であるように処理回路が変換器に割り当てられる。例えば、アレイは１２８個の変換器素子を含み得るが処理回路は６４個に過ぎない。この実施例では、乗算処理が行われ、これにより１２８個の変換器の一部分のみが使用され、即ち、「サブアパチュア」が一度に使用される。乗算回路は信号を作動変換器から処理回路に向けるために使用される。１実施例では、６４個の変換器が一度に使用され、これらには処理回路の６４チャンネルが使われる。６４個の変換器の第１のグループについて画像データが得られた後に変換器の次のグループが作動させられ、より多くのデータを収集する。典型的に、６４素子の続いたグループが１素子上を滑り、重なっているサブアパチュアスキャンニング領域が得られるスライディングスキャンニング過程が使用される。サブアパチュアスキャンニング中に、画像のクラッター、即ちアレイ応答の主ローブではなくて副ローブを通って画像におけるエネルギーを減らすために
、空間ウインドウ処理が使用される。動的に変動する空間ウインドウ又は切捨て式の非変化空間ウインドウのいずれも使用できる。しかし、切捨て式ウインドウは導入がより容易であることが見いだされている。
【００４２】
この実施例においては、作動素子の各グループについての遅延を設定するために、線形スキャンニングモードでは、素子の組について遅延の同じ組がメモリーにダウンロードされる。サブアパチュアが続くグループに移動すると、個々の遅延を表しているデジタルワードが効果的にメモリーを通ってまわされ、各処理チャンネルのメモリー及び制御回路を制御する。即ち、素子の第１のグループについては、番号１−６４の遅延の組が処理チャンネル１−６４にロードされる。次の組については、遅延の組１−６４は処理チャンネル２−６４，１にロードされる。次の組に対しては、遅延の組１−６４は処理チャンネル３−６４，１−２にロードされる。以下同様である。遅延データのこの循環型乗算は、全ての遅延の記憶に要するメモリー量を大きく減らすため、本発明の有効性を強化する。必要なハードウエアの量もまた減らされる。
【００４３】
別の好ましい実施例では、要求される分解能において所要の遅延を提供するために、２重段階遅延線の代わりに適応ビーム形成回路が使用される。適応ビーム形成回路技術においては、フィードバック回路が、タップ付き遅延線からの合算された受信信号を感知し修正信号を作る。修正信号は、ビーム形成回路における個々の乗算器の重みを制御し、合算された信号を調整し、画像からクラッター及び干渉の影響を無くす。
【００４４】
上述のように、ビーム形成回路が超音波変換器からの信号を収束させ加算した後に、合算された信号がシステムケーブル上を撮像システムのデータ処理及び表示サブシステムに送られる。データ処理システムは、種々ある中で、復調、ログ比較、及び受信した超音波信号の極座標を、表示のような更なる処理に適した長方形座標に転換するためのスキャン変換回路を備える。本発明のスキャン変換過程はより高品質の画像を提供しかつ必要な回路は従来システムよりもより簡単である。
【００４５】
通常システムのスキャン変換の際は、（ｘ，ｙ）座標システム上の各点の値は、単純な線形補間法により極（ｒ，θ）アレイ上の４個の最寄りの値から計算される。これは、（ｘ，ｙ）横断パターンを作る有限状態機械（finate state machine)、（ｒ，θ）サンプルデータを保持する２方向式シフトレジスター、及び多数のデジタル論理回路及びメモリーユニットの使用により達成される。最後のものは、（ｘ，ｙ）データ点が非同期で受信されるので各（Ｘ，Ｙ）点について処理を制御して補間のために（ｒ，θ）データの正確なサンプルが正確な時間に到着することを確保するものである。
【００４６】
本発明においては、ハードウエアの複雑性と費用とは、（ｘ、ｙ）格子横断パスを自然の順序で、即ち（ｒ，θ）サンプルが獲得されたときの順序を使って確実に作るための数論的なスキームの使用により減らされる。この方法は、実際の医学的データが不自然な画像再構築スキームに強制されないように考えられたアレイ横断を許すので、実際の医学的データに大きい融通性とより良好な忠実度を提供する。本発明のこの方法は大きな融通性を提供し、（ｘ、ｙ）アレイを通る複数の有効経路を可能とする。その結果、異なった超音波スキャン周波数、従って撮像経路を取れる大きな利点が得られる。
【００４７】
画像データがスキャン変換された後に、その最終の意図された表現のフォーマットに従って後処理される。例えば、データを表示の提供のためにデジタル化し又はフォーマットすることができる。あるいは、（ｘ，ｙ）データ値を、モデム又はその他の公知の通信手段により遠隔地にデータを送れるようにデータを圧縮するビデオ圧縮サブシステムに与えることができる。
【００４８】
本発明の超音波撮像システムはパルス式ドップラー処理サブシステムを備えることにより動いている対象を画像化も許す。ビーム形成回路からのデータは、動いている目標の画像化に使用されるデータを作るためにパルス式ドップラープロセッサーに送られる。例えば、パルス式ドップラープロセッサーは組織を通って流れている血液のカラーフーマップ像を作るために使うことができる。
【００４９】
別の好ましい実施例においては、データ処理と表示装置を１個の小さい電池作動式のユニットとすることができる。これは手持ち式、あるいは使用者又は使用者のポケット内に取り付けることができる。これが、本発明の手持ち式スキャンヘッドに関連して、本発明の超音波システムを完全な携帯式にする。
【００５０】
本発明の超音波撮像システムは、従来の通常のシステムに勝るいくつかの利点を持つ。信号処理回路の多くを小さいチップ上に集積し、信号処理をスキャンヘッドで行うことができる。変換器を処理回路の近傍に置けるため、信号の損失が相当に減らされる。これにより、高分解能高画質に関するシステム性能の大きな改善が得られる。また、信号の加算もスキャンヘッド内で行われるため、画像信号をデータ処理回路に送るには、１個又は非常に少数のケーブル導線しか必要でない。必要なケーブルは、通常のシステムにおいて使用されるものより複雑さと費用とがはるかに小さい。
【００５１】
本発明の撮像システムの携帯性も非常に重要な支援である。上述のように、本システムは、小さい手持ちのスキャンヘッド、小さいケーブル及び一体化された液晶又はその他の平坦なパネル表示装置及びキーボードを有するラップトップ型コンピューター又は手持ちコンピューターのような可般式のデータ処理及び表示ユニトを備える。これは電池駆動とすることもでき、従って遠隔地において直接的な注意を要する人に迅速な診断評価を行うことが容易にできる。本発明のビデオデータ圧縮を使用することにより、遠隔地で集められた画像データを、評価のために、モデム又は無線セルラーリンク又はその他の公知の手段により病院に送ることができる。次いで、処置の指示を操作者に送り返し、患者は直ちに処置を受けることができる。
【００５２】
本発明の別の好ましい実施例は、２次元の変換器アレイ装置用の上述の回路及び方法を備える。この変換器装置は、２次元における焦点合わせを提供し、かつ例えば複数線形アレイの列の間の粗い間隙を使用できる。
【００５３】
本発明の別の好ましい実施例は、電気式聴診器における超音波変換器装置の使用を含む。このシステムは、使用者への音響情報並びに超音波撮像能力の両者を提供する。
【００５４】
本発明の別の好ましい実施例は、皮膚へのパッチにおける超音波変換器装置の使用を含む。これは、患者の肋骨の間に送信し受信するように変換器装置を置くことにより心臓の監視用に使用できる。
【００５５】
本発明の別の好ましい実施例は、上述の処理及び制御回路を超音波式の体内用プローブ又は撮像カテーテルの端末部に組み入れる。これは、診断及び処置の両者に有用な、より柔軟でかつ費用の少ない撮像プローブを提供する。
【００５６】
本発明の以上の及びその他の目的、特徴及び利点は付属図面に示された本発明の好ましい実施例を参照した以下のより特別な説明から明らかとなるであろう。図面においては、全図面を通じて同様な番号は同じ部品を指す。図面は尺度にはこだわらず、逆に本発明の原理を図解する点に力点が置かれる。
【００５７】
発明の詳細な説明
図３は、本発明の超音波撮像システム１０の図式的な図である。このシステムは、ラップトップ型コンピューターとなし得る携帯式のデータ処理及び表示ユニット１４に組み合わせられた手持ち型のスキャンヘッド１２を備える。あるいは、データ処理及び表示ユニット１４は、超音波画像を表示するために陰極線管（ＣＲＴ）に接続されたパソコン又はその他のコンピューターを含むことができる。データ処理表示ユニット１４は、使用者による手持ち又は装着又は持ち運びに十分に小さい小型、軽量の一体式ユニットとすることもできる。手持ち式表示ユニットは体積が１０００cm３以下、好ましくは５００cm３ 以下である。図３は外部式のスキャンヘッドを示すが、本発明のスキャンヘッドは内部撮像のために管腔を通じて身体内に差し込めるようにされた内部スキャンヘッドとすることもできる。例えば、ヘッドを心臓撮像に使用される食道超越式プローブ（transesophogealprobe）とすることができる。
【００５８】
スキャンヘッド１２はケーブル１６によりデータ処理器１４に接続される。別の実施例においては、システム１０は、スキャンヘッド１２とデータ処理表示ユニット１４との間に組み合わせられたインターフェースユニット１３（想像線で図示）を備える。インターフェースユニット１３は、制御装置及びデジタル信号処理器（ＤＳＰ）を有する処理回路を有することが好ましい。インターフェースユニット１３は、所要の信号処理作業を行い、デジタル処理ユニット１４及び／又はスキャンヘッド１２に信号出力を与える。
【００５９】
手持ち式ハウジング１２は変換器部分１５Ａとハンドル部分１５Ｂとを備える。変換器部分１５Ａは温度４１℃以下に維持され、患者の皮膚と接触するハウジングの部分がこの温度を越えることはない。ハンドル部分１５Ｂは、より高い第２の温度、好ましくは５０℃を越えない。手持ち式スキャンヘッドは、体積が１０００cm３以下、好ましくは５００cm３ 以下であり、その長軸に沿った長さは２０cm 以下である。
【００６０】
図４は、本発明の超音波撮像システム１０の１実施例の図式的な機能ブロック図である。図４に示されるように、スキャンヘッド１２は超音波変換器のアレイ１８を備え、これが人体組織のある領域のような対象領域又は撮像目標１１内に超音波信号を送り、撮像目標から帰って来た反射超音波信号を受信する。スキャンヘッド１２は、変換器ドライブ回路２０及びパルス同期回路２２も備える。パルス同期装置２２は正確なタイミングで遅延された一連のパルスをドライバー２０の高電圧ドライバー回路に送る。ドライバー２０は、各パルスを受けたときに、高電圧ドライバー回路が作動して高電圧ドライブ信号を変換器アレイ１８内の各変換器に送り、変換器を作動させて撮像目標１１内に超音波信号を送る。
【００６１】
撮像目標１１により反射された超音波の反響はアレイ１８内の超音波変換器により検出される。各変換器は、受け取った超音波信号を対応した電気信号に変換し前置増幅回路２４及び時間ゲイン変更制御（ＴＧＣ）回路２５に送る。プリアンプ回路２４は、変換器アレイ１８からの電気信号のレベルを次段の処理に適したレベルに設定し、ＴＧＣ回路２５は音響パルスが人体組織を貫通したときの減衰を補償するために使用され、更に線画像を作るようにビーム形成回路２６（後述）を駆動する。調整された電気信号はビーム形成回路２６に送られ、この回路は、正確な画像を作れるように信号を動的に収束させるために、受信した信号の各に適切な異なった遅延を与える。ビーム形成回路２６により遅延された信号は加算され一つの信号を作り、これはケーブル１６を通ってデータ処理表示ユニット１４に送られる。ビーム形成回路２６、及び受信信号とパルス同期装置２２により作られたパルスとに異なった遅延を与えるために使用される遅延回路が以下詳細に説明されるであろう。
【００６２】
好ましい１実施例においては、動的に焦点合わせをされ加算された信号がこの加算された信号をデジタル化するＡ／Ｄコンバーター２７に送られる。次いで、デジタル化された
信号データは、Ａ／Ｄ２７からケーブル１６を経てバッファーメモリー２９及び３１に送られる。Ａ／Ｄコンバーター２７は、アナログ信号がケーブル１６を通って直接送られる別の実施例では使われないことに注意すべきである。Ａ／Ｄコンバーター２７は、以下の図面では簡単化のため省かれる。
【００６３】
バッファーメモリー３１からのデータは、表示及びログ圧縮回路４０Ａを経てデータ処理ユニット１４内のスキャン変換回路２８に送られる。スキャン変換回路２８は、ビーム形成回路２６からのデジタル信号データを極座標（ｒ，θ）から長方形座標（ｘ，ｙ）に変換する。変換した後で、長方形座標データは後信号処理段階３０に送られ、ここで表示装置３２での表示のため及び／又はビデオ圧縮回路３４で圧縮するためにフォーマットされる。ビデオ圧縮回路３４は後で詳細に説明されるであろう。
【００６４】
デジタル信号データが、バッファーメモリー２９からデータ処理ユニット１４内のパルス式又は連続式のドップラープロセッサー３６に送られる。パルス式又は連続式のドップラープロセッサー３６は血流のような動いている目標組織１１の撮像に使用されるデータを作成する。パルス式ドップラー処理による好ましい実施例においては、カラーのフローマップが作られる。パルス式ドップラープロセッサー３６はその処理されたデータをスキャン変換回路２８に送り、ここでデータの極座標が表示又はビデオ圧縮に適した長方形座標に変えられる。
【００６５】
好ましくはマイクロプロセッサー３８の形式の制御回路が、超音波撮像システム１０の作動を制御する。制御回路３８は、メモリー４２と制御線３３とを経てパルス式同期装置２２及びビーム形成回路２６の両者に誘導される異なった遅延を制御する。１実施例においては、以下詳細に説明されるプログラム可能なタップ付きＣＣＤ遅延線により誘導される。遅延線はメモリー４２に記憶されたデータについて述べられるようなタップ付きとされる。マイクロプロセッサー３８が、メモリー４２からの精粗の遅延線タップデータの、パルス式同期装置２２とビーム形成回路２６との両者へのダウンロードを制御する。別の実施例では、遅延は遅延処理回路により制御される。この回路は以下詳細に説明されるようにプログラム可能な遅延ユニットに結合されたプログラム可能な入力サンプリング回路を備える。
【００６６】
マイクロプロセッサー３８は、パルス式ドップラープロセッサー３６及びスキャン変換回路２８により使用されるデータを記憶するメモリー４０も制御する。メモリー４０及び４２を１個のメモリーとし、あるいは複数のメモリー回路となし得ることが理解されるであろう。マイクロプロセッサー３８は、後信号処理回路３０とビデオ圧縮回路３４とをインターフェースし、これらの個々の機能を制御する。以下詳細に説明されるように、ビデオ圧縮回路３４は、データを圧縮して通信回路を介して表示及び解析用の遠隔のステーションに画像データの送信ができるようにする。通信チャンネルはモデム又は無線セルラー通信チャンネル又はその他の公知の通信手段とすることができる。
【００６７】
本発明の携帯式の超音波撮像システム１０は、好ましくは電池４４により電力を供給することができる。電池４４の生の電池電圧が調整された電力供給装置４６を駆動し、この装置が、スキャンヘッド１２内に置かれたサブシステムを含んだ撮像システム１０の総てのサブシステムの調整された電力を与える。スキャンヘッドへの電力はケーブル１６を通ってデータ処理表示ユニット１４から与えられる。
【００６８】
図５は、本発明の超音波撮像システム１０に使用されるスキャンヘッド１２の１実施例の詳細な図式的機能ブロック図である。上述のように、スキャンヘッド１２は、図３に１８−（１）、１８−（２）、・・・・・・、１８−（Ｎ）として記された超音波変換器のアレイを備える。ここにＮはアレイの変換器の総数であり、典型的には１２８である。各
変換器１８（１）−１８（Ｎ）は、それぞれ処理チャンネル１７（１）−１７（Ｎ）と組み合わせられる。
【００６９】
各処理チャンネル１７（１）−１７（Ｎ）は、それぞれパルス同期装置２２（１）−２２（Ｎ）を備え、これらはそれぞれ高電圧ドライバー回路２０（１）−２０（Ｎ）にタイミングを合せた作動用パルスを提供し、一方これらドライバー回路は送信モードにおいてそれぞれの変換器１８（１）−１８（Ｎ）に駆動信号を提供する。各処理チャンネル１７（１）−１７（Ｎ）もそれぞれ瀘波された前置増幅回路２４（１）−２４（Ｎ）を備え、これら回路は、受信モードにおいて変換器１８（１）−１８（Ｎ）からの信号を適切な電位に増幅しかつクランプする電圧クランプ回路も備える。時間変更利得制御回路（ＴＧＣ）２５（１）−２５（Ｎ）が信号のレベルを制御し、ビーム形成回路２６（１）−２６（Ｎ）が後で詳細に説明されるように各信号に異なった遅延を導入することにより信号の動的な焦点合せを行う。ビーム形成回路２６（１）−２６（Ｎ）からの出力は加算ノード１９において加算され、最終的な焦点合せをされた信号を作る。この信号は、後続処理のために、ケーブル１６を通してデータ処理表示ユニット１４に送られる。
【００７０】
本発明においては、ビーム形成及び収束回路２６の１実施例は、これを１個のマイクロチップ上で集積でき、更に遅延線にタップされたカスケード型の電荷結合素子（ＣＣＤ）を利用し個別の粗及び密の遅れを提供し密な時間分解能で広範囲の遅延を得ることができる。本発明のビーム形成システムのこの実施例は、ここでは電荷領域処理（ＣＤＰ）と呼び、これは複数の処理回路を有し、これらは、受信モードにおいては、焦点の合せられた画像を作るために目標対象からの反射超音波エネルギーとして受け取った画像波形に応答して信号を遅延させる。送信モードにおいては、処理回路は、信号が焦点の合せられたビームを作るように信号を差別的に遅延させ、変換器１８（１）−１８（Ｎ）のアレイ１８により対象目標に超音波エネルギーとして送る。
【００７１】
処理回路の各は多数の遅延ユニットを有する第１の遅延線を備え、この遅延ユニットは、受信モードにおいては、画像波形を受け取りこれを電荷パケットのようなサンプルされたデータに変換する。送信モードにおいては、画像波形又は撮像用信号の密な遅延分解能を受け入れるため、選択制御回路は、選定された第１の時間遅延に相当するように、第１の遅延線の選択された第１の遅延ユニットからのサンプルデータを読み取るように作動できる。複数の遅延ユニットを有する第２の遅延線は、選定された第１の遅延ユニットからのサンプルデータを検知するように作動できる。制御回路は、更に、画像波形又は撮像用信号の粗の遅延分解能を受け入れるため、選定された第２の時間遅れに相当するように、前記第２の遅延線の選択された第２の遅延ユニットからのサンプルデータを読み取るように作動できる。
【００７２】
受信モードにおいては、焦点合せをされた画像を作るために各処理回路の選定された第２の遅延ユニットの各からのサンプルデータを加算するように加算回路が設けられる。送信モードにおいては、各処理回路の選定された第２の遅延ユニットからのサンプルデータを焦点合せされた方向性ビームを再現する信号に変換するために出力回路が設けられる。
【００７３】
ビーム形成及び焦点合せの作業には、総ての変換器素子により観察された波形の合計の形成が含まれる。しかし、この合計においては、波形を差別的に遅らせねばならず、従ってこれらは、全て加算回路１９（図５参照）における位相で到着しなければならない。このため、本発明による各ビーム形成回路２６は各処理チャンネルに異なった時間遅延を与え、更にこの遅延を時間により変動させる。収束された信号を作るような位相で加えられる信号は、次いでデータ処理表示ユニット１４に送られる。
【００７４】
正常なスキャン方向については、アレイの変換器素子１８（Ｋ）が情報を受け取るため
に必要な第１の素子１８（１）に関する差別的な遅延はＫについて卓越して変化し、深さに対して焦点を修正するための時間の関数としての補正は小さい。遅延の全体の制御は極めて密な時間分解能並びに大きな範囲の遅延を含むことができる。しかし、選定されたビーム形成方向に対しては、遅延のこの設定は、方向をほぼ補償するための各チャンネルにおける粗の遅延と、焦点合せ機能と元の粗い修正を洗練させる諸機能を組み合わせる各チャンネルのための密な遅延との組み合わせにより達成される。
【００７５】
図６に機能ブロック図の形式で示されたビーム形成回路２６の好ましい１実施例により、各ビーム形成回路２６は、それぞれ、変換器素子１８（１）−１８（Ｎ）の各について１個ずつ、Ｎ個の並列処理チャンネル１７（１）−１７（Ｎ）のうちの卓越したものに配列される。各ビーム形成回路２６はカスケード式にタップ付きにされた遅延線５６（１）−５６（Ｎ）、５８（１）−５８（Ｎ）を持つ。各回路２６はＴＧＣ回路からの信号を入力として受け取る（図３参照）。各チャンネルの第１の遅延線５６はその受け入れた信号に対する密な時間遅延を提供し、一方、カスケードにされた第２の遅延線５８は粗の時間遅延を提供する。各第１の遅延線は組み合わせられたプログラム可能なタップ選択回路５７（１）−５７（Ｎ）を有し、各粗の遅延線はプログラム可能なタップ選択回路５９（１）−５９（Ｎ）を有つ。これら両者は、以下、更に説明されるであろう。タップ付き選択回路は、タップ位置の関数として遅延時間を変えるように機能する。
【００７６】
回路２６の作動中は、各変換器素子１８の受け取った信号はこれに対応する処理チャンネル１７の入力に連続的に加えられる。各処理チャンネルへの入力信号は、サンプルデータの連鎖に転換され、それぞれの密なタップ付き遅延線５６を通る伝搬を開始する。本発明の好ましい実施例により、密なタップ付き遅延線５６と粗いタップ付き遅延線５８との両者は遅延線にタップされた電荷結合素子（ＣＣＤ）である。例示のプログラム可能なＣＣＤタップ遅延線は、例えば、参考文献としてここに取り込まれたベイノン他の Charge-coupled Dvices and Their Applications、 マグロウヒル（１９８０）に説明される。従って、ＣＣＤ遅延線を使用した処理回路の例示の形態においては、各処理チャンネルへの入力信号は一連の電荷パッケージに転換され、続いて粗及び密の遅延線を通り伝えられる。
【００７７】
システム１０により選択されたタップ位置に依存した予定時間に、遅延されたサンプルが密な遅延線５６の選定されたタップから破壊的又は非破壊的に感知される。遅延サンプルは、一方では、対応している粗い遅延線５８の前端への入力である。その後、選定された遅延サンプルは粗い遅延線を経て伝えられ、そして再び超音波撮像システム１０の作動に従って決められた予定の時間遅延に相当する適正に選択されたタップ位置において破壊的又は非破壊的に感知される。各処理チャンネルの粗い遅延線から感知されたサンプルデータは、加算回路１９により同時に合算されて出力ビームを形成する。
【００７８】
さて、図７を参照すれば、図５及び６のビーム形成回路２６（１）−２６（Ｎ）の、より詳細な機能ブロック図が示される。図示のように、密な遅延線のプログラム可能なタップ選定回路５７（１）−５７（Ｎ）は、各が、それぞれ密なタップ選定回路６０（１）−６０（Ｎ）及び密なタップ選定メモリーユニット６２（１）−６２（Ｎ）を備える。一方、粗い遅延線のプログラム可能なタップ選定回路５９（１）−５９（Ｎ）は、各が、それぞれ粗いタップ選定回路６４（１）−６４（Ｎ）及び粗いタップ選定メモリーユニット６６（１）−６６（Ｎ）を備える。
【００７９】
ビーム形成回路の好ましい実施例によれば、密及び粗の遅延線は異なったクロック速度を持つ。密な遅延線は粗い遅延線より早い速度でクロックされ、従って粗い遅延線よりも微細な遅延時間を与えることができる。例えば、例示の形態においては、各回路２６は４０MHz でクロックされる３２段階の密なタップ付き遅延線、及び２MHz でクロックされる
３２段階の粗いタップ付き遅延線を持つ。このように形成された回路はプログラム可能な２５ns遅延分解能で１６μs までの遅延を提供できる。対照的に、単一の遅延線が使われた場合は、ほぼ６４０段階の遅延を必要とすることが認められるであろう。更に、本発明のビーム形成回路のカスケード式の遅延線の構造により、１５cmまでの深さに対する動的な焦点合せ機能を提供するには、６４段階で５ビット幅の局所メモリーが適切である。しかし、単一の遅延構造が使用された場合は、１２８０段階で６４０ビットの局所メモリーが必要である。
【００８０】
個々のビット形成回路２６の作動中、密な遅延線のタップは、各反響受信時間中にメモリー４２を介してマイクロプロセッサー３８により連続的に変更され（図４参照）、動的な焦点合せを提供する。デジタル復調器の形式の密なタップ選定回路６０及び局所の密なタップ選定メモリー６２は、密な遅延線５６の希望のタップ位置を選定する。例えば、マイクロプロセッサーがメモリー４２に指令してメモリー６２にデータワードをダウンロードさせ、復調のために選定された回路６０に選定されたタップ位置を表すデジタルアドレスを提供する。一方、選定された回路６０は、選定されたタップからデータをサンプリングする。例示の実施例では、３２のタップ位置を与えるために、５ビットのデコーダーが使用される。
【００８１】
粗い遅延線５８のタップ位置は各反響の戻る前に設定され、各方位において方向観察中は変更されない。密な遅延線の作動と同様に、デジタルデコーダー形式の粗いタップ選定回路６４は局所的な粗いタップ選定メモリー６６と関連して使用され、粗い遅延線の希望のタップ位置を選定する。
【００８２】
図８は、本発明のビーム形成回路２６の別の実施例の機能ブロック図を示し、これにおいては、各回路２６は、密なタップ選定回路６０（１）−６０（Ｎ）の各へのタップ設定信号を作るそれぞれのラッチ回路７０（１）−７０（Ｎ）を備える。タップ設定信号が密なタップ選定回路に与えられたとき、タップ選定は密なタップ遅延線の最後のタップ（即ち、焦点）に固定され、従って動的な焦点合せ機能は作用しないであろう。この作動は、例えば、画像点が、正確な密な遅延時間を必要としない変換器素子からの距離にある状況において撮像システムにより制御される。この方法で、密なタップ選定メモリー６２のサイズが減らされる。
【００８３】
本発明によるラッチ回路７０の例示実施例が図９に示される。作動中、ラッチがマイクロプロセッサー３８により高に設定されたときは、メモリー６２からのデジタルデータはＣＭＯＳ通過トランジスターを通過し、決められたトランジスターインバーターが適切なタップ選定回路（デコーダー）６０に入力を提供し、動的な焦点わせ機能を満たさせる。対照的に、ラッチが低に設定されたときは、通過トランジスターは不能化され、従って、インバーターの出力はメモリーの最後のデータアドレス、即ち最後のタップ選定位置にラッチされるであろう。
【００８４】
よく知られたシリコン工場、オービット・セミコンダクター・インクにより提供される１.２μm ＣＣＤ／ＣＭＯＳ製造方法を使用して、上述の密／粗遅延構成に基づいてプロトタイプの１０チャンネルビーム形成用マイクロチップが設計され製作された。各密及び粗の遅延線は小型であるため、及びその対応する制御回路の単純化のために、この方法で１個のマイクロチップ上に集積された６４素子の受信機アレイのビーム形成用電子回路を形成することができた。
【００８５】
本発明のプロトタイプ的なビーム形成用マイクロチップにおいては、各処理回路は２個のカスケードにされたプログラム可能なタップ付き遅延線（各が１６段階の長さ）、２個の４ビットＣＭＯＳデコーダー、及びタップ位置記憶用の４×６４ビットの局所ルメモリ
ーを備える。このプロトタイプは１０個の通過チャンネルで形成され、その各は単一のシリコンマイクロチップ上に作られた本発明の処理回路を備える。各処理回路は、２５ns の遅延分解能で１０μs までのプログラム可能な遅延を提供できる。ビーム形成用チップは、各方位観察角において、変換器素子の受け取った所与範囲の分解能の画像点からの反響戻り信号が対応している処理チャンネルによりサンプルされるように作動する。各処理回路は受け取った各戻り信号に理想的に補償された遅延を与える。次いで、遅延された総ての出力が合算され１個のビーム又は焦点の合せられた画像点を形成する。各処理チャンネルと組み合わせられるチップ面積はわずか５００×２０００μm２に過ぎない。これにより、６４素子の受信器アレイのための動的なビーム形成用電子回路は、チップ面積が６４mm２と小さい１個のマイクロチップ上に集積できる。この大きさは通常の装置と比較して少なくも３／４の減少に相当する。
【００８６】
本発明による密／粗のタップ付き構成は、２個のカスケードにされたＣＣＤタップ付き遅延線で、分解能２５ns で、１２μs の遅延を受け入れる。特に、この構造は、４０MHzでクロックされる第１の１６段階の長さの遅延線、及び２MHz でクロックされる第２の３２段階の長さの遅延線を備える。短い方の遅延線及びこれと組み合わせられたタップ回路の単純性が、全ての画像作成用電子回路の１個のチップ上での集積を許す。１個のチップ、通常の導入と比較して、２桁以上のチップ面積、電力消費及び重量の減少を伴いつつ１２８素子のアレイのための電子的な焦点合わせ機能を行う。
【００８７】
本発明のビーム形成回路２６の別の実施例の機能ブロック図が図１０に示され、これにおいては、各粗い遅延線５８（１）−５８（Ｎ）の選択された出力は、加算回路１９に加えられるより前にそれぞれの乗算回路８０（１）−８０（Ｎ）に加えられる。ビーム形成回路の前述の実施例に使用する例示の乗算器は、参考文献としてここに取りいれらた同時係属出願のアリス・イー・チェンの１９９５年２月１０日付け出願０８／３８８１７０号「更新可能な重み付け手法を使った単一チップ適用のフィルター」において説明される。
【００８８】
乗算器８０の構成は、副ローブのレベルを減らしてよりよい品質の画像を作るために受信アレイにおける公知のハミングの重み付け又はコードを組み込むようなアポジゼーション（apodization）技術の使用を受け入れるであろう。図８に示された実施例と同様に、ラッチ回路７０（１）−７０（Ｎ）は、密な遅延線５６（１）−５６（Ｎ）のタップ選択位置のラッチングを制御するために、これをビーム形成回路２６（１）−２６（Ｎ）の各と組み合わせて持つことができる。通常のアポジゼーション及びハミングの重み付け技術は、例えば、参考文献としてここに取り入れられたゴードン・エス・キノの「AcousticWaves: Devices, Imaging, and Analog Signal Prosessing、 プレンタイス・ホール・インク（１９８７）に説明される。
【００８９】
図１１は、本発明の超音波システム１０の送信モードにおいて、遅延を個々の伝達される信号に導入するためにパルス同期装置２２（１）−２２（Ｎ）に使用されるカスケード式の２重タップ付きＣＣＤ遅延線の機能ブロック図を示す。各パルス同期装置２２（１）−２２（Ｎ）は、２個のカスケード式のタップ付き遅延線５６（１）’−５６（Ｎ）’及び５８（１）’−５８（Ｎ）’を備える。各処理チャンネルにおける第１の遅延線５６’は送信される信号に対する密な時間遅れを提供し、一方、カスケードされた第２の遅延線５８’は粗い時間遅れを提供する。各密な遅延線は組み合わされたプログラム可能な密なタップ選定回路６０（１）’−６０（Ｎ）’を有し、これらはそれぞれの密なタップ選定メモリーユニット６２（１）’−６２（Ｎ）’からタップ選定アドレスを受け取る。各粗い遅延線は組み合わされたプログラム可能な粗いタップ選定回路６４（１）’−６４（Ｎ）’を有し、これらはそれぞれの密なタップ選定メモリーユニット６６（１）’−６６（Ｎ）’からタップ選定アドレスを受け取る。タップ選定回路は、タップ位置の関数として可変の遅延時間を作るように作動できる。
【００９０】
送信モードにおいてパルス同期装置２２が作動しているとき、マイクロプロセッサー３８からメモリー４２を経て提供された信号（図４参照）が、各処理チャンネル１７（１）−１７（Ｎ）の入力に連続的に適用される。各処理チャンネルへの入力信号は、それぞれ密なタップ付き遅延線５６を通して伝搬開始用のサンプルデータの連鎖に変換される。ＣＣＤ遅延線を使っているパルス同期回路２２（１）−２２（Ｎ）の例示の形態においては、処理チャンネルの各への入力信号は、密及び粗の遅延線を通して次の伝搬のための電化パッケットの連鎖に変換される。
【００９１】
撮像システムにより選定されたタップ位置に依存した予定の時間に、遅延サンプレが、密な遅延線５６の選定されたタップから破壊的又は非破壊的に感知される。遅延サンプルは、一方では、対応している粗い遅延線５８の前端への入力である。その後、選定された遅延サンプルは粗い遅延線を経て伝えられ、そして再び超音波撮像システム１０のマイクロプロセッサー３８の作動に従って決められた予定の時間遅れに相当する適正に選択されたタップ位置において感知される。各粗い遅延線５８（１）−５８（Ｎ）の各から感知されたサンプルデータは変換され、対応している変換器素子１８（１）−１８（Ｎ）により超音波パルス信号として伝達される。本発明の好ましい実施例により、各パルス同期回路の密及び粗の遅延線は異なったクロック速度を持つ。送信モードにおいては、密な遅延線は、所望のビーム形成と焦点合わせを達成するために、粗い遅延線より高速又は低速でクロックされる。
【００９２】
本発明の別の実施例においては、焦点の合った画像を作るために適切な遅延を導入するために、ビーム形成回路及びパルス同期回路２２の双方で適応ビーム形成撮像（ＡＢＩ）技術が使用される。適応ビーム形成撮像技術は、光源の散乱及び変換器素子応答の副ローブにおけるクラッターによる影響を抑制することにより画質及び空間分解能を改善する。この適応ビーム形成回路は、単一のチップ上に置くこともできる。
【００９３】
ＡＢＩは超分解能技術から誘導された画像再構築へのモデルベースの方法である。ＡＢＩは、分解能の改善及び副ローブ、クラッター及びスペックルの減少を提供する。撮像用に修正された超分解能アルゴニズムは、２次元最大公算法（ＭＬＭ）及び２次元多重信号分類（ＭＵＳＩＣ）を含む。ＡＢＩは、通常の撮像方法よりよい検出性能を提供する希望の後方散乱のためのモデル（振幅及び位相）を組み入れる。
【００９４】
図１２は、本発明によるスキャンヘッド４１２内に置かれた適応ビーム形成回路４２６の１実施例を示す図式的な機能ブロック図である。適応ビーム形成回路４２６において、有限インパルス応答（ＦＩＲ）フィルターのこの乗算器の重み付けはフィードバックループにより、クラッター及び干渉又は有限インパルス応答（ＦＩＲ）フィルターを減らすような方法で制御される。いずれの場合も、より高精度かつ高分解能を有する画像を作るために、アレイパターンの副ローブにおける超音波信号のため発生したクラッター及び干渉を除去するために適応回路が使用される。
【００９５】
ビーム形成回路４２６の各処理チャンネル４２８（１）−４２８（Ｎ）はそれぞれのタップ付き遅延線４３０においてそれぞれの時間変動型利得制御（ＴＧＣ）回路２５から信号を受ける。ビーム形成回路４２６は、アレイ１８の各変換器について１個ずつ、Ｎ個の処理チャンネル４２８を備える。各タップ付き遅延線４３０のタップオフされた信号は、重み付けのされた乗算をしているＤ／Ａ変換器４３２の組により受け取られる。各処理チャンネルＫは重みＭを付けられた乗算器４３２（４３２ｋ１−４３２ｋＭと記される）を備える。乗算器４３２の重み付けは、加算ノード４１９において加算される各処理チャンネルからの出力信号を作るように設定される。加算された信号はシステムケーブル４１６を通って、データ処理表示ユニット４１４のマイクロプロセッサー４３８のようなシステ
ム制御回路に送られる。マイクロプロセッサー４３８は、クラッター、副ローブ及び干渉のような影響の特徴を知るために信号を解析する。マイクロプロセッサー４３８は、このような影響の検出に応じて、乗算器の重み４３２を誘導するために使用される制御信号を作り、出力信号からこれらの影響を無くし、制御信号を、システムケーブル４１６を経て線４４０上の乗算器に送る。そこで、適応ビーム形成回路は、各チャンネルのタップ付き遅延線から受けた信号を、信号の加算以前に変更するフィードバック回路を備える。加算された信号は、これを修正するようにフィードバックループ内で乗算器に送られる。
【００９６】
ＡＢＩにより、従来システムにおいて得られたより高解像度でかつ全体に高画質の画像が得られる。ＡＢＩ技術は通常の撮像技術により提供されたものより少なくも２倍から３倍良好な解像度をもたらす。一例として、周波数５MHz の通常の超音波では約１mm の解像度を得ることができる。ＡＢＩ技術を使用すると、約３００μm の横方向解像度が得られる。
【００９７】
図１３は、図６及び１２のものに本発明のビーム形成回路の別な実施例の詳細ブロック図である。図１３を参照すれば、ビーム形成回路２２６は、これを、受信モードにおける動的なビーム形成とスキャンニングとに使用することができる。
【００９８】
図１３に示されるように、ビーム形成回路２２６は、超音波変換器アレイの各素子に１個ずつ、Ｎ個の並列の処理チャンネル２１７（１）−２１７（Ｎ）を備える。各チャンネル２１７（１）−２１７（Ｎ）は、それぞれ、関係の遅延ユニット２０２（１）−２０２（Ｎ），プログラム可能な入力サンプリング回路２０４（１）−２０４（Ｎ）、サンプリング回路２０４（１）−２０４（Ｎ）用の適切なタイミングの記憶と作成のため、及びサンプリング回路２０４（１）−２０４（Ｎ）からサンプルされた画像データについて遅延回路２０２（１）−２０２（Ｎ）用の適切な遅延の記憶と作成のための局所的なメモリーと制御回路２０６（１）−２０６（Ｎ）を備える。
【００９９】
ビーム形成回路２２６も中央メモリー２０３を備え、このメモリーは総ての処理チャンネル２１７（１）−２１７（Ｎ）について必要な遅延値の総てを記憶する。１実施例においては、各走査線について、中央メモリー２０３は、総ての処理チャンネル２１７（１）−２１７（Ｎ）についてのメモリーと制御回路２０６（１）−２０６（Ｎ）に遅延データ値をダウンロードする。各局所メモリー２０６（１）−２０６（Ｎ）に記憶された遅延値は、各関係のサンプル選択回路２０４（１）−２０４（Ｎ）により行われるサンプルの選択及び各関係のプログラム可能な遅延ユニット２０２（１）−２０２（Ｎ）により行われるサンプルの遅延を制御するために使用される。ある好ましい実施例においては、各撮像用走査線は、位相アレイビーム形成の場合のような処理チャンネルの総てについての特定の遅延の組を必要とする。この実施例では、各走査線が実行されるより前に新しい遅延値の組が局所メモリー２０６（１）−２０６（Ｎ）にダウンロードされる。各遅延ユニット２０２（１）−２０２（Ｎ）が小型であることとその対応しているサンプル及び制御回路回路２０４（１）−２０４（Ｎ）と２０６（１）−２０６（Ｎ）との簡単化とのために、この方法により、１２８個の素子受信アレイのビーム形成用電子回路の総てを１個のチップ上で集積できる。
【０１００】
さて、ビーム形成回路２２６の作動が説明されるであろう。変換器１８（１）−１８（Ｎ）により受け取られた戻りの反響は、まず増幅回路２４（１）−２４（Ｎ）及びＴＧＣ回路２５（１）−２５（Ｎ）で増幅され（図５参照）、次いで対応しているそれぞれのサンプリング回路２０４（１）−２０４（Ｎ）の入力に加えられる。この回路２０４（１）−２０４（Ｎ）のサンプリング速度ｆｓは、対応している遅延ユニット２０２（１）−２０２（Ｎ）のクロック速度ｆｃより早いように、即ち、遅延ユニット２０２（１）−２０２（Ｎ）の１クロック周期内にｆｓ／ｆｃ個の可能サンプルがあるように選定される。本
発明においては、これらｆｓ／ｆｃ個の可能サンプルの一つが選定され、次いで遅延ユニット２０２（１）−２０２（Ｎ）にロードされる。こうして、均一又は不均一にサンプルされたデータが戻りの反響より選定され遅延ユニット２０２（１）−２０２（Ｎ）にロードされることが認められるであろう。
【０１０１】
例えば、もしサンプリング速度が遅延クロック速度より８倍早いとしれば、ｆｓ＝８ｆｃが選定され、遅延線クロックの１サイクル中に８個のサンプルデータ点が作られる。８個の可能サンプルのうちの１個を選定しこれを関係の遅延ユニット２０２（１）−２０２（Ｎ）にロードするために、選択回路２０４（１）−２０４（Ｎ）が使用される。更に、最大遅延がＭ／ｆｃのプログラム可能な遅延が遅延ユニットにロードされた各サンプルデータに提供し得るように、各遅延ユニット２０２（１）−２０２（Ｎ）に制御回路が組み込まれる。ここに、Ｍは、図１５に関連して以下説明されるような遅延ユニット２０２（１）−２０２（Ｎ）の遅延線における遅延段階の数である。
【０１０２】
遅延ユニットクロックの各クロック周期において、各処理チャンネル２１７（１）−２１７（Ｎ）からの出力は加算回路２１９において一緒に加算され、焦点の合わせられた画像点を与える。加算回路２１９により作られた合算信号はＡ／Ｄ変換器に送られ、ここでデータ処理表示装置１４に送るためにデジタル化され、あるいは処理表示装置１４にアナログ形式で直接送られる。
【０１０３】
図１４Ａは、本発明のメモリー制御のプログラム可能なサンプル選択回路２０４の図式的なブロック図であり、図１４Ｂは、サンプリング過程のタイミング図を示す。この例においては、サンプリング速度ｆｓは遅延時間２０２のクロック速度ｆｃより８倍早いとした。即ち、遅延線２０２の所与のクロック期間１／ｆｃ の間に入力波形から８個のサンプルデータ項目を採ることができる。この状態においては、遅延クロックの期間１／ｆｃ内にサンプリング周波数ｆｓにより８個の間隔の空けられたタイミングウインドウが定められる。メモリー及び制御回路２０６の制御下で、ｆｃの各サイクル中に、タイミングウインドウの一つの中に１個のサンプルが得られる。
【０１０４】
メモリー及び制御回路２０６は、サンプリング周波数ｆｓ でカウントするようにクロックされる３ビットＢＣＤカウンター２１６を備える。カウンター２１６からの３個の出力２１８が３対８デコーダー２２０への入力を提供する。このデコーダーは、使用可能なときにＢＣＤ入力の復調された１０進値を示すように、その８個の出力線２２２の１個に高電位の出力を与える。８対１ＭＵＸがデコーダー出力の一つを選択し、サンプリングＮＭＯＳトランジスター２１４への線１１２６にサンプル選択信号を与える。
【０１０５】
ＭＵＸ２２４により選択された線は、メモリー２１０の３個のデータ出力２２８によりその選択線において制御される。図１４Ｂに示されるように、メモリーの出力ワードが（０、０、０）であるならば、第１のサンプリングウインドウにおける線２２６上のサンプル選択信号に１個のパルスが与えられる。メモリーワードが（０、０、１）である場合は、１個のパルスが第２のサンプリングウインドウに提供される。以下同様である。ＮＭＯＳトランジスター２１４のゲートはサンプル選択信号に接続される。入力波形（戻りの反響）にドレーンが接続され、遅延線２０２にはソースが接続されサンプル信号データを提供する。
【０１０６】
８個の３ビット選択メモリーワードがメモリー２１０のアドレス可能な位置に記憶される。遅延線の各サイクル中、メモリー２１０の位置はアドレス線２３２を経てアドレスされ、希望のサンプリングウインドウに従った線２２８に選定された３ビットの選択ワードを出力する。制御回路２３０がアドレス線を、要求されたサンプリングウインドウ位置に従った適切なアドレスに設定する。アドレス線が設定されると、制御回路２３０も遅延ク
ロックの各周期ごとに線２３４に使用可能信号を送出し、デコーダー２２０、ＭＵＸ２２４及びメモリー２１０の出力を使用可能にし、これにより線１１２６のサンプル選定信号のパルスが適切なウインドウに置かれる。制御回路２３０は遅延の各サイクルごとにメモリーアドレスを選定できるので、サンプル間の間隔は、これを均一に、又は不均一にあるいは適宜の希望のパターンに正確に制御することができる。
【０１０７】
１実施例においては、制御回路２３０はそれ自身の内部記憶回路を有し、これが制御回路２３０によるアドレス出力の連鎖を保持し、適切なタイミングウインドウ中にサンプルパルスを発生する。アドレスの連鎖は、各走査線が実行される前に、ビーム形成回路２２６の中央メモリー２３０から記憶回路にダウンロードされる。記憶回路はＲＡＭのようなメモリーとするころができ、あるいはシフトレジスターとすることができる。いずれの場合も、記憶回路は遅延線クロック速度ｆｃでクロックされ、正確なタイミングウインドウ中にデータをサンプルするに必要なアドレスを出力する。
【０１０８】
図１５は、図１４Ａに示されたものについてのメモリー及び記憶回路２０６Ａの代置可能な好ましい形式の詳細な図式的ブロック図である。メモリー及び制御回路２０６Ａのこの代置可能な形式は、シフトレジスター２０５のような形式の記憶回路を備える。この実施例においては、シフトレジスター２０５は、遅延ユニットのクロック速度ｆｃにおける遅延ユニットのクロックの各サイクルごとに３ビットの初期設定されたワードをシフトアウトする。シフトレジスター２０５からシフトアウトされた出力線２０９の出力ワードは、各走査線が導入されるより前にレジスター２０５に記憶される。このワードは、走査線のために使用される遅延に従って中央メモリー２０３からダウンロードされる。１実施例においては、各走査線についてシフトレジスター２０５に記憶されたワード数は、各走査線に沿った焦点の数と等しい。好ましい１実施例においては、５１２個の焦点があり、従って５１２個の３ビットワードがある。即ち、シフトレジスター２０５は５１２段階の３ビットレジスターである。
【０１０９】
メモリー及び制御回路２０６Ａは、選定サンプリング速度ｆｓ でクロックされる３ビットＢＣＤカウンター２０７を備える。カウンター２０７は、速度ｆｓのクロック信号でクロックされると、３ビットＢＣＤワードを順に出力する。上の例では、サンプリング速度ｆｓは遅延クロック速度ｆｃの８倍であり、このため、シフトレジスター２０５の出力線２０９上の各ワードについて、８個の３ビットＢＣＤワード ０１０ないし７１０が出力線２１１に出力される。
【０１１０】
シフトレジスター２０５からの出力２０９とカウンター２０７からの出力２１１は、これらが同じであるかを判定するために２個の３ビットワードを比較する比較回路２１３に送られる。両者が同じである場合は、比較回路２１３が出力線１１１５に正のパルスを出力することにより適合が示される。このパルスはサンプリングＮＭＯＳトランジスター２１４に加えられ、適切な音響変換器１８からの戻りの反響信号をサンプルする。離散的な時間でサンプルされたアナログデータが適切な対応している遅延ユニット２０２に送られる。
【０１１１】
線１１１５上の正のパルスは、カウンター２０７からの３ビットＢＣＤワードの一つがシフトレジスター２０５からの３ビットワードと適合したときに発生する。これは、遅延線クロック速度ｆｃが分割された８個の可能タイミングウインドウの一つの間に生ずる。シフトレジスター２０５内に記憶された３ビットワードが、戻り反響データをサンプルするであろうウインドウを決定する。このため、遅延を制御するために、中央メモリー２０３からのダウンロードによる特定の走査線の実行より以前に、予定パターンの３ビットワードがシフトレジスター２０５に記憶される。
【０１１２】
図１６は、プログラム可能な遅延ユニット２０２（１）−２０２（Ｎ）の好ましい実施例の詳細を示す図１３−１５のビット形成回路２２６の処理チャンネル２１７（１）−２１７（Ｎ）の好ましい実施例の図式的な詳細ブロック図である。この実施例においては、各遅延ユニット２０２（１）−２０２（Ｎ）は、Ｍ段階のプログラム可能なタップ付きＣＣＤ遅延線２２１（１）−２２１（Ｎ）を備える。遅延の各段階において出力が提供され、従って各遅延線２２１（１）−２２１（Ｎ）に対して、Ｍ個の並列出力がある。
【０１１３】
この実施例においては、各遅延線２２１（１）−２２１（Ｎ）のタッピングはＭ個の出力を有するデジタル並列デコーダー２３７（１）−２３７（Ｎ）により制御される。Ｍ個の選択可能な出力の一つが、メモリー及び制御回路２０６からのＢＣＤ入力線２３９上の復調された１０進値により選定される。例えば、６対６４デコーダー２３７（１）−２３７（Ｎ）は、これを、６４段階のＣＣＤ遅延線２２１（１）−２２１（Ｎ）のための出力選定に使用することができる。遅延クロックｆｃのクロックごとに、サンプル選定回路２０４（１）−２０４（Ｎ）からの離散的時間アナログサンプルが遅延線２２１（１）−２２１（Ｎ）により遅延され、そして、デコーダー２３７（１）−２３７（Ｎ）により選定された段階の出力において提供される。遅延線にコードされた各サンプルデータに対する遅延時間は、これを動的な焦点合わせをするように連続的に変えることができる。総てのチャンネル２１７（１）−２１７（Ｎ）からのサンプルされ遅延されたデータは、加算回路２１９において合算される。
【０１１４】
図１６において、デコーダー２３７への入力線２３９は、メモリー及び制御回路２０６から来るように示される。図１７は、デコーダー入力線２３９を作るメモリー及び制御回路２０６Ｂの実施例の詳細な図式的ブロック図である。図１７の回路は、デコーダー入力線信号２３９の発生を除いて図１５のものと同じである。図１７において、好ましい５１２段階９ビット並列シフトレジスター２０５Ａは、図１５のレジスター２０５のものと同様な方法で使われ、比較回路２１３で使用される線２０９上の３ビットワードを作り、希望のタイミングウインドウにおけるサンプリングパルスを作る。好ましくは、６ビットワードも線２３９上で同時に出力され、遅延ユニット２０２に送られる。上述のように、この６ビットワードは上述のデコーダー２３７への入力として使用され、タップ付きＣＣＤ遅延線２２１の適切な段階を選定しサンプル信号に適切な遅延を導入する。
【０１１５】
図１５のメモリー及び制御回路２０６Ａにおけると同様に、サンプリング及び遅延制御ワードは、各走査線の実行より前に中央メモリー２０３からシフトレジスター２０５Ａにダウンロードされる。５１２個の焦点が導入される図１７の場合は、５１２個の９ビットデジタルワードが各走査線の導入以前にダウンロードされる。レジスター２０５Ａは遅延ユニットのクロック速度ｆｃでクロックされるので、線２３９及び２０９に、一度に１個の９ビットワードが続けて出力される。線２０９の３ビットワードは、戻り反響のサンプルされるタイミングウインドウを制御し、線２３９の６ビットワードはプログラム可能な遅延ユニット２０２によりサンプルに導入される遅延量を制御する。
【０１１６】
図１８は、図１７に示された回路の変更の詳細なブロック図である。図１８の代置のメモリー及び制御回路２０６Ｃは、回路２０６Ｃに必要なメモリー空間の量を減らす。５１２個の９ビットワードを記憶する代わりに２ビットワードを使うことができる。この実施例では、各焦点について実際の絶対遅延を記憶する代わりに隣接した遅延間の差及び／又は第１の差の間の第２の差が記憶される。第２の差が記憶される場合は、所要の遅延情報を記憶するためにはわずか２ビットを要するだけである。従って、中央メモリー２０３からダウンロードしシフトレジスター２０５Ｂにより記憶するのはわずかに２ビットワードしか必要でない。この場合、５１２段階のシフトレジスターはわずかに２ビット幅である。
【０１１７】
この場合も、レジスター２０５Ｂは遅延クロック速度ｆｃ でクロックされる。レジスター２０５Ｂにより２ビットワードが積分回路２２５に出力され、この積分回路は、記憶された第１及び第２の差から実遅延を回復するために２段階加算回路を備える。積分段階は、線２３９Ａ上で６ビットワードを作り、これがプログラム可能な遅延ユニット２０２のデコーダー２３７への制御入力として使われる。線２０９Ａで作られた３個の追加ビットが、適切なタイミングウインドウにおけるサンプリングパルスを作るために、比較回路２１３において上述のように使用される。
【０１１８】
遅延処理回路の別の実施例が図１９に示される。図１９は図１３の回路の変更の図式的ブロック図であり、これにおいては、乗算器２５０（１）−２５０（Ｎ）が各プログラム可能な遅延ユニット２０２（１）−２０２（Ｎ）の出力に備えられる。この導入は、副ローブを減らすため及び良好な画質を作るために受信器アレイにおけるハミング重み付けを組み入れることによるようなアポダイゼーションの使用を許す。各乗算器の被乗数の重み付け関数が、メモリー及び制御回路２０６（１）−２０６（Ｎ）に含まれる１チップバッファーメモリーにより提供される。総ての乗算器２５０（１）−２５０（Ｎ）の出力は加算回路２１９において一緒に合算され、ビーム出力を形成する。遅延ユニット２０２（１）−２０２（Ｎ）の入力又は出力のいずれかにおいてアポダイゼーションを行える点に注意することが重要である。図２０に入力重み付け遅延構造が示される。
【０１１９】
図１３−２０に関連して上述された総ての導入において、最小の遅延分解能はサンプリング速度ｆｓにより決定される。ｔｃより短い実効遅延時間を提供する別の装置が図２１に示される。図２１に見られるように、プログラム可能な遅延回路２０２（１）−２０２（Ｎ）の出力に有限インパルス応答（ＦＩＲ）フィルター２５２（１）−２５２（Ｎ）が加えられる。ＦＩＲフィルター２５２（１）−２５２（Ｎ）は時間ドメインで補間された画像サンプリングを作るため及びｔｃより小さい遅延分解能を効果的に達成するために使用することができる。例えば、４個の補間されたサンプルがＦＩＲフィルター２５２（１）−２５２（Ｎ）により作られる場合は、遅延分解能はｔｃ/４よりも小さい。
【０１２０】
図２２は、一定の重み付けされた乗算器２５４を有する本発明による補間ＦＩＲフィルター２５２の例示の実施例の詳細な図式的ブロック図である。一般に、乗算器は２個の入力を要し、乗算器の出力はこれら２個の入力の積である。しかし、一定の重み付けされた乗算器２５４においては、被乗数は一定であり、１個の入力しか必要でない。その出力は同じ被乗数とその入力との積である。
【０１２１】
サンプルされ遅延された戻りの反響を保持しシフトするためにＭ段の遅延線２０２が使用される。遅延の各段階に、Ｑ個の固定重み付け乗算器２５４の列があり、即ち、Ｍ×Ｑ個の乗算器２５４がある。即ち、図２２に示されるように、乗算器２５４は、Ｑ列とＭ行とを有する２次元アレイを形成しているように観察することができる。各乗算器２５４ｉｊは、座標ｉ，ｊにより確定することができる。ここに、ｉは乗数の列、そしてｊは遅延線２０２の遅延段階又はアレイのコラムである。
【０１２２】
図２２に見られるように、同じコラム上の総ての乗数２５４は、入力サンプルの一つに相当する共通の入力を持つ。同じ列の上の総ての乗数２５４は、補間されたサンプルの一つに相当する共通の入力を持つ。各クロックごとにＱ個の補間されたサンプルがある。サンプル選択回路２５６が並列の出力ポートに置かれ、補間されたサンプルの一つを選定し、これを合算ユニット２１９に加える。
【０１２３】
図２３は、プログラム可能な乗算器３５４のある補間ＦＩＲフィルター３５２の別の例示実施例の図式的なブロック図を示す。この場合も、サンプルされ遅延された戻りの反響を保持しシフトするためにＭ段の遅延線２０２が使用される。遅延の各段階に、プログラ
ム可能な乗算器３５４ｋがある。ここにｋ＝１、２、・・・・・ 、Ｍである。図２０に見られるように、総ての乗算器３５４ｋ が、入力の補間されたサンプルに相当する共通の出力を持つ。プログラムされた重みに基づいて時間ドメインで補間されたサンプルを作ることができる。
【０１２４】
上述のように、超音波信号はその本来の極形式（ｒ、θ）でデジタル化される。表示のためには、この表し方は不便であり、そこでこれは更なる処理のために長方形表現（ｘ、ｙ）に変換される。長方形表現は、種々の表示及びハードコピー装置のダイナミックレンジ及び輝度について、デジタル的に修正される。データは、再表示するためにこれを記憶し検索することもできる。極座標と直交座標との間の変換を行うには、（ｒ，θ）アレイ上の点と直交（ｘ、ｙ）格子とは一致しないので、（ｒ，θ）値から（ｘ、ｙ）値を計算しなければならない。
【０１２５】
従来のスキャン変換システムは、（ｘ、ｙ）格子上の各点を尋ね、その値を、（ｒ，θ）アレイにおける最寄りの４箇所の値からサンプル線形補間により計算する。これは、（ｘ、ｙ）横断パターンを作る有限状態機械、（ｒ，θ）データサンプルを多数のデジタル論理回路に保持するための２方向式シフトレジスター、及び処理を制御しかつ各（ｘ、ｙ）点について補間するために正確に同期した受信（ｒ，θ）データサンプクの正しい時刻おける到着を確保するメモリーユニットの使用による達成される。この従来の実行方法は融通性に欠けかつ必要以上に複雑である可能性がある。費用のかかる制御ハードウエアにもかかわらず、（ｘ、ｙ）アレイを通る１個のパスが可能であるだけである。このことは、異なった超音波スキャン周波数の、従って異なった撮像の深さの全部の利点を得ることができないことを意味する。即ち、異なったデータは物理的な現実性にもかかわらず同じフォーマットに焦点を合わせられる。
【０１２６】
本発明のスキャン変換回路２８においては（図４参照）、（ｘ、ｙ）格子横断パスを自然の順序で、即ち（ｒ，θ）サンプルが獲得されたときにこれを使って確実に作るための数論的なスキームの使用によりハードウエアの複雑さと費用とを劇的に減らした。この方法は、実際の医学的データが不自然な画像再構築スキームに強制されないように考えられたアレイ横断を許すので、実際の医学的データに大きい融通性とより良好な忠実度を提供する。本発明のこのスキャン変換回路２８は、（ｘ、ｙ）座標をスキャンニングを受けた順序に発生させるファレイ連鎖発生方法を使用する。
【０１２７】
システムが第１の２個のスキャン光線を受けたとする。０＜ｙ≦Ｌに対するウエッジ内に置かれた（ｘ、ｙ）の整数のに対の総てを確認することが望ましい。角度の増加する順序で０＜ｙ≦Ｌを有する２個の連続したアレイ内の総ての（ｘ、ｙ）の対を作るファレイ連鎖を使用する方法がここに説明される。この方法は次の事実を利用する。即ち、幾つかの（ｘ、ｙ）の対が同じ角度に沿ってあり、従ってこれらは公約数を持たない（ａ、ｂ）の対を作り、次いで
（ｘ、ｙ）＝ｎ（ａ、ｂ）
ただしｎ＝１、２、・・・ 、（ｎ＋１）ｂ＞Ｌ まで、
により（ｘ、ｙ）の対の残りを設定する。この方法の達成方法をよく理解するために、ファレイシーケンスを次のように定義する。
定義：数の昇順に配列され分母がＬを越えない有理数の連鎖をＬ次のファレイ連鎖と呼ぶ。
ｕ／ｖが既約分数でありかつｖ≦Ｌであるならば、ｕ／ｖをＬ次のファレイ分数と呼ぶ。従ってファレイ分数は既約分数であり、そこでその分子と分母とは公約数を持たない。ファレイ級数の理論は、ここに参考文献として取り込まれたジー・エッチ・ハーディ及びイー・エム・ライト著、An Introduction to the Theory of Numbers、オクフォード・ユニバーシティ・プレス、ロンドン、１９３８、pp.２３−２４に説明される。
【０１２８】
以下の関係式が本発明に関連する。
【０１２９】
ａ／ｂ、ｃ／ｄ、ｅ／ｆを３個の連続したＬ次のファレイ分数とし、更に
ｚ＝［（Ｌ＋ｃ）／ｄ］ （１）
とする。ただし、［ ］は最大整数関数。
このとき、 ｅ＝Ｚｃ−ａ， ｆ＝Ｃｄ−ｂ （２）
式（１）及び（２）は、適宜の２個の連続したファレイ分数により開始しかつこの部分内の残りのを全てにわたって反復することを許す。
【０１３０】
１０×１０の格子上の４６゜−５４゜円弧内の総ての（ｘ、ｙ）表示点を作るために１０次のファレイ分数を使った例が図２４に示される。１０次の最初の２個の連続したファレイ分数、ａ＝１，ｂ＝１及び
ｃ＝Ｌ−１＝９，ｄ＝Ｌ＝０を式（１）及び（２）に入れると、次のファレイ分数ｅ＝８，ｆ＝９が得られる。ａ＝９，ｂ＝１０及びｃ＝８，
ｄ＝９を使って同じ計算を繰り返して、ｅ＝７，ｆ＝８を持った次のファレイ分数が得られる。与えれた円弧内の総ての（ｘ、ｙ）の対を作ることは簡単である。より細かい表示格子（例えば、２０×２０の表示点のある格子）に同じ光線をマップしたい場合は、同じ方法であるがＬ＝２０を使う。即ち、（ｘ、ｙ）表示点の総てを作るために２０次のファレイ関数を使う。簡単な計算が、（ｘ、ｙ）の対が（１９、２０）、（１８、１９）、（１７、１８）、・・・であることを示すであろう。図２１に見られるように、２個の連続した走査線の中の総ての格子点は角度の昇順、即ち、
atan(10/9)＜atan(9/8)＜atan(8/7)＜atan(7/6)＜atan(6/5)＜atan(5/4)＜
atan(9/7)＜atan(4/3)
で作られる。この特徴により、スキャン変換システムはスキャン角度φにおける変動に自動的に適応できる。プログラム可能で不均一な間隔のスキャンアレイを有するシステムが、ファレイ級数の実行により可能である。本発明の１実施例においては、データ処理及び表示ユニット１４はスキャン変換方法を実行するようにプログラムされる。
【０１３１】
上述のように、本発明の超音波撮像システム１０は、カラーフローマップの作成を許す連続式又はパルス式のドップラープロセッセサー３６も備える。従って、動いている目標物を表示でき、医師は、外科的処置なしで体内の機能を観察できる。
【０１３２】
パルス式ドップラー超音波撮像用の一般的な波形１１１が図２５に示される。この波形は、鼓動のパルスごとに収集された深さＪのサンプルを多く有するＮ個のパルスのバースト（burst)よりなる。図２５は、この撮像技術のためのパルス式ドップラー信号プロセッセサー３６のブロック図も示す。各変換器により受信された戻り反響は、１１３において同じ位相にされ長方形に復調されるより前にサンプルされコヒレントに加算される。復調された戻りは、サンプル及び保持回路１１５とＡ／Ｄコンバーター１１７においてデジタル表現に変換され、コヒレントな時間間隔を有するパルスの戻りの総てが受信されるまで、バッファーメモリー１１９に記憶される。各深さごとに収集されたＮ個のパルス戻りがメモリーから読み取られ、ドップラー副ローブを制御するために重み付けシーケンスが加えられ、そしてＮ点のＦＦＴが１２１において計算される。１個のコヒレントな間隔から深さをサンプルする時間の間、次のコヒレントな間隔からの戻りが到達し、第２の入力バッファーに記憶される。
【０１３３】
ここに説明される一体化されたドップラー処理装置は、Ａ／Ｄ変換を除いて図２５の破線のボックス内に示された総ての機能を行う。この装置がアナログサンプルデータ機能を提供するためにはＤ／Ｄ変換は不必要である。残りの回路及びその機能は、参考文献としてここに組み入れられたアリス・エム・チェンの１９８４年８月７日付け米国特許４４６
４７２６号「電荷ドメイン並列処理ネットワーク」に説明される。このパルス式ドップラープロセッセサー（ＰＤＰ）装置は、マトリックスとマトリックスとの積を計算する能力を有し、従って大きな容量を持つ。この装置は、第１のマトリックスの行と第２のマトリックスの対応列とを組にすることにより形成された外積を加算することにより２個の実数値マトリックスの積を計算する。
【０１３４】
ドップラー瀘波の問題に対するＰＤＰの応用を説明するために、まず、ドップラー瀘波方程式を実数値マトリックス演算の和に入れる。ドップラー瀘波は、対象物の各深さについての重み付けをれたパルスの戻りの離散フーリエ転換（ＤＦＴ）を計算することにより達成される。ｋがドップラー指数であり、０≦ｋ≦Ｎ−１、そしてｊが深さ指数であるとき、深さドップラーサンプル ｇ(ｋ，ｊ) は
【０１３５】
【数１】
【０１３６】
である。
【０１３７】
w(k,n) ＝ wｋn ＝v(n)exp(-j2πkn/N) （４）
により与えられる要素を有するドップラー瀘波転換係数のマトリックスを得るために、ＤＦＴ核と重み付け関数とを結合させることができる。ドップラー瀘波された信号の実及び虚の要素は、次のように書ける。
【０１３８】
【数２】
【０１３９】
式（５）及び（６）において、２重指数変数の指数は総てマトリックス指数として見ることができる。従って、マトリックス表現においては、ドップラー瀘波はマトリックスの積の演算として表すことができる。ＰＤＰ装置は、４個のマトリックスの各の積算を行うために使用し、これによりドップラー瀘波演算を実行することができる。
【０１４０】
本発明のＰＤＰ装置３６は、Ｊ段階のＣＣＤタップ付き遅延線１１０、Ｊ個のＣＣＤ乗算Ｄ／Ａコンバーター（ＭＤＡＣ）１１２、Ｊ×ｋ個のアキュムレーター１１４、Ｊ×ｋ個のドップラーサンプルバッファー５１７、及び並列入力直列出力（ＰＩＳＯ）出力シフトレジスター１１８を備える。ＭＤＡＣは、共通８ビットデジタル入力を分担し、この上に係数マトリックスからの素子が供給される。タップ付き遅延線１１０は、サンプル及び保持の機能を行い、時間連続のアナログ入力信号をサンプルされたアナログ信号に変換する。
【０１４１】
作動時には、装置３６は次のように機能する。即ち、戻った反響の実又は虚の成分がタップ付き遅延線１１０の入力に加えられる。深いウインドウの出発時には、ビデオが適切な速度でサンプルされ、続く深さサンプルがタップ付き遅延線１１０内にシフトされる。第１のパルスも戻り間隔（ＰＲＩ）からの深さサンプルがロードされると、転換係数マトリックスＷの第１のコラム内の各要素は順にＭＤＡＣ１１２の共通入力に加えられる。各
ＭＤＡＣ１１２の出力に形成された積が直列入力並列出力（ＳＩＰＯ）シフトレジスター５２１にロードされる。この方式で計算されたＪ×Ｋ個の積の集団は外積マトリックスを表す。これらの積はＳＩＰＯから、次のＰＲＩからの外積要素を積算するＣＣＤ加算ウエル（well)に送られる。総てのパルス戻り（Ｆの列）が処理されるまでこの経過が繰り返される。
【０１４２】
この点において、Ｋ個のアキュムレーター１１４の各グループは特定の深さのセルについてのＫ個のドップラーサンプルを保持する。ドップラーサンプルは、同時にアキュムレーター出力ＰＩＳＯシフトレジスター５１９内にクロックされる。これらレジスターはバッファーとして作用してＪ×Ｋ個の深さドップラーサンプルを保持し、従って次のデータのコヒレントな間隔の処理を直ちに開始できる。最後に、アキュムレーターシフトレジスター５１２が並列にクロックされ与えられたドップラーセルに対する総ての深さサンプルを装置出力ＰＩＳＯシフトレジスター１１８内に送る。サンプルは、フローマップ表示のための希望の順序でＰＤＰ装置から直列に読み出される。
【０１４３】
１６個の深さサンプル用のプロトタイプＰＤＰ−Ａが作られた。バーストの各パルスについて収集された１６レンジの多さのサンプルのあるバースト波形の戻りを管理するためにＰＤＰ−Ａを使うことができる。強力なＤＣクラッターの存在の中で動いている弱い目標を検知する能力が、プロトタイプＰＤＰ装置により成功裏に示された。
【０１４４】
超音波撮像システムにおけるカラーフローマッピング用の２個のＰＤＰの導入が図２６に示される。この装置においては、１ＰＲＩの間に、上のＰＤＰ要素１２０は式（５）及び（６）に示されたような形式ｗｒｆｒ及びｗｉｆｒの総ての項を計算し、一方、下のＰＤＰ要素１２２は形式−ｗｉｆｉ及びｗｒｆｉの項を計算する。次いで、各要素の出力は、ｇｒ 及びｇｉ を交互に得るために加算される。
【０１４５】
上述のように、本発明の撮像システムはビデオ圧縮回路３４も備える。これは、データを整調してこれを遠隔地に送れるように圧縮された形式に転換するものである。好ましい実施例においては、ビデオデータ圧縮回路は、アリス・エム・チェンの１９９２年６月３０日付け米国特許５１２６９６２号「離散型コサイン転換処理システム」、及びアリス・エム・チェンの１９９１年７月９日付け米国特許５０３０９５２号「帯電ドメインブロック適合プロセッサー」に説明される。これら特許は参考文献としてここに取り入れられる。
【０１４６】
図２７は、本発明の超音波撮像システムの別の好ましい実施例の図式的な機能ブロック図である。図２７の実施例においては、超音波変換器アレイ３１８とドライバー２０、前置増幅回路２４との間においてスキャンヘッド３１２に乗算器３１９が加えられる。この実施例では、信号は、適宜の与えれた時における変換器アレイ３１８の一部分のみにより処理される。例えば、１実施例における１２８素子のアレイ３１８の場合、一度に６４素子しか処理されないであろう。乗算器３１９は、６４個の信号を前置増幅器２４と続く回路に送るために使用される。乗算器３１９は、ドライバー２０からのドライバーパルスを、そのとき駆動されているアレイ３８の６４個の素子に送るためにも使用される。ここではサブアパチュアスキャンニング実施例と呼ばれるこの実施例においては、処理チャンネルは処理されている素子の数、ここでは６４個について設けることだけしか必要でないため、回路の複雑性が相当に減らされる。この実施例では、画像は変換器アレイ３１８を横切るスキャンニング及び超音波信号を送受信するための隣接素子のグループの選択的作動により形成される。
【０１４７】
サブアパチュアスキャンニング中に、画質は、アレイ応答の主ローブではなくて副ローブによる画像におけるエネルギーにより生じた画像クラッターの導入により劣化される。
この問題の解決のため、副ローブからのエネルギーを無くし、又は減らすために空間的ウインドウフィルターがアレイに加えられる。ある種のウインドウは、作動素子の数に従って幅が動的に変化する。別のウインドウは変化しない台形ウインドウである。
【０１４８】
図２８は両形式の応答を示しているグラフである。本発明の携帯式超音波システムでは、空間的ウインドウは最大数のサブアパチュアアレイ素子に適合するように設計され、かつ作動素子の数の変化による動的な変化はない。この導入の理由は次のとおりである。即ち、動的な空間ウインドウを使った受信（又は送信）エネルギーの減少は切捨て型の非変動空間ウインドウを使用して得られた画像と比較して画質が劣った画像を作るためである。両者の場合とも、画像クラッターはほぼ等しい。従って、切捨て型の非変動空間ウインドウは導入が簡単でありかつ高品質な画像が得られる。（６４素子のサブアパチュア及びブラックマン・ハリスウインドウを使っている）図２８に示された例では、動的なウインドウは、非変動切り捨て型ウインドウの送信又は受信におけるエネルギーの半分以下（４２％）を提供する。
【０１４９】
図２９Ａ及び２９Ｂは、本発明の表示装置３２に与え得る表示フォーマットの図式的な図である。従来の超音波撮像システムで行われたような単一の表示フォーマットではなくて、本発明のシステムは、使用者の選択可能な複数のウインドウ表示フォーマットがある。図２９Ａは、３個の情報ウインドウが表示装置に同時に存在する選択可能な複ウインドウ表示装置を示す。ウインドウＡは標準のＢスキャン画像を示し、ウインドウＢはドップラー２次元カラーフローマップのＭスキャン画像を示す。ウインドウＣは、使用者に指令選定を通信しかつ使用者の手動選定を容易にする使用者情報ウインドウである。図２９Ｂは、単一ウインドウ選択表示装置であり、表示全体がＢスキャン画像のみを与えるために使用される。選択的に、表示装置は、分割スクリーンを使って２個の表示を上下に又は横並びにすることによりＢモードとカラードップラースキャンの両者を同時に示すことができる。
【０１５０】
図３０Ａ−３０Ｄは、本発明の使用される種々の変換器アレイ形状とその対応したスキャン画像領域との間の関係を示す図式的な図である。図３０Ａは、長方形スキャン画像領域３０７Ａを作る線形アレイ１８Ａを示す。かかるアレイは、典型的に１２８個の変換器を備える。各走査線について１組の遅延が導入され、これが画像に対する焦点を定める。アレイは線形であり領域は長方形であるため、各走査線についての遅延は典型的には同じである。従って本発明により、遅延値は全画像について１回、中央メモリー２０３から局所メモリー及び制御回路２０６（１）−２０６（Ｎ）へのダウンロードされることが必要であるだけである。あるいは、線形アレイ１８Ａを、各走査線に付いて異なったビームステアリング遅延値が導入される同調アレイとして使用することができる。
【０１５１】
図３０Ｂは、湾曲した変換器アレイ１８Ｂと得られた部分的湾曲画像スキャン領域３０７Ｂとの間の関係を示す。この場合もアレイ１８Ｂは典型的に１２８個の隣接した変換器を備える。更に、各走査線について導入された遅延は同じであり、又は同調アレイスキャンニング処理を行うように変えることができる。
【０１５２】
図３０Ｃは、線形変換器アレイ１８Ｃと台形画像領域３０７Ｃとの間の関係を示す。この実施例においては、アレイ１８Ｃは、１２８個でなくて典型的に１９２個の隣接した変換器から形成される。線形アレイは、図３０Ａに示されたような線形スキャンニングと同調アレイスキャンニングとの組合せにより台形スキャンニング領域３０７Ｃを作るために使用される。１実施例では、アレイ１８Ｃの両端の６４個の変換器が、同調アレイ形状において領域３０７Ｃの端部の湾曲した隅角部分を得るために使用される。変換器の中央の６４個は、領域３０７Ｃの長方形部分を完成するために線形スキャンニングモードで使用される。そこで、台形領域３０７Ｃは、６４個の変換器だけがいつも１度に作動する上述
のサブアパチュアスキャンニング方法を使用して得られる。１実施例では、６４個の変換器の隣接したグループが交互に作動する。即ち、まず、変換器１−６４が活性化される。次に、変換器６４−１２８が活性化される。次の段階で、変換器２−６５が活性化され次いで変換器６５−１２９が活性化される。変換器１２８−１９２が活性化されるまでこのパターンが続く。次に、変換器１−６４においてスキャンニング過程が再開される。
【０１５３】
図３０Ｄは、本発明による同調アレイ撮像を行うために使用される変換器１８Ｄの短い線形アレイを示す。線形アレイ１８Ｄは同調アレイビームステアリング処理を介して使用され、図３０Ｄに示された角度スライス部分３０７Ｄを作る。
【０１５４】
図３１は本発明による回路板の図式的な機能ブロック図である。回路板１０００は、好ましくは、寸法が約５０.８×１０１.６mm（２×４インチ）の多層回路板である。これは、好ましくは両面型でありかつ表面取付け法を使用して部品を取り付ける。回路は機能的に送信回路１０１０と受信回路１０２０とに分割される。送信回路１０１０は高電圧ドライバー／パルサー回路１０２４に結合されたパルス同期回路１０２２を備える。ドライバー／パルサー１０２４は、送受信（Ｔ／Ｒ）スイッチ１０１６を介して乗算器モジュール１０１８に接続される。
【０１５５】
パルサー１０２４はパルス同期回路１０２２の遅延処理回路の制御下で高電圧パルスの連鎖を作る。パルスはＴ／Ｒスイッチ１０１６と乗算器１０１８とを経て変換器のアレイ１８に送られ、超音波信号を作る。Ｔ／Ｒスイッチ１０１６は、パルサー１０２４の高電圧パルスが敏感な受信回路１０２０に確実に到達しないように作用する。これは、ダイオード保護構造を経て受信回路１０２０内の前置増幅器ＴＧＣ回路に対する過大電圧保護を提供する。Ｔ／Ｒスイッチ１０１６は、使用されない変換器素子を使用される素子から絶縁するためにサブアパチュアスキャンニング中、使用される。この回路は、不要信号により生じた処理チャンネル間の混信の防止もする。
【０１５６】
受信回路１０２０は、前置増幅器及びＴＧＣ回路モジュール１０２２、ビーム形成モジュール１０２６並びに選択的なＡ／Ｄコンバーター１０２７を備える。図示のように、前置増幅器及びＴＧＣ回路モジュール１０２２は２個のチップ１０２２−１、１０２２−２により表される。前置増幅器及びＴＧＣチップの各は、与えられた時間において使用されたチャンネルの半分を処理する。前置増幅器及びＴＧＣ回路１０２２のある実際のチップの数は製造工程により決められる。前置増幅器及びＴＧＣ回路１０２２は１個のチップとして作られることが好ましい。
【０１５７】
ビーム形成モジュール１０２６は、いずれの実施例についても上述されたビーム形成回路を備える。モジュール１０２６は、好ましくは１チップ上に形成され、かつ上述のビーム形成機能を行いために必要な回路を総て含む。
【０１５８】
送信回路１０１０と低電圧受信回路１０２０とは、それぞれ１チップとして作ることができる。回路内のチップ数を減らすことにより、回路板１０００の寸法を小さくすることができる。回路板１０００は、抵抗器、コンデンサー、インダクターなどのような離散型構成部品、あるいは集積されたこれらと同等品を取り付ける面を備える。
【０１５９】
図３２は、一部が断面で示される線形スキャンヘッドの１実施例の断面表示の図式的な図である。スキャンヘッド１０３０はプラスチックハウジング１０３２により囲まれる。図のように、回路板１０００Ａは支持部材１０３４によりハウジング１０３２内の定位置に保持される。回路板１０００Ａはバスコネクター１０３６に接続し、このコネクターは柔軟なリボンケーブル又は印刷された柔軟なケーブル１０３７により変換器の線形アレイ１０３８に接続される。同軸ケーブルコネクター１０３５がスキャンヘッド１０３０を外
部電子回路に接続する。あるいは、ねじった対の導線用のコネクターを使用することができる。
【０１６０】
図３３は、図３２のスキャンヘッド１０３０の別な断面図である。図示のように、支持部材１０３４が２個の両面型回路板１０００Ａ、１０００Ｂを保持する。特定の用途に応じて、利用可能空間を最大に使用するために、２個以上の板を片面型又は両面型とし、横並びに積み重ね、又は食い違いに置くことができる。回路板は回路用ヒートシンクとして作用する伝熱層１０４５により分離される。熱伝導用の充填材をハウジング内に挿入することもできる。支持部材１０３４は、好ましくはテフロン（登録商標）のような低摩擦材料で作り、回路板１００Ａ、１０００Ｂの着脱を容易にする。回路板の各面は変換器からの情報の６４チャンネルの処理外部できることが好ましい。このため、図示のように、２個の両面型回路板１０００Ａ，１００Ｂは２５６個の変換器をしじできる。
【０１６１】
図３４は、部分的に断面で示された湾曲変換器スキャンヘッドの好ましい実施例である。スキャンヘッド１０４０は、プラスチックハウジング１０４２により形成される。良好な握り面を与えるため及び選択的にハウジングからの放熱に使い得るように、ハンドル部分に外側リブを持ち得ることに注意されたい。回路板１０００Ａはテフロン（登録商標）支持部材１０４４により保持される。回路板１０００Ａは同軸コネクター１０３５（又はねじり型の対のコネクター）及びバスコネクター１０４６に接続される。バスコネクター１０４６は、印刷された柔軟ケーブル１０４７により変換器の湾曲アレイ１０４８に接続される。
【０１６２】
図３５は、部分的に断面で示された挿入式の超音波プローブの図式的な図面である。プローブ１０６０はプラスチックハウジング１０６２により定められ、このハウジングは、腔管又は体腔内に挿入する細長いプローブ及び走査者に握られるハンドル部分に分けられる。回路板１０６４はプローブ１０６０のハンドル内に固定され、同軸コネクター１０６５及び変換器アレイ１０６８に接続される。回路板１０６４は、ハンドル内に適合するように寸法が小さいことを除いて図３０の回路板１０００と機能的には同じである。アレイ１０６８に１２８個の変換器があることが好ましい。この場合は、各面に６４チャンネル分の処理回路を持った両面型回路板１０６４がプローブを作動させるに十分である。
【０１６３】
図３６は、ここに説明された超音波装置を作動させるに要するソフトウエアのブロック図である。超音波スキャナー１０７２と使用者用表示装置１０７８とが示される。１個の処理用モジュール１０７４が、デジタル信号処理、特注のチップ及びシステムタイミングのようなハードウエアの特別な制御を提供する。使用者用表示装置１０７８は、ウインドウ作動システムと代置できるようなグラフィック用ユーザーインターフェース（ＧＵＩ）１０７６により駆動される。仮想制御パネル１０７５はグラフィック用ユーザーインターフェース１０７６とハードウエアインターフェース１０７４との間のインターフェースを提供する。
【０１６４】
典型的な表示装置は、使用者に、データフレームを固定し、データフレームを印刷し、又はデータフレームをディスクに記録する能力を提供する。使用者は、カラードップラー画像又は音響ドップラー処理の領域をハイライトにすることもできる。使用者は、深さの関数として受信した深さを手走査で変えることもできる。８個の深さ帯域があることが好ましい。使用者は送信焦点帯域を（１−８帯域から）変更し、画像のコントラスト及び画像の輝度を変えることができる。
【０１６５】
より特別には、使用者は撮像モードを変更できる。Ｂモードは輝度又は通常の画像表示の調整のために提供される。Ｃモードは、上下又は横並びのいずれかのカラードップラーフローを制御するために提供される。Ｍモードは、独立画像モードにおいて時間変更ドッ
プラー画像を制御するために提供される。音響ドップラーモードは、Ｂモード及びＣモードの表示の補足をオンオフするためにこれを設定することができる。
【０１６６】
使用者は、画像表示の大きさ及び形状を決定するように変換器アレイを設定することもできる。選択は、変換器アレイが湾曲−線形アレイ、線形アレイ、あるいは同調アレイのどれであるかによる。
【０１６７】
使用者は、患者の情報を入力し表示することもできる。次いで、患者情報は表示のラベリングに使用される。画像表示を与えるために使用されるコンピューターはウインドウフォーマットで患者の管理及び画像データを表示するために、ソフトウエアモジュールでプログラムすることができる。使用者は、マウスで操作する種々のプルダウンメニューを与えられる。
【０１６８】
使用者はスキャナーの特別な応用に基づいて撮像モードを設定することもできる。使用者は、撮像が心臓、放射線科、産科、婦人科用のためか、又は抹消血管用のためかに基づいて自動的に画像の深さ及び送信電力を調整することができる。使用者は特別な用途のために画像の深さを設定しかつ手動で送信を行うこともできる。
【０１６９】
本発明の別の好ましい実施例は、２次元変換器アレイを形成するために隣接した２列以上の変換器を有する超音波撮像装置に関する。図３７の手持ち式装置６００に示されるように、ハウジング６００の変換器部分６０６は、３列の変換器６０８、６１０及び６１２を備える。列６０８、６１０及び６１２は異なった長さのものとすることができる。例えば、列６０８と６１２とを中央の列６１０より短くすることができる（例えば、中央列を短い列の長さの１.５倍にすることができる）。隣接した列の間の空間は、適宜の所与の列内の変換器間の間隔と同じとすることもできるし、あるいはをこれより大きくすることもできる。列間のより広い間隔は、変換器アレイにより送られる超音波信号の効果的な焦点合わせを提供することができる。先の諸実施例に関連して説明されたように、変換器の各列は、１個又は複数個の柔軟なケーブルを使って、これをチップキャリヤー又は回路板に接続することができる。
【０１７０】
本発明の別の好ましい実施例は、図３８に示された携帯式超音波聴診器に関連する。このシステムは、変換器アレイ、アレイ用の同期及びドライバー回路、及びビーム形成回路を音響センサーハウジング７０４又は聴診器のチェストピース内に組み込まれる。
【０１７１】
聴診器のセンサーハウジング７０４は２個のイヤーピース７１２に連結され、使用者に音響情報を提供する。中央の管７０５はハウジング７０４をＹ字形コネクターに連結する。イヤーピース７１２は、Ｙ字形コネクターから伸びる管７０６、７０８に連結される。コネクターハウジング７０２は、聴診器をケーブル７１０に連結する。コネクターハウジング７０２は、これをＹ字形コネクター７０７と一体に形成し又は取り付けることができ、あるいはこれをハウジング７０４に取り付けることができる。管７０６、７０８に沿ってイヤーピース７１２に送られる音を発生させるために、Ｙ字形コネクター７０７に取り付けられた変換器を使用することができる。聴診器は、標準の音響情報、電子音情報、及び／又は超音波情報を提供するために使うことができる。
【０１７２】
聴診器のセンサーハウジング７０４内のビーム形成回路は、個人用のデジタル補助手段のような対象領域の空間的表現を作り、これをケーブル７１０に沿って手持ち式表示装置７１４に送ることができる。表示装置ハウジング７１４は、ここに先に説明されたような超音波画像を、好ましくはＭモード表示又はドップラー表示で作るためのプロセッサーを収容する。使用者は、対象領域の音響及び画像のデータを同時に作ることができる。このデータはメモリーに記憶し、又はケーブル７２０に沿ってモデムにより別のシステムに送
ることができる。電力は、表示装置ハウジング７１４内、センサーハウジング７０４内、又はコネクターハウジング７０２内の電池によりこれを提供することができる。ハウジング７１４は液晶表示装置のような薄いパネル表示装置７１６、及びキーパッド又はマウスのような使用者インターフェース７１８を備えることができる。
【０１７３】
本発明の別の好ましい実施例は、図３９Ａ及び３９Ｂに関連して示された超音波システム８００である。この実施例においては、変換器素子又はアレイ８０２は、パッチ８０５により患者の皮膚８１０に取り付けられる。パッチ８０５は、これを患者の皮膚に固定するために周囲の接着剤８０６を持つことができる。アレイ８０２は、ケーブル８０８により、あるいは無線により、身体装着式のハウジング８０４に接続され、このハウジングがデータを記録し及び／又は別の受信位置に送信する。パッチは１個の変換器素子、又は先に説明されたような１個又は複数個の線形アレイを有し、あるいは図３９Ｂのパッチ８１４で図示されたような環状のアレイ８１２を持つことができる。パッチは、本明細書において先に述べたようなビーム形成及び焦点用の回路を含むことができる。変換器システム及び組み合わせられた回路への電力は、ハウジング８０４内に置き得る電池を使用して提供できる。
【０１７４】
本発明の別の好ましい実施例は、身体の管腔内又は空洞部内に差し込む柔軟な超音波プローブ又はカテーテルシステムに関連する。かかるシステム９００が、図４０Ａ及び４０Ｂに示される。システム９００はハウジング９０４に連結された手元側端部９０５及び末端部９０７を有する柔軟なシャフト９０２を備える。前述のような処理回路がハウジング９０４内に置かれる。ハウジング９０４は、ケーブル９１０により使用者インターフェース９０６及び表示装置９０８に連結される。プローブシャフトの末端部９０７は端末部分９１２を有し、その中に変換器アレイ９１８及びチップキャリヤー又は回路板組立体９１６が置かれる。チップキャリヤー９１６はケーブル９２０に接続され、これが、本明細書の前述したようなパルス同期装置、ドライバー回路、及びビーム形成及び焦点回路に制御信号を送り、更に対象領域の加算された電気的表現をハウジング９０４内の処理回路に送る。シャフトの外壁９２２は内部の構成要素を作業環境から絶縁するために密閉される。変換器アレイは半径方向に向けることができ、あるいはカテーテル軸線に沿って端末部に向けることができる。管体９１４には、選択的に、光ファイバー観察システム、案内ワイヤー、又はその他の処置用又は外科用の器具を入れることができる。
【０１７５】
本発明は、その好ましい実施例を参照して特別に図解され説明されたが、請求項に定められた本発明の精神及び範囲から離れることなく形式及び詳細における種々の変更をなし得ることは熟練技術者により理解されるであろう。
【０１７６】
本発明の好適な実施態様は以下のとおりである。
【０１７７】
１．対象領域からの反射超音波信号を受ける超音波変換器装置であって、受信した超音波信号を電気信号に変換する前記変換器装置、
この電気信号を受け、対象領域の電気的表現を作る処理回路、
超音波変換器装置と処理回路とが内部に置かれたハウジング、
及び
これを越えて電気的表現が移されるインターフェース
を備えた超音波撮像システム。
【０１７８】
２．処理回路がビーム形成回路を有し、これが
変換器装置用のプログラム可能なサンプル選択回路であって、複数の事前設定されたタイミングウインドウの一つの間に各電気信号がサンプルされるように電気信号のサンプリングを制御する前記サンプル選択回路、及び
対象領域の電気的表現を作るために電気信号を使用できるようにサンプル選択回路からのサンプルされた電気信号を遅延させる各変換器用の遅延回路
を備える上記１の超音波撮像システム。
【０１７９】
３．インターフェースに接続された携帯型の電池電源式の平坦なパネル表示装置を更に備える上記１の超音波撮像システム。
【０１８０】
４．遅延回路がプログラム可能なタップ付きＣＣＤ遅延線を備える上記２の超音波撮像システム。
【０１８１】
５．サンプルされた電気信号が離散時間型のアナログ信号である上記２の超音波撮像システム。
【０１８２】
６．超音波変換器により対象領域内に送られる超音波信号のタイミングを取るために超音波変換器のアレイにタイミング信号を提供するパルス同期回路を更に備える上記１の超音波撮像システム。
【０１８３】
７．超音波変換器装置からの電気信号を増幅する増幅回路を更に備える上記１の超音波撮像システム。
【０１８４】
８．超音波変換器装置に超音波信号を発信させるように励振するための信号を作るドライバー回路を更に備える上記１の超音波撮像システム。
【０１８５】
９．ビーム形成回路を制御するために使用されるデータを記憶するメモリー回路を更に備える上記２の超音波撮像システム。
【０１８６】
１０．超音波変換器装置からの電気信号の電位を制御する利得制御回路を更に備える上記１の超音波撮像システム。
【０１８７】
１１．超音波変換器装置が超音波変換器の線形アレイを備える上記１の超音波撮像システム。
【０１８８】
１２．対象領域が台形の対象領域である上記１の超音波撮像システム。
【０１８９】
１３．超音波変換器装置が超音波変換器の湾曲したアレイである上記１の超音波撮像システム。
【０１９０】
１４．超音波変換器装置が超音波変換器の同調アレイである上記１の超音波撮像システム。
【０１９１】
１５．プログラム可能なサンプル選択回路が、タイミングウインドウ内の電気信号のサンプリングを制御するためにプログラム可能なサンプリング選択回路により使用される一連の値を記憶する記憶回路を備える上記２の超音波撮像システム。
【０１９２】
１６．記憶回路が並列シフレジスターである上記１５の超音波撮像システム。
【０１９３】
１７．プログラム可能なサンプル選択回路が
ＢＣＤワードの連鎖を出力するカウンター、及び
電気信号のサンプリングを制御するために各ＢＣＤワードと記憶回路に記憶された値とを比較する比較回路
を更に備える上記１５の超音波撮像システム。
【０１９４】
１８．超音波変換器からの電気信号を遅延させるために使用される遅延値をビーム形成回路にダウンロードするためのメモリーを更に備える上記１の超音波撮像システム。
【０１９５】
１９．対象領域からの反射超音波信号を受ける超音波変換器のアレイ、受信した超音波信号を電気信号に変換する前記変換器、
前記電気信号を受けるビーム形成回路であって
各変換器用のプログラム可能なサンプル選択回路であって、複数の事前設定されたタ
イミングウインドウの一つの間に各電気信号がサンプルされるように電気信号をのサン
プリングを制御する前記サンプル選択回路、及び
対象領域の電気的表現を作るために電気信号を使用できるようにサンプル選択回路か
らのサンプルされた電気信号を遅延させる各変換器用の遅延回路、
を備えた前記ビーム形成回路、
内部に超音波変換器とビーム形成回路とが収容されたハウジング、及び
これを越えて電気的表現がハウジングから進められるインターフェース
を備えた超音波撮像システム用のスキャンヘッド。
【０１９６】
２０．遅延回路がプログラム可能なタップ付きＣＣＤ遅延線を備える上記１９のスキャンヘッド。
【０１９７】
２１．サンプルされた電気信号が離散時間型のアナログ信号である上記１９のスキャンヘッド。
【０１９８】
２２．超音波変換器により対象領域内に送られる超音波信号のタイミングを取るために超音波変換器のアレイにタイミング信号を提供するパルス同期回路を更に備える上記１９のスキャンヘッド。
【０１９９】
２３．超音波変換器からの電気信号を増幅する増幅回路を更に備える上記１９のスキャンヘッド。
【０２００】
２４．超音波変換器に超音波信号を発信させるように励振するための信号を作るドライバー回路を更に備える上記１９のスキャンヘッド。
【０２０１】
２５．ビーム形成回路を制御するために使用されるデータを記憶するメモリー回路を更に備える上記１９のスキャンヘッド。
【０２０２】
２６．超音波変換器からの電気信号の電位を制御する利得制御回路を更に備える上記１９のスキャンヘッド。
【０２０３】
２７．超音波変換器のアレイが線形アレイである上記１９のスキャンヘッド。
【０２０４】
２８．対象領域が台形の対象領域である上記２７のスキャンヘッド。
【０２０５】
２９．超音波変換器のアレイが湾曲したアレイである上記１９のスキャンヘッド。
【０２０６】
３０．超音波変換器のアレイが同調アレイである上記１９のスキャンヘッド。
【０２０７】
３１．超音波変換器からの電気信号を遅延させるために使用される遅延値をビーム形成回路にダウンロードするためのメモリーを更に備える上記１９のスキャンヘッド。
【０２０８】
３２．超音波エネルギーにより対象領域をスキャンニングする方法であって、
超音波変換器装置を設け、
超音波変換器装置により対象領域からの反射超音波信号を受け、超音波変換器装置が受信した超音波信号を電気信号に変換し、
電気信号を受け、かつ対象領域の電気的表現を作る処理回路を設け、更に
電気的表現を別のハウジングに送るためにインターフェースを設けることを包含した方法。
【０２０９】
３３．複数の事前設定されたタイミングウインドウの一つの中で各電気信号をサンプリングし、サンプルされた電気信号を遅延させ、サンプルされた電気信号と遅延された電気信号とを使って対象領域の電気的表現を形成するように、ビーム形成回路により電気信号をサンプリングすることを更に包含した上記３２の方法。
【０２１０】
３４．サンプルされた電気信号を遅延させるように各変換器用のプログラム可能なタップ付きＣＣＤ遅延線を有するビーム形成回路を設ける段階を更に含んだ上記３２の方法。
【０２１１】
３５．サンプルされた電気信号が離散時間型のアナログサンプルである上記３３の方法。
【０２１２】
３６．超音波変換器により対象領域内に送られる超音波信号のタイミングを取るために超音波変換器のアレイにタイミング信号を提供するパルス同期回路を設ける段階を更に含んだ上記３２の方法。
【０２１３】
３７．超音波変換器のアレイからの電気信号を増幅し、
増幅された信号をビーム形成回路に結合する
ことを更に含んだ上記３２の方法。
【０２１４】
３８．ビーム形成回路を制御するために使用されるデータをメモリーに記憶し、前記メモリーはこのデータを各ビーム形成回路と組み合わせられた局所メモリーにダウンロードすることを更に含んだ上記３２の方法。
【０２１５】
３９．超音波変換器装置からの電気信号の電圧レベルを利得制御回路により制御することを更に含んだ上記３２の方法。
【０２１６】
４０．対象領域の画像を作ることを更に含んだ上記３２の方法。
【図面の簡単な説明】
【０２１７】
【図１Ａ】超音波撮像システムに使用されかつそれぞれ単一パルスの送信パルスパターン及び帯域焦点モードにおける多数パルスのパルスパターンと組み合わせられた通常の撮像用アレイのブロック図を示す。
【図１Ｂ】超音波撮像システムに使用されかつそれぞれ単一パルスの送信パルスパターン及び帯域焦点モードにおける多数パルスのパルスパターンと組み合わせられた通常の撮像用アレイのブロック図を示す。
【図２】図２Ａ−２Ｃは、光学レンズ、時間遅れ及び位相遅れ作動を含んだ３種の異なった通常の撮像又はビーム収束の技術のブロック図を示す。
【図３】本発明の超音波撮像システムの好ましい実施例の図式的な図面を示す。
【図４】本発明の超音波撮像システムの好ましい実施例の図式的な機能的ブロック図を示す。
【図５】本発明の超音波撮像システムの好ましい実施例の図式的な機能的ブロック図を示す。
【図６】本発明によるビーム形成用及び収束用回路のアレイの機能的なブロック図を示す。
【図７】本発明によるビーム形成用及び収束用回路のアレイのより詳細な機能的ブロック図を示す。
【図８】ビーム形成用及び収束用回路の各がラッチ回路を組み入れた本発明の別の実施例の機能的なブロック図を示す。
【図９】本発明により使用されるラッチ回路の例示的な実施例の図式的なブロック図を示す。
【図１０】各ビーム形成用及び収束用回路の選択された出力がそれぞれ乗算回路に加えられる本発明の別の実施例の機能的なブロック図を示す。
【図１１】本発明の多数のビーム形成用及び収束用回路が送信モードにおいて作動するように配置された本発明の別の実施例の機能的なブロック図を示す。
【図１２】本発明による適用ビーム形成回路の好ましい１実施例の図式的な機能的ブロック図である。
【図１３】プログラマブルサンプル選択回路とプログラマブル遅延ユニットとを使用している本発明によるビーム形成用及び収束用回路のアレイの別の実施例の図式的なブロック図を示す。
【図１４Ａ】本発明により使用されるメモリー制御のプログラマブルサンプル選択回路の例示的な実施例の図式的な線図を示す。
【図１４Ｂ】図１４Ａのサンプル選択回路のタイミング図を示す。
【図１５】本発明によるメモリー及び制御回路の別の好ましい実施例の図式的な詳細ブロック図である。
【図１６】ＣＣＤプログラマブル遅延線が使用される図１３のビーム形成回路の実施例の図式的なブロック図を示す。
【図１７】本発明によるメモリー及び制御回路のなお別の好ましい実施例の図式的な詳細ブロック図である。
【図１８】本発明によるメモリー及び制御回路のなお別の好ましい実施例の図式的な詳細ブロック図である。
【図１９】ビーム形成用及び収束用回路の各の選定された出力がそれぞれ乗算重み付け回路に加えられる本発明の別の乗算のブロック図を示す。
【図２０】乗算重み付け回路が遅延ユニットの入力に置かれる本発明の別の乗算のブロック図を示す。
【図２１】時間領域補間用の有限インパルス応答（ＦＩＰ）フィルターがチエンユニットに続いて置かれる本発明の別の導入のブロック図を示す。
【図２２】重み固定の乗算器が入力サンプルの補間に使用されるＦＩＰフィルター導入のブロック図を示す。
【図２３】プログラマブル乗算器が入力サンプルの補間に使用される別のＦＩＰフィルター導入のブロック図を示す。
【図２４】本発明のスキャン変換過程を示す図式的な図である。
【図２５】本発明によるパルスドップラー処理ユニットの図式的な機能ブロック図である。
【図２６】本発明による２重パルスドップラー処理プロセッサーを使用しているカラーフローマップチップ導入の図式的なブロック図である。
【図２７】本発明の超音波撮像システムの別の好ましい実施例の図式的な機能ブロック図である。
【図２８】本発明によるサブアパチュアスキャン中に使用される切捨て非変化空間ウインドウ及び動的空間ウインドウとの比較図である。
【図２９Ａ】本発明の超音波撮像システムに使用される２種の使用者選択の可能な表示フォーマットの図式的な図である。
【図２９Ｂ】本発明の超音波撮像システムに使用される２種の使用者選択の可能な表示フォーマットの図式的な図である。
【図３０Ａ】本発明による線形超音波変換器アレイと長方形スキャン領域との間の関係の図式的な図解である。
【図３０Ｂ】本発明による湾曲超音波変換器アレイと湾曲スキャン領域との間の関係の図式的な図解である。
【図３０Ｃ】本発明による線形超音波変換器アレイと台形スキャン領域との間の関係の図式的な図解である。
【図３０Ｄ】同調アレイスキャン領域の図式的な図解である。
【図３１】本発明による回路板の図式的な機能ブロック図である。
【図３２】本発明による線形スキャンヘッドの１実施例の図式的な部分断面図である。
【図３３】図３１の図式的な側面断面図である。
【図３４】本発明による湾曲変換器アレイを使用しているスキャンヘッドの図式的な部分断面図である。
【図３５】本発明による内部超音波プローブの図式的な断面図である。
【図３６】本発明の作動を制御するために使用されるソフトウエアの論理の流れを示すトップレベルの流れ図である。
【図３７】本発明による２次元的な変換器アレイの斜視図である。
【図３８】本発明による電子式超音波聴診器の図式的な説明図である。
【図３９Ａ】本発明による超音波変換器パッチシステムを示す。
【図３９Ｂ】本発明による超音波変換器パッチシステムを示す。
【図４０Ａ】本発明による超音波プローブ又はカテーテルを示す。
【図４０Ｂ】本発明による超音波プローブ又はカテーテルを示す。
【関連出願の相互参照】
【０００１】
これは、１９９５年６月２９日付け米国出願０８／４９６８０４号の一部継続出願である１９９６年２月１２日付け米国出願０８／５９９８１６号の一部継続出願であり、これら出願の全文は参考文献としてここに組み入れられる。
【背景技術】
【０００２】
通常の超音波撮像システムは、典型的には、大型のラック取付け式のコンソール型の処理及びおよび表示装置にケーブルで組み合わせられた手持ち型のスキャンヘッドを備える。スキャンヘッドは、典型的には、超音波エネルギーを撮像される領域内に送信し、この領域から戻ってくる反射超音波エネルギーを受信する超音波変換器のアレイを備える。変換器は、受信した超音波エネルギーを低電位の電気信号に変換し、この信号はケーブルを通して処理装置に送られる。処理装置は、対象範囲の画像を作るように変換器からの信号を組み合わせるように動的に焦点合わせをさせるような適切なビーム形成技術を適用する。
【０００３】
代表的な通常の超音波システムは、１２８個の超音波変換器よりなる変換器のアレイを持つ。各変換器はコンソール型の処理装置内に置かれたそれ自体の処理回路と組み合わせられる。処理回路は、典型的には、ドライバー回路を有し、この回路は、送信モードにおいては、変換器に超音波信号の送信を開始させるように正確なタイミングで励起パルスを送る。この送られたタイミングパルスはコンソールの処理装置からケーブルを経てスキャンヘッドに送られる。受信モードにおいては、処理回路よりなるビーム形成回路が、変換器からの低電位電気信号に適切な遅延をさせ、信号を正確な画像を作り得るような信号に順次に動的に焦点合せをさせる。
【０００４】
超音波撮像システムに使用されるようなＮ個の圧電式超音波変換器１８（１）−１８（Ｎ）の撮像用アレイ１８の図式的なブロック図が図１に示される。圧電式変換器素子１８（１）−１８（Ｎ）のアレイは、画像目標（典型的には人体組織のある範囲）内に伝搬し又は狭いビームで媒体を伝わる音響パルスを作る。パルスは一定速度の球面波として伝搬する。画像点Ｐ又は反射器から戻ってくる信号の形式の音響の反響が、同じ変換器素子のアレイ１８に、あるいは別の受信用アレイにより検出され、反射している構造Ｐの位置を示すような方式で表示させることができる。
【０００５】
伝達媒体内の点Ｐからの反響は、種々の伝搬時間の後で受信アレイの各変換器素子１８（１）−１８（Ｎ）に到達する。各変換器素子についての伝搬時間は異なり、これは各変換器素子と点Ｐとの間の距離に依存する。これは典型的な超音波伝達媒体、即ち軟部身体組織については真であり、このときは音速は一定（又は比較的一定）とした。その後で、受信された情報が反射している構造の位置を示すような方法で表示される。
【０００６】
２次元のＢモードスキャンにおいては、パルスは、これを図１Ａに示されたような多数の視線に沿って伝えられる。反響が抽出採取されその振幅が輝度として符号化された場合は、グレースケール画像をＣＲＴに表示することができる。典型的に、画像は、０.７５゜の角度間隔で９０゜セクター画像を形成する線を走査する。水中における音速は１.５４×１０５cm/sec であるので、深さ１６cm についての往復時間は２０８ μs であろう。従って、データが１２８個の視線に沿うために要する総時間は２６.６ ms である。もし、システム内の別の信号処理装置がこのデータ獲得速度を維持するに十分に早ければ、標準のテレビビデオに相当する速度で２次元画像を作ることができる。例えば、超音波画像装置が、反射された音又は後方に散乱された音を１対の肋骨間の胸壁を通して観察する
ために使用されるならば、心臓の鼓動をリアルタイムで画像化することができる。
【０００７】
超音波変換器は、典型的には（通常は１／２波長間隔の）圧電式変換器１８（１）−１８（Ｎ）の線形アレイであり、その立面パターンは一定であり、その方位パターンは主として遅延ステアリングにより制御される。通常のアレイの放射状の（方位）ビームパターンは、主として遅延されて伝達されたパルスを、画像点Ｐに集められた全ての変換器からのエネルギーが所望のビーム形状を作るような方法で各変換器素子１８（１）−１８（Ｎ）に加えることにより制御される。従って、予定された方向に沿って所望の伝達放射パターンを作るには、各変換器１８（１）−１８（Ｎ）に時間遅延回路を組み合わせることが必要である。
【０００８】
図１Ｂに見られるように、与えられた方位角に対しては、２種の異なった伝達パターン、即ち、「シングルフォーカス」パターンと「ゾーンフォーカス」パターンとが可能である。シングルフォーカス法は特定の視線に沿った画像線の中央域に焦点の合わせられた単一のパルスを使用する。シングルパルスモードにおいては、方位焦点深度は電子的に変更することができるがいかなる予定方向に対しても一定のままに留める。ゾーンフォーカス運転においては、各が異なった深度（ゾーン）に焦点を合わせられた多数のパルスが各視線又は方向に沿って送信される。複数パルス運転のために、送信機のアレイは、各スキャン方向に沿ったＭ個の焦点ゾーンに焦点が合せられ、即ち、一連のＭ個のパルス、Ｐ０、Ｐ１、・・・・・、ＰＭ−１が作られ、各パルスはそれぞれその相当する区域Ｒ０、Ｒ１、・・・、ＲＭ−１に焦点が合せられる。パルスは繰返しシーケンスで作られ、従って立ち上がり後は、Ｍ番目のパルスごとに、新しい方向に見下ろし始めるか、あるいは現在の方向を見下ろす連鎖を繰り返すように最初のパルスＰ０に対応するかのいずれかである。ゾーンフォーカスモードのためには、異なったフォーカスゾーンに焦点を合せるビームパターンを作るために各変換器素子とプログラム可能な遅延回路とを組み合わせることが必要である。
【０００９】
前述のように、同じ変換器素子１８（１）−１８（Ｎ）のアレイ１８を戻り信号の受信用に使用することができる。画像点において始まった反射又は反響のビームのエネルギー波形は、ある時間遅れの後に各変換器素子に達する、この時間遅れは、画像点から変換器素子までの距離を媒体内の信号の波形の仮定一定速度で割った値と等しい。送信モードと同様に、この時間遅れは各変換器素子について異なる。受信している各変換器素子について、経路長のこの相違は、所与の深さに対する特定の画像点から各受信器への反射エネルギーを収束させることにより補償しなければならない。各受信している素子における遅れは素子からアレイ中心まで計った距離と、アレイに直角に計った観察角度方向との関数である。超音波においては、各変換器により作られた音響パルスは広帯域信号でないことに注意すべきであり、かつ大きさと位相の両者の項で表されるべきである。
【００１０】
ビームの形成と収束の運転は、全ての変換器において観察されるように散乱した波形の和を作ることが含まれるが、この和において、波形は、和の位相、振幅において現れるので異なった遅れとならざるを得ない。従って、各チャンネルに異なった遅れを与えかつこの遅れを時間とともに変えることのできるビーム形成回路が必要である。与えられた方向に沿って深部組織から反響が戻るので、受信用アレイはその焦点を深度により連続的に変える。この過程が動的焦点合せとして知られる。
【００１１】
図２Ａ−２Ｃは、３種の別な通常の撮像用又はビーム焦点合せ用の技術の図式的なブロック図を示す。音響レンズ５１を使用するプログラム不可能な物理レンズシステム５０が図２Ａに示される。一方、リアルタイムで時間遅れ及び位相遅れ焦点合せ機能を行うために、組み合わせられた信号処理用電子回路が使用される動的焦点合せ用のシステムが図２Ｂ及び２Ｃにそれぞれ示される。図２Ｂは時間遅延素子５３を使用する時間遅れシステム
５２を示し、図２Ｃは位相遅延素子５５を使用する位相遅延システム５４を示す。
【００１２】
図２Ｂ及び２Ｃのレンズなしシステムにおいては、画像を形成するために時間遅れを与えかつフィールドの点からの入射エネルギーの焦点合せを行うために、各が受信している変換器と組み合わせられて処理チャンネルを定めている信号処理素子５３、５５が必要である。これのため、各処理チャンネルに異なった遅れを与え、更にこの遅れを時間により変えることのできるビーム形成回路が必要である。予定された方向に沿って、反響が変換器素子のアレイから離れた距離から戻るので、受信用アレイは動的な焦点合せを行うためにその焦点を連続的に深さを変化させる。
【００１３】
受信されたビームが形成された後は通常の方法でデジタル化される。各受信パルスのデジタル表現は、ビームにより形成される方位における範囲の関数としてフィールド点から戻ってくる超音波エネルギーの散乱した断面に対応したタイムシーケンスである。連続したパルスは異なった方向を指し−４５゜から＋４５゜の視野をカバーする。あるシステムにおいては、（持続的な重み付けと呼ばれる）同じ点の連続した観測からのデータの平均時間が、画質の改善のために使用される。
【００１４】
例えば、２−５MHz の周波数範囲で作動している超音波撮像システムにおいては、希望の正確な経路の補償のために、サブミリセコンドの時間的分解能を１０ないし２０μsまで提供できる電子回路が必要である。図２Ｂに示されるように、遅延線は、レンズなし超音波システムにおいて動的な焦点合せに必要な時間遅延機能に本質的に適合する。
【００１５】
より特別には、作動周波数５MHz でかつ半波長中心上の１２８個の変換器素子のアレイを有する例示的な超音波撮像システムにおいては、直線的な遅延設備は、適切な遅延を設定するために、２５nsの分解能でプログラム可能なクロック周期を有する４８０段階の遅延線、又はプログラム可能な４８０対１の時間選択スイッチと関連して４０MHz でクロックされる４８０段階タップ付き遅延線のいずれかを含むことを各処理チャンネル／変換器阻止に要求する。これら通常の技術と組み合った二つの問題がある。第１は、簡単な可変速度クロック発生器が今日まで開発されていない。第２は、Ｎ段階のタップ付き遅延線に対して、選定された回路と組み合わせられた面積がＮ２に比例し、従ってかかる回路は集積されたタップ構成を実現するためには大きなチップ面積を必要とする。
【００１６】
通常の方法の制御回路の作成に伴う困難と複雑性とのために、わずかな時間遅延構造が１個のマイクロチップ上で一体化されただけで、従って多素子の動的ビーム形成機能を実行するためには多数のチップが要求されるであろう。これらの理由で、従来技術の超音波撮像システムで直截的な時間遅延設備を使用したものはない。代わりに、平面波混合近似が使用される。この近似方法においては、総遅延発生は２部分に分離される。所要の密な遅延時間を近似させるためにアナログ平面波混合技術が使われ、粗い遅延時間を達成するために粗い間隔の遅延線が使用される。
【００１７】
平面波近似によれば、密な遅延は、各変換器素子の受信した波と局所発振器と異なった位相を重ね、即ち各処理チャンネルにおいて移動したアナログ位相を作ることにより、各受信処理チャンネルの受信したＡＣ波の位相を変えることにより達成することができる。特に、式
Ωｎ(t)＝ω(Tｎ’(t)-Tｎ’(t))を満足するΩｎ が選ばれたとき、cos(ω０+Ωｎ(t))形式の適正な位相角を有する局所発振器の選定により、Tｎ(t)は理想的な補償遅延であり、Tｎ’(t) は Tn の粗く数量化された近似である。ミキサーの出力が Tｎ’ だけ遅延されたときは、これの中間周波数（ＩＦ）サイドバンドの一つの位相が、すべての処理チャンネルにの中の位相のコヒレンスを提供する。
【００１８】
上述の技術の通常の導入においては、粗い間隔で直列に接続された遅延線の任意のタップに任意の受信した逓降変換ミキサー出力を接続するタップ選択が使用される。タップ選択は、本質的に、多位置スイッチであり、これは多数の出力線の一つにその入力を接続する。遅延線の各タップごとに１個の出力線が与えられる。このため、各ミキサー出力を、遅延線の粗い間隔のタップに接続でき、そして全てのタップ出力がコヒレントに合算される。しかし、例示の５MHz の演算について、上述のような単一ミキサー配列が使用された場合は、１ms より小さい遅延分解能を有する遅延線が必要である。
【００１９】
まとめると、ここに説明された通常の技術は、中間周波数を出力するように局所発振器周波数の選定により発振器出力と受信信号とをヘテロダインする。次いで、この変換された信号が別のミキサーに加えられる。第２の発振器の適切な位相角を選定することにより、第２のヘテロダインにより作られた中間周波数の波の位相が制御される。次いで、第２のミキサーの出力が、タップ選択により、各方向に沿った焦点スキャン中に遅延線の粗い間隔のタップの一つ、又は数個に接続される。
【００２０】
上述の近似技術は、幾分か焦点の外れた画像を与え、その画像がアナログ式のミキサー及びＲＣネットワークのような入手の容易な技術の利用により経済的に実現可能な方法であることにより使用される。具合の悪いことに、ミキサー近似法は理想的に焦点の合わせられた（完全遅延）場合と比較して画像のミスレジストレーションエラー及び信号の損失を生ずる。
【００２１】
現在の超音波システムは、機能するために多くの複雑な信号処理回路を必要とする。例えば、動的なビーム形成には何百もの遅延及び加算回路が必要である。また、カラーフロー画像において２次元的な深さ及びドップラー情報を提供するためにパルス式又は連続式のドップラープロセッサーが必要である。これらのアプリケーションの各は、１００００ＭＯＰＳ（毎秒１００万回の演算）以上の実行を必要とする。最新のＣＭＯＳチップでもチップ当たり数百ＭＯＰＳしかできず、しかも各チップが数ワットの電力を必要とする。従って、通常の実行装置を有する超音波機械は数百のチップを必要とし、かつ何百ワットもの電力を消費する。その結果、通常のシステムは、標準の大型のラック取付け型キャビネット内に設置される。
【００２２】
通常の超音波システムの別の欠点は、スキャンヘッドを処理及び表示ユニットに接続するケーブルが極めて高性能であることが要求され、従って高価であることである。全てのビーム形成回路がコンソール内に置かれるため、超音波変換器からの低レベル電気信号の全てを、スキャンヘッドから処理回路に結合させねばならない。信号はかかる低レベルのものであるため、極めてノイズ、混信及び損失に敏感である。変換器が１２８個の典型的な変換器の変換器アレイでは、スキャンヘッドと処理及び表示コンソールとの間のケーブルは、１２８個の低ノイズ、低クロストーク、及び低損失の同軸ケーブルを必要とする。かかるケーブルは高価な材料であるかつ組み立て時間の費用が大きく、従って非常に費用がかさむ。
【発明の概要】
【００２３】
本発明は、携帯式の超音波撮像システム及び方法に向けられる。本発明の撮像システムは、ケーブルにより携帯式の処理回路に接続された手持ち式スキャンヘッドを備える。スキャンヘッドはハウジングを備え、これは、撮像する対象領域に超音波信号を送信する超音波変換器のアレイを収容し、対象領域からの反射超音波信号を受信し、更に受信した超音波信号を電気信号に変換する。スキャンヘッドのハウジングは、本発明の撮像システムに使用されるビーム形成回路も備え、これが超音波変換器からの電気信号を対象領域の電気的表現に転換する。対象領域の電気的表現は、システムケーブルを経てインターフェース上を処理及び表示回路に送られ、電気的表現を使用して対象領域の画像を作る。
【発明を実施するための形態】
【００２４】
１実施例においは、携帯式の処理回路はラップトップ型コンピューターの形式で導入され、これは、一体式のキーボード、画像データ転換用のＰＣＭＣＩＡ標準のモデムカード、及びアクティブマトリックスＬＣＤにようなフリップトップのフラットパネル表示装置を備える。ラップトップ型コンピューター、従って全システムは、小型軽量の電池により電力を供給される。スキャンヘッド、ケーブル及びコンピューターを含んだ全システムは、非常に軽量かつ携帯可能である。システムの総重量は４.５３kg（１０ポンド）を越さないことが好ましい。スキャンヘッドの内部には、スキャンヘッドの電子回路を外部の高周波源による干渉から遮断するためにファラディシールドを備えることができる。
【００２５】
１実施例においては、システムは、スキャンヘッドとラップトップコンピューターとの間にインターフェースユニットも備える。システムケーブルは、コンピューターに直接接続される代わりにインターフェースユニットに接続される。別のケーブルがインターフェースユをコンピューターに接続する。インターフェースユニットは、コンピューターで行われない制御及び信号／データ処理機能を行う。こにより、コンピューターのおける全処理負荷を小さくする。
【００２６】
別の実施例においては、陰極線管（ＣＲＴ）表示装置上に高画質の画像が表示される。この実施例では、スキャンヘッドからの信号は、ケーブルを経てパソコン又はラップトップコンピューターのようなプロセッサーに送られる。これらコンピューターはＣＲＴ表示装置にインターフェースされる。スキャンヘッドからの信号はプロセッサーで受信され、このプロセッサーが信号を処理し、適切な表示信号を作り、これをＣＲＴに送る。
【００２７】
スキャンヘッドに本発明の超音波撮像システムの機能を導入できるように、超音波変換器と組み合わせられた信号処理回路の多くは小さいＣＭＯＳチップ上に集積される。例えば、受信された超音波信号に個別の遅延を導入するために使用されるビーム形成回路は６４個の素子のアレイにつき１個のチップで導入することができる。従って１２８素子システムに対しては２個のチップが使われる。変換器駆動用パルスを作るために使用されるパルス同期回路は１チップに導入できる。更に、送信モードにおいて変換器を駆動させるために使用される高電圧ドラーバー回路及び受信モードにおいて変換器からの電気信号を適切な状態にするために使用される前置増幅器と利得制御回路とは、１個のチップ上で集積させることができる。また、変換器からの信号を選択するための乗算回路及びその他の同様な制御回路も１個のチップ上に形成することができる。
【００２８】
本発明の好ましい１実施例においては、スキャンヘッド内の信号処理回路は低電力高速ＣＭＯＳ技術で導入される。集積回路は通常の回路よりも低い電圧で作動するようにできる。その結果、集積回路における電力消費、従ってこれにより生ずる熱の影響は、通常の回路のものよりかなり小さい。１実施例においては、スキャンヘッドの総電力消費は２ワット以下である。これにより、スキャンヘッドの温度を４１℃以下に維持することができる。かかる低い電力消費及び温度のため、熱の影響による性能のいかなる劣化もなしにスキャンヘッドハウジングの比較的小さい容積の中に諸回路を設けることができる。検査を受ける患者もまた有害な熱の影響を受けない。更に、システムが比較的小電力しか要求しないため、データ処理及び表示ユニット内に置かれた電池でこれに給電することができる。
【００２９】
上述のように、超音波システムにおいては、典型的に、個々の遅延が各個々に送信された超音波パルス内に導入され、また受信された反射超音波エネルギーを示す各変換器からの各信号内に導入される。これら個々の遅延は、対象領域の画像が適正に焦点合わせされることを確保するために使用される。
【００３０】
各変換器素子に導入された遅延の形式又はパターンはアレイの形状及び希望領域のスキャンパターンにより影響を受ける。例えば、同調式アレイにおいては、湾曲した領域の適正に焦点を合わせられた画像を作るために、異なった個々のビーム方向変更用の遅延が走査線ごとに各パルス及び／又は各戻り信号に導入される。
【００３１】
線形又は湾曲線形のアレイは、典型的に平坦であるか又は曲げられる。このアレイは、遅延の一様なパターンが全ての変換器に導入される線形スキャンニングを行うために使用される。遅延は各スキャンラインについて同じである。湾曲アレイは各走査線に対して異なった遅延のパターンを持つ。本発明は、台形領域のスキャンを行うこともできる。
【００３２】
１実施例においては、線形アレイがサブアパチュア法で使用される。例えば、この実施例では、変換器アレイは直線状に配列された１９２個の隣接した変換器を含むことができる。サブアパチュアスキャンニング中に変換器の小部分だけ、例えば６４個が、信号の作成及び受信に使用される。線形アレイの両端の変換器は同調アレイスキャンニング法を行うために使用され、台形状スキャンニングの全領域の両端において湾曲画像領域を作る。アレイの端部では同調アレイ法が使用されるので、必然的に各個々の走査線について異なった遅延ンパターンが導入される。同調アレイ部分の間では、線形スキャンニングが使用される。従って、処理のこの線形スキャンニング部分においては、全ての走査線に対して１組の遅延が使われる。そこで、本発明の台形スキャンニングの実施例は、領域の両端の同調アレイスキャンニングと領域中央部の線形スキャンニングとの組合せを含む。
【００３３】
典型的な超音波撮像システムにおいては、正確な信号経路の補償を与えるために、サブマイクロ秒の分解能で１０−２０μs までの遅延を提供できる電子回路が要求される。好ましい１実施例においては、小さい分解能を持ったこの広範囲の遅延は、ＣＣＤ技術を使った２段階型のプログラム可能なタップ付き遅延線により提供される。第１段階は密な遅延を導き、第２段階は粗い遅延を導く。遅延はタッピングクロック周波数により制御され、密な遅延は粗い遅延より高いクロック周波数により制御される。１実施例においては、密な遅延クロック周波数は超音波信号の周波数の８倍に設定され、粗い遅延のクロック周波数は密な遅延クロック周波数の１／１０に設定される。クロック周波数は、撮像の深さを変えるために超音波信号周波数を変えることを容易にするように別々に制御することが可能である。
【００３４】
かかる装置は、同時係属出願のアリス・エム・チェンによる１９９５年６月２９日付け米国出願０８／４９６９１５号「超音波システムにおける使用のための集積されたビーム形成用及び焦点合せ用回路」、及び同時係属出願のアリス・エム・チェンによる同日付け米国出願０８／４９６４６３号「集積された遅延処理回路」において説明される。これら特許出願はいずれも参考文献としてここに組み入れられる。
【００３５】
１実施例においては、超音波信号の周波数は、変動している深さにおける撮像を許すように可変である。これは、変換器信号駆動周波数を内部的又は外部的に調整することにより達成できる。あるいは、周波数のより広い変動について、本発明のシステムは、異なった周波数で作動するアレイを有する異なったスキャンヘッドに順応する。この場合も、本発明のスキャンヘッドは、希望の作動周波数に基づいてアレイを容易に変更することができる。
【００３６】
本発明の別の実施例では、遅延処理回路はプログラム可能な入力サンプリング選択回路のある１個のＣＣＤ遅延線を利用する。プログラム可能な入力サンプリング選択回路は、不均一にサンプルされた撮像信号をプログラム可能な遅延線にロードして所要の可変遅延を提供することを許す。
【００３７】
この実施例では、各遅延処理回路は、プログラム可能な入力サンプリング回路及びプログラム遅延ユニットを備える。使用者が特定した選択パターンにより、プログラム可能なサンプリング回路が連続時間型の入力波形を離散時間型のアナログサンプル入力に変換する。後者は均一間隔又は不均一間隔とすることができ、そしてプログラム可能な遅延ユニットにロードされる。各選定されサンプルされたデータにプログラム可能な遅延を提供するために制御回路が設けられる。焦点の合わせられた画像を作るため、遅延ユニットの各からのサンプルされ遅延されたデータを加算する加算回路が組み入れられる。
【００３８】
１実施例においては、各サンプルの遅延を制御するために使用される制御回路は、カウンター及びシフトレジスター又はメモリー回路となし得る記憶回路を備える。シフトレジスターはＣＣＤ技術又はその他の論理回路技術を使って形成することができる。各走査線が作られるより前に、記憶回路には、走査線に沿った各画像点について使用される遅延を定める一連のデータ値がロードされる。サンプリング回路の制御下で、カウンター出力は、１度に１個ずつ、シフトレジスターに記憶された値と比較される。信号から得られたサンプルにおいて適合した値が得られる。そこで、記憶回路（シフトレジスター）に適切な値を記憶させることによりサンプル遅延を制御することができる。
【００３９】
１実施例においては、シフトレジスターは、サンプルについて予定された遅延に応じたプログラム可能な遅延線の適切な段階にアドレスする。好ましくは、この遅延のタップ値は、上述のようにサンプリング遅延を与えるために使用される対応値を有するデータビットの連鎖として記憶される。１実施例では、２個の値が１個のデータワードについて組み合わせられる。このデータワードは、遅延線におけるサンプル遅延部分として３個、遅延タップ部分について６個の計９個のデータビットを持つ。従って、シフトレジスターは５１２段階９ビットのシフトレジスターである。あるいは４ビットをサンプル遅延選択、７ビットを遅延タップ選択に使用でき、結局、５１２段階１１ビットのシフトレジスターが使用される。
【００４０】
別の実施例においては、９ビットデータワードが、データをより効果的に記憶できるように圧縮される。この実施例においては、各個々の遅延を記憶する代わりに隣接焦点間の遅延の差が記憶される。各第１の差は、実際の絶対遅延値を記憶するより少ないビットしか必要としない。別の実施例では、第２の差、即ち、隣接した第１の差の間の差が各レジスター位置に記憶される。これは数ビットしか要求しない。各遅延を処理するために、本発明のプロセッサーは各差を読みだしてこれを積分して実際の遅延値を作る。これは、遅延線のサンプリング及びタッピングの両者の制御に使用される。第１の差の実施例においては、積分するために単純な加算段階が使用される。第２の差の記憶の場合は、２段階加算器が使用される。
【００４１】
本発明の１実施例においては、サブアパチュアスキャンニングと呼ばれる処理が導入される。この処理の下で、処理回路の総数が変換器素子数より少数であるように処理回路が変換器に割り当てられる。例えば、アレイは１２８個の変換器素子を含み得るが処理回路は６４個に過ぎない。この実施例では、乗算処理が行われ、これにより１２８個の変換器の一部分のみが使用され、即ち、「サブアパチュア」が一度に使用される。乗算回路は信号を作動変換器から処理回路に向けるために使用される。１実施例では、６４個の変換器が一度に使用され、これらには処理回路の６４チャンネルが使われる。６４個の変換器の第１のグループについて画像データが得られた後に変換器の次のグループが作動させられ、より多くのデータを収集する。典型的に、６４素子の続いたグループが１素子上を滑り、重なっているサブアパチュアスキャンニング領域が得られるスライディングスキャンニング過程が使用される。サブアパチュアスキャンニング中に、画像のクラッター、即ちアレイ応答の主ローブではなくて副ローブを通って画像におけるエネルギーを減らすために
、空間ウインドウ処理が使用される。動的に変動する空間ウインドウ又は切捨て式の非変化空間ウインドウのいずれも使用できる。しかし、切捨て式ウインドウは導入がより容易であることが見いだされている。
【００４２】
この実施例においては、作動素子の各グループについての遅延を設定するために、線形スキャンニングモードでは、素子の組について遅延の同じ組がメモリーにダウンロードされる。サブアパチュアが続くグループに移動すると、個々の遅延を表しているデジタルワードが効果的にメモリーを通ってまわされ、各処理チャンネルのメモリー及び制御回路を制御する。即ち、素子の第１のグループについては、番号１−６４の遅延の組が処理チャンネル１−６４にロードされる。次の組については、遅延の組１−６４は処理チャンネル２−６４，１にロードされる。次の組に対しては、遅延の組１−６４は処理チャンネル３−６４，１−２にロードされる。以下同様である。遅延データのこの循環型乗算は、全ての遅延の記憶に要するメモリー量を大きく減らすため、本発明の有効性を強化する。必要なハードウエアの量もまた減らされる。
【００４３】
別の好ましい実施例では、要求される分解能において所要の遅延を提供するために、２重段階遅延線の代わりに適応ビーム形成回路が使用される。適応ビーム形成回路技術においては、フィードバック回路が、タップ付き遅延線からの合算された受信信号を感知し修正信号を作る。修正信号は、ビーム形成回路における個々の乗算器の重みを制御し、合算された信号を調整し、画像からクラッター及び干渉の影響を無くす。
【００４４】
上述のように、ビーム形成回路が超音波変換器からの信号を収束させ加算した後に、合算された信号がシステムケーブル上を撮像システムのデータ処理及び表示サブシステムに送られる。データ処理システムは、種々ある中で、復調、ログ比較、及び受信した超音波信号の極座標を、表示のような更なる処理に適した長方形座標に転換するためのスキャン変換回路を備える。本発明のスキャン変換過程はより高品質の画像を提供しかつ必要な回路は従来システムよりもより簡単である。
【００４５】
通常システムのスキャン変換の際は、（ｘ，ｙ）座標システム上の各点の値は、単純な線形補間法により極（ｒ，θ）アレイ上の４個の最寄りの値から計算される。これは、（ｘ，ｙ）横断パターンを作る有限状態機械（finate state machine)、（ｒ，θ）サンプルデータを保持する２方向式シフトレジスター、及び多数のデジタル論理回路及びメモリーユニットの使用により達成される。最後のものは、（ｘ，ｙ）データ点が非同期で受信されるので各（Ｘ，Ｙ）点について処理を制御して補間のために（ｒ，θ）データの正確なサンプルが正確な時間に到着することを確保するものである。
【００４６】
本発明においては、ハードウエアの複雑性と費用とは、（ｘ、ｙ）格子横断パスを自然の順序で、即ち（ｒ，θ）サンプルが獲得されたときの順序を使って確実に作るための数論的なスキームの使用により減らされる。この方法は、実際の医学的データが不自然な画像再構築スキームに強制されないように考えられたアレイ横断を許すので、実際の医学的データに大きい融通性とより良好な忠実度を提供する。本発明のこの方法は大きな融通性を提供し、（ｘ、ｙ）アレイを通る複数の有効経路を可能とする。その結果、異なった超音波スキャン周波数、従って撮像経路を取れる大きな利点が得られる。
【００４７】
画像データがスキャン変換された後に、その最終の意図された表現のフォーマットに従って後処理される。例えば、データを表示の提供のためにデジタル化し又はフォーマットすることができる。あるいは、（ｘ，ｙ）データ値を、モデム又はその他の公知の通信手段により遠隔地にデータを送れるようにデータを圧縮するビデオ圧縮サブシステムに与えることができる。
【００４８】
本発明の超音波撮像システムはパルス式ドップラー処理サブシステムを備えることにより動いている対象を画像化も許す。ビーム形成回路からのデータは、動いている目標の画像化に使用されるデータを作るためにパルス式ドップラープロセッサーに送られる。例えば、パルス式ドップラープロセッサーは組織を通って流れている血液のカラーフーマップ像を作るために使うことができる。
【００４９】
別の好ましい実施例においては、データ処理と表示装置を１個の小さい電池作動式のユニットとすることができる。これは手持ち式、あるいは使用者又は使用者のポケット内に取り付けることができる。これが、本発明の手持ち式スキャンヘッドに関連して、本発明の超音波システムを完全な携帯式にする。
【００５０】
本発明の超音波撮像システムは、従来の通常のシステムに勝るいくつかの利点を持つ。信号処理回路の多くを小さいチップ上に集積し、信号処理をスキャンヘッドで行うことができる。変換器を処理回路の近傍に置けるため、信号の損失が相当に減らされる。これにより、高分解能高画質に関するシステム性能の大きな改善が得られる。また、信号の加算もスキャンヘッド内で行われるため、画像信号をデータ処理回路に送るには、１個又は非常に少数のケーブル導線しか必要でない。必要なケーブルは、通常のシステムにおいて使用されるものより複雑さと費用とがはるかに小さい。
【００５１】
本発明の撮像システムの携帯性も非常に重要な支援である。上述のように、本システムは、小さい手持ちのスキャンヘッド、小さいケーブル及び一体化された液晶又はその他の平坦なパネル表示装置及びキーボードを有するラップトップ型コンピューター又は手持ちコンピューターのような可般式のデータ処理及び表示ユニトを備える。これは電池駆動とすることもでき、従って遠隔地において直接的な注意を要する人に迅速な診断評価を行うことが容易にできる。本発明のビデオデータ圧縮を使用することにより、遠隔地で集められた画像データを、評価のために、モデム又は無線セルラーリンク又はその他の公知の手段により病院に送ることができる。次いで、処置の指示を操作者に送り返し、患者は直ちに処置を受けることができる。
【００５２】
本発明の別の好ましい実施例は、２次元の変換器アレイ装置用の上述の回路及び方法を備える。この変換器装置は、２次元における焦点合わせを提供し、かつ例えば複数線形アレイの列の間の粗い間隙を使用できる。
【００５３】
本発明の別の好ましい実施例は、電気式聴診器における超音波変換器装置の使用を含む。このシステムは、使用者への音響情報並びに超音波撮像能力の両者を提供する。
【００５４】
本発明の別の好ましい実施例は、皮膚へのパッチにおける超音波変換器装置の使用を含む。これは、患者の肋骨の間に送信し受信するように変換器装置を置くことにより心臓の監視用に使用できる。
【００５５】
本発明の別の好ましい実施例は、上述の処理及び制御回路を超音波式の体内用プローブ又は撮像カテーテルの端末部に組み入れる。これは、診断及び処置の両者に有用な、より柔軟でかつ費用の少ない撮像プローブを提供する。
【００５６】
本発明の以上の及びその他の目的、特徴及び利点は付属図面に示された本発明の好ましい実施例を参照した以下のより特別な説明から明らかとなるであろう。図面においては、全図面を通じて同様な番号は同じ部品を指す。図面は尺度にはこだわらず、逆に本発明の原理を図解する点に力点が置かれる。
【００５７】
発明の詳細な説明
図３は、本発明の超音波撮像システム１０の図式的な図である。このシステムは、ラップトップ型コンピューターとなし得る携帯式のデータ処理及び表示ユニット１４に組み合わせられた手持ち型のスキャンヘッド１２を備える。あるいは、データ処理及び表示ユニット１４は、超音波画像を表示するために陰極線管（ＣＲＴ）に接続されたパソコン又はその他のコンピューターを含むことができる。データ処理表示ユニット１４は、使用者による手持ち又は装着又は持ち運びに十分に小さい小型、軽量の一体式ユニットとすることもできる。手持ち式表示ユニットは体積が１０００cm３以下、好ましくは５００cm３ 以下である。図３は外部式のスキャンヘッドを示すが、本発明のスキャンヘッドは内部撮像のために管腔を通じて身体内に差し込めるようにされた内部スキャンヘッドとすることもできる。例えば、ヘッドを心臓撮像に使用される食道超越式プローブ（transesophogealprobe）とすることができる。
【００５８】
スキャンヘッド１２はケーブル１６によりデータ処理器１４に接続される。別の実施例においては、システム１０は、スキャンヘッド１２とデータ処理表示ユニット１４との間に組み合わせられたインターフェースユニット１３（想像線で図示）を備える。インターフェースユニット１３は、制御装置及びデジタル信号処理器（ＤＳＰ）を有する処理回路を有することが好ましい。インターフェースユニット１３は、所要の信号処理作業を行い、デジタル処理ユニット１４及び／又はスキャンヘッド１２に信号出力を与える。
【００５９】
手持ち式ハウジング１２は変換器部分１５Ａとハンドル部分１５Ｂとを備える。変換器部分１５Ａは温度４１℃以下に維持され、患者の皮膚と接触するハウジングの部分がこの温度を越えることはない。ハンドル部分１５Ｂは、より高い第２の温度、好ましくは５０℃を越えない。手持ち式スキャンヘッドは、体積が１０００cm３以下、好ましくは５００cm３ 以下であり、その長軸に沿った長さは２０cm 以下である。
【００６０】
図４は、本発明の超音波撮像システム１０の１実施例の図式的な機能ブロック図である。図４に示されるように、スキャンヘッド１２は超音波変換器のアレイ１８を備え、これが人体組織のある領域のような対象領域又は撮像目標１１内に超音波信号を送り、撮像目標から帰って来た反射超音波信号を受信する。スキャンヘッド１２は、変換器ドライブ回路２０及びパルス同期回路２２も備える。パルス同期装置２２は正確なタイミングで遅延された一連のパルスをドライバー２０の高電圧ドライバー回路に送る。ドライバー２０は、各パルスを受けたときに、高電圧ドライバー回路が作動して高電圧ドライブ信号を変換器アレイ１８内の各変換器に送り、変換器を作動させて撮像目標１１内に超音波信号を送る。
【００６１】
撮像目標１１により反射された超音波の反響はアレイ１８内の超音波変換器により検出される。各変換器は、受け取った超音波信号を対応した電気信号に変換し前置増幅回路２４及び時間ゲイン変更制御（ＴＧＣ）回路２５に送る。プリアンプ回路２４は、変換器アレイ１８からの電気信号のレベルを次段の処理に適したレベルに設定し、ＴＧＣ回路２５は音響パルスが人体組織を貫通したときの減衰を補償するために使用され、更に線画像を作るようにビーム形成回路２６（後述）を駆動する。調整された電気信号はビーム形成回路２６に送られ、この回路は、正確な画像を作れるように信号を動的に収束させるために、受信した信号の各に適切な異なった遅延を与える。ビーム形成回路２６により遅延された信号は加算され一つの信号を作り、これはケーブル１６を通ってデータ処理表示ユニット１４に送られる。ビーム形成回路２６、及び受信信号とパルス同期装置２２により作られたパルスとに異なった遅延を与えるために使用される遅延回路が以下詳細に説明されるであろう。
【００６２】
好ましい１実施例においては、動的に焦点合わせをされ加算された信号がこの加算された信号をデジタル化するＡ／Ｄコンバーター２７に送られる。次いで、デジタル化された
信号データは、Ａ／Ｄ２７からケーブル１６を経てバッファーメモリー２９及び３１に送られる。Ａ／Ｄコンバーター２７は、アナログ信号がケーブル１６を通って直接送られる別の実施例では使われないことに注意すべきである。Ａ／Ｄコンバーター２７は、以下の図面では簡単化のため省かれる。
【００６３】
バッファーメモリー３１からのデータは、表示及びログ圧縮回路４０Ａを経てデータ処理ユニット１４内のスキャン変換回路２８に送られる。スキャン変換回路２８は、ビーム形成回路２６からのデジタル信号データを極座標（ｒ，θ）から長方形座標（ｘ，ｙ）に変換する。変換した後で、長方形座標データは後信号処理段階３０に送られ、ここで表示装置３２での表示のため及び／又はビデオ圧縮回路３４で圧縮するためにフォーマットされる。ビデオ圧縮回路３４は後で詳細に説明されるであろう。
【００６４】
デジタル信号データが、バッファーメモリー２９からデータ処理ユニット１４内のパルス式又は連続式のドップラープロセッサー３６に送られる。パルス式又は連続式のドップラープロセッサー３６は血流のような動いている目標組織１１の撮像に使用されるデータを作成する。パルス式ドップラー処理による好ましい実施例においては、カラーのフローマップが作られる。パルス式ドップラープロセッサー３６はその処理されたデータをスキャン変換回路２８に送り、ここでデータの極座標が表示又はビデオ圧縮に適した長方形座標に変えられる。
【００６５】
好ましくはマイクロプロセッサー３８の形式の制御回路が、超音波撮像システム１０の作動を制御する。制御回路３８は、メモリー４２と制御線３３とを経てパルス式同期装置２２及びビーム形成回路２６の両者に誘導される異なった遅延を制御する。１実施例においては、以下詳細に説明されるプログラム可能なタップ付きＣＣＤ遅延線により誘導される。遅延線はメモリー４２に記憶されたデータについて述べられるようなタップ付きとされる。マイクロプロセッサー３８が、メモリー４２からの精粗の遅延線タップデータの、パルス式同期装置２２とビーム形成回路２６との両者へのダウンロードを制御する。別の実施例では、遅延は遅延処理回路により制御される。この回路は以下詳細に説明されるようにプログラム可能な遅延ユニットに結合されたプログラム可能な入力サンプリング回路を備える。
【００６６】
マイクロプロセッサー３８は、パルス式ドップラープロセッサー３６及びスキャン変換回路２８により使用されるデータを記憶するメモリー４０も制御する。メモリー４０及び４２を１個のメモリーとし、あるいは複数のメモリー回路となし得ることが理解されるであろう。マイクロプロセッサー３８は、後信号処理回路３０とビデオ圧縮回路３４とをインターフェースし、これらの個々の機能を制御する。以下詳細に説明されるように、ビデオ圧縮回路３４は、データを圧縮して通信回路を介して表示及び解析用の遠隔のステーションに画像データの送信ができるようにする。通信チャンネルはモデム又は無線セルラー通信チャンネル又はその他の公知の通信手段とすることができる。
【００６７】
本発明の携帯式の超音波撮像システム１０は、好ましくは電池４４により電力を供給することができる。電池４４の生の電池電圧が調整された電力供給装置４６を駆動し、この装置が、スキャンヘッド１２内に置かれたサブシステムを含んだ撮像システム１０の総てのサブシステムの調整された電力を与える。スキャンヘッドへの電力はケーブル１６を通ってデータ処理表示ユニット１４から与えられる。
【００６８】
図５は、本発明の超音波撮像システム１０に使用されるスキャンヘッド１２の１実施例の詳細な図式的機能ブロック図である。上述のように、スキャンヘッド１２は、図３に１８−（１）、１８−（２）、・・・・・・、１８−（Ｎ）として記された超音波変換器のアレイを備える。ここにＮはアレイの変換器の総数であり、典型的には１２８である。各
変換器１８（１）−１８（Ｎ）は、それぞれ処理チャンネル１７（１）−１７（Ｎ）と組み合わせられる。
【００６９】
各処理チャンネル１７（１）−１７（Ｎ）は、それぞれパルス同期装置２２（１）−２２（Ｎ）を備え、これらはそれぞれ高電圧ドライバー回路２０（１）−２０（Ｎ）にタイミングを合せた作動用パルスを提供し、一方これらドライバー回路は送信モードにおいてそれぞれの変換器１８（１）−１８（Ｎ）に駆動信号を提供する。各処理チャンネル１７（１）−１７（Ｎ）もそれぞれ瀘波された前置増幅回路２４（１）−２４（Ｎ）を備え、これら回路は、受信モードにおいて変換器１８（１）−１８（Ｎ）からの信号を適切な電位に増幅しかつクランプする電圧クランプ回路も備える。時間変更利得制御回路（ＴＧＣ）２５（１）−２５（Ｎ）が信号のレベルを制御し、ビーム形成回路２６（１）−２６（Ｎ）が後で詳細に説明されるように各信号に異なった遅延を導入することにより信号の動的な焦点合せを行う。ビーム形成回路２６（１）−２６（Ｎ）からの出力は加算ノード１９において加算され、最終的な焦点合せをされた信号を作る。この信号は、後続処理のために、ケーブル１６を通してデータ処理表示ユニット１４に送られる。
【００７０】
本発明においては、ビーム形成及び収束回路２６の１実施例は、これを１個のマイクロチップ上で集積でき、更に遅延線にタップされたカスケード型の電荷結合素子（ＣＣＤ）を利用し個別の粗及び密の遅れを提供し密な時間分解能で広範囲の遅延を得ることができる。本発明のビーム形成システムのこの実施例は、ここでは電荷領域処理（ＣＤＰ）と呼び、これは複数の処理回路を有し、これらは、受信モードにおいては、焦点の合せられた画像を作るために目標対象からの反射超音波エネルギーとして受け取った画像波形に応答して信号を遅延させる。送信モードにおいては、処理回路は、信号が焦点の合せられたビームを作るように信号を差別的に遅延させ、変換器１８（１）−１８（Ｎ）のアレイ１８により対象目標に超音波エネルギーとして送る。
【００７１】
処理回路の各は多数の遅延ユニットを有する第１の遅延線を備え、この遅延ユニットは、受信モードにおいては、画像波形を受け取りこれを電荷パケットのようなサンプルされたデータに変換する。送信モードにおいては、画像波形又は撮像用信号の密な遅延分解能を受け入れるため、選択制御回路は、選定された第１の時間遅延に相当するように、第１の遅延線の選択された第１の遅延ユニットからのサンプルデータを読み取るように作動できる。複数の遅延ユニットを有する第２の遅延線は、選定された第１の遅延ユニットからのサンプルデータを検知するように作動できる。制御回路は、更に、画像波形又は撮像用信号の粗の遅延分解能を受け入れるため、選定された第２の時間遅れに相当するように、前記第２の遅延線の選択された第２の遅延ユニットからのサンプルデータを読み取るように作動できる。
【００７２】
受信モードにおいては、焦点合せをされた画像を作るために各処理回路の選定された第２の遅延ユニットの各からのサンプルデータを加算するように加算回路が設けられる。送信モードにおいては、各処理回路の選定された第２の遅延ユニットからのサンプルデータを焦点合せされた方向性ビームを再現する信号に変換するために出力回路が設けられる。
【００７３】
ビーム形成及び焦点合せの作業には、総ての変換器素子により観察された波形の合計の形成が含まれる。しかし、この合計においては、波形を差別的に遅らせねばならず、従ってこれらは、全て加算回路１９（図５参照）における位相で到着しなければならない。このため、本発明による各ビーム形成回路２６は各処理チャンネルに異なった時間遅延を与え、更にこの遅延を時間により変動させる。収束された信号を作るような位相で加えられる信号は、次いでデータ処理表示ユニット１４に送られる。
【００７４】
正常なスキャン方向については、アレイの変換器素子１８（Ｋ）が情報を受け取るため
に必要な第１の素子１８（１）に関する差別的な遅延はＫについて卓越して変化し、深さに対して焦点を修正するための時間の関数としての補正は小さい。遅延の全体の制御は極めて密な時間分解能並びに大きな範囲の遅延を含むことができる。しかし、選定されたビーム形成方向に対しては、遅延のこの設定は、方向をほぼ補償するための各チャンネルにおける粗の遅延と、焦点合せ機能と元の粗い修正を洗練させる諸機能を組み合わせる各チャンネルのための密な遅延との組み合わせにより達成される。
【００７５】
図６に機能ブロック図の形式で示されたビーム形成回路２６の好ましい１実施例により、各ビーム形成回路２６は、それぞれ、変換器素子１８（１）−１８（Ｎ）の各について１個ずつ、Ｎ個の並列処理チャンネル１７（１）−１７（Ｎ）のうちの卓越したものに配列される。各ビーム形成回路２６はカスケード式にタップ付きにされた遅延線５６（１）−５６（Ｎ）、５８（１）−５８（Ｎ）を持つ。各回路２６はＴＧＣ回路からの信号を入力として受け取る（図３参照）。各チャンネルの第１の遅延線５６はその受け入れた信号に対する密な時間遅延を提供し、一方、カスケードにされた第２の遅延線５８は粗の時間遅延を提供する。各第１の遅延線は組み合わせられたプログラム可能なタップ選択回路５７（１）−５７（Ｎ）を有し、各粗の遅延線はプログラム可能なタップ選択回路５９（１）−５９（Ｎ）を有つ。これら両者は、以下、更に説明されるであろう。タップ付き選択回路は、タップ位置の関数として遅延時間を変えるように機能する。
【００７６】
回路２６の作動中は、各変換器素子１８の受け取った信号はこれに対応する処理チャンネル１７の入力に連続的に加えられる。各処理チャンネルへの入力信号は、サンプルデータの連鎖に転換され、それぞれの密なタップ付き遅延線５６を通る伝搬を開始する。本発明の好ましい実施例により、密なタップ付き遅延線５６と粗いタップ付き遅延線５８との両者は遅延線にタップされた電荷結合素子（ＣＣＤ）である。例示のプログラム可能なＣＣＤタップ遅延線は、例えば、参考文献としてここに取り込まれたベイノン他の Charge-coupled Dvices and Their Applications、 マグロウヒル（１９８０）に説明される。従って、ＣＣＤ遅延線を使用した処理回路の例示の形態においては、各処理チャンネルへの入力信号は一連の電荷パッケージに転換され、続いて粗及び密の遅延線を通り伝えられる。
【００７７】
システム１０により選択されたタップ位置に依存した予定時間に、遅延されたサンプルが密な遅延線５６の選定されたタップから破壊的又は非破壊的に感知される。遅延サンプルは、一方では、対応している粗い遅延線５８の前端への入力である。その後、選定された遅延サンプルは粗い遅延線を経て伝えられ、そして再び超音波撮像システム１０の作動に従って決められた予定の時間遅延に相当する適正に選択されたタップ位置において破壊的又は非破壊的に感知される。各処理チャンネルの粗い遅延線から感知されたサンプルデータは、加算回路１９により同時に合算されて出力ビームを形成する。
【００７８】
さて、図７を参照すれば、図５及び６のビーム形成回路２６（１）−２６（Ｎ）の、より詳細な機能ブロック図が示される。図示のように、密な遅延線のプログラム可能なタップ選定回路５７（１）−５７（Ｎ）は、各が、それぞれ密なタップ選定回路６０（１）−６０（Ｎ）及び密なタップ選定メモリーユニット６２（１）−６２（Ｎ）を備える。一方、粗い遅延線のプログラム可能なタップ選定回路５９（１）−５９（Ｎ）は、各が、それぞれ粗いタップ選定回路６４（１）−６４（Ｎ）及び粗いタップ選定メモリーユニット６６（１）−６６（Ｎ）を備える。
【００７９】
ビーム形成回路の好ましい実施例によれば、密及び粗の遅延線は異なったクロック速度を持つ。密な遅延線は粗い遅延線より早い速度でクロックされ、従って粗い遅延線よりも微細な遅延時間を与えることができる。例えば、例示の形態においては、各回路２６は４０MHz でクロックされる３２段階の密なタップ付き遅延線、及び２MHz でクロックされる
３２段階の粗いタップ付き遅延線を持つ。このように形成された回路はプログラム可能な２５ns遅延分解能で１６μs までの遅延を提供できる。対照的に、単一の遅延線が使われた場合は、ほぼ６４０段階の遅延を必要とすることが認められるであろう。更に、本発明のビーム形成回路のカスケード式の遅延線の構造により、１５cmまでの深さに対する動的な焦点合せ機能を提供するには、６４段階で５ビット幅の局所メモリーが適切である。しかし、単一の遅延構造が使用された場合は、１２８０段階で６４０ビットの局所メモリーが必要である。
【００８０】
個々のビット形成回路２６の作動中、密な遅延線のタップは、各反響受信時間中にメモリー４２を介してマイクロプロセッサー３８により連続的に変更され（図４参照）、動的な焦点合せを提供する。デジタル復調器の形式の密なタップ選定回路６０及び局所の密なタップ選定メモリー６２は、密な遅延線５６の希望のタップ位置を選定する。例えば、マイクロプロセッサーがメモリー４２に指令してメモリー６２にデータワードをダウンロードさせ、復調のために選定された回路６０に選定されたタップ位置を表すデジタルアドレスを提供する。一方、選定された回路６０は、選定されたタップからデータをサンプリングする。例示の実施例では、３２のタップ位置を与えるために、５ビットのデコーダーが使用される。
【００８１】
粗い遅延線５８のタップ位置は各反響の戻る前に設定され、各方位において方向観察中は変更されない。密な遅延線の作動と同様に、デジタルデコーダー形式の粗いタップ選定回路６４は局所的な粗いタップ選定メモリー６６と関連して使用され、粗い遅延線の希望のタップ位置を選定する。
【００８２】
図８は、本発明のビーム形成回路２６の別の実施例の機能ブロック図を示し、これにおいては、各回路２６は、密なタップ選定回路６０（１）−６０（Ｎ）の各へのタップ設定信号を作るそれぞれのラッチ回路７０（１）−７０（Ｎ）を備える。タップ設定信号が密なタップ選定回路に与えられたとき、タップ選定は密なタップ遅延線の最後のタップ（即ち、焦点）に固定され、従って動的な焦点合せ機能は作用しないであろう。この作動は、例えば、画像点が、正確な密な遅延時間を必要としない変換器素子からの距離にある状況において撮像システムにより制御される。この方法で、密なタップ選定メモリー６２のサイズが減らされる。
【００８３】
本発明によるラッチ回路７０の例示実施例が図９に示される。作動中、ラッチがマイクロプロセッサー３８により高に設定されたときは、メモリー６２からのデジタルデータはＣＭＯＳ通過トランジスターを通過し、決められたトランジスターインバーターが適切なタップ選定回路（デコーダー）６０に入力を提供し、動的な焦点わせ機能を満たさせる。対照的に、ラッチが低に設定されたときは、通過トランジスターは不能化され、従って、インバーターの出力はメモリーの最後のデータアドレス、即ち最後のタップ選定位置にラッチされるであろう。
【００８４】
よく知られたシリコン工場、オービット・セミコンダクター・インクにより提供される１.２μm ＣＣＤ／ＣＭＯＳ製造方法を使用して、上述の密／粗遅延構成に基づいてプロトタイプの１０チャンネルビーム形成用マイクロチップが設計され製作された。各密及び粗の遅延線は小型であるため、及びその対応する制御回路の単純化のために、この方法で１個のマイクロチップ上に集積された６４素子の受信機アレイのビーム形成用電子回路を形成することができた。
【００８５】
本発明のプロトタイプ的なビーム形成用マイクロチップにおいては、各処理回路は２個のカスケードにされたプログラム可能なタップ付き遅延線（各が１６段階の長さ）、２個の４ビットＣＭＯＳデコーダー、及びタップ位置記憶用の４×６４ビットの局所ルメモリ
ーを備える。このプロトタイプは１０個の通過チャンネルで形成され、その各は単一のシリコンマイクロチップ上に作られた本発明の処理回路を備える。各処理回路は、２５ns の遅延分解能で１０μs までのプログラム可能な遅延を提供できる。ビーム形成用チップは、各方位観察角において、変換器素子の受け取った所与範囲の分解能の画像点からの反響戻り信号が対応している処理チャンネルによりサンプルされるように作動する。各処理回路は受け取った各戻り信号に理想的に補償された遅延を与える。次いで、遅延された総ての出力が合算され１個のビーム又は焦点の合せられた画像点を形成する。各処理チャンネルと組み合わせられるチップ面積はわずか５００×２０００μm２に過ぎない。これにより、６４素子の受信器アレイのための動的なビーム形成用電子回路は、チップ面積が６４mm２と小さい１個のマイクロチップ上に集積できる。この大きさは通常の装置と比較して少なくも３／４の減少に相当する。
【００８６】
本発明による密／粗のタップ付き構成は、２個のカスケードにされたＣＣＤタップ付き遅延線で、分解能２５ns で、１２μs の遅延を受け入れる。特に、この構造は、４０MHzでクロックされる第１の１６段階の長さの遅延線、及び２MHz でクロックされる第２の３２段階の長さの遅延線を備える。短い方の遅延線及びこれと組み合わせられたタップ回路の単純性が、全ての画像作成用電子回路の１個のチップ上での集積を許す。１個のチップ、通常の導入と比較して、２桁以上のチップ面積、電力消費及び重量の減少を伴いつつ１２８素子のアレイのための電子的な焦点合わせ機能を行う。
【００８７】
本発明のビーム形成回路２６の別の実施例の機能ブロック図が図１０に示され、これにおいては、各粗い遅延線５８（１）−５８（Ｎ）の選択された出力は、加算回路１９に加えられるより前にそれぞれの乗算回路８０（１）−８０（Ｎ）に加えられる。ビーム形成回路の前述の実施例に使用する例示の乗算器は、参考文献としてここに取りいれらた同時係属出願のアリス・イー・チェンの１９９５年２月１０日付け出願０８／３８８１７０号「更新可能な重み付け手法を使った単一チップ適用のフィルター」において説明される。
【００８８】
乗算器８０の構成は、副ローブのレベルを減らしてよりよい品質の画像を作るために受信アレイにおける公知のハミングの重み付け又はコードを組み込むようなアポジゼーション（apodization）技術の使用を受け入れるであろう。図８に示された実施例と同様に、ラッチ回路７０（１）−７０（Ｎ）は、密な遅延線５６（１）−５６（Ｎ）のタップ選択位置のラッチングを制御するために、これをビーム形成回路２６（１）−２６（Ｎ）の各と組み合わせて持つことができる。通常のアポジゼーション及びハミングの重み付け技術は、例えば、参考文献としてここに取り入れられたゴードン・エス・キノの「AcousticWaves: Devices, Imaging, and Analog Signal Prosessing、 プレンタイス・ホール・インク（１９８７）に説明される。
【００８９】
図１１は、本発明の超音波システム１０の送信モードにおいて、遅延を個々の伝達される信号に導入するためにパルス同期装置２２（１）−２２（Ｎ）に使用されるカスケード式の２重タップ付きＣＣＤ遅延線の機能ブロック図を示す。各パルス同期装置２２（１）−２２（Ｎ）は、２個のカスケード式のタップ付き遅延線５６（１）’−５６（Ｎ）’及び５８（１）’−５８（Ｎ）’を備える。各処理チャンネルにおける第１の遅延線５６’は送信される信号に対する密な時間遅れを提供し、一方、カスケードされた第２の遅延線５８’は粗い時間遅れを提供する。各密な遅延線は組み合わされたプログラム可能な密なタップ選定回路６０（１）’−６０（Ｎ）’を有し、これらはそれぞれの密なタップ選定メモリーユニット６２（１）’−６２（Ｎ）’からタップ選定アドレスを受け取る。各粗い遅延線は組み合わされたプログラム可能な粗いタップ選定回路６４（１）’−６４（Ｎ）’を有し、これらはそれぞれの密なタップ選定メモリーユニット６６（１）’−６６（Ｎ）’からタップ選定アドレスを受け取る。タップ選定回路は、タップ位置の関数として可変の遅延時間を作るように作動できる。
【００９０】
送信モードにおいてパルス同期装置２２が作動しているとき、マイクロプロセッサー３８からメモリー４２を経て提供された信号（図４参照）が、各処理チャンネル１７（１）−１７（Ｎ）の入力に連続的に適用される。各処理チャンネルへの入力信号は、それぞれ密なタップ付き遅延線５６を通して伝搬開始用のサンプルデータの連鎖に変換される。ＣＣＤ遅延線を使っているパルス同期回路２２（１）−２２（Ｎ）の例示の形態においては、処理チャンネルの各への入力信号は、密及び粗の遅延線を通して次の伝搬のための電化パッケットの連鎖に変換される。
【００９１】
撮像システムにより選定されたタップ位置に依存した予定の時間に、遅延サンプレが、密な遅延線５６の選定されたタップから破壊的又は非破壊的に感知される。遅延サンプルは、一方では、対応している粗い遅延線５８の前端への入力である。その後、選定された遅延サンプルは粗い遅延線を経て伝えられ、そして再び超音波撮像システム１０のマイクロプロセッサー３８の作動に従って決められた予定の時間遅れに相当する適正に選択されたタップ位置において感知される。各粗い遅延線５８（１）−５８（Ｎ）の各から感知されたサンプルデータは変換され、対応している変換器素子１８（１）−１８（Ｎ）により超音波パルス信号として伝達される。本発明の好ましい実施例により、各パルス同期回路の密及び粗の遅延線は異なったクロック速度を持つ。送信モードにおいては、密な遅延線は、所望のビーム形成と焦点合わせを達成するために、粗い遅延線より高速又は低速でクロックされる。
【００９２】
本発明の別の実施例においては、焦点の合った画像を作るために適切な遅延を導入するために、ビーム形成回路及びパルス同期回路２２の双方で適応ビーム形成撮像（ＡＢＩ）技術が使用される。適応ビーム形成撮像技術は、光源の散乱及び変換器素子応答の副ローブにおけるクラッターによる影響を抑制することにより画質及び空間分解能を改善する。この適応ビーム形成回路は、単一のチップ上に置くこともできる。
【００９３】
ＡＢＩは超分解能技術から誘導された画像再構築へのモデルベースの方法である。ＡＢＩは、分解能の改善及び副ローブ、クラッター及びスペックルの減少を提供する。撮像用に修正された超分解能アルゴニズムは、２次元最大公算法（ＭＬＭ）及び２次元多重信号分類（ＭＵＳＩＣ）を含む。ＡＢＩは、通常の撮像方法よりよい検出性能を提供する希望の後方散乱のためのモデル（振幅及び位相）を組み入れる。
【００９４】
図１２は、本発明によるスキャンヘッド４１２内に置かれた適応ビーム形成回路４２６の１実施例を示す図式的な機能ブロック図である。適応ビーム形成回路４２６において、有限インパルス応答（ＦＩＲ）フィルターのこの乗算器の重み付けはフィードバックループにより、クラッター及び干渉又は有限インパルス応答（ＦＩＲ）フィルターを減らすような方法で制御される。いずれの場合も、より高精度かつ高分解能を有する画像を作るために、アレイパターンの副ローブにおける超音波信号のため発生したクラッター及び干渉を除去するために適応回路が使用される。
【００９５】
ビーム形成回路４２６の各処理チャンネル４２８（１）−４２８（Ｎ）はそれぞれのタップ付き遅延線４３０においてそれぞれの時間変動型利得制御（ＴＧＣ）回路２５から信号を受ける。ビーム形成回路４２６は、アレイ１８の各変換器について１個ずつ、Ｎ個の処理チャンネル４２８を備える。各タップ付き遅延線４３０のタップオフされた信号は、重み付けのされた乗算をしているＤ／Ａ変換器４３２の組により受け取られる。各処理チャンネルＫは重みＭを付けられた乗算器４３２（４３２ｋ１−４３２ｋＭと記される）を備える。乗算器４３２の重み付けは、加算ノード４１９において加算される各処理チャンネルからの出力信号を作るように設定される。加算された信号はシステムケーブル４１６を通って、データ処理表示ユニット４１４のマイクロプロセッサー４３８のようなシステ
ム制御回路に送られる。マイクロプロセッサー４３８は、クラッター、副ローブ及び干渉のような影響の特徴を知るために信号を解析する。マイクロプロセッサー４３８は、このような影響の検出に応じて、乗算器の重み４３２を誘導するために使用される制御信号を作り、出力信号からこれらの影響を無くし、制御信号を、システムケーブル４１６を経て線４４０上の乗算器に送る。そこで、適応ビーム形成回路は、各チャンネルのタップ付き遅延線から受けた信号を、信号の加算以前に変更するフィードバック回路を備える。加算された信号は、これを修正するようにフィードバックループ内で乗算器に送られる。
【００９６】
ＡＢＩにより、従来システムにおいて得られたより高解像度でかつ全体に高画質の画像が得られる。ＡＢＩ技術は通常の撮像技術により提供されたものより少なくも２倍から３倍良好な解像度をもたらす。一例として、周波数５MHz の通常の超音波では約１mm の解像度を得ることができる。ＡＢＩ技術を使用すると、約３００μm の横方向解像度が得られる。
【００９７】
図１３は、図６及び１２のものに本発明のビーム形成回路の別な実施例の詳細ブロック図である。図１３を参照すれば、ビーム形成回路２２６は、これを、受信モードにおける動的なビーム形成とスキャンニングとに使用することができる。
【００９８】
図１３に示されるように、ビーム形成回路２２６は、超音波変換器アレイの各素子に１個ずつ、Ｎ個の並列の処理チャンネル２１７（１）−２１７（Ｎ）を備える。各チャンネル２１７（１）−２１７（Ｎ）は、それぞれ、関係の遅延ユニット２０２（１）−２０２（Ｎ），プログラム可能な入力サンプリング回路２０４（１）−２０４（Ｎ）、サンプリング回路２０４（１）−２０４（Ｎ）用の適切なタイミングの記憶と作成のため、及びサンプリング回路２０４（１）−２０４（Ｎ）からサンプルされた画像データについて遅延回路２０２（１）−２０２（Ｎ）用の適切な遅延の記憶と作成のための局所的なメモリーと制御回路２０６（１）−２０６（Ｎ）を備える。
【００９９】
ビーム形成回路２２６も中央メモリー２０３を備え、このメモリーは総ての処理チャンネル２１７（１）−２１７（Ｎ）について必要な遅延値の総てを記憶する。１実施例においては、各走査線について、中央メモリー２０３は、総ての処理チャンネル２１７（１）−２１７（Ｎ）についてのメモリーと制御回路２０６（１）−２０６（Ｎ）に遅延データ値をダウンロードする。各局所メモリー２０６（１）−２０６（Ｎ）に記憶された遅延値は、各関係のサンプル選択回路２０４（１）−２０４（Ｎ）により行われるサンプルの選択及び各関係のプログラム可能な遅延ユニット２０２（１）−２０２（Ｎ）により行われるサンプルの遅延を制御するために使用される。ある好ましい実施例においては、各撮像用走査線は、位相アレイビーム形成の場合のような処理チャンネルの総てについての特定の遅延の組を必要とする。この実施例では、各走査線が実行されるより前に新しい遅延値の組が局所メモリー２０６（１）−２０６（Ｎ）にダウンロードされる。各遅延ユニット２０２（１）−２０２（Ｎ）が小型であることとその対応しているサンプル及び制御回路回路２０４（１）−２０４（Ｎ）と２０６（１）−２０６（Ｎ）との簡単化とのために、この方法により、１２８個の素子受信アレイのビーム形成用電子回路の総てを１個のチップ上で集積できる。
【０１００】
さて、ビーム形成回路２２６の作動が説明されるであろう。変換器１８（１）−１８（Ｎ）により受け取られた戻りの反響は、まず増幅回路２４（１）−２４（Ｎ）及びＴＧＣ回路２５（１）−２５（Ｎ）で増幅され（図５参照）、次いで対応しているそれぞれのサンプリング回路２０４（１）−２０４（Ｎ）の入力に加えられる。この回路２０４（１）−２０４（Ｎ）のサンプリング速度ｆｓは、対応している遅延ユニット２０２（１）−２０２（Ｎ）のクロック速度ｆｃより早いように、即ち、遅延ユニット２０２（１）−２０２（Ｎ）の１クロック周期内にｆｓ／ｆｃ個の可能サンプルがあるように選定される。本
発明においては、これらｆｓ／ｆｃ個の可能サンプルの一つが選定され、次いで遅延ユニット２０２（１）−２０２（Ｎ）にロードされる。こうして、均一又は不均一にサンプルされたデータが戻りの反響より選定され遅延ユニット２０２（１）−２０２（Ｎ）にロードされることが認められるであろう。
【０１０１】
例えば、もしサンプリング速度が遅延クロック速度より８倍早いとしれば、ｆｓ＝８ｆｃが選定され、遅延線クロックの１サイクル中に８個のサンプルデータ点が作られる。８個の可能サンプルのうちの１個を選定しこれを関係の遅延ユニット２０２（１）−２０２（Ｎ）にロードするために、選択回路２０４（１）−２０４（Ｎ）が使用される。更に、最大遅延がＭ／ｆｃのプログラム可能な遅延が遅延ユニットにロードされた各サンプルデータに提供し得るように、各遅延ユニット２０２（１）−２０２（Ｎ）に制御回路が組み込まれる。ここに、Ｍは、図１５に関連して以下説明されるような遅延ユニット２０２（１）−２０２（Ｎ）の遅延線における遅延段階の数である。
【０１０２】
遅延ユニットクロックの各クロック周期において、各処理チャンネル２１７（１）−２１７（Ｎ）からの出力は加算回路２１９において一緒に加算され、焦点の合わせられた画像点を与える。加算回路２１９により作られた合算信号はＡ／Ｄ変換器に送られ、ここでデータ処理表示装置１４に送るためにデジタル化され、あるいは処理表示装置１４にアナログ形式で直接送られる。
【０１０３】
図１４Ａは、本発明のメモリー制御のプログラム可能なサンプル選択回路２０４の図式的なブロック図であり、図１４Ｂは、サンプリング過程のタイミング図を示す。この例においては、サンプリング速度ｆｓは遅延時間２０２のクロック速度ｆｃより８倍早いとした。即ち、遅延線２０２の所与のクロック期間１／ｆｃ の間に入力波形から８個のサンプルデータ項目を採ることができる。この状態においては、遅延クロックの期間１／ｆｃ内にサンプリング周波数ｆｓにより８個の間隔の空けられたタイミングウインドウが定められる。メモリー及び制御回路２０６の制御下で、ｆｃの各サイクル中に、タイミングウインドウの一つの中に１個のサンプルが得られる。
【０１０４】
メモリー及び制御回路２０６は、サンプリング周波数ｆｓ でカウントするようにクロックされる３ビットＢＣＤカウンター２１６を備える。カウンター２１６からの３個の出力２１８が３対８デコーダー２２０への入力を提供する。このデコーダーは、使用可能なときにＢＣＤ入力の復調された１０進値を示すように、その８個の出力線２２２の１個に高電位の出力を与える。８対１ＭＵＸがデコーダー出力の一つを選択し、サンプリングＮＭＯＳトランジスター２１４への線１１２６にサンプル選択信号を与える。
【０１０５】
ＭＵＸ２２４により選択された線は、メモリー２１０の３個のデータ出力２２８によりその選択線において制御される。図１４Ｂに示されるように、メモリーの出力ワードが（０、０、０）であるならば、第１のサンプリングウインドウにおける線２２６上のサンプル選択信号に１個のパルスが与えられる。メモリーワードが（０、０、１）である場合は、１個のパルスが第２のサンプリングウインドウに提供される。以下同様である。ＮＭＯＳトランジスター２１４のゲートはサンプル選択信号に接続される。入力波形（戻りの反響）にドレーンが接続され、遅延線２０２にはソースが接続されサンプル信号データを提供する。
【０１０６】
８個の３ビット選択メモリーワードがメモリー２１０のアドレス可能な位置に記憶される。遅延線の各サイクル中、メモリー２１０の位置はアドレス線２３２を経てアドレスされ、希望のサンプリングウインドウに従った線２２８に選定された３ビットの選択ワードを出力する。制御回路２３０がアドレス線を、要求されたサンプリングウインドウ位置に従った適切なアドレスに設定する。アドレス線が設定されると、制御回路２３０も遅延ク
ロックの各周期ごとに線２３４に使用可能信号を送出し、デコーダー２２０、ＭＵＸ２２４及びメモリー２１０の出力を使用可能にし、これにより線１１２６のサンプル選定信号のパルスが適切なウインドウに置かれる。制御回路２３０は遅延の各サイクルごとにメモリーアドレスを選定できるので、サンプル間の間隔は、これを均一に、又は不均一にあるいは適宜の希望のパターンに正確に制御することができる。
【０１０７】
１実施例においては、制御回路２３０はそれ自身の内部記憶回路を有し、これが制御回路２３０によるアドレス出力の連鎖を保持し、適切なタイミングウインドウ中にサンプルパルスを発生する。アドレスの連鎖は、各走査線が実行される前に、ビーム形成回路２２６の中央メモリー２３０から記憶回路にダウンロードされる。記憶回路はＲＡＭのようなメモリーとするころができ、あるいはシフトレジスターとすることができる。いずれの場合も、記憶回路は遅延線クロック速度ｆｃでクロックされ、正確なタイミングウインドウ中にデータをサンプルするに必要なアドレスを出力する。
【０１０８】
図１５は、図１４Ａに示されたものについてのメモリー及び記憶回路２０６Ａの代置可能な好ましい形式の詳細な図式的ブロック図である。メモリー及び制御回路２０６Ａのこの代置可能な形式は、シフトレジスター２０５のような形式の記憶回路を備える。この実施例においては、シフトレジスター２０５は、遅延ユニットのクロック速度ｆｃにおける遅延ユニットのクロックの各サイクルごとに３ビットの初期設定されたワードをシフトアウトする。シフトレジスター２０５からシフトアウトされた出力線２０９の出力ワードは、各走査線が導入されるより前にレジスター２０５に記憶される。このワードは、走査線のために使用される遅延に従って中央メモリー２０３からダウンロードされる。１実施例においては、各走査線についてシフトレジスター２０５に記憶されたワード数は、各走査線に沿った焦点の数と等しい。好ましい１実施例においては、５１２個の焦点があり、従って５１２個の３ビットワードがある。即ち、シフトレジスター２０５は５１２段階の３ビットレジスターである。
【０１０９】
メモリー及び制御回路２０６Ａは、選定サンプリング速度ｆｓ でクロックされる３ビットＢＣＤカウンター２０７を備える。カウンター２０７は、速度ｆｓのクロック信号でクロックされると、３ビットＢＣＤワードを順に出力する。上の例では、サンプリング速度ｆｓは遅延クロック速度ｆｃの８倍であり、このため、シフトレジスター２０５の出力線２０９上の各ワードについて、８個の３ビットＢＣＤワード ０１０ないし７１０が出力線２１１に出力される。
【０１１０】
シフトレジスター２０５からの出力２０９とカウンター２０７からの出力２１１は、これらが同じであるかを判定するために２個の３ビットワードを比較する比較回路２１３に送られる。両者が同じである場合は、比較回路２１３が出力線１１１５に正のパルスを出力することにより適合が示される。このパルスはサンプリングＮＭＯＳトランジスター２１４に加えられ、適切な音響変換器１８からの戻りの反響信号をサンプルする。離散的な時間でサンプルされたアナログデータが適切な対応している遅延ユニット２０２に送られる。
【０１１１】
線１１１５上の正のパルスは、カウンター２０７からの３ビットＢＣＤワードの一つがシフトレジスター２０５からの３ビットワードと適合したときに発生する。これは、遅延線クロック速度ｆｃが分割された８個の可能タイミングウインドウの一つの間に生ずる。シフトレジスター２０５内に記憶された３ビットワードが、戻り反響データをサンプルするであろうウインドウを決定する。このため、遅延を制御するために、中央メモリー２０３からのダウンロードによる特定の走査線の実行より以前に、予定パターンの３ビットワードがシフトレジスター２０５に記憶される。
【０１１２】
図１６は、プログラム可能な遅延ユニット２０２（１）−２０２（Ｎ）の好ましい実施例の詳細を示す図１３−１５のビット形成回路２２６の処理チャンネル２１７（１）−２１７（Ｎ）の好ましい実施例の図式的な詳細ブロック図である。この実施例においては、各遅延ユニット２０２（１）−２０２（Ｎ）は、Ｍ段階のプログラム可能なタップ付きＣＣＤ遅延線２２１（１）−２２１（Ｎ）を備える。遅延の各段階において出力が提供され、従って各遅延線２２１（１）−２２１（Ｎ）に対して、Ｍ個の並列出力がある。
【０１１３】
この実施例においては、各遅延線２２１（１）−２２１（Ｎ）のタッピングはＭ個の出力を有するデジタル並列デコーダー２３７（１）−２３７（Ｎ）により制御される。Ｍ個の選択可能な出力の一つが、メモリー及び制御回路２０６からのＢＣＤ入力線２３９上の復調された１０進値により選定される。例えば、６対６４デコーダー２３７（１）−２３７（Ｎ）は、これを、６４段階のＣＣＤ遅延線２２１（１）−２２１（Ｎ）のための出力選定に使用することができる。遅延クロックｆｃのクロックごとに、サンプル選定回路２０４（１）−２０４（Ｎ）からの離散的時間アナログサンプルが遅延線２２１（１）−２２１（Ｎ）により遅延され、そして、デコーダー２３７（１）−２３７（Ｎ）により選定された段階の出力において提供される。遅延線にコードされた各サンプルデータに対する遅延時間は、これを動的な焦点合わせをするように連続的に変えることができる。総てのチャンネル２１７（１）−２１７（Ｎ）からのサンプルされ遅延されたデータは、加算回路２１９において合算される。
【０１１４】
図１６において、デコーダー２３７への入力線２３９は、メモリー及び制御回路２０６から来るように示される。図１７は、デコーダー入力線２３９を作るメモリー及び制御回路２０６Ｂの実施例の詳細な図式的ブロック図である。図１７の回路は、デコーダー入力線信号２３９の発生を除いて図１５のものと同じである。図１７において、好ましい５１２段階９ビット並列シフトレジスター２０５Ａは、図１５のレジスター２０５のものと同様な方法で使われ、比較回路２１３で使用される線２０９上の３ビットワードを作り、希望のタイミングウインドウにおけるサンプリングパルスを作る。好ましくは、６ビットワードも線２３９上で同時に出力され、遅延ユニット２０２に送られる。上述のように、この６ビットワードは上述のデコーダー２３７への入力として使用され、タップ付きＣＣＤ遅延線２２１の適切な段階を選定しサンプル信号に適切な遅延を導入する。
【０１１５】
図１５のメモリー及び制御回路２０６Ａにおけると同様に、サンプリング及び遅延制御ワードは、各走査線の実行より前に中央メモリー２０３からシフトレジスター２０５Ａにダウンロードされる。５１２個の焦点が導入される図１７の場合は、５１２個の９ビットデジタルワードが各走査線の導入以前にダウンロードされる。レジスター２０５Ａは遅延ユニットのクロック速度ｆｃでクロックされるので、線２３９及び２０９に、一度に１個の９ビットワードが続けて出力される。線２０９の３ビットワードは、戻り反響のサンプルされるタイミングウインドウを制御し、線２３９の６ビットワードはプログラム可能な遅延ユニット２０２によりサンプルに導入される遅延量を制御する。
【０１１６】
図１８は、図１７に示された回路の変更の詳細なブロック図である。図１８の代置のメモリー及び制御回路２０６Ｃは、回路２０６Ｃに必要なメモリー空間の量を減らす。５１２個の９ビットワードを記憶する代わりに２ビットワードを使うことができる。この実施例では、各焦点について実際の絶対遅延を記憶する代わりに隣接した遅延間の差及び／又は第１の差の間の第２の差が記憶される。第２の差が記憶される場合は、所要の遅延情報を記憶するためにはわずか２ビットを要するだけである。従って、中央メモリー２０３からダウンロードしシフトレジスター２０５Ｂにより記憶するのはわずかに２ビットワードしか必要でない。この場合、５１２段階のシフトレジスターはわずかに２ビット幅である。
【０１１７】
この場合も、レジスター２０５Ｂは遅延クロック速度ｆｃ でクロックされる。レジスター２０５Ｂにより２ビットワードが積分回路２２５に出力され、この積分回路は、記憶された第１及び第２の差から実遅延を回復するために２段階加算回路を備える。積分段階は、線２３９Ａ上で６ビットワードを作り、これがプログラム可能な遅延ユニット２０２のデコーダー２３７への制御入力として使われる。線２０９Ａで作られた３個の追加ビットが、適切なタイミングウインドウにおけるサンプリングパルスを作るために、比較回路２１３において上述のように使用される。
【０１１８】
遅延処理回路の別の実施例が図１９に示される。図１９は図１３の回路の変更の図式的ブロック図であり、これにおいては、乗算器２５０（１）−２５０（Ｎ）が各プログラム可能な遅延ユニット２０２（１）−２０２（Ｎ）の出力に備えられる。この導入は、副ローブを減らすため及び良好な画質を作るために受信器アレイにおけるハミング重み付けを組み入れることによるようなアポダイゼーションの使用を許す。各乗算器の被乗数の重み付け関数が、メモリー及び制御回路２０６（１）−２０６（Ｎ）に含まれる１チップバッファーメモリーにより提供される。総ての乗算器２５０（１）−２５０（Ｎ）の出力は加算回路２１９において一緒に合算され、ビーム出力を形成する。遅延ユニット２０２（１）−２０２（Ｎ）の入力又は出力のいずれかにおいてアポダイゼーションを行える点に注意することが重要である。図２０に入力重み付け遅延構造が示される。
【０１１９】
図１３−２０に関連して上述された総ての導入において、最小の遅延分解能はサンプリング速度ｆｓにより決定される。ｔｃより短い実効遅延時間を提供する別の装置が図２１に示される。図２１に見られるように、プログラム可能な遅延回路２０２（１）−２０２（Ｎ）の出力に有限インパルス応答（ＦＩＲ）フィルター２５２（１）−２５２（Ｎ）が加えられる。ＦＩＲフィルター２５２（１）−２５２（Ｎ）は時間ドメインで補間された画像サンプリングを作るため及びｔｃより小さい遅延分解能を効果的に達成するために使用することができる。例えば、４個の補間されたサンプルがＦＩＲフィルター２５２（１）−２５２（Ｎ）により作られる場合は、遅延分解能はｔｃ/４よりも小さい。
【０１２０】
図２２は、一定の重み付けされた乗算器２５４を有する本発明による補間ＦＩＲフィルター２５２の例示の実施例の詳細な図式的ブロック図である。一般に、乗算器は２個の入力を要し、乗算器の出力はこれら２個の入力の積である。しかし、一定の重み付けされた乗算器２５４においては、被乗数は一定であり、１個の入力しか必要でない。その出力は同じ被乗数とその入力との積である。
【０１２１】
サンプルされ遅延された戻りの反響を保持しシフトするためにＭ段の遅延線２０２が使用される。遅延の各段階に、Ｑ個の固定重み付け乗算器２５４の列があり、即ち、Ｍ×Ｑ個の乗算器２５４がある。即ち、図２２に示されるように、乗算器２５４は、Ｑ列とＭ行とを有する２次元アレイを形成しているように観察することができる。各乗算器２５４ｉｊは、座標ｉ，ｊにより確定することができる。ここに、ｉは乗数の列、そしてｊは遅延線２０２の遅延段階又はアレイのコラムである。
【０１２２】
図２２に見られるように、同じコラム上の総ての乗数２５４は、入力サンプルの一つに相当する共通の入力を持つ。同じ列の上の総ての乗数２５４は、補間されたサンプルの一つに相当する共通の入力を持つ。各クロックごとにＱ個の補間されたサンプルがある。サンプル選択回路２５６が並列の出力ポートに置かれ、補間されたサンプルの一つを選定し、これを合算ユニット２１９に加える。
【０１２３】
図２３は、プログラム可能な乗算器３５４のある補間ＦＩＲフィルター３５２の別の例示実施例の図式的なブロック図を示す。この場合も、サンプルされ遅延された戻りの反響を保持しシフトするためにＭ段の遅延線２０２が使用される。遅延の各段階に、プログラ
ム可能な乗算器３５４ｋがある。ここにｋ＝１、２、・・・・・ 、Ｍである。図２０に見られるように、総ての乗算器３５４ｋ が、入力の補間されたサンプルに相当する共通の出力を持つ。プログラムされた重みに基づいて時間ドメインで補間されたサンプルを作ることができる。
【０１２４】
上述のように、超音波信号はその本来の極形式（ｒ、θ）でデジタル化される。表示のためには、この表し方は不便であり、そこでこれは更なる処理のために長方形表現（ｘ、ｙ）に変換される。長方形表現は、種々の表示及びハードコピー装置のダイナミックレンジ及び輝度について、デジタル的に修正される。データは、再表示するためにこれを記憶し検索することもできる。極座標と直交座標との間の変換を行うには、（ｒ，θ）アレイ上の点と直交（ｘ、ｙ）格子とは一致しないので、（ｒ，θ）値から（ｘ、ｙ）値を計算しなければならない。
【０１２５】
従来のスキャン変換システムは、（ｘ、ｙ）格子上の各点を尋ね、その値を、（ｒ，θ）アレイにおける最寄りの４箇所の値からサンプル線形補間により計算する。これは、（ｘ、ｙ）横断パターンを作る有限状態機械、（ｒ，θ）データサンプルを多数のデジタル論理回路に保持するための２方向式シフトレジスター、及び処理を制御しかつ各（ｘ、ｙ）点について補間するために正確に同期した受信（ｒ，θ）データサンプクの正しい時刻おける到着を確保するメモリーユニットの使用による達成される。この従来の実行方法は融通性に欠けかつ必要以上に複雑である可能性がある。費用のかかる制御ハードウエアにもかかわらず、（ｘ、ｙ）アレイを通る１個のパスが可能であるだけである。このことは、異なった超音波スキャン周波数の、従って異なった撮像の深さの全部の利点を得ることができないことを意味する。即ち、異なったデータは物理的な現実性にもかかわらず同じフォーマットに焦点を合わせられる。
【０１２６】
本発明のスキャン変換回路２８においては（図４参照）、（ｘ、ｙ）格子横断パスを自然の順序で、即ち（ｒ，θ）サンプルが獲得されたときにこれを使って確実に作るための数論的なスキームの使用によりハードウエアの複雑さと費用とを劇的に減らした。この方法は、実際の医学的データが不自然な画像再構築スキームに強制されないように考えられたアレイ横断を許すので、実際の医学的データに大きい融通性とより良好な忠実度を提供する。本発明のこのスキャン変換回路２８は、（ｘ、ｙ）座標をスキャンニングを受けた順序に発生させるファレイ連鎖発生方法を使用する。
【０１２７】
システムが第１の２個のスキャン光線を受けたとする。０＜ｙ≦Ｌに対するウエッジ内に置かれた（ｘ、ｙ）の整数のに対の総てを確認することが望ましい。角度の増加する順序で０＜ｙ≦Ｌを有する２個の連続したアレイ内の総ての（ｘ、ｙ）の対を作るファレイ連鎖を使用する方法がここに説明される。この方法は次の事実を利用する。即ち、幾つかの（ｘ、ｙ）の対が同じ角度に沿ってあり、従ってこれらは公約数を持たない（ａ、ｂ）の対を作り、次いで
（ｘ、ｙ）＝ｎ（ａ、ｂ）
ただしｎ＝１、２、・・・ 、（ｎ＋１）ｂ＞Ｌ まで、
により（ｘ、ｙ）の対の残りを設定する。この方法の達成方法をよく理解するために、ファレイシーケンスを次のように定義する。
定義：数の昇順に配列され分母がＬを越えない有理数の連鎖をＬ次のファレイ連鎖と呼ぶ。
ｕ／ｖが既約分数でありかつｖ≦Ｌであるならば、ｕ／ｖをＬ次のファレイ分数と呼ぶ。従ってファレイ分数は既約分数であり、そこでその分子と分母とは公約数を持たない。ファレイ級数の理論は、ここに参考文献として取り込まれたジー・エッチ・ハーディ及びイー・エム・ライト著、An Introduction to the Theory of Numbers、オクフォード・ユニバーシティ・プレス、ロンドン、１９３８、pp.２３−２４に説明される。
【０１２８】
以下の関係式が本発明に関連する。
【０１２９】
ａ／ｂ、ｃ／ｄ、ｅ／ｆを３個の連続したＬ次のファレイ分数とし、更に
ｚ＝［（Ｌ＋ｃ）／ｄ］ （１）
とする。ただし、［ ］は最大整数関数。
このとき、 ｅ＝Ｚｃ−ａ， ｆ＝Ｃｄ−ｂ （２）
式（１）及び（２）は、適宜の２個の連続したファレイ分数により開始しかつこの部分内の残りのを全てにわたって反復することを許す。
【０１３０】
１０×１０の格子上の４６゜−５４゜円弧内の総ての（ｘ、ｙ）表示点を作るために１０次のファレイ分数を使った例が図２４に示される。１０次の最初の２個の連続したファレイ分数、ａ＝１，ｂ＝１及び
ｃ＝Ｌ−１＝９，ｄ＝Ｌ＝０を式（１）及び（２）に入れると、次のファレイ分数ｅ＝８，ｆ＝９が得られる。ａ＝９，ｂ＝１０及びｃ＝８，
ｄ＝９を使って同じ計算を繰り返して、ｅ＝７，ｆ＝８を持った次のファレイ分数が得られる。与えれた円弧内の総ての（ｘ、ｙ）の対を作ることは簡単である。より細かい表示格子（例えば、２０×２０の表示点のある格子）に同じ光線をマップしたい場合は、同じ方法であるがＬ＝２０を使う。即ち、（ｘ、ｙ）表示点の総てを作るために２０次のファレイ関数を使う。簡単な計算が、（ｘ、ｙ）の対が（１９、２０）、（１８、１９）、（１７、１８）、・・・であることを示すであろう。図２１に見られるように、２個の連続した走査線の中の総ての格子点は角度の昇順、即ち、
atan(10/9)＜atan(9/8)＜atan(8/7)＜atan(7/6)＜atan(6/5)＜atan(5/4)＜
atan(9/7)＜atan(4/3)
で作られる。この特徴により、スキャン変換システムはスキャン角度φにおける変動に自動的に適応できる。プログラム可能で不均一な間隔のスキャンアレイを有するシステムが、ファレイ級数の実行により可能である。本発明の１実施例においては、データ処理及び表示ユニット１４はスキャン変換方法を実行するようにプログラムされる。
【０１３１】
上述のように、本発明の超音波撮像システム１０は、カラーフローマップの作成を許す連続式又はパルス式のドップラープロセッセサー３６も備える。従って、動いている目標物を表示でき、医師は、外科的処置なしで体内の機能を観察できる。
【０１３２】
パルス式ドップラー超音波撮像用の一般的な波形１１１が図２５に示される。この波形は、鼓動のパルスごとに収集された深さＪのサンプルを多く有するＮ個のパルスのバースト（burst)よりなる。図２５は、この撮像技術のためのパルス式ドップラー信号プロセッセサー３６のブロック図も示す。各変換器により受信された戻り反響は、１１３において同じ位相にされ長方形に復調されるより前にサンプルされコヒレントに加算される。復調された戻りは、サンプル及び保持回路１１５とＡ／Ｄコンバーター１１７においてデジタル表現に変換され、コヒレントな時間間隔を有するパルスの戻りの総てが受信されるまで、バッファーメモリー１１９に記憶される。各深さごとに収集されたＮ個のパルス戻りがメモリーから読み取られ、ドップラー副ローブを制御するために重み付けシーケンスが加えられ、そしてＮ点のＦＦＴが１２１において計算される。１個のコヒレントな間隔から深さをサンプルする時間の間、次のコヒレントな間隔からの戻りが到達し、第２の入力バッファーに記憶される。
【０１３３】
ここに説明される一体化されたドップラー処理装置は、Ａ／Ｄ変換を除いて図２５の破線のボックス内に示された総ての機能を行う。この装置がアナログサンプルデータ機能を提供するためにはＤ／Ｄ変換は不必要である。残りの回路及びその機能は、参考文献としてここに組み入れられたアリス・エム・チェンの１９８４年８月７日付け米国特許４４６
４７２６号「電荷ドメイン並列処理ネットワーク」に説明される。このパルス式ドップラープロセッセサー（ＰＤＰ）装置は、マトリックスとマトリックスとの積を計算する能力を有し、従って大きな容量を持つ。この装置は、第１のマトリックスの行と第２のマトリックスの対応列とを組にすることにより形成された外積を加算することにより２個の実数値マトリックスの積を計算する。
【０１３４】
ドップラー瀘波の問題に対するＰＤＰの応用を説明するために、まず、ドップラー瀘波方程式を実数値マトリックス演算の和に入れる。ドップラー瀘波は、対象物の各深さについての重み付けをれたパルスの戻りの離散フーリエ転換（ＤＦＴ）を計算することにより達成される。ｋがドップラー指数であり、０≦ｋ≦Ｎ−１、そしてｊが深さ指数であるとき、深さドップラーサンプル ｇ(ｋ，ｊ) は
【０１３５】
【数１】
【０１３６】
である。
【０１３７】
w(k,n) ＝ wｋn ＝v(n)exp(-j2πkn/N) （４）
により与えられる要素を有するドップラー瀘波転換係数のマトリックスを得るために、ＤＦＴ核と重み付け関数とを結合させることができる。ドップラー瀘波された信号の実及び虚の要素は、次のように書ける。
【０１３８】
【数２】
【０１３９】
式（５）及び（６）において、２重指数変数の指数は総てマトリックス指数として見ることができる。従って、マトリックス表現においては、ドップラー瀘波はマトリックスの積の演算として表すことができる。ＰＤＰ装置は、４個のマトリックスの各の積算を行うために使用し、これによりドップラー瀘波演算を実行することができる。
【０１４０】
本発明のＰＤＰ装置３６は、Ｊ段階のＣＣＤタップ付き遅延線１１０、Ｊ個のＣＣＤ乗算Ｄ／Ａコンバーター（ＭＤＡＣ）１１２、Ｊ×ｋ個のアキュムレーター１１４、Ｊ×ｋ個のドップラーサンプルバッファー５１７、及び並列入力直列出力（ＰＩＳＯ）出力シフトレジスター１１８を備える。ＭＤＡＣは、共通８ビットデジタル入力を分担し、この上に係数マトリックスからの素子が供給される。タップ付き遅延線１１０は、サンプル及び保持の機能を行い、時間連続のアナログ入力信号をサンプルされたアナログ信号に変換する。
【０１４１】
作動時には、装置３６は次のように機能する。即ち、戻った反響の実又は虚の成分がタップ付き遅延線１１０の入力に加えられる。深いウインドウの出発時には、ビデオが適切な速度でサンプルされ、続く深さサンプルがタップ付き遅延線１１０内にシフトされる。第１のパルスも戻り間隔（ＰＲＩ）からの深さサンプルがロードされると、転換係数マトリックスＷの第１のコラム内の各要素は順にＭＤＡＣ１１２の共通入力に加えられる。各
ＭＤＡＣ１１２の出力に形成された積が直列入力並列出力（ＳＩＰＯ）シフトレジスター５２１にロードされる。この方式で計算されたＪ×Ｋ個の積の集団は外積マトリックスを表す。これらの積はＳＩＰＯから、次のＰＲＩからの外積要素を積算するＣＣＤ加算ウエル（well)に送られる。総てのパルス戻り（Ｆの列）が処理されるまでこの経過が繰り返される。
【０１４２】
この点において、Ｋ個のアキュムレーター１１４の各グループは特定の深さのセルについてのＫ個のドップラーサンプルを保持する。ドップラーサンプルは、同時にアキュムレーター出力ＰＩＳＯシフトレジスター５１９内にクロックされる。これらレジスターはバッファーとして作用してＪ×Ｋ個の深さドップラーサンプルを保持し、従って次のデータのコヒレントな間隔の処理を直ちに開始できる。最後に、アキュムレーターシフトレジスター５１２が並列にクロックされ与えられたドップラーセルに対する総ての深さサンプルを装置出力ＰＩＳＯシフトレジスター１１８内に送る。サンプルは、フローマップ表示のための希望の順序でＰＤＰ装置から直列に読み出される。
【０１４３】
１６個の深さサンプル用のプロトタイプＰＤＰ−Ａが作られた。バーストの各パルスについて収集された１６レンジの多さのサンプルのあるバースト波形の戻りを管理するためにＰＤＰ−Ａを使うことができる。強力なＤＣクラッターの存在の中で動いている弱い目標を検知する能力が、プロトタイプＰＤＰ装置により成功裏に示された。
【０１４４】
超音波撮像システムにおけるカラーフローマッピング用の２個のＰＤＰの導入が図２６に示される。この装置においては、１ＰＲＩの間に、上のＰＤＰ要素１２０は式（５）及び（６）に示されたような形式ｗｒｆｒ及びｗｉｆｒの総ての項を計算し、一方、下のＰＤＰ要素１２２は形式−ｗｉｆｉ及びｗｒｆｉの項を計算する。次いで、各要素の出力は、ｇｒ 及びｇｉ を交互に得るために加算される。
【０１４５】
上述のように、本発明の撮像システムはビデオ圧縮回路３４も備える。これは、データを整調してこれを遠隔地に送れるように圧縮された形式に転換するものである。好ましい実施例においては、ビデオデータ圧縮回路は、アリス・エム・チェンの１９９２年６月３０日付け米国特許５１２６９６２号「離散型コサイン転換処理システム」、及びアリス・エム・チェンの１９９１年７月９日付け米国特許５０３０９５２号「帯電ドメインブロック適合プロセッサー」に説明される。これら特許は参考文献としてここに取り入れられる。
【０１４６】
図２７は、本発明の超音波撮像システムの別の好ましい実施例の図式的な機能ブロック図である。図２７の実施例においては、超音波変換器アレイ３１８とドライバー２０、前置増幅回路２４との間においてスキャンヘッド３１２に乗算器３１９が加えられる。この実施例では、信号は、適宜の与えれた時における変換器アレイ３１８の一部分のみにより処理される。例えば、１実施例における１２８素子のアレイ３１８の場合、一度に６４素子しか処理されないであろう。乗算器３１９は、６４個の信号を前置増幅器２４と続く回路に送るために使用される。乗算器３１９は、ドライバー２０からのドライバーパルスを、そのとき駆動されているアレイ３８の６４個の素子に送るためにも使用される。ここではサブアパチュアスキャンニング実施例と呼ばれるこの実施例においては、処理チャンネルは処理されている素子の数、ここでは６４個について設けることだけしか必要でないため、回路の複雑性が相当に減らされる。この実施例では、画像は変換器アレイ３１８を横切るスキャンニング及び超音波信号を送受信するための隣接素子のグループの選択的作動により形成される。
【０１４７】
サブアパチュアスキャンニング中に、画質は、アレイ応答の主ローブではなくて副ローブによる画像におけるエネルギーにより生じた画像クラッターの導入により劣化される。
この問題の解決のため、副ローブからのエネルギーを無くし、又は減らすために空間的ウインドウフィルターがアレイに加えられる。ある種のウインドウは、作動素子の数に従って幅が動的に変化する。別のウインドウは変化しない台形ウインドウである。
【０１４８】
図２８は両形式の応答を示しているグラフである。本発明の携帯式超音波システムでは、空間的ウインドウは最大数のサブアパチュアアレイ素子に適合するように設計され、かつ作動素子の数の変化による動的な変化はない。この導入の理由は次のとおりである。即ち、動的な空間ウインドウを使った受信（又は送信）エネルギーの減少は切捨て型の非変動空間ウインドウを使用して得られた画像と比較して画質が劣った画像を作るためである。両者の場合とも、画像クラッターはほぼ等しい。従って、切捨て型の非変動空間ウインドウは導入が簡単でありかつ高品質な画像が得られる。（６４素子のサブアパチュア及びブラックマン・ハリスウインドウを使っている）図２８に示された例では、動的なウインドウは、非変動切り捨て型ウインドウの送信又は受信におけるエネルギーの半分以下（４２％）を提供する。
【０１４９】
図２９Ａ及び２９Ｂは、本発明の表示装置３２に与え得る表示フォーマットの図式的な図である。従来の超音波撮像システムで行われたような単一の表示フォーマットではなくて、本発明のシステムは、使用者の選択可能な複数のウインドウ表示フォーマットがある。図２９Ａは、３個の情報ウインドウが表示装置に同時に存在する選択可能な複ウインドウ表示装置を示す。ウインドウＡは標準のＢスキャン画像を示し、ウインドウＢはドップラー２次元カラーフローマップのＭスキャン画像を示す。ウインドウＣは、使用者に指令選定を通信しかつ使用者の手動選定を容易にする使用者情報ウインドウである。図２９Ｂは、単一ウインドウ選択表示装置であり、表示全体がＢスキャン画像のみを与えるために使用される。選択的に、表示装置は、分割スクリーンを使って２個の表示を上下に又は横並びにすることによりＢモードとカラードップラースキャンの両者を同時に示すことができる。
【０１５０】
図３０Ａ−３０Ｄは、本発明の使用される種々の変換器アレイ形状とその対応したスキャン画像領域との間の関係を示す図式的な図である。図３０Ａは、長方形スキャン画像領域３０７Ａを作る線形アレイ１８Ａを示す。かかるアレイは、典型的に１２８個の変換器を備える。各走査線について１組の遅延が導入され、これが画像に対する焦点を定める。アレイは線形であり領域は長方形であるため、各走査線についての遅延は典型的には同じである。従って本発明により、遅延値は全画像について１回、中央メモリー２０３から局所メモリー及び制御回路２０６（１）−２０６（Ｎ）へのダウンロードされることが必要であるだけである。あるいは、線形アレイ１８Ａを、各走査線に付いて異なったビームステアリング遅延値が導入される同調アレイとして使用することができる。
【０１５１】
図３０Ｂは、湾曲した変換器アレイ１８Ｂと得られた部分的湾曲画像スキャン領域３０７Ｂとの間の関係を示す。この場合もアレイ１８Ｂは典型的に１２８個の隣接した変換器を備える。更に、各走査線について導入された遅延は同じであり、又は同調アレイスキャンニング処理を行うように変えることができる。
【０１５２】
図３０Ｃは、線形変換器アレイ１８Ｃと台形画像領域３０７Ｃとの間の関係を示す。この実施例においては、アレイ１８Ｃは、１２８個でなくて典型的に１９２個の隣接した変換器から形成される。線形アレイは、図３０Ａに示されたような線形スキャンニングと同調アレイスキャンニングとの組合せにより台形スキャンニング領域３０７Ｃを作るために使用される。１実施例では、アレイ１８Ｃの両端の６４個の変換器が、同調アレイ形状において領域３０７Ｃの端部の湾曲した隅角部分を得るために使用される。変換器の中央の６４個は、領域３０７Ｃの長方形部分を完成するために線形スキャンニングモードで使用される。そこで、台形領域３０７Ｃは、６４個の変換器だけがいつも１度に作動する上述
のサブアパチュアスキャンニング方法を使用して得られる。１実施例では、６４個の変換器の隣接したグループが交互に作動する。即ち、まず、変換器１−６４が活性化される。次に、変換器６４−１２８が活性化される。次の段階で、変換器２−６５が活性化され次いで変換器６５−１２９が活性化される。変換器１２８−１９２が活性化されるまでこのパターンが続く。次に、変換器１−６４においてスキャンニング過程が再開される。
【０１５３】
図３０Ｄは、本発明による同調アレイ撮像を行うために使用される変換器１８Ｄの短い線形アレイを示す。線形アレイ１８Ｄは同調アレイビームステアリング処理を介して使用され、図３０Ｄに示された角度スライス部分３０７Ｄを作る。
【０１５４】
図３１は本発明による回路板の図式的な機能ブロック図である。回路板１０００は、好ましくは、寸法が約５０.８×１０１.６mm（２×４インチ）の多層回路板である。これは、好ましくは両面型でありかつ表面取付け法を使用して部品を取り付ける。回路は機能的に送信回路１０１０と受信回路１０２０とに分割される。送信回路１０１０は高電圧ドライバー／パルサー回路１０２４に結合されたパルス同期回路１０２２を備える。ドライバー／パルサー１０２４は、送受信（Ｔ／Ｒ）スイッチ１０１６を介して乗算器モジュール１０１８に接続される。
【０１５５】
パルサー１０２４はパルス同期回路１０２２の遅延処理回路の制御下で高電圧パルスの連鎖を作る。パルスはＴ／Ｒスイッチ１０１６と乗算器１０１８とを経て変換器のアレイ１８に送られ、超音波信号を作る。Ｔ／Ｒスイッチ１０１６は、パルサー１０２４の高電圧パルスが敏感な受信回路１０２０に確実に到達しないように作用する。これは、ダイオード保護構造を経て受信回路１０２０内の前置増幅器ＴＧＣ回路に対する過大電圧保護を提供する。Ｔ／Ｒスイッチ１０１６は、使用されない変換器素子を使用される素子から絶縁するためにサブアパチュアスキャンニング中、使用される。この回路は、不要信号により生じた処理チャンネル間の混信の防止もする。
【０１５６】
受信回路１０２０は、前置増幅器及びＴＧＣ回路モジュール１０２２、ビーム形成モジュール１０２６並びに選択的なＡ／Ｄコンバーター１０２７を備える。図示のように、前置増幅器及びＴＧＣ回路モジュール１０２２は２個のチップ１０２２−１、１０２２−２により表される。前置増幅器及びＴＧＣチップの各は、与えられた時間において使用されたチャンネルの半分を処理する。前置増幅器及びＴＧＣ回路１０２２のある実際のチップの数は製造工程により決められる。前置増幅器及びＴＧＣ回路１０２２は１個のチップとして作られることが好ましい。
【０１５７】
ビーム形成モジュール１０２６は、いずれの実施例についても上述されたビーム形成回路を備える。モジュール１０２６は、好ましくは１チップ上に形成され、かつ上述のビーム形成機能を行いために必要な回路を総て含む。
【０１５８】
送信回路１０１０と低電圧受信回路１０２０とは、それぞれ１チップとして作ることができる。回路内のチップ数を減らすことにより、回路板１０００の寸法を小さくすることができる。回路板１０００は、抵抗器、コンデンサー、インダクターなどのような離散型構成部品、あるいは集積されたこれらと同等品を取り付ける面を備える。
【０１５９】
図３２は、一部が断面で示される線形スキャンヘッドの１実施例の断面表示の図式的な図である。スキャンヘッド１０３０はプラスチックハウジング１０３２により囲まれる。図のように、回路板１０００Ａは支持部材１０３４によりハウジング１０３２内の定位置に保持される。回路板１０００Ａはバスコネクター１０３６に接続し、このコネクターは柔軟なリボンケーブル又は印刷された柔軟なケーブル１０３７により変換器の線形アレイ１０３８に接続される。同軸ケーブルコネクター１０３５がスキャンヘッド１０３０を外
部電子回路に接続する。あるいは、ねじった対の導線用のコネクターを使用することができる。
【０１６０】
図３３は、図３２のスキャンヘッド１０３０の別な断面図である。図示のように、支持部材１０３４が２個の両面型回路板１０００Ａ、１０００Ｂを保持する。特定の用途に応じて、利用可能空間を最大に使用するために、２個以上の板を片面型又は両面型とし、横並びに積み重ね、又は食い違いに置くことができる。回路板は回路用ヒートシンクとして作用する伝熱層１０４５により分離される。熱伝導用の充填材をハウジング内に挿入することもできる。支持部材１０３４は、好ましくはテフロン（登録商標）のような低摩擦材料で作り、回路板１００Ａ、１０００Ｂの着脱を容易にする。回路板の各面は変換器からの情報の６４チャンネルの処理外部できることが好ましい。このため、図示のように、２個の両面型回路板１０００Ａ，１００Ｂは２５６個の変換器をしじできる。
【０１６１】
図３４は、部分的に断面で示された湾曲変換器スキャンヘッドの好ましい実施例である。スキャンヘッド１０４０は、プラスチックハウジング１０４２により形成される。良好な握り面を与えるため及び選択的にハウジングからの放熱に使い得るように、ハンドル部分に外側リブを持ち得ることに注意されたい。回路板１０００Ａはテフロン（登録商標）支持部材１０４４により保持される。回路板１０００Ａは同軸コネクター１０３５（又はねじり型の対のコネクター）及びバスコネクター１０４６に接続される。バスコネクター１０４６は、印刷された柔軟ケーブル１０４７により変換器の湾曲アレイ１０４８に接続される。
【０１６２】
図３５は、部分的に断面で示された挿入式の超音波プローブの図式的な図面である。プローブ１０６０はプラスチックハウジング１０６２により定められ、このハウジングは、腔管又は体腔内に挿入する細長いプローブ及び走査者に握られるハンドル部分に分けられる。回路板１０６４はプローブ１０６０のハンドル内に固定され、同軸コネクター１０６５及び変換器アレイ１０６８に接続される。回路板１０６４は、ハンドル内に適合するように寸法が小さいことを除いて図３０の回路板１０００と機能的には同じである。アレイ１０６８に１２８個の変換器があることが好ましい。この場合は、各面に６４チャンネル分の処理回路を持った両面型回路板１０６４がプローブを作動させるに十分である。
【０１６３】
図３６は、ここに説明された超音波装置を作動させるに要するソフトウエアのブロック図である。超音波スキャナー１０７２と使用者用表示装置１０７８とが示される。１個の処理用モジュール１０７４が、デジタル信号処理、特注のチップ及びシステムタイミングのようなハードウエアの特別な制御を提供する。使用者用表示装置１０７８は、ウインドウ作動システムと代置できるようなグラフィック用ユーザーインターフェース（ＧＵＩ）１０７６により駆動される。仮想制御パネル１０７５はグラフィック用ユーザーインターフェース１０７６とハードウエアインターフェース１０７４との間のインターフェースを提供する。
【０１６４】
典型的な表示装置は、使用者に、データフレームを固定し、データフレームを印刷し、又はデータフレームをディスクに記録する能力を提供する。使用者は、カラードップラー画像又は音響ドップラー処理の領域をハイライトにすることもできる。使用者は、深さの関数として受信した深さを手走査で変えることもできる。８個の深さ帯域があることが好ましい。使用者は送信焦点帯域を（１−８帯域から）変更し、画像のコントラスト及び画像の輝度を変えることができる。
【０１６５】
より特別には、使用者は撮像モードを変更できる。Ｂモードは輝度又は通常の画像表示の調整のために提供される。Ｃモードは、上下又は横並びのいずれかのカラードップラーフローを制御するために提供される。Ｍモードは、独立画像モードにおいて時間変更ドッ
プラー画像を制御するために提供される。音響ドップラーモードは、Ｂモード及びＣモードの表示の補足をオンオフするためにこれを設定することができる。
【０１６６】
使用者は、画像表示の大きさ及び形状を決定するように変換器アレイを設定することもできる。選択は、変換器アレイが湾曲−線形アレイ、線形アレイ、あるいは同調アレイのどれであるかによる。
【０１６７】
使用者は、患者の情報を入力し表示することもできる。次いで、患者情報は表示のラベリングに使用される。画像表示を与えるために使用されるコンピューターはウインドウフォーマットで患者の管理及び画像データを表示するために、ソフトウエアモジュールでプログラムすることができる。使用者は、マウスで操作する種々のプルダウンメニューを与えられる。
【０１６８】
使用者はスキャナーの特別な応用に基づいて撮像モードを設定することもできる。使用者は、撮像が心臓、放射線科、産科、婦人科用のためか、又は抹消血管用のためかに基づいて自動的に画像の深さ及び送信電力を調整することができる。使用者は特別な用途のために画像の深さを設定しかつ手動で送信を行うこともできる。
【０１６９】
本発明の別の好ましい実施例は、２次元変換器アレイを形成するために隣接した２列以上の変換器を有する超音波撮像装置に関する。図３７の手持ち式装置６００に示されるように、ハウジング６００の変換器部分６０６は、３列の変換器６０８、６１０及び６１２を備える。列６０８、６１０及び６１２は異なった長さのものとすることができる。例えば、列６０８と６１２とを中央の列６１０より短くすることができる（例えば、中央列を短い列の長さの１.５倍にすることができる）。隣接した列の間の空間は、適宜の所与の列内の変換器間の間隔と同じとすることもできるし、あるいはをこれより大きくすることもできる。列間のより広い間隔は、変換器アレイにより送られる超音波信号の効果的な焦点合わせを提供することができる。先の諸実施例に関連して説明されたように、変換器の各列は、１個又は複数個の柔軟なケーブルを使って、これをチップキャリヤー又は回路板に接続することができる。
【０１７０】
本発明の別の好ましい実施例は、図３８に示された携帯式超音波聴診器に関連する。このシステムは、変換器アレイ、アレイ用の同期及びドライバー回路、及びビーム形成回路を音響センサーハウジング７０４又は聴診器のチェストピース内に組み込まれる。
【０１７１】
聴診器のセンサーハウジング７０４は２個のイヤーピース７１２に連結され、使用者に音響情報を提供する。中央の管７０５はハウジング７０４をＹ字形コネクターに連結する。イヤーピース７１２は、Ｙ字形コネクターから伸びる管７０６、７０８に連結される。コネクターハウジング７０２は、聴診器をケーブル７１０に連結する。コネクターハウジング７０２は、これをＹ字形コネクター７０７と一体に形成し又は取り付けることができ、あるいはこれをハウジング７０４に取り付けることができる。管７０６、７０８に沿ってイヤーピース７１２に送られる音を発生させるために、Ｙ字形コネクター７０７に取り付けられた変換器を使用することができる。聴診器は、標準の音響情報、電子音情報、及び／又は超音波情報を提供するために使うことができる。
【０１７２】
聴診器のセンサーハウジング７０４内のビーム形成回路は、個人用のデジタル補助手段のような対象領域の空間的表現を作り、これをケーブル７１０に沿って手持ち式表示装置７１４に送ることができる。表示装置ハウジング７１４は、ここに先に説明されたような超音波画像を、好ましくはＭモード表示又はドップラー表示で作るためのプロセッサーを収容する。使用者は、対象領域の音響及び画像のデータを同時に作ることができる。このデータはメモリーに記憶し、又はケーブル７２０に沿ってモデムにより別のシステムに送
ることができる。電力は、表示装置ハウジング７１４内、センサーハウジング７０４内、又はコネクターハウジング７０２内の電池によりこれを提供することができる。ハウジング７１４は液晶表示装置のような薄いパネル表示装置７１６、及びキーパッド又はマウスのような使用者インターフェース７１８を備えることができる。
【０１７３】
本発明の別の好ましい実施例は、図３９Ａ及び３９Ｂに関連して示された超音波システム８００である。この実施例においては、変換器素子又はアレイ８０２は、パッチ８０５により患者の皮膚８１０に取り付けられる。パッチ８０５は、これを患者の皮膚に固定するために周囲の接着剤８０６を持つことができる。アレイ８０２は、ケーブル８０８により、あるいは無線により、身体装着式のハウジング８０４に接続され、このハウジングがデータを記録し及び／又は別の受信位置に送信する。パッチは１個の変換器素子、又は先に説明されたような１個又は複数個の線形アレイを有し、あるいは図３９Ｂのパッチ８１４で図示されたような環状のアレイ８１２を持つことができる。パッチは、本明細書において先に述べたようなビーム形成及び焦点用の回路を含むことができる。変換器システム及び組み合わせられた回路への電力は、ハウジング８０４内に置き得る電池を使用して提供できる。
【０１７４】
本発明の別の好ましい実施例は、身体の管腔内又は空洞部内に差し込む柔軟な超音波プローブ又はカテーテルシステムに関連する。かかるシステム９００が、図４０Ａ及び４０Ｂに示される。システム９００はハウジング９０４に連結された手元側端部９０５及び末端部９０７を有する柔軟なシャフト９０２を備える。前述のような処理回路がハウジング９０４内に置かれる。ハウジング９０４は、ケーブル９１０により使用者インターフェース９０６及び表示装置９０８に連結される。プローブシャフトの末端部９０７は端末部分９１２を有し、その中に変換器アレイ９１８及びチップキャリヤー又は回路板組立体９１６が置かれる。チップキャリヤー９１６はケーブル９２０に接続され、これが、本明細書の前述したようなパルス同期装置、ドライバー回路、及びビーム形成及び焦点回路に制御信号を送り、更に対象領域の加算された電気的表現をハウジング９０４内の処理回路に送る。シャフトの外壁９２２は内部の構成要素を作業環境から絶縁するために密閉される。変換器アレイは半径方向に向けることができ、あるいはカテーテル軸線に沿って端末部に向けることができる。管体９１４には、選択的に、光ファイバー観察システム、案内ワイヤー、又はその他の処置用又は外科用の器具を入れることができる。
【０１７５】
本発明は、その好ましい実施例を参照して特別に図解され説明されたが、請求項に定められた本発明の精神及び範囲から離れることなく形式及び詳細における種々の変更をなし得ることは熟練技術者により理解されるであろう。
【０１７６】
本発明の好適な実施態様は以下のとおりである。
【０１７７】
１．対象領域からの反射超音波信号を受ける超音波変換器装置であって、受信した超音波信号を電気信号に変換する前記変換器装置、
この電気信号を受け、対象領域の電気的表現を作る処理回路、
超音波変換器装置と処理回路とが内部に置かれたハウジング、
及び
これを越えて電気的表現が移されるインターフェース
を備えた超音波撮像システム。
【０１７８】
２．処理回路がビーム形成回路を有し、これが
変換器装置用のプログラム可能なサンプル選択回路であって、複数の事前設定されたタイミングウインドウの一つの間に各電気信号がサンプルされるように電気信号のサンプリングを制御する前記サンプル選択回路、及び
対象領域の電気的表現を作るために電気信号を使用できるようにサンプル選択回路からのサンプルされた電気信号を遅延させる各変換器用の遅延回路
を備える上記１の超音波撮像システム。
【０１７９】
３．インターフェースに接続された携帯型の電池電源式の平坦なパネル表示装置を更に備える上記１の超音波撮像システム。
【０１８０】
４．遅延回路がプログラム可能なタップ付きＣＣＤ遅延線を備える上記２の超音波撮像システム。
【０１８１】
５．サンプルされた電気信号が離散時間型のアナログ信号である上記２の超音波撮像システム。
【０１８２】
６．超音波変換器により対象領域内に送られる超音波信号のタイミングを取るために超音波変換器のアレイにタイミング信号を提供するパルス同期回路を更に備える上記１の超音波撮像システム。
【０１８３】
７．超音波変換器装置からの電気信号を増幅する増幅回路を更に備える上記１の超音波撮像システム。
【０１８４】
８．超音波変換器装置に超音波信号を発信させるように励振するための信号を作るドライバー回路を更に備える上記１の超音波撮像システム。
【０１８５】
９．ビーム形成回路を制御するために使用されるデータを記憶するメモリー回路を更に備える上記２の超音波撮像システム。
【０１８６】
１０．超音波変換器装置からの電気信号の電位を制御する利得制御回路を更に備える上記１の超音波撮像システム。
【０１８７】
１１．超音波変換器装置が超音波変換器の線形アレイを備える上記１の超音波撮像システム。
【０１８８】
１２．対象領域が台形の対象領域である上記１の超音波撮像システム。
【０１８９】
１３．超音波変換器装置が超音波変換器の湾曲したアレイである上記１の超音波撮像システム。
【０１９０】
１４．超音波変換器装置が超音波変換器の同調アレイである上記１の超音波撮像システム。
【０１９１】
１５．プログラム可能なサンプル選択回路が、タイミングウインドウ内の電気信号のサンプリングを制御するためにプログラム可能なサンプリング選択回路により使用される一連の値を記憶する記憶回路を備える上記２の超音波撮像システム。
【０１９２】
１６．記憶回路が並列シフレジスターである上記１５の超音波撮像システム。
【０１９３】
１７．プログラム可能なサンプル選択回路が
ＢＣＤワードの連鎖を出力するカウンター、及び
電気信号のサンプリングを制御するために各ＢＣＤワードと記憶回路に記憶された値とを比較する比較回路
を更に備える上記１５の超音波撮像システム。
【０１９４】
１８．超音波変換器からの電気信号を遅延させるために使用される遅延値をビーム形成回路にダウンロードするためのメモリーを更に備える上記１の超音波撮像システム。
【０１９５】
１９．対象領域からの反射超音波信号を受ける超音波変換器のアレイ、受信した超音波信号を電気信号に変換する前記変換器、
前記電気信号を受けるビーム形成回路であって
各変換器用のプログラム可能なサンプル選択回路であって、複数の事前設定されたタ
イミングウインドウの一つの間に各電気信号がサンプルされるように電気信号をのサン
プリングを制御する前記サンプル選択回路、及び
対象領域の電気的表現を作るために電気信号を使用できるようにサンプル選択回路か
らのサンプルされた電気信号を遅延させる各変換器用の遅延回路、
を備えた前記ビーム形成回路、
内部に超音波変換器とビーム形成回路とが収容されたハウジング、及び
これを越えて電気的表現がハウジングから進められるインターフェース
を備えた超音波撮像システム用のスキャンヘッド。
【０１９６】
２０．遅延回路がプログラム可能なタップ付きＣＣＤ遅延線を備える上記１９のスキャンヘッド。
【０１９７】
２１．サンプルされた電気信号が離散時間型のアナログ信号である上記１９のスキャンヘッド。
【０１９８】
２２．超音波変換器により対象領域内に送られる超音波信号のタイミングを取るために超音波変換器のアレイにタイミング信号を提供するパルス同期回路を更に備える上記１９のスキャンヘッド。
【０１９９】
２３．超音波変換器からの電気信号を増幅する増幅回路を更に備える上記１９のスキャンヘッド。
【０２００】
２４．超音波変換器に超音波信号を発信させるように励振するための信号を作るドライバー回路を更に備える上記１９のスキャンヘッド。
【０２０１】
２５．ビーム形成回路を制御するために使用されるデータを記憶するメモリー回路を更に備える上記１９のスキャンヘッド。
【０２０２】
２６．超音波変換器からの電気信号の電位を制御する利得制御回路を更に備える上記１９のスキャンヘッド。
【０２０３】
２７．超音波変換器のアレイが線形アレイである上記１９のスキャンヘッド。
【０２０４】
２８．対象領域が台形の対象領域である上記２７のスキャンヘッド。
【０２０５】
２９．超音波変換器のアレイが湾曲したアレイである上記１９のスキャンヘッド。
【０２０６】
３０．超音波変換器のアレイが同調アレイである上記１９のスキャンヘッド。
【０２０７】
３１．超音波変換器からの電気信号を遅延させるために使用される遅延値をビーム形成回路にダウンロードするためのメモリーを更に備える上記１９のスキャンヘッド。
【０２０８】
３２．超音波エネルギーにより対象領域をスキャンニングする方法であって、
超音波変換器装置を設け、
超音波変換器装置により対象領域からの反射超音波信号を受け、超音波変換器装置が受信した超音波信号を電気信号に変換し、
電気信号を受け、かつ対象領域の電気的表現を作る処理回路を設け、更に
電気的表現を別のハウジングに送るためにインターフェースを設けることを包含した方法。
【０２０９】
３３．複数の事前設定されたタイミングウインドウの一つの中で各電気信号をサンプリングし、サンプルされた電気信号を遅延させ、サンプルされた電気信号と遅延された電気信号とを使って対象領域の電気的表現を形成するように、ビーム形成回路により電気信号をサンプリングすることを更に包含した上記３２の方法。
【０２１０】
３４．サンプルされた電気信号を遅延させるように各変換器用のプログラム可能なタップ付きＣＣＤ遅延線を有するビーム形成回路を設ける段階を更に含んだ上記３２の方法。
【０２１１】
３５．サンプルされた電気信号が離散時間型のアナログサンプルである上記３３の方法。
【０２１２】
３６．超音波変換器により対象領域内に送られる超音波信号のタイミングを取るために超音波変換器のアレイにタイミング信号を提供するパルス同期回路を設ける段階を更に含んだ上記３２の方法。
【０２１３】
３７．超音波変換器のアレイからの電気信号を増幅し、
増幅された信号をビーム形成回路に結合する
ことを更に含んだ上記３２の方法。
【０２１４】
３８．ビーム形成回路を制御するために使用されるデータをメモリーに記憶し、前記メモリーはこのデータを各ビーム形成回路と組み合わせられた局所メモリーにダウンロードすることを更に含んだ上記３２の方法。
【０２１５】
３９．超音波変換器装置からの電気信号の電圧レベルを利得制御回路により制御することを更に含んだ上記３２の方法。
【０２１６】
４０．対象領域の画像を作ることを更に含んだ上記３２の方法。
【図面の簡単な説明】
【０２１７】
【図１Ａ】超音波撮像システムに使用されかつそれぞれ単一パルスの送信パルスパターン及び帯域焦点モードにおける多数パルスのパルスパターンと組み合わせられた通常の撮像用アレイのブロック図を示す。
【図１Ｂ】超音波撮像システムに使用されかつそれぞれ単一パルスの送信パルスパターン及び帯域焦点モードにおける多数パルスのパルスパターンと組み合わせられた通常の撮像用アレイのブロック図を示す。
【図２】図２Ａ−２Ｃは、光学レンズ、時間遅れ及び位相遅れ作動を含んだ３種の異なった通常の撮像又はビーム収束の技術のブロック図を示す。
【図３】本発明の超音波撮像システムの好ましい実施例の図式的な図面を示す。
【図４】本発明の超音波撮像システムの好ましい実施例の図式的な機能的ブロック図を示す。
【図５】本発明の超音波撮像システムの好ましい実施例の図式的な機能的ブロック図を示す。
【図６】本発明によるビーム形成用及び収束用回路のアレイの機能的なブロック図を示す。
【図７】本発明によるビーム形成用及び収束用回路のアレイのより詳細な機能的ブロック図を示す。
【図８】ビーム形成用及び収束用回路の各がラッチ回路を組み入れた本発明の別の実施例の機能的なブロック図を示す。
【図９】本発明により使用されるラッチ回路の例示的な実施例の図式的なブロック図を示す。
【図１０】各ビーム形成用及び収束用回路の選択された出力がそれぞれ乗算回路に加えられる本発明の別の実施例の機能的なブロック図を示す。
【図１１】本発明の多数のビーム形成用及び収束用回路が送信モードにおいて作動するように配置された本発明の別の実施例の機能的なブロック図を示す。
【図１２】本発明による適用ビーム形成回路の好ましい１実施例の図式的な機能的ブロック図である。
【図１３】プログラマブルサンプル選択回路とプログラマブル遅延ユニットとを使用している本発明によるビーム形成用及び収束用回路のアレイの別の実施例の図式的なブロック図を示す。
【図１４Ａ】本発明により使用されるメモリー制御のプログラマブルサンプル選択回路の例示的な実施例の図式的な線図を示す。
【図１４Ｂ】図１４Ａのサンプル選択回路のタイミング図を示す。
【図１５】本発明によるメモリー及び制御回路の別の好ましい実施例の図式的な詳細ブロック図である。
【図１６】ＣＣＤプログラマブル遅延線が使用される図１３のビーム形成回路の実施例の図式的なブロック図を示す。
【図１７】本発明によるメモリー及び制御回路のなお別の好ましい実施例の図式的な詳細ブロック図である。
【図１８】本発明によるメモリー及び制御回路のなお別の好ましい実施例の図式的な詳細ブロック図である。
【図１９】ビーム形成用及び収束用回路の各の選定された出力がそれぞれ乗算重み付け回路に加えられる本発明の別の乗算のブロック図を示す。
【図２０】乗算重み付け回路が遅延ユニットの入力に置かれる本発明の別の乗算のブロック図を示す。
【図２１】時間領域補間用の有限インパルス応答（ＦＩＰ）フィルターがチエンユニットに続いて置かれる本発明の別の導入のブロック図を示す。
【図２２】重み固定の乗算器が入力サンプルの補間に使用されるＦＩＰフィルター導入のブロック図を示す。
【図２３】プログラマブル乗算器が入力サンプルの補間に使用される別のＦＩＰフィルター導入のブロック図を示す。
【図２４】本発明のスキャン変換過程を示す図式的な図である。
【図２５】本発明によるパルスドップラー処理ユニットの図式的な機能ブロック図である。
【図２６】本発明による２重パルスドップラー処理プロセッサーを使用しているカラーフローマップチップ導入の図式的なブロック図である。
【図２７】本発明の超音波撮像システムの別の好ましい実施例の図式的な機能ブロック図である。
【図２８】本発明によるサブアパチュアスキャン中に使用される切捨て非変化空間ウインドウ及び動的空間ウインドウとの比較図である。
【図２９Ａ】本発明の超音波撮像システムに使用される２種の使用者選択の可能な表示フォーマットの図式的な図である。
【図２９Ｂ】本発明の超音波撮像システムに使用される２種の使用者選択の可能な表示フォーマットの図式的な図である。
【図３０Ａ】本発明による線形超音波変換器アレイと長方形スキャン領域との間の関係の図式的な図解である。
【図３０Ｂ】本発明による湾曲超音波変換器アレイと湾曲スキャン領域との間の関係の図式的な図解である。
【図３０Ｃ】本発明による線形超音波変換器アレイと台形スキャン領域との間の関係の図式的な図解である。
【図３０Ｄ】同調アレイスキャン領域の図式的な図解である。
【図３１】本発明による回路板の図式的な機能ブロック図である。
【図３２】本発明による線形スキャンヘッドの１実施例の図式的な部分断面図である。
【図３３】図３１の図式的な側面断面図である。
【図３４】本発明による湾曲変換器アレイを使用しているスキャンヘッドの図式的な部分断面図である。
【図３５】本発明による内部超音波プローブの図式的な断面図である。
【図３６】本発明の作動を制御するために使用されるソフトウエアの論理の流れを示すトップレベルの流れ図である。
【図３７】本発明による２次元的な変換器アレイの斜視図である。
【図３８】本発明による電子式超音波聴診器の図式的な説明図である。
【図３９Ａ】本発明による超音波変換器パッチシステムを示す。
【図３９Ｂ】本発明による超音波変換器パッチシステムを示す。
【図４０Ａ】本発明による超音波プローブ又はカテーテルを示す。
【図４０Ｂ】本発明による超音波プローブ又はカテーテルを示す。
【特許請求の範囲】
【請求項１】
超音波画像システムであって、
プログラム可能なビーム形成集積回路からのビーム形成画像データを受け取る処理システムを有する画像システムに接続された超音波変換器アレイ、
ここで、該ビーム形成集積回路は複数のチャンネルを備え、各チャンネルは、該プログラム可能なビーム形成集積回路上に位置するメモリーおよび制御回路に接続された遅延装置を有し、該メモリーおよび該制御回路は、遅延装置の各チャンネルについて、遅延値を蓄積し設定される可変時間遅延を制御する、
および
プログラム可能な送信集積回路であって、変換器アレイによる超音波パルスの送信を制御する複数の可変遅延チャンネルを有する回路、ここで、プログラム可能な送信集積回路がメモリーと遅延選択回路を含む、
を含むシステム。
【請求項２】
更に該ビーム形成集積回路がサンプル選択回路を含んでいる請求項１に記載のシステム。
【請求項３】
該変換器アレイが少なくとも６４の素子アレイ、少なくとも１２８の素子アレイまたは少なくとも２５６の素子アレイを含む請求項１に記載のシステム。
【請求項４】
２番目のビーム形成集積回路を更に含み、１番目のビーム形成集積回路が１番目の複数の変換器アレイのチャンネルを処理し、２番目のビーム形成集積回路が２番目の複数の変換器アレイのチャンネルを処理する請求項１に記載のシステム。
【請求項５】
該１番目のビーム形成集積回路のための１番目の回路基板と、該２番目のビーム形成集積回路のための２番目の回路基板とを更に含む請求項４に記載のシステム。
【請求項６】
プログラム可能な送信集積回路が、各送信チャンネルのための複数の遅延設定を伴うパルス同期集積回路を更に含む請求項１に記載のシステム。
【請求項７】
複数のビーム形成集積回路を更に含み、各回路が複数のプログラム可能な遅延チャンネルを有し、各チャンネルが少なくとも１０マイクロ秒までの範囲の選択可能な遅延を有する請求項１に記載のシステム。
【請求項８】
少なくとも１０のチャンネルまたは少なくとも６４のチャンネルを有する請求項１に記載のシステム。
【請求項９】
該ビーム形成集積回路中に形成されたメモリーを更に含む請求項１に記載のシステム。
【請求項１０】
該変換器アレイに伴う超音波プローブと連絡する手持ち式表示装置、
ここで、該表示装置は超音波画像フラットパネルディスプレイ、ユーザーインターフェース、ビーム形成画像データを処理する処理システムおよび該表示装置中の画像データを蓄積するメモリー備える、
を更に含む請求項１に記載のシステム。
【請求項１１】
該手持ち式表示装置が個人用デジタル補助手段を含む請求項１０に記載のシステム。
【請求項１２】
該処理システム上で作動する表示処理ソフトウェアを更に含む請求項１０に記載のシステム。
【請求項１３】
ビーム形成装置制御データを蓄積するための２番目のメモリーを該手持ち式表示装置に更に備える請求項１０に記載のシステム。
【請求項１４】
該手持ち式表示装置が１０００ｃｍ３未満の体積を有する請求項１０に記載のシステム。
【請求項１５】
ドップラー処理装置を更に含む請求項１０に記載のシステム。
【請求項１６】
スキャン変換コンピュータプログラムを更に含む請求項１０に記載のシステム。
【請求項１７】
電力を供給するバッテリーを該手持ち式装置内に更に含む請求項１０に記載のシステム。
【請求項１】
超音波画像システムであって、
プログラム可能なビーム形成集積回路からのビーム形成画像データを受け取る処理システムを有する画像システムに接続された超音波変換器アレイ、
ここで、該ビーム形成集積回路は複数のチャンネルを備え、各チャンネルは、該プログラム可能なビーム形成集積回路上に位置するメモリーおよび制御回路に接続された遅延装置を有し、該メモリーおよび該制御回路は、遅延装置の各チャンネルについて、遅延値を蓄積し設定される可変時間遅延を制御する、
および
プログラム可能な送信集積回路であって、変換器アレイによる超音波パルスの送信を制御する複数の可変遅延チャンネルを有する回路、ここで、プログラム可能な送信集積回路がメモリーと遅延選択回路を含む、
を含むシステム。
【請求項２】
更に該ビーム形成集積回路がサンプル選択回路を含んでいる請求項１に記載のシステム。
【請求項３】
該変換器アレイが少なくとも６４の素子アレイ、少なくとも１２８の素子アレイまたは少なくとも２５６の素子アレイを含む請求項１に記載のシステム。
【請求項４】
２番目のビーム形成集積回路を更に含み、１番目のビーム形成集積回路が１番目の複数の変換器アレイのチャンネルを処理し、２番目のビーム形成集積回路が２番目の複数の変換器アレイのチャンネルを処理する請求項１に記載のシステム。
【請求項５】
該１番目のビーム形成集積回路のための１番目の回路基板と、該２番目のビーム形成集積回路のための２番目の回路基板とを更に含む請求項４に記載のシステム。
【請求項６】
プログラム可能な送信集積回路が、各送信チャンネルのための複数の遅延設定を伴うパルス同期集積回路を更に含む請求項１に記載のシステム。
【請求項７】
複数のビーム形成集積回路を更に含み、各回路が複数のプログラム可能な遅延チャンネルを有し、各チャンネルが少なくとも１０マイクロ秒までの範囲の選択可能な遅延を有する請求項１に記載のシステム。
【請求項８】
少なくとも１０のチャンネルまたは少なくとも６４のチャンネルを有する請求項１に記載のシステム。
【請求項９】
該ビーム形成集積回路中に形成されたメモリーを更に含む請求項１に記載のシステム。
【請求項１０】
該変換器アレイに伴う超音波プローブと連絡する手持ち式表示装置、
ここで、該表示装置は超音波画像フラットパネルディスプレイ、ユーザーインターフェース、ビーム形成画像データを処理する処理システムおよび該表示装置中の画像データを蓄積するメモリー備える、
を更に含む請求項１に記載のシステム。
【請求項１１】
該手持ち式表示装置が個人用デジタル補助手段を含む請求項１０に記載のシステム。
【請求項１２】
該処理システム上で作動する表示処理ソフトウェアを更に含む請求項１０に記載のシステム。
【請求項１３】
ビーム形成装置制御データを蓄積するための２番目のメモリーを該手持ち式表示装置に更に備える請求項１０に記載のシステム。
【請求項１４】
該手持ち式表示装置が１０００ｃｍ３未満の体積を有する請求項１０に記載のシステム。
【請求項１５】
ドップラー処理装置を更に含む請求項１０に記載のシステム。
【請求項１６】
スキャン変換コンピュータプログラムを更に含む請求項１０に記載のシステム。
【請求項１７】
電力を供給するバッテリーを該手持ち式装置内に更に含む請求項１０に記載のシステム。
【図１Ａ】
【図１Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９Ａ】
【図２９Ｂ】
【図３０Ａ】
【図３０Ｂ】
【図３０Ｃ】
【図３０Ｄ】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９Ａ】
【図３９Ｂ】
【図４０Ａ】
【図４０Ｂ】
【図１Ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４Ａ】
【図１４Ｂ】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９Ａ】
【図２９Ｂ】
【図３０Ａ】
【図３０Ｂ】
【図３０Ｃ】
【図３０Ｄ】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９Ａ】
【図３９Ｂ】
【図４０Ａ】
【図４０Ｂ】
【公開番号】特開２０１１−８７９４８（Ｐ２０１１−８７９４８Ａ）
【公開日】平成２３年５月６日（２０１１．５．６）
【国際特許分類】
【出願番号】特願２０１０−２７１７２５（Ｐ２０１０−２７１７２５）
【出願日】平成２２年１２月６日（２０１０．１２．６）
【分割の表示】特願２００９−５７９３６（Ｐ２００９−５７９３６）の分割
【原出願日】平成８年６月２８日（１９９６．６．２８）
【出願人】（５０１４９４４８１）テラテク・コーポレーシヨン (7)
【Ｆターム（参考）】
【公開日】平成２３年５月６日（２０１１．５．６）
【国際特許分類】
【出願日】平成２２年１２月６日（２０１０．１２．６）
【分割の表示】特願２００９−５７９３６（Ｐ２００９−５７９３６）の分割
【原出願日】平成８年６月２８日（１９９６．６．２８）
【出願人】（５０１４９４４８１）テラテク・コーポレーシヨン (7)
【Ｆターム（参考）】
[ Back to top ]