撮像素子
【課題】従来の撮像素子では、バンプをセンサアレイ領域の外側のみに配置していた。半導体基板の裏面から入射する光を撮像する方式の撮像素子を指紋センサーとして用いたときに、従来の撮像素子のようにバンプをセンサアレイ領域の外側のみ配置してしまうと、指をセンサアレイ領域上に置いたときに、半導体基板に曲がりが生じて破損してしまう
【解決手段】裏面式撮像素子において、半導体基板の表面側で、かつ、平面視した際にセンサアレイ領域やフォトダイオードと重なる位置にバンプを配置する。これにより、当該バンプが支えとなり、半導体基板に曲がりが生じて破損することを抑制する。
【解決手段】裏面式撮像素子において、半導体基板の表面側で、かつ、平面視した際にセンサアレイ領域やフォトダイオードと重なる位置にバンプを配置する。これにより、当該バンプが支えとなり、半導体基板に曲がりが生じて破損することを抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像素子に関し、特にバンプを用いて他の装置や基板に接続される撮像素子に関する。
【背景技術】
【０００２】
従来、CMOSイメージセンサ等、半導体チップを用いた撮像素子が知られており、このような撮像素子を用いて指紋認証装置を構成することが行なわれている。特に近年では、情報保護の観点から、携帯電話などの非常に小型の装置に組み込まれる指紋認証装置が開発されている。
【０００３】
指紋認証装置用の撮像素子を開示した文献として、特許文献１や特許文献２がある。
【０００４】
例えば特許文献１の図４には、従来の指紋認証装置用の撮像素子の断面図が開示されている。同図の指紋センサー２０Aにおいて、半導体チップ２２Aにセンサー部２６が設けられており、半導体チップ２２Aは、センサー部２６が設けられた面と同じ側の面に設けられたスタッドバンプ３７を用いて回路基板２３Aに接続されている。回路基板２３Aには開口部２９が設けられており、この開口部２９を通して指をセンサー部２６に接触させることにより、指紋画像を撮像する。
【０００５】
一方、半導体チップの裏面から入射した光を検出し撮像を行なう撮像素子が開発されており、かかる素子が特許文献２や特許文献３に開示されている。
【０００６】
特許文献２の図１のMOSイメージセンサチップでは、半導体チップであるＳｉ基板１の表面（図で下を向いている面）には受光部拡散層５が設けられている。そして、受光部拡散層５が、Ｓｉ基板の裏面（図で上を向いている面）から入射した光３２を電気信号に変換して、撮像を行なうものである。以下、裏面から撮像すべき光が入射する撮像素子を、裏面式撮像素子と呼ぶ。
【０００７】
尚、特許文献３にも裏面式撮像素子が開示されている。
【０００８】
【特許文献１】特開２００４−３０４０５４号公報
【特許文献２】特開２００２−３３４６９号公報
【特許文献３】米国特許公報 ＵＳ６，１６８，９６５
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、本発明者は、上記の従来技術に以下の課題があることを見出した。
【００１０】
特許文献１の図４に記載された指紋センサー２０Aでは、スタッドバンプ３７が半導体チップの端に設けられているが、中央付近には設けられていない。これは、指紋センサー２０Aでは、半導体チップ２２Aの表面（センサー部２６が設けられている側の面）から撮像すべき光が入射するので、半導体チップ２２Aの表面側でかつセンサー部２６上にスタッドバンプ３７を設けると、撮像すべき光がスタッドバンプにより遮光されてしまうからである。
【００１１】
しかし、バンプを半導体チップの端に設ける構造を裏面式撮像素子に適用して指紋センサーを構成すると、強度上の問題が生じる。
【００１２】
すなわち、半導体チップがその端をバンプで支えられた両端支持梁となるため、センサー部付近を指で押すことにより曲げが生じ、半導体チップが破損する恐れがあるという問題がある。
【００１３】
仮に、特許文献１の図４において、回路基板２３Aに開口部が設けられておらず（裏面式撮像素子であれば、開口部は必ずしも必要でない）、半導体チップ２２Aと回路基板２３Aの間にアンダーフィル剤が充填されていたとしても、一般的に、アンダーフィルの硬さはバンプの硬さよりも小さいため、半導体チップに曲げが生じることは避けられない。
【課題を解決するための手段】
【００１４】
本発明にかかる撮像素子は、第１主面と該第１主面に対向する第２主面とを有する半導体基板と、前記第１主面側に形成された不純物領域により構成されるフォトダイオードと、前記第１主面側に設けられた複数のバンプと、を有し、前記複数のバンプのうち少なくとも１つが平面視した際に前記フォトダイオードと重なる位置に形成されていることを特徴とする。
【００１５】
本発明によれば、半導体チップの裏面が指で押されたときに、半導体チップの表面でかつ平面視した際にフォトダイオードと重なる位置に配置されたバンプが支えとなり、半導体チップに曲げが生じることが抑制されるので、半導体チップが破損することを防止できる。
【発明の効果】
【００１６】
本発明により、裏面式撮像素子が、その裏面が指で押された際に、半導体基板に曲がりが生じて破損することを抑制することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態を図１および２を用いて説明する。この実施の形態では、ＣＭＯＳイメージセンサを例として説明する。
【００１８】
図１は、本実施の形態に係る裏面式撮像素子１０を、バンプ１が形成されている側から見た図である。本実施の形態では、バンプ１を半田バンプとして説明する。図２は、図１のＡ−Ａ’断面を半導体基板の裏面を上にして示した図である
図１を参照して、裏面式撮像素子１０は、半導体基板２、半導体基板２の第１主面である表面２２に形成されたセンサアレイ領域３、行デコーダ４０、列デコーダ４２、センスアンプ４４、撮像したイメージ信号の出力に用いられるＩ／Ｏ領域４６、その他の周辺回路４８を有する。本実施の形態においては、半導体基板２の導電型をＰ型として説明する。
【００１９】
センサアレイ領域３内には、複数のセンサー３０が形成されており、各々のセンサー３０は、半導体基板２と共にフォトダイオードを構成する受光用Ｎ型領域３２、ゲート電極３４、および、Ｎ型のソース・ドレイン領域３６を有する。受光Ｎ型領域３２には光電変換により発生した電荷が蓄積し、ゲート電極３４とソース・ドレイン領域３５は、受光Ｎ型領域３２に蓄積した電荷を排出するために用いられる。各々のセンサー３０にはアンプ素子など他の回路が接続せれているが、図では簡略のために省略してある。
【００２０】
次いで図２を参照して、受光Ｎ型領域３２、列デコーダ４２、センスアンプ４４、およびＩ／Ｏ領域４６は、半導体基板２の表面２２に形成されている。そして、半導体基板２の表面２２上に配線層５が形成され、配線層５上に複数の半田バンプ１が形成されている。すなわち、半田バンプ１は、半導体基板２の表面２２側に形成されている。
【００２１】
配線層５内には配線５２が形成されており、この配線５２は、例えば、半田バンプ１とＩ／Ｏ領域４６とを電気的に接続している。
【００２２】
裏面式撮像素子１０は、実装基板６に接続される。この際、実装基板６には電極パッド６２が設けられており、半田バンプ１はこの電極パッド６２と接合される。
【００２３】
撮像すべき光Ｐは、半導体基板２の第２主面である裏面２４から入射し、半導体基板２中で光電変換により電子−正孔対を発生させる。発生した電子は、受光Ｎ型領域３２に蓄積し、同領域３２の電位を低下させる。この電位の変化を検出することにより撮像する。
【００２４】
再度、図１を参照して、半田バンプ１の中には、平面視した際にセンサアレイ領域３と重なる位置に形成されているものがある。（以下、ある領域と重なる位置とは、平面視した際にその領域と重なる位置のことを意味する。）さらに、センサアレイ領域３と重なる位置に形成された半田バンプの中には、受光Ｎ型領域３２が構成するフォトダイオードと重なるものがある。裏面式撮像素子１０では、撮像すべき光が裏面２４から入射するので、センサアレイ領域３や、受光Ｎ型領域３２が構成するフォトダイオードと重なる位置に半田バンプ１を配置しても撮像すべき光が遮られることがない。
【００２５】
このような構造とすることにより、裏面式撮像素子１０で指紋を撮像するために、半導体基板２の裏面２４に指が置かれた際に、センサアレイ領域３や受光Ｎ型領域３２と重なる位置に配置された半田バンプ１が、半導体基板２を支え（図２中の矢印Ｙが、半田バンプ１が半導体基板２を支える力を表している）、半導体基板２に曲がりが生じることを抑制する。そのため、半導体基板２が破損することを抑制することができる。
【００２６】
尚、本実施の形態において、半田バンプ１が半導体基板２の曲がりを抑制するという効果を十分に発揮するように、半田バンプ１は、半導体基板２の表面２２側の実質的に全面にわたって実質的に均一な間隔で配置されている。
【００２７】
また、半田バンプ１の中には、センサアレイ領域３と重ならない位置に配置されているものもある。例えば、撮像したイメージ信号の出力に用いられる半田バンプ１は、信号を高速に伝送するためにＩ／Ｏ領域４６と重なる位置に配置されることが好ましい。
【００２８】
本実施の形態の他の効果として、撮像したイメージ信号の出力や行デコーダ・列デコーダの制御信号など、各種信号ために多数の半田バンプが必要な場合であっても、半田バンプをセンサアレイ領域内に配置するので、半田バンプ用の面積をセンサアレイ領域外に余分に設ける必要が無く、撮像素子の面積を小さくできる、ということが挙げられる。
【００２９】
一方、各種信号がシリアルで入出力される場合には、信号の入出力に用いられる半田バンプ１の数が少なくてよい場合がある。この場合には、センサアレイ領域３や受光Ｎ型領域３２と重なる位置に配置された半田バンプ１を、イメージ信号や制御信号などの各種信号の入出力に用いなくてもよい。従って、この場合には、センサアレイ領域３や受光Ｎ型領域３２と重なる位置に配置された半田バンプ１を浮遊電位としておいても良いし、グランド電位や裏面式撮像素子１０に供給される駆動電位などの電源電位に接続しておいても良い。
【００３０】
本発明は、上記実施の形態に限定されるものではなく、発明の範囲や思想から乖離することなく、各種の修正や変更を伴うことができる。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る撮像素子の平面図である。
【図２】図１のＡ−Ａ’断面図である。
【符号の説明】
【００３２】
１ 半田バンプ
２ 半導体基板
３ センサアレイ領域
３０ センサー
４０−４８ 周辺回路
５ 配線層
６ 実装基板
【技術分野】
【０００１】
本発明は撮像素子に関し、特にバンプを用いて他の装置や基板に接続される撮像素子に関する。
【背景技術】
【０００２】
従来、CMOSイメージセンサ等、半導体チップを用いた撮像素子が知られており、このような撮像素子を用いて指紋認証装置を構成することが行なわれている。特に近年では、情報保護の観点から、携帯電話などの非常に小型の装置に組み込まれる指紋認証装置が開発されている。
【０００３】
指紋認証装置用の撮像素子を開示した文献として、特許文献１や特許文献２がある。
【０００４】
例えば特許文献１の図４には、従来の指紋認証装置用の撮像素子の断面図が開示されている。同図の指紋センサー２０Aにおいて、半導体チップ２２Aにセンサー部２６が設けられており、半導体チップ２２Aは、センサー部２６が設けられた面と同じ側の面に設けられたスタッドバンプ３７を用いて回路基板２３Aに接続されている。回路基板２３Aには開口部２９が設けられており、この開口部２９を通して指をセンサー部２６に接触させることにより、指紋画像を撮像する。
【０００５】
一方、半導体チップの裏面から入射した光を検出し撮像を行なう撮像素子が開発されており、かかる素子が特許文献２や特許文献３に開示されている。
【０００６】
特許文献２の図１のMOSイメージセンサチップでは、半導体チップであるＳｉ基板１の表面（図で下を向いている面）には受光部拡散層５が設けられている。そして、受光部拡散層５が、Ｓｉ基板の裏面（図で上を向いている面）から入射した光３２を電気信号に変換して、撮像を行なうものである。以下、裏面から撮像すべき光が入射する撮像素子を、裏面式撮像素子と呼ぶ。
【０００７】
尚、特許文献３にも裏面式撮像素子が開示されている。
【０００８】
【特許文献１】特開２００４−３０４０５４号公報
【特許文献２】特開２００２−３３４６９号公報
【特許文献３】米国特許公報 ＵＳ６，１６８，９６５
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、本発明者は、上記の従来技術に以下の課題があることを見出した。
【００１０】
特許文献１の図４に記載された指紋センサー２０Aでは、スタッドバンプ３７が半導体チップの端に設けられているが、中央付近には設けられていない。これは、指紋センサー２０Aでは、半導体チップ２２Aの表面（センサー部２６が設けられている側の面）から撮像すべき光が入射するので、半導体チップ２２Aの表面側でかつセンサー部２６上にスタッドバンプ３７を設けると、撮像すべき光がスタッドバンプにより遮光されてしまうからである。
【００１１】
しかし、バンプを半導体チップの端に設ける構造を裏面式撮像素子に適用して指紋センサーを構成すると、強度上の問題が生じる。
【００１２】
すなわち、半導体チップがその端をバンプで支えられた両端支持梁となるため、センサー部付近を指で押すことにより曲げが生じ、半導体チップが破損する恐れがあるという問題がある。
【００１３】
仮に、特許文献１の図４において、回路基板２３Aに開口部が設けられておらず（裏面式撮像素子であれば、開口部は必ずしも必要でない）、半導体チップ２２Aと回路基板２３Aの間にアンダーフィル剤が充填されていたとしても、一般的に、アンダーフィルの硬さはバンプの硬さよりも小さいため、半導体チップに曲げが生じることは避けられない。
【課題を解決するための手段】
【００１４】
本発明にかかる撮像素子は、第１主面と該第１主面に対向する第２主面とを有する半導体基板と、前記第１主面側に形成された不純物領域により構成されるフォトダイオードと、前記第１主面側に設けられた複数のバンプと、を有し、前記複数のバンプのうち少なくとも１つが平面視した際に前記フォトダイオードと重なる位置に形成されていることを特徴とする。
【００１５】
本発明によれば、半導体チップの裏面が指で押されたときに、半導体チップの表面でかつ平面視した際にフォトダイオードと重なる位置に配置されたバンプが支えとなり、半導体チップに曲げが生じることが抑制されるので、半導体チップが破損することを防止できる。
【発明の効果】
【００１６】
本発明により、裏面式撮像素子が、その裏面が指で押された際に、半導体基板に曲がりが生じて破損することを抑制することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態を図１および２を用いて説明する。この実施の形態では、ＣＭＯＳイメージセンサを例として説明する。
【００１８】
図１は、本実施の形態に係る裏面式撮像素子１０を、バンプ１が形成されている側から見た図である。本実施の形態では、バンプ１を半田バンプとして説明する。図２は、図１のＡ−Ａ’断面を半導体基板の裏面を上にして示した図である
図１を参照して、裏面式撮像素子１０は、半導体基板２、半導体基板２の第１主面である表面２２に形成されたセンサアレイ領域３、行デコーダ４０、列デコーダ４２、センスアンプ４４、撮像したイメージ信号の出力に用いられるＩ／Ｏ領域４６、その他の周辺回路４８を有する。本実施の形態においては、半導体基板２の導電型をＰ型として説明する。
【００１９】
センサアレイ領域３内には、複数のセンサー３０が形成されており、各々のセンサー３０は、半導体基板２と共にフォトダイオードを構成する受光用Ｎ型領域３２、ゲート電極３４、および、Ｎ型のソース・ドレイン領域３６を有する。受光Ｎ型領域３２には光電変換により発生した電荷が蓄積し、ゲート電極３４とソース・ドレイン領域３５は、受光Ｎ型領域３２に蓄積した電荷を排出するために用いられる。各々のセンサー３０にはアンプ素子など他の回路が接続せれているが、図では簡略のために省略してある。
【００２０】
次いで図２を参照して、受光Ｎ型領域３２、列デコーダ４２、センスアンプ４４、およびＩ／Ｏ領域４６は、半導体基板２の表面２２に形成されている。そして、半導体基板２の表面２２上に配線層５が形成され、配線層５上に複数の半田バンプ１が形成されている。すなわち、半田バンプ１は、半導体基板２の表面２２側に形成されている。
【００２１】
配線層５内には配線５２が形成されており、この配線５２は、例えば、半田バンプ１とＩ／Ｏ領域４６とを電気的に接続している。
【００２２】
裏面式撮像素子１０は、実装基板６に接続される。この際、実装基板６には電極パッド６２が設けられており、半田バンプ１はこの電極パッド６２と接合される。
【００２３】
撮像すべき光Ｐは、半導体基板２の第２主面である裏面２４から入射し、半導体基板２中で光電変換により電子−正孔対を発生させる。発生した電子は、受光Ｎ型領域３２に蓄積し、同領域３２の電位を低下させる。この電位の変化を検出することにより撮像する。
【００２４】
再度、図１を参照して、半田バンプ１の中には、平面視した際にセンサアレイ領域３と重なる位置に形成されているものがある。（以下、ある領域と重なる位置とは、平面視した際にその領域と重なる位置のことを意味する。）さらに、センサアレイ領域３と重なる位置に形成された半田バンプの中には、受光Ｎ型領域３２が構成するフォトダイオードと重なるものがある。裏面式撮像素子１０では、撮像すべき光が裏面２４から入射するので、センサアレイ領域３や、受光Ｎ型領域３２が構成するフォトダイオードと重なる位置に半田バンプ１を配置しても撮像すべき光が遮られることがない。
【００２５】
このような構造とすることにより、裏面式撮像素子１０で指紋を撮像するために、半導体基板２の裏面２４に指が置かれた際に、センサアレイ領域３や受光Ｎ型領域３２と重なる位置に配置された半田バンプ１が、半導体基板２を支え（図２中の矢印Ｙが、半田バンプ１が半導体基板２を支える力を表している）、半導体基板２に曲がりが生じることを抑制する。そのため、半導体基板２が破損することを抑制することができる。
【００２６】
尚、本実施の形態において、半田バンプ１が半導体基板２の曲がりを抑制するという効果を十分に発揮するように、半田バンプ１は、半導体基板２の表面２２側の実質的に全面にわたって実質的に均一な間隔で配置されている。
【００２７】
また、半田バンプ１の中には、センサアレイ領域３と重ならない位置に配置されているものもある。例えば、撮像したイメージ信号の出力に用いられる半田バンプ１は、信号を高速に伝送するためにＩ／Ｏ領域４６と重なる位置に配置されることが好ましい。
【００２８】
本実施の形態の他の効果として、撮像したイメージ信号の出力や行デコーダ・列デコーダの制御信号など、各種信号ために多数の半田バンプが必要な場合であっても、半田バンプをセンサアレイ領域内に配置するので、半田バンプ用の面積をセンサアレイ領域外に余分に設ける必要が無く、撮像素子の面積を小さくできる、ということが挙げられる。
【００２９】
一方、各種信号がシリアルで入出力される場合には、信号の入出力に用いられる半田バンプ１の数が少なくてよい場合がある。この場合には、センサアレイ領域３や受光Ｎ型領域３２と重なる位置に配置された半田バンプ１を、イメージ信号や制御信号などの各種信号の入出力に用いなくてもよい。従って、この場合には、センサアレイ領域３や受光Ｎ型領域３２と重なる位置に配置された半田バンプ１を浮遊電位としておいても良いし、グランド電位や裏面式撮像素子１０に供給される駆動電位などの電源電位に接続しておいても良い。
【００３０】
本発明は、上記実施の形態に限定されるものではなく、発明の範囲や思想から乖離することなく、各種の修正や変更を伴うことができる。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る撮像素子の平面図である。
【図２】図１のＡ−Ａ’断面図である。
【符号の説明】
【００３２】
１ 半田バンプ
２ 半導体基板
３ センサアレイ領域
３０ センサー
４０−４８ 周辺回路
５ 配線層
６ 実装基板
【特許請求の範囲】
【請求項１】
第１主面と、該第１主面に対向し撮像すべき光が通過する第２主面と、を有する半導体基板と、
前記半導体基板の前記第１主面に形成された不純物領域により構成されるフォトダイオードと、
前記半導体基板の前記第１主面上に設けられた配線層と、
前記配線層上に設けられた複数のバンプと、
を有し、
前記複数のバンプのうち少なくとも１つが平面視した際に前記フォトダイオードと重なる位置に形成されていること、
を特徴とする撮像素子。
【請求項２】
前記半導体基板の前記第１主面であって前記複数のフォトダイオードが配置されたセンサアレイ領域の外に配置された周辺回路と、
をさらに有し、
前記複数のバンプのうち少なくとも一つが平面視した際に前記周辺回路に重なるように配置されていること、
を特徴とする請求項１に記載の撮像素子。
【請求項３】
前記周辺回路がＩ／Ｏ回路であることを特徴とする請求項２に記載の撮像素子。
【請求項４】
平面視した際に前記周辺回路に重なり、かつ、前記フォトダイオードには重ならないように配置されたバンプを有することを特徴とする請求項２に記載された撮像素子。
【請求項５】
平面視した際に前記フォトダイオードに重なるように配置された前記バンプはイメージ信号の出力に用いられないこと、
を特徴とする請求項１に記載の撮像素子。
【請求項６】
平面視して前記フォトダイオードに重なるように配置された前記バンプが電源電位に接続されていることを特徴とする請求項５に記載の撮像素子。
【請求項７】
前記電源電位がグランド電位であることを特徴とする請求項６に記載の撮像素子。
【請求項８】
平面視した際に前記フォトダイオードに重なるように配置された前記バンプは浮遊電位にあることを特徴とする請求項５に記載された撮像素子。
【請求項９】
前記複数のバンプが、前記第１主面側の実質的に全面にわたって実質的に均一な間隔で配置されていることを特徴とする請求項１に記載の撮像素子。
【請求項１０】
第１主面と、該第１主面に対向し撮像すべき光が通過する第２主面と、を有する半導体基板と、
前記半導体基板の前記第１主面に形成されたセンサアレイ領域と、
前記半導体基板の前記第１主面上に形成された配線層と、
前記配線層上に設けられた複数のバンプと、
を有し、
前記複数のバンプのうち少なくとも１つが平面視した際に前記センサアレイ領域と重なる位置に形成されていること、
を特徴とする撮像素子。
【請求項１】
第１主面と、該第１主面に対向し撮像すべき光が通過する第２主面と、を有する半導体基板と、
前記半導体基板の前記第１主面に形成された不純物領域により構成されるフォトダイオードと、
前記半導体基板の前記第１主面上に設けられた配線層と、
前記配線層上に設けられた複数のバンプと、
を有し、
前記複数のバンプのうち少なくとも１つが平面視した際に前記フォトダイオードと重なる位置に形成されていること、
を特徴とする撮像素子。
【請求項２】
前記半導体基板の前記第１主面であって前記複数のフォトダイオードが配置されたセンサアレイ領域の外に配置された周辺回路と、
をさらに有し、
前記複数のバンプのうち少なくとも一つが平面視した際に前記周辺回路に重なるように配置されていること、
を特徴とする請求項１に記載の撮像素子。
【請求項３】
前記周辺回路がＩ／Ｏ回路であることを特徴とする請求項２に記載の撮像素子。
【請求項４】
平面視した際に前記周辺回路に重なり、かつ、前記フォトダイオードには重ならないように配置されたバンプを有することを特徴とする請求項２に記載された撮像素子。
【請求項５】
平面視した際に前記フォトダイオードに重なるように配置された前記バンプはイメージ信号の出力に用いられないこと、
を特徴とする請求項１に記載の撮像素子。
【請求項６】
平面視して前記フォトダイオードに重なるように配置された前記バンプが電源電位に接続されていることを特徴とする請求項５に記載の撮像素子。
【請求項７】
前記電源電位がグランド電位であることを特徴とする請求項６に記載の撮像素子。
【請求項８】
平面視した際に前記フォトダイオードに重なるように配置された前記バンプは浮遊電位にあることを特徴とする請求項５に記載された撮像素子。
【請求項９】
前記複数のバンプが、前記第１主面側の実質的に全面にわたって実質的に均一な間隔で配置されていることを特徴とする請求項１に記載の撮像素子。
【請求項１０】
第１主面と、該第１主面に対向し撮像すべき光が通過する第２主面と、を有する半導体基板と、
前記半導体基板の前記第１主面に形成されたセンサアレイ領域と、
前記半導体基板の前記第１主面上に形成された配線層と、
前記配線層上に設けられた複数のバンプと、
を有し、
前記複数のバンプのうち少なくとも１つが平面視した際に前記センサアレイ領域と重なる位置に形成されていること、
を特徴とする撮像素子。
【図１】
【図２】
【図２】
【公開番号】特開２００７−２５８１９９（Ｐ２００７−２５８１９９Ａ）
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００６−７６５５７（Ｐ２００６−７６５５７）
【出願日】平成１８年３月２０日（２００６．３．２０）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１８年３月２０日（２００６．３．２０）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]