放射画素を有するマトリックス熱画像センサ及び空間ノイズの低減方法
【課題】放射画素を有するマトリックス熱画像センサ及び空間ノイズの低減方法を提供する。
【解決手段】本発明は、画素により受け取られる熱流によって値が変化する放射抵抗（Ｒｂ）を各画素が含む放射タイプのマトリックス画像センサに関する。
抵抗（Ｒｂ）はＶｐｏｌの値のバイアス電圧によりバイアスをかけられる。それを通る電流は補償電流Ｉｃｏｍｐによって補償され、これらの電流間の差は測定信号を生じるために積分される。バイアス電圧（又は補償電流）は、全画素が放射抵抗の公称値のばらつきにかかわらず、同一の実視感度を有するように、例えば較正段階の間に画素ごとに調整される。調整は、各画素に特有の個々の電圧（ＶＧ）を、この画素に特有の感度トリマー・コンデンサ（Ｃａ）内に蓄えることにより、アナログ式に行なわれる。コンデンサはバイアス電圧の調整に、又は画素の感度において役割を果たす他のパラメータ（例えば積分時間）に直接作用する。
空間ノイズはそれにより大幅に低減される。
【解決手段】本発明は、画素により受け取られる熱流によって値が変化する放射抵抗（Ｒｂ）を各画素が含む放射タイプのマトリックス画像センサに関する。
抵抗（Ｒｂ）はＶｐｏｌの値のバイアス電圧によりバイアスをかけられる。それを通る電流は補償電流Ｉｃｏｍｐによって補償され、これらの電流間の差は測定信号を生じるために積分される。バイアス電圧（又は補償電流）は、全画素が放射抵抗の公称値のばらつきにかかわらず、同一の実視感度を有するように、例えば較正段階の間に画素ごとに調整される。調整は、各画素に特有の個々の電圧（ＶＧ）を、この画素に特有の感度トリマー・コンデンサ（Ｃａ）内に蓄えることにより、アナログ式に行なわれる。コンデンサはバイアス電圧の調整に、又は画素の感度において役割を果たす他のパラメータ（例えば積分時間）に直接作用する。
空間ノイズはそれにより大幅に低減される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、値が画素により受け取られる熱流によって変化する放射抵抗を各画素が含む放射タイプのマトリックス熱画像センサに関する。
【背景技術】
【０００２】
画素は行と列で組織され、マトリックスは行ごとにアドレス指定され得る。信号読取り回路は画素の各列と関連し、存在する列の数と同数の読み取り回路がある。行のアドレス指定の間に各列において読み取られる信号は、この行の画素の読み取りに対応する。それらは記憶され、それに続く行の読み取りが始まる一方で、次にマルチプレクサによりマトリックスから抜き出される。
【０００３】
行のアドレス指定の間、バイアス電圧が放射抵抗に印加されるが、しかし放射抵抗の値はその温度により変化する。温度は一方でバイアス電圧に依存し、他方で画素により受け取られる熱流に依存する。この結果、抵抗を通る電流が、コモンモード成分と、画素により受け取られる熱流に依存する成分とを有するということである。
【０００４】
補償電流は、コモンモード成分を電流から減じるか除去するために、通常は放射抵抗を通る電流から差し引かれる。補償電流は例えばそれが平均的な熱流を受けるとき、放射抵抗を通る電流に等しい。このように、減算から生じる差動電流は、その熱流が平均熱流より大きく、或いはそれ未満に変化するかどうかにより、プラス又はマイナスに変化する。平均熱流は例えば周囲温度において、黒体から画素により受け取られるであろう流れであり得る。
【０００５】
減算から由来する残留電流は、画素が位置する列と関連する読み取り回路に伝送され、この電流は、読み取り回路の一部分を形成する積分コンデンサ内へ積分される。この積分は、画素により受け取られる熱流を表わす電圧を積分期間の間に生じる。積分期間は当該の行をアドレス指定する期間よりも僅かに短い。典型的には、アドレス指定期間が６４マイクロ秒（μｓ）続く場合、積分期間は５０μｓであり得る。
【０００６】
アドレス指定される行の全画素に共通な積分期間の最後に、読み取り回路の出力信号の値は、例えば積分コンデンサの電荷又は電荷の一部を、当該の列の読み取り回路と関連する蓄電コンデンサへと流し込むことにより格納される。
【０００７】
次に続く行のアドレス指定プロセスが生じる間に、格納された全ての信号は、例えば蓄電コンデンサに抜き出されて、丁度読み取られた行の画素に対応する全ての信号をマトリックスの出力バスに連続的に供給する、アナログのマルチプレクサの助けにより、蓄電コンデンサから抜き出される。読み取り回路は、読まれた電圧をデジタルに変換するアナログ−デジタル変換器を備えることもまた想定され得る。この場合、マルチプレクサは当然デジタルである。
【０００８】
放射画素マトリックスが遭遇する危機的な問題は、一様な熱照射の存在下における応答の非常に大きなばらつきを誘起する、抵抗の値の非常に大きな技術的ばらつきである。同一のマトリックスにおいて、例えば３００Ｋでの抵抗が、この温度における理論的公称値の５００ｋΩに対し、約１０％のばらつきである４５０ｋΩ〜５５０ｋΩの値を持つことに遭遇するであろう。
【０００９】
熱照射の有効範囲における抵抗の変化は僅かに数ｋΩであるため、最初のこの数十ｋΩのばらつきは極度に不都合であり得る。具体的に、マトリックスから抜き出された信号は、そのとき検出することが求められる熱画像よりも多くの、放射抵抗製作の技術的ばらつきを表わすであろう。その画像は従って読み取り不可能にする非常に大きな固定された空間ノイズに紛らされる。
【００１０】
この理由のため、従来技術において、
−較正段階の間に固定された空間ノイズをデジタル的に決定し、
−次に、較正段階以外ではこのノイズを観測機器の信号から減じること
が提案されている。
【００１１】
信号の処理はデジタルである。較正段階の間、各画素の応答は一様な熱照射の存在下でデジタルの値として決定される。画素の応答と、要求される理論的応答（全画素の応答の平均であり得る）との間の差はその後、システム的に画素の応答から減じられる。これは各画素から生じるデジタル化された信号の、個々の追加的な修正である。
【００１２】
空間ノイズの抑制を強化することが求められる場合、乗法的な修正もまた行なわれる。全画素は、第１とは異なる第２の一様な熱照射により照射される。各画素に対して、（追加的な修正により既にレベル修正された）応答変化の全体的な勾配は熱流に応じて推定される。次に各画素から生じる信号は、二重に（追加的及び乗算的に）修正された信号の変化の勾配が、全画素に対して同じであるように修正される。
【００１３】
しかしながらこの二重修正は適用が煩雑であり、実際に、公開された従来技術において、それは、画像をセンサから受け取りかつ空間ノイズをそこから取り除くためにそれらを完全に再処理するコンピュータにより適用される。その計算能力における費用は相当なものである。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明による提案は、熱探知撮像装置から生じる信号をデジタル的に再処理する必要がないように、マトリックスから信号を抜き出す以前に、空間ノイズの低減又は除去さえも可能にする方法で、マトリックス・センサを変更することにある。
【課題を解決するための手段】
【００１５】
このために本発明は、行ごとにアドレス指定され得る画素の行と列のマトリックスと、行がアドレス指定される時に、列の画素から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の信号読み取り回路とを備え、マトリックスの各画素は、画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗はＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、読み取り回路は、放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、積分コンデンサへと組み入れるための積分回路を備えるマトリックス熱画像センサにおいて、センサが、マトリックスの各列に対して、
列の画素に共通な読み取り回路の積分コンデンサから始まり、トリマー・コンデンサ内に画素特有のトリマー電圧を蓄えるための、各画素に特有で画素内に位置するトリマー・コンデンサで終わるフィードバック・ループと、
画素が属する行が読み取られるとき、放射抵抗のバイアス電圧を変更するためにこのトリマー電圧に応答して作用する、画素内に位置するアナログ感度トリマー回路と、
を備え、フィードバック・ループが、
読み取り回路により供給されるアナログ電圧ＶＳを蓄えるための、蓄電コンデンサと、
当該の列の画素に共通の基準コンデンサと、
所定の電圧値でこの基準コンデンサを予充電するための手段と、
この基準コンデンサに、この所定の電圧と読み取り回路により供給されるアナログ電圧との差を表わす電荷を加えるための手段と、そして
基準コンデンサの端子におけるアナログ電圧に応じて、トリマー・コンデンサの端子における電圧を増加又は減少させるように、トリマー・コンデンサに対応する電荷を加えるための手段と
を含むことを特徴とする、マトリックス熱画像センサを提案する。
【００１６】
トリマー・コンデンサは従って各画素に特有のトリマー電圧を受け、それは、新たな値がそこに印加されるまで、センサを使用する間はそれを保持するであろう。
【００１７】
本発明はまた、センサが、行ごとにアドレス指定され得る画素の行と列のマトリックスと、行がアドレス指定される時に、列の画素から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の読み取り回路とを備え、マトリックスの各画素は、画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗がＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、読み取り回路が、放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、値がＣｉｎｔの積分コンデンサへと組み入れるための積分器を備える、マトリックス熱画像センサにおいて固定された空間ノイズを低減する方法にも関し、その方法は、
−画素から発生するアナログ電圧ＶＳが測定され、
−測定された電圧のレベルによってプラス又はマイナスの符号を付けられた電荷の量が、画素に特有で画素内に位置するトリマー・コンデンサに加えられ、
−トリマー・コンデンサに蓄えられた電圧に基づき、バイアス電圧Ｖｐｏｌにおいて、画素が属する行が読み取られるとき画素内に位置するトリマー回路に指令が与えられ、そして作用することを特徴とする。
【００１８】
トリマー電圧は、全画素が一様な照射値に対する同一の出力信号を供給するように、マトリックスが一様な熱照射を受けかつトリマー・コンデンサにおいて電圧が確立される較正段階の間に生成され得る。それゆえ、トリマー・コンデンサは各画素に対して、この画素にふさわしい感度修正のレベルを保つであろう。この較正段階は一度限り、又は周期的に行なわれ得る。一様な温度において固定された画像を用いる較正段階の後で、各画素に対して決定された調整値を凍結することが可能であるが、しかし見られるように、通常の使用において受け取られた画像に応じて変化を是認することもまた可能である。第１の場合、較正段階の間にフィードバック・ループの動作（すなわちトリマー・コンデンサの電荷に対する作用）を是認するため、及び較正段階に続く使用段階の間にそれを防止するための手段が設けられる。第２の場合、フィードバック・ループは常に動作する。
【００１９】
較正段階が、全画素に一様な照度を供給する熱源と共に用いられる場合、それは数秒の時定数（数十の画像）を伴う漸進的な方法により進め得ることが望ましい。この場合、アナログ電圧ＶＳは較正段階の間に周期的に測定され、トリマー回路が、所与の照度に対して画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを、望ましくは１０％未満の小さい割合だけ変更するように、トリマー・コンデンサに加えられる電荷の量は少量である。ここでＶｇｒｉｓは、較正用に使用される熱源の平均照度に対して、全画素のために必要な感度を有する画素によって供給される、アナログ電圧に相当する基準電圧値である。
【００２０】
多数の画像の後で、トリマー電圧が全画素に対し統計的な理由で同じであろう平均値に画素の感度を徐々に合わせる傾向になるように、較正段階を用いず、長い時定数を伴うトリマー電圧の追従のみを用いることもまた可能である。
【００２１】
「長い時定数」は少なくとも１００の連続的な画像の、望ましくは数百の連続的な画像の読み取り期間を意味する。
【００２２】
この場合、アナログ電圧ＶＳはセンサの通常使用の間に測定され、トリマー回路が、所与の照度に対して画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを、望ましくは１％未満のさらに小さい割合だけ変更するように、トリマー・コンデンサに加えられる電荷の量は少量である。ここでＶｇｒｉｓは、平均照度に対して全画素のために必要な感度を有する画素によって供給される、アナログ電圧に相当する基準電圧値である。
【００２３】
最後に、全画素が同じ感度を有する状態に迅速に近づくために、一様な画面を有し短い時定数を伴う較正段階を用い、次に全画素に共通の平均値に対して画素の感度を合わせる傾向がある方向へ、各画素のトリマー電圧を調整し続けるために、通常の使用においてセンサにより受信される連続的な画像を用いる、長い時定数を伴う追従の両方を用いることが可能である。
【００２４】
感度トリマー回路により調整される値は、Ｖｐｏｌの値、すなわち行のアドレス指定の間に放射抵抗に印加されるアナログのバイアス電圧であることが望ましい。感度トリマー回路はそのとき画素に特有であり、トリマー・コンデンサは感度トリマー回路のように、地理的には画素自体の中に位置する。
【００２５】
感度トリマー回路は、ソースが放射抵抗に接続されかつゲートがトリマー・コンデンサに接続されている、電圧フォロワとして取り付けられるトランジスタを含むことが望ましい。
【００２６】
放射抵抗は、トランジスタのソースとマトリックスの全画素に共通の固定電位との間に接続されることが望ましい。トランジスタのドレインは行アドレス・スイッチを経由して、補償電流（Ｉｃｏｍｐ）が加えられている列導体に接続される。
【００２７】
実際に、次の配置を備えることが可能である：読み取り回路から供給されるアナログ電圧ＶＳは蓄電コンデンサに蓄えられ、フィードバック・ループは、当該の列の画素に共通の基準コンデンサと、このコンデンサを所定の電圧値まで予充電する手段と、この基準コンデンサに、この所定の電圧と読み取り回路により供給されたアナログ電圧ＶＳとの差を表わす電荷を加える手段と、そして読み取り回路のアナログ電圧に応じて、トリマー・コンデンサの端子における電圧を増加又は減少させるように、トリマー・コンデンサ内に対応する電荷を加える手段とを含む。
【００２８】
フィードバック・ループにおいて役目を果たすこの蓄電コンデンサは、電流積分回路の出力に位置し、行の読み取り後及び次に続く行のアドレス指定の間に、信号情報ＶＳの項目を保持するために用いられるものと同じであり得る。しかし、それはまた積分回路から出力情報ＶＳの同じ項目を受け取る、より小さい値の補助コンデンサでもあり得る。
【００２９】
感度トリマー・コンデンサ及び対応するトリマー回路は画素自体の中に置かれることが好ましいが、しかしトリマー・コンデンサが画素のマトリックスの外側に置かれ、マトリックス自体（画素のマトリックスのそれぞれの画素に対応する、コンデンサ・マトリックスのトリマー・コンデンサ）において組織される実施形態を想定することもまた可能である。センサの使用中に、画素の行のアドレス指定に対応するトリマー・コンデンサの行をアドレス指定するために、アドレス指定手段がそのとき備えられる。
【００３０】
フィードバック回路は、トリマー・コンデンサの電圧がおよそ平均値にゆっくりと安定するように、平均の照度に対する画素の必要な感度を定義する、読み取り回路のアナログ出力電圧ＶＳと基準電圧（Ｖｇｒｉｓ）との間の差の小部分（典型的には１％未満）だけ、トリマー・コンデンサの電圧を使用段階において増加させるための手段を備えることが望ましい。この平均値は、使用中に受けた照度の平均である照度に対する基準電圧を画素が供給するようなものである。それは統計的に全画素に対して同一である。
【００３１】
本発明の他の特徴及び利点は、添付の図面を参照してなされる以下の詳細な説明を読むことにより明らかとなるであろう。
【発明を実施するための最良の形態】
【００３２】
図１は、センサが感度の高い要素である赤外線カメラにより撮影された熱画像を表わす信号を生み出すために設計されたマトリックス・センサの、非常に概略的な図を示す。
【００３３】
センサは、赤外線に対する感度の高い画素の行と列のマトリックスを含む。ｉ番目の行とｊ番目の列の交点における画素Ｐｉ，ｊは、その行の全画素を結ぶ少なくとも１つの行導体Ｌｉに接続され、そしてその列の全画素を結ぶ列導体Ｃｊに接続されることができる。
【００３４】
行導体Ｌｉは画素の行をアドレス指定するために用いられる。行のアドレス指定回路ＡＤＬは、マトリックスの様々な行を連続的にアドレス指定し、ｉ番目の行のアドレス指定は、その行の各画素の、当該画素に対応する列導体への有効な接続を生じる。各列の最下部には、アドレス指定された行の画素を経由して対応する列導体Ｃｊに加えられる信号を読み取ることができる、ｊ番目の列に対してＣＬｊで示される読み取り回路がある。
【００３５】
マルチプレクサＭＵＸは全ての読み取り回路ＣＬｊの出力を受け取り、そして各読み取り回路から生じる信号を出力ＳＶに迅速に供給することを可能にする。例えばマルチプレクサＭＵＸは、それぞれの列に対応する各信号の連続を、列の順番で出力ＳＶに伝送する。この連続は、マトリックスの次の行がアドレス指定される期間中に、マトリックスの行のアドレス指定の最後に生み出された全ての信号が出力ＳＶに伝送されるように、高速で伝送される。
【００３６】
図２は、感度の高い要素が放射要素である、個々の画素Ｐｉ，ｊの基本的な概略図を表わす。
【００３７】
放射要素は、値がその温度によって変化しかつ温度がとりわけ受けた赤外線放射の全体の流れによって変化する抵抗Ｒｂにより表わされる。
【００３８】
この後に続く全てにおいて、抵抗性の（又は容量性の）ハードウェア対象、又はこの対象のデジタル値（抵抗又はコンデンサ）を示すために、同じ名称（例えばＲｂ）が使用されるであろう。
【００３９】
放射抵抗Ｒｂは（マトリックスの全画素に共通の）基準電位ＶＲに接続された第一端と、そのゲートが電位ＶＧを受けるトランジスタＴ１のソースに接続された第二端とを有する。トランジスタＴ１のドレインはスイッチＫ１により、列導体Ｃｊに接続されている。スイッチＫ１は行導体Ｌｉにより制御される。このスイッチは画素Ｐｉ，ｊと列導体Ｃｊとの間の接続を構成又は切断する。この接続は、行Ｌｉがアドレス指定されたとき、スイッチＫ１が閉じることにより構成される。それは当該の行がアドレス指定されていないとき、スイッチＫ１の開放により切断される。
【００４０】
列導体Ｃｊの電位は基準電位ＶＲよりも大きいため、及び電位ＶＧは電位ＶＲより少なくとも１つの値ＶＴだけ大きく選ばれるため、トランジスタＴ１は行のアドレス指定の間は導通している。ＶＴはトランジスタＴ１のしきい電圧であり、典型的には０．６Ｖである。
【００４１】
行Ｌｉのアドレス指定の間、抵抗Ｒｂはその端子間にバイアス電圧Ｖｐｏｌ＝（ＶＧ−ＶＴ−ＶＲ）を受け、それゆえＩｍ＝（Ｖｐｏｌ／Ｒｂ）であるような測定電流Ｉｍが渡るであろう。
【００４２】
この電流は、トランジスタＴ１及びスイッチＫ１を用いて抵抗が接続される列導体Ｃｊから取り出される。
【００４３】
さらに、列の先頭に置かれた電源から、補償電流Ｉｃｏｍｐが列の頭における列導体Ｃｊに加えられる。列の最下部は、見られるように、基準電位Ｖｒｅｆに保たれる。所定の電圧Ｖｃｏｍｐが固定値の抵抗Ｒｃｏｍｐを用いて列導体に印加されるとき、補償電流は列の先頭においてＩｃｏｍｐ＝（Ｖｃｏｍｐ−Ｖｒｅｆ）／Ｒｃｏｍｐである。電流Ｉｃｏｍｐは、所与の値の抵抗への所与の電圧の印加とは別の手段により生み出され得る。特に、それは既知の値Ｉｃｏｍｐの電流源により固定され得る。
【００４４】
列の最下部において、列導体Ｃｊはｊ番目の列と関連する測定回路ＣＬｊに接続されている。この回路は、列導体を通って列の最下部まで移動する残留電流Ｉｄを測定するであろう。残留電流Ｉｄは電流Ｉｃｏｍｐと、列導体に画素が接続されているときにその画素によって取り出される測定電流Ｉｍとの差である。
【００４５】
測定される残留電流はそれゆえＩｄ＝Ｉｃｏｍｐ−Ｉｍ、あるいは：
Ｉｄ＝Ｉｃｏｍｐ−Ｖｐｏｌ／Ｒｂ
である。
【００４６】
読み取り回路ＣＬｊは、画素の行に対するこの測定のために予定された期間ＴＬの間に残留電流を積分するであろう電流積分回路を備える。実際に、行Ｌｉは次に続く行のアドレス指定の前に、期間ＴＬよりも僅かに長い期間アドレス指定されるが、しかし積分は期間ＴＬの間のみ行なわれるであろう。例えば、６４μｓの行アドレス指定期間に対して、期間ＴＬは５０μｓである。以下において、それが対象の行の場合、熱流の積分開始は時間０に起こり、積分の終了は時間ＴＬに起こることが考えられるであろう。
【００４７】
電流積分回路はＣｉｎｔの値の電流積分コンデンサを含み、それはこのコンデンサの端子に、残留電流Ｉｄの積分に比例する電圧Ｖｃｉを供給する：
【数１】
【００４８】
一例として、積分回路は、その非反転入力が基準電位Ｖｒｅｆを受け、その反転入力がそこから残留電流Ｉｄを受けるために列導体Ｃｊに接続される演算増幅器ＡＯＰを備える。コンデンサＣｉｎｔは反転入力と演算増幅器ＡＯＰの出力との間に接続される。コンデンサの端子間に接続されたスイッチＫ２は、積分コンデンサＣｉｎｔを短絡させ、従ってその期間がＴＬである新たな積分の開始を定義するゼロ基準の瞬間において、このコンデンサの端子における電圧をゼロにすることを可能にする。このスイッチＫ２はそれゆえ、前の行をアドレス指定するための周期の終りに（又は行Ｌｉをアドレス指定するための周期の始めに）短時間（例えば４μｓの間）閉じられ、そして各行に対して信号測定期間の始めを定義する時間０に開く。開くことにより、それはコンデンサへの積分の開始を可能にする。
【００４９】
従来のやり方においては、フィードバック・コンデンサを経由してループを構成する、大きなゲイン及び大きな入力インピーダンスを有する演算増幅器ＡＯＰの存在のため、演算増幅器の反転入力に接続された列導体Ｃｊの電位は、非反転入力に印加された電位Ｖｒｅｆに等しく留まると言うことができる。これが、列導体Ｃｊの電位は基準電位Ｖｒｅｆに等しいということが上記に示されている理由である。
【００５０】
従って、積分期間の終りにおいて演算増幅器の出力Ｓに存在している電位ＶＳは、電位Ｖｒｅｆと電位Ｖｃｉとの合計である：
ＶＳ＝Ｖｒｅｆ＋Ｖｃｉ、あるいは
【数２】
【００５１】
増幅器の出力ＳはスイッチＫ３を経由して、機能が積分期間の終了後、及び次に続く行の読み込みの間に電圧ＶＳの値を蓄えることである蓄電コンデンサＣｓｔに接続される。スイッチＫ３は、積分周期の終りに向かって短時間（例えば１μｓの間）閉じられ、次に行に対する積分期間の終りを明らかにする時間ＴＬに再び開放される。蓄電コンデンサＣｓｔの端子における電圧は、電圧ＶＳが時間ＴＬに到達する値に等しい値をとる。
【００５２】
蓄電コンデンサＣｓｔの端子における電圧は、（コンデンサの電荷の損失を防止するため）高インピーダンスの入力バッファ増幅器を用いて、マルチプレクサＭＵＸのｊ番目のそれぞれの入力に印加される。マルチプレクサは、行Ｌｉに由来する画素の読み取りのために予定されたタイムスロットの間、すなわちその間に次に続くｉ＋１番目の行がアドレス指定されるタイムスロットの間の任意の時間に、この電圧に対応する信号を伝送し得る。
【００５３】
従って、この放射センサ構造において、マルチプレクサにより伝送されるであろう測定信号は次の量ＶＳに比例する：
【数３】
【００５４】
補償電流Ｉｃｏｍｐは、残留電流Ｉｄが基準温度においてゼロであるように、Ｖｃｏｍｐ及びＲｃｏｍｐに作用することにより選ばれることが望ましい。この基準温度は、例えば３００Ｋの周囲温度である。従って３００Ｋにおける周囲温度で、求められる公称の抵抗Ｒｂ０を有する理想的な画素に対して、パラメータＶＧ、ＶＲ、及びＩｃｏｍｐは、（ＶＧ−ＶＴ−ＶＲ）／Ｒｂ０＝Ｉｃｏｍｐであるように選ばれる。ＶＴはこの技術により固定される。ＶＧ及びＶＲ、及びＩｃｏｍｐは自由に選定され得る。それゆえ、この理想的な画素はＶｒｅｆを中心とする電圧ＶＳにおいて信号を供給するであろう。それは３００Ｋよりも高い温度にさらされるとき、Ｖｒｅｆよりも高く、より低い温度にさらされるとき、Ｖｒｅｆよりも低い。
【００５５】
しかし、上述のように、Ｒｂは大きな技術的ばらつき量であり、そして基準温度において、マトリックスの様々な画素に対する公称値Ｒｂ０とは非常に異なる値を持ち得る。
【００５６】
ここで議論されているセンサ構造は１行ごとのアドレス指定を伴う構造である。画素は、行がアドレス指定されている間（典型的には６４μｓ未満）のみ、バイアス電流により電力供給される。これは比較的大きなバイアス電流がそのとき抵抗Ｒｂに与えられるためである。この電流の影響は、赤外線の照射に対する画素の露光により生成される、この電流の変化に比べて無視出来ないものである。例えば、抵抗の公称値は技術的なばらつきのために１５％変化するが、これに対して抵抗は最小照度と最大照度の間で、受ける照度に応じて僅か１％しか変化しない。受けた照度に関する真の意味を有する画像をセンサにおいて得ることは、従ってこのばらつきによって著しく乱される。
【００５７】
本発明は画素に特有の、トリマー・コンデンサに蓄えられるトリマー電圧値に反応するアナログ感度トリマー回路の助けにより、各画素を個々に修正することを提案する。この電圧値は、列の最下部で測定回路から情報の項目を受け取り、そして画素に特有のトリマー・コンデンサに電荷を供給する、フィードバック回路により供給される。調整値はとりわけ（しかし必須ではなく）、センサのマトリックスの一様な照度（望ましくは、例えば３００Ｋの基準温度における照度）に基づく較正段階の間に供給され得る。
【００５８】
従って、基準温度において抵抗Ｒｂｉｊ０を有する画素Ｐｉ，ｊは、フィードバック・ループを経由して、それに特有の（しかしそれは必ずしも画素自体の中に地理的に位置する必要はない）トリマー・コンデンサの電圧の確立を可能にするであろう。このコンデンサに蓄えられる電圧の値は、基準熱流（又は温度）による照度に対し、列の最下部における測定回路の出力が全画素に対して同じ所定の値を有するような値であろう。フィードバック回路は自己修正式であり、トリマー・コンデンサにおける電圧は、例えそれらの抵抗Ｒｂｉｊ０が基準熱流により生じる温度において互いに異なるとしても、全画素が一定時間の最後に、基準熱流に関して同じ測定信号を供給するように、徐々に確立される。
【００５９】
本発明は、画素に特有のトリマー回路が次のパラメータの一つに対して働くことを提案する：
ＶＧ、Ｖｒｅｆ、ＴＬ、Ｉｃｏｍｐ、望ましくは行のアドレス指定の間に放射抵抗のバイアス電圧を定義するＶＧ。
【００６０】
トリマー回路を制御するトリマー・コンデンサを有するトリマー回路は、画素自体の中に必ずしも位置する必要はないが、画素内にトリマー・コンデンサが位置する実施形態は、画素の外にあるトリマー・コンデンサを有する実施形態に比べて有利である。
【００６１】
この主題において、各画素における電圧ＶＧに対して措置が講じられる実施形態は特に有利である。そして今ここで図３を参照して説明されるのは、その実施形態である。マトリックス・ネットワークの全体構成は図１及び図２と同じであり、本発明によって加えられる特有の特徴は以下に示されるであろう。図２と同じ参照符号を持つ要素は図３においても同じである。
【００６２】
画素に特有な、そして画素内に位置するトリマー・コンデンサはＣａで示される。トリマー回路は単に、図２において既に存在するトランジスタＴ１から成る。そのトランジスタはフォロワとして組み込まれ、かつそのソースにおける電圧が、そのゲート上に存在している電圧に、１つのしきい電圧降下ＶＴ以内まで直接的に追従するため、それはトリマー回路の役割を演じる。このゲート電圧はここで、トランジスタＴ１のゲートとゼロ電位のアースとの間に取り付けられた、トリマー・コンデンサＣａにおいて存在するトリマー電圧である。トランジスタＴ１のゲート−基板コンデンサは、さらにトリマー・コンデンサＣａの一部分であると考えられ得る。
【００６３】
フォロワ・トランジスタのトリマー電圧、又はゲート電圧ＶＧは、上記に説明した如く放射抵抗のバイアス電圧を直接決定する：
Ｖｐｏｌ＝ＶＧ−ＶＴ−ＶＲ、
ここでＶＧは各画素に対して個々に変えられ得る電圧である。
【００６４】
図３は、各々がフォロワ・トランジスタによりバイアスをかけられた放射抵抗を含む、２つの隣接する画素Ｐｉ，ｊ及びＰｉ−１，ｊを表わす。放射抵抗Ｒｂはフォロワ・トランジスタのソースと、全画素に共通の基準電圧ＶＲにおける点との間に接続される。トランジスタのしきい電圧ＶＴは全画素に対して同一と考えられ得る。
【００６５】
コンデンサＣａにおいて適切なトリマー電圧を確立するために用いられるフィードバック回路は、機能が、行の読み取り後にトリマー・コンデンサに対し、画素の感度が全画素に対して求められる公称の感度と異なるときにより大きい、プラス又はマイナスの符号付きの電荷量を加えることである、電荷増加回路ＣＱを含む。電荷の量はプラス又はマイナスであり、それは以前にトリマー・コンデンサに蓄えられた電荷量に加えられる。このように追加される電荷量のプラス又はマイナスの符号は、画素の感度が求められる公称の感度に近づく傾向のものである。
【００６６】
増加回路ＣＱは、追加又は減算されるべき電荷の量を決定するために、行読み取りの最後に、従って読み取りの終了を定義する時間ＴＬの後に、読み取り回路ＣＬｊによって集められた電圧ＶＳのレベルを、制御として用いる。所与の照度に対して画素の感度を表わすのは、具体的にこのレベルである。
【００６７】
しかしながら、コンデンサＣａにおけるトリマー電圧のレベルを即座にではなく徐々に確立するために、非常に小さい増分によって、次のやり方でその方法が進むことが望ましい：
行の読み取りの最後に蓄電コンデンサＣｓｔに蓄えられる電圧レベルＶＳは、以下で説明され、この場合Ｖｇｒｉｓと呼ばれるであろう平均電圧レベルに予充電される、大形のコンデンサＣｄｉｖに印加される。ＶｇｒｉｓはＶｒｅｆと等しいことが望ましい。予充電は電流積分のため、期間ＴＬの最後に短いタイムスロットの間に行なわれることが望ましい。このタイムスロットの間、スイッチＫ５はコンデンサＣｄｉｖを基準電圧Ｖｇｒｉｓに接続する。スイッチＫ５の制御は、実際にはスイッチＫ３の制御と同時である。
【００６８】
コンデンサＣｄｉｖの予充電後に、蓄電コンデンサＣｓｔの端子に存在する電圧はこのコンデンサに印加され、電圧は画素読み取りの最後における出力電圧ＶＳを表わす。スイッチＫ４は、コンデンサＣｓｔをコンデンサＣｄｉｖに接続するために用いられる。スイッチＫ４は短時間閉じられ、この閉塞はスイッチＫ５の再開放の後のみに実施され得る。
【００６９】
コンデンサＣｄｉｖの役割は、予充電のために当初ＶｇｒｉｓであるコンデンサＣｄｉｖの端子の電圧が、ＶＳとＶｇｒｉｓとの間の差の一部分だけ増加するように、一種の容量性の分割器を構成することである。より正確には、電圧はＶｇｒｉｓから
Ｖｇｒｉｓ＋（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）
に変化する。
【００７０】
それゆえ、電圧ＶＳがＶｇｒｉｓに等しい場合、予充電されたコンデンサＣｄｉｖに対する電圧の増減はない。しかし電圧ＶＳがＶｇｒｉｓよりも高いか低い場合、コンデンサＣｄｉｖの端子における電圧は、ＶＳとＶｇｒｉｓとの差の一部分だけ僅かに変化する。
【００７１】
コンデンサＣｄｉｖの端子における電圧は、（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）の差に比例して、すなわちコンデンサＣｄｉｖに対して丁度なされた電圧の小さな増加又は減少に比例して、トリマー・コンデンサＣａの電荷を変更するために、次に制御電圧として電荷増加回路ＣＱに印加される。図３において、電荷増加回路は各画素内に地理的に位置しているとして表わされる。全画素に共通の増加回路を想定することもまた可能である。
【００７２】
コンデンサＣａの電荷の変動は当然、画素の感度を求められる公称値に至らせる傾向がある方向になされる。
【００７３】
画素の感度の較正は従って、アナログ電圧ＶＳを恒久的に測定することにより、そしてトリマー回路が、所与の照度に対して画素により供給される電圧の差ＶＳ−Ｖｇｒｉｓを少ない割合だけ変更するように、トリマー・コンデンサに少量の電荷を加えることにより望ましくは実施される。ここでＶｇｒｉｓは、平均照度に対して求められる感度を有する画素によって供給される、アナログ電圧に相当する基準電圧値である。「少ない割合」とは、較正が一様な光源に基づき特定の較正段階において行なわれる場合には、１０％未満の割合を意味し、較正が一様な光源無しで、使用中にそれ自体で行なわれる場合には、１％以下の割合を意味しなければならない。
【００７４】
コンデンサＣｄｉｖは、その電圧ＶＳが丁度測定された画素の電荷増加回路に接続されなければならない。このため、コンデンサＣｄｉｖは全ての画素の列（ｊ番目の列）に共通の帰路導体Ｃｒにより、画素に接続され得る。
【００７５】
画素Ｐｉ，ｊの増加回路ＣＱは、導体Ｃｒが他の画素の測定に関する情報の項目を搬送する間ではなく、この画素に関する電圧情報の項目を搬送する間のみ、電荷をコンデンサＣａに移動させなければならない。スイッチＫ６が回路ＣＱの入力を導体Ｃｒに接続し、このスイッチが開放された後に行のアドレス指定期間の間のみ閉じられる理由はこれである。
【００７６】
勿論、導体Ｃｒに電圧（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）を生じさせるのが画素Ｐｉ，ｊである場合、ｉ番目の行のアドレス指定の最後にこの電圧を受けるのは画素Ｐｉ，ｊであって、前の画素あるいは次の画素ではないことに注意が払われなければならない。
【００７７】
信号のシーケンスによれば、２つの可能な仮定が存在する：
−第１の仮定において、行Ｌｉのアドレス指定はコンデンサＣｉｎｔにおける電流の積分の終了を定義する時間ＴＬに終わる。ｉ＋１番目の新たな行のアドレス指定は、この瞬間に始まる。電圧（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）は、期間ＴＬの後にのみ帰路導体Ｃｒにおいて得られる。この仮定において、図３に示すように対応するスイッチＫ６はｉ番目の行をアドレス指定する制御ではなく、ｉ＋１番目の行をアドレス指定するための制御によって閉じられる。それゆえ、次に続く行のアドレス指定が既に始まっていても、その画素の読み取りから確立される情報の項目を受け取るのは、実際に当の画素Ｐｉ，ｊである。
−第２の仮定において、スイッチＫ６がｉ＋１番目の導体によってではなく、画素Ｐｉ，ｊに対応する行導体Ｌｉによってそのとき制御され得るように、次の行のアドレス指定に移る前に電圧を帰路導体Ｃｒに印加するための時間が取られる。この第２の仮定において、帰路導体Ｃｒにおける電圧を構成するために用いられる、コンデンサＣｓｔと同じ電圧ＶＳを受ける補助の蓄電コンデンサＣ’ｓｔを備えることが望ましい。
【００７８】
第１の仮定は図３の線図において用いられている。第２の仮定は図４の線図において用いられている。図４において、図３のものと共通の要素は同じ参照符号により示されている。
【００７９】
図３において、フィードバック・ループはそれゆえ電流積分回路の出力とトリマー・コンデンサとの間に：
−両方が同時に読み取り回路ＣＬｊの部分を形成する、蓄電コンデンサＣｓｔ及びスイッチＫ３と、
−コンデンサＣｄｉｖ、電圧ＶｇｒｉｓをリセットするスイッチＫ５、初期設定後にその電圧の変更を可能にするスイッチＫ４、関連する画素への情報項目を伝送する帰路導体Ｃｒ（列あたり１つ）と、
−画素内に地理的に位置するスイッチＫ６及び電荷増加回路ＣＱと
を備える。
【００８０】
図４において、帰路導体Ｃｒと画素Ｐｉ，ｊとの間の接続は、画素Ｐｉ＋１，ｊに対応する行Ｌｉ＋１のアドレス指定によってではなく、画素Ｐｉ，ｊに対応する行Ｌｉのアドレス指定の間に閉じられるスイッチＫ６によってなされる。その上、図３においてコンデンサＣｓｔがマルチプレクサに送られる電圧ＶＳを蓄え、そしてコンデンサＣｄｉｖの電圧レベルを制御する二重の役割を果たした一方で、これら２つの役割はここでは分離され、第２の役割は補助コンデンサＣ’ｓｔに割り当てられている。
【００８１】
コンデンサＣ’ｓｔは、増幅器ＡＯＰの出力とコンデンサＣ’ｓｔとの間に接続されたスイッチＫ７のおかげで、期間ＴＬの終りに短時間にわたり電圧ＶＳにおいて充電され得る。スイッチＫ７はスイッチＫ３及びスイッチＫ５と同時に作動する。スイッチＫ４はもはやコンデンサＣｓｔとコンデンサＣｄｉｖとの間には接続されないが、しかしコンデンサＣ’ｓｔとコンデンサＣｄｉｖとの間に接続される。コンデンサＣｓｔはそのときコンデンサＣ’ｓｔよりもずっと高い値を持ち得る。一例として、通常の使用における画素のレベルを蓄える主要な役割と、帰路導体Ｃｒに対してトリマー電圧を発生する補助的役割の両方を満たし得るために、図３の線図においてＣｓｔが代わりに０．１ピコファラッドの値を有する一方で、図４においてＣｓｔは１ピコファラッドの値、そしてＣ’ｓｔは０．１ピコファラッドの値を有する。
【００８２】
図４の線図において、コンデンサＣａに対してトリマー電圧ＶＧを発生するために用いられるフィードバック回路は、本質的に：
−追加のコンデンサＣ’ｓｔ及び、画素から発生する出力電圧ＶＳをそこに印加することを可能にするスイッチＫ７と、
−コンデンサＣｄｉｖ、電圧Ｖｇｒｉｓに対してそれをリセットするスイッチＫ５、初期設定後にその電圧の変更を可能にするスイッチＫ４、関連する画素への情報項目を伝送する帰路導体Ｃｒ（列あたり１つ）と、
−画素内に位置するスイッチＫ６及び電荷増加回路ＣＱと
を備える。
【００８３】
図３の線図あるいは図４の線図を通じ、一様な照度を有する数十の画像にわたって続く較正段階の間、ＶＳとＶｇｒｉｓとの間で見られる差を補償するため、それらのトリマー・コンデンサＣａが漸進的に充電又は放電する如く、徐々に、全画素はＶｇｒｉｓに等しい同一の電圧レベルＶＳを漸進的に供給するであろうことが理解される。容量性の分割比Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）又はＣ’ｓｔ／（Ｃ’ｓｔ＋Ｃｄｉｖ）が小さい程、トリマー電圧に到達する時定数が長くなる。
【００８４】
電圧Ｖｇｒｉｓは電荷増加回路ＣＱの構成によって選択される。具体的に、後者の機能は電圧（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）を（ＶＳ−Ｖｇｒｉｓ）に比例する電荷の量ｄＱへと変換することである。例えば、電圧／充電の変換を行なう、この電荷増加変換回路が対称なやり方で構成され、０Ｖにおける低い供給電圧とＶｄｄにおける高い供給電圧との間で給電されるのを認めることによって、ＶｇｒｉｓがＶｄｄ／２に等しく選ばれる場合に、ＶＳ−Ｖｇｒｉｓに比例する電荷量の生成を行なうことが容易に可能であろうと理解される。これが当てはまる場合（しかしそれは必須ではない）、Ｖｇｒｉｓ＝Ｖｄｄ／２が選択され、スイッチＫ５は例えば電位０とＶｄｄとの間に置かれた抵抗の分割ブリッジにより得られる、電圧Ｖｄｄ／２に接続されるであろう。
【００８５】
図３と４の説明の中で、画素の感度微調整は放射抵抗の制御用トランジスタの電圧ＶＧの個々のトリミングにより行なわれ、そしてこのトリミングは、Ｖｐｏｌ＝ＶＧ−ＶＴ−ＶＲであるため、行の読み取り中に画素に印加されるバイアスＶｐｏｌを調整することを意味するのが見られる。ＶＴ及びＶＲはこれらの実施形態において固定された量である。
【００８６】
１つの変形として、関連する画素のｉ番目に相当する行のアドレス指定中に、列導体に加えられる補償電流Ｉｃｏｍｐの値を制御するため、トリマー電圧が使用されるように備えることもまた可能である。例えばフィードバック回路により得られたトリマー電圧によって制御される電流の、アースへの迂回路を画素内に備えることが可能である。
【００８７】
同様に、基準電圧Ｖｒｅｆがフィードバック回路により変更されることが可能であり、これは各画素に対して行なわれ得る。しかしこの場合、Ｖｒｅｆの電圧は地理的に画素内へ伝えられないため、フィードバック回路は画素に戻らないことが理解される。これは、センサ自体のマトリックスの外に、図３及び図４のトリマー・コンデンサＣａが電圧Ｖｐｏｌに対して作用するのと同じように、基準電圧Ｖｒｅｆに対して作用できるトリマー・コンデンサのネットワークの備えが必要であることを意味する。このトリマブル・コンデンサのネットワークは、較正動作と通常使用の２つの動作がはっきりと区別できる場合に、これら較正動作中及び通常使用中の双方の間に、特定のトリマブル・コンデンサを所与の画素に対応させることが出来るように、画素の行と同時にアドレス指定され得る。
【００８８】
別の可能性は、基準照度に対する画素の実視感度が全画素に関して同じであるように、各画素が調整された積分期間を持つために、積分期間ＴＬに対して作用することである。具体的には、既に見られたように信号レベルＶＳは積分期間ＴＬに直接依存する。ここで再び、放射マトリックスの行と同時にアドレス指定され得る、画素外のトリマブル・コンデンサのネットワークを備えることが必要であり、各コンデンサはアドレス指定された各行に対し（そしてまた勿論その行のアドレス指定の間に、考えられる各列に対し）、特有の積分時間を調整するために読み取り回路ＣＬｊに対して作用することを可能にする。
【００８９】
最後に、基準の熱輝度画像を有する較正段階は必須ではなく、そして較正は単に、全画素に対して同一の平均感度値に相当する安定した値を、徐々にトリマー電圧に取らせることにあり得ると記憶されるべきである。画素が平均の基準Ｖｇｒｉｓと異なる信号を供給するとき、小さなプラス又はマイナス符号付きの電荷増分がトリマー・コンデンサに加えられる、上記に示されている再帰的手法は、多数の画像に対して、全画素が熱輝度の同一の統計的分布を見なければならないことが考慮されるとき、とりわけ平均感度の周りで全画素の安定へと徐々に導く。この自動的較正方法が用いられる場合、時定数は非常に大（数百の画像、すなわち少なくとも数秒）でなければならず、その結果として容量性の分割比率Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）又はＣ’ｓｔ／（Ｃ’ｓｔ＋Ｃｄｉｖ）は、非常に小（望ましくは０．０１以下）でなければならない。それは事実上、画素の各々の新たな照度が、コンデンサＣａに蓄えられたトリマー電圧ＶＧを非常に僅かだけ変更するための条件である。
【００９０】
混合した方法、すなわち、恒久的な自己修正を伴う使用の段階が後に続く、マトリックス全体を一様な熱流にさらす最初の較正段階が採用される場合、望ましくは（例えば１０〜５０画像の期間の、較正におけるより短い段階と、例えば１００〜５００画像の、使用におけるより長い段階の）２つの段階の間に、時定数を変更するための手段を備えることが必要である。この変更は、コンデンサＣ’ｓｔを異なる値の別のコンデンサにより置き換えることによってなされ得る。
【００９１】
一様な基準熱流にさらすことによる較正方法が（望ましくは相当に短い（１秒未満又は数十の画像の）時定数を伴う）使用される唯一のものである場合は、較正段階においてフィードバック・ループの操作を可能にし、その後の使用段階においてそれを回避する手段（図３及び図４には図示せず）を備えることが必要である。較正段階の間に生成されるトリマー電圧は、新たな較正段階まで、使用段階の間中コンデンサＣａに保持される。
【図面の簡単な説明】
【００９２】
【図１】放射マトリックス赤外線センサの全体的線図を表わす。
【図２】センサの画素及び列の最下部における信号読み取り回路の詳細を表わす。
【図３】画素の感度調整を可能にするフィードバック・ループを伴う列の構造を表わす。
【図４】図３の変形の実施形態を表わす。
【符号の説明】
【００９３】
ＡＤＬ 行のアドレス指定回路
Ｃｊ 列導体
Ｌｉ 行導体
Ｐｉ，ｊ 画素
ＣＬｊ 読み取り回路、測定回路
ＭＵＸ マルチプレクサ
ＳＶ 出力
Ｖｃｏｍｐ 所定の電圧
Ｒｃｏｍｐ 固定値の抵抗
Ｉｃｏｍｐ 補償電流
ＶＧ トリマー電圧、電位、電圧、放射抵抗のバイアス電圧、パラメータ、ゲート電圧
Ｔ１ トランジスタ、トリマー回路
Ｋ１ スイッチ
ＶＴ トランジスタ（Ｔ１）のしきい電圧
Ｖｐｏｌ バイアス電圧
Ｉｍ 測定電流
Ｒｂ （放射）抵抗
Ｒｂ０ 公称の抵抗
Ｉｄ 残留電流
Ｋ２ スイッチ
ＶＲ （基準）電位、固定電位、パラメータ
Ｖｃｉ 電圧、電位
ＴＬ 期間、時間、積分期間
Ｋ３ スイッチ
Ｓ （演算）増幅器の出力
Ｃｓｔ （主要な）（蓄電）コンデンサ
ＶＳ アナログ（出力）電圧、出力電圧、電圧、信号情報、出力情報、信号レベル、電位
ＡＯＰ （演算）増幅器
Ｖｒｅｆ （基準）電位、基準電圧
Ｐｉ−１，ｊ 画素
Ｌｉ−１ 画素Ｐｉ−１，ｊに対応する行
Ｌｉ＋１ 画素Ｐｉ＋１，ｊに対応する行
Ｋ４ スイッチ
Ｋ５ スイッチ
Ｋ６ スイッチ
ＣＱ （電荷）増加回路、トリマー・コンデンサの電圧を使用段階において増加させるための手段
Ｃａ （トリマー・）コンデンサ
Ｃｒ （帰路）導体、列導体
Ｖｇｒｉｓ 基準電圧（値）、所定の電圧値
Ｃｄｉｖ （基準）コンデンサ
Ｃｉｎｔ （電流）積分コンデンサ
Ｔａ 期間
Ｃ’ｓｔ （補助）コンデンサ、補助の蓄電コンデンサ、追加のコンデンサ
Ｋ７ スイッチ
【技術分野】
【０００１】
本発明は、値が画素により受け取られる熱流によって変化する放射抵抗を各画素が含む放射タイプのマトリックス熱画像センサに関する。
【背景技術】
【０００２】
画素は行と列で組織され、マトリックスは行ごとにアドレス指定され得る。信号読取り回路は画素の各列と関連し、存在する列の数と同数の読み取り回路がある。行のアドレス指定の間に各列において読み取られる信号は、この行の画素の読み取りに対応する。それらは記憶され、それに続く行の読み取りが始まる一方で、次にマルチプレクサによりマトリックスから抜き出される。
【０００３】
行のアドレス指定の間、バイアス電圧が放射抵抗に印加されるが、しかし放射抵抗の値はその温度により変化する。温度は一方でバイアス電圧に依存し、他方で画素により受け取られる熱流に依存する。この結果、抵抗を通る電流が、コモンモード成分と、画素により受け取られる熱流に依存する成分とを有するということである。
【０００４】
補償電流は、コモンモード成分を電流から減じるか除去するために、通常は放射抵抗を通る電流から差し引かれる。補償電流は例えばそれが平均的な熱流を受けるとき、放射抵抗を通る電流に等しい。このように、減算から生じる差動電流は、その熱流が平均熱流より大きく、或いはそれ未満に変化するかどうかにより、プラス又はマイナスに変化する。平均熱流は例えば周囲温度において、黒体から画素により受け取られるであろう流れであり得る。
【０００５】
減算から由来する残留電流は、画素が位置する列と関連する読み取り回路に伝送され、この電流は、読み取り回路の一部分を形成する積分コンデンサ内へ積分される。この積分は、画素により受け取られる熱流を表わす電圧を積分期間の間に生じる。積分期間は当該の行をアドレス指定する期間よりも僅かに短い。典型的には、アドレス指定期間が６４マイクロ秒（μｓ）続く場合、積分期間は５０μｓであり得る。
【０００６】
アドレス指定される行の全画素に共通な積分期間の最後に、読み取り回路の出力信号の値は、例えば積分コンデンサの電荷又は電荷の一部を、当該の列の読み取り回路と関連する蓄電コンデンサへと流し込むことにより格納される。
【０００７】
次に続く行のアドレス指定プロセスが生じる間に、格納された全ての信号は、例えば蓄電コンデンサに抜き出されて、丁度読み取られた行の画素に対応する全ての信号をマトリックスの出力バスに連続的に供給する、アナログのマルチプレクサの助けにより、蓄電コンデンサから抜き出される。読み取り回路は、読まれた電圧をデジタルに変換するアナログ−デジタル変換器を備えることもまた想定され得る。この場合、マルチプレクサは当然デジタルである。
【０００８】
放射画素マトリックスが遭遇する危機的な問題は、一様な熱照射の存在下における応答の非常に大きなばらつきを誘起する、抵抗の値の非常に大きな技術的ばらつきである。同一のマトリックスにおいて、例えば３００Ｋでの抵抗が、この温度における理論的公称値の５００ｋΩに対し、約１０％のばらつきである４５０ｋΩ〜５５０ｋΩの値を持つことに遭遇するであろう。
【０００９】
熱照射の有効範囲における抵抗の変化は僅かに数ｋΩであるため、最初のこの数十ｋΩのばらつきは極度に不都合であり得る。具体的に、マトリックスから抜き出された信号は、そのとき検出することが求められる熱画像よりも多くの、放射抵抗製作の技術的ばらつきを表わすであろう。その画像は従って読み取り不可能にする非常に大きな固定された空間ノイズに紛らされる。
【００１０】
この理由のため、従来技術において、
−較正段階の間に固定された空間ノイズをデジタル的に決定し、
−次に、較正段階以外ではこのノイズを観測機器の信号から減じること
が提案されている。
【００１１】
信号の処理はデジタルである。較正段階の間、各画素の応答は一様な熱照射の存在下でデジタルの値として決定される。画素の応答と、要求される理論的応答（全画素の応答の平均であり得る）との間の差はその後、システム的に画素の応答から減じられる。これは各画素から生じるデジタル化された信号の、個々の追加的な修正である。
【００１２】
空間ノイズの抑制を強化することが求められる場合、乗法的な修正もまた行なわれる。全画素は、第１とは異なる第２の一様な熱照射により照射される。各画素に対して、（追加的な修正により既にレベル修正された）応答変化の全体的な勾配は熱流に応じて推定される。次に各画素から生じる信号は、二重に（追加的及び乗算的に）修正された信号の変化の勾配が、全画素に対して同じであるように修正される。
【００１３】
しかしながらこの二重修正は適用が煩雑であり、実際に、公開された従来技術において、それは、画像をセンサから受け取りかつ空間ノイズをそこから取り除くためにそれらを完全に再処理するコンピュータにより適用される。その計算能力における費用は相当なものである。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明による提案は、熱探知撮像装置から生じる信号をデジタル的に再処理する必要がないように、マトリックスから信号を抜き出す以前に、空間ノイズの低減又は除去さえも可能にする方法で、マトリックス・センサを変更することにある。
【課題を解決するための手段】
【００１５】
このために本発明は、行ごとにアドレス指定され得る画素の行と列のマトリックスと、行がアドレス指定される時に、列の画素から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の信号読み取り回路とを備え、マトリックスの各画素は、画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗はＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、読み取り回路は、放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、積分コンデンサへと組み入れるための積分回路を備えるマトリックス熱画像センサにおいて、センサが、マトリックスの各列に対して、
列の画素に共通な読み取り回路の積分コンデンサから始まり、トリマー・コンデンサ内に画素特有のトリマー電圧を蓄えるための、各画素に特有で画素内に位置するトリマー・コンデンサで終わるフィードバック・ループと、
画素が属する行が読み取られるとき、放射抵抗のバイアス電圧を変更するためにこのトリマー電圧に応答して作用する、画素内に位置するアナログ感度トリマー回路と、
を備え、フィードバック・ループが、
読み取り回路により供給されるアナログ電圧ＶＳを蓄えるための、蓄電コンデンサと、
当該の列の画素に共通の基準コンデンサと、
所定の電圧値でこの基準コンデンサを予充電するための手段と、
この基準コンデンサに、この所定の電圧と読み取り回路により供給されるアナログ電圧との差を表わす電荷を加えるための手段と、そして
基準コンデンサの端子におけるアナログ電圧に応じて、トリマー・コンデンサの端子における電圧を増加又は減少させるように、トリマー・コンデンサに対応する電荷を加えるための手段と
を含むことを特徴とする、マトリックス熱画像センサを提案する。
【００１６】
トリマー・コンデンサは従って各画素に特有のトリマー電圧を受け、それは、新たな値がそこに印加されるまで、センサを使用する間はそれを保持するであろう。
【００１７】
本発明はまた、センサが、行ごとにアドレス指定され得る画素の行と列のマトリックスと、行がアドレス指定される時に、列の画素から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の読み取り回路とを備え、マトリックスの各画素は、画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗がＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、読み取り回路が、放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、値がＣｉｎｔの積分コンデンサへと組み入れるための積分器を備える、マトリックス熱画像センサにおいて固定された空間ノイズを低減する方法にも関し、その方法は、
−画素から発生するアナログ電圧ＶＳが測定され、
−測定された電圧のレベルによってプラス又はマイナスの符号を付けられた電荷の量が、画素に特有で画素内に位置するトリマー・コンデンサに加えられ、
−トリマー・コンデンサに蓄えられた電圧に基づき、バイアス電圧Ｖｐｏｌにおいて、画素が属する行が読み取られるとき画素内に位置するトリマー回路に指令が与えられ、そして作用することを特徴とする。
【００１８】
トリマー電圧は、全画素が一様な照射値に対する同一の出力信号を供給するように、マトリックスが一様な熱照射を受けかつトリマー・コンデンサにおいて電圧が確立される較正段階の間に生成され得る。それゆえ、トリマー・コンデンサは各画素に対して、この画素にふさわしい感度修正のレベルを保つであろう。この較正段階は一度限り、又は周期的に行なわれ得る。一様な温度において固定された画像を用いる較正段階の後で、各画素に対して決定された調整値を凍結することが可能であるが、しかし見られるように、通常の使用において受け取られた画像に応じて変化を是認することもまた可能である。第１の場合、較正段階の間にフィードバック・ループの動作（すなわちトリマー・コンデンサの電荷に対する作用）を是認するため、及び較正段階に続く使用段階の間にそれを防止するための手段が設けられる。第２の場合、フィードバック・ループは常に動作する。
【００１９】
較正段階が、全画素に一様な照度を供給する熱源と共に用いられる場合、それは数秒の時定数（数十の画像）を伴う漸進的な方法により進め得ることが望ましい。この場合、アナログ電圧ＶＳは較正段階の間に周期的に測定され、トリマー回路が、所与の照度に対して画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを、望ましくは１０％未満の小さい割合だけ変更するように、トリマー・コンデンサに加えられる電荷の量は少量である。ここでＶｇｒｉｓは、較正用に使用される熱源の平均照度に対して、全画素のために必要な感度を有する画素によって供給される、アナログ電圧に相当する基準電圧値である。
【００２０】
多数の画像の後で、トリマー電圧が全画素に対し統計的な理由で同じであろう平均値に画素の感度を徐々に合わせる傾向になるように、較正段階を用いず、長い時定数を伴うトリマー電圧の追従のみを用いることもまた可能である。
【００２１】
「長い時定数」は少なくとも１００の連続的な画像の、望ましくは数百の連続的な画像の読み取り期間を意味する。
【００２２】
この場合、アナログ電圧ＶＳはセンサの通常使用の間に測定され、トリマー回路が、所与の照度に対して画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを、望ましくは１％未満のさらに小さい割合だけ変更するように、トリマー・コンデンサに加えられる電荷の量は少量である。ここでＶｇｒｉｓは、平均照度に対して全画素のために必要な感度を有する画素によって供給される、アナログ電圧に相当する基準電圧値である。
【００２３】
最後に、全画素が同じ感度を有する状態に迅速に近づくために、一様な画面を有し短い時定数を伴う較正段階を用い、次に全画素に共通の平均値に対して画素の感度を合わせる傾向がある方向へ、各画素のトリマー電圧を調整し続けるために、通常の使用においてセンサにより受信される連続的な画像を用いる、長い時定数を伴う追従の両方を用いることが可能である。
【００２４】
感度トリマー回路により調整される値は、Ｖｐｏｌの値、すなわち行のアドレス指定の間に放射抵抗に印加されるアナログのバイアス電圧であることが望ましい。感度トリマー回路はそのとき画素に特有であり、トリマー・コンデンサは感度トリマー回路のように、地理的には画素自体の中に位置する。
【００２５】
感度トリマー回路は、ソースが放射抵抗に接続されかつゲートがトリマー・コンデンサに接続されている、電圧フォロワとして取り付けられるトランジスタを含むことが望ましい。
【００２６】
放射抵抗は、トランジスタのソースとマトリックスの全画素に共通の固定電位との間に接続されることが望ましい。トランジスタのドレインは行アドレス・スイッチを経由して、補償電流（Ｉｃｏｍｐ）が加えられている列導体に接続される。
【００２７】
実際に、次の配置を備えることが可能である：読み取り回路から供給されるアナログ電圧ＶＳは蓄電コンデンサに蓄えられ、フィードバック・ループは、当該の列の画素に共通の基準コンデンサと、このコンデンサを所定の電圧値まで予充電する手段と、この基準コンデンサに、この所定の電圧と読み取り回路により供給されたアナログ電圧ＶＳとの差を表わす電荷を加える手段と、そして読み取り回路のアナログ電圧に応じて、トリマー・コンデンサの端子における電圧を増加又は減少させるように、トリマー・コンデンサ内に対応する電荷を加える手段とを含む。
【００２８】
フィードバック・ループにおいて役目を果たすこの蓄電コンデンサは、電流積分回路の出力に位置し、行の読み取り後及び次に続く行のアドレス指定の間に、信号情報ＶＳの項目を保持するために用いられるものと同じであり得る。しかし、それはまた積分回路から出力情報ＶＳの同じ項目を受け取る、より小さい値の補助コンデンサでもあり得る。
【００２９】
感度トリマー・コンデンサ及び対応するトリマー回路は画素自体の中に置かれることが好ましいが、しかしトリマー・コンデンサが画素のマトリックスの外側に置かれ、マトリックス自体（画素のマトリックスのそれぞれの画素に対応する、コンデンサ・マトリックスのトリマー・コンデンサ）において組織される実施形態を想定することもまた可能である。センサの使用中に、画素の行のアドレス指定に対応するトリマー・コンデンサの行をアドレス指定するために、アドレス指定手段がそのとき備えられる。
【００３０】
フィードバック回路は、トリマー・コンデンサの電圧がおよそ平均値にゆっくりと安定するように、平均の照度に対する画素の必要な感度を定義する、読み取り回路のアナログ出力電圧ＶＳと基準電圧（Ｖｇｒｉｓ）との間の差の小部分（典型的には１％未満）だけ、トリマー・コンデンサの電圧を使用段階において増加させるための手段を備えることが望ましい。この平均値は、使用中に受けた照度の平均である照度に対する基準電圧を画素が供給するようなものである。それは統計的に全画素に対して同一である。
【００３１】
本発明の他の特徴及び利点は、添付の図面を参照してなされる以下の詳細な説明を読むことにより明らかとなるであろう。
【発明を実施するための最良の形態】
【００３２】
図１は、センサが感度の高い要素である赤外線カメラにより撮影された熱画像を表わす信号を生み出すために設計されたマトリックス・センサの、非常に概略的な図を示す。
【００３３】
センサは、赤外線に対する感度の高い画素の行と列のマトリックスを含む。ｉ番目の行とｊ番目の列の交点における画素Ｐｉ，ｊは、その行の全画素を結ぶ少なくとも１つの行導体Ｌｉに接続され、そしてその列の全画素を結ぶ列導体Ｃｊに接続されることができる。
【００３４】
行導体Ｌｉは画素の行をアドレス指定するために用いられる。行のアドレス指定回路ＡＤＬは、マトリックスの様々な行を連続的にアドレス指定し、ｉ番目の行のアドレス指定は、その行の各画素の、当該画素に対応する列導体への有効な接続を生じる。各列の最下部には、アドレス指定された行の画素を経由して対応する列導体Ｃｊに加えられる信号を読み取ることができる、ｊ番目の列に対してＣＬｊで示される読み取り回路がある。
【００３５】
マルチプレクサＭＵＸは全ての読み取り回路ＣＬｊの出力を受け取り、そして各読み取り回路から生じる信号を出力ＳＶに迅速に供給することを可能にする。例えばマルチプレクサＭＵＸは、それぞれの列に対応する各信号の連続を、列の順番で出力ＳＶに伝送する。この連続は、マトリックスの次の行がアドレス指定される期間中に、マトリックスの行のアドレス指定の最後に生み出された全ての信号が出力ＳＶに伝送されるように、高速で伝送される。
【００３６】
図２は、感度の高い要素が放射要素である、個々の画素Ｐｉ，ｊの基本的な概略図を表わす。
【００３７】
放射要素は、値がその温度によって変化しかつ温度がとりわけ受けた赤外線放射の全体の流れによって変化する抵抗Ｒｂにより表わされる。
【００３８】
この後に続く全てにおいて、抵抗性の（又は容量性の）ハードウェア対象、又はこの対象のデジタル値（抵抗又はコンデンサ）を示すために、同じ名称（例えばＲｂ）が使用されるであろう。
【００３９】
放射抵抗Ｒｂは（マトリックスの全画素に共通の）基準電位ＶＲに接続された第一端と、そのゲートが電位ＶＧを受けるトランジスタＴ１のソースに接続された第二端とを有する。トランジスタＴ１のドレインはスイッチＫ１により、列導体Ｃｊに接続されている。スイッチＫ１は行導体Ｌｉにより制御される。このスイッチは画素Ｐｉ，ｊと列導体Ｃｊとの間の接続を構成又は切断する。この接続は、行Ｌｉがアドレス指定されたとき、スイッチＫ１が閉じることにより構成される。それは当該の行がアドレス指定されていないとき、スイッチＫ１の開放により切断される。
【００４０】
列導体Ｃｊの電位は基準電位ＶＲよりも大きいため、及び電位ＶＧは電位ＶＲより少なくとも１つの値ＶＴだけ大きく選ばれるため、トランジスタＴ１は行のアドレス指定の間は導通している。ＶＴはトランジスタＴ１のしきい電圧であり、典型的には０．６Ｖである。
【００４１】
行Ｌｉのアドレス指定の間、抵抗Ｒｂはその端子間にバイアス電圧Ｖｐｏｌ＝（ＶＧ−ＶＴ−ＶＲ）を受け、それゆえＩｍ＝（Ｖｐｏｌ／Ｒｂ）であるような測定電流Ｉｍが渡るであろう。
【００４２】
この電流は、トランジスタＴ１及びスイッチＫ１を用いて抵抗が接続される列導体Ｃｊから取り出される。
【００４３】
さらに、列の先頭に置かれた電源から、補償電流Ｉｃｏｍｐが列の頭における列導体Ｃｊに加えられる。列の最下部は、見られるように、基準電位Ｖｒｅｆに保たれる。所定の電圧Ｖｃｏｍｐが固定値の抵抗Ｒｃｏｍｐを用いて列導体に印加されるとき、補償電流は列の先頭においてＩｃｏｍｐ＝（Ｖｃｏｍｐ−Ｖｒｅｆ）／Ｒｃｏｍｐである。電流Ｉｃｏｍｐは、所与の値の抵抗への所与の電圧の印加とは別の手段により生み出され得る。特に、それは既知の値Ｉｃｏｍｐの電流源により固定され得る。
【００４４】
列の最下部において、列導体Ｃｊはｊ番目の列と関連する測定回路ＣＬｊに接続されている。この回路は、列導体を通って列の最下部まで移動する残留電流Ｉｄを測定するであろう。残留電流Ｉｄは電流Ｉｃｏｍｐと、列導体に画素が接続されているときにその画素によって取り出される測定電流Ｉｍとの差である。
【００４５】
測定される残留電流はそれゆえＩｄ＝Ｉｃｏｍｐ−Ｉｍ、あるいは：
Ｉｄ＝Ｉｃｏｍｐ−Ｖｐｏｌ／Ｒｂ
である。
【００４６】
読み取り回路ＣＬｊは、画素の行に対するこの測定のために予定された期間ＴＬの間に残留電流を積分するであろう電流積分回路を備える。実際に、行Ｌｉは次に続く行のアドレス指定の前に、期間ＴＬよりも僅かに長い期間アドレス指定されるが、しかし積分は期間ＴＬの間のみ行なわれるであろう。例えば、６４μｓの行アドレス指定期間に対して、期間ＴＬは５０μｓである。以下において、それが対象の行の場合、熱流の積分開始は時間０に起こり、積分の終了は時間ＴＬに起こることが考えられるであろう。
【００４７】
電流積分回路はＣｉｎｔの値の電流積分コンデンサを含み、それはこのコンデンサの端子に、残留電流Ｉｄの積分に比例する電圧Ｖｃｉを供給する：
【数１】
【００４８】
一例として、積分回路は、その非反転入力が基準電位Ｖｒｅｆを受け、その反転入力がそこから残留電流Ｉｄを受けるために列導体Ｃｊに接続される演算増幅器ＡＯＰを備える。コンデンサＣｉｎｔは反転入力と演算増幅器ＡＯＰの出力との間に接続される。コンデンサの端子間に接続されたスイッチＫ２は、積分コンデンサＣｉｎｔを短絡させ、従ってその期間がＴＬである新たな積分の開始を定義するゼロ基準の瞬間において、このコンデンサの端子における電圧をゼロにすることを可能にする。このスイッチＫ２はそれゆえ、前の行をアドレス指定するための周期の終りに（又は行Ｌｉをアドレス指定するための周期の始めに）短時間（例えば４μｓの間）閉じられ、そして各行に対して信号測定期間の始めを定義する時間０に開く。開くことにより、それはコンデンサへの積分の開始を可能にする。
【００４９】
従来のやり方においては、フィードバック・コンデンサを経由してループを構成する、大きなゲイン及び大きな入力インピーダンスを有する演算増幅器ＡＯＰの存在のため、演算増幅器の反転入力に接続された列導体Ｃｊの電位は、非反転入力に印加された電位Ｖｒｅｆに等しく留まると言うことができる。これが、列導体Ｃｊの電位は基準電位Ｖｒｅｆに等しいということが上記に示されている理由である。
【００５０】
従って、積分期間の終りにおいて演算増幅器の出力Ｓに存在している電位ＶＳは、電位Ｖｒｅｆと電位Ｖｃｉとの合計である：
ＶＳ＝Ｖｒｅｆ＋Ｖｃｉ、あるいは
【数２】
【００５１】
増幅器の出力ＳはスイッチＫ３を経由して、機能が積分期間の終了後、及び次に続く行の読み込みの間に電圧ＶＳの値を蓄えることである蓄電コンデンサＣｓｔに接続される。スイッチＫ３は、積分周期の終りに向かって短時間（例えば１μｓの間）閉じられ、次に行に対する積分期間の終りを明らかにする時間ＴＬに再び開放される。蓄電コンデンサＣｓｔの端子における電圧は、電圧ＶＳが時間ＴＬに到達する値に等しい値をとる。
【００５２】
蓄電コンデンサＣｓｔの端子における電圧は、（コンデンサの電荷の損失を防止するため）高インピーダンスの入力バッファ増幅器を用いて、マルチプレクサＭＵＸのｊ番目のそれぞれの入力に印加される。マルチプレクサは、行Ｌｉに由来する画素の読み取りのために予定されたタイムスロットの間、すなわちその間に次に続くｉ＋１番目の行がアドレス指定されるタイムスロットの間の任意の時間に、この電圧に対応する信号を伝送し得る。
【００５３】
従って、この放射センサ構造において、マルチプレクサにより伝送されるであろう測定信号は次の量ＶＳに比例する：
【数３】
【００５４】
補償電流Ｉｃｏｍｐは、残留電流Ｉｄが基準温度においてゼロであるように、Ｖｃｏｍｐ及びＲｃｏｍｐに作用することにより選ばれることが望ましい。この基準温度は、例えば３００Ｋの周囲温度である。従って３００Ｋにおける周囲温度で、求められる公称の抵抗Ｒｂ０を有する理想的な画素に対して、パラメータＶＧ、ＶＲ、及びＩｃｏｍｐは、（ＶＧ−ＶＴ−ＶＲ）／Ｒｂ０＝Ｉｃｏｍｐであるように選ばれる。ＶＴはこの技術により固定される。ＶＧ及びＶＲ、及びＩｃｏｍｐは自由に選定され得る。それゆえ、この理想的な画素はＶｒｅｆを中心とする電圧ＶＳにおいて信号を供給するであろう。それは３００Ｋよりも高い温度にさらされるとき、Ｖｒｅｆよりも高く、より低い温度にさらされるとき、Ｖｒｅｆよりも低い。
【００５５】
しかし、上述のように、Ｒｂは大きな技術的ばらつき量であり、そして基準温度において、マトリックスの様々な画素に対する公称値Ｒｂ０とは非常に異なる値を持ち得る。
【００５６】
ここで議論されているセンサ構造は１行ごとのアドレス指定を伴う構造である。画素は、行がアドレス指定されている間（典型的には６４μｓ未満）のみ、バイアス電流により電力供給される。これは比較的大きなバイアス電流がそのとき抵抗Ｒｂに与えられるためである。この電流の影響は、赤外線の照射に対する画素の露光により生成される、この電流の変化に比べて無視出来ないものである。例えば、抵抗の公称値は技術的なばらつきのために１５％変化するが、これに対して抵抗は最小照度と最大照度の間で、受ける照度に応じて僅か１％しか変化しない。受けた照度に関する真の意味を有する画像をセンサにおいて得ることは、従ってこのばらつきによって著しく乱される。
【００５７】
本発明は画素に特有の、トリマー・コンデンサに蓄えられるトリマー電圧値に反応するアナログ感度トリマー回路の助けにより、各画素を個々に修正することを提案する。この電圧値は、列の最下部で測定回路から情報の項目を受け取り、そして画素に特有のトリマー・コンデンサに電荷を供給する、フィードバック回路により供給される。調整値はとりわけ（しかし必須ではなく）、センサのマトリックスの一様な照度（望ましくは、例えば３００Ｋの基準温度における照度）に基づく較正段階の間に供給され得る。
【００５８】
従って、基準温度において抵抗Ｒｂｉｊ０を有する画素Ｐｉ，ｊは、フィードバック・ループを経由して、それに特有の（しかしそれは必ずしも画素自体の中に地理的に位置する必要はない）トリマー・コンデンサの電圧の確立を可能にするであろう。このコンデンサに蓄えられる電圧の値は、基準熱流（又は温度）による照度に対し、列の最下部における測定回路の出力が全画素に対して同じ所定の値を有するような値であろう。フィードバック回路は自己修正式であり、トリマー・コンデンサにおける電圧は、例えそれらの抵抗Ｒｂｉｊ０が基準熱流により生じる温度において互いに異なるとしても、全画素が一定時間の最後に、基準熱流に関して同じ測定信号を供給するように、徐々に確立される。
【００５９】
本発明は、画素に特有のトリマー回路が次のパラメータの一つに対して働くことを提案する：
ＶＧ、Ｖｒｅｆ、ＴＬ、Ｉｃｏｍｐ、望ましくは行のアドレス指定の間に放射抵抗のバイアス電圧を定義するＶＧ。
【００６０】
トリマー回路を制御するトリマー・コンデンサを有するトリマー回路は、画素自体の中に必ずしも位置する必要はないが、画素内にトリマー・コンデンサが位置する実施形態は、画素の外にあるトリマー・コンデンサを有する実施形態に比べて有利である。
【００６１】
この主題において、各画素における電圧ＶＧに対して措置が講じられる実施形態は特に有利である。そして今ここで図３を参照して説明されるのは、その実施形態である。マトリックス・ネットワークの全体構成は図１及び図２と同じであり、本発明によって加えられる特有の特徴は以下に示されるであろう。図２と同じ参照符号を持つ要素は図３においても同じである。
【００６２】
画素に特有な、そして画素内に位置するトリマー・コンデンサはＣａで示される。トリマー回路は単に、図２において既に存在するトランジスタＴ１から成る。そのトランジスタはフォロワとして組み込まれ、かつそのソースにおける電圧が、そのゲート上に存在している電圧に、１つのしきい電圧降下ＶＴ以内まで直接的に追従するため、それはトリマー回路の役割を演じる。このゲート電圧はここで、トランジスタＴ１のゲートとゼロ電位のアースとの間に取り付けられた、トリマー・コンデンサＣａにおいて存在するトリマー電圧である。トランジスタＴ１のゲート−基板コンデンサは、さらにトリマー・コンデンサＣａの一部分であると考えられ得る。
【００６３】
フォロワ・トランジスタのトリマー電圧、又はゲート電圧ＶＧは、上記に説明した如く放射抵抗のバイアス電圧を直接決定する：
Ｖｐｏｌ＝ＶＧ−ＶＴ−ＶＲ、
ここでＶＧは各画素に対して個々に変えられ得る電圧である。
【００６４】
図３は、各々がフォロワ・トランジスタによりバイアスをかけられた放射抵抗を含む、２つの隣接する画素Ｐｉ，ｊ及びＰｉ−１，ｊを表わす。放射抵抗Ｒｂはフォロワ・トランジスタのソースと、全画素に共通の基準電圧ＶＲにおける点との間に接続される。トランジスタのしきい電圧ＶＴは全画素に対して同一と考えられ得る。
【００６５】
コンデンサＣａにおいて適切なトリマー電圧を確立するために用いられるフィードバック回路は、機能が、行の読み取り後にトリマー・コンデンサに対し、画素の感度が全画素に対して求められる公称の感度と異なるときにより大きい、プラス又はマイナスの符号付きの電荷量を加えることである、電荷増加回路ＣＱを含む。電荷の量はプラス又はマイナスであり、それは以前にトリマー・コンデンサに蓄えられた電荷量に加えられる。このように追加される電荷量のプラス又はマイナスの符号は、画素の感度が求められる公称の感度に近づく傾向のものである。
【００６６】
増加回路ＣＱは、追加又は減算されるべき電荷の量を決定するために、行読み取りの最後に、従って読み取りの終了を定義する時間ＴＬの後に、読み取り回路ＣＬｊによって集められた電圧ＶＳのレベルを、制御として用いる。所与の照度に対して画素の感度を表わすのは、具体的にこのレベルである。
【００６７】
しかしながら、コンデンサＣａにおけるトリマー電圧のレベルを即座にではなく徐々に確立するために、非常に小さい増分によって、次のやり方でその方法が進むことが望ましい：
行の読み取りの最後に蓄電コンデンサＣｓｔに蓄えられる電圧レベルＶＳは、以下で説明され、この場合Ｖｇｒｉｓと呼ばれるであろう平均電圧レベルに予充電される、大形のコンデンサＣｄｉｖに印加される。ＶｇｒｉｓはＶｒｅｆと等しいことが望ましい。予充電は電流積分のため、期間ＴＬの最後に短いタイムスロットの間に行なわれることが望ましい。このタイムスロットの間、スイッチＫ５はコンデンサＣｄｉｖを基準電圧Ｖｇｒｉｓに接続する。スイッチＫ５の制御は、実際にはスイッチＫ３の制御と同時である。
【００６８】
コンデンサＣｄｉｖの予充電後に、蓄電コンデンサＣｓｔの端子に存在する電圧はこのコンデンサに印加され、電圧は画素読み取りの最後における出力電圧ＶＳを表わす。スイッチＫ４は、コンデンサＣｓｔをコンデンサＣｄｉｖに接続するために用いられる。スイッチＫ４は短時間閉じられ、この閉塞はスイッチＫ５の再開放の後のみに実施され得る。
【００６９】
コンデンサＣｄｉｖの役割は、予充電のために当初ＶｇｒｉｓであるコンデンサＣｄｉｖの端子の電圧が、ＶＳとＶｇｒｉｓとの間の差の一部分だけ増加するように、一種の容量性の分割器を構成することである。より正確には、電圧はＶｇｒｉｓから
Ｖｇｒｉｓ＋（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）
に変化する。
【００７０】
それゆえ、電圧ＶＳがＶｇｒｉｓに等しい場合、予充電されたコンデンサＣｄｉｖに対する電圧の増減はない。しかし電圧ＶＳがＶｇｒｉｓよりも高いか低い場合、コンデンサＣｄｉｖの端子における電圧は、ＶＳとＶｇｒｉｓとの差の一部分だけ僅かに変化する。
【００７１】
コンデンサＣｄｉｖの端子における電圧は、（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）の差に比例して、すなわちコンデンサＣｄｉｖに対して丁度なされた電圧の小さな増加又は減少に比例して、トリマー・コンデンサＣａの電荷を変更するために、次に制御電圧として電荷増加回路ＣＱに印加される。図３において、電荷増加回路は各画素内に地理的に位置しているとして表わされる。全画素に共通の増加回路を想定することもまた可能である。
【００７２】
コンデンサＣａの電荷の変動は当然、画素の感度を求められる公称値に至らせる傾向がある方向になされる。
【００７３】
画素の感度の較正は従って、アナログ電圧ＶＳを恒久的に測定することにより、そしてトリマー回路が、所与の照度に対して画素により供給される電圧の差ＶＳ−Ｖｇｒｉｓを少ない割合だけ変更するように、トリマー・コンデンサに少量の電荷を加えることにより望ましくは実施される。ここでＶｇｒｉｓは、平均照度に対して求められる感度を有する画素によって供給される、アナログ電圧に相当する基準電圧値である。「少ない割合」とは、較正が一様な光源に基づき特定の較正段階において行なわれる場合には、１０％未満の割合を意味し、較正が一様な光源無しで、使用中にそれ自体で行なわれる場合には、１％以下の割合を意味しなければならない。
【００７４】
コンデンサＣｄｉｖは、その電圧ＶＳが丁度測定された画素の電荷増加回路に接続されなければならない。このため、コンデンサＣｄｉｖは全ての画素の列（ｊ番目の列）に共通の帰路導体Ｃｒにより、画素に接続され得る。
【００７５】
画素Ｐｉ，ｊの増加回路ＣＱは、導体Ｃｒが他の画素の測定に関する情報の項目を搬送する間ではなく、この画素に関する電圧情報の項目を搬送する間のみ、電荷をコンデンサＣａに移動させなければならない。スイッチＫ６が回路ＣＱの入力を導体Ｃｒに接続し、このスイッチが開放された後に行のアドレス指定期間の間のみ閉じられる理由はこれである。
【００７６】
勿論、導体Ｃｒに電圧（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）を生じさせるのが画素Ｐｉ，ｊである場合、ｉ番目の行のアドレス指定の最後にこの電圧を受けるのは画素Ｐｉ，ｊであって、前の画素あるいは次の画素ではないことに注意が払われなければならない。
【００７７】
信号のシーケンスによれば、２つの可能な仮定が存在する：
−第１の仮定において、行Ｌｉのアドレス指定はコンデンサＣｉｎｔにおける電流の積分の終了を定義する時間ＴＬに終わる。ｉ＋１番目の新たな行のアドレス指定は、この瞬間に始まる。電圧（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）は、期間ＴＬの後にのみ帰路導体Ｃｒにおいて得られる。この仮定において、図３に示すように対応するスイッチＫ６はｉ番目の行をアドレス指定する制御ではなく、ｉ＋１番目の行をアドレス指定するための制御によって閉じられる。それゆえ、次に続く行のアドレス指定が既に始まっていても、その画素の読み取りから確立される情報の項目を受け取るのは、実際に当の画素Ｐｉ，ｊである。
−第２の仮定において、スイッチＫ６がｉ＋１番目の導体によってではなく、画素Ｐｉ，ｊに対応する行導体Ｌｉによってそのとき制御され得るように、次の行のアドレス指定に移る前に電圧を帰路導体Ｃｒに印加するための時間が取られる。この第２の仮定において、帰路導体Ｃｒにおける電圧を構成するために用いられる、コンデンサＣｓｔと同じ電圧ＶＳを受ける補助の蓄電コンデンサＣ’ｓｔを備えることが望ましい。
【００７８】
第１の仮定は図３の線図において用いられている。第２の仮定は図４の線図において用いられている。図４において、図３のものと共通の要素は同じ参照符号により示されている。
【００７９】
図３において、フィードバック・ループはそれゆえ電流積分回路の出力とトリマー・コンデンサとの間に：
−両方が同時に読み取り回路ＣＬｊの部分を形成する、蓄電コンデンサＣｓｔ及びスイッチＫ３と、
−コンデンサＣｄｉｖ、電圧ＶｇｒｉｓをリセットするスイッチＫ５、初期設定後にその電圧の変更を可能にするスイッチＫ４、関連する画素への情報項目を伝送する帰路導体Ｃｒ（列あたり１つ）と、
−画素内に地理的に位置するスイッチＫ６及び電荷増加回路ＣＱと
を備える。
【００８０】
図４において、帰路導体Ｃｒと画素Ｐｉ，ｊとの間の接続は、画素Ｐｉ＋１，ｊに対応する行Ｌｉ＋１のアドレス指定によってではなく、画素Ｐｉ，ｊに対応する行Ｌｉのアドレス指定の間に閉じられるスイッチＫ６によってなされる。その上、図３においてコンデンサＣｓｔがマルチプレクサに送られる電圧ＶＳを蓄え、そしてコンデンサＣｄｉｖの電圧レベルを制御する二重の役割を果たした一方で、これら２つの役割はここでは分離され、第２の役割は補助コンデンサＣ’ｓｔに割り当てられている。
【００８１】
コンデンサＣ’ｓｔは、増幅器ＡＯＰの出力とコンデンサＣ’ｓｔとの間に接続されたスイッチＫ７のおかげで、期間ＴＬの終りに短時間にわたり電圧ＶＳにおいて充電され得る。スイッチＫ７はスイッチＫ３及びスイッチＫ５と同時に作動する。スイッチＫ４はもはやコンデンサＣｓｔとコンデンサＣｄｉｖとの間には接続されないが、しかしコンデンサＣ’ｓｔとコンデンサＣｄｉｖとの間に接続される。コンデンサＣｓｔはそのときコンデンサＣ’ｓｔよりもずっと高い値を持ち得る。一例として、通常の使用における画素のレベルを蓄える主要な役割と、帰路導体Ｃｒに対してトリマー電圧を発生する補助的役割の両方を満たし得るために、図３の線図においてＣｓｔが代わりに０．１ピコファラッドの値を有する一方で、図４においてＣｓｔは１ピコファラッドの値、そしてＣ’ｓｔは０．１ピコファラッドの値を有する。
【００８２】
図４の線図において、コンデンサＣａに対してトリマー電圧ＶＧを発生するために用いられるフィードバック回路は、本質的に：
−追加のコンデンサＣ’ｓｔ及び、画素から発生する出力電圧ＶＳをそこに印加することを可能にするスイッチＫ７と、
−コンデンサＣｄｉｖ、電圧Ｖｇｒｉｓに対してそれをリセットするスイッチＫ５、初期設定後にその電圧の変更を可能にするスイッチＫ４、関連する画素への情報項目を伝送する帰路導体Ｃｒ（列あたり１つ）と、
−画素内に位置するスイッチＫ６及び電荷増加回路ＣＱと
を備える。
【００８３】
図３の線図あるいは図４の線図を通じ、一様な照度を有する数十の画像にわたって続く較正段階の間、ＶＳとＶｇｒｉｓとの間で見られる差を補償するため、それらのトリマー・コンデンサＣａが漸進的に充電又は放電する如く、徐々に、全画素はＶｇｒｉｓに等しい同一の電圧レベルＶＳを漸進的に供給するであろうことが理解される。容量性の分割比Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）又はＣ’ｓｔ／（Ｃ’ｓｔ＋Ｃｄｉｖ）が小さい程、トリマー電圧に到達する時定数が長くなる。
【００８４】
電圧Ｖｇｒｉｓは電荷増加回路ＣＱの構成によって選択される。具体的に、後者の機能は電圧（ＶＳ−Ｖｇｒｉｓ）・Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）を（ＶＳ−Ｖｇｒｉｓ）に比例する電荷の量ｄＱへと変換することである。例えば、電圧／充電の変換を行なう、この電荷増加変換回路が対称なやり方で構成され、０Ｖにおける低い供給電圧とＶｄｄにおける高い供給電圧との間で給電されるのを認めることによって、ＶｇｒｉｓがＶｄｄ／２に等しく選ばれる場合に、ＶＳ−Ｖｇｒｉｓに比例する電荷量の生成を行なうことが容易に可能であろうと理解される。これが当てはまる場合（しかしそれは必須ではない）、Ｖｇｒｉｓ＝Ｖｄｄ／２が選択され、スイッチＫ５は例えば電位０とＶｄｄとの間に置かれた抵抗の分割ブリッジにより得られる、電圧Ｖｄｄ／２に接続されるであろう。
【００８５】
図３と４の説明の中で、画素の感度微調整は放射抵抗の制御用トランジスタの電圧ＶＧの個々のトリミングにより行なわれ、そしてこのトリミングは、Ｖｐｏｌ＝ＶＧ−ＶＴ−ＶＲであるため、行の読み取り中に画素に印加されるバイアスＶｐｏｌを調整することを意味するのが見られる。ＶＴ及びＶＲはこれらの実施形態において固定された量である。
【００８６】
１つの変形として、関連する画素のｉ番目に相当する行のアドレス指定中に、列導体に加えられる補償電流Ｉｃｏｍｐの値を制御するため、トリマー電圧が使用されるように備えることもまた可能である。例えばフィードバック回路により得られたトリマー電圧によって制御される電流の、アースへの迂回路を画素内に備えることが可能である。
【００８７】
同様に、基準電圧Ｖｒｅｆがフィードバック回路により変更されることが可能であり、これは各画素に対して行なわれ得る。しかしこの場合、Ｖｒｅｆの電圧は地理的に画素内へ伝えられないため、フィードバック回路は画素に戻らないことが理解される。これは、センサ自体のマトリックスの外に、図３及び図４のトリマー・コンデンサＣａが電圧Ｖｐｏｌに対して作用するのと同じように、基準電圧Ｖｒｅｆに対して作用できるトリマー・コンデンサのネットワークの備えが必要であることを意味する。このトリマブル・コンデンサのネットワークは、較正動作と通常使用の２つの動作がはっきりと区別できる場合に、これら較正動作中及び通常使用中の双方の間に、特定のトリマブル・コンデンサを所与の画素に対応させることが出来るように、画素の行と同時にアドレス指定され得る。
【００８８】
別の可能性は、基準照度に対する画素の実視感度が全画素に関して同じであるように、各画素が調整された積分期間を持つために、積分期間ＴＬに対して作用することである。具体的には、既に見られたように信号レベルＶＳは積分期間ＴＬに直接依存する。ここで再び、放射マトリックスの行と同時にアドレス指定され得る、画素外のトリマブル・コンデンサのネットワークを備えることが必要であり、各コンデンサはアドレス指定された各行に対し（そしてまた勿論その行のアドレス指定の間に、考えられる各列に対し）、特有の積分時間を調整するために読み取り回路ＣＬｊに対して作用することを可能にする。
【００８９】
最後に、基準の熱輝度画像を有する較正段階は必須ではなく、そして較正は単に、全画素に対して同一の平均感度値に相当する安定した値を、徐々にトリマー電圧に取らせることにあり得ると記憶されるべきである。画素が平均の基準Ｖｇｒｉｓと異なる信号を供給するとき、小さなプラス又はマイナス符号付きの電荷増分がトリマー・コンデンサに加えられる、上記に示されている再帰的手法は、多数の画像に対して、全画素が熱輝度の同一の統計的分布を見なければならないことが考慮されるとき、とりわけ平均感度の周りで全画素の安定へと徐々に導く。この自動的較正方法が用いられる場合、時定数は非常に大（数百の画像、すなわち少なくとも数秒）でなければならず、その結果として容量性の分割比率Ｃｓｔ／（Ｃｓｔ＋Ｃｄｉｖ）又はＣ’ｓｔ／（Ｃ’ｓｔ＋Ｃｄｉｖ）は、非常に小（望ましくは０．０１以下）でなければならない。それは事実上、画素の各々の新たな照度が、コンデンサＣａに蓄えられたトリマー電圧ＶＧを非常に僅かだけ変更するための条件である。
【００９０】
混合した方法、すなわち、恒久的な自己修正を伴う使用の段階が後に続く、マトリックス全体を一様な熱流にさらす最初の較正段階が採用される場合、望ましくは（例えば１０〜５０画像の期間の、較正におけるより短い段階と、例えば１００〜５００画像の、使用におけるより長い段階の）２つの段階の間に、時定数を変更するための手段を備えることが必要である。この変更は、コンデンサＣ’ｓｔを異なる値の別のコンデンサにより置き換えることによってなされ得る。
【００９１】
一様な基準熱流にさらすことによる較正方法が（望ましくは相当に短い（１秒未満又は数十の画像の）時定数を伴う）使用される唯一のものである場合は、較正段階においてフィードバック・ループの操作を可能にし、その後の使用段階においてそれを回避する手段（図３及び図４には図示せず）を備えることが必要である。較正段階の間に生成されるトリマー電圧は、新たな較正段階まで、使用段階の間中コンデンサＣａに保持される。
【図面の簡単な説明】
【００９２】
【図１】放射マトリックス赤外線センサの全体的線図を表わす。
【図２】センサの画素及び列の最下部における信号読み取り回路の詳細を表わす。
【図３】画素の感度調整を可能にするフィードバック・ループを伴う列の構造を表わす。
【図４】図３の変形の実施形態を表わす。
【符号の説明】
【００９３】
ＡＤＬ 行のアドレス指定回路
Ｃｊ 列導体
Ｌｉ 行導体
Ｐｉ，ｊ 画素
ＣＬｊ 読み取り回路、測定回路
ＭＵＸ マルチプレクサ
ＳＶ 出力
Ｖｃｏｍｐ 所定の電圧
Ｒｃｏｍｐ 固定値の抵抗
Ｉｃｏｍｐ 補償電流
ＶＧ トリマー電圧、電位、電圧、放射抵抗のバイアス電圧、パラメータ、ゲート電圧
Ｔ１ トランジスタ、トリマー回路
Ｋ１ スイッチ
ＶＴ トランジスタ（Ｔ１）のしきい電圧
Ｖｐｏｌ バイアス電圧
Ｉｍ 測定電流
Ｒｂ （放射）抵抗
Ｒｂ０ 公称の抵抗
Ｉｄ 残留電流
Ｋ２ スイッチ
ＶＲ （基準）電位、固定電位、パラメータ
Ｖｃｉ 電圧、電位
ＴＬ 期間、時間、積分期間
Ｋ３ スイッチ
Ｓ （演算）増幅器の出力
Ｃｓｔ （主要な）（蓄電）コンデンサ
ＶＳ アナログ（出力）電圧、出力電圧、電圧、信号情報、出力情報、信号レベル、電位
ＡＯＰ （演算）増幅器
Ｖｒｅｆ （基準）電位、基準電圧
Ｐｉ−１，ｊ 画素
Ｌｉ−１ 画素Ｐｉ−１，ｊに対応する行
Ｌｉ＋１ 画素Ｐｉ＋１，ｊに対応する行
Ｋ４ スイッチ
Ｋ５ スイッチ
Ｋ６ スイッチ
ＣＱ （電荷）増加回路、トリマー・コンデンサの電圧を使用段階において増加させるための手段
Ｃａ （トリマー・）コンデンサ
Ｃｒ （帰路）導体、列導体
Ｖｇｒｉｓ 基準電圧（値）、所定の電圧値
Ｃｄｉｖ （基準）コンデンサ
Ｃｉｎｔ （電流）積分コンデンサ
Ｔａ 期間
Ｃ’ｓｔ （補助）コンデンサ、補助の蓄電コンデンサ、追加のコンデンサ
Ｋ７ スイッチ
【特許請求の範囲】
【請求項１】
マトリックス熱画像センサであって、
行ごとにアドレス指定され得る画素の行と列のマトリックスと、前記行がアドレス指定される時に、前記列の画素（Ｐｉ，ｊ）から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の信号読み取り回路（ＣＬｊ）とを備え、前記マトリックスの各画素が、画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗がＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、前記読み取り回路が、前記放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、積分コンデンサへと組み入れるための積分回路を備える、マトリックス熱画像センサにおいて、
センサが、前記マトリックスの各列に対して、
前記列の画素に共通な前記読み取り回路の前記積分コンデンサから始まり、トリマー・コンデンサ内に前記画素特有のトリマー電圧（ＶＧ）を蓄えるための、各画素に特有で前記画素内に位置するトリマー・コンデンサ（Ｃａ）で終わるフィードバック・ループ（Ｋ４，Ｃｄｉｖ，Ｃｒ，Ｋ６，ＣＱ）と、
前記画素が属する行が読み取られるとき、前記放射抵抗の前記バイアス電圧を変更するためにこのトリマー電圧に応答して作用する、前記画素内に位置するアナログ感度トリマー回路（Ｔ１）と、
を備え、フィードバック・ループが、
前記読み取り回路（ＣＬｊ）により供給されるアナログ電圧ＶＳを蓄えるための、蓄電コンデンサ（Ｃｓｔ，Ｃ’ｓｔ）と、
当該の列の前記画素に共通の基準コンデンサ（Ｃｄｉｖ）と、
所定の電圧値（Ｖｇｒｉｓ）でこの基準コンデンサを予充電するための手段と、
この基準コンデンサに、この所定の電圧と前記読み取り回路により供給される前記アナログ電圧（ＶＳ）との差を表わす電荷を加えるための手段と、
前記基準コンデンサの端子における前記アナログ電圧に応じて、前記トリマー・コンデンサの端子における電圧を増加又は減少させるように、前記トリマー・コンデンサに対応する電荷を加えるための手段と
を含むことを特徴とする、マトリックス熱画像センサ。
【請求項２】
前記感度トリマー回路が、ソースが前記放射抵抗に接続されかつゲートが前記トリマー・コンデンサに接続されている、電圧フォロワとして取り付けられるトランジスタ（Ｔ１）を含むことを特徴とする、請求項１に記載のマトリックス熱画像センサ。
【請求項３】
前記放射抵抗が、前記トランジスタの前記ソースと前記マトリックスの全画素に共通の固定電位（ＶＲ）との間に接続されることを特徴とする、請求項２に記載のマトリックス熱画像センサ。
【請求項４】
前記トランジスタのドレインが、行アドレス・スイッチを経由して、補償電流（Ｉｃｏｍｐ）が加えられている列導体（Ｃｒ）に接続されることを特徴とする、請求項２または３に記載のマトリックス熱画像センサ。
【請求項５】
前記基準コンデンサ（Ｃｄｉｖ）が列の最下部に位置し、帰路導体（Ｃｒ）を経由して前記列の画素に接続されることを特徴とする、請求項１〜４のいずれか一項に記載のマトリックス熱画像センサ。
【請求項６】
前記蓄電コンデンサが、行の読み取り後及び次に続く行のアドレス指定前に信号情報ＶＳの項目を維持するために用いられる主要な蓄電コンデンサ（Ｃｓｔ）であることを特徴とする、請求項１〜６のいずれか一項に記載のマトリックス熱画像センサ。
【請求項７】
前記蓄電コンデンサが、行の読み取り後及び次に続く行のアドレス指定中に信号情報ＶＳの項目を維持するために用いられる主要な蓄電コンデンサに印加されるものと同じ電圧を受けるために用いられる、補助コンデンサ（Ｃ’ｓｔ）であることを特徴とする、請求項１〜６のいずれか一項に記載のマトリックス熱画像センサ。
【請求項８】
較正段階の間に前記フィードバック回路の動作を可能にし、そして較正段階に続く使用段階の間にそれを回避するための手段を備えることを特徴とする、請求項１〜７のいずれか一項に記載のマトリックス熱画像センサ。
【請求項９】
使用中に受けた照度の平均である照度に対する基準電圧を画素が供給するような値へと、前記トリマー・コンデンサの電圧がゆっくりと安定するように、平均の照度に対する前記画素の必要な感度を定義する、前記読み取り回路の出力電圧ＶＳと基準電圧（Ｖｇｒｉｓ）との間の差の小部分だけ、前記トリマー・コンデンサの電圧を前記使用段階において増加させるための手段（ＣＱ）が設けられることを特徴とする、請求項１〜８のいずれか一項に記載のマトリックス熱画像センサ。
【請求項１０】
センサが、行ごとにアドレス指定され得る画素の行と列のマトリックスと、行がアドレス指定される時に、列の画素から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の信号読み取り回路（ＣＬｊ）とを備え、前記マトリックスの各画素が、前記画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗がＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、読み取り回路が、前記放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、値がＣｉｎｔの積分コンデンサへと組み入れるための積分器を備える、マトリックス熱画像センサにおいて固定された空間ノイズを低減する方法であって、
−画素から発生するアナログ電圧ＶＳが測定され、
−測定された電圧のレベルによってプラス又はマイナスの符号を付けられた電荷の量が、前記画素に特有で前記画素内に位置するトリマー・コンデンサ（Ｃａ）に加えられ、
−前記トリマー・コンデンサに蓄えられた電圧に基づき、バイアス電圧Ｖｐｏｌにおいて、前記画素が属する行が読み取られるとき前記画素内に位置するトリマー回路に指令が与えられ、そして作用することを特徴とする方法。
【請求項１１】
アナログ電圧ＶＳが、一様な基準照度により前記マトリックスが照射される較正段階の間に測定されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記アナログ電圧ＶＳが前記較正段階の間に周期的に測定され、前記トリマー回路が、所与の照度に対して画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを１０％未満の割合だけ変更するように、前記トリマー・コンデンサに加えられる電荷の量が少量であり、Ｖｇｒｉｓが、前記基準照度のために必要な感度の画素によって供給される、アナログ電圧に相当する基準電圧値であることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記アナログ電圧ＶＳが前記センサの通常使用の間に周期的に測定され、前記トリマー回路が、所与の照度に対して前記画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを１％未満の割合だけ変更するように、前記トリマー・コンデンサに加えられる電荷の量が少量であり、Ｖｇｒｉｓが、平均照度のために必要な感度の画素によって供給される、前記アナログ電圧に相当する基準電圧値であることを特徴とする、請求項１０〜１２のいずれか一項に記載の方法。
【請求項１】
マトリックス熱画像センサであって、
行ごとにアドレス指定され得る画素の行と列のマトリックスと、前記行がアドレス指定される時に、前記列の画素（Ｐｉ，ｊ）から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の信号読み取り回路（ＣＬｊ）とを備え、前記マトリックスの各画素が、画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗がＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、前記読み取り回路が、前記放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、積分コンデンサへと組み入れるための積分回路を備える、マトリックス熱画像センサにおいて、
センサが、前記マトリックスの各列に対して、
前記列の画素に共通な前記読み取り回路の前記積分コンデンサから始まり、トリマー・コンデンサ内に前記画素特有のトリマー電圧（ＶＧ）を蓄えるための、各画素に特有で前記画素内に位置するトリマー・コンデンサ（Ｃａ）で終わるフィードバック・ループ（Ｋ４，Ｃｄｉｖ，Ｃｒ，Ｋ６，ＣＱ）と、
前記画素が属する行が読み取られるとき、前記放射抵抗の前記バイアス電圧を変更するためにこのトリマー電圧に応答して作用する、前記画素内に位置するアナログ感度トリマー回路（Ｔ１）と、
を備え、フィードバック・ループが、
前記読み取り回路（ＣＬｊ）により供給されるアナログ電圧ＶＳを蓄えるための、蓄電コンデンサ（Ｃｓｔ，Ｃ’ｓｔ）と、
当該の列の前記画素に共通の基準コンデンサ（Ｃｄｉｖ）と、
所定の電圧値（Ｖｇｒｉｓ）でこの基準コンデンサを予充電するための手段と、
この基準コンデンサに、この所定の電圧と前記読み取り回路により供給される前記アナログ電圧（ＶＳ）との差を表わす電荷を加えるための手段と、
前記基準コンデンサの端子における前記アナログ電圧に応じて、前記トリマー・コンデンサの端子における電圧を増加又は減少させるように、前記トリマー・コンデンサに対応する電荷を加えるための手段と
を含むことを特徴とする、マトリックス熱画像センサ。
【請求項２】
前記感度トリマー回路が、ソースが前記放射抵抗に接続されかつゲートが前記トリマー・コンデンサに接続されている、電圧フォロワとして取り付けられるトランジスタ（Ｔ１）を含むことを特徴とする、請求項１に記載のマトリックス熱画像センサ。
【請求項３】
前記放射抵抗が、前記トランジスタの前記ソースと前記マトリックスの全画素に共通の固定電位（ＶＲ）との間に接続されることを特徴とする、請求項２に記載のマトリックス熱画像センサ。
【請求項４】
前記トランジスタのドレインが、行アドレス・スイッチを経由して、補償電流（Ｉｃｏｍｐ）が加えられている列導体（Ｃｒ）に接続されることを特徴とする、請求項２または３に記載のマトリックス熱画像センサ。
【請求項５】
前記基準コンデンサ（Ｃｄｉｖ）が列の最下部に位置し、帰路導体（Ｃｒ）を経由して前記列の画素に接続されることを特徴とする、請求項１〜４のいずれか一項に記載のマトリックス熱画像センサ。
【請求項６】
前記蓄電コンデンサが、行の読み取り後及び次に続く行のアドレス指定前に信号情報ＶＳの項目を維持するために用いられる主要な蓄電コンデンサ（Ｃｓｔ）であることを特徴とする、請求項１〜６のいずれか一項に記載のマトリックス熱画像センサ。
【請求項７】
前記蓄電コンデンサが、行の読み取り後及び次に続く行のアドレス指定中に信号情報ＶＳの項目を維持するために用いられる主要な蓄電コンデンサに印加されるものと同じ電圧を受けるために用いられる、補助コンデンサ（Ｃ’ｓｔ）であることを特徴とする、請求項１〜６のいずれか一項に記載のマトリックス熱画像センサ。
【請求項８】
較正段階の間に前記フィードバック回路の動作を可能にし、そして較正段階に続く使用段階の間にそれを回避するための手段を備えることを特徴とする、請求項１〜７のいずれか一項に記載のマトリックス熱画像センサ。
【請求項９】
使用中に受けた照度の平均である照度に対する基準電圧を画素が供給するような値へと、前記トリマー・コンデンサの電圧がゆっくりと安定するように、平均の照度に対する前記画素の必要な感度を定義する、前記読み取り回路の出力電圧ＶＳと基準電圧（Ｖｇｒｉｓ）との間の差の小部分だけ、前記トリマー・コンデンサの電圧を前記使用段階において増加させるための手段（ＣＱ）が設けられることを特徴とする、請求項１〜８のいずれか一項に記載のマトリックス熱画像センサ。
【請求項１０】
センサが、行ごとにアドレス指定され得る画素の行と列のマトリックスと、行がアドレス指定される時に、列の画素から発生する電流を連続的に受けるため、画素の列に各々が関連する一連の信号読み取り回路（ＣＬｊ）とを備え、前記マトリックスの各画素が、前記画素により受け取られる熱流に値Ｒｂが依存する放射抵抗を含み、この抵抗がＶｐｏｌの値のバイアス電圧によりバイアスをかけられ、読み取り回路が、前記放射抵抗を通って流れる電流Ｖｐｏｌ／Ｒｂと補償電流との間の差を、値がＣｉｎｔの積分コンデンサへと組み入れるための積分器を備える、マトリックス熱画像センサにおいて固定された空間ノイズを低減する方法であって、
−画素から発生するアナログ電圧ＶＳが測定され、
−測定された電圧のレベルによってプラス又はマイナスの符号を付けられた電荷の量が、前記画素に特有で前記画素内に位置するトリマー・コンデンサ（Ｃａ）に加えられ、
−前記トリマー・コンデンサに蓄えられた電圧に基づき、バイアス電圧Ｖｐｏｌにおいて、前記画素が属する行が読み取られるとき前記画素内に位置するトリマー回路に指令が与えられ、そして作用することを特徴とする方法。
【請求項１１】
アナログ電圧ＶＳが、一様な基準照度により前記マトリックスが照射される較正段階の間に測定されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記アナログ電圧ＶＳが前記較正段階の間に周期的に測定され、前記トリマー回路が、所与の照度に対して画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを１０％未満の割合だけ変更するように、前記トリマー・コンデンサに加えられる電荷の量が少量であり、Ｖｇｒｉｓが、前記基準照度のために必要な感度の画素によって供給される、アナログ電圧に相当する基準電圧値であることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記アナログ電圧ＶＳが前記センサの通常使用の間に周期的に測定され、前記トリマー回路が、所与の照度に対して前記画素により供給される電圧差ＶＳ−Ｖｇｒｉｓを１％未満の割合だけ変更するように、前記トリマー・コンデンサに加えられる電荷の量が少量であり、Ｖｇｒｉｓが、平均照度のために必要な感度の画素によって供給される、前記アナログ電圧に相当する基準電圧値であることを特徴とする、請求項１０〜１２のいずれか一項に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００９−１０３７００（Ｐ２００９−１０３７００Ａ）
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【外国語出願】
【出願番号】特願２００８−２７０７９０（Ｐ２００８−２７０７９０）
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（５０７０８１２６７）コミシリア ア レネルジ アトミック (34)
【Ｆターム（参考）】
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００８−２７０７９０（Ｐ２００８−２７０７９０）
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（５０７０８１２６７）コミシリア ア レネルジ アトミック (34)
【Ｆターム（参考）】
[ Back to top ]