放電灯点灯回路および液晶表示装置
【課題】放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止し、その後も、プロテクト状態を維持する。
【解決手段】インバータ回路３０の２次電圧を分圧して出力する２次電圧検出回路３５ａと、この分圧が参照電圧Ｖｒｅｆを下回ると所定電圧を出力するオペアンプを備えた比較回路３５ｂと、オペアンプ出力をゲートに入力されるサイリスタ回路３５ｃと、ゲートドライブ回路３１ｂの駆動電圧の伝送ラインをオンオフする駆動電圧スイッチ回路３５ｅとを備える。サイリスタ回路３５ｃは、ターンオン状態の維持に必要な電圧をスタンバイ状態においてもアノード−カソード間に印加されており、オペアンプから所定電圧を入力されるとターンオンして駆動電圧スイッチ回路３５ｅに上記伝送ラインをオフさせる。このオフ状態は、インバータ回路３０がスタンバイ状態となっても維持される。
【解決手段】インバータ回路３０の２次電圧を分圧して出力する２次電圧検出回路３５ａと、この分圧が参照電圧Ｖｒｅｆを下回ると所定電圧を出力するオペアンプを備えた比較回路３５ｂと、オペアンプ出力をゲートに入力されるサイリスタ回路３５ｃと、ゲートドライブ回路３１ｂの駆動電圧の伝送ラインをオンオフする駆動電圧スイッチ回路３５ｅとを備える。サイリスタ回路３５ｃは、ターンオン状態の維持に必要な電圧をスタンバイ状態においてもアノード−カソード間に印加されており、オペアンプから所定電圧を入力されるとターンオンして駆動電圧スイッチ回路３５ｅに上記伝送ラインをオフさせる。このオフ状態は、インバータ回路３０がスタンバイ状態となっても維持される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電灯点灯回路および液晶表示装置に関し、特に、放電灯に高圧の交流を供給する放電灯点灯回路および該放電灯点灯回路を備えた液晶表示装置に関する。
【背景技術】
【０００２】
放電灯点灯回路を用いて冷陰極管（ＣＣＦＬ）などの放電灯を点灯する場合、放電灯が高インピーダンスで高電圧を必要とすることから、放電灯を放電灯点灯装置に接続するコネクタなどの接続部分には高圧がかかる。そのため、接続部分に半田付けの緩みや剥離が発生すると、放電灯点灯回路の出力に異常が発生する。なお、半田付けの緩みや剥離は、輸送振動や落下衝撃、経時変化等が原因となるため、確実に防止することは難しい。
【０００３】
このような放電灯点灯回路の出力異常を検出し、迅速に放電灯点灯回路の出力を停止して製品を保護するために、スパーク時の波形ノイズ・管電圧・管電流を、トランジスタやオペアンプやコンパレータ等の検出回路を用いて、プロテクト動作を行うことが知られている。
【０００４】
例えば、特許文献１には、ランプ電極が縦続接続される部位にインピーダンス素子を接続し、比較器によりインピーダンス素子の電圧と基準電位とを比較し、この比較器の比較出力によってインバータ回路の発振を停止させる技術について開示されている。すなわち、特許文献１では、異常放電が発生したときに縦続接続された各ランプで発生する電圧の相違に基づいて上記インピーダンス素子に発生する電圧上昇を検知し、この検知結果をインバータ回路の発振停止に利用している。
【０００５】
また、例えば、特許文献２には、管電圧の異常上昇を検出するために、電圧検出回路によって管電圧を検出し、この出力結果と基準電位とを比較器により比較している。そして、比較器は、電圧検出回路の出力結果が基準電位を上回るとＨレベルの信号をサイリスタのゲートへ入力し、これによりサイリスタがターンオンして放電灯の点灯制御を停止する。
また、特許文献５には、放電灯の異常による回路電流の変化による磁束変化を介して、電流ルートに非接触で回路電流の変化を検出する技術が開示されている。
【０００６】
その他、プロテクト動作とは異なるが、特許文献３には、電源電圧によって印加された電圧が基準電位以上のときにランプオンオフ信号に代えて定電圧をインバータに印加する定電圧発生部を備え、ランプオンオフ信号のランプ初期点灯区間やパルス幅変調ディミングによるパルス間のローレベル区間においてもハイレベルを維持することにより、瞬間的な高電流によってインバータが全てのランプをオフするという誤動作を防止する技術について開示されている。
また、これもプロテクト動作とは異なるが、特許文献４には、二本の放電管を低圧側で相互接続し、それぞれの放電管に逆位相の高電圧を印加することにより、放電管リターン線の無い接続形態が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２２６６２６号公報
【特許文献２】特開２００５−２５１５８０号公報
【特許文献３】特開２００５−１７６５８９号公報
【特許文献４】特開２００５−００５０５９号公報
【特許文献５】特開２００４−１３５４８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した技術で行っている管電圧に基づくロテクト動作では、例えば、特許文献２に記載されているように管電圧の上昇を検知している。しかしながら、接続部分に接触不良が発生した際は、管電圧の上昇のみならず、管電圧の低下も発生する。ちなみに管電圧の上昇は、主に接続のオープンによって発生し、管電圧の低下は、コネクタ部分のショートによって発生する。すなわち、上述した技術では、接続のオープンもしくはオープンに近い状態を検知していた。また、上述した技術では、管電圧や管電流の異常の検出結果に基づいて放電灯点灯回路を停止さているが、その後のフォローについては何ら考慮するものではなかった。
【０００９】
本発明は、上記課題に鑑みて成されたもので、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止することが可能な液晶表示装置の提供を目的とする。また、放電灯の交流出力を停止した後にユーザー操作があっても、適切にプロテクト状態を維持することが可能な液晶表示装置の提供を目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の請求項１にかかる発明では、放電灯に高圧の交流を供給する放電灯点灯回路において、上記放電灯に供給される電圧を分圧して出力する分圧回路と、上記分圧回路の出力する分圧が所定の閾値を下回ったとき所定電圧を出力するオペアンプを備えた比較回路と、上記オペアンプの出力をゲートに入力され、ターンオン状態を維持するのに必要な電圧をアノード−カソード間に印加されており、上記オペアンプから上記所定電圧を入力されるとターンオンし、上記放電灯点灯回路が交流を出力するために必要不可欠な信号の伝送ラインを上記ターンオンによりオフして上記放電灯点灯回路を停止させるサイリスタと、を備え、上記アノード−カソード間には、上記放電灯点灯回路がスタンバイ状態となって出力を停止している間も、上記サイリスタをターンオン状態に維持するために必要な電圧を印加されている構成としてある。
【００１１】
上記構成において、放電灯は、放電灯点灯回路が出力を行っているときは、放電灯点灯回路により生成された高圧の交流を印加されており、この高圧の交流により点灯している。一方、放電灯は、放電灯点灯回路が出力を停止しているときは、放電灯点灯回路から高圧の交流を供給されず、点灯していない。分圧回路は、放電灯点灯回路が放電灯に対して出力する高圧の交流を分圧して出力している。なお、当然のことながら、放電灯点灯回路が出力を停止しているときは分圧の出力も停止する。
【００１２】
分圧回路の出力した分圧は、比較回路を構成するオペアンプの反転入力端子に入力されており、非反転入力端子に入力されている所定の閾値を示す基準電圧と比較される。その結果、分圧が基準電圧を下回るとオペアンプは所定電圧を出力する。この所定電力は、いわゆるハイレベル（正論理）の電圧であり、分圧が基準電圧以上のときは、オペアンプは、いわゆるローレベル（負論理）の電圧を出力する。
【００１３】
この所定電圧はサイリスタのゲートに入力されている。ゲートに所定電圧を入力されるとサイリスタはターンオンする。逆に、オペアンプから所定電圧を入力されていないときは、サイリスタは自発的にはターンオンせず、基本的にオフ状態を維持する。ただし、サイリスタの特性として、一度ターンオンすると、ターンオン状態を維持するために必要な電圧がアノード−カソード間に印加されている限り、ターンオン状態を維持することになる。
【００１４】
上記構成においても、アノード−カソード間に上記サイリスタをターンオン状態に維持するために必要な電圧を印加されているため、一度ターンオンするとターンオン状態が維持されるし、さらに、放電灯点灯回路がスタンバイ状態の間もアノード−カソード間に上記サイリスタをターンオン状態に維持するために必要な電圧を印加されているため、ターンオン状態が維持される。
【００１５】
サイリスタは、放電灯点灯回路が交流を出力するために必要不可欠な信号の伝送ラインと接続されており、ターンオン状態においてこの伝送ラインをオフする。すなわち、放電灯点灯回路が交流を出力するために必要不可欠な信号が放電灯点灯回路に入力されなくなり、放電灯点灯回路は交流の出力を停止する。従って、放電灯に供給される電圧がある一定値を下回ると、強制的に放電灯点灯回路の出力を停止させることができるし、さらには、その停止状態をスタンバイ状態においても継続させることができる。
【００１６】
本発明の選択的な一態様として、上記分圧回路は、上記放電灯に供給される電圧をコンデンサ分圧により分圧する構成としてもよい。該構成によれば、交流電圧を適切に分圧することができる。
【００１７】
本発明の選択的な一態様として、上記サイリスタは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを組み合わせて構成されるサイリスタ回路により実現される構成としてもよい。該構成によれば、本発明の放電灯点灯回路をコストダウンできる。
【００１８】
本発明の選択的な一態様として、上記放電灯点灯回路は、上記放電灯と接続するためのコネクタを備えており、該コネクタは、所定の電子回路基板上に配設されており、上記オペアンプは、上記コネクタが上記所定の電子回路基板上でショートしたときに発生する上記分圧の低下を検出すると上記所定電圧を出力する構成としてもよい。
【００１９】
本発明の選択的な一態様として、上記比較回路は、ヒステリシスを持つコンパレータ回路の構成としてもよい。ヒステリシスを備えることにより、分圧に多少のノイズが混入してもその影響を受けにくくなり、オペアンプ出力を安定させることができる。
【００２０】
本発明の選択的な一態様として、上記請求項１〜請求項５のいずれか１項に記載の放電灯点灯回路を備える液晶表示装置であって、上記液晶表示装置全体を電源オン状態とスタンバイ状態との間で切替える制御を行う制御部を備え、上記制御部は、上記サイリスタがターンオンすると該ターンオンを検知して上記液晶表示装置をスタンバイ状態とし、該スタンバイ状態において上記放電灯への交流供給と上記オペアンプの比較動作とを停止することを特徴とする液晶表示装置として構成してもよい。
【発明の効果】
【００２１】
以上説明したように本発明によれば、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止し、放電灯の交流出力を停止した後にユーザー操作があっても、適切にプロテクト状態を維持することが可能な放電灯点灯回路を提供することが
できる。
また請求項２にかかる発明によれば、放電灯に供給される交流の正確な電圧値を比較回路にて比較することができる。
また請求項３にかかる発明によれば、回路コストを低下できる。
また請求項４にかかる発明によれば、特にコネクタがショートしたときに発生する電圧低下を検出して放電灯点灯回路を停止するため、コネクタの半田薄利や緩みにかかる故障を迅速に発見して基板や部品に対するダメージを極力低下できる。
また請求項５にかかる発明によれば、比較回路の出力におけるノイズ耐性を向上できる。
また請求項６にかかる発明によれば、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止し、放電灯の交流出力を停止した後にユーザー操作があっても、適切にプロテクト状態を維持することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】液晶テレビジョンの概略構成を示すブロック図である。
【図２】インバータ回路の概略構成を示すブロック図である。
【図３】インバータ回路の１構成例を示す回路図である。
【図４】プロテクト回路の各位置における電圧変動を、コネクタをショートさせたときに測定したグラフである。
【図５】インバータ回路のスタートアップ時における、プロテクト回路の各位地における電圧変動を測定したグラフである。
【図６】プロテクト処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００２３】
以下、下記の順序に従って本発明の一実施例を説明する。
（１）本実施例の構成：
（２）インバータ回路の構成・作用：
（３）プロテクト回路：
（４）プロテクト処理：
（５）まとめ：
【００２４】
（１）本実施例の構成：
図１は、本発明の液晶表示装置の一実施例にかかる液晶テレビジョンの概略構成を示すブロック図である。同図では、以下の説明に必要の無い構成や接続関係については図示を省略してある。尚、本実施例では液晶テレビジョンを例にとって説明を行うが、むろん、本発明は放電灯の放電灯点灯回路を備えた他の電気電子機器にも適用可能である。
【００２５】
同図に示すように、液晶テレビジョン１００は、放送信号を受信するチューナー１０と、チューナー１０の受信した放送信号から映像信号やその他制御に必要な信号を抽出する映像処理部１２と、映像信号に基づいて液晶テレビジョン１００の画面に映像を表示する液晶モジュール１４と、液晶テレビジョン１００の各部を制御する制御部１８と、電源回路１６と、インバータ回路３０とを備えている。
【００２６】
電源回路１６は、ＡＣプラグ受けに挿入したＡＣ差込プラグから入力される交流電源に基づいて、液晶テレビジョン１００の各部で必要な各種電源電圧を生成し、各部へ供給する。
【００２７】
液晶モジュール１４は、概略、映像信号に基づいて液晶パネル１４ｂの各液晶セルを駆動する駆動回路１４ａと、該駆動回路１４ａの駆動により画面に映像を表示する液晶パネル１４ｂと、液晶パネル１４ｂを背面から照射する光源となるバックライト１４ｃとを備えている。なお、本実施例では、バックライト方式を例にとって説明しているが、むろん、サイドライド方式であっても構わない。
【００２８】
バックライト１４ｃは、１または複数の放電灯を備えており、放電灯点灯回路としてのインバータ回路３０から供給される交流によって放電灯を点灯される。放電灯としては、所謂、冷陰極蛍光ランプ（ＣＣＦＬ）が一般的であり、放電灯の点灯には高圧かつ高周波の交流が必要となる。インバータ回路３０は、電源回路１６から供給されるインバータ入力電圧Ｖｉｎに基づいて高圧・高周波の交流を生成し、バックライト１４ｃに供給する。このインバータ回路３０は、制御部１８によって監視・制御されている。
【００２９】
制御部１８は、例えば、ＣＰＵ１８ａ、ＲＡＭ１８ｂ、ＲＯＭ１８ｃ、複数のＩ／Ｏ（入出力）１８ｄ、を備えたマイクロコンピュータで構成することが出来る。むろん、専用のカスタムＩＣで構成してもよい。制御部１８は、ＲＯＭ１８ｃに記憶された制御プログラムに従ってＲＡＭ１８ｂをワークエリアとして利用しつつＣＰＵ１８ａが適宜に演算処理を行うことにより、チューナー１０や映像処理部１２や電源回路１６等の液晶テレビジョン１００を構成する各部を制御する。
【００３０】
さらに、制御部１８は、インバータ回路３０の出力電圧を後述のプロテクト回路３５の出力に基づいて監視している。制御部１８は、液晶テレビジョン１００の起動時や、監視結果に基づいて、インバータ回路３０の発振を制御するインバータコントロールＩＣ３１ａ（後述の、図２、図３参照）に対し、バックライトスイッチ信号（所定の制御信号。以下、ＢＬＳＷ信号と記載する。）を出力することにより、インバータ回路３０の出力可否を制御することができる。すなわち、制御部１８は、ユーザーの操作入力に応じた形でインバータ回路３０の出力を制御したり、インバータ回路３０の監視結果に応じた形でインバータ回路の出力を制御したりする。
【００３１】
以下、インバータ回路３０の回路構成について説明し、その後、制御部１８によるインバータ回路３０の監視および制御にかかるプロテクト処理について説明することにする。
【００３２】
（２）インバータ回路の構成・作用：
図２は、本実施例にかかるインバータ回路の概略構成を示すブロック図であり、図３は、本実施例にかかるインバータ回路の一構成例を示す回路図である。
図２に示すように、本実施例にかかるインバータ回路３０は、概略、制御回路３１と、スイッチ回路３２と、スイッチングレギュレータトランス３３（以下、トランス３３と略す。）と、コネクタ３４と、プロテクト回路３５と、を備えている。
【００３３】
制御回路３１は、インバータ回路３０の発振を制御する制御主体であり、スイッチ回路３２をオンオフ制御することにより、トランス３３の二次巻線に所望の電圧と周波数の２次電圧を発生するように制御する。より具体的には、制御回路３１は、インバータコントロールＩＣ３１ａと、ゲートドライブ回路３１ｂと、起動回路３１ｃとを備えている。
【００３４】
起動回路３１ｃは、インバータコントロールＩＣ３１ａやゲートドライブ回路３１ｂの起動タイミングや停止タイミングを、制御部１８からの制御に基づいて制御するスイッチ回路としての機能を有する。起動回路３１ｃは、制御部１８から上述のＢＬＳＷ信号を入力されると、インバータコントロールＩＣ３１ａやゲートドライブ回路３１ｂに対する動作電圧の供給を開始する。逆に、起動回路３１ｃは、制御部１８からＢＬＳＷ信号を入力されなくなると、インバータコントロールＩＣ３１ａやゲートドライブ回路３１ｂに対する動作電圧の供給を停止する。
【００３５】
このように、制御回路３１に起動回路３１ｃを設けることにより、制御部１８は、インバータ回路３０に交流の出力を開始させたり停止させたりする制御を可能となる。例えば、制御部１８は、インバータ回路３０の異常を検出したとき、ユーザーが不図示の操作部に対して画面表示の停止を指示する操作入力を行ったとき、等にＢＬＳＷ信号の入力を停止したりすることができるし、液晶テレビジョン１００の起動時に電源回路１６の出力が安定するまで待ってからインバータ回路の動作を開始させたりする等、インバータ回路３０を安定動作させるための各種制御を行うこともできる。
【００３６】
インバータコントロールＩＣ３１ａは、電源入力端子と駆動信号出力端子を備えており、電源入力端子に駆動電圧が供給されると、駆動信号出力端子からゲートドライブ回路３１ｂへ駆動制御信号を出力する。すなわち、図２，図３に示すインバータ回路３０は、インバータコントロールＩＣ３１ａの制御に従って発振出力を制御する他励式インバータ回路の構成となっている。ただし、制御回路３１に、自励式インバータ回路の構成を採用しても、むろん構わない。
【００３７】
ゲートドライブ回路３１ｂは、インバータコントロールＩＣ３１ａの出力する駆動制御信号により指定された周期で反転される複数のパルス信号を駆動制御パルスとして生成し、これをスイッチ回路３２に出力する。図３に示す例では、スイッチ回路３２をハーフブリッジ回路としてあることから、ゲートドライブ回路３１ｂは、スイッチ素子である２つのＭＯＳ−ＦＥＴを駆動するために２種類の駆動制御パルスを生成する。これら２つの駆動制御パルスは、それぞれのパルス周期が互い違いに交互に反転されるように構成されることになる。
【００３８】
スイッチ回路３２は、上述したように、２つのＭＯＳ−ＦＥＴを備えたハーフブリッジ回路であり、駆動制御パルスを入力された各ＭＯＳ−ＦＥＴは、交互にオンすることにより、トランス３３の一次巻線に流れる電流を交互に反転させ、その結果、反転の頻度に応じた周波数と電圧の交流をトランス３３の二次巻線に発生させる。なお、言うまでも無いが、トランス３３の一次巻線には、電源回路１６から直流のインバータ入力電圧Ｖｉｎが入力されている。なお、スイッチ回路３２はハーフブリッジ型に限るものではなく、フルブリッジ型のスイッチ回路であってもよいし、他のスイッチ回路の構成であっても構わない。
【００３９】
トランス３３は、電源回路１６から入力される直流のインバータ入力電圧Ｖｉｎに基づいて、スイッチ回路３２ひいては制御回路３１の制御に従い、高圧且つ高周波数の交流に変換・調整する。すなわち、トランス３３は、制御部１８の制御に従って一次巻線に印加されるインバータ入力電圧Ｖｉｎ（一次電圧）の印加方向を、スイッチ回路３２によって切換制御されることにより、二次巻線に所望の電圧と周波数の２次電圧を発生する。なお、この２次電圧は、放電灯を点灯する電圧であることから、以下では管電圧とも記載する。
【００４０】
このようにして生成された２次電圧は、コネクタ３４に接続されている放電灯に供給される。２次電圧を入力された放電灯に管電流が流れると放電灯が点灯し、液晶パネル１４ｂを背面から照射する光源となる。なお、ここで言う放電灯は、言うまでも無く、バックライト１４ｃを構成するものである。なお、図３には、１つのトランスで１つの放電灯を点灯する１灯制御構成を示してあるが、１つのトランスで複数の放電灯を点灯する多灯制御構成であってもよいし、複数のトランスで各々１つもしくは複数の放電灯を点灯するように構成してもよい。また、図３に示すインバータ回路を複数設けることにより複数の放電灯を点灯できるようにしてもよく、公知の様々な構成を適宜採用可能である。
【００４１】
（３）プロテクト回路：
以上のように構成されたインバータ回路３０に故障が発生したときは、電圧や電流の異常に基づいてこの故障の発生を発見し、インバータ回路３０の動作を停止させる必要がある。故障の程度が軽微であったり一時的なものであれば、故障の発生を制御部１８に通知して、制御部１８の制御によりインバータ回路３０の動作を停止させることで対応可能である。この制御の一例が、後述のプロテクト処理である。
【００４２】
しかしながら、ソフトウェア的なプロテクト処理では、発生したエラーがインバータ回路３０の停止を必要とするエラーであるか否か判断するために、一定の判断処理を必要とする。この間に故障が悪化する可能性もある。そこで、本実施例では、インバータ回路３０の電子回路基板に半田付けされているコネクタ３４の緩みや剥離といった故障を迅速に検出し、この種の故障に最適な手法で緊急停止を行うための、プロテクト回路３５を組込んである。
【００４３】
プロテクト回路３５は、高電圧である２次電圧をプロテクト回路３５において利用可能なレベルに分圧によって低下させる２次電圧検出回路３５ａと、コネクタ３４の緩みや剥離といった故障が発生したときに生じるエラーであるか否かを２次電圧の分圧と基準電圧との比較により検出する比較回路３５ｂと、比較回路３５ｂがエラーを検出したときに、制御部１８の判断処理を待たずにインバータ回路３０を緊急停止させるサイリスタ回路３５ｃと、を備える。
【００４４】
サイリスタ回路３５ｃは、インバータ回路の発振に必要不可欠な信号（以下、必須信号と記載する。）を強制停止させることにより、インバータ回路３０の出力を緊急停止させる。この必須信号は、インバータ回路３０を構成する各部の動作電圧や各素子の駆動電圧、インバータコントロールＩＣ３１ａに動作可否を指示する制御信号（上述のＢＬＳＷ信号や後述のイネーブル信号等）等である。従って、インバータ回路３０は、これら必須信号の供給を停止されたり、これら必須信号の伝送ラインにおいて必須信号をカットされたりすると、必須信号の供給を停止され、２次電圧を出力停止する。
【００４５】
必須信号は、図３においては、例えば、Ａ，Ｂ，Ｃ点を伝送される信号が該当する。
Ａのラインでは、インバータコントロールＩＣ３１ａのイネーブル端子に入力される発振許可信号が伝送されている。発振許可信号は、インバータコントロールＩＣ３１ａに、発振の制御の可否を指示する制御信号である。なお、本実施例では、発振許可信号は所定の電圧値を持つ電圧信号であるものとする。
【００４６】
インバータコントロールＩＣ３１ａは、イネーブル端子に所定の電圧信号を入力されている場合は、起動回路３１ｃから動作電圧を入力されたときにゲートドライブ信号の出力を行うが、イネーブル端子に所定の電圧信号を入力されていない場合は、起動回路３１ｃから動作電圧を入力されてもゲートドライブ信号の出力を行わない。すなわち、インバータコントロールＩＣ３１ａは、発振許可信号の入力を停止されるとゲートドライブ信号の出力を停止する。従って、インバータ回路３０は発振を停止し、２次電圧の出力を停止する。
【００４７】
Ｂのラインでは、トランス３３に対するインバータ入力電圧Ｖｉｎが伝送されている。トランス３３に対するインバータ入力電圧Ｖｉｎの供給が停止すると、当然ながら、インバータ回路３０は、２次電圧の出力を停止する。
Ｃのラインでは、ゲートドライブ回路３１ｂに対する駆動電圧が伝送されている。この駆動電圧のゲートドライブ回路３１ｂに対する供給が停止すると、ゲートドライブ回路３１ｂはＭＯＳ−ＦＥＴのゲートに入力する駆動制御パルスを生成できなくなり、スイッチ回路３２のスイッチ動作が停止される。従って、インバータ回路３０は発振を停止し、２次電圧の出力を停止する。
【００４８】
以上のように、必須信号の少なくとも１つを伝送経路の何処かでカットすれば、インバータ回路３０の動作を停止できることが分かる。また、トランス３３へ供給されているインバータ入力電圧Ｖｉｎ自体を伝送経路のどこかでカットしても、インバータ回路３０の動作を停止することができることが分かる。
【００４９】
以上説明した必須信号を、緊急時に強制停止させるプロテクト回路３５の具体的構成について、図３を参照しつつ詳細に説明する。なお、図３には、上記Ａ〜Ｃのうち、Ｃ点の駆動電圧を強制停止させる構成を例にとって示してある。
プロテクト回路３５は、２次電圧検出回路３５ａと、比較回路３５ｂと、サイリスタ回路３５ｃと、ミュート回路３５ｄを備える。
【００５０】
２次電圧検出回路３５ａは、２次電圧をトランス３３の２次巻線ならびに放電管と並列に配置した複数コンデンサを用いてコンデンサ分圧によって所望の割合に低下させた分圧Ｖｄを出力する。すなわち、２次電圧の伝送ラインとグランドとの間に、直列に２以上のコンデンサを接続し、これらコンデンサ同士の間（分割点）の電圧をダイオード整流して出力する。このようにして作成された分圧Ｖｄは、比較回路３５ｂと制御部１８とに出力される。本実施例においては、この２次電圧検出回路３５ａが分圧回路を構成する。
【００５１】
比較回路３５ｂは、ヒステリシスを持つコンパレータで構成されており、分圧Ｖｄと所定の参照電圧Ｖｒｅｆとを比較している。比較回路３５ｂは、分圧Ｖｄが所定の参照電圧Ｖｒｅｆを下回ったときに、いわゆるハイレベル（正論理）に相当する所定電圧の出力を行い、それ以外のときは所定電圧の出力を行わず、いわゆるローレベル（負論理）に相当する電圧を出力する（図３では、グランド電位を出力する。）。
【００５２】
また、比較回路３５ｂは、ヒステリシスを持つコンパレータで構成されているため、ノイズに影響を低減して分圧Ｖｄの減少を検知することができる。ヒステリシスの不感帯により、スパークノイズやその他のノイズによるオペアンプ出力のバタつき（頻繁なオンオフ反転）が防止され、オペアンプ出力が安定するからである。コンパレータの出力は、サイリスタ回路３５ｃのゲートに入力される。
【００５３】
サイリスタ回路３５ｃは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタとを組合せて構成されている。本実施例では、単一素子のサイリスタの各端子と同様に、図３にＧ，Ａ，Ｃとして示した箇所をゲート（Ｇ）、アノード（Ａ）、カソード（Ｃ）と記載する。ゲートは、上述したように比較回路３５ｂのコンパレータの出力端子に接続され、アノードは所定の定電圧源Ｖｃｃに接続され、カソードはグランド（ＧＮＤ）に接続されている。なお、図３には、トランジスタを組合せたサイリスタ回路を示してあるが、むろん、単一素子で構成されるサイリスタを使用しても、サイリスタ回路と同様の作用効果を奏することは言うまでも無い。
【００５４】
また、サイリスタ回路３５ｃでは、所定の定電圧源Ｖｃｃとアノードとを抵抗Ｒ１で接続し、ＰＮＰ型トランジスタのエミッタとベースとの間を抵抗Ｒ２で接続し、ＰＮＰ型トランジスタのベースとＮＰＮ型トランジスタのコレクタとを抵抗Ｒ３で接続してある。これら抵抗Ｒ１，Ｒ２，Ｒ３は、サイリスタ回路３５ｃがターンオンしてアノード−カソード間が導通すると、定電圧源とグランドとの間を直列接続する。すなわち、抵抗Ｒ１，Ｒ２，Ｒ３は、サイリスタ回路３５ｃがターンオンした時に分割抵抗を構成する。
【００５５】
抵抗Ｒ２，Ｒ３の間に形成される分割点の電圧Ｖｓは、いわゆるサイリスタ出力であり、ゲートドライブ回路３１ｂの緊急停止と、制御部１８の実行する後述のプロテクト処理とに利用される。
【００５６】
ゲートドライブ回路３１ｂの緊急停止は、駆動電圧スイッチ回路３５ｅを利用して行われる。駆動電圧スイッチ回路３５ｅは、ゲートドライブ回路３１ｂに駆動電圧を入力するラインに設けられている。駆動電圧スイッチ回路３５ｅは、サイリスタ出力として電圧Ｖｓが入力されると、駆動電圧の伝送ラインをオフし、ゲートドライブ回路３１ｂに対する駆動電圧をカットする。すると、ゲートドライブ回路３１ｂの駆動制御パルスの生成を停止し、インバータ回路３０の２次電圧の出力も停止する。
【００５７】
以上のように構成された回路における動作を説明する。図４は、コネクタ３４がショートしたときの、プロテクト回路３５の各位置における電圧変動を測定したグラフである。具体的には、図４には、サイリスタ出力（図４の（ａ））と、比較回路３５ｂのコンパレータ出力（図４の（ｂ））および反転入力端子の電圧（図４の（ｃ））ならびに非反転入力端子の電圧（図４の（ｄ））、の変動をそれぞれ示してある。
【００５８】
図４に示すように、コネクタ３４がショートすると、反転入力端子（−）に入力されている電圧が減衰する。そして、反転入力端子（−）の電圧が非反転入力端子（＋）の電圧よりも低くなると、コンパレータ出力がオンとなり、サイリスタ回路３５ｃがターンオンし、駆動電圧スイッチ回路３５ｅによってゲートドライブ回路３１ｂに対する駆動電圧の供給が停止される。従って、インバータ回路３０の出力が停止し、コネクタ３４がショートしたときに、プロテクト回路３５によりインバータ回路３０を緊急停止することができる。
【００５９】
なお、図４に示すように、比較回路３５ｂの反転入力端子（−）の電圧は、比較回路３５ｂの反転入力端子（−）に設けられているＣＲ時定数回路の時定数で減衰する。これに対し、非反転入力端子（＋）に入力されている参照電圧は、定電圧源Ｖｄｄに基づいて生成されているため、定電圧源Ｖｄｄがインバータ回路３０の出力停止に伴って停止する。従って、非反転入力端子（＋）に入力されている参照電圧は、サイリスタ回路３５ｃのターンオンとほぼ同時に停止する。
【００６０】
また、プロテクト回路３５は、ミュート回路３５ｄを備えている。このミュート回路３５ｄは、インバータ回路３０のスタートアップ時に、インバータ出力である２次電圧が十分に上昇するまでの間、比較回路３５ｂのオン出力がサイリスタ回路３５ｃへ入力されることを抑止するものである。２次電圧が十分に上昇したか否かの判定基準は、上述した比較回路３５ｂが２次電圧の低下を検出する際の閾値と同様の所定の参照電圧Ｖｒｅｆを採用してある。
【００６１】
ミュート回路３５ｄは、比較回路３５ｂとは逆に、反転入力端子（−）に参照電圧Ｖｒｅｆを入力され、非反転入力端子（＋）に２次電圧検出回路３５ａの出力する分圧Ｖｄを入力されている。従って、分圧Ｖｄが参照電圧Ｖｒｅｆよりも小さいときはオンとなり正論理に相当する所定電圧を出力し、分圧Ｖｄが参照電圧Ｖｒｅｆ以上になるとオフして所定電圧の出力を停止する。
【００６２】
このように構成されたミュート回路３５ｄの動作について図５を参照して説明する。図５は、インバータ回路のスタートアップ時における、プロテクト回路の各位置における電圧変動を測定したグラフである。図５には、比較回路３５ｂのコンパレータ出力（図５の（ｂ））および反転入力端子の電圧（図５の（ｃ））並びに非反転入力端子の電圧（図５の（ｄ））、それにミュート回路３５ｄのコンパレータ出力（図５の（ａ））、の変動を示してある。
【００６３】
同図に示すように、比較回路３５ｂはインバータ回路３０のスタートアップ時に分圧Ｖｄと参照電圧Ｖｒｅｆとの比較と比較結果の出力を行っている。スタートアップ時は、徐々に２次電圧の出力が上昇して行くため必ず２次電圧の上昇が不十分な期間が存在し、この期間に比較回路３５ｂが出力する正論理の電圧をサイリスタ回路３５ｃに入力すると、正常であっても、サイリスタ回路３５ｃはインバータ回路３０を停止させる。そこへ、ミュート回路３５ｄが比較回路３５ｂと逆の比較出力を行い、サイリスタ回路３５ｃへコンパレータ出力を入力するラインを強制的にオフさせている。
【００６４】
なお、ミュート回路３５ｄの出力端子とサイリスタ回路３５ｃのゲートとの間には、ミュート回路３５ｄからサイリスタ回路３５ｃのゲートへの逆流を防止するダイオードで接続されている。従って、ミュート回路３５ｄがオン出力しても、サイリスタ回路３５ｃはターンオンしない。逆に、上述した比較回路３５ｂの出力端子とサイリスタ回路３５ｃのゲートの間には、比較回路３５ｂの出力端子からサイリスタ回路３５ｃを順方向とするダイオードで接続されている。従って、比較回路３５ｂのオン出力はサイリスタ回路３５ｃのゲートに入力されてサイリスタ回路３５ｃをターンオンさせる。
【００６５】
以上のように、ミュート回路３５ｄは、インバータ回路３０のスタートアップ時に、比較回路３５ｂのオン出力が停止するまでの間、比較回路３５ｂの出力ラインからオン出力がサイリスタ回路３５ｃに入力されないようにミュートする。よって、インバータ回路３０のスタートアップ時にサイリスタ回路３５ｃが誤作動しないようにインバータ回路３０の正常起動を補助することができる。
【００６６】
ところで、サイリスタ回路３５ｃのサイリスタ出力は、制御部１８のＩ／Ｏ１８ｄにも入力されている。このＩ／Ｏ１８ｄは不図示の抵抗でプルアップされており、インバータ回路３０に故障が無く正常に動作していれば正論理に相当する電圧が入力され、インバータ回路３０の２次電圧が低下するとサイリスタ出力により負論理に相当する電圧が入力されることになる。制御部１８は、この電圧値を判別することにより、以下のプロテクト処理を実行している。
【００６７】
（４）プロテクト処理：
図６は、制御部１８の実行するプロテクト処理の流れを示すフローチャートである。同図に示す処理は、制御部１８によって所定時間（例えば、本実施例であれば数ｍｓｅｃ〜数十ｍｓｅｃ）置きに繰り返し実行されている。
【００６８】
処理が開始されると、まずインバータ回路３０にエラーが発生しているか否かを判断する（Ｓ１０）。本実施例では、サイリスタ出力である電圧Ｖｓに基づいて、サイリスタ回路３５ｃがターンオンしているか否かを判断することになる。制御部１８は、Ｉ／Ｏ１８ｄに入力されている電圧値を判断し、Ｉ／Ｏ１８ｄに入力される電圧が負論理の場合はインバータ回路３０にエラーが発生していると判断し、正論理の場合はエラーが発生していないと判断する。言うまでも無く、正論理と負論理の判断は、所定の閾値よりも高いか低いかによって判断され、Ｉ／Ｏ１８ｄに入力される電圧値は、厳密な正論理と負論理の中間的な値であっても、正論理と負論理の何れかと判断される。
【００６９】
インバータ回路３０のエラー発生を検知すると（Ｓ１０：Ｙｅｓ）、制御部１８は、タイマのカウントを開始する（Ｓ２０）。このタイマは、不図示のタイマ手段から供給されるクロック信号を利用して計時しており、インバータ回路３０のエラーの継続時間を計時する。
【００７０】
その後、制御部１８は、インバータ回路３０のエラーが所定時間（図６では、２００ｍｓｅｃ）のあいだ継続的に入力されているか否かを判断する（Ｓ３０）。カウンターが所定時間以上の場合はステップＳ５０に進み（Ｓ３０：Ｙｅｓ）、カウンターが所定時間未満の場合はステップＳ４０に進む（Ｓ３０：Ｎｏ）。
【００７１】
ステップＳ４０に進むと、インバータ回路３０のエラーが継続しているか否か、すなわち負論理の入力が継続しているか否か判断する。負論理の入力が継続していれば（Ｓ４０：Ｙｅｓ）、ステップＳ３０に戻ってエラーの継続時間を判断し、Ｉ／Ｏ１８ｄに正論理が入力されている場合は（Ｓ４０：Ｎｏ）、プロテクト処理を終了する。
【００７２】
ステップＳ５０では、液晶テレビジョン１００の全体をスタンバイ状態に移行させるための準備を開始する。すなわち、制御部１８は、スタンバイ処理を開始して、プロテクト処理を終了する。このようにしてスタンバイ処理が開始されると、液晶テレビジョン１００を構成する各部に対する電源供給が停止もしくはスタンバイ時の省電力状態にされる。
【００７３】
このように本実施例にかかる液晶テレビジョン１００では、インバータ回路３０にエラーが発生したときにオン状態からスタンバイ状態へ移行するが、インバータ回路３０に供給されているインバータ入力電圧Ｖｉｎは、スタンバイ時にも０にならず、例えば、液晶テレビジョン１００のオン時に約２２Ｖ、スタンバイ時には６Ｖとなる。同様に、サイリスタ回路のアノードに接続されている所定の電圧源Ｖｃｃも、スタンバイ時に０にならず、例えば、液晶テレビジョン１００のオン時に約２２Ｖ、スタンバイ時には６Ｖとなる。
【００７４】
従って、仮に、プロテクト処理によって液晶テレビジョン１００がスタンバイ状態に移行した後、ユーザーが所定の操作を行って液晶テレビジョン１００を再起動しようとしても、インバータ回路３０は起動しない。サイリスタ回路３５ｃのターンオン状態が電圧源Ｖｄｄによって維持されているからである。
【００７５】
むろん、ＡＣ差込プラグのＡＣプラグ受けへの抜き差しを行って、装置全体の電源をリセットすれば、サイリスタ回路３５ｃのターンオン状態は解除される。ただし、エラーの原因となったコネクタ３４のゆるみが解消されていなければ、インバータ回路３０は、起動直後に再び強制停止され、プロテクト処理によりスタンバイ状態に移行する。
【００７６】
このように、プロテクト処理によるスタンバイへの以降を行った後も強制的な停止状態を維持することにより、コネクタ３４の半田の剥離や緩みに起因して生じる故障について、被害の拡大を可能な限り防止した状態を維持できる。よって、ユーザーが、液晶テレビジョン１００を修理に出したときに、大がかりな修理や製品交換を行わずとも、液晶テレビジョン１００を修理できる可能性が高い。
【００７７】
（５）まとめ：
以上の実施例で説明したように、液晶表示装置１００は、インバータ回路３０の２次電圧を分圧して出力する２次電圧検出回路３５ａと、この分圧が参照電圧Ｖｒｅｆを下回ると所定電圧を出力するオペアンプを備えた比較回路３５ｂと、オペアンプ出力をゲートに入力されるサイリスタ回路３５ｃと、ゲートドライブ回路３１ｂの駆動電圧の伝送ラインをオンオフする駆動電圧スイッチ回路３５ｅとを備える。サイリスタ回路３５ｃは、ターンオン状態の維持に必要な電圧をスタンバイ状態においてもアノード−カソード間に印加されており、オペアンプから所定電圧を入力されるとターンオンして駆動電圧スイッチ回路３５ｅに上記伝送ラインをオフさせる。このオフ状態は、インバータ回路３０がスタンバイ状態となっても維持される。よって、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止し、その後も、プロテクト状態を維持することができる。
【００７８】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００７９】
１０…チューナー、１２…映像処理部、１４…液晶モジュール、１４ａ…駆動回路、１４ｂ…液晶パネル、１４ｃ…バックライト、１６…電源回路、１８…制御部、１８ａ…ＣＰＵ、１８ｄ…Ｉ／Ｏ、３０…インバータ回路、３１…制御回路、３１ａ…インバータコントロールＩＣ、３１ｂ…ゲートドライブ回路、３１ｃ…起動回路、３２…スイッチ回路、３３…トランス、３４…コネクタ、３５…プロテクト回路、３５ａ…２次電圧検出回路、３５ｂ…比較回路、３５ｃ…サイリスタ回路、３５ｄ…ミュート回路、３５ｅ…駆動電圧スイッチ回路、１００…液晶テレビジョン、Ｒ１…抵抗、Ｒ２…抵抗、Ｒ３…抵抗、Ｖｄ…分圧、Ｖｓ…電圧、Ｖｃｃ…定電圧源、Ｖｄｄ…電圧源、Ｖｉｎ…インバータ入力電圧、Ｖｒｅｆ…参照電圧
【技術分野】
【０００１】
本発明は、放電灯点灯回路および液晶表示装置に関し、特に、放電灯に高圧の交流を供給する放電灯点灯回路および該放電灯点灯回路を備えた液晶表示装置に関する。
【背景技術】
【０００２】
放電灯点灯回路を用いて冷陰極管（ＣＣＦＬ）などの放電灯を点灯する場合、放電灯が高インピーダンスで高電圧を必要とすることから、放電灯を放電灯点灯装置に接続するコネクタなどの接続部分には高圧がかかる。そのため、接続部分に半田付けの緩みや剥離が発生すると、放電灯点灯回路の出力に異常が発生する。なお、半田付けの緩みや剥離は、輸送振動や落下衝撃、経時変化等が原因となるため、確実に防止することは難しい。
【０００３】
このような放電灯点灯回路の出力異常を検出し、迅速に放電灯点灯回路の出力を停止して製品を保護するために、スパーク時の波形ノイズ・管電圧・管電流を、トランジスタやオペアンプやコンパレータ等の検出回路を用いて、プロテクト動作を行うことが知られている。
【０００４】
例えば、特許文献１には、ランプ電極が縦続接続される部位にインピーダンス素子を接続し、比較器によりインピーダンス素子の電圧と基準電位とを比較し、この比較器の比較出力によってインバータ回路の発振を停止させる技術について開示されている。すなわち、特許文献１では、異常放電が発生したときに縦続接続された各ランプで発生する電圧の相違に基づいて上記インピーダンス素子に発生する電圧上昇を検知し、この検知結果をインバータ回路の発振停止に利用している。
【０００５】
また、例えば、特許文献２には、管電圧の異常上昇を検出するために、電圧検出回路によって管電圧を検出し、この出力結果と基準電位とを比較器により比較している。そして、比較器は、電圧検出回路の出力結果が基準電位を上回るとＨレベルの信号をサイリスタのゲートへ入力し、これによりサイリスタがターンオンして放電灯の点灯制御を停止する。
また、特許文献５には、放電灯の異常による回路電流の変化による磁束変化を介して、電流ルートに非接触で回路電流の変化を検出する技術が開示されている。
【０００６】
その他、プロテクト動作とは異なるが、特許文献３には、電源電圧によって印加された電圧が基準電位以上のときにランプオンオフ信号に代えて定電圧をインバータに印加する定電圧発生部を備え、ランプオンオフ信号のランプ初期点灯区間やパルス幅変調ディミングによるパルス間のローレベル区間においてもハイレベルを維持することにより、瞬間的な高電流によってインバータが全てのランプをオフするという誤動作を防止する技術について開示されている。
また、これもプロテクト動作とは異なるが、特許文献４には、二本の放電管を低圧側で相互接続し、それぞれの放電管に逆位相の高電圧を印加することにより、放電管リターン線の無い接続形態が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２２６６２６号公報
【特許文献２】特開２００５−２５１５８０号公報
【特許文献３】特開２００５−１７６５８９号公報
【特許文献４】特開２００５−００５０５９号公報
【特許文献５】特開２００４−１３５４８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した技術で行っている管電圧に基づくロテクト動作では、例えば、特許文献２に記載されているように管電圧の上昇を検知している。しかしながら、接続部分に接触不良が発生した際は、管電圧の上昇のみならず、管電圧の低下も発生する。ちなみに管電圧の上昇は、主に接続のオープンによって発生し、管電圧の低下は、コネクタ部分のショートによって発生する。すなわち、上述した技術では、接続のオープンもしくはオープンに近い状態を検知していた。また、上述した技術では、管電圧や管電流の異常の検出結果に基づいて放電灯点灯回路を停止さているが、その後のフォローについては何ら考慮するものではなかった。
【０００９】
本発明は、上記課題に鑑みて成されたもので、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止することが可能な液晶表示装置の提供を目的とする。また、放電灯の交流出力を停止した後にユーザー操作があっても、適切にプロテクト状態を維持することが可能な液晶表示装置の提供を目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の請求項１にかかる発明では、放電灯に高圧の交流を供給する放電灯点灯回路において、上記放電灯に供給される電圧を分圧して出力する分圧回路と、上記分圧回路の出力する分圧が所定の閾値を下回ったとき所定電圧を出力するオペアンプを備えた比較回路と、上記オペアンプの出力をゲートに入力され、ターンオン状態を維持するのに必要な電圧をアノード−カソード間に印加されており、上記オペアンプから上記所定電圧を入力されるとターンオンし、上記放電灯点灯回路が交流を出力するために必要不可欠な信号の伝送ラインを上記ターンオンによりオフして上記放電灯点灯回路を停止させるサイリスタと、を備え、上記アノード−カソード間には、上記放電灯点灯回路がスタンバイ状態となって出力を停止している間も、上記サイリスタをターンオン状態に維持するために必要な電圧を印加されている構成としてある。
【００１１】
上記構成において、放電灯は、放電灯点灯回路が出力を行っているときは、放電灯点灯回路により生成された高圧の交流を印加されており、この高圧の交流により点灯している。一方、放電灯は、放電灯点灯回路が出力を停止しているときは、放電灯点灯回路から高圧の交流を供給されず、点灯していない。分圧回路は、放電灯点灯回路が放電灯に対して出力する高圧の交流を分圧して出力している。なお、当然のことながら、放電灯点灯回路が出力を停止しているときは分圧の出力も停止する。
【００１２】
分圧回路の出力した分圧は、比較回路を構成するオペアンプの反転入力端子に入力されており、非反転入力端子に入力されている所定の閾値を示す基準電圧と比較される。その結果、分圧が基準電圧を下回るとオペアンプは所定電圧を出力する。この所定電力は、いわゆるハイレベル（正論理）の電圧であり、分圧が基準電圧以上のときは、オペアンプは、いわゆるローレベル（負論理）の電圧を出力する。
【００１３】
この所定電圧はサイリスタのゲートに入力されている。ゲートに所定電圧を入力されるとサイリスタはターンオンする。逆に、オペアンプから所定電圧を入力されていないときは、サイリスタは自発的にはターンオンせず、基本的にオフ状態を維持する。ただし、サイリスタの特性として、一度ターンオンすると、ターンオン状態を維持するために必要な電圧がアノード−カソード間に印加されている限り、ターンオン状態を維持することになる。
【００１４】
上記構成においても、アノード−カソード間に上記サイリスタをターンオン状態に維持するために必要な電圧を印加されているため、一度ターンオンするとターンオン状態が維持されるし、さらに、放電灯点灯回路がスタンバイ状態の間もアノード−カソード間に上記サイリスタをターンオン状態に維持するために必要な電圧を印加されているため、ターンオン状態が維持される。
【００１５】
サイリスタは、放電灯点灯回路が交流を出力するために必要不可欠な信号の伝送ラインと接続されており、ターンオン状態においてこの伝送ラインをオフする。すなわち、放電灯点灯回路が交流を出力するために必要不可欠な信号が放電灯点灯回路に入力されなくなり、放電灯点灯回路は交流の出力を停止する。従って、放電灯に供給される電圧がある一定値を下回ると、強制的に放電灯点灯回路の出力を停止させることができるし、さらには、その停止状態をスタンバイ状態においても継続させることができる。
【００１６】
本発明の選択的な一態様として、上記分圧回路は、上記放電灯に供給される電圧をコンデンサ分圧により分圧する構成としてもよい。該構成によれば、交流電圧を適切に分圧することができる。
【００１７】
本発明の選択的な一態様として、上記サイリスタは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを組み合わせて構成されるサイリスタ回路により実現される構成としてもよい。該構成によれば、本発明の放電灯点灯回路をコストダウンできる。
【００１８】
本発明の選択的な一態様として、上記放電灯点灯回路は、上記放電灯と接続するためのコネクタを備えており、該コネクタは、所定の電子回路基板上に配設されており、上記オペアンプは、上記コネクタが上記所定の電子回路基板上でショートしたときに発生する上記分圧の低下を検出すると上記所定電圧を出力する構成としてもよい。
【００１９】
本発明の選択的な一態様として、上記比較回路は、ヒステリシスを持つコンパレータ回路の構成としてもよい。ヒステリシスを備えることにより、分圧に多少のノイズが混入してもその影響を受けにくくなり、オペアンプ出力を安定させることができる。
【００２０】
本発明の選択的な一態様として、上記請求項１〜請求項５のいずれか１項に記載の放電灯点灯回路を備える液晶表示装置であって、上記液晶表示装置全体を電源オン状態とスタンバイ状態との間で切替える制御を行う制御部を備え、上記制御部は、上記サイリスタがターンオンすると該ターンオンを検知して上記液晶表示装置をスタンバイ状態とし、該スタンバイ状態において上記放電灯への交流供給と上記オペアンプの比較動作とを停止することを特徴とする液晶表示装置として構成してもよい。
【発明の効果】
【００２１】
以上説明したように本発明によれば、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止し、放電灯の交流出力を停止した後にユーザー操作があっても、適切にプロテクト状態を維持することが可能な放電灯点灯回路を提供することが
できる。
また請求項２にかかる発明によれば、放電灯に供給される交流の正確な電圧値を比較回路にて比較することができる。
また請求項３にかかる発明によれば、回路コストを低下できる。
また請求項４にかかる発明によれば、特にコネクタがショートしたときに発生する電圧低下を検出して放電灯点灯回路を停止するため、コネクタの半田薄利や緩みにかかる故障を迅速に発見して基板や部品に対するダメージを極力低下できる。
また請求項５にかかる発明によれば、比較回路の出力におけるノイズ耐性を向上できる。
また請求項６にかかる発明によれば、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止し、放電灯の交流出力を停止した後にユーザー操作があっても、適切にプロテクト状態を維持することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】液晶テレビジョンの概略構成を示すブロック図である。
【図２】インバータ回路の概略構成を示すブロック図である。
【図３】インバータ回路の１構成例を示す回路図である。
【図４】プロテクト回路の各位置における電圧変動を、コネクタをショートさせたときに測定したグラフである。
【図５】インバータ回路のスタートアップ時における、プロテクト回路の各位地における電圧変動を測定したグラフである。
【図６】プロテクト処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００２３】
以下、下記の順序に従って本発明の一実施例を説明する。
（１）本実施例の構成：
（２）インバータ回路の構成・作用：
（３）プロテクト回路：
（４）プロテクト処理：
（５）まとめ：
【００２４】
（１）本実施例の構成：
図１は、本発明の液晶表示装置の一実施例にかかる液晶テレビジョンの概略構成を示すブロック図である。同図では、以下の説明に必要の無い構成や接続関係については図示を省略してある。尚、本実施例では液晶テレビジョンを例にとって説明を行うが、むろん、本発明は放電灯の放電灯点灯回路を備えた他の電気電子機器にも適用可能である。
【００２５】
同図に示すように、液晶テレビジョン１００は、放送信号を受信するチューナー１０と、チューナー１０の受信した放送信号から映像信号やその他制御に必要な信号を抽出する映像処理部１２と、映像信号に基づいて液晶テレビジョン１００の画面に映像を表示する液晶モジュール１４と、液晶テレビジョン１００の各部を制御する制御部１８と、電源回路１６と、インバータ回路３０とを備えている。
【００２６】
電源回路１６は、ＡＣプラグ受けに挿入したＡＣ差込プラグから入力される交流電源に基づいて、液晶テレビジョン１００の各部で必要な各種電源電圧を生成し、各部へ供給する。
【００２７】
液晶モジュール１４は、概略、映像信号に基づいて液晶パネル１４ｂの各液晶セルを駆動する駆動回路１４ａと、該駆動回路１４ａの駆動により画面に映像を表示する液晶パネル１４ｂと、液晶パネル１４ｂを背面から照射する光源となるバックライト１４ｃとを備えている。なお、本実施例では、バックライト方式を例にとって説明しているが、むろん、サイドライド方式であっても構わない。
【００２８】
バックライト１４ｃは、１または複数の放電灯を備えており、放電灯点灯回路としてのインバータ回路３０から供給される交流によって放電灯を点灯される。放電灯としては、所謂、冷陰極蛍光ランプ（ＣＣＦＬ）が一般的であり、放電灯の点灯には高圧かつ高周波の交流が必要となる。インバータ回路３０は、電源回路１６から供給されるインバータ入力電圧Ｖｉｎに基づいて高圧・高周波の交流を生成し、バックライト１４ｃに供給する。このインバータ回路３０は、制御部１８によって監視・制御されている。
【００２９】
制御部１８は、例えば、ＣＰＵ１８ａ、ＲＡＭ１８ｂ、ＲＯＭ１８ｃ、複数のＩ／Ｏ（入出力）１８ｄ、を備えたマイクロコンピュータで構成することが出来る。むろん、専用のカスタムＩＣで構成してもよい。制御部１８は、ＲＯＭ１８ｃに記憶された制御プログラムに従ってＲＡＭ１８ｂをワークエリアとして利用しつつＣＰＵ１８ａが適宜に演算処理を行うことにより、チューナー１０や映像処理部１２や電源回路１６等の液晶テレビジョン１００を構成する各部を制御する。
【００３０】
さらに、制御部１８は、インバータ回路３０の出力電圧を後述のプロテクト回路３５の出力に基づいて監視している。制御部１８は、液晶テレビジョン１００の起動時や、監視結果に基づいて、インバータ回路３０の発振を制御するインバータコントロールＩＣ３１ａ（後述の、図２、図３参照）に対し、バックライトスイッチ信号（所定の制御信号。以下、ＢＬＳＷ信号と記載する。）を出力することにより、インバータ回路３０の出力可否を制御することができる。すなわち、制御部１８は、ユーザーの操作入力に応じた形でインバータ回路３０の出力を制御したり、インバータ回路３０の監視結果に応じた形でインバータ回路の出力を制御したりする。
【００３１】
以下、インバータ回路３０の回路構成について説明し、その後、制御部１８によるインバータ回路３０の監視および制御にかかるプロテクト処理について説明することにする。
【００３２】
（２）インバータ回路の構成・作用：
図２は、本実施例にかかるインバータ回路の概略構成を示すブロック図であり、図３は、本実施例にかかるインバータ回路の一構成例を示す回路図である。
図２に示すように、本実施例にかかるインバータ回路３０は、概略、制御回路３１と、スイッチ回路３２と、スイッチングレギュレータトランス３３（以下、トランス３３と略す。）と、コネクタ３４と、プロテクト回路３５と、を備えている。
【００３３】
制御回路３１は、インバータ回路３０の発振を制御する制御主体であり、スイッチ回路３２をオンオフ制御することにより、トランス３３の二次巻線に所望の電圧と周波数の２次電圧を発生するように制御する。より具体的には、制御回路３１は、インバータコントロールＩＣ３１ａと、ゲートドライブ回路３１ｂと、起動回路３１ｃとを備えている。
【００３４】
起動回路３１ｃは、インバータコントロールＩＣ３１ａやゲートドライブ回路３１ｂの起動タイミングや停止タイミングを、制御部１８からの制御に基づいて制御するスイッチ回路としての機能を有する。起動回路３１ｃは、制御部１８から上述のＢＬＳＷ信号を入力されると、インバータコントロールＩＣ３１ａやゲートドライブ回路３１ｂに対する動作電圧の供給を開始する。逆に、起動回路３１ｃは、制御部１８からＢＬＳＷ信号を入力されなくなると、インバータコントロールＩＣ３１ａやゲートドライブ回路３１ｂに対する動作電圧の供給を停止する。
【００３５】
このように、制御回路３１に起動回路３１ｃを設けることにより、制御部１８は、インバータ回路３０に交流の出力を開始させたり停止させたりする制御を可能となる。例えば、制御部１８は、インバータ回路３０の異常を検出したとき、ユーザーが不図示の操作部に対して画面表示の停止を指示する操作入力を行ったとき、等にＢＬＳＷ信号の入力を停止したりすることができるし、液晶テレビジョン１００の起動時に電源回路１６の出力が安定するまで待ってからインバータ回路の動作を開始させたりする等、インバータ回路３０を安定動作させるための各種制御を行うこともできる。
【００３６】
インバータコントロールＩＣ３１ａは、電源入力端子と駆動信号出力端子を備えており、電源入力端子に駆動電圧が供給されると、駆動信号出力端子からゲートドライブ回路３１ｂへ駆動制御信号を出力する。すなわち、図２，図３に示すインバータ回路３０は、インバータコントロールＩＣ３１ａの制御に従って発振出力を制御する他励式インバータ回路の構成となっている。ただし、制御回路３１に、自励式インバータ回路の構成を採用しても、むろん構わない。
【００３７】
ゲートドライブ回路３１ｂは、インバータコントロールＩＣ３１ａの出力する駆動制御信号により指定された周期で反転される複数のパルス信号を駆動制御パルスとして生成し、これをスイッチ回路３２に出力する。図３に示す例では、スイッチ回路３２をハーフブリッジ回路としてあることから、ゲートドライブ回路３１ｂは、スイッチ素子である２つのＭＯＳ−ＦＥＴを駆動するために２種類の駆動制御パルスを生成する。これら２つの駆動制御パルスは、それぞれのパルス周期が互い違いに交互に反転されるように構成されることになる。
【００３８】
スイッチ回路３２は、上述したように、２つのＭＯＳ−ＦＥＴを備えたハーフブリッジ回路であり、駆動制御パルスを入力された各ＭＯＳ−ＦＥＴは、交互にオンすることにより、トランス３３の一次巻線に流れる電流を交互に反転させ、その結果、反転の頻度に応じた周波数と電圧の交流をトランス３３の二次巻線に発生させる。なお、言うまでも無いが、トランス３３の一次巻線には、電源回路１６から直流のインバータ入力電圧Ｖｉｎが入力されている。なお、スイッチ回路３２はハーフブリッジ型に限るものではなく、フルブリッジ型のスイッチ回路であってもよいし、他のスイッチ回路の構成であっても構わない。
【００３９】
トランス３３は、電源回路１６から入力される直流のインバータ入力電圧Ｖｉｎに基づいて、スイッチ回路３２ひいては制御回路３１の制御に従い、高圧且つ高周波数の交流に変換・調整する。すなわち、トランス３３は、制御部１８の制御に従って一次巻線に印加されるインバータ入力電圧Ｖｉｎ（一次電圧）の印加方向を、スイッチ回路３２によって切換制御されることにより、二次巻線に所望の電圧と周波数の２次電圧を発生する。なお、この２次電圧は、放電灯を点灯する電圧であることから、以下では管電圧とも記載する。
【００４０】
このようにして生成された２次電圧は、コネクタ３４に接続されている放電灯に供給される。２次電圧を入力された放電灯に管電流が流れると放電灯が点灯し、液晶パネル１４ｂを背面から照射する光源となる。なお、ここで言う放電灯は、言うまでも無く、バックライト１４ｃを構成するものである。なお、図３には、１つのトランスで１つの放電灯を点灯する１灯制御構成を示してあるが、１つのトランスで複数の放電灯を点灯する多灯制御構成であってもよいし、複数のトランスで各々１つもしくは複数の放電灯を点灯するように構成してもよい。また、図３に示すインバータ回路を複数設けることにより複数の放電灯を点灯できるようにしてもよく、公知の様々な構成を適宜採用可能である。
【００４１】
（３）プロテクト回路：
以上のように構成されたインバータ回路３０に故障が発生したときは、電圧や電流の異常に基づいてこの故障の発生を発見し、インバータ回路３０の動作を停止させる必要がある。故障の程度が軽微であったり一時的なものであれば、故障の発生を制御部１８に通知して、制御部１８の制御によりインバータ回路３０の動作を停止させることで対応可能である。この制御の一例が、後述のプロテクト処理である。
【００４２】
しかしながら、ソフトウェア的なプロテクト処理では、発生したエラーがインバータ回路３０の停止を必要とするエラーであるか否か判断するために、一定の判断処理を必要とする。この間に故障が悪化する可能性もある。そこで、本実施例では、インバータ回路３０の電子回路基板に半田付けされているコネクタ３４の緩みや剥離といった故障を迅速に検出し、この種の故障に最適な手法で緊急停止を行うための、プロテクト回路３５を組込んである。
【００４３】
プロテクト回路３５は、高電圧である２次電圧をプロテクト回路３５において利用可能なレベルに分圧によって低下させる２次電圧検出回路３５ａと、コネクタ３４の緩みや剥離といった故障が発生したときに生じるエラーであるか否かを２次電圧の分圧と基準電圧との比較により検出する比較回路３５ｂと、比較回路３５ｂがエラーを検出したときに、制御部１８の判断処理を待たずにインバータ回路３０を緊急停止させるサイリスタ回路３５ｃと、を備える。
【００４４】
サイリスタ回路３５ｃは、インバータ回路の発振に必要不可欠な信号（以下、必須信号と記載する。）を強制停止させることにより、インバータ回路３０の出力を緊急停止させる。この必須信号は、インバータ回路３０を構成する各部の動作電圧や各素子の駆動電圧、インバータコントロールＩＣ３１ａに動作可否を指示する制御信号（上述のＢＬＳＷ信号や後述のイネーブル信号等）等である。従って、インバータ回路３０は、これら必須信号の供給を停止されたり、これら必須信号の伝送ラインにおいて必須信号をカットされたりすると、必須信号の供給を停止され、２次電圧を出力停止する。
【００４５】
必須信号は、図３においては、例えば、Ａ，Ｂ，Ｃ点を伝送される信号が該当する。
Ａのラインでは、インバータコントロールＩＣ３１ａのイネーブル端子に入力される発振許可信号が伝送されている。発振許可信号は、インバータコントロールＩＣ３１ａに、発振の制御の可否を指示する制御信号である。なお、本実施例では、発振許可信号は所定の電圧値を持つ電圧信号であるものとする。
【００４６】
インバータコントロールＩＣ３１ａは、イネーブル端子に所定の電圧信号を入力されている場合は、起動回路３１ｃから動作電圧を入力されたときにゲートドライブ信号の出力を行うが、イネーブル端子に所定の電圧信号を入力されていない場合は、起動回路３１ｃから動作電圧を入力されてもゲートドライブ信号の出力を行わない。すなわち、インバータコントロールＩＣ３１ａは、発振許可信号の入力を停止されるとゲートドライブ信号の出力を停止する。従って、インバータ回路３０は発振を停止し、２次電圧の出力を停止する。
【００４７】
Ｂのラインでは、トランス３３に対するインバータ入力電圧Ｖｉｎが伝送されている。トランス３３に対するインバータ入力電圧Ｖｉｎの供給が停止すると、当然ながら、インバータ回路３０は、２次電圧の出力を停止する。
Ｃのラインでは、ゲートドライブ回路３１ｂに対する駆動電圧が伝送されている。この駆動電圧のゲートドライブ回路３１ｂに対する供給が停止すると、ゲートドライブ回路３１ｂはＭＯＳ−ＦＥＴのゲートに入力する駆動制御パルスを生成できなくなり、スイッチ回路３２のスイッチ動作が停止される。従って、インバータ回路３０は発振を停止し、２次電圧の出力を停止する。
【００４８】
以上のように、必須信号の少なくとも１つを伝送経路の何処かでカットすれば、インバータ回路３０の動作を停止できることが分かる。また、トランス３３へ供給されているインバータ入力電圧Ｖｉｎ自体を伝送経路のどこかでカットしても、インバータ回路３０の動作を停止することができることが分かる。
【００４９】
以上説明した必須信号を、緊急時に強制停止させるプロテクト回路３５の具体的構成について、図３を参照しつつ詳細に説明する。なお、図３には、上記Ａ〜Ｃのうち、Ｃ点の駆動電圧を強制停止させる構成を例にとって示してある。
プロテクト回路３５は、２次電圧検出回路３５ａと、比較回路３５ｂと、サイリスタ回路３５ｃと、ミュート回路３５ｄを備える。
【００５０】
２次電圧検出回路３５ａは、２次電圧をトランス３３の２次巻線ならびに放電管と並列に配置した複数コンデンサを用いてコンデンサ分圧によって所望の割合に低下させた分圧Ｖｄを出力する。すなわち、２次電圧の伝送ラインとグランドとの間に、直列に２以上のコンデンサを接続し、これらコンデンサ同士の間（分割点）の電圧をダイオード整流して出力する。このようにして作成された分圧Ｖｄは、比較回路３５ｂと制御部１８とに出力される。本実施例においては、この２次電圧検出回路３５ａが分圧回路を構成する。
【００５１】
比較回路３５ｂは、ヒステリシスを持つコンパレータで構成されており、分圧Ｖｄと所定の参照電圧Ｖｒｅｆとを比較している。比較回路３５ｂは、分圧Ｖｄが所定の参照電圧Ｖｒｅｆを下回ったときに、いわゆるハイレベル（正論理）に相当する所定電圧の出力を行い、それ以外のときは所定電圧の出力を行わず、いわゆるローレベル（負論理）に相当する電圧を出力する（図３では、グランド電位を出力する。）。
【００５２】
また、比較回路３５ｂは、ヒステリシスを持つコンパレータで構成されているため、ノイズに影響を低減して分圧Ｖｄの減少を検知することができる。ヒステリシスの不感帯により、スパークノイズやその他のノイズによるオペアンプ出力のバタつき（頻繁なオンオフ反転）が防止され、オペアンプ出力が安定するからである。コンパレータの出力は、サイリスタ回路３５ｃのゲートに入力される。
【００５３】
サイリスタ回路３５ｃは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタとを組合せて構成されている。本実施例では、単一素子のサイリスタの各端子と同様に、図３にＧ，Ａ，Ｃとして示した箇所をゲート（Ｇ）、アノード（Ａ）、カソード（Ｃ）と記載する。ゲートは、上述したように比較回路３５ｂのコンパレータの出力端子に接続され、アノードは所定の定電圧源Ｖｃｃに接続され、カソードはグランド（ＧＮＤ）に接続されている。なお、図３には、トランジスタを組合せたサイリスタ回路を示してあるが、むろん、単一素子で構成されるサイリスタを使用しても、サイリスタ回路と同様の作用効果を奏することは言うまでも無い。
【００５４】
また、サイリスタ回路３５ｃでは、所定の定電圧源Ｖｃｃとアノードとを抵抗Ｒ１で接続し、ＰＮＰ型トランジスタのエミッタとベースとの間を抵抗Ｒ２で接続し、ＰＮＰ型トランジスタのベースとＮＰＮ型トランジスタのコレクタとを抵抗Ｒ３で接続してある。これら抵抗Ｒ１，Ｒ２，Ｒ３は、サイリスタ回路３５ｃがターンオンしてアノード−カソード間が導通すると、定電圧源とグランドとの間を直列接続する。すなわち、抵抗Ｒ１，Ｒ２，Ｒ３は、サイリスタ回路３５ｃがターンオンした時に分割抵抗を構成する。
【００５５】
抵抗Ｒ２，Ｒ３の間に形成される分割点の電圧Ｖｓは、いわゆるサイリスタ出力であり、ゲートドライブ回路３１ｂの緊急停止と、制御部１８の実行する後述のプロテクト処理とに利用される。
【００５６】
ゲートドライブ回路３１ｂの緊急停止は、駆動電圧スイッチ回路３５ｅを利用して行われる。駆動電圧スイッチ回路３５ｅは、ゲートドライブ回路３１ｂに駆動電圧を入力するラインに設けられている。駆動電圧スイッチ回路３５ｅは、サイリスタ出力として電圧Ｖｓが入力されると、駆動電圧の伝送ラインをオフし、ゲートドライブ回路３１ｂに対する駆動電圧をカットする。すると、ゲートドライブ回路３１ｂの駆動制御パルスの生成を停止し、インバータ回路３０の２次電圧の出力も停止する。
【００５７】
以上のように構成された回路における動作を説明する。図４は、コネクタ３４がショートしたときの、プロテクト回路３５の各位置における電圧変動を測定したグラフである。具体的には、図４には、サイリスタ出力（図４の（ａ））と、比較回路３５ｂのコンパレータ出力（図４の（ｂ））および反転入力端子の電圧（図４の（ｃ））ならびに非反転入力端子の電圧（図４の（ｄ））、の変動をそれぞれ示してある。
【００５８】
図４に示すように、コネクタ３４がショートすると、反転入力端子（−）に入力されている電圧が減衰する。そして、反転入力端子（−）の電圧が非反転入力端子（＋）の電圧よりも低くなると、コンパレータ出力がオンとなり、サイリスタ回路３５ｃがターンオンし、駆動電圧スイッチ回路３５ｅによってゲートドライブ回路３１ｂに対する駆動電圧の供給が停止される。従って、インバータ回路３０の出力が停止し、コネクタ３４がショートしたときに、プロテクト回路３５によりインバータ回路３０を緊急停止することができる。
【００５９】
なお、図４に示すように、比較回路３５ｂの反転入力端子（−）の電圧は、比較回路３５ｂの反転入力端子（−）に設けられているＣＲ時定数回路の時定数で減衰する。これに対し、非反転入力端子（＋）に入力されている参照電圧は、定電圧源Ｖｄｄに基づいて生成されているため、定電圧源Ｖｄｄがインバータ回路３０の出力停止に伴って停止する。従って、非反転入力端子（＋）に入力されている参照電圧は、サイリスタ回路３５ｃのターンオンとほぼ同時に停止する。
【００６０】
また、プロテクト回路３５は、ミュート回路３５ｄを備えている。このミュート回路３５ｄは、インバータ回路３０のスタートアップ時に、インバータ出力である２次電圧が十分に上昇するまでの間、比較回路３５ｂのオン出力がサイリスタ回路３５ｃへ入力されることを抑止するものである。２次電圧が十分に上昇したか否かの判定基準は、上述した比較回路３５ｂが２次電圧の低下を検出する際の閾値と同様の所定の参照電圧Ｖｒｅｆを採用してある。
【００６１】
ミュート回路３５ｄは、比較回路３５ｂとは逆に、反転入力端子（−）に参照電圧Ｖｒｅｆを入力され、非反転入力端子（＋）に２次電圧検出回路３５ａの出力する分圧Ｖｄを入力されている。従って、分圧Ｖｄが参照電圧Ｖｒｅｆよりも小さいときはオンとなり正論理に相当する所定電圧を出力し、分圧Ｖｄが参照電圧Ｖｒｅｆ以上になるとオフして所定電圧の出力を停止する。
【００６２】
このように構成されたミュート回路３５ｄの動作について図５を参照して説明する。図５は、インバータ回路のスタートアップ時における、プロテクト回路の各位置における電圧変動を測定したグラフである。図５には、比較回路３５ｂのコンパレータ出力（図５の（ｂ））および反転入力端子の電圧（図５の（ｃ））並びに非反転入力端子の電圧（図５の（ｄ））、それにミュート回路３５ｄのコンパレータ出力（図５の（ａ））、の変動を示してある。
【００６３】
同図に示すように、比較回路３５ｂはインバータ回路３０のスタートアップ時に分圧Ｖｄと参照電圧Ｖｒｅｆとの比較と比較結果の出力を行っている。スタートアップ時は、徐々に２次電圧の出力が上昇して行くため必ず２次電圧の上昇が不十分な期間が存在し、この期間に比較回路３５ｂが出力する正論理の電圧をサイリスタ回路３５ｃに入力すると、正常であっても、サイリスタ回路３５ｃはインバータ回路３０を停止させる。そこへ、ミュート回路３５ｄが比較回路３５ｂと逆の比較出力を行い、サイリスタ回路３５ｃへコンパレータ出力を入力するラインを強制的にオフさせている。
【００６４】
なお、ミュート回路３５ｄの出力端子とサイリスタ回路３５ｃのゲートとの間には、ミュート回路３５ｄからサイリスタ回路３５ｃのゲートへの逆流を防止するダイオードで接続されている。従って、ミュート回路３５ｄがオン出力しても、サイリスタ回路３５ｃはターンオンしない。逆に、上述した比較回路３５ｂの出力端子とサイリスタ回路３５ｃのゲートの間には、比較回路３５ｂの出力端子からサイリスタ回路３５ｃを順方向とするダイオードで接続されている。従って、比較回路３５ｂのオン出力はサイリスタ回路３５ｃのゲートに入力されてサイリスタ回路３５ｃをターンオンさせる。
【００６５】
以上のように、ミュート回路３５ｄは、インバータ回路３０のスタートアップ時に、比較回路３５ｂのオン出力が停止するまでの間、比較回路３５ｂの出力ラインからオン出力がサイリスタ回路３５ｃに入力されないようにミュートする。よって、インバータ回路３０のスタートアップ時にサイリスタ回路３５ｃが誤作動しないようにインバータ回路３０の正常起動を補助することができる。
【００６６】
ところで、サイリスタ回路３５ｃのサイリスタ出力は、制御部１８のＩ／Ｏ１８ｄにも入力されている。このＩ／Ｏ１８ｄは不図示の抵抗でプルアップされており、インバータ回路３０に故障が無く正常に動作していれば正論理に相当する電圧が入力され、インバータ回路３０の２次電圧が低下するとサイリスタ出力により負論理に相当する電圧が入力されることになる。制御部１８は、この電圧値を判別することにより、以下のプロテクト処理を実行している。
【００６７】
（４）プロテクト処理：
図６は、制御部１８の実行するプロテクト処理の流れを示すフローチャートである。同図に示す処理は、制御部１８によって所定時間（例えば、本実施例であれば数ｍｓｅｃ〜数十ｍｓｅｃ）置きに繰り返し実行されている。
【００６８】
処理が開始されると、まずインバータ回路３０にエラーが発生しているか否かを判断する（Ｓ１０）。本実施例では、サイリスタ出力である電圧Ｖｓに基づいて、サイリスタ回路３５ｃがターンオンしているか否かを判断することになる。制御部１８は、Ｉ／Ｏ１８ｄに入力されている電圧値を判断し、Ｉ／Ｏ１８ｄに入力される電圧が負論理の場合はインバータ回路３０にエラーが発生していると判断し、正論理の場合はエラーが発生していないと判断する。言うまでも無く、正論理と負論理の判断は、所定の閾値よりも高いか低いかによって判断され、Ｉ／Ｏ１８ｄに入力される電圧値は、厳密な正論理と負論理の中間的な値であっても、正論理と負論理の何れかと判断される。
【００６９】
インバータ回路３０のエラー発生を検知すると（Ｓ１０：Ｙｅｓ）、制御部１８は、タイマのカウントを開始する（Ｓ２０）。このタイマは、不図示のタイマ手段から供給されるクロック信号を利用して計時しており、インバータ回路３０のエラーの継続時間を計時する。
【００７０】
その後、制御部１８は、インバータ回路３０のエラーが所定時間（図６では、２００ｍｓｅｃ）のあいだ継続的に入力されているか否かを判断する（Ｓ３０）。カウンターが所定時間以上の場合はステップＳ５０に進み（Ｓ３０：Ｙｅｓ）、カウンターが所定時間未満の場合はステップＳ４０に進む（Ｓ３０：Ｎｏ）。
【００７１】
ステップＳ４０に進むと、インバータ回路３０のエラーが継続しているか否か、すなわち負論理の入力が継続しているか否か判断する。負論理の入力が継続していれば（Ｓ４０：Ｙｅｓ）、ステップＳ３０に戻ってエラーの継続時間を判断し、Ｉ／Ｏ１８ｄに正論理が入力されている場合は（Ｓ４０：Ｎｏ）、プロテクト処理を終了する。
【００７２】
ステップＳ５０では、液晶テレビジョン１００の全体をスタンバイ状態に移行させるための準備を開始する。すなわち、制御部１８は、スタンバイ処理を開始して、プロテクト処理を終了する。このようにしてスタンバイ処理が開始されると、液晶テレビジョン１００を構成する各部に対する電源供給が停止もしくはスタンバイ時の省電力状態にされる。
【００７３】
このように本実施例にかかる液晶テレビジョン１００では、インバータ回路３０にエラーが発生したときにオン状態からスタンバイ状態へ移行するが、インバータ回路３０に供給されているインバータ入力電圧Ｖｉｎは、スタンバイ時にも０にならず、例えば、液晶テレビジョン１００のオン時に約２２Ｖ、スタンバイ時には６Ｖとなる。同様に、サイリスタ回路のアノードに接続されている所定の電圧源Ｖｃｃも、スタンバイ時に０にならず、例えば、液晶テレビジョン１００のオン時に約２２Ｖ、スタンバイ時には６Ｖとなる。
【００７４】
従って、仮に、プロテクト処理によって液晶テレビジョン１００がスタンバイ状態に移行した後、ユーザーが所定の操作を行って液晶テレビジョン１００を再起動しようとしても、インバータ回路３０は起動しない。サイリスタ回路３５ｃのターンオン状態が電圧源Ｖｄｄによって維持されているからである。
【００７５】
むろん、ＡＣ差込プラグのＡＣプラグ受けへの抜き差しを行って、装置全体の電源をリセットすれば、サイリスタ回路３５ｃのターンオン状態は解除される。ただし、エラーの原因となったコネクタ３４のゆるみが解消されていなければ、インバータ回路３０は、起動直後に再び強制停止され、プロテクト処理によりスタンバイ状態に移行する。
【００７６】
このように、プロテクト処理によるスタンバイへの以降を行った後も強制的な停止状態を維持することにより、コネクタ３４の半田の剥離や緩みに起因して生じる故障について、被害の拡大を可能な限り防止した状態を維持できる。よって、ユーザーが、液晶テレビジョン１００を修理に出したときに、大がかりな修理や製品交換を行わずとも、液晶テレビジョン１００を修理できる可能性が高い。
【００７７】
（５）まとめ：
以上の実施例で説明したように、液晶表示装置１００は、インバータ回路３０の２次電圧を分圧して出力する２次電圧検出回路３５ａと、この分圧が参照電圧Ｖｒｅｆを下回ると所定電圧を出力するオペアンプを備えた比較回路３５ｂと、オペアンプ出力をゲートに入力されるサイリスタ回路３５ｃと、ゲートドライブ回路３１ｂの駆動電圧の伝送ラインをオンオフする駆動電圧スイッチ回路３５ｅとを備える。サイリスタ回路３５ｃは、ターンオン状態の維持に必要な電圧をスタンバイ状態においてもアノード−カソード間に印加されており、オペアンプから所定電圧を入力されるとターンオンして駆動電圧スイッチ回路３５ｅに上記伝送ラインをオフさせる。このオフ状態は、インバータ回路３０がスタンバイ状態となっても維持される。よって、放電灯のコネクタ部分における接続不良を迅速に検出して放電灯の交流出力を停止し、その後も、プロテクト状態を維持することができる。
【００７８】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００７９】
１０…チューナー、１２…映像処理部、１４…液晶モジュール、１４ａ…駆動回路、１４ｂ…液晶パネル、１４ｃ…バックライト、１６…電源回路、１８…制御部、１８ａ…ＣＰＵ、１８ｄ…Ｉ／Ｏ、３０…インバータ回路、３１…制御回路、３１ａ…インバータコントロールＩＣ、３１ｂ…ゲートドライブ回路、３１ｃ…起動回路、３２…スイッチ回路、３３…トランス、３４…コネクタ、３５…プロテクト回路、３５ａ…２次電圧検出回路、３５ｂ…比較回路、３５ｃ…サイリスタ回路、３５ｄ…ミュート回路、３５ｅ…駆動電圧スイッチ回路、１００…液晶テレビジョン、Ｒ１…抵抗、Ｒ２…抵抗、Ｒ３…抵抗、Ｖｄ…分圧、Ｖｓ…電圧、Ｖｃｃ…定電圧源、Ｖｄｄ…電圧源、Ｖｉｎ…インバータ入力電圧、Ｖｒｅｆ…参照電圧
【特許請求の範囲】
【請求項１】
放電灯に高圧の交流を供給する放電灯点灯回路において、
上記放電灯に供給される電圧を分圧して出力する分圧回路と、
上記分圧回路の出力する分圧が所定の閾値を下回ったとき所定電圧を出力するオペアンプを備えた比較回路と、
上記オペアンプの出力をゲートに入力され、ターンオン状態を維持するのに必要な電圧をアノード−カソード間に印加されており、上記オペアンプから上記所定電圧を入力されるとターンオンし、上記放電灯点灯回路が交流を出力するために必要不可欠な信号の伝送ラインを上記ターンオンによりオフして上記放電灯点灯回路を停止させるサイリスタと、
を備え、
上記アノード−カソード間には、上記放電灯点灯回路がスタンバイ状態となって出力を停止している間も、上記サイリスタをターンオン状態に維持するために必要な電圧を印加されていることを特徴とする放電灯点灯回路。
【請求項２】
上記分圧回路は、上記放電灯に供給される電圧をコンデンサ分圧により分圧して出力する請求項１に記載の放電灯点灯回路。
【請求項３】
上記サイリスタは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを組み合わせて構成されるサイリスタ回路により実現される請求項１または請求項２に記載の放電灯点灯回路。
【請求項４】
上記放電灯点灯回路は、上記放電灯と接続するためのコネクタを備えており、
該コネクタは、所定の電子回路基板上に配設されており、
上記オペアンプは、上記コネクタが上記所定の電子回路基板上でショートしたときに発生する上記分圧の低下を検出すると上記所定電圧を出力する請求項１〜請求項３のいずれか１項に記載の放電灯点灯回路。
【請求項５】
上記比較回路は、ヒステリシスを持つコンパレータである請求項１〜請求項４のいずれか１項に記載の放電灯点灯回路。
【請求項６】
上記請求項１〜請求項５のいずれか１項に記載の放電灯点灯回路を備える液晶表示装置であって、
上記液晶表示装置を電源オン状態とスタンバイ状態との間で切替える制御を行う制御部を備え、
上記制御部は、上記サイリスタがターンオンすると該ターンオンを検知して上記液晶表示装置をスタンバイ状態とし、該スタンバイ状態において上記放電灯に対する交流の供給と上記オペアンプの比較動作とを停止することを特徴とする液晶表示装置。
【請求項１】
放電灯に高圧の交流を供給する放電灯点灯回路において、
上記放電灯に供給される電圧を分圧して出力する分圧回路と、
上記分圧回路の出力する分圧が所定の閾値を下回ったとき所定電圧を出力するオペアンプを備えた比較回路と、
上記オペアンプの出力をゲートに入力され、ターンオン状態を維持するのに必要な電圧をアノード−カソード間に印加されており、上記オペアンプから上記所定電圧を入力されるとターンオンし、上記放電灯点灯回路が交流を出力するために必要不可欠な信号の伝送ラインを上記ターンオンによりオフして上記放電灯点灯回路を停止させるサイリスタと、
を備え、
上記アノード−カソード間には、上記放電灯点灯回路がスタンバイ状態となって出力を停止している間も、上記サイリスタをターンオン状態に維持するために必要な電圧を印加されていることを特徴とする放電灯点灯回路。
【請求項２】
上記分圧回路は、上記放電灯に供給される電圧をコンデンサ分圧により分圧して出力する請求項１に記載の放電灯点灯回路。
【請求項３】
上記サイリスタは、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを組み合わせて構成されるサイリスタ回路により実現される請求項１または請求項２に記載の放電灯点灯回路。
【請求項４】
上記放電灯点灯回路は、上記放電灯と接続するためのコネクタを備えており、
該コネクタは、所定の電子回路基板上に配設されており、
上記オペアンプは、上記コネクタが上記所定の電子回路基板上でショートしたときに発生する上記分圧の低下を検出すると上記所定電圧を出力する請求項１〜請求項３のいずれか１項に記載の放電灯点灯回路。
【請求項５】
上記比較回路は、ヒステリシスを持つコンパレータである請求項１〜請求項４のいずれか１項に記載の放電灯点灯回路。
【請求項６】
上記請求項１〜請求項５のいずれか１項に記載の放電灯点灯回路を備える液晶表示装置であって、
上記液晶表示装置を電源オン状態とスタンバイ状態との間で切替える制御を行う制御部を備え、
上記制御部は、上記サイリスタがターンオンすると該ターンオンを検知して上記液晶表示装置をスタンバイ状態とし、該スタンバイ状態において上記放電灯に対する交流の供給と上記オペアンプの比較動作とを停止することを特徴とする液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−４０４９（Ｐ２０１２−４０４９Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３９８５９（Ｐ２０１０−１３９８５９）
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]