整流スイッチユニット、整流回路及びスイッチング電源装置
【課題】出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニット、整流回路及びスイッチング電源装置を提供する。
【解決手段】整流スイッチユニット１は、ノーマリオフＭＯＳＦＥＴ６と、アノードが上記ソースに接続され、カソードが上記ドレインに接続されるボディダイオードＤｂと、ソースが上記ノーマリオフＭＯＳＦＥＴ６のドレインに接続され、ゲートが上記ノーマリオフＭＯＳＦＥＴ６のソースに接続されたノーマリオンＭＯＳＦＥＴ５と、一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源５０から閾値電圧−Ｖｔｈが入力され、上記一方の入力端子の電圧と閾値電圧−Ｖｔｈとの比較結果を示す信号を出力するセンサ２と、ノーマリオフＭＯＳＦＥＴ６のオン及びオフを指示する信号を、ノーマリオフＭＯＳＦＥＴ６に出力する制御回路３０とを備える。
【解決手段】整流スイッチユニット１は、ノーマリオフＭＯＳＦＥＴ６と、アノードが上記ソースに接続され、カソードが上記ドレインに接続されるボディダイオードＤｂと、ソースが上記ノーマリオフＭＯＳＦＥＴ６のドレインに接続され、ゲートが上記ノーマリオフＭＯＳＦＥＴ６のソースに接続されたノーマリオンＭＯＳＦＥＴ５と、一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源５０から閾値電圧−Ｖｔｈが入力され、上記一方の入力端子の電圧と閾値電圧−Ｖｔｈとの比較結果を示す信号を出力するセンサ２と、ノーマリオフＭＯＳＦＥＴ６のオン及びオフを指示する信号を、ノーマリオフＭＯＳＦＥＴ６に出力する制御回路３０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期整流を行う整流スイッチユニット、整流回路及びスイッチング電源装置に関するものである。
【背景技術】
【０００２】
電流を整流する方式の１つとして、同期整流方式が挙げられる（以下同期整流と称する）。同期整流では、上記電流の方向が、時間に応じて変化する回路において採用され、上記電流の方向と、上記整流する素子のオン・オフとが同期している。即ち、上記電流が所望の方向に流れる時には、上記整流素子をオンして上記電流を流す（通流する）。これに対して、上記電流が所望の方向とは逆方向に流れる時には、上記整流素子をオフして上記電流を阻止する。
【０００３】
このような同期整流は、従来、出力電圧が比較的低いスイッチング電源装置に適用されていた。ここで述べる比較的低い出力電圧とは、例えば、１２Ｖ〜２４Ｖ程度の電圧である。上述したスイッチング電源装置に適用される同期整流の内の１つでは、整流素子であるＦＥＴ（field-effect transistor：電界効果トランジスタ）のドレイン−ソース間電圧をモニタする。これにより、ＦＥＴのドレイン−ソース間電圧の方向が負（ソース−ドレイン間電圧が正）でかつ、所定の閾値電圧を越えるか否かを検出する。そして、当該検出結果に応じて、ＦＥＴをオン・オフする。これにより、同期整流を行っていた。
【０００４】
上述したスイッチング電源装置では、出力電圧が比較的低い。よって、ＦＥＴがオフしている時に、ドレイン−ソース間電圧をモニタする回路である検出回路に印加される電圧も低い。従って、上記検出回路は、高い耐圧を必要としなかった。
【０００５】
一方、従来、出力電圧が比較的高いスイッチング電源装置では、同期整流を採用するメリットが無いと言われてきた。ここで述べる比較的高い出力電圧とは、例えば、２００Ｖ〜５００Ｖ程度の電圧である。
【０００６】
しかし、近年、ワイドバンドギャップデバイス等の超オン抵抗デバイス（オン抵抗が著しく低いデバイス）が実用化されてきた。超オン抵抗デバイスの実用化に伴って、出力電圧が比較的高いスイッチング電源装置に同期整流を採用することにより、電力損失を低減することが出来るという効果を見込むことが出来るようになった。
【０００７】
しかし、出力電圧に略等しい電圧であるＦＥＴのドレイン−ソース間電圧をモニタする上述した同期整流を、そのまま、出力電圧が比較的高いスイッチング電源装置に採用すると、上記検出回路を高耐圧にする必要が生じる。
【０００８】
ここで、上述した出力電圧が比較的高いスイッチング電源装置における検出回路として、特許文献１では、以下の電圧検出回路が開示されている。即ち、特許文献１では、電位差の大きな電圧が出力される検出点で電圧検出を行う場合でも、検出回路を高耐圧にする必要がない電圧検出回路が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−２７８７１８号公報（２００９年１１月２６日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図６は、従来のスイッチング電源装置１０１の回路図である。図６のスイッチング電源装置１０１は、特許文献１の図６のスイッチング電源装置である。図６のスイッチング電源装置１０１において、出力電圧Ｖｏが２００Ｖ〜５００Ｖ程度の高電圧である場合に、電流の同期整流を行うと、以下の課題１，２が生じる。
【００１１】
（課題１）
スイッチング素子ＳＷ５２がオフすると、スイッチング素子ＳＷ５２と抵抗Ｒ５１との接続点の電圧が、ゼロから出力電圧Ｖｏのほぼ倍の値まで、急峻に上昇する。この高電圧を、抵抗Ｒ５１と抵抗Ｒ５２とで分圧する。この場合、電力効率の低下とコストの増大とを回避するために、抵抗Ｒ５１の抵抗値を高くする必要がある。
【００１２】
また、抵抗Ｒ５１と容量Ｃａとは、ＲＣ積分回路を構成しており、その時定数は、Ｒ５１×Ｃａである。抵抗Ｒ５１の抵抗値が高いので、上記時定数が大きくなる。この結果、検出回路５１に入力される電圧の波形がなまる（即ち、検出回路５１に入力される電圧が立ち上がるまでに要する時間が長くなる）。よって、検出回路５１を含む電圧検出回路全体としての応答速度が低下する。
【００１３】
（課題２）
上述した課題１を解決するために、抵抗Ｒ５１の抵抗値を小さくして時定数を小さくする場合を考える。この場合、抵抗Ｒ５１に流れる電流と、抵抗Ｒ５１の消費電力とが増加する。これにより、（１）電力効率が低下する。これとともに、（２）抵抗Ｒ５１として、定格消費電力（電力容量）の高い抵抗を用いる必要が生じて、コストが増大する。
【００１４】
図７は、従来のスイッチング電源装置１０２の回路図である。図７のスイッチング電源装置１０２は、特許文献１の図１のスイッチング電源装置であり、図６における検出回路５１を含む電圧検出回路に相当する電圧検出回路１１３を備えている。図６のスイッチング電源装置１０１の電圧検出回路と、図７のスイッチング電源装置１０２の電圧検出回路１１３との間における、構成要素の対応関係の一部を以下に示す。
【００１５】
第１に、図７のスイッチング素子ＳＷ１０２が、図６のスイッチング素子ＳＷ５２に相当する。第２に、図７の抵抗Ｒ１０１が、図６の抵抗Ｒ５１に相当する。第３に、図７の抵抗Ｒ１０２が、図６の抵抗Ｒ５２に相当する。第４に、図７の容量Ｃａが、図６の容量Ｃａに相当する。第５に、図７の検出回路１２１が、図６の検出回路５１に相当する。
【００１６】
電圧検出回路１１３は上記課題１である応答速度の影響を比較的小さくした回路ではあるが、やはり抵抗Ｒ１０１と容量Ｃａで構成される積分回路を撤廃することはできていない。このため、出力電圧が２００Ｖ〜５００Ｖ程度のスイッチング電源装置に適用しようとすると応答速度の影響は無視しきれない。また抵抗Ｒ１０１の抵抗値を小さくしようとすると上記課題２が生じる。
【００１７】
また、検出回路１２１が低耐圧となる代わりにＳＷ１２１を高耐圧とする必要があるという新たな課題もある。
【００１８】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニット、整流回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の整流スイッチユニットは、上記課題を解決するために、ソース−ドレイン間に流れる電流を整流する第１スイッチング素子と、アノードが上記ソースに接続され、カソードが上記ドレインに接続されるダイオードと、ソースが上記第１スイッチング素子のドレインに接続され、ゲートが上記第１スイッチング素子のソースに接続されたノーマリオンの第２スイッチング素子と、一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源から所定の閾値電圧が入力され、上記一方の入力端子の電圧と上記所定の閾値電圧との比較結果を示す信号を出力する比較部と、上記比較結果を示す信号に応じて、上記第１スイッチング素子のオン及びオフを指示する信号を、上記第１スイッチング素子に出力する制御部と、を備えることを特徴とする。
【００２０】
上記発明によれば、上記第１スイッチング素子のソースと上記第２スイッチング素子のドレインとの間に印加される電圧がゼロから上昇すると、上記第２スイッチング素子のゲート−ソース間電圧には正の電圧が印加される。上記第２スイッチング素子はノーマリオンであるので、スレッショルド電圧は負の値である。つまり印加された正の電圧はこれを超えており、上記第２スイッチング素子は導通する。すると、上記ダイオードが導通して、上記ダイオードに流れる電流がゼロから増加するので、上記ダイオードの両端に発生する、上記ダイオードよる電圧降下がゼロから増加する。その結果、ある時に上記一方の入力端子に入力される電圧の絶対値が、上記所定の閾値電圧の絶対値よりも高くなり、上記比較部から出力される信号の論理が反転する。
【００２１】
論理が反転した上記比較部の出力信号は、上記制御部にて上記第１スイッチング素子をオンするレベルに変換され、上記第１スイッチング素子に入力される。これにより、上記第１スイッチング素子のゲート−ソース間電圧がハイレベルとなるので、上記第１スイッチング素子がオンする。
【００２２】
上記第１スイッチング素子がオンすることにより、上記第１スイッチング素子のソースから上記第２スイッチング素子のドレインに向けてソース電流を流すことが出来る。
【００２３】
次に、上記第１スイッチング素子および第２スイッチング素子がオンして、上記第１スイッチング素子のソースから上記第２スイッチング素子のドレインにかけてソース電流が流れている場合を考える。この場合、上記第１スイッチング素子のオン抵抗に上記ソース電流が流れる。よって上記第１スイッチング素子のソースを正、上記第１スイッチング素子のドレインを負とする電圧であるソース−ドレイン間電圧が発生することとなる。
【００２４】
上記ソース−ドレイン間電圧は、上記ソース電流が大きくなると高くなる。これに対して、上記ソース−ドレイン間電圧は、上記ソース電流が小さくなると低くなる。
【００２５】
上記ソース電流がゼロ近辺まで減少し、上記一方の入力端子に入力される電圧の絶対値が、上記他方の入力端子に入力される上記閾値電圧の絶対値よりも低くなると、上記比較部から出力される信号の論理が反転する。論理が反転した上記比較部の出力信号は、上記制御部にて上記第１スイッチング素子をオフするレベルに変換され、上記第１スイッチング素子に入力される。これにより、上記第１スイッチング素子のゲート−ソース間電圧がローレベルとなるので、上記第１スイッチング素子がオフする。そして上記第１スイッチング素子のドレイン−ソース間電圧が上昇し、上記第２スイッチング素子のゲート−ソース間電圧がスレッショルド電圧（負の値）を下回ると、上記第２スイッチング素子もオフする。上記第１および第２スイッチング素子がオフすることにより、上記ソース電流が阻止（遮断）される。
【００２６】
以上のように、上記整流スイッチユニットでは、上記ソース電流が上記第１スイッチング素子のソースから上記第２スイッチング素子のドレインに向けて流れるタイミングと、上記第１および第２スイッチング素子のオンとが同期する整流である同期整流を行うことが出来る。
【００２７】
より具体的には、上記同期整流では、上記ソース−ドレイン間電圧の絶対値が上記閾値電圧の絶対値を越えれば、上記第１および第２スイッチング素子がオンする。一方、上記ソース−ドレイン間電圧の絶対値が上記閾値電圧の絶対値を下回れば、上記第１および第２スイッチング素子がオフする。
【００２８】
ここで、上記第１のスイッチング素子と上記第２スイッチング素子の接続はカスコード接続になっているため、上記第１スイッチング素子のドレインソース間には上記第２スイッチング素子のスレッショルド電圧オーダーの電圧しか印加されない。つまり、上記一方の入力端子に入力される電圧は、上記第１スイッチング素子のソースと上記第２スイッチング素子のドレインとの間に印加される高電圧よりも遥かに低い。よって、上記比較部として、高耐圧かつ高価なセンサを用いる必要が無くなる。
【００２９】
従って、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニットを提供することが出来る。
【００３０】
また、上記整流スイッチユニットは、従来の整流回路が備えていたＲＣ積分回路を備えていない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題１））が生じない。
【００３１】
即ち、従来の整流回路では、ＲＣ積分回路における電気抵抗の抵抗値を高くすると、時定数が大きくなる結果、電圧波形がなまって応答速度が低下していた。しかし、上記整流回路では、積分によって電圧波形がなまらないので、応答速度の低下は生じない。
【００３２】
さらに、上記整流スイッチユニットは、構成上、上記一方の入力端子に入力される電圧を、抵抗により分圧しない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題２））が生じない。
【００３３】
即ち、従来の整流回路では、（課題１）で問題となった時定数を小さくするために、抵抗の抵抗値を小さくすることにより、当該抵抗の消費電力が増大して、電力効率の低下と、コストの増大とを招いていた。しかし、上記整流スイッチユニットでは、抵抗に電流が流れることによる電力効率の低下、及び、定格消費電力（電力容量）の高い抵抗を用いることによるコストの増大は生じない。
【００３４】
上記整流スイッチユニットでは、アノードが、上記第１スイッチング素子のソースに接続され、カソードが、上記第１スイッチング素子のドレインに接続される定電圧ダイオードをさらに備えてもよい。
【００３５】
これにより、上記第１スイッチング素子のドレイン−ソース間に、過渡的な高電圧が印加されても、上記定電圧ダイオードに電流が流れることにより、上記第１スイッチング素子のドレイン−ソース間の電圧をクランプすることが出来る。従って、上記第１スイッチング素子を過渡的な高電圧から保護することが出来る。
【００３６】
上記整流スイッチユニットでは、直列接続された複数のダイオードで構成されたダイオード列をさらに備え、上記直列接続された複数のダイオードの内、最終端に位置するダイオードのアノードが、上記第１スイッチング素子のドレインに接続され、上記直列接続された複数のダイオードの内、最先端に位置するダイオードのカソードが、上記第１スイッチング素子のソースに接続されてもよい。
【００３７】
これにより、上記第１スイッチング素子のドレイン−ソース間に、過渡的な高電圧が印加されても、上記ダイオード列の全てのダイオードがオンして、上記第１スイッチング素子のドレイン−ソース間の電圧をクランプすることが出来る。従って、上記第１スイッチング素子を過渡的な高電圧から保護することが出来る。
【００３８】
上記整流スイッチユニットでは、上記比較部は、上記他方の入力端子に入力される閾値電圧として第１電圧および上記第１電圧とは異なる第２電圧のいずれかを上記制御部からの指示に応じて選択できるものであり、上記制御部は、上記第１スイッチング素子がオフからオンになるとき、上記比較部に、上記第１電圧の選択を指示する信号を出力し、上記第１スイッチング素子がオンからオフになるとき、上記比較部に、上記第２電圧の選択を指示する信号を出力してもよい。
【００３９】
上記第１スイッチング素子をオンさせる際と、上記第１スイッチング素子をオフさせる際とで、上記所定の閾値電圧の値を、個別に設定することにより、上記第１スイッチング素子のオン及びオフを、より高精度に制御することが出来る。
【００４０】
上記整流スイッチユニットでは、一方の入力端子が上記第１スイッチング素子のドレインに接続された第１および第２の２つの比較部を備え、上記第１の比較部の他方の入力端子には閾値電圧として第１電圧が入力されているものであり、上記第２の比較部の他方の入力端子には閾値電圧として上記第１電圧とは異なる第２電圧が入力されているものであり、上記制御部は、上記第１スイッチング素子がオフからオンになるとき、上記第１の比較部の出力論理反転を適用して上記第１スイッチング素子に信号を出力し、上記第１スイッチング素子がオンからオフになるとき、上記第２の比較部の出力論理反転を適用して、上記第１スイッチング素子に信号を出力してもよい。
【００４１】
上記第１スイッチング素子をオンさせる際と、上記第１スイッチング素子をオフさせる際とで、上記所定の閾値電圧の値を、個別に設定することにより、上記第１スイッチング素子のオン及びオフを、より高精度に制御することが出来る。
【００４２】
上記整流スイッチユニットでは、上記第１スイッチング素子及び上記第２スイッチング素子は、金属・酸化物・半導体電界効果トランジスタである。これにより、各スイッチング素子のソース−ドレイン間に流れる電流を整流することが出来る。
【００４３】
本発明の整流回路は、上記いずれかの整流スイッチユニットを備えているので、従来の整流回路よりもコストパフォーマンスに優れている。
【００４４】
本発明のスイッチング電源装置は、上記整流回路を備えているので、従来のスイッチング電源装置よりもコストパフォーマンスに優れている。
【発明の効果】
【００４５】
本発明の整流スイッチユニットは、以上のように、ソース−ドレイン間に流れる電流を整流する第１スイッチング素子と、アノードが上記ソースに接続され、カソードが上記ドレインに接続されるダイオードと、ソースが上記第１スイッチング素子のドレインに接続され、ゲートが上記第１スイッチング素子のソースに接続されたノーマリオンの第２スイッチング素子と、一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源から所定の閾値電圧が入力され、上記一方の入力端子の電圧と上記所定の閾値電圧との比較結果を示す信号を出力する比較部と、上記比較結果を示す信号に応じて、上記第１スイッチング素子のオン及びオフを指示する信号を、上記第１スイッチング素子に出力する制御部と、を備えるものである。
【００４６】
それゆえ、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニット、整流回路及びスイッチング電源装置を提供するという効果を奏する。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る整流スイッチユニットの構成図である。
【図２】本発明の実施形態に係る整流スイッチユニットにおけるノーマリオフＭＯＳＦＥＴのオンを説明するための図である。
【図３】本発明の実施形態に係る整流スイッチユニットにおけるノーマリオフＭＯＳＦＥＴのオフを説明するための図である。
【図４】直列接続された複数のダイオードで構成されたダイオード列をツェナーダイオードの代わりに用いた、本発明の実施形態に係る整流スイッチユニットの構成図である。
【図５】本発明の実施形態に係る整流回路を適用したスイッチング電源装置の回路図である。
【図６】従来のスイッチング電源装置の回路図である。
【図７】従来の他のスイッチング電源装置の回路図である。
【図８】比較部を２つ備えた本発明の実施形態に係る整流スイッチユニットの構成図である。
【発明を実施するための形態】
【００４８】
本発明の一実施形態について図１〜図５および図８に基づいて説明すれば、以下の通りである。
【００４９】
（スイッチング電源装置１０３および整流回路２０の構成）
図５は、本発明の実施形態に係る整流回路２０を適用したスイッチング電源装置１０３の回路図である。図５のスイッチング電源装置１０３において、トランスの１次側の回路は、従来のスイッチング電源装置と同じ構成である。また、トランスの２次側の整流回路２０には、以下で説明する整流スイッチユニット１が適用されている。
【００５０】
（整流スイッチユニット１の構成）
図１は、本実施形態に係る整流スイッチユニット１の構成図である。整流スイッチユニット１は、センサ２（比較部）、信号処理回路３及びドライバ４を備えている。センサ２は、例えばコンパレータであり、反転入力端子の電圧と非反転入力端子の電圧との比較結果を示す信号を出力する。信号処理回路３及びドライバ４は、制御回路３０（制御部）を構成する。制御回路３０は、上記比較結果を示す信号に応じて、後述するノーマリオフＭＯＳＦＥＴ６のオン（ターンオン）及びオフ（ターンオフ）を指示する信号を、ノーマリオフＭＯＳＦＥＴ６のゲートに出力する。
【００５１】
また、整流スイッチユニット１は、ノーマリオンＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor：金属・酸化物・半導体電界効果トランジスタ）５（第２スイッチング素子）を備えている。
【００５２】
さらに、整流スイッチユニット１は、ＮチャネルのノーマリオフＭＯＳＦＥＴ６（第１スイッチング素子）を備えている。さらに、整流スイッチユニット１は、ツェナーダイオードＤｚ（定電圧ダイオード）を備えている。そして、整流スイッチユニット１は、電圧源５０を備えているが、電圧源５０を備える代わりに、２つの電圧源５１，５２と、そのいずれかを選択するスイッチ７とを備えてもよい。ノーマリオンＭＯＳＦＥＴ５及びノーマリオフＭＯＳＦＥＴ６は、それぞれ、ソース−ドレイン間に流れる電流を整流する。
【００５３】
さらに、整流スイッチユニット１には、入力ノードｉｎと出力ノードｏｕｔとが設けられている。そして、ノーマリオフＭＯＳＦＥＴ６は、ボディダイオードＤｂ（ダイオード）を有している。
【００５４】
図１の整流スイッチユニット１において、入力ノードｉｎと、ノーマリオフＭＯＳＦＥＴ６のソースと、ツェナーダイオードＤｚのアノードと、ボディダイオードＤｂのアノードと、ノーマリオンＭＯＳＦＥＴ５のゲートと、電圧源５０の基準ポイントと、センサ２の基準ポイントは、互いに接続されている。
【００５５】
センサ２の非反転入力端子（＋）は、電圧源５０の入力（または電圧源５１，５２の内、スイッチ７により選択されたいずれかの入力）に接続されている。電圧源５０の入力が接続される場合は、閾値電圧−Ｖｔｈ（所定の閾値電圧）が入力される。電圧源５１の入力が接続される場合は、閾値電圧−Ｖｔｈ１（第１電圧）、電圧源５２の入力が接続される場合は、閾値電圧−Ｖｔｈ２（第２電圧）が入力される。各閾値電圧については、（閾値電圧）の項目にて後述する。
【００５６】
センサ２の反転入力端子（−）には、ノーマリオンＭＯＳＦＥＴ５のソースと、ノーマリオフＭＯＳＦＥＴ６のドレインと、ツェナーダイオードＤｚのカソードと、ボディダイオードＤｂのカソードとに接続されている。
【００５７】
センサ２の出力は、信号処理回路３の入力に接続されている。信号処理回路３の出力は、ドライバ４の入力に接続されている。ドライバ４の出力は、ノーマリオフＭＯＳＦＥＴ６のゲートに接続されている。なお、整流スイッチユニット１が電圧源５１，５２を備えている場合は、信号処理回路３の出力は、スイッチ７の制御入力にも接続されている。
【００５８】
ノーマリオンＭＯＳＦＥＴ５のドレインは、出力ノードｏｕｔに接続されている。
【００５９】
（整流スイッチユニット１の動作）
整流スイッチユニット１の動作を以下に説明する。なお、本実施形態に係る整流スイッチユニット１において、入力ノードｉｎと出力ノードｏｕｔとの間の電圧を、電圧Ｖｄｓと称することとする。
【００６０】
また、入力ノードｉｎと、センサ２の反転入力端子（−）とのとの間の電圧を、電圧Ｖｍと称することとする。電圧Ｖｍとは即ち、ツェナーダイオードＤｚの両端電圧であるとともに、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間電圧である。
【００６１】
さらに、以下の説明は、閾値電圧を切り替える場合の説明であるが、図１に示すように、閾値電圧が−Ｖｔｈで固定であってもよい。
【００６２】
（整流スイッチユニット１のオン）
まず、図２を用いて、整流スイッチユニット１のオンについて説明する。図２は、本実施形態に係る整流スイッチユニット１のオンを説明するための図である。
【００６３】
図２の整流スイッチユニット１において、ノーマリオフＭＯＳＦＥＴ６はオフしている。センサ２の非反転入力端子（＋）に入力される閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオフした後に、閾値電圧−Ｖｔｈ２から閾値電圧−Ｖｔｈ１に切り替えられている。この閾値電圧の切り替えは、信号処理回路３の出力（制御回路３０の出力）からスイッチ７の制御入力に入力される信号に基づいて行われる。
【００６４】
ここで、整流スイッチユニット１の入力ノードｉｎと出力ノードｏｕｔとの間に印加される電圧がゼロから上昇すると、ノーマリオンＭＯＳＦＥＴ５のゲート−ソース間電圧にはスレッショルド電圧（負の値）を超える正の電圧が印加され、ノーマリオンＭＯＳＦＥＴ５は導通する。すると、ボディダイオードＤｂが導通して、ボディダイオードＤｂに流れる電流Ｉｆが増加し始める。これにより、ボディダイオードＤｂの両端に発生する、ボディダイオードＤｂによる電圧降下Ｖｆが徐々に高くなる結果、センサ２の反転入力端子（−）に入力される電圧−Ｖｆが、センサ２の非反転入力端子（＋）に入力される閾値電圧−Ｖｔｈ１よりも低くなる。即ち、−Ｖｆ＜−Ｖｔｈ１（絶対値比較ならばＶｆ＞Ｖｔｈ１）となる。すると、センサ２から出力される信号のレベルが反転する。例えば、この場合はローレベルからハイレベルへ反転するが、反転入力端子と非反転入力端子を入れ替え、ハイレベルからローレベルへ反転してもよい。レベルが反転したセンサ２の出力信号は、制御回路３０によって（即ち、信号処理回路３及びドライバ４によって）適切なレベルに変換されたのち、ノーマリオフＭＯＳＦＥＴ６のゲートに入力される。これにより、ノーマリオフＭＯＳＦＥＴ６のゲート−ソース間電圧Ｖｇｓがハイレベルとなるので、ノーマリオフＭＯＳＦＥＴ６がオンする。
【００６５】
なお、信号処理回路３における信号処理には、センサ２から出力される信号と、他の信号とのＡＮＤ（論理積）やＯＲ（論理和）等が含まれる。しかし、上記信号処理は、必要に応じて省略してもよい。
【００６６】
ノーマリオフＭＯＳＦＥＴ６がオンすることにより、ノーマリオフＭＯＳＦＥＴ６のソース−ドレイン間に電流を流すことが出来る。整流スイッチユニット１では、ノーマリオフＭＯＳＦＥＴ６がオンすることにより、２つのＭＯＦＥＴが同時にオンすることとなる。よって、入力ノードｉｎ→ノーマリオフＭＯＳＦＥＴ６のソース−ドレイン間→ノーマリオンＭＯＳＦＥＴ５のソース−ドレイン間→出力ノードｏｕｔの経路で、電流（後述する図３のソース電流Ｉｓ）が流れる。従って、整流スイッチユニット１では、入力ノードｉｎから入力されて、出力ノードｏｕｔから出力される電流であるソース電流Ｉｓを、ノーマリオンＭＯＳＦＥＴ５とノーマリオフＭＯＳＦＥＴ６とで整流することが出来る。
【００６７】
（整流スイッチユニット１のオフ）
次に、図３を用いて、整流スイッチユニット１のオフについて説明する。図３は、本実施形態に係る整流スイッチユニット１のオフを説明するための図である。
【００６８】
上述したように、整流スイッチユニット１において、ノーマリオンＭＯＳＦＥＴ５とノーマリオフＭＯＳＦＥＴ６とが共にオンすると、ソース電流Ｉｓが流れる。
【００６９】
ここで、ノーマリオフＭＯＳＦＥＴ６がオンして、ノーマリオフＭＯＳＦＥＴ６のソース−ドレイン間にソース電流が流れている場合を考える。この場合、ノーマリオフＭＯＳＦＥＴ６のオン抵抗にソース電流Ｉｓが流れる。よって、ノーマリオフＭＯＳＦＥＴ６のソースを正、ノーマリオフＭＯＳＦＥＴ６のドレインを負とする電圧であるソース−ドレイン間電圧Ｖｓｄが発生することとなる。
【００７０】
ソース−ドレイン間電圧Ｖｓｄは、ソース電流Ｉｓが大きくなると高くなる。これに対して、ソース−ドレイン間電圧Ｖｓｄは、ソース電流Ｉｓが小さくなると低くなる。
【００７１】
図３の整流スイッチユニット１において、ノーマリオフＭＯＳＦＥＴ６はオンしている。センサ２の非反転入力端子（＋）に入力される閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオンした後に、閾値電圧−Ｖｔｈ１から閾値電圧−Ｖｔｈ２に切り替えられている。
この閾値電圧の切り替えは、信号処理回路３の出力（制御回路３０の出力）からスイッチ７の制御入力に入力される信号に基づいて行われる。
【００７２】
ソース電流Ｉｓがゼロ付近まで減少すると、ソース−ドレイン間電圧Ｖｓｄの極性を反転した電圧であって、センサ２の反転入力端子（−）に入力される電圧−Ｖｓｄが、センサ２の非反転入力端子（＋）に入力される閾値電圧−Ｖｔｈ２よりも高くなる。即ち、−Ｖｔｈ２＜−Ｖｓｄ（絶対値比較ならばＶｔｈ２＞Ｖｓｄ）となる。すると、センサ２から出力される信号のレベルが反転する。例えば、この場合はハイレベルからローレベルへ反転するが、反転入力端子と非反転入力端子とを入れ替え、ローレベルからハイレベルへ反転してもよい。レベルが反転したセンサ２の出力信号は、制御回路３０によって（即ち、信号処理回路３及びドライバ４によって）適切なレベルに変換された後、ノーマリオフＭＯＳＦＥＴ６のゲートに入力される。これにより、ノーマリオフＭＯＳＦＥＴ６のゲート−ソース間電圧Ｖｇｓがローレベルとなるので、ノーマリオフＭＯＳＦＥＴ６がオフする。そしてノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間電圧が上昇し、そしてノーマリオンＭＯＳＦＥＴ５のゲート−ソース間電圧がスレッショルド電圧を下回ると、ノーマリオンＭＯＳＦＥＴ５もオフする。ノーマリオフＭＯＳＦＥＴ６とノーマリオンＭＯＳＦＥＴ５とが共にオフすることにより、入力ノードｉｎから出力ノードｏｕｔまで流れていたソース電流Ｉｓが、阻止（遮断）される。
【００７３】
以上のように、整流スイッチユニット１では、ソース電流ＩｓがノーマリオフＭＯＳＦＥＴ６のソースからノーマリオンＭＯＳＦＥＴ５のドレインに向けて流れるタイミングと、ノーマリオフＭＯＳＦＥＴ６およびノーマリオンＭＯＳＦＥＴ５のオンとが同期する整流である同期整流を行うことが出来る。
【００７４】
より具体的には、上記同期整流では、ソース−ドレイン間電圧Ｖｓｄの絶対値が閾値電圧Ｖｔｈ（Ｖｔｈ１）の絶対値を越えれば、ノーマリオフＭＯＳＦＥＴ６およびノーマリオンＭＯＳＦＥＴ５がオンする。一方、ソース−ドレイン間電圧Ｖｓｄの絶対値が閾値電圧Ｖｔｈ（Ｖｔｈ２）の絶対値を下回れば、ノーマリオフＭＯＳＦＥＴ６およびノーマリオンＭＯＳＦＥＴ５がオフする。
【００７５】
ここで、ノーマリオフＭＯＳＦＥＴ６とノーマリオンＭＯＳＦＥＴ５との接続はカスコード接続になっているため、ノーマリオフＭＯＳＦＥＴ６のドレインソース間にはノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧と同オーダーの電圧しか印加されない。つまり反転入力端子に入力される電圧は、入力ノードｉｎと出力ノードｏｕｔとの間にオフ時に印加される高電圧（即ち図２の電圧Ｖｄｓ）よりも遥かに低い。よって、センサ２として、高耐圧かつ高価なセンサを用いる必要が無くなる。
【００７６】
従って、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニット１、整流回路２０及びスイッチング電源装置１０３を提供することが出来る。
【００７７】
また、整流スイッチユニット１は、従来の整流回路が備えていたＲＣ積分回路を備えていない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題１））が生じない。
【００７８】
即ち、従来の整流回路では、ＲＣ積分回路における電気抵抗の抵抗値を高くすると、時定数が大きくなる結果、電圧波形がなまって応答速度が低下していた。しかし、整流スイッチユニット１では、積分によって電圧波形がなまらないので、応答速度の低下は生じない。
【００７９】
さらに、整流スイッチユニット１は、センサ２の反転入力端子（−）に入力される電圧を、抵抗により分圧しない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題２））が生じない。
【００８０】
即ち、従来の整流回路では、（課題１）で問題となった時定数を小さくするために抵抗Ｒ５１の抵抗値を小さくすることにより、抵抗Ｒ５１の消費電力が増大して、電力効率の低下と、コストの増大とを招いていた。しかし、整流スイッチユニット１では、抵抗に電流が流れることによる電力効率の低下、及び、定格消費電力（電力容量）の高い抵抗を用いることによるコストの増大は生じない。
【００８１】
（ダイオード列８）
図１の整流スイッチユニット１では、電圧ＶｍをクランプするためにツェナーダイオードＤｚを用いている。これにより、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間に、過渡的な高電圧が印加されても、ツェナーダイオードＤｚに電流が流れることにより、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間の電圧のピークを抑えることが出来る。従って、ノーマリオフＭＯＳＦＥＴ６を過渡的な高電圧から保護することが出来る。
【００８２】
しかし、本実施形態に係る整流スイッチユニット１において、過渡的な高電圧から保護する構成要素は、ツェナーダイオードＤｚに限定されない。
【００８３】
即ち、図１の整流スイッチユニット１において、ツェナーダイオードＤｚの代わりに、直列接続された複数のダイオードで構成されたダイオード列８（多段直列ダイオード、図４参照）を用いて電圧Ｖｍをクランプしてもよい。この場合、直列接続された複数のダイオードの内、最終端に位置するダイオード８ｅのアノードが、ノーマリオフＭＯＳＦＥＴ６のドレインに接続される。これとともに、直列接続された複数のダイオードの内、最先端に位置するダイオード８ｆのカソードが、ノーマリオフＭＯＳＦＥＴ６のソースに接続される。これにより、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間に、過渡的な高電圧が印加されても、ダイオード列８の全てのダイオードがオンして、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間の電圧のピークを抑えることが出来る。従って、ノーマリオフＭＯＳＦＥＴ６を過渡的な高電圧から保護することが出来る。
【００８４】
（閾値電圧）
本実施形態に係る整流スイッチユニット１における閾値電圧について、以下に説明する。
【００８５】
まず、整流スイッチユニット１の閾値電圧は、固定の閾値電圧−Ｖｔｈであってもよい。この場合は、整流スイッチユニット１は、電圧源５０を備えればよい。
【００８６】
次に、整流スイッチユニット１の閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオンする際に、上記非反転入力端子に入力される閾値電圧−Ｖｔｈ１でもよい。同様に、整流スイッチユニット１の閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオフする際に、上記非反転入力端子に入力される閾値電圧−Ｖｔｈ２でもよい。この場合は、整流スイッチユニット１は、２つの電圧源５１，５２と、それらを選択するスイッチ７とを備えればよい。
【００８７】
閾値電圧が２種類（−Ｖｔｈ１及び−Ｖｔｈ２）存在する場合の、整流スイッチユニット１の動作について、以下に説明する。
【００８８】
閾値電圧が２種類存在する整流スイッチユニット１では、制御回路３０は、ノーマリオフＭＯＳＦＥＴ６をオフさせた後に、閾値電圧を、閾値電圧−Ｖｔｈ２から閾値電圧−Ｖｔｈ１へ切り替える信号を、信号処理回路３の出力からスイッチ７の制御入力へ出力する。
【００８９】
同様に、制御回路３０は、ノーマリオフＭＯＳＦＥＴ６をオンさせた後に、閾値電圧を、閾値電圧−Ｖｔｈ１から閾値電圧−Ｖｔｈ２へ切り替える信号を、信号処理回路３の出力からスイッチ７の制御入力へ出力する。
【００９０】
以上のように、整流スイッチユニット１では、電圧源は、閾値電圧−Ｖｔｈ１および閾値電圧−Ｖｔｈ１とは異なる閾値電圧−Ｖｔｈ２を出力するもの、即ち２つの電圧源５１，５２であってもよい。２つの電圧源５１，５２は、外部からの指示に応じて、スイッチ７による選択で閾値電圧−Ｖｔｈ１および閾値電圧−Ｖｔｈ２のいずれかを、閾値電圧−Ｖｔｈとして出力するものである。制御回路３０は、ノーマリオフＭＯＳＦＥＴ６のオフを指示する信号を出力した後、スイッチ７に、閾値電圧−Ｖｔｈ１の出力を指示する信号（即ち電圧源５１を選択する信号）を出力してもよい。同様に、制御回路３０は、ノーマリオフＭＯＳＦＥＴ６のオンを指示する信号を出力した後、スイッチ７に、閾値電圧−Ｖｔｈ２の出力を指示する信号（即ち電圧源５２を選択する信号）を出力してもよい。
【００９１】
ノーマリオフＭＯＳＦＥＴ６をオンさせる際と、ノーマリオフＭＯＳＦＥＴ６をオフさせる際とで、閾値電圧の値を、個別に設定することにより、ノーマリオフＭＯＳＦＥＴ６のオン及びオフを、より高精度に制御することが出来る。
【００９２】
（比較部を２つ備えた整流スイッチユニット１’）
図８は、比較部を２つ備えた本発明の実施形態に係る整流スイッチユニット１’の構成図である。整流スイッチユニット１’では、一方の入力端子がノーマリオフＭＯＳＦＥＴ６のドレインに接続されたセンサ２，２’（第１および第２の比較部）を備えている。センサ２の他方の入力端子には、閾値電圧として、閾値電圧−Ｖｔｈ１が入力されているものであり、センサ２’の他方の入力端子には、閾値電圧として、閾値電圧−Ｖｔｈ１とは異なる閾値電圧−Ｖｔｈ２が入力されている。
【００９３】
制御回路３０は、ノーマリオフＭＯＳＦＥＴ６がオフからオンになるとき、センサ２の出力論理反転を適用して、ノーマリオフＭＯＳＦＥＴ６に信号を出力する。また、ノーマリオフＭＯＳＦＥＴ６がオンからオフになるとき、センサ２’の出力論理反転を適用して、ノーマリオフＭＯＳＦＥＴ６に信号を出力する。
【００９４】
ノーマリオフＭＯＳＦＥＴ６をオンさせる際と、ノーマリオフＭＯＳＦＥＴ６をオフさせる際とで、閾値電圧の値を個別に設定することにより、ノーマリオフＭＯＳＦＥＴ６のオン及びオフを、より高精度に制御することが出来る。
【００９５】
〔適用例〕
上述した整流スイッチユニット１の整流回路およびスイッチング電源装置への適用について、以下に説明する。前述の通り、図５は、本発明の実施形態に係る整流回路２０を適用したスイッチング電源装置１０３の回路図である。トランスの１次側の回路は従来のスイッチング電源装置と同じ構成であり、トランスの２次側の整流回路２０には、以上で説明した整流スイッチユニット１が適用されている。
【００９６】
図５のスイッチング電源１０３において、トランス２次側巻線の一端と、整流器スイッチユニット１の出力ノードｏｕｔとが接続されている。また、出力キャパシタの正側端子と、トランス２次側巻線の他端とが接続されている。さらに、出力キャパシタの負側端子と、整流スイッチユニット１の入力ノードｉｎとが接続されている。
【００９７】
出力キャパシタの両端電圧が出力電圧Ｖｏである。
【００９８】
トランス２次側巻線の両端電圧が両端電圧Ｖｔｒである。両端電圧Ｖｔｒはトランス２次側巻線の他端を基準とする向きを正と置く。
【００９９】
両端電圧Ｖｔｒが正の場合、整流スイッチユニット１における電圧Ｖｄｓは、出力電圧Ｖｏと両端電圧Ｖｔｒとの和の電圧になる。
【０１００】
また、両端電圧Ｖｔｒは、出力電圧Ｖｏに略等しい電圧である。
【０１０１】
よって、出力電圧Ｖｏが、２４Ｖ程度の低電圧であった場合は、整流スイッチユニット１の電圧Ｖｄｓは、５０Ｖ程度となる。
【０１０２】
これに対して、出力電圧Ｖｏが、２５０Ｖ程度の高電圧であった場合は、整流スイッチユニット１の電圧Ｖｄｓは、５００Ｖ程度となる。
【０１０３】
ここで、図１の整流スイッチユニット１に戻る。
【０１０４】
入力ノードｉｎと、センサ２の反転入力端子（−）とのとの間の電圧である電圧Ｖｍは、過渡状態を含めても、上限は１０Ｖ程度（ノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧と同オーダー）である。何故ならば、ノーマリオフＭＯＳＦＥＴ６とノーマリオンＭＯＳＦＥＴ５とがカスコード接続されているためである。
【０１０５】
ノーマリオフＭＯＳＦＥＴ６がオフすると、そのドレイン−ソース間電圧が上昇する。ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間電圧は、ノーマリオンＭＯＳＦＥＴ５のゲート−ソース間電圧を反転した電圧（ソース−ゲート間電圧）である。従って、この電圧の大きさ（絶対値）がノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧にまで達した瞬間、ノーマリオンＭＯＳＦＥＴ５もオフする。この結果、出力電圧Ｖｏが２５０Ｖ程度の高電圧であっても、電圧Ｖｍの上限は、ノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧と同オーダーである１０Ｖ程度となる。
【０１０６】
ノーマリオフＭＯＳＦＥＴ６を保護するためのダイオードであって、定電圧ダイオードであるツェナーダイオードＤｚの定電圧Ｖｚは、１０Ｖ程度である。ノーマリオフＭＯＳＦＥＴ６の耐圧は、４０Ｖ〜５０Ｖである。
【０１０７】
以上のように、本実施形態に係る整流スイッチユニット１は、出力電圧が高電圧であるスイッチング電源装置１０３に適用する場合でも、センサ２の耐圧を高くする必要は無い。よって、従来のスイッチング電源装置よりもコストパフォーマンスに優れたスイッチング電源装置を提供することが出来る。
【０１０８】
なお、本実施形態に係る整流スイッチユニット１が適用されるスイッチング電源装置が、スイッチング電源装置１０３に限定されないことは、言うまでも無い。本実施形態に係る整流スイッチユニット１は、出力電圧が高電圧であるとともに、同期整流が求められるスイッチング電源装置（ＤＣＤＣ変換装置のみでなくインバータも含む）に適用することが出来る。
【０１０９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１０】
本発明の整流スイッチユニットは、スイッチング電源装置に適用することが出来る。特に、出力電圧が２５０Ｖ程度の高電圧であり、同期整流が行われるスイッチング電源装置に好適に用いることが出来る。
【符号の説明】
【０１１１】
２０ 整流回路
１，１’ 整流スイッチユニット
２ センサ（比較部、第１の比較部）
２’ センサ（第２の比較部）
３ 信号処理回路
４ ドライバ
５ ノーマリオンＭＯＳＦＥＴ（第２スイッチング素子）
６ ノーマリオフＭＯＳＦＥＴ（第１スイッチング素子）
７ スイッチ
８ ダイオード列
８ｅ 最終端に位置するダイオード
８ｆ 最先端に位置するダイオード
３０ 制御回路（制御部）
５０〜５２ 電圧源
１０３ スイッチング電源装置
Ｄｂ ボディダイオード（ダイオード）
Ｄｚ ツェナーダイオード（定電圧ダイオード）
Ｉｆ 電流
Ｉｓ ソース電流
Ｖｄｓ 電圧
Ｖｆ 電圧降下
Ｖｇｓ ゲート−ソース間電圧
Ｖｍ 電圧
Ｖｏ 出力電圧
Ｖｓｄ ソース−ドレイン間電圧
Ｖｔｒ 両端電圧
Ｖｚ 定電圧
ｉｎ 入力ノード
ｏｕｔ 出力ノード
−Ｖｆ 電圧
−Ｖｓｄ 電圧
−Ｖｔｈ 閾値電圧（所定の電圧）
−Ｖｔｈ１ 閾値電圧（第１電圧）
−Ｖｔｈ２ 閾値電圧（第２電圧）
【技術分野】
【０００１】
本発明は、同期整流を行う整流スイッチユニット、整流回路及びスイッチング電源装置に関するものである。
【背景技術】
【０００２】
電流を整流する方式の１つとして、同期整流方式が挙げられる（以下同期整流と称する）。同期整流では、上記電流の方向が、時間に応じて変化する回路において採用され、上記電流の方向と、上記整流する素子のオン・オフとが同期している。即ち、上記電流が所望の方向に流れる時には、上記整流素子をオンして上記電流を流す（通流する）。これに対して、上記電流が所望の方向とは逆方向に流れる時には、上記整流素子をオフして上記電流を阻止する。
【０００３】
このような同期整流は、従来、出力電圧が比較的低いスイッチング電源装置に適用されていた。ここで述べる比較的低い出力電圧とは、例えば、１２Ｖ〜２４Ｖ程度の電圧である。上述したスイッチング電源装置に適用される同期整流の内の１つでは、整流素子であるＦＥＴ（field-effect transistor：電界効果トランジスタ）のドレイン−ソース間電圧をモニタする。これにより、ＦＥＴのドレイン−ソース間電圧の方向が負（ソース−ドレイン間電圧が正）でかつ、所定の閾値電圧を越えるか否かを検出する。そして、当該検出結果に応じて、ＦＥＴをオン・オフする。これにより、同期整流を行っていた。
【０００４】
上述したスイッチング電源装置では、出力電圧が比較的低い。よって、ＦＥＴがオフしている時に、ドレイン−ソース間電圧をモニタする回路である検出回路に印加される電圧も低い。従って、上記検出回路は、高い耐圧を必要としなかった。
【０００５】
一方、従来、出力電圧が比較的高いスイッチング電源装置では、同期整流を採用するメリットが無いと言われてきた。ここで述べる比較的高い出力電圧とは、例えば、２００Ｖ〜５００Ｖ程度の電圧である。
【０００６】
しかし、近年、ワイドバンドギャップデバイス等の超オン抵抗デバイス（オン抵抗が著しく低いデバイス）が実用化されてきた。超オン抵抗デバイスの実用化に伴って、出力電圧が比較的高いスイッチング電源装置に同期整流を採用することにより、電力損失を低減することが出来るという効果を見込むことが出来るようになった。
【０００７】
しかし、出力電圧に略等しい電圧であるＦＥＴのドレイン−ソース間電圧をモニタする上述した同期整流を、そのまま、出力電圧が比較的高いスイッチング電源装置に採用すると、上記検出回路を高耐圧にする必要が生じる。
【０００８】
ここで、上述した出力電圧が比較的高いスイッチング電源装置における検出回路として、特許文献１では、以下の電圧検出回路が開示されている。即ち、特許文献１では、電位差の大きな電圧が出力される検出点で電圧検出を行う場合でも、検出回路を高耐圧にする必要がない電圧検出回路が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−２７８７１８号公報（２００９年１１月２６日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図６は、従来のスイッチング電源装置１０１の回路図である。図６のスイッチング電源装置１０１は、特許文献１の図６のスイッチング電源装置である。図６のスイッチング電源装置１０１において、出力電圧Ｖｏが２００Ｖ〜５００Ｖ程度の高電圧である場合に、電流の同期整流を行うと、以下の課題１，２が生じる。
【００１１】
（課題１）
スイッチング素子ＳＷ５２がオフすると、スイッチング素子ＳＷ５２と抵抗Ｒ５１との接続点の電圧が、ゼロから出力電圧Ｖｏのほぼ倍の値まで、急峻に上昇する。この高電圧を、抵抗Ｒ５１と抵抗Ｒ５２とで分圧する。この場合、電力効率の低下とコストの増大とを回避するために、抵抗Ｒ５１の抵抗値を高くする必要がある。
【００１２】
また、抵抗Ｒ５１と容量Ｃａとは、ＲＣ積分回路を構成しており、その時定数は、Ｒ５１×Ｃａである。抵抗Ｒ５１の抵抗値が高いので、上記時定数が大きくなる。この結果、検出回路５１に入力される電圧の波形がなまる（即ち、検出回路５１に入力される電圧が立ち上がるまでに要する時間が長くなる）。よって、検出回路５１を含む電圧検出回路全体としての応答速度が低下する。
【００１３】
（課題２）
上述した課題１を解決するために、抵抗Ｒ５１の抵抗値を小さくして時定数を小さくする場合を考える。この場合、抵抗Ｒ５１に流れる電流と、抵抗Ｒ５１の消費電力とが増加する。これにより、（１）電力効率が低下する。これとともに、（２）抵抗Ｒ５１として、定格消費電力（電力容量）の高い抵抗を用いる必要が生じて、コストが増大する。
【００１４】
図７は、従来のスイッチング電源装置１０２の回路図である。図７のスイッチング電源装置１０２は、特許文献１の図１のスイッチング電源装置であり、図６における検出回路５１を含む電圧検出回路に相当する電圧検出回路１１３を備えている。図６のスイッチング電源装置１０１の電圧検出回路と、図７のスイッチング電源装置１０２の電圧検出回路１１３との間における、構成要素の対応関係の一部を以下に示す。
【００１５】
第１に、図７のスイッチング素子ＳＷ１０２が、図６のスイッチング素子ＳＷ５２に相当する。第２に、図７の抵抗Ｒ１０１が、図６の抵抗Ｒ５１に相当する。第３に、図７の抵抗Ｒ１０２が、図６の抵抗Ｒ５２に相当する。第４に、図７の容量Ｃａが、図６の容量Ｃａに相当する。第５に、図７の検出回路１２１が、図６の検出回路５１に相当する。
【００１６】
電圧検出回路１１３は上記課題１である応答速度の影響を比較的小さくした回路ではあるが、やはり抵抗Ｒ１０１と容量Ｃａで構成される積分回路を撤廃することはできていない。このため、出力電圧が２００Ｖ〜５００Ｖ程度のスイッチング電源装置に適用しようとすると応答速度の影響は無視しきれない。また抵抗Ｒ１０１の抵抗値を小さくしようとすると上記課題２が生じる。
【００１７】
また、検出回路１２１が低耐圧となる代わりにＳＷ１２１を高耐圧とする必要があるという新たな課題もある。
【００１８】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニット、整流回路及びスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の整流スイッチユニットは、上記課題を解決するために、ソース−ドレイン間に流れる電流を整流する第１スイッチング素子と、アノードが上記ソースに接続され、カソードが上記ドレインに接続されるダイオードと、ソースが上記第１スイッチング素子のドレインに接続され、ゲートが上記第１スイッチング素子のソースに接続されたノーマリオンの第２スイッチング素子と、一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源から所定の閾値電圧が入力され、上記一方の入力端子の電圧と上記所定の閾値電圧との比較結果を示す信号を出力する比較部と、上記比較結果を示す信号に応じて、上記第１スイッチング素子のオン及びオフを指示する信号を、上記第１スイッチング素子に出力する制御部と、を備えることを特徴とする。
【００２０】
上記発明によれば、上記第１スイッチング素子のソースと上記第２スイッチング素子のドレインとの間に印加される電圧がゼロから上昇すると、上記第２スイッチング素子のゲート−ソース間電圧には正の電圧が印加される。上記第２スイッチング素子はノーマリオンであるので、スレッショルド電圧は負の値である。つまり印加された正の電圧はこれを超えており、上記第２スイッチング素子は導通する。すると、上記ダイオードが導通して、上記ダイオードに流れる電流がゼロから増加するので、上記ダイオードの両端に発生する、上記ダイオードよる電圧降下がゼロから増加する。その結果、ある時に上記一方の入力端子に入力される電圧の絶対値が、上記所定の閾値電圧の絶対値よりも高くなり、上記比較部から出力される信号の論理が反転する。
【００２１】
論理が反転した上記比較部の出力信号は、上記制御部にて上記第１スイッチング素子をオンするレベルに変換され、上記第１スイッチング素子に入力される。これにより、上記第１スイッチング素子のゲート−ソース間電圧がハイレベルとなるので、上記第１スイッチング素子がオンする。
【００２２】
上記第１スイッチング素子がオンすることにより、上記第１スイッチング素子のソースから上記第２スイッチング素子のドレインに向けてソース電流を流すことが出来る。
【００２３】
次に、上記第１スイッチング素子および第２スイッチング素子がオンして、上記第１スイッチング素子のソースから上記第２スイッチング素子のドレインにかけてソース電流が流れている場合を考える。この場合、上記第１スイッチング素子のオン抵抗に上記ソース電流が流れる。よって上記第１スイッチング素子のソースを正、上記第１スイッチング素子のドレインを負とする電圧であるソース−ドレイン間電圧が発生することとなる。
【００２４】
上記ソース−ドレイン間電圧は、上記ソース電流が大きくなると高くなる。これに対して、上記ソース−ドレイン間電圧は、上記ソース電流が小さくなると低くなる。
【００２５】
上記ソース電流がゼロ近辺まで減少し、上記一方の入力端子に入力される電圧の絶対値が、上記他方の入力端子に入力される上記閾値電圧の絶対値よりも低くなると、上記比較部から出力される信号の論理が反転する。論理が反転した上記比較部の出力信号は、上記制御部にて上記第１スイッチング素子をオフするレベルに変換され、上記第１スイッチング素子に入力される。これにより、上記第１スイッチング素子のゲート−ソース間電圧がローレベルとなるので、上記第１スイッチング素子がオフする。そして上記第１スイッチング素子のドレイン−ソース間電圧が上昇し、上記第２スイッチング素子のゲート−ソース間電圧がスレッショルド電圧（負の値）を下回ると、上記第２スイッチング素子もオフする。上記第１および第２スイッチング素子がオフすることにより、上記ソース電流が阻止（遮断）される。
【００２６】
以上のように、上記整流スイッチユニットでは、上記ソース電流が上記第１スイッチング素子のソースから上記第２スイッチング素子のドレインに向けて流れるタイミングと、上記第１および第２スイッチング素子のオンとが同期する整流である同期整流を行うことが出来る。
【００２７】
より具体的には、上記同期整流では、上記ソース−ドレイン間電圧の絶対値が上記閾値電圧の絶対値を越えれば、上記第１および第２スイッチング素子がオンする。一方、上記ソース−ドレイン間電圧の絶対値が上記閾値電圧の絶対値を下回れば、上記第１および第２スイッチング素子がオフする。
【００２８】
ここで、上記第１のスイッチング素子と上記第２スイッチング素子の接続はカスコード接続になっているため、上記第１スイッチング素子のドレインソース間には上記第２スイッチング素子のスレッショルド電圧オーダーの電圧しか印加されない。つまり、上記一方の入力端子に入力される電圧は、上記第１スイッチング素子のソースと上記第２スイッチング素子のドレインとの間に印加される高電圧よりも遥かに低い。よって、上記比較部として、高耐圧かつ高価なセンサを用いる必要が無くなる。
【００２９】
従って、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニットを提供することが出来る。
【００３０】
また、上記整流スイッチユニットは、従来の整流回路が備えていたＲＣ積分回路を備えていない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題１））が生じない。
【００３１】
即ち、従来の整流回路では、ＲＣ積分回路における電気抵抗の抵抗値を高くすると、時定数が大きくなる結果、電圧波形がなまって応答速度が低下していた。しかし、上記整流回路では、積分によって電圧波形がなまらないので、応答速度の低下は生じない。
【００３２】
さらに、上記整流スイッチユニットは、構成上、上記一方の入力端子に入力される電圧を、抵抗により分圧しない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題２））が生じない。
【００３３】
即ち、従来の整流回路では、（課題１）で問題となった時定数を小さくするために、抵抗の抵抗値を小さくすることにより、当該抵抗の消費電力が増大して、電力効率の低下と、コストの増大とを招いていた。しかし、上記整流スイッチユニットでは、抵抗に電流が流れることによる電力効率の低下、及び、定格消費電力（電力容量）の高い抵抗を用いることによるコストの増大は生じない。
【００３４】
上記整流スイッチユニットでは、アノードが、上記第１スイッチング素子のソースに接続され、カソードが、上記第１スイッチング素子のドレインに接続される定電圧ダイオードをさらに備えてもよい。
【００３５】
これにより、上記第１スイッチング素子のドレイン−ソース間に、過渡的な高電圧が印加されても、上記定電圧ダイオードに電流が流れることにより、上記第１スイッチング素子のドレイン−ソース間の電圧をクランプすることが出来る。従って、上記第１スイッチング素子を過渡的な高電圧から保護することが出来る。
【００３６】
上記整流スイッチユニットでは、直列接続された複数のダイオードで構成されたダイオード列をさらに備え、上記直列接続された複数のダイオードの内、最終端に位置するダイオードのアノードが、上記第１スイッチング素子のドレインに接続され、上記直列接続された複数のダイオードの内、最先端に位置するダイオードのカソードが、上記第１スイッチング素子のソースに接続されてもよい。
【００３７】
これにより、上記第１スイッチング素子のドレイン−ソース間に、過渡的な高電圧が印加されても、上記ダイオード列の全てのダイオードがオンして、上記第１スイッチング素子のドレイン−ソース間の電圧をクランプすることが出来る。従って、上記第１スイッチング素子を過渡的な高電圧から保護することが出来る。
【００３８】
上記整流スイッチユニットでは、上記比較部は、上記他方の入力端子に入力される閾値電圧として第１電圧および上記第１電圧とは異なる第２電圧のいずれかを上記制御部からの指示に応じて選択できるものであり、上記制御部は、上記第１スイッチング素子がオフからオンになるとき、上記比較部に、上記第１電圧の選択を指示する信号を出力し、上記第１スイッチング素子がオンからオフになるとき、上記比較部に、上記第２電圧の選択を指示する信号を出力してもよい。
【００３９】
上記第１スイッチング素子をオンさせる際と、上記第１スイッチング素子をオフさせる際とで、上記所定の閾値電圧の値を、個別に設定することにより、上記第１スイッチング素子のオン及びオフを、より高精度に制御することが出来る。
【００４０】
上記整流スイッチユニットでは、一方の入力端子が上記第１スイッチング素子のドレインに接続された第１および第２の２つの比較部を備え、上記第１の比較部の他方の入力端子には閾値電圧として第１電圧が入力されているものであり、上記第２の比較部の他方の入力端子には閾値電圧として上記第１電圧とは異なる第２電圧が入力されているものであり、上記制御部は、上記第１スイッチング素子がオフからオンになるとき、上記第１の比較部の出力論理反転を適用して上記第１スイッチング素子に信号を出力し、上記第１スイッチング素子がオンからオフになるとき、上記第２の比較部の出力論理反転を適用して、上記第１スイッチング素子に信号を出力してもよい。
【００４１】
上記第１スイッチング素子をオンさせる際と、上記第１スイッチング素子をオフさせる際とで、上記所定の閾値電圧の値を、個別に設定することにより、上記第１スイッチング素子のオン及びオフを、より高精度に制御することが出来る。
【００４２】
上記整流スイッチユニットでは、上記第１スイッチング素子及び上記第２スイッチング素子は、金属・酸化物・半導体電界効果トランジスタである。これにより、各スイッチング素子のソース−ドレイン間に流れる電流を整流することが出来る。
【００４３】
本発明の整流回路は、上記いずれかの整流スイッチユニットを備えているので、従来の整流回路よりもコストパフォーマンスに優れている。
【００４４】
本発明のスイッチング電源装置は、上記整流回路を備えているので、従来のスイッチング電源装置よりもコストパフォーマンスに優れている。
【発明の効果】
【００４５】
本発明の整流スイッチユニットは、以上のように、ソース−ドレイン間に流れる電流を整流する第１スイッチング素子と、アノードが上記ソースに接続され、カソードが上記ドレインに接続されるダイオードと、ソースが上記第１スイッチング素子のドレインに接続され、ゲートが上記第１スイッチング素子のソースに接続されたノーマリオンの第２スイッチング素子と、一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源から所定の閾値電圧が入力され、上記一方の入力端子の電圧と上記所定の閾値電圧との比較結果を示す信号を出力する比較部と、上記比較結果を示す信号に応じて、上記第１スイッチング素子のオン及びオフを指示する信号を、上記第１スイッチング素子に出力する制御部と、を備えるものである。
【００４６】
それゆえ、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニット、整流回路及びスイッチング電源装置を提供するという効果を奏する。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る整流スイッチユニットの構成図である。
【図２】本発明の実施形態に係る整流スイッチユニットにおけるノーマリオフＭＯＳＦＥＴのオンを説明するための図である。
【図３】本発明の実施形態に係る整流スイッチユニットにおけるノーマリオフＭＯＳＦＥＴのオフを説明するための図である。
【図４】直列接続された複数のダイオードで構成されたダイオード列をツェナーダイオードの代わりに用いた、本発明の実施形態に係る整流スイッチユニットの構成図である。
【図５】本発明の実施形態に係る整流回路を適用したスイッチング電源装置の回路図である。
【図６】従来のスイッチング電源装置の回路図である。
【図７】従来の他のスイッチング電源装置の回路図である。
【図８】比較部を２つ備えた本発明の実施形態に係る整流スイッチユニットの構成図である。
【発明を実施するための形態】
【００４８】
本発明の一実施形態について図１〜図５および図８に基づいて説明すれば、以下の通りである。
【００４９】
（スイッチング電源装置１０３および整流回路２０の構成）
図５は、本発明の実施形態に係る整流回路２０を適用したスイッチング電源装置１０３の回路図である。図５のスイッチング電源装置１０３において、トランスの１次側の回路は、従来のスイッチング電源装置と同じ構成である。また、トランスの２次側の整流回路２０には、以下で説明する整流スイッチユニット１が適用されている。
【００５０】
（整流スイッチユニット１の構成）
図１は、本実施形態に係る整流スイッチユニット１の構成図である。整流スイッチユニット１は、センサ２（比較部）、信号処理回路３及びドライバ４を備えている。センサ２は、例えばコンパレータであり、反転入力端子の電圧と非反転入力端子の電圧との比較結果を示す信号を出力する。信号処理回路３及びドライバ４は、制御回路３０（制御部）を構成する。制御回路３０は、上記比較結果を示す信号に応じて、後述するノーマリオフＭＯＳＦＥＴ６のオン（ターンオン）及びオフ（ターンオフ）を指示する信号を、ノーマリオフＭＯＳＦＥＴ６のゲートに出力する。
【００５１】
また、整流スイッチユニット１は、ノーマリオンＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor：金属・酸化物・半導体電界効果トランジスタ）５（第２スイッチング素子）を備えている。
【００５２】
さらに、整流スイッチユニット１は、ＮチャネルのノーマリオフＭＯＳＦＥＴ６（第１スイッチング素子）を備えている。さらに、整流スイッチユニット１は、ツェナーダイオードＤｚ（定電圧ダイオード）を備えている。そして、整流スイッチユニット１は、電圧源５０を備えているが、電圧源５０を備える代わりに、２つの電圧源５１，５２と、そのいずれかを選択するスイッチ７とを備えてもよい。ノーマリオンＭＯＳＦＥＴ５及びノーマリオフＭＯＳＦＥＴ６は、それぞれ、ソース−ドレイン間に流れる電流を整流する。
【００５３】
さらに、整流スイッチユニット１には、入力ノードｉｎと出力ノードｏｕｔとが設けられている。そして、ノーマリオフＭＯＳＦＥＴ６は、ボディダイオードＤｂ（ダイオード）を有している。
【００５４】
図１の整流スイッチユニット１において、入力ノードｉｎと、ノーマリオフＭＯＳＦＥＴ６のソースと、ツェナーダイオードＤｚのアノードと、ボディダイオードＤｂのアノードと、ノーマリオンＭＯＳＦＥＴ５のゲートと、電圧源５０の基準ポイントと、センサ２の基準ポイントは、互いに接続されている。
【００５５】
センサ２の非反転入力端子（＋）は、電圧源５０の入力（または電圧源５１，５２の内、スイッチ７により選択されたいずれかの入力）に接続されている。電圧源５０の入力が接続される場合は、閾値電圧−Ｖｔｈ（所定の閾値電圧）が入力される。電圧源５１の入力が接続される場合は、閾値電圧−Ｖｔｈ１（第１電圧）、電圧源５２の入力が接続される場合は、閾値電圧−Ｖｔｈ２（第２電圧）が入力される。各閾値電圧については、（閾値電圧）の項目にて後述する。
【００５６】
センサ２の反転入力端子（−）には、ノーマリオンＭＯＳＦＥＴ５のソースと、ノーマリオフＭＯＳＦＥＴ６のドレインと、ツェナーダイオードＤｚのカソードと、ボディダイオードＤｂのカソードとに接続されている。
【００５７】
センサ２の出力は、信号処理回路３の入力に接続されている。信号処理回路３の出力は、ドライバ４の入力に接続されている。ドライバ４の出力は、ノーマリオフＭＯＳＦＥＴ６のゲートに接続されている。なお、整流スイッチユニット１が電圧源５１，５２を備えている場合は、信号処理回路３の出力は、スイッチ７の制御入力にも接続されている。
【００５８】
ノーマリオンＭＯＳＦＥＴ５のドレインは、出力ノードｏｕｔに接続されている。
【００５９】
（整流スイッチユニット１の動作）
整流スイッチユニット１の動作を以下に説明する。なお、本実施形態に係る整流スイッチユニット１において、入力ノードｉｎと出力ノードｏｕｔとの間の電圧を、電圧Ｖｄｓと称することとする。
【００６０】
また、入力ノードｉｎと、センサ２の反転入力端子（−）とのとの間の電圧を、電圧Ｖｍと称することとする。電圧Ｖｍとは即ち、ツェナーダイオードＤｚの両端電圧であるとともに、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間電圧である。
【００６１】
さらに、以下の説明は、閾値電圧を切り替える場合の説明であるが、図１に示すように、閾値電圧が−Ｖｔｈで固定であってもよい。
【００６２】
（整流スイッチユニット１のオン）
まず、図２を用いて、整流スイッチユニット１のオンについて説明する。図２は、本実施形態に係る整流スイッチユニット１のオンを説明するための図である。
【００６３】
図２の整流スイッチユニット１において、ノーマリオフＭＯＳＦＥＴ６はオフしている。センサ２の非反転入力端子（＋）に入力される閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオフした後に、閾値電圧−Ｖｔｈ２から閾値電圧−Ｖｔｈ１に切り替えられている。この閾値電圧の切り替えは、信号処理回路３の出力（制御回路３０の出力）からスイッチ７の制御入力に入力される信号に基づいて行われる。
【００６４】
ここで、整流スイッチユニット１の入力ノードｉｎと出力ノードｏｕｔとの間に印加される電圧がゼロから上昇すると、ノーマリオンＭＯＳＦＥＴ５のゲート−ソース間電圧にはスレッショルド電圧（負の値）を超える正の電圧が印加され、ノーマリオンＭＯＳＦＥＴ５は導通する。すると、ボディダイオードＤｂが導通して、ボディダイオードＤｂに流れる電流Ｉｆが増加し始める。これにより、ボディダイオードＤｂの両端に発生する、ボディダイオードＤｂによる電圧降下Ｖｆが徐々に高くなる結果、センサ２の反転入力端子（−）に入力される電圧−Ｖｆが、センサ２の非反転入力端子（＋）に入力される閾値電圧−Ｖｔｈ１よりも低くなる。即ち、−Ｖｆ＜−Ｖｔｈ１（絶対値比較ならばＶｆ＞Ｖｔｈ１）となる。すると、センサ２から出力される信号のレベルが反転する。例えば、この場合はローレベルからハイレベルへ反転するが、反転入力端子と非反転入力端子を入れ替え、ハイレベルからローレベルへ反転してもよい。レベルが反転したセンサ２の出力信号は、制御回路３０によって（即ち、信号処理回路３及びドライバ４によって）適切なレベルに変換されたのち、ノーマリオフＭＯＳＦＥＴ６のゲートに入力される。これにより、ノーマリオフＭＯＳＦＥＴ６のゲート−ソース間電圧Ｖｇｓがハイレベルとなるので、ノーマリオフＭＯＳＦＥＴ６がオンする。
【００６５】
なお、信号処理回路３における信号処理には、センサ２から出力される信号と、他の信号とのＡＮＤ（論理積）やＯＲ（論理和）等が含まれる。しかし、上記信号処理は、必要に応じて省略してもよい。
【００６６】
ノーマリオフＭＯＳＦＥＴ６がオンすることにより、ノーマリオフＭＯＳＦＥＴ６のソース−ドレイン間に電流を流すことが出来る。整流スイッチユニット１では、ノーマリオフＭＯＳＦＥＴ６がオンすることにより、２つのＭＯＦＥＴが同時にオンすることとなる。よって、入力ノードｉｎ→ノーマリオフＭＯＳＦＥＴ６のソース−ドレイン間→ノーマリオンＭＯＳＦＥＴ５のソース−ドレイン間→出力ノードｏｕｔの経路で、電流（後述する図３のソース電流Ｉｓ）が流れる。従って、整流スイッチユニット１では、入力ノードｉｎから入力されて、出力ノードｏｕｔから出力される電流であるソース電流Ｉｓを、ノーマリオンＭＯＳＦＥＴ５とノーマリオフＭＯＳＦＥＴ６とで整流することが出来る。
【００６７】
（整流スイッチユニット１のオフ）
次に、図３を用いて、整流スイッチユニット１のオフについて説明する。図３は、本実施形態に係る整流スイッチユニット１のオフを説明するための図である。
【００６８】
上述したように、整流スイッチユニット１において、ノーマリオンＭＯＳＦＥＴ５とノーマリオフＭＯＳＦＥＴ６とが共にオンすると、ソース電流Ｉｓが流れる。
【００６９】
ここで、ノーマリオフＭＯＳＦＥＴ６がオンして、ノーマリオフＭＯＳＦＥＴ６のソース−ドレイン間にソース電流が流れている場合を考える。この場合、ノーマリオフＭＯＳＦＥＴ６のオン抵抗にソース電流Ｉｓが流れる。よって、ノーマリオフＭＯＳＦＥＴ６のソースを正、ノーマリオフＭＯＳＦＥＴ６のドレインを負とする電圧であるソース−ドレイン間電圧Ｖｓｄが発生することとなる。
【００７０】
ソース−ドレイン間電圧Ｖｓｄは、ソース電流Ｉｓが大きくなると高くなる。これに対して、ソース−ドレイン間電圧Ｖｓｄは、ソース電流Ｉｓが小さくなると低くなる。
【００７１】
図３の整流スイッチユニット１において、ノーマリオフＭＯＳＦＥＴ６はオンしている。センサ２の非反転入力端子（＋）に入力される閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオンした後に、閾値電圧−Ｖｔｈ１から閾値電圧−Ｖｔｈ２に切り替えられている。
この閾値電圧の切り替えは、信号処理回路３の出力（制御回路３０の出力）からスイッチ７の制御入力に入力される信号に基づいて行われる。
【００７２】
ソース電流Ｉｓがゼロ付近まで減少すると、ソース−ドレイン間電圧Ｖｓｄの極性を反転した電圧であって、センサ２の反転入力端子（−）に入力される電圧−Ｖｓｄが、センサ２の非反転入力端子（＋）に入力される閾値電圧−Ｖｔｈ２よりも高くなる。即ち、−Ｖｔｈ２＜−Ｖｓｄ（絶対値比較ならばＶｔｈ２＞Ｖｓｄ）となる。すると、センサ２から出力される信号のレベルが反転する。例えば、この場合はハイレベルからローレベルへ反転するが、反転入力端子と非反転入力端子とを入れ替え、ローレベルからハイレベルへ反転してもよい。レベルが反転したセンサ２の出力信号は、制御回路３０によって（即ち、信号処理回路３及びドライバ４によって）適切なレベルに変換された後、ノーマリオフＭＯＳＦＥＴ６のゲートに入力される。これにより、ノーマリオフＭＯＳＦＥＴ６のゲート−ソース間電圧Ｖｇｓがローレベルとなるので、ノーマリオフＭＯＳＦＥＴ６がオフする。そしてノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間電圧が上昇し、そしてノーマリオンＭＯＳＦＥＴ５のゲート−ソース間電圧がスレッショルド電圧を下回ると、ノーマリオンＭＯＳＦＥＴ５もオフする。ノーマリオフＭＯＳＦＥＴ６とノーマリオンＭＯＳＦＥＴ５とが共にオフすることにより、入力ノードｉｎから出力ノードｏｕｔまで流れていたソース電流Ｉｓが、阻止（遮断）される。
【００７３】
以上のように、整流スイッチユニット１では、ソース電流ＩｓがノーマリオフＭＯＳＦＥＴ６のソースからノーマリオンＭＯＳＦＥＴ５のドレインに向けて流れるタイミングと、ノーマリオフＭＯＳＦＥＴ６およびノーマリオンＭＯＳＦＥＴ５のオンとが同期する整流である同期整流を行うことが出来る。
【００７４】
より具体的には、上記同期整流では、ソース−ドレイン間電圧Ｖｓｄの絶対値が閾値電圧Ｖｔｈ（Ｖｔｈ１）の絶対値を越えれば、ノーマリオフＭＯＳＦＥＴ６およびノーマリオンＭＯＳＦＥＴ５がオンする。一方、ソース−ドレイン間電圧Ｖｓｄの絶対値が閾値電圧Ｖｔｈ（Ｖｔｈ２）の絶対値を下回れば、ノーマリオフＭＯＳＦＥＴ６およびノーマリオンＭＯＳＦＥＴ５がオフする。
【００７５】
ここで、ノーマリオフＭＯＳＦＥＴ６とノーマリオンＭＯＳＦＥＴ５との接続はカスコード接続になっているため、ノーマリオフＭＯＳＦＥＴ６のドレインソース間にはノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧と同オーダーの電圧しか印加されない。つまり反転入力端子に入力される電圧は、入力ノードｉｎと出力ノードｏｕｔとの間にオフ時に印加される高電圧（即ち図２の電圧Ｖｄｓ）よりも遥かに低い。よって、センサ２として、高耐圧かつ高価なセンサを用いる必要が無くなる。
【００７６】
従って、出力電圧が高電圧であっても同期整流を行うことが出来るとともに、コストパフォーマンスに優れている整流スイッチユニット１、整流回路２０及びスイッチング電源装置１０３を提供することが出来る。
【００７７】
また、整流スイッチユニット１は、従来の整流回路が備えていたＲＣ積分回路を備えていない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題１））が生じない。
【００７８】
即ち、従来の整流回路では、ＲＣ積分回路における電気抵抗の抵抗値を高くすると、時定数が大きくなる結果、電圧波形がなまって応答速度が低下していた。しかし、整流スイッチユニット１では、積分によって電圧波形がなまらないので、応答速度の低下は生じない。
【００７９】
さらに、整流スイッチユニット１は、センサ２の反転入力端子（−）に入力される電圧を、抵抗により分圧しない。よって、従来の整流回路において生じていた課題（〔発明が解決しようとする課題〕の（課題２））が生じない。
【００８０】
即ち、従来の整流回路では、（課題１）で問題となった時定数を小さくするために抵抗Ｒ５１の抵抗値を小さくすることにより、抵抗Ｒ５１の消費電力が増大して、電力効率の低下と、コストの増大とを招いていた。しかし、整流スイッチユニット１では、抵抗に電流が流れることによる電力効率の低下、及び、定格消費電力（電力容量）の高い抵抗を用いることによるコストの増大は生じない。
【００８１】
（ダイオード列８）
図１の整流スイッチユニット１では、電圧ＶｍをクランプするためにツェナーダイオードＤｚを用いている。これにより、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間に、過渡的な高電圧が印加されても、ツェナーダイオードＤｚに電流が流れることにより、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間の電圧のピークを抑えることが出来る。従って、ノーマリオフＭＯＳＦＥＴ６を過渡的な高電圧から保護することが出来る。
【００８２】
しかし、本実施形態に係る整流スイッチユニット１において、過渡的な高電圧から保護する構成要素は、ツェナーダイオードＤｚに限定されない。
【００８３】
即ち、図１の整流スイッチユニット１において、ツェナーダイオードＤｚの代わりに、直列接続された複数のダイオードで構成されたダイオード列８（多段直列ダイオード、図４参照）を用いて電圧Ｖｍをクランプしてもよい。この場合、直列接続された複数のダイオードの内、最終端に位置するダイオード８ｅのアノードが、ノーマリオフＭＯＳＦＥＴ６のドレインに接続される。これとともに、直列接続された複数のダイオードの内、最先端に位置するダイオード８ｆのカソードが、ノーマリオフＭＯＳＦＥＴ６のソースに接続される。これにより、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間に、過渡的な高電圧が印加されても、ダイオード列８の全てのダイオードがオンして、ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間の電圧のピークを抑えることが出来る。従って、ノーマリオフＭＯＳＦＥＴ６を過渡的な高電圧から保護することが出来る。
【００８４】
（閾値電圧）
本実施形態に係る整流スイッチユニット１における閾値電圧について、以下に説明する。
【００８５】
まず、整流スイッチユニット１の閾値電圧は、固定の閾値電圧−Ｖｔｈであってもよい。この場合は、整流スイッチユニット１は、電圧源５０を備えればよい。
【００８６】
次に、整流スイッチユニット１の閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオンする際に、上記非反転入力端子に入力される閾値電圧−Ｖｔｈ１でもよい。同様に、整流スイッチユニット１の閾値電圧は、ノーマリオフＭＯＳＦＥＴ６がオフする際に、上記非反転入力端子に入力される閾値電圧−Ｖｔｈ２でもよい。この場合は、整流スイッチユニット１は、２つの電圧源５１，５２と、それらを選択するスイッチ７とを備えればよい。
【００８７】
閾値電圧が２種類（−Ｖｔｈ１及び−Ｖｔｈ２）存在する場合の、整流スイッチユニット１の動作について、以下に説明する。
【００８８】
閾値電圧が２種類存在する整流スイッチユニット１では、制御回路３０は、ノーマリオフＭＯＳＦＥＴ６をオフさせた後に、閾値電圧を、閾値電圧−Ｖｔｈ２から閾値電圧−Ｖｔｈ１へ切り替える信号を、信号処理回路３の出力からスイッチ７の制御入力へ出力する。
【００８９】
同様に、制御回路３０は、ノーマリオフＭＯＳＦＥＴ６をオンさせた後に、閾値電圧を、閾値電圧−Ｖｔｈ１から閾値電圧−Ｖｔｈ２へ切り替える信号を、信号処理回路３の出力からスイッチ７の制御入力へ出力する。
【００９０】
以上のように、整流スイッチユニット１では、電圧源は、閾値電圧−Ｖｔｈ１および閾値電圧−Ｖｔｈ１とは異なる閾値電圧−Ｖｔｈ２を出力するもの、即ち２つの電圧源５１，５２であってもよい。２つの電圧源５１，５２は、外部からの指示に応じて、スイッチ７による選択で閾値電圧−Ｖｔｈ１および閾値電圧−Ｖｔｈ２のいずれかを、閾値電圧−Ｖｔｈとして出力するものである。制御回路３０は、ノーマリオフＭＯＳＦＥＴ６のオフを指示する信号を出力した後、スイッチ７に、閾値電圧−Ｖｔｈ１の出力を指示する信号（即ち電圧源５１を選択する信号）を出力してもよい。同様に、制御回路３０は、ノーマリオフＭＯＳＦＥＴ６のオンを指示する信号を出力した後、スイッチ７に、閾値電圧−Ｖｔｈ２の出力を指示する信号（即ち電圧源５２を選択する信号）を出力してもよい。
【００９１】
ノーマリオフＭＯＳＦＥＴ６をオンさせる際と、ノーマリオフＭＯＳＦＥＴ６をオフさせる際とで、閾値電圧の値を、個別に設定することにより、ノーマリオフＭＯＳＦＥＴ６のオン及びオフを、より高精度に制御することが出来る。
【００９２】
（比較部を２つ備えた整流スイッチユニット１’）
図８は、比較部を２つ備えた本発明の実施形態に係る整流スイッチユニット１’の構成図である。整流スイッチユニット１’では、一方の入力端子がノーマリオフＭＯＳＦＥＴ６のドレインに接続されたセンサ２，２’（第１および第２の比較部）を備えている。センサ２の他方の入力端子には、閾値電圧として、閾値電圧−Ｖｔｈ１が入力されているものであり、センサ２’の他方の入力端子には、閾値電圧として、閾値電圧−Ｖｔｈ１とは異なる閾値電圧−Ｖｔｈ２が入力されている。
【００９３】
制御回路３０は、ノーマリオフＭＯＳＦＥＴ６がオフからオンになるとき、センサ２の出力論理反転を適用して、ノーマリオフＭＯＳＦＥＴ６に信号を出力する。また、ノーマリオフＭＯＳＦＥＴ６がオンからオフになるとき、センサ２’の出力論理反転を適用して、ノーマリオフＭＯＳＦＥＴ６に信号を出力する。
【００９４】
ノーマリオフＭＯＳＦＥＴ６をオンさせる際と、ノーマリオフＭＯＳＦＥＴ６をオフさせる際とで、閾値電圧の値を個別に設定することにより、ノーマリオフＭＯＳＦＥＴ６のオン及びオフを、より高精度に制御することが出来る。
【００９５】
〔適用例〕
上述した整流スイッチユニット１の整流回路およびスイッチング電源装置への適用について、以下に説明する。前述の通り、図５は、本発明の実施形態に係る整流回路２０を適用したスイッチング電源装置１０３の回路図である。トランスの１次側の回路は従来のスイッチング電源装置と同じ構成であり、トランスの２次側の整流回路２０には、以上で説明した整流スイッチユニット１が適用されている。
【００９６】
図５のスイッチング電源１０３において、トランス２次側巻線の一端と、整流器スイッチユニット１の出力ノードｏｕｔとが接続されている。また、出力キャパシタの正側端子と、トランス２次側巻線の他端とが接続されている。さらに、出力キャパシタの負側端子と、整流スイッチユニット１の入力ノードｉｎとが接続されている。
【００９７】
出力キャパシタの両端電圧が出力電圧Ｖｏである。
【００９８】
トランス２次側巻線の両端電圧が両端電圧Ｖｔｒである。両端電圧Ｖｔｒはトランス２次側巻線の他端を基準とする向きを正と置く。
【００９９】
両端電圧Ｖｔｒが正の場合、整流スイッチユニット１における電圧Ｖｄｓは、出力電圧Ｖｏと両端電圧Ｖｔｒとの和の電圧になる。
【０１００】
また、両端電圧Ｖｔｒは、出力電圧Ｖｏに略等しい電圧である。
【０１０１】
よって、出力電圧Ｖｏが、２４Ｖ程度の低電圧であった場合は、整流スイッチユニット１の電圧Ｖｄｓは、５０Ｖ程度となる。
【０１０２】
これに対して、出力電圧Ｖｏが、２５０Ｖ程度の高電圧であった場合は、整流スイッチユニット１の電圧Ｖｄｓは、５００Ｖ程度となる。
【０１０３】
ここで、図１の整流スイッチユニット１に戻る。
【０１０４】
入力ノードｉｎと、センサ２の反転入力端子（−）とのとの間の電圧である電圧Ｖｍは、過渡状態を含めても、上限は１０Ｖ程度（ノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧と同オーダー）である。何故ならば、ノーマリオフＭＯＳＦＥＴ６とノーマリオンＭＯＳＦＥＴ５とがカスコード接続されているためである。
【０１０５】
ノーマリオフＭＯＳＦＥＴ６がオフすると、そのドレイン−ソース間電圧が上昇する。ノーマリオフＭＯＳＦＥＴ６のドレイン−ソース間電圧は、ノーマリオンＭＯＳＦＥＴ５のゲート−ソース間電圧を反転した電圧（ソース−ゲート間電圧）である。従って、この電圧の大きさ（絶対値）がノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧にまで達した瞬間、ノーマリオンＭＯＳＦＥＴ５もオフする。この結果、出力電圧Ｖｏが２５０Ｖ程度の高電圧であっても、電圧Ｖｍの上限は、ノーマリオンＭＯＳＦＥＴ５のスレッショルド電圧と同オーダーである１０Ｖ程度となる。
【０１０６】
ノーマリオフＭＯＳＦＥＴ６を保護するためのダイオードであって、定電圧ダイオードであるツェナーダイオードＤｚの定電圧Ｖｚは、１０Ｖ程度である。ノーマリオフＭＯＳＦＥＴ６の耐圧は、４０Ｖ〜５０Ｖである。
【０１０７】
以上のように、本実施形態に係る整流スイッチユニット１は、出力電圧が高電圧であるスイッチング電源装置１０３に適用する場合でも、センサ２の耐圧を高くする必要は無い。よって、従来のスイッチング電源装置よりもコストパフォーマンスに優れたスイッチング電源装置を提供することが出来る。
【０１０８】
なお、本実施形態に係る整流スイッチユニット１が適用されるスイッチング電源装置が、スイッチング電源装置１０３に限定されないことは、言うまでも無い。本実施形態に係る整流スイッチユニット１は、出力電圧が高電圧であるとともに、同期整流が求められるスイッチング電源装置（ＤＣＤＣ変換装置のみでなくインバータも含む）に適用することが出来る。
【０１０９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１０】
本発明の整流スイッチユニットは、スイッチング電源装置に適用することが出来る。特に、出力電圧が２５０Ｖ程度の高電圧であり、同期整流が行われるスイッチング電源装置に好適に用いることが出来る。
【符号の説明】
【０１１１】
２０ 整流回路
１，１’ 整流スイッチユニット
２ センサ（比較部、第１の比較部）
２’ センサ（第２の比較部）
３ 信号処理回路
４ ドライバ
５ ノーマリオンＭＯＳＦＥＴ（第２スイッチング素子）
６ ノーマリオフＭＯＳＦＥＴ（第１スイッチング素子）
７ スイッチ
８ ダイオード列
８ｅ 最終端に位置するダイオード
８ｆ 最先端に位置するダイオード
３０ 制御回路（制御部）
５０〜５２ 電圧源
１０３ スイッチング電源装置
Ｄｂ ボディダイオード（ダイオード）
Ｄｚ ツェナーダイオード（定電圧ダイオード）
Ｉｆ 電流
Ｉｓ ソース電流
Ｖｄｓ 電圧
Ｖｆ 電圧降下
Ｖｇｓ ゲート−ソース間電圧
Ｖｍ 電圧
Ｖｏ 出力電圧
Ｖｓｄ ソース−ドレイン間電圧
Ｖｔｒ 両端電圧
Ｖｚ 定電圧
ｉｎ 入力ノード
ｏｕｔ 出力ノード
−Ｖｆ 電圧
−Ｖｓｄ 電圧
−Ｖｔｈ 閾値電圧（所定の電圧）
−Ｖｔｈ１ 閾値電圧（第１電圧）
−Ｖｔｈ２ 閾値電圧（第２電圧）
【特許請求の範囲】
【請求項１】
ソース−ドレイン間に流れる電流を整流する第１スイッチング素子と、
アノードが上記ソースに接続され、カソードが上記ドレインに接続されるダイオードと、
ソースが上記第１スイッチング素子のドレインに接続され、ゲートが上記第１スイッチング素子のソースに接続されたノーマリオンの第２スイッチング素子と、
一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源から所定の閾値電圧が入力され、上記一方の入力端子の電圧と上記所定の閾値電圧との比較結果を示す信号を出力する比較部と、
上記比較結果を示す信号に応じて、上記第１スイッチング素子のオン及びオフを指示する信号を、上記第１スイッチング素子に出力する制御部と、を備えることを特徴とする整流スイッチユニット。
【請求項２】
アノードが、上記第１スイッチング素子のソースに接続され、カソードが、上記第１スイッチング素子のドレインに接続される定電圧ダイオードをさらに備えることを特徴とする請求項１に記載の整流スイッチユニット。
【請求項３】
直列接続された複数のダイオードで構成されたダイオード列をさらに備え、
上記直列接続された複数のダイオードの内、最終端に位置するダイオードのアノードが、上記第１スイッチング素子のドレインに接続され、
上記直列接続された複数のダイオードの内、最先端に位置するダイオードのカソードが、上記第１スイッチング素子のソースに接続されることを特徴とする請求項１に記載の整流スイッチユニット。
【請求項４】
上記比較部は、上記他方の入力端子に入力される閾値電圧として第１電圧および上記第１電圧とは異なる第２電圧のいずれかを上記制御部からの指示に応じて選択できるものであり、
上記制御部は、
上記第１スイッチング素子がオフからオンになるとき、上記比較部に、上記第１電圧の選択を指示する信号を出力し、
上記第１スイッチング素子がオンからオフになるとき、上記比較部に、上記第２電圧の選択を指示する信号を出力することを特徴とする請求項１〜３のいずれか１項に記載の整流スイッチユニット。
【請求項５】
一方の入力端子が上記第１スイッチング素子のドレインに接続された第１および第２の２つの比較部を備え、
上記第１の比較部の他方の入力端子には閾値電圧として第１電圧が入力されているものであり、
上記第２の比較部の他方の入力端子には閾値電圧として上記第１電圧とは異なる第２電圧が入力されているものであり、
上記制御部は、上記第１スイッチング素子がオフからオンになるとき、上記第１の比較部の出力論理反転を適用して上記第１スイッチング素子に信号を出力し、上記第１スイッチング素子がオンからオフになるとき、上記第２の比較部の出力論理反転を適用して、上記第１スイッチング素子に信号を出力することを特徴とする請求項１〜３のいずれか１項に記載の整流スイッチユニット。
【請求項６】
上記第１スイッチング素子及び上記第２スイッチング素子は、金属・酸化物・半導体電界効果トランジスタであることを特徴とする請求項１〜５のいずれか１項に記載の整流スイッチユニット。
【請求項７】
請求項１〜６のいずれか１項に記載の整流スイッチユニットを備えることを特徴とする整流回路。
【請求項８】
請求項７に記載の整流回路を備えることを特徴とするスイッチング電源装置。
【請求項１】
ソース−ドレイン間に流れる電流を整流する第１スイッチング素子と、
アノードが上記ソースに接続され、カソードが上記ドレインに接続されるダイオードと、
ソースが上記第１スイッチング素子のドレインに接続され、ゲートが上記第１スイッチング素子のソースに接続されたノーマリオンの第２スイッチング素子と、
一方の入力端子が上記ドレインに接続され、他方の入力端子に、電圧源から所定の閾値電圧が入力され、上記一方の入力端子の電圧と上記所定の閾値電圧との比較結果を示す信号を出力する比較部と、
上記比較結果を示す信号に応じて、上記第１スイッチング素子のオン及びオフを指示する信号を、上記第１スイッチング素子に出力する制御部と、を備えることを特徴とする整流スイッチユニット。
【請求項２】
アノードが、上記第１スイッチング素子のソースに接続され、カソードが、上記第１スイッチング素子のドレインに接続される定電圧ダイオードをさらに備えることを特徴とする請求項１に記載の整流スイッチユニット。
【請求項３】
直列接続された複数のダイオードで構成されたダイオード列をさらに備え、
上記直列接続された複数のダイオードの内、最終端に位置するダイオードのアノードが、上記第１スイッチング素子のドレインに接続され、
上記直列接続された複数のダイオードの内、最先端に位置するダイオードのカソードが、上記第１スイッチング素子のソースに接続されることを特徴とする請求項１に記載の整流スイッチユニット。
【請求項４】
上記比較部は、上記他方の入力端子に入力される閾値電圧として第１電圧および上記第１電圧とは異なる第２電圧のいずれかを上記制御部からの指示に応じて選択できるものであり、
上記制御部は、
上記第１スイッチング素子がオフからオンになるとき、上記比較部に、上記第１電圧の選択を指示する信号を出力し、
上記第１スイッチング素子がオンからオフになるとき、上記比較部に、上記第２電圧の選択を指示する信号を出力することを特徴とする請求項１〜３のいずれか１項に記載の整流スイッチユニット。
【請求項５】
一方の入力端子が上記第１スイッチング素子のドレインに接続された第１および第２の２つの比較部を備え、
上記第１の比較部の他方の入力端子には閾値電圧として第１電圧が入力されているものであり、
上記第２の比較部の他方の入力端子には閾値電圧として上記第１電圧とは異なる第２電圧が入力されているものであり、
上記制御部は、上記第１スイッチング素子がオフからオンになるとき、上記第１の比較部の出力論理反転を適用して上記第１スイッチング素子に信号を出力し、上記第１スイッチング素子がオンからオフになるとき、上記第２の比較部の出力論理反転を適用して、上記第１スイッチング素子に信号を出力することを特徴とする請求項１〜３のいずれか１項に記載の整流スイッチユニット。
【請求項６】
上記第１スイッチング素子及び上記第２スイッチング素子は、金属・酸化物・半導体電界効果トランジスタであることを特徴とする請求項１〜５のいずれか１項に記載の整流スイッチユニット。
【請求項７】
請求項１〜６のいずれか１項に記載の整流スイッチユニットを備えることを特徴とする整流回路。
【請求項８】
請求項７に記載の整流回路を備えることを特徴とするスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２０５３５６（Ｐ２０１２−２０５３５６Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６６１３５（Ｐ２０１１−６６１３５）
【出願日】平成２３年３月２４日（２０１１．３．２４）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２４日（２０１１．３．２４）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]