検証方法及び検証装置
【課題】ＯＰＣ後のマスクパターンに対する、高精度で短ＴＡＴ化が可能な検証方法を提供する。
【解決手段】ＯＰＣ後のマスクパターン２０から検出される欠陥部２１を含む検証領域２２に対して、リソグラフィシミュレーション部１１によりシミュレーションを行い、ウエハ上におけるＣｏｎｔｏｕｒ図形２３を生成し、ニューラルネットワーク処理部１２により、予め、ＯＰＣで生じる欠陥の属性を学習させた第１のニューラルネットワークに、欠陥部２１を合成した検証領域２２の設計データ２４を入力して欠陥の属性を判定し、ニューラルネットワーク処理部１３により、予め、Ｃｏｎｔｏｕｒ図形２３と欠陥の属性の組み合わせの合否を学習させた第２のニューラルネットワークに、今回生成されたＣｏｎｔｏｕｒ図形２３及び、判定された欠陥の属性を入力して合否判定を行う。
【解決手段】ＯＰＣ後のマスクパターン２０から検出される欠陥部２１を含む検証領域２２に対して、リソグラフィシミュレーション部１１によりシミュレーションを行い、ウエハ上におけるＣｏｎｔｏｕｒ図形２３を生成し、ニューラルネットワーク処理部１２により、予め、ＯＰＣで生じる欠陥の属性を学習させた第１のニューラルネットワークに、欠陥部２１を合成した検証領域２２の設計データ２４を入力して欠陥の属性を判定し、ニューラルネットワーク処理部１３により、予め、Ｃｏｎｔｏｕｒ図形２３と欠陥の属性の組み合わせの合否を学習させた第２のニューラルネットワークに、今回生成されたＣｏｎｔｏｕｒ図形２３及び、判定された欠陥の属性を入力して合否判定を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は検証方法及び検証装置に関し、特に半導体製造工程において生成するマスクパターンを検証する検証方法及び検証装置に関する。
【背景技術】
【０００２】
近年の高精度なＬＳＩ（Large Scale Integrated circuit）には、高精度なパターン形成技術が必要不可欠であり、マスクパターンの形成においては光近接効果補正（ＯＰＣ（Optical Proximity Correction））が適用されている。ＯＰＣは高集積／高密度となっている現在のテクノロジにおいては、処理が複雑化し、且つ、長ＴＡＴ（Turn Around Time）化が進む傾向にあり、高精度な検証とともに短ＴＡＴ化が重要となっている。
【０００３】
従来、マスクデータ処理工程で実施しているＯＰＣの図形保証は、ＯＰＣ前の図形と、ＯＰＣ後の図形を比較した移動量の検証と、ＯＰＣ後の図形に対し、線幅、間隔、突起、ノッチの検証を実施して欠陥箇所を検出していた。
【０００４】
ＯＰＣ後の欠陥を検出する技術としては、ニューラルネットワークに、予めＯＰＣが正常な場合と、異常な場合のマスクパターンの違いを学習させておき、補正後のマスクパターンから異常補正部分を検出するものなどがあった（たとえば、特許文献１参照）。
【０００５】
さらに、高精度に検証を行うために、ＯＰＣ後のマスクパターンで検出された欠陥箇所に対して、シミュレーションにより、ウエハ上に転写した際に生成される予想転写図形（以下Ｃｏｎｔｏｕｒ図形と称す）を生成する。さらに、プロセス工程を把握したエンジニアが、Ｃｏｎｔｏｕｒ図形を検証して、ウエハ上でのパターンの消失、断線またはショートの可能性を確認して合否判定を行っていた。
【特許文献１】特開平８−１６０５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来、ウエハプロセス上での条件のばらつき（Ｄｏｓｅやプロセスウィンドウなど）を変更してシミュレーションを行い、複数のＣｏｎｔｏｕｒ図形を作成して変化量を調べ、合否判定を行っており、作業工数も多く長ＴＡＴ化につながるという問題があった。
【０００７】
また、同じ種類の欠陥においても周辺の図形との関係により合否が異なってくることがあり、エンジニアのスキルの違いにより合否判定結果が異なってしまうという問題もあった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、高精度で短ＴＡＴ化が可能な検証方法及び検証装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、ＯＰＣ後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上におけるＣｏｎｔｏｕｒ図形を生成する工程と、予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、予め前記Ｃｏｎｔｏｕｒ図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記Ｃｏｎｔｏｕｒ図形及び、判定された前記属性に基づいて合否判定する工程と、を有することを特徴とする検証方法を提案する。
【００１０】
上記の方法によれば、第２のニューラルネットワーク処理部は、第１のニューラルネットワーク処理部で判定された欠陥の属性と、リソグラフィシミュレーション部で生成されたＣｏｎｔｏｕｒ図形に基づいて合否判定を行う。
【００１１】
また、ＯＰＣ後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上におけるＣｏｎｔｏｕｒ図形を生成する工程と、予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、排他的論理和演算部が、前記Ｃｏｎｔｏｕｒ図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する工程と、予め前記差分図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記差分図形及び、判定された前記属性に基づいて合否判定する工程と、を有することを特徴とする検証方法を提案する。
【００１２】
上記の方法によれば、第２のニューラルネットワーク処理部は、排他的論理和演算部で生成されたＣｏｎｔｏｕｒ図形と検証領域における設計データとの排他的論理和演算部により生成された差分図形と、第１のニューラルネットワーク処理部で判定された欠陥の属性に基づいて合否判定を行う。
【発明の効果】
【００１３】
本発明では、欠陥の属性を第１のニューラルネットワーク処理部で判定した後、Ｃｏｎｔｏｕｒ図形と、判定した欠陥の属性に基づいて、第２のニューラルネットワーク処理部が合否判定するので、高精度に、ＯＰＣ後のマスクパターンの合否判定を行うことができる。また、従来、エンジニアによって行われていた合否判定を、ニューラルネットワークを用いて行うことができるため、エンジニアのスキルによらず、一定の品質を保証することができるとともに、短ＴＡＴ化が期待できる。
【００１４】
また、第２のニューラルネットワーク処理部が、Ｃｏｎｔｏｕｒ図形の代わりに、設計データとＣｏｎｔｏｕｒ図形との差分図形に基づいて合否判定をするようにしても同様の効果が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の検証装置の概略の構成を示す図である。
第１の実施の形態の検証装置１０は、リソグラフィシミュレーション部１１と２つのニューラルネットワーク処理部１２，１３を有している。
【００１６】
リソグラフィシミュレーション部１１は、ＯＰＣ処理後のマスクパターン２０において、検出される欠陥部（以下欠陥図形という）２１を含む検証領域（以下Ｃｏｎｔｏｕｒ発生領域という）２２に対して、シミュレーションを行い、マスクパターン２０を用いたときに、ウエハ上に転写されるＣｏｎｔｏｕｒ図形２３を生成する。
【００１７】
なお、欠陥図形２１は、ＯＰＣ処理前のマスクパターンと、ＯＰＣ処理後のマスクパターン２０とのＸＯＲ（排他的論理和）演算により検出でき、ＯＰＣ処理による過剰補正などに起因して発生するものである。図１の例では、線幅エラーが生じた場合について示している。
【００１８】
Ｃｏｎｔｏｕｒ発生領域２２は、検出された欠陥図形２１の周囲を拡大して、検証領域として指定したものである。これは、チップ全体に対してシミュレーションを行うと、処理時間が膨大なものとなるためである。
【００１９】
ニューラルネットワーク処理部１２は、予め、ＯＰＣで生じる欠陥の属性を学習しており、Ｃｏｎｔｏｕｒ発生領域２２の設計データ（以下ターゲットパターンという）２４を取得し、欠陥図形２１がどのような属性の欠陥かを判定する。欠陥の属性には、図１のようなマスクパターン２０のライン部での欠陥の他に、ライン端での欠陥またはコーナ部での欠陥がある。
【００２０】
図２は、欠陥の属性を判定するニューラルネットワークの例を示す図である。
ニューラルネットワーク処理部１２で構築されるニューラルネットワーク３０は、図のようなユニットＡ０，Ａ１，…，Ａｎ，Ｂ０，Ｂ１，…，Ｂｎ，Ｃ０，Ｃ１，…，Ｃｎ，Ｄ０，Ｄ１，Ｄ２と結合荷重（重み値）ｗからなる。なお、ここでは、中間層は２層としているが、３層以上としてもよい。
【００２１】
各ユニットでは前層のユニットの信号と重み値ｗをもとに演算が行われる。たとえば、ユニットＢ０の信号ｂ０は、ユニットＡ０，Ａ１，Ａ２の信号をａ０，ａ１，ａ２、重み値をｗ０，ｗ１，ｗ２とすると、ｂ０＝ａ０×ｗ０＋ａ１×ｗ１＋ａ２×ｗ２、と表せる。
【００２２】
ニューラルネットワーク３０は、予めＯＰＣで生じる欠陥の属性を学習している。たとえば、ライン部での欠陥の場合はユニットＤ０から、ライン端での欠陥の場合はユニットＤ１から、コーナ部での欠陥の場合はユニットＤ２から、“１”に近い値が出力されるように、重み値ｗが調整されている。
【００２３】
ニューラルネットワーク３０の学習は、始めに所定の値を重み値ｗとして設定し、欠陥の属性がわかっている図形をユニットＡ０〜Ａｎから入力して、そのときのユニットＤ０，Ｄ１，Ｄ２からの出力信号が、正解値（欠陥の属性）を与える教師信号と同一になるように、重み値ｗを調整することで行われる。たとえば、ライン部の欠陥である図形を入力した際に、ユニットＤ０，Ｄ１，Ｄ２からそれぞれ“０．５”が出力された際、教師信号としてユニットＤ０に“１”，ユニットＤ１に“０”、ユニットＤ２に“０”を与え、重み値ｗを調整する。この調整は、出力信号と正解値との誤差が一定の閾値以下になるまで繰り返し行われる。
【００２４】
なお、ニューラルネットワーク３０には、ビットマップ化されたデータをドットごとに入力する。たとえば、入力ドットが黒であれば“１”を入力し、白であれば“０”、ドットの半分が黒の場合には“０．５”を入力する。
【００２５】
一方、ニューラルネットワーク処理部１３は、予め、Ｃｏｎｔｏｕｒ図形と欠陥の属性の組み合わせの合否を学習しており、Ｃｏｎｔｏｕｒ図形２３及び、ニューラルネットワーク処理部１２で判定された欠陥の属性に基づいて合否判定を行う。
【００２６】
図３は、合否判定を行うニューラルネットワークの例を示す図である。
ニューラルネットワーク処理部１３で構築されるニューラルネットワーク４０は、図のようなユニットＥ０，Ｅ１，…，Ｅｍ，Ｆ０，Ｆ１，…，Ｆｍ，Ｇ０，Ｇ１，…，Ｇｍ，Ｈ０と重み値ｗからなる。中間層は２層としているが、３層以上としてもよい。ニューラルネットワーク４０は、予めＣｏｎｔｏｕｒ図形と欠陥の属性の組み合わせの合否を学習している。学習の際には、合格または不合格である欠陥の属性とＣｏｎｔｏｕｒ図形との組み合わせを何種類もユニットＥ０〜Ｅｍから入力して、答え（合否）をユニットＨ０から教師信号として繰り返し与えることで行われる。
【００２７】
図４は、不合格のＣｏｎｔｏｕｒ図形の例である。
黒部分がＣｏｎｔｏｕｒ図形２３を示しており、ターゲットパターン２４とともに図示している。このようなＣｏｎｔｏｕｒ図形２３の場合、たとえばライン端４１で、ターゲットパターン２４との間に大きな差が生じている。このとき、隣接するパターンとの距離が短くなり、ショートの恐れがあるため不合格のＣｏｎｔｏｕｒ図形２３とする。
【００２８】
なお、欠陥の属性は、図３のニューラルネットワーク４０のユニットＥ０，Ｅ１，Ｅ２から入力される。たとえば、ライン端での欠陥の場合は、ユニットＥ１に“１”が入力され、ユニットＥ０，Ｅ２は“０”が入力される。Ｃｏｎｔｏｕｒ図形２３は、ビットマップ化され、ドットごとにユニットＥ３〜Ｅｍに入力される。
【００２９】
以下、第１の実施の形態の検証装置１０による検証方法を説明する。
リソグラフィシミュレーション部１１は、図１のようなＣｏｎｔｏｕｒ発生領域２２に対して、リソグラフィシミュレーションを行う。この際、Ｄｏｓｅやプロセスウィンドウなど、露光時の製造条件を入力して、シミュレーションを行い、ウエハ上に転写されるＣｏｎｔｏｕｒ図形２３を生成する。
【００３０】
一方、ニューラルネットワーク処理部１２は、図２で示したようなニューラルネットワーク３０に対して、ターゲットパターン２４と、欠陥図形２１を、ビットマップ化してドットごとに入力して、欠陥の属性を判定する。たとえば、図１のような欠陥図形２１の場合、ライン部の欠陥としてユニットＤ０から“１”が出力される。
【００３１】
次に、ニューラルネットワーク処理部１３は、リソグラフィシミュレーション部１１で生成されたＣｏｎｔｏｕｒ図形２３と、ニューラルネットワーク処理部１２で判定された欠陥の属性を、図３で示したようなニューラルネットワーク４０に入力する。そして、Ｃｏｎｔｏｕｒ図形２３の合否を判定する。
【００３２】
このように、第１の実施の形態の検証装置１０では、欠陥の属性をニューラルネットワーク処理部１２で判定した後、Ｃｏｎｔｏｕｒ図形２３と、判定した欠陥の属性に基づいてニューラルネットワーク処理部１３が合否判定するので、高精度に、ＯＰＣ後のマスクパターンの合否判定を行うことができる。また、従来、エンジニアによって行われていた合否判定を、ニューラルネットワーク処理部１３を用いて行うことができるため、エンジニアのスキルによらず、一定の品質を保証することができるとともに、短ＴＡＴ化が期待できる。
【００３３】
次に、第２の実施の形態の検証装置を説明する。
図５は、第２の実施の形態の検証装置の概略の構成を示す図である。
第１の実施の形態の検証装置１０と同一の構成要素については同一符号としている。
【００３４】
なお、ここでは、図１に示したリソグラフィシミュレーション部１１は図示を省略している。
第２の実施の形態の検証装置５０は、第１の実施の形態の検証装置１０と異なり、ＸＯＲ演算部５１を有している。
【００３５】
ＸＯＲ演算部５１は、リソグラフィシミュレーション部１１で生成されたＣｏｎｔｏｕｒ図形２３と、Ｃｏｎｔｏｕｒ発生領域２２におけるターゲットパターン２４とを入力し、ＸＯＲ演算を行い、差分図形を生成し、ニューラルネットワーク処理部１３に入力する。つまり、第１の実施の形態の検証装置１０では、Ｃｏｎｔｏｕｒ図形２３をそのままニューラルネットワーク処理部１３に入力していたが、第２の実施の形態の検証装置５０では、Ｃｏｎｔｏｕｒ図形２３の代わりに差分図形を入力する。
【００３６】
図６は、差分図形の例を示す図である。
ここでは、ライン端におけるターゲットパターン２４ａと、Ｃｏｎｔｏｕｒ図形２３ａとのＸＯＲ演算の結果を示している。ＯＰＣ補正後のマスクパターンをもとにリソグラフィシミュレーション部１１で生成されたＣｏｎｔｏｕｒ図形２３ａは、ターゲットパターン２４ａとは異なってくる。そのため、ＸＯＲ演算を行うことで、図のような差分図形５２を得ることができる。
【００３７】
図７は、差分図形をニューラルネットワークに入力する様子を示す図である。
ＸＯＲ演算で得られた差分図形５２ａを含む、Ｃｏｎｔｏｕｒ発生領域をビットマップ化して、ドットごとにニューラルネットワーク６０に入力する。なお、第２の実施の形態検証装置５０において、ニューラルネットワーク処理部１３で構築されるニューラルネットワーク６０は、予め、差分図形と欠陥の属性の組み合わせの合否を学習している。
【００３８】
ニューラルネットワーク６０に、欠陥の属性と、ＸＯＲ演算部５１で生成された差分図形とが入力されると、合否判定結果が出力される。
このように、Ｃｏｎｔｏｕｒ図形をニューラルネットワーク６０に入力する代わりに、差分図形を入力しても、高精度にＯＰＣ後のマスクパターンの合否判定を行うことができるとともに、短ＴＡＴ化が期待できる。
【００３９】
なお、第１または第２の実施の形態の検証装置１０，５０において、合否判定を行うニューラルネットワーク４０，６０に、さらに、製造条件（プロセスレシピ）を学習させるようにしてもよい。これは、同一のＣｏｎｔｏｕｒ図形でも、製造ラインによって、判定結果を変える必要があるからである。
【００４０】
製造条件のパラメータとしては、露光条件、露光機情報、エッチング条件などがある。これらをニューラルネットワーク４０，６０への入力データとする。
そして、合否判定時には、前述した属性情報と、Ｃｏｎｔｏｕｒ図形または差分図形とともに、製造条件をニューラルネットワーク４０，６０に入力することで、複数の製造ラインに応じた合否判定結果を得ることができる。
【００４１】
ところで、前述した、図１，図５の検証装置１０，５０は、以下のようなハードウェア構成にて実現可能である。
図８は、検証装置のハードウェア構成例を示す図である。
【００４２】
検証装置１０，５０は、コンピュータ７０で実現される。
コンピュータ７０は、ＣＰＵ（Central Processing Unit）７１、ＲＯＭ（Read Only Memory）７２、ＲＡＭ（Random Access Memory）７３、ＨＤＤ（Hard Disk Drive）７４、グラフィック処理部７５、入力Ｉ／Ｆ（Interface）７６などによって構成され、これらはバス７７を介して相互に接続されている。
【００４３】
ここで、ＣＰＵ７１は、ＲＯＭ７２や、ＨＤＤ７４に格納されているプログラムや、各種データに応じて各部を制御し、図１，図５に示した検証装置１０，５０のリソグラフィシミュレーション部１１、ニューラルネットワーク処理部１２，１３、ＸＯＲ演算部５１の機能を行う。
【００４４】
ＲＯＭ７２は、ＣＰＵ７１が実行する基本的なプログラムやデータを格納している。
ＲＡＭ７３は、ＣＰＵ７１が実行途中のプログラムや、演算途中のデータを格納している。たとえば、ニューラルネットワークの演算の際の重み値などを格納する。また、検証中の欠陥図形や、Ｃｏｎｔｏｕｒ図形などを格納する。
【００４５】
ＨＤＤ７４は、ＣＰＵ７１が実行するＯＳ（Operation System）や、各種アプリケーションプログラムの他、設計データ、ＯＰＣ後のマスクパターンや製造条件など各種データを格納する。
【００４６】
グラフィック処理部７５には、表示装置としてたとえば、ディスプレイ７５ａが接続されており、ＣＰＵ７１からの描画命令に従って、ディスプレイ７５ａ上に、Ｃｏｎｔｏｕｒ図形の合否判定結果などを表示する。
【００４７】
入力Ｉ／Ｆ７６には、マウス７６ａやキーボード７６ｂなどの入力装置が接続されており、ユーザにより入力された情報を受信し、バス７７を介してＣＰＵ７１に伝送する。
以上、高精度、且つ短ＴＡＴの検証を可能とする検証装置及び検証方法について説明してきたが、精度を優先しない場合には、Ｃｏｎｔｏｕｒ図形またはＸＯＲ演算により生成した差分図形の合否を学習させたニューラルネットワークに、Ｃｏｎｔｏｕｒ図形のみまたは差分図形のみを入力して、合否判定を行うようにしてもよい。これにより、ＴＡＴを短くすることができる。
【００４８】
（付記１） 光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記予想転写図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【００４９】
（付記２） 光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
排他的論理和演算部が、前記予想転写図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する工程と、
予め前記差分図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記差分図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【００５０】
（付記３） 前記合否判定する工程は、前記第２のニューラルネットワーク処理部が、予め製造条件による合否を学習し、前記属性、前記予想転写図形または前記差分図形とともに製造ラインにおける前記製造条件を取得することで前記合否判定を行うことを特徴とする付記１または２記載の検証方法。
【００５１】
（付記４） 前記属性は、前記マスクパターンのライン部の欠陥、ライン端での欠陥またはコーナ部での欠陥であることを特徴とする付記１乃至３記載の検証方法。
（付記５） 光近接効果補正後のマスクパターンの検証領域に対してシミュレーションを行い、ウエハ上における予想転写図形を生成するリソグラフィシミュレーション部と、
予め欠陥の属性を学習し、前記検証領域の設計データに基づいて前記属性を判定する第１のニューラルネットワーク処理部と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習し、前記予想転写図形及び、判定された前記属性に基づいて合否判定を行う第２のニューラルネットワーク処理部と、
を有することを特徴とする検証装置。
【００５２】
（付記６） 光近接効果補正後のマスクパターンの検証領域に対してシミュレーションを行い、ウエハ上における予想転写図形を生成するリソグラフィシミュレーション部と、
予め欠陥の属性を学習し、前記検証領域の設計データに基づいて前記属性を判定する第１のニューラルネットワーク処理部と、
前記予想転写図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する排他的論理和演算部と、
予め前記差分図形と前記属性の組み合わせの合否を学習し、前記差分図形及び、判定された前記属性に基づいて合否判定する第２のニューラルネットワーク処理部と、
を有することを特徴とする検証装置。
【図面の簡単な説明】
【００５３】
【図１】第１の実施の形態の検証装置の概略の構成を示す図である。
【図２】欠陥の属性を判定するニューラルネットワークの例を示す図である。
【図３】合否判定を行うニューラルネットワークの例を示す図である。
【図４】不合格のＣｏｎｔｏｕｒ図形の例である。
【図５】第２の実施の形態の検証装置の概略の構成を示す図である。
【図６】差分図形の例を示す図である。
【図７】差分図形をニューラルネットワークに入力する様子を示す図である。
【図８】検証装置のハードウェア構成例を示す図である。
【符号の説明】
【００５４】
１０ 検証装置
１１ リソグラフィシミュレーション部
１２，１３ ニューラルネットワーク処理部
２０ マスクパターン
２１ 欠陥部（欠陥図形）
２２ 検証領域（Ｃｏｎｔｏｕｒ発生領域）
２３ 予想転写図形（Ｃｏｎｔｏｕｒ図形）
２４ 設計データ（ターゲットパターン）
【技術分野】
【０００１】
本発明は検証方法及び検証装置に関し、特に半導体製造工程において生成するマスクパターンを検証する検証方法及び検証装置に関する。
【背景技術】
【０００２】
近年の高精度なＬＳＩ（Large Scale Integrated circuit）には、高精度なパターン形成技術が必要不可欠であり、マスクパターンの形成においては光近接効果補正（ＯＰＣ（Optical Proximity Correction））が適用されている。ＯＰＣは高集積／高密度となっている現在のテクノロジにおいては、処理が複雑化し、且つ、長ＴＡＴ（Turn Around Time）化が進む傾向にあり、高精度な検証とともに短ＴＡＴ化が重要となっている。
【０００３】
従来、マスクデータ処理工程で実施しているＯＰＣの図形保証は、ＯＰＣ前の図形と、ＯＰＣ後の図形を比較した移動量の検証と、ＯＰＣ後の図形に対し、線幅、間隔、突起、ノッチの検証を実施して欠陥箇所を検出していた。
【０００４】
ＯＰＣ後の欠陥を検出する技術としては、ニューラルネットワークに、予めＯＰＣが正常な場合と、異常な場合のマスクパターンの違いを学習させておき、補正後のマスクパターンから異常補正部分を検出するものなどがあった（たとえば、特許文献１参照）。
【０００５】
さらに、高精度に検証を行うために、ＯＰＣ後のマスクパターンで検出された欠陥箇所に対して、シミュレーションにより、ウエハ上に転写した際に生成される予想転写図形（以下Ｃｏｎｔｏｕｒ図形と称す）を生成する。さらに、プロセス工程を把握したエンジニアが、Ｃｏｎｔｏｕｒ図形を検証して、ウエハ上でのパターンの消失、断線またはショートの可能性を確認して合否判定を行っていた。
【特許文献１】特開平８−１６０５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来、ウエハプロセス上での条件のばらつき（Ｄｏｓｅやプロセスウィンドウなど）を変更してシミュレーションを行い、複数のＣｏｎｔｏｕｒ図形を作成して変化量を調べ、合否判定を行っており、作業工数も多く長ＴＡＴ化につながるという問題があった。
【０００７】
また、同じ種類の欠陥においても周辺の図形との関係により合否が異なってくることがあり、エンジニアのスキルの違いにより合否判定結果が異なってしまうという問題もあった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、高精度で短ＴＡＴ化が可能な検証方法及び検証装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、ＯＰＣ後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上におけるＣｏｎｔｏｕｒ図形を生成する工程と、予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、予め前記Ｃｏｎｔｏｕｒ図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記Ｃｏｎｔｏｕｒ図形及び、判定された前記属性に基づいて合否判定する工程と、を有することを特徴とする検証方法を提案する。
【００１０】
上記の方法によれば、第２のニューラルネットワーク処理部は、第１のニューラルネットワーク処理部で判定された欠陥の属性と、リソグラフィシミュレーション部で生成されたＣｏｎｔｏｕｒ図形に基づいて合否判定を行う。
【００１１】
また、ＯＰＣ後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上におけるＣｏｎｔｏｕｒ図形を生成する工程と、予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、排他的論理和演算部が、前記Ｃｏｎｔｏｕｒ図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する工程と、予め前記差分図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記差分図形及び、判定された前記属性に基づいて合否判定する工程と、を有することを特徴とする検証方法を提案する。
【００１２】
上記の方法によれば、第２のニューラルネットワーク処理部は、排他的論理和演算部で生成されたＣｏｎｔｏｕｒ図形と検証領域における設計データとの排他的論理和演算部により生成された差分図形と、第１のニューラルネットワーク処理部で判定された欠陥の属性に基づいて合否判定を行う。
【発明の効果】
【００１３】
本発明では、欠陥の属性を第１のニューラルネットワーク処理部で判定した後、Ｃｏｎｔｏｕｒ図形と、判定した欠陥の属性に基づいて、第２のニューラルネットワーク処理部が合否判定するので、高精度に、ＯＰＣ後のマスクパターンの合否判定を行うことができる。また、従来、エンジニアによって行われていた合否判定を、ニューラルネットワークを用いて行うことができるため、エンジニアのスキルによらず、一定の品質を保証することができるとともに、短ＴＡＴ化が期待できる。
【００１４】
また、第２のニューラルネットワーク処理部が、Ｃｏｎｔｏｕｒ図形の代わりに、設計データとＣｏｎｔｏｕｒ図形との差分図形に基づいて合否判定をするようにしても同様の効果が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の検証装置の概略の構成を示す図である。
第１の実施の形態の検証装置１０は、リソグラフィシミュレーション部１１と２つのニューラルネットワーク処理部１２，１３を有している。
【００１６】
リソグラフィシミュレーション部１１は、ＯＰＣ処理後のマスクパターン２０において、検出される欠陥部（以下欠陥図形という）２１を含む検証領域（以下Ｃｏｎｔｏｕｒ発生領域という）２２に対して、シミュレーションを行い、マスクパターン２０を用いたときに、ウエハ上に転写されるＣｏｎｔｏｕｒ図形２３を生成する。
【００１７】
なお、欠陥図形２１は、ＯＰＣ処理前のマスクパターンと、ＯＰＣ処理後のマスクパターン２０とのＸＯＲ（排他的論理和）演算により検出でき、ＯＰＣ処理による過剰補正などに起因して発生するものである。図１の例では、線幅エラーが生じた場合について示している。
【００１８】
Ｃｏｎｔｏｕｒ発生領域２２は、検出された欠陥図形２１の周囲を拡大して、検証領域として指定したものである。これは、チップ全体に対してシミュレーションを行うと、処理時間が膨大なものとなるためである。
【００１９】
ニューラルネットワーク処理部１２は、予め、ＯＰＣで生じる欠陥の属性を学習しており、Ｃｏｎｔｏｕｒ発生領域２２の設計データ（以下ターゲットパターンという）２４を取得し、欠陥図形２１がどのような属性の欠陥かを判定する。欠陥の属性には、図１のようなマスクパターン２０のライン部での欠陥の他に、ライン端での欠陥またはコーナ部での欠陥がある。
【００２０】
図２は、欠陥の属性を判定するニューラルネットワークの例を示す図である。
ニューラルネットワーク処理部１２で構築されるニューラルネットワーク３０は、図のようなユニットＡ０，Ａ１，…，Ａｎ，Ｂ０，Ｂ１，…，Ｂｎ，Ｃ０，Ｃ１，…，Ｃｎ，Ｄ０，Ｄ１，Ｄ２と結合荷重（重み値）ｗからなる。なお、ここでは、中間層は２層としているが、３層以上としてもよい。
【００２１】
各ユニットでは前層のユニットの信号と重み値ｗをもとに演算が行われる。たとえば、ユニットＢ０の信号ｂ０は、ユニットＡ０，Ａ１，Ａ２の信号をａ０，ａ１，ａ２、重み値をｗ０，ｗ１，ｗ２とすると、ｂ０＝ａ０×ｗ０＋ａ１×ｗ１＋ａ２×ｗ２、と表せる。
【００２２】
ニューラルネットワーク３０は、予めＯＰＣで生じる欠陥の属性を学習している。たとえば、ライン部での欠陥の場合はユニットＤ０から、ライン端での欠陥の場合はユニットＤ１から、コーナ部での欠陥の場合はユニットＤ２から、“１”に近い値が出力されるように、重み値ｗが調整されている。
【００２３】
ニューラルネットワーク３０の学習は、始めに所定の値を重み値ｗとして設定し、欠陥の属性がわかっている図形をユニットＡ０〜Ａｎから入力して、そのときのユニットＤ０，Ｄ１，Ｄ２からの出力信号が、正解値（欠陥の属性）を与える教師信号と同一になるように、重み値ｗを調整することで行われる。たとえば、ライン部の欠陥である図形を入力した際に、ユニットＤ０，Ｄ１，Ｄ２からそれぞれ“０．５”が出力された際、教師信号としてユニットＤ０に“１”，ユニットＤ１に“０”、ユニットＤ２に“０”を与え、重み値ｗを調整する。この調整は、出力信号と正解値との誤差が一定の閾値以下になるまで繰り返し行われる。
【００２４】
なお、ニューラルネットワーク３０には、ビットマップ化されたデータをドットごとに入力する。たとえば、入力ドットが黒であれば“１”を入力し、白であれば“０”、ドットの半分が黒の場合には“０．５”を入力する。
【００２５】
一方、ニューラルネットワーク処理部１３は、予め、Ｃｏｎｔｏｕｒ図形と欠陥の属性の組み合わせの合否を学習しており、Ｃｏｎｔｏｕｒ図形２３及び、ニューラルネットワーク処理部１２で判定された欠陥の属性に基づいて合否判定を行う。
【００２６】
図３は、合否判定を行うニューラルネットワークの例を示す図である。
ニューラルネットワーク処理部１３で構築されるニューラルネットワーク４０は、図のようなユニットＥ０，Ｅ１，…，Ｅｍ，Ｆ０，Ｆ１，…，Ｆｍ，Ｇ０，Ｇ１，…，Ｇｍ，Ｈ０と重み値ｗからなる。中間層は２層としているが、３層以上としてもよい。ニューラルネットワーク４０は、予めＣｏｎｔｏｕｒ図形と欠陥の属性の組み合わせの合否を学習している。学習の際には、合格または不合格である欠陥の属性とＣｏｎｔｏｕｒ図形との組み合わせを何種類もユニットＥ０〜Ｅｍから入力して、答え（合否）をユニットＨ０から教師信号として繰り返し与えることで行われる。
【００２７】
図４は、不合格のＣｏｎｔｏｕｒ図形の例である。
黒部分がＣｏｎｔｏｕｒ図形２３を示しており、ターゲットパターン２４とともに図示している。このようなＣｏｎｔｏｕｒ図形２３の場合、たとえばライン端４１で、ターゲットパターン２４との間に大きな差が生じている。このとき、隣接するパターンとの距離が短くなり、ショートの恐れがあるため不合格のＣｏｎｔｏｕｒ図形２３とする。
【００２８】
なお、欠陥の属性は、図３のニューラルネットワーク４０のユニットＥ０，Ｅ１，Ｅ２から入力される。たとえば、ライン端での欠陥の場合は、ユニットＥ１に“１”が入力され、ユニットＥ０，Ｅ２は“０”が入力される。Ｃｏｎｔｏｕｒ図形２３は、ビットマップ化され、ドットごとにユニットＥ３〜Ｅｍに入力される。
【００２９】
以下、第１の実施の形態の検証装置１０による検証方法を説明する。
リソグラフィシミュレーション部１１は、図１のようなＣｏｎｔｏｕｒ発生領域２２に対して、リソグラフィシミュレーションを行う。この際、Ｄｏｓｅやプロセスウィンドウなど、露光時の製造条件を入力して、シミュレーションを行い、ウエハ上に転写されるＣｏｎｔｏｕｒ図形２３を生成する。
【００３０】
一方、ニューラルネットワーク処理部１２は、図２で示したようなニューラルネットワーク３０に対して、ターゲットパターン２４と、欠陥図形２１を、ビットマップ化してドットごとに入力して、欠陥の属性を判定する。たとえば、図１のような欠陥図形２１の場合、ライン部の欠陥としてユニットＤ０から“１”が出力される。
【００３１】
次に、ニューラルネットワーク処理部１３は、リソグラフィシミュレーション部１１で生成されたＣｏｎｔｏｕｒ図形２３と、ニューラルネットワーク処理部１２で判定された欠陥の属性を、図３で示したようなニューラルネットワーク４０に入力する。そして、Ｃｏｎｔｏｕｒ図形２３の合否を判定する。
【００３２】
このように、第１の実施の形態の検証装置１０では、欠陥の属性をニューラルネットワーク処理部１２で判定した後、Ｃｏｎｔｏｕｒ図形２３と、判定した欠陥の属性に基づいてニューラルネットワーク処理部１３が合否判定するので、高精度に、ＯＰＣ後のマスクパターンの合否判定を行うことができる。また、従来、エンジニアによって行われていた合否判定を、ニューラルネットワーク処理部１３を用いて行うことができるため、エンジニアのスキルによらず、一定の品質を保証することができるとともに、短ＴＡＴ化が期待できる。
【００３３】
次に、第２の実施の形態の検証装置を説明する。
図５は、第２の実施の形態の検証装置の概略の構成を示す図である。
第１の実施の形態の検証装置１０と同一の構成要素については同一符号としている。
【００３４】
なお、ここでは、図１に示したリソグラフィシミュレーション部１１は図示を省略している。
第２の実施の形態の検証装置５０は、第１の実施の形態の検証装置１０と異なり、ＸＯＲ演算部５１を有している。
【００３５】
ＸＯＲ演算部５１は、リソグラフィシミュレーション部１１で生成されたＣｏｎｔｏｕｒ図形２３と、Ｃｏｎｔｏｕｒ発生領域２２におけるターゲットパターン２４とを入力し、ＸＯＲ演算を行い、差分図形を生成し、ニューラルネットワーク処理部１３に入力する。つまり、第１の実施の形態の検証装置１０では、Ｃｏｎｔｏｕｒ図形２３をそのままニューラルネットワーク処理部１３に入力していたが、第２の実施の形態の検証装置５０では、Ｃｏｎｔｏｕｒ図形２３の代わりに差分図形を入力する。
【００３６】
図６は、差分図形の例を示す図である。
ここでは、ライン端におけるターゲットパターン２４ａと、Ｃｏｎｔｏｕｒ図形２３ａとのＸＯＲ演算の結果を示している。ＯＰＣ補正後のマスクパターンをもとにリソグラフィシミュレーション部１１で生成されたＣｏｎｔｏｕｒ図形２３ａは、ターゲットパターン２４ａとは異なってくる。そのため、ＸＯＲ演算を行うことで、図のような差分図形５２を得ることができる。
【００３７】
図７は、差分図形をニューラルネットワークに入力する様子を示す図である。
ＸＯＲ演算で得られた差分図形５２ａを含む、Ｃｏｎｔｏｕｒ発生領域をビットマップ化して、ドットごとにニューラルネットワーク６０に入力する。なお、第２の実施の形態検証装置５０において、ニューラルネットワーク処理部１３で構築されるニューラルネットワーク６０は、予め、差分図形と欠陥の属性の組み合わせの合否を学習している。
【００３８】
ニューラルネットワーク６０に、欠陥の属性と、ＸＯＲ演算部５１で生成された差分図形とが入力されると、合否判定結果が出力される。
このように、Ｃｏｎｔｏｕｒ図形をニューラルネットワーク６０に入力する代わりに、差分図形を入力しても、高精度にＯＰＣ後のマスクパターンの合否判定を行うことができるとともに、短ＴＡＴ化が期待できる。
【００３９】
なお、第１または第２の実施の形態の検証装置１０，５０において、合否判定を行うニューラルネットワーク４０，６０に、さらに、製造条件（プロセスレシピ）を学習させるようにしてもよい。これは、同一のＣｏｎｔｏｕｒ図形でも、製造ラインによって、判定結果を変える必要があるからである。
【００４０】
製造条件のパラメータとしては、露光条件、露光機情報、エッチング条件などがある。これらをニューラルネットワーク４０，６０への入力データとする。
そして、合否判定時には、前述した属性情報と、Ｃｏｎｔｏｕｒ図形または差分図形とともに、製造条件をニューラルネットワーク４０，６０に入力することで、複数の製造ラインに応じた合否判定結果を得ることができる。
【００４１】
ところで、前述した、図１，図５の検証装置１０，５０は、以下のようなハードウェア構成にて実現可能である。
図８は、検証装置のハードウェア構成例を示す図である。
【００４２】
検証装置１０，５０は、コンピュータ７０で実現される。
コンピュータ７０は、ＣＰＵ（Central Processing Unit）７１、ＲＯＭ（Read Only Memory）７２、ＲＡＭ（Random Access Memory）７３、ＨＤＤ（Hard Disk Drive）７４、グラフィック処理部７５、入力Ｉ／Ｆ（Interface）７６などによって構成され、これらはバス７７を介して相互に接続されている。
【００４３】
ここで、ＣＰＵ７１は、ＲＯＭ７２や、ＨＤＤ７４に格納されているプログラムや、各種データに応じて各部を制御し、図１，図５に示した検証装置１０，５０のリソグラフィシミュレーション部１１、ニューラルネットワーク処理部１２，１３、ＸＯＲ演算部５１の機能を行う。
【００４４】
ＲＯＭ７２は、ＣＰＵ７１が実行する基本的なプログラムやデータを格納している。
ＲＡＭ７３は、ＣＰＵ７１が実行途中のプログラムや、演算途中のデータを格納している。たとえば、ニューラルネットワークの演算の際の重み値などを格納する。また、検証中の欠陥図形や、Ｃｏｎｔｏｕｒ図形などを格納する。
【００４５】
ＨＤＤ７４は、ＣＰＵ７１が実行するＯＳ（Operation System）や、各種アプリケーションプログラムの他、設計データ、ＯＰＣ後のマスクパターンや製造条件など各種データを格納する。
【００４６】
グラフィック処理部７５には、表示装置としてたとえば、ディスプレイ７５ａが接続されており、ＣＰＵ７１からの描画命令に従って、ディスプレイ７５ａ上に、Ｃｏｎｔｏｕｒ図形の合否判定結果などを表示する。
【００４７】
入力Ｉ／Ｆ７６には、マウス７６ａやキーボード７６ｂなどの入力装置が接続されており、ユーザにより入力された情報を受信し、バス７７を介してＣＰＵ７１に伝送する。
以上、高精度、且つ短ＴＡＴの検証を可能とする検証装置及び検証方法について説明してきたが、精度を優先しない場合には、Ｃｏｎｔｏｕｒ図形またはＸＯＲ演算により生成した差分図形の合否を学習させたニューラルネットワークに、Ｃｏｎｔｏｕｒ図形のみまたは差分図形のみを入力して、合否判定を行うようにしてもよい。これにより、ＴＡＴを短くすることができる。
【００４８】
（付記１） 光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記予想転写図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【００４９】
（付記２） 光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
排他的論理和演算部が、前記予想転写図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する工程と、
予め前記差分図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記差分図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【００５０】
（付記３） 前記合否判定する工程は、前記第２のニューラルネットワーク処理部が、予め製造条件による合否を学習し、前記属性、前記予想転写図形または前記差分図形とともに製造ラインにおける前記製造条件を取得することで前記合否判定を行うことを特徴とする付記１または２記載の検証方法。
【００５１】
（付記４） 前記属性は、前記マスクパターンのライン部の欠陥、ライン端での欠陥またはコーナ部での欠陥であることを特徴とする付記１乃至３記載の検証方法。
（付記５） 光近接効果補正後のマスクパターンの検証領域に対してシミュレーションを行い、ウエハ上における予想転写図形を生成するリソグラフィシミュレーション部と、
予め欠陥の属性を学習し、前記検証領域の設計データに基づいて前記属性を判定する第１のニューラルネットワーク処理部と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習し、前記予想転写図形及び、判定された前記属性に基づいて合否判定を行う第２のニューラルネットワーク処理部と、
を有することを特徴とする検証装置。
【００５２】
（付記６） 光近接効果補正後のマスクパターンの検証領域に対してシミュレーションを行い、ウエハ上における予想転写図形を生成するリソグラフィシミュレーション部と、
予め欠陥の属性を学習し、前記検証領域の設計データに基づいて前記属性を判定する第１のニューラルネットワーク処理部と、
前記予想転写図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する排他的論理和演算部と、
予め前記差分図形と前記属性の組み合わせの合否を学習し、前記差分図形及び、判定された前記属性に基づいて合否判定する第２のニューラルネットワーク処理部と、
を有することを特徴とする検証装置。
【図面の簡単な説明】
【００５３】
【図１】第１の実施の形態の検証装置の概略の構成を示す図である。
【図２】欠陥の属性を判定するニューラルネットワークの例を示す図である。
【図３】合否判定を行うニューラルネットワークの例を示す図である。
【図４】不合格のＣｏｎｔｏｕｒ図形の例である。
【図５】第２の実施の形態の検証装置の概略の構成を示す図である。
【図６】差分図形の例を示す図である。
【図７】差分図形をニューラルネットワークに入力する様子を示す図である。
【図８】検証装置のハードウェア構成例を示す図である。
【符号の説明】
【００５４】
１０ 検証装置
１１ リソグラフィシミュレーション部
１２，１３ ニューラルネットワーク処理部
２０ マスクパターン
２１ 欠陥部（欠陥図形）
２２ 検証領域（Ｃｏｎｔｏｕｒ発生領域）
２３ 予想転写図形（Ｃｏｎｔｏｕｒ図形）
２４ 設計データ（ターゲットパターン）
【特許請求の範囲】
【請求項１】
光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記予想転写図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【請求項２】
光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
排他的論理和演算部が、前記予想転写図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する工程と、
予め前記差分図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記差分図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【請求項３】
前記合否判定する工程は、前記第２のニューラルネットワーク処理部が、予め製造条件による合否を学習し、前記属性、前記予想転写図形または前記差分図形とともに製造ラインにおける前記製造条件を取得することで前記合否判定を行うことを特徴とする請求項１または２記載の検証方法。
【請求項４】
前記属性は、前記マスクパターンのライン部の欠陥、ライン端での欠陥またはコーナ部での欠陥であることを特徴とする請求項１乃至３記載の検証方法。
【請求項５】
光近接効果補正後のマスクパターンの検証領域に対してシミュレーションを行い、ウエハ上における予想転写図形を生成するリソグラフィシミュレーション部と、
予め欠陥の属性を学習し、前記検証領域の設計データに基づいて前記属性を判定する第１のニューラルネットワーク処理部と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習し、前記予想転写図形及び、判定された前記属性に基づいて合否判定を行う第２のニューラルネットワーク処理部と、
を有することを特徴とする検証装置。
【請求項１】
光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記予想転写図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【請求項２】
光近接効果補正後のマスクパターンの検証領域に対して、リソグラフィシミュレーション部がシミュレーションを行い、ウエハ上における予想転写図形を生成する工程と、
予め欠陥の属性を学習した第１のニューラルネットワーク処理部が、前記検証領域の設計データを取得して前記属性を判定する工程と、
排他的論理和演算部が、前記予想転写図形と、前記設計データとの排他的論理和演算を行うことで差分図形を生成する工程と、
予め前記差分図形と前記属性の組み合わせの合否を学習した第２のニューラルネットワーク処理部が、前記差分図形及び、判定された前記属性に基づいて合否判定する工程と、
を有することを特徴とする検証方法。
【請求項３】
前記合否判定する工程は、前記第２のニューラルネットワーク処理部が、予め製造条件による合否を学習し、前記属性、前記予想転写図形または前記差分図形とともに製造ラインにおける前記製造条件を取得することで前記合否判定を行うことを特徴とする請求項１または２記載の検証方法。
【請求項４】
前記属性は、前記マスクパターンのライン部の欠陥、ライン端での欠陥またはコーナ部での欠陥であることを特徴とする請求項１乃至３記載の検証方法。
【請求項５】
光近接効果補正後のマスクパターンの検証領域に対してシミュレーションを行い、ウエハ上における予想転写図形を生成するリソグラフィシミュレーション部と、
予め欠陥の属性を学習し、前記検証領域の設計データに基づいて前記属性を判定する第１のニューラルネットワーク処理部と、
予め前記予想転写図形と前記属性の組み合わせの合否を学習し、前記予想転写図形及び、判定された前記属性に基づいて合否判定を行う第２のニューラルネットワーク処理部と、
を有することを特徴とする検証装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−２６８２６５（Ｐ２００８−２６８２６５Ａ）
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願番号】特願２００７−１０７０５７（Ｐ２００７−１０７０５７）
【出願日】平成１９年４月１６日（２００７．４．１６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２０年１１月６日（２００８．１１．６）
【国際特許分類】
【出願日】平成１９年４月１６日（２００７．４．１６）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]