液晶表示素子
【課題】各画素の液晶分子を、書込み電圧の印加により規則的に倒れ配向させ、むらの無い良好な画像を表示することができる垂直配向型の液晶表示素子を提供する。
【解決手段】一方の基板２の電極１５上に複数の画素の中心部にそれぞれ対応させて、一対の基板１，２の電極３，１５間に電圧を印加したときの液晶層２０の層厚方向の誘電率とは異なる誘電率を有する誘電体膜１８を設けた。
【解決手段】一方の基板２の電極１５上に複数の画素の中心部にそれぞれ対応させて、一対の基板１，２の電極３，１５間に電圧を印加したときの液晶層２０の層厚方向の誘電率とは異なる誘電率を有する誘電体膜１８を設けた。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、垂直配向型の液晶表示素子に関する。
【背景技術】
【０００２】
垂直配向型の液晶表示素子は、予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなっている（特許文献１参照）。
【特許文献１】特許第２５６５６３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前記垂直配向型の液晶表示素子は、複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎に、前記電極間への書込み電圧の印加により液晶分子を垂直配向状態から倒れ配向させて画像を表示する。
【０００４】
しかし、従来の垂直配向型液晶表示素子は、各画素の書込み電圧に応じた液晶分子の倒れ配向状態にばらつきがあり、表示むらを生じる。
【０００５】
この発明は、各画素の液晶分子を、書込み電圧の印加により規則的に倒れ配向させ、むらの無い良好な画像を表示することができる垂直配向型の液晶表示素子を提供することを目的としたものである。
【課題を解決するための手段】
【０００６】
この発明の液晶表示素子は、予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板のうち、一方の基板の前記電極上に前記複数の画素の中心部にそれぞれ対応させて設けられた誘電体膜と、前記一対の基板の内面にそれぞれ前記電極及び誘電体膜を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなり、前記誘電体膜は、前記一対の基板の電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率とは異なる誘電率を有していることを特徴とする。
【０００７】
この発明の液晶表示素子において、前記誘電体膜は、前記電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが望ましい。
【０００８】
その場合、前記誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが好ましい。
【０００９】
さらに、前記誘電体膜は、前記液晶の分子長軸に垂直な方向の誘電率よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成するのが好ましい。
【発明の効果】
【００１０】
この発明の液晶表示素子は、一方の基板の電極上に複数の画素の中心部にそれぞれ対応させて、一対の基板の電極間に電圧を印加したときの液晶層の層厚方向の誘電率とは異なる誘電率を有する誘電体膜を設けているため、前記電極間への書込み電圧の印加により、これらの電極間に、前記誘電体膜に対応する画素中心部の電圧値が前記誘電体膜の無い部分の電圧値よりも低い電界が発生し、各画素の液晶分子が、前記画素の周縁部から画素中心部に向かって倒れ込むように配向する。
【００１１】
したがって、この液晶表示素子によれば、各画素の液晶分子を、書込み電圧の印加により画素周縁部から画素中心部に向かって規則的に倒れ配向させ、むらの無い良好な画像を表示することができる。
【００１２】
この発明の液晶表示素子において、前記誘電体膜は、前記電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが望ましく、このようにすることにより、前記誘電体膜を形成するための誘電性材料を容易に選ぶことができる。
【００１３】
その場合、前記誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが望ましく、このようにすることにより、各画素の液晶分子を、前記画素の周縁部から前記画素中心部に向かって規則的に倒れ配向させ、良好な画像を表示することができる。
【００１４】
さらに、前記誘電体膜は、前記液晶の分子長軸に垂直な方向の誘電率よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成するのが好ましく、このようにすることにより、各画素の液晶分子をより規則的に倒れ配向させ、さらに良好な画像を表示することができる。
【発明を実施するための最良の形態】
【００１５】
図１〜図７はこの発明の一実施例を示しており、図１は液晶表示素子の一方の基板の１つの画素部の平面図、図２及び図３は図１のII−II線及びIII−III線に沿う液晶表示素子の断面図である。
【００１６】
この液晶表示素子は、図１〜図３に示したように、予め定めた間隙を存して対向配置された一対の透明基板１，２と、前記一対の基板１，２の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する透明電極３，１５と、前記一対の基板１，２のうち、一方の基板の電極上に前記複数の画素の中心部にそれぞれ対応させて設けられた誘電体膜１８と、前記一対の基板１，２の内面にそれぞれ前記電極３，１５及び誘電体膜１８を覆って設けられた垂直配向膜１４，１９と、前記一対の基板１，２間の間隙に封入された負の誘電異方性を有する液晶層２０とからなっている。
【００１７】
この液晶表示素子は、ＴＦＴ（薄膜トランジスタ）４をアクティブ素子としたアクティブマトリックス液晶表示素子であり、一方の基板１の内面に設けられた電極３は、行方向及び列方向にマトリックス状に配列する複数の画素電極、他方の基板２の内面に設けられた電極１５は、前記複数の画素電極３に対向する一枚膜状の対向電極である。
【００１８】
そして、前記一方の基板１の内面には、前記複数の画素電極３にそれぞれ対応させてその近傍に設けられ、対応する画素電極３にそれぞれ接続された複数のＴＦＴ４と、各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列のＴＦＴ４にゲート信号及びデータ信号を供給する複数のゲート配線１０及びデータ配線１１が形成されている。
【００１９】
以下、前記画素電極３とＴＦＴ４とゲート配線１０及びデータ配線１１を設けた一方の基板をＴＦＴ基板と言い、対向電極１５及び誘電体膜１８を設けた他方の基板２を対向基板と言う。
【００２０】
前記複数のＴＦＴ４は、前記ＴＦＴ基板１の基板面に形成されたゲート電極５と、前記ゲート電極５を覆って前記画素電極３の配列領域の全域に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、前記ｉ型半導体膜７のチャンネル領域を挟んでその一側部と他側部の上に図示しないｎ型半導体膜を介して形成されたドレイン電極８及びソース電極９とからなっている。
【００２１】
なお、前記ゲート配線１０は、前記ＴＦＴ基板１の基板面に前記ＴＦＴ４のゲート電極５と一体に形成されており、前記データ配線１１は、前記ゲート絶縁膜６の上に前記ＴＦＴ４のドレイン電極８と一体に形成されている。
【００２２】
また、前記画素電極３は、前記ゲート絶縁膜６の上に形成されており、前記ＴＦＴ４のソース電極９は、前記ゲート絶縁膜６の上に延長されて前記画素電極３の端部に接続されている。
【００２３】
そして、前記ＴＦＴ４とデータ配線１１は、前記ＴＦＴ基板１の内面に各画素電極３に対応する部分を除いて形成されたオーバーコート絶縁膜１２により覆われており、その上に前記垂直配向膜１４が形成されている。
【００２４】
さらに、前記ＴＦＴ基板１の内面には、その基板面に前記複数の画素電極３の周縁部にそれぞれ対応させて、前記画素電極３の周縁部との間に前記ゲート絶縁膜６を誘電体層とする補償容量を形成する容量電極１３が設けられている。この実施例では、前記容量電極１３を、前記画素電極３のＴＦＴ４に隣接する部分を除く全周にわたって設けている。
【００２５】
前記複数の画素電極３の周縁部にそれぞれ対応する前記容量電極１３は、各画素電極行毎に、前記ゲート配線１０側とは反対側の端部において一体につながっており、さらに、各行の容量電極１３は、複数の画素電極３の配列領域の外側の一端または両端に前記データ配線１１と平行に設けられた図示しない容量電極接続配線に共通接続されている。
【００２６】
また、この液晶表示素子は、カラー画像表示素子であり、前記対向基板２の内面に、前記複数の画素電極３と対向電極１５とが互いに対向する領域からなる複数の画素の間の領域に対向する格子膜状のブラックマスク１６と、各画素列にそれぞれ対応する赤、緑、青の３色のカラーフィルタ１７Ｒ，１７Ｇ，１７Ｂが設けられ、前記カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂの上に前記対向電極１５が形成されている。
【００２７】
そして、前記誘電体膜１８は、前記対向電極１５の上に、前記複数の画素の中心部にそれぞれ対応させて、例えば方形のドット状に形成されており、その上に垂直配向膜１９が形成されている。
【００２８】
前記一対の基板１，２は、前記複数の画素電極３の配列領域を囲む図示しない枠状のシール材を介して接合されており、これらの基板１，２間の前記シール材で囲まれた領域に液晶層２０が封入されている。
【００２９】
この液晶層２０は、負の誘電異方性を有するネマティック液晶からなっており、前記誘電体膜１８は、前記液晶層２０の前記一対の基板１，２の電極３，１５間に電圧を印加したときの前記液晶層２０の層厚方向の誘電率とは異なる誘電率を有する誘電性材料により形成されている。この場合、前記電極３，１５間に印加する電圧は、各画素に書き込まれる複数の階調に対応する電圧のうち、最も高い電圧が用いられる。
【００３０】
前記電極３，１５間に電圧を印加したときの前記液晶層２０の層厚方向の誘電率をεＬＣ、前記誘電体膜１８の誘電率をεＦとすると、これらの誘電率εＬＣ，εＦは、εＦ＜εＬＣの関係にある。
【００３１】
すなわち、この液晶表示素子では、前記誘電体膜１８の誘電率εＦを、前記電極３，１５間に電圧を印加したときの前記液晶層２０の層厚方向の誘電率εＬＣよりも小さい誘電率を有する誘電性材料により形成している。
【００３２】
なお、前記負の誘電異方性を有する液晶の分子長軸に垂直な方向の誘電率ε⊥と前記分子軸に平行な方向の誘電率ε‖は、ε‖＜ε⊥の関係にあるため、この実施例では、前記誘電体膜１８を、前記液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さい誘電率を有する誘電性材料により形成している。
【００３３】
さらに、この実施例では、前記誘電体膜１８を、前記液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成している。
【００３４】
すなわち、前記誘電体膜１８の誘電率εＦと前記液晶の分子軸に垂直な方向及び平行な方向の誘電率の誘電率ε⊥，ε‖とは、
ε‖＜εＦ＜ε⊥
の関係にある。
【００３５】
前記液晶層２０の液晶分子２０ａは、前記一対の基板１，２の内面にそれぞれ設けられた垂直配向膜１４，１９の垂直配向性により、基板１，２面に対して実質的に垂直な方向に分子軸を向けた垂直配向状態に配向している。
【００３６】
また、前記ＴＦＴ基板１は、図示しないが、その行方向の一端と列方向の一端とにそれぞれ、前記対向基板２の外方に突出する張出部を有しており、その行方向の張出部に複数のゲート側ドライバ接続端子が配列形成され、列方向の張出部に複数のデータ側ドライバ接続端子が配列形成されている。
【００３７】
そして、前記複数のゲート配線１０は、前記行方向の張出部に導出されて前記複数のゲート側ドライバ接続端子にそれぞれ接続され、前記複数のデータ配線１１は、前記列方向の張出部に導出されて前記複数のデータ側ドライバ接続端子にそれぞれ接続されており、前記容量電極接続配線は、前記行方向と列方向の張出部の一方または両方に導出され、その張出部の複数のドライバ接続端子のうちの基準電位端子に接続されている。
【００３８】
さらに、前記ＴＦＴ基板１の内面には、前記シール材による基板接合部の角部付近から前記行方向と列方向の張出部の一方または両方に導出されて前記ドライバ接続端子のうちの基準電位端子（容量電極接続配線が接続された端子と同じ端子でも別の基準電位端子でもよい）に接続された対向電極接続配線が設けられており、前記対向基板２の内面に設けられた対向電極１５は、前記基板接合部において前記対向電極接続配線に接続され、この対向電極接続配線を介して前記基準電位端子に接続されている。
【００３９】
また、前記一対の基板１，２の外面にはそれぞれ偏光板２１，２２がその透過軸を予め定めた方向に向けて配置されている。なお、この実施例では、前記偏光板２１，２２をそれぞれの透過軸を実質的に互いに直交させて配置し、液晶表示素子にノーマリーブラックモードの表示を行なわせるようにしている。
【００４０】
この液晶表示素子は、複数の画素毎に、前記画素電極３と対向電極１５との間へ、表示すべき画像データに対応する電圧である書込み電圧の印加により液晶分子２０ａを垂直配向状態から倒れ配向させて画像を表示する。
【００４１】
図４及び図５は前記液晶表示素子の液晶分子２０ａの倒れ配向状態を示す平面図及び断面図であり、前記液晶分子２０ａは、各画素毎に、前記書込み電圧の印加により、画素の周縁部から中心部に向かって倒れ込むように配向する。
【００４２】
その場合、この液晶表示素子は、前記対向基板２の対向電極１５上に複数の画素の中心部にそれぞれ対応させて、前記一対の基板１，２の電極３，１５間に電圧を印加したときの液晶層２０の層厚方向の誘電率εＬＣとは異なる誘電率εＦを有する誘電体膜１８を設けているため、前記電極３，１５間への書込み電圧の印加により、これらの電極３，１５間の液晶層に発生する電界は、前記誘電体膜１８の無い領域に比べて、前記誘電体膜１８に対応する画素中心部の領域が弱くなり、前記液晶層の電界強度分布は、前記図５に破線で示した等電位線で表され、液晶分子２０ａはその長軸を前記等電位線と平行な方向に向けて配向するため、各画素の液晶分子２０ａが、前記画素の周縁部から画素中心部に向かって倒れ込むように配向する。
【００４３】
すなわち、この液晶表示素子は、前記対向電極１５上に前記誘電体膜１８を設けているため、前記液晶層２０からなる容量（以下、液晶層容量という）をＣＬＣ、前記誘電体膜１８からなる容量（以下、誘電体容量という）をＣＦとすると、各画素の前記誘電体膜１８に対応する中心部は、図６に示した前記誘電体容量ＣＦと液晶容量ＣＬＣとの直列接続回路と等価的に表される。
【００４４】
ここで、前記電極３，１５間に印加された書込み電圧をＶ、前記書込み電圧Ｖを印加したときの前記誘電体容量ＣＦと液晶容量ＣＬＣのそれぞれの両端間電圧をＶＦ，ＶＣＬとすると、前記誘電体容量ＣＦの両端間電圧ＶＦと、前記液晶容量ＣＬＣの両端間電圧ＶＣＬは、次式により表わされる。
【００４５】
ＶＦ＝ＣＬＣ／（ＣＦ＋ＣＬＣ）・Ｖ
ＶＣＬ＝ＣＦ／（ＣＦ＋ＣＬＣ）・Ｖ
さらに、前記液晶層２０の層厚（誘電体膜１８が無い部分の層厚）をｄ、前記誘電体膜１８の膜厚をｔ、画素電極３と対向電極１５との間に印加された書込み電圧をＶ、前記書込み電圧Ｖを印加したときの前記誘電体容量ＣＦと液晶容量ＣＬＣのそれぞれの両端間電圧をＶＦ，ＶＣＬとすると、前記誘電体容量ＣＦの両端間電圧ＶＦと前記液晶容量ＣＬＣの両端間電圧ＶＣＬは、次式により表される。
【００４６】
ＶＦ＝｛εＬＣ／（ｄ−ｔ）｝／｛（εＦ／ｔ）＋［εＬＣ／（ｄ−ｔ）］｝・Ｖ
ＶＬＣ＝｛εＦ／ｔ｝／｛（εＦ／ｔ）＋［εＬＣ／（ｄ−ｔ）］｝・Ｖ
このように、電極３，１５間の前記誘電体膜１８に対応する画素中心部の領域の液晶層に印加される電圧が低くなる。
【００４７】
そして、1つの画素の液晶層における、前記誘電体膜が存在する領域と、存在しない領域のそれぞれについて、それぞれの電極表面からの距離に対する電位は、図７に示すように、前記誘電体膜が存在する領域の液晶層における電位勾配が小さく、そのため、１つの画素において、液晶層に印加される電圧による電位分布は、前述した図５の等電位線を示すこととなる。
【００４８】
したがって、この液晶表示素子の１つの画素において、前記書込み電圧の印加により前記電極３，１５間に発生する電界は、前記誘電体膜１８に対応する画素中心部の領域で各等電位面の間隔が画素中心部において広くなった電位分布、すなわち、前記誘電体膜１８に対応する画素中心部の領域に前記誘電体膜１８に向かって立ち上がるピークをもった図５に破線で示したような等電位面をもちので、各画素の液晶分子２０ａは、前記等電位面に沿った方向に分子長軸を向けて配向する。
【００４９】
そして、前記電極３，１５間への電圧の印加による画素中心部の誘電体膜１８が存在する領域の液晶分子２０ａの倒れ方が、その周囲の誘電体膜１８が存在しない領域に比べて少ないため、各画素の液晶分子２０ａは、前記領域の周辺の液晶分子から倒れ始め、前記中心部の液晶分子は、その周辺から倒れ込むように配向した液晶分子２０ａの相互の力により実質的に基板１，２面に対して垂直またはそれに近い角度で配向する。
【００５０】
したがって、この液晶表示素子によれば、各画素の液晶分子を、書込み電圧の印加により画素周縁部から画素中心部に向かって規則的に倒れ配向させ、むらの無い良好な画像を表示することができる。
【００５１】
また、この液晶表示素子は、前記誘電体膜１８を、前記電極３，１５間に電圧を印加したときの液晶層２０の層厚方向の誘電率εＬＣよりも小さい誘電率を有する誘電性材料により形成しており、このような誘電率を有する誘電性材料には多くの種類があるため、前記誘電体膜１８を形成するための誘電性材料を容易に選ぶことができる。
【００５２】
そして、この実施例では、前記誘電体膜１８を、液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さい誘電率を有する誘電性材料により形成しているため、各画素の液晶分子２０ａを、前記画素の周縁部から前記画素中心部に向かって規則的に倒れ配向させ、良好な画像を表示することができる。
【００５３】
さらに、この実施例では、前記誘電体膜１８を、前記液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さく、前記液晶の分子長軸に平行な方向の誘電率ε‖よりも大きい誘電率を有する誘電性材料により形成しているため、各画素の液晶分子２０ａをより規則的に倒れ配向させ、さらに良好な画像を表示することができる。
【００５４】
なお、上記実施例では、前記誘電体膜１８を方形のドット状に形成しているが、この誘電体膜１８は、方形に限らず、円形のドット状や、一方向に沿った直線状または環状に形成してもよい。
【図面の簡単な説明】
【００５５】
【図１】この発明の一実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。
【図２】図１のII−II線に沿う液晶表示素子の断面図。
【図３】図１のIII−III線に沿う液晶表示素子の断面図。
【図４】前記液晶表示素子の液晶分子の倒れ配向状態を示す平面図。
【図５】前記液晶分子の倒れ配向状態を示す断面図。
【図６】前記液晶表示素子の誘電体膜に対応する画素中心部の等価図。
【図７】前記液晶表示素子の誘電体膜に対応する部分と前記誘電体膜の無い部分との対向基板側からの液晶層厚と、書込み電圧印加時の前記液晶層厚方向における電位分布とを示す図。
【符号の説明】
【００５６】
１，２…基板、３…画素電極、４…ＴＦＴ、５…ゲート電極、６…ゲート絶縁膜、７…ｉ型半導体膜、８…ドレイン電極、９…ソース電極、１０…ゲート配線、１１…データ配線、１２…オーバーコート絶縁膜、１３…容量電極、１４…垂直配向膜、１５…対向電極、１６…ブラックマスク、１７Ｒ，１７Ｇ，１７Ｂ…カラーフィルタ、１８…誘電体膜、１９…垂直配向膜、２０…液晶層、２０ａ…液晶分子、２１，２２…偏光板。
【技術分野】
【０００１】
この発明は、垂直配向型の液晶表示素子に関する。
【背景技術】
【０００２】
垂直配向型の液晶表示素子は、予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなっている（特許文献１参照）。
【特許文献１】特許第２５６５６３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前記垂直配向型の液晶表示素子は、複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎に、前記電極間への書込み電圧の印加により液晶分子を垂直配向状態から倒れ配向させて画像を表示する。
【０００４】
しかし、従来の垂直配向型液晶表示素子は、各画素の書込み電圧に応じた液晶分子の倒れ配向状態にばらつきがあり、表示むらを生じる。
【０００５】
この発明は、各画素の液晶分子を、書込み電圧の印加により規則的に倒れ配向させ、むらの無い良好な画像を表示することができる垂直配向型の液晶表示素子を提供することを目的としたものである。
【課題を解決するための手段】
【０００６】
この発明の液晶表示素子は、予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板のうち、一方の基板の前記電極上に前記複数の画素の中心部にそれぞれ対応させて設けられた誘電体膜と、前記一対の基板の内面にそれぞれ前記電極及び誘電体膜を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなり、前記誘電体膜は、前記一対の基板の電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率とは異なる誘電率を有していることを特徴とする。
【０００７】
この発明の液晶表示素子において、前記誘電体膜は、前記電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが望ましい。
【０００８】
その場合、前記誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが好ましい。
【０００９】
さらに、前記誘電体膜は、前記液晶の分子長軸に垂直な方向の誘電率よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成するのが好ましい。
【発明の効果】
【００１０】
この発明の液晶表示素子は、一方の基板の電極上に複数の画素の中心部にそれぞれ対応させて、一対の基板の電極間に電圧を印加したときの液晶層の層厚方向の誘電率とは異なる誘電率を有する誘電体膜を設けているため、前記電極間への書込み電圧の印加により、これらの電極間に、前記誘電体膜に対応する画素中心部の電圧値が前記誘電体膜の無い部分の電圧値よりも低い電界が発生し、各画素の液晶分子が、前記画素の周縁部から画素中心部に向かって倒れ込むように配向する。
【００１１】
したがって、この液晶表示素子によれば、各画素の液晶分子を、書込み電圧の印加により画素周縁部から画素中心部に向かって規則的に倒れ配向させ、むらの無い良好な画像を表示することができる。
【００１２】
この発明の液晶表示素子において、前記誘電体膜は、前記電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが望ましく、このようにすることにより、前記誘電体膜を形成するための誘電性材料を容易に選ぶことができる。
【００１３】
その場合、前記誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さい誘電率を有する誘電性材料により形成するのが望ましく、このようにすることにより、各画素の液晶分子を、前記画素の周縁部から前記画素中心部に向かって規則的に倒れ配向させ、良好な画像を表示することができる。
【００１４】
さらに、前記誘電体膜は、前記液晶の分子長軸に垂直な方向の誘電率よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成するのが好ましく、このようにすることにより、各画素の液晶分子をより規則的に倒れ配向させ、さらに良好な画像を表示することができる。
【発明を実施するための最良の形態】
【００１５】
図１〜図７はこの発明の一実施例を示しており、図１は液晶表示素子の一方の基板の１つの画素部の平面図、図２及び図３は図１のII−II線及びIII−III線に沿う液晶表示素子の断面図である。
【００１６】
この液晶表示素子は、図１〜図３に示したように、予め定めた間隙を存して対向配置された一対の透明基板１，２と、前記一対の基板１，２の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する透明電極３，１５と、前記一対の基板１，２のうち、一方の基板の電極上に前記複数の画素の中心部にそれぞれ対応させて設けられた誘電体膜１８と、前記一対の基板１，２の内面にそれぞれ前記電極３，１５及び誘電体膜１８を覆って設けられた垂直配向膜１４，１９と、前記一対の基板１，２間の間隙に封入された負の誘電異方性を有する液晶層２０とからなっている。
【００１７】
この液晶表示素子は、ＴＦＴ（薄膜トランジスタ）４をアクティブ素子としたアクティブマトリックス液晶表示素子であり、一方の基板１の内面に設けられた電極３は、行方向及び列方向にマトリックス状に配列する複数の画素電極、他方の基板２の内面に設けられた電極１５は、前記複数の画素電極３に対向する一枚膜状の対向電極である。
【００１８】
そして、前記一方の基板１の内面には、前記複数の画素電極３にそれぞれ対応させてその近傍に設けられ、対応する画素電極３にそれぞれ接続された複数のＴＦＴ４と、各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列のＴＦＴ４にゲート信号及びデータ信号を供給する複数のゲート配線１０及びデータ配線１１が形成されている。
【００１９】
以下、前記画素電極３とＴＦＴ４とゲート配線１０及びデータ配線１１を設けた一方の基板をＴＦＴ基板と言い、対向電極１５及び誘電体膜１８を設けた他方の基板２を対向基板と言う。
【００２０】
前記複数のＴＦＴ４は、前記ＴＦＴ基板１の基板面に形成されたゲート電極５と、前記ゲート電極５を覆って前記画素電極３の配列領域の全域に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、前記ｉ型半導体膜７のチャンネル領域を挟んでその一側部と他側部の上に図示しないｎ型半導体膜を介して形成されたドレイン電極８及びソース電極９とからなっている。
【００２１】
なお、前記ゲート配線１０は、前記ＴＦＴ基板１の基板面に前記ＴＦＴ４のゲート電極５と一体に形成されており、前記データ配線１１は、前記ゲート絶縁膜６の上に前記ＴＦＴ４のドレイン電極８と一体に形成されている。
【００２２】
また、前記画素電極３は、前記ゲート絶縁膜６の上に形成されており、前記ＴＦＴ４のソース電極９は、前記ゲート絶縁膜６の上に延長されて前記画素電極３の端部に接続されている。
【００２３】
そして、前記ＴＦＴ４とデータ配線１１は、前記ＴＦＴ基板１の内面に各画素電極３に対応する部分を除いて形成されたオーバーコート絶縁膜１２により覆われており、その上に前記垂直配向膜１４が形成されている。
【００２４】
さらに、前記ＴＦＴ基板１の内面には、その基板面に前記複数の画素電極３の周縁部にそれぞれ対応させて、前記画素電極３の周縁部との間に前記ゲート絶縁膜６を誘電体層とする補償容量を形成する容量電極１３が設けられている。この実施例では、前記容量電極１３を、前記画素電極３のＴＦＴ４に隣接する部分を除く全周にわたって設けている。
【００２５】
前記複数の画素電極３の周縁部にそれぞれ対応する前記容量電極１３は、各画素電極行毎に、前記ゲート配線１０側とは反対側の端部において一体につながっており、さらに、各行の容量電極１３は、複数の画素電極３の配列領域の外側の一端または両端に前記データ配線１１と平行に設けられた図示しない容量電極接続配線に共通接続されている。
【００２６】
また、この液晶表示素子は、カラー画像表示素子であり、前記対向基板２の内面に、前記複数の画素電極３と対向電極１５とが互いに対向する領域からなる複数の画素の間の領域に対向する格子膜状のブラックマスク１６と、各画素列にそれぞれ対応する赤、緑、青の３色のカラーフィルタ１７Ｒ，１７Ｇ，１７Ｂが設けられ、前記カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂの上に前記対向電極１５が形成されている。
【００２７】
そして、前記誘電体膜１８は、前記対向電極１５の上に、前記複数の画素の中心部にそれぞれ対応させて、例えば方形のドット状に形成されており、その上に垂直配向膜１９が形成されている。
【００２８】
前記一対の基板１，２は、前記複数の画素電極３の配列領域を囲む図示しない枠状のシール材を介して接合されており、これらの基板１，２間の前記シール材で囲まれた領域に液晶層２０が封入されている。
【００２９】
この液晶層２０は、負の誘電異方性を有するネマティック液晶からなっており、前記誘電体膜１８は、前記液晶層２０の前記一対の基板１，２の電極３，１５間に電圧を印加したときの前記液晶層２０の層厚方向の誘電率とは異なる誘電率を有する誘電性材料により形成されている。この場合、前記電極３，１５間に印加する電圧は、各画素に書き込まれる複数の階調に対応する電圧のうち、最も高い電圧が用いられる。
【００３０】
前記電極３，１５間に電圧を印加したときの前記液晶層２０の層厚方向の誘電率をεＬＣ、前記誘電体膜１８の誘電率をεＦとすると、これらの誘電率εＬＣ，εＦは、εＦ＜εＬＣの関係にある。
【００３１】
すなわち、この液晶表示素子では、前記誘電体膜１８の誘電率εＦを、前記電極３，１５間に電圧を印加したときの前記液晶層２０の層厚方向の誘電率εＬＣよりも小さい誘電率を有する誘電性材料により形成している。
【００３２】
なお、前記負の誘電異方性を有する液晶の分子長軸に垂直な方向の誘電率ε⊥と前記分子軸に平行な方向の誘電率ε‖は、ε‖＜ε⊥の関係にあるため、この実施例では、前記誘電体膜１８を、前記液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さい誘電率を有する誘電性材料により形成している。
【００３３】
さらに、この実施例では、前記誘電体膜１８を、前記液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成している。
【００３４】
すなわち、前記誘電体膜１８の誘電率εＦと前記液晶の分子軸に垂直な方向及び平行な方向の誘電率の誘電率ε⊥，ε‖とは、
ε‖＜εＦ＜ε⊥
の関係にある。
【００３５】
前記液晶層２０の液晶分子２０ａは、前記一対の基板１，２の内面にそれぞれ設けられた垂直配向膜１４，１９の垂直配向性により、基板１，２面に対して実質的に垂直な方向に分子軸を向けた垂直配向状態に配向している。
【００３６】
また、前記ＴＦＴ基板１は、図示しないが、その行方向の一端と列方向の一端とにそれぞれ、前記対向基板２の外方に突出する張出部を有しており、その行方向の張出部に複数のゲート側ドライバ接続端子が配列形成され、列方向の張出部に複数のデータ側ドライバ接続端子が配列形成されている。
【００３７】
そして、前記複数のゲート配線１０は、前記行方向の張出部に導出されて前記複数のゲート側ドライバ接続端子にそれぞれ接続され、前記複数のデータ配線１１は、前記列方向の張出部に導出されて前記複数のデータ側ドライバ接続端子にそれぞれ接続されており、前記容量電極接続配線は、前記行方向と列方向の張出部の一方または両方に導出され、その張出部の複数のドライバ接続端子のうちの基準電位端子に接続されている。
【００３８】
さらに、前記ＴＦＴ基板１の内面には、前記シール材による基板接合部の角部付近から前記行方向と列方向の張出部の一方または両方に導出されて前記ドライバ接続端子のうちの基準電位端子（容量電極接続配線が接続された端子と同じ端子でも別の基準電位端子でもよい）に接続された対向電極接続配線が設けられており、前記対向基板２の内面に設けられた対向電極１５は、前記基板接合部において前記対向電極接続配線に接続され、この対向電極接続配線を介して前記基準電位端子に接続されている。
【００３９】
また、前記一対の基板１，２の外面にはそれぞれ偏光板２１，２２がその透過軸を予め定めた方向に向けて配置されている。なお、この実施例では、前記偏光板２１，２２をそれぞれの透過軸を実質的に互いに直交させて配置し、液晶表示素子にノーマリーブラックモードの表示を行なわせるようにしている。
【００４０】
この液晶表示素子は、複数の画素毎に、前記画素電極３と対向電極１５との間へ、表示すべき画像データに対応する電圧である書込み電圧の印加により液晶分子２０ａを垂直配向状態から倒れ配向させて画像を表示する。
【００４１】
図４及び図５は前記液晶表示素子の液晶分子２０ａの倒れ配向状態を示す平面図及び断面図であり、前記液晶分子２０ａは、各画素毎に、前記書込み電圧の印加により、画素の周縁部から中心部に向かって倒れ込むように配向する。
【００４２】
その場合、この液晶表示素子は、前記対向基板２の対向電極１５上に複数の画素の中心部にそれぞれ対応させて、前記一対の基板１，２の電極３，１５間に電圧を印加したときの液晶層２０の層厚方向の誘電率εＬＣとは異なる誘電率εＦを有する誘電体膜１８を設けているため、前記電極３，１５間への書込み電圧の印加により、これらの電極３，１５間の液晶層に発生する電界は、前記誘電体膜１８の無い領域に比べて、前記誘電体膜１８に対応する画素中心部の領域が弱くなり、前記液晶層の電界強度分布は、前記図５に破線で示した等電位線で表され、液晶分子２０ａはその長軸を前記等電位線と平行な方向に向けて配向するため、各画素の液晶分子２０ａが、前記画素の周縁部から画素中心部に向かって倒れ込むように配向する。
【００４３】
すなわち、この液晶表示素子は、前記対向電極１５上に前記誘電体膜１８を設けているため、前記液晶層２０からなる容量（以下、液晶層容量という）をＣＬＣ、前記誘電体膜１８からなる容量（以下、誘電体容量という）をＣＦとすると、各画素の前記誘電体膜１８に対応する中心部は、図６に示した前記誘電体容量ＣＦと液晶容量ＣＬＣとの直列接続回路と等価的に表される。
【００４４】
ここで、前記電極３，１５間に印加された書込み電圧をＶ、前記書込み電圧Ｖを印加したときの前記誘電体容量ＣＦと液晶容量ＣＬＣのそれぞれの両端間電圧をＶＦ，ＶＣＬとすると、前記誘電体容量ＣＦの両端間電圧ＶＦと、前記液晶容量ＣＬＣの両端間電圧ＶＣＬは、次式により表わされる。
【００４５】
ＶＦ＝ＣＬＣ／（ＣＦ＋ＣＬＣ）・Ｖ
ＶＣＬ＝ＣＦ／（ＣＦ＋ＣＬＣ）・Ｖ
さらに、前記液晶層２０の層厚（誘電体膜１８が無い部分の層厚）をｄ、前記誘電体膜１８の膜厚をｔ、画素電極３と対向電極１５との間に印加された書込み電圧をＶ、前記書込み電圧Ｖを印加したときの前記誘電体容量ＣＦと液晶容量ＣＬＣのそれぞれの両端間電圧をＶＦ，ＶＣＬとすると、前記誘電体容量ＣＦの両端間電圧ＶＦと前記液晶容量ＣＬＣの両端間電圧ＶＣＬは、次式により表される。
【００４６】
ＶＦ＝｛εＬＣ／（ｄ−ｔ）｝／｛（εＦ／ｔ）＋［εＬＣ／（ｄ−ｔ）］｝・Ｖ
ＶＬＣ＝｛εＦ／ｔ｝／｛（εＦ／ｔ）＋［εＬＣ／（ｄ−ｔ）］｝・Ｖ
このように、電極３，１５間の前記誘電体膜１８に対応する画素中心部の領域の液晶層に印加される電圧が低くなる。
【００４７】
そして、1つの画素の液晶層における、前記誘電体膜が存在する領域と、存在しない領域のそれぞれについて、それぞれの電極表面からの距離に対する電位は、図７に示すように、前記誘電体膜が存在する領域の液晶層における電位勾配が小さく、そのため、１つの画素において、液晶層に印加される電圧による電位分布は、前述した図５の等電位線を示すこととなる。
【００４８】
したがって、この液晶表示素子の１つの画素において、前記書込み電圧の印加により前記電極３，１５間に発生する電界は、前記誘電体膜１８に対応する画素中心部の領域で各等電位面の間隔が画素中心部において広くなった電位分布、すなわち、前記誘電体膜１８に対応する画素中心部の領域に前記誘電体膜１８に向かって立ち上がるピークをもった図５に破線で示したような等電位面をもちので、各画素の液晶分子２０ａは、前記等電位面に沿った方向に分子長軸を向けて配向する。
【００４９】
そして、前記電極３，１５間への電圧の印加による画素中心部の誘電体膜１８が存在する領域の液晶分子２０ａの倒れ方が、その周囲の誘電体膜１８が存在しない領域に比べて少ないため、各画素の液晶分子２０ａは、前記領域の周辺の液晶分子から倒れ始め、前記中心部の液晶分子は、その周辺から倒れ込むように配向した液晶分子２０ａの相互の力により実質的に基板１，２面に対して垂直またはそれに近い角度で配向する。
【００５０】
したがって、この液晶表示素子によれば、各画素の液晶分子を、書込み電圧の印加により画素周縁部から画素中心部に向かって規則的に倒れ配向させ、むらの無い良好な画像を表示することができる。
【００５１】
また、この液晶表示素子は、前記誘電体膜１８を、前記電極３，１５間に電圧を印加したときの液晶層２０の層厚方向の誘電率εＬＣよりも小さい誘電率を有する誘電性材料により形成しており、このような誘電率を有する誘電性材料には多くの種類があるため、前記誘電体膜１８を形成するための誘電性材料を容易に選ぶことができる。
【００５２】
そして、この実施例では、前記誘電体膜１８を、液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さい誘電率を有する誘電性材料により形成しているため、各画素の液晶分子２０ａを、前記画素の周縁部から前記画素中心部に向かって規則的に倒れ配向させ、良好な画像を表示することができる。
【００５３】
さらに、この実施例では、前記誘電体膜１８を、前記液晶の分子長軸に垂直な方向の誘電率ε⊥よりも小さく、前記液晶の分子長軸に平行な方向の誘電率ε‖よりも大きい誘電率を有する誘電性材料により形成しているため、各画素の液晶分子２０ａをより規則的に倒れ配向させ、さらに良好な画像を表示することができる。
【００５４】
なお、上記実施例では、前記誘電体膜１８を方形のドット状に形成しているが、この誘電体膜１８は、方形に限らず、円形のドット状や、一方向に沿った直線状または環状に形成してもよい。
【図面の簡単な説明】
【００５５】
【図１】この発明の一実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。
【図２】図１のII−II線に沿う液晶表示素子の断面図。
【図３】図１のIII−III線に沿う液晶表示素子の断面図。
【図４】前記液晶表示素子の液晶分子の倒れ配向状態を示す平面図。
【図５】前記液晶分子の倒れ配向状態を示す断面図。
【図６】前記液晶表示素子の誘電体膜に対応する画素中心部の等価図。
【図７】前記液晶表示素子の誘電体膜に対応する部分と前記誘電体膜の無い部分との対向基板側からの液晶層厚と、書込み電圧印加時の前記液晶層厚方向における電位分布とを示す図。
【符号の説明】
【００５６】
１，２…基板、３…画素電極、４…ＴＦＴ、５…ゲート電極、６…ゲート絶縁膜、７…ｉ型半導体膜、８…ドレイン電極、９…ソース電極、１０…ゲート配線、１１…データ配線、１２…オーバーコート絶縁膜、１３…容量電極、１４…垂直配向膜、１５…対向電極、１６…ブラックマスク、１７Ｒ，１７Ｇ，１７Ｂ…カラーフィルタ、１８…誘電体膜、１９…垂直配向膜、２０…液晶層、２０ａ…液晶分子、２１，２２…偏光板。
【特許請求の範囲】
【請求項１】
予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板のうち、一方の基板の前記電極上に前記複数の画素の中心部にそれぞれ対応させて設けられた誘電体膜と、前記一対の基板の内面にそれぞれ前記電極及び誘電体膜を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなり、前記誘電体膜は、前記一対の基板の電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率とは異なる誘電率を有していることを特徴とする液晶表示素子。
【請求項２】
誘電体膜は、電極間に電圧を印加したときの液晶層の層厚方向の誘電率よりも小さい誘電率を有する誘電性材料により形成されていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さい誘電率を有する誘電性材料により形成されていることを特徴とする請求項２に記載の液晶表示素子。
【請求項４】
誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成されていることを特徴とする請求項２に記載の液晶表示素子。
【請求項１】
予め定めた間隙を存して対向配置された一対の基板と、前記一対の基板の互いに対向する内面それぞれに設けられ、互いに対向する領域によりマトリックス状に配列する複数の画素を形成する電極と、前記一対の基板のうち、一方の基板の前記電極上に前記複数の画素の中心部にそれぞれ対応させて設けられた誘電体膜と、前記一対の基板の内面にそれぞれ前記電極及び誘電体膜を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなり、前記誘電体膜は、前記一対の基板の電極間に電圧を印加したときの前記液晶層の層厚方向の誘電率とは異なる誘電率を有していることを特徴とする液晶表示素子。
【請求項２】
誘電体膜は、電極間に電圧を印加したときの液晶層の層厚方向の誘電率よりも小さい誘電率を有する誘電性材料により形成されていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さい誘電率を有する誘電性材料により形成されていることを特徴とする請求項２に記載の液晶表示素子。
【請求項４】
誘電体膜は、液晶の分子長軸に垂直な方向の誘電率よりも小さく、前記液晶の分子長軸に平行な方向の誘電率よりも大きい誘電率を有する誘電性材料により形成されていることを特徴とする請求項２に記載の液晶表示素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−１８４３１０（Ｐ２００６−１８４３１０Ａ）
【公開日】平成１８年７月１３日（２００６．７．１３）
【国際特許分類】
【出願番号】特願２００４−３７４６０６（Ｐ２００４−３７４６０６）
【出願日】平成１６年１２月２４日（２００４．１２．２４）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成１８年７月１３日（２００６．７．１３）
【国際特許分類】
【出願日】平成１６年１２月２４日（２００４．１２．２４）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]