【課題】簡単な構成で、３分割以上の分割構造を実現することができる液晶表示装置を提供する。
【解決手段】液晶表示装置は、複数の画素と、各画素に関連付けられた、ＴＦＴ（ＴＦＴ−Ａ、Ｂ、Ｃ）と、ソースバスラインと、ゲートバスラインと、ＣＳバスライン（ＣＳ−Ａ、Ｂ）とを有する。各画素は、それぞれが互いに異なる電圧を保持し得る液晶容量を有する少なくとも３つの副画素（ＳＰ−Ａ、Ｂ、Ｃ）を有し、２つの副画素は、２つのＣＳバスライン（ＣＳ−Ａ、Ｂ）のいずれか一方に接続された補助容量を有し、１つの副画素は、ゲートバスラインに接続された補助容量を有する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、広視野角特性を有する大型の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。
【０００３】
特に、インプレイン・スイッチング・モード（ＩＰＳモード、特許文献１参照）およびマルチドメイン・バーティカル・アラインド・モード（ＭＶＡモード、特許文献２参照）は、表示面を斜め方向から観測した場合に表示コントラスト比が著しく低下する、あるいは表示階調が反転する、などの問題は起こらない広視野角モードの液晶表示装置として、液晶テレビに用いられている。
【０００４】
液晶表示装置の表示品位の改善が進む状況下において、今日では視野角特性の問題点として、正面観測時のγ特性と斜め観測時のγ特性が異なる点、すなわちγ特性の視野角依存性の問題が新たに顕在化してきた。ここで、γ特性とは表示輝度の階調依存性であり、γ特性が正面方向と斜め方向で異なるということは、階調表示状態が観測方向によって異なることとなるため、写真等の画像を表示する場合や、またＴＶ放送等を表示する場合に特に問題となる。
【０００５】
このγ特性の視野角依存性は、ＩＰＳモードよりもＭＶＡモードにおいて顕著である。一方、ＩＰＳモードは、ＭＶＡモードに比べて正面観測時のコントラスト比の高いパネルを生産性良く製造することが難しい。これらの点から、特にＭＶＡモードの液晶表示装置におけるγ特性の視野角依存性を改善することが望まれる。
【０００６】
そこで本出願人（譲受人）は、特許文献３に、１つの画素を明るさの異なる複数の副画素に分割することによりγ特性の視野角依存性、とりわけ白浮特性を改善することができる液晶表示装置および駆動方法を開示している。本明細書においてこのような表示あるいは駆動を面積階調表示、面積階調駆動、マルチ画素表示またはマルチ画素駆動などと呼ぶことがある。
【０００７】
特許文献３には、１つの画素（Ｐ）内の複数の副画素（ＳＰ）ごとに補助容量（ＣＳ）を設け、補助容量を構成する補助容量対向電極（補助容量配線に接続されている）を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧（補助容量対向電圧またはＣＳ信号電圧という。）を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる液晶表示装置が開示されている。
【０００８】
図４７を参照しながら、特許文献３に記載されている液晶表示装置９００の画素分割構造を説明する。ここでは、スイッチング素子としてＴＦＴを有する液晶表示装置を例示する。
【０００９】
画素１０は、副画素１０ａ、１０ｂに分割されており、副画素１０ａ、１０ｂは、それぞれＴＦＴ１６ａ、ＴＦＴ１６ｂ、および補助容量（ＣＳ）２２ａ、２２ｂが接続されている。ＴＦＴ１６ａおよびＴＦＴ１６ｂのゲート電極は走査線（ゲートバスライン、Ｇバスラインと表記することもある。）１２に接続され、ソース電極は共通の（同一の）信号線（ソースバスライン、Ｓバスラインと表記することもある。）１４に接続されている。補助容量２２ａ、２２ｂは、それぞれ補助容量配線（ＣＳバスライン）２４ａおよび補助容量配線２４ｂに接続されている。補助容量２２ａおよび２２ｂは、それぞれ副画素電極１８ａおよび１８ｂに電気的に接続された補助容量電極と、補助容量配線２４ａおよび２４ｂに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示）によって形成されている。補助容量２２ａおよび２２ｂの補助容量対向電極は互いに独立しており、それぞれ補助容量配線２４ａおよび２４ｂから互いに異なる補助容量対向電圧（ＣＳ信号電圧）が供給され得る構造を有している。
【００１０】
次に、液晶表示装置９００の２つの副画素１０ａおよび１０ｂの液晶層に互いに異なる実効電圧を印加することができる原理について図を用いて説明する。
【００１１】
図４８に、液晶表示装置９００の１画素分の等価回路を模式的に示す。電気的な等価回路において、それぞれの副画素ＳＰ−Ａ（１０ａ）およびＳＰ−Ｂ（１０ｂ）の液晶容量をそれぞれ液晶容量ＣＬＣ−Ａ（１３ａ）およびＣＬＣ−Ｂ（１３ｂ）として表している。液晶容量ＣＬＣ−ＡおよびＣＬＣ−Ｂは、それぞれ、副画素電極１８ａおよび１８ｂと、液晶層と、対向電極（副画素電極１８ａおよび１８ｂに対して共通）によって形成されている。
【００１２】
ここでは、液晶容量ＣＬＣ−ＡおよびＣＬＣ−Ｂの静電容量値は同一の値ＣＬＣ（Ｖ）とする。ＣＬＣ（Ｖ）の値は、副画素ＳＰ−Ａ、ＳＰ−Ｂの液晶層に印加される実効電圧（Ｖ）に依存する。また、各副画素ＳＰ−ＡおよびＳＰ−Ｂの液晶容量にそれぞれ独立に接続されている補助容量ＣＣＳ−Ａ（２２ａ）およびＣＣＳ−Ｂ（２２ｂ）の静電容量値は同一の値ＣＣＳとする。
【００１３】
副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａと補助容量ＣＣＳ−Ａの一方の電極は副画素ＳＰ−Ａを駆動するために設けたＴＦＴ−Ａ（１６ａ）のドレイン電極に接続されており、液晶容量ＣＬＣ−Ａの他方の電極は対向電極であり、補助容量ＣＣＳ−Ａの他方の電極は補助容量配線ＣＳ−Ａ（２４ａ）に接続されている。副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂと補助容量ＣＣＳ−Ｂの一方の電極は副画素ＳＰ−Ｂを駆動するために設けたＴＦＴ−Ｂ（１６ｂ）のドレイン電極に接続されており、液晶容量ＣＬＣ−Ｂの他方の電極は対向電極であり、補助容量ＣＣＳ−Ｂの他方の電極は補助容量配線ＣＳ−Ｂ（２４ｂ）に接続されている。ＴＦＴ−ＡおよびＴＦＴ−Ｂのゲート電極はいずれもＧバスライン（走査線）１２に接続されており、ソース電極はいずれもＳバスライン（信号線）１４に接続されている。
【００１４】
図４９（ａ）〜（ｆ）に液晶表示装置９００を駆動する際の各電圧のタイミングを模式的に示す。
【００１５】
図４９（ａ）は、Ｓバスライン１４の電圧波形Ｖｓ、図４９（ｂ）はＣＳバスラインＣＳ−Ａの電圧波形Ｖｃｓａ、図４９（ｃ）はＣＳバスラインＣＳ−Ｂの電圧波形Ｖｃｓｂ、図４９（ｄ）はＧバスライン１２の電圧波形Ｖｇ、図４９（ｅ）は副画素電極１８ａの電圧波形Ｖｌｃａ、図４９（ｆ）は、副画素電極１８ｂの電圧波形Ｖｌｃｂをそれぞれ示している。また、図中の破線は対向電極の電圧波形ＣＯＭＭＯＮ（Ｖｃｏｍ）を示している。
【００１６】
以下、図４９（ａ）〜（ｆ）を用いて図４８の等価回路の動作を説明する。
【００１７】
時刻Ｔ１のときＶｇの電圧がＶｇＬからＶｇＨに変化することにより、ＴＦＴ−ＡとＴＦＴ−Ｂが同時に導通状態（オン状態）となり、副画素電極１８ａおよび１８ｂにＳバスライン１４の電圧Ｖｓが伝達され、副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａおよび副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂに充電される。同様にそれぞれの副画素の補助容量ＣＣＳ−ＡおよびＣＣＳ−ＢにもＳバスライン１４からの充電がなされる。
【００１８】
次に、時刻Ｔ２のときＧバスライン１２の電圧ＶｇがＶｇＨからＶｇＬに変化することにより、ＴＦＴ−ＡとＴＦＴ−Ｂが同時に非導通状態（ＯＦＦ状態）となり、副画素ＳＰ−Ａ、ＳＰ−Ｂの液晶容量ＣＬＣ−Ａ、ＣＬＣ−Ｂおよび補助容量ＣＣＳ−Ａ、ＣＣＳ−Ｂは全て、Ｓバスライン１４と電気的に絶縁される。なお、この直後ＴＦＴ−Ａ、ＴＦＴ−Ｂの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは概ね同一の電圧Ｖｄだけ低下し、
Ｖｌｃａ＝Ｖｓ−Ｖｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ
となる。また、このとき、それぞれのＣＳバスラインの電圧Ｖｃｓａ、Ｖｃｓｂは
Ｖｃｓａ＝Ｖｃｏｍ−Ｖａｄ
Ｖｃｓｂ＝Ｖｃｏｍ＋Ｖａｄ
である。
【００１９】
時刻Ｔ３で、補助容量ＣＣＳ−Ａに接続されたＣＳバスラインＣＳ−Ａの電圧ＶｃｓａがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄに変化し、補助容量Ｃｓｂに接続されたＣＳバスラインＣＳ−Ｂの電圧ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄに２倍のＶａｄだけ変化する。ＣＳバスラインＣＳ−ＡおよびＣＳ−Ｂのこの電圧変化に伴い、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂは
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋２×Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−２×Ｋｃ×Ｖａｄ
へ変化する。但し、Ｋｃ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ）である。×は乗算を表す。
【００２０】
時刻Ｔ４では、ＶｃｓａがＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ、ＶｃｓｂがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ、２倍のＶａｄだけ変化し、Ｖｌｃａ、Ｖｌｃｂもまた、
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋２×Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−２×Ｋｃ×Ｖａｄ
から、
Ｖｌｃａ＝Ｖｓ−Ｖｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ
へ変化する。
【００２１】
時刻Ｔ５では、ＶｃｓａがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ、ＶｃｓｂがＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ、２倍のＶａｄだけ変化し、Ｖｌｃａ、Ｖｌｃｂもまた、
Ｖｌｃａ＝Ｖｓ−Ｖｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ
から、
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋２×Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−２×Ｋｃ×Ｖａｄ
へ変化する。
【００２２】
Ｖｃｓａ、Ｖｃｓｂ、Ｖｌｃａ、Ｖｌｃｂは、水平走査期間（水平書き込み時間）１Ｈの整数倍の間隔毎に上記Ｔ４、Ｔ５における変化を交互に繰り返す。従って、それぞれの副画素電極の電圧Ｖｌｃａ、Ｖｌｃｂの実効的な値は、
Ｖｌｃａ＝Ｖｓ−Ｖｄ＋Ｋｃ×Ｖａｄ
Ｖｌｃｂ＝Ｖｓ−Ｖｄ−Ｋｃ×Ｖａｄ
となる。
【００２３】
よって、副画素ＳＰ−Ａ、ＳＰ−Ｂの液晶層１３ａおよび１３ｂに印加される実効電圧Ｖ１、Ｖ２は、
Ｖ１＝Ｖｌｃａ−Ｖｃｏｍ
Ｖ２＝Ｖｌｃｂ−Ｖｃｏｍ
すなわち、
Ｖ１＝Ｖｓ−Ｖｄ＋Ｋｃ×Ｖａｄ−Ｖｃｏｍ
Ｖ２＝Ｖｓ−Ｖｄ−Ｋｃ×Ｖａｄ−Ｖｃｏｍ
となる。
【００２４】
従って、副画素ＳＰ−ＡおよびＳＰ−Ｂのそれぞれの液晶層１３ａおよび１３ｂに印加される実効電圧の差ΔＶ１２（＝Ｖ１−Ｖ２）は、ΔＶ１２＝２×Ｋｃ×Ｖａｄ（但し、Ｋｃ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））となり、互いに異なる電圧を印加することができる。
【００２５】
図５０にＶ１とＶ２の関係を模式的に示す。図５０からわかるように、液晶表示装置９００では、Ｖ１の値が小さいほどΔＶ１２の値が大きい。このように、Ｖ１の値が小さいほどΔＶ１２の値が大きくなるので、とりわけ白浮特性を改善することができる。
【００２６】
また、特許文献３に記載されているマルチ画素構造を高精細または大型の液晶テレビに適用する場合、振動電圧の振動の周期が表示パネルの高精細化あるいは大型化に伴って短くなるため、振動電圧発生のための回路の作製が困難になる（高価になる）、消費電力が増加する、あるいはＣＳバスラインの電気的な負荷インピーダンスによる波形鈍りの影響が大きくなるが、特許文献４に記載されているように、電気的に互いに独立な複数のＣＳ幹線を設け、各ＣＳ幹線に複数のＣＳバスラインを接続することによって、ＣＳバスラインを介して補助容量対向電極に印加する振動電圧の振動の周期を長くすることができる。 特許文献３および４の内容の全てを参考のために本明細書に援用する。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特公昭６３−２１９０７号公報
【特許文献２】特開平１１−２４２２２５号公報
【特許文献３】特開２００４−６２１４６号公報（米国特許第６９５８７９１号明細書）
【特許文献４】ＷＯ２００６／０７０８２９Ａ１
【発明の概要】
【発明が解決しようとする課題】
【００２８】
本出願人（譲受人）は、特許文献３および４に記載されているマルチ画素技術を適用した液晶表示装置を備えた大型の液晶テレビを市販している。これまでは、各画素を輝度が異なる２つの副画素（すなわち明副画素および暗副画素）で構成した２分割構造を採用していたが、表示面の大型化およびγ特性の視野角依存性のさらなる改善のためには、２分割では不十分であることがわかった。具体的には、表示装置の大型化に伴い１つの画素サイズが大きくなると、中間調を表示した際に、明副画素と暗副画素との市松状の配列が表示のざらつきとして視認されるという問題がある。
【００２９】
また、２分割構造においては、２つの副画素のＶ−Ｔカーブ（電圧−輝度（表示階調）曲線）を重ね合わせることによって、γ特性の視野角依存性を平均化するものであるため、斜め視野角におけるγ特性曲線が滑らかに変化せず、くびれが生じる。そのために、斜め視野角から表示画像を観察したときに、不自然に観察されるという問題がある。
【００３０】
この問題を解決するためには、画素を３以上の副画素に分割する、すなわち、１つの画素のＶ−Ｔカーブを、３以上の互いに異なるＶ−Ｔカーブの重ね合わせで表現すればよい。特許文献３に記載されているマルチ画素技術において、画素分割数を増やすには、画素分割数の増加に応じて、電気的に互いに独立な補助容量対向電圧（ＣＳ信号電圧）の数を増加させればよい。
【００３１】
しかしながら、電気的に独立な補助容量対向電圧を用意するためには、ＣＳ幹線の数が増加するとともに、駆動回路が複雑になり、コストアップを招く。大型の液晶テレビをさらに普及させるためには、表示特性の改善もさることながら、価格を低下させることが重要であり、上記の方法は採用しがたい。
【００３２】
本発明は、上記諸点に鑑みてなされたものであり、その目的は、２分割構造を有する従来の液晶表示装置の駆動回路を複雑にすることなく、３分割以上の分割構造を実現することができる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００３３】
本発明の液晶表示装置は、複数の行および複数の列を有するマトリクス状に配列された複数の画素と、前記複数の画素のそれぞれに関連付けられた、ＴＦＴと、ソースバスラインと、ゲートバスラインと、ＣＳバスラインとを有し、前記複数の画素のそれぞれは、それぞれが互いに異なる電圧を保持し得る液晶容量を有する少なくとも３つの副画素を有し、前記ソースバスライン、ゲートバスライン、およびＣＳバスラインから、前記複数の画素のそれぞれに、少なくともある中間調において前記少なくとも３つの副画素の内の２つの副画素に互いに異なる輝度を表示させる信号を供給することによって、前記少なくとも３つの副画素に互いに異なる輝度を表示させることができる。
【００３４】
ある実施形態において、前記複数の画素のそれぞれについて、前記少なくとも３つの副画素に対応する少なくとも３つのＴＦＴと、１つのソースバスラインと、少なくとも１つのゲートバスラインと、少なくとも２つのＣＳバスラインが関連付けられており、前記少なくとも３つの副画素に対応するＴＦＴのそれぞれは、ゲート電極、ソース電極およびドレイン電極を有している。
【００３５】
ある実施形態において、前記少なくとも３つの副画素の有する液晶容量は、少なくとも３つの副画素電極と、液晶層と、前記液晶層を介して前記少なくとも３つの副画素電極に対向する対向電極とを有し、前記対向電極は前記少なくとも３つの副画素電極に共通の単一の電極である。
【００３６】
ある実施形態において、前記少なくとも３つの副画素を第１、第２および第３副画素とし、前記少なくとも２つのＣＳバスラインを第１および第２ＣＳバスラインとすると、前記第１副画素は前記第１ＣＳバスラインに接続された補助容量を有し、前記第２副画素は前記第２ＣＳバスラインに接続された補助容量を有し、前記第３副画素は、前記第１ＣＳバスラインに接続された補助容量と、前記第２ＣＳバスラインに接続された補助容量とを有する。
【００３７】
ある実施形態において、前記ゲートバスラインは、第１および第２ゲート配線を含み、前記第１ＣＳバスラインは、第１および第２ＣＳ配線を含み、前記第２ＣＳバスラインは、第３および第４ＣＳ配線を含む。
【００３８】
ある実施形態において、前記第１および第２ゲート配線は前記液晶表示装置内において分岐されており、前記第１および第２ＣＳ配線は前記液晶表示装置内において分岐されており、前記第３および第４ＣＳ配線は前記液晶表示装置内において分岐されている。
【００３９】
ある実施形態において、前記第１、第２および第３副画素は列方向に配列されており、前記第３副画素は、前記第１副画素と前記第２副画素との間に配置されている。
【００４０】
ある実施形態において、前記第３副画素は、前記第１ゲート配線と接続するゲート電極を有するＴＦＴと、前記第２ゲート配線と接続するゲート電極を有するＴＦＴとを有している。
【００４１】
ある実施形態において、前記ゲートバスラインは、前記第１および第２ゲート配線を接続する接続配線をさらに有しており、前記ＣＳバスラインは、前記第１および第２ＣＳ配線を接続する接続配線、および／または、前記第３および第４ＣＳ配線を接続する接続配線をさらに有しており、前記ゲートバスラインの前記接続配線は、前記ゲートバスラインの前記第１および第２ゲート配線と同じ材料から形成されており、前記ＣＳバスラインの前記接続配線は、前記ソースバスラインと同じ材料から形成されている。
【００４２】
ある実施形態において、前記第３副画素が有する前記第１ＣＳバスラインに接続された前記補助容量の静電容量値と、前記第２ＣＳバスラインに接続された前記補助容量の静電容量値とが略等しい。
【００４３】
ある実施形態において、前記第１、第２および第３副画素が互いに異なる輝度を表示する場合、前記第３副画素の輝度は、前記第１、第２副画素の一方の輝度よりも高く、他方の輝度よりも低く、前記第３副画素は列方向にストライプ状に設けられている。
【００４４】
ある実施形態において、前記第１および第２副画素は列方向に配列されており、前記ソースバスラインは、前記第１および第２副画素と前記第３副画素との間に設けられている。
【００４５】
ある実施形態において、前記第１、第２、第３副画素の面積比は１：１：１である。
【００４６】
ある実施形態において、前記第３副画素は前記ゲートバスラインを跨いでいる。
【００４７】
ある実施形態において、前記第３副画素の副画素電極が前記ゲートバスラインを跨いでいる。
【００４８】
ある実施形態において、前記第３副画素の副画素電極における前記ゲートバスラインを跨ぐ部分の行方向の長さは、前記第３副画素の副画素電極の行方向の最大の長さよりも短い。
【００４９】
ある実施形態において、前記第３副画素のＴＦＴのドレイン電極は前記ゲートバスラインを跨いでいる。
【００５０】
ある実施形態において、前記第３副画素の副画素電極は、第１電極と、第２電極とを有しており、前記第３副画素のＴＦＴのドレイン電極は前記ソースバスラインと平行に設けられており、前記ドレイン電極は、前記第３副画素の副画素電極の前記第１電極および前記第２電極を接続している。
【００５１】
ある実施形態において、前記第３副画素のＴＦＴのドレイン電極が前記ゲートバスラインと重なる面積は、前記第１および第２副画素のＴＦＴのドレイン電極が前記ゲートバスラインと重なるそれぞれの面積よりも小さい。
【００５２】
ある実施形態において、前記第１および第２副画素は列方向に配列されており、前記第３副画素は、第１領域と、第２領域とを有しており、前記ソースバスラインは、前記第１および第２副画素と前記第３副画素の第１領域との間に設けられた第１ソース配線と、前記第１および第２副画素と前記第３副画素の第２領域との間に設けられた第２ソース配線とを有しており、前記第１および第２副画素の列方向のそれぞれの長さは、前記第３副画素の前記第１領域と前記第２領域の列方向のそれぞれの長さの半分であり、前記第１および第２副画素の行方向の長さは、前記第３副画素の前記第１領域または前記第２領域の行方向の長さの略４倍である。
【００５３】
ある実施形態において、前記第３副画素は、前記第１および第２領域に対応する副画素電極を有しており、前記第１、第２および第３副画素の副画素電極には、それぞれ、複数のＴＦＴが接続されている。
【００５４】
ある実施形態において、前記第１および第２ソース配線のそれぞれには複数のＴＦＴが設けられており、前記第３副画素は、前記第１および第２領域に対応して設けられたＴＦＴを有しており、前記第３副画素の前記第１および第２領域に設けられたＴＦＴのドレイン電極のそれぞれの面積は、第１および第２副画素のＴＦＴのドレイン電極のそれぞれの面積よりも小さい。
【００５５】
ある実施形態において、前記第１および第２副画素は、それぞれ、複数のＴＦＴを有しており、前記第１および第２領域に設けられたＴＦＴのそれぞれの数は、前記第１および第２副画素のＴＦＴのそれぞれの数よりも少ない。
【００５６】
ある実施形態において、前記第１副画素は前記ある中間調において前記少なくとも３つの副画素の内で最高の輝度を呈し、前記第２および第３副画素の少なくとも一方は、前記第１副画素を挟むように配置された２つの領域を有する。
【００５７】
ある実施形態において、前記第２および第３副画素の前記少なくとも一方は、前記２つの領域に亘って連続した副画素電極を有する。
【００５８】
ある実施形態において、前記２つの領域に亘って連続した副画素電極は環状である。
【００５９】
ある実施形態において、前記２つの領域に亘って連続した副画素電極はコの字状である。
【００６０】
ある実施形態において、前記第２および第３副画素の前記少なくとも一方は、前記２つの領域に対応する２つの副画素電極を有し、前記２つの副画素電極は、当該副画素に関連付けられたＴＦＴのドレイン電極に接続されたドレイン引出し配線を介して互いに接続されている。
【００６１】
ある実施形態において、前記３つのＴＦＴのドレイン電極にそれぞれ接続された３つのドレイン引出し配線を有し、前記第１および第２ＣＳバスラインの少なくとも一方は延設部を有し、前記延設部は、絶縁層を介して前記少なくとも３つの副画素電極および前記３つのドレイン引出し配線の少なくとも１つと重なっている。
【００６２】
ある実施形態において、前記第１および第２ＣＳバスラインの前記少なくとも一方が有する前記延設部は環状部を含む。
【００６３】
ある実施形態において、前記少なくとも３つの副画素電極の内の互いに隣接する副画素電極間の間隙には、前記ドレイン引出し配線、前記ソースバスライン、前記第１および第２ＣＳバスラインの内から選択される少なくとも１つの配線の一部が配置されている。
【００６４】
ある実施形態において、垂直配向型の液晶層を有し、前記少なくとも３つの副画素電極の内の前記互いに隣接する副画素電極間の前記間隙は、列方向に対して約４５°の方向に延びる間隙を含む。
【００６５】
ある実施形態において、前記第１、第２および第３副画素は、前記第１および第２ＣＳバスラインの間に配置され、前記第１および第２ＣＳバスラインは、それぞれ、列方向に隣接する画素の補助容量に接続している。
【００６６】
ある実施形態において、前記第１、第２および第３副画素の副画素電極のそれぞれにおける列方向に沿った２つの辺の長さは略等しい。
【００６７】
ある実施形態において、前記少なくとも１つのゲートバスラインは第１および第２ゲート配線を有しており、前記第３副画素は、前記第１ゲート配線と接続されたゲート電極を有するＴＦＴと、前記第２ゲート配線と接続されたゲート電極を有するＴＦＴとを有しており、前記第３副画素の２つのＴＦＴのドレイン電極は、２つのドレイン引出し配線とそれぞれ接続されており、前記２つのドレイン引出し配線は、前記少なくとも１つのゲートバスラインとそれぞれ交差する。
【００６８】
ある実施形態において、前記少なくとも１つのゲートバスラインはゲート配線を有しており、前記第３副画素は、それぞれが前記ゲート配線と接続されたゲート電極を有する２つのＴＦＴを有しており、前記第３副画素の２つのＴＦＴのドレイン電極は、２つのドレイン引出し配線とそれぞれ接続されており、前記第３副画素の副画素電極は前記ゲートバスラインを跨ぐ。
【００６９】
ある実施形態において、前記第３副画素の副画素電極は、第１電極と、第２電極と、前記第１および第２電極を連結する連結部とを有しており、前記連結部の行方向の長さは、前記第１、第２電極の前記行方向の長さよりも短い。
【００７０】
ある実施形態において、前記第３副画素の副画素電極の連結部は、前記画素の行方向における中央付近に設けられている。
【００７１】
ある実施形態において、前記第１副画素のＴＦＴおよび前記第３副画素の一方のＴＦＴのゲート電極、ならびに／または、前記第２副画素のＴＦＴおよび前記第３副画素の他方のＴＦＴのゲート電極は、ゲート電極部として一体的に設けられて前記ゲートバスラインに接続されており、前記第１および第２副画素のＴＦＴのそれぞれのドレイン電極は前記ゲート電極部および前記ゲートバスラインと重なる。
【００７２】
ある実施形態において、前記２つのドレイン引出し配線は、前記第１および第２ＣＳバスラインとそれぞれ重なり、前記第１および第２副画素の副画素電極は、前記２つのドレイン引出し配線と前記第１および第２ＣＳバスラインとが重なる領域とは重ならない。
【００７３】
ある実施形態において、前記第３副画素の副画素電極は、前記２つのドレイン引出し配線とコンタクトホールをそれぞれ介して接続されており、前記２つのドレイン引出し配線は前記第１および第２ＣＳバスラインと重なる補助容量電極をそれぞれ有している。
【００７４】
ある実施形態において、前記少なくとも１つのゲートバスラインは第１および第２ゲート配線を有しており、前記第３副画素は、前記第１ゲート配線または前記第２ゲート配線に接続されたゲート電極を有するＴＦＴを有している。
【００７５】
ある実施形態において、前記第３副画素のＴＦＴのドレイン電極は、ドレイン引出し配線に接続されており、前記ドレイン引出し配線は、前記第１および第２ＣＳバスラインと重なり、前記第１および第２副画素の副画素電極は、前記ドレイン引出し配線と前記第１および第２ＣＳバスラインとが重なる領域とは重ならない。
【００７６】
ある実施形態において、行方向に沿った画素において、少なくとも１つの画素ごとに前記第３副画素のＴＦＴのゲート電極が異なるゲート配線に接続している。
【００７７】
ある実施形態において、行方向に隣接する２つの画素のうち、一方の画素の第３副画素のＴＦＴのゲート電極は前記第１ゲート配線に接続しており、他方の画素の第３副画素のＴＦＴのゲート電極は前記第２ゲート配線に接続している。
【００７８】
ある実施形態において、前記第３副画素のＴＦＴのドレイン電極の面積は、前記第１および第２副画素のＴＦＴのドレイン電極のそれぞれの面積よりも小さい。
【００７９】
ある実施形態において、前記第１、第２および第３副画素の面積は互いにほぼ等しい。
【００８０】
ある実施形態において、前記複数の画素のそれぞれは、第４副画素をさらに有しており、前記第４副画素は、前記第１ＣＳバスラインに接続された補助容量と、前記第２ＣＳバスラインに接続された補助容量とを有する。
【００８１】
ある実施形態において、前記第３副画素において、前記第１ＣＳバスラインに接続された補助容量を第１補助容量とし、前記第２ＣＳバスラインに接続された補助容量を第２補助容量とし、前記第４副画素において、前記第１ＣＳバスラインに接続された補助容量を第３補助容量とし、前記第２ＣＳバスラインに接続された補助容量を第４補助容量とすると、前記第１補助容量の静電容量値と前記第２補助容量の静電容量値とが異なり、前記第３補助容量の静電容量値と前記第４補助容量の静電容量値とが異なる。
【００８２】
ある実施形態において、前記ソースバスラインは、第１および第２ソース配線を有しており、前記第１および第２副画素は、前記第１ソース配線と前記第２ソース配線との間において列方向に配列されており、前記第１および第２副画素に対して、前記第１ソース配線を挟んで前記第３副画素が配置され、前記第２ソース配線を挟んで前記第４副画素が配置されている。
【００８３】
ある実施形態において、前記第３および第４副画素は前記ゲートバスラインを跨いでいる。
【００８４】
ある実施形態において、前記第１、第２、第３および第４副画素は、それぞれ、複数のＴＦＴを有している。
【００８５】
ある実施形態において、前記第３および第４副画素の副画素電極が前記ゲートバスラインを跨いでいる。
【００８６】
ある実施形態において、前記第３および第４副画素の副画素電極において前記ゲートバスラインを跨いでいる部分の行方向の長さは、前記第３、第４副画素の副画素電極の行方向の最大の長さよりも短い。
【００８７】
ある実施形態において、前記第３および第４副画素のＴＦＴのドレイン電極は前記ゲートバスラインを跨いでいる。
【００８８】
ある実施形態において、前記第３および第４副画素の副画素電極は、それぞれ、２つの電極を有しており、前記第３および第４副画素のＴＦＴのドレイン電極は前記ソースバスラインと平行して設けられており、前記第３および第４副画素のＴＦＴのドレイン電極は、前記第３および第４副画素の副画素電極の前記２つの電極をそれぞれ接続している。
【００８９】
ある実施形態において、前記第１、第２、第３および第４副画素のＴＦＴのドレイン電極は前記ゲートバスラインと重なり、前記第３および第４副画素のＴＦＴのドレイン電極が前記ゲートバスラインと重なるそれぞれの面積は、前記第１および第２副画素のＴＦＴのドレイン電極が前記ゲートバスラインと重なるそれぞれの面積よりも小さい。
【００９０】
ある実施形態において、前記第１および第２副画素は、それぞれ、複数のＴＦＴを有しており、前記第３および第４副画素のそれぞれのＴＦＴの数は、前記第１、第２副画素のそれぞれのＴＦＴの数よりも少ない。
【００９１】
ある実施形態において、前記第１、第２、第３および第４副画素の面積は互いにほぼ等しい。
【００９２】
ある実施形態において、前記少なくとも３つの副画素を第１、第２および第３副画素とし、前記少なくとも２つのＣＳバスラインを第１および第２ＣＳバスラインとすると、前記第１副画素は前記第１ＣＳバスラインに接続された補助容量を有し、前記第２副画素は前記第２ＣＳバスラインに接続された補助容量を有し、前記第３副画素は前記少なくとも１つのゲートバスラインに接続された補助容量を有する。
【００９３】
ある実施形態において、前記第１、第２および第３副画素は、隣接する２つのゲートバスラインの間に設けられ、前記第１、第２および第３副画素のＴＦＴのゲート電極は、前記２つのゲートバスラインのうちの一方のゲートバスラインと接続されており、前記第１および第２ＣＳバスラインは、前記２つのゲートバスラインの間に設けられ、前記第３副画素の補助容量は、前記２つのゲートバスラインのうちの他方のゲートバスラインと接続されている。
【００９４】
ある実施形態において、前記第１、第２および第３副画素は、前記第１および第２ＣＳバスラインの間に配置され、前記第３副画素の補助容量は、列方向に隣接する画素を選択するためのゲートバスラインと接続されている。
【００９５】
ある実施形態において、前記複数の画素は、赤を表示する赤画素と、青を表示する青画素と、緑を表示する緑画素とを有しており、前記青画素のセルギャップが前記赤画素または前記緑画素よりも小さい。
【発明の効果】
【００９６】
本発明による液晶表示装置は、駆動回路を複雑にすることなく、３分割構造を実現できるので、コストの上昇を抑制しつつ、表示品位（特に、γ特性の視野角依存性）を改善することができる。
【図面の簡単な説明】
【００９７】
【図１】本発明による実施形態の液晶表示装置１００の１画素分の等価回路を模式的に示す図である。
【図２】液晶表示装置１００の駆動方法を説明するための図であり、ゲート信号（Ｇａｔｅ信号）、ＣＳ信号（補助容量対向電圧）、および画素電圧（各副画素の液晶容量に印加される電圧）の波形を示す図である。
【図３】ＭＶＡ型の液晶表示装置のγ特性を示すグラフである。
【図４】本発明による実施形態の液晶表示装置１００Ａの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図５】本発明による実施形態の液晶表示装置１００Ｂの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図６】本発明による実施形態の液晶表示装置１００Ｃの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図７】本発明による実施形態の液晶表示装置１００Ｄの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図８】本発明による実施形態の液晶表示装置２００Ａの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図９】本発明による実施形態の液晶表示装置２００Ｂの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図１０】本発明による実施形態の液晶表示装置２００Ｃの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図１１】本発明による実施形態の液晶表示装置２００Ｃ’の画素のＴＦＴ基板上の構造を模式的に示す図である。
【図１２】本発明による実施形態の液晶表示装置２００Ｄの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図１３】本発明による実施形態のＭＶＡ型液晶表示装置３００Ｂの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図１４】本発明による実施形態のＭＶＡ型液晶表示装置３００Ｃの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図１５】（ａ）および（ｂ）は、２分割構造（２ＶＴ構造）とした場合の副画素の配列およびγ特性の視野角依存性を示す図である。
【図１６】（ａ）および（ｂ）は、３分割構造（３ＶＴ構造）とした場合の好ましい副画素の配列およびγ特性の視野角依存性を示す図である。
【図１７】（ａ）および（ｂ）は、３分割構造（３ＶＴ構造）とした場合の他の好ましい副画素の配列およびγ特性の視野角依存性を示す図である。
【図１８】本発明による実施形態の液晶表示装置４００Ａの等価回路を模式的に示す図である。
【図１９】本発明による実施形態の液晶表示装置４００Ｂの等価回路を模式的に示す図である。
【図２０】（ａ）は本発明による実施形態の液晶表示装置５００ＡのＴＦＴ基板の模式的な平面図であり、（ｂ）は２分割構造の液晶表示装置５５０のＴＦＴ基板の模式的な平面図である。
【図２１】（ａ）〜（ｃ）はそれぞれ、横シャドーの発生を説明するための模式図である。
【図２２】本発明による実施形態の液晶表示装置３００Ｄの模式的な平面図を示す。
【図２３】本発明による実施形態の液晶表示装置３００Ｅの模式的な平面図を示す。
【図２４】本発明による実施形態の液晶表示装置３００Ｆの模式的な平面図を示す。
【図２５】本発明による実施形態の液晶表示装置５００ＢのＴＦＴ基板の模式的な平面図である。
【図２６】本発明による実施形態の液晶表示装置５００ＣのＴＦＴ基板の模式的な平面図である。
【図２７】本発明による実施形態の液晶表示装置５００Ｄ１の１画素分の等価回路を模式的に示す図である。
【図２８】本発明による実施形態の液晶表示装置５００Ｄ１の画素のＴＦＴ基板上の構造を模式的に示す図である。
【図２９】本発明による実施形態の液晶表示装置５００Ｄ２の１画素分の等価回路を模式的に示す図である。
【図３０】本発明による実施形態の液晶表示装置５００Ｄ２の画素のＴＦＴ基板上の構造を模式的に示す図である。
【図３１】本発明による実施形態の液晶表示装置５００Ｅの１画素分の等価回路を模式的に示す図である。
【図３２】本発明による実施形態の液晶表示装置５００Ｅの画素のＴＦＴ基板上の構造を模式的に示す図である。
【図３３】本発明による実施形態の液晶表示装置６００Ａの１画素分の等価回路を模式的に示す図である。
【図３４】本発明による実施形態の液晶表示装置６００ＡのＴＦＴ基板上の構造を模式的に示す図である。
【図３５】本発明による実施形態の液晶表示装置６００Ｂの１画素分の等価回路を模式的に示す図である。
【図３６】本発明による実施形態の液晶表示装置６００ＢのＴＦＴ基板上の構造を模式的に示す図である。
【図３７】本発明による実施形態の液晶表示装置６００Ｃの１画素分の等価回路を模式的に示す図である。
【図３８】液晶表示装置６００Ｃの信号波形図である。
【図３９】本発明による実施形態の液晶表示装置６００Ｃ１のＴＦＴ基板上の構造を模式的に示す図である。
【図４０】本発明による実施形態の液晶表示装置６００Ｃ２のＴＦＴ基板上の構造を模式的に示す図である。
【図４１】本発明による実施形態の液晶表示装置６００Ｃ３のＴＦＴ基板上の構造を模式的に示す図である。
【図４２】本発明による実施形態の液晶表示装置６００Ｃ４のＴＦＴ基板上の構造を模式的に示す図である。
【図４３】４ＶＴ構造の液晶表示装置におけるγ特性の視野角依存性を示すグラフである。
【図４４】（ａ）〜（ｄ）は、それぞれ、３ＶＴ構造の液晶表示装置における視野角特性を示すグラフである。
【図４５】（ａ）および（ｂ）は、４ＶＴ構造の液晶表示装置における視野角特性を示すグラフである。
【図４６】（ａ）および（ｂ）は、本発明による実施形態の液晶表示装置を備えるテレビジョン受像機の模式図である。
【図４７】特許文献３に記載されている液晶表示装置９００の画素分割構造を説明するための図である。
【図４８】液晶表示装置９００の１画素分の等価回路を模式的に示す図である。
【図４９】（ａ）〜（ｆ）は、液晶表示装置９００を駆動する際の各電圧のタイミングを模式的に示す図である。
【図５０】液晶表示装置９００における副画素間の液晶層への印加電圧の関係を示す図である。
【発明を実施するための形態】
【００９８】
以下、図面を参照して本発明による実施形態の液晶表示装置およびそれに用いられるＴＦＴ基板の構成を説明する。なお、本発明は以下の実施形態に限定されるものではない。
【００９９】
図１は、本発明による実施形態の液晶表示装置１００の１画素分の等価回路を模式的に示す図である。液晶表示装置１００の各画素は、３つの副画素ＳＰ−Ａ、ＳＰ−ＢおよびＳＰ−Ｃを有し、それぞれが３つの副画素ＳＰ−Ａ、ＳＰ−ＢおよびＳＰ−Ｃに対応する３つのＴＦＴ−Ａ、ＴＦＴ−ＢおよびＴＦＴ−Ｃと、１つのソースバスライン（Ｓバスライン）と、１つのゲートバスライン（Ｇバスライン）と、２つのＣＳバスラインＣＳ−ＡおよびＣＳ−Ｂが各画素に関連付けられている。
【０１００】
図４８に示した従来の液晶表示装置９００の等価回路と比較すると明らかなように、液晶表示装置１００は、１つの画素が３つの副画素ＳＰ−Ａ、ＳＰ−ＢおよびＳＰ−Ｃを有している一方、液晶表示装置１００の画素に対応する部分以外の構成、すなわち、Ｇバスライン、ＳバスラインおよびＣＳバスラインの数は液晶表示装置９００と同じであり、これらに対応する信号（電圧）を供給する駆動回路（不図示）の構成も液晶表示装置９００と同じである。このように、液晶表示装置１００は、従来の２分割構造を有する液晶表示装置９００の駆動回路を複雑にすることなく、３分割構造を実現している。従って、本発明の実施形態によると、コストの上昇を抑制しつつ、表示品位（特に、γ特性の視野角依存性）を改善することができる。
【０１０１】
液晶表示装置１００における、２つの副画素ＳＰ−ＡおよびＳＰ−Ｂと、ＴＦＴ−ＡおよびＴＦＴ−Ｂ、Ｇバスライン、Ｓバスライン、および２本の互いに電気的に独立なＣＳバスラインとの間の接続関係は、液晶表示装置９００と全く同じである（簡単のために説明を省略）。液晶表示装置９００に対して付加された３番目の副画素ＳＰ−Ｃは以下のように接続されている。
【０１０２】
副画素ＳＰ−Ｃは、液晶容量ＣＬＣ−Ｃと、２つの補助容量ＣＣＳ−Ｃ１およびＣＣＳ−Ｃ２とを有している。液晶容量ＣＬＣ−Ｃの一方の電極（副画素電極）はＴＦＴ−Ｃのドレイン電極に接続されており、補助容量ＣＣＳ−Ｃ１およびＣＣＳ−Ｃ２のそれぞれの一方の電極（補助容量電極）もＴＦＴ−Ｃのドレイン電極に接続されている。ＴＦＴ−Ｃは、他のＴＦＴ−ＡおよびＴＦＴ−Ｂと同様に、ゲート電極は共通のＧバスラインに接続されており、ソース電極はＳバスラインに接続されている。液晶容量ＣＬＣ−Ｃの他方の電極（対向電極）は、他の液晶容量ＣＬＣ−ＡおよびＣＬＣ−Ｂと共通の対向電極で構成されている。補助容量ＣＣＳ−Ｃ１の他方の電極（補助容量対向電極）は、ＣＳバスラインＣＳ−Ａに接続されており、補助容量ＣＣＳ−Ｃ２の他方の電極（補助容量対向電極）は、ＣＳバスラインＣＳ−Ｂに接続されている。従って、液晶容量ＣＬＣ−Ｃに印加される電圧は、２つの補助容量ＣＣＳ−Ｃ１およびＣＣＳ−Ｃ２を介して、ＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）とＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）との両方の作用を受け、液晶容量ＣＬＣ−Ａに印加される実効電圧と液晶容量ＣＬＣ−Ｂに印加される実効電圧との中間の値となる。
【０１０３】
なお、ここでは１つのＧバスラインが３つのＴＦＴについて共通に接続されているが、これに限ることはなく、各ＴＦＴに１つのＧバスラインを設けるなど、各画素に関連付けられるＧバスラインは複数であってもよい。
【０１０４】
図２は、液晶表示装置１００の駆動方法を説明するための図であり、ゲート信号（Ｇａｔｅ信号）、ＣＳ信号（補助容量対向電圧）、Ｓバスラインから供給される信号電圧（＝ソース信号、Ｓ信号）および画素電圧（各副画素の液晶容量に印加される電圧＝各副画素の副画素電極の電圧）の波形を示す図である。また、図中の破線は対向電極の電圧波形ＣＯＭＭＯＮ（Ｖｃｏｍ）を示している。あるゲートバスライン（ここではＧａｔｅ：００１）において、ゲート信号がローからハイに切り替わったときに信号電圧がそれぞれの副画素に書き込まれる。それぞれの副画素に書き込まれた信号電圧が、上述の通り、それぞれ突き上げの作用、突き下げの作用、および突き上げと突き下げの両方の作用を受け、各副画素電極の電圧が、ＶＣｌｃ−Ａ、ＶＣｌｃ−Ｂ、ＶＣｌｃ−Ｃに示す波形となる。なお、ここでは簡便のため、各ＴＦＴの寄生容量等の影響による引き込み電圧は無視している。画素の印加電圧の波形を示す図中の一点鎖線は副画素電極の実効電圧を示している。ＶＣｌｃ−Ｃは波形に変動がないため、実効電圧はＶＣｌｃ−Ｃの波形と同一となる。
【０１０５】
一垂直走査期間（ここでは入力映像信号のフレームと同じ）に信号電圧の極性が反転し、且つ、行方向および列方向に隣接する画素間の極性が逆となる、典型的なドット反転駆動の場合を例示する。注目する画素において、ｎフレーム（ｎＦ）では正極性書き込み、ｎ＋１フレーム（ｎ＋１ Ｆ）では負極性書き込みの場合を示す。ここでは特に示さない限り、「一垂直走査期間」とは、入力映像信号で規定される期間ではなく、液晶表示装置について規定される期間であり、ある画素に信号電圧が供給されてから、再び信号電圧が供給されるまでの期間である。例えば、ＮＴＳＣ信号の１フレームは３３．３ｍｓであるが、一般に液晶表示装置ではＮＴＳＣ信号の１／２フレーム＝１フィールド（１６．７ｍｓ）の期間内に全ての画素に信号電圧の書き込みを行っており、１６．７ｍｓが液晶表示装置の一垂直走査期間である。さらに、応答特性を改善する目的などのために倍速駆動を行う場合、液晶表示装置の一垂直走査期間は、さらに半分の８．３ｍｓとなる。また、各画素に供給される「信号電圧」とは、表示すべき階調に対応する電圧（階調電圧）に限られず、応答特性を改善するためのオーバーシュート電圧や、擬似インパルス駆動（黒挿入駆動）のための黒表示電圧など、画素に供給される全ての電圧を含むものとする。
【０１０６】
ｎフレームでは正極性書き込みなので、ゲート信号が立ち下がった直後のＣＳ信号の振幅が増大するＶＣＳ−Ａが供給される液晶容量ＣＬＣ−Ａに印加される実効電圧が、ＣＳ電圧による突き上げ作用を受けて増大し、液晶容量ＣＬＣ−Ａで構成される副画素ＳＰ−Ａが明副画素となる。一方、ゲート信号が立ち下がった直後のＣＳ信号の振幅が減少するＶＣＳ−Ｂが供給される液晶容量ＣＬＣ−Ｂに印加される実効電圧はＣＳ電圧による突き下げ作用を受けて減少し、液晶容量ＣＬＣ−Ｂで構成される副画素ＳＰ−Ｂが暗副画素となる。
【０１０７】
液晶容量ＣＬＣに印加される実効電圧は、ＶＣＳ−Ａの突き上げ作用およびＶＣＳ−Ｂの突き下げ作用の両方を受けるので、液晶容量ＣＬＣ−Ａに印加される実効電圧と液晶容量ＣＬＣ−Ｂに印加される実効電圧との中間の値となり、液晶容量ＣＬＣ−Ｃで構成される副画素ＳＰ−Ｃは中間の輝度を呈する副画素（中副画素ということがある。）となる。ここでは、副画素ＳＰ−Ｃが有する２つの補助容量ＣＣＳ−Ｃ１およびＣＣＳ−Ｃ２の静電容量値が互いに等しい場合を例示しており、この場合には、ＶＣＳ−ＡおよびＶＣＳ−Ｂの作用が互いに相殺し合い、液晶容量ＣＬＣ−Ｃには信号電圧と等しい電圧が印加されることになる。なお、このように液晶容量ＣＬＣ−Ｃには信号電圧と等しい電圧を印加する場合には、副画素ＳＰ−Ｃの補助容量を１つだけにし、且つ、当該補助容量をオンゲート構造、すわなち、ＧバスラインをＣＳバスラインの代わりに用いる構造とすれば、駆動回路を複雑にすることなく同様の効果を得ることができる。
【０１０８】
本実施形態はこれに限られず、補助容量ＣＣＳ−Ｃ１およびＣＣＳ−Ｃ２の値を適宜設定することによって、副画素ＳＰ−Ｃの呈する輝度を副画素ＳＰ−Ａの輝度に近づけることも、副画素ＳＰ−Ｂの輝度に近づけることもできる。なお、γ特性の視野角依存性の観点からは、後述するように、副画素ＳＰ−Ｃの輝度を副画素ＳＰ−Ａの輝度と副画素ＳＰ−Ｂの輝度との中間とし、且つ、副画素ＳＰ−Ａ、ＢおよびＣの面積を互いに等しくすることが好ましい（図１７参照）。ここで、副画素ＳＰ−Ｃの呈する輝度を明副画素の輝度に近づけると、コントラスト比を向上させることができ、副画素ＳＰ−Ｃの呈する輝度を暗副画素の輝度に近づけると、特に低階調におけるγ特性の視野角依存性を改善することができる。
【０１０９】
また、上述の説明から明らかなように、２つの補助容量を有する副画素ＳＰ−Ｃを２つ設け、２つの副画素ＳＰ−Ｃが有する２つの補助容量の静電容量値を適宜設定すれば、互いに異なる４つの輝度を呈する４つの副画素を形成することができる。例えば、図１において、副画素ＳＰ−Ｃと電気的に等価な副画素をＳＰ−Ｄを追加する。ＳＰ−Ｄは、ＳＰ−Ｃと同様に、液晶容量ＣＬＣ−Ｄと２つの補助容量ＣＣＳ−Ｄ１およびＣＣＳ−Ｄ２を有する。ここで、副画素ＳＰ−Ｃにおいては、補助容量ＣＣＳ−Ｃ１およびＣＣＳ−Ｃ２の静電容量値を調整し突き上げ作用（または突き下げ作用）を優勢とし、副画素ＳＰ−Ｄにおいては補助容量ＣＣＳ−Ｄ１およびＣＣＳ−Ｄ２の静電容量値を調整し突き下げ作用（または突き上げ作用）を優勢とすることによって、４つの異なる輝度を呈する副画素を得ることができる。このように、４つの異なる輝度を呈する副画素を設ければ、γ特性の視野角依存性をさらに改善することができる。以下では、本発明の最も基本的な実施形態である、３分割構造を有する液晶表示装置を説明する。
【０１１０】
図３は、ＭＶＡ型の液晶表示装置のγ特性を示すグラフであり、画素分割無し（曲線Ｌ０）、２分割構造（曲線Ｌ２）、３分割構造（Ｌ＝３）のそれぞれの右６０°視野角におけるγ曲線と、理想的なγ曲線（Ｌ１）を示している。ＭＶＡ型液晶表示装置の斜め視野角におけるγ曲線が高輝度側にずれるという問題が、画素分割駆動によって改善されることがわかる。また、３分割構造のγ曲線Ｌ３の方が２分割構造のγ曲線Ｌ２よりも、理想的なγ曲線に近く、視野角特性が優れている。さらに、２分割構造のγ曲線Ｌ２は１００／２５５階調付近の変化が滑らかでないのに対し、３分割構造のγ曲線Ｌ３は全階調範囲に亘って滑らかに変化していることがわかる。
【０１１１】
なお、全ての階調電圧について、液晶容量に印加される実効電圧を異ならせる必要は必ずしもなく、最低階調（黒表示状態）および最高階調（白表示状態）においては、各液晶容量に同じ電圧が印加され、同じ輝度（階調）を表示してもよい。また、特にγ特性の視野角依存性が大きい領域（ある中間調（例えば１００／２５５階調）よりも低い領域）においてのみ、マルチ画素駆動を行っても良い。
【０１１２】
次に、図４〜図７を参照して、本発明による実施形態の液晶表示装置の画素分割構造と副画素の配置を説明する。図４〜図７は１画素構造分の等価回路と副画素の配置を模式的に示す図である。尚、副画素の配置は例示したものに限られず種々の改変が可能である。図４〜図７に示した等価回路は空間的な配置を加味しているが、電気的な接続関係は図１に示した等価回路と同じである。
【０１１３】
図４〜図７には、本発明による実施形態の液晶表示装置が有する行列状に配列された画素のうち、ｍ行ｎ列の画素のＴＦＴ基板上の構造を模式的に示している。以下の図面において、共通する構成要素は共通の参照符号で説明を省略することがある。ここで、「画素」とは、液晶表示装置が表示を行う最小単位を指し、カラー表示装置の場合は、個々の色（典型的にはＲ、ＧまたはＢ）を表示する「絵素（またはドット）」に対応する。
【０１１４】
図４に示す液晶表示装置１００Ａの画素においては、副画素ＳＰ−Ａ、ＳＰ−ＣおよびＳＰ−Ｂを列方向に沿ってこの順に配列している。すなわち、副画素の輝度順（ここでは上から降順）に配列されている。次のフレームにおいてもこの輝度の関係（画素内における副画素の輝度順位）は維持されるとともに、各副画素の液晶容量に印加される電圧の極性が反転するので、長期間にわたってＤＣ電圧が印加されることを防止できる。なお、副画素ＳＰ−ＡとＳＰ−Ｂとの輝度順位が入れ替わるようにＶＣＳ−ＡとＶＣＳ−Ｂの信号波形を調整してもよく、このときも副画素の輝度順（ここでは上から昇順）に配列されていることに代わりが無い。
【０１１５】
図４に示すように、第１副画素ＳＰ−Ａは第１副画素電極１１１ａによって規定される領域に対応して形成され、第２副画素ＳＰ−Ｂは第２副画素電極１１１ｂによって規定される領域に対応して形成され、第３副画素ＳＰ−Ｃは、第３副画素電極１１１ｃによって規定される領域に対応して形成されている。
【０１１６】
（ｍ、ｎ）画素はＧバスライン１１２（ｍ）とＳバスライン１１４（ｎ）に接続されたＴＦＴ１１６ａ、１１６ｂおよび１１６ｃによって駆動される。ＴＦＴ１１６ａのドレイン電極はドレイン引出し配線１１７ａを介して第１副画素電極１１１ａに接続されている。ＴＦＴ１１６ｂのドレイン電極はドレイン引出し配線１１７ｂを介して第２副画素電極１１１ｂに接続されており、ＴＦＴ１１６ｃのドレイン電極はドレイン引出し配線１１７ｃを介して第３副画素電極１１１ｃに接続されている。副画素電極１１１ａ、１１１ｂおよび１１１ｃは、液晶層（不図示）と、液晶層を介して対向するように配置されている共通の対向電極（不図示）とによって、液晶容量を構成する。すなわち、第１副画素電極１１１ａは、図１中のＣＬＣ−Ａを構成し、第２副画素電極１１１ｂはＣＬＣ−Ｂを構成し、第３副画素電極１１１ｃはＣＬＣ−Ｃを構成している。対向電極は複数の画素に共通に設けられ、典型的には、全ての画素に対して共通であるが、必要に応じて複数に分割されることもある。
【０１１７】
ｍ行の画素内には、２本のＣＳバスライン（＝補助容量配線）ＣＳ−ＡおよびＣＳ−Ｂが通っている。第１副画素ＳＰ−Ａは、１つの補助容量ＣＳＡ（図１中のＣＣＳ−Ａ）を有している。補助容量ＣＳＡの一方の電極（補助容量対向電極）はＣＳバスラインＣＳ−Ａに接続されており、他方の電極（補助容量電極）はドレイン引出し配線１１７ａに接続されている。これら一対の電極と、これら一対の電極の間の絶縁層（例えばゲート絶縁層）によって補助容量ＣＳＡが構成されている。同様に、第２副画素ＳＰ−Ｂは、１つの補助容量ＣＳＢ（図１中のＣＣＳ−Ｂ）を有している。補助容量ＣＳＢの一方の電極（補助容量対向電極）はＣＳバスラインＣＳ−Ｂに接続されており、他方の電極（補助容量電極）はドレイン引出し配線１１７ｂに接続されている。これら一対の電極と、これら一対の電極の間の絶縁層（例えばゲート絶縁層）によって補助容量ＣＳＢが構成されている。これらに対し、第３副画素ＳＰ−Ｃは、２つの補助容量ＣＳＣ−１およびＣＳＣ−２（図１中のＣＣＳ−Ｃ１およびＣＣＳ−Ｃ２）を有している。補助容量ＣＳＣ−１の一方の電極（補助容量対向電極）はＣＳバスラインＣＳ−Ａに接続されており、補助容量ＣＳＣ−２の一方の電極（補助容量対向電極）はＣＳバスラインＣＳ−Ｂに接続されている。補助容量ＣＳＣ−１およびＣＳＣ−２の他方の電極（補助容量電極）はいずれもドレイン引出し配線１１７ｃに接続されている。これら二対の電極と、これら二対の電極のそれぞれの間の絶縁層（例えばゲート絶縁層）によって補助容量ＣＳＣ−１およびＣＳＣ−２が構成されている。
【０１１８】
次に、図５に示す液晶表示装置１００Ｂの画素分割構造を説明する。
【０１１９】
液晶表示装置１００Ｂの画素は、３つの副画素ＳＰ−Ａ、ＳＰ−ＢおよびＳＰ−Ｃの内のＳＰ−ＢおよびＳＰ−Ｃがそれぞれ２つの領域（ＳＰ−Ｂ１とＳＰ−Ｂ２およびＳＰ−Ｃ１とＳＰ−Ｃ２）を有し、且つ、それぞれの副画素の２つの領域は第１副画素ＳＰ−Ａを挟むように配置されている。列方向には、ＳＰ−Ｂ２（暗副画素）、ＳＰ−Ｃ２（中副画素）、ＳＰ−Ａ（明副画素）、ＳＰ−Ｃ１（中副画素）およびＳＰ−Ｂ１（暗副画素）の順で配列されており、次のフレームにおいてもこの輝度の関係（画素内における副画素の輝度順位）は維持されるとともに、各副画素の液晶容量に印加される電圧の極性が反転するので、長期間にわたってＤＣ電圧が印加されることを防止できる。なお、ＳＰ−ＡとＳＰ−Ｂ１およびＳＰ−Ｂ２との輝度順位が入れ替わるようにＶＣＳ−ＡとＶＣＳ−Ｂの信号波形を調整してもよい。
【０１２０】
第２副画素の２つの領域ＳＰ−Ｂ１およびＳＰ−Ｂ２は、それぞれ２つの副画素電極１１１ｂ１および１１１ｂ２に対応して形成されており、これらはドレイン引出し配線１１７ｂｂによって互いに接続されており、ドレイン引出し配線１１７ｂｂはドレイン引出し配線１１７ｂを介してＴＦＴ１１６ｂのドレイン電極に接続されている。同様に、第３副画素の２つの領域ＳＰ−Ｃ１およびＳＰ−Ｃ２は、それぞれ２つの副画素電極１１１ｃ１および１１１ｃ２に対応して形成されており、これらはドレイン引出し配線１１７ｃｃによって互いに接続されており、ドレイン引出し配線１１７ｃｃはドレイン引出し配線１１７ｃを介してＴＦＴ１１６ｃのドレイン電極に接続されている。
【０１２１】
その他の接続関係は、上記の液晶表示装置１００Ａと同じであるので説明を省略する。液晶表示装置１００Ｂの画素における第２副画素の２つの領域ＳＰ−Ｂ１およびＳＰ−Ｂ２は互いに等価であるとともに、液晶表示装置１００Ａの第２副画素ＳＰ−Ｂと等価である。また、液晶表示装置１００Ｂの画素における第３副画素の２つの領域ＳＰ−Ｃ１およびＳＰ−Ｃ２は互いに等価であるとともに、液晶表示装置１００Ａの第３副画素ＳＰ−Ｃと等価である。
【０１２２】
液晶表示装置１００Ｂのように、副画素をさらに空間的に分割することによって、画素内で異なる輝度を呈する領域がさらに細分化されるので、画像のざらつきが抑制され、均質性が向上する。特に、大型の液晶表示装置（例えば５０型以上）においては画素サイズが大きいために、マルチ画素構造を採用すると、画素内の輝度の分布がざらつきとして感じられることがあり、これを防止するために有効である。
【０１２３】
次に、図６に示す液晶表示装置１００Ｃの画素分割構造を説明する。
【０１２４】
液晶表示装置１００Ｃの画素は、３つの副画素ＳＰ−Ａ、ＳＰ−ＢおよびＳＰ−Ｃの内のＳＰ−ＢおよびＳＰ−Ｃがそれぞれ第１副画素ＳＰ−Ａを挟むように配置された２つの領域を有している点で、図５に示した液晶表示装置１００Ｂと共通している。液晶表示装置１００Ｂにおいて、第３副画素の２つの領域ＳＰ−Ｃ１およびＳＰ−Ｃ２をそれぞれ構成する副画素電極１１１ｃ１および１１１ｃ２がドレイン引出し配線を介して互いに電気的に接続されていたのに対し、液晶表示装置１００Ｃでは１つのコの字状（Ｕ字状または馬蹄形状）の副画素電極１１１ｃとして形成されている点が異なる。その他の点は液晶表示装置１００Ｂと同じなので説明を省略する。
【０１２５】
次に、図７に示す液晶表示装置１００Ｄの画素分割構造を説明する。
【０１２６】
液晶表示装置１００Ｄの画素は、３つの副画素ＳＰ−Ａ、ＳＰ−ＢおよびＳＰ−Ｃの内のＳＰ−ＢおよびＳＰ−Ｃがそれぞれ第１副画素ＳＰ−Ａを挟むように配置された２つの領域を有している点で、図５に示した液晶表示装置１００Ｂおよび図６に示した液晶表示装置１００Ｃと共通している。さらに、第３副画素の２つの領域を構成する副画素電極が１つのコの字状の副画素電極１１１ｃとして形成されている点で図６に示した液晶表示装置１００Ｃと共通している。液晶表示装置１００Ｃにおいて、第２副画素の２つの領域ＳＰ−Ｂ１およびＳＰ−Ｂ２をそれぞれ構成する副画素電極１１１ｂ１および１１１ｂ２がドレイン引出し配線を介して互いに電気的に接続されていたのに対し、液晶表示装置１００Ｄでは１つのコの字状の副画素電極１１１ｂとして形成されている点が異なる。その他の点は液晶表示装置１００Ｃと同じなので説明を省略する。
【０１２７】
液晶表示装置１００Ｃおよび１００Ｄのように、副画素を２つの領域に分割した際に、副画素電極をコの字状にすることによって、ドレイン引出し配線の引き回しを単純にすることができる。また、ここでは、第２副画素電極１１１ｂおよび第３副画素電極１１１ｃをコの字状の電極とした例を示したが、これに限られず、後述するように、環状（口の字状または角張ったＯ字状）の電極としてもよい。環状の電極とすると、寄生容量（例えばＣｓｄ）を容易に調整することができる。
【０１２８】
次に、図８〜図１２を参照して、本発明による液晶表示装置の画素の具体的な構成を説明する。図８〜図１２は、ｍ行ｎ列およびｍ行ｎ＋１列の２つの画素のＴＦＴ基板上の構造を模式的に示している。典型的なドット反転駆動を行う場合、ｍ行ｎ列（以下（ｍ、ｎ）と表記する）の画素に信号電圧が正極性（対向電圧を基準としたときの極性）で書き込まれているとき、（ｍ、ｎ＋１）画素は負極性で書き込まれる。このとき、（ｍ、ｎ）画素の副画素ＳＰ−Ａが明副画素、副画素ＳＰ−Ｂが暗副画素、副画素ＳＰ−Ｃが中副画素となる場合、（ｍ、ｎ＋１）画素の副画素ＳＰ−Ａが暗副画素、副画素ＳＰ−Ｂが明副画素、副画素ＳＰ−Ｃが中副画素となるように駆動され得る。
【０１２９】
図８に示す液晶表示装置２００Ａは、図４に示した液晶表示装置１００Ａと同じ等価回路で表され、副画素の配置も同じである。
【０１３０】
（ｍ、ｎ）画素に注目する。（ｍ、ｎ）画素はゲートバスライン１１２（ｍ）とソースバスライン１１４（ｎ）に接続されたＴＦＴ１１６ａ、１１６ｂおよび１１６ｃによって駆動される。ＴＦＴ１１６ａのドレイン電極はドレイン引出し配線１１７ａを介してコンタクト部１１９ａにおいて第１副画素電極１１１ａに接続されている。ＴＦＴ１１６ｂのドレイン電極はドレイン引出し配線１１７ｂを介して、コンタクト部１１９ｂにおいて第２副画素電極１１１ｂに接続されており、ＴＦＴ１１６ｃのドレイン電極はドレイン引出し配線１１７ｃを介して、コンタクト部１１９ｃ１および１１９ｃ２において第３副画素電極１１１ｃに接続されている。副画素電極１１１ａ、１１１ｂおよび１１１ｃは、液晶層（不図示）と、液晶層を介して対向するように配置されている対向電極（不図示）とによって、それぞれ液晶容量ＣＬＣ−Ａ、ＣＬＣ−ＢおよびＣＬＣ−Ｃ（図１参照）を構成する。
【０１３１】
ここで、ソースバスライン１１４（ｎ）はｎ列の副画素電極１１１ａ、１１１ｂおよび１１１ｃと部分的に重なっている。ソースバスライン１１４（ｎ）と副画素電極１１１ａ、１１１ｂおよび１１１ｃとの間の寄生容量（Ｃｓｄ）を十分に小さくできるように、これらの間には樹脂で形成された層間絶縁膜、例えば２．５μｍ程度のアクリル系樹脂、が設けられている。言い換えると、層間絶縁膜を設けることによって、副画素電極１１１ａ、１１１ｂおよび１１１ｃをソースバスライン１１４（ｎ）と重なるように設けることが可能となり、画素開口率を向上させることができる。
【０１３２】
ＴＦＴ１１６ａ、１１６ｂおよび１１６ｃはボトムゲート構造を有しており、それぞれ、ゲートバスライン１１２（ｍ）の延設部として形成されたゲート電極と、その上に形成された半導体層と、半導体層のソースおよびドレイン領域に形成されたソース電極およびドレイン電極とを有している。ソース電極はソースバスライン１１４（ｎ）の延設部として形成されている。ＴＦＴ１１６ａ、１１６ｂおよび１１６ｃのドレイン電極はそれぞれドレイン引出し配線１１７ａ、１１７ｂおよび１１７ｃと一体に形成されている。これら全てを覆うように層間絶縁膜（不図示）が設けられており、層間絶縁膜上に副画素電極１１１ａ、１１１ｂおよび１１１ｃが形成されている。層間絶縁膜に形成されたコンタクトホール内のコンタクト部１１９ａにおいてドレイン引出し配線１１７ａと副画素電極１１１ａとが接続されており、コンタクト部１１９ｂにおいてドレイン引出し配線１１７ｂと副画素電極１１１ｂとが接続されており、コンタクト部１１９ｃ１および１１９ｃ２においてドレイン引出し配線１１７ｃと副画素電極１１１ｃとが接続されている。
【０１３３】
次に、（ｍ、ｎ）画素における補助容量の構成を説明する。ｍ行の画素内には、２本のＣＳバスライン（＝補助容量配線）１１３−１および１１３−２が通っている。ＣＳバスライン１１３−１は図４（または図１）中のＣＳバスラインＣＳ−Ａに対応し、ＣＳバスライン１１３−２はＣＳバスラインＣＳ−Ｂに対応する。
【０１３４】
副画素ＳＰ―Ａの補助容量（図４中のＣＳＡ）は、ドレイン引出し配線１１７ａがＣＳバスライン１１３−１と重なる部分（コンタクト部１１９ａ付近）に形成されている。副画素ＳＰ−Ｂの補助容量（図４中のＣＳＢ）は、ドレイン引出し配線１１７ｂがＣＳバスライン１１３−２と重なる部分（コンタクト部１１９ｂ付近）に形成されている。
【０１３５】
副画素ＳＰ−Ｃは２つの補助容量（図４中のＣＳＣ−１およびＣＳＣ−２）を有している。補助容量ＣＳＣ−１はドレイン引出し配線１１７ｃがＣＳバスライン１１３−１と重なる部分（コンタクト部１１９ｃ２付近）に形成されており、補助容量ＣＳＣ−２はドレイン引出し配線１１７ｃがＣＳバスライン１１３−２と重なる部分（コンタクト部１１９ｃ１付近）に形成されている。ＣＳバスライン１１３−１および１１３−２はいずれもゲートバスライン１１２（ｍ）と同じ導電層で形成されており、ゲート絶縁膜（不図示）によって覆われている。補助容量ＣＳＣ−１およびＣＳＣ−２の誘電体層はいずれもゲート絶縁膜であり、補助容量ＣＳＣ−１およびＣＳＣ−２の容量値はそれぞれ電極の面積に比例する。ここでは図８に示すように、補助容量ＣＳＣ−１およびＣＳＣ−２の容量値は互いにほぼ等しい。
【０１３６】
図９に示す液晶表示装置２００Ｂは、図５に示した液晶表示装置１００Ｂと同じ等価回路で表され、副画素の配置も同じである。液晶表示装置２００Ｂの画素は、３つの副画素ＳＰ−Ａ、ＳＰ−ＢおよびＳＰ−Ｃの内のＳＰ−ＢおよびＳＰ−Ｃがそれぞれ２つの領域（ＳＰ−Ｂ１とＳＰ−Ｂ２およびＳＰ−Ｃ１とＳＰ−Ｃ２）を有し、且つ、それぞれの副画素の２つの領域は第１副画素ＳＰ−Ａを挟むように配置されている。以下では、液晶表示装置２００Ａと異なる第２副画素ＳＰ−Ｂおよび第３副画素ＳＰ−Ｃの構成を説明する。
【０１３７】
第２副画素の２つの領域ＳＰ−Ｂ１およびＳＰ−Ｂ２は、それぞれ２つの副画素電極１１１ｂ１および１１１ｂ２に対応して形成されている。副画素電極１１１ｂ１はコンタクト部１１９ｂ１においてドレイン引出し配線１１７ｂと接続されており、副画素電極１１１ｂ２はコンタクト部１１９ｂ２においてドレイン引出し配線１１７ｂと接続されている。第３副画素の２つの領域ＳＰ−Ｃ１およびＳＰ−Ｃ２は、それぞれ２つの副画素電極１１１ｃ１および１１１ｃ２に対応して形成されている。副画素電極１１１ｃ１はコンタクト部１１９ｃ１においてドレイン引出し配線１１７ｃと接続されており、副画素電極１１１ｃ２はコンタクト部１１９ｃ２においてドレイン引出し配線１１７ｃと接続されている。
【０１３８】
また、２つのＣＳバスライン１１３−１および１１３―２は、それぞれ環状部と非環状部とを有している。ＣＳバスライン１１３−１および１１３―２の環状部はソースバスライン１１４（ｎ）と１１４（ｎ＋１）と重ならないように、これらの内側に形成されている。ＣＳバスライン１１３−１および１１３―２の非環状部は、行方向に隣接する画素間に存在するソースバスラインと交差し、行方向に隣接する環状部を互いに連結している。ＣＳバスライン１１３−２の環状部の内側に存在する副画素電極１１１ｃ１の部分が副画素ＳＰ―Ｃ１の表示に寄与し、ＣＳバスライン１１３−１の環状部の内側に存在する副画素電極１１１ｃ２の部分が副画素ＳＰ―Ｃ２の表示に寄与する。また、２つのＣＳバスライン１１３−１および１１３―２の環状部は、隣接する副画素間にも存在し、この領域を遮光する機能をも果たしている。
【０１３９】
副画素ＳＰ−Ａの補助容量は、バスライン１１３−１の環状部とドレイン引出し配線１１７ａとが重なる領域（コンタクト部１１９ａ近傍）に形成されている。副画素ＳＰ−Ｂの補助容量は、バスライン１１３−２の環状部とドレイン引出し配線１１７ｂとが重なる領域に形成されている。ただし、（ｍ、ｎ＋１）画素について見ると、副画素ＳＰ−Ａの補助容量は、バスライン１１３−２の環状部とドレイン引出し配線１１７ａとが重なる領域に形成されており、副画素ＳＰ−Ｂの補助容量（ＳＰ−Ｂ１およびＳＰ−Ｂ２に対して１つの補助容量）は、バスライン１１３−１の環状部とドレイン引出し配線１１７ｂとが重なる領域に形成されている。このように配置することによって、ドット反転駆動を行った場合においても、（ｍ、ｎ）画素と（ｍ、ｎ＋１）画素とにおける副画素の輝度の順位を同じにできる。このことは、例えば（ｍ、ｎ）画素でＳＰ−Ａを明副画素とした場合、（ｍ、ｎ＋１）画素においてもＳＰ−Ａを明副画素とすることができるので、比較的認識されやすい明副画素の位置が画素ごとに異なることで画像のざらつきとして感じられることがあるような場合に、これを抑制することができる。
【０１４０】
なお、ドレイン引出し配線１１７ａおよび１１７ｂは、２つのＣＳバスライン１１３−１および１１３−２の非環状部とそれぞれ同じ回数だけ交差するように配置されており、補助容量を形成する部分以外の容量への寄与を相殺している。また、副画素ＳＰ−Ｃの２つの補助容量の内の一方は、ＣＳバスライン１１３−１とドレイン引出し配線１１７ｃとが重なる領域（コンタクト部１１９ｃ２近傍）に形成されており、他方は、ＣＳバスライン１１３−２とドレイン引出し配線１１７ｃとが重なる領域（コンタクト部１１９ｃ１近傍）に形成されている。ここでも、副画素ＳＰ−Ｃの２つの補助容量の静電容量値はほぼ同じに設定されている。
【０１４１】
図１０に示す液晶表示装置２００Ｃは、図６に示した液晶表示装置１００Ｃと同じ等価回路で表され、副画素の配置も同じである。図９に示した液晶表示装置２００Ｂと比較すると、液晶表示装置２００Ｂにおいて、第３副画素ＳＰ−Ｃの２つの領域ＳＰ−Ｃ１およびＳＰ−Ｃ２をそれぞれ構成する副画素電極１１１ｃ１および１１１ｃ２がドレイン引出し配線１１７ｃを介して互いに電気的に接続されていたのに対し、液晶表示装置２００Ｃでは１つのコの字状（Ｕ字状または馬蹄形状）の副画素電極１１１ｃとして形成されている点が異なる。また、コの字状の副画素電極１１１ｃにおける２つの領域を連結する部分と副画素電極１１１ａとの間隙は、ドレイン引出し配線１１７ａで遮光するように構成されている。
【０１４２】
図１１に示す液晶表示装置２００Ｃ’は、図１０に示した液晶表示装置２００Ｃにおけるコの字状の副画素電極１１１ｃを環状（口の字状または角張ったＯ字状）の副画素電極１１１ｃとした点において異なる。環状の副画素電極１１１ｃと、その開口部内に配置される副画素電極１１１ａとの間隙は、ドレイン引出し配線１１７ａおよび１１７ｂで遮光するように構成されている。副画素電極１１１ｃを環状とすると、副画素電極１１１ｃをコの字状とするよりもソース・ドレイン間の寄生容量（Ｃｓｄ）を容易に調整できるという利点が得られる。
【０１４３】
図１２に示す液晶表示装置２００Ｄは、図７に示した液晶表示装置１００Ｄの変形例であり、液晶表示装置１００Ｄのコの字状の副画素ＳＰ−Ｃを環状に改変したものに対応する。図１１に示した液晶表示装置２００Ｃ’と比較すると、液晶表示装置２００Ｃ’において、第２副画素ＳＰ−Ｂの２つの領域ＳＰ−Ｂ１およびＳＰ−Ｂ２をそれぞれ構成する副画素電極１１１ｂ１および１１１ｂ２がドレイン引出し配線１１７ｂを介して互いに電気的に接続されていたのに対し、液晶表示装置２００Ｄでは１つの環状の副画素電極１１１ｂとして形成されている点が異なる。また、副画素電極１１１ｂと副画素電極１１１ｃとの間隙は、ソースバスライン１１４（ｎ）および１１４（ｎ＋１）によって遮光されるように構成されている。
【０１４４】
次に、図１３および図１４を参照して、本発明による実施形態のＭＶＡ型の液晶表示装置の具体的な構成を説明する。ＭＶＡ型の液晶表示装置は、良く知られているように、誘電異方性が負のネマチック液晶材料を用いた垂直配向モードであり、各画素内に、電圧印加時の液晶分子の配向方向が互いに異なる４つの方向（任意の２つの方向の差が約９０°の倍数）であるドメイン（４分割ドメイン）を有し、ノーマリブラックモードで表示を行う表示装置である。なお、ＭＶＡ型液晶表示装置にマルチ画素構造を適用する場合、視野角特性の観点から、各副画素について４つのドメインを形成することが好ましい。
【０１４５】
図１３に示す液晶表示装置３００Ｂは、図５に示した液晶表示装置１００Ｂおよび図９に示した液晶表示装置２００Ｂと同じ等価回路で表され、副画素の配置も同じである。以下の説明では、液晶表示装置２００Ｂの構造と共通する点の説明を省略する。
【０１４６】
副画素電極１１１ａに形成されたスリットＳＬａ、副画素電極１１１ａと副画素電極１１１ｃ１および１１１ｃ２との間隙、副画素電極１１１ｃ１と副画素電極１１１ｂ１との間隙、副画素電極１１１ｃ２と副画素電極１１１ｂ２との間隙が、斜め電界を生成し、マルチドメイン構造を形成するための配向規制手段（画素電極に形成されたスリット）として機能する。スリットＳＬａおよび隣接する副画素電極間の間隙は、マトリクス状に配列された列方向に対して約４５°の角度で交差する方向に延びており、互いに略直交する方向に延びている。液晶パネルを介したクロスニコルに配置される偏光板の偏光軸（透過軸）は列方向および行方向に直交または平行であり、上述のように配置されたスリットおよび副画素電極間の間隙は、電圧印加時における液晶分子の配向方向を偏光軸に対して略４５°方向に規制するように作用する。なお、対向基板側には、互いに隣接し互いに平行なスリットと副画素電極の間隙との間、または、互いに隣接し互いに平行な副画素電極の間隙の間に、その間隔を略２等分する位置に、それらに平行な配向規制手段が設けられる。対向基板に設けられる配向規制手段は、対向電極に設けられるスリットであってもよいし、対向電極の液晶層側に設けられる誘電体突起（リブ）であってもよい。なお、誘電体突起の誘電率は液晶層の誘電率よりも低いことが好ましい。
【０１４７】
液晶表示装置３００Ｂにおける補助容量は、ＣＳバスラインの延設部とドレイン引出し配線とが重なる領域に形成されている。例えば、ＣＳバスライン１１３−１は環状の延設部１１３−１Ｅを有しており、環状の延設部１１３−１Ｅの中央をブリッジする部分がドレイン引出し配線１１７ｃと重なる部分に、副画素ＳＰ−Ｃが有する２つの補助容量の内の一方の補助容量が形成されている。同様に、ＣＳバスライン１１３−２は環状の延設部１１３−２Ｅを有しており、環状の延設部１１３−２Ｅの中央をブリッジする部分がドレイン引出し配線１１７ｃと重なる部分に、副画素ＳＰ−Ｃが有する２つの補助容量の内の他方の補助容量が形成されている。また、環状の延設部１１３−１Ｅおよび１１３−２Ｅの環部分は、隣接する副画素電極の間隙を遮光するように配置されている。副画素ＳＰ−Ａの補助容量は、ＣＳバスライン１１３−１とドレイン引出し配線１１７ａとが重なる部分（副画素電極１１１ｃ２の下部）で形成されており、副画素ＳＰ−Ｂの補助容量は、ＣＳバスライン１１３−２とドレイン引出し配線１１７ｂとが重なる部分（副画素電極１１１ｃ１の下部）で形成されている。
【０１４８】
図１４に示す液晶表示装置３００Ｃは、図６に示した液晶表示装置１００Ｃおよび図１０に示した液晶表示装置２００Ｃと同じ等価回路で表され、副画素の配置も同じである。図１３に示した液晶表示装置３００Ｂと比較すると、液晶表示装置３００Ｂにおいて、副画素電極１１１ｃ１および１１１ｃ２がドレイン引出し配線１１７ｃを介して互いに電気的に接続されていたのに対し、液晶表示装置３００Ｃでは１つのコの字状（Ｕ字状または馬蹄形状）の副画素電極１１１ｃとして形成されている点が異なる。また、コの字状の副画素電極１１１ｃにおける２つの領域を連結する部分と副画素電極１１１ａとの間隙は、ドレイン引出し配線１１７ａで遮光するように構成されている。
【０１４９】
また、液晶表示装置３００Ｃは第３副画素の一方の領域ＳＰ−Ｃ２に、ドレイン引出し配線と同じ導電層で形成されたドレイン浮島１１７ｃ’を有している。ドレイン浮島１１７ｃ’はコンタクト部１１９ｃ２において副画素電極１１１ｃと接続されている。ドレイン浮島１１７ｃ’とＣＳバスラインの環状延設部１１３−１Ｅの一部とが重なる領域に、副画素ＳＰ−Ｃが有する２つの補助容量の一方が形成されている。副画素ＳＰ−Ｃが有する２つの補助容量の他方は、ドレイン引出し配線１１７ｃがＣＳバスライン１１３−２の環状延設部１１３−２Ｅと重なる領域に形成されている。
【０１５０】
なお、ここで、補助容量を形成する部分を、隣接する副画素電極の間隙の方向に平行に設けている理由は、マルチドメイン構造を得るために対向基板側に形成される配向規制手段（電極スリットまたは誘電体突起）と重ねることにより、光漏れを防止するためである。
【０１５１】
次に、画素内における副画素の好ましい配列をγ特性の観点から説明する。
【０１５２】
まず、図１５（ａ）および（ｂ）を参照して、２分割構造のγ特性の視野角依存性について説明する。ここでは、明副画素（ＳＰ−Ａ）を２つの領域ＳＰ−Ａ１およびＳＰ−Ａ２に分割し、暗副画素（ＳＰ−Ｂ）を２つの領域ＳＰ−Ｂ１およびＳＰ−Ｂ２に分割した例を示しているが、γ特性は２分割構造であれば、各副画素を複数の領域に分割しても変わらない。ただし、図１５（ａ）に示したように各副画素を２つの領域に分割すれば、例えば５２型（画素配列ピッチ：行方向２００μｍ、列方向６００μｍ）を超える超大型の液晶表示装置において、中間調を表示した際に、明副画素と暗副画素との市松状の配列が表示のざらつきとして視認され難くなる。
【０１５３】
２分割構造（２つのＶＴ特性の重ね合わせを実現するので２ＶＴ構造ともいう。）のγ特性の視野角依存性を図１５（ｂ）に示す。図１５（ｂ）は、横軸が正面における階調で、縦軸が左右（偏光軸に平行または直交）における斜め視野角（表示面法線から４５°）での階調を示すグラフである。２分割構造では、図１５（ｂ）に示すように、１００／２５５階調付近に窪みが形成され、滑らかな変化が得られない。このγ特性の視野角依存性を改善するためには、分割数を３以上とする必要がある。
【０１５４】
次に、図１６および図１７を参照して、３分割構造（３ＶＴ構造）とした場合の好ましい副画素の配列およびγ特性の視野角依存性について説明する。
【０１５５】
図１６（ａ）に示すように、明副画素ＳＰ−Ａ、暗副画素ＳＰ−Ｂおよび中副画素ＳＰ−Ｃ（ＳＰ−Ｃ１およびＳＰ−Ｃ２）の面積比を１：１：２とした場合のγ特性の視野角依存性を図１６（ｂ）に示す。図１６（ｂ）を図１５（ｂ）と比較すれば明らかなように、１００／２５５階調付近の滑らかさが改善されている。
【０１５６】
また、図１７（ａ）に示すように、明副画素ＳＰ−Ａ、暗副画素ＳＰ−Ｂおよび中副画素ＳＰ−Ｃ（ＳＰ−Ｃ１およびＳＰ−Ｃ２）の面積比を１：１：１とすると、図１７（ｂ）に示すように、１００／２５５階調付近の滑らかさがさらに改善される。このように、γ特性の視野角依存性の観点からは、明副画素、中副画素および暗副画素の面積比は１：１：１であることが好ましい。
【０１５７】
また、表示のざらつきを低減するという観点からは、明副画素を画素の中心に配置することが好ましい。また、ドット反転駆動等において、副画素間の輝度順位を入れ替えることを考慮すると、明副画素と暗副画素とを入れ替えることが好ましい。従って、少なくとも明副画素と暗副画素の面積は等しいことが好ましい。さらに、表示のざらつきを低減するという観点からは、明副画素と暗副画素とを近接させて画素の中央に配置することが好ましい。なお、図５等に示した液晶表示装置において、画素内において中副画素と暗副画素とを入れ替えることは、容易に行うことができる。
【０１５８】
また、γ特性の波長依存性を考慮すると、青画素のセルギャップ（液晶層の厚さ）を他の色画素（典型的には緑画素および赤画素）よりも小さくすることが好ましい。
【０１５９】
図１７（ｂ）において、γ特性の視野角依存性を赤（Ｒ）、緑（Ｇ）および青（Ｂ）ごとに示したが、青（Ｂ）の視野角依存性は、赤（Ｒ）および緑（Ｇ）よりも大きいことが分かる。これは、液晶層のリタデーション（複屈折率）の波長分散に起因する。図１７（ｂ）は、セルギャップ（液晶層の厚さ）をＲ画素、Ｇ画素およびＢ画素の全てについて３．４μｍとした場合の階調特性を示したが、Ｂ画素のセルギャップだけを３．０μｍとすることによって、Ｂ画素のγ特性が他の色画素のγ特性に近づき、全体として、γ特性の視野角依存性が改善される。
【０１６０】
なお、上述したように、補助容量の形成にＧバスラインを用いてもよい。
【０１６１】
図１８に、本発明による実施形態の液晶表示装置４００Ａの等価回路を模式的に示す。液晶表示装置４００Ａにおいて１つの画素は、第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃを有している。第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃおよび２つのＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂは隣接する２つのＧバスラインの間に配置されている。液晶表示装置４００Ａでは、Ｇバスラインの数は画素の行数と対応しているが、Ｇバスラインは、画素を選択するだけでなく、列方向に隣接する画素の第３副画素ＳＰ−Ｃの補助容量に接続されている。このため、各画素に２つのＧバスラインが関連付けられている。
【０１６２】
図１８にはｍ行の画素を示しており、ｍ−１行のＧバスラインおよびｍ行のＧバスラインを、それぞれＧバスラインＧ（ｍ−１）およびＧバスラインＧ（ｍ）と示している。第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣのＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｃのゲート電極はＧバスラインＧ（ｍ）と接続されている。また、図１８には図示していないが、同様に、ｍ−１行の３つの副画素のＴＦＴのゲート電極はＧバスラインＧ（ｍ−１）と接続されている。
【０１６３】
液晶表示装置４００Ａにおける、２つの副画素ＳＰ−ＡおよびＳＰ−Ｂと、ＴＦＴ−ＡおよびＴＦＴ−Ｂ、Ｇバスライン、Ｓバスライン、および２本の互いに電気的に独立なＣＳバスラインとの間の接続関係は、図４に示した液晶表示装置１００Ａと基本的に同じであるため、簡単のために説明を省略する。３番目の副画素ＳＰ−Ｃは以下のように接続されている。
【０１６４】
第３副画素ＳＰ−Ｃは、液晶容量ＣＬＣ−Ｃと、補助容量ＣＣＳ−Ｇ（ｍ−１）とを有している。液晶容量ＣＬＣ−Ｃの一方の電極（副画素電極）はＴＦＴ−Ｃのドレイン電極に接続されており、補助容量ＣＣＳ−Ｇ（ｍ−１）の一方の電極もＴＦＴ−Ｃのドレイン電極に接続されている。液晶容量ＣＬＣ−Ｃの他方の電極（対向電極）は、他の液晶容量ＣＬＣ−Ａ、ＣＬＣ−Ｂと共通の対向電極で構成されている。補助容量ＣＣＳ−Ｇ（ｍ−１）の他方の電極（補助容量対向電極）はＧバスラインＧ（ｍ−１）に接続されている。
【０１６５】
第１副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａは補助容量ＣＣＳ−Ａを介してＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）の作用を受け、また、第２副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂは補助容量ＣＣＳ−Ｂを介してＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）の作用を受ける。一方、ＧバスラインＧ（ｍ）は、ＧバスラインＧ（ｍ−１）がオフ状態になった後に選択され、次にＧバスラインＧ（ｍ）が選択される直前までＧバスラインＧ（ｍ−１）はオフ状態を維持する。なお、厳密には、ＧバスラインＧ（ｍ−１）が選択されたときに第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−Ｃは突き上げ作用を受ける。しかしながら、ＧバスラインＧ（ｍ−１）が選択されるのは、ＧバスラインＧ（ｍ）が選択された後一垂直走査期間経過する直前であり、ＧバスラインＧ（ｍ−１）の選択により突き上げ作用を受けた直後にＧ（ｍ）が選択され、ＧバスラインＧ（ｍ−１）が選択されている期間は一垂直走査に比べて非常に短いため、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−ＣはＧバスラインＧ（ｍ−１）による作用を実質的に受けないといえる。したがって、液晶容量ＣＬＣ−Ｃに印加される実効電圧は、液晶容量ＣＬＣ−Ａおよび液晶容量ＣＬＣ−Ｂに印加される実効電圧の中間の値となる。このため、第１副画素ＳＰ−Ａが暗副画素となるとき、第２副画素ＳＰ−Ｂは明副画素、第３副画素は中副画素となる。以上のようにして、１画素あたりのＣＳバスラインの本数を増加させることなく、３ＶＴ構造を実現することができる。
【０１６６】
また、ドレイン引出し配線は、コンタクト部において第３副画素の副画素電極と接続するとともにゲートバスラインと重なる補助容量電極を有している。液晶表示装置４００Ａでは、列方向に隣接する画素を選択するためのゲートバスラインの傍に第３副画素を設けているため、ドレイン引出し配線のコンタクト部と補助容量電極との間の距離を短くすることができ、ドレイン引出し配線の引き回しを単純にすることができる。また、画素の中央に明副画素を配置することができ、これにより、ジャギー（ざらつき感）の発生を抑制できる。
【０１６７】
なお、上述した液晶表示装置のＣＳバスラインは、１つの画素内の１つまたは複数の副画素の補助容量と接続していたが、本発明はこれに限定されない。ＣＳバスラインは、列方向に隣接する２つの画素に属する複数の副画素の補助容量と接続してもよい。
【０１６８】
図１９に、本発明による実施形態の液晶表示装置４００Ｂの等価回路を模式的に示す。液晶表示装置４００Ｂでは、ＣＳバスライン（ＣＳ配線）の数は画素の行数に対応しているが、１つのＣＳバスラインは列方向に隣接する２つの画素に属する副画素のそれぞれの液晶容量に突き上げまたは突き下げ作用を与えており、各画素に２つのＣＳバスラインが関連付けられている。したがって、液晶表示装置４００ＢのＣＳバスラインの数は、図１８に示した液晶表示装置４００Ａと比べて少ない。なお、液晶表示装置４００Ｂでは、画素の中央にゲートバスラインが配置されており、いわゆるセンターゲート構造となっている。
【０１６９】
ここで、ｍ−１行の画素に注目する。ｍ−１行の画素の第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃは、隣接する２つのＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂの間に配置されている。第３副画素ＳＰ−Ｃは、液晶容量ＣＬＣ−Ｃと、補助容量ＣＣＳ−Ｇ（ｍ−２）とを有している。液晶容量ＣＬＣ−Ｃの一方の電極（副画素電極）はＴＦＴ−Ｃのドレイン電極に接続されており、補助容量ＣＣＳ−Ｇ（ｍ−２）の一方の電極もＴＦＴ−Ｃのドレイン電極に接続されている。液晶容量ＣＬＣ−Ｃの他方の電極（対向電極）は、他の液晶容量ＣＬＣ−Ａ、ＣＬＣ−Ｂと共通の対向電極で構成されている。補助容量ＣＣＳ−Ｇ（ｍ−２）の他方の電極（補助容量対向電極）はＧバスラインＧ（ｍ−２）に接続されている。
【０１７０】
第１副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａは補助容量ＣＣＳ−Ａを介してＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）の作用を受け、また、第２副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂは補助容量ＣＣＳ−Ｂを介してＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）の作用を受ける。一方、ＧバスラインＧ（ｍ−１）は、ＧバスラインＧ（ｍ−２）がオフ状態になった後に選択され、次にＧバスラインＧ（ｍ−１）が選択される直前までＧバスラインＧ（ｍ−２）はオフ状態を維持するため、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−Ｃは突き上げ（または突き下げ）の作用を実質的に受けることなく、液晶容量ＣＬＣ−Ｃに印加される実効電圧は、液晶容量ＣＬＣ−Ａおよび液晶容量ＣＬＣ−Ｂに印加される実効電圧の中間の値となる。このため、第１副画素ＳＰ−Ａが明副画素となるとき、第２副画素ＳＰ−Ｂは暗副画素となり、第３副画素ＳＰ−Ｃは中副画素となる。
【０１７１】
次に、ｍ行の画素に注目する。ｍ行の画素の第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃは、隣接する２つのＣＳバスラインＣＳ−Ｂ、ＣＳ−Ｃの間に配置されている。第１副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａは補助容量ＣＣＳ−Ｂを介してＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）の作用を受け、また、第２副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂは補助容量ＣＣＳ−Ｃを介してＣＳバスラインＣＳ−Ｃによる突き上げ（または突き下げ）の作用を受ける。一方、ＧバスラインＧ（ｍ）は、ＧバスラインＧ（ｍ−１）がオフ状態になった後に選択され、次にＧバスラインＧ（ｍ）が選択される直前までＧバスラインＧ（ｍ−１）はオフ状態を維持するため、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−Ｃは突き上げ（または突き下げ）の作用を実質的に受けることなく、液晶容量ＣＬＣ−Ｃに印加される実効電圧は、液晶容量ＣＬＣ−Ａおよび液晶容量ＣＬＣ−Ｂに印加される実効電圧の中間の値となる。このため、第１副画素ＳＰ−Ａが明副画素となるとき、第２副画素ＳＰ−Ｂは暗副画素となり、第３副画素ＳＰ−Ｃは中副画素となる。
【０１７２】
なお、ｍ−１行の画素の第２副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂおよびｍ行の画素の第１副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａは、ともにＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）の作用を受けるが、液晶表示装置４００Ｂはドット反転駆動を行っており、ＧバスラインＧ（ｍ−１）が選択されたときにＳバスラインに供給されるソース信号の極性は、ＧバスラインＧ（ｍ）が選択されたときにＳバスラインに供給されるソース信号の極性と反転している。このため、ｍ−１行の画素の第２副画素ＳＰ−Ｂが暗副画素になるとき、ｍ行の画素の第１副画素ＳＰ−Ａは明副画素となる。
【０１７３】
なお、図１９に示したセンターゲート構造の液晶表示装置４００Ｂでは、第３副画素の補助容量はＧバスラインと接続されていたが、本発明はこれに限定されない。第３副画素の補助容量は２つのＣＳバスラインと接続されていてもよい。
【０１７４】
図２０（ａ）に、本発明による実施形態の液晶表示装置５００ＡのＴＦＴ基板の模式的平面図を示す。液晶表示装置５００Ａは３分割構造の液晶表示装置である。なお、参考のために、図２０（ｂ）に、２分割構造の液晶表示装置５５０のＴＦＴ基板の模式的平面図を示す。
【０１７５】
液晶表示装置５００Ａでは、ＣＳバスライン（ＣＳ配線）の数は画素の行数に対応しているが、ＣＳバスラインは、列方向に隣接する２つの画素に属する複数の副画素の補助容量を形成しており、各画素に２つのＣＳバスラインが関連付けられている。また、この液晶表示装置５００Ａでは、１つの画素の列方向の中心をソースバスラインが延びており、行方向の中心をゲートバスラインが延びている。このように液晶表示装置５００Ａはセンターゲート構造を有している。
【０１７６】
液晶表示装置５００Ａにおける１つの画素は、第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃを有している。第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂは列方向に配列されている。
【０１７７】
第３副画素ＳＰ−Ｃは、副画素電極１１１ｃによって規定されている。第３副画素ＳＰ−Ｃの副画素電極１１１ｃはＧバスラインを跨いでおり、Ｇバスラインよりも＋ｙ方向に設けられた電極１１１ｃ１と、Ｇバスラインよりも−ｙ方向に設けられた電極１１１ｃ２と、電極１１１ｃ１、１１１ｃ２を連結する連結部１１１ｃｃとを有している。電極１１１ｃ１、１１１ｃ２は、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂに対して行方向に配列されている。なお、ここでは、電極１１１ｃ１、１１１ｃ２の行方向（ｘ方向）の長さは、副画素電極１１１ａ、１１１ｂと略等しい。また、連結部１１１ｃｃの面積は電極１１１ｃ１、１１１ｃ２と比べると小さいので、それを無視すると、第１副画素、第２副画素、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃの面積比はほぼ１：１：２である。
【０１７８】
第１副画素ＳＰ−Ａの液晶容量はＣＳバスラインＣＳ―Ａによる突き上げ（または突き下げ）作用を受け、第２副画素ＳＰ−Ｂの液晶容量はＣＳバスラインＣＳ―Ｂによる突き下げ（または突き上げ）作用を受ける。それに対して、第３副画素ＳＰ−Ｃの液晶容量は、ＣＳバスラインＣＳ―Ａによる突き上げ（または突き下げ）作用、および、ＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用の両方を受ける。第３副画素ＳＰ−Ｃの液晶容量に印加される電圧は、第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂの液晶容量に印加される電圧の一方よりも低く、他方よりも高い。したがって、第３副画素は中副画素となり、明副画素、中副画素、暗副画素の面積比はほぼ１：２：１となる。
【０１７９】
なお、ＣＳバスラインＣＳ−Ａは、ｍ行の画素の第１副画素ＳＰ−Ａの液晶容量だけでなく、ｍ−１行の画素の第２副画素ＳＰ−Ｂの液晶容量に対して突き上げ（または突き下げ）作用を与えるが、液晶表示装置５００Ａはドット反転駆動を行う場合、ｍ行の画素の第１副画素ＳＰ−Ａおよびｍ−１行の画素の第２副画素ＳＰ−Ｂの一方が明副画素となり、他方が暗副画素となる。その結果、第１副画素および第２副画素の列方向の配列を見ると、暗副画素および明副画素が交互に配列されることになる。
【０１８０】
液晶表示装置５００Ａでは、Ｓバスラインを画素の行方向の中心に配置しているため、Ｓバスラインの近傍に設けられたＴＦＴのドレイン電極と副画素電極とを結ぶドレイン引出し配線を短くすることができ、ドレイン引出し配線は別の配線と交差しない。液晶表示装置５００Ａの画素構造は、図２０（ｂ）に示した２分割構造の液晶表示装置５５０と同様に比較的単純であり、高い透過率を維持しつつ歩留まりを向上させることができる。また、２分割構造の液晶表示装置５５０ではジャギー（ざらつき感）が発生することがあるが、液晶表示装置５００Ａでは第３副画素ＳＰ−Ｃが画素の列方向の全体にわたって設けられているため、ジャギー（ざらつき感）の発生を抑制することができる。
【０１８１】
また、図４に示した液晶表示装置１００Ａの高速駆動を行う場合、横シャドーが発生することがある。以下、図２１を参照してノーマリーブラック型の液晶表示装置における横シャドーの原因を説明する。液晶表示装置１００ＡのＣＳバスラインは１つの画素内の複数の副画素の補助容量と接続している。液晶表示装置１００Ａが高速駆動で低輝度（中間調）の背景表示部、ならびに、背景表示部と同程度の低輝度の領域およびその領域に挟まれた高輝度の領域を有するウィンドウ部を表示するとき、図２１（ａ）に示すように、ウィンドウ部の左右にある領域において本来の表示よりも高輝度となる横シャドーが発生することがある。
【０１８２】
画素電極に正極性の書き込み電圧が印加される場合、ゲート・ドレイン間電位が画素電位の上昇とともに低下し、ＴＦＴのオン抵抗は徐々に上昇する。一方、画素電極に負極性の書き込み電圧が印加される場合、ゲート・ドレイン間電位は画素電極の電位の低下に関係なく一定である。このように、書き込み電圧の極性に応じてＴＦＴのオン抵抗は変動し、正極性書き込み時のオン抵抗は大きく、負極性書き込み時のオン抵抗は小さく、その結果、画素充電時における正極性書き込みの画素充電速度は負極正書き込みよりも遅い。
【０１８３】
また、画素充電時に画素電極の電位は変化し、この変化により、ＣＳ信号電圧にリップル電圧が重畳される。リップル電圧はＴＦＴのオン抵抗に応じて変動し、リップル電圧の極性は書き込み電圧の極性に応じて反転する。ドット反転駆動を行う場合、隣接する画素に異なる極性の書き込み電圧が印加される。上述したように、書き込み電圧の極性に応じてＴＦＴのオン抵抗が変動して画素電極の電位の変化速度が異なるため、結果としてＣＳ信号電圧に正極性のリップル電圧が重畳される。
【０１８４】
図２１（ｂ）には、背景表示部の画素におけるＣＳ電圧に対するリップル電圧、ならびに、対向電極電圧、副画素電極電圧およびゲート電圧の時間変化を示す。なお、実際にはＣＳ電圧は時間とともに変化しているが、ここでは、ＣＳ電圧を基準としたリップル電圧を示している。ＣＳ電圧に重畳されたリップル電圧は時間とともに減衰し、ゲート電圧がオフ状態となるとき、リップル電圧はほぼゼロとなる。このため、リップル電圧は、画素電極電圧に実質的に影響しない。一方、図２１（ｃ）に示すように、ウィンドウ部の画素書き込み電圧の正負の振幅は、ノーマリーブラック型であるために背景表示部よりも大きい。よって、ウィンドウ部の画素におけるリップル電圧は背景表示部に比べて高くなるため、ゲート電圧がオフになる時にＣＳ信号に重畳されたリップル電圧は減衰しきっておらず、ゲート電圧がオフになった後もリップル電圧は減衰する。このため、ＣＳ電圧の影響を受ける画素電極電圧は残存しているリップル電圧Ｖαに起因して電圧Ｖβほどずれる。このように、ウィンドウ部において横シャドーが発生する。
【０１８５】
これに対して、図２０に示した液晶表示装置５００Ａでは、ＣＳバスラインが、列方向に隣接する２つの画素に属する副画素の補助容量と接続している。このため、一方の画素に充電するときに他方の画素の容量が平滑化容量として機能してリップル電圧が抑制され、結果として、横シャドーの発生を抑制することができる。
【０１８６】
なお、液晶表示装置５００Ａでは、明副画素、中副画素、暗副画素の面積比は１：２：１であったが、本発明はこれに限定されない。図１６および図１７を参照して上述したように、γ特性の視野角依存性の観点からみると、明副画素、中副画素、暗副画素の面積比は１：１：１であることが好ましい。
【０１８７】
図２２に、本発明による実施形態の液晶表示装置３００Ｄの模式的な平面図を示す。液晶表示装置３００ＤのＴＦＴ基板の副画素電極にはスリットが設けられており、対向基板の対向電極にはリブが設けられている。スリットおよびリブは４つの異なる方向に液晶分子を配向するように設けられている。
【０１８８】
第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂは、副画素電極１１１ａ、１１１ｂによって、それぞれ規定されており、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂは列方向（ｙ方向）に配列されている。第３副画素ＳＰ−Ｃの副画素電極１１１ｃは、電極１１１ｃ１と、電極１１１ｃ２と、電極１１１ｃ１、１１１ｃ２を連結する連結部１１１ｃｃとを有している。電極１１１ｃ１、１１１ｃ２は、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂのそれぞれの行方向（ｘ方向）に配列されている。電極１１１ｃ１、１１１ｃ２の行方向（ｘ方向）の長さは、副画素電極１１１ａ、１１１ｂのほぼ半分である。また、電極１１１ｃ１、１１１ｃ２は連結部１１１ｃｃを介して電気的に接続されているが、連結部１１１ｃｃの面積は比較的小さく、第１副画素、第２副画素、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃの面積比はほぼ１：１：１である。
【０１８９】
第１、第２副画素ＳＰ−Ａ、ＳＰ−ＢはＴＦＴ−Ａ、ＴＦＴ−Ｂを有しており、第３副画素ＳＰ−Ｃは、電極１１１ｃ１、１１１ｃ２に対応するＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２を有している。ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のゲート電極は、ＴＦＴ−Ａ、ＴＦＴ−Ｂと同様にＧバスラインに接続されており、第３副画素ＳＰ−Ｃは冗長構造である。このため、例えば、第３副画素ＳＰ−Ｃの副画素電極１１１ｃとドレイン引出し配線１１７ｃ１、１１７ｃ２とのコンタクト部１１９ｃ１、１１９ｃ２を設けるためのコンタクトホールの一方が十分に形成されなくても、歩留まりの低下を抑制することができる。あるいは、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２の一方が動作不良となっても、動作不良のトランジスタを分離して他方の正常なＴＦＴのみを使用することで、歩留まりの低下を抑制することができる。また、ＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２について、ソース電極は、ｙ方向に延びるソースバスラインからｘ方向に延びており、ドレイン電極はソース電極と対向する位置に設けられている。
【０１９０】
副画素の補助容量は、主に、副画素電極とＣＳバスラインとの重なりによって形成される。このため、ドレイン引出し配線を延伸しなくてもよく、開口率の低下を抑制し、またドレイン引出し配線が断線する懸念もない。また、このような補助容量の構成は、ＣＳバスラインと画素電極の間にサブミクロンオーダーの比較的薄い層間絶縁膜のみが存在する場合に好適である。所望の静電容量値を確保しやすいためである。第１副画素ＳＰ−Ａの副画素電極１１１ａの行方向（ｘ方向）の長さは第２副画素ＳＰ−Ｂの副画素電極１１１ｂと等しく、また、副画素電極１１１ａとＣＳバスラインＣＳ−Ａとの重なり幅は、副画素電極１１１ｂとＣＳバスラインＣＳ−Ｂとの重なり幅と略等しい。このため、第１副画素ＳＰ−Ａの補助容量ＣＣＳ−Ａは第２副画素ＳＰ−Ｂの補助容量ＣＣＳ−Ｂと略等しい。
【０１９１】
また、第３副画素ＳＰ−Ｃの電極１１１ｃ１、１１１ｃ２のそれぞれの行方向（ｘ方向）の長さは、第１副画素ＳＰ−Ａの副画素電極１１１ａの略半分であり、第３副画素ＳＰ−Ｃの補助容量ＣＣＳ−Ｃ１、ＣＣＳ−Ｃ２は、それぞれ、第１副画素ＳＰ−Ａの補助容量ＣＣＳ−Ａの略半分である。補助容量ＣＣＳ−Ｃ１、ＣＣＳ−Ｃ２は並列に接続されているため、第３副画素ＳＰ−Ｃの補助容量ＣＣＳ−Ｃ１、ＣＣＳ−Ｃ２の和は、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの補助容量ＣＣＳ−Ａ、ＣＣＳ−Ｂと略等しい。
【０１９２】
なお、上述した説明では、第３副画素ＳＰ−Ｃの電極１１１ｃ１、１１１ｃ２は、連結部１１１ｃｃによって直接的に連結されていたが、本発明はこれに限定されない。電極１１１ｃ１、１１１ｃ２は、ＴＦＴのドレイン電極によって電気的に接続されていてもよい。
【０１９３】
図２３に、本発明による実施形態の液晶表示装置３００Ｅの模式的な平面図を示す。液晶表示装置３００Ｅでは、第３副画素ＳＰ−Ｃの副画素電極１１１ｃは、電極１１１ｃ１と、１１１ｃ２とを有しており、電極１１１ｃ１と電極１１１ｃ２とは直接的に連結されていない。したがって、１つの画素は、互いに分離された４つの副画素電極１１１ａ、１１１ｂ、１１１ｃ１、１１１ｃ２を有している。
【０１９４】
第３副画素ＳＰ−ＣのＴＦＴ−Ｃのドレイン電極は、ｙ方向に延びるＳバスラインと平行に設けられている。電極１１１ｃ１および１１１ｃ２は共通のドレイン電極に電気的に接続されており、電極１１１ｃ１、１１１ｃ２は等電位である。また、このドレイン電極はＧバスラインと重なるが、ドレイン電極の行方向（ｘ方向）の長さは比較的短いため、寄生容量Ｃｇｄの増大が抑制されている。
【０１９５】
図２４に、本発明による実施形態の液晶表示装置３００Ｆの模式的な平面図を示す。液晶表示装置３００Ｆにおいて、第３副画素ＳＰ−Ｃの副画素電極１１１ｃは、電極１１１ｃ１と、電極１１１ｃ２と、電極１１１ｃ１、１１１ｃ２を連結する連結部１１１ｃｃとを有している。連結部１１１ｃｃはＧバスラインと重なるが、連結部１１１ｃｃの面積は電極１１１ｃ１、１１１ｃ２の面積と比較してかなり小さく、第３副画素ＳＰ−Ｃの寄生容量Ｃｇｄの増大は抑制されている。
【０１９６】
ただし、厳密には、Ｇバスラインと重なる連結部１１１ｃｃに起因して第３副画素ＳＰ−Ｃの寄生容量Ｃｇｄは増大している。液晶表示装置３００Ｆでは、電極１１１ｃ１に対応するＴＦＴ−Ｃが設けられているものの、電極１１１ｃ２に対応するＴＦＴは設けられておらず、ＴＦＴ−Ｃのドレイン電極の面積はＴＦＴ−Ａ、ＴＦＴ−Ｂのドレイン電極の面積よりも小さい。これにより、第３副画素ＳＰ−Ｃの寄生容量Ｃｇｄの増大が抑制されている。Ｃｇｄ比は、寄生容量Ｃｇｄ／（副画素容量）と表され、この副画素容量は、主に、液晶容量Ｃｌｃと補助容量ＣＣＳとから構成される。第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣのＣｇｄ比が大きく異なると、Ｃｇｄ比に起因して引き込み電圧が大きく異なり、フリッカが発生する。液晶表示装置３００Ｆでは、第３副画素ＳＰ−Ｃの寄生容量Ｃｇｄを抑制することにより、第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣのＣｇｄ比を略等しくして、フリッカの発生を抑制することができる。
【０１９７】
図２５に、本発明による実施形態の液晶表示装置５００ＢのＴＦＴ基板の模式的な平面図を示す。
【０１９８】
Ｓバスラインは、第１ソース配線Ｓ１と、第１ソース配線Ｓ１から分岐された第２ソース配線Ｓ２とを有しており、各画素に関連付けられるＳバスラインは、配線Ｓ１、Ｓ２に分岐されている。第１副画素ＳＰ−Ａは、ＴＦＴ−Ａ１およびＴＦＴ−Ａ２を有しており、ＴＦＴ−Ａ１、ＴＦＴ−Ａ２のソース電極は、第１、第２ソース配線Ｓ１、Ｓ２にそれぞれ接続されている。同様に、第２副画素ＳＰ−Ｂは、ＴＦＴ−Ｂ１およびＴＦＴ−Ｂ２を有しており、ＴＦＴ−Ｂ１およびＴＦＴ−Ｂ２のソース電極は、第１、第２ソース配線Ｓ１、Ｓ２にそれぞれ接続されている。このように、第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂは冗長構造となっている。また、上述してきたように、第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂの一方が表示に大きく影響する明副画素となるため、第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂが冗長構造を有していることにより、歩留まり低下を抑制することができる。
【０１９９】
第３副画素ＳＰ−Ｃは、第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂを挟むように配置された第１領域および第２領域を有している。第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂと第３副画素ＳＰ−Ｃの第１領域との間に第１ソース配線Ｓ１が設けられており、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂと第３副画素ＳＰ−Ｃの第２領域との間に第２ソース配線Ｓ２が設けられている。
【０２００】
第３副画素ＳＰ−Ｃは、第１領域に対応する副画素電極１１１ｃａと、第２領域に対応する副画素電極１１１ｃｂとを有している。第３副画素ＳＰ−Ａの副画素電極１１１ｃａと副画素電極１１１ｃｂとの間には、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂが配置されている。副画素電極１１１ｃａは、電極１１１ｃａ１と、電極１１１ｃａ２と、電極１１１ｃａ１、１１１ｃａ２とを連結する連結部１１１ｃｃａとを有している。また、副画素電極１１１ｃｂは、電極１１１ｃｂ１と、電極１１１ｃｂ２と、電極１１１ｃｂ１、１１１ｃｂ２とを連結する連結部１１１ｃｃｂとを有している。
【０２０１】
また、第３副画素ＳＰ−Ｃの電極１１１ｃａ１、１１１ｃａ２、１１１ｃｂ１、１１１ｃｂ２の行方向（ｘ方向）の長さは第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂのほぼ１／４であり、電極１１１ｃａ１、１１１ｃａ２、１１１ｃｂ１、１１１ｃｂ２の列方向（ｙ方向）の長さは副画素電極１１１ａ、１１１ｂのほぼ２倍である。このため、副画素電極１１１ｃａ、１１１ｃｂの面積は副画素電極１１１ａ、１１１ｂの半分であり、第１副画素、第２副画素、第３副画素の面積比はほぼ１：１：１となる。
【０２０２】
第３副画素ＳＰ−Ｃの電極１１１ｃａ１、１１１ｃａ２、１１１ｃｂ１、１１１ｃｂ２のそれぞれに対応してＴＦＴ−Ｃａ１、ＴＦＴ−Ｃａ２、ＴＦＴ−Ｃｂ１、ＴＦＴ−Ｃｂ２が設けられており、副画素電極１１１ｃａ、１１１ｃｂにはそれぞれ２つのＴＦＴが設けられて、冗長構造となっている。このように液晶表示装置５００Ｂでは、互いに分離されている副画素電極１１１ａ、１１１ｂ、１１１ｃａ、１１１ｃｂのすべてが冗長構造を有している。
【０２０３】
また、液晶表示装置５００Ｂでは、異なるソース信号の供給される列方向に隣接する２つのＳバスラインの間に、異なる画素の第３副画素の副画素電極１１１ｃａおよび１１１ｃｂが設けられており、Ｓバスラインの短絡を抑制している。なお、図２５では、理解を容易にするために、液晶表示装置５００Ｂ内においてソース配線は分岐されているが、２つのソース配線に等価なソース信号が供給されていてもよい。
【０２０４】
図２６に、本発明による実施形態の液晶表示装置５００ＣのＴＦＴ基板の模式的平面図を示す。副画素電極１１１ｃａの電極１１１ｃａ１、１１１ｃａ２を連結する連結部１１１ｃｃａがＧバスラインと重なっており、副画素電極１１１ｃａ、１１１ｃｂの寄生容量Ｃｇｄは増大している。液晶表示装置５００Ｃでは、副画素電極１１１ｃａ、１１１ｃｂの電極１１１ｃａ１、１１１ｃｂ１に対応するＴＦＴ−Ｃａ、ＴＦＴ−Ｃｂが設けられているものの、電極１１１ｃａ２、１１１ｃｂ２に対応するＴＦＴは設けられていない。このように、液晶表示装置５００Ｃでは、第３副画素ＳＰ−Ｃの副画素電極１１１ｃａ、１１１ｃｂに対応するＴＦＴの数を減らして、副画素電極１１１ｃａ、１１１ｃｂに対応するＴＦＴ−Ｃａ、ＴＦＴ−Ｃｂのドレイン電極の面積を副画素電極１１１ａ、１１１ｂに対応するＴＦＴのドレイン電極の面積の和よりも小さくすることにより、連結部１１１ｃｃａ、１１１ｃｃｂとＧバスラインとの重なりに起因する寄生容量Ｃｇｄの増大を相殺している。副画素電極１１１ａ、１１１ｂ、１１１ｃａ、１１１ｃｂのＣｇｄ比が大きく異なると、Ｃｇｄ比に起因して引き込み電圧が大きく異なり、フリッカが発生することになるが、液晶表示装置５００Ｃでは、副画素電極１１１ｃａ、１１１ｃｂの寄生容量Ｃｇｄを抑制することにより、副画素電極１１１ａ、１１１ｂ、１１１ｃａ、１１１ｃｂのＣｇｄ比を略等しくして、フリッカの発生を抑制している。
【０２０５】
なお、図２５および図２６に示した液晶表示装置５００Ｂ、５００ＣではＳバスラインは分岐されていたのに対して、図２２、図２３および図２４に示した液晶表示装置３００Ｄ、３００Ｅ、３００ＦではＳバスラインは分岐されていない。このため、液晶表示装置３００Ｄ、３００Ｅ、３００Ｆにおける開口率は液晶表示装置５００Ｂ、５００Ｃよりも高くすることができる。
【０２０６】
なお、上述した説明では、複数の副画素のうちの少なくとも２つの副画素（またはその一部）が行方向（ｘ方向）に配列されていたが、本発明はこれに限定されない。１つの画素に属するすべての副画素が列方向（ｙ方向）に配列されていてもよい。
【０２０７】
図２７に、液晶表示装置５００Ｄ１の１画素分の等価回路を模式的に示す。液晶表示装置５００Ｄ１において１つの画素は、第１副画素ＳＰ−Ａと、第２副画素ＳＰ−Ｂと、第３副画素ＳＰ−Ｃとを有している。第１、第２副画素ＳＰ−Ａ、ＳＰ−ＢはＴＦＴ−Ａ、ＴＦＴ−Ｂをそれぞれ有しており、第３副画素ＳＰ−Ｃは２つのＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２を有している。
【０２０８】
図２７は、ｍ行の画素の等価回路を示している。ｍ行のゲートバスラインＧｍは、ゲート配線Ｇｍ１と、ゲート配線Ｇｍ２とを有しており、ゲート配線Ｇｍ１、Ｇｍ２は、液晶表示装置内において互いに接続されている。ゲート配線Ｇｍ１は、第１副画素ＳＰ−ＡのＴＦＴ−Ａ、および、第３副画素ＳＰ−ＣのＴＦＴ−Ｃ１のゲート電極と接続されており、ゲート配線Ｇｍ２は、第２副画素ＳＰ−ＢのＴＦＴ−Ｂ、および、第３副画素ＳＰ−ＣのＴＦＴ−Ｃ２のゲート電極と接続されている。第３副画素ＳＰ−Ｃの２つのＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２は、等価なゲート信号の供給される２つのゲート配線Ｇｍ１、Ｇｍ２に接続されており、第３副画素ＳＰ−Ｃは冗長構造となっている。
【０２０９】
第１副画素ＳＰ−Ａは、液晶容量ＣＬＣ−Ａおよび補助容量ＣＣＳ−Ａを有しており、第２副画素ＳＰ−Ｂは、液晶容量ＣＬＣ−Ｂおよび補助容量ＣＣＳ−Ｂを有している。また、第３副画素ＳＰ−Ｃは、液晶容量ＣＬＣ−Ｃおよび補助容量ＣＣＳ−Ａ１、ＣＣＳ−Ｂ１を有している。ここで、補助容量ＣＣＳ−Ａ１の静電容量値は補助容量ＣＣＳ−Ｂ１の静電容量値と略等しい。
【０２１０】
図２８に、液晶表示装置５００Ｄ１におけるＴＦＴ基板の模式的な平面図を示す。液晶表示装置５００Ｄ１において、第３副画素ＳＰ−Ｃは、第１副画素ＳＰ−Ａと第２副画素ＳＰ−Ｂとの間に配列されており、第１、第２および第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃは、隣接する２つのＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂの間において列方向に配列されている。第１副画素、第２副画素、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃの面積比は１：１：１である。
【０２１１】
図２８には２つのゲート配線Ｇｍ１、Ｇｍ２を示しているが、図２７に示したように、ゲート配線Ｇｍ１、Ｇｍ２には等価なゲート信号が供給される。また、ＣＳバスライン（ＣＳ配線）の数は画素の行数に対応しているが、１つのＣＳバスラインは列方向に隣接する２つの画素に属する副画素のそれぞれの液晶容量に突き上げまたは突き下げ作用を与えており、各画素に２つのＣＳバスラインが関連付けられている。
【０２１２】
第３副画素ＳＰ−Ｃの２つのＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のドレイン電極は、ドレイン引出し配線１１７ｃ１、１１７ｃ２と電気的に接続されている。ドレイン引出し配線１１７ｃ１、１１７ｃ２は、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のドレイン電極からコンタクト部１１９ｃ１、１１９ｃ２を介して補助容量電極まで延びている。ドレイン引出し配線１１７ｃ１、１１７ｃ２はコンタクト部１１９ｃ１、１１９ｃ２において副画素電極１１１ｃと接続されており、ドレイン引出し配線１１７ｃ１、１１７ｃ２の補助容量電極はＣＳバスラインＣＳ−Ａ、ＣＳバスラインＣＳ−Ｂの補助容量対向電極とそれぞれ補助容量を形成している。ドレイン引出し配線１１７ｃ１、１１７ｃ２はＧバスラインと平行に行方向（ｘ方向）に延びた後、ＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂに向かって列方向（ｙ方向）に延びており、ドレイン引出し配線１１７ｃ１、１１７ｃ２を短くして、第３副画素ＳＰ−Ｃの開口率を向上させている。
【０２１３】
第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂのドレイン引出し配線１１７ａ、１１７ｂはＧバスラインと交差しないのに対して、第３副画素ＳＰ−Ｃのドレイン引出し配線１１７ｃ１、１１７ｃ２はＧバスラインと交差しており、この点で、第３副画素ＳＰ−Ｃの寄生容量Ｃｇｄは第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂよりも増大している。液晶表示装置５００Ｄ１では、第３副画素ＳＰ−Ｃの寄生容量Ｃｇｄの増大を相殺するように、第１、第２副画素ＳＰ−Ａ、ＳＰ−ＢのＴＦＴ−Ａ、ＴＦＴ−Ｂのドレイン電極の面積を第３副画素ＳＰ−ＣのＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のドレイン電極の面積よりも大きくしている。これにより、第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣのＣｇｄ比を略等しくして、ドレイン電圧の引き込み電圧を副画素ごとに略等しくし、表示品位の低下を抑制することができる。
【０２１４】
第３副画素ＳＰ−Ｃのドレイン引出し配線１１７ｃ１、１１７ｃ２の一部は、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂと重なるが、ドレイン引出し配線１１７ｃ１、１１７ｃ２のうち面積の大きい補助容量電極は副画素電極１１１ａ、１１１ｂと重ならないように設けられている。このため、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの液晶容量の電圧が、第３副画素ＳＰ−Ｃの影響に起因してずれることが抑制される。
【０２１５】
互いに隣接する副画素電極とＳバスラインとの間で寄生容量Ｃｓｄが形成される。ドット反転駆動を行う場合、隣接する２つのＳバスラインに極性の異なるソース信号が供給される。この場合、副画素電極１１１ａ、１１１ｂ、１１１ｃのそれぞれにおける列方向（ｙ方向）に延びた２辺の長さを略等しくすることにより、２つのＳバスラインと副画素電極との寄生容量Ｃｓｄを略等しくして、２つの寄生容量Ｃｓｄが液晶容量の電圧に与える影響を相殺することができ、表示品位の低下を抑制できる。
【０２１６】
第１副画素ＳＰ−Ａの補助容量ＣＣＳ−Ａは、ＣＳ配線ＣＳ−Ａと補助容量電極１１８ａとから形成されており、第２副画素ＳＰ−Ｂの補助容量ＣＣＳ−Ｂは、ＣＳ配線ＣＳ−Ｂと補助容量電極１１８ｂとから形成されている。第３副画素ＳＰ−Ｃの補助容量ＣＣＳ−Ａ１はＣＳ配線ＣＳ−Ａと補助容量電極１１８ｃ１とから形成されており、補助容量ＣＣＳ―Ｂ１はＣＳ配線ＣＳ−Ｂと補助容量電極１１８ｃ２とから形成されている。補助容量電極１１８ａ、１１８ｂ、１１８ｃ１、１１８ｃ２はＣＳ配線ＣＳ−Ａ、ＣＳ−Ｂと重なるように設けられる。また、補助容量の静電容量値は、補助容量電極の面積によって規定される。ここでは、補助容量電極１１８ａ、１１８ｂの面積は互いに等しく、補助容量電極１１８ｃ１、１１８ｃ２の面積は互いに等しい。
【０２１７】
また、液晶表示装置５００Ｄ１では、２つのＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂの間に２つのゲート配線を通すことにより、３分割構造を実現している。液晶表示装置５００Ｄ１では、ＣＳバスラインが、列方向に隣接する２つの画素に属する複数の副画素の補助容量と接続しており、画素の充電時に列方向に隣接する画素の容量が平滑化容量として機能するため、リップル電圧の増加を抑制でき、結果として、横シャドーの発生を抑制できる。
【０２１８】
図２９に、液晶表示装置５００Ｄ２の１画素分の等価回路を模式的に示す。液晶表示装置５００Ｄ２において１つの画素は、第１副画素ＳＰ−Ａと、第２副画素ＳＰ−Ｂと、第３副画素ＳＰ−Ｃとを有している。第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣはＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｃをそれぞれ有している。
【０２１９】
図２９は、ｍ行ｎ列およびｍ行ｎ＋１列の画素の等価回路を示している。ｍ行のゲートバスラインＧｍは、ゲート配線Ｇｍ１と、ゲート配線Ｇｍ２とを有しており、ゲート配線Ｇｍ１、Ｇｍ２は、液晶表示装置内において互いに接続されている。ｍ行ｎ列の画素について、ゲート配線Ｇｍ１は、第１副画素ＳＰ−ＡのＴＦＴ−Ａ、および、第３副画素ＳＰ−ＣのＴＦＴ−Ｃのゲート電極と接続されており、ゲート配線Ｇｍ２は、第２副画素ＳＰ−ＢのＴＦＴ−Ｂのゲート電極と接続されている。また、ｍ行ｎ＋１列の画素について、ゲート配線Ｇｍ１は、第１副画素ＳＰ−ＡのＴＦＴ−Ａと接続されており、ゲート配線Ｇｍ２は、第２副画素ＳＰ−ＢのＴＦＴ−Ｂ、および、第３副画素ＳＰ−ＣのＴＦＴ−Ｃのゲート電極と接続されている。
【０２２０】
ｍ行ｎ列およびｍ行ｎ＋１列のそれぞれの画素について、第１副画素ＳＰ−Ａは、液晶容量ＣＬＣ−Ａおよび補助容量ＣＣＳ−Ａを有しており、第２副画素ＳＰ−Ｂは、液晶容量ＣＬＣ−Ｂおよび補助容量ＣＣＳ−Ｂを有している。また、第３副画素ＳＰ−Ｃは、液晶容量ＣＬＣ−Ｃおよび補助容量ＣＣＳ−Ａ１、ＣＣＳ−Ｂ１を有している。ここで、補助容量ＣＣＳ−Ａ１の静電容量値は補助容量ＣＣＳ−Ｂ１の静電容量値と略等しい。
【０２２１】
図３０に、液晶表示装置５００Ｄ２におけるＴＦＴ基板の模式的な平面図を示す。液晶表示装置５００Ｄ２において、第３副画素ＳＰ−Ｃは、第１副画素ＳＰ−Ａと第２副画素ＳＰ−Ｂとの間に配列されており、第１、第２および第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃは、隣接する２つのＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂの間において列方向に配列されている。第１副画素、第２副画素、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃの面積比は１：１：１である。
【０２２２】
図３０には２つのゲート配線Ｇｍ１、Ｇｍ２を示しているが、図２９に示したように、ゲート配線Ｇｍ１、Ｇｍ２には等価なゲート信号が供給される。また、ＣＳバスライン（ＣＳ配線）の数は画素の行数に対応しているが、１つのＣＳバスラインは列方向に隣接する２つの画素に属する副画素のそれぞれの液晶容量に突き上げまたは突き下げ作用を与えており、各画素に２つのＣＳバスラインが関連付けられている。
【０２２３】
第３副画素ＳＰ−ＣのＴＦＴ−Ｃのドレイン電極は、ドレイン引出し配線１１７ｃと電気的に接続されている。ドレイン引出し配線１１７ｃは、ＴＦＴ−Ｃのドレイン電極からコンタクト部１１９ｃを介して補助容量電極まで延びている。ドレイン引出し配線１１７ｃはコンタクト部１１９ｃにおいて副画素電極１１１ｃと接続されており、ドレイン引出し配線１１７ｃの補助容量電極はＣＳバスラインＣＳ−Ａ、ＣＳバスラインＣＳ−Ｂの補助容量対向電極とそれぞれ補助容量を形成している。ドレイン引出し配線１１７ｃはＧバスラインと平行に行方向（ｘ方向）に延びた後、ＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂに向かって列方向（ｙ方向）に延びている。
【０２２４】
第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂのドレイン引出し配線１１７ａ、１１７ｂはゲート配線Ｇｍ１、Ｇｍ２と交差しないのに対して、第３副画素ＳＰ−Ｃのドレイン引出し配線１１７ｃはゲート配線Ｇｍ１、Ｇｍ２と交差する。第３副画素ＳＰ−Ｃのドレイン引出し配線１１７ｃの一部は、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂと重なるが、ドレイン引出し配線１１７ｃのうち面積の大きい補助容量電極は副画素電極１１１ａ、１１１ｂと重ならないように設けられている。このため、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの液晶容量の電圧が、第３副画素ＳＰ−Ｃの影響に起因してずれることが抑制される。
【０２２５】
互いに隣接する副画素電極とＳバスラインとの間で寄生容量Ｃｓｄが形成される。ドット反転駆動を行う場合、隣接する２つのＳバスラインに極性の異なるソース信号が供給される。この場合、副画素電極１１１ａ、１１１ｂ、１１１ｃのそれぞれにおける列方向（ｙ方向）に延びた２辺の長さを略等しくすることにより、２つのＳバスラインと副画素電極との寄生容量Ｃｓｄを略等しくして、２つの寄生容量Ｃｓｄが液晶容量の電圧に与える影響を相殺することができ、表示品位の低下を抑制できる。
【０２２６】
第１副画素ＳＰ−Ａの補助容量ＣＣＳ−Ａは、ＣＳ配線ＣＳ−Ａと補助容量電極１１８ａとから形成されており、第２副画素ＳＰ−Ｂの補助容量ＣＣＳ−Ｂは、ＣＳ配線ＣＳ−Ｂと補助容量電極１１８ｂとから形成されている。第３副画素ＳＰ−Ｃの補助容量ＣＣＳ−Ａ１はＣＳ配線ＣＳ−Ａと補助容量電極１１８ｃ１とから形成されており、補助容量ＣＣＳ―Ｂ１はＣＳ配線ＣＳ−Ｂと補助容量電極１１８ｃ２とから形成されている。補助容量電極１１８ａ、１１８ｂ、１１８ｃ１、１１８ｃ２はＣＳ配線ＣＳ−Ａ、ＣＳ−Ｂと重なるように設けられる。また、補助容量の静電容量値は、補助容量電極の面積によって規定される。ここでは、補助容量電極１１８ａ、１１８ｂの面積は互いに等しく、補助容量電極１１８ｃ１、１１８ｃ２の面積は互いに等しい。
【０２２７】
各画素は、列方向に沿って第１副画素ＳＰ−Ａ、第３副画素ＳＰ−Ｃ、第２副画素ＳＰ−Ｂの順番に配列されている。ドット反転駆動を行っており、ｍ行ｎ列の画素の第１副画素ＳＰ−Ａ、第３副画素ＳＰ−Ｃ、第２副画素ＳＰ−Ｂはそれぞれ明副画素、中副画素、暗副画素であるとき、ｍ行ｎ＋１列の画素の第１副画素ＳＰ−Ａ、第３副画素ＳＰ−Ｃ、第２副画素ＳＰ−Ｂはそれぞれ暗副画素、中副画素、明副画素となる。
【０２２８】
液晶表示装置５００Ｄ２では、図２７および図２８に示した液晶表示装置５００Ｄ１とは異なり、第３副画素ＳＰ-ＣのＴＦＴ-Ｃは１つであり、これにより、Ｇバスラインの負荷が低減される。なお、ｍ行ｎ列の画素についてＴＦＴ-Ｃのゲート電極はゲート配線Ｇｍ１に接続されているのに対して、ｍ行ｎ＋１列の画素についてＴＦＴ-Ｃのゲート電極はゲート配線Ｇｍ２に接続されている。このように、行方向に隣接する画素ごとに第３副画素のＴＦＴ-Ｃのゲート電極が交互にゲート配線に接続されていることにより、ゲート配線Ｇｍ１、Ｇｍ２の負荷を略等しくすることができる。また、行方向に隣接する画素ごとに第３副画素のＴＦＴ-Ｃのゲート電極が交互にゲート配線に接続されていなくてもよく、行方向に隣接する複数の画素ごとにゲート配線Ｇｍ１、Ｇｍ２に接続する第３副画素のＴＦＴ-Ｃの数が等しくてもよい。なお、第３副画素のＴＦＴ-Ｃのゲート電極が同一のゲート配線に接続する画素の数が極めて大きいと（例えば、数百であると）、ゲート信号のパルスが鈍ってしまい、画素充電率に差が生じるおそれがある。
【０２２９】
また、液晶表示装置５００Ｄ１、５００Ｄ２では、２つのＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂの間に２つのゲート配線を通すことにより、３分割構造を実現している。液晶表示装置５００Ｄ１、５００Ｄ２では、ＣＳバスラインが、列方向に隣接する２つの画素に属する複数の副画素の補助容量と接続しており、画素の充電時に列方向に隣接する画素の容量が平滑化容量として機能するため、リップル電圧の増加を抑制でき、結果として、横シャドーの発生を抑制できる。
【０２３０】
なお、図２７〜図３０に示した液晶表示装置５００Ｄ１、５００Ｄ２では、各画素に２つのゲート配線が通っていたが、本発明はこれに限定されない。各画素を通るゲート配線は１つであってもよい。
【０２３１】
以下に、図３１および図３２を参照して、液晶表示装置５００ＥにおけるＴＦＴ基板の模式的な平面図を示す。液晶表示装置５００Ｅにおける１つの画素は第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃを有している。ここでも第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃの面積比はほぼ１：１：１である。
【０２３２】
第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃは、２つのＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂの間において列方向（ｙ方向）に配列されている。また、ＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂは、それぞれ列方向に隣接する２つの画素に属する複数の副画素の補助容量と接続しており、上述したように、横シャドーの発生が抑制される。
【０２３３】
第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂは、ＴＦＴ−Ａ、ＴＦＴ−Ｂをそれぞれ有しており、第３副画素ＳＰ−Ｃは、２つのＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２を有している。ＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のゲート電極はＧバスラインに接続されている。第３副画素ＳＰ−Ｃは冗長構造を有している。
【０２３４】
ＴＦＴ−ＡおよびＴＦＴ−Ｃ１のゲート電極は、一体的に設けられてゲート電極部Ｇ１Ｅを形成しており、ＴＦＴ−ＢおよびＴＦＴ−Ｃ２のゲート電極は、一体的に設けられてゲート電極部Ｇ２Ｅを形成している。ゲート電極部Ｇ１Ｅ、Ｇ２ＥはＬ字形状であり、行方向（ｘ方向）に延びたＧバスラインに接続されている。ＴＦＴ−Ａ、ＴＦＴ−Ｂのドレイン電極はゲート電極部Ｇ１Ｅ、Ｇ２ＥだけでなくＧバスラインとも重なるため、ＴＦＴ−Ａ、ＴＦＴ−Ｂのドレイン電極がゲート電極部Ｇ１Ｅ、Ｇ２Ｅに対して列方向（ｙ方向）に多少ずれて配置されたとしても、寄生容量Ｃｇｄのずれを抑制することができる。
【０２３５】
第３副画素ＳＰ−Ｃは行方向（ｘ方向）に延びたＧバスラインを跨いでいる。第３副画素ＳＰ−Ｃの副画素電極１１１ｃは、Ｇバスラインに対して＋ｙ方向に設けられた電極１１１ｃ１と、Ｇバスラインに対して−ｙ方向に設けられた電極１１１ｃ２と、電極１１１ｃ１、１１１ｃ２を連結する連結部１１１ｃｃとを有している。連結部１１１ｃｃの行方向（ｘ方向）の長さが電極１１１ｃ１、１１１ｃ２よりも短いことにより、寄生容量Ｃｇｄの増大が抑制されている。
【０２３６】
ただし、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂおよびドレイン引出し配線１１７ａ、１１７ｂはＧバスラインと重なっていないのに対して、第３副画素ＳＰ−Ｃの副画素電極１１１ｃの連結部１１１ｃｃはＧバスラインと重なっており、第３副画素ＳＰ−Ｃの寄生容量Ｃｇｄは増大している。このため、第１、第２副画素ＳＰ−Ａ、ＳＰ−ＢのＴＦＴ−Ａ、ＴＦＴ−Ｂのドレイン電極の面積を第３副画素ＳＰ−ＣのＴＦＴ−Ｃ１、Ｃ２のドレイン電極の面積よりも大きくするとともに、第１、第２副画素ＳＰ−Ａ、ＳＰ−ＢのＴＦＴ−Ａ、ＴＦＴ−Ｂのドレイン電極は、ゲート電極部Ｇ１Ｅ、Ｇ２ＥだけでなくＧバスラインとも重なるように設けられており、これにより、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの寄生容量Ｃｇｄを増大させている。したがって、第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣのＣｇｄ比を容易に調整することができ、結果として、ドレイン電圧の引き込み電圧を略等しくして、表示品位の低下を抑制することができる。
【０２３７】
ドレイン引出し配線１１７ｃ１、１１７ｃ２は各々コンタクト部１１９ｃ１、１１９ｃ２において第３副画素のＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のドレイン電極と副画素電極１１１ｃとを電気的に接続している。また、ドレイン引出し配線１１７ｃ１、１１７ｃ２の補助容量電極はＣＳバスラインＣＳ−Ａ、ＣＳバスラインＣＳ−Ｂとそれぞれ補助容量を形成している。第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの副画素電極１１１ａ、１１１ｂは、ドレイン引出し配線１１７ｃ１、１１７ｃ２とＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂとの重なる領域と重ならないように構成されている。これにより、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの液晶容量の電圧が、第３副画素ＳＰ−Ｃに影響されることを抑制することができる。
【０２３８】
副画素電極１１１ｃの連結部１１１ｃｃはＧバスラインと重なるが、これらの短絡を防止するために、有機膜からなる２〜３μｍ程度の層間絶縁膜が設けられている。このように、比較的厚い層間絶縁膜を設けることにより、寄生容量Ｃｇｄの増大が抑制される。勿論、例えばＳｉＮ_xなどの無機膜からなる層間絶縁膜を厚く形成してもよいが、有機膜であれば塗布法（コーティング）による形成が可能なので、気相成長法などで形成する無機膜よりも厚い膜を容易に形成することができる。
【０２３９】
また、Ｓバスラインは列方向（ｙ方向）に延びており、副画素電極１１１ａ、１１１ｂの列方向（ｙ方向）に沿った２つの辺の長さは略等しい。このため、上述したように、副画素電極１１１ａ、１１１ｂとＳバスラインとの間の寄生容量Ｃｓｄが第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂの液晶容量に与える影響を相殺することができ、表示品位の低下を抑制できる。なお、図３２において副画素電極１１１ｃの連結部１１１ｃｃは、隣接する２つのＳバスラインのうちの一方の近傍に設けられていたが、２つのＳバスラインの中間の位置に設けられてもよい。この場合、連結部１１１ｃｃと各Ｓバスラインとの距離が長くなるので、連結部１１１ｃｃとＳバスラインとの補助容量Ｃｓｄの増大が抑制され、Ｓバスラインと副画素ＳＰ−Ｃとの寄生容量Ｃｓｄを略等しくすることができる。
【０２４０】
なお、上述した液晶表示装置では、Ｇバスライン、ＣＳバスラインは、１つのゲート配線、ＣＳ配線からそれぞれ構成されていたが、本発明はこれに限定されない。
【０２４１】
図３３に、本発明による実施形態の液晶表示装置６００Ａの１画素分の等価回路を模式的に示す。液晶表示装置６００Ａにおける１つの画素は、第１副画素ＳＰ−Ａ、第２副画素ＳＰ−Ｂおよび第３副画素ＳＰ−Ｃを有している。各画素に１つのＧバスライン、１つのＳバスラインおよび２つのＣＳバスラインが関連付けられている。
【０２４２】
図３３には、ｍ行の画素を示しており、ｍ行のＧバスラインＧｍは、ゲート配線Ｇｍ１と、ゲート配線Ｇｍ２と、ゲート配線Ｇｍ１、Ｇｍ２と接続された接続配線Ｇｍ３とを有している。ゲート配線Ｇｍ１およびゲート配線Ｇｍ２には等価なゲート信号が供給される。
【０２４３】
ＣＳバスラインＣＳ−Ａは、ＣＳ配線ＣＳ−Ａ１と、ＣＳ配線ＣＳ−Ａ２と、ＣＳ配線ＣＳ−Ａ１、ＣＳ−Ａ２と接続された接続配線ＣＳ−Ａ３とを有しており、ＣＳ配線ＣＳ−Ａ１およびＣＳ配線ＣＳ−Ａ２には等価なＣＳ信号が供給される。同様に、ＣＳバスラインＣＳ−Ｂは、ＣＳ配線ＣＳ−Ｂ１と、ＣＳ配線ＣＳ−Ｂ２と、ＣＳ配線ＣＳ−Ｂ１、ＣＳ−Ｂ２と接続された接続配線ＣＳ−Ｂ３とを有しており、ＣＳ配線ＣＳ−Ｂ１およびＣＳ配線ＣＳ−Ｂ２には等価なＣＳ信号が供給される。
【０２４４】
第１、第２副画素ＳＰ−Ａ、ＳＰ−ＢはＴＦＴ−Ａ、ＴＦＴ−Ｂをそれぞれ有しており、第３副画素ＳＰ−ＣはＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２を有している。ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のゲート電極は、ゲート信号の供給されるゲート配線Ｇｍ１、Ｇｍ２と接続されており、第３副画素ＳＰ−Ｃは冗長構造を有している。
【０２４５】
第１副画素ＳＰ−Ａは、液晶容量ＣＬＣ−Ａおよび補助容量ＣＣＳ−Ａ１を有しており、第２副画素ＳＰ−Ｂは、液晶容量ＣＬＣ−Ｂおよび補助容量ＣＣＳ−Ｂ２を有している。また、第３副画素ＳＰ−Ｃは、液晶容量ＣＬＣ−Ｃおよび補助容量ＣＣＳ−Ａ２ａ、ＣＣＳ−Ｂ１ａを有している。ここで、補助容量ＣＣＳ−Ａ２ａの静電容量値は補助容量ＣＣＳ−Ｂ１ａの静電容量値と略等しい。
【０２４６】
第１副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａは、ＣＳ配線ＣＳ−Ａ１による突き上げ（または突き下げ）作用を受け、第２副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂは、ＣＳ配線ＣＳ−Ｂ２による突き下げ（または突き上げ）作用を受ける。また、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−ＣはＣＳ配線ＣＳ−Ａ２による突き上げ（または突き下げ）作用、および、ＣＳ配線ＣＳ−Ｂ１による突き下げ（または突き上げ）作用の両方を受ける。したがって、第１副画素が明副画素となるとき、第２副画素が暗副画素、第３副画素が中副画素となる。
【０２４７】
図３４に、液晶表示装置６００ＡのＴＦＴ基板における模式的な平面図を示す。図３４には、赤を表示するＲ画素、緑を表示するＧ画素、および、青を表示するＢ画素を示しており、Ｒ、Ｇ、Ｂ画素は行方向（ｘ方向）に配列されている。
【０２４８】
ＣＳ配線ＣＳ−Ａ１、ＣＳ−Ａ２、ＣＳ−Ｂ１、ＣＳ−Ｂ２はＧバスラインと同一工程で形成される。ＧバスラインおよびＣＳ配線ＣＳ−Ａ１、ＣＳ−Ａ２、ＣＳ−Ｂ１、ＣＳ−Ｂ２を総称してゲートメタル（ゲートレイヤ）とも呼ぶ。また、接続配線ＣＳ−Ａ３、ＣＳ−Ｂ３は、Ｓバスラインと同一工程で形成される。Ｓバスラインおよび接続配線ＣＳ−Ａ３、ＣＳ−Ｂ３を総称してソースメタル（ソースレイヤ）とも呼ぶ。ゲートメタルおよびソースメタルの間には絶縁層が設けられており、接続配線ＣＳ−Ａ３は、コンタクトホールを介してＣＳ配線ＣＳ−Ａ１、ＣＳ−Ａ２を接続しており、接続配線ＣＳ−Ｂ３は、コンタクトホールを介してＣＳ配線ＣＳ−Ｂ１、ＣＳ−Ｂ２を接続している。
【０２４９】
ゲートレイヤに注目すると、列方向（ｙ方向）に沿って、ＣＳ配線ＣＳ−Ａ１、ゲート配線Ｇｍ１、ＣＳ配線ＣＳ−Ｂ１、ＣＳ配線ＣＳ−Ａ２、ゲート配線Ｇｍ２、ＣＳ配線ＣＳ−Ｂ２の順番に配列されており、ＣＳ配線ＣＳ−Ａ１、ＣＳ−Ａ２はゲート配線Ｇｍ１を挟むように配置されており、ＣＳ配線ＣＳ−Ｂ１、ＣＳ−Ｂ２は、ゲート配線Ｇｍ２を挟むように配置されている。ＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂが、Ｓバスラインと同一工程で形成された接続配線ＣＳ−Ａ３、ＣＳ−Ｂ３をそれぞれ有していることにより、ＧバスラインＧｍとＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂとを短絡することなくＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂを形成することができる。
【０２５０】
また、第３副画素ＳＰ−Ｃを画素の中央に配置しているため、第３副画素ＳＰ−Ｃは、互いに異なる位相のＣＳ信号が印加されるＣＳ配線ＣＳ−Ａ２、ＣＳ−Ｂ１と補助容量を形成しやすい。また、ドレイン引出し配線を短くすることができ、開口率の低下を抑制することができる。
【０２５１】
第３副画素ＳＰ−Ｃは、等価なゲート信号の供給されるゲート配線Ｇｍ１、Ｇｍ２にそれぞれ接続されたＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２を有しており、第３副画素ＳＰ−Ｃは冗長構造を有している。第３副画素ＳＰ−Ｃの副画素電極１１１ｃは、ゲート配線Ｇｍ１、Ｇｍ２の間に設けられている。なお、図３４では、第３副画素ＳＰ−Ｃの副画素電極１１１ｃとＣＳ配線ＣＳ−Ａ２、ＣＳ−Ｂ１との重なりを理解しやすいように示しているが、図１６および図１７を参照して上述したように、γ特性の視野角依存性の観点から、明副画素、中副画素、暗副画素の面積比は１：１：１であることが好ましい。また、液晶表示装置６００Ａはドット反転駆動を行っており、行方向にみると、明副画素に隣接して暗副画素が配置され、中副画素に隣接して中副画素が配置される。
【０２５２】
なお、上述した説明では、液晶表示装置における各画素は３つの副画素を有していたが、本発明はこれに限定されない。各画素は４つ以上の副画素を有していてもよい。
【０２５３】
図３５に、本発明による実施形態の液晶表示装置６００Ｂの１画素分の等価回路を模式的に示す。液晶表示装置６００Ｂにおける１つの画素は、第１副画素ＳＰ−Ａ、第２副画素ＳＰ−Ｂ、第３副画素ＳＰ−Ｃ、第４副画素ＳＰ−Ｄを有している。
【０２５４】
図３５には、ｍ行の画素を示しており、ｍ行のＧバスラインＧｍは、ゲート配線Ｇｍ１と、ゲート配線Ｇｍ２と、ゲート配線Ｇｍ１、Ｇｍ２と接続された接続配線Ｇｍ３とを有している。ゲート配線Ｇｍ１およびゲート配線Ｇｍ２には等価なゲート信号が供給される。
【０２５５】
ＣＳバスラインＣＳ−Ａは、ＣＳ配線ＣＳ−Ａ１と、ＣＳ配線ＣＳ−Ａ２と、ＣＳ配線ＣＳ−Ａ１、ＣＳ−Ａ２と接続された接続配線ＣＳ−Ａ３とを有している。ＣＳ配線ＣＳ−Ａ１およびＣＳ配線ＣＳ−Ａ２には等価なＣＳ信号が供給される。同様に、ＣＳバスラインＣＳ−Ｂは、ＣＳ配線ＣＳ−Ｂ１と、ＣＳ配線ＣＳ−Ｂ２と、ＣＳ配線ＣＳ−Ｂ１、ＣＳ−Ｂ２と接続された接続配線ＣＳ−Ｂ３とを有している。ＣＳ配線ＣＳ−Ｂ１およびＣＳ配線ＣＳ−Ｂ２には等価なＣＳ信号が供給される。
【０２５６】
第１副画素ＳＰ−Ａは、液晶容量ＣＬＣ−Ａおよび補助容量ＣＣＳ−Ａ１を有しており、第２副画素ＳＰ−Ｂは、液晶容量ＣＬＣ−Ｂおよび補助容量ＣＣＳ−Ｂ２を有している。また、第３副画素ＳＰ−Ｃは、液晶容量ＣＬＣ−Ｃおよび補助容量ＣＣＳ−Ａ２ａ、ＣＣＳ−Ｂ１ａを有しており、第４副画素ＳＰ−Ｄは、液晶容量ＣＬＣ−Ｄおよび補助容量ＣＣＳ−Ａ２ｂ、ＣＣＳ−Ｂ１ｂを有している。
【０２５７】
第１副画素ＳＰ−Ａの液晶容量はＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用を受け、第２副画素ＳＰ−ＢはＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用を受ける。また、第３、第４副画素ＳＰ−Ｃ、ＳＰ−Ｄの液晶容量はいずれもＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用、および、ＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用を受ける。ただし、第３副画素ＳＰ−Ｃの液晶容量に対して、ＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用は、ＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用よりも大きい。一方、第４副画素ＳＰ−Ｄの液晶容量に対して、ＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用は、ＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用よりも大きい。
【０２５８】
このように、液晶表示装置６００Ｂは、４分割（４ＶＴ）構造を有している。なお、第３副画素ＳＰ−Ｃの補助容量ＣＣＳ−Ｂ１ａと補助容量ＣＣＳ−Ａ２ａとの差が、第４副画素ＳＰ−Ｄの補助容量ＣＣＳ−Ｂ１ｂと補助容量ＣＣＳ−Ａ２ｂとの差とほぼ等しいとき、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−Ｃは第４副画素ＳＰ−Ｄの液晶容量ＣＬＣ−Ｄと等しくなり、液晶表示装置６００Ｂは３ＶＴ構造の液晶表示装置と同様の表示を行う。
【０２５９】
図３６に、液晶表示装置６００ＢのＴＦＴ基板の模式的な平面図を示す。液晶表示装置６００Ｂの第３副画素ＳＰ−Ｃおよび第４副画素ＳＰ−Ｄは、図３４に示した液晶表示装置６００Ａの第３副画素ＳＰ−Ｃと対応する位置に配置されている。第３、第４副画素ＳＰ−Ｃ、ＳＰ−Ｄの副画素電極１１１ｃ、１１１ｄの境界線は、少なくとも２つの異なる方向を向いており、この境界線が、液晶分子を配向するためのスリットとして機能する。
【０２６０】
第１副画素ＳＰ−Ａの補助容量ＣＣＳ−Ａ１は、ＣＳ配線ＣＳ−Ａ１と補助容量電極１１８ａとから形成されており、第２副画素ＳＰ−Ｂの補助容量ＣＣＳ−Ｂ２は、ＣＳ配線ＣＳ−Ｂ２と補助容量電極１１８ｂとから形成されている。第３副画素ＳＰ−Ｃの補助容量ＣＣＳ−Ａ２ａはＣＳ配線ＣＳ−Ａ２と補助容量電極１１８ｃ１とから形成されており、補助容量ＣＣＳ―Ｂ１ａはＣＳ配線ＣＳ−Ｂ１と補助容量電極１１８ｃ２とから形成されている。また、第４副画素ＳＰ−Ｄの補助容量ＣＣＳ−Ａ２ｂはＣＳ配線ＣＳ−Ａ２と補助容量電極１１８ｄ１とから形成されており、補助容量ＣＣＳ―Ｂ１ｂはＣＳ配線ＣＳ−Ｂ１と補助容量電極１１８ｄ２とから形成されている。
【０２６１】
補助容量電極１１８ａ、１１８ｂ、１１８ｃ１、１１８ｃ２、１１８ｄ１、１１８ｄ２は、ＣＳ配線ＣＳ−Ａ１、ＣＳ−Ａ２、ＣＳ−Ｂ１、ＣＳ−Ｂ２と重なるように設けられており、ここでは、補助容量の静電容量値は、補助容量電極の面積によって規定される。補助容量電極１１８ａ、１１８ｂ、１１８ｃ１、１１８ｃ２、１１８ｄ１、１１８ｄ２はＳバスラインと同一工程で形成される。
【０２６２】
ここで第３副画素ＳＰ−Ｃに注目すると、補助容量電極１１８ｃ１の面積は補助容量電極１１８ｃ２の面積よりも大きく、補助容量ＣＣＳ−Ａ２ａの静電容量値は補助容量ＣＣＳ−Ｂ１ａの静電容量値よりも大きい。また、第４副画素ＳＰ−Ｄに注目すると、補助容量電極１１８ｄ２の面積は補助容量電極１１８ｄ１の面積よりも大きく、補助容量ＣＣＳ−Ｂ１ｂの静電容量値は補助容量ＣＣＳ−Ａ２ｂの静電容量値よりも大きい。したがって、第１副画素が明副画素で第２副画素が暗副画素となる場合、第３副画素が中明副画素となり、第４副画素が中暗副画素となる。ここで、４つの副画素のうち２番目に明るい副画素を「中明副画素」と呼んでおり、４つの副画素のうち２番目に暗い副画素（すなわち、３番目に明るい副画素）を「中暗副画素」と呼んでいる。また、液晶表示装置６００Ｂはドット反転駆動を行っており、明副画素と行方向に隣接する副画素は暗副画素となり、中明副画素と行方向に隣接する副画素は中暗副画素となる。
【０２６３】
なお、上述した説明では、１つのＣＳバスラインは２つのＣＳ配線を有していたが、本発明はこれに限定されない。
【０２６４】
図３７に、本発明による実施形態の液晶表示装置６００Ｃの１画素分の等価回路を模式的に示す。Ｓバスラインは、第１ソース配線Ｓ１と、第１ソース配線Ｓ１から分岐された第２ソース配線Ｓ２とを有している。第１ソース配線Ｓ１は第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣのＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｃのソース電極と接続されており、第２ソース配線Ｓ２は第４副画素ＳＰ−ＤのＴＦＴ−Ｄのソース電極と接続している。
【０２６５】
第１副画素ＳＰ−Ａの液晶容量ＣＬＣ−ＡはＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用を受け、第２副画素ＳＰ−Ｂの液晶容量ＣＬＣ−ＢはＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用を受ける。これに対して、第３、第４副画素ＳＰ−Ｃ、ＳＰ−Ｄの液晶容量ＣＬＣ−Ｃ、ＣＬＣ−Ｄは、それぞれ、ＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用、および、ＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用の両方を受ける。ただし、第３副画素ＳＰ−Ｃについて、ＣＳバスラインＣＳ−Ａと形成された補助容量ＣＣＳ−Ｃ１の静電容量値は、ＣＳバスラインＣＳ−Ｂと形成された補助容量ＣＣＳ−Ｃ２の静電容量値よりも大きい。一方、第４副画素ＳＰ−Ｃについて、ＣＳバスラインＣＳ−Ｂと形成された補助容量ＣＣＳ−Ｄ２の静電容量値は、ＣＳバスラインＣＳ−Ａと形成された補助容量ＣＣＳ−Ｄ１の静電容量値よりも大きい。このため、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−Ｃに対して、ＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用は、ＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用よりも大きく、また、第４副画素ＳＰ−Ｄの液晶容量ＣＬＣ−Ｄに対して、ＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）作用は、ＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）作用よりも大きい。
【０２６６】
ＣＳバスラインＣＳ−Ａ、ＣＳ−Ｂに対応する２つの補助容量の静電容量値の差により、第３副画素ＳＰ−ＣにおいてＣＳバスラインＣＳ−Ａによる突き上げ（または突き下げ）効果が優勢となり、第４副画素ＳＰ−ＤにおいてＣＳバスラインＣＳ−Ｂによる突き下げ（または突き上げ）効果が優勢となる。なお、第１副画素ＳＰ−ＡについてＣＳバスラインＣＳ−Ａと接続される補助容量ＣＣＳ−Ａは、第２副画素についてＣＳバスラインＣＳ−Ｂと接続される補助容量ＣＣＳ−Ｂと略等しい。
【０２６７】
このように、液晶表示装置６００Ｃは４ＶＴ構造を有している。なお、理解を容易にするために、図３７ではＳバスラインの分岐された２つの配線を示したが、等価なソース信号の供給される２つのソース配線が設けられてもよい。
【０２６８】
ここで、図３７および図３８を参照して、液晶表示装置６００Ｃに供給される信号を説明する。図３８に示した信号波形図には、Ｇバスラインに供給されるＧａｔｅ信号、ＣＳバスラインＣＳ−Ａに供給されるＣＳ信号ＶＣＳ−Ａ、ＣＳバスラインＣＳ−Ｂに供給されるＣＳ信号ＶＣＳ−Ｂ、第１副画素ＳＰ−Ａの液晶容量ＣＬＣ−Ａに印加される電圧ＶＣｌｃ−Ａ、第２副画素ＳＰ−Ｂの液晶容量ＣＬＣ−Ｂに印加される電圧ＶＣｌｃ−Ｂ、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−Ｃに印加される電圧ＶＣｌｃ−Ｃ、第４副画素ＳＰ−Ｄの液晶容量ＣＬＣ−Ｄに印加される電圧ＶＣｌｃ−Ｄを示している。また、ここでも、画素の印加電圧の波形における一点鎖線は副画素電極の実効電圧を示している。
【０２６９】
第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−ＣにはＣＳバスラインＣＳ−Ａによる影響が優勢となり、第４副画素ＳＰ−Ｄの液晶容量ＣＬＣ−ＤにはＣＳバスラインＣＳ−Ｂによる影響が優勢となる。また、この図３８から理解されるように、実効電圧は、第１副画素ＳＰ−Ａ、第３副画素ＳＰ−Ｃ、第４副画素ＳＰ−Ｄ、第２副画素ＳＰ−Ｂの順番に低くなり、第１、第２、第３、第４副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃ、ＳＰ−Ｄは、それぞれ明副画素、暗副画素、中明副画素、中暗副画素となる。また、典型的なドット反転駆動が行われており、一垂直走査期間毎に信号電圧の極性が反転し、且つ、行方向および列方向に隣接する画素間の極性が逆となるが、輝度順位は変化しない。なお、図３８に示した信号は、図３５に示した液晶表示装置６００Ｂでも同様である。
【０２７０】
図３９に、本発明による実施形態の液晶表示装置６００Ｃ１のＴＦＴ基板の模式的な平面図を示す。液晶表示装置６００Ｃ１における１つの画素は、第１副画素ＳＰ−Ａ、第２副画素ＳＰ−Ｂ、第３副画素ＳＰ−Ｃおよび第４副画素ＳＰ−Ｄを有している。第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂは列方向（ｙ方向）に配列されており、第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−Ｂを行方向（ｘ方向）に挟むように第３副画素ＳＰ−Ｃおよび第４副画素ＳＰ−Ｄが配列されている。
【０２７１】
第１、第２、第３、第４副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃ、ＳＰ−Ｄは、副画素電極１１１ａ、１１１ｂ、１１１ｃ、１１１ｄによってそれぞれ規定されている。副画素電極１１１ａ、１１１ｂ、１１１ｃ、１１１ｄの行方向（ｘ方向）の長さはほぼ等しく、副画素電極１１１ａ、１１１ｂの列方向（ｙ方向）の長さは副画素電極１１１ｃ、１１１ｄの略半分である。したがって、第１副画素、第２副画素、第３副画素、第４副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃ、ＳＰ−Ｄの面積比は１：１：２：２である。
【０２７２】
また、第１副画素ＳＰ−Ａおよび第２副画素ＳＰ−ＢはＴＦＴ−Ａ、ＴＦＴ−Ｂをそれぞれ有しているのに対して、第３副画素ＳＰ−ＣはＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２を有しており、第４副画素ＳＰ−ＤはＴＦＴ−Ｄ１、ＴＦＴ−Ｄ２を有している。ＧバスラインはＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２、ＴＦＴ−Ｄ１、ＴＦＴ−Ｄ２のゲート電極と接続されている。したがって、第３、第４副画素ＳＰ−Ｃ、ＳＰ−Ｄは冗長構造を有している。また、Ｓバスラインの第１ソース配線Ｓ１が第１、第２、第３副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−ＣのＴＦＴ−Ａ、ＴＦＴ−Ｂ、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のソース電極と接続されており、第２ソース配線Ｓ２が第４副画素ＳＰ−ＤのＴＦＴ−Ｄ１、ＴＦＴ−Ｄ２のソース電極と接続されている。
【０２７３】
また、ＣＳバスラインＣＳ−Ａは、第１、第３および第４副画素ＳＰ−Ａ、ＳＰ−Ｃ、ＳＰ−Ｄの補助容量ＣＣＳ−Ａ、ＣＣＳ−Ｃ１、ＣＣＳ−Ｄ１に接続しており、ＣＳバスラインＣＳ−Ｂは、第２、第３および第４副画素ＳＰ−Ｂ、ＳＰ−Ｃ、ＳＰ−Ｄの補助容量ＣＣＳ−Ｂ、ＣＣＳ−Ｃ２、ＣＣＳ−Ｄ２に接続している。
【０２７４】
ここで第３副画素ＳＰ−Ｃに注目すると、第３副画素ＳＰ−Ｃの副画素電極１１１ｃはＣＳバスラインＣＳ−Ｂと重なる部分において一部切り欠かれており、副画素電極１１１ｃとＣＳバスラインＣＳ-Ｂとの重なり面積は、副画素電極１１１ｃとＣＳバスラインＣＳ-Ａとの重なり面積よりも小さい。したがって、第３副画素ＳＰ−Ｃの補助容量ＣＣＳ−Ｃ１の静電容量値は補助容量ＣＣＳ−Ｃ２よりも大きい。また、第４副画素ＳＰ−Ｄに注目すると、第４副画素ＳＰ−Ｄの副画素電極１１１ｄはＣＳバスラインＣＳ−Ａと重なる部分において一部切り欠かれており、副画素電極１１１ｄとＣＳバスラインＣＳ−Ａとの重なり面積は、副画素電極１１１ｄとＣＳバスラインＣＳ−Ｂとの重なり面積よりも小さい。したがって、第４副画素ＳＰ−Ｄの補助容量ＣＣＳ−Ｄ１の静電容量値は補助容量ＣＣＳ−Ｄ２よりも小さい。このため、第３副画素ＳＰ−Ｃの液晶容量ＣＬＣ−ＣにはＣＳバスラインＣＳ−Ａによる影響が優勢となり、第４副画素ＳＰ−Ｄの液晶容量ＣＬＣ−ＤにはＣＳバスラインＣＳ−Ｂによる影響が優勢となる。したがって、第１副画素が明副画素で第２副画素が暗副画素である場合、第３副画素が中明副画素となり、第４副画素が中暗副画素となる。この場合、明副画素、中明副画素、中暗副画素、暗副画素の面積比は１：２：２：１である。
【０２７５】
また、液晶表示装置６００Ｃ１がドット反転駆動を行う場合、列方向に隣接する２つの画素に属する第３副画素の一方が中明副画素、他方が中暗副画素となる。同様に、明副画素と列方向に隣接する副画素は暗副画素となる。
【０２７６】
なお、液晶表示装置６００Ｃ１では、第３、第４副画素ＳＰ−Ｃ、ＳＰ−Ｄの副画素電極１１１ｃ、１１１ｄはＧバスラインと重なるため、短絡を防ぐために、Ｇバスラインと副画素電極１１１ｃ、１１１ｄとの間に厚い絶縁膜が設けられる。この絶縁膜は、例えば、ゲート絶縁膜と層間絶縁膜とを積層したものである。このように厚い絶縁膜を設けることにより、寄生容量Ｃｇｄの増大が抑制される。
【０２７７】
図４０は、本発明による実施形態の液晶表示装置６００Ｃ２のＴＦＴ基板の模式的な平面図を示す。
【０２７８】
液晶表示装置６００Ｃ２では、第１、第２副画素ＳＰ−Ａ、ＳＰ−ＢがＴＦＴ−Ａ１、ＴＦＴ−Ａ２、ＴＦＴ−Ｂ１、ＴＦＴ−Ｂ２を有しており、第３、第４副画素ＳＰ−Ｃ、ＳＰ−ＤがＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２、ＴＦＴ−Ｄ１、ＴＦＴ−Ｄ２を有している。 第１、第２、第３、第４副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃ、ＳＰ−Ｄは冗長構造となっている。また、ＴＦＴ−Ａ１、ＴＦＴ−Ｂ１、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２のソース電極が第１ソース配線Ｓ１から行方向（ｘ方向）に延びており、ＴＦＴ−Ａ２、ＴＦＴ−Ｂ２、ＴＦＴ−Ｄ１、ＴＦＴ−Ｄ２のソース電極が第２ソース配線Ｓ２から行方向（ｘ方向）に延びている。
【０２７９】
液晶表示装置６００Ｃ２では、第３副画素ＳＰ−Ｃの副画素電極１１１ｃは、電極１１１ｃ１と、電極１１１ｃ２と、電極１１１ｃ１、１１１ｃ２を連結する連結部１１１ｃｃを有している。また、第４副画素ＳＰ−Ｄの副画素電極１１１ｄは、電極１１１ｄ１と、電極１１１ｄ２と、電極１１１ｄ１、１１１ｄ２を連結する連結部１１１ｄｃを有している。また、連結部１１１ｃｃ、１１１ｄｃの行方向（ｘ方向）の長さは比較的短く、副画素電極１１１ｃ、１１１ｄとＧバスラインとの重なり領域の面積を小さくして、寄生容量Ｃｇｄの増大を抑制している。
【０２８０】
図４１は、本発明による実施形態の液晶表示装置６００Ｃ３のＴＦＴ基板の模式的な平面図を示す。
【０２８１】
液晶表示装置６００Ｃ３では、第３副画素ＳＰ−Ｃの副画素電極１１１ｃは、電極１１１ｃ１と、電極１１１ｃ２とを有しており、第４副画素ＳＰ−Ｄの副画素電極１１１ｄは、電極１１１ｄ１と、電極１１１ｄ２とを有している。また、第３、第４副画素ＳＰ−Ｃ、ＳＰ−ＤはＴＦＴ−Ｃ、ＴＦＴ−Ｄを有しており、ＴＦＴ−Ｃのドレイン電極は第１ソース配線Ｓ１と平行に設けられており、ＴＦＴ−Ｄのドレイン電極は第２ソース配線Ｓ２と平行に設けられている。また、ＴＦＴ−Ｃのドレイン電極は、副画素電極１１１ｃの電極１１１ｃ１、１１１ｃ２を接続しており、ＴＦＴ−Ｄのドレイン電極は、副画素電極１１１ｄの電極１１１ｄ１、１１１ｄ２を接続している。なお、ＴＦＴ−Ｃ、ＴＦＴ−Ｄのドレイン電極はＧバスラインと重なるが、ＴＦＴ−Ｃ、ＴＦＴ−Ｄのドレイン電極の行方向（ｘ方向）の長さは比較的短く、寄生容量Ｃｇｄの増大が抑制されている。
【０２８２】
図４２は、本発明による実施形態の液晶表示装置６００Ｃ４のＴＦＴ基板の模式的な平面図を示す。
【０２８３】
液晶表示装置６００Ｃ４では、第１、第２副画素ＳＰ−Ａ、ＳＰ−Ｂは、ＴＦＴ−Ａ１、ＴＦＴ−Ａ２、ＴＦＴ−Ｂ１、ＴＦＴ−Ｂ２をそれぞれ有しており、第３、第４副画素ＳＰ−Ｃ、ＳＰ−ＤはＴＦＴ−Ｃ、ＴＦＴ−Ｄをそれぞれ有している。
【０２８４】
第３、第４副画素ＳＰ−Ｃ、ＳＰ−Ｄの副画素電極１１１ｃ、１１１ｄは、Ｇバスラインと重なる連結部１１１ｃｃ、１１１ｄｃを有しているが、ＴＦＴ−Ｃ、ＴＦＴ−Ｄのドレイン電極の面積は、第１副画素ＳＰ−ＡのＴＦＴ−Ａ１、ＴＦＴ−Ａ２のドレイン電極の面積の和、および、第２副画素ＳＰ−ＢのＴＦＴ−Ｂ１、ＴＦＴ−Ｂ２のドレイン電極の面積の和よりも小さく、第３、第４副画素ＳＰ−Ｃ、ＳＰ−ＤにおけるＴＦＴのドレイン電極とＧバスラインとの寄生容量Ｃｇｄを抑制している。このため、第１、第２、第３、第４副画素ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃ、ＳＰ−ＤのＣｇｄ比を略等しくすることができ、ドレイン電圧の引き込み電圧の差を小さくすることができ、例えば、引き込み電圧差が５０ｍＶ程度以下になる。これにより、フリッカの発生を抑制することができる。
【０２８５】
以下、３分割構造および４分割構造の液晶表示装置におけるγ特性の視野角依存性を説明する。
【０２８６】
図４３には、図３に示した曲線Ｌ０、Ｌ１、Ｌ２およびＬ３に加えて、４分割構造の右６０°視野角におけるγ曲線（Ｌ４）を示している。上述したように、３分割構造のγ曲線Ｌ３は、２分割構造のγ曲線Ｌ２よりも理想的なγ曲線に近いが、４分割構造のγ曲線Ｌ４は、３分割構造のγ曲線Ｌ３よりもさらに理想的なγ曲線に近く、視野角特性が優れている。
【０２８７】
図４４は、３ＶＴ構造の液晶表示装置における視野角特性を示すグラフである。この液晶表示装置では、図１６（ａ）に示したように、中副画素が２つに分離されている。各副画素の液晶容量に印加される実効電圧の差は階調により異なるが、明副画素の液晶容量に印加される実効電圧は、中副画素の液晶容量に印加される実効電圧よりも最大で０．６Ｖ大きく、暗副画素の液晶容量に印加される実効電圧は、中副画素の液晶容量に印加される実効電圧よりも最大で０．６Ｖ小さい。
【０２８８】
図４４（ａ）および図４４（ｂ）は、３ＶＴ構造の液晶表示装置におけるγ特性の視野角特性を示すグラフである。これらの液晶表示装置において明副画素：中副画素：暗副画素：中副画素の副画素電極の面積比は１：１：１：１であり、明副画素：中副画素：暗副画素の面積比は１：２：１である。
【０２８９】
液晶表示装置の赤画素（Ｒ）、緑画素（Ｇ）および青画素（Ｂ）のギャップが略等しい場合、液晶表示装置のγ特性の視野角依存性は、図４４（ａ）に示すようになる。ここで、赤画素（Ｒ）、緑画素（Ｇ）および青画素（Ｂ）のギャップは３．４μｍである。一方、液晶表示装置の青画素（Ｂ）のギャップが赤画素（Ｒ）および緑画素（Ｇ）よりも小さい場合、液晶表示装置のγ特性の視野角依存性は、図４４（ｂ）に示すようになる。ここで、赤画素（Ｒ）および緑画素（Ｇ）のギャップは３．４μｍであり、青画素（Ｂ）のギャップは３．０μｍである。図４４（ａ）と図４４（ｂ）との比較から理解されるように、青画素のギャップが赤および緑画素と等しい場合、青についてのγ特性の視野角依存性は高階調においても理想的なγ特性の視野角依存性からずれているが、青画素のギャップが赤および緑画素よりも小さくなると、このずれを抑制することができる。
【０２９０】
図４４（ｃ）および図４４（ｄ）は、３ＶＴ構造の液晶表示装置におけるγ特性の視野角特性を示すグラフである。これらの液晶表示装置では、明副画素：中副画素：暗副画素：中副画素の副画素電極の面積比は１：０．５：１：０．５であり、明副画素：中副画素：暗副画素の面積比は１：１：１である。
【０２９１】
液晶表示装置の赤画素（Ｒ）、緑画素（Ｇ）および青画素（Ｂ）のギャップが略等しい場合、液晶表示装置のγ特性の視野角依存性は、図４４（ｃ）に示すようになる。ここで、赤画素（Ｒ）、緑画素（Ｇ）および青画素（Ｂ）のギャップは３．４μｍである。一方、液晶表示装置の青画素（Ｂ）のギャップが赤画素（Ｒ）および緑画素（Ｇ）よりも小さい場合、液晶表示装置のγ特性の視野角依存性は、図４４（ｄ）に示すようになる。ここで、赤画素（Ｒ）および緑画素（Ｇ）のギャップは３．４μｍであり、青画素（Ｂ）のギャップは３．０μｍである。
【０２９２】
この場合も、図４４（ｃ）と図４４（ｄ）との比較から理解されるように、青画素のギャップが赤および緑画素と等しい場合、青についてのγ特性の視野角依存性は高階調において理想値から大きくずれることになるが、青画素のギャップが赤および緑画素よりも小さくなることにより、このずれを抑制することができる。また、図４４（ａ）〜図４４（ｄ）の比較から理解されるように、明副画素：中副画素：暗副画素の面積比がほぼ等しいことにより、γ特性の視野角特性は、より理想的な特性に近づく。
【０２９３】
ここで、図４５を参照して、４ＶＴ構造の液晶表示装置における視野角特性を説明する。この液晶表示装置では、明副画素：中明副画素：中暗副画素：暗副画素の面積比は１：１：１：１である。各副画素の液晶容量に印加される実効電圧の差は階調により異なるが、中明副画素の液晶容量に印加される実効電圧は、中暗副画素の液晶容量に印加される実効電圧よりも最大で０．６Ｖ大きく、明副画素の液晶容量に印加される実効電圧は、中明副画素の液晶容量に印加される実効電圧よりも最大で０．４Ｖ大きい。また、暗副画素の液晶容量に印加される実効電圧は、中暗副画素の液晶容量に印加される実効電圧よりも最大で０．４Ｖ小さい。
【０２９４】
液晶表示装置の赤画素（Ｒ）、緑画素（Ｇ）および青画素（Ｂ）のギャップが略等しい場合、液晶表示装置のγ特性の視野角依存性は、図４５（ａ）に示すようになる。ここで、赤画素（Ｒ）、緑画素（Ｇ）および青画素（Ｂ）のギャップは３．４μｍである。一方、液晶表示装置の青画素（Ｂ）のギャップが赤画素（Ｒ）および緑画素（Ｇ）よりも小さい場合、液晶表示装置のγ特性の視野角依存性は、図４５（ｂ）に示すようになる。ここで、赤画素（Ｒ）および緑画素（Ｇ）のギャップは３．４μｍであり、青画素（Ｂ）のギャップは３．０μｍである。
【０２９５】
図４５（ａ）と図４５（ｂ）との比較から理解されるように、青画素のギャップが赤および緑画素と等しい場合、青についてのγ特性の視野角依存性は高階調において理想的な値から大きくずれることになるが、青画素のギャップが赤および緑画素よりも小さいことにより、このずれを抑制することができる。また、図４４および図４５の比較から理解されるように、４ＶＴ構造の液晶表示装置におけるγ特性の視野角特性は、３ＶＴ構造の液晶表示装置よりも理想的な特性に近づいている。
【０２９６】
なお、本発明の液晶表示装置は、広視野角特性を有し表示品位が極めて高いので、大型のＴＶ受像機の表示装置として好適に用いられる。本発明によるＴＶ受像機は、テレビジョン放送を受信するチューナ等の公知の構成と、上述の液晶表示装置とを有する。
【０２９７】
次に、本発明に係る液晶表示装置をテレビジョン受信機に使用した例について説明する。図４６は、このテレビジョン受信機の表示装置８００の構成を示すブロック図である。この表示装置８００は、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、液晶パネル８４と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、上記液晶パネル８４は、アクティブマトリクス型の画素アレイからなる表示部と、その表示部を駆動するためのソースドライバおよびゲートドライバを含んでいる。
【０２９８】
上記構成の表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
【０２９９】
液晶コントローラ８３は、Ａ／Ｄコンバータ８２からのデジタルＲＧＢ信号（上記実施形態におけるデジタルビデオ信号Ｄｖに相当）に基づきドライバ用データ信号を出力する。また、液晶コントローラ８３は、液晶パネル８４内のソースドライバおよびゲートドライバを上記実施形態と同様に動作させるためのタイミング制御信号を、上記同期信号に基づいて生成し、それらのタイミング制御信号をソースドライバおよびゲートドライバに与える。また、階調回路８８では、カラー表示の３原色Ｒ、Ｇ、Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶パネル８４に供給される。
【０３００】
液晶パネル８４では、これらのドライバ用データ信号、タイミング制御信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶パネル８４によって画像を表示するには、液晶パネル８４の後方から光を照射する必要がある。この表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネル８４の裏面に光が照射される。
【０３０１】
上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号等も使用可能であり、この表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
【０３０２】
上記構成の表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図４６（ｂ）に示すように、当該表示装置８００にチューナ部９０が接続される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該表示装置８００によって表示される。
【０３０３】
なお、参考のために、本願の基礎出願である特願２００７−６６７２４号および特願２００７-２８０８６５号の開示内容を本明細書に援用する。
【産業上の利用可能性】
【０３０４】
本発明は、大型で広視野角特性を有する液晶ＴＶに特に好適に用いられる。
【符号の説明】
【０３０５】
１０ 画素
１０ａ、１０ｂ 副画素
１２ 走査線（ゲートバスライン）
１４ 信号線（ソースバスライン）
１６ａ、１６ｂ ＴＦＴ
１８ａ、１８ｂ 副画素電極
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、２００Ａ、２００Ｂ、２００Ｃ、２００Ｃ’、２００Ｄ、３００Ｂ、３００Ｃ、３００Ｄ、３００Ｅ、３００Ｆ、４００Ａ、４００Ｂ、５００Ａ、５００Ｂ、５００Ｃ、５００Ｄ、６００Ａ、６００Ｂ、６００Ｃ、６００Ｃ１、６００Ｃ２、６００Ｃ３、６００Ｃ４ 液晶表示装置
１１１ａ、１１１ｂ、１１１ｃ 副画素電極
１１２ ゲートバスライン（Ｇバスライン）
１１３ ＣＳバスライン
１１４ ソースバスライン（Ｓバスライン）
１１６ａ、１１６ｂ、１１６ｃ ＴＦＴ
１１７ａ、１１７ｂ、１１７ｃ、１１７ｃ１、１１７ｃ２、１１７ｄ１、１１７ｄ２ ドレイン引出し配線
１１８ａ、１１８ｂ、１１８ｃ１、１１８ｃ２、１１８ｄ１、１１８ｄ２ 補助容量電極
１１９ａ、１１９ｂ、１１９ｃ コンタクト部
ＳＰ−Ａ、ＳＰ−Ｂ、ＳＰ−Ｃ、ＳＰ−Ｄ 副画素
ＴＦＴ−Ａ、ＴＦＴ−Ａ１、ＴＦＴ−Ａ２、ＴＦＴ−Ｂ、ＴＦＴ−Ｂ１、ＴＦＴ−Ｂ２、ＴＦＴ−Ｃ、ＴＦＴ−Ｃ１、ＴＦＴ−Ｃ２、ＴＦＴ−Ｄ、ＴＦＴ−Ｄ１、ＴＦＴ−Ｄ２ 薄膜トランジスタ
ＣＣＳ−Ａ、ＣＣＳ−Ｂ、ＣＣＳ−Ｃ、ＣＣＳ−Ｃ１、ＣＣＳ−Ｃ２、ＣＣＳ−Ｄ、ＣＣＳ−Ｄ１、ＣＣＳ−Ｄ２ 補助容量
ＣＬＣ−Ａ、ＣＬＣ−Ｂ、ＣＬＣ−Ｃ、ＣＬＣ−Ｄ 液晶容量

【特許請求の範囲】
【請求項１】
複数の行および複数の列を有するマトリクス状に配列された複数の画素と、
前記複数の画素のそれぞれに関連付けられた、ＴＦＴと、ソースバスラインと、ゲートバスラインと、ＣＳバスラインとを有し、
前記複数の画素のそれぞれは、それぞれが互いに異なる電圧を保持し得る液晶容量を有する少なくとも３つの副画素を有し、
前記ソースバスライン、ゲートバスライン、およびＣＳバスラインから、前記複数の画素のそれぞれに、少なくともある中間調において前記少なくとも３つの副画素の内の２つの副画素に互いに異なる輝度を表示させる信号を供給することによって、前記少なくとも３つの副画素に互いに異なる輝度を表示させることができる、液晶表示装置であって、
前記複数の画素のそれぞれについて、前記少なくとも３つの副画素に対応する少なくとも３つのＴＦＴと、１つのソースバスラインと、少なくとも１つのゲートバスラインと、少なくとも２つのＣＳバスラインが関連付けられており、
前記少なくとも３つの副画素に対応するＴＦＴのそれぞれは、ゲート電極、ソース電極およびドレイン電極を有し、
前記少なくとも３つの副画素を第１、第２および第３副画素とし、前記少なくとも２つのＣＳバスラインを第１および第２ＣＳバスラインとすると、
前記第１副画素は前記第１ＣＳバスラインに接続された補助容量を有し、
前記第２副画素は前記第２ＣＳバスラインに接続された補助容量を有し、
前記第３副画素は前記少なくとも１つのゲートバスラインに接続された補助容量を有する、液晶表示装置。
【請求項２】
前記少なくとも３つの副画素の有する液晶容量は、少なくとも３つの副画素電極と、液晶層と、前記液晶層を介して前記少なくとも３つの副画素電極に対向する対向電極とを有し、
前記対向電極は前記少なくとも３つの副画素電極に共通の単一の電極である、請求項１に記載の液晶表示装置。
【請求項３】
前記第１、第２および第３副画素は、隣接する２つのゲートバスラインの間に設けられ、
前記第１、第２および第３副画素のＴＦＴのゲート電極は、前記２つのゲートバスラインのうちの一方のゲートバスラインと接続されており、
前記第１および第２ＣＳバスラインは、前記２つのゲートバスラインの間に設けられ、
前記第３副画素の補助容量は、前記２つのゲートバスラインのうちの他方のゲートバスラインと接続されている、請求項１または２に記載の液晶表示装置。
【請求項４】
前記第１、第２および第３副画素は、前記第１および第２ＣＳバスラインの間に配置され、
前記第３副画素の補助容量は、列方向に隣接する画素を選択するためのゲートバスラインと接続されている、請求項１または２に記載の液晶表示装置。
【請求項５】
前記複数の画素は、赤を表示する赤画素と、青を表示する青画素と、緑を表示する緑画素とを有しており、
前記青画素のセルギャップが前記赤画素または前記緑画素よりも小さい、請求項１から４のいずれかに記載の液晶表示装置。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【公開番号】特開２０１２−２５６０８０（Ｐ２０１２−２５６０８０Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１２−２１７９７１（Ｐ２０１２−２１７９７１）
【出願日】平成２４年９月２８日（２０１２．９．２８）
【分割の表示】特願２００９−５０４０１３（Ｐ２００９−５０４０１３）の分割
【原出願日】平成２０年３月６日（２００８．３．６）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】