【課題】コストの削減を可能とするとともに表示品位の劣化を抑制することを可能とする。
【解決手段】 第１方向に延出した第１補助容量線及び第２補助容量線と、第１補助容量線と第２補助容量線との間に位置し第１方向にゲート配線と、画素の略中央でゲート配線の上方に位置する半導体層と、半導体層とコンタクトし第２方向にソース配線と、半導体層にコンタクトし第１補助容量線及び第２補助容量線の上方に延出したドレイン電極と、ドレイン電極と電気的に接続され第１補助容量線と対向し第１方向に延出した第１主画素電極及びドレイン電極と電気的に接続され第２補助容量線と対向し第１方向に延出した第２主画素電極を備えた画素電極と、を備えた第１基板と、第１主画素電極を挟んだ両側及び第２主画素電極を挟んだ両側に位置し第１方向に延出した主共通電極を備えた共通電極を備えた第２基板と、を備えた液晶表示装置。 （もっと読む）

【課題】各画素内に２つのＳＲＡＭを用いた画素に比べて画素小型化を可能にすると共に、各画素内に２つのＳＲＡＭを用意した場合においた構成でも安定な動作を行う。
【解決手段】画素１２Ａは、列データ線ｄに出力されるデータがスイッチＳＷ１１によりサンプリングされてＳＲＡＭ１２１に書き込まれる。画像表示部１１を構成する全ての画素１２ＡのＳＲＡＭ１２１にデータが書き込まれる。その後、トリガパルスにより、全ての画素１２ＡのスイッチＳＷ１２がオンとされ、ＳＲＡＭ１２１のデータがＤＲＡＭ１２２を構成する容量Ｃ１に一斉に転送されて保持されると共に、反射電極ＰＥに印加される。画素１２Ａは、７個のトランジスタと１つの容量Ｃ１とから構成されるため、少ない数の構成素子により画素を構成できると共に、ＳＲＡＭ１２１とＤＲＡＭ１２２と反射電極ＰＥとを、素子の高さ方向に有効に配置することで、画素の小型化を実現できる。 （もっと読む）

【課題】液晶表示装置及び配向膜、並びにこれらの製造方法を提供する。
【解決手段】配向膜は、基板上のポリシロキサンに結合した第１プレチルト官能基、第２プレチルト官能基及び第１垂直配向性官能基を含む。環状化合物を含む前記第１垂直配向性官能基３３は、前記基板１９１に対して実質的に垂直方向に配列する。前記第２プレチルト官能基と架橋した前記第１プレチルト官能基３５ａは、前記基板に対して傾くように配列する。 （もっと読む）

【課題】２Ｄ映像と３Ｄ映像を選択的に実現する。
【解決手段】複数のピクセルを含み２Ｄ映像と３Ｄ映像を選択的に表示する表示パネルと、表示パネルからの光を分割するパターンドリターダを備え、ピクセルそれぞれは、第１ＴＦＴを通じデータラインに接続された第１画素電極と、上部共通ラインに接続され第１画素電極に対向する第１共通電極を含んだメイン表示部と、第２ＴＦＴを通じてデータラインに接続され放電制御ＴＦＴを通じて上部共通ラインに接続される第２画素電極と、上部共通ラインに接続され第２画素電極に対向する第２共通電極を含んだ補助表示部と、第１ＴＦＴと第２ＴＦＴに共通でスキャンパルスを印加するゲートライン、放電制御ＴＦＴに放電制御電圧を印加する放電制御ラインを含み、メイン表示部と補助表示部の間に配置された配線部を備え、上部共通ラインに共通電圧を印加する下部共通ラインはメイン表示と補助表示部の外郭部に形成される。 （もっと読む）

【課題】極性反転駆動を行う際、極性反転に伴って、画素電極に導通する保持容量を切り換えることのできる電気光学装置、および電子機器を提供する。
【解決手段】電気光学装置において、画素電極９ａの電位が共通電極２１の電位より高い第１期間では、第１保持容量８０ａが画素電極９ａに導通状態となるので、第１電極８１、第１誘電体層８６（第１絶縁材料／シリコン酸化膜／ＳｉＯ₂）、第２誘電体層８７（第２絶縁材料／シリコン窒化膜／ＳｉＮ）、および第２電極８２に向けて電流が流れ、電荷が蓄積される。これに対して、画素電極９ａの電位が共通電極２１の電位より低い第２期間では、第２保持容量８０ｂが画素電極９ａに導通状態となるので、第４電極８４、第４誘電体層８９（第１絶縁材料／シリコン酸化膜／ＳｉＯ₂）、第３誘電体層８８（第２絶縁材料／シリコン窒化膜／ＳｉＮ）、および第３電極８３に向けて電流が流れ、電荷が蓄積される。 （もっと読む）

【課題】表示装置において、近隣の他の配線に悪影響を与えることなく、配線の欠陥を修復することができるようにする。
【解決手段】表示装置の欠陥修正方法は、互いに隣接する２つの絵素電極３１ａ，３１ｂに挟まれた１つの隙間領域１０において同一層内で互いに平行に延在する複数の配線１１，１２と、これらを覆うように設けられた上側絶縁層とを備える表示装置における、前記複数の配線のうちの第１配線の欠陥を修正する方法であって、前記欠陥としての断線箇所４１を挟むように位置する第１，第２部位６１，６２において、前記上側絶縁層に第１，第２貫通孔６３，６４をそれぞれあける工程と、前記第１配線のうち第１貫通孔６３内に露出した部分と前記第１配線のうち第２貫通孔６４内に露出した部分とを電気的に接続するように、修復用導電膜５４を形成する工程とを含む。 （もっと読む）

【課題】面積を小さくすることの可能な画素回路、ならびにそれを備えた電気光学装置および表示装置を提供する。
【解決手段】電気光学装置は、２本のデータ線を一組とする複数組のデータ線と、複数本のゲート線とがそれぞれ交差する部分に対応して設けられた複数の画素を備えている。各画素は、電気光学素子と、電気光学素子に接続された画素回路とを有している。画素回路は、一組のデータ線および前記ゲート線に接続された保持回路と、保持回路の出力と電気光学素子とに接続された選択回路とを有している。 （もっと読む）

【課題】カラーウォッシュアウト（color washout）を改善する液晶ディスプレイパネルを提供する。
【解決手段】液晶ディスプレイパネルは、マトリクス状に配列される複数の画素｛Ｐ_ｎ，ｍ｝（ただしｎ＝１,２,…,Ｎ、ｍ＝１,２,…,Ｍ）を含む。各画素Ｐ_ｎ，ｍは、副画素電極を有する第１の副画素Ｐ_ｎ，ｍ（１）および第２の副画素Ｐ_ｎ，ｍ（２）を含む。画素に表示される画像のグレースケール値ｇはグレースケール電圧と関連し、グレースケール電圧が画素Ｐ_ｎ，ｍに印加されるとき、第１および第２の副画素の副画素電極に電位差ΔＶ₁₂（ｇ）が生じるように複数の画素｛Ｐ_ｎ，ｍ｝を配置する。該電位差ΔＶ₁₂（ｇ）は画素に表示される画像のグレースケール値ｇに伴って変化する。（ただしｇ＝０,１,２,…,Ｒであってｈビットで表現される画像の階調に対応し、ｈは０より大きい整数、Ｒ＝（２^h−１）である）。 （もっと読む）

【課題】 液晶表示装置における各画素の開口率を高くする。
【解決手段】アクティブマトリクス型の液晶表示パネルを有する液晶表示装置であって、１本の走査信号線を挟んで隣接する２つの画素のＴＦＴ素子は、それぞれ、ゲートが当該１本の走査信号線に接続しており、かつ、ソースまたはドレインのうちの一方が異なる映像信号線に接続しており、隣接する２本の走査信号線の間には、当該２本の走査信号線のうちの一方の走査信号線にゲートが接続している前記ＴＦＴ素子を有する画素と、当該２本の走査信号線のうちの他方の走査信号線にゲートが接続している前記ＴＦＴ素子を有する画素とが、前記映像信号線の延在方向に沿って並んでおり、かつ、当該２つのＴＦＴ素子のソースまたはドレインのうちの一方が異なる映像信号線に接続している液晶表示装置。 （もっと読む）

【課題】モアレなどの表示ムラを低減することができ、明るく、高解像度の画像を表示可能とする。
【解決手段】実施形態に係る液晶表示装置１は、発光素子９，１０から出射された光が光制御素子１１を介して液晶パネル２を通過する。光制御素子１１は、複数の三角柱状プリズム１４を、当該三角柱状プリズム１４の長手方向が互いに平行となるように配列した第１の面と、複数の半円柱状レンズ１４を、複数の三角柱状プリズム１４と背中合わせとなり当該半円柱状レンズ１４の長手方向が互いに平行となるように配列した第２の面とを備える一体樹脂シートである。複数の三角柱状プリズム１４の長手方向と複数の半円柱状レンズ１３の長手方向とは、平面視でモアレ抑制角度θを持つ。 （もっと読む）

【課題】非晶質半導体膜の結晶化工程において、非晶質半導体膜上に金属元素を導入して加熱処理を行なった、レーザアニールを行って得られた多結晶半導体膜を基に作製された薄膜トランジスタの電気的特性は非常に高いものとなるが、ばらつきが顕著になる場合がある。
【解決手段】非晶質半導体膜上に金属元素を導入して加熱処理を行なって連続的な結晶化領域の中に非晶質領域が点在する第１の多結晶半導体膜１０３ｂを得る。このとき、非晶質領域を所定の範囲に収めておく。そして、結晶化領域より非晶質領域にエネルギーを加えることができる波長域にあるレーザビームを第１の多結晶半導体膜１０３ｂに照射すると、結晶化領域を崩すことなく非晶質領域を結晶化させることができる。以上の結晶化工程を経て得られた第２の多結晶半導体膜を基にＴＦＴを作製すると、その電気的特性は高く、しかもばらつきの少ないものが得られる。 （もっと読む）

【課題】簡単な構成で、３分割以上の分割構造を実現することができる液晶表示装置を提供する。
【解決手段】液晶表示装置は、複数の画素と、各画素に関連付けられた、ＴＦＴ（ＴＦＴ−Ａ、Ｂ、Ｃ）と、ソースバスラインと、ゲートバスラインと、ＣＳバスライン（ＣＳ−Ａ、Ｂ）とを有する。各画素は、それぞれが互いに異なる電圧を保持し得る液晶容量を有する少なくとも３つの副画素（ＳＰ−Ａ、Ｂ、Ｃ）を有し、２つの副画素は、２つのＣＳバスライン（ＣＳ−Ａ、Ｂ）のいずれか一方に接続された補助容量を有し、１つの副画素は、ゲートバスラインに接続された補助容量を有する。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを具備する画素において、開口率の向上を図る。
【解決手段】第１のトランジスタと、第１の画素電極とを有する第１の画素を有し、第２のトランジスタと、第２の画素電極とを有する第２の画素を有し、走査線として機能することができる配線を有し、第１のトランジスタは、酸化物半導体層を有し、酸化物半導体層はゲート絶縁膜を介して、配線と重なり、酸化物半導体層は、配線より幅の広い領域を有する表示装置又は液晶表示装置である。 （もっと読む）

【課題】酸化亜鉛に代表される酸化物半導体膜を用いて薄膜トランジスタを形成すること
で、作製プロセスを複雑化することなく、尚かつコストを抑えることができる半導体装置
及びその作製方法を提供することを目的とする。
【解決手段】基板上にゲート電極を形成し、ゲート電極を覆ってゲート絶縁膜を形成し、
ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第１の導電膜及び第２の
導電膜を形成する半導体装置であって、酸化物半導体膜は、チャネル形成領域において少
なくとも結晶化した領域を有する。 （もっと読む）

【課題】液晶表示装置及び配向膜、並びにこれらの製造方法を提供する。
【解決手段】上記液晶表示装置は、第１表示板と第２表示板との間に、液晶分子を有する液晶層を含み、上記第１表示板と上記第２表示板の中の少なくとも一つに形成された配向膜は、第１ポリシロキサンと該第１ポリシロキサン上に配置された第２ポリシロキサンを含む。上記第２ポリシロキサンのケイ素原子の第１部位は、上記液晶層の液晶分子と相互作用をする垂直官能基と結合し、さらに上記液晶層の液晶分子を上記第１又は第２表示板に対して傾くように配向する第１プレチルト官能基と結合する。上記第２ポリシロキサンの結合構造は、上記第１ポリシロキサンの結合構造と異なる。 （もっと読む）

【課題】本発明は、半透過半反射型アレイ基板及び半透過半反射型液晶ディスプレーを提供する。
【解決手段】前記アレイ基板は複数の画素ユニットを有する。各画素ユニットは、ベース基板に設けられる反射電極及び透過電極と、前記ベース基板に設けられ、光線が前記ベース基板から前記反射電極と前記透過電極との間に透過することを遮断し、前記反射電極と前記透過電極との間であって前記反射電極及び前記透過電極の下方に設けられる不透明なゲートラインと、ゲート電極が前記ゲートラインに電気的に接続される薄膜トランジスタとを備える。 （もっと読む）

【課題】電気的特性の安定した酸化物半導体膜を用いることにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供すること。また、結晶性の高い酸化物半導体膜を用いることにより、移動度の向上した半導体装置を提供すること。
【解決手段】表面粗さの低減された絶縁膜上に接して、結晶性を有する酸化物半導体膜を形成することにより、電気的特性の安定した酸化物半導体膜を形成することができる。これにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供することができる。さらに、移動度の向上した半導体装置を提供することができる。 （もっと読む）

【課題】低コストで高い画像品質を実現する。
【解決手段】液晶パネル２には、赤ＣＦＲ、緑ＣＦＧ、青ＣＦＢの色レジスト層と遮光層（ブラックマトリクス）５０とが積層されている。各サブピクセル４Ｓは、遮光層５０で区画されており、このサブピクセル４Ｓは、３行２列で１画素４Ｐｉｘを形成している。赤ＣＦＲ、緑ＣＦＧ、青ＣＦＢの各色レジストは、サブピクセル４Ｓの行毎に塗り分けられており、個々の色レジストは、Ｘ軸方向にストライプ状の形状となっている。各サブピクセル４Ｓの列に設けられる３本のデータ線Ｄ１、Ｄ２、Ｄ３は、１本が遮光層５０の下に配置され、それ以外の２本は遮光層５０の開口部を斜めに分断するように等間隔に配置されている。 （もっと読む）

【課題】入力位置情報の処理速度が速く、全てのユーザにとってあらゆる場面で容易に利用が可能である表示装置及び表示装置の駆動方法を提供する。
【解決手段】表示装置は、複数の信号線ＸＬと、それぞれ画素電極ＰＥと、画素制御スイッチとを有し、複数の画素群の何れかに分類される複数の画素ＰＸと、を備える。画素群は、メモリと、入力情報を検知した際に検知信号のデータをメモリに与えるように構成されたセンサ回路と、を有する。画素制御スイッチは、信号線ＸＬを介して入力される表示信号のデータと、メモリから入力される検知信号のデータと、に応じて画素電極ＰＥの電圧レベルを切替える。 （もっと読む）

【課題】ソースフォロワ出力の線形領域を従来より拡大する。
【解決手段】画素１０内のソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４は、ゲートが保持容量Ｃs1、Ｃs2に接続されて常にオン状態で使用されるため、ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の閾値電圧Ｖthのみが＋０.５Ｖに設定され、ノーマリーオン状態とされる。ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の電流値は定電流負荷トランジスタＴｒ７で制御し、オンオフは定電流負荷トランジスタＴｒ７とスイッチング用ＮＭＯＳトランジスタＴｒ５、Ｔｒ６で制御する。また、トランジスタＴｒ５、Ｔｒ６が介在し出力可能の電圧範囲が存在するため、ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の閾値電圧Ｖthのシフトによって線形性を保つ領域が最大になるように最適化する。 （もっと読む）