立体映像表示装置
【課題】２Ｄ映像と３Ｄ映像を選択的に実現する。
【解決手段】複数のピクセルを含み２Ｄ映像と３Ｄ映像を選択的に表示する表示パネルと、表示パネルからの光を分割するパターンドリターダを備え、ピクセルそれぞれは、第１ＴＦＴを通じデータラインに接続された第１画素電極と、上部共通ラインに接続され第１画素電極に対向する第１共通電極を含んだメイン表示部と、第２ＴＦＴを通じてデータラインに接続され放電制御ＴＦＴを通じて上部共通ラインに接続される第２画素電極と、上部共通ラインに接続され第２画素電極に対向する第２共通電極を含んだ補助表示部と、第１ＴＦＴと第２ＴＦＴに共通でスキャンパルスを印加するゲートライン、放電制御ＴＦＴに放電制御電圧を印加する放電制御ラインを含み、メイン表示部と補助表示部の間に配置された配線部を備え、上部共通ラインに共通電圧を印加する下部共通ラインはメイン表示と補助表示部の外郭部に形成される。
【解決手段】複数のピクセルを含み２Ｄ映像と３Ｄ映像を選択的に表示する表示パネルと、表示パネルからの光を分割するパターンドリターダを備え、ピクセルそれぞれは、第１ＴＦＴを通じデータラインに接続された第１画素電極と、上部共通ラインに接続され第１画素電極に対向する第１共通電極を含んだメイン表示部と、第２ＴＦＴを通じてデータラインに接続され放電制御ＴＦＴを通じて上部共通ラインに接続される第２画素電極と、上部共通ラインに接続され第２画素電極に対向する第２共通電極を含んだ補助表示部と、第１ＴＦＴと第２ＴＦＴに共通でスキャンパルスを印加するゲートライン、放電制御ＴＦＴに放電制御電圧を印加する放電制御ラインを含み、メイン表示部と補助表示部の間に配置された配線部を備え、上部共通ラインに共通電圧を印加する下部共通ラインはメイン表示と補助表示部の外郭部に形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元平面映像（以下、２次元平面映像を２Ｄ映像と称す）と３次元立体映像（以下、３次元立体映像を３Ｄ映像と称す）を選択的に実現することができる立体映像表示装置に関する。
【背景技術】
【０００２】
多様なコンテンツ開発及び回路技術発展により２Ｄ映像と３Ｄ映像を選択的に実現することができる立体映像表示装置が開発及び市販されている。立体映像表示装置の３Ｄ映像の実現方法は両眼視差方式（ｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）と複合視差知覚方式（ａｕｔｏｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）とに大きく分けられる。
【０００３】
両眼視差方式は、立体効果が大きい左右目の視差映像を利用し、眼鏡方式と無眼鏡方式があり、二つの方式とも皆実用化されている。無眼鏡方式は、一般的に、左右視差映像の光軸を分離するためのパララックスバリヤなどの光学板を表示画面の前または後に設置する方式である。眼鏡方式は、表示パネルに偏光方向が互いに異なる左右視差映像を表示し、偏光メガネまたは液晶シャッタメガネを用いて立体映像を実現する。
【０００４】
液晶シャッタメガネ方式は、表示素子に左目イメージと右目イメージをフレーム単位で交互に表示し、この表示タイミングに同期して液晶シャッタメガネの左右の目シャッタを開閉することで３Ｄ映像を実現する。このような液晶シャッタメガネ方式は液晶シャッタメガネのデータオンタイムが短くて３Ｄ映像の輝度が低く、 表示素子と液晶シャッタメガネの同期、及びオン/オフ切換応答特性によって３Ｄクロストークの発生がひどい。
【０００５】
偏光メガネ方式では表示パネルにパターンドリターダ（Ｐａｔｔｅｒｎｅｄ Ｒｅｔａｒｄｅｒ）のような偏光分離素子を合着される。パターンドリターダは表示パネルに表示される左目イメージと右目イメージの偏光を分離する。視聴者は偏光メガネ方式の立体映像表示装置で立体映像を鑑賞する時偏光めがねを着用して偏光めがねの左目フィルタを通じて左目映像の偏光を見るようになり、偏光めがねの右目フィルターを通じて右目映像の偏光を見るようになるため立体感を感じることができる。
【０００６】
既存の偏光メガネ方式の立体映像表示装置で表示パネルは液晶表示パネルで適用されることができる。液晶表示パネルの上部ガラス基板厚さと上部偏光板の厚さによって液晶表示パネルのピクセル（ｐｉｘｅｌ、画素）アレイとパターンドリターダの間の時差（ｐａｒａｌｌａｘ）によって上下視野角が悪い。視聴者が液晶表示パネルの正面より高いか低い上下視野角で偏光メガネ方式の立体映像表示装置に表示された立体映像を鑑賞すれば単目（左目または右目）で見る時、左目及び左目映像が重なったように見える３Ｄクロストークを感じることができる。
【０００７】
偏光メガネ方式の立体映像表示装置において上下視野角の３Ｄクロストーク問題を解決するために、特許文献１などでは立体映像表示装置のパターンドリターダ（または３Ｄフィルム）にブラックストライプを形成する方法を提案したことがある。これと異なる方法で、液晶表示パネルに形成されたブラックマトリックスの幅を増加させることができる。ところが、パターンドリターダにブラックストライプを形成すれば２Ｄ／３Ｄ映像で輝度が低下されるだけでなくブラックマトリックスとブラックストライプの相互作用によってモアレ（Ｍｏｉｒｅ）を誘発することがある。ブラックマトリックスの幅を増加させる方法は開口率を低下させて低下させて２Ｄ/３Ｄ映像で輝度を低下させる。
【０００８】
本出願人は、特許文献１に開示された立体映像表示装置の問題点を解決するために、表示パネルのピクセルそれぞれを２個に分割し、その中何れか一つをアクティブブラックストライプ（Ａｃｔｉｖｅ Ｂｌａｃｋ Ｓｔｒｉｐｅ）に制御する技術（特許文献２、特許文献３）を提案した事がある。本出願人によって提案された立体映像表示装置は、ピクセルのそれぞれを２分割し、２Ｄモードで分割されたピクセルのそれぞれに２Ｄ映像を記入し、２Ｄ映像の輝度低下を防止することができ、３Ｄモードで分割されたピクセルの内何れか一つに３Ｄ映像を、残り一つにブブラック映像を記入し３Ｄ映像で上下視野角を拡大することができる。ただ、このアクティブブラックストライプ技術では、ピクセルのそれぞれが２分割されることに対応してゲートラインの個数が２倍に増えるから、ゲートドライバーの構成が複雑になるなどの問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−１８５９８３号公報
【特許文献２】韓国公開特許第２０１０−０１１５０３６号公報
【特許文献３】米国特許出願公開第２０１０／０２６５２３０号明細書
【特許文献４】韓国公開特許第２０１１−０１０４８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
したがって、本発明の目的は、ゲートラインの個数を増加させないで２Ｄ映像の輝度と３Ｄ映像の上下視野角を向上するようにした立体映像表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を果たすために、本発明の立体映像表示装置は、複数のピクセル（ｐｉｘｅｌ、画素）を含み、２Ｄ映像と３Ｄ映像を選択的に表示する表示パネルと、前記表示パネルからの光を第１偏光と第２偏光の光に分割するパターンドリターダを備え、前記ピクセルそれぞれは、第１ＴＦＴを通じてデータラインに接続された第１画素電極と、上部共通ラインに接続されて、前記第１画素電極に対向される第１共通電極を含むメイン表示部と、第２ＴＦＴを通じて前記データラインに接続され、放電制御ＴＦＴを通じて前記上部共通ラインに接続される第２画素電極と、前記上部共通ラインに接続され、前記第２画素電極に対向する第２共通電極を含む補助表示部と、前記第１ＴＦＴと第２ＴＦＴに共通でスキャンパルスを印加するゲートライン、前記放電制御ＴＦＴに放電制御電圧を印加する放電制御ラインを含み、前記メイン表示部と前記補助表示部の間に配置された配線部を備え、前記上部共通ラインに共通電圧を印加する下部共通ラインは、前記メイン表示と補助表示部の外郭部に形成される。
【００１２】
前記下部共通ラインは、前記メイン表示部の外郭を取り囲みながら前記配線部に向けて開口される第１下部共通ラインと、前記補助表示部の外郭を取り囲みながら前記配線部に向けて開口される第２下部共通ラインを含む。
【００１３】
前記第１ＴＦＴ及び第２ＴＦＴは、前記ゲートライン上に形成され、前記メイン表示部の第１ストレージキャパシタ、前記補助表示部の第２ストレージキャパシタ及び前記放電制御ＴＦＴは、前記放電制御ライン上に形成される。
【００１４】
前記第１ストレージキャパシタは、ゲート絶縁膜を間に置いて互いに重畳する前記第１ＴＦＴのドレーン電極と前記放電制御ラインによって形成され、前記第２ストレージキャパシタは、前記ゲート絶縁膜を間に置いて互いに重畳する前記第２ＴＦＴのドレーン電極と前記放電制御ラインによって形成される。
【００１５】
前記放電制御電圧は、前記２Ｄ映像実現時、前記スキャンパルスのゲートロー電圧で前記ピクセルの放電制御ＴＦＴに共通に印加され、前記３Ｄ映像実現時、前記ゲートロー電圧より高く前記スキャンパルスのゲートハイ電圧より低いスライトーオンレベルで前記ピクセルの放電制御ＴＦＴに共通に印加される。
【００１６】
前記ゲートライン及び前記放電制御ラインは、前記下部共通ラインと同一層上に形成され前記メイン表示部と前記補助表示部の間を並んで横切る。
【発明の効果】
【００１７】
前述したように、本発明に係る立体映像表示装置は、ピクセルそれぞれをメイン表示部と補助表示部に２分割し、ピクセルごとに一つのゲートラインを割り当てさせ、補助表示部の放電制御ＴＦＴを放電制御電圧で同時に制御する。本発明は、２Ｄモードで放電制御ＴＦＴをオフさせ補助表示部にメイン表示部と同一である２Ｄ映像を表示し、３Ｄモードで放電制御ＴＦＴをスライドーオンさせ補助表示部をブラックストライプで機能させる。これによって、本発明は、ゲートラインの個数を増加させないで２Ｄ映像の輝度と３Ｄ映像の上下視野角を向上することができる。
【００１８】
さらに、本発明は、メイン表示部と補助表示部の間に配置された配線部にゲートラインと放電制御ラインのみを形成し、下部共通ラインをピクセルの外郭部に形成して配線部の面積を低減する。そして、面積が縮まった配線部で、第１及び第２ＴＦＴをゲートライン上に形成し、第１及び第２ストレージキャパシタと放電制御ＴＦＴを放電制御ライン上に形成する。これによって、本発明はメイン表示部に居残る寄生容量と補助表示部に居残る寄生容量を同等水準で合わせることができるからメイン表示部と補助表示部の間の充電特性を同一に確保することができ、またピクセルの開口率を増加させることができるから第２ストレージキャパシタの大きさを縮めることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態に係る偏光メガネ方式の立体映像表示装置を示す図である。
【図２】本発明の実施の形態に係る偏光メガネ方式の立体映像表示装置を示す図である。
【図３】図２に示されたピクセルを示す図である。
【図４】図４は駆動モードによる放電制御電圧の発生レベルを示す図である。
【図５】本発明の一実施の形態に係るピクセルの等価回路を示す図である。
【図６】配線部に形成されるゲートライン及び放電制御ラインと、ピクセルの外郭部に形成される下部共通ラインを示す図である。
【図７】図５のようなピクセルの配線部を詳しく示す図である。
【図８Ａ】図７の１−１’にしたがって切り取った断面を示す図である。
【図８Ｂ】図７の２−２’にしたがって切り取った断面を示す図である。
【図９】各駆動モードにおけるピクセルの充電及び放電波形を示す図である。
【図１０】２Ｄモード及び３Ｄモードにおけるピクセルの表示映像を示す図である。
【発明を実施するための形態】
【００２０】
以下、図１乃至図１０を参照して本発明の望ましい実施の形態に対して詳しく説明する。
【００２１】
図１及び図２は本発明の実施の形態に係る偏光メガネ方式の立体映像表示装置を示す。
【００２２】
図３は図２に示されたピクセルＰＩＸを概略的に示す。図４は駆動モードによる放電制御電圧Ｖ３Ｄの発生レベルを示す。
【００２３】
図１乃至図４を参照すれば、この立体映像表示装置は、表示素子１０、パターンドリターダ２０、コントローラ３０、パネル駆動回路４０及び偏光メガネ５０を備える。
【００２４】
表示素子１０は、液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ＬＣＤ）、電界放出表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ、ＦＥＤ）、プラズマディスプレパネル（Ｐａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ、ＰＤＰ）、及び無機電界発光素子と有機発光ダイオード素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）を含む電界発光素子（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｅｖｉｃｅ、ＥＬ）、電気泳動表示素子（Ｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ、ＥＰＤ）などの平板表示素子で実現することができる。以下、表示素子１０を液晶表示素子を中心にして説明する。
【００２５】
表示素子１０は、表示パネル１１と、上部偏光フィルム（Ｐｏｌａｒｉｚｅｒ）１１ａと、下部偏光フィルム１１ｂを含む。
【００２６】
表示パネル１１は、２Ｄモードで２Ｄ映像を表示し、３Ｄモードで３Ｄ映像を表示する。表示パネル１１は、二枚のガラス基板とこれらの間に形成された液晶層を含む。表示パネル１１の下部ガラス基板には、複数のデータラインＤＬ、このデータラインＤＬとそれぞれ交差する複数のゲートラインＧＬ、電気的に互いに接続され共通電圧Ｖｃｏｍが供給される下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂと上部共通ラインＶＣＬ２、放電制御電圧Ｖ３Ｄが供給される放電制御ラインＶ３ＤＬなどが形成される。
【００２７】
表示パネル１１の上部ガラス基板上には、ブラックマットリックス、カラーフィルタが形成される。表示パネル１１の上部ガラス基板と下部ガラス基板それぞれには、上部及び下部偏光フィルム１１ａ、１１ｂが附着し、液晶のプレチルト角（ｐｒｅ−ｔｉｌｔ ａｎｇｌｅ）を設定するための配向膜が形成される。共通電圧Ｖｃｏｍが供給される共通電極は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードとＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成されることができ、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードとＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で画素電極とともに下部ガラス基板上に形成されることができる。ガラス基板の間には、液晶セルのセルギャップ（Ｃｅｌｌ ｇａｐ）を維持するためのカラムスペーサが形成されることができる。
【００２８】
このような本発明の表示素子１０は、透過型表示素子、半透過型表示素子、反射型表示素子などどんな形態でも実現されることができる。透過型表示素子と半透過型表示素子ではバックライトユニット１２が必要である。バックライトユニット１２は、直下型（ｄｉｒｅｃｔ ｔｙｐｅ）バックライトユニットまたはエッジ型（ｅｄｇｅ ｔｙｐｅ）バックライトユニットで実現できる。
【００２９】
信号ラインＤＬ、ＧＬの交差構造によって表示パネル１１には複数の単位ピクセル（ＵＮＩＴ ＰＩＸ）を含むピクセルアレイが形成される。単位ピクセルはそれぞれ赤色Ｒ、緑色Ｇ及び青色Ｂ実現のための３個のピクセルＰＩＸを備える。ピクセルＰＩＸそれぞれは図３のように配線部を間に置いて両側に配置されるメイン表示部ＭＰとアクティブブラックストライプで機能する補助表示部ＳＰを含む。配線部に形成されるゲートラインＧＬ及び放電制御ラインＶ３ＤＬはメイン表示部ＭＰと補助表示部ＳＰの間を横切る。第１下部共通ラインＶＣＬ１ａはメイン表示部ＭＰの外郭を取り囲みながら配線部に向けて開口される。第２下部共通ラインＶＣＬ１ｂは補助表示部ＳＰの外郭を取り囲みながら配線部に向けて開口される。
【００３０】
メイン表示部ＭＰは、第１ＴＦＴ（Thin Film Transistor、ＳＴ１）を通じてデータラインＤＬに接続される。補助表示部ＳＰは第２ＴＦＴＳＴ２を通じてデータラインＤＬに接続されると共に放電制御ＴＦＴＤＳＴを通じて上部共通ラインＶＣＬ２に接続される。第１ＴＦＴＳＴ１と第２ＴＦＴＳＴ２はゲートラインＧＬからのスキャンパルス（図４のＳＣＡＮ）によって同時にスイッチングされる。スキャンパルスＳＣＡＮはゲートロー電圧ＶＧＬとゲートハイ電圧ＶＧＨの間でスイングされる。放電制御ＴＦＴＤＳＴは放電制御ラインＶ３ＤＬから供給される放電制御電圧Ｖ３Ｄによってスイッチングされる。
【００３１】
放電制御電圧Ｖ３Ｄは、図４のようにモード選択信号ＳＥＬによって互いに異なるレベルで発生される。２Ｄモードにおいて、放電制御電圧Ｖ３Ｄは、放電制御ＴＦＴＤＳＴをターンオフさせるようにゲートロー電圧ＶＧＬと同一であるレベルで発生される。３Ｄモードにおいて、放電制御電圧Ｖ３Ｄは、放電制御ＴＦＴＤＳＴをスライドーオン（ｓｌｉｇｈｔ ｏｎ）させるようにゲートロー電圧ＶＧＬより高くゲートハイ電圧ＶＧＨより低いスライトーオンレベル（ｓｌｉｇｈｔ ｏｎ ｌｅｖｅｌ、ＳＯＬ）で発生される。‘スライドーオン’状態は‘フルーオン（ｆｕｌｌ ｏｎ）’状態に比べＴＦＴのチャンネル抵抗が大きい状態（すなわち、ＴＦＴのソース-ドレーンの間に流れる電流量が小さな状態）を意味する。３Ｄモードにおいて、放電制御電圧Ｖ３Ｄは、放電制御ＴＦＴＤＳＴの劣化軽減のために周期的にゲートロー電圧ＶＧＬに低くなる。これに対しては、本出願人によって既に出願された大韓民国特許出願第１０−２０１１−００７０３２７号（２０１１．０７．１５）、大韓民国特許出願第１０−２０１１−００９０８７４号（２０１１．０９．０７）などに詳らかに開示されている。ゲートロー電圧ＶＧＬが−５Ｖ〜０Ｖに選択されゲートハイ電圧ＶＧＨが２５Ｖ〜 ３０Ｖで選択される場合、スライトーオンレベルは８Ｖ〜１２Ｖに選択される。
【００３２】
メイン表示部ＭＰは、２Ｄモードにおいて、２Ｄ映像のビデオデータを表示し、３Ｄモードにおいて、３Ｄ映像のビデオデータを表示する。これに比べて、補助表示部ＳＰは、２Ｄモードにおいて、２Ｄ映像のビデオデータを表示する一方、３Ｄモードにおいて、ブラック階調を表示してブラックストライプで機能する。補助表示部ＳＰは、２Ｄモードにおいて２Ｄ映像の開口率と輝度を高め、３Ｄモードにおいて３Ｄ映像の上下視野角を拡大する。１ピクセルＰＩＸ内でメイン表示部ＭＰとサブ表示部ＳＰの大きさと形態はパネル駆動特性、表示映像の輝度、３Ｄ映像の視野角、応用製品の特性などを考慮し、適切に設計される。
【００３３】
パターンドリターダ２０は、表示パネル１１の上部偏光フィルム１１ａに附着される。パターンドリターダ２０の奇数ラインには第１パターン２２が形成され、パターンドリターダ２０の偶数には第２パターン２４が形成される。第１パターン２２の光吸収軸と第２パターン２４の光吸収軸は互いに異なる。第１パターン２２はピクセルアレイの奇数番目水平ピクセルラインと対向し、第２パターン２４はピクセルアレイの水平ピクセルラインと対向する。第１パターン２２は、上部偏光フィルム１１ａを通じて入射される線便光の位相を１／４波長だけ遅延させ、第１偏光（例えば、左円偏光）で通過させる。第２パターン２４は、上部偏光フィルム１１ａを通じて入射される線便光の位相を３／４波長だけ遅延させ、第２偏光（例えば、右円偏光）で通過させる。
【００３４】
コントローラ３０は、モード選択信号ＳＥＬによって２Ｄモードまたは３Ｄモードでパネル駆動部４０の動作を制御する。コントローラ３０は、タッチスクリ−ン、オンスクリーンディスプレイ（Ｏｎ ｓｃｒｅｅｎ ｄｉｓｐｌａｙ、ＯＳＤ）、キーボード、マウス、リモートコントローラ（Ｒｅｍｏｔｅ ｃｏｎｔｒｏｌｌｅｒ）のようなユーザーインターフェイスを通じてモード選択信号ＳＥＬの入力を受け、それによって、２Ｄモード動作と３Ｄモード動作を切り換えることができる。一方、コントローラ３０は、入力映像のデータにエンコードされた２Ｄ／３Ｄ識別コード例えば、デジタル放送規格のＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）またはＥＳＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｓｅｒｖｉｃｅ Ｇｕｉｄｅ）にコーディングされることができる２Ｄ／３Ｄ識別コードを検出し、２Ｄモードと３Ｄモードを区分することもできる。
【００３５】
コントローラ３０は、３Ｄモード下で、ビデオソースから入力される３Ｄ映像データを左目映像のＲＧＢデータと右目映像のＲＧＢデータに分離した後、左目映像のＲＧＢデータと右目映像のＲＧＢデータをデータドライバー４１に供給する。このために、コントローラ３０は、３Ｄフォーマッタ（３Ｄ ｆｏｒｍａｔｅｒ）を含むことができる。コントローラ３０は、２Ｄモード下で、ビデオソースから入力される２Ｄ映像のＲＧＢデータをデータドライバー４１に供給する。一方、コントローラ３０は、放電制御電圧Ｖ３Ｄを発生するための３Ｄボード（図示せず）を含むことができる。
【００３６】
コントローラ３０は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号（Ｄａｔａ Ｅｎａｂｌｅ、ＤＥ）、ドットクロックＤＣＬＫなどのタイミング信号を利用し、パネル駆動部４０の動作タイミングを制御するための制御信号を発生する。
【００３７】
データドライバー４１の動作タイミングを制御するためのデータ制御信号は、１水平ライン分のデータが表示される１水平期間の中でデータの開示点を指示するソーススタートパルス（Ｓｏｕｒｃｅ ｓｔａｒｔ Ｐｕｌｓｅ ：ＳＳＰ）、ライジング（Ｒｉｓｉｎｇ）またはフォーリング（Ｆａｌｌｉｎｇ）エッジに基づいてデータのラッチ動作を制御するソースサンプリングクロック（Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ ：ＳＳＣ）、データドライバー４１の出力を制御するソース出力イネーブル信号ＳＯＥ及び表示パネル１１の液晶セルに供給されるデータ電圧の極性を制御する極性制御信号ＰＯＬなどを含む。
【００３８】
ゲートドライバ４２の動作タイミングを制御するためのゲート制御信号は、一画面が表示される１垂直期間の中でスキャンが始まる開始水平ラインを指示するゲートスタートパルス（ｇａｔｅ ｓｔａｒｔ Ｐｕｌｓｅ ：ＧＳＰ）、ゲートドライバ４２内のシフトレジスタに入力されゲートスタートパルスＧＳＰを順次シフトさせるためのゲートシフトクロック信号（ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ ：ＧＳＣ）及びゲートドライバ４２の出力を制御するゲート出力イネーブル信号（ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ ：ＧＯＥ）などを含む。
【００３９】
コントローラ３０は、入力フレーム周波数に同期するタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＤＣＬＫ）を遞倍してＮ×ｆ（Ｎは２以上の正の整数、ｆは入力フレーム周波数）Ｈｚのフレーム周波数でパネル駆動部４０の動作を制御することができる。入力フレーム周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式で６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ−Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式で５０Ｈｚである。
【００４０】
パネル駆動部４０は、表示パネル１１のデータラインＤＬを駆動させるためのデータドライバー４１と、表示パネル１１のゲートラインＧＬを駆動させるためのゲートドライバ４２を含む。
【００４１】
データドライバー４１の駆動ＩＣそれぞれは、シフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）、ラッチ（Ｌａｔｃｈ）、デジタル−アナログ変換器（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ ｃｏｎｖｅｒｔｏｒ、ＤＡＣ）、出力バッファ（Ｏｕｔｐｕｔ ｂｕｆｆｅｒ）などを含む。データドライバー４１は、データ制御信号ＳＳＰ、ＳＳＣ、ＳＯＥによって２Ｄまたは３Ｄ映像のＲＧＢデータをラッチする。データドライバー４１は、極性制御信号ＰＯＬに応答し、２Ｄまたは３Ｄ映像のＲＧＢデータをアナログ正極性ガンマ補償電圧と負極性ガンマ補償電圧に変換し、データ電圧の極性を反転させる。データドライバー４１は、ゲートドライバ４２から出力されるスキャンパルス（または、ゲートパルス）に同期しデータ電圧をデータラインＤＬに出力する。データドライバー４１の駆動ＩＣは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工程によって表示パネル１１の下部ガラス基板に接合されることができる。
【００４２】
ゲートドライバ４２は、ゲート制御信号ＧＳＰ、ＧＳＣ、ＧＯＥによってゲートハイ電圧とゲートロー電圧の間でスイングされるスキャンパルスを発生する。そして、ゲート制御信号ＧＳＰ、ＧＳＣ、ＧＯＥによってスキャンパルスをゲートラインＧＬにライン順次方式で供給する。ゲートドライバ４２は、ゲートシフトレジスタアレイ（ｇａｔｅ ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ ａｒｒａｙ）などを含む。ゲートドライバ４２のゲートシフトレジスタアレイは、表示パネル１１でピクセルアレイが形成された表示領域外の非表示領域にＧＩＰ（ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で形成されることができる。ＧＩＰ方式によって、ゲートシフトレジスタは、ピクセルアレイのＴＦＴ工程でピクセルアレイとともに形成されることができる。ゲートドライバー４２のゲートシフトレジスターアレイは、ＴＡＢ工程によって表示パネル１１の下部ガラス基板に接合される駆動ＩＣに実現されることもできる。
【００４３】
偏光メガネ５０は、左目偏光フィルタを有する左目５０Ｌと右目偏光フィルタを有する右目５０Ｒを備える。左目偏光フィルタは、パターンドリターダ２０の第１パターン２２と同一である光吸収軸を持ち、右目偏光フィルタは、パターンドリターダ２０の第２パターン２４と同一である光吸収軸を有する。たとえば、偏光メガネ５０の左目偏光フィルタは左円編光フィルタとして選択されることができ、偏光メガネ５０の右目偏光フィルタは右円編光フィルタとして選択されることができる。視聴者が偏光メガネ５０を着用すれば、視聴者の左目には左目映像だけ見え、視聴者の右目には右目映像だけ見えるようになる。その結果、視聴者は両眼視差を通じて立体感を感じることができるようになる。
【００４４】
図５は、本発明の実施の形態に係るピクセルの等価回路を示す。図６は、配線部に形成されるゲートラインＧＬ及び放電制御ラインＶ３ＤＬと、表示部の外郭部に形成される下部共通ラインＶＣＬ１ａ、ＶＣＬｂを示す。図７は、図５のように接続されたピクセルの配線部を詳しく示す平面図である。図８Ａは、図７の１−１’にしたがって切り取った断面を示し、図８Ｂは、図７の２−２’にしたがって切り取った断面を示す。図８Ａ及び図８Ｂにおいて、‘ＡＣＴ’はＴＦＴのソース電極とドレーン電極の間にチャンネルを形成するための活性層を、‘Ｎ＋’はＴＦＴのソース電極及びドレーン電極とのオミック接触のためのオミック接触層を‘ＳＵＢ’は下部ガラス基板をそれぞれ示す。
【００４５】
図６乃至図８Ｂを参照すれば、ピクセルは配線部を間に置いて両側に配置されたメイン表示部ＭＰと補助表示部ＳＰを含む。
【００４６】
メイン表示部ＭＰは互いに対向し第１液晶キャパシタＣｌｃ１を成す第１画素電極Ｅｐ１と第１共通電極Ｅｃ１を含む。第１画素電極Ｅｐ１は第１ＴＦＴＳＴ１を通じてデータラインＤＬに接続される。第１ＴＦＴＳＴ１はゲートラインＧＬからのスキャンパルスＳＣＡＮに応答してターンオンされることでデータラインＤＬ上のデータ電圧Ｖｄａｔａを第１画素電極Ｅｐ１に印加する。第１ＴＦＴＳＴ１のゲート電極はゲートラインＧＬに接続され、ソース電極Ｓ１はデータラインＤＬに接続され、ドレーン電極Ｄ１は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳを貫通する第１コンタクトホールＣＨ１を通じて第１画素電極Ｅｐ１に接続される。第１ＴＦＴＳＴ１のドレーン電極Ｄ１はゲート絶縁膜ＧＩを間に置いて放電制御ラインＶ３ＤＬと重畳されて第１ストレージキャパシタＣｓｔ１を形成する。第１ストレージキャパシタＣｓｔ１は所定期間の間第１液晶キャパシタＣｌｃ１の充電電圧を一定するように維持させる。第１共通電極Ｅｃ１は共通電圧Ｖｃｏｍに充電された上部共通ラインＶＣＬ２に接続される。上部共通ラインＶＣＬ２は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳ及びゲート絶縁膜ＧＩを貫通する図示せずコンタクトホールを通じて第１及び第２下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂに接続され、第１及び第２下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂから共通電圧Ｖｃｏｍの供給を受ける。
【００４７】
補助表示部ＳＰは互いに対向して第２液晶キャパシタＣｌｃ２を成す第２画素電極Ｅｐ２と第２共通電極Ｅｃ２を含む。第２画素電極Ｅｐ２は第２ＴＦＴＳＴ２を通じてデータラインＤＬに接続される。第２ＴＦＴＳＴ２はスキャンパルスＳＣＡＮに応答してターンオンされることでデータラインＤＬ上のデータ電圧Ｖｄａｔａを第２画素電極Ｅｐ２に印加する。第２ＴＦＴＳＴ２のゲート電極はゲートラインＧＬに接続され、ソース電極Ｓ２はデータラインＤＬに接続され、ドレーン電極Ｄ２は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳを貫通する第２コンタクトホールＣＨ２を通じて第２画素電極Ｅｐ２に接続される。第２ＴＦＴＳＴ２のソース電極Ｓ２は第１ＴＦＴＳＴ１のソース電極Ｓ１と接続される。第２ＴＦＴＳＴ２のドレーン電極Ｄ２はゲート絶縁膜ＧＩを間に置いて放電制御ラインＶ３ＤＬと重畳されて第２ストレージキャパシタＣｓｔ２を形成する。第２ストレージキャパシタＣｓｔ２は所定期間の間第２液晶キャパシタＣｌｃ２の充電電圧を一定するように維持させる。第２共通電極Ｅｃ２は共通電圧Ｖｃｏｍに充電された上部共通ラインＶＣＬ２に接続される
【００４８】
第２画素電極Ｅｐ２は、放電制御ＴＦＴＤＳＴを通じて上部共通ラインＶＣＬ２に接続される。放電制御ＴＦＴＤＳＴは、放電制御電圧Ｖ３Ｄに応答して第２画素電極Ｅｐ２と上部共通ラインＶＣＬ２の間の電流パスをスイッチングする。放電制御ＴＦＴＤＳＴのゲート電極は放電制御ラインＶ３ＤＬに接続され、ソース電極Ｓ３は第２画素電極Ｅｐ２に接続され、ドレーン電極Ｄ３は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳを貫通する第３コンタクトホールＣＨ３を通じて上部共通ラインＶＣＬ２に接続される。放電制御ＴＦＴＤＳＴのソース電極Ｓ３は第２ＴＦＴＳＴ２のドレーン電極Ｄ２と接続される。
【００４９】
２Ｄモードにおいて、放電制御電圧Ｖ３Ｄがゲートロー電圧ＶＧＬで印加される時、放電制御ＴＦＴＤＳＴは、自分のソース-ドレーンの間チャンネルを完全に閉鎖し第２画素電極Ｅｐ２と上部共通ラインＶＣＬ２の間の電流パスを遮断する。３Ｄモードにおいて、スライトーオンレベルＳＯＬの放電制御電圧Ｖ３Ｄが印加される時、放電制御ＴＦＴＤＳＴは自分のソース-ドレーンの間チャンネルを部分開放して第２画素電極Ｅｐ２と上部共通ラインＶＣＬ２の間の電流パスを部分的に許与する。
【００５０】
放電制御ＴＦＴＤＳＴは、第１及び第２ＴＦＴＳＴ１、ＳＴ２と同一であるチャンネル容量を有するように設計できる。放電制御ＴＦＴＤＳＴは、ゲートハイ電圧ＶＧＨに比べて低いスライトーオンレベルＳＯＬの放電制御電圧Ｖ３Ｄが印加されることによって、フルオンレベル（full on level）より低いスライトーオンレベル（slight on level）に導通される。第２ＴＦＴＳＴ２と放電制御ＴＦＴＤＳＴが同時にオンされても、放電制御ＴＦＴＤＳＴを通じて流れる電流量は第２ＴＦＴＳＴ２を通じて流れる電流量に比べて少ない。チャンネル抵抗はゲート電極に印加される電圧に反比例するから、第２ＴＦＴＳＴ２と放電制御ＴＦＴＤＳＴが同時にオンされても、放電制御ＴＦＴＤＳＴのチャンネル抵抗は第２ＴＦＴＳＴ２のチャンネル抵抗に比べて大きい。
【００５１】
ゲートラインＧＬ、放電制御ラインＶ３ＤＬ、下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂは互いに同一層上に形成されることができる。また、第１及び第２画素電極Ｅｐ１、Ｅｐ２、第１及び第２共通電極Ｅｃ１、Ｅｃ２、上部共通ラインＶＣＬ２は互いに同一層上に形成されることができる。
【００５２】
ピクセルの開口率増加のためには、メイン表示部ＭＰと補助表示部ＳＰの間に配置された配線部の面積を減らさなければならない。本発明は、配線部にゲートラインＧＬと放電制御ラインＶ３ＤＬのみを形成し、下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂをピクセルの外郭部に形成することで、配線部の面積を低減する。面積が縮小された配線部で、第１及び第２ＴＦＴＳＴ１、ＳＴ２はゲートラインＧＬ上に形成され、第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２と放電制御ＴＦＴＤＳＴは放電制御ラインＶ３ＤＬ上に形成される。
【００５３】
このような構成によって、補助表示部ＳＰに残留する第２寄生容量Ｃｇｓ２はメイン表示部ＭＰに残留する第１寄生容量Ｃｇｓ１とほとんど同一になる。第１寄生容量Ｃｇｓ１は第１ＴＦＴＳＴのドレーン電極Ｄ１とゲートラインＧＬの間にかかる静電容量である。第２寄生容量Ｃｇｓ２は第２ＴＦＴＳＴ２のドレーン電極Ｄ２とゲートラインＧＬの間にかかる静電容量である。勿論、第２寄生容量Ｃｇｓ２には図７に示されたように第２画素電極Ｅｐ２とゲートラインＧＬの間にかかる静電容量がさらに含まれるが、この値は非常に小さくて無視することができる。第２画素電極Ｅｐ２とゲートラインＧＬの間の間隔はＴＦＴのドレーン電極とゲートラインの間の間隔に比べて非常に大きいため、第２画素電極Ｅｐ２とゲートラインＧＬの間にかかる静電容量は非常に小さい。このように、第１寄生容量Ｃｇｓ１と第２寄生容量Ｃｇｓ２がほとんど同一になれば、メイン表示部ＭＰと補助表示部ＳＰの間の同一である充電特性確保が可能になる。
【００５４】
配線部の面積縮小によって開口率が増加されれば、補助表示部ＳＰの液晶キャパシタ容量も大きくなる。補助表示部ＳＰの液晶キャパシタ容量が大きくなれば、第２ストレージキャパシタＣｓｔ２の縮小設計が可能になる利点がある。
【００５５】
図９は各駆動モードにおける図６乃至図８Ｃのように構成されたピクセルの充電及び放電波形を示す。
【００５６】
図６乃至図９を参照して各駆動モードでピクセルＰＩＸの動作とともにその作用効果を説明すれば次の通りである。
【００５７】
先ず、２Ｄモードでの動作を説明する。
【００５８】
２Ｄモードにおいて、放電制御電圧Ｖ３ＤはスキャンパルスＳＣＡＮのゲートロー電圧ＶＧＬと同一レベルで発生されることができる。２Ｄモードにおいて、放電制御ＴＦＴＤＳＴはゲートロー電圧ＶＧＬの放電制御電圧Ｖ３Ｄに応答して続いてターンオフ状態を維持する。
【００５９】
スキャンパルスＳＣＡＮがゲートハイ電圧ＶＧＨに入力される期間（以下、‘Ｔ１期間'と称す）うちに、第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にフルオンレベルでターンオンされる。第１ＴＦＴＳＴ１のターンオンによってメイン表示部ＭＰの第１画素電極Ｅｐ１には２Ｄ映像実現のためのデータ電圧Ｖｄａｔａが第１画素電圧ＶＥｐ１に充電され、第２ＴＦＴＳＴ２のターンオンによって補助表示部ＳＰの第２画素電極Ｅｐ２にも同様に２Ｄ映像実現のための同一のデータ電圧Ｖｄａｔａが第２画素電圧ＶＥｐ２に充電される。
【００６０】
スキャンパルスＳＣＡＮがゲートロー電圧ＶＧＬで入力される期間（以下、‘Ｔ２期間'と称す）うちに、第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にターンオフされる。第１ＴＦＴＳＴ１のターンオフによって、メイン表示部ＭＰの第１画素電極Ｅｐ１で充電されていた第１画素電圧ＶＥｐ１はキックバック電圧（kick back voltage、ΔＶｐ）の影響で所定値だけシフトされ、第１ストレージキャパシタＣｓｔ１によってこのシフトされた値で維持される。第２ＴＦＴＳＴ２のターンオフによって、補助表示部ＳＰの第２画素電極Ｅｐ２に充電されていた第２画素電圧ＶＥｐ２はキックバック電圧ΔＶｐの影響で所定値だけシフトされ、第２ストレージキャパシタＣｓｔ２によってこのシフトされた値で維持される。
【００６１】
Ｔ１及びＴ２期間でメイン表示部ＭＰの第１共通電極Ｅｃ１と補助表示部ＳＰの第２共通電極Ｅｃ２には上部共通ラインＶＣＬ２を通じて共通電圧Ｖｃｏｍが印加されている。第１画素電圧ＶＥｐ１と共通電圧Ｖｃｏｍ の間電圧の差は第２画素電圧ＶＥｐ２と共通電圧Ｖｃｏｍの間電圧の差と同一に維持されることができる。ノーマリーブラック（normaly black）の液晶モードで液晶セルの透過率は画素電極と共通電極の間電位差に比例する。その結果、メイン表示部ＭＰと補助表示部ＳＰは図１０の（Ａ）のように同一階調の２Ｄ映像を実現するようになる。補助表示部ＳＰに表示される２Ｄイメージは２Ｄ映像の輝度を高める役割をする。
【００６２】
次に、３Ｄモードでの動作を説明する。
【００６３】
３Ｄモードにおいて、放電制御電圧Ｖ３ＤはスライトーオンレベルＳＯＬで発生される。放電制御ＴＦＴＤＳＴはスライトーオンレベルＳＯＬの放電制御電圧Ｖ３Ｄに応答して続いてスライドーオン状態を維持する。
【００６４】
Ｔ１期間中、ゲートハイ電圧ＶＧＨのスキャンパルスＳＣＡＮに応答して第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にフルオンレベルでターンオンされる。第１ＴＦＴＳＴ１のターンオンによってメイン表示部ＭＰの第１画素電極Ｅｐ１には３Ｄ映像実現のためのデータ電圧Ｖｄａｔａが第１画素電圧ＶＥｐ１で充電され、第２ＴＦＴＳＴ２のターンオンによって補助表示部ＳＰの第２画素電極Ｅｐ２にも同様に３Ｄ映像実現のための同一なデータ電圧Ｖｄａｔａが第２画素電圧ＶＥｐ２に充電される。Ｔ１期間で、フルオンレベルのオン状態を有する第２ＴＦＴＳＴ２のチャンネル抵抗に比べて、スライトーオンレベルのオン状態を有する放電制御ＴＦＴＤＳＴのチャンネル抵抗は遥かに大きい。その結果、第２画素電極Ｅｐ２から流出される放電電流は第２画素電極Ｅｐ２に流入される充電電流に比べて遥かに少なくなる。したがって、Ｔ１期間の間スルライト-オン状態を有する放電制御ＴＦＴＤＳＴは第２画素電圧ＶＥｐ２の充電特性にほとんど影響を与えなくなる。
【００６５】
Ｔ２期間中、ゲートロー電圧ＶＧＬのスキャンパルスＳＣＡＮに応答して第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にターンオフになる。第１ＴＦＴＳＴ１のターンオフによって、メイン表示部ＭＰの第１画素電極Ｅｐ１に充電されていた第１画素電圧ＶＥｐ１はキックバック電圧ΔＶｐの影響で所定値位シフトされ、第１ストレージキャパシタＣｓｔ１によってこのシフトされた値で維持される。第２ＴＦＴＳＴ２がターンオフされば、補助表示部ＳＰの第２画素電極Ｅｐ２に充電されていた第２画素電圧ＶＥｐ２は放電制御ＴＦＴＤＳＴを経由して流出される放電電流によって所定期間内に共通電圧Ｖｃｏｍレベルで放電する。オフ状態を有する第２ＴＦＴＳＴ２のチャンネル抵抗に比べて、スライトーオンレベルのオン状態を有する放電制御ＴＦＴＤＳＴのチャンネル抵抗は遥かに小さい。その結果、放電制御ＴＦＴＤＳＴを通じて第２画素電極Ｅｐ２に充電されていた第２画素電圧ＶＥｐ２はキックバック電圧ΔＶｐの影響なしに共通電圧Ｖｃｏｍレベルで放電する。
【００６６】
第２画素電圧ＶＥｐ２の放電が完了した時点で、第１画素電圧ＶＥｐ１と共通電圧Ｖｃｏｍの間電圧の差と異なり、第２画素電圧ＶＥｐ２と共通電圧Ｖｃｏｍの間電圧の差は“０”になる。その結果、図１０の（Ｂ）のようにノーマリーブラックの電位差−透過率特性によって、メイン表示部ＭＰは特定階調の３Ｄ映像を表示するようになる一方、補助表示部ＳＰはブラック階調の映像を表示してブラックストライプに機能する。補助表示部ＳＰに表示されるブラックイメージは垂直で隣合う３Ｄイメージ（すなわち、左目イメージと右目イメージ）の間の表示間隔を広げる役割をする。これによって、別途のブラックストライプパターンなしにクロストーク（Crosstalk）が発生されない３Ｄ上下視野角が前記ブラックイメージを通じて広く確保されることができるようになる。
【００６７】
以上説明した内容を通じて、当業者ならば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
【技術分野】
【０００１】
本発明は、２次元平面映像（以下、２次元平面映像を２Ｄ映像と称す）と３次元立体映像（以下、３次元立体映像を３Ｄ映像と称す）を選択的に実現することができる立体映像表示装置に関する。
【背景技術】
【０００２】
多様なコンテンツ開発及び回路技術発展により２Ｄ映像と３Ｄ映像を選択的に実現することができる立体映像表示装置が開発及び市販されている。立体映像表示装置の３Ｄ映像の実現方法は両眼視差方式（ｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）と複合視差知覚方式（ａｕｔｏｓｔｅｒｅｏｓｃｏｐｉｃ ｔｅｃｈｎｉｑｕｅ）とに大きく分けられる。
【０００３】
両眼視差方式は、立体効果が大きい左右目の視差映像を利用し、眼鏡方式と無眼鏡方式があり、二つの方式とも皆実用化されている。無眼鏡方式は、一般的に、左右視差映像の光軸を分離するためのパララックスバリヤなどの光学板を表示画面の前または後に設置する方式である。眼鏡方式は、表示パネルに偏光方向が互いに異なる左右視差映像を表示し、偏光メガネまたは液晶シャッタメガネを用いて立体映像を実現する。
【０００４】
液晶シャッタメガネ方式は、表示素子に左目イメージと右目イメージをフレーム単位で交互に表示し、この表示タイミングに同期して液晶シャッタメガネの左右の目シャッタを開閉することで３Ｄ映像を実現する。このような液晶シャッタメガネ方式は液晶シャッタメガネのデータオンタイムが短くて３Ｄ映像の輝度が低く、 表示素子と液晶シャッタメガネの同期、及びオン/オフ切換応答特性によって３Ｄクロストークの発生がひどい。
【０００５】
偏光メガネ方式では表示パネルにパターンドリターダ（Ｐａｔｔｅｒｎｅｄ Ｒｅｔａｒｄｅｒ）のような偏光分離素子を合着される。パターンドリターダは表示パネルに表示される左目イメージと右目イメージの偏光を分離する。視聴者は偏光メガネ方式の立体映像表示装置で立体映像を鑑賞する時偏光めがねを着用して偏光めがねの左目フィルタを通じて左目映像の偏光を見るようになり、偏光めがねの右目フィルターを通じて右目映像の偏光を見るようになるため立体感を感じることができる。
【０００６】
既存の偏光メガネ方式の立体映像表示装置で表示パネルは液晶表示パネルで適用されることができる。液晶表示パネルの上部ガラス基板厚さと上部偏光板の厚さによって液晶表示パネルのピクセル（ｐｉｘｅｌ、画素）アレイとパターンドリターダの間の時差（ｐａｒａｌｌａｘ）によって上下視野角が悪い。視聴者が液晶表示パネルの正面より高いか低い上下視野角で偏光メガネ方式の立体映像表示装置に表示された立体映像を鑑賞すれば単目（左目または右目）で見る時、左目及び左目映像が重なったように見える３Ｄクロストークを感じることができる。
【０００７】
偏光メガネ方式の立体映像表示装置において上下視野角の３Ｄクロストーク問題を解決するために、特許文献１などでは立体映像表示装置のパターンドリターダ（または３Ｄフィルム）にブラックストライプを形成する方法を提案したことがある。これと異なる方法で、液晶表示パネルに形成されたブラックマトリックスの幅を増加させることができる。ところが、パターンドリターダにブラックストライプを形成すれば２Ｄ／３Ｄ映像で輝度が低下されるだけでなくブラックマトリックスとブラックストライプの相互作用によってモアレ（Ｍｏｉｒｅ）を誘発することがある。ブラックマトリックスの幅を増加させる方法は開口率を低下させて低下させて２Ｄ/３Ｄ映像で輝度を低下させる。
【０００８】
本出願人は、特許文献１に開示された立体映像表示装置の問題点を解決するために、表示パネルのピクセルそれぞれを２個に分割し、その中何れか一つをアクティブブラックストライプ（Ａｃｔｉｖｅ Ｂｌａｃｋ Ｓｔｒｉｐｅ）に制御する技術（特許文献２、特許文献３）を提案した事がある。本出願人によって提案された立体映像表示装置は、ピクセルのそれぞれを２分割し、２Ｄモードで分割されたピクセルのそれぞれに２Ｄ映像を記入し、２Ｄ映像の輝度低下を防止することができ、３Ｄモードで分割されたピクセルの内何れか一つに３Ｄ映像を、残り一つにブブラック映像を記入し３Ｄ映像で上下視野角を拡大することができる。ただ、このアクティブブラックストライプ技術では、ピクセルのそれぞれが２分割されることに対応してゲートラインの個数が２倍に増えるから、ゲートドライバーの構成が複雑になるなどの問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−１８５９８３号公報
【特許文献２】韓国公開特許第２０１０−０１１５０３６号公報
【特許文献３】米国特許出願公開第２０１０／０２６５２３０号明細書
【特許文献４】韓国公開特許第２０１１−０１０４８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
したがって、本発明の目的は、ゲートラインの個数を増加させないで２Ｄ映像の輝度と３Ｄ映像の上下視野角を向上するようにした立体映像表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を果たすために、本発明の立体映像表示装置は、複数のピクセル（ｐｉｘｅｌ、画素）を含み、２Ｄ映像と３Ｄ映像を選択的に表示する表示パネルと、前記表示パネルからの光を第１偏光と第２偏光の光に分割するパターンドリターダを備え、前記ピクセルそれぞれは、第１ＴＦＴを通じてデータラインに接続された第１画素電極と、上部共通ラインに接続されて、前記第１画素電極に対向される第１共通電極を含むメイン表示部と、第２ＴＦＴを通じて前記データラインに接続され、放電制御ＴＦＴを通じて前記上部共通ラインに接続される第２画素電極と、前記上部共通ラインに接続され、前記第２画素電極に対向する第２共通電極を含む補助表示部と、前記第１ＴＦＴと第２ＴＦＴに共通でスキャンパルスを印加するゲートライン、前記放電制御ＴＦＴに放電制御電圧を印加する放電制御ラインを含み、前記メイン表示部と前記補助表示部の間に配置された配線部を備え、前記上部共通ラインに共通電圧を印加する下部共通ラインは、前記メイン表示と補助表示部の外郭部に形成される。
【００１２】
前記下部共通ラインは、前記メイン表示部の外郭を取り囲みながら前記配線部に向けて開口される第１下部共通ラインと、前記補助表示部の外郭を取り囲みながら前記配線部に向けて開口される第２下部共通ラインを含む。
【００１３】
前記第１ＴＦＴ及び第２ＴＦＴは、前記ゲートライン上に形成され、前記メイン表示部の第１ストレージキャパシタ、前記補助表示部の第２ストレージキャパシタ及び前記放電制御ＴＦＴは、前記放電制御ライン上に形成される。
【００１４】
前記第１ストレージキャパシタは、ゲート絶縁膜を間に置いて互いに重畳する前記第１ＴＦＴのドレーン電極と前記放電制御ラインによって形成され、前記第２ストレージキャパシタは、前記ゲート絶縁膜を間に置いて互いに重畳する前記第２ＴＦＴのドレーン電極と前記放電制御ラインによって形成される。
【００１５】
前記放電制御電圧は、前記２Ｄ映像実現時、前記スキャンパルスのゲートロー電圧で前記ピクセルの放電制御ＴＦＴに共通に印加され、前記３Ｄ映像実現時、前記ゲートロー電圧より高く前記スキャンパルスのゲートハイ電圧より低いスライトーオンレベルで前記ピクセルの放電制御ＴＦＴに共通に印加される。
【００１６】
前記ゲートライン及び前記放電制御ラインは、前記下部共通ラインと同一層上に形成され前記メイン表示部と前記補助表示部の間を並んで横切る。
【発明の効果】
【００１７】
前述したように、本発明に係る立体映像表示装置は、ピクセルそれぞれをメイン表示部と補助表示部に２分割し、ピクセルごとに一つのゲートラインを割り当てさせ、補助表示部の放電制御ＴＦＴを放電制御電圧で同時に制御する。本発明は、２Ｄモードで放電制御ＴＦＴをオフさせ補助表示部にメイン表示部と同一である２Ｄ映像を表示し、３Ｄモードで放電制御ＴＦＴをスライドーオンさせ補助表示部をブラックストライプで機能させる。これによって、本発明は、ゲートラインの個数を増加させないで２Ｄ映像の輝度と３Ｄ映像の上下視野角を向上することができる。
【００１８】
さらに、本発明は、メイン表示部と補助表示部の間に配置された配線部にゲートラインと放電制御ラインのみを形成し、下部共通ラインをピクセルの外郭部に形成して配線部の面積を低減する。そして、面積が縮まった配線部で、第１及び第２ＴＦＴをゲートライン上に形成し、第１及び第２ストレージキャパシタと放電制御ＴＦＴを放電制御ライン上に形成する。これによって、本発明はメイン表示部に居残る寄生容量と補助表示部に居残る寄生容量を同等水準で合わせることができるからメイン表示部と補助表示部の間の充電特性を同一に確保することができ、またピクセルの開口率を増加させることができるから第２ストレージキャパシタの大きさを縮めることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態に係る偏光メガネ方式の立体映像表示装置を示す図である。
【図２】本発明の実施の形態に係る偏光メガネ方式の立体映像表示装置を示す図である。
【図３】図２に示されたピクセルを示す図である。
【図４】図４は駆動モードによる放電制御電圧の発生レベルを示す図である。
【図５】本発明の一実施の形態に係るピクセルの等価回路を示す図である。
【図６】配線部に形成されるゲートライン及び放電制御ラインと、ピクセルの外郭部に形成される下部共通ラインを示す図である。
【図７】図５のようなピクセルの配線部を詳しく示す図である。
【図８Ａ】図７の１−１’にしたがって切り取った断面を示す図である。
【図８Ｂ】図７の２−２’にしたがって切り取った断面を示す図である。
【図９】各駆動モードにおけるピクセルの充電及び放電波形を示す図である。
【図１０】２Ｄモード及び３Ｄモードにおけるピクセルの表示映像を示す図である。
【発明を実施するための形態】
【００２０】
以下、図１乃至図１０を参照して本発明の望ましい実施の形態に対して詳しく説明する。
【００２１】
図１及び図２は本発明の実施の形態に係る偏光メガネ方式の立体映像表示装置を示す。
【００２２】
図３は図２に示されたピクセルＰＩＸを概略的に示す。図４は駆動モードによる放電制御電圧Ｖ３Ｄの発生レベルを示す。
【００２３】
図１乃至図４を参照すれば、この立体映像表示装置は、表示素子１０、パターンドリターダ２０、コントローラ３０、パネル駆動回路４０及び偏光メガネ５０を備える。
【００２４】
表示素子１０は、液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ＬＣＤ）、電界放出表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ、ＦＥＤ）、プラズマディスプレパネル（Ｐａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ、ＰＤＰ）、及び無機電界発光素子と有機発光ダイオード素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）を含む電界発光素子（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｅｖｉｃｅ、ＥＬ）、電気泳動表示素子（Ｅｌｅｃｔｒｏｐｈｏｒｅｓｉｓ、ＥＰＤ）などの平板表示素子で実現することができる。以下、表示素子１０を液晶表示素子を中心にして説明する。
【００２５】
表示素子１０は、表示パネル１１と、上部偏光フィルム（Ｐｏｌａｒｉｚｅｒ）１１ａと、下部偏光フィルム１１ｂを含む。
【００２６】
表示パネル１１は、２Ｄモードで２Ｄ映像を表示し、３Ｄモードで３Ｄ映像を表示する。表示パネル１１は、二枚のガラス基板とこれらの間に形成された液晶層を含む。表示パネル１１の下部ガラス基板には、複数のデータラインＤＬ、このデータラインＤＬとそれぞれ交差する複数のゲートラインＧＬ、電気的に互いに接続され共通電圧Ｖｃｏｍが供給される下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂと上部共通ラインＶＣＬ２、放電制御電圧Ｖ３Ｄが供給される放電制御ラインＶ３ＤＬなどが形成される。
【００２７】
表示パネル１１の上部ガラス基板上には、ブラックマットリックス、カラーフィルタが形成される。表示パネル１１の上部ガラス基板と下部ガラス基板それぞれには、上部及び下部偏光フィルム１１ａ、１１ｂが附着し、液晶のプレチルト角（ｐｒｅ−ｔｉｌｔ ａｎｇｌｅ）を設定するための配向膜が形成される。共通電圧Ｖｃｏｍが供給される共通電極は、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードとＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成されることができ、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードとＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で画素電極とともに下部ガラス基板上に形成されることができる。ガラス基板の間には、液晶セルのセルギャップ（Ｃｅｌｌ ｇａｐ）を維持するためのカラムスペーサが形成されることができる。
【００２８】
このような本発明の表示素子１０は、透過型表示素子、半透過型表示素子、反射型表示素子などどんな形態でも実現されることができる。透過型表示素子と半透過型表示素子ではバックライトユニット１２が必要である。バックライトユニット１２は、直下型（ｄｉｒｅｃｔ ｔｙｐｅ）バックライトユニットまたはエッジ型（ｅｄｇｅ ｔｙｐｅ）バックライトユニットで実現できる。
【００２９】
信号ラインＤＬ、ＧＬの交差構造によって表示パネル１１には複数の単位ピクセル（ＵＮＩＴ ＰＩＸ）を含むピクセルアレイが形成される。単位ピクセルはそれぞれ赤色Ｒ、緑色Ｇ及び青色Ｂ実現のための３個のピクセルＰＩＸを備える。ピクセルＰＩＸそれぞれは図３のように配線部を間に置いて両側に配置されるメイン表示部ＭＰとアクティブブラックストライプで機能する補助表示部ＳＰを含む。配線部に形成されるゲートラインＧＬ及び放電制御ラインＶ３ＤＬはメイン表示部ＭＰと補助表示部ＳＰの間を横切る。第１下部共通ラインＶＣＬ１ａはメイン表示部ＭＰの外郭を取り囲みながら配線部に向けて開口される。第２下部共通ラインＶＣＬ１ｂは補助表示部ＳＰの外郭を取り囲みながら配線部に向けて開口される。
【００３０】
メイン表示部ＭＰは、第１ＴＦＴ（Thin Film Transistor、ＳＴ１）を通じてデータラインＤＬに接続される。補助表示部ＳＰは第２ＴＦＴＳＴ２を通じてデータラインＤＬに接続されると共に放電制御ＴＦＴＤＳＴを通じて上部共通ラインＶＣＬ２に接続される。第１ＴＦＴＳＴ１と第２ＴＦＴＳＴ２はゲートラインＧＬからのスキャンパルス（図４のＳＣＡＮ）によって同時にスイッチングされる。スキャンパルスＳＣＡＮはゲートロー電圧ＶＧＬとゲートハイ電圧ＶＧＨの間でスイングされる。放電制御ＴＦＴＤＳＴは放電制御ラインＶ３ＤＬから供給される放電制御電圧Ｖ３Ｄによってスイッチングされる。
【００３１】
放電制御電圧Ｖ３Ｄは、図４のようにモード選択信号ＳＥＬによって互いに異なるレベルで発生される。２Ｄモードにおいて、放電制御電圧Ｖ３Ｄは、放電制御ＴＦＴＤＳＴをターンオフさせるようにゲートロー電圧ＶＧＬと同一であるレベルで発生される。３Ｄモードにおいて、放電制御電圧Ｖ３Ｄは、放電制御ＴＦＴＤＳＴをスライドーオン（ｓｌｉｇｈｔ ｏｎ）させるようにゲートロー電圧ＶＧＬより高くゲートハイ電圧ＶＧＨより低いスライトーオンレベル（ｓｌｉｇｈｔ ｏｎ ｌｅｖｅｌ、ＳＯＬ）で発生される。‘スライドーオン’状態は‘フルーオン（ｆｕｌｌ ｏｎ）’状態に比べＴＦＴのチャンネル抵抗が大きい状態（すなわち、ＴＦＴのソース-ドレーンの間に流れる電流量が小さな状態）を意味する。３Ｄモードにおいて、放電制御電圧Ｖ３Ｄは、放電制御ＴＦＴＤＳＴの劣化軽減のために周期的にゲートロー電圧ＶＧＬに低くなる。これに対しては、本出願人によって既に出願された大韓民国特許出願第１０−２０１１−００７０３２７号（２０１１．０７．１５）、大韓民国特許出願第１０−２０１１−００９０８７４号（２０１１．０９．０７）などに詳らかに開示されている。ゲートロー電圧ＶＧＬが−５Ｖ〜０Ｖに選択されゲートハイ電圧ＶＧＨが２５Ｖ〜 ３０Ｖで選択される場合、スライトーオンレベルは８Ｖ〜１２Ｖに選択される。
【００３２】
メイン表示部ＭＰは、２Ｄモードにおいて、２Ｄ映像のビデオデータを表示し、３Ｄモードにおいて、３Ｄ映像のビデオデータを表示する。これに比べて、補助表示部ＳＰは、２Ｄモードにおいて、２Ｄ映像のビデオデータを表示する一方、３Ｄモードにおいて、ブラック階調を表示してブラックストライプで機能する。補助表示部ＳＰは、２Ｄモードにおいて２Ｄ映像の開口率と輝度を高め、３Ｄモードにおいて３Ｄ映像の上下視野角を拡大する。１ピクセルＰＩＸ内でメイン表示部ＭＰとサブ表示部ＳＰの大きさと形態はパネル駆動特性、表示映像の輝度、３Ｄ映像の視野角、応用製品の特性などを考慮し、適切に設計される。
【００３３】
パターンドリターダ２０は、表示パネル１１の上部偏光フィルム１１ａに附着される。パターンドリターダ２０の奇数ラインには第１パターン２２が形成され、パターンドリターダ２０の偶数には第２パターン２４が形成される。第１パターン２２の光吸収軸と第２パターン２４の光吸収軸は互いに異なる。第１パターン２２はピクセルアレイの奇数番目水平ピクセルラインと対向し、第２パターン２４はピクセルアレイの水平ピクセルラインと対向する。第１パターン２２は、上部偏光フィルム１１ａを通じて入射される線便光の位相を１／４波長だけ遅延させ、第１偏光（例えば、左円偏光）で通過させる。第２パターン２４は、上部偏光フィルム１１ａを通じて入射される線便光の位相を３／４波長だけ遅延させ、第２偏光（例えば、右円偏光）で通過させる。
【００３４】
コントローラ３０は、モード選択信号ＳＥＬによって２Ｄモードまたは３Ｄモードでパネル駆動部４０の動作を制御する。コントローラ３０は、タッチスクリ−ン、オンスクリーンディスプレイ（Ｏｎ ｓｃｒｅｅｎ ｄｉｓｐｌａｙ、ＯＳＤ）、キーボード、マウス、リモートコントローラ（Ｒｅｍｏｔｅ ｃｏｎｔｒｏｌｌｅｒ）のようなユーザーインターフェイスを通じてモード選択信号ＳＥＬの入力を受け、それによって、２Ｄモード動作と３Ｄモード動作を切り換えることができる。一方、コントローラ３０は、入力映像のデータにエンコードされた２Ｄ／３Ｄ識別コード例えば、デジタル放送規格のＥＰＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）またはＥＳＧ（Ｅｌｅｃｔｒｏｎｉｃ Ｓｅｒｖｉｃｅ Ｇｕｉｄｅ）にコーディングされることができる２Ｄ／３Ｄ識別コードを検出し、２Ｄモードと３Ｄモードを区分することもできる。
【００３５】
コントローラ３０は、３Ｄモード下で、ビデオソースから入力される３Ｄ映像データを左目映像のＲＧＢデータと右目映像のＲＧＢデータに分離した後、左目映像のＲＧＢデータと右目映像のＲＧＢデータをデータドライバー４１に供給する。このために、コントローラ３０は、３Ｄフォーマッタ（３Ｄ ｆｏｒｍａｔｅｒ）を含むことができる。コントローラ３０は、２Ｄモード下で、ビデオソースから入力される２Ｄ映像のＲＧＢデータをデータドライバー４１に供給する。一方、コントローラ３０は、放電制御電圧Ｖ３Ｄを発生するための３Ｄボード（図示せず）を含むことができる。
【００３６】
コントローラ３０は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号（Ｄａｔａ Ｅｎａｂｌｅ、ＤＥ）、ドットクロックＤＣＬＫなどのタイミング信号を利用し、パネル駆動部４０の動作タイミングを制御するための制御信号を発生する。
【００３７】
データドライバー４１の動作タイミングを制御するためのデータ制御信号は、１水平ライン分のデータが表示される１水平期間の中でデータの開示点を指示するソーススタートパルス（Ｓｏｕｒｃｅ ｓｔａｒｔ Ｐｕｌｓｅ ：ＳＳＰ）、ライジング（Ｒｉｓｉｎｇ）またはフォーリング（Ｆａｌｌｉｎｇ）エッジに基づいてデータのラッチ動作を制御するソースサンプリングクロック（Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ ：ＳＳＣ）、データドライバー４１の出力を制御するソース出力イネーブル信号ＳＯＥ及び表示パネル１１の液晶セルに供給されるデータ電圧の極性を制御する極性制御信号ＰＯＬなどを含む。
【００３８】
ゲートドライバ４２の動作タイミングを制御するためのゲート制御信号は、一画面が表示される１垂直期間の中でスキャンが始まる開始水平ラインを指示するゲートスタートパルス（ｇａｔｅ ｓｔａｒｔ Ｐｕｌｓｅ ：ＧＳＰ）、ゲートドライバ４２内のシフトレジスタに入力されゲートスタートパルスＧＳＰを順次シフトさせるためのゲートシフトクロック信号（ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ ：ＧＳＣ）及びゲートドライバ４２の出力を制御するゲート出力イネーブル信号（ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ ：ＧＯＥ）などを含む。
【００３９】
コントローラ３０は、入力フレーム周波数に同期するタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＤＣＬＫ）を遞倍してＮ×ｆ（Ｎは２以上の正の整数、ｆは入力フレーム周波数）Ｈｚのフレーム周波数でパネル駆動部４０の動作を制御することができる。入力フレーム周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式で６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ−Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式で５０Ｈｚである。
【００４０】
パネル駆動部４０は、表示パネル１１のデータラインＤＬを駆動させるためのデータドライバー４１と、表示パネル１１のゲートラインＧＬを駆動させるためのゲートドライバ４２を含む。
【００４１】
データドライバー４１の駆動ＩＣそれぞれは、シフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）、ラッチ（Ｌａｔｃｈ）、デジタル−アナログ変換器（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ ｃｏｎｖｅｒｔｏｒ、ＤＡＣ）、出力バッファ（Ｏｕｔｐｕｔ ｂｕｆｆｅｒ）などを含む。データドライバー４１は、データ制御信号ＳＳＰ、ＳＳＣ、ＳＯＥによって２Ｄまたは３Ｄ映像のＲＧＢデータをラッチする。データドライバー４１は、極性制御信号ＰＯＬに応答し、２Ｄまたは３Ｄ映像のＲＧＢデータをアナログ正極性ガンマ補償電圧と負極性ガンマ補償電圧に変換し、データ電圧の極性を反転させる。データドライバー４１は、ゲートドライバ４２から出力されるスキャンパルス（または、ゲートパルス）に同期しデータ電圧をデータラインＤＬに出力する。データドライバー４１の駆動ＩＣは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）工程によって表示パネル１１の下部ガラス基板に接合されることができる。
【００４２】
ゲートドライバ４２は、ゲート制御信号ＧＳＰ、ＧＳＣ、ＧＯＥによってゲートハイ電圧とゲートロー電圧の間でスイングされるスキャンパルスを発生する。そして、ゲート制御信号ＧＳＰ、ＧＳＣ、ＧＯＥによってスキャンパルスをゲートラインＧＬにライン順次方式で供給する。ゲートドライバ４２は、ゲートシフトレジスタアレイ（ｇａｔｅ ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ ａｒｒａｙ）などを含む。ゲートドライバ４２のゲートシフトレジスタアレイは、表示パネル１１でピクセルアレイが形成された表示領域外の非表示領域にＧＩＰ（ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で形成されることができる。ＧＩＰ方式によって、ゲートシフトレジスタは、ピクセルアレイのＴＦＴ工程でピクセルアレイとともに形成されることができる。ゲートドライバー４２のゲートシフトレジスターアレイは、ＴＡＢ工程によって表示パネル１１の下部ガラス基板に接合される駆動ＩＣに実現されることもできる。
【００４３】
偏光メガネ５０は、左目偏光フィルタを有する左目５０Ｌと右目偏光フィルタを有する右目５０Ｒを備える。左目偏光フィルタは、パターンドリターダ２０の第１パターン２２と同一である光吸収軸を持ち、右目偏光フィルタは、パターンドリターダ２０の第２パターン２４と同一である光吸収軸を有する。たとえば、偏光メガネ５０の左目偏光フィルタは左円編光フィルタとして選択されることができ、偏光メガネ５０の右目偏光フィルタは右円編光フィルタとして選択されることができる。視聴者が偏光メガネ５０を着用すれば、視聴者の左目には左目映像だけ見え、視聴者の右目には右目映像だけ見えるようになる。その結果、視聴者は両眼視差を通じて立体感を感じることができるようになる。
【００４４】
図５は、本発明の実施の形態に係るピクセルの等価回路を示す。図６は、配線部に形成されるゲートラインＧＬ及び放電制御ラインＶ３ＤＬと、表示部の外郭部に形成される下部共通ラインＶＣＬ１ａ、ＶＣＬｂを示す。図７は、図５のように接続されたピクセルの配線部を詳しく示す平面図である。図８Ａは、図７の１−１’にしたがって切り取った断面を示し、図８Ｂは、図７の２−２’にしたがって切り取った断面を示す。図８Ａ及び図８Ｂにおいて、‘ＡＣＴ’はＴＦＴのソース電極とドレーン電極の間にチャンネルを形成するための活性層を、‘Ｎ＋’はＴＦＴのソース電極及びドレーン電極とのオミック接触のためのオミック接触層を‘ＳＵＢ’は下部ガラス基板をそれぞれ示す。
【００４５】
図６乃至図８Ｂを参照すれば、ピクセルは配線部を間に置いて両側に配置されたメイン表示部ＭＰと補助表示部ＳＰを含む。
【００４６】
メイン表示部ＭＰは互いに対向し第１液晶キャパシタＣｌｃ１を成す第１画素電極Ｅｐ１と第１共通電極Ｅｃ１を含む。第１画素電極Ｅｐ１は第１ＴＦＴＳＴ１を通じてデータラインＤＬに接続される。第１ＴＦＴＳＴ１はゲートラインＧＬからのスキャンパルスＳＣＡＮに応答してターンオンされることでデータラインＤＬ上のデータ電圧Ｖｄａｔａを第１画素電極Ｅｐ１に印加する。第１ＴＦＴＳＴ１のゲート電極はゲートラインＧＬに接続され、ソース電極Ｓ１はデータラインＤＬに接続され、ドレーン電極Ｄ１は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳを貫通する第１コンタクトホールＣＨ１を通じて第１画素電極Ｅｐ１に接続される。第１ＴＦＴＳＴ１のドレーン電極Ｄ１はゲート絶縁膜ＧＩを間に置いて放電制御ラインＶ３ＤＬと重畳されて第１ストレージキャパシタＣｓｔ１を形成する。第１ストレージキャパシタＣｓｔ１は所定期間の間第１液晶キャパシタＣｌｃ１の充電電圧を一定するように維持させる。第１共通電極Ｅｃ１は共通電圧Ｖｃｏｍに充電された上部共通ラインＶＣＬ２に接続される。上部共通ラインＶＣＬ２は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳ及びゲート絶縁膜ＧＩを貫通する図示せずコンタクトホールを通じて第１及び第２下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂに接続され、第１及び第２下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂから共通電圧Ｖｃｏｍの供給を受ける。
【００４７】
補助表示部ＳＰは互いに対向して第２液晶キャパシタＣｌｃ２を成す第２画素電極Ｅｐ２と第２共通電極Ｅｃ２を含む。第２画素電極Ｅｐ２は第２ＴＦＴＳＴ２を通じてデータラインＤＬに接続される。第２ＴＦＴＳＴ２はスキャンパルスＳＣＡＮに応答してターンオンされることでデータラインＤＬ上のデータ電圧Ｖｄａｔａを第２画素電極Ｅｐ２に印加する。第２ＴＦＴＳＴ２のゲート電極はゲートラインＧＬに接続され、ソース電極Ｓ２はデータラインＤＬに接続され、ドレーン電極Ｄ２は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳを貫通する第２コンタクトホールＣＨ２を通じて第２画素電極Ｅｐ２に接続される。第２ＴＦＴＳＴ２のソース電極Ｓ２は第１ＴＦＴＳＴ１のソース電極Ｓ１と接続される。第２ＴＦＴＳＴ２のドレーン電極Ｄ２はゲート絶縁膜ＧＩを間に置いて放電制御ラインＶ３ＤＬと重畳されて第２ストレージキャパシタＣｓｔ２を形成する。第２ストレージキャパシタＣｓｔ２は所定期間の間第２液晶キャパシタＣｌｃ２の充電電圧を一定するように維持させる。第２共通電極Ｅｃ２は共通電圧Ｖｃｏｍに充電された上部共通ラインＶＣＬ２に接続される
【００４８】
第２画素電極Ｅｐ２は、放電制御ＴＦＴＤＳＴを通じて上部共通ラインＶＣＬ２に接続される。放電制御ＴＦＴＤＳＴは、放電制御電圧Ｖ３Ｄに応答して第２画素電極Ｅｐ２と上部共通ラインＶＣＬ２の間の電流パスをスイッチングする。放電制御ＴＦＴＤＳＴのゲート電極は放電制御ラインＶ３ＤＬに接続され、ソース電極Ｓ３は第２画素電極Ｅｐ２に接続され、ドレーン電極Ｄ３は有機絶縁膜ＰＡＣと無機絶縁膜ＰＡＳを貫通する第３コンタクトホールＣＨ３を通じて上部共通ラインＶＣＬ２に接続される。放電制御ＴＦＴＤＳＴのソース電極Ｓ３は第２ＴＦＴＳＴ２のドレーン電極Ｄ２と接続される。
【００４９】
２Ｄモードにおいて、放電制御電圧Ｖ３Ｄがゲートロー電圧ＶＧＬで印加される時、放電制御ＴＦＴＤＳＴは、自分のソース-ドレーンの間チャンネルを完全に閉鎖し第２画素電極Ｅｐ２と上部共通ラインＶＣＬ２の間の電流パスを遮断する。３Ｄモードにおいて、スライトーオンレベルＳＯＬの放電制御電圧Ｖ３Ｄが印加される時、放電制御ＴＦＴＤＳＴは自分のソース-ドレーンの間チャンネルを部分開放して第２画素電極Ｅｐ２と上部共通ラインＶＣＬ２の間の電流パスを部分的に許与する。
【００５０】
放電制御ＴＦＴＤＳＴは、第１及び第２ＴＦＴＳＴ１、ＳＴ２と同一であるチャンネル容量を有するように設計できる。放電制御ＴＦＴＤＳＴは、ゲートハイ電圧ＶＧＨに比べて低いスライトーオンレベルＳＯＬの放電制御電圧Ｖ３Ｄが印加されることによって、フルオンレベル（full on level）より低いスライトーオンレベル（slight on level）に導通される。第２ＴＦＴＳＴ２と放電制御ＴＦＴＤＳＴが同時にオンされても、放電制御ＴＦＴＤＳＴを通じて流れる電流量は第２ＴＦＴＳＴ２を通じて流れる電流量に比べて少ない。チャンネル抵抗はゲート電極に印加される電圧に反比例するから、第２ＴＦＴＳＴ２と放電制御ＴＦＴＤＳＴが同時にオンされても、放電制御ＴＦＴＤＳＴのチャンネル抵抗は第２ＴＦＴＳＴ２のチャンネル抵抗に比べて大きい。
【００５１】
ゲートラインＧＬ、放電制御ラインＶ３ＤＬ、下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂは互いに同一層上に形成されることができる。また、第１及び第２画素電極Ｅｐ１、Ｅｐ２、第１及び第２共通電極Ｅｃ１、Ｅｃ２、上部共通ラインＶＣＬ２は互いに同一層上に形成されることができる。
【００５２】
ピクセルの開口率増加のためには、メイン表示部ＭＰと補助表示部ＳＰの間に配置された配線部の面積を減らさなければならない。本発明は、配線部にゲートラインＧＬと放電制御ラインＶ３ＤＬのみを形成し、下部共通ラインＶＣＬ１ａ、ＶＣＬ１ｂをピクセルの外郭部に形成することで、配線部の面積を低減する。面積が縮小された配線部で、第１及び第２ＴＦＴＳＴ１、ＳＴ２はゲートラインＧＬ上に形成され、第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２と放電制御ＴＦＴＤＳＴは放電制御ラインＶ３ＤＬ上に形成される。
【００５３】
このような構成によって、補助表示部ＳＰに残留する第２寄生容量Ｃｇｓ２はメイン表示部ＭＰに残留する第１寄生容量Ｃｇｓ１とほとんど同一になる。第１寄生容量Ｃｇｓ１は第１ＴＦＴＳＴのドレーン電極Ｄ１とゲートラインＧＬの間にかかる静電容量である。第２寄生容量Ｃｇｓ２は第２ＴＦＴＳＴ２のドレーン電極Ｄ２とゲートラインＧＬの間にかかる静電容量である。勿論、第２寄生容量Ｃｇｓ２には図７に示されたように第２画素電極Ｅｐ２とゲートラインＧＬの間にかかる静電容量がさらに含まれるが、この値は非常に小さくて無視することができる。第２画素電極Ｅｐ２とゲートラインＧＬの間の間隔はＴＦＴのドレーン電極とゲートラインの間の間隔に比べて非常に大きいため、第２画素電極Ｅｐ２とゲートラインＧＬの間にかかる静電容量は非常に小さい。このように、第１寄生容量Ｃｇｓ１と第２寄生容量Ｃｇｓ２がほとんど同一になれば、メイン表示部ＭＰと補助表示部ＳＰの間の同一である充電特性確保が可能になる。
【００５４】
配線部の面積縮小によって開口率が増加されれば、補助表示部ＳＰの液晶キャパシタ容量も大きくなる。補助表示部ＳＰの液晶キャパシタ容量が大きくなれば、第２ストレージキャパシタＣｓｔ２の縮小設計が可能になる利点がある。
【００５５】
図９は各駆動モードにおける図６乃至図８Ｃのように構成されたピクセルの充電及び放電波形を示す。
【００５６】
図６乃至図９を参照して各駆動モードでピクセルＰＩＸの動作とともにその作用効果を説明すれば次の通りである。
【００５７】
先ず、２Ｄモードでの動作を説明する。
【００５８】
２Ｄモードにおいて、放電制御電圧Ｖ３ＤはスキャンパルスＳＣＡＮのゲートロー電圧ＶＧＬと同一レベルで発生されることができる。２Ｄモードにおいて、放電制御ＴＦＴＤＳＴはゲートロー電圧ＶＧＬの放電制御電圧Ｖ３Ｄに応答して続いてターンオフ状態を維持する。
【００５９】
スキャンパルスＳＣＡＮがゲートハイ電圧ＶＧＨに入力される期間（以下、‘Ｔ１期間'と称す）うちに、第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にフルオンレベルでターンオンされる。第１ＴＦＴＳＴ１のターンオンによってメイン表示部ＭＰの第１画素電極Ｅｐ１には２Ｄ映像実現のためのデータ電圧Ｖｄａｔａが第１画素電圧ＶＥｐ１に充電され、第２ＴＦＴＳＴ２のターンオンによって補助表示部ＳＰの第２画素電極Ｅｐ２にも同様に２Ｄ映像実現のための同一のデータ電圧Ｖｄａｔａが第２画素電圧ＶＥｐ２に充電される。
【００６０】
スキャンパルスＳＣＡＮがゲートロー電圧ＶＧＬで入力される期間（以下、‘Ｔ２期間'と称す）うちに、第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にターンオフされる。第１ＴＦＴＳＴ１のターンオフによって、メイン表示部ＭＰの第１画素電極Ｅｐ１で充電されていた第１画素電圧ＶＥｐ１はキックバック電圧（kick back voltage、ΔＶｐ）の影響で所定値だけシフトされ、第１ストレージキャパシタＣｓｔ１によってこのシフトされた値で維持される。第２ＴＦＴＳＴ２のターンオフによって、補助表示部ＳＰの第２画素電極Ｅｐ２に充電されていた第２画素電圧ＶＥｐ２はキックバック電圧ΔＶｐの影響で所定値だけシフトされ、第２ストレージキャパシタＣｓｔ２によってこのシフトされた値で維持される。
【００６１】
Ｔ１及びＴ２期間でメイン表示部ＭＰの第１共通電極Ｅｃ１と補助表示部ＳＰの第２共通電極Ｅｃ２には上部共通ラインＶＣＬ２を通じて共通電圧Ｖｃｏｍが印加されている。第１画素電圧ＶＥｐ１と共通電圧Ｖｃｏｍ の間電圧の差は第２画素電圧ＶＥｐ２と共通電圧Ｖｃｏｍの間電圧の差と同一に維持されることができる。ノーマリーブラック（normaly black）の液晶モードで液晶セルの透過率は画素電極と共通電極の間電位差に比例する。その結果、メイン表示部ＭＰと補助表示部ＳＰは図１０の（Ａ）のように同一階調の２Ｄ映像を実現するようになる。補助表示部ＳＰに表示される２Ｄイメージは２Ｄ映像の輝度を高める役割をする。
【００６２】
次に、３Ｄモードでの動作を説明する。
【００６３】
３Ｄモードにおいて、放電制御電圧Ｖ３ＤはスライトーオンレベルＳＯＬで発生される。放電制御ＴＦＴＤＳＴはスライトーオンレベルＳＯＬの放電制御電圧Ｖ３Ｄに応答して続いてスライドーオン状態を維持する。
【００６４】
Ｔ１期間中、ゲートハイ電圧ＶＧＨのスキャンパルスＳＣＡＮに応答して第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にフルオンレベルでターンオンされる。第１ＴＦＴＳＴ１のターンオンによってメイン表示部ＭＰの第１画素電極Ｅｐ１には３Ｄ映像実現のためのデータ電圧Ｖｄａｔａが第１画素電圧ＶＥｐ１で充電され、第２ＴＦＴＳＴ２のターンオンによって補助表示部ＳＰの第２画素電極Ｅｐ２にも同様に３Ｄ映像実現のための同一なデータ電圧Ｖｄａｔａが第２画素電圧ＶＥｐ２に充電される。Ｔ１期間で、フルオンレベルのオン状態を有する第２ＴＦＴＳＴ２のチャンネル抵抗に比べて、スライトーオンレベルのオン状態を有する放電制御ＴＦＴＤＳＴのチャンネル抵抗は遥かに大きい。その結果、第２画素電極Ｅｐ２から流出される放電電流は第２画素電極Ｅｐ２に流入される充電電流に比べて遥かに少なくなる。したがって、Ｔ１期間の間スルライト-オン状態を有する放電制御ＴＦＴＤＳＴは第２画素電圧ＶＥｐ２の充電特性にほとんど影響を与えなくなる。
【００６５】
Ｔ２期間中、ゲートロー電圧ＶＧＬのスキャンパルスＳＣＡＮに応答して第１及び第２ＴＦＴＳＴ１、ＳＴ２は同時にターンオフになる。第１ＴＦＴＳＴ１のターンオフによって、メイン表示部ＭＰの第１画素電極Ｅｐ１に充電されていた第１画素電圧ＶＥｐ１はキックバック電圧ΔＶｐの影響で所定値位シフトされ、第１ストレージキャパシタＣｓｔ１によってこのシフトされた値で維持される。第２ＴＦＴＳＴ２がターンオフされば、補助表示部ＳＰの第２画素電極Ｅｐ２に充電されていた第２画素電圧ＶＥｐ２は放電制御ＴＦＴＤＳＴを経由して流出される放電電流によって所定期間内に共通電圧Ｖｃｏｍレベルで放電する。オフ状態を有する第２ＴＦＴＳＴ２のチャンネル抵抗に比べて、スライトーオンレベルのオン状態を有する放電制御ＴＦＴＤＳＴのチャンネル抵抗は遥かに小さい。その結果、放電制御ＴＦＴＤＳＴを通じて第２画素電極Ｅｐ２に充電されていた第２画素電圧ＶＥｐ２はキックバック電圧ΔＶｐの影響なしに共通電圧Ｖｃｏｍレベルで放電する。
【００６６】
第２画素電圧ＶＥｐ２の放電が完了した時点で、第１画素電圧ＶＥｐ１と共通電圧Ｖｃｏｍの間電圧の差と異なり、第２画素電圧ＶＥｐ２と共通電圧Ｖｃｏｍの間電圧の差は“０”になる。その結果、図１０の（Ｂ）のようにノーマリーブラックの電位差−透過率特性によって、メイン表示部ＭＰは特定階調の３Ｄ映像を表示するようになる一方、補助表示部ＳＰはブラック階調の映像を表示してブラックストライプに機能する。補助表示部ＳＰに表示されるブラックイメージは垂直で隣合う３Ｄイメージ（すなわち、左目イメージと右目イメージ）の間の表示間隔を広げる役割をする。これによって、別途のブラックストライプパターンなしにクロストーク（Crosstalk）が発生されない３Ｄ上下視野角が前記ブラックイメージを通じて広く確保されることができるようになる。
【００６７】
以上説明した内容を通じて、当業者ならば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない。
【特許請求の範囲】
【請求項１】
複数のピクセルを含み、２Ｄ映像と３Ｄ映像を選択的に表示する表示パネルと、
前記表示パネルからの光を第１偏光と第２偏光の光に分割するパターンドリターダと
を備え、
前記ピクセルそれぞれは、
第１ＴＦＴを通じてデータラインに接続された第１画素電極と上部共通ラインに接続され前記第１画素電極に対向する第１共通電極を含んだメイン表示部と、
第２ＴＦＴを通じて前記データラインに接続され、放電制御ＴＦＴを通じて前記上部共通ラインに接続される第２画素電極と、前記上部共通ラインに接続されて前記第２画素電極に対向する第２共通電極を含んだ補助表示部と、
前記第１ＴＦＴと第２ＴＦＴに共通でスキャンパルスを印加するゲートラインと前記放電制御ＴＦＴに放電制御電圧を印加する放電制御ラインを含み、前記メイン表示部と前記補助表示部の間に配置された配線部と
を備え、
前記上部共通ラインに共通電圧を印加する下部共通ラインは、前記メイン表示部と補助表示部の外郭部に形成される
ことを特徴とする特徴とする立体映像表示装置。
【請求項２】
前記下部共通ラインは、
前記メイン表示部の外郭を取り囲みながら前記配線部に向けて開口される第１下部共通ラインと、
前記補助表示部の外郭を取り囲みながら前記配線部に向けて開口される第２下部共通ラインと
を含むことを特徴とする請求項１記載の立体映像表示装置。
【請求項３】
前記第１ＴＦＴ及び第２ＴＦＴは前記ゲートライン上に形成され、
前記メイン表示部の第１ストレージキャパシタ、前記補助表示部の第２ストレージキャパシタ及び前記放電制御ＴＦＴは、前記放電制御ライン上に形成される
ことを特徴とする請求項１記載の立体映像表示装置
【請求項４】
前記第１ストレージキャパシタは、ゲート絶縁膜を間に置いて互いに重畳する前記第１ＴＦＴのドレーン電極と前記放電制御ラインによって形成され、
前記第２ストレージキャパシタは、前記ゲート絶縁膜を間に置いて互いに重畳する前記第２ＴＦＴのドレーン電極と前記放電制御ラインによって形成される
ことを特徴とする請求項３記載の立体映像表示装置。
【請求項５】
前記放電制御電圧は、
前記２Ｄ映像実現時、前記スキャンパルスのゲートロー電圧で前記ピクセルの放電制御ＴＦＴに共通に印加され、
前記３Ｄ映像実現時、前記ゲートロー電圧より高く前記スキャンパルスのゲートハイ電圧より低いスライトーオンレベルで前記ピクセルの放電制御ＴＦＴに共通に印加される
ことを特徴とする請求項１記載の立体映像表示装置。
【請求項６】
前記ゲートライン及び前記放電制御ラインは、前記下部共通ラインと同一層上に形成され、前記メイン表示部と前記補助表示部の間を並んで横切る
ことを特徴とする請求項１記載の立体映像表示装置。
【請求項１】
複数のピクセルを含み、２Ｄ映像と３Ｄ映像を選択的に表示する表示パネルと、
前記表示パネルからの光を第１偏光と第２偏光の光に分割するパターンドリターダと
を備え、
前記ピクセルそれぞれは、
第１ＴＦＴを通じてデータラインに接続された第１画素電極と上部共通ラインに接続され前記第１画素電極に対向する第１共通電極を含んだメイン表示部と、
第２ＴＦＴを通じて前記データラインに接続され、放電制御ＴＦＴを通じて前記上部共通ラインに接続される第２画素電極と、前記上部共通ラインに接続されて前記第２画素電極に対向する第２共通電極を含んだ補助表示部と、
前記第１ＴＦＴと第２ＴＦＴに共通でスキャンパルスを印加するゲートラインと前記放電制御ＴＦＴに放電制御電圧を印加する放電制御ラインを含み、前記メイン表示部と前記補助表示部の間に配置された配線部と
を備え、
前記上部共通ラインに共通電圧を印加する下部共通ラインは、前記メイン表示部と補助表示部の外郭部に形成される
ことを特徴とする特徴とする立体映像表示装置。
【請求項２】
前記下部共通ラインは、
前記メイン表示部の外郭を取り囲みながら前記配線部に向けて開口される第１下部共通ラインと、
前記補助表示部の外郭を取り囲みながら前記配線部に向けて開口される第２下部共通ラインと
を含むことを特徴とする請求項１記載の立体映像表示装置。
【請求項３】
前記第１ＴＦＴ及び第２ＴＦＴは前記ゲートライン上に形成され、
前記メイン表示部の第１ストレージキャパシタ、前記補助表示部の第２ストレージキャパシタ及び前記放電制御ＴＦＴは、前記放電制御ライン上に形成される
ことを特徴とする請求項１記載の立体映像表示装置
【請求項４】
前記第１ストレージキャパシタは、ゲート絶縁膜を間に置いて互いに重畳する前記第１ＴＦＴのドレーン電極と前記放電制御ラインによって形成され、
前記第２ストレージキャパシタは、前記ゲート絶縁膜を間に置いて互いに重畳する前記第２ＴＦＴのドレーン電極と前記放電制御ラインによって形成される
ことを特徴とする請求項３記載の立体映像表示装置。
【請求項５】
前記放電制御電圧は、
前記２Ｄ映像実現時、前記スキャンパルスのゲートロー電圧で前記ピクセルの放電制御ＴＦＴに共通に印加され、
前記３Ｄ映像実現時、前記ゲートロー電圧より高く前記スキャンパルスのゲートハイ電圧より低いスライトーオンレベルで前記ピクセルの放電制御ＴＦＴに共通に印加される
ことを特徴とする請求項１記載の立体映像表示装置。
【請求項６】
前記ゲートライン及び前記放電制御ラインは、前記下部共通ラインと同一層上に形成され、前記メイン表示部と前記補助表示部の間を並んで横切る
ことを特徴とする請求項１記載の立体映像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【公開番号】特開２０１３−８３９４５（Ｐ２０１３−８３９４５Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−１９６４７７（Ｐ２０１２−１９６４７７）
【出願日】平成２４年９月６日（２０１２．９．６）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２４年９月６日（２０１２．９．６）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
[ Back to top ]