画像処理回路、表示装置及び印刷装置
【課題】様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を高速化する。
【解決手段】ハッチングパターンレジスタＲは、回路内にあり、ハッチングパターンデータを記憶する。バスインタフェース２６は、回路の外部にあり、記憶装置２３又は外付記憶装置２４から外部バスを介して入力画像データを取得する。乗算器ＭＵ０は、この入力画像データの各画素値とハッチングパターンレジスタＲから読み出された各画素値とを、対応する位置毎に乗算する。減算器ＳＵは、入力画像データの各画素値を反転した値を出力する。乗算器ＭＵ１は、背景色情報と減算器ＳＵから出力された値とを対応する位置毎に乗算する。加算器ＡＤは、乗算器ＭＵ０の乗算結果と乗算器ＭＵ１の乗算結果とを対応する位置毎に加算し、出力画像データとして出力する。
【解決手段】ハッチングパターンレジスタＲは、回路内にあり、ハッチングパターンデータを記憶する。バスインタフェース２６は、回路の外部にあり、記憶装置２３又は外付記憶装置２４から外部バスを介して入力画像データを取得する。乗算器ＭＵ０は、この入力画像データの各画素値とハッチングパターンレジスタＲから読み出された各画素値とを、対応する位置毎に乗算する。減算器ＳＵは、入力画像データの各画素値を反転した値を出力する。乗算器ＭＵ１は、背景色情報と減算器ＳＵから出力された値とを対応する位置毎に乗算する。加算器ＡＤは、乗算器ＭＵ０の乗算結果と乗算器ＭＵ１の乗算結果とを対応する位置毎に加算し、出力画像データとして出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像領域に複数の図形画像を並べて配置する技術に関する。
【背景技術】
【０００２】
画像処理の分野では、ハッチング処理と呼ばれる技術が知られている。このハッチング処理とは、文字や表又は図形などの画像領域に複数の図形画像を規則的に並べて配置することで、いわゆる網掛けや模様付けなどを行う処理のことである。例えば特許文献１には、ハッチング描画用のブロックパターンを指定された領域内に繰り返し転送するＢｉＴＢＬＴ（ビットバウンダリ、ブロック転送）回路を用いて、フレームメモリにハッチングパターンを迅速に展開する技術が開示されている。
【特許文献１】特開平０５−２１０３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載された技術は、ブロックパターンのサイズの整数倍の大きさを持つ領域に対してハッチング処理を施す場合には都合がよいものであるが、それ以外の場合には上手くハッチング処理を行うことができない。例えばブロックパターンのサイズを極めて小さくすることで、任意の大きさの領域に対するハッチング処理を可能にしたとしても、そのブロックパターンの転送先となる領域のアドレスを逐一きめ細やかに指定しなければならないため、例えば文字などの複雑な形状の画像に対してハッチング処理を施す際には、ブロックパターンの転送先を指定するための作業や処理が非常に煩雑となる。
【０００４】
また、このようなハッチング処理においては、ハッチング処理の対象となる画像データと、ハッチングパターンを表すハッチングパターンデータとをそれぞれ、ハッチング回路の外部にある外部記憶手段に記憶させておくのが一般的である。この場合、これらの画像データとハッチングパターンデータとを外部記憶手段から読み出して外部バス経由でハッチング回路に転送し、ここでハッチング処理を施してからフレームバッファに書き込む必要がある。この外部バスは、装置全体を制御するための様々なデータの転送にも用いられるため、トラフィックが多くなることがある。このようなトラフィックが多いときにハッチング処理を行おうとした場合、ハッチング回路へのデータ転送に遅延が発生し、ハッチング処理に要する時間が長くなるという問題がある。
本発明は、このような背景に鑑みてなされたものであり、その目的は、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明は、自回路の外部にあり、０を含む２値で各位値の画素値が表された２値画像データを記憶する外部記憶手段から、自回路の外部にある外部バスを介して前記２値画像データを取得する取得手段と、自回路の内部にあり、並べて配置される複数の図形画像を構成する各画素の位置と、その画素値とを記憶する内部記憶手段と、前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値と、前記内部記憶手段から読み出された各位置の画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、前記２値画像データに含まれる各位置の画素値を反転する反転手段と、前記２値画像データに含まれる各位置の画素値又は当該２値画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記反転手段によって反転された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段とを備えることを特徴とする画像処理回路を提供する。
これにより、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することができる。
【０００６】
本発明の好ましい態様において、前記内部記憶手段は複数設けられ、各々の前記内部記憶手段は、それぞれ異なる前記複数の図形画像を構成する各画素の位置と、その画素値とを記憶し、前記複数の内部記憶手段のうちいずれかを指定する指定手段と、前記指定手段によって指定された前記内部記憶手段から読み出された各位置の画素値を前記第１の乗算手段に供給する供給手段とを備え、前記第１の乗算手段は、前記供給手段によって供給された各位置の画素値と、前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値とを、それぞれ対応する前記位置毎に乗算してもよい。
これにより、複数の内部記憶手段のうちのいずれかを、様々な大きさや形状の画像領域に対して並べて配置する複数の図形画像の供給元の記憶手段として指定することができる。
【０００７】
本発明の好ましい態様において、前記内部記憶手段は、前記複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段とを備えてもよい。
これにより、様々な大きさや形状の画像領域に対して、第２の記憶手段により記憶されている色情報の色の図形画像を並べて配置することができる。
【０００８】
本発明の好ましい態様において、前記第２の記憶手段は、複数種類の色情報を記憶しており、前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力してもよい。
これにより、様々な大きさや形状の画像領域において、同一種類で同じ色の図形画像を並べて配置することができる。
【０００９】
本発明の好ましい態様においては、前記２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを、出力画像データが表す出力画像における背景領域の画素値として指定することができる。
【００１０】
本発明の好ましい態様においては、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報が展開される第４の記憶手段のいずれかを指定する指定手段と、前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを、出力画像データが表す出力画像における背景領域の画素値の供給元の記憶手段として指定することができる。
【００１１】
また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力された出力画像データに基づいて画像を表示する表示手段とを備えることを特徴とする表示装置を提供する。
これにより、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することができ、さらに、その結果得られた画像を表示することができる。
【００１２】
また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力された出力画像データに基づいて印刷を行う印刷手段とを備えることを特徴とする印刷装置を提供する。
これにより、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することができ、さらに、その結果得られた画像を印刷することができる。
【発明を実施するための最良の形態】
【００１３】
［実施形態］
以下に説明する実施形態では、或る画像領域に複数の図形画像を並べて配置する処理のことを、「ハッチング」という。このとき配置される複数の図形画像は、全て同一の図形画像であってもよいし、類似の図形画像であってもよいし、全て異なる図形画像であってもよい。例えば全て同一の方向に延びる線分画像を均等な間隔で繰り返し配置することで“斜線掛け”と呼ばれるハッチングを行うことができる。また、２方向に延びる線分画像をそれぞれ均等な間隔で繰り返し配置することで“網掛け”と呼ばれるハッチングを行うことができる。さらに、ハート型とクローバー型の図形を互い違いに配置するようなハッチングもあるし、形状が全て異なる抽象的な図形をランダムに並べて配置するようなハッチングも考えられる。つまり、ハッチングに用いる図形画像の大きさや形状或いはその個数はどのようなものであってもよい。
【００１４】
図１は、本実施形態に係る画像表示装置１の構成を示す図である。
同図に示すように、画像表示装置１は、ＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、ＶＲＡＭ（Video Random Access Memory）１４と、記憶性液晶表示体１５と、表示制御装置１６と、電源１７と、電源制御装置１８と、コネクタ１９と、記憶制御装置２０と、Ｉ／Ｏ２１と、キー２２と、記憶装置２３と、画像処理回路２５とを備えている。これらの各部は、外部バスを介して接続されている。ＣＰＵ１１は、ＲＯＭ１２に記憶されている制御プログラムを読み出してＲＡＭ１３に展開し、その制御プログラムに記述された手順に従って処理を実行する。キー２２は、利用者によって操作される操作手段であり、ペンデバイスやジョイスティックなどの操作デバイスを含んでいる。Ｉ／Ｏ２１は、キー２２の操作状態を監視しており、ユーザによってキー２２が操作されるとその操作に応じた信号をＣＰＵ１１に供給する。電源１７は、例えば充電可能な電池であり、電源制御装置１８は、電源１７のオンオフ制御や電力の残量監視など各種の電源管理を行う。
【００１５】
コネクタ１９に対しては、リムーバブルメディアなどの可搬性の外付記憶装置２４が着脱自在である。この外付記憶装置２４は、例えばＳＤ（Secure Digital）カードのようなフラッシュメモリ内蔵のカード型記憶媒体であってもよいし、例えばフレキシブルディスクなどの磁気媒体を利用したディスク型記憶媒体であってもよい。記憶装置２３は、フラッシュメモリやハードディスクなどの不揮発性の記憶媒体であり、画像表示装置１に内蔵されている。記憶装置２３又は外付記憶装置２４には、テキスト（文字）、グラフィック（図形）又はイメージ（写真画像）などの画像を表す画像データが記憶されている。この画像データは、白を表す「０」という画素値及び黒を表す「１」という画素値によって構成された２値データである。画素値「１」の画素の配置された領域は画像の描画領域であり、画素値「０」の画素が配置された領域は非描画領域（背景領域）である。記憶制御装置２０は、ＣＰＵ１１の指示に従い、記憶装置２３又は外付記憶装置２４から画像データを読み出し、外部バスを介して画像処理回路２５に供給する。この画像データはハッチング処理対象となるデータである。この画像データが上記のようにハッチング処理を行う画像処理回路２５の外部に記憶されている理由は、利用者が画像データを記憶装置２３又は外付記憶装置２４に自由に記憶させ、また、それを利用しやすくするためである。例えば画像データが外付記憶装置２４に記憶されていれば、利用者はその外付記憶装置２４のみを自由に持ち歩くこともできるし、その外付記憶装置２４内の画像データの内容を他の装置によって自由に変更したりすることができる。
【００１６】
画像処理回路２５は、ハッチング回路２５０を備えている。このハッチング回路２５０は、ＣＰＵ１１の指示に従って供給される画像データに対してハッチングを施し、そのハッチングを施した画像データをＶＲＡＭ１４へと出力する。ＶＲＡＭ１４は、フレームバッファであり、記憶性液晶表示体１５に表示される１ページ分の画像データを記憶する。記憶性液晶表示体１５は、コレステリック液晶や電気泳動などを利用した表示手段であり、電力供給が停止しても画像を表示し続けることができるという記憶性を有している。ＶＲＡＭ１４に記憶された画像データは、ＣＰＵ１１の指示の下で表示制御装置１６に供給される。表示制御装置１６は記憶性液晶表示体１５を制御して、供給された画像データに基づいた画像を表示させる。
【００１７】
次に、図２は、ハッチング回路２５０の構成を示す図である。
同図に示すように、ハッチング回路２５０は、ハッチングパターンレジスタＲ０〜Ｒ１５と、ハッチングパターン指定レジスタＲ１６と、ハッチングカラーレジスタＲ２０，Ｒ２１と、背景カラーレジスタＲ２２と、セレクタＳ０，Ｓ１と、乗算器ＭＵ０，ＭＵ１と、減算器ＳＵと、加算器ＡＤとを備えている。これらの各部は、高速なデータ転送が可能な伝送路によって結線されている。ハッチング回路２５０には、記憶装置２３もしくは外付記憶装置２４から読み出された画像データが、外部バスを介して入力画像データとして入力される。ここでは、入力画像データの画素値「０」が白色（最低濃度）を表し、画素値「１」が黒色（最高濃度）を表すものとする。そして、この入力画像データに対してハッチング回路２５０によりハッチング処理を施した結果が、出力画像データとして出力される。
【００１８】
ハッチングパターンレジスタＲ０〜Ｒ１５には、それぞれ異なるハッチングパターン（つまり複数の図形画像）を構成する各画素の位置が、ハッチングパターンデータとして記憶されている。例えば、ハッチングパターンレジスタＲ０には、格子模様のハッチングを施すためのハッチングパターンデータが記憶されており、ハッチングパターンレジスタＲ１には、縦縞模様のハッチングを施すためのハッチングパターンデータが記憶され、ハッチングパターンレジスタＲ２には、花柄模様のハッチングを施すためのハッチングパターンデータが記憶されているというような具合である。なお、以下の説明では、ハッチングパターンレジスタＲ０〜Ｒ１５を特に区別する必要がない場合には、これらを総称して「ハッチングパターンレジスタＲ」という。
【００１９】
ここで、図３は、ハッチングパターンレジスタＲ０に記憶されているハッチングパターンデータを模式的に示す図である。
このハッチングパターンデータは、「０」又は「１」という２値のパターンビット値で複数の図形画像が表現されたものである。図において白色の格子を構成する各画素の位置にはパターンビット値「０」が配置され、黒色の格子を構成する各画素の位置にはパターンビット値「１」が配置されている。このハッチングパターンデータによって表されるハッチングパターン全体のサイズは、ＶＲＡＭ１４に確保される１ページ分の画像のサイズと同じである。各々の格子は複数個の画素（例えば１６×１６＝２５６個の画素）によって構成されるが、ここでは説明を簡単にするために、１つの格子は１つの画素によって構成されているものと仮定する。この場合、ハッチングパターン全体の横方向の長さは、ＶＲＡＭ１４における画像１ページ分の横方向の画素数Ｍに相当する長さである。また、ハッチングパターン全体の縦方向の長さは、ＶＲＡＭ１４における画像１ページ分の縦方向の画素数Ｎに相当する長さである。他のハッチングパターンレジスタＲ１〜Ｒ１５に記憶されているハッチングパターンデータについても、複数の図形画像が上述と同様にして表現されている。
【００２０】
なお、以下の説明では、ハッチングパターンデータにおいて左上端に位置する画素の位置座標を（０，０）とし、その画素から数えて下方向にｉ画素、右方向にｊ画素進んだ位置の画素を位置座標（ｉ，ｊ）の画素とする。従って、例えば、位置座標（０，０）の画素から数えて右方向に１画素進んだ位置の画素は、位置座標（０，１）にある画素であり、２画素進んだ位置の画素は、位置座標（０，２）にある画素であり、３画素進んだ位置の画素は位置座標（０，３）にある画素である。また、位置座標（０，０）の画素から数えて下方向に１画素進んだ位置の画素は、位置座標（１，０）の画素であり、２画素進んだ位置の画素は、位置座標（２，０）の画素である。このような位置座標の表現方法は、図３に示したようなハッチングパターンデータのみに限らず、ハッチング回路２５０に入力される入力画像データ（後述する図４）や、ハッチング回路２５０から出力される出力画像データ（後述する図８）においても同じである。
【００２１】
再び図２の説明に戻る。
ハッチングパターン指定レジスタＲ１６は、ハッチングパターンレジスタＲ０〜Ｒ１５のいずれかを指定するための選択信号を格納している。つまり、このハッチング指定レジスタＲ１６は、いずれかの記憶手段を指定する指定手段として機能する。本実施形態では、ハッチングパターンレジスタＲ０〜Ｒ１５を指定するための選択信号を「０」〜「１５」とする。例えば、ハッチングパターンレジスタＲ０を指定するための選択信号が「０」、ハッチングパターンレジスタＲ１を指定するための選択信号が「１」、ハッチングパターンレジスタＲ２を指定するための選択信号が「２」という具合である。また、このハッチング指定レジスタＲ１６に格納されている選択信号は、利用者によるキー２２の操作に基づいて、ＣＰＵ１１によって書き換えられるようになっている。
【００２２】
セレクタＳ０は、入力信号として、ハッチングパターンレジスタＲ０〜Ｒ１５に記憶されている各々のハッチングパターンデータが入力される。また、このセレクタＳ０には、ハッチングパターン指定レジスタＲ１６に格納されている選択信号が入力される。このセレクタＳ０は、選択信号によって指定されたハッチングパターンレジスタから供給されたハッチングパターンデータを選択して出力する。例えば、選択信号として「０」が入力されると、セレクタＳ０は、ハッチングパターンレジスタＲ０から供給されたハッチングパターンデータを選択して出力する。また、選択信号として「１」が入力されると、セレクタＳ０は、ハッチングパターンレジスタＲ１から供給されたハッチングパターンデータを選択して出力する。
【００２３】
ハッチングカラーレジスタＲ２０は、各々のハッチングパターンデータにおいてパターンビット値「０」の位置にある画素の色を表す色情報を格納している。ここでは、例えば青色を表す色情報「Ｃ０」が格納されているものとする。ハッチングカラーレジスタＲ２１は、各々のハッチングパターンにおいてパターンビット値「１」の位置にある画素の色を表す色情報を格納している。ここでは、例えば黄色を表す色情報「Ｃ１」が格納されているものとする。この色情報は、本来は色そのものを指定する情報と、その階調値とを含む。ただし、本実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していないので、色情報「Ｃ０」だけで「青色」であることを意味すると同時に、その色が「有る」ということを意味している。また、色情報「Ｃ１」は、「黄色」であることを意味すると同時に、その色が「有る」ということを意味している。
【００２４】
セレクタＳ１には、入力信号として、ハッチングカラーレジスタＲ２０に格納されている色情報「Ｃ０」と、ハッチングカラーレジスタＲ２１に格納されている色情報「Ｃ１」とが入力される。また、このセレクタＳ１には、選択信号として、セレクタＳ０から出力されたハッチングパターンデータに含まれる各パターンビット値が、上述した画素の位置座標の順番に従って順次入力される。セレクタＳ１は、選択信号としてパターンビット値「０」が入力されている期間は、色情報「Ｃ０」を選択して出力し、選択信号としてパターンビット値「１」が入力されている期間は、色情報「Ｃ１」を選択して出力する。
【００２５】
上述したハッチングパターンレジスタＲ０〜Ｒ１５は、ハッチングパターンを構成する各画素の位置を記憶する第１の記憶手段として機能する。また、ハッチングカラーレジスタＲ２０，Ｒ２１は、ハッチングパターンの色を表す色情報を、各々のハッチングパターンを構成する各画素の画素値として記憶する第２の記憶手段として機能する。そして、セレクタＳ１は、ハッチングカラーレジスタＲ２０，Ｒ２１に記憶されている色情報を、ハッチングパターンレジスタＲ０〜Ｒ１５のいずれかに記憶されている各位置の画素の画素値として出力する色情報出力手段として機能する。結局、これらのハッチングパターンレジスタＲ０〜Ｒ１５、ハッチングパターン指定レジスタＲ１６、セレクタＳ０、ハッチングカラーレジスタＲ２０，Ｒ２１及びセレクタＳ１が協働することにより、ハッチングパターンを構成する各画素の位置とその画素値を記憶する内部記憶手段２７として機能することになる。
【００２６】
バスインタフェース２６は、記憶装置２３又は外付記憶装置２４から読み出された画像データを受け取って、ハッチング回路２５０に供給する。つまり、バスインタフェース２６は、ハッチング回路２５０の外部にあり、２値の画像データを記憶する外部記憶手段から、ハッチング回路２５０の外部にある外部バスを介してその画像データを取得する取得手段として機能する。このバスインタフェース２６は、図に示したようにハッチング回路２５０の外部に設けられていてもよいし、ハッチング回路２５０内に設けられていてもよい。
【００２７】
乗算器ＭＵ０は、第１の乗算手段であり、セレクタＳ１から出力される色情報「Ｃ０」又は「Ｃ１」と、バスインタフェース２６から供給される入力画像データに含まれる画素値「０」（白色）又は「１」（黒色）を、それぞれ対応する画素位置毎に乗算して出力する。この「対応する位置」とは、図３に示した画素の位置座標が同じことを意味している。この入力画像データの画素値「０」又は「１」を、以下では「α」と呼ぶ。すなわち、乗算器ＭＵ０は、「Ｃ０」又は「Ｃ１」と「α」とが入力されて、“α×Ｃ０”又は“α×Ｃ１”を出力することになる。
【００２８】
減算器ＳＵには、入力画像データに含まれる各位置の画素値「α」と、「１」という値とが入力され、この「１」という値から「α」を減算した“１−α”を「β」として出力する。これにより、画素値「α」＝「１」の場合は、その「１」が減算器ＳＵにより反転させられて「０」が出力され、画素値「α」＝「０」の場合は、その「０」が減算器ＳＵにより反転させられて「１」が出力されることになる。つまり、この減算器ＳＵは、２値で表現された画素値を反転する反転手段として機能する。
【００２９】
背景カラーレジスタＲ２２は、入力画像データによって表される画像が記憶性液晶表示体１５に表示されるときの非描画領域（つまり入力画像データに基づく画像の背景となる背景領域）の色を表す色情報を格納している。この色情報は例えば白色を表している。この画像処理回路２５では、予め決められた色の背景領域に、入力画像データが表す画像を重ねて描画する、という構成になっている。このため、背景カラーレジスタＲ２２には背景領域の色情報が格納されている。以下、この背景領域の色情報を「背景色情報」という。
【００３０】
乗算器ＭＵ１は、第２の乗算手段であり、減算器ＳＵから出力される「β」と、背景カラーレジスタＲ２２から供給される背景色情報とを、対応する画素位置毎に乗算して出力する。すなわち、乗算器ＭＵ１からは、“β×背景色情報”が色情報として出力される。
【００３１】
加算器ＡＤは、乗算器ＭＵ０から出力される“α×Ｃ０”又は“α×Ｃ１”と、乗算器ＭＵ１から出力される“β×背景色情報”とを、対応する画素位置毎に加算して、その加算した結果を出力画像データとして出力する。すなわち、加算器ＡＤからは、“α×Ｃ０＋β×背景色情報”という色情報か、“α×Ｃ１＋β×背景色情報”という色情報のいずれかが、出力画像データに含まれる各画素の色情報として出力される。
【００３２】
次に、ハッチング回路２５０の動作について具体的に説明する。
まず、ＣＰＵ１１は、ハッチングパターンの選択を利用者に促すための画面を記憶性液晶表示体１５に表示させて、利用者によるハッチングパターンの選択を受け付ける。例えば、ＣＰＵ１１は、ハッチングパターンレジスタＲ０〜Ｒ１５に各々記憶されているハッチングパターンを利用者が見やすいように拡大した画像を、記憶性液晶表示体１５に並べて表示させる。この表示を見た利用者は、キー２２を操作して、いずれかのハッチングパターンを選択することができる。利用者によってハッチングパターンが選択されると、ＣＰＵ１１は、選択されたハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲを特定する。そして、ＣＰＵ１１は、特定したハッチングパターンレジスタＲを指定するための選択信号を、ハッチングパターン指定レジスタＲ１６に書き込む。例えば、利用者によって、図３によって表される格子模様のハッチングパターンが選択された場合、ハッチングパターン指定レジスタＲ１６には、このハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ０を指定するための選択信号「０」が書き込まれる。この選択信号の書き込み処理は、ＣＰＵ１１が記憶装置２３に予め記憶されているソフトウェアを実行することによって実現される。
【００３３】
続いて、ＣＰＵ１１は、記憶装置２３又は外付記憶装置２４から画像データを読み出し、入力画像データとしてバスインタフェース２６に供給する。バスインタフェース２６は、供給された入力画像データをハッチング回路２５０に入力する。
ここで、図４は、ハッチング回路２５０に入力される入力画像データの一例である、“Ｌ”という文字画像が描画された入力画像を表す入力画像データを模式的に示す図である。この入力画像は、図３に示したハッチングパターンと同様に、横方向にＭ個で縦方向にＮ個の画素から構成されている。各画素の画素値は、図中の白色部分が「０」であり、黒色部分が「１」である。画素値が「１」の領域は、“Ｌ”という文字画像が描画される描画領域であり、画素値が「０」の領域は、文字画像が描画されない非描画領域である。以下の説明では、上述のようにしてハッチングパターンレジスタＲ０を指定するための「０」という選択信号がハッチングパターン指定レジスタＲ１６に書き込まれ、図４に示した入力画像データがハッチング回路２５０に入力された場合の動作を例示する。
【００３４】
まず、図５を参照して、セレクタＳ０，Ｓ１及び乗算器ＭＵ０の動作について説明する。
図４に示した入力画像データの画素値が、位置座標の順番に従って、ハッチング回路２５０に「α」として入力される。例えば、入力画像データの位置座標（０，０）の画素の画素値は「０」であるため、まず、「０」という値が「α」として入力される。次に、入力画像データの位置座標（０，１）の画素の画素値も「０」であるため、「０」という値が「α」として出力される。同様にして、位置座標（０，２）、（０，３）・・・（０，Ｍ−１）というように、図４に示した入力画像データの最上方の１ラインの画素値が順次、ハッチング回路２５０に「α」として入力される。１ラインの画素値が全てハッチング回路２５０に入力されると、次に、上から２番目の１ラインに属する位置座標（１，０）、（１，１）、（１，２）・・・（１，Ｍ−１）の画素の画素値が順次、ハッチング回路２５０に「α」として入力される。ここで、位置座標（１，０）、（１，１）、（１，２）、（１，３）の画素の画素値は、それぞれ、「０」、「１」、「１」、「１」である。図５では、これらの画素値が順番に入力されている様子を例示している。
【００３５】
この入力動作と並行して、セレクタＳ０には、入力信号として、ハッチングパターンレジスタＲ０〜Ｒ１５からそれぞれ読み出されたハッチングパターンデータが入力され、選択信号として、ハッチングパターン指定レジスタＲ１６に格納されている選択信号が供給される。この例では、ハッチングパターン指定レジスタＲ１６には、「０」という選択信号が書き込まれているため、この選択信号「０」がセレクタＳ０に供給される。セレクタＳ０は、供給された「０」という選択信号によって指定されるハッチングパターンレジスタＲ０から読み出されたハッチングパターンデータ、すなわち図３に示したハッチングパターンデータを選択して出力する。これにより、セレクタＳ０からは、例えばハッチングパターンデータにおける位置座標（１，０）の画素については、パターンビット値が「０」が出力され、位置座標（１，１）の画素については、パターンビット値が「１」が出力される。同様にして、ハッチングパターンデータにおける位置座標（１，２）の画素については、パターンビット値が「０」が出力され、位置座標（１，３）の画素については、パターンビット値が「１」が出力される。セレクタＳ０から出力された各パターンビット値は、順次セレクタＳ１に供給される。
【００３６】
セレクタＳ１には、入力信号として、ハッチングカラーレジスタＲ２０から読み出された色情報「Ｃ０」と、ハッチングカラーレジスタＲ２１から読み出された色情報「Ｃ１」とが入力され、選択信号として、セレクタＳ０から出力された各パターンビット値が供給される。セレクタＳ１は、選択信号として「０」が入力されている期間は色情報「Ｃ０」を選択して出力し、選択信号として「１」が入力されている期間は色情報「Ｃ１」を選択して出力する。例えば、ハッチングパターンデータにおける位置座標（１，０）の画素については、パターンビット値が「０」であるため、セレクタＳ１からは色情報「Ｃ０」が出力される。続くハッチングパターンデータにおける位置座標（１，１）の画素については、パターンビット値が「１」であるため、セレクタＳ１からは色情報「Ｃ１」が出力される。同様にして、ハッチングパターンデータにおける位置座標（１，２）の画素については、パターンビット値が「０」であるため、色情報「Ｃ０」が出力され、ハッチングパターンデータにおける位置座標（１，３）の画素については、パターンビット値が「１」であるため、色情報「Ｃ１」が出力される。出力された色情報は順次、乗算器ＭＵ０に供給される。
【００３７】
乗算器ＭＵ０には、入力画像データに含まれる各位置の画素値「α」と、セレクタＳ１から供給された色情報「Ｃ０」又は「Ｃ１」とが入力される。つまり、上述したセレクタＳ０は、指定手段によって指定された記憶手段から読み出された各位置の画素値を第１の乗算手段に供給する供給手段として機能することになる。乗算器ＭＵ０は、入力画像データに含まれる各位置の画素値「α」と、セレクタＳ１から供給された色情報「Ｃ０」又は「Ｃ１」とを、対応する画素位置毎に乗算し、“α×Ｃ０”又は“α×Ｃ１”を出力する。例えば、位置座標（１，０）の画素については、「α」が「０」、色情報が「Ｃ０」であるため、０×Ｃ０＝「０」という値が出力される。続く位置座標（１，１）の画素については、「α」が「１」、色情報が「Ｃ１」であるため、１×Ｃ１＝「Ｃ１」が、つまりセレクタＳ１から供給される色情報「Ｃ１」がそのまま出力される。同様にして、位置座標（１，２）の画素については、「α」が「１」であるため、セレクタＳ１から供給される色情報「Ｃ０」が出力され、位置座標（１，３）の画素についても、「α」が「１」であるため、セレクタＳ１から供給される色情報「Ｃ１」が出力される。このように、乗算器ＭＵ０による乗算の結果、入力画像データの画素値が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「０」という値が出力される。一方、入力画像データの画素値が「１」である画素、つまり文字画像が描画される描画領域の画素については、ハッチングパターンデータにおいて対応する位置のパターンビット値の色情報が出力されることになる。この乗算器ＭＵ０から出力された“α×Ｃ０”又は“α×Ｃ１”、つまり“α×ハッチングパターンの色情報”は、加算器ＡＤに供給される。
【００３８】
次に、図６を参照して、減算器ＳＵ及び乗算器ＭＵ１の動作について説明する。
入力画像データに含まれる各位置の画素値「α」は、上述した乗算器ＭＵ０のほか、減算器ＳＵにも供給される。減算器ＳＵは、この「α」と「１」とが入力され、この「１」から「α」を減算した“１−α”を「β」として出力する。例えば位置座標（１，０）の画素については、「α」が０であるため、１−０＝「１」という値が「β」として出力される。続く位置座標（１，１）の画素については、「α」が１であるため、１−１＝「０」という値が「β」として出力される。同様にして、位置座標（１，２）の画素については、「α」が１であるため、１−１＝「０」という値が「β」として出力され、（１，３）の画素についても、「α」が１であるため、１−１＝「０」という値が「β」として出力される。減算器ＳＵから出力された「β」は、乗算器ＭＵ１に供給される。
【００３９】
乗算器ＭＵ１には、減算器ＳＵから「β」が供給されるとともに、背景カラーレジスタＲ２２から背景色情報が供給される。乗算器ＭＵ１は、この「β」と背景色情報とを、対応する画素位置毎に乗算した“β×背景色情報”を出力する。すなわち、入力画像データの画素値が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「β」が１になるため、乗算器ＭＵ１からは背景色情報がそのまま出力される。一方、入力画像データの画素値が「１」である画素、つまり文字画像の描画領域の画素については、「β」が０になるため、乗算器ＭＵ１からは「０」という値が出力される。例えば位置座標（１，０）の画素については、減算器ＳＵから供給される「β」が１であるため、背景カラーレジスタＲ２２から供給される背景色情報がそのまま出力される。続く位置座標（１，１）、（１，２）、（１，３）の画素については、いずれも減算器ＳＵから供給される「β」が０であるため、「０」という値が出力される。乗算器ＭＵ１から出力された“β×背景色情報”は、加算器ＡＤに供給される。
【００４０】
次に、図７を参照して、加算器ＡＤの動作について説明する。
加算器ＡＤは、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”と、乗算器ＭＵ１から供給される“β×背景色情報”とを、対応する画素位置毎に加算した“α×ハッチングパターンの色情報＋β×背景色情報”の値を出力する。例えば位置座標（１，０）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「０」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「背景色情報」であるため、「背景色情報」が出力される。続く位置座標（１，１）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「Ｃ１」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ１」が出力される。同様にして、位置座標（１，２）の画素については、“α×ハッチングパターンの色情報”の値が「Ｃ０」であり、“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ０」が出力され、位置座標（１，３）の画素については、“α×ハッチングパターンの色情報”の値が「Ｃ１」であり、“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ１」が出力される。つまり、加算器ＡＤにおいては、図４に示したような入力画像における描画領域の画素の色を表す色情報が、ハッチングパターンの色情報に置き換えられる一方、非描画領域の画素の色を表す色情報が背景色情報に置き換えられ、これらが出力画像データとして出力されることになる。加算器ＡＤから出力された出力画像データは、ＶＲＡＭ１４にいったん記憶された後、表示制御装置１６によって解釈されて、記憶性液晶表示体１５に画像として表示される。
【００４１】
ここで、図８は、出力画像データに基づいて記憶性液晶表示体１５に表示される出力画像を示す図である。
同図に示すように、この出力画像は、図４に示した入力画像データと同様に、“Ｌ”という文字を表す文字画像が描画された描画領域と、文字画像が描画されていない非描画領域とによって構成されている。ただし、文字画像の描画領域は、図３に示したハッチングパターンに相当する青色と黄色の格子模様になっている。また、文字画像の非描画領域には、ハッチングは施されておらず、背景色情報が表す白色の背景画像となっている。例えば位置座標（１，０）の画素の色は、背景色の白色であるし、位置座標（１，１）の画素の色はハッチングパターンの色情報「Ｃ１」が表す黄色であるし、位置座標（１，２）の画素の色はハッチングパターンの色情報「Ｃ０」が表す青色であるし、位置座標（１，３）の画素の色は、ハッチングパターンの色情報「Ｃ１」が表す黄色である。
【００４２】
また、上述では、利用者によって、図３によって表される格子模様のハッチングパターンが選択された場合の動作について例示したが、他のハッチングパターンが選択された場合には以下のようになる。例えば、利用者によって縦縞模様のハッチングパターンが選択された場合、ハッチングパターン指定レジスタＲ１６には、これを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ１を選択するための「１」という選択信号が書き込まれる。セレクタＳ０は、その「１」という選択信号によって指定されるハッチングパターンレジスタＲ１から読み出されたハッチングパターンデータを選択して出力する。これにより、文字画像の描画領域に、利用者によって選択された縦縞模様のハッチングが施される。
あるいは、利用者によって花柄模様のハッチングパターンが選択された場合、ハッチングパターン指定レジスタＲ１６には、これを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ２を選択するための「２」という選択信号が書き込まれる。セレクタＳ０は、その「２」という選択信号によって指定されるハッチングパターンレジスタＲ２から読み出されたハッチングパターンデータを選択して出力する。これにより、文字画像の描画領域に、利用者によって選択された花柄模様のハッチングが施される。
【００４３】
以上説明した実施形態によれば、レジスタ、セレクタ、乗算器、加算器及び減算器からなる比較的簡易な構成の回路を用いるだけで、入力画像における文字などの描画領域だけにハッチングを施すハッチング処理を、ハッチングパターンデータが外部バスを介して入力される場合と比べて高速化することができる。また、ハッチング対象となる領域の位置座標或いはメモリアドレスなどを逐一指定する手間も不要となる。また、利用者は、描画領域に施されるハッチングのハッチングパターンとして、複数のハッチングパターンから所望のハッチングパターンを選択することができる。さらに、ハッチングカラーレジスタＲ２０，Ｒ２１に所望の色を記憶させるだけで、所望の色のハッチングを施すことができる。
【００４４】
［変形例］
以上が実施形態の説明であるが、この実施形態の内容は以下のように変形し得る。また、以下の変形例を適宜組み合わせてもよい。
【００４５】
（１）上述した実施形態において、ハッチング回路２５０には、１６個のハッチングパターンレジスタＲ０〜Ｒ１５が設けられていたが、その台数は、それよりも多くてもよいし、少なくてもよい。例えば、５０個のハッチングパターンレジスタがハッチング回路２５０に設けられていてもよいし、１個のハッチングパターンレジスタのみがハッチング回路２５０に設けられていてもよい。ただし、１個のハッチングパターンレジスタのみがハッチング回路２５０に設けられている場合には、ハッチングパターン指定レジスタＲ１６及びセレクタＳ０が不要となり、ハッチングパターンレジスタに記憶されているハッチングパターンデータがそのままセレクタＳ１に供給されることになる。
【００４６】
（２）上述した実施形態において、ハッチングパターンレジスタＲには、ハッチングパターンデータが予め記憶されていたが、このハッチングパターンデータは、ＣＰＵ１１によって書き換えられてもよい。これにより、ハッチング回路２５０が施すハッチングのハッチングパターンを後から変更することができる。このハッチングパターンレジスタＲに後から書き込まれるハッチングパターンデータとしては、例えば、描画ソフトウェアを用いて利用者によって描画された画像の画像データであってもよい。この場合、ハッチング回路２５０は、利用者によって描画された画像のハッチングを施すことができる。
【００４７】
（３）上述した実施形態において、ハッチング回路２５０は、利用者によって選択されたハッチングパターンのハッチングを施していたが、これに限らない。例えば、ＣＰＵ１１が、ランダムにハッチングパターンを選択してもよい。この場合、ハッチングパターン指定レジスタＲ１６には、ＣＰＵ１１によって選択されたハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲを指定するための選択信号が書き込まれることになる。これにより、ハッチング回路２５０は、ＣＰＵ１１によってランダムに選択されたハッチングパターンのハッチングを施すことができる。
【００４８】
また、ＣＰＵ１１が、ハッチング回路２５０に入力される入力画像データの内容を解析して、その内容毎に予め決められているハッチングパターンを選択してもよい。例えば、ＣＰＵ１１は、入力画像データが文字画像を表すものであれば、格子模様のハッチングパターンを選択し、入力画像データが図形画像を表すものであれば、花柄模様のハッチングパターンを選択してもよい。この場合、ＣＰＵ１１によって格子模様のハッチングパターンが選択されたときには、そのハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ０を指定するための選択信号が、ハッチングパターン指定レジスタＲ１６に書き込まれる。一方、ＣＰＵ１１によって花柄模様のハッチングパターンが選択されたときには、そのハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ２を指定するための選択信号が、ハッチングパターン指定レジスタＲ１６に書き込まれる。これにより、ハッチング回路２５０は、入力画像データの内容に応じて、異なるハッチングパターンのハッチングを施すことができる。
【００４９】
（４）上述した実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していなかったので、ハッチングパターンの色情報Ｃ０，Ｃ１は、色そのものを意味すると同時に、その色が「有る」ということを意味していた。しかし、記憶性液晶表示体１５が同一色を３以上の多階調で表示可能な場合には、この色情報には、色そのものを指定する情報とその階調値とが含まれることになる。
【００５０】
（５）上述した実施形態では、２値の入力画像データを反転する反転手段を、減算器ＳＵによって実現していたが、これに限らず、例えば２値の入力画像データを選択信号とし、選択信号「１」が入力されると入力信号「０」を選択して出力し、選択信号「０」が入力されると入力信号「１」を選択して出力するような構成で実現してもよい。
また、入力画像データは、「１」と「０」という２値からなるデータである必要はなく、例えば、「０」と「１５」というように、「０」という値と「０」以外の整数値からなる２値データであってもよい。この場合、乗算器ＭＵ０にて、「０」以外の値と、ハッチングパターンの色情報とを乗算する場合、そのまま乗算すると、ハッチングパターンの色情報が整数倍されてしまう。そこで、ハッチングパターンの色情報を予め「１／整数値」倍しておくか、または、乗算器ＭＵ０に整数値を入力する前に、その整数値を自身で除算して「１」にしておく必要がある。なお、入力画像データは図２に示したハッチング回路２５０に入力される時点で２値データであればよく、画像がもともと多値データで表されている場合には、その多値データを２値データに変換してからこのハッチング回路２５０に入力すればよい。
【００５１】
（６）ハッチング対象領域以外の領域は要するに背景領域であるが、この背景領域を表示するための画像データとしては、上述した実施形態のように背景カラーレジスタＲ２２に格納されている背景色情報を用いてもよいし、ハッチング回路２５０に入力される入力画像データを用いてもよい。後者の場合、乗算器ＭＵ１には、背景カラーレジスタＲ２２から読み出される背景色情報に代えて、入力画像データが供給されるような回路構成にすればよい。これにより、出力画像における背景領域の色を、入力画像における背景領域の色と同じにすることができる。
【００５２】
また、背景カラーレジスタＲ２２に格納されている背景色情報、又は、ハッチング回路２５０に入力される入力画像データのうちのいずれかを指定するようにしてもよい。
図９は、この場合のハッチング回路２５１を示す図である。このハッチング回路２５１には、背景カラー指定レジスタＲ２５と、セレクタＳ２とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。
背景カラー指定レジスタＲ２５は、入力画像データの各位置の画素値「α」、又は、背景カラーレジスタＲ２２に格納されている背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ２５は、２値の入力画像データに含まれる各位置の画素値、又は、背景色情報に含まれる各位置の画素値のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ２５に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。
セレクタＳ２には、入力信号として、入力画像データの画素値「α」と、背景カラーレジスタＲ２２に格納されている背景色情報とが入力される。また、このセレクタＳ２には、背景カラー指定レジスタＲ２５に格納されている選択信号が入力される。セレクタＳ２は、入力画像データの各位置の画素値「α」を指定する選択信号（ここでは「０」）が入力されると、入力画像データの画素値「α」を選択して出力する。一方、背景カラーレジスタＲ２２に格納されている背景色情報を指定する選択信号（ここでは「１」）が入力されると、背景色情報を選択して出力する。つまり、このセレクタＳ２は、背景カラー指定レジスタＲ２５によって指定された画素値を第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。
これにより、出力画像における背景領域の色として、入力画像における非描画領域の色又は背景色のいずれかを指定することができる。
【００５３】
（７）上述した実施形態において、ＶＲＡＭ１４に記憶された画像データは、表示制御装置１６によって、記憶性液晶表示体１５に表示されていた。これに対し、ハッチング処理が施された画像データが、印刷に用いられてもよい。例えば、加算器ＡＤから出力された出力画像データがＲＡＭ１３に書き込まれ、その出力画像データが用紙１枚に印刷する画像に相当する画像データとして印刷部に供給されてもよい。印刷部は、供給された画像データに基づいて印刷を行い、画像データが表す画像を用紙に形成する。
【００５４】
（８）上述した実施形態では、背景カラーレジスタＲ２２に格納されている背景色情報がそのまま乗算器ＭＵ１に供給されていたが、この背景カラーレジスタＲ２２に加えて、ＶＲＡＭ１４に背景色情報が記憶されている場合には、いずれかの背景色情報が選択されて、乗算器ＭＵ１に供給されてもよい。
図１０は、この変形例に係るハッチング回路２５２の構成を示す図である。このハッチング回路２５２には、背景カラー指定レジスタＲ２６と、セレクタＳ３とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。
背景カラー指定レジスタＲ２６は、背景カラーレジスタＲ２２に格納されている第１の背景色情報、又は、ＶＲＡＭ１４に記憶されている第２の背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ２６は、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２２、又は、記憶性液晶表示体１５に出力される画像情報が展開されるＶＲＡＭ１４のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ２６に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。
セレクタＳ３には、入力信号として、背景カラーレジスタＲ２２に格納されている第１の背景色情報と、ＶＲＡＭ１４に記憶されている第２の背景色情報とが入力される。また、このセレクタＳ３には、背景カラー指定レジスタＲ２６に格納されている選択信号が入力される。セレクタＳ３は、背景カラーレジスタＲ２２を指定する選択信号（ここでは「０」）が入力されると、背景カラーレジスタＲ２２から読み出された第１の背景色情報を選択して出力する。一方、ＶＲＡＭ１４を指定する選択信号（ここでは「１」）が入力されると、ＶＲＡＭ１４から読み出された第２の背景色情報を選択して出力する。つまり、このセレクタＳ３は、背景カラー指定レジスタＲ２６によって指定された記憶手段、すなわち背景カラーレジスタＲ２２又はＶＲＡＭ１４に記憶されている情報を、背景色情報に含まれる画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。
【００５５】
また、表示手段又は印刷手段によって画像が出力（表示又は印刷）される場合、その出力画像の画像情報は、ＲＡＭ１３などの記憶手段に展開され、このＲＡＭ１３にいったん記憶されてから表示手段又は印刷手段へと供給される。このＲＡＭ１３に記憶された出力画像の画像情報を、上記実施形態における背景色情報として用いてもよい。この場合、背景カラー指定レジスタＲ２６が、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２２、又は、出力画像の画像情報が記憶されるＲＡＭ１３のいずれかを指定する指定手段として機能する。そして、セレクタＳ３が、背景カラー指定レジスタＲ２６によって指定された記憶手段、すなわち背景カラーレジスタＲ２２又はＲＡＭ１３に記憶されている背景色情報又は画像情報を、上記実施形態における背景色情報の画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。これにより、ＲＡＭ１３などの記憶手段を、背景色情報の供給元として選択することができる。
【００５６】
（９）上述した実施形態において、ハッチング回路２５０は、画像処理回路２５に設けられていた。これに対し、ハッチング回路２５０が、表示制御装置１６などの他のデバイスに設けられていてもよい。
【００５７】
（１０）上述したハッチング回路２５０は、画像データに応じた画像を表示する表示装置を有するパーソナルコンピュータ装置、携帯電話機又は電子ブックなどに用いられてもよい。
【図面の簡単な説明】
【００５８】
【図１】画像表示装置１の構成を示す図である。
【図２】ハッチング回路２５０の構成を示す図である。
【図３】ハッチングパターンレジスタＲ０のハッチングパターンデータを示す図である。
【図４】ハッチング回路２５０に入力される入力画像データの一例を示す図である。
【図５】セレクタＳ０，Ｓ１及び乗算器ＭＵ０の動作を説明する図である。
【図６】減算器ＳＵ及び乗算器ＭＵ１の動作を説明する図である。
【図７】加算器ＡＤの動作を説明する図である。
【図８】記憶性液晶表示体１５に表示される出力画像を示す図である。
【図９】変形例に係るハッチング回路２５１の構成を示す図である。
【図１０】変形例に係るハッチング回路２５２の構成を示す図である。
【符号の説明】
【００５９】
１…画像表示装置、１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…ＶＲＡＭ、１５…記憶性液晶表示体、１６…表示制御装置、１７…電源、１８…電源制御装置、１９…コネクタ、２０…記憶制御装置、２１…Ｉ／Ｏ、２２…キー、２３…記憶装置、２４…外付記憶装置、２５…画像処理回路、２５０，２５１，２５２…ハッチング回路、Ｒ，Ｒ０〜Ｒ１５…ハッチングパターンレジスタ、Ｒ１６…ハッチングパターン指定レジスタ、Ｒ２０，Ｒ２１…ハッチングカラーレジスタ、Ｓ０〜Ｓ３…セレクタ、２６…バスインタフェース、ＭＵ０，ＭＵ１…乗算器、ＳＵ…減算器、ＡＤ…加算器、Ｒ２２…背景カラーレジスタ、Ｒ２５，Ｒ２６…背景カラー指定レジスタ、２７…内部記憶手段。
【技術分野】
【０００１】
本発明は、画像領域に複数の図形画像を並べて配置する技術に関する。
【背景技術】
【０００２】
画像処理の分野では、ハッチング処理と呼ばれる技術が知られている。このハッチング処理とは、文字や表又は図形などの画像領域に複数の図形画像を規則的に並べて配置することで、いわゆる網掛けや模様付けなどを行う処理のことである。例えば特許文献１には、ハッチング描画用のブロックパターンを指定された領域内に繰り返し転送するＢｉＴＢＬＴ（ビットバウンダリ、ブロック転送）回路を用いて、フレームメモリにハッチングパターンを迅速に展開する技術が開示されている。
【特許文献１】特開平０５−２１０３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に記載された技術は、ブロックパターンのサイズの整数倍の大きさを持つ領域に対してハッチング処理を施す場合には都合がよいものであるが、それ以外の場合には上手くハッチング処理を行うことができない。例えばブロックパターンのサイズを極めて小さくすることで、任意の大きさの領域に対するハッチング処理を可能にしたとしても、そのブロックパターンの転送先となる領域のアドレスを逐一きめ細やかに指定しなければならないため、例えば文字などの複雑な形状の画像に対してハッチング処理を施す際には、ブロックパターンの転送先を指定するための作業や処理が非常に煩雑となる。
【０００４】
また、このようなハッチング処理においては、ハッチング処理の対象となる画像データと、ハッチングパターンを表すハッチングパターンデータとをそれぞれ、ハッチング回路の外部にある外部記憶手段に記憶させておくのが一般的である。この場合、これらの画像データとハッチングパターンデータとを外部記憶手段から読み出して外部バス経由でハッチング回路に転送し、ここでハッチング処理を施してからフレームバッファに書き込む必要がある。この外部バスは、装置全体を制御するための様々なデータの転送にも用いられるため、トラフィックが多くなることがある。このようなトラフィックが多いときにハッチング処理を行おうとした場合、ハッチング回路へのデータ転送に遅延が発生し、ハッチング処理に要する時間が長くなるという問題がある。
本発明は、このような背景に鑑みてなされたものであり、その目的は、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明は、自回路の外部にあり、０を含む２値で各位値の画素値が表された２値画像データを記憶する外部記憶手段から、自回路の外部にある外部バスを介して前記２値画像データを取得する取得手段と、自回路の内部にあり、並べて配置される複数の図形画像を構成する各画素の位置と、その画素値とを記憶する内部記憶手段と、前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値と、前記内部記憶手段から読み出された各位置の画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、前記２値画像データに含まれる各位置の画素値を反転する反転手段と、前記２値画像データに含まれる各位置の画素値又は当該２値画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記反転手段によって反転された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段とを備えることを特徴とする画像処理回路を提供する。
これにより、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することができる。
【０００６】
本発明の好ましい態様において、前記内部記憶手段は複数設けられ、各々の前記内部記憶手段は、それぞれ異なる前記複数の図形画像を構成する各画素の位置と、その画素値とを記憶し、前記複数の内部記憶手段のうちいずれかを指定する指定手段と、前記指定手段によって指定された前記内部記憶手段から読み出された各位置の画素値を前記第１の乗算手段に供給する供給手段とを備え、前記第１の乗算手段は、前記供給手段によって供給された各位置の画素値と、前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値とを、それぞれ対応する前記位置毎に乗算してもよい。
これにより、複数の内部記憶手段のうちのいずれかを、様々な大きさや形状の画像領域に対して並べて配置する複数の図形画像の供給元の記憶手段として指定することができる。
【０００７】
本発明の好ましい態様において、前記内部記憶手段は、前記複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段とを備えてもよい。
これにより、様々な大きさや形状の画像領域に対して、第２の記憶手段により記憶されている色情報の色の図形画像を並べて配置することができる。
【０００８】
本発明の好ましい態様において、前記第２の記憶手段は、複数種類の色情報を記憶しており、前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力してもよい。
これにより、様々な大きさや形状の画像領域において、同一種類で同じ色の図形画像を並べて配置することができる。
【０００９】
本発明の好ましい態様においては、前記２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを、出力画像データが表す出力画像における背景領域の画素値として指定することができる。
【００１０】
本発明の好ましい態様においては、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報が展開される第４の記憶手段のいずれかを指定する指定手段と、前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段とを備えてもよい。
これにより、予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを、出力画像データが表す出力画像における背景領域の画素値の供給元の記憶手段として指定することができる。
【００１１】
また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力された出力画像データに基づいて画像を表示する表示手段とを備えることを特徴とする表示装置を提供する。
これにより、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することができ、さらに、その結果得られた画像を表示することができる。
【００１２】
また、本発明は、上記のいずれかに記載の画像処理回路と、前記加算手段から出力された出力画像データに基づいて印刷を行う印刷手段とを備えることを特徴とする印刷装置を提供する。
これにより、様々な大きさや形状の画像領域に対して複数の図形画像を並べて配置するハッチング処理を、その複数の図形画像を表すデータが外部バスを介して入力される場合と比べて高速化することができ、さらに、その結果得られた画像を印刷することができる。
【発明を実施するための最良の形態】
【００１３】
［実施形態］
以下に説明する実施形態では、或る画像領域に複数の図形画像を並べて配置する処理のことを、「ハッチング」という。このとき配置される複数の図形画像は、全て同一の図形画像であってもよいし、類似の図形画像であってもよいし、全て異なる図形画像であってもよい。例えば全て同一の方向に延びる線分画像を均等な間隔で繰り返し配置することで“斜線掛け”と呼ばれるハッチングを行うことができる。また、２方向に延びる線分画像をそれぞれ均等な間隔で繰り返し配置することで“網掛け”と呼ばれるハッチングを行うことができる。さらに、ハート型とクローバー型の図形を互い違いに配置するようなハッチングもあるし、形状が全て異なる抽象的な図形をランダムに並べて配置するようなハッチングも考えられる。つまり、ハッチングに用いる図形画像の大きさや形状或いはその個数はどのようなものであってもよい。
【００１４】
図１は、本実施形態に係る画像表示装置１の構成を示す図である。
同図に示すように、画像表示装置１は、ＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、ＶＲＡＭ（Video Random Access Memory）１４と、記憶性液晶表示体１５と、表示制御装置１６と、電源１７と、電源制御装置１８と、コネクタ１９と、記憶制御装置２０と、Ｉ／Ｏ２１と、キー２２と、記憶装置２３と、画像処理回路２５とを備えている。これらの各部は、外部バスを介して接続されている。ＣＰＵ１１は、ＲＯＭ１２に記憶されている制御プログラムを読み出してＲＡＭ１３に展開し、その制御プログラムに記述された手順に従って処理を実行する。キー２２は、利用者によって操作される操作手段であり、ペンデバイスやジョイスティックなどの操作デバイスを含んでいる。Ｉ／Ｏ２１は、キー２２の操作状態を監視しており、ユーザによってキー２２が操作されるとその操作に応じた信号をＣＰＵ１１に供給する。電源１７は、例えば充電可能な電池であり、電源制御装置１８は、電源１７のオンオフ制御や電力の残量監視など各種の電源管理を行う。
【００１５】
コネクタ１９に対しては、リムーバブルメディアなどの可搬性の外付記憶装置２４が着脱自在である。この外付記憶装置２４は、例えばＳＤ（Secure Digital）カードのようなフラッシュメモリ内蔵のカード型記憶媒体であってもよいし、例えばフレキシブルディスクなどの磁気媒体を利用したディスク型記憶媒体であってもよい。記憶装置２３は、フラッシュメモリやハードディスクなどの不揮発性の記憶媒体であり、画像表示装置１に内蔵されている。記憶装置２３又は外付記憶装置２４には、テキスト（文字）、グラフィック（図形）又はイメージ（写真画像）などの画像を表す画像データが記憶されている。この画像データは、白を表す「０」という画素値及び黒を表す「１」という画素値によって構成された２値データである。画素値「１」の画素の配置された領域は画像の描画領域であり、画素値「０」の画素が配置された領域は非描画領域（背景領域）である。記憶制御装置２０は、ＣＰＵ１１の指示に従い、記憶装置２３又は外付記憶装置２４から画像データを読み出し、外部バスを介して画像処理回路２５に供給する。この画像データはハッチング処理対象となるデータである。この画像データが上記のようにハッチング処理を行う画像処理回路２５の外部に記憶されている理由は、利用者が画像データを記憶装置２３又は外付記憶装置２４に自由に記憶させ、また、それを利用しやすくするためである。例えば画像データが外付記憶装置２４に記憶されていれば、利用者はその外付記憶装置２４のみを自由に持ち歩くこともできるし、その外付記憶装置２４内の画像データの内容を他の装置によって自由に変更したりすることができる。
【００１６】
画像処理回路２５は、ハッチング回路２５０を備えている。このハッチング回路２５０は、ＣＰＵ１１の指示に従って供給される画像データに対してハッチングを施し、そのハッチングを施した画像データをＶＲＡＭ１４へと出力する。ＶＲＡＭ１４は、フレームバッファであり、記憶性液晶表示体１５に表示される１ページ分の画像データを記憶する。記憶性液晶表示体１５は、コレステリック液晶や電気泳動などを利用した表示手段であり、電力供給が停止しても画像を表示し続けることができるという記憶性を有している。ＶＲＡＭ１４に記憶された画像データは、ＣＰＵ１１の指示の下で表示制御装置１６に供給される。表示制御装置１６は記憶性液晶表示体１５を制御して、供給された画像データに基づいた画像を表示させる。
【００１７】
次に、図２は、ハッチング回路２５０の構成を示す図である。
同図に示すように、ハッチング回路２５０は、ハッチングパターンレジスタＲ０〜Ｒ１５と、ハッチングパターン指定レジスタＲ１６と、ハッチングカラーレジスタＲ２０，Ｒ２１と、背景カラーレジスタＲ２２と、セレクタＳ０，Ｓ１と、乗算器ＭＵ０，ＭＵ１と、減算器ＳＵと、加算器ＡＤとを備えている。これらの各部は、高速なデータ転送が可能な伝送路によって結線されている。ハッチング回路２５０には、記憶装置２３もしくは外付記憶装置２４から読み出された画像データが、外部バスを介して入力画像データとして入力される。ここでは、入力画像データの画素値「０」が白色（最低濃度）を表し、画素値「１」が黒色（最高濃度）を表すものとする。そして、この入力画像データに対してハッチング回路２５０によりハッチング処理を施した結果が、出力画像データとして出力される。
【００１８】
ハッチングパターンレジスタＲ０〜Ｒ１５には、それぞれ異なるハッチングパターン（つまり複数の図形画像）を構成する各画素の位置が、ハッチングパターンデータとして記憶されている。例えば、ハッチングパターンレジスタＲ０には、格子模様のハッチングを施すためのハッチングパターンデータが記憶されており、ハッチングパターンレジスタＲ１には、縦縞模様のハッチングを施すためのハッチングパターンデータが記憶され、ハッチングパターンレジスタＲ２には、花柄模様のハッチングを施すためのハッチングパターンデータが記憶されているというような具合である。なお、以下の説明では、ハッチングパターンレジスタＲ０〜Ｒ１５を特に区別する必要がない場合には、これらを総称して「ハッチングパターンレジスタＲ」という。
【００１９】
ここで、図３は、ハッチングパターンレジスタＲ０に記憶されているハッチングパターンデータを模式的に示す図である。
このハッチングパターンデータは、「０」又は「１」という２値のパターンビット値で複数の図形画像が表現されたものである。図において白色の格子を構成する各画素の位置にはパターンビット値「０」が配置され、黒色の格子を構成する各画素の位置にはパターンビット値「１」が配置されている。このハッチングパターンデータによって表されるハッチングパターン全体のサイズは、ＶＲＡＭ１４に確保される１ページ分の画像のサイズと同じである。各々の格子は複数個の画素（例えば１６×１６＝２５６個の画素）によって構成されるが、ここでは説明を簡単にするために、１つの格子は１つの画素によって構成されているものと仮定する。この場合、ハッチングパターン全体の横方向の長さは、ＶＲＡＭ１４における画像１ページ分の横方向の画素数Ｍに相当する長さである。また、ハッチングパターン全体の縦方向の長さは、ＶＲＡＭ１４における画像１ページ分の縦方向の画素数Ｎに相当する長さである。他のハッチングパターンレジスタＲ１〜Ｒ１５に記憶されているハッチングパターンデータについても、複数の図形画像が上述と同様にして表現されている。
【００２０】
なお、以下の説明では、ハッチングパターンデータにおいて左上端に位置する画素の位置座標を（０，０）とし、その画素から数えて下方向にｉ画素、右方向にｊ画素進んだ位置の画素を位置座標（ｉ，ｊ）の画素とする。従って、例えば、位置座標（０，０）の画素から数えて右方向に１画素進んだ位置の画素は、位置座標（０，１）にある画素であり、２画素進んだ位置の画素は、位置座標（０，２）にある画素であり、３画素進んだ位置の画素は位置座標（０，３）にある画素である。また、位置座標（０，０）の画素から数えて下方向に１画素進んだ位置の画素は、位置座標（１，０）の画素であり、２画素進んだ位置の画素は、位置座標（２，０）の画素である。このような位置座標の表現方法は、図３に示したようなハッチングパターンデータのみに限らず、ハッチング回路２５０に入力される入力画像データ（後述する図４）や、ハッチング回路２５０から出力される出力画像データ（後述する図８）においても同じである。
【００２１】
再び図２の説明に戻る。
ハッチングパターン指定レジスタＲ１６は、ハッチングパターンレジスタＲ０〜Ｒ１５のいずれかを指定するための選択信号を格納している。つまり、このハッチング指定レジスタＲ１６は、いずれかの記憶手段を指定する指定手段として機能する。本実施形態では、ハッチングパターンレジスタＲ０〜Ｒ１５を指定するための選択信号を「０」〜「１５」とする。例えば、ハッチングパターンレジスタＲ０を指定するための選択信号が「０」、ハッチングパターンレジスタＲ１を指定するための選択信号が「１」、ハッチングパターンレジスタＲ２を指定するための選択信号が「２」という具合である。また、このハッチング指定レジスタＲ１６に格納されている選択信号は、利用者によるキー２２の操作に基づいて、ＣＰＵ１１によって書き換えられるようになっている。
【００２２】
セレクタＳ０は、入力信号として、ハッチングパターンレジスタＲ０〜Ｒ１５に記憶されている各々のハッチングパターンデータが入力される。また、このセレクタＳ０には、ハッチングパターン指定レジスタＲ１６に格納されている選択信号が入力される。このセレクタＳ０は、選択信号によって指定されたハッチングパターンレジスタから供給されたハッチングパターンデータを選択して出力する。例えば、選択信号として「０」が入力されると、セレクタＳ０は、ハッチングパターンレジスタＲ０から供給されたハッチングパターンデータを選択して出力する。また、選択信号として「１」が入力されると、セレクタＳ０は、ハッチングパターンレジスタＲ１から供給されたハッチングパターンデータを選択して出力する。
【００２３】
ハッチングカラーレジスタＲ２０は、各々のハッチングパターンデータにおいてパターンビット値「０」の位置にある画素の色を表す色情報を格納している。ここでは、例えば青色を表す色情報「Ｃ０」が格納されているものとする。ハッチングカラーレジスタＲ２１は、各々のハッチングパターンにおいてパターンビット値「１」の位置にある画素の色を表す色情報を格納している。ここでは、例えば黄色を表す色情報「Ｃ１」が格納されているものとする。この色情報は、本来は色そのものを指定する情報と、その階調値とを含む。ただし、本実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していないので、色情報「Ｃ０」だけで「青色」であることを意味すると同時に、その色が「有る」ということを意味している。また、色情報「Ｃ１」は、「黄色」であることを意味すると同時に、その色が「有る」ということを意味している。
【００２４】
セレクタＳ１には、入力信号として、ハッチングカラーレジスタＲ２０に格納されている色情報「Ｃ０」と、ハッチングカラーレジスタＲ２１に格納されている色情報「Ｃ１」とが入力される。また、このセレクタＳ１には、選択信号として、セレクタＳ０から出力されたハッチングパターンデータに含まれる各パターンビット値が、上述した画素の位置座標の順番に従って順次入力される。セレクタＳ１は、選択信号としてパターンビット値「０」が入力されている期間は、色情報「Ｃ０」を選択して出力し、選択信号としてパターンビット値「１」が入力されている期間は、色情報「Ｃ１」を選択して出力する。
【００２５】
上述したハッチングパターンレジスタＲ０〜Ｒ１５は、ハッチングパターンを構成する各画素の位置を記憶する第１の記憶手段として機能する。また、ハッチングカラーレジスタＲ２０，Ｒ２１は、ハッチングパターンの色を表す色情報を、各々のハッチングパターンを構成する各画素の画素値として記憶する第２の記憶手段として機能する。そして、セレクタＳ１は、ハッチングカラーレジスタＲ２０，Ｒ２１に記憶されている色情報を、ハッチングパターンレジスタＲ０〜Ｒ１５のいずれかに記憶されている各位置の画素の画素値として出力する色情報出力手段として機能する。結局、これらのハッチングパターンレジスタＲ０〜Ｒ１５、ハッチングパターン指定レジスタＲ１６、セレクタＳ０、ハッチングカラーレジスタＲ２０，Ｒ２１及びセレクタＳ１が協働することにより、ハッチングパターンを構成する各画素の位置とその画素値を記憶する内部記憶手段２７として機能することになる。
【００２６】
バスインタフェース２６は、記憶装置２３又は外付記憶装置２４から読み出された画像データを受け取って、ハッチング回路２５０に供給する。つまり、バスインタフェース２６は、ハッチング回路２５０の外部にあり、２値の画像データを記憶する外部記憶手段から、ハッチング回路２５０の外部にある外部バスを介してその画像データを取得する取得手段として機能する。このバスインタフェース２６は、図に示したようにハッチング回路２５０の外部に設けられていてもよいし、ハッチング回路２５０内に設けられていてもよい。
【００２７】
乗算器ＭＵ０は、第１の乗算手段であり、セレクタＳ１から出力される色情報「Ｃ０」又は「Ｃ１」と、バスインタフェース２６から供給される入力画像データに含まれる画素値「０」（白色）又は「１」（黒色）を、それぞれ対応する画素位置毎に乗算して出力する。この「対応する位置」とは、図３に示した画素の位置座標が同じことを意味している。この入力画像データの画素値「０」又は「１」を、以下では「α」と呼ぶ。すなわち、乗算器ＭＵ０は、「Ｃ０」又は「Ｃ１」と「α」とが入力されて、“α×Ｃ０”又は“α×Ｃ１”を出力することになる。
【００２８】
減算器ＳＵには、入力画像データに含まれる各位置の画素値「α」と、「１」という値とが入力され、この「１」という値から「α」を減算した“１−α”を「β」として出力する。これにより、画素値「α」＝「１」の場合は、その「１」が減算器ＳＵにより反転させられて「０」が出力され、画素値「α」＝「０」の場合は、その「０」が減算器ＳＵにより反転させられて「１」が出力されることになる。つまり、この減算器ＳＵは、２値で表現された画素値を反転する反転手段として機能する。
【００２９】
背景カラーレジスタＲ２２は、入力画像データによって表される画像が記憶性液晶表示体１５に表示されるときの非描画領域（つまり入力画像データに基づく画像の背景となる背景領域）の色を表す色情報を格納している。この色情報は例えば白色を表している。この画像処理回路２５では、予め決められた色の背景領域に、入力画像データが表す画像を重ねて描画する、という構成になっている。このため、背景カラーレジスタＲ２２には背景領域の色情報が格納されている。以下、この背景領域の色情報を「背景色情報」という。
【００３０】
乗算器ＭＵ１は、第２の乗算手段であり、減算器ＳＵから出力される「β」と、背景カラーレジスタＲ２２から供給される背景色情報とを、対応する画素位置毎に乗算して出力する。すなわち、乗算器ＭＵ１からは、“β×背景色情報”が色情報として出力される。
【００３１】
加算器ＡＤは、乗算器ＭＵ０から出力される“α×Ｃ０”又は“α×Ｃ１”と、乗算器ＭＵ１から出力される“β×背景色情報”とを、対応する画素位置毎に加算して、その加算した結果を出力画像データとして出力する。すなわち、加算器ＡＤからは、“α×Ｃ０＋β×背景色情報”という色情報か、“α×Ｃ１＋β×背景色情報”という色情報のいずれかが、出力画像データに含まれる各画素の色情報として出力される。
【００３２】
次に、ハッチング回路２５０の動作について具体的に説明する。
まず、ＣＰＵ１１は、ハッチングパターンの選択を利用者に促すための画面を記憶性液晶表示体１５に表示させて、利用者によるハッチングパターンの選択を受け付ける。例えば、ＣＰＵ１１は、ハッチングパターンレジスタＲ０〜Ｒ１５に各々記憶されているハッチングパターンを利用者が見やすいように拡大した画像を、記憶性液晶表示体１５に並べて表示させる。この表示を見た利用者は、キー２２を操作して、いずれかのハッチングパターンを選択することができる。利用者によってハッチングパターンが選択されると、ＣＰＵ１１は、選択されたハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲを特定する。そして、ＣＰＵ１１は、特定したハッチングパターンレジスタＲを指定するための選択信号を、ハッチングパターン指定レジスタＲ１６に書き込む。例えば、利用者によって、図３によって表される格子模様のハッチングパターンが選択された場合、ハッチングパターン指定レジスタＲ１６には、このハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ０を指定するための選択信号「０」が書き込まれる。この選択信号の書き込み処理は、ＣＰＵ１１が記憶装置２３に予め記憶されているソフトウェアを実行することによって実現される。
【００３３】
続いて、ＣＰＵ１１は、記憶装置２３又は外付記憶装置２４から画像データを読み出し、入力画像データとしてバスインタフェース２６に供給する。バスインタフェース２６は、供給された入力画像データをハッチング回路２５０に入力する。
ここで、図４は、ハッチング回路２５０に入力される入力画像データの一例である、“Ｌ”という文字画像が描画された入力画像を表す入力画像データを模式的に示す図である。この入力画像は、図３に示したハッチングパターンと同様に、横方向にＭ個で縦方向にＮ個の画素から構成されている。各画素の画素値は、図中の白色部分が「０」であり、黒色部分が「１」である。画素値が「１」の領域は、“Ｌ”という文字画像が描画される描画領域であり、画素値が「０」の領域は、文字画像が描画されない非描画領域である。以下の説明では、上述のようにしてハッチングパターンレジスタＲ０を指定するための「０」という選択信号がハッチングパターン指定レジスタＲ１６に書き込まれ、図４に示した入力画像データがハッチング回路２５０に入力された場合の動作を例示する。
【００３４】
まず、図５を参照して、セレクタＳ０，Ｓ１及び乗算器ＭＵ０の動作について説明する。
図４に示した入力画像データの画素値が、位置座標の順番に従って、ハッチング回路２５０に「α」として入力される。例えば、入力画像データの位置座標（０，０）の画素の画素値は「０」であるため、まず、「０」という値が「α」として入力される。次に、入力画像データの位置座標（０，１）の画素の画素値も「０」であるため、「０」という値が「α」として出力される。同様にして、位置座標（０，２）、（０，３）・・・（０，Ｍ−１）というように、図４に示した入力画像データの最上方の１ラインの画素値が順次、ハッチング回路２５０に「α」として入力される。１ラインの画素値が全てハッチング回路２５０に入力されると、次に、上から２番目の１ラインに属する位置座標（１，０）、（１，１）、（１，２）・・・（１，Ｍ−１）の画素の画素値が順次、ハッチング回路２５０に「α」として入力される。ここで、位置座標（１，０）、（１，１）、（１，２）、（１，３）の画素の画素値は、それぞれ、「０」、「１」、「１」、「１」である。図５では、これらの画素値が順番に入力されている様子を例示している。
【００３５】
この入力動作と並行して、セレクタＳ０には、入力信号として、ハッチングパターンレジスタＲ０〜Ｒ１５からそれぞれ読み出されたハッチングパターンデータが入力され、選択信号として、ハッチングパターン指定レジスタＲ１６に格納されている選択信号が供給される。この例では、ハッチングパターン指定レジスタＲ１６には、「０」という選択信号が書き込まれているため、この選択信号「０」がセレクタＳ０に供給される。セレクタＳ０は、供給された「０」という選択信号によって指定されるハッチングパターンレジスタＲ０から読み出されたハッチングパターンデータ、すなわち図３に示したハッチングパターンデータを選択して出力する。これにより、セレクタＳ０からは、例えばハッチングパターンデータにおける位置座標（１，０）の画素については、パターンビット値が「０」が出力され、位置座標（１，１）の画素については、パターンビット値が「１」が出力される。同様にして、ハッチングパターンデータにおける位置座標（１，２）の画素については、パターンビット値が「０」が出力され、位置座標（１，３）の画素については、パターンビット値が「１」が出力される。セレクタＳ０から出力された各パターンビット値は、順次セレクタＳ１に供給される。
【００３６】
セレクタＳ１には、入力信号として、ハッチングカラーレジスタＲ２０から読み出された色情報「Ｃ０」と、ハッチングカラーレジスタＲ２１から読み出された色情報「Ｃ１」とが入力され、選択信号として、セレクタＳ０から出力された各パターンビット値が供給される。セレクタＳ１は、選択信号として「０」が入力されている期間は色情報「Ｃ０」を選択して出力し、選択信号として「１」が入力されている期間は色情報「Ｃ１」を選択して出力する。例えば、ハッチングパターンデータにおける位置座標（１，０）の画素については、パターンビット値が「０」であるため、セレクタＳ１からは色情報「Ｃ０」が出力される。続くハッチングパターンデータにおける位置座標（１，１）の画素については、パターンビット値が「１」であるため、セレクタＳ１からは色情報「Ｃ１」が出力される。同様にして、ハッチングパターンデータにおける位置座標（１，２）の画素については、パターンビット値が「０」であるため、色情報「Ｃ０」が出力され、ハッチングパターンデータにおける位置座標（１，３）の画素については、パターンビット値が「１」であるため、色情報「Ｃ１」が出力される。出力された色情報は順次、乗算器ＭＵ０に供給される。
【００３７】
乗算器ＭＵ０には、入力画像データに含まれる各位置の画素値「α」と、セレクタＳ１から供給された色情報「Ｃ０」又は「Ｃ１」とが入力される。つまり、上述したセレクタＳ０は、指定手段によって指定された記憶手段から読み出された各位置の画素値を第１の乗算手段に供給する供給手段として機能することになる。乗算器ＭＵ０は、入力画像データに含まれる各位置の画素値「α」と、セレクタＳ１から供給された色情報「Ｃ０」又は「Ｃ１」とを、対応する画素位置毎に乗算し、“α×Ｃ０”又は“α×Ｃ１”を出力する。例えば、位置座標（１，０）の画素については、「α」が「０」、色情報が「Ｃ０」であるため、０×Ｃ０＝「０」という値が出力される。続く位置座標（１，１）の画素については、「α」が「１」、色情報が「Ｃ１」であるため、１×Ｃ１＝「Ｃ１」が、つまりセレクタＳ１から供給される色情報「Ｃ１」がそのまま出力される。同様にして、位置座標（１，２）の画素については、「α」が「１」であるため、セレクタＳ１から供給される色情報「Ｃ０」が出力され、位置座標（１，３）の画素についても、「α」が「１」であるため、セレクタＳ１から供給される色情報「Ｃ１」が出力される。このように、乗算器ＭＵ０による乗算の結果、入力画像データの画素値が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「０」という値が出力される。一方、入力画像データの画素値が「１」である画素、つまり文字画像が描画される描画領域の画素については、ハッチングパターンデータにおいて対応する位置のパターンビット値の色情報が出力されることになる。この乗算器ＭＵ０から出力された“α×Ｃ０”又は“α×Ｃ１”、つまり“α×ハッチングパターンの色情報”は、加算器ＡＤに供給される。
【００３８】
次に、図６を参照して、減算器ＳＵ及び乗算器ＭＵ１の動作について説明する。
入力画像データに含まれる各位置の画素値「α」は、上述した乗算器ＭＵ０のほか、減算器ＳＵにも供給される。減算器ＳＵは、この「α」と「１」とが入力され、この「１」から「α」を減算した“１−α”を「β」として出力する。例えば位置座標（１，０）の画素については、「α」が０であるため、１−０＝「１」という値が「β」として出力される。続く位置座標（１，１）の画素については、「α」が１であるため、１−１＝「０」という値が「β」として出力される。同様にして、位置座標（１，２）の画素については、「α」が１であるため、１−１＝「０」という値が「β」として出力され、（１，３）の画素についても、「α」が１であるため、１−１＝「０」という値が「β」として出力される。減算器ＳＵから出力された「β」は、乗算器ＭＵ１に供給される。
【００３９】
乗算器ＭＵ１には、減算器ＳＵから「β」が供給されるとともに、背景カラーレジスタＲ２２から背景色情報が供給される。乗算器ＭＵ１は、この「β」と背景色情報とを、対応する画素位置毎に乗算した“β×背景色情報”を出力する。すなわち、入力画像データの画素値が「０」である画素、つまり文字画像が描画されない非描画領域の画素については、「β」が１になるため、乗算器ＭＵ１からは背景色情報がそのまま出力される。一方、入力画像データの画素値が「１」である画素、つまり文字画像の描画領域の画素については、「β」が０になるため、乗算器ＭＵ１からは「０」という値が出力される。例えば位置座標（１，０）の画素については、減算器ＳＵから供給される「β」が１であるため、背景カラーレジスタＲ２２から供給される背景色情報がそのまま出力される。続く位置座標（１，１）、（１，２）、（１，３）の画素については、いずれも減算器ＳＵから供給される「β」が０であるため、「０」という値が出力される。乗算器ＭＵ１から出力された“β×背景色情報”は、加算器ＡＤに供給される。
【００４０】
次に、図７を参照して、加算器ＡＤの動作について説明する。
加算器ＡＤは、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”と、乗算器ＭＵ１から供給される“β×背景色情報”とを、対応する画素位置毎に加算した“α×ハッチングパターンの色情報＋β×背景色情報”の値を出力する。例えば位置座標（１，０）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「０」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「背景色情報」であるため、「背景色情報」が出力される。続く位置座標（１，１）の画素については、乗算器ＭＵ０から供給される“α×ハッチングパターンの色情報”の値が「Ｃ１」であり、乗算器ＭＵ１から供給される“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ１」が出力される。同様にして、位置座標（１，２）の画素については、“α×ハッチングパターンの色情報”の値が「Ｃ０」であり、“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ０」が出力され、位置座標（１，３）の画素については、“α×ハッチングパターンの色情報”の値が「Ｃ１」であり、“β×背景色情報”の値が「０」であるため、ハッチングパターンの色情報「Ｃ１」が出力される。つまり、加算器ＡＤにおいては、図４に示したような入力画像における描画領域の画素の色を表す色情報が、ハッチングパターンの色情報に置き換えられる一方、非描画領域の画素の色を表す色情報が背景色情報に置き換えられ、これらが出力画像データとして出力されることになる。加算器ＡＤから出力された出力画像データは、ＶＲＡＭ１４にいったん記憶された後、表示制御装置１６によって解釈されて、記憶性液晶表示体１５に画像として表示される。
【００４１】
ここで、図８は、出力画像データに基づいて記憶性液晶表示体１５に表示される出力画像を示す図である。
同図に示すように、この出力画像は、図４に示した入力画像データと同様に、“Ｌ”という文字を表す文字画像が描画された描画領域と、文字画像が描画されていない非描画領域とによって構成されている。ただし、文字画像の描画領域は、図３に示したハッチングパターンに相当する青色と黄色の格子模様になっている。また、文字画像の非描画領域には、ハッチングは施されておらず、背景色情報が表す白色の背景画像となっている。例えば位置座標（１，０）の画素の色は、背景色の白色であるし、位置座標（１，１）の画素の色はハッチングパターンの色情報「Ｃ１」が表す黄色であるし、位置座標（１，２）の画素の色はハッチングパターンの色情報「Ｃ０」が表す青色であるし、位置座標（１，３）の画素の色は、ハッチングパターンの色情報「Ｃ１」が表す黄色である。
【００４２】
また、上述では、利用者によって、図３によって表される格子模様のハッチングパターンが選択された場合の動作について例示したが、他のハッチングパターンが選択された場合には以下のようになる。例えば、利用者によって縦縞模様のハッチングパターンが選択された場合、ハッチングパターン指定レジスタＲ１６には、これを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ１を選択するための「１」という選択信号が書き込まれる。セレクタＳ０は、その「１」という選択信号によって指定されるハッチングパターンレジスタＲ１から読み出されたハッチングパターンデータを選択して出力する。これにより、文字画像の描画領域に、利用者によって選択された縦縞模様のハッチングが施される。
あるいは、利用者によって花柄模様のハッチングパターンが選択された場合、ハッチングパターン指定レジスタＲ１６には、これを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ２を選択するための「２」という選択信号が書き込まれる。セレクタＳ０は、その「２」という選択信号によって指定されるハッチングパターンレジスタＲ２から読み出されたハッチングパターンデータを選択して出力する。これにより、文字画像の描画領域に、利用者によって選択された花柄模様のハッチングが施される。
【００４３】
以上説明した実施形態によれば、レジスタ、セレクタ、乗算器、加算器及び減算器からなる比較的簡易な構成の回路を用いるだけで、入力画像における文字などの描画領域だけにハッチングを施すハッチング処理を、ハッチングパターンデータが外部バスを介して入力される場合と比べて高速化することができる。また、ハッチング対象となる領域の位置座標或いはメモリアドレスなどを逐一指定する手間も不要となる。また、利用者は、描画領域に施されるハッチングのハッチングパターンとして、複数のハッチングパターンから所望のハッチングパターンを選択することができる。さらに、ハッチングカラーレジスタＲ２０，Ｒ２１に所望の色を記憶させるだけで、所望の色のハッチングを施すことができる。
【００４４】
［変形例］
以上が実施形態の説明であるが、この実施形態の内容は以下のように変形し得る。また、以下の変形例を適宜組み合わせてもよい。
【００４５】
（１）上述した実施形態において、ハッチング回路２５０には、１６個のハッチングパターンレジスタＲ０〜Ｒ１５が設けられていたが、その台数は、それよりも多くてもよいし、少なくてもよい。例えば、５０個のハッチングパターンレジスタがハッチング回路２５０に設けられていてもよいし、１個のハッチングパターンレジスタのみがハッチング回路２５０に設けられていてもよい。ただし、１個のハッチングパターンレジスタのみがハッチング回路２５０に設けられている場合には、ハッチングパターン指定レジスタＲ１６及びセレクタＳ０が不要となり、ハッチングパターンレジスタに記憶されているハッチングパターンデータがそのままセレクタＳ１に供給されることになる。
【００４６】
（２）上述した実施形態において、ハッチングパターンレジスタＲには、ハッチングパターンデータが予め記憶されていたが、このハッチングパターンデータは、ＣＰＵ１１によって書き換えられてもよい。これにより、ハッチング回路２５０が施すハッチングのハッチングパターンを後から変更することができる。このハッチングパターンレジスタＲに後から書き込まれるハッチングパターンデータとしては、例えば、描画ソフトウェアを用いて利用者によって描画された画像の画像データであってもよい。この場合、ハッチング回路２５０は、利用者によって描画された画像のハッチングを施すことができる。
【００４７】
（３）上述した実施形態において、ハッチング回路２５０は、利用者によって選択されたハッチングパターンのハッチングを施していたが、これに限らない。例えば、ＣＰＵ１１が、ランダムにハッチングパターンを選択してもよい。この場合、ハッチングパターン指定レジスタＲ１６には、ＣＰＵ１１によって選択されたハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲを指定するための選択信号が書き込まれることになる。これにより、ハッチング回路２５０は、ＣＰＵ１１によってランダムに選択されたハッチングパターンのハッチングを施すことができる。
【００４８】
また、ＣＰＵ１１が、ハッチング回路２５０に入力される入力画像データの内容を解析して、その内容毎に予め決められているハッチングパターンを選択してもよい。例えば、ＣＰＵ１１は、入力画像データが文字画像を表すものであれば、格子模様のハッチングパターンを選択し、入力画像データが図形画像を表すものであれば、花柄模様のハッチングパターンを選択してもよい。この場合、ＣＰＵ１１によって格子模様のハッチングパターンが選択されたときには、そのハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ０を指定するための選択信号が、ハッチングパターン指定レジスタＲ１６に書き込まれる。一方、ＣＰＵ１１によって花柄模様のハッチングパターンが選択されたときには、そのハッチングパターンを表すハッチングパターンデータを記憶するハッチングパターンレジスタＲ２を指定するための選択信号が、ハッチングパターン指定レジスタＲ１６に書き込まれる。これにより、ハッチング回路２５０は、入力画像データの内容に応じて、異なるハッチングパターンのハッチングを施すことができる。
【００４９】
（４）上述した実施形態では、色情報の階調値として、その色情報が表す色が有るか無いかの２値しか想定していなかったので、ハッチングパターンの色情報Ｃ０，Ｃ１は、色そのものを意味すると同時に、その色が「有る」ということを意味していた。しかし、記憶性液晶表示体１５が同一色を３以上の多階調で表示可能な場合には、この色情報には、色そのものを指定する情報とその階調値とが含まれることになる。
【００５０】
（５）上述した実施形態では、２値の入力画像データを反転する反転手段を、減算器ＳＵによって実現していたが、これに限らず、例えば２値の入力画像データを選択信号とし、選択信号「１」が入力されると入力信号「０」を選択して出力し、選択信号「０」が入力されると入力信号「１」を選択して出力するような構成で実現してもよい。
また、入力画像データは、「１」と「０」という２値からなるデータである必要はなく、例えば、「０」と「１５」というように、「０」という値と「０」以外の整数値からなる２値データであってもよい。この場合、乗算器ＭＵ０にて、「０」以外の値と、ハッチングパターンの色情報とを乗算する場合、そのまま乗算すると、ハッチングパターンの色情報が整数倍されてしまう。そこで、ハッチングパターンの色情報を予め「１／整数値」倍しておくか、または、乗算器ＭＵ０に整数値を入力する前に、その整数値を自身で除算して「１」にしておく必要がある。なお、入力画像データは図２に示したハッチング回路２５０に入力される時点で２値データであればよく、画像がもともと多値データで表されている場合には、その多値データを２値データに変換してからこのハッチング回路２５０に入力すればよい。
【００５１】
（６）ハッチング対象領域以外の領域は要するに背景領域であるが、この背景領域を表示するための画像データとしては、上述した実施形態のように背景カラーレジスタＲ２２に格納されている背景色情報を用いてもよいし、ハッチング回路２５０に入力される入力画像データを用いてもよい。後者の場合、乗算器ＭＵ１には、背景カラーレジスタＲ２２から読み出される背景色情報に代えて、入力画像データが供給されるような回路構成にすればよい。これにより、出力画像における背景領域の色を、入力画像における背景領域の色と同じにすることができる。
【００５２】
また、背景カラーレジスタＲ２２に格納されている背景色情報、又は、ハッチング回路２５０に入力される入力画像データのうちのいずれかを指定するようにしてもよい。
図９は、この場合のハッチング回路２５１を示す図である。このハッチング回路２５１には、背景カラー指定レジスタＲ２５と、セレクタＳ２とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。
背景カラー指定レジスタＲ２５は、入力画像データの各位置の画素値「α」、又は、背景カラーレジスタＲ２２に格納されている背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ２５は、２値の入力画像データに含まれる各位置の画素値、又は、背景色情報に含まれる各位置の画素値のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ２５に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。
セレクタＳ２には、入力信号として、入力画像データの画素値「α」と、背景カラーレジスタＲ２２に格納されている背景色情報とが入力される。また、このセレクタＳ２には、背景カラー指定レジスタＲ２５に格納されている選択信号が入力される。セレクタＳ２は、入力画像データの各位置の画素値「α」を指定する選択信号（ここでは「０」）が入力されると、入力画像データの画素値「α」を選択して出力する。一方、背景カラーレジスタＲ２２に格納されている背景色情報を指定する選択信号（ここでは「１」）が入力されると、背景色情報を選択して出力する。つまり、このセレクタＳ２は、背景カラー指定レジスタＲ２５によって指定された画素値を第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。
これにより、出力画像における背景領域の色として、入力画像における非描画領域の色又は背景色のいずれかを指定することができる。
【００５３】
（７）上述した実施形態において、ＶＲＡＭ１４に記憶された画像データは、表示制御装置１６によって、記憶性液晶表示体１５に表示されていた。これに対し、ハッチング処理が施された画像データが、印刷に用いられてもよい。例えば、加算器ＡＤから出力された出力画像データがＲＡＭ１３に書き込まれ、その出力画像データが用紙１枚に印刷する画像に相当する画像データとして印刷部に供給されてもよい。印刷部は、供給された画像データに基づいて印刷を行い、画像データが表す画像を用紙に形成する。
【００５４】
（８）上述した実施形態では、背景カラーレジスタＲ２２に格納されている背景色情報がそのまま乗算器ＭＵ１に供給されていたが、この背景カラーレジスタＲ２２に加えて、ＶＲＡＭ１４に背景色情報が記憶されている場合には、いずれかの背景色情報が選択されて、乗算器ＭＵ１に供給されてもよい。
図１０は、この変形例に係るハッチング回路２５２の構成を示す図である。このハッチング回路２５２には、背景カラー指定レジスタＲ２６と、セレクタＳ３とがさらに設けられている。その他の構成については、図２に示したハッチング回路２５０の構成と同様である。
背景カラー指定レジスタＲ２６は、背景カラーレジスタＲ２２に格納されている第１の背景色情報、又は、ＶＲＡＭ１４に記憶されている第２の背景色情報のいずれかを指定するための選択信号を格納している。つまり、この背景カラー指定レジスタＲ２６は、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２２、又は、記憶性液晶表示体１５に出力される画像情報が展開されるＶＲＡＭ１４のいずれかを指定する指定手段として機能する。背景カラー指定レジスタＲ２６に格納されている選択信号は、利用者のキー２２操作に基づいてＣＰＵ１１によって書き換えられてもよい。
セレクタＳ３には、入力信号として、背景カラーレジスタＲ２２に格納されている第１の背景色情報と、ＶＲＡＭ１４に記憶されている第２の背景色情報とが入力される。また、このセレクタＳ３には、背景カラー指定レジスタＲ２６に格納されている選択信号が入力される。セレクタＳ３は、背景カラーレジスタＲ２２を指定する選択信号（ここでは「０」）が入力されると、背景カラーレジスタＲ２２から読み出された第１の背景色情報を選択して出力する。一方、ＶＲＡＭ１４を指定する選択信号（ここでは「１」）が入力されると、ＶＲＡＭ１４から読み出された第２の背景色情報を選択して出力する。つまり、このセレクタＳ３は、背景カラー指定レジスタＲ２６によって指定された記憶手段、すなわち背景カラーレジスタＲ２２又はＶＲＡＭ１４に記憶されている情報を、背景色情報に含まれる画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。
【００５５】
また、表示手段又は印刷手段によって画像が出力（表示又は印刷）される場合、その出力画像の画像情報は、ＲＡＭ１３などの記憶手段に展開され、このＲＡＭ１３にいったん記憶されてから表示手段又は印刷手段へと供給される。このＲＡＭ１３に記憶された出力画像の画像情報を、上記実施形態における背景色情報として用いてもよい。この場合、背景カラー指定レジスタＲ２６が、予め決められた第１の背景色情報を記憶する背景カラーレジスタＲ２２、又は、出力画像の画像情報が記憶されるＲＡＭ１３のいずれかを指定する指定手段として機能する。そして、セレクタＳ３が、背景カラー指定レジスタＲ２６によって指定された記憶手段、すなわち背景カラーレジスタＲ２２又はＲＡＭ１３に記憶されている背景色情報又は画像情報を、上記実施形態における背景色情報の画素値として読み出し、第２の乗算手段である乗算器ＭＵ１に供給する供給手段として機能する。これにより、ＲＡＭ１３などの記憶手段を、背景色情報の供給元として選択することができる。
【００５６】
（９）上述した実施形態において、ハッチング回路２５０は、画像処理回路２５に設けられていた。これに対し、ハッチング回路２５０が、表示制御装置１６などの他のデバイスに設けられていてもよい。
【００５７】
（１０）上述したハッチング回路２５０は、画像データに応じた画像を表示する表示装置を有するパーソナルコンピュータ装置、携帯電話機又は電子ブックなどに用いられてもよい。
【図面の簡単な説明】
【００５８】
【図１】画像表示装置１の構成を示す図である。
【図２】ハッチング回路２５０の構成を示す図である。
【図３】ハッチングパターンレジスタＲ０のハッチングパターンデータを示す図である。
【図４】ハッチング回路２５０に入力される入力画像データの一例を示す図である。
【図５】セレクタＳ０，Ｓ１及び乗算器ＭＵ０の動作を説明する図である。
【図６】減算器ＳＵ及び乗算器ＭＵ１の動作を説明する図である。
【図７】加算器ＡＤの動作を説明する図である。
【図８】記憶性液晶表示体１５に表示される出力画像を示す図である。
【図９】変形例に係るハッチング回路２５１の構成を示す図である。
【図１０】変形例に係るハッチング回路２５２の構成を示す図である。
【符号の説明】
【００５９】
１…画像表示装置、１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…ＶＲＡＭ、１５…記憶性液晶表示体、１６…表示制御装置、１７…電源、１８…電源制御装置、１９…コネクタ、２０…記憶制御装置、２１…Ｉ／Ｏ、２２…キー、２３…記憶装置、２４…外付記憶装置、２５…画像処理回路、２５０，２５１，２５２…ハッチング回路、Ｒ，Ｒ０〜Ｒ１５…ハッチングパターンレジスタ、Ｒ１６…ハッチングパターン指定レジスタ、Ｒ２０，Ｒ２１…ハッチングカラーレジスタ、Ｓ０〜Ｓ３…セレクタ、２６…バスインタフェース、ＭＵ０，ＭＵ１…乗算器、ＳＵ…減算器、ＡＤ…加算器、Ｒ２２…背景カラーレジスタ、Ｒ２５，Ｒ２６…背景カラー指定レジスタ、２７…内部記憶手段。
【特許請求の範囲】
【請求項１】
自回路の外部にあり、０を含む２値で各位値の画素値が表された２値画像データを記憶する外部記憶手段から、自回路の外部にある外部バスを介して前記２値画像データを取得する取得手段と、
自回路の内部にあり、並べて配置される複数の図形画像を構成する各画素の位置と、その画素値とを記憶する内部記憶手段と、
前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値と、前記内部記憶手段から読み出された各位置の画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、
前記２値画像データに含まれる各位置の画素値を反転する反転手段と、
前記２値画像データに含まれる各位置の画素値又は当該２値画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記反転手段によって反転された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、
前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段と
を備えることを特徴とする画像処理回路。
【請求項２】
前記内部記憶手段は複数設けられ、
各々の前記内部記憶手段は、それぞれ異なる前記複数の図形画像を構成する各画素の位置と、その画素値とを記憶し、
前記複数の内部記憶手段のうちいずれかを指定する指定手段と、
前記指定手段によって指定された前記内部記憶手段から読み出された各位置の画素値を前記第１の乗算手段に供給する供給手段とを備え、
前記第１の乗算手段は、前記供給手段によって供給された各位置の画素値と、前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値とを、それぞれ対応する前記位置毎に乗算する
ことを特徴とする請求項１記載の画像処理回路。
【請求項３】
前記内部記憶手段は、
前記複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、
前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、
前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段とを備える
ことを特徴とする請求項１記載の画像処理回路。
【請求項４】
前記第２の記憶手段は、複数種類の色情報を記憶しており、
前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力する
ことを特徴とする請求項３記載の画像処理回路。
【請求項５】
前記２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、
前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段と
を備えることを特徴とする請求項１記載の画像処理回路。
【請求項６】
予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを指定する指定手段と、
前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段と
を備えることを特徴とする請求項１記載の画像処理回路。
【請求項７】
請求項１乃至６のいずれか１項に記載の画像処理回路と、
前記加算手段から出力された出力画像データに基づいて画像を表示する表示手段と
を備えることを特徴とする表示装置。
【請求項８】
請求項１乃至６のいずれか１項に記載の画像処理回路と、
前記加算手段から出力された出力画像データに基づいて印刷を行う印刷手段と
を備えることを特徴とする印刷装置。
【請求項１】
自回路の外部にあり、０を含む２値で各位値の画素値が表された２値画像データを記憶する外部記憶手段から、自回路の外部にある外部バスを介して前記２値画像データを取得する取得手段と、
自回路の内部にあり、並べて配置される複数の図形画像を構成する各画素の位置と、その画素値とを記憶する内部記憶手段と、
前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値と、前記内部記憶手段から読み出された各位置の画素値とを、それぞれ対応する前記位置毎に乗算する第１の乗算手段と、
前記２値画像データに含まれる各位置の画素値を反転する反転手段と、
前記２値画像データに含まれる各位置の画素値又は当該２値画像データに基づく画像の背景となる背景画像データに含まれる各位置の画素値と、前記反転手段によって反転された画素値とを、それぞれ対応する前記位置毎に乗算する第２の乗算手段と、
前記第１の乗算手段の乗算結果と、前記第２の乗算手段の乗算結果とを、それぞれ対応する前記位置毎に加算し、出力画像データとして出力する加算手段と
を備えることを特徴とする画像処理回路。
【請求項２】
前記内部記憶手段は複数設けられ、
各々の前記内部記憶手段は、それぞれ異なる前記複数の図形画像を構成する各画素の位置と、その画素値とを記憶し、
前記複数の内部記憶手段のうちいずれかを指定する指定手段と、
前記指定手段によって指定された前記内部記憶手段から読み出された各位置の画素値を前記第１の乗算手段に供給する供給手段とを備え、
前記第１の乗算手段は、前記供給手段によって供給された各位置の画素値と、前記取得手段によって取得された前記２値画像データに含まれる各位置の画素値とを、それぞれ対応する前記位置毎に乗算する
ことを特徴とする請求項１記載の画像処理回路。
【請求項３】
前記内部記憶手段は、
前記複数の図形画像を構成する各画素の位置を記憶する第１の記憶手段と、
前記図形画像の色を表す色情報を、前記複数の図形画像を構成する各画素の画素値として記憶する第２の記憶手段と、
前記第２の記憶手段により記憶されている色情報を、前記第１の記憶手段により記憶されている各位置の画素の画素値として出力する色情報出力手段とを備える
ことを特徴とする請求項１記載の画像処理回路。
【請求項４】
前記第２の記憶手段は、複数種類の色情報を記憶しており、
前記色情報出力手段は、前記複数の図形画像のうち同一種類の図形画像を構成する画素毎に、前記第２の記憶手段によって記憶されている複数種類の色情報のうちのいずれかを出力する
ことを特徴とする請求項３記載の画像処理回路。
【請求項５】
前記２値画像データに含まれる各位置の画素値、又は、当該２値画像データの画像の背景を表す背景画像データに含まれる各位置の画素値のいずれかを指定する指定手段と、
前記指定手段によって指定された画素値を前記第２の乗算手段に供給する供給手段と
を備えることを特徴とする請求項１記載の画像処理回路。
【請求項６】
予め決められた背景色情報を記憶する第３の記憶手段、又は、表示手段又は印刷手段に出力される画像情報を記憶する第４の記憶手段のいずれかを指定する指定手段と、
前記指定手段によって指定された記憶手段に記憶されている情報を、前記背景画像データに含まれる画素値として読み出し、前記第２の乗算手段に供給する供給手段と
を備えることを特徴とする請求項１記載の画像処理回路。
【請求項７】
請求項１乃至６のいずれか１項に記載の画像処理回路と、
前記加算手段から出力された出力画像データに基づいて画像を表示する表示手段と
を備えることを特徴とする表示装置。
【請求項８】
請求項１乃至６のいずれか１項に記載の画像処理回路と、
前記加算手段から出力された出力画像データに基づいて印刷を行う印刷手段と
を備えることを特徴とする印刷装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−４８２４９（Ｐ２００９−４８２４９Ａ）
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願番号】特願２００７−２１１２５６（Ｐ２００７−２１１２５６）
【出願日】平成１９年８月１４日（２００７．８．１４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年３月５日（２００９．３．５）
【国際特許分類】
【出願日】平成１９年８月１４日（２００７．８．１４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]