画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体
【課題】本発明は、画像処理回路の複数の画像処理ブロックに対応するパラメータレジスタへのパラメータ設定の高速化を図る。
【解決手段】複合装置１は、画像処理部２２１に搭載されている複数の各画像処理モジュールに対応するレジスタ制御部２２２のパラメータレジスタに、パラメータＤＭＡＣ２２４によって、メインメモリ２０３上に保管されているパラメータを転送して設定する場合に、画像処理モジュール毎に動作の許可／不許可を指定するイネーブル信号をレジスタ制御部２２２のイネーブル設定用レジスタに設定し、レジスタ制御部２２２が、該イネーブル設定用レジスタのイネーブル信号によって動作不許可となっている画像処理モジュールに対応するパラメータレジスタへのパラメータＤＭＡＣ２２４によるパラメータ設定をスキップさせる。
【解決手段】複合装置１は、画像処理部２２１に搭載されている複数の各画像処理モジュールに対応するレジスタ制御部２２２のパラメータレジスタに、パラメータＤＭＡＣ２２４によって、メインメモリ２０３上に保管されているパラメータを転送して設定する場合に、画像処理モジュール毎に動作の許可／不許可を指定するイネーブル信号をレジスタ制御部２２２のイネーブル設定用レジスタに設定し、レジスタ制御部２２２が、該イネーブル設定用レジスタのイネーブル信号によって動作不許可となっている画像処理モジュールに対応するパラメータレジスタへのパラメータＤＭＡＣ２２４によるパラメータ設定をスキップさせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関し、詳細には、画像処理回路の複数の画像処理機能ブロックの動作に必要なパラメータのパラメータレジスタへの設定を高速にかつ安価に行う画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像処理装置においては、近年、複合化及びデジタル化に伴って、ＲＡＭ（Random Access Memory）等の半導体メモリを利用した画像処理が種々行われるようになってきている。このようなメモリ上にあるデータを高速に転送する技術としては、ＤＭＡ（Direct Memory Access）があり、ＤＭＡでは、一般的に、メモリアドレスと転送量を指定することで、ＣＰＵ（Central Processing Unit ）が介在することなく、データ転送を行うが、メモリ上にデータが点在する場合には、ディスクリプタ方式を用いて、メモリ上に点在するデータを接続して連続的に転送を行う。
【０００３】
このＤＭＡを使用したデータ転送は、ＣＰＵが、ＤＭＡコントローラ（以下、ＤＭＡＣという。）に対して、コマンド、メモリの転送開始アドレス、転送するデータ数などの入出力情報を与え、ＣＰＵがデータ転送に直接介在しないで済むが、１回のＤＭＡ転送要求での転送データ量が少なく、多量の画像データを転送する場合、ＣＰＵがＤＭＡＣに関与する回数が増え、ＣＰＵの負担となっている。例えば、ディスクリプタ方式では、ＣＰＵがメモリ上にＤＭＡＣに対する指示をディスクリプタといわれる識別子によって書き込み、ＤＭＡＣが、ディスクリプタを読み込んで、ディスクリプタに示されているスタートアドレスや転送量に基づいてデータ転送を行う。また、ディスクリプタ方式では、点在したデータを連続してアクセスできるように、ディスクリプタの中に次のディスクリプタが存在するポインタを格納して、一連の動作が終ると、次のディスクリプタのポインタへアクセスを行い、そのポインタのディスクリプタからディスクリプタ情報を取得して、再び転送を行うという動作を繰り返す。
【０００４】
そして、画像処理装置等のようにＡＳＩＣ（Application Specific Integrated Circuit）等の画像処理用ＩＣ（Integrated Circuit）に搭載する画像処理ブロックを用いてデータに各種画像処理を施す場合には、各画像処理ブロックにパラメータレジスタを搭載して、ＣＰＵによってメモリ上に格納されている各データ処理に対応するパラメータ（設定値）用のディスクリプタをメモリから読み込んで、画像処理ブロックのパラメータレジスタに設定し、その後、ＤＭＡＣがメモリ上のデータを読み込むと、画像処理ブロックが、先に設定されているパラメータに基づいて該画像データに画像処理を施した後、ＤＭＡＣがメモリに該画像処理後の画像データを転送する。
【０００５】
すなわち、図１２に示すように、画像処理用ＩＣがγ変換、フィルタ、色補正及び階調処理の各画像処理ブロックを搭載している場合、動作させない画像処理ブロック（例えば、フィルタ画像処理ブロックと階調画像処理ブロック）があったとしても、全ての画像処理ブロックのパラメータレジスタに対してパラメータ設定を行っている。
【０００６】
このように、ディスクリプタ方式によるＤＭＡにおいては、ＣＰＵが１ブロックの転送毎にＤＭＡＣにコマンドを発行するため、全体のデータ量が多く、１ブロックのサイズが小さいと、ＤＭＡにＣＰＵが関与する回数も増え、ＣＰＵへの負荷が大きくなる。特に、近年、画像処理装置の高画質化、高速化が要求され、高画質化のためには、画像処理機能も複雑化して設定するパラメータの数も増える一方において、画像処理ブロックのパラメータレジスタへ大量のパラメータを高速に設定することが要求される。
【０００７】
そして、従来から、ＣＰＵがメモリ上に予め用意した画像処理パラメータを、パラメータＤＭＡＣ(Parameter ＤＭＡＣ）によってリードして、ＣＰＵを介さずに、パラメータレジスタにパラメータを設定することで、パラメータ設定時間を短縮する技術が知られている（特許文献１参照）。
【０００８】
この場合、パラメータをメモリ上に用意するのは、上述のようにＣＰＵ、すなわち、ＣＰＵの実行するソフトウェアであり、ソフトウェアの開発は、短ＴＡＴ（turn around time）開発やソフト資産流用を意図して、上位（高速）機種の画像処理装置の開発にあわせて、下位（低速）機種の画像処理装置の開発が行われることが多い。
【０００９】
したがって、上位機種にあわせて開発された下位機種の画像処理装置にとっては、冗長なパラメータ設定も行われる。例えば、γ変換のみパラメータを必要とする下位機種に対して、上位機種用のγ変換機能のパラメータ設定だけなく、フィルタ機能等のパラメータ設定を行うソフトウェアが搭載されることとなり、冗長なパラメータ設定は、下位機種の生産性に影響するという問題がある。
【００１０】
このような不要なパラメータの設定に対する問題の対応策としては、画像処理機能動作イネーブルパラメータを利用することができる。すなわち、イネーブルパラメータは、画像処理機能動作のon／offを決定する機能であり、画像処理のサブ機能（機能ブロック）毎に設定することができる。例えば、γ変換用イネーブルパラメータとフィルタ用イネーブルパラメータ等があり、イネーブルパラメータが、offである画像処理ブロックへの入力信号は、出力信号へ接続される(入力信号＝出力信号)。また、イネーブルパラメータは、パラメータＤＭＡＣのメモリリード対象外であり、ＣＰＵが設定を行う。
【００１１】
上記イネーブルパラメータをハードワイヤでパラメータＤＭＡＣに入力し、イネーブル＝offの場合、パラメータＤＭＡＣが該当画像処理機能のパラメータを設定しないことで、パラメータ設定時間を短縮することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記イネーブルパラメータを用いた従来技術にあっては、イネーブルパラメータをハードワイヤでパラメータＤＭＡＣに入力し、イネーブル＝offのときに、パラメータＤＭＡＣが該当画像処理機能のパラメータを設定しないことで、パラメータ設定時間の短縮を図っているため、パラメータのアドレス管理を必要とし、パラメータＤＭＡＣの再利用性を向上させる上で、改良の必要があった。
【００１３】
すなわち、パラメータＤＭＡＣは、レジスタ（パラメータ）空間のアドレス管理も行っているため、イネーブルパラメータに対応する画像処理ブロックのパラメータのアドレス管理が必要となる。したがって、画像処理装置に、新規の画像処理が追加された場合、その新たな画像処理機能のイネーブルパラメータとパラメータのアドレス管理の対応を新たに作成する必要があり、パラメータＤＭＡＣの再利用性に欠けるという問題がある。
【００１４】
そこで、本発明は、パラメータＤＭＡＣの再利用性に富み、実行可能な機能に必要なパラメータのみを設定して高速画像処理を行うことのできる画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体を提供することを目的としている。
【課題を解決するための手段】
【００１５】
本発明は、上記目的を達成するために、画像処理毎のパラメータレジスタに、メモリ上に保管されているパラメータを転送して設定するパラメータ設定において、前記画像処理毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定し、該動作設定用レジスタの該動作可否情報によって動作不許可となっている画像処理に対応する前記パラメータレジスタへのパラメータ設定をスキップすることを特徴としている。
【００１６】
また、本発明は、前記パラメータレジスタが、前記画像処理毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示す終了指示情報を保持し、前記動作可否情報によって動作不許可となっている前記画像処理に対応する前記パラメータレジスタに対して指定されているアドレスに１を加算したアドレスを生成して、該アドレスに前記終了指示情報があると、次アドレスを生成することを特徴としてもよい。
【発明の効果】
【００１７】
本発明によれば、パラメータＤＭＡＣの再利用性に富み、実行可能な機能にのみパラメータを設定して高速画像処理を行うことができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例を適用した複合装置の要部ブロック構成図。
【図２】画像処理コントローラ、メインメモリ及びアービタのブロック構成図。
【図３】データＤＭＡＣ用のディスクリプタの一例を示す図。
【図４】パラメータＤＭＡＣ用のディスクリプタの一例を示す図。
【図５】レジスタ制御部とパラメータＤＭＡＣのブロック構成図。
【図６】レジスタ空間の一例を示す図。
【図７】パラメータ設定スキップ処理を示すフローチャート。
【図８】Verilog−ＨＤＬ形式によるパラメータ設定スキップ制御の説明図。
【図９】図８の続きを示す図。
【図１０】ＤＭＡ転送による画像処理シーケンス図。
【図１１】フィルタ用及び階調処理用のレジスタをスキップする場合のレジスタアクセスタイミングを示す図。
【図１２】従来のレジスタアクセスタイミングを示す図。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００２０】
図１〜図１１は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を示す図であり、図１は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を適用した複合装置１の要部ブロック構成図である。
【００２１】
図１において、複合装置１は、エンジン１００とコントローラ２００及び図示しないオペレーションパネル、ファクシミリ通信部等を備えており、コピー処理、プリンタ処理、スキャナ処理及びファクシミリ通信処理等を行う。
【００２２】
エンジン１００は、エンジンＡＳＩＣ１０１、スキャナ１０２、スキャナ画像処理ＡＳＩＣ１０３、プロッタ制御ＡＳＩＣ１０４、プロッタ１０５、エンジンＣＰＵ（Central Processing Unit ）１０６、ＲＡＭ（Random Access Memory）１０７及びフラッシュメモリ１０８等を備えており、エンジンＡＳＩＣ１０１は、アービタ１１０、ビデオ出力部１１１、コミュニケーションバッファ１１２及び圧縮伸長部１１３等を備えている。
【００２３】
一方、コントローラ２００は、コントローラＡＳＩＣ２０１、コントローラＣＰＵ２０２、メインメモリ２０３及びハードディスク２０４等を備えており、コントローラＡＳＩＣ２０１は、ビデオ入力部２１０、アービタ２１１、配信画像処理部２１２、画像処理コントローラ２１３及びハードディスクＩ／Ｆ２１４等を備えている。
【００２４】
スキャナ１０２は、スキャナ動作、コピー動作、ファクシミリ送信動作時に、原稿に読み取り光を照射して、該原稿を主走査・副走査し、該原稿の画像を読み取って、原稿の画像データをスキャナ画像処理ＡＳＩＣ１０３に出力する。
【００２５】
スキャナ画像処理ＡＳＩＣ１０３は、スキャナ１０２で読み取られた原稿の画像データに適宜の補正を行った画像データ（ＲＧＢの画像データ）及び原稿における文字部／写真部、有彩／無彩を判定した画像分離データ（Ｘデータ）を生成してコントローラ２００のビデオ入力部２１０に出力する。
【００２６】
プロッタ１０５は、例えば、電子写真式記録装置等が使用されており、複写装置1が外部から受信した画像データやスキャナ部１０２で読み取った画像データから印刷用に変換した描画データをプロッタ制御ＡＳＩＣ１０４から受け取って、画像を用紙に記録出力する。
【００２７】
プロッタ制御ＡＳＩＣ１０４は、プロッタ１０５からの同期信号に合わせて、エンジンＡＳＩＣ１０１から入力される画像データ（描画データ）をプロッタ１０５へ出力する。
【００２８】
ＲＡＭ１０７は、エンジンＣＰＵ１０６がエンジン１０２の全体の制御を実行するための作業用メモリであり、エンジンＣＰＵ１０６により、プログラム実行中の変数記憶領域等の用途に使用される。
【００２９】
フラッシュメモリ１０８は、エンジンＣＰＵ１０６が実行するプログラムを記憶するための書き換え可能な不揮発性メモリである。
【００３０】
エンジンＣＰＵ１０６は、フラッシュメモリ１０８のプログラムに基づいてＲＡＭ１０７をワークメモリとして利用して、スキャナ制御、用紙の搬送、プロッタ１０５での作像、定着等のエンジン１００全般の制御を行う。
【００３１】
エンジンＡＳＩＣ１０１は、コントローラ２００とエンジンＣＰＵ１０６、コントローラ２００とプロッタ制御ＡＳＩＣ１０４との間のデータのインターフェイスを行う。
【００３２】
ビデオ出力部１１１は、画像データをコントローラ２００のメインメモリ２０３から読み込み、マスク処理、合成処理、フォーマット変換等を行ってプロッタ制御ＡＳＩＣ１０４へ出力する。エンジンＡＳＩＣ１０１は、このとき、プロッタ制御ＡＳＩＣ１０４が画像データをプロッタ１０５へ出力するのに合わせて、一定時間内に一定量の画像データをプロッタ制御ＡＳＩＣ１０４に出力する。
【００３３】
アービタ１１０は、エンジンＡＳＩＣ１０１内の各モジュールであるビデオ出力部１１１及び圧縮伸長部１１３等からコントローラＣＰＵ２０２へのアクセスの調停を行う。
【００３４】
コミュニケーションバッファ１１２は、エンジンＣＰＵ１０６とコントローラＣＰＵ２０２との間の通信のためのバッファ領域である。
【００３５】
圧縮伸長部１１３は、メインメモリ２０３に確保する画像データ領域を削減するために、メインメモリ２０３上の画像の圧縮及び伸長を行うモジュールであり、処理後の画像データをメインメモリ２０３上に書き込む。
【００３６】
なお、エンジンＡＳＩＣ１１１は、プリンタ動作、ファックス動作時に、メインメモリ２０３上の低解像度の画像データからプロッタ１０５に適合する高解像度の画像データへの変換を行って、変換後の画像データをメインメモリ２０３に出力する解像度変換部を搭載していてもよい。
【００３７】
コントローラ２００は、複合装置１の全体制御や各種アプリケーションの実行を行う制御装置であり、コントローラ２００のコントローラＡＳＩＣ２０１は、エンジン１００から入力された画像データのメインメモリ２０３への転送、コピー時の画像処理、ハードディスク２０４へのリード／ライト等の制御を行う。
【００３８】
ビデオ入力部２１０は、スキャナ画像処理ＡＳＩＣ１０３から入力されるスキャナ１０２の読み取った画像データを圧縮して、メインメモリ２０３へ転送する。
【００３９】
アービタ２１１は、コントローラＡＳＩＣ２０１内の各モジュールであるビデオ入力部２１０、配信画像処理部２１２、画像処理コントローラ２１３及びハードディスクＩ／Ｆ２１４からコントローラＣＰＵ２０２へのアクセスの調停を行う。
【００４０】
配信画像処理部２１２は、メインメモリ２０３上の画像データをネットワークを経由して配信するために、画像の変換処理を行うモジュールであり、変換後の画像データをメインメモリ２０３へ書き戻す。
【００４１】
画像処理コントローラ２１３は、メインメモリ２０３上の圧縮画像データを展開して、フィルタ処理、色変換処理、階調処理等を施す画像処理モジュールを搭載し、処理後の画像データをメインメモリ２０３へ書き戻す。
【００４２】
ハードディスクＩ／Ｆ２１４は、ハードディスク２０４へのリード／ライトの制御を行い、ハードディスク２０４は、各種画像データの蓄積やコントローラＣＰＵ２０２の一時記憶領域に使用される記憶装置である。
【００４３】
コントローラＣＰＵ２０２は、メモリコントローラ及びＰＣＩ Express、ＰＣＩの汎用インターフェイスを備え、メインメモリ２０３の領域確保及びリード／ライト制御、プリンタの画像描画、コピー、スキャナ、ファクシミリ、配信等の各種アプリケーションの実行等を行う。
【００４４】
メインメモリ２０３は、コントローラＣＰＵ２０２がプロッタ１０５で出力する画像描画や各種アプリケーションの実行を行うための作業用メモリであり、コントローラＣＰＵ２０２により、各種データの一時記憶領域やＤＭＡＣ用ディスクリプタ領域等の用途に使用される。
【００４５】
上記画像処理コントローラ２１３は、図２に示すように、ブロック構成されており、メインメモリ２０３との間で、アービタ２１１を介してデータ転送する。
【００４６】
すなわち、画像処理コントローラ２１３は、画像処理部２２１、レジスタ制御部２２２、データリードＤＭＡＣ２２３、パラメータＤＭＡＣ２２４、４つのデータライトＤＭＡＣ２２５〜２２８等を備えている。
【００４７】
パラメータＤＭＡＣ（アドレス生成手段、パラメータ設定手段）２２４は、メインメモリ２０３上に予めロードされた画像処理パラメータを読み出して、レジスタ制御部２２２内のパラメータレジスタ（図示略）に設定する。
【００４８】
データリードＤＭＡＣ２２３は、メインメモリ２０３から、画素順次のＲＧＢ（Ｒ：レッド、Ｇ：グリーン、Ｂ：ブルー）の画像データと分離データＸ（入力画像データ）を読み出して、画像処理部２２１へ送出する。
【００４９】
画像処理部２２１は、入力画像データに各種画像処理を施す画像処理モジュールの集まりであり、例えば、プリンタ１０５の特性に応じたγ変換を画像データに施すγ変換モジュール、エッジ強調や平滑化等の周波数特性を変更するフィルタモジュール、スキャナ１０２の色空間から予め定められた色空間に変換する色補正モジュール、スキャナ１０２から入力された画像データの解像度から予め定められた解像度、例えば、６００ｄｐｉへと解像度を変換する階調処理モジュール等を備えているが、実行可能な画像処理モジュールは、複合装置１が上位（高速）機種であるか、下位（低速）機種であるか等によって異なる。
【００５０】
データライトＤＭＡＣ２２５〜２２８は、画像処理部２２１から送り出された画像処理後のＣＭＹＫ面順次の画像データをそれぞれメインメモリ２０３へ転送して、メインメモリ２０３に出力画像データ（Ｃ、Ｍ、Ｙ、Ｋ）として書き込む。
【００５１】
レジスタ制御部（パラメータ設定制御手段）２２２は、レジスタ空間２３０（図５、図６参照）を有し、画像処理部２２１の各画像処理モジュールが画像処理を行う際に使用するパラメータを、パラメータＤＭＡＣ２２４から受け取って、パラメータＤＭＡＣ２２４の指定するアドレスのレジスタ空間２３０のパラメータレジスタに格納する。また、レジスタ制御部２２２は、各ＤＭＡＣ２２３〜２２８に起動を指示するためのEXECレジスタや割り込みのステータスを保持する割り込みステータスレジスタ、各ＤＭＡＣ２２３〜２２８のディスクリプタポインタレジスタ等を備え、各ＤＭＡＣ２２３〜２２８の起動処理及びコントローラＣＰＵ２０２への割り込み信号の出力を行う。
【００５２】
そして、コントローラＣＰＵ２０２がメインメモリ２０３に書き込むデータリードＤＭＡＣ２２３用のディスクリプタ及びデータライトＤＭＡＣ２２５〜２２８用のディスクリプタは、例えば、図３に示すようなものであり、ＮＤＰ（ネクスト・ディスクリプタ・ポインタ）、ＳＡ（スタートアドレス）、ＬＩＮＥ（ライン）及びＭＯＤＥ（モード）等の各項目が登録される。
【００５３】
ＮＤＰには、次のディスクリプタのアドレスが設定され、コントローラＣＰＵ２０２は、１ページ分の画像領域をメインメモリ２０３上に連続して確保できない場合は、飛び飛びに画像領域を確保して、それぞれの領域に対してディスクリプタを作成して、次のディスクリプタのアドレスをここに書き込むことで、飛び飛びの画像領域に対して連続して処理を行うことができるようにする。
【００５４】
ＳＡには、データを入力または出力する先頭のアドレスが設定され、データリードＤＭＡＣ２２３の場合は、このアドレスから画像データの読み出しを、データライトＤＭＡＣ２２５〜２２８の場合は、このアドレスから画像データを書き込みを、それぞれ行う。
【００５５】
ＬＩＮＥには、２次元画像の副走査方向のライン数、または、１次元データのデータ数が設定され、ＭＯＤＥには、転送データの種類や割り込み、繰り返し等が設定される。
【００５６】
また、ページの先頭のディスクリプタは、上記エントリに加えて、ページ内に共通の情報のエントリを持つ。ディスクリプタをこのような構成にすることにより、１ページを多数のディスクリプタで構成する場合におけるディスクリプタ用のメモリ領域の増大を抑えることができる。
【００５７】
そして、コントローラＣＰＵ２０２がメインメモリ２０３に書き込むパラメータＤＭＡＣ２２４用のディスクリプタは、例えば、図４に示すように、画像処理部２２１の各画像処理モジュールに設定するパラメータのスタートアドレス（ＳＡ）のエントリを持ち、γ変化用パラメータのＳＡ（スタートアドレス）、フィルタ用パラメータのＳＡ、色補正用パラメータのＳＡ及び階調処理用パラメータのＳＡ等の各項目が登録される。
【００５８】
γ変換用パラメータのＳＡには、γ変換に使用するテーブルの値等のパラメータのスタートアドレスが設定され、フィルタ用パラメータのＳＡには、平滑化やエッジ強調に使用するフィルタ係数等のパラメータのスタートアドレスが設定される。色補正用パラメータのＳＡには、画像データをＲＧＢからＣＭＹＫに変換する際に使用するマスキング係数等のパラメータのスタートアドレスが設定され、階調処理用パラメータのＳＡには、階調処理を行う際に使用するディザテーブル等のパラメータのスタートアドレスが設定される。
【００５９】
上記レジスタ制御部２２２及びパラメータＤＭＡＣ２２４は、図５に示すようにブロック構成されており、レジスタ制御部２２２は、レジスタ空間２３０、アドレスデコード・パラメータ部分２３１、アドレスデコード・EndFlag部分２３２、skip制御部２３３、レジスタアクセス有効信号生成部２３４、アドレス加算部２３５及びアクセプトプロテクト部２３６等を備えている。また、パラメータＤＭＡＣ２２４は、レジスタＩ／Ｆ２４０及びアービタＩ／Ｆ２４１等を備え、レジスタＩ／Ｆ２４０は、MAddrカウンタ２４２を備えていて、パラメータ設定手段として機能している。
【００６０】
アドレスデコード・パラメータ部分２３１は、パラメータＤＭＡＣ２２４からのレジスタアクセスを、レジスタ空間２３０を参考にしてアドレスデコードし、パラメータを設定する。
【００６１】
アドレスデコード・EndFlag部分２３２は、アドレス加算部２３５から出力されるアドレス（EndFlagAddr）に対して、レジスタ空間２３０のEndFlag値をリードし、skip制御部２３３へリード値を転送する。
【００６２】
アクセプトプロテクト部２３６は、パラメータＤＭＡＣ２２４のレジスタアクセスの終了通知を示す(SCmdAccept信号)のプロテクトを行い、アドレス加算部２３５は、パラメータＤＭＡＣ２２４のアドレスを１だけ加算する。アドレス加算部２３５の加算したアドレス(EndFlagAddr)は、上述のように、アドレスデコード・EndFlag部分２３２によって、Endflagリードに使用される。
【００６３】
skip制御部２３３は、画像処理部２２１の各画像処理モジュールのイネーブル信号とEndFlagに基づいて、addr_skip信号（スキップ信号）を生成して、アクセプトプロテクト２３６及びパラメータＤＭＡＣ２２４のレジスタＩ／Ｆ２４０に出力する。
【００６４】
レジスタアクセス有効信号生成部２３４は、アクセプトプロテクト部２３６がパラメータＤＭＡＣ２２４のレジスタＩ／Ｆ２４０に出力するSCmdAcceptと、レジスタＩ／Ｆ２４０からアドレスデコード・パラメータ部分２３１に出力されるMCmdが入力され、「MCmd＝WR(ライトコマンド)、かつ、SCmdAccept＝１」のときに、skip制御部２３３に出力しているレジスタアクセスが有効であることを示す制御信号であるcmd_vldをアサートする。
【００６５】
パラメータＤＭＡＣ２２４は、上述のように、レジスタＩ／Ｆ２４１とアービタＩ／Ｆ２４１を備えている。
【００６６】
アービタＩ／Ｆ２４１は、パラメータアドレス開始テーブルを有していて、このパラメータドレス開始テーブルに基づいて各機能レジスタアクセスのスタートアドレス（ＳＡ：Start_Adr）を生成し、また、パラメータＤＭＡＣディスクリプタのスタートアドレス（ＳＡ）に格納されているメインメモリ２０３上のパラメータ群REG_DATAをリードして、レジスタＩ／Ｆ２４０へ転送する。
【００６７】
レジスタＩ／Ｆ２４０はアドレスデコード・パラメータ部分２３１とＯＣＰ Ｉ／Ｆを介してレジスタアクセスを行う。レジスタＩ／Ｆ２４０は、MAddrカウンタ２４２でアドレス制御を行うが、まず、Start_Addrを初期値として、レジスタアクセスが終了（SCmdAccept＝１）となると、すなわち、パラメータの設定終了情報を取得すると、カウントアップし、skip制御部２３３からのaddr_skip信号がアサート（addr_skip＝１）されると、カウントアップする。
【００６８】
したがって、上記アービタＩ／Ｆ２４１及びレジスタＩ／Ｆ２４０のMAddrカウンタ２４２は、全体としてアドレス生成手段として機能している。
【００６９】
そして、レジスタ制御部２２２のレジスタ空間２３０は、図６（ａ）、（ｂ）に示すように、構成されており、図６（ａ）は、パラメータＤＭＡＣ設定対象外のパラメータ群を、図６（ｂ）は、パラメータＤＭＡＣ設定対象のパラメータ群を、それぞれ示している。
【００７０】
図６（ａ）において、EXECレジスタは、画像処理コントローラ２１３を起動するレジスタであり、割り込みステータスレジスタは、画像処理コントローラ２１３の各ＤＭＡＣ２２３〜２２８の終了割り込みやエラー等の割り込み情報を保持する。割り込みマスクレジスタは、画像処理コントローラ２１３の各割り込みのマスク制御が設定される。
【００７１】
データリードＤＭＡＣレジスタ制御関連は、ディスクリプタポインタアドレス設定、読み取り画像サイズの設定、ロードしているディスクリプタ情報のモニタに使用され、パラメータＤＭＡＣ制御関連は、ディスクリプタポインタアドレスの設定、ロードしているディスクリプタ情報のモニタに使用される。データライトＤＭＡＣ制御関連は、データライトＤＭＡＣ２２５〜２２８に対応して設けられ、ディスクリプタポインタアドレス設定、書き込み画像サイズの設定、ロードしているディスクリプタ情報のモニタに使用される。
【００７２】
γ変換機能イネーブル（図５のenable_gammaに相当）は、γ変換機能On/Off制御であり、「off」の場合、画像処理部２２１のγ変換モジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７３】
フィルタ機能イネーブル（図５のenable_filに相当）は、フィルタ機能On/Off制御であり、「off」の場合、画像処理部２２１のフィルタモジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７４】
色補正機能イネーブル（図５のenable_hoseiに相当）は、色補正機能On/Off制御であり、「off」の場合、画像処理部２２１の色補正モジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７５】
階調処理機能イネーブル（図５のenable_kaichoに相当）は、階調処理機能On/Off制御であり、「off」の場合、画像処理部２２１の階調処理モジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７６】
上記γ変換機能イネーブル、フィルタ機能イネーブル、色補正機能イネーブル及び階調処理機能イネーブルのレジスタは、全体として動作設定用レジスタとして機能している。
【００７７】
次に、図６（ｂ）において、γ変換用パラメータは、γ変換機能に必要なパラメータを保持し、フィルタ用パラメータは、フィルタ機能に必要なパラメータを保持する。色補正用パラメータは、色補正機能に必要なパラメータを保持し、階調処理用パラメータは、階調処理機能に必要なパラメータを保持する。
【００７８】
そして、EndFlagレジスタは、γ変化用パラメータ、フィルタ用パラメータ、色補正用パラメータ及び階調処理用パラメータのレジスタ範囲を示しており、各機能の最終アドレスに対応する箇所が、EndFlag＝１（終了指示情報）、それ以外は、EndFlag＝０となる。
【００７９】
そして、複合装置１は、ＲＯＭ（Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Video Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理制御方法を実行する画像処理制御プログラムを読み込んで図示しないＲＯＭやハードディスク２０４、メインメモリ２０３等に導入することで、後述する必要な画像処理モジュールのレジスタへのパラメータ設定のみを効率的にかつ高速に実行する画像処理制御方法を実行する画像処理装置として構築されている。この画像処理制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００８０】
次に、本実施例の作用について説明する。本実施例の複合装置１は、パラメータＤＭＡＣ２２４の再利用性に富み、実行可能な機能に必要なパラメータのみを設定して高速画像処理を行う。
【００８１】
すなわち、複合装置１は、コントローラＡＳＩＣ２０１は、上位機種と下位機種に共通で利用可能なように開発され、同じハードウェア及びソフトウェア構成となっており、複合装置１が上位（高速）機種であるか、下位（低速）機種であるか等の機種の相違にかかわらず、コントローラＡＳＩＣ２０１に搭載されている画像処理コントローラ２１３の画像処理部２２１には画像処理モジュールの数や種類が同じであるが、機種の相違によって、実行可能な画像処理モジュールの数や種類が異なる。
【００８２】
複合装置１は、例えば、コピーモード処理の場合、スキャナ１０２で読み取った画像データをスキャナ画像処理ＡＳＩＣ１０３、アービタ２１１、コントローラＣＰＵ２０２を介してメインメモリ２０３に蓄積して、このメインメモリ２０３上の画像データを、コントローラＣＰＵ２０２、アービタ２１１を介して画像処理コントローラ２１３に送り、画像処理コントローラ２１３でフィルタ処理、色変換処理、階調処理等の画像処理コントローラ２１３の画像処理部２２１の実行可能な画像処理モジュールのうち必要な画像処理モジュールを利用して画像処理を施して、アービタ２１１、コントローラＣＰＵ２０２を介してメインメモリ２０３に書き戻す。そして、複合装置１は、このメインメモリ２０３上の画像データをコントローラＣＰＵ２０２、エンジン１００のアービタ１１０、ビデオ出力部１１１、プロッタ制御ＡＳＩＣ１０４を介してプロッタ１０５に送り、プロッタ１０５で用紙に印刷出力する。
【００８３】
また、複合装置１は、メインメモリ２０３上の画像データに必要な画像処理を施して、配信処理、ファクシミリ処理及びプリンタ処理等を行う。
【００８４】
すなわち、複合装置１は、配信処理を行う場合、メインメモリ２０３上の画像データをコントローラＣＰＵ２０２及びアービタ２１１を介して配信画像処理部２１３に送り、配信画像処理部２１３で、ネットワークを経由して配信するのに必要な画像変換処理を行って、アービタ２１１及びコントローラＣＰＵ２０２を介してメインメモリ２０３上に書き戻す。複合装置１は、このメインメモリ２０３上の画像変換処理された画像データを図示しないネットワーク部を介して配信する。また、複合装置１は、プリンタ処理を行う場合、図示しないホスト装置から受信してメインメモリ２０３上に保管した画像データをコントローラＣＰＵ２０２及びアービタ１１０を介して圧縮伸長部１１３に送って、圧縮伸長部１１３で圧縮・伸長した後、アービタ１１０及びコントローラＣＰＵ２０２を介してメインメモリ２０３に書き戻して、最終的に、プロッタ１０５で印刷出力する。
【００８５】
そして、複合装置１は、画像処理コントローラ２１３の画像処理部２２１の画像処理モジュールで画像処理を行わせるに際して、パラメータＤＭＡＣ２２４が、レジスタ制御部２２のレジスタ空間２３０の画像変換用パラメータレジスタ（γ変換用パラメータレジスタ、フィルタ用パラメータレジスタ、色補正用パラメータレジスタ、階調処理用パラメータレジスタ）へのパラメータの設定を行い、画像処理部２２１は、この画像変換用パラメータに基づいて、画像処理を実行するとともに、各画像処理モジュール毎に実行可否を設定する動作可否情報であるイネーブル信号（γ変換機能イネーブル：enable_gamma、フィルタ機能イネーブル：enable_fil、色補正機能イネーブル：enable_hosei、階調処理機能イネーブル：enable_kaicho）の状態に応じて、対応する画像処理の実行の可否が制御されるとともに、イネーブル信号とγ変化用パラメータ、フィルタ用パラメータ、色補正用パラメータ及び階調処理用パラメータのレジスタ範囲を示すEndFlagに基づいて、skip制御部２３３が、レジスタアクセスをスキップさせるaddr_skip信号（好きっぷ信号）を生成して、レジスタＩ／Ｆ２４０のMAddrカウンタ２４２及びアクセスプロテクト部２３６に出力する。そして、画像処理モジュールは、イネーブル信号によって当該機能がoffに設定されると、入力信号をそのまま出力信号とする。
【００８６】
そして、Skip制御部２３３は、図７及び図８と図９に示すようにパラメータ設定スキップ処理を行う。すなわち、skip制御部２３３は、図７に示すように、SKIP_IDEL：パラメータＤＭＡＣ２２４の起動待ち状態において、図８及び図９に示すように、レジスタＩ／Ｆ２４０からのkick信号が「１」になってパラメータＤＭＡＣ２２４の起動が開始されると（ステップＳ１０１）、まず、SKIP_CTRL_Ａとして、γ変換レジスタアクセスのSKIP判断制御、すなわち、γ変換機能イネーブルenable_gammaが「１」で、addr_skip信号が「０」であるか否かによってスキップ（skip）するか否かの判断を行い（ステップＳ１０２）、SKIP_CTRL_Ｂとして、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、γ変換レジスタアクセス終了待ちを行うとともに、終了待ち後に、フィルタレジスタアクセスのSKIP判断制御、すなわち、フィルタ機能イネーブルenable_filが「１」で、addr_skip信号が「０」であるか否かによってスキップ（skip）するか否かの判断を行う（ステップＳ１０３）。
【００８７】
次に、skip制御部２３３は、SKIP_CTRL_Ｃとして、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、フィルタレジスタアクセス終了待ちを行うとともに、終了待ち後に、色補正レジスタアクセスのSKIP判断制御、すなわち、色補正機能イネーブルenable_hoseiが「１」で、addr_skip信号が「０」であるか否かによってスキップ（skip）するか否かの判断を行う（ステップＳ１０４）。
【００８８】
同様に、skip制御部２３３は、SKIP_CTRL_Ｄとして、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、フィルタレジスタアクセス終了待ちを行うとともに、終了待ち後に、階調処理レジスタアクセスのSKIP判断制御、すなわち、階調機能イネーブルenable_kaichoが「１」で、addr_skip信号が「０」かによってスキップ（skip）するか否かの判断を行う（ステップＳ１０５）。
【００８９】
そして、skip制御部２３３は、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、SKIP_CTRL_Ｅとして、階調処理レジスタアクセス終了待ちを行い（ステップＳ１０６）、最後に、SKIP_ENDとして、パラメータＤＭＡＣ２２４からのkick信号が「０」になるパラメータＤＭＡＣ終了待ちを行って（ステップＳ１０７）、パラメータＤＭＡＣ終了になると、SKIP_IDEL：パラメータＤＭＡＣ２２４の起動待ち状態に戻る。
【００９０】
なお、図８及び図９は、上記skip制御部２３３における制御の詳細を、Verilog−ＨＤＬ形式で示した図である。
【００９１】
そして、複合装置１は、コピー処理、転送処理、プリンタ処理等の処理において、画像処理部２２１による画像データに対するγ変換処理等の画像処理を行う場合、図１０に示すような画像処理シーケンスに従って画像処理を行う。なお、図１０は、プリンタモジュールと階調処理モジュールに対して、その機能がoff（enable_fil＝０、enable_kaicho＝０）に設定されている場合の画像処理シーケンスを示している。
【００９２】
図１０において、コントローラＣＰＵ２０２が、ソフトウェアＳｗによってデータリードＤＭＡＣ用ディスクリプタ及びデータライトＤＭＡＣ用ディスクリプタをメインメモリ２０３に書き込み、次に、パラメータＤＭＡＣ用ディスクリプタをメインメモリ２０３に書き込んで、処理内容の画像パラメータをメインメモリ２０３に書き込む。
【００９３】
そして、ソフトウェアＳｗに従ってコントローラＣＰＵ２０２がレジスタ制御部２２２に割り込み設定、モード設定、データリードＤＭＡＣ制御設定及び画像処理機能イネーブル設定を行って、各ＤＭＡＣ２２３〜２２８に起動を指示するためのEXECレジスタにデータ設定を行う。
【００９４】
各ＤＭＡＣ２２３〜２２８は、起動されると、まず、パラメータＤＭＡＣ２２４が、メインメモリ２０３からパラメータＤＭＡＣ用ディスクリプタを読み出し、データリードＤＭＡＣ２２３が、データリードＤＭＡＣ用ディスクリプタを読み出す。そして、データライトＤＭＡＣ２２５〜２２８が、メインメモリ２０３からデータライトＤＭＡＣ用ディスクリプタを読み出す。
【００９５】
その後、パラメータＤＭＡＣ２２４が、パラメータＤＭＡＣ用ディスクリプタに従って、メインメモリ２０３から、まず、γ変換用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定するγ変換用パラメータ設定処理行うが、このとき、skip制御部２３３が、上記スキップ制御処理を行う。いま、γ変換モジュールに対しては、機能が動作を許可するon（enable_gamma＝１）であるので、パラメータＤＭＡＣ２２４は、γ変換用パラメータのレジスタ制御部２２２への設定を行う。
【００９６】
パラメータＤＭＡＣ２２４は、γ変換用パラメータのレジスタ制御部２２２への設定が完了すると、次に、フィルタ用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定するフィルタ用パラメータ設定処理行うが、このときも同様に、skip制御部２３３が、上記スキップ制御処理を行う。いま、フィルタモジュールに対しては、機能が動作を不許可とするoff（enable_fil＝０）であるので、パラメータＤＭＡＣ２２４は、上述のように、addr_skip信号をレジスタＩ／Ｆ２４０及びアドレスデコード・パラメータ部分２３１に出力して、フィルタ用パラメータのレジスタ制御部２２２への設定を行うことなく、次の色補正用パラメータの設定処理に移行する。
【００９７】
次に、パラメータＤＭＡＣ２２４は、色補正用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定する色補正用パラメータ設定処理行うが、このときも上記同様に、skip制御部２３３が、上記スキップ制御処理を行う。いま、色補正モジュールに対しては、機能がon（enable_hosei＝１）であるので、パラメータＤＭＡＣ２２４は、色補正用パラメータのレジスタ制御部２２２への設定を行う。
【００９８】
次に、パラメータＤＭＡＣ２２４は、色補正用パラメータのレジスタ制御部２２２への設定が完了すると、次に、階調処理用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定する階調処理用パラメータ設定処理行うが、このときも同様上記に、skip制御部２３３が、上記スキップ制御処理を行う。いま、階調処理モジュールに対しては、機能がoff（enable_kaicho＝０）であるので、パラメータＤＭＡＣ２２４は、上述のように、addr_skip信号をレジスタＩ／Ｆ２４０及びアドレスデコード・パラメータ部分２３１に出力して、階調処理用パラメータのレジスタ制御部２２２への設定を行うことなく、パラメータ設定処理を終了する。
【００９９】
パラメータ設定処理が完了すると、データリードＤＭＡＣ２２３が、データリードＤＭＡＣ用ディスクリプタに従ってメインメモリ２０３からＲＧＢ画像データ及び分離データＸを読み出して、画像処理部２２１にＤＭＡ転送する。
【０１００】
画像処理部２２１は、上述のようにして、レジスタ制御部２２２のパラメータレジスタに設定されたパラメータに従って、転送されてきた画像データに対して、順次、γ変換処理及び色補正処理を施して、画像処理の完了したＣＭＹＫ（Ｃ：シアン、Ｍ：マゼンタ、Ｙ：イエロー、Ｋ：ブラック）の画像データをデータライトＤＭＡＣ２２５〜２２８に渡す。
【０１０１】
データライトＤＭＡＣ２２５〜２２８は、画像処理部２２１から渡された画像データをデータライトＤＭＡＣ用ディスクリプタに従って、メインメモリ２０３に転送して、指定のアドレスに書き込む。
【０１０２】
上記パラメータＤＭＡＣ２２４によるレジスタ制御部２２２へのパラメータの設定処理において、イネーブル信号によって実行の許可されているγ変換モジュール用のレジスタと色補正モジュール用のレジスタに対しては、適切にパラメータの設定処理を行うとともに、イネーブル信号によって実行の許可されていないフィルタ用のレジスタと階調処理用のレジスタに対しては、パラメータの設定にかかる時間待つことなくスキップして次の処理に移行している。したがって、図１０に示すように、フィルタ用パラメータの設定時にかかる処理時間Ｘと階調処理用パラメータの設定時にかかる処理時間Ｙは、他のパラメータの設定時に要する時間に比較して、短くなっている。
【０１０３】
すなわち、γ変換モジュールと色補正モジュールが動作要求され、フィルタモジュールと階調処理モジュールが非動作要求されている場合、従来では、図１２において、ｔ１〜ｔ１１で示したように、全てのモジュールのレジスタに対してアクセスしてパラメータの設定動作を行っており、動作が拒否されているにもかかわらず、パラメータの設定処理時間を必要としている。
【０１０４】
ところが、本実施例の複合装置１の場合、図１１に示すように、モジュールが非動作要求となっているフィルタ用のレジスタ及び階調処理用のレジスタに対するパラメータ設定処理をスキップし、速やかに次の動作に移行しており、レジスタ設定時間を短くすることができる。なお、図１０と図１１において、Ｘで示すフィルタ処理ブロックのレジスタアクセス時間とＹで示す階調処理ブロックのレジスタアクセス時間が、短縮されている。
【０１０５】
このように、本実施例の複合装置１は、画像処理部２２１に搭載されている複数の各画像処理モジュールに対応するレジスタ制御部２２２のパラメータレジスタに、メインメモリ２０３上に保管されているパラメータを転送して設定するパラメータ設定処理において、画像処理モジュール毎に動作の許可／不許可を指定する動作可否情報であるイネーブル信号をイネーブル設定用レジスタ（動作設定用レジスタ）に設定し、イネーブル設定用レジスタのイネーブル信号によって動作不許可となっている画像処理モジュールに対応するパラメータレジスタへのパラメータ設定をスキップしている。
【０１０６】
したがって、動作が許可されている画像処理モジュールのパラメータレジスタに対してのみパラメータ設定を行って、動作が許可されていない画像処理モジュールのパラメータレジスタに対するパラメータ設定をスキップすることができ、パラメータ設定時間を短縮して、高速画像処理を行うことができる。また、動作させる画像処理モジュールが追加された場合にも、イネーブル設定用レジスタへのイネーブル信号の設定を変更するだけで、対応することができ、パラメータＤＭＡＣの再利用性を向上させることができる。
【０１０７】
また、本実施例の複合装置１は、パラメータレジスタが、画像処理モジュール毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示すEndFlag（EndFlag＝１：終了指示情報）を保持し、skip制御部２３３が、イネーブル信号によって動作不許可となっている画像処理モジュールに対応するパラメータレジスタに対してパラメータＤＭＡＣ２２４が指定するアドレスに「１」を加算したアドレスを生成して、該アドレスに「１」のEndFlag（終了指示情報）があると、addr_skip信号（スキップ信号）をパラメータＤＭＡＣ２２４のMAddrカウンタ２４２に出力し、MAddrカウンタが、addr_skip信号が入力されると、次アドレスを生成（アドレスを＋１）している。
【０１０８】
したがって、動作不許可となっている画像処理モジュールのパラメータレジスタの設定範囲の終了を示す「１」のEndFlagの設定されているアドレスまで、パラメータレジスタへのパラメータの設定を行うことなく、速やかにアドレス移動することができ、パラメータＤＭＡＣの再利用性を向上させつつ、高速画像処理を行うことができる。
【０１０９】
さらに、本実施例の複合装置１は、パラメータレジスタが、画像処理モジュール毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示すEndFlag（EndFlag＝１：終了指示情報）を保持し、ソフトウェアに従ってコントローラＣＰＵ２０２が、レジスタ空間２３０のイネーブル用レジスタに、各画像処理モジュールに対するイネーブル信号と、イネーブル信号が動作不許可である画像処理モジュールに対しては「１」のEndFlagのアドレスへのアドレス移行を指示するアドレス移行情報とを設定し、skip制御部２３３が、イネーブル用レジスタに動作不許可のイネーブル信号とアドレス移行情報が設定されていると、該アドレス移行情報の指示するパラメータレジスタのアドレスから「１」のEndFlagを取得して、addr_skip信号（スキップ信号）をパラメータＤＭＡＣ２２４のMAddrカウンタ２４２に出力し、MAddrカウンタ２４２が、addr_skip信号が入力されると、次アドレスを生成（アドレスを＋１）するようにしてもよい。
【０１１０】
このようにすると、動作不許可となっている画像処理モジュールのパラメータレジスタの設定範囲の終了を示す「１」のEndFlagの設定されているアドレスまで、パラメータのパラメータレジスタへの設定を行うことなく、より一層速やかにアドレス移動することができ、パラメータＤＭＡＣの再利用性を向上させつつ、より一層高速画像処理を行うことができる。
【０１１１】
また、本実施例の複合装置１は、パラメータＤＭＡＣ２２４のMAddrカウンタ２４２が、パラメータレジスタから設定終了情報である「１」のSCmdAcceptを取得する毎に、順次、「１」を加算したアドレスを生成し、skip制御部２３３が、addr_skip信号をMAddrカウンタ２４２に出力している間、アクセプトプロテクト部２３６が、パラメータレジスタからの「１」のScmdAcceptの取得を禁止している。
【０１１２】
したがって、MAddrカウンタ２４２がaddr_skip信号に基づいて正確にアドレスをカウントすることができ、アドレス処理の適正化を図ることができる。
【０１１３】
さらに、本実施例の複合装置１は、MAddrカウンタ２４２が、skip制御部２３３からaddr_skip信号が入力されると、レジスタアクセスのアドレスを「１」だけ加算している。
【０１１４】
したがって、動作不許可となっている画像処理モジュールのパラメータレジスタの設定範囲の終了を示す「１」のEndFlagの設定されているアドレスまで、確実にかつ速やかにアドレスを加算することができ、速やかにアドレス移動することができ、パラメータＤＭＡＣの再利用性を向上させつつ、高速画像処理を行うことができる。
【０１１５】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１１６】
本発明は、画像処理回路の複数の機能ブロックに対するパラメータレジスタへのパラメータ設定を高速にかつ安価に行う複合装置、複写装置等の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体利用することができる。
【符号の説明】
【０１１７】
１ 複合装置
１００ エンジン
１０１ エンジンＡＳＩＣ
１０２ スキャナ
１０３ スキャナ画像処理ＡＳＩＣ
１０４ プロッタ制御ＡＳＩＣ
１０５ プロッタ
１０６ エンジンＣＰＵ
１０７ ＲＡＭ
１０８ フラッシュメモリ
１１０ アービタ
１１１ ビデオ出力部
１１２ コミュニケーションバッファ
１１３ 圧縮伸長部
２００ コントローラ
２０１ コントローラＡＳＩＣ
２０２ コントローラＣＰＵ
２０３ メインメモリ
２０４ ハードディスク
２１０ ビデオ入力部
２１１ アービタ
２１２ 配信画像処理部
２１３ 画像処理コントローラ
２１４ ハードディスクＩ／Ｆ
２２１ 画像処理部
２２２ レジスタ制御部
２２３ データリードＤＭＡＣ
２２４ パラメータＤＭＡＣ
２２５〜２２８ データライトＤＭＡＣ
２３０ レジスタ空間
２３１ アドレスデコード・パラメータ部分
２３２ アドレスデコード・EndFlag部分
２３３ skip制御部
２３４ レジスタアクセス有効信号生成部
２３５ アドレス加算部
２３６ アクセプトプロテクト部
２４０ レジスタＩ／Ｆ
２４１ アービタＩ／Ｆ
【先行技術文献】
【特許文献】
【０１１８】
【特許文献１】特開２００８−２３４０６５号公報
【技術分野】
【０００１】
本発明は、画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関し、詳細には、画像処理回路の複数の画像処理機能ブロックの動作に必要なパラメータのパラメータレジスタへの設定を高速にかつ安価に行う画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関する。
【背景技術】
【０００２】
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像処理装置においては、近年、複合化及びデジタル化に伴って、ＲＡＭ（Random Access Memory）等の半導体メモリを利用した画像処理が種々行われるようになってきている。このようなメモリ上にあるデータを高速に転送する技術としては、ＤＭＡ（Direct Memory Access）があり、ＤＭＡでは、一般的に、メモリアドレスと転送量を指定することで、ＣＰＵ（Central Processing Unit ）が介在することなく、データ転送を行うが、メモリ上にデータが点在する場合には、ディスクリプタ方式を用いて、メモリ上に点在するデータを接続して連続的に転送を行う。
【０００３】
このＤＭＡを使用したデータ転送は、ＣＰＵが、ＤＭＡコントローラ（以下、ＤＭＡＣという。）に対して、コマンド、メモリの転送開始アドレス、転送するデータ数などの入出力情報を与え、ＣＰＵがデータ転送に直接介在しないで済むが、１回のＤＭＡ転送要求での転送データ量が少なく、多量の画像データを転送する場合、ＣＰＵがＤＭＡＣに関与する回数が増え、ＣＰＵの負担となっている。例えば、ディスクリプタ方式では、ＣＰＵがメモリ上にＤＭＡＣに対する指示をディスクリプタといわれる識別子によって書き込み、ＤＭＡＣが、ディスクリプタを読み込んで、ディスクリプタに示されているスタートアドレスや転送量に基づいてデータ転送を行う。また、ディスクリプタ方式では、点在したデータを連続してアクセスできるように、ディスクリプタの中に次のディスクリプタが存在するポインタを格納して、一連の動作が終ると、次のディスクリプタのポインタへアクセスを行い、そのポインタのディスクリプタからディスクリプタ情報を取得して、再び転送を行うという動作を繰り返す。
【０００４】
そして、画像処理装置等のようにＡＳＩＣ（Application Specific Integrated Circuit）等の画像処理用ＩＣ（Integrated Circuit）に搭載する画像処理ブロックを用いてデータに各種画像処理を施す場合には、各画像処理ブロックにパラメータレジスタを搭載して、ＣＰＵによってメモリ上に格納されている各データ処理に対応するパラメータ（設定値）用のディスクリプタをメモリから読み込んで、画像処理ブロックのパラメータレジスタに設定し、その後、ＤＭＡＣがメモリ上のデータを読み込むと、画像処理ブロックが、先に設定されているパラメータに基づいて該画像データに画像処理を施した後、ＤＭＡＣがメモリに該画像処理後の画像データを転送する。
【０００５】
すなわち、図１２に示すように、画像処理用ＩＣがγ変換、フィルタ、色補正及び階調処理の各画像処理ブロックを搭載している場合、動作させない画像処理ブロック（例えば、フィルタ画像処理ブロックと階調画像処理ブロック）があったとしても、全ての画像処理ブロックのパラメータレジスタに対してパラメータ設定を行っている。
【０００６】
このように、ディスクリプタ方式によるＤＭＡにおいては、ＣＰＵが１ブロックの転送毎にＤＭＡＣにコマンドを発行するため、全体のデータ量が多く、１ブロックのサイズが小さいと、ＤＭＡにＣＰＵが関与する回数も増え、ＣＰＵへの負荷が大きくなる。特に、近年、画像処理装置の高画質化、高速化が要求され、高画質化のためには、画像処理機能も複雑化して設定するパラメータの数も増える一方において、画像処理ブロックのパラメータレジスタへ大量のパラメータを高速に設定することが要求される。
【０００７】
そして、従来から、ＣＰＵがメモリ上に予め用意した画像処理パラメータを、パラメータＤＭＡＣ(Parameter ＤＭＡＣ）によってリードして、ＣＰＵを介さずに、パラメータレジスタにパラメータを設定することで、パラメータ設定時間を短縮する技術が知られている（特許文献１参照）。
【０００８】
この場合、パラメータをメモリ上に用意するのは、上述のようにＣＰＵ、すなわち、ＣＰＵの実行するソフトウェアであり、ソフトウェアの開発は、短ＴＡＴ（turn around time）開発やソフト資産流用を意図して、上位（高速）機種の画像処理装置の開発にあわせて、下位（低速）機種の画像処理装置の開発が行われることが多い。
【０００９】
したがって、上位機種にあわせて開発された下位機種の画像処理装置にとっては、冗長なパラメータ設定も行われる。例えば、γ変換のみパラメータを必要とする下位機種に対して、上位機種用のγ変換機能のパラメータ設定だけなく、フィルタ機能等のパラメータ設定を行うソフトウェアが搭載されることとなり、冗長なパラメータ設定は、下位機種の生産性に影響するという問題がある。
【００１０】
このような不要なパラメータの設定に対する問題の対応策としては、画像処理機能動作イネーブルパラメータを利用することができる。すなわち、イネーブルパラメータは、画像処理機能動作のon／offを決定する機能であり、画像処理のサブ機能（機能ブロック）毎に設定することができる。例えば、γ変換用イネーブルパラメータとフィルタ用イネーブルパラメータ等があり、イネーブルパラメータが、offである画像処理ブロックへの入力信号は、出力信号へ接続される(入力信号＝出力信号)。また、イネーブルパラメータは、パラメータＤＭＡＣのメモリリード対象外であり、ＣＰＵが設定を行う。
【００１１】
上記イネーブルパラメータをハードワイヤでパラメータＤＭＡＣに入力し、イネーブル＝offの場合、パラメータＤＭＡＣが該当画像処理機能のパラメータを設定しないことで、パラメータ設定時間を短縮することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記イネーブルパラメータを用いた従来技術にあっては、イネーブルパラメータをハードワイヤでパラメータＤＭＡＣに入力し、イネーブル＝offのときに、パラメータＤＭＡＣが該当画像処理機能のパラメータを設定しないことで、パラメータ設定時間の短縮を図っているため、パラメータのアドレス管理を必要とし、パラメータＤＭＡＣの再利用性を向上させる上で、改良の必要があった。
【００１３】
すなわち、パラメータＤＭＡＣは、レジスタ（パラメータ）空間のアドレス管理も行っているため、イネーブルパラメータに対応する画像処理ブロックのパラメータのアドレス管理が必要となる。したがって、画像処理装置に、新規の画像処理が追加された場合、その新たな画像処理機能のイネーブルパラメータとパラメータのアドレス管理の対応を新たに作成する必要があり、パラメータＤＭＡＣの再利用性に欠けるという問題がある。
【００１４】
そこで、本発明は、パラメータＤＭＡＣの再利用性に富み、実行可能な機能に必要なパラメータのみを設定して高速画像処理を行うことのできる画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体を提供することを目的としている。
【課題を解決するための手段】
【００１５】
本発明は、上記目的を達成するために、画像処理毎のパラメータレジスタに、メモリ上に保管されているパラメータを転送して設定するパラメータ設定において、前記画像処理毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定し、該動作設定用レジスタの該動作可否情報によって動作不許可となっている画像処理に対応する前記パラメータレジスタへのパラメータ設定をスキップすることを特徴としている。
【００１６】
また、本発明は、前記パラメータレジスタが、前記画像処理毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示す終了指示情報を保持し、前記動作可否情報によって動作不許可となっている前記画像処理に対応する前記パラメータレジスタに対して指定されているアドレスに１を加算したアドレスを生成して、該アドレスに前記終了指示情報があると、次アドレスを生成することを特徴としてもよい。
【発明の効果】
【００１７】
本発明によれば、パラメータＤＭＡＣの再利用性に富み、実行可能な機能にのみパラメータを設定して高速画像処理を行うことができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例を適用した複合装置の要部ブロック構成図。
【図２】画像処理コントローラ、メインメモリ及びアービタのブロック構成図。
【図３】データＤＭＡＣ用のディスクリプタの一例を示す図。
【図４】パラメータＤＭＡＣ用のディスクリプタの一例を示す図。
【図５】レジスタ制御部とパラメータＤＭＡＣのブロック構成図。
【図６】レジスタ空間の一例を示す図。
【図７】パラメータ設定スキップ処理を示すフローチャート。
【図８】Verilog−ＨＤＬ形式によるパラメータ設定スキップ制御の説明図。
【図９】図８の続きを示す図。
【図１０】ＤＭＡ転送による画像処理シーケンス図。
【図１１】フィルタ用及び階調処理用のレジスタをスキップする場合のレジスタアクセスタイミングを示す図。
【図１２】従来のレジスタアクセスタイミングを示す図。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
【実施例１】
【００２０】
図１〜図１１は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を示す図であり、図１は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の一実施例を適用した複合装置１の要部ブロック構成図である。
【００２１】
図１において、複合装置１は、エンジン１００とコントローラ２００及び図示しないオペレーションパネル、ファクシミリ通信部等を備えており、コピー処理、プリンタ処理、スキャナ処理及びファクシミリ通信処理等を行う。
【００２２】
エンジン１００は、エンジンＡＳＩＣ１０１、スキャナ１０２、スキャナ画像処理ＡＳＩＣ１０３、プロッタ制御ＡＳＩＣ１０４、プロッタ１０５、エンジンＣＰＵ（Central Processing Unit ）１０６、ＲＡＭ（Random Access Memory）１０７及びフラッシュメモリ１０８等を備えており、エンジンＡＳＩＣ１０１は、アービタ１１０、ビデオ出力部１１１、コミュニケーションバッファ１１２及び圧縮伸長部１１３等を備えている。
【００２３】
一方、コントローラ２００は、コントローラＡＳＩＣ２０１、コントローラＣＰＵ２０２、メインメモリ２０３及びハードディスク２０４等を備えており、コントローラＡＳＩＣ２０１は、ビデオ入力部２１０、アービタ２１１、配信画像処理部２１２、画像処理コントローラ２１３及びハードディスクＩ／Ｆ２１４等を備えている。
【００２４】
スキャナ１０２は、スキャナ動作、コピー動作、ファクシミリ送信動作時に、原稿に読み取り光を照射して、該原稿を主走査・副走査し、該原稿の画像を読み取って、原稿の画像データをスキャナ画像処理ＡＳＩＣ１０３に出力する。
【００２５】
スキャナ画像処理ＡＳＩＣ１０３は、スキャナ１０２で読み取られた原稿の画像データに適宜の補正を行った画像データ（ＲＧＢの画像データ）及び原稿における文字部／写真部、有彩／無彩を判定した画像分離データ（Ｘデータ）を生成してコントローラ２００のビデオ入力部２１０に出力する。
【００２６】
プロッタ１０５は、例えば、電子写真式記録装置等が使用されており、複写装置1が外部から受信した画像データやスキャナ部１０２で読み取った画像データから印刷用に変換した描画データをプロッタ制御ＡＳＩＣ１０４から受け取って、画像を用紙に記録出力する。
【００２７】
プロッタ制御ＡＳＩＣ１０４は、プロッタ１０５からの同期信号に合わせて、エンジンＡＳＩＣ１０１から入力される画像データ（描画データ）をプロッタ１０５へ出力する。
【００２８】
ＲＡＭ１０７は、エンジンＣＰＵ１０６がエンジン１０２の全体の制御を実行するための作業用メモリであり、エンジンＣＰＵ１０６により、プログラム実行中の変数記憶領域等の用途に使用される。
【００２９】
フラッシュメモリ１０８は、エンジンＣＰＵ１０６が実行するプログラムを記憶するための書き換え可能な不揮発性メモリである。
【００３０】
エンジンＣＰＵ１０６は、フラッシュメモリ１０８のプログラムに基づいてＲＡＭ１０７をワークメモリとして利用して、スキャナ制御、用紙の搬送、プロッタ１０５での作像、定着等のエンジン１００全般の制御を行う。
【００３１】
エンジンＡＳＩＣ１０１は、コントローラ２００とエンジンＣＰＵ１０６、コントローラ２００とプロッタ制御ＡＳＩＣ１０４との間のデータのインターフェイスを行う。
【００３２】
ビデオ出力部１１１は、画像データをコントローラ２００のメインメモリ２０３から読み込み、マスク処理、合成処理、フォーマット変換等を行ってプロッタ制御ＡＳＩＣ１０４へ出力する。エンジンＡＳＩＣ１０１は、このとき、プロッタ制御ＡＳＩＣ１０４が画像データをプロッタ１０５へ出力するのに合わせて、一定時間内に一定量の画像データをプロッタ制御ＡＳＩＣ１０４に出力する。
【００３３】
アービタ１１０は、エンジンＡＳＩＣ１０１内の各モジュールであるビデオ出力部１１１及び圧縮伸長部１１３等からコントローラＣＰＵ２０２へのアクセスの調停を行う。
【００３４】
コミュニケーションバッファ１１２は、エンジンＣＰＵ１０６とコントローラＣＰＵ２０２との間の通信のためのバッファ領域である。
【００３５】
圧縮伸長部１１３は、メインメモリ２０３に確保する画像データ領域を削減するために、メインメモリ２０３上の画像の圧縮及び伸長を行うモジュールであり、処理後の画像データをメインメモリ２０３上に書き込む。
【００３６】
なお、エンジンＡＳＩＣ１１１は、プリンタ動作、ファックス動作時に、メインメモリ２０３上の低解像度の画像データからプロッタ１０５に適合する高解像度の画像データへの変換を行って、変換後の画像データをメインメモリ２０３に出力する解像度変換部を搭載していてもよい。
【００３７】
コントローラ２００は、複合装置１の全体制御や各種アプリケーションの実行を行う制御装置であり、コントローラ２００のコントローラＡＳＩＣ２０１は、エンジン１００から入力された画像データのメインメモリ２０３への転送、コピー時の画像処理、ハードディスク２０４へのリード／ライト等の制御を行う。
【００３８】
ビデオ入力部２１０は、スキャナ画像処理ＡＳＩＣ１０３から入力されるスキャナ１０２の読み取った画像データを圧縮して、メインメモリ２０３へ転送する。
【００３９】
アービタ２１１は、コントローラＡＳＩＣ２０１内の各モジュールであるビデオ入力部２１０、配信画像処理部２１２、画像処理コントローラ２１３及びハードディスクＩ／Ｆ２１４からコントローラＣＰＵ２０２へのアクセスの調停を行う。
【００４０】
配信画像処理部２１２は、メインメモリ２０３上の画像データをネットワークを経由して配信するために、画像の変換処理を行うモジュールであり、変換後の画像データをメインメモリ２０３へ書き戻す。
【００４１】
画像処理コントローラ２１３は、メインメモリ２０３上の圧縮画像データを展開して、フィルタ処理、色変換処理、階調処理等を施す画像処理モジュールを搭載し、処理後の画像データをメインメモリ２０３へ書き戻す。
【００４２】
ハードディスクＩ／Ｆ２１４は、ハードディスク２０４へのリード／ライトの制御を行い、ハードディスク２０４は、各種画像データの蓄積やコントローラＣＰＵ２０２の一時記憶領域に使用される記憶装置である。
【００４３】
コントローラＣＰＵ２０２は、メモリコントローラ及びＰＣＩ Express、ＰＣＩの汎用インターフェイスを備え、メインメモリ２０３の領域確保及びリード／ライト制御、プリンタの画像描画、コピー、スキャナ、ファクシミリ、配信等の各種アプリケーションの実行等を行う。
【００４４】
メインメモリ２０３は、コントローラＣＰＵ２０２がプロッタ１０５で出力する画像描画や各種アプリケーションの実行を行うための作業用メモリであり、コントローラＣＰＵ２０２により、各種データの一時記憶領域やＤＭＡＣ用ディスクリプタ領域等の用途に使用される。
【００４５】
上記画像処理コントローラ２１３は、図２に示すように、ブロック構成されており、メインメモリ２０３との間で、アービタ２１１を介してデータ転送する。
【００４６】
すなわち、画像処理コントローラ２１３は、画像処理部２２１、レジスタ制御部２２２、データリードＤＭＡＣ２２３、パラメータＤＭＡＣ２２４、４つのデータライトＤＭＡＣ２２５〜２２８等を備えている。
【００４７】
パラメータＤＭＡＣ（アドレス生成手段、パラメータ設定手段）２２４は、メインメモリ２０３上に予めロードされた画像処理パラメータを読み出して、レジスタ制御部２２２内のパラメータレジスタ（図示略）に設定する。
【００４８】
データリードＤＭＡＣ２２３は、メインメモリ２０３から、画素順次のＲＧＢ（Ｒ：レッド、Ｇ：グリーン、Ｂ：ブルー）の画像データと分離データＸ（入力画像データ）を読み出して、画像処理部２２１へ送出する。
【００４９】
画像処理部２２１は、入力画像データに各種画像処理を施す画像処理モジュールの集まりであり、例えば、プリンタ１０５の特性に応じたγ変換を画像データに施すγ変換モジュール、エッジ強調や平滑化等の周波数特性を変更するフィルタモジュール、スキャナ１０２の色空間から予め定められた色空間に変換する色補正モジュール、スキャナ１０２から入力された画像データの解像度から予め定められた解像度、例えば、６００ｄｐｉへと解像度を変換する階調処理モジュール等を備えているが、実行可能な画像処理モジュールは、複合装置１が上位（高速）機種であるか、下位（低速）機種であるか等によって異なる。
【００５０】
データライトＤＭＡＣ２２５〜２２８は、画像処理部２２１から送り出された画像処理後のＣＭＹＫ面順次の画像データをそれぞれメインメモリ２０３へ転送して、メインメモリ２０３に出力画像データ（Ｃ、Ｍ、Ｙ、Ｋ）として書き込む。
【００５１】
レジスタ制御部（パラメータ設定制御手段）２２２は、レジスタ空間２３０（図５、図６参照）を有し、画像処理部２２１の各画像処理モジュールが画像処理を行う際に使用するパラメータを、パラメータＤＭＡＣ２２４から受け取って、パラメータＤＭＡＣ２２４の指定するアドレスのレジスタ空間２３０のパラメータレジスタに格納する。また、レジスタ制御部２２２は、各ＤＭＡＣ２２３〜２２８に起動を指示するためのEXECレジスタや割り込みのステータスを保持する割り込みステータスレジスタ、各ＤＭＡＣ２２３〜２２８のディスクリプタポインタレジスタ等を備え、各ＤＭＡＣ２２３〜２２８の起動処理及びコントローラＣＰＵ２０２への割り込み信号の出力を行う。
【００５２】
そして、コントローラＣＰＵ２０２がメインメモリ２０３に書き込むデータリードＤＭＡＣ２２３用のディスクリプタ及びデータライトＤＭＡＣ２２５〜２２８用のディスクリプタは、例えば、図３に示すようなものであり、ＮＤＰ（ネクスト・ディスクリプタ・ポインタ）、ＳＡ（スタートアドレス）、ＬＩＮＥ（ライン）及びＭＯＤＥ（モード）等の各項目が登録される。
【００５３】
ＮＤＰには、次のディスクリプタのアドレスが設定され、コントローラＣＰＵ２０２は、１ページ分の画像領域をメインメモリ２０３上に連続して確保できない場合は、飛び飛びに画像領域を確保して、それぞれの領域に対してディスクリプタを作成して、次のディスクリプタのアドレスをここに書き込むことで、飛び飛びの画像領域に対して連続して処理を行うことができるようにする。
【００５４】
ＳＡには、データを入力または出力する先頭のアドレスが設定され、データリードＤＭＡＣ２２３の場合は、このアドレスから画像データの読み出しを、データライトＤＭＡＣ２２５〜２２８の場合は、このアドレスから画像データを書き込みを、それぞれ行う。
【００５５】
ＬＩＮＥには、２次元画像の副走査方向のライン数、または、１次元データのデータ数が設定され、ＭＯＤＥには、転送データの種類や割り込み、繰り返し等が設定される。
【００５６】
また、ページの先頭のディスクリプタは、上記エントリに加えて、ページ内に共通の情報のエントリを持つ。ディスクリプタをこのような構成にすることにより、１ページを多数のディスクリプタで構成する場合におけるディスクリプタ用のメモリ領域の増大を抑えることができる。
【００５７】
そして、コントローラＣＰＵ２０２がメインメモリ２０３に書き込むパラメータＤＭＡＣ２２４用のディスクリプタは、例えば、図４に示すように、画像処理部２２１の各画像処理モジュールに設定するパラメータのスタートアドレス（ＳＡ）のエントリを持ち、γ変化用パラメータのＳＡ（スタートアドレス）、フィルタ用パラメータのＳＡ、色補正用パラメータのＳＡ及び階調処理用パラメータのＳＡ等の各項目が登録される。
【００５８】
γ変換用パラメータのＳＡには、γ変換に使用するテーブルの値等のパラメータのスタートアドレスが設定され、フィルタ用パラメータのＳＡには、平滑化やエッジ強調に使用するフィルタ係数等のパラメータのスタートアドレスが設定される。色補正用パラメータのＳＡには、画像データをＲＧＢからＣＭＹＫに変換する際に使用するマスキング係数等のパラメータのスタートアドレスが設定され、階調処理用パラメータのＳＡには、階調処理を行う際に使用するディザテーブル等のパラメータのスタートアドレスが設定される。
【００５９】
上記レジスタ制御部２２２及びパラメータＤＭＡＣ２２４は、図５に示すようにブロック構成されており、レジスタ制御部２２２は、レジスタ空間２３０、アドレスデコード・パラメータ部分２３１、アドレスデコード・EndFlag部分２３２、skip制御部２３３、レジスタアクセス有効信号生成部２３４、アドレス加算部２３５及びアクセプトプロテクト部２３６等を備えている。また、パラメータＤＭＡＣ２２４は、レジスタＩ／Ｆ２４０及びアービタＩ／Ｆ２４１等を備え、レジスタＩ／Ｆ２４０は、MAddrカウンタ２４２を備えていて、パラメータ設定手段として機能している。
【００６０】
アドレスデコード・パラメータ部分２３１は、パラメータＤＭＡＣ２２４からのレジスタアクセスを、レジスタ空間２３０を参考にしてアドレスデコードし、パラメータを設定する。
【００６１】
アドレスデコード・EndFlag部分２３２は、アドレス加算部２３５から出力されるアドレス（EndFlagAddr）に対して、レジスタ空間２３０のEndFlag値をリードし、skip制御部２３３へリード値を転送する。
【００６２】
アクセプトプロテクト部２３６は、パラメータＤＭＡＣ２２４のレジスタアクセスの終了通知を示す(SCmdAccept信号)のプロテクトを行い、アドレス加算部２３５は、パラメータＤＭＡＣ２２４のアドレスを１だけ加算する。アドレス加算部２３５の加算したアドレス(EndFlagAddr)は、上述のように、アドレスデコード・EndFlag部分２３２によって、Endflagリードに使用される。
【００６３】
skip制御部２３３は、画像処理部２２１の各画像処理モジュールのイネーブル信号とEndFlagに基づいて、addr_skip信号（スキップ信号）を生成して、アクセプトプロテクト２３６及びパラメータＤＭＡＣ２２４のレジスタＩ／Ｆ２４０に出力する。
【００６４】
レジスタアクセス有効信号生成部２３４は、アクセプトプロテクト部２３６がパラメータＤＭＡＣ２２４のレジスタＩ／Ｆ２４０に出力するSCmdAcceptと、レジスタＩ／Ｆ２４０からアドレスデコード・パラメータ部分２３１に出力されるMCmdが入力され、「MCmd＝WR(ライトコマンド)、かつ、SCmdAccept＝１」のときに、skip制御部２３３に出力しているレジスタアクセスが有効であることを示す制御信号であるcmd_vldをアサートする。
【００６５】
パラメータＤＭＡＣ２２４は、上述のように、レジスタＩ／Ｆ２４１とアービタＩ／Ｆ２４１を備えている。
【００６６】
アービタＩ／Ｆ２４１は、パラメータアドレス開始テーブルを有していて、このパラメータドレス開始テーブルに基づいて各機能レジスタアクセスのスタートアドレス（ＳＡ：Start_Adr）を生成し、また、パラメータＤＭＡＣディスクリプタのスタートアドレス（ＳＡ）に格納されているメインメモリ２０３上のパラメータ群REG_DATAをリードして、レジスタＩ／Ｆ２４０へ転送する。
【００６７】
レジスタＩ／Ｆ２４０はアドレスデコード・パラメータ部分２３１とＯＣＰ Ｉ／Ｆを介してレジスタアクセスを行う。レジスタＩ／Ｆ２４０は、MAddrカウンタ２４２でアドレス制御を行うが、まず、Start_Addrを初期値として、レジスタアクセスが終了（SCmdAccept＝１）となると、すなわち、パラメータの設定終了情報を取得すると、カウントアップし、skip制御部２３３からのaddr_skip信号がアサート（addr_skip＝１）されると、カウントアップする。
【００６８】
したがって、上記アービタＩ／Ｆ２４１及びレジスタＩ／Ｆ２４０のMAddrカウンタ２４２は、全体としてアドレス生成手段として機能している。
【００６９】
そして、レジスタ制御部２２２のレジスタ空間２３０は、図６（ａ）、（ｂ）に示すように、構成されており、図６（ａ）は、パラメータＤＭＡＣ設定対象外のパラメータ群を、図６（ｂ）は、パラメータＤＭＡＣ設定対象のパラメータ群を、それぞれ示している。
【００７０】
図６（ａ）において、EXECレジスタは、画像処理コントローラ２１３を起動するレジスタであり、割り込みステータスレジスタは、画像処理コントローラ２１３の各ＤＭＡＣ２２３〜２２８の終了割り込みやエラー等の割り込み情報を保持する。割り込みマスクレジスタは、画像処理コントローラ２１３の各割り込みのマスク制御が設定される。
【００７１】
データリードＤＭＡＣレジスタ制御関連は、ディスクリプタポインタアドレス設定、読み取り画像サイズの設定、ロードしているディスクリプタ情報のモニタに使用され、パラメータＤＭＡＣ制御関連は、ディスクリプタポインタアドレスの設定、ロードしているディスクリプタ情報のモニタに使用される。データライトＤＭＡＣ制御関連は、データライトＤＭＡＣ２２５〜２２８に対応して設けられ、ディスクリプタポインタアドレス設定、書き込み画像サイズの設定、ロードしているディスクリプタ情報のモニタに使用される。
【００７２】
γ変換機能イネーブル（図５のenable_gammaに相当）は、γ変換機能On/Off制御であり、「off」の場合、画像処理部２２１のγ変換モジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７３】
フィルタ機能イネーブル（図５のenable_filに相当）は、フィルタ機能On/Off制御であり、「off」の場合、画像処理部２２１のフィルタモジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７４】
色補正機能イネーブル（図５のenable_hoseiに相当）は、色補正機能On/Off制御であり、「off」の場合、画像処理部２２１の色補正モジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７５】
階調処理機能イネーブル（図５のenable_kaichoに相当）は、階調処理機能On/Off制御であり、「off」の場合、画像処理部２２１の階調処理モジュールへの入力信号は、出力信号へ接続（入力信号＝出力信号）される。
【００７６】
上記γ変換機能イネーブル、フィルタ機能イネーブル、色補正機能イネーブル及び階調処理機能イネーブルのレジスタは、全体として動作設定用レジスタとして機能している。
【００７７】
次に、図６（ｂ）において、γ変換用パラメータは、γ変換機能に必要なパラメータを保持し、フィルタ用パラメータは、フィルタ機能に必要なパラメータを保持する。色補正用パラメータは、色補正機能に必要なパラメータを保持し、階調処理用パラメータは、階調処理機能に必要なパラメータを保持する。
【００７８】
そして、EndFlagレジスタは、γ変化用パラメータ、フィルタ用パラメータ、色補正用パラメータ及び階調処理用パラメータのレジスタ範囲を示しており、各機能の最終アドレスに対応する箇所が、EndFlag＝１（終了指示情報）、それ以外は、EndFlag＝０となる。
【００７９】
そして、複合装置１は、ＲＯＭ（Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Video Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理制御方法を実行する画像処理制御プログラムを読み込んで図示しないＲＯＭやハードディスク２０４、メインメモリ２０３等に導入することで、後述する必要な画像処理モジュールのレジスタへのパラメータ設定のみを効率的にかつ高速に実行する画像処理制御方法を実行する画像処理装置として構築されている。この画像処理制御プログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
【００８０】
次に、本実施例の作用について説明する。本実施例の複合装置１は、パラメータＤＭＡＣ２２４の再利用性に富み、実行可能な機能に必要なパラメータのみを設定して高速画像処理を行う。
【００８１】
すなわち、複合装置１は、コントローラＡＳＩＣ２０１は、上位機種と下位機種に共通で利用可能なように開発され、同じハードウェア及びソフトウェア構成となっており、複合装置１が上位（高速）機種であるか、下位（低速）機種であるか等の機種の相違にかかわらず、コントローラＡＳＩＣ２０１に搭載されている画像処理コントローラ２１３の画像処理部２２１には画像処理モジュールの数や種類が同じであるが、機種の相違によって、実行可能な画像処理モジュールの数や種類が異なる。
【００８２】
複合装置１は、例えば、コピーモード処理の場合、スキャナ１０２で読み取った画像データをスキャナ画像処理ＡＳＩＣ１０３、アービタ２１１、コントローラＣＰＵ２０２を介してメインメモリ２０３に蓄積して、このメインメモリ２０３上の画像データを、コントローラＣＰＵ２０２、アービタ２１１を介して画像処理コントローラ２１３に送り、画像処理コントローラ２１３でフィルタ処理、色変換処理、階調処理等の画像処理コントローラ２１３の画像処理部２２１の実行可能な画像処理モジュールのうち必要な画像処理モジュールを利用して画像処理を施して、アービタ２１１、コントローラＣＰＵ２０２を介してメインメモリ２０３に書き戻す。そして、複合装置１は、このメインメモリ２０３上の画像データをコントローラＣＰＵ２０２、エンジン１００のアービタ１１０、ビデオ出力部１１１、プロッタ制御ＡＳＩＣ１０４を介してプロッタ１０５に送り、プロッタ１０５で用紙に印刷出力する。
【００８３】
また、複合装置１は、メインメモリ２０３上の画像データに必要な画像処理を施して、配信処理、ファクシミリ処理及びプリンタ処理等を行う。
【００８４】
すなわち、複合装置１は、配信処理を行う場合、メインメモリ２０３上の画像データをコントローラＣＰＵ２０２及びアービタ２１１を介して配信画像処理部２１３に送り、配信画像処理部２１３で、ネットワークを経由して配信するのに必要な画像変換処理を行って、アービタ２１１及びコントローラＣＰＵ２０２を介してメインメモリ２０３上に書き戻す。複合装置１は、このメインメモリ２０３上の画像変換処理された画像データを図示しないネットワーク部を介して配信する。また、複合装置１は、プリンタ処理を行う場合、図示しないホスト装置から受信してメインメモリ２０３上に保管した画像データをコントローラＣＰＵ２０２及びアービタ１１０を介して圧縮伸長部１１３に送って、圧縮伸長部１１３で圧縮・伸長した後、アービタ１１０及びコントローラＣＰＵ２０２を介してメインメモリ２０３に書き戻して、最終的に、プロッタ１０５で印刷出力する。
【００８５】
そして、複合装置１は、画像処理コントローラ２１３の画像処理部２２１の画像処理モジュールで画像処理を行わせるに際して、パラメータＤＭＡＣ２２４が、レジスタ制御部２２のレジスタ空間２３０の画像変換用パラメータレジスタ（γ変換用パラメータレジスタ、フィルタ用パラメータレジスタ、色補正用パラメータレジスタ、階調処理用パラメータレジスタ）へのパラメータの設定を行い、画像処理部２２１は、この画像変換用パラメータに基づいて、画像処理を実行するとともに、各画像処理モジュール毎に実行可否を設定する動作可否情報であるイネーブル信号（γ変換機能イネーブル：enable_gamma、フィルタ機能イネーブル：enable_fil、色補正機能イネーブル：enable_hosei、階調処理機能イネーブル：enable_kaicho）の状態に応じて、対応する画像処理の実行の可否が制御されるとともに、イネーブル信号とγ変化用パラメータ、フィルタ用パラメータ、色補正用パラメータ及び階調処理用パラメータのレジスタ範囲を示すEndFlagに基づいて、skip制御部２３３が、レジスタアクセスをスキップさせるaddr_skip信号（好きっぷ信号）を生成して、レジスタＩ／Ｆ２４０のMAddrカウンタ２４２及びアクセスプロテクト部２３６に出力する。そして、画像処理モジュールは、イネーブル信号によって当該機能がoffに設定されると、入力信号をそのまま出力信号とする。
【００８６】
そして、Skip制御部２３３は、図７及び図８と図９に示すようにパラメータ設定スキップ処理を行う。すなわち、skip制御部２３３は、図７に示すように、SKIP_IDEL：パラメータＤＭＡＣ２２４の起動待ち状態において、図８及び図９に示すように、レジスタＩ／Ｆ２４０からのkick信号が「１」になってパラメータＤＭＡＣ２２４の起動が開始されると（ステップＳ１０１）、まず、SKIP_CTRL_Ａとして、γ変換レジスタアクセスのSKIP判断制御、すなわち、γ変換機能イネーブルenable_gammaが「１」で、addr_skip信号が「０」であるか否かによってスキップ（skip）するか否かの判断を行い（ステップＳ１０２）、SKIP_CTRL_Ｂとして、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、γ変換レジスタアクセス終了待ちを行うとともに、終了待ち後に、フィルタレジスタアクセスのSKIP判断制御、すなわち、フィルタ機能イネーブルenable_filが「１」で、addr_skip信号が「０」であるか否かによってスキップ（skip）するか否かの判断を行う（ステップＳ１０３）。
【００８７】
次に、skip制御部２３３は、SKIP_CTRL_Ｃとして、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、フィルタレジスタアクセス終了待ちを行うとともに、終了待ち後に、色補正レジスタアクセスのSKIP判断制御、すなわち、色補正機能イネーブルenable_hoseiが「１」で、addr_skip信号が「０」であるか否かによってスキップ（skip）するか否かの判断を行う（ステップＳ１０４）。
【００８８】
同様に、skip制御部２３３は、SKIP_CTRL_Ｄとして、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、フィルタレジスタアクセス終了待ちを行うとともに、終了待ち後に、階調処理レジスタアクセスのSKIP判断制御、すなわち、階調機能イネーブルenable_kaichoが「１」で、addr_skip信号が「０」かによってスキップ（skip）するか否かの判断を行う（ステップＳ１０５）。
【００８９】
そして、skip制御部２３３は、アドレスデコード・EndFlag部分２３２からのEndFlag及びレジスタアクセス有効信号生成部２３４からの制御信号cmd_vldに基づいて、SKIP_CTRL_Ｅとして、階調処理レジスタアクセス終了待ちを行い（ステップＳ１０６）、最後に、SKIP_ENDとして、パラメータＤＭＡＣ２２４からのkick信号が「０」になるパラメータＤＭＡＣ終了待ちを行って（ステップＳ１０７）、パラメータＤＭＡＣ終了になると、SKIP_IDEL：パラメータＤＭＡＣ２２４の起動待ち状態に戻る。
【００９０】
なお、図８及び図９は、上記skip制御部２３３における制御の詳細を、Verilog−ＨＤＬ形式で示した図である。
【００９１】
そして、複合装置１は、コピー処理、転送処理、プリンタ処理等の処理において、画像処理部２２１による画像データに対するγ変換処理等の画像処理を行う場合、図１０に示すような画像処理シーケンスに従って画像処理を行う。なお、図１０は、プリンタモジュールと階調処理モジュールに対して、その機能がoff（enable_fil＝０、enable_kaicho＝０）に設定されている場合の画像処理シーケンスを示している。
【００９２】
図１０において、コントローラＣＰＵ２０２が、ソフトウェアＳｗによってデータリードＤＭＡＣ用ディスクリプタ及びデータライトＤＭＡＣ用ディスクリプタをメインメモリ２０３に書き込み、次に、パラメータＤＭＡＣ用ディスクリプタをメインメモリ２０３に書き込んで、処理内容の画像パラメータをメインメモリ２０３に書き込む。
【００９３】
そして、ソフトウェアＳｗに従ってコントローラＣＰＵ２０２がレジスタ制御部２２２に割り込み設定、モード設定、データリードＤＭＡＣ制御設定及び画像処理機能イネーブル設定を行って、各ＤＭＡＣ２２３〜２２８に起動を指示するためのEXECレジスタにデータ設定を行う。
【００９４】
各ＤＭＡＣ２２３〜２２８は、起動されると、まず、パラメータＤＭＡＣ２２４が、メインメモリ２０３からパラメータＤＭＡＣ用ディスクリプタを読み出し、データリードＤＭＡＣ２２３が、データリードＤＭＡＣ用ディスクリプタを読み出す。そして、データライトＤＭＡＣ２２５〜２２８が、メインメモリ２０３からデータライトＤＭＡＣ用ディスクリプタを読み出す。
【００９５】
その後、パラメータＤＭＡＣ２２４が、パラメータＤＭＡＣ用ディスクリプタに従って、メインメモリ２０３から、まず、γ変換用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定するγ変換用パラメータ設定処理行うが、このとき、skip制御部２３３が、上記スキップ制御処理を行う。いま、γ変換モジュールに対しては、機能が動作を許可するon（enable_gamma＝１）であるので、パラメータＤＭＡＣ２２４は、γ変換用パラメータのレジスタ制御部２２２への設定を行う。
【００９６】
パラメータＤＭＡＣ２２４は、γ変換用パラメータのレジスタ制御部２２２への設定が完了すると、次に、フィルタ用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定するフィルタ用パラメータ設定処理行うが、このときも同様に、skip制御部２３３が、上記スキップ制御処理を行う。いま、フィルタモジュールに対しては、機能が動作を不許可とするoff（enable_fil＝０）であるので、パラメータＤＭＡＣ２２４は、上述のように、addr_skip信号をレジスタＩ／Ｆ２４０及びアドレスデコード・パラメータ部分２３１に出力して、フィルタ用パラメータのレジスタ制御部２２２への設定を行うことなく、次の色補正用パラメータの設定処理に移行する。
【００９７】
次に、パラメータＤＭＡＣ２２４は、色補正用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定する色補正用パラメータ設定処理行うが、このときも上記同様に、skip制御部２３３が、上記スキップ制御処理を行う。いま、色補正モジュールに対しては、機能がon（enable_hosei＝１）であるので、パラメータＤＭＡＣ２２４は、色補正用パラメータのレジスタ制御部２２２への設定を行う。
【００９８】
次に、パラメータＤＭＡＣ２２４は、色補正用パラメータのレジスタ制御部２２２への設定が完了すると、次に、階調処理用パラメータを読み出して、レジスタ制御部２２２の対応するレジスタに設定する階調処理用パラメータ設定処理行うが、このときも同様上記に、skip制御部２３３が、上記スキップ制御処理を行う。いま、階調処理モジュールに対しては、機能がoff（enable_kaicho＝０）であるので、パラメータＤＭＡＣ２２４は、上述のように、addr_skip信号をレジスタＩ／Ｆ２４０及びアドレスデコード・パラメータ部分２３１に出力して、階調処理用パラメータのレジスタ制御部２２２への設定を行うことなく、パラメータ設定処理を終了する。
【００９９】
パラメータ設定処理が完了すると、データリードＤＭＡＣ２２３が、データリードＤＭＡＣ用ディスクリプタに従ってメインメモリ２０３からＲＧＢ画像データ及び分離データＸを読み出して、画像処理部２２１にＤＭＡ転送する。
【０１００】
画像処理部２２１は、上述のようにして、レジスタ制御部２２２のパラメータレジスタに設定されたパラメータに従って、転送されてきた画像データに対して、順次、γ変換処理及び色補正処理を施して、画像処理の完了したＣＭＹＫ（Ｃ：シアン、Ｍ：マゼンタ、Ｙ：イエロー、Ｋ：ブラック）の画像データをデータライトＤＭＡＣ２２５〜２２８に渡す。
【０１０１】
データライトＤＭＡＣ２２５〜２２８は、画像処理部２２１から渡された画像データをデータライトＤＭＡＣ用ディスクリプタに従って、メインメモリ２０３に転送して、指定のアドレスに書き込む。
【０１０２】
上記パラメータＤＭＡＣ２２４によるレジスタ制御部２２２へのパラメータの設定処理において、イネーブル信号によって実行の許可されているγ変換モジュール用のレジスタと色補正モジュール用のレジスタに対しては、適切にパラメータの設定処理を行うとともに、イネーブル信号によって実行の許可されていないフィルタ用のレジスタと階調処理用のレジスタに対しては、パラメータの設定にかかる時間待つことなくスキップして次の処理に移行している。したがって、図１０に示すように、フィルタ用パラメータの設定時にかかる処理時間Ｘと階調処理用パラメータの設定時にかかる処理時間Ｙは、他のパラメータの設定時に要する時間に比較して、短くなっている。
【０１０３】
すなわち、γ変換モジュールと色補正モジュールが動作要求され、フィルタモジュールと階調処理モジュールが非動作要求されている場合、従来では、図１２において、ｔ１〜ｔ１１で示したように、全てのモジュールのレジスタに対してアクセスしてパラメータの設定動作を行っており、動作が拒否されているにもかかわらず、パラメータの設定処理時間を必要としている。
【０１０４】
ところが、本実施例の複合装置１の場合、図１１に示すように、モジュールが非動作要求となっているフィルタ用のレジスタ及び階調処理用のレジスタに対するパラメータ設定処理をスキップし、速やかに次の動作に移行しており、レジスタ設定時間を短くすることができる。なお、図１０と図１１において、Ｘで示すフィルタ処理ブロックのレジスタアクセス時間とＹで示す階調処理ブロックのレジスタアクセス時間が、短縮されている。
【０１０５】
このように、本実施例の複合装置１は、画像処理部２２１に搭載されている複数の各画像処理モジュールに対応するレジスタ制御部２２２のパラメータレジスタに、メインメモリ２０３上に保管されているパラメータを転送して設定するパラメータ設定処理において、画像処理モジュール毎に動作の許可／不許可を指定する動作可否情報であるイネーブル信号をイネーブル設定用レジスタ（動作設定用レジスタ）に設定し、イネーブル設定用レジスタのイネーブル信号によって動作不許可となっている画像処理モジュールに対応するパラメータレジスタへのパラメータ設定をスキップしている。
【０１０６】
したがって、動作が許可されている画像処理モジュールのパラメータレジスタに対してのみパラメータ設定を行って、動作が許可されていない画像処理モジュールのパラメータレジスタに対するパラメータ設定をスキップすることができ、パラメータ設定時間を短縮して、高速画像処理を行うことができる。また、動作させる画像処理モジュールが追加された場合にも、イネーブル設定用レジスタへのイネーブル信号の設定を変更するだけで、対応することができ、パラメータＤＭＡＣの再利用性を向上させることができる。
【０１０７】
また、本実施例の複合装置１は、パラメータレジスタが、画像処理モジュール毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示すEndFlag（EndFlag＝１：終了指示情報）を保持し、skip制御部２３３が、イネーブル信号によって動作不許可となっている画像処理モジュールに対応するパラメータレジスタに対してパラメータＤＭＡＣ２２４が指定するアドレスに「１」を加算したアドレスを生成して、該アドレスに「１」のEndFlag（終了指示情報）があると、addr_skip信号（スキップ信号）をパラメータＤＭＡＣ２２４のMAddrカウンタ２４２に出力し、MAddrカウンタが、addr_skip信号が入力されると、次アドレスを生成（アドレスを＋１）している。
【０１０８】
したがって、動作不許可となっている画像処理モジュールのパラメータレジスタの設定範囲の終了を示す「１」のEndFlagの設定されているアドレスまで、パラメータレジスタへのパラメータの設定を行うことなく、速やかにアドレス移動することができ、パラメータＤＭＡＣの再利用性を向上させつつ、高速画像処理を行うことができる。
【０１０９】
さらに、本実施例の複合装置１は、パラメータレジスタが、画像処理モジュール毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示すEndFlag（EndFlag＝１：終了指示情報）を保持し、ソフトウェアに従ってコントローラＣＰＵ２０２が、レジスタ空間２３０のイネーブル用レジスタに、各画像処理モジュールに対するイネーブル信号と、イネーブル信号が動作不許可である画像処理モジュールに対しては「１」のEndFlagのアドレスへのアドレス移行を指示するアドレス移行情報とを設定し、skip制御部２３３が、イネーブル用レジスタに動作不許可のイネーブル信号とアドレス移行情報が設定されていると、該アドレス移行情報の指示するパラメータレジスタのアドレスから「１」のEndFlagを取得して、addr_skip信号（スキップ信号）をパラメータＤＭＡＣ２２４のMAddrカウンタ２４２に出力し、MAddrカウンタ２４２が、addr_skip信号が入力されると、次アドレスを生成（アドレスを＋１）するようにしてもよい。
【０１１０】
このようにすると、動作不許可となっている画像処理モジュールのパラメータレジスタの設定範囲の終了を示す「１」のEndFlagの設定されているアドレスまで、パラメータのパラメータレジスタへの設定を行うことなく、より一層速やかにアドレス移動することができ、パラメータＤＭＡＣの再利用性を向上させつつ、より一層高速画像処理を行うことができる。
【０１１１】
また、本実施例の複合装置１は、パラメータＤＭＡＣ２２４のMAddrカウンタ２４２が、パラメータレジスタから設定終了情報である「１」のSCmdAcceptを取得する毎に、順次、「１」を加算したアドレスを生成し、skip制御部２３３が、addr_skip信号をMAddrカウンタ２４２に出力している間、アクセプトプロテクト部２３６が、パラメータレジスタからの「１」のScmdAcceptの取得を禁止している。
【０１１２】
したがって、MAddrカウンタ２４２がaddr_skip信号に基づいて正確にアドレスをカウントすることができ、アドレス処理の適正化を図ることができる。
【０１１３】
さらに、本実施例の複合装置１は、MAddrカウンタ２４２が、skip制御部２３３からaddr_skip信号が入力されると、レジスタアクセスのアドレスを「１」だけ加算している。
【０１１４】
したがって、動作不許可となっている画像処理モジュールのパラメータレジスタの設定範囲の終了を示す「１」のEndFlagの設定されているアドレスまで、確実にかつ速やかにアドレスを加算することができ、速やかにアドレス移動することができ、パラメータＤＭＡＣの再利用性を向上させつつ、高速画像処理を行うことができる。
【０１１５】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１１６】
本発明は、画像処理回路の複数の機能ブロックに対するパラメータレジスタへのパラメータ設定を高速にかつ安価に行う複合装置、複写装置等の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体利用することができる。
【符号の説明】
【０１１７】
１ 複合装置
１００ エンジン
１０１ エンジンＡＳＩＣ
１０２ スキャナ
１０３ スキャナ画像処理ＡＳＩＣ
１０４ プロッタ制御ＡＳＩＣ
１０５ プロッタ
１０６ エンジンＣＰＵ
１０７ ＲＡＭ
１０８ フラッシュメモリ
１１０ アービタ
１１１ ビデオ出力部
１１２ コミュニケーションバッファ
１１３ 圧縮伸長部
２００ コントローラ
２０１ コントローラＡＳＩＣ
２０２ コントローラＣＰＵ
２０３ メインメモリ
２０４ ハードディスク
２１０ ビデオ入力部
２１１ アービタ
２１２ 配信画像処理部
２１３ 画像処理コントローラ
２１４ ハードディスクＩ／Ｆ
２２１ 画像処理部
２２２ レジスタ制御部
２２３ データリードＤＭＡＣ
２２４ パラメータＤＭＡＣ
２２５〜２２８ データライトＤＭＡＣ
２３０ レジスタ空間
２３１ アドレスデコード・パラメータ部分
２３２ アドレスデコード・EndFlag部分
２３３ skip制御部
２３４ レジスタアクセス有効信号生成部
２３５ アドレス加算部
２３６ アクセプトプロテクト部
２４０ レジスタＩ／Ｆ
２４１ アービタＩ／Ｆ
【先行技術文献】
【特許文献】
【０１１８】
【特許文献１】特開２００８−２３４０６５号公報
【特許請求の範囲】
【請求項１】
パラメータレジスタにセットされたパラメータに応じた画像処理を実行する複数の画像処理手段と、
前記画像処理手段に対応する前記パラメータレジスタ毎にレジスタアクセスのアドレスを生成するアドレス生成手段と、
前記アドレス生成手段の生成する前記パラメータレジスタのアドレスを指定して、メモリ上に保管されているパラメータを転送して該パラメータレジスタに設定するパラメータ設定手段と、
前記画像処理手段毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定する動作可否設定手段と、
前記動作可否情報によって動作不許可となっている前記画像処理手段に対応する前記パラメータレジスタへの前記パラメータ設定手段によるパラメータの設定をスキップさせるパラメータ設定制御手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
前記パラメータレジスタは、前記画像処理手段毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示す終了指示情報を保持し、
前記パラメータ設定制御手段は、前記動作可否情報によって動作不許可となっている前記画像処理手段に対応する前記パラメータレジスタに対して前記パラメータ設定手段が指定するアドレスに１を加算したアドレスを生成して、該アドレスに前記終了指示情報があると、スキップ信号を前記アドレス生成手段に出力し、
前記アドレス生成手段は、前記スキップ信号が入力されると、次アドレスを生成することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記アドレス生成手段は、前記パラメータレジスタからパラメータの設定終了情報を取得する毎に、順次、１を加算したアドレスを生成し、
前記パラメータ設定制御手段は、前記スキップ信号を前記アドレス生成手段に出力している間、前記パラメータレジスタからの前記設定終了情報の取得を禁止する禁止手段を備えていることを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記アドレス生成手段は、前記パラメータ設定制御手段から前記スキップ信号が入力されると、レジスタアクセスのアドレスを１だけ加算することを特徴とする請求項２または請求項３記載の画像処理装置。
【請求項５】
パラメータレジスタにセットされたパラメータに応じた画像処理を実行する複数の画像処理ステップと、
前記画像処理ステップに対応する前記パラメータレジスタ毎にレジスタアクセスのアドレスを生成するアドレス生成処理ステップと、
前記アドレス生成処理ステップで生成される前記パラメータレジスタのアドレスを指定して、メモリ上に保管されているパラメータを転送して該パラメータレジスタに設定するパラメータ設定処理ステップと、
前記画像処理ステップ毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定する動作可否設定処理ステップと、
前記動作可否情報によって動作不許可となっている前記画像処理ステップに対応する前記パラメータレジスタへの前記パラメータ設定処理ステップによるパラメータの設定をスキップさせるパラメータ設定制御処理ステップと、
を有していることを特徴とする画像処理制御方法。
【請求項６】
コンピュータに、
パラメータレジスタにセットされたパラメータに応じた画像処理を実行する複数の画像処理と、
前記画像処理に対応する前記パラメータレジスタ毎にレジスタアクセスのアドレスを生成するアドレス生成処理と、
メモリ上に保管されているパラメータを、前記アドレス生成処理で生成される前記パラメータレジスタのアドレスを指定アドレスとして転送して設定するパラメータ設定処理と、
前記画像処理毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定する動作可否設定処理と、
前記動作可否情報によって動作不許可となっている前記画像処理に対応する前記パラメータレジスタへの前記パラメータ設定処理によるパラメータの設定をスキップさせるパラメータ設定制御処理と、
を実行させることを特徴とする画像処理制御プログラム。
【請求項７】
請求項６記載の画像処理制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
【請求項１】
パラメータレジスタにセットされたパラメータに応じた画像処理を実行する複数の画像処理手段と、
前記画像処理手段に対応する前記パラメータレジスタ毎にレジスタアクセスのアドレスを生成するアドレス生成手段と、
前記アドレス生成手段の生成する前記パラメータレジスタのアドレスを指定して、メモリ上に保管されているパラメータを転送して該パラメータレジスタに設定するパラメータ設定手段と、
前記画像処理手段毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定する動作可否設定手段と、
前記動作可否情報によって動作不許可となっている前記画像処理手段に対応する前記パラメータレジスタへの前記パラメータ設定手段によるパラメータの設定をスキップさせるパラメータ設定制御手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
前記パラメータレジスタは、前記画像処理手段毎におけるパラメータ設定範囲の最終アドレスに該パラメータレジスタの設定範囲の終了を示す終了指示情報を保持し、
前記パラメータ設定制御手段は、前記動作可否情報によって動作不許可となっている前記画像処理手段に対応する前記パラメータレジスタに対して前記パラメータ設定手段が指定するアドレスに１を加算したアドレスを生成して、該アドレスに前記終了指示情報があると、スキップ信号を前記アドレス生成手段に出力し、
前記アドレス生成手段は、前記スキップ信号が入力されると、次アドレスを生成することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記アドレス生成手段は、前記パラメータレジスタからパラメータの設定終了情報を取得する毎に、順次、１を加算したアドレスを生成し、
前記パラメータ設定制御手段は、前記スキップ信号を前記アドレス生成手段に出力している間、前記パラメータレジスタからの前記設定終了情報の取得を禁止する禁止手段を備えていることを特徴とする請求項２記載の画像処理装置。
【請求項４】
前記アドレス生成手段は、前記パラメータ設定制御手段から前記スキップ信号が入力されると、レジスタアクセスのアドレスを１だけ加算することを特徴とする請求項２または請求項３記載の画像処理装置。
【請求項５】
パラメータレジスタにセットされたパラメータに応じた画像処理を実行する複数の画像処理ステップと、
前記画像処理ステップに対応する前記パラメータレジスタ毎にレジスタアクセスのアドレスを生成するアドレス生成処理ステップと、
前記アドレス生成処理ステップで生成される前記パラメータレジスタのアドレスを指定して、メモリ上に保管されているパラメータを転送して該パラメータレジスタに設定するパラメータ設定処理ステップと、
前記画像処理ステップ毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定する動作可否設定処理ステップと、
前記動作可否情報によって動作不許可となっている前記画像処理ステップに対応する前記パラメータレジスタへの前記パラメータ設定処理ステップによるパラメータの設定をスキップさせるパラメータ設定制御処理ステップと、
を有していることを特徴とする画像処理制御方法。
【請求項６】
コンピュータに、
パラメータレジスタにセットされたパラメータに応じた画像処理を実行する複数の画像処理と、
前記画像処理に対応する前記パラメータレジスタ毎にレジスタアクセスのアドレスを生成するアドレス生成処理と、
メモリ上に保管されているパラメータを、前記アドレス生成処理で生成される前記パラメータレジスタのアドレスを指定アドレスとして転送して設定するパラメータ設定処理と、
前記画像処理毎に動作の許可／不許可を指定する動作可否情報を動作設定用レジスタに設定する動作可否設定処理と、
前記動作可否情報によって動作不許可となっている前記画像処理に対応する前記パラメータレジスタへの前記パラメータ設定処理によるパラメータの設定をスキップさせるパラメータ設定制御処理と、
を実行させることを特徴とする画像処理制御プログラム。
【請求項７】
請求項６記載の画像処理制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−２３４２４０（Ｐ２０１１−２３４２４０Ａ）
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願番号】特願２０１０−１０４３１２（Ｐ２０１０−１０４３１２）
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年１１月１７日（２０１１．１１．１７）
【国際特許分類】
【出願日】平成２２年４月２８日（２０１０．４．２８）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]