画像処理装置、画像処理方法及びプログラム
【課題】読み取り光学系に複数のセンサを直列に配置した構成のイメージセンサを用いた場合でもラインバッファを用いることなく異常画素を補正する画像処理装置等を提供する。
【解決手段】原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、N個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正処理手段とを備える。第K番目と第K−1番目の分割出力の境界に黒スジ発生要因があると検知された場合、第Kの異常画素補正処理手段は、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知し、第K−1の異常画素補正処理手段は、通知された周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正する。
【解決手段】原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、N個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正処理手段とを備える。第K番目と第K−1番目の分割出力の境界に黒スジ発生要因があると検知された場合、第Kの異常画素補正処理手段は、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知し、第K−1の異常画素補正処理手段は、通知された周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、原稿から読み取った画像データを補正する技術に関する。
【背景技術】
【0002】
従来、複写機において、複数枚の原稿を自動原稿搬送装置にセットし自動的に1枚ずつ原稿を搬送することによって原稿読み取り位置に固定された読み取り光学系機器を用いて原稿の読み取りを行う方式がある。この方式においては、原稿読み取り位置にゴミや埃が付着した場合又は傷や汚れがついた場合、読み取り光学系機器の位置が固定されているため同じゴミ等を読み取り続け、その結果、読み取り画像内に直線の黒スジが発生することがある。つまり、原稿読み取り位置に存在するゴミ、埃、傷、汚れ等は、読み取り画像内に黒スジが発生させる要因となる。そのような黒スジの発生を抑止するための技術として、原稿読み取り位置に存在するゴミ等によって発生する黒スジを検知し、それを補正することにより、黒スジを目立たなくする技術が知られている。その技術では、黒スジが検知された画像領域内の画素(以下、「異常画素」と呼ぶ。)に対して、その異常画素の周辺にある正常画素(以下、「周辺画素」と呼ぶ。)を用いて補正処理または置き換え処理を行う(例えば特許文献1)。
【0003】
また、読み取り光学系機器の読み取り方式として、複数のセンサ(受光チップ)を直列に配置した構成の密着型イメージセンサ(以下、「CISセンサ」と呼ぶ。)を用いたCIS方式がある。CIS方式とは、RGB各色のLEDを光源とした光を順に原稿に照射し、反射してきた光をCISセンサで順次受取してスキャンする方式のことである。CIS方式は、LED、レンズ、CISセンサが一体化して同じ長さの棒状にまとめて密着していることから「密着センサ方式」とも呼ばれる。CISセンサでは複数のセンサ間に数画素の隙間が空く場合がある。そこで、CIS方式にではその隙間の画素を考慮して、原稿読み取り位置に存在するゴミ等に起因する異常画素を補正することにより黒スジを目立たなくすることが行われている(例えば特許文献2)。
【0004】
【特許文献1】特開2002−77584号公報
【特許文献2】特開2004−193742号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
CISセンサを用いる場合、センサユニットから出力される画素データは、逐次的に出力されるのではなく、複数の受光チップを1ブロックとして、ブロックごとに離散的に出力される。例えば、11個の受光チップを用いてラインセンサとして構成されたCISセンサであって画素データを4ブロックに分割して出力する型のCISセンサの場合、4ブロックに分割された画素データは、主走査1ライン上の離散的な4箇所からパラレルに出力される。従って、従来技術においては、これらのブロック(以下、「画素データ出力ブロック」と呼ぶ。)の境目の位置に付着したゴミ等に起因する黒スジを補正する場合、ラインバッファで一旦画素データを保持し、画素データの入力タイミングの影響をなくす必要があった。そうしなければ、ブロックを跨いだ周辺画素の情報が取得できず、その境界における異常画素の補正を従来通りの補正方法で実行できないという課題があった。
【0006】
そこで、本発明は、読み取り光学系にCISセンサ等の複数のセンサを直列に配置した構成のイメージセンサを用いた場合でもラインバッファを用いることなく異常画素を補正する画像処理装置等を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の画像処理装置は、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正手段とを備え、画像読取手段の第K番目と第K−1番目の分割出力の境界に黒スジ発生要因があると検知手段が検知した場合に、第Kの異常画素補正手段は、第K−1の異常画素補正手段へ異常画素の周辺画素情報を通知し、第K−1の異常画素補正手段は、通知された周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することを特徴とする。
【0008】
本発明の画像処理装置は、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正手段とを備え、第Kの異常画素補正手段は、第K−1の異常画素補正手段へ画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知し、第K−1の異常画素補正手段は、通知された境界周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することを特徴とする。
【0009】
本発明の画像処理方法は、画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、検知手段が、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、第Kの異常画素補正処理手段が、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップとを含み、異常画素を補正するステップは、検知手段が、画像読取手段の第K番目と第K−1番目の分割出力の境界に黒スジ発生要因があると検知した場合に、第Kの異常画素補正処理手段が、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知することと、第K−1の異常画素補正処理手段が、通知された周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することを含むことを特徴とする。
【0010】
本発明の画像処理方法は、画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、検知手段が、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、第Kの異常画素補正処理手段が、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップとを含み、異常画素を補正するステップは、第Kの異常画素補正処理手段が、第K−1の異常画素補正処理手段へ画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知することと、第K−1の異常画素補正処理手段が、通知された境界周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することとを含むことを特徴とする。
【0011】
本発明のコンピュータ読み取り可能な記録媒体は、コンピュータに上記の画像処理方法を実行させるためのプログラムを記録することを特徴とする。
【0012】
本発明のプログラムは、コンピュータに上記の画像処理方法を実行させることを特徴とする。
【発明の効果】
【0013】
本発明によれば、読み取り光学系にCISセンサ等の複数のセンサを直列に配置した構成のイメージセンサを用いた場合でも、ラインバッファを用いることなく異常画素を補正することが可能となり、回路規模を縮小することができる。これによりチップサイズを抑えることができ、チップの低コスト化が可能となる。
【発明を実施するための最良の形態】
【0014】
(実施例1)
<複写機の外観>
図1は、実施例1における複写機の外観例を示す図である。
【0015】
画像読取手段であるスキャナ140は、LED(Light Emitting Diode)の発光によって原稿上の画像を露光走査して得られた反射光をイメージセンサ(CISセンサ)に入力することで画像の情報を電気信号に変換する。スキャナ140はさらに電気信号をR、G、B各色からなる輝度信号に変換し、当該輝度信号を画像データとして後述するコントローラ200(図3)に出力する。
【0016】
原稿は、原稿フィーダ141のトレイ142にセットされる。ユーザが操作部160から読み取り開始を指示すると、コントローラ200は、スキャナ140に対して原稿読み取り指示を送る。スキャナ140は、この指示を受けとると原稿フィーダ141のトレイ142から原稿を1枚ずつフィードして原稿の読み取り動作を行う。
【0017】
プリンタ120は、コントローラ200から受取った画像データを用紙上に形成する画像形成デバイスである。
【0018】
本実施例における画像形成方式は、感光体ドラムや感光体ベルトを用いた電子写真方式である。また、プリンタ120は、異なる用紙サイズ又は異なる用紙向きに対応可能な複数の用紙カセット121、122、123を備える。排紙トレイ124には印字後の用紙が排出される。
【0019】
<複写機−スキャナ>
図2は、スキャナ140で使用されるCISセンサ1400の構造例を示す図である。
【0020】
CISセンサ1400は、9個の受光チップ1401〜1409が直列に配置されたラインイメージセンサである。受光チップ1401〜1409は、N個の画素出力ブロックに分割される。すなわち、CISセンサ1400は、主走査1ライン分の画素信号をN個分割でパラレルに出力する。本実施例では、主走査1ライン分の画素信号は、3個の画素出力ブロックに分割されて出力されるものとする。具体的には、受光チップ1401〜1403は画素出力ブロック1410に対応し、受光チップ1404〜1406は画素出力ブロック1420に対応し、受光チップ1407〜1409は画素出力ブロック1430に対応する。
【0021】
画素出力ブロック1410は画素信号Vout0を出力し、画素出力ブロック1420は画素信号Vout1を出力し、画素出力ブロック1430は画素信号Vout2を出力する。画素信号Vout0、Vout1、Vout2は、光源であるLEDの色をRed、Green、Blueにそれぞれ切り替えることによって、R、G、Bの画素信号となる。
【0022】
また、この画素信号は図示しないA/D変換器によってデジタルデータに変換され、コントローラ200に入力される。
【0023】
<複写機−コントローラ>
図3は、本発明の複写機のハードウェア構成、特にコントローラの構成例を詳細に示すブロック図である。
【0024】
コントローラ200は、画像入力デバイスであるスキャナ140や、画像出力デバイスであるプリンタ120や、LAN10や、公衆回線(WAN)12と接続され、複写機の動作を統括的に制御すると共に画像情報やデバイス情報の入出力制御を行う。
【0025】
CPU2100は、複写機全体を制御するプロセッサであり、ROM2120に記憶された制御プログラム等に基づいて接続中の各種デバイスとのアクセスを統括的に制御する。さらに、CPU2100は、コントローラ200内部で行われる各種処理についても統括的に制御する。RAM2110は、システムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ROM2120は、ブートROMであり、システムのブートプログラムを格納する。HDD2130は、ハードディスクドライブで、主に、コンピュータを起動するために必要な情報(システムソフトウェア)や画像データを格納する。これらのデータは、HDD2130に限らず、電源が切れても記憶保持可能な記録媒体に格納してもよい。
【0026】
LANC(LANコントローラ)2200は、LAN10に接続し、ユーザPC20との間で出力用画像データの入出力や機器制御にかかわる情報の入出力を行う。ローカルIF(ローカルインタフェース)2210は、USBやセントロニクス等のインタフェースであり、ケーブル11にてユーザPC21やプリンタと接続し、データの入出力を行う。MODEM2220は、公衆回線12に接続し、データの入出力を行う。プリンタIF画像処理部2300は、プリンタ120と接続し、プリンタ120に搭載されたCPUと通信を行う。また、プリンタIF画像処理部2300は、画像データの同期系/非同期系の変換やプリント出力のための画像処理を行う。スキャナIF画像処理部2400は、スキャナ140と接続し、スキャナ140に搭載されたCPUと通信を行う。また、スキャナIF画像処理部2400は、画像データの同期系/非同期系の変換や後述する異常画素補正処理等の画像処理を行う。操作部IF2500は、操作ユニット160に表示する画像データをコントローラ200から操作ユニット160に出力し、かつ、複写機の使用者が操作ユニット160から入力した情報をコントローラ200に出力するためのインタフェースである。
【0027】
<複写機−操作部>
図4は、操作ユニット160の構成例を示す図である。
【0028】
液晶操作パネル161は、液晶とタッチパネルを組み合わせたものであり、操作画面を表示するとともに、表示キーがユーザにより押されるとその情報をコントローラ200に送る。スタートキー162は、原稿画像の読み取り印刷の動作を開始するときや、その他機能の開始指示に用いられる。スタートキーには、緑色と赤色の2色のLEDが組み込まれ、緑色点灯時には開始可能を示し、赤色点灯時には開始不可であることを示す。ストップキー163は稼動中の動作を止める働きをする。ハードキー群164には、テンキー、クリアキー、リセットキー、ガイドキー、ユーザーモードキーが設けられる。
【0029】
<スキャナIF画像処理部>
図5は、スキャナIF画像処理部2400の構成例を示すブロック図である。
【0030】
前述した通り、原稿読み取り位置に存在するゴミ、埃、傷、汚れ等は黒スジ発生要因である。以下の説明においては黒スジ発生要因がゴミである場合を例として挙げるが、ゴミ以外の黒スジ発生要因であっても本実施例を適用可能である。
【0031】
シェーディング補正部2410は、スキャナ140が分割出力するVout0、Vout1、Vout2の画素信号(図2参照)を入力する。シェーディング補正部2410は、公知の技術を用いて光学系や撮像系の特性による輝度ムラに対して、一様な明るさの画像になるように補正処理を施す。
【0032】
異常画素補正部2420は、原稿読み取り位置にゴミが付着した場合に、付着したゴミの位置を検知し、そのゴミが原因で発生した読み取り画像内の黒スジを目立ちにくくするための補正処理を行う。具体的には、異常画素補正部2420は、ゴミの影響を受けた画像領域にある異常画素の周辺に存在する正常画素(以下、「周辺画素」と呼ぶ。)を用いて、異常画素に対して補正処理を施す。異常画素補正部2420の詳細な構成及び動作は後述する。
【0033】
ガンマ補正部2430は、公知の技術を用いて、読み取り素子と機器との間の色特性の差を補正する。
【0034】
2450〜2452(DMAC0、DMAC1、DMAC2)は、DMAコントローラである。DMAC0、DMAC1、DMAC2は、CPUを介さずに、直接、ガンマ補正部2430が出力する画素データ(Vout0’、Vout1’、Vout2’)を画像メモリ(RAM2110)へ書き込む。このことを一般的に述べると、スキャナIF画像処理部2400は、N個のDMACを備え、第KのDMAコントローラは、N個に分割出力された画素信号のうちの第K番目の画素信号に対応する画素データをRAM2110へ書き込む。ここで、K<=Nである。本実施例では、DMAC0、DMAC1、DMAC2は、スキャナ140が分割出力するVout0、Vout1、Vout2に対応する画像メモリの記憶領域内に画素データ(Vout0’、Vout1’、Vout2’)を書き込む。3つのDMACが予め設定された画像メモリの記憶領域内に画素データを書き込むことで画像メモリ上に1ページ分の画像データが形成される。また、本実施例においては、あるDMACがRAM2110に書き込んだ画素データを、後から別のDMACが別の画素データに置換(上書き)する処理が行われる。これは異常画素補正処理に関連する処理であり、その詳細は後述する。
【0035】
<異常画素補正部>
図6は、異常画素補正部2420の構成例を示すブロック図である。
【0036】
異常画素補正部2420は、ゴミ検知部とN個の異常画素補正処理部を備える。本実施例では、黒スジ発生要因がゴミである場合を例として説明するため、異常画素補正部2420は、原稿台ガラス上又は白板上にゴミがあるかどうかを検知するゴミ検知部2421を備える。また、本実施例では画素信号は3つの画素出力ブロックに分割されてスキャナから出力されるため、異常画素補正部2420は、3個の異常画素補正処理部2422〜2424を備える。
【0037】
まず、ゴミ検知部2421が行う処理を説明する。
【0038】
ゴミ検知部2421は、原稿読み取り位置にゴミが付着しているか否かを検知する。ゴミ検知部2421は、シェーディング補正部2410によりシェーディング補正された画素信号(VGin0、VGin1、VGin2)を入力する。次いで、ゴミ検知部2421は、その画素信号に対して高周波成分を強調する等のフィルタ処理をした後、黒判定閾値を用いて画素信号を二値化する。
【0039】
図7は、黒判定閾値を用いた二値化を説明するための図である。
【0040】
図において、グラフの縦軸はフィルタ処理された画素信号の光量レベルを示し、横軸は主走査画素位置を示す。グラフからわかるように、主走査画素位置に応じて光量レベルは変化する。ゴミ検知部2421は、全ての主走査画素位置において、光量レベルと黒判定閾値とを比較する。比較の結果、ゴミ検知部2421は、光量レベルが黒判定閾値以下の画素に対しては“1”を設定し、光量レベルが黒判定閾値を超える画素に対しては“0”を設定する。すなわち、光量レベルが低い画素に対しては、“1”が設定され、光量レベルが高い画素に対しては“0”が設定される。次にこの設定された値(“0”又は“1”)を副走査方向にそれぞれの主走査画素位置に対して数ライン分累積加算し、累積加算値と所定のゴミ判定レベルとを比較することによってゴミが存在するか否かを判定する。次いで、ゴミ検知部2421は、ゴミが存在すると判定した場合、主走査方向におけるゴミの位置とゴミの幅を検知する。検知されたゴミの位置とゴミの幅は、ゴミ情報として後述する異常画素補正処理部2422〜2424に送られる。
【0041】
図8は、ゴミ判定を説明するための図である。
【0042】
図において、グラフの縦軸は累積加算値を示し、横軸は主走査画素位置を示す。
【0043】
図からは、主走査画素位置の2箇所における累積加算値がゴミ判定レベルを超えていることがわかる。したがって、ゴミ検知部2421は、この2ヶ所にゴミが存在すると判定する。
【0044】
尚、黒判定閾値を2つ設け、その2つの閾値の範囲内の光量レベルを有する画素に対して“1”を割り当てる構成としてもよい。また、ゴミ検知処理は、一般的に、読み取りJOBの開始時や終了時、また各原稿間の非原稿読み取り区間などで行われる。
【0045】
次に、図6を参照し、異常画素補正処理部2422〜2424が行う処理を説明する。
【0046】
3個の異常画素補正処理部2422〜2424は、シェーディング補正部2410によりシェーディング補正された3つの画素信号(VGin0、VGin1、VGin2)と、ゴミ検知部2421が出力するゴミ情報とを入力する。これを一般的に述べると、第Kの異常画素補正処理手段は、N個に分割出力された画素信号のうちの第K番目の画素信号を入力する。ここで、K<=Nである。したがって、本実施例では、第1の異常画素補正処理部2422、第2の異常画素補正処理部2423、第3の異常画素補正処理部2424は、各々、VGin0、VGin1、VGin2を入力する。
【0047】
各異常画素補正処理部は、CISセンサの画素出力ブロックの境目における異常画素の周辺にある正常画素に関する情報(以下、「周辺画素情報」と呼ぶ。)を互いにやりとりする。すなわち、第K番目と第K−1番目の分割出力の境界にゴミがあると検知された場合に、第Kの異常画素補処理手段は、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知する。本実施例では、第3の異常画素補正処理部2424は、第2の異常画素補正処理部2423に対して、画素出力ブロックの境界(CISセンサ出力のVout1とVout2の主走査領域の境界)における周辺画素情報Ginf2を通知する。また、第2の異常画素補正処理部2423は、第1の異常画素補正処理部2422に対して、画素出力ブロックの境界(CISセンサ出力のVout0とVout1の主走査領域の境界)における周辺画素情報Ginf1を通知する。これらの周辺画素情報を通知するのは、VGinから周辺画素情報を取得できない場合である。ここで、通知すべきブロック境界の範囲は、ゴミの幅で決まり、(ゴミの最大幅+1)画素の範囲となる。例えば、ゴミの最大幅が6画素だとすると、通知すべきブロック境界の範囲は、ブロックの境目から最大で7画素目までとなる。このように周辺画素情報を通知し合うことで、画素出力ブロックの境界にどのようにゴミが付着しても、そのゴミに起因する異常画素を補正できる。
【0048】
また、本実施例においては、周辺画素情報はそれぞれの異常画素補正処理部2422〜2424の内部に保持される構成であるが、異常画素補正処理部2422〜2424の外部に保持される構成であってもよい。
【0049】
本実施例においては、ゴミ検知部2421と異常画素補正処理部2422〜2424は、ハードウェアで構成されているが、ゴミ検知処理や異常画素補正処理の機能を実現するソフトウェアで構成してもよい。
【0050】
<異常画素補正処理部>
図9は、異常画素補正処理部の構成例を示すブロック図である。
【0051】
基本的に、第1の異常画素補正処理部2422、第2の異常画素補正処理部2423、第3の異常画素補正処理部2424は同じ構成であるので、第2の異常画素補正処理部2423の構成を例として説明する。
【0052】
主走査位置検出部2490は、現在、主走査方向のどの位置の画素が処理されているかを検出する。主走査位置検出部2490は、主に、主走査方向の周辺画素を計数するカウンタなどで構成される。
【0053】
遅延回路2491は、第2の異常画素補正処理部2423に入力される画素信号VGin1を遅延させる回路である。遅延量をゴミの最大幅に対応させることで、後述する補間演算部2492は補間演算に必要となるゴミの左端の周辺画素情報Daと右端の周辺画素情報Dbを適したタイミングで取得できるようになる。また、その他の要因で遅延量をさらに大きな値としてもよい。ここで、スキャナ140の画素出力レートとスキャナIF画像処理部2400内部の画素処理レートとに差がある場合がある。このとき遅延回路は入力された画素信号VGin1をただ遅延させるだけでなく、とびとびに入力される周辺画素のイネーブルを考慮した上での遅延制御を行う。また、VGin1からの主走査方向の周辺画素の入力がすべて終了した後に、遅延回路内部に周辺画素が残されたまま出力されないということにならないように、周辺画素をすべて遅延回路外へ出力するような制御も行う。
【0054】
補間演算部2492は、異常画素に対して線形補間を行う。補間演算部2429は、主走査位置検出部2490から受け取った現在処理中の画素の位置と、ゴミ検知部2421から受け取ったゴミ情報とを比較する。そして、補間演算部2429は、現在処理中の画素が異常画素であると判定した場合に線形補間を実行する。ここで、ゴミ情報には、主走査方向における異常画素の発生開始位置やゴミ幅情報が含まれる。線形補間処理は、ゴミの両端の周辺画素情報を利用して実行される。よって、ゴミの位置がセンサ出力のブロックの境目でない場合は、遅延回路2491によって取得できるゴミの両端の周辺画素情報Da、Dbを用いて線形補間を実行する。これに対して、ゴミの位置がセンサ出力のブロックの境目に位置し、遅延回路2491から(VGin1から)ゴミの右端の周辺画素情報Dbが取得できない場合がある。この場合は、隣接する第3の異常画素補正処理部から入力される周辺画素情報Ginf2をDbの代わりに利用して線形補間を実行する。
【0055】
この補正処理については、例を挙げて詳細を後述する。
【0056】
図10は、補間演算の一例を説明するための図である。
【0057】
D1は、異常画素補正時に参照するゴミの左端の周辺画素情報を示す。D2は、異常画素補正時に参照するゴミの右端の周辺画素情報を示す。Wはゴミの幅を示し、Kは、異常画素補正開始位置からの画素位置を示す。よって、補間演算結果Yは以下の式で求まる。
Y = D1 + K/W x (D2−D1)
入力されるゴミ情報は、付着したゴミの数だけ存在する構成とする。
【0058】
また、異常画素の補正処理は、上記の補間演算ではなく、周辺画素と同一の画素を異常画素と置き換えるという簡易なものであってもよい。
【0059】
セレクタ2493は、ゴミ検知部2421から受け取ったゴミ情報(主走査方向における異常画素の発生開始位置やゴミ幅情報)に応じて、遅延回路2491から受け取った画素と補間演算部2492から受け取った画素のいずれか一方を選択し、出力する。例えば、主走査位置検出部2490の出力信号が示す現在処理中の画素の位置が異常画素の位置でない場合、セレクタ2493は、遅延回路2491から受け取った画素をVGout1として出力する。これに対して、現在処理中の画素の位置が異常画素の位置である場合、セレクタ2493は、補間演算部2492から受け取った画素をVGout1として出力する。ただし、処理先頭の画素出力ブロック境界の異常画素に対して補正しないので、セレクタ2493は、遅延回路2491から受け取った画素をVGout1として出力する。
【0060】
周辺画素情報保持部2494は、第2の異常画素補正処理部2423から第1の異常画素補正処理部2422へ画素出力ブロック境界における周辺画素情報を通知するために、周辺画素情報Ginf1を保持しておく。ここでは、前述した通知すべき画素出力ブロックの境界の範囲に異常画素があると判定された場合に、周辺画素情報Ginf1を保持し、第1の異常画素補正処理部2422からの要求に合わせて周辺画素情報Ginf1を通知する。第1の異常画素補正処理部2422は、画素出力ブロック1410と1420の境にゴミが付着していた場合に、周辺画素情報に基づいて異常画素の補正処理を行う。周辺画素情報保持部2494は、主走査位置検出部の出力によって表される主走査位置とゴミ情報を比較し、保持すべき周辺画素を特定する。
【0061】
ここまで、第2の異常画素補正処理部2423を例にあげ、第1の異常画素補正処理部2422と第3の異常画素補正処理部2424も同一の構成として説明してきた。しかし、例えば、第1の異常画素補正処理部2422は、CISセンサのブロックの左端に位置するので周辺画素情報を保持しない構成としてもよい。また、例えば、第3の異常画素補正処理部2424は、CISセンサのブロックの右端に位置するのでGinfを受け付けない構成としてもよい。このとき、主走査1ラインの左右の端にゴミが付着していた場合は、異常画素に最も近い周辺画素を用いて異常画素の置き換え処理をする構成としてもよい。
【0062】
<異常画素補正処理>
図11は、異常画素補正処理を説明するための図である。
【0063】
図において、矢印の向きは、主走査方向を示す。四角の枠は、画素を表す。X1はゴミ検知部2421が検知した1つ目の異常画素(2画素幅)を表し、X2は2つ目の異常画素(3画素幅)を表す。この場合、X1の補正処理に必要となる周辺画素はDa_1とDb_1である。また、X2の補正処理に必要となる周辺画素はDa_2とDb_2である。
【0064】
図12は、CISセンサの画素出力ブロックの境界を説明するための図である。
【0065】
H0_inは、図2に示した画素出力ブロック1410の画素出力範囲(第1の異常画素補正処理部2422の画素入力範囲)を示す。つまり、H0_inは画素信号Vout0と画素信号VGin0とに対応する。同様に、H1_inは画素信号Vout1と画素信号VGin1とに対応し、H2_inは、画素信号Vout2と画素信号VGin2とに対応する。
【0066】
ここで、異常画素X1とその周辺画素は、画素入力範囲H1_inに含まれている。よって第2の異常画素補正処理部2423は、画素信号VGin1から取得した周辺画素情報Da_1とDb_1を用いて異常画素X1を補正する。一方、異常画素X2は、画素入力範囲H1_inと画素入力範囲H2_inの境界に位置する。この場合、第2の異常画素補正処理部2423が受け取る画素信号VGin1には、周辺画素情報Db_2が含まれていないので画素信号VGin1の情報だけでは補正処理を実行できない。また同じく、第3の異常画素補正処理部2424が受け取る画素信号VGin2には、周辺画素情報Da_2が含まれていないので画素信号VGin2の情報だけでも補正処理を実行できない。このような状態を「画素出力ブロックの境目の位置にゴミが付着した状態」と定義する。この場合、上述したように第3の異常画素補正処理部2424が第2の異常画素補正処理部2423へ周辺画素情報Db_2を通知することによって、第2の異常画素補正処理部2423は補正処理を実行できる。ここで、周辺画素情報Db_2は、画素入力範囲H2_inの先頭付近に必ず位置する。これに対して異常画素X2は、画素入力範囲H1_inに対しては最後尾付近に位置する。よって、第2の異常画素補正処理部2423が異常画素X2の補正を開始するとき(第2の異常画素補正処理部2423が周辺画素情報を要求するとき)には周辺画素情報Db_2はGinf2として第3の異常画素補正処理部2424に保持されている。
【0067】
図13は、異常画素補正処理部による画素出力を説明するための図である。
【0068】
H0_outは第1の異常画素補正処理部2422の画素出力範囲を示し、H1_outは第2の異常画素補正処理部2423の画素出力範囲を示し、H2_outは第3の異常画素補正処理部2424の画素出力範囲を示す。図からわかるように、異常画素X1、X2は補正されて出力される。さらにこのとき、画素出力範囲H1_outの幅は、図12に示す画素入力範囲H1_inよりも広くなっている。これは第2の異常画素補正処理部2423が第3の異常画素補正処理部2424から通知された周辺画素情報Db_2を用いて異常画素X2を補正したためである。第2の異常画素補正処理部2423は、補正された画素を異常画素X2と同じ幅だけ生成し出力するため、画素出力範囲H1_outの幅は広くなる。すなわち、まず、第3の異常画素補正処理部2424は、画素出力範囲H2_out内の異常画素X2を補正せずにVGout2として出力する。次いで、第2の異常画素補正処理部2423は、画素出力範囲H1_out内の異常画素X2を補正してVGout1として出力する。
【0069】
第3の異常画素補正処理部2424が補正せずに出力した異常画素X2は、図5に示すDMAC2によって画像メモリ上に一旦書き込まれる。しかし、後から第2の異常画素補正処理部2423が出力する補正画素によって(つまりDMAC1が出力する補正画素によって)、異常画素X2は画像メモリ上で上書きされる。
【0070】
<DMAC(DMAコントローラ)の処理>
図14、図15は、DMACによる処理を説明するための図である。
【0071】
図は、CISセンサのそれぞれの画素出力ブロックが出力する画素信号Vout0、Vout1、Vout2と1ページ分の画像データの関連を示す。画素信号Vout0、Vout1、Vout2は、主走査方向に三分割されており、3つの出力範囲を合わせて1ページ分の画像データとなる。
【0072】
従来、図5に示す画素信号Vout0’、Vout1’、Vout2’の範囲は、図14に示す画素信号Vout0,Vout1,Vout2の範囲と同一であった。そして、一般的には、DMAC0、DMAC1、DMAC2が、各々、画素信号Vout0の範囲、画素信号Vout1の範囲、画素信号Vout2の範囲を画像メモリ上に書き込むことで画像メモリ上に1ページの画像データを形成した。
【0073】
図15、本実施例におけるDMACによる画素信号の書き込み範囲を説明するための図である。
【0074】
図では、異常画素がVout1とVout2の境界に存在する場合を示す。この場合、DMAC1によって書き込まれる画素信号Vout1’の範囲は、画素出力ブロックVout1の範囲よりも広い。これは、前述したように第2の異常画素補正処理部2423が補正画素を異常画素と同じ幅だけ生成し出力しているためである。よって、この幅の増加分は、DMAC2が画像メモリに書き込んだ異常画素に対して、DMAC1が後から上書きする補正画素の範囲となる。
【0075】
図15の下部は、異常画素が補正画素によって上書きされる様子を示す。
【0076】
1ライン書き込み開始時に、DMAC2は異常画素を補正せずに画像メモリに書き込む。1ライン書き込み終了時には、DMAC1は、DMAC2が書き込んだ異常画素を補正画素で上書きする。図中、Pは、上書きされる画素を示す。
【0077】
このように制御することによって、異常画素が補正された状態で1ページ分の画像データを画像メモリに形成することが可能となる。
【0078】
<処理フローチャート>
図16は、本実施例における異常画素補正処理の流れを示すフローチャートである。
【0079】
S101において、異常画素補正処理部[N]は、スキャナ140が読み取った画像データを入力する。ここで、Nは1〜3であり、異常画素補正処理部[1]は前述の第1の異常画素補正処理部2422を示し、異常画素補正処理部[2]は第2の異常画素補正処理部2423を示し、異常画素補正処理部[3]は第3の異常画素補正処理部2424を示す。
【0080】
S102において、異常画素補正処理部[N]は、処理の先頭付近の画素出力ブロック境界に異常画素があるかどうかの判定を行い、異常画素があると判定した場合にはS103の処理に進む。
【0081】
S103において、異常画素補正処理部[N]は、1つ前の画素出力ブロックの処理をする異常画素補正処理部[N−1]からの要求に応じて、異常画素補正処理部[N−1]に対して周辺画素情報を通知する。
【0082】
S104において、異常画素補正処理部[N]は、画素出力ブロック境界にある異常画素に対して補正処理を実施しないで異常画素のままで出力する。
【0083】
S105において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0084】
S106において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS101に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0085】
S102において、処理の先頭付近の画素出力ブロック境界に異常画素がないと判定した場合、異常画素補正処理部[N]は、S107の処理に進む。
【0086】
S107において、異常画素補正処理部[N]は、処理の後端付近の画素出力ブロック境界に異常画素があるかどうかの判定が行い、異常画素があると判定した場合にはS108の処理に進む。
【0087】
S108において、異常画素補正処理部[N]は、異常画素を補正するのに必要な周辺画素情報を異常画素補正処理部[N+1]に対し要求し、異常画素補正処理部[N+1]から受け取る。
【0088】
S109において、異常画素補正処理部[N]は、受け取った周辺画素情報に基づいて後端の画素出力ブロック境界における異常画素を補正する。
【0089】
S110において、DMAC[N]は、異常画素補正処理部[N]から受け取った補正画素を画像メモリに書き込む。このとき後端の画素出力ブロック境界の異常画素に対する補正処理によって、異常画素補正処理部[N]の出力画素数は、CISセンサの画素出力ブロック幅よりも増加する(ただしゴミの位置によっては増加しない。)。DMAC[N]は、この増加分をDMAC[N+1]の書き込み領域に上書きする。こうすることで、DMAC[N]は、DMAC[N+1]が画像メモリに書き込んだ異常画素を補正画素で上書きする。
【0090】
S107において、処理の後端付近の画素出力ブロック境界に異常画素がないと判定した場合、異常画素補正処理部[N]は、S111の処理に進む。
【0091】
S111において、異常画素補正処理部[N]は、境界部以外に異常画素があるかどうかの判定を行い、境界部以外に異常画素があると判定した場合にはS112の処理に進む。
【0092】
S112において、異常画素補正処理部[N]は、入力画素から周辺画素情報を取得して異常画素補正処理を実施する。異常画素は境界部ではない場所に存在するため、異常画素補正処理部[N]は、入力画素から周辺画素情報を取得できる。
【0093】
S111において、境界部以外にも異常画素がないと判定した場合には、異常画素補正処理部[N]は、S113の処理に進む。
【0094】
S113において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0095】
S106において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS101に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0096】
(実施例2)
実施例1においては、CISセンサの画素出力ブロック境界に異常画素が存在する場合のみ境界部の周辺画素情報を保持、通知し、異常画素補正部は処理画素数を増加させDMACによって上書き処理をしていた。しかし、本実施例においては、CISセンサの画素出力ブロック境界に異常画素が存在するか否かにかかわらず異常画素補正部は境界部の周辺画素情報を保持、通知し、処理画素数を増加させDMACによって上書き処理をする構成とする。このような構成をとることでDMACの制御を容易化する。
【0097】
以下、図面を参照して、本実施例を詳細に説明する。
【0098】
<複写機−コントローラ−操作部>
実施例2における複写機の構成、CISセンサの構成、及びコントローラの構成は図1、図2、図3に示す構成と同じである。また、図4の操作部の構成も同じである。実施例2は、コントローラのスキャナIF画像処理部2400の制御および異常画素補正部2420の構成が実施例1とは異なる。
【0099】
<スキャナIF画像処理部>
スキャナIF画像処理部の構成は図5に示したものと同じである。ただし異常画素補正処理部の内部の構成とDMACの制御が異なる。
【0100】
DMACは実施例1とは異なり、画素出力ブロック境界に異常画素が存在するか否かにかかわらず、常に画像メモリ上で画素出力ブロック境界部において上書き処理をする。
【0101】
<異常画素補正部>
図17は、異常画素補正部3420の構成例を示すブロック図である。
【0102】
異常画素補正部3420は、ゴミ検知部3421と異常画素補正処理部3422〜3424を備える。
【0103】
異常画素補正処理部は、シェーディング補正部2410によりシェーディング補正された画素信号(VBin0、VBin1、VBin2)と、ゴミ検知部2421が出力するゴミ情報とを入力する。
【0104】
第1の異常画素補正処理部3422、第2の異常画素補正処理部3423、第3の異常画素補正処理部3424は、各々、VBin0、VBin1、VBin2を入力する。
【0105】
各異常画素補正処理部は、CISセンサの画素出力ブロックの境目における境界周辺画素情報を互いにやりとりする。例えば、第3の異常画素補正処理部3424は、第2の異常画素補正処理部3423に対して、画素出力ブロックの境界(CISセンサ出力のVout1とVout2の主走査領域の境界)における境界周辺画素情報Binf2を通知する。また、第2の異常画素補正処理部3423は、第1の異常画素補正処理部3422に対して、画素出力ブロックの境界(CISセンサ出力のVout0とVout1の主走査領域の境界)における境界周辺画素情報Binf1を通知する。ここで、通知すべき境界周辺画素情報の範囲は、ゴミの幅とDMACの書き込み画素単位で決まる。具体的には、通知されるブロック境界の範囲は、DMACの書き込み単位のN倍で、ゴミ幅を超える幅となる。例えば、ゴミの最大幅が6画素で、DMACの書き込み画素単位が4画素単位だとすると、通知すべきブロック境界の範囲は、CISセンサの画素出力ブロックの境目から8画素目までとなる。この通知は、実施例1とは異なりゴミの有無にかかわらず常に行われる。このように通知することによってDMACの書き込み単位が1画素単位以外の場合でも補正が可能となる。また、DMACの書き込み幅を常に固定値とできるので容易なDMAC制御および回路構成となる。
【0106】
また、本実施例において境界周辺画素情報はそれぞれの異常画素補正処理部3422〜3424内部に保持される構成であるが、異常画素補正処理部3422〜3424の外部に保持される構成であってもよい。
【0107】
<異常画素補正処理部>
図18は、異常画素補正処理部の構成を示すブロック図である。
【0108】
基本的に、第1の異常画素補正処理部3422、第2の異常画素補正処理部3423、第3の異常画素補正処理部3424は同じ構成であるので、第2の異常画素補正処理部3423を例として説明する。
【0109】
主走査位置検出部3490は、現在、主走査方向のどの位置の画素が処理されているかを検出する。主走査位置検出部3490は、主に、主走査方向の周辺画素を計数するカウンタなどで構成される。
【0110】
セレクタ3495は、画素出力ブロック1420から受け取る画素信号VBin1と第3の異常画素補正処理部3424から受け取る境界周辺画素情報Binf2のいずれか一方を選択し、遅延回路3491に出力する。さらに、セレクタ3495は、画素出力ブロック1420から受け取る主走査の周辺画素数がいくつかを示すブロック幅情報を受け取る。よってセレクタ3495は、処理した周辺画素数がブロック幅を超えたところで、その出力を画素信号VBin1から境界周辺画素情報Binf2へ切り替える。
【0111】
遅延回路3491は、第2の異常画素補正処理部3423に入力される画素信号を遅延させる回路である。遅延量をゴミの最大幅とすることで、実施例1と同様に補正演算部3492は補正演算に必要となるゴミの左端の境界周辺画素情報Daと右端の境界周辺画素情報Dbを適したタイミングで取得できるようになる。
【0112】
補正演算部3492は、異常画素に対して線形補間を行う。補正演算部3492は、主走査位置検出部3490から受け取った現在処理中の画素の位置と、ゴミ検知部3421から受け取ったゴミ情報とを比較する。次いで、補正演算部3492は、現在処理中の画素が異常画素であると判定した場合に線形補間を実行する。ここで、ゴミ情報は、主走査方向における異常画素の開始位置やゴミ幅情報を含む。線形補間処理は、異常画素の両端の周辺画素を利用して実行される。補正演算に関しては実施例1と同様な処理が行われる。
【0113】
セレクタ3493は、ゴミ検知部3421から受け取ったゴミ情報(主走査方向における異常画素の発生開始位置やゴミ幅情報)に応じて、遅延回路3491から受け取った画素と補正演算部3492から受け取った画素のいずれか一方を選択し、出力する。例えば、主走査位置検出部3490の出力信号が示す現在処理中の画素の位置が異常画素の位置でない場合、セレクタ3493は、遅延回路3491から受け取った画素をVBout1として出力する。これに対して、現在処理中の画素の位置が異常画素の位置である場合、セレクタ3493は、補正演算部3492から受け取った画素をVBout1として出力する。
【0114】
境界周辺画素情報保持部3494は、第2の異常画素補正処理部3423から第1の異常画素補正処理部3422へ画素出力ブロック境界における境界周辺画素情報を通知するために、境界周辺画素情報Binf1を保持しておく。ここでは、第2の異常画素補正処理部3423は、通知すべきブロック境界の画素を境界周辺画素情報Binf1として保持する。そして、第2の異常画素補正処理部3423は、第1の異常画素補正処理部3422からの要求に応じて境界周辺画素情報Binf1を第1の異常画素補正処理部3422に通知する。第1の異常画素補正処理部3422では、画素出力ブロック1410と1420の境において、受け取った境界周辺画素情報に基づいて補正処理を行う。境界周辺画素情報保持部3494は、主走査位置検出部の出力によって表される主走査位置をみて、保持すべき境界周辺画素情報を特定する。また、ここで保持される境界周辺画素情報は、セレクタ3493の出力部の画素情報となっている。
【0115】
ここで、保持すべき境界周辺画素の数が8画素の場合を例に挙げる。この8画素の中にブロック境界に関与する異常画素の他にもう一つ異常画素が存在した場合は、ブロック境界に関与しない方の異常画素を補正した上で境界周辺画素情報として保持される。
【0116】
ここまで、第2の異常画素補正処理部を例にあげ、第1の異常画素補正処理部3422と第3の異常画素補正処理部3424も同一の構成として説明してきた。しかしながら、例えば第1の異常画素補正処理部3422は、CISセンサのブロックの左端に位置するので境界周辺画素情報を保持しない構成としてもよい。また、例えば、第3の異常画素補正処理部3424は、CISセンサのブロックの右端に位置するのでBinfを受け付けない構成としてもよい。このとき、主走査1ラインの左右の端にゴミが付着していた場合は、異常画素に最も近い周辺画素を用いて異常画素の置き換え処理をする構成としてもよい。
【0117】
<異常画素補正処理>
図19は、異常画素補正処理を説明するための図である。
【0118】
図において、矢印の向きは、主走査方向を示す。四角の枠は、画素を表す。X3はゴミ検知部3421が検知した1つ目の異常画素(2画素幅)を表し、X4は2つ目の異常画素(3画素幅)を表す。この場合、X3の補正処理に必要となる周辺画素はDa_3とDb_3である。また、X4の補正処理に必要となる周辺画素はDa_4,Db_4である。このときの画素出力ブロック1410の画素出力範囲(つまり第1の異常画素補正処理部3422の画素入力範囲)をF0_inとする。つまりF0_inは、画素信号Vout0と画素信号VBin0とに対応する。同様に、F1_inは、画素信号Vout1と画素信号VBin1とに対応し、F2_inは、画素信号Vout2と画素信号VBin2に対応する。ここで、異常画素X3とその境界周辺画素情報は、画素入力範囲F1_inに含まれる。よって、第2の異常画素補正処理部3423は、画素信号VBin1から取得した境界周辺画素情報Da_3とDb_3を用いて異常画素X3を補正する。一方、異常画素X4は、画素入力範囲F1_inと画素入力範囲F2_inの境界に位置する。
【0119】
実施例2では、異常画素がブロックの境界に位置しているかどうかに関係なく、Db_4を含んだ境界周辺画素情報を第3の異常画素補正処理部3424から第2の異常画素補正処理部3423へ通知する。これにより、第2の異常画素補正処理部3423は補正処理を実行できる。
【0120】
図20は、境界周辺画素情報を説明するための図である。
【0121】
図は、境界周辺画素情報の幅を8画素とした例を示す。補正対象となる異常画素の最大幅が6画素でDMACの書き込み単位が4画素の場合などのこれに当たる。また、画素入力範囲F0_inと画素入力範囲F1_inの境目の画素情報を境界周辺画素情報Aとする。図からわかるように、画素入力範囲F0_inと画素入力範囲F1_inの境目には異常画素は存在しないが、境界周辺画素情報Aは第2の異常画素補正処理部3423により保持され、第1の異常画素補正処理部3422へ通知される。通知される境界周辺画素情報Aに異常画素X3のような境界に関与しない異常画素があった場合には、その異常画素は補正された上で第1の異常画素補正処理部3422へ通知される。第1の異常画素補正処理部3422は、境界周辺画素情報Aを元にその画素幅分だけ多く画素を出力する。ゴミがない場合でもこのような処理をすることでゴミの有無に関わらず常に同じ処理シーケンスで異常画素の補正を行うことが可能となる。また、画素入力範囲F1_inと画素入力範囲F2_inの境目の画素情報を境界周辺画素情報Bとする。この境界周辺画素情報Bは第3の異常画素補正処理部3424により保持され、第2の異常画素補正処理部3423へ通知される。このとき通知される境界周辺画素情報Bの幅は、境界周辺画素情報Aの幅と同一とする。このような制御をすることで、ゴミの幅に関わらず常に同じ処理シーケンスで異常画素の補正を行うことが可能となる。このとき第1の異常画素補正処理部3422の画素出力範囲をF0_outとし、第2の異常画素補正処理部3423の画素出力範囲をF1_outとし、第3の異常画素補正処理部3424の画素出力範囲をF2_outとする。実施例1と同様に、各出力範囲の重なり部分はDMACによって画像メモリ上で上書きされる。
【0122】
<DMAコントローラ(DMAコントローラ)の処理>
図21は、DMACによる処理を説明するための図である。
【0123】
CISセンサのそれぞれの画素出力ブロックが出力するVout0、Vout1、Vout2と1ページ分の画像データの関連は、実施例1と同様である(図14参照)。
【0124】
図からわかるように、DMAC0、DMAC1によって書き込まれる画素信号Vout0’、Vout1’の範囲は、画素出力ブロックVout0、Vout1の範囲よりも広い。これは、前述したように第1の異常画素補正処理部3422及び第2の異常画素補正処理部3423が補正画素を境界周辺画素幅と同じ幅だけ生成し出力しているためである。よって、この幅の増幅分は、DMAC2(またはDMAC1)により画像メモリに書き込まれた異常画素をDMAC1(またはDMAC0)が後から上書きする画素範囲となる。
【0125】
図21の下部は、異常画素が補正画素によって上書きされる様子を示す。
【0126】
1ライン書き込み開始時に、DMAC2は境界周辺画素を画像メモリに書き込む。1ライン書き込み終了時には、DMAC1は、DMAC2が書き込んだ異常画素を補正画素で上書きする。境界周辺画素情報内に異常画素が存在しない場合、上書きする画素は元々書き込まれていた画素と同一のものとなる。境界周辺画素情報内に異常画素が存在する場合、上書きする画素は補正画素である。
【0127】
このように制御することによって、常にDMACの書き込み画素幅(上書き画素幅)を一定として、異常画素が補正された状態で1ページ分の画像データを画像メモリ上に形成することが可能となる。
【0128】
<処理フローチャート>
図22は、本実施例における異常画素補正処理の流れを示すフローチャートである。
【0129】
S200において、異常画素補正処理部[N]は、境界周辺画素情報の画素幅を決定する。これは、前述したようにDMACの書き込み画素単位のN倍で、補正対象とする異常画素の最大幅を超える幅とする。また、この画素幅とCISセンサの画素出力ブロック幅によりDMACの書き込み範囲を決定する。
【0130】
S201において、異常画素補正処理部[N]は、スキャナ140が読み取った画像データを入力する。
【0131】
S202において、異常画素補正処理部[N]は、現在処理している画素が先頭の境界周辺画素範囲内にあるか否かの判定を行い、境界周辺画素範囲内と判定した場合にはS203の処理に進む。
【0132】
S203において、異常画素補正処理部[N]は、異常画素補正処理を実施する。ここで、異常画素補正処理部[N]は、境界周辺画素範囲内の画素出力ブロック境界以外にある異常画素に対して補正処理を実施する。
【0133】
S204において、異常画素補正処理部[N]は、1つ前の画素出力ブロックの処理をする異常画素補正処理部[N−1]からの要求に応じて、異常画素補正処理部[N−1]に対して境界周辺画素情報を通知する。したがって、異常画素補正処理部[N]は、異常画素補正処理部[N−1]から要求があるまで境界周辺画素情報を保持する。
【0134】
S205において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0135】
S206において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS201に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0136】
S207において、異常画素補正処理部[N]は、現在処理している画素が後端の境界周辺画素範囲内であるか否かの判定を行い、後端の境界周辺画素範囲内であると判定した場合にはS208の処理に進む。
【0137】
S208において、異常画素補正処理部[N]は、後端の境界周辺画素情報を異常画素補正処理部[N+1]に要求し、異常画素補正処理部[N+1]から受け取る。
【0138】
S209において、異常画素補正処理部[N]は、受け取った境界周辺画素情報に基づいて後端の画素出力ブロック境界における異常画素を補正する。ここで、取得した境界周辺画素情報内に異常画素がなかったとしても境界周辺画素範囲内の画素は後段へ出力する。
【0139】
S210において、DMAC[N]は、異常画素補正処理部[N]から受け取った補正画素を画像メモリ上に書き込む。このとき異常画素補正処理部[N]の出力画素数は、上述した境界周辺画素範囲の処理があるので、CISセンサの画素出力ブロック幅よりも増加する。DMAC[N]は、この増加分をDMAC[N+1]の書き込み領域に上書きする。こうすることで、DMAC[N+1]が画像メモリに書き込んだ境界周辺画素は、DMAC[N]が出力する境界周辺画素で上書きされる。
【0140】
S211において、異常画素補正処理部[N]は、境界部以外の画素に異常画素があるかどうかの判定を行い、境界部以外に異常画素があると判定した場合はS212の処理に進む。
【0141】
S212において、異常画素補正処理部[N]は、入力画素から境界周辺画素情報を取得して異常画素補正処理を実施する。S212では、異常画素は境界部ではない場所に存在するため、異常画素補正処理部[N]は、入力画素から境界周辺画素情報を取得できる。
【0142】
S211において、境界部以外の画素にも異常画素がないと判定した場合には、異常画素補正処理部[N]は、S213の処理に進む。
【0143】
S213において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0144】
S206において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS201に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0145】
(その他の実施形態)
本発明は、前述の実施例の機能を実現するソフトウェアのプログラムコードを記録した記録媒体をシステムあるいは装置に装着し、システム等のコンピュータが記録媒体からプログラムコードを読み取り実行することによっても達成される。記録媒体はコンピュータ読み取り可能な記録媒体である。この場合、記録媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコードを記憶した記録媒体は本発明を構成する。また、プログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現されてもよい。また、記録媒体から読み出されたプログラムコードが、コンピュータの機能拡張カードや機能拡張ユニットに書込まれた後、機能拡張カード等がプログラムコードの指示に基づき処理の一部または全部を行うことで、前述の実施例を実現してもよい。
【0146】
本発明を上記記録媒体に適用する場合、その記録媒体には、先に説明したフローチャートに対応するプログラムコードが格納される。
【図面の簡単な説明】
【0147】
【図1】複写機の外観例を示す図である。
【図2】CISセンサの構造例を示す図である。
【図3】コントローラの構成例を示すブロック図である。
【図4】操作ユニットの構成例を示す図である。
【図5】スキャナIF画像処理部の構成例を示すブロック図である。
【図6】異常画素補正部の構成例を示すブロック図である。
【図7】黒判定閾値を用いた二値化を説明するための図である。
【図8】ゴミ判定を説明するための図である。
【図9】異常画素補正処理部の構成例を示すブロック図である。
【図10】補間演算の一例を説明するための図である。
【図11】異常画素補正処理を説明するための図である。
【図12】CISセンサの画素出力ブロックの境界を説明するための図である。
【図13】異常画素補正処理部による画素出力を説明するための図である。
【図14】DMACによる処理を説明するための図である。
【図15】DMACによる処理を説明するための図である。
【図16】異常画素補正処理の流れを示すフローチャートである。
【図17】異常画素補正部の構成例を示すブロック図である。
【図18】異常画素補正処理部の構成を示すブロック図である。
【図19】異常画素補正処理を説明するための図である。
【図20】境界周辺画素情報を説明するための図である。
【図21】DMACによる処理を説明するための図である。
【図22】異常画素補正処理の流れを示すフローチャートである。
【符号の説明】
【0148】
2420 異常画素補正部
2421 ゴミ検知部
2422 第1の異常画素補正処理部
2423 第2の異常画素補正処理部
2424 第3の異常画素補正処理部
2490 主走査位置検出部
2491 遅延回路
2492 補間演算部
2493 セレクタ
2494 周辺画素情報保持部
【技術分野】
【0001】
本発明は、原稿から読み取った画像データを補正する技術に関する。
【背景技術】
【0002】
従来、複写機において、複数枚の原稿を自動原稿搬送装置にセットし自動的に1枚ずつ原稿を搬送することによって原稿読み取り位置に固定された読み取り光学系機器を用いて原稿の読み取りを行う方式がある。この方式においては、原稿読み取り位置にゴミや埃が付着した場合又は傷や汚れがついた場合、読み取り光学系機器の位置が固定されているため同じゴミ等を読み取り続け、その結果、読み取り画像内に直線の黒スジが発生することがある。つまり、原稿読み取り位置に存在するゴミ、埃、傷、汚れ等は、読み取り画像内に黒スジが発生させる要因となる。そのような黒スジの発生を抑止するための技術として、原稿読み取り位置に存在するゴミ等によって発生する黒スジを検知し、それを補正することにより、黒スジを目立たなくする技術が知られている。その技術では、黒スジが検知された画像領域内の画素(以下、「異常画素」と呼ぶ。)に対して、その異常画素の周辺にある正常画素(以下、「周辺画素」と呼ぶ。)を用いて補正処理または置き換え処理を行う(例えば特許文献1)。
【0003】
また、読み取り光学系機器の読み取り方式として、複数のセンサ(受光チップ)を直列に配置した構成の密着型イメージセンサ(以下、「CISセンサ」と呼ぶ。)を用いたCIS方式がある。CIS方式とは、RGB各色のLEDを光源とした光を順に原稿に照射し、反射してきた光をCISセンサで順次受取してスキャンする方式のことである。CIS方式は、LED、レンズ、CISセンサが一体化して同じ長さの棒状にまとめて密着していることから「密着センサ方式」とも呼ばれる。CISセンサでは複数のセンサ間に数画素の隙間が空く場合がある。そこで、CIS方式にではその隙間の画素を考慮して、原稿読み取り位置に存在するゴミ等に起因する異常画素を補正することにより黒スジを目立たなくすることが行われている(例えば特許文献2)。
【0004】
【特許文献1】特開2002−77584号公報
【特許文献2】特開2004−193742号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
CISセンサを用いる場合、センサユニットから出力される画素データは、逐次的に出力されるのではなく、複数の受光チップを1ブロックとして、ブロックごとに離散的に出力される。例えば、11個の受光チップを用いてラインセンサとして構成されたCISセンサであって画素データを4ブロックに分割して出力する型のCISセンサの場合、4ブロックに分割された画素データは、主走査1ライン上の離散的な4箇所からパラレルに出力される。従って、従来技術においては、これらのブロック(以下、「画素データ出力ブロック」と呼ぶ。)の境目の位置に付着したゴミ等に起因する黒スジを補正する場合、ラインバッファで一旦画素データを保持し、画素データの入力タイミングの影響をなくす必要があった。そうしなければ、ブロックを跨いだ周辺画素の情報が取得できず、その境界における異常画素の補正を従来通りの補正方法で実行できないという課題があった。
【0006】
そこで、本発明は、読み取り光学系にCISセンサ等の複数のセンサを直列に配置した構成のイメージセンサを用いた場合でもラインバッファを用いることなく異常画素を補正する画像処理装置等を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の画像処理装置は、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正手段とを備え、画像読取手段の第K番目と第K−1番目の分割出力の境界に黒スジ発生要因があると検知手段が検知した場合に、第Kの異常画素補正手段は、第K−1の異常画素補正手段へ異常画素の周辺画素情報を通知し、第K−1の異常画素補正手段は、通知された周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することを特徴とする。
【0008】
本発明の画像処理装置は、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正手段とを備え、第Kの異常画素補正手段は、第K−1の異常画素補正手段へ画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知し、第K−1の異常画素補正手段は、通知された境界周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することを特徴とする。
【0009】
本発明の画像処理方法は、画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、検知手段が、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、第Kの異常画素補正処理手段が、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップとを含み、異常画素を補正するステップは、検知手段が、画像読取手段の第K番目と第K−1番目の分割出力の境界に黒スジ発生要因があると検知した場合に、第Kの異常画素補正処理手段が、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知することと、第K−1の異常画素補正処理手段が、通知された周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することを含むことを特徴とする。
【0010】
本発明の画像処理方法は、画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、検知手段が、画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、第Kの異常画素補正処理手段が、画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップとを含み、異常画素を補正するステップは、第Kの異常画素補正処理手段が、第K−1の異常画素補正処理手段へ画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知することと、第K−1の異常画素補正処理手段が、通知された境界周辺画素情報と第K−1番目の画素信号に基づき境界の異常画素を補正することとを含むことを特徴とする。
【0011】
本発明のコンピュータ読み取り可能な記録媒体は、コンピュータに上記の画像処理方法を実行させるためのプログラムを記録することを特徴とする。
【0012】
本発明のプログラムは、コンピュータに上記の画像処理方法を実行させることを特徴とする。
【発明の効果】
【0013】
本発明によれば、読み取り光学系にCISセンサ等の複数のセンサを直列に配置した構成のイメージセンサを用いた場合でも、ラインバッファを用いることなく異常画素を補正することが可能となり、回路規模を縮小することができる。これによりチップサイズを抑えることができ、チップの低コスト化が可能となる。
【発明を実施するための最良の形態】
【0014】
(実施例1)
<複写機の外観>
図1は、実施例1における複写機の外観例を示す図である。
【0015】
画像読取手段であるスキャナ140は、LED(Light Emitting Diode)の発光によって原稿上の画像を露光走査して得られた反射光をイメージセンサ(CISセンサ)に入力することで画像の情報を電気信号に変換する。スキャナ140はさらに電気信号をR、G、B各色からなる輝度信号に変換し、当該輝度信号を画像データとして後述するコントローラ200(図3)に出力する。
【0016】
原稿は、原稿フィーダ141のトレイ142にセットされる。ユーザが操作部160から読み取り開始を指示すると、コントローラ200は、スキャナ140に対して原稿読み取り指示を送る。スキャナ140は、この指示を受けとると原稿フィーダ141のトレイ142から原稿を1枚ずつフィードして原稿の読み取り動作を行う。
【0017】
プリンタ120は、コントローラ200から受取った画像データを用紙上に形成する画像形成デバイスである。
【0018】
本実施例における画像形成方式は、感光体ドラムや感光体ベルトを用いた電子写真方式である。また、プリンタ120は、異なる用紙サイズ又は異なる用紙向きに対応可能な複数の用紙カセット121、122、123を備える。排紙トレイ124には印字後の用紙が排出される。
【0019】
<複写機−スキャナ>
図2は、スキャナ140で使用されるCISセンサ1400の構造例を示す図である。
【0020】
CISセンサ1400は、9個の受光チップ1401〜1409が直列に配置されたラインイメージセンサである。受光チップ1401〜1409は、N個の画素出力ブロックに分割される。すなわち、CISセンサ1400は、主走査1ライン分の画素信号をN個分割でパラレルに出力する。本実施例では、主走査1ライン分の画素信号は、3個の画素出力ブロックに分割されて出力されるものとする。具体的には、受光チップ1401〜1403は画素出力ブロック1410に対応し、受光チップ1404〜1406は画素出力ブロック1420に対応し、受光チップ1407〜1409は画素出力ブロック1430に対応する。
【0021】
画素出力ブロック1410は画素信号Vout0を出力し、画素出力ブロック1420は画素信号Vout1を出力し、画素出力ブロック1430は画素信号Vout2を出力する。画素信号Vout0、Vout1、Vout2は、光源であるLEDの色をRed、Green、Blueにそれぞれ切り替えることによって、R、G、Bの画素信号となる。
【0022】
また、この画素信号は図示しないA/D変換器によってデジタルデータに変換され、コントローラ200に入力される。
【0023】
<複写機−コントローラ>
図3は、本発明の複写機のハードウェア構成、特にコントローラの構成例を詳細に示すブロック図である。
【0024】
コントローラ200は、画像入力デバイスであるスキャナ140や、画像出力デバイスであるプリンタ120や、LAN10や、公衆回線(WAN)12と接続され、複写機の動作を統括的に制御すると共に画像情報やデバイス情報の入出力制御を行う。
【0025】
CPU2100は、複写機全体を制御するプロセッサであり、ROM2120に記憶された制御プログラム等に基づいて接続中の各種デバイスとのアクセスを統括的に制御する。さらに、CPU2100は、コントローラ200内部で行われる各種処理についても統括的に制御する。RAM2110は、システムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ROM2120は、ブートROMであり、システムのブートプログラムを格納する。HDD2130は、ハードディスクドライブで、主に、コンピュータを起動するために必要な情報(システムソフトウェア)や画像データを格納する。これらのデータは、HDD2130に限らず、電源が切れても記憶保持可能な記録媒体に格納してもよい。
【0026】
LANC(LANコントローラ)2200は、LAN10に接続し、ユーザPC20との間で出力用画像データの入出力や機器制御にかかわる情報の入出力を行う。ローカルIF(ローカルインタフェース)2210は、USBやセントロニクス等のインタフェースであり、ケーブル11にてユーザPC21やプリンタと接続し、データの入出力を行う。MODEM2220は、公衆回線12に接続し、データの入出力を行う。プリンタIF画像処理部2300は、プリンタ120と接続し、プリンタ120に搭載されたCPUと通信を行う。また、プリンタIF画像処理部2300は、画像データの同期系/非同期系の変換やプリント出力のための画像処理を行う。スキャナIF画像処理部2400は、スキャナ140と接続し、スキャナ140に搭載されたCPUと通信を行う。また、スキャナIF画像処理部2400は、画像データの同期系/非同期系の変換や後述する異常画素補正処理等の画像処理を行う。操作部IF2500は、操作ユニット160に表示する画像データをコントローラ200から操作ユニット160に出力し、かつ、複写機の使用者が操作ユニット160から入力した情報をコントローラ200に出力するためのインタフェースである。
【0027】
<複写機−操作部>
図4は、操作ユニット160の構成例を示す図である。
【0028】
液晶操作パネル161は、液晶とタッチパネルを組み合わせたものであり、操作画面を表示するとともに、表示キーがユーザにより押されるとその情報をコントローラ200に送る。スタートキー162は、原稿画像の読み取り印刷の動作を開始するときや、その他機能の開始指示に用いられる。スタートキーには、緑色と赤色の2色のLEDが組み込まれ、緑色点灯時には開始可能を示し、赤色点灯時には開始不可であることを示す。ストップキー163は稼動中の動作を止める働きをする。ハードキー群164には、テンキー、クリアキー、リセットキー、ガイドキー、ユーザーモードキーが設けられる。
【0029】
<スキャナIF画像処理部>
図5は、スキャナIF画像処理部2400の構成例を示すブロック図である。
【0030】
前述した通り、原稿読み取り位置に存在するゴミ、埃、傷、汚れ等は黒スジ発生要因である。以下の説明においては黒スジ発生要因がゴミである場合を例として挙げるが、ゴミ以外の黒スジ発生要因であっても本実施例を適用可能である。
【0031】
シェーディング補正部2410は、スキャナ140が分割出力するVout0、Vout1、Vout2の画素信号(図2参照)を入力する。シェーディング補正部2410は、公知の技術を用いて光学系や撮像系の特性による輝度ムラに対して、一様な明るさの画像になるように補正処理を施す。
【0032】
異常画素補正部2420は、原稿読み取り位置にゴミが付着した場合に、付着したゴミの位置を検知し、そのゴミが原因で発生した読み取り画像内の黒スジを目立ちにくくするための補正処理を行う。具体的には、異常画素補正部2420は、ゴミの影響を受けた画像領域にある異常画素の周辺に存在する正常画素(以下、「周辺画素」と呼ぶ。)を用いて、異常画素に対して補正処理を施す。異常画素補正部2420の詳細な構成及び動作は後述する。
【0033】
ガンマ補正部2430は、公知の技術を用いて、読み取り素子と機器との間の色特性の差を補正する。
【0034】
2450〜2452(DMAC0、DMAC1、DMAC2)は、DMAコントローラである。DMAC0、DMAC1、DMAC2は、CPUを介さずに、直接、ガンマ補正部2430が出力する画素データ(Vout0’、Vout1’、Vout2’)を画像メモリ(RAM2110)へ書き込む。このことを一般的に述べると、スキャナIF画像処理部2400は、N個のDMACを備え、第KのDMAコントローラは、N個に分割出力された画素信号のうちの第K番目の画素信号に対応する画素データをRAM2110へ書き込む。ここで、K<=Nである。本実施例では、DMAC0、DMAC1、DMAC2は、スキャナ140が分割出力するVout0、Vout1、Vout2に対応する画像メモリの記憶領域内に画素データ(Vout0’、Vout1’、Vout2’)を書き込む。3つのDMACが予め設定された画像メモリの記憶領域内に画素データを書き込むことで画像メモリ上に1ページ分の画像データが形成される。また、本実施例においては、あるDMACがRAM2110に書き込んだ画素データを、後から別のDMACが別の画素データに置換(上書き)する処理が行われる。これは異常画素補正処理に関連する処理であり、その詳細は後述する。
【0035】
<異常画素補正部>
図6は、異常画素補正部2420の構成例を示すブロック図である。
【0036】
異常画素補正部2420は、ゴミ検知部とN個の異常画素補正処理部を備える。本実施例では、黒スジ発生要因がゴミである場合を例として説明するため、異常画素補正部2420は、原稿台ガラス上又は白板上にゴミがあるかどうかを検知するゴミ検知部2421を備える。また、本実施例では画素信号は3つの画素出力ブロックに分割されてスキャナから出力されるため、異常画素補正部2420は、3個の異常画素補正処理部2422〜2424を備える。
【0037】
まず、ゴミ検知部2421が行う処理を説明する。
【0038】
ゴミ検知部2421は、原稿読み取り位置にゴミが付着しているか否かを検知する。ゴミ検知部2421は、シェーディング補正部2410によりシェーディング補正された画素信号(VGin0、VGin1、VGin2)を入力する。次いで、ゴミ検知部2421は、その画素信号に対して高周波成分を強調する等のフィルタ処理をした後、黒判定閾値を用いて画素信号を二値化する。
【0039】
図7は、黒判定閾値を用いた二値化を説明するための図である。
【0040】
図において、グラフの縦軸はフィルタ処理された画素信号の光量レベルを示し、横軸は主走査画素位置を示す。グラフからわかるように、主走査画素位置に応じて光量レベルは変化する。ゴミ検知部2421は、全ての主走査画素位置において、光量レベルと黒判定閾値とを比較する。比較の結果、ゴミ検知部2421は、光量レベルが黒判定閾値以下の画素に対しては“1”を設定し、光量レベルが黒判定閾値を超える画素に対しては“0”を設定する。すなわち、光量レベルが低い画素に対しては、“1”が設定され、光量レベルが高い画素に対しては“0”が設定される。次にこの設定された値(“0”又は“1”)を副走査方向にそれぞれの主走査画素位置に対して数ライン分累積加算し、累積加算値と所定のゴミ判定レベルとを比較することによってゴミが存在するか否かを判定する。次いで、ゴミ検知部2421は、ゴミが存在すると判定した場合、主走査方向におけるゴミの位置とゴミの幅を検知する。検知されたゴミの位置とゴミの幅は、ゴミ情報として後述する異常画素補正処理部2422〜2424に送られる。
【0041】
図8は、ゴミ判定を説明するための図である。
【0042】
図において、グラフの縦軸は累積加算値を示し、横軸は主走査画素位置を示す。
【0043】
図からは、主走査画素位置の2箇所における累積加算値がゴミ判定レベルを超えていることがわかる。したがって、ゴミ検知部2421は、この2ヶ所にゴミが存在すると判定する。
【0044】
尚、黒判定閾値を2つ設け、その2つの閾値の範囲内の光量レベルを有する画素に対して“1”を割り当てる構成としてもよい。また、ゴミ検知処理は、一般的に、読み取りJOBの開始時や終了時、また各原稿間の非原稿読み取り区間などで行われる。
【0045】
次に、図6を参照し、異常画素補正処理部2422〜2424が行う処理を説明する。
【0046】
3個の異常画素補正処理部2422〜2424は、シェーディング補正部2410によりシェーディング補正された3つの画素信号(VGin0、VGin1、VGin2)と、ゴミ検知部2421が出力するゴミ情報とを入力する。これを一般的に述べると、第Kの異常画素補正処理手段は、N個に分割出力された画素信号のうちの第K番目の画素信号を入力する。ここで、K<=Nである。したがって、本実施例では、第1の異常画素補正処理部2422、第2の異常画素補正処理部2423、第3の異常画素補正処理部2424は、各々、VGin0、VGin1、VGin2を入力する。
【0047】
各異常画素補正処理部は、CISセンサの画素出力ブロックの境目における異常画素の周辺にある正常画素に関する情報(以下、「周辺画素情報」と呼ぶ。)を互いにやりとりする。すなわち、第K番目と第K−1番目の分割出力の境界にゴミがあると検知された場合に、第Kの異常画素補処理手段は、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知する。本実施例では、第3の異常画素補正処理部2424は、第2の異常画素補正処理部2423に対して、画素出力ブロックの境界(CISセンサ出力のVout1とVout2の主走査領域の境界)における周辺画素情報Ginf2を通知する。また、第2の異常画素補正処理部2423は、第1の異常画素補正処理部2422に対して、画素出力ブロックの境界(CISセンサ出力のVout0とVout1の主走査領域の境界)における周辺画素情報Ginf1を通知する。これらの周辺画素情報を通知するのは、VGinから周辺画素情報を取得できない場合である。ここで、通知すべきブロック境界の範囲は、ゴミの幅で決まり、(ゴミの最大幅+1)画素の範囲となる。例えば、ゴミの最大幅が6画素だとすると、通知すべきブロック境界の範囲は、ブロックの境目から最大で7画素目までとなる。このように周辺画素情報を通知し合うことで、画素出力ブロックの境界にどのようにゴミが付着しても、そのゴミに起因する異常画素を補正できる。
【0048】
また、本実施例においては、周辺画素情報はそれぞれの異常画素補正処理部2422〜2424の内部に保持される構成であるが、異常画素補正処理部2422〜2424の外部に保持される構成であってもよい。
【0049】
本実施例においては、ゴミ検知部2421と異常画素補正処理部2422〜2424は、ハードウェアで構成されているが、ゴミ検知処理や異常画素補正処理の機能を実現するソフトウェアで構成してもよい。
【0050】
<異常画素補正処理部>
図9は、異常画素補正処理部の構成例を示すブロック図である。
【0051】
基本的に、第1の異常画素補正処理部2422、第2の異常画素補正処理部2423、第3の異常画素補正処理部2424は同じ構成であるので、第2の異常画素補正処理部2423の構成を例として説明する。
【0052】
主走査位置検出部2490は、現在、主走査方向のどの位置の画素が処理されているかを検出する。主走査位置検出部2490は、主に、主走査方向の周辺画素を計数するカウンタなどで構成される。
【0053】
遅延回路2491は、第2の異常画素補正処理部2423に入力される画素信号VGin1を遅延させる回路である。遅延量をゴミの最大幅に対応させることで、後述する補間演算部2492は補間演算に必要となるゴミの左端の周辺画素情報Daと右端の周辺画素情報Dbを適したタイミングで取得できるようになる。また、その他の要因で遅延量をさらに大きな値としてもよい。ここで、スキャナ140の画素出力レートとスキャナIF画像処理部2400内部の画素処理レートとに差がある場合がある。このとき遅延回路は入力された画素信号VGin1をただ遅延させるだけでなく、とびとびに入力される周辺画素のイネーブルを考慮した上での遅延制御を行う。また、VGin1からの主走査方向の周辺画素の入力がすべて終了した後に、遅延回路内部に周辺画素が残されたまま出力されないということにならないように、周辺画素をすべて遅延回路外へ出力するような制御も行う。
【0054】
補間演算部2492は、異常画素に対して線形補間を行う。補間演算部2429は、主走査位置検出部2490から受け取った現在処理中の画素の位置と、ゴミ検知部2421から受け取ったゴミ情報とを比較する。そして、補間演算部2429は、現在処理中の画素が異常画素であると判定した場合に線形補間を実行する。ここで、ゴミ情報には、主走査方向における異常画素の発生開始位置やゴミ幅情報が含まれる。線形補間処理は、ゴミの両端の周辺画素情報を利用して実行される。よって、ゴミの位置がセンサ出力のブロックの境目でない場合は、遅延回路2491によって取得できるゴミの両端の周辺画素情報Da、Dbを用いて線形補間を実行する。これに対して、ゴミの位置がセンサ出力のブロックの境目に位置し、遅延回路2491から(VGin1から)ゴミの右端の周辺画素情報Dbが取得できない場合がある。この場合は、隣接する第3の異常画素補正処理部から入力される周辺画素情報Ginf2をDbの代わりに利用して線形補間を実行する。
【0055】
この補正処理については、例を挙げて詳細を後述する。
【0056】
図10は、補間演算の一例を説明するための図である。
【0057】
D1は、異常画素補正時に参照するゴミの左端の周辺画素情報を示す。D2は、異常画素補正時に参照するゴミの右端の周辺画素情報を示す。Wはゴミの幅を示し、Kは、異常画素補正開始位置からの画素位置を示す。よって、補間演算結果Yは以下の式で求まる。
Y = D1 + K/W x (D2−D1)
入力されるゴミ情報は、付着したゴミの数だけ存在する構成とする。
【0058】
また、異常画素の補正処理は、上記の補間演算ではなく、周辺画素と同一の画素を異常画素と置き換えるという簡易なものであってもよい。
【0059】
セレクタ2493は、ゴミ検知部2421から受け取ったゴミ情報(主走査方向における異常画素の発生開始位置やゴミ幅情報)に応じて、遅延回路2491から受け取った画素と補間演算部2492から受け取った画素のいずれか一方を選択し、出力する。例えば、主走査位置検出部2490の出力信号が示す現在処理中の画素の位置が異常画素の位置でない場合、セレクタ2493は、遅延回路2491から受け取った画素をVGout1として出力する。これに対して、現在処理中の画素の位置が異常画素の位置である場合、セレクタ2493は、補間演算部2492から受け取った画素をVGout1として出力する。ただし、処理先頭の画素出力ブロック境界の異常画素に対して補正しないので、セレクタ2493は、遅延回路2491から受け取った画素をVGout1として出力する。
【0060】
周辺画素情報保持部2494は、第2の異常画素補正処理部2423から第1の異常画素補正処理部2422へ画素出力ブロック境界における周辺画素情報を通知するために、周辺画素情報Ginf1を保持しておく。ここでは、前述した通知すべき画素出力ブロックの境界の範囲に異常画素があると判定された場合に、周辺画素情報Ginf1を保持し、第1の異常画素補正処理部2422からの要求に合わせて周辺画素情報Ginf1を通知する。第1の異常画素補正処理部2422は、画素出力ブロック1410と1420の境にゴミが付着していた場合に、周辺画素情報に基づいて異常画素の補正処理を行う。周辺画素情報保持部2494は、主走査位置検出部の出力によって表される主走査位置とゴミ情報を比較し、保持すべき周辺画素を特定する。
【0061】
ここまで、第2の異常画素補正処理部2423を例にあげ、第1の異常画素補正処理部2422と第3の異常画素補正処理部2424も同一の構成として説明してきた。しかし、例えば、第1の異常画素補正処理部2422は、CISセンサのブロックの左端に位置するので周辺画素情報を保持しない構成としてもよい。また、例えば、第3の異常画素補正処理部2424は、CISセンサのブロックの右端に位置するのでGinfを受け付けない構成としてもよい。このとき、主走査1ラインの左右の端にゴミが付着していた場合は、異常画素に最も近い周辺画素を用いて異常画素の置き換え処理をする構成としてもよい。
【0062】
<異常画素補正処理>
図11は、異常画素補正処理を説明するための図である。
【0063】
図において、矢印の向きは、主走査方向を示す。四角の枠は、画素を表す。X1はゴミ検知部2421が検知した1つ目の異常画素(2画素幅)を表し、X2は2つ目の異常画素(3画素幅)を表す。この場合、X1の補正処理に必要となる周辺画素はDa_1とDb_1である。また、X2の補正処理に必要となる周辺画素はDa_2とDb_2である。
【0064】
図12は、CISセンサの画素出力ブロックの境界を説明するための図である。
【0065】
H0_inは、図2に示した画素出力ブロック1410の画素出力範囲(第1の異常画素補正処理部2422の画素入力範囲)を示す。つまり、H0_inは画素信号Vout0と画素信号VGin0とに対応する。同様に、H1_inは画素信号Vout1と画素信号VGin1とに対応し、H2_inは、画素信号Vout2と画素信号VGin2とに対応する。
【0066】
ここで、異常画素X1とその周辺画素は、画素入力範囲H1_inに含まれている。よって第2の異常画素補正処理部2423は、画素信号VGin1から取得した周辺画素情報Da_1とDb_1を用いて異常画素X1を補正する。一方、異常画素X2は、画素入力範囲H1_inと画素入力範囲H2_inの境界に位置する。この場合、第2の異常画素補正処理部2423が受け取る画素信号VGin1には、周辺画素情報Db_2が含まれていないので画素信号VGin1の情報だけでは補正処理を実行できない。また同じく、第3の異常画素補正処理部2424が受け取る画素信号VGin2には、周辺画素情報Da_2が含まれていないので画素信号VGin2の情報だけでも補正処理を実行できない。このような状態を「画素出力ブロックの境目の位置にゴミが付着した状態」と定義する。この場合、上述したように第3の異常画素補正処理部2424が第2の異常画素補正処理部2423へ周辺画素情報Db_2を通知することによって、第2の異常画素補正処理部2423は補正処理を実行できる。ここで、周辺画素情報Db_2は、画素入力範囲H2_inの先頭付近に必ず位置する。これに対して異常画素X2は、画素入力範囲H1_inに対しては最後尾付近に位置する。よって、第2の異常画素補正処理部2423が異常画素X2の補正を開始するとき(第2の異常画素補正処理部2423が周辺画素情報を要求するとき)には周辺画素情報Db_2はGinf2として第3の異常画素補正処理部2424に保持されている。
【0067】
図13は、異常画素補正処理部による画素出力を説明するための図である。
【0068】
H0_outは第1の異常画素補正処理部2422の画素出力範囲を示し、H1_outは第2の異常画素補正処理部2423の画素出力範囲を示し、H2_outは第3の異常画素補正処理部2424の画素出力範囲を示す。図からわかるように、異常画素X1、X2は補正されて出力される。さらにこのとき、画素出力範囲H1_outの幅は、図12に示す画素入力範囲H1_inよりも広くなっている。これは第2の異常画素補正処理部2423が第3の異常画素補正処理部2424から通知された周辺画素情報Db_2を用いて異常画素X2を補正したためである。第2の異常画素補正処理部2423は、補正された画素を異常画素X2と同じ幅だけ生成し出力するため、画素出力範囲H1_outの幅は広くなる。すなわち、まず、第3の異常画素補正処理部2424は、画素出力範囲H2_out内の異常画素X2を補正せずにVGout2として出力する。次いで、第2の異常画素補正処理部2423は、画素出力範囲H1_out内の異常画素X2を補正してVGout1として出力する。
【0069】
第3の異常画素補正処理部2424が補正せずに出力した異常画素X2は、図5に示すDMAC2によって画像メモリ上に一旦書き込まれる。しかし、後から第2の異常画素補正処理部2423が出力する補正画素によって(つまりDMAC1が出力する補正画素によって)、異常画素X2は画像メモリ上で上書きされる。
【0070】
<DMAC(DMAコントローラ)の処理>
図14、図15は、DMACによる処理を説明するための図である。
【0071】
図は、CISセンサのそれぞれの画素出力ブロックが出力する画素信号Vout0、Vout1、Vout2と1ページ分の画像データの関連を示す。画素信号Vout0、Vout1、Vout2は、主走査方向に三分割されており、3つの出力範囲を合わせて1ページ分の画像データとなる。
【0072】
従来、図5に示す画素信号Vout0’、Vout1’、Vout2’の範囲は、図14に示す画素信号Vout0,Vout1,Vout2の範囲と同一であった。そして、一般的には、DMAC0、DMAC1、DMAC2が、各々、画素信号Vout0の範囲、画素信号Vout1の範囲、画素信号Vout2の範囲を画像メモリ上に書き込むことで画像メモリ上に1ページの画像データを形成した。
【0073】
図15、本実施例におけるDMACによる画素信号の書き込み範囲を説明するための図である。
【0074】
図では、異常画素がVout1とVout2の境界に存在する場合を示す。この場合、DMAC1によって書き込まれる画素信号Vout1’の範囲は、画素出力ブロックVout1の範囲よりも広い。これは、前述したように第2の異常画素補正処理部2423が補正画素を異常画素と同じ幅だけ生成し出力しているためである。よって、この幅の増加分は、DMAC2が画像メモリに書き込んだ異常画素に対して、DMAC1が後から上書きする補正画素の範囲となる。
【0075】
図15の下部は、異常画素が補正画素によって上書きされる様子を示す。
【0076】
1ライン書き込み開始時に、DMAC2は異常画素を補正せずに画像メモリに書き込む。1ライン書き込み終了時には、DMAC1は、DMAC2が書き込んだ異常画素を補正画素で上書きする。図中、Pは、上書きされる画素を示す。
【0077】
このように制御することによって、異常画素が補正された状態で1ページ分の画像データを画像メモリに形成することが可能となる。
【0078】
<処理フローチャート>
図16は、本実施例における異常画素補正処理の流れを示すフローチャートである。
【0079】
S101において、異常画素補正処理部[N]は、スキャナ140が読み取った画像データを入力する。ここで、Nは1〜3であり、異常画素補正処理部[1]は前述の第1の異常画素補正処理部2422を示し、異常画素補正処理部[2]は第2の異常画素補正処理部2423を示し、異常画素補正処理部[3]は第3の異常画素補正処理部2424を示す。
【0080】
S102において、異常画素補正処理部[N]は、処理の先頭付近の画素出力ブロック境界に異常画素があるかどうかの判定を行い、異常画素があると判定した場合にはS103の処理に進む。
【0081】
S103において、異常画素補正処理部[N]は、1つ前の画素出力ブロックの処理をする異常画素補正処理部[N−1]からの要求に応じて、異常画素補正処理部[N−1]に対して周辺画素情報を通知する。
【0082】
S104において、異常画素補正処理部[N]は、画素出力ブロック境界にある異常画素に対して補正処理を実施しないで異常画素のままで出力する。
【0083】
S105において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0084】
S106において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS101に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0085】
S102において、処理の先頭付近の画素出力ブロック境界に異常画素がないと判定した場合、異常画素補正処理部[N]は、S107の処理に進む。
【0086】
S107において、異常画素補正処理部[N]は、処理の後端付近の画素出力ブロック境界に異常画素があるかどうかの判定が行い、異常画素があると判定した場合にはS108の処理に進む。
【0087】
S108において、異常画素補正処理部[N]は、異常画素を補正するのに必要な周辺画素情報を異常画素補正処理部[N+1]に対し要求し、異常画素補正処理部[N+1]から受け取る。
【0088】
S109において、異常画素補正処理部[N]は、受け取った周辺画素情報に基づいて後端の画素出力ブロック境界における異常画素を補正する。
【0089】
S110において、DMAC[N]は、異常画素補正処理部[N]から受け取った補正画素を画像メモリに書き込む。このとき後端の画素出力ブロック境界の異常画素に対する補正処理によって、異常画素補正処理部[N]の出力画素数は、CISセンサの画素出力ブロック幅よりも増加する(ただしゴミの位置によっては増加しない。)。DMAC[N]は、この増加分をDMAC[N+1]の書き込み領域に上書きする。こうすることで、DMAC[N]は、DMAC[N+1]が画像メモリに書き込んだ異常画素を補正画素で上書きする。
【0090】
S107において、処理の後端付近の画素出力ブロック境界に異常画素がないと判定した場合、異常画素補正処理部[N]は、S111の処理に進む。
【0091】
S111において、異常画素補正処理部[N]は、境界部以外に異常画素があるかどうかの判定を行い、境界部以外に異常画素があると判定した場合にはS112の処理に進む。
【0092】
S112において、異常画素補正処理部[N]は、入力画素から周辺画素情報を取得して異常画素補正処理を実施する。異常画素は境界部ではない場所に存在するため、異常画素補正処理部[N]は、入力画素から周辺画素情報を取得できる。
【0093】
S111において、境界部以外にも異常画素がないと判定した場合には、異常画素補正処理部[N]は、S113の処理に進む。
【0094】
S113において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0095】
S106において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS101に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0096】
(実施例2)
実施例1においては、CISセンサの画素出力ブロック境界に異常画素が存在する場合のみ境界部の周辺画素情報を保持、通知し、異常画素補正部は処理画素数を増加させDMACによって上書き処理をしていた。しかし、本実施例においては、CISセンサの画素出力ブロック境界に異常画素が存在するか否かにかかわらず異常画素補正部は境界部の周辺画素情報を保持、通知し、処理画素数を増加させDMACによって上書き処理をする構成とする。このような構成をとることでDMACの制御を容易化する。
【0097】
以下、図面を参照して、本実施例を詳細に説明する。
【0098】
<複写機−コントローラ−操作部>
実施例2における複写機の構成、CISセンサの構成、及びコントローラの構成は図1、図2、図3に示す構成と同じである。また、図4の操作部の構成も同じである。実施例2は、コントローラのスキャナIF画像処理部2400の制御および異常画素補正部2420の構成が実施例1とは異なる。
【0099】
<スキャナIF画像処理部>
スキャナIF画像処理部の構成は図5に示したものと同じである。ただし異常画素補正処理部の内部の構成とDMACの制御が異なる。
【0100】
DMACは実施例1とは異なり、画素出力ブロック境界に異常画素が存在するか否かにかかわらず、常に画像メモリ上で画素出力ブロック境界部において上書き処理をする。
【0101】
<異常画素補正部>
図17は、異常画素補正部3420の構成例を示すブロック図である。
【0102】
異常画素補正部3420は、ゴミ検知部3421と異常画素補正処理部3422〜3424を備える。
【0103】
異常画素補正処理部は、シェーディング補正部2410によりシェーディング補正された画素信号(VBin0、VBin1、VBin2)と、ゴミ検知部2421が出力するゴミ情報とを入力する。
【0104】
第1の異常画素補正処理部3422、第2の異常画素補正処理部3423、第3の異常画素補正処理部3424は、各々、VBin0、VBin1、VBin2を入力する。
【0105】
各異常画素補正処理部は、CISセンサの画素出力ブロックの境目における境界周辺画素情報を互いにやりとりする。例えば、第3の異常画素補正処理部3424は、第2の異常画素補正処理部3423に対して、画素出力ブロックの境界(CISセンサ出力のVout1とVout2の主走査領域の境界)における境界周辺画素情報Binf2を通知する。また、第2の異常画素補正処理部3423は、第1の異常画素補正処理部3422に対して、画素出力ブロックの境界(CISセンサ出力のVout0とVout1の主走査領域の境界)における境界周辺画素情報Binf1を通知する。ここで、通知すべき境界周辺画素情報の範囲は、ゴミの幅とDMACの書き込み画素単位で決まる。具体的には、通知されるブロック境界の範囲は、DMACの書き込み単位のN倍で、ゴミ幅を超える幅となる。例えば、ゴミの最大幅が6画素で、DMACの書き込み画素単位が4画素単位だとすると、通知すべきブロック境界の範囲は、CISセンサの画素出力ブロックの境目から8画素目までとなる。この通知は、実施例1とは異なりゴミの有無にかかわらず常に行われる。このように通知することによってDMACの書き込み単位が1画素単位以外の場合でも補正が可能となる。また、DMACの書き込み幅を常に固定値とできるので容易なDMAC制御および回路構成となる。
【0106】
また、本実施例において境界周辺画素情報はそれぞれの異常画素補正処理部3422〜3424内部に保持される構成であるが、異常画素補正処理部3422〜3424の外部に保持される構成であってもよい。
【0107】
<異常画素補正処理部>
図18は、異常画素補正処理部の構成を示すブロック図である。
【0108】
基本的に、第1の異常画素補正処理部3422、第2の異常画素補正処理部3423、第3の異常画素補正処理部3424は同じ構成であるので、第2の異常画素補正処理部3423を例として説明する。
【0109】
主走査位置検出部3490は、現在、主走査方向のどの位置の画素が処理されているかを検出する。主走査位置検出部3490は、主に、主走査方向の周辺画素を計数するカウンタなどで構成される。
【0110】
セレクタ3495は、画素出力ブロック1420から受け取る画素信号VBin1と第3の異常画素補正処理部3424から受け取る境界周辺画素情報Binf2のいずれか一方を選択し、遅延回路3491に出力する。さらに、セレクタ3495は、画素出力ブロック1420から受け取る主走査の周辺画素数がいくつかを示すブロック幅情報を受け取る。よってセレクタ3495は、処理した周辺画素数がブロック幅を超えたところで、その出力を画素信号VBin1から境界周辺画素情報Binf2へ切り替える。
【0111】
遅延回路3491は、第2の異常画素補正処理部3423に入力される画素信号を遅延させる回路である。遅延量をゴミの最大幅とすることで、実施例1と同様に補正演算部3492は補正演算に必要となるゴミの左端の境界周辺画素情報Daと右端の境界周辺画素情報Dbを適したタイミングで取得できるようになる。
【0112】
補正演算部3492は、異常画素に対して線形補間を行う。補正演算部3492は、主走査位置検出部3490から受け取った現在処理中の画素の位置と、ゴミ検知部3421から受け取ったゴミ情報とを比較する。次いで、補正演算部3492は、現在処理中の画素が異常画素であると判定した場合に線形補間を実行する。ここで、ゴミ情報は、主走査方向における異常画素の開始位置やゴミ幅情報を含む。線形補間処理は、異常画素の両端の周辺画素を利用して実行される。補正演算に関しては実施例1と同様な処理が行われる。
【0113】
セレクタ3493は、ゴミ検知部3421から受け取ったゴミ情報(主走査方向における異常画素の発生開始位置やゴミ幅情報)に応じて、遅延回路3491から受け取った画素と補正演算部3492から受け取った画素のいずれか一方を選択し、出力する。例えば、主走査位置検出部3490の出力信号が示す現在処理中の画素の位置が異常画素の位置でない場合、セレクタ3493は、遅延回路3491から受け取った画素をVBout1として出力する。これに対して、現在処理中の画素の位置が異常画素の位置である場合、セレクタ3493は、補正演算部3492から受け取った画素をVBout1として出力する。
【0114】
境界周辺画素情報保持部3494は、第2の異常画素補正処理部3423から第1の異常画素補正処理部3422へ画素出力ブロック境界における境界周辺画素情報を通知するために、境界周辺画素情報Binf1を保持しておく。ここでは、第2の異常画素補正処理部3423は、通知すべきブロック境界の画素を境界周辺画素情報Binf1として保持する。そして、第2の異常画素補正処理部3423は、第1の異常画素補正処理部3422からの要求に応じて境界周辺画素情報Binf1を第1の異常画素補正処理部3422に通知する。第1の異常画素補正処理部3422では、画素出力ブロック1410と1420の境において、受け取った境界周辺画素情報に基づいて補正処理を行う。境界周辺画素情報保持部3494は、主走査位置検出部の出力によって表される主走査位置をみて、保持すべき境界周辺画素情報を特定する。また、ここで保持される境界周辺画素情報は、セレクタ3493の出力部の画素情報となっている。
【0115】
ここで、保持すべき境界周辺画素の数が8画素の場合を例に挙げる。この8画素の中にブロック境界に関与する異常画素の他にもう一つ異常画素が存在した場合は、ブロック境界に関与しない方の異常画素を補正した上で境界周辺画素情報として保持される。
【0116】
ここまで、第2の異常画素補正処理部を例にあげ、第1の異常画素補正処理部3422と第3の異常画素補正処理部3424も同一の構成として説明してきた。しかしながら、例えば第1の異常画素補正処理部3422は、CISセンサのブロックの左端に位置するので境界周辺画素情報を保持しない構成としてもよい。また、例えば、第3の異常画素補正処理部3424は、CISセンサのブロックの右端に位置するのでBinfを受け付けない構成としてもよい。このとき、主走査1ラインの左右の端にゴミが付着していた場合は、異常画素に最も近い周辺画素を用いて異常画素の置き換え処理をする構成としてもよい。
【0117】
<異常画素補正処理>
図19は、異常画素補正処理を説明するための図である。
【0118】
図において、矢印の向きは、主走査方向を示す。四角の枠は、画素を表す。X3はゴミ検知部3421が検知した1つ目の異常画素(2画素幅)を表し、X4は2つ目の異常画素(3画素幅)を表す。この場合、X3の補正処理に必要となる周辺画素はDa_3とDb_3である。また、X4の補正処理に必要となる周辺画素はDa_4,Db_4である。このときの画素出力ブロック1410の画素出力範囲(つまり第1の異常画素補正処理部3422の画素入力範囲)をF0_inとする。つまりF0_inは、画素信号Vout0と画素信号VBin0とに対応する。同様に、F1_inは、画素信号Vout1と画素信号VBin1とに対応し、F2_inは、画素信号Vout2と画素信号VBin2に対応する。ここで、異常画素X3とその境界周辺画素情報は、画素入力範囲F1_inに含まれる。よって、第2の異常画素補正処理部3423は、画素信号VBin1から取得した境界周辺画素情報Da_3とDb_3を用いて異常画素X3を補正する。一方、異常画素X4は、画素入力範囲F1_inと画素入力範囲F2_inの境界に位置する。
【0119】
実施例2では、異常画素がブロックの境界に位置しているかどうかに関係なく、Db_4を含んだ境界周辺画素情報を第3の異常画素補正処理部3424から第2の異常画素補正処理部3423へ通知する。これにより、第2の異常画素補正処理部3423は補正処理を実行できる。
【0120】
図20は、境界周辺画素情報を説明するための図である。
【0121】
図は、境界周辺画素情報の幅を8画素とした例を示す。補正対象となる異常画素の最大幅が6画素でDMACの書き込み単位が4画素の場合などのこれに当たる。また、画素入力範囲F0_inと画素入力範囲F1_inの境目の画素情報を境界周辺画素情報Aとする。図からわかるように、画素入力範囲F0_inと画素入力範囲F1_inの境目には異常画素は存在しないが、境界周辺画素情報Aは第2の異常画素補正処理部3423により保持され、第1の異常画素補正処理部3422へ通知される。通知される境界周辺画素情報Aに異常画素X3のような境界に関与しない異常画素があった場合には、その異常画素は補正された上で第1の異常画素補正処理部3422へ通知される。第1の異常画素補正処理部3422は、境界周辺画素情報Aを元にその画素幅分だけ多く画素を出力する。ゴミがない場合でもこのような処理をすることでゴミの有無に関わらず常に同じ処理シーケンスで異常画素の補正を行うことが可能となる。また、画素入力範囲F1_inと画素入力範囲F2_inの境目の画素情報を境界周辺画素情報Bとする。この境界周辺画素情報Bは第3の異常画素補正処理部3424により保持され、第2の異常画素補正処理部3423へ通知される。このとき通知される境界周辺画素情報Bの幅は、境界周辺画素情報Aの幅と同一とする。このような制御をすることで、ゴミの幅に関わらず常に同じ処理シーケンスで異常画素の補正を行うことが可能となる。このとき第1の異常画素補正処理部3422の画素出力範囲をF0_outとし、第2の異常画素補正処理部3423の画素出力範囲をF1_outとし、第3の異常画素補正処理部3424の画素出力範囲をF2_outとする。実施例1と同様に、各出力範囲の重なり部分はDMACによって画像メモリ上で上書きされる。
【0122】
<DMAコントローラ(DMAコントローラ)の処理>
図21は、DMACによる処理を説明するための図である。
【0123】
CISセンサのそれぞれの画素出力ブロックが出力するVout0、Vout1、Vout2と1ページ分の画像データの関連は、実施例1と同様である(図14参照)。
【0124】
図からわかるように、DMAC0、DMAC1によって書き込まれる画素信号Vout0’、Vout1’の範囲は、画素出力ブロックVout0、Vout1の範囲よりも広い。これは、前述したように第1の異常画素補正処理部3422及び第2の異常画素補正処理部3423が補正画素を境界周辺画素幅と同じ幅だけ生成し出力しているためである。よって、この幅の増幅分は、DMAC2(またはDMAC1)により画像メモリに書き込まれた異常画素をDMAC1(またはDMAC0)が後から上書きする画素範囲となる。
【0125】
図21の下部は、異常画素が補正画素によって上書きされる様子を示す。
【0126】
1ライン書き込み開始時に、DMAC2は境界周辺画素を画像メモリに書き込む。1ライン書き込み終了時には、DMAC1は、DMAC2が書き込んだ異常画素を補正画素で上書きする。境界周辺画素情報内に異常画素が存在しない場合、上書きする画素は元々書き込まれていた画素と同一のものとなる。境界周辺画素情報内に異常画素が存在する場合、上書きする画素は補正画素である。
【0127】
このように制御することによって、常にDMACの書き込み画素幅(上書き画素幅)を一定として、異常画素が補正された状態で1ページ分の画像データを画像メモリ上に形成することが可能となる。
【0128】
<処理フローチャート>
図22は、本実施例における異常画素補正処理の流れを示すフローチャートである。
【0129】
S200において、異常画素補正処理部[N]は、境界周辺画素情報の画素幅を決定する。これは、前述したようにDMACの書き込み画素単位のN倍で、補正対象とする異常画素の最大幅を超える幅とする。また、この画素幅とCISセンサの画素出力ブロック幅によりDMACの書き込み範囲を決定する。
【0130】
S201において、異常画素補正処理部[N]は、スキャナ140が読み取った画像データを入力する。
【0131】
S202において、異常画素補正処理部[N]は、現在処理している画素が先頭の境界周辺画素範囲内にあるか否かの判定を行い、境界周辺画素範囲内と判定した場合にはS203の処理に進む。
【0132】
S203において、異常画素補正処理部[N]は、異常画素補正処理を実施する。ここで、異常画素補正処理部[N]は、境界周辺画素範囲内の画素出力ブロック境界以外にある異常画素に対して補正処理を実施する。
【0133】
S204において、異常画素補正処理部[N]は、1つ前の画素出力ブロックの処理をする異常画素補正処理部[N−1]からの要求に応じて、異常画素補正処理部[N−1]に対して境界周辺画素情報を通知する。したがって、異常画素補正処理部[N]は、異常画素補正処理部[N−1]から要求があるまで境界周辺画素情報を保持する。
【0134】
S205において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0135】
S206において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS201に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0136】
S207において、異常画素補正処理部[N]は、現在処理している画素が後端の境界周辺画素範囲内であるか否かの判定を行い、後端の境界周辺画素範囲内であると判定した場合にはS208の処理に進む。
【0137】
S208において、異常画素補正処理部[N]は、後端の境界周辺画素情報を異常画素補正処理部[N+1]に要求し、異常画素補正処理部[N+1]から受け取る。
【0138】
S209において、異常画素補正処理部[N]は、受け取った境界周辺画素情報に基づいて後端の画素出力ブロック境界における異常画素を補正する。ここで、取得した境界周辺画素情報内に異常画素がなかったとしても境界周辺画素範囲内の画素は後段へ出力する。
【0139】
S210において、DMAC[N]は、異常画素補正処理部[N]から受け取った補正画素を画像メモリ上に書き込む。このとき異常画素補正処理部[N]の出力画素数は、上述した境界周辺画素範囲の処理があるので、CISセンサの画素出力ブロック幅よりも増加する。DMAC[N]は、この増加分をDMAC[N+1]の書き込み領域に上書きする。こうすることで、DMAC[N+1]が画像メモリに書き込んだ境界周辺画素は、DMAC[N]が出力する境界周辺画素で上書きされる。
【0140】
S211において、異常画素補正処理部[N]は、境界部以外の画素に異常画素があるかどうかの判定を行い、境界部以外に異常画素があると判定した場合はS212の処理に進む。
【0141】
S212において、異常画素補正処理部[N]は、入力画素から境界周辺画素情報を取得して異常画素補正処理を実施する。S212では、異常画素は境界部ではない場所に存在するため、異常画素補正処理部[N]は、入力画素から境界周辺画素情報を取得できる。
【0142】
S211において、境界部以外の画素にも異常画素がないと判定した場合には、異常画素補正処理部[N]は、S213の処理に進む。
【0143】
S213において、DMAC[N]は、異常画素補正処理部[N]から受け取った画素を画像メモリに書き込む。
【0144】
S206において、異常画素補正処理部[N]は、処理を継続するか否かを判定し、処理を継続する場合はS201に戻って画像データを受けとり、処理を継続しない場合は処理を終了させる。
【0145】
(その他の実施形態)
本発明は、前述の実施例の機能を実現するソフトウェアのプログラムコードを記録した記録媒体をシステムあるいは装置に装着し、システム等のコンピュータが記録媒体からプログラムコードを読み取り実行することによっても達成される。記録媒体はコンピュータ読み取り可能な記録媒体である。この場合、記録媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコードを記憶した記録媒体は本発明を構成する。また、プログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施例の機能が実現されてもよい。また、記録媒体から読み出されたプログラムコードが、コンピュータの機能拡張カードや機能拡張ユニットに書込まれた後、機能拡張カード等がプログラムコードの指示に基づき処理の一部または全部を行うことで、前述の実施例を実現してもよい。
【0146】
本発明を上記記録媒体に適用する場合、その記録媒体には、先に説明したフローチャートに対応するプログラムコードが格納される。
【図面の簡単な説明】
【0147】
【図1】複写機の外観例を示す図である。
【図2】CISセンサの構造例を示す図である。
【図3】コントローラの構成例を示すブロック図である。
【図4】操作ユニットの構成例を示す図である。
【図5】スキャナIF画像処理部の構成例を示すブロック図である。
【図6】異常画素補正部の構成例を示すブロック図である。
【図7】黒判定閾値を用いた二値化を説明するための図である。
【図8】ゴミ判定を説明するための図である。
【図9】異常画素補正処理部の構成例を示すブロック図である。
【図10】補間演算の一例を説明するための図である。
【図11】異常画素補正処理を説明するための図である。
【図12】CISセンサの画素出力ブロックの境界を説明するための図である。
【図13】異常画素補正処理部による画素出力を説明するための図である。
【図14】DMACによる処理を説明するための図である。
【図15】DMACによる処理を説明するための図である。
【図16】異常画素補正処理の流れを示すフローチャートである。
【図17】異常画素補正部の構成例を示すブロック図である。
【図18】異常画素補正処理部の構成を示すブロック図である。
【図19】異常画素補正処理を説明するための図である。
【図20】境界周辺画素情報を説明するための図である。
【図21】DMACによる処理を説明するための図である。
【図22】異常画素補正処理の流れを示すフローチャートである。
【符号の説明】
【0148】
2420 異常画素補正部
2421 ゴミ検知部
2422 第1の異常画素補正処理部
2423 第2の異常画素補正処理部
2424 第3の異常画素補正処理部
2490 主走査位置検出部
2491 遅延回路
2492 補間演算部
2493 セレクタ
2494 周辺画素情報保持部
【特許請求の範囲】
【請求項1】
直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、
前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、
前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正処理手段と
を備え、
前記検知手段が前記画像読取手段の第K番目と第K−1番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、前記第Kの異常画素補正処理手段は、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知し、前記第K−1の異常画素補正処理手段は、通知された前記周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することを特徴とする画像処理装置。
【請求項2】
第KのDMAコントローラと画像メモリとを更に備え、
前記第KのDMAコントローラは、前記第Kの異常画素補正処理手段の出力を前記画像メモリに書き込むことを特徴とする請求項1記載の画像処理装置。
【請求項3】
前記検知手段が前記画像読取手段の第K番目と第K−1番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、第K−1のDMAコントローラは、第KのDMAコントローラにより画像メモリに書き込まれた異常画素を補正画素に置き換えることを特徴とする請求項1記載の画像処理装置。
【請求項4】
直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、
前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、
前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正処理手段と
を備え、
第Kの異常画素補正処理手段は、第K−1の異常画素補正処理手段へ前記画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知し、前記第K−1の異常画素補正処理手段は、通知された前記境界周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することを特徴とする画像処理装置。
【請求項5】
第KのDMAコントローラと画像メモリとを更に備え、
前記第KのDMAコントローラは、前記第Kの異常画素補正処理手段の出力を前記画像メモリに書き込むことを特徴とする請求項4記載の画像処理装置。
【請求項6】
第K−1のDMAコントローラは、第KのDMAコントローラにより画像メモリに書き込まれた前記境界の異常画素を、補正画素に置き換えることを特徴とする請求項4記載の画像処理装置。
【請求項7】
前記境界周辺画素情報が示す画素数は、異常画素の幅とDMAコントローラの書き込み画素単位によって決定されることを特徴とする請求項4記載の画像処理装置。
【請求項8】
異常画素が前記境界周辺画素情報の中に存在するが前記画像読取手段の第K番目と第K−1番目の分割出力の境界に関与しない場合は、異常画素補正処理手段は、前記異常画素を補正した上で境界周辺画素情報として他の異常画素補正処理手段へ通知することを特徴とする請求項4記載の画像処理装置。
【請求項9】
画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、
前記画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、
前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、
前記第Kの異常画素補正処理手段が、前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップと
を含み、
前記異常画素を補正するステップは、前記検知手段が、前記画像読取手段の第K番目と第K−1番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、
前記第Kの異常画素補正処理手段が、前記第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知することと、
前記第K−1の異常画素補正処理手段が、通知された前記周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することを含むことを特徴とする画像処理方法。
【請求項10】
画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、
前記画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、
前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、
前記第Kの異常画素補正処理手段が、前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップと
を含み、
前記異常画素を補正するステップは、
前記第Kの異常画素補正処理手段が、前記第K−1の異常画素補正処理手段へ前記画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知することと、
前記第K−1の異常画素補正処理手段が、通知された前記境界周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することとを含むことを特徴とする画像処理方法。
【請求項11】
コンピュータに請求項9又は10に記載の画像処理方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項12】
コンピュータに請求項9又は10に記載の画像処理方法を実行させるためのプログラム。
【請求項1】
直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、
前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、
前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正処理手段と
を備え、
前記検知手段が前記画像読取手段の第K番目と第K−1番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、前記第Kの異常画素補正処理手段は、第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知し、前記第K−1の異常画素補正処理手段は、通知された前記周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することを特徴とする画像処理装置。
【請求項2】
第KのDMAコントローラと画像メモリとを更に備え、
前記第KのDMAコントローラは、前記第Kの異常画素補正処理手段の出力を前記画像メモリに書き込むことを特徴とする請求項1記載の画像処理装置。
【請求項3】
前記検知手段が前記画像読取手段の第K番目と第K−1番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、第K−1のDMAコントローラは、第KのDMAコントローラにより画像メモリに書き込まれた異常画素を補正画素に置き換えることを特徴とする請求項1記載の画像処理装置。
【請求項4】
直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力する画像読取手段と、
前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知する検知手段と、
前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正する第Kの異常画素補正処理手段と
を備え、
第Kの異常画素補正処理手段は、第K−1の異常画素補正処理手段へ前記画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知し、前記第K−1の異常画素補正処理手段は、通知された前記境界周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することを特徴とする画像処理装置。
【請求項5】
第KのDMAコントローラと画像メモリとを更に備え、
前記第KのDMAコントローラは、前記第Kの異常画素補正処理手段の出力を前記画像メモリに書き込むことを特徴とする請求項4記載の画像処理装置。
【請求項6】
第K−1のDMAコントローラは、第KのDMAコントローラにより画像メモリに書き込まれた前記境界の異常画素を、補正画素に置き換えることを特徴とする請求項4記載の画像処理装置。
【請求項7】
前記境界周辺画素情報が示す画素数は、異常画素の幅とDMAコントローラの書き込み画素単位によって決定されることを特徴とする請求項4記載の画像処理装置。
【請求項8】
異常画素が前記境界周辺画素情報の中に存在するが前記画像読取手段の第K番目と第K−1番目の分割出力の境界に関与しない場合は、異常画素補正処理手段は、前記異常画素を補正した上で境界周辺画素情報として他の異常画素補正処理手段へ通知することを特徴とする請求項4記載の画像処理装置。
【請求項9】
画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、
前記画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、
前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、
前記第Kの異常画素補正処理手段が、前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップと
を含み、
前記異常画素を補正するステップは、前記検知手段が、前記画像読取手段の第K番目と第K−1番目の分割出力の境界に前記黒スジ発生要因があると検知した場合に、
前記第Kの異常画素補正処理手段が、前記第K−1の異常画素補正処理手段へ異常画素の周辺画素情報を通知することと、
前記第K−1の異常画素補正処理手段が、通知された前記周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することを含むことを特徴とする画像処理方法。
【請求項10】
画像読取手段と検知手段と第Kの異常画素補正処理手段と第K−1の異常画素補正処理手段とを用いた画像処理方法において、
前記画像読取手段が、直列に複数並んだイメージセンサによって原稿画像を読み取り、読み取った主走査1ライン分の画素信号をN個分割でパラレルに出力するステップと、
前記検知手段が、前記画像読取手段から出力される画素信号に基づき原稿台ガラス上または白板上の黒スジ発生要因の有無を検知するステップと、
前記第Kの異常画素補正処理手段が、前記画像読取手段によりN個に分割出力される画素信号のうち、第K番目の画素信号を受けて、前記検知手段が検知した黒スジ発生要因により生じた異常画素を補正するステップと
を含み、
前記異常画素を補正するステップは、
前記第Kの異常画素補正処理手段が、前記第K−1の異常画素補正処理手段へ前記画像読取手段の第K番目と第K−1番目の分割出力の境界の境界周辺画素情報を通知することと、
前記第K−1の異常画素補正処理手段が、通知された前記境界周辺画素情報と第K−1番目の画素信号に基づき前記境界の異常画素を補正することとを含むことを特徴とする画像処理方法。
【請求項11】
コンピュータに請求項9又は10に記載の画像処理方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項12】
コンピュータに請求項9又は10に記載の画像処理方法を実行させるためのプログラム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2009−170959(P2009−170959A)
【公開日】平成21年7月30日(2009.7.30)
【国際特許分類】
【出願番号】特願2008−3495(P2008−3495)
【出願日】平成20年1月10日(2008.1.10)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成21年7月30日(2009.7.30)
【国際特許分類】
【出願日】平成20年1月10日(2008.1.10)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]