画像処理装置および画像形成装置
【課題】 小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理する。
【解決手段】 ラスタ書込部１２は、複数色のラインデータをそれぞれ、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリ３に副走査方向に沿って順番に書き込む。そして、ブロック読出部１３は、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出し、ブロック画像処理部１４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定のデータ処理を行う。
【解決手段】 ラスタ書込部１２は、複数色のラインデータをそれぞれ、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリ３に副走査方向に沿って順番に書き込む。そして、ブロック読出部１３は、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出し、ブロック画像処理部１４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定のデータ処理を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置および画像形成装置に関するものである。
【背景技術】
【０００２】
ラインメモリのサイズを小さくするために、画像を複数のブロックに分割しブロックごとに画像処理を施す技術が提案されている（例えば特許文献１参照）。この技術によれば、ラインメモリのサイズは、主走査方向におけるブロックの長さ分で済むため、ラインメモリのサイズが小さくなる。
【０００３】
また、ある画像処理装置において、ＲＧＢの各センサチップのスキャン方向における読み取り位置を合わせるために、副走査方向におけるスキャン速度に応じて、フィールドメモリを使用して、スキャンにより得られたラインデータをディレイさせる技術が提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９８１２１号公報
【特許文献２】特開平９−２６１４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像形成装置では、カラーで原稿をスキャンし、スキャンにより得られた画像データを使用して、ブロックごとに画像処理を行う場合がある。例えば、コピー処理の場合、原稿スキャンにより得られた画像データに対して、ブロックごとにデータ処理を行い、データ処理後の画像データを使用して、原稿のコピーを印刷する。
【０００６】
画像形成装置ではラインスキャナが使用されるため、画像データは、ラインデータとして、ライン単位で生成される。このような場合、ラインスキャナにおいて、複数の色に対応する複数のラインセンサを使用するため、ラインセンサの読み取り位置のずれに応じて、フィールドメモリを使用してラインデータをバッファリングしつつ複数色のラインデータを同期させる。そして、この画像データに対して、ブロックごとにデータ処理を施す場合、各色について、副走査方向におけるブロックの長さ以上の数のラインデータをバッファメモリに格納し、バッファメモリからブロックごとに画像データ（つまり、ブロックデータ）を読み出し、そのブロックデータに対してデータ処理を行う。
【０００７】
このように、ライン補正時およびブロック変換時にそれぞれ画像データがバッファリングされるため、必要なメモリサイズが大きくなるとともに、メモリアクセスが多くなり、一連の画像処理に遅延が生じてしまう。
【０００８】
本発明は、上記の問題に鑑みてなされたものであり、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる画像処理装置および画像形成装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明では以下のようにした。
【００１０】
本発明に係る画像処理装置の１つは、ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
ものである。
【００１１】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【００１２】
また、本発明に係る画像処理装置は、上記の画像処理装置に加え、次のようにしてもよい。この場合、画像処理装置は、ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備える。そして、ラスタ書込部は、ライン間補正アドレス計算部により計算されたアドレスにラインデータを書き込む。
【００１３】
これにより、スキャン速度など種々の設定が変更された場合でも、ライン間補正アドレス計算部により書込アドレスを正確に特定することができる。
【００１４】
また、本発明に係る画像処理装置の１つは、ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
【００１５】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【００１６】
また、本発明に係る画像処理装置は、上記の画像処理装置に加え、次のようにしてもよい。この場合、画像処理装置は、ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備える。そして、ブロック読出部は、ライン間補正アドレス計算部により計算されたアドレスからブロックデータを読み出す。
【００１７】
これにより、スキャン速度など種々の設定が変更された場合でも、ライン間補正アドレス計算部により読出アドレスを正確に特定することができる。
【００１８】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、ラスタ書込部は、バッファメモリにおける複数のバッファ領域のそれぞれに、バッファ領域に対応する色のラインデータを順番に書き込んでいく。
【００１９】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、ブロック画像処理部は、ブロックデータをＪＰＥＧ方式で圧縮する。
【００２０】
本発明に係る画像形成装置は、複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、バッファメモリと、複数色のラインデータをそれぞれ、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
【００２１】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【００２２】
また、本発明に係る画像形成装置は、複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、バッファメモリと、複数色のラインデータをそれぞれ、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
【００２３】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【発明の効果】
【００２４】
本発明によれば、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる画像処理装置および画像形成装置を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明の実施の形態１に係る画像形成装置の構成を示すブロック図である。
【図２】図２は、図１におけるラインセンサの設置位置（読み取り位置）の違いに起因するラインデータのオフセットを説明する図である。
【図３】図３は、図１におけるブロック読出部によるブロックデータの読み出しについて説明する図である。
【図４】図４は、本発明の実施の形態２に係る画像形成装置の構成を示すブロック図である。
【図５】図５は、図４におけるブロック読出部によるブロックデータの読み出しについて説明する図である。
【発明を実施するための形態】
【００２６】
以下、図に基づいて本発明の実施の形態を説明する。
【００２７】
実施の形態１．
【００２８】
図１は、本発明の実施の形態１に係る画像形成装置の構成を示すブロック図である。この実施の形態１では、画像形成装置は、複合機である。図１に示すように、この画像形成装置は、ラインスキャナ１、画像処理装置２、バッファメモリ３、印刷装置４、通信装置５および記憶装置６を有する。
【００２９】
ラインスキャナ１は、複数色（Ｒ（赤）、Ｇ（緑）およびＢ（青））のラインセンサ１Ｒ，１Ｇ，１Ｂを有する。ラインセンサ１Ｒ，１Ｇ，１Ｂは、ＣＣＤ（Charge Coupled Device）などの光センサ素子を有する。ラインセンサ１Ｒ，１Ｇ，１Ｂは、それぞれ、主走査方向に沿って１ラインずつ原稿を読み取り、ラインスキャナ１は、ラインセンサ１Ｒ，１Ｇ，１Ｂにより読み取られた各色の１ラインのラインデータを出力する。ここでは、ラインデータは、高さが１画素であり幅が所定の画素数であるラスタデータである。図示せぬ駆動系がラインセンサ１Ｒ，１Ｇ，１Ｂまたは原稿を副走査方向に沿って移動させることにより、ラインセンサ１Ｒ，１Ｇ，１Ｂは原稿面の画像を読み取り、ラインスキャナ１は、ラインセンサ１Ｒ，１Ｇ，１Ｂにより読み取られた各色の１ラインのラインデータを副走査方向に沿って順番に出力する。
【００３０】
これらのラインセンサ１Ｒ，１Ｇ，１Ｂは、副走査方向において所定の間隔で配置されている。したがって、原稿のある位置は、ラインセンサ１Ｒ，１Ｇ，１Ｂによりそれぞれ異なるタイミングで読み取られる。したがって、ＲＧＢの画像データを同期させるために、後述するようにライン間補正が行われる。
【００３１】
また、画像処理装置２は、１つのバッファメモリ３を使用して、ライン間補正およびブロック変換を行うとともに、ブロックごとに画像データに対するデータ処理を行う。画像処理装置２は、ＡＳＩＣ（Application Specific Integrated Circuit）および／またはコンピュータ（つまり、プログラムを実行するＣＰＵ（Central Processing Unit）などのプロセッサ）を有し、各演算処理部を実現する。この実施の形態１では、画像処理装置２は、ライン間補正アドレス計算部１１、ラスタ書込部１２、ブロック読出部１３、およびブロック画像処理部１４を有する。
【００３２】
ライン間補正アドレス計算部１１は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけシフトさせたアドレスを計算する演算処理部である。このアドレスのオフセット量は、副走査方向におけるスキャン速度およびラインセンサ１Ｒ，１Ｇ，１Ｂの間隔から得られるライン数（オフセットライン数）などに基づいて計算される。
【００３３】
例えば、スキャンの進行方向においてラインセンサ１Ｒ、ラインセンサ１Ｇ、ラインセンサ１Ｂの順番で配置されている場合、ラインセンサ１Ｒとラインセンサ１Ｂとの間のオフセット（つまり、ＲのラインデータとＢのラインデータとの間のオフセット）、およびラインセンサ１Ｇとラインセンサ１Ｂとの間のオフセット（つまり、ＧのラインデータとＢのラインデータとの間のオフセット）が計算される。図２は、図１におけるラインセンサ１Ｒ，１Ｇ，１Ｂの設置位置（読み取り位置）の違いに起因するラインデータのオフセットを説明する図である。
【００３４】
ラスタ書込部１２は、ラインスキャナ１における複数色のラインセンサ１Ｒ，１Ｇ，１Ｂによる複数色のラインデータをそれぞれ、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリ３に副走査方向に沿って順番に書き込む演算処理部である。この実施の形態１では、ラスタ書込部１２は、ライン間補正アドレス計算部１１により計算されたアドレスにラインデータを書き込む。この実施の形態１では、ラスタ書込部１２は、バッファメモリ３における複数のバッファ領域のそれぞれに、バッファ領域に対応する色のラインデータを順番に書き込んでいく。
【００３５】
ブロック読出部１３は、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ（つまり、原稿画像における同一位置についてのＲＧＢ各色のブロックデータ）を読み出す演算処理部である。
【００３６】
ブロック画像処理部１４は、ブロック読出部１３により読み出されたブロックデータに対して所定のデータ処理を行う演算処理部である。この実施の形態１では、ブロック画像処理部１４は、例えば、ブロックデータをＪＰＥＧ方式で圧縮する。
【００３７】
なお、これらの他に、画像処理装置２は、ブロック画像処理部１４により処理された後のデータを印刷装置４用の制御データに変換する演算処理部、ブロック画像処理部１４により処理された後のデータを通信装置５により送信したり記憶装置６に格納したりするための所定のファイル形式のファイルに変換する演算処理部などを有する。
【００３８】
また、バッファメモリ３は、ラインスキャナ１から出力されるラインデータを一時的に格納するメモリである。バッファメモリ３としては、例えばＳＲＡＭ（Static Random Access Memory）が使用される。バッファメモリ３は、１つのメモリ素子のすべてのメモリ領域で構成されてもよいし、１つのメモリ素子の一部のメモリ領域で構成されてもよい。
【００３９】
また、印刷装置４は、画像処理装置２からの制御データに従って動作し、その制御データに従って印刷用紙に画像を印刷する装置である。また、通信装置５は、画像処理装置２により処理された画像データやその画像データを含むファイルを送信する装置である。通信装置５としては、例えば、モデム、ネットワークインタフェースなどが使用される。また、記憶装置６は、画像処理装置２により処理された画像データをファイルとして格納する装置である。記憶装置６としては、例えば、ハードディスクドライブ、不揮発性メモリ（例えばフラッシュメモリ）などが使用される。
【００４０】
次に、上記装置の動作について説明する。
【００４１】
ラインスキャナ１は、ラインセンサ１Ｒ，１Ｇ，１Ｂにより各時点において得られたＲＧＢのラインデータを出力する。つまり、ＲＧＢそれぞれについてのｉ番目のラインデータは、同一の時点において得られたセンサ検出値に基づく画素値を有する。このため、ある時点で出力されるＲＧＢのラインデータは、原稿画像における異なる位置のラインについてのセンサ検出値に基づく画素値を有する。
【００４２】
画像処理装置２では、ライン間補正アドレス計算部１１が、ＲＧＢそれぞれのラインデータを書き込むバッファメモリ３のアドレスを計算する。スキャン方向においてＲＧＢの順番でラインセンサ１Ｒ，１Ｇ，１Ｂが配列されている場合、ＲＧＢ各色についてｉ番目のラインデータを書き込む領域の先頭アドレスＸｒ，Ｘｇ，Ｘｂは、次のように計算される。ＲＧＢ各色についてのバッファ領域の先頭アドレスをＸｒ０，Ｘｇ０，Ｘｂ０とし、１つのラインデータのサイズをＬとし、ラインセンサ１Ｒとラインセンサ１Ｂとの間のオフセットライン数をＮ１とし、ラインセンサ１Ｇとラインセンサ１Ｂとの間のオフセットライン数をＮ２とすると、アドレスＸｒ，Ｘｇ，Ｘｂは、次式で計算される。
【００４３】
Ｘｒ＝Ｘｒ０＋（ｉ−１）×Ｌ
Ｘｇ＝Ｘｇ０＋（ｉ−１＋Ｎ２−Ｎ１）×Ｌ
Ｘｂ＝Ｘｂ０＋（ｉ−１−Ｎ１）×Ｌ
【００４４】
そして、ラスタ書込部１２は、ＲＧＢそれぞれについてライン間補正アドレス計算部１１により計算されたアドレスからラインデータを書き込む。なお、Ｂについては、ラスタ書込部１２は、原稿画像を含まない１番目からＮ１番目までのラインデータの書き込みを行わない。また、Ｇについては、ラスタ書込部１２は、原稿画像を含まない１番目から（Ｎ１−Ｎ２）番目までのラインデータの書き込みを行わない。なお、（Ｎ１−Ｎ２）は、ラインセンサ１Ｒとラインセンサ１Ｇとの間のオフセットライン数である。
【００４５】
このようにすることで、バッファメモリ３への書き込み時にライン間補正が行われる。
【００４６】
その後、ブロック読出部１３は、バッファメモリ３から、ラインデータからなる画像データを、所定形状のブロックデータとして順番に読み出す。図３は、図１におけるブロック読出部１３によるブロックデータの読み出しについて説明する図である。ブロックデータの画素群は、複数のラインにまたがる四角形の形状を有する。図３では、一例として、ブロックデータの画素群の形状は、縦横８画素の正方形となっている。
【００４７】
ブロック読出部１３は、ＲＧＢのバッファ領域２１Ｒ，２１Ｇ，２１Ｂの先頭アドレス、ブロックデータの形状などから、ｊ番目（ｊ＝１，２，３，・・・）に読み出すブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素のアドレスを特定し、ブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出す。この実施の形態１では、バッファ領域２１Ｒ，２１Ｇ，２１Ｂの先頭からの、ブロックデータ３１Ｒ，３１Ｇ，３１Ｂの相対アドレスは同一値となる。ブロック画像処理部１４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定の処理（例えばＪＰＥＧ圧縮）を行う。
【００４８】
なお、ブロック画像処理部１４における処理の種類に応じて、ｊ番目のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素と、それ以前および／またはそれ以降のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素とが重複するようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよいし、重複しないようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよい。
【００４９】
その後、ブロック画像処理部１４により処理された後のデータから、印刷装置４用の制御データが生成され印刷が実行されたり、ブロック画像処理部１４により処理された後のデータから所定のファイル形式のファイルが生成され、通信装置５により送信されたり記憶装置６に格納されたりする。
【００５０】
以上のように、上記実施の形態１によれば、ラスタ書込部１２は、複数色のラインデータをそれぞれ、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリ３に副走査方向に沿って順番に書き込む。そして、ブロック読出部１３は、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出し、ブロック画像処理部１４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定のデータ処理を行う。
【００５１】
これにより、バッファメモリ３への書き込み時にライン間補正が行われ、バッファメモリ３からの読み出し時にブロック変換が行われる。したがって、バッファメモリ３に対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリ３が１つで済むとともに、バッファメモリ３へのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。また、バッファメモリ３の数を１つとすることができるため、装置のコストを低減することができる。
【００５２】
実施の形態２．
【００５３】
図４は、本発明の実施の形態２に係る画像形成装置の構成を示すブロック図である。この実施の形態４では、画像形成装置は、複合機である。図４に示すように、この画像形成装置は、ラインスキャナ１、画像処理装置３１、バッファメモリ３、印刷装置４、通信装置５および記憶装置６を有する。なお、ラインスキャナ１、バッファメモリ３、印刷装置４、通信装置５および記憶装置６は、実施の形態１のものと同様である。
【００５４】
画像処理装置３１は、１つのバッファメモリ３を使用して、ライン間補正およびブロック変換を行うとともに、ブロックごとに画像データに対するデータ処理を行う。画像処理装置３１は、ＡＳＩＣおよび／またはコンピュータを有し、各演算処理部を実現する。この実施の形態２では、画像処理装置３１は、ライン間補正アドレス計算部４１、ラスタ書込部４２、ブロック読出部４３、およびブロック画像処理部４４を有する。
【００５５】
ライン間補正アドレス計算部４１は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけシフトさせたアドレスを計算する演算処理部である。このオフセットは、副走査方向におけるスキャン速度およびラインセンサ１Ｒ，１Ｇ，１Ｂの間隔から得られるライン数などに基づいて計算される。
【００５６】
ラスタ書込部４２は、ラインスキャナ１における複数色のラインセンサ１Ｒ，１Ｇ，１Ｂによる複数色のラインデータをそれぞれ、バッファメモリ３に副走査方向に沿って順番に書き込む演算処理部である。この実施の形態２では、ラスタ書込部４２は、バッファメモリ３における複数のバッファ領域のそれぞれに、バッファ領域に対応する色のラインデータを順番に書き込んでいく。
【００５７】
ブロック読出部４３は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ（つまり、原稿画像における同一位置についてのＲＧＢ各色のブロックデータ）を読み出す演算処理部である。この実施の形態２では、ブロック読出部４３は、ライン間補正アドレス計算部４１により計算されたアドレスからブロックデータを読み出す。
【００５８】
ブロック画像処理部４４は、ブロック読出部４３により読み出されたブロックデータに対して所定のデータ処理を行う演算処理部である。この実施の形態２では、ブロック画像処理部４４は、例えば、ブロックデータをＪＰＥＧ方式で圧縮する。
【００５９】
次に、上記装置の動作について説明する。
【００６０】
画像処理装置３１では、ラスタ書込部４２は、ラインデータ書込時にはライン補正を行わずに、ＲＧＢそれぞれについてラインデータをバッファメモリ３のバッファ領域２１Ｒ，２１Ｇ，２１Ｂに順番に書き込む。
【００６１】
スキャン方向においてＲＧＢの順番でラインセンサ１Ｒ，１Ｇ，１Ｂが配列されている場合、ＲＧＢ各色についてｉ番目のラインデータを書き込む領域の先頭アドレスＸｒ，Ｘｇ，Ｘｂは、次のように計算される。
【００６２】
Ｘｒ＝Ｘｒ０＋（ｉ−１）×Ｌ
Ｘｇ＝Ｘｇ０＋（ｉ−１）×Ｌ
Ｘｂ＝Ｘｂ０＋（ｉ−１）×Ｌ
【００６３】
そして、ブロックデータの読み出しのために、ライン間補正アドレス計算部４１が、ＲＧＢそれぞれのブロックデータを読み出すバッファメモリ３のアドレスを計算する。このとき、ライン間補正アドレス計算部４１は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけシフトさせたアドレスを計算する。
【００６４】
ブロック読出部４３は、ライン間補正アドレス計算部４１により計算されたバッファメモリ３におけるアドレスからブロックデータを読み出す。
【００６５】
図５は、図４におけるブロック読出部４３によるブロックデータの読み出しについて説明する図である。スキャン方向においてＲＧＢの順番でラインセンサ１Ｒ，１Ｇ，１Ｂが配列されている場合、図５に示すように、Ｒのブロックデータ３１Ｒについては、オフセット分がゼロであり、Ｇのブロックデータ３１Ｇについては、オフセットが（Ｎ１−Ｎ２）×Ｌと計算され、そのオフセット分だけ後ろのアドレスからブロックデータ３１Ｇが読み出され、Ｂのブロックデータ３１Ｂについては、オフセットがＮ１×Ｌと計算され、そのオフセット分だけ後ろのアドレスからブロックデータ３１Ｂが読み出される。つまり、実施の形態１ではブロックデータ３１Ｒ，３１Ｇ，３１Ｂの相対アドレスが同一値であるが、実施の形態２ではブロックデータ３１Ｒ，３１Ｇ，３１Ｂの相対アドレスは、上述のオフセット量だけずれる。
【００６６】
そして、ブロック画像処理部４４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定の処理（例えばＪＰＥＧ圧縮）を行う。
【００６７】
なお、ブロック画像処理部４４における処理の種類に応じて、ｊ番目のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素と、それ以前および／またはそれ以降のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素とが重複するようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよいし、重複しないようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよい。
【００６８】
その後、ブロック画像処理部４４により処理された後のデータから、印刷装置４用の制御データが生成され印刷が実行されたり、ブロック画像処理部４４により処理された後のデータから所定のファイル形式のファイルが生成され、通信装置５により送信されたり記憶装置６に格納されたりする。
【００６９】
以上のように、上記実施の形態２によれば、ラスタ書込部４２は、複数色のラインデータをそれぞれ、バッファメモリ３に副走査方向に沿って順番に書き込む。そして、ブロック読出部４３は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出し、ブロック画像処理部４４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定のデータ処理を行う。
【００７０】
これにより、バッファメモリ３からの読み出し時にライン間補正およびブロック変換が行われる。したがって、バッファメモリ３に対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリ３が１つで済むとともに、バッファメモリ３へのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。また、バッファメモリ３の数を１つとすることができるため、装置のコストを低減することができる。
【００７１】
なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００７２】
例えば、上記各実施の形態では、ラインセンサ１Ｒ，１Ｇ，１Ｂの順番が、Ｒ、Ｇ、Ｂの順であるが、他の順番でもよい。また、ラインセンサ１Ｒ，１Ｇ，１Ｂは、等間隔に配置されていてもよいし、異なる間隔で配置されていてもよい。
【００７３】
また、上記各実施の形態において、ブロック画像処理部１４，４４は、ブロックデータに対して、フィルタ処理、補間処理、エッジ検出処理などを行うようにしてもよい。
【産業上の利用可能性】
【００７４】
本発明は、例えば、プリンタ、コピー機、スキャナ機、複合機などの画像形成装置に適用可能である。
【符号の説明】
【００７５】
１ ラインスキャナ
１Ｒ，１Ｇ，１Ｂ ラインセンサ
２ 画像処理装置
３ バッファメモリ
１１，４１ ライン間補正アドレス計算部
１２，４２ ラスタ書込部
１３，４３ ブロック読出部
１４，４４ ブロック画像処理部
２１Ｒ，２１Ｇ，２１Ｂ バッファ領域
３１Ｒ，３１Ｇ，３１Ｂ ブロックデータ
【技術分野】
【０００１】
本発明は、画像処理装置および画像形成装置に関するものである。
【背景技術】
【０００２】
ラインメモリのサイズを小さくするために、画像を複数のブロックに分割しブロックごとに画像処理を施す技術が提案されている（例えば特許文献１参照）。この技術によれば、ラインメモリのサイズは、主走査方向におけるブロックの長さ分で済むため、ラインメモリのサイズが小さくなる。
【０００３】
また、ある画像処理装置において、ＲＧＢの各センサチップのスキャン方向における読み取り位置を合わせるために、副走査方向におけるスキャン速度に応じて、フィールドメモリを使用して、スキャンにより得られたラインデータをディレイさせる技術が提案されている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１９８１２１号公報
【特許文献２】特開平９−２６１４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像形成装置では、カラーで原稿をスキャンし、スキャンにより得られた画像データを使用して、ブロックごとに画像処理を行う場合がある。例えば、コピー処理の場合、原稿スキャンにより得られた画像データに対して、ブロックごとにデータ処理を行い、データ処理後の画像データを使用して、原稿のコピーを印刷する。
【０００６】
画像形成装置ではラインスキャナが使用されるため、画像データは、ラインデータとして、ライン単位で生成される。このような場合、ラインスキャナにおいて、複数の色に対応する複数のラインセンサを使用するため、ラインセンサの読み取り位置のずれに応じて、フィールドメモリを使用してラインデータをバッファリングしつつ複数色のラインデータを同期させる。そして、この画像データに対して、ブロックごとにデータ処理を施す場合、各色について、副走査方向におけるブロックの長さ以上の数のラインデータをバッファメモリに格納し、バッファメモリからブロックごとに画像データ（つまり、ブロックデータ）を読み出し、そのブロックデータに対してデータ処理を行う。
【０００７】
このように、ライン補正時およびブロック変換時にそれぞれ画像データがバッファリングされるため、必要なメモリサイズが大きくなるとともに、メモリアクセスが多くなり、一連の画像処理に遅延が生じてしまう。
【０００８】
本発明は、上記の問題に鑑みてなされたものであり、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる画像処理装置および画像形成装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明では以下のようにした。
【００１０】
本発明に係る画像処理装置の１つは、ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
ものである。
【００１１】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【００１２】
また、本発明に係る画像処理装置は、上記の画像処理装置に加え、次のようにしてもよい。この場合、画像処理装置は、ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備える。そして、ラスタ書込部は、ライン間補正アドレス計算部により計算されたアドレスにラインデータを書き込む。
【００１３】
これにより、スキャン速度など種々の設定が変更された場合でも、ライン間補正アドレス計算部により書込アドレスを正確に特定することができる。
【００１４】
また、本発明に係る画像処理装置の１つは、ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
【００１５】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【００１６】
また、本発明に係る画像処理装置は、上記の画像処理装置に加え、次のようにしてもよい。この場合、画像処理装置は、ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備える。そして、ブロック読出部は、ライン間補正アドレス計算部により計算されたアドレスからブロックデータを読み出す。
【００１７】
これにより、スキャン速度など種々の設定が変更された場合でも、ライン間補正アドレス計算部により読出アドレスを正確に特定することができる。
【００１８】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、ラスタ書込部は、バッファメモリにおける複数のバッファ領域のそれぞれに、バッファ領域に対応する色のラインデータを順番に書き込んでいく。
【００１９】
また、本発明に係る画像処理装置は、上記の画像処理装置のいずれかに加え、次のようにしてもよい。この場合、ブロック画像処理部は、ブロックデータをＪＰＥＧ方式で圧縮する。
【００２０】
本発明に係る画像形成装置は、複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、バッファメモリと、複数色のラインデータをそれぞれ、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
【００２１】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【００２２】
また、本発明に係る画像形成装置は、複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、バッファメモリと、複数色のラインデータをそれぞれ、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、ブロック読出部により読み出されたブロックデータに対して所定のデータ処理を行うブロック画像処理部とを備える。
【００２３】
これにより、バッファメモリに対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリが１つで済むとともに、バッファメモリへのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。
【発明の効果】
【００２４】
本発明によれば、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる画像処理装置および画像形成装置を得ることができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明の実施の形態１に係る画像形成装置の構成を示すブロック図である。
【図２】図２は、図１におけるラインセンサの設置位置（読み取り位置）の違いに起因するラインデータのオフセットを説明する図である。
【図３】図３は、図１におけるブロック読出部によるブロックデータの読み出しについて説明する図である。
【図４】図４は、本発明の実施の形態２に係る画像形成装置の構成を示すブロック図である。
【図５】図５は、図４におけるブロック読出部によるブロックデータの読み出しについて説明する図である。
【発明を実施するための形態】
【００２６】
以下、図に基づいて本発明の実施の形態を説明する。
【００２７】
実施の形態１．
【００２８】
図１は、本発明の実施の形態１に係る画像形成装置の構成を示すブロック図である。この実施の形態１では、画像形成装置は、複合機である。図１に示すように、この画像形成装置は、ラインスキャナ１、画像処理装置２、バッファメモリ３、印刷装置４、通信装置５および記憶装置６を有する。
【００２９】
ラインスキャナ１は、複数色（Ｒ（赤）、Ｇ（緑）およびＢ（青））のラインセンサ１Ｒ，１Ｇ，１Ｂを有する。ラインセンサ１Ｒ，１Ｇ，１Ｂは、ＣＣＤ（Charge Coupled Device）などの光センサ素子を有する。ラインセンサ１Ｒ，１Ｇ，１Ｂは、それぞれ、主走査方向に沿って１ラインずつ原稿を読み取り、ラインスキャナ１は、ラインセンサ１Ｒ，１Ｇ，１Ｂにより読み取られた各色の１ラインのラインデータを出力する。ここでは、ラインデータは、高さが１画素であり幅が所定の画素数であるラスタデータである。図示せぬ駆動系がラインセンサ１Ｒ，１Ｇ，１Ｂまたは原稿を副走査方向に沿って移動させることにより、ラインセンサ１Ｒ，１Ｇ，１Ｂは原稿面の画像を読み取り、ラインスキャナ１は、ラインセンサ１Ｒ，１Ｇ，１Ｂにより読み取られた各色の１ラインのラインデータを副走査方向に沿って順番に出力する。
【００３０】
これらのラインセンサ１Ｒ，１Ｇ，１Ｂは、副走査方向において所定の間隔で配置されている。したがって、原稿のある位置は、ラインセンサ１Ｒ，１Ｇ，１Ｂによりそれぞれ異なるタイミングで読み取られる。したがって、ＲＧＢの画像データを同期させるために、後述するようにライン間補正が行われる。
【００３１】
また、画像処理装置２は、１つのバッファメモリ３を使用して、ライン間補正およびブロック変換を行うとともに、ブロックごとに画像データに対するデータ処理を行う。画像処理装置２は、ＡＳＩＣ（Application Specific Integrated Circuit）および／またはコンピュータ（つまり、プログラムを実行するＣＰＵ（Central Processing Unit）などのプロセッサ）を有し、各演算処理部を実現する。この実施の形態１では、画像処理装置２は、ライン間補正アドレス計算部１１、ラスタ書込部１２、ブロック読出部１３、およびブロック画像処理部１４を有する。
【００３２】
ライン間補正アドレス計算部１１は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけシフトさせたアドレスを計算する演算処理部である。このアドレスのオフセット量は、副走査方向におけるスキャン速度およびラインセンサ１Ｒ，１Ｇ，１Ｂの間隔から得られるライン数（オフセットライン数）などに基づいて計算される。
【００３３】
例えば、スキャンの進行方向においてラインセンサ１Ｒ、ラインセンサ１Ｇ、ラインセンサ１Ｂの順番で配置されている場合、ラインセンサ１Ｒとラインセンサ１Ｂとの間のオフセット（つまり、ＲのラインデータとＢのラインデータとの間のオフセット）、およびラインセンサ１Ｇとラインセンサ１Ｂとの間のオフセット（つまり、ＧのラインデータとＢのラインデータとの間のオフセット）が計算される。図２は、図１におけるラインセンサ１Ｒ，１Ｇ，１Ｂの設置位置（読み取り位置）の違いに起因するラインデータのオフセットを説明する図である。
【００３４】
ラスタ書込部１２は、ラインスキャナ１における複数色のラインセンサ１Ｒ，１Ｇ，１Ｂによる複数色のラインデータをそれぞれ、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリ３に副走査方向に沿って順番に書き込む演算処理部である。この実施の形態１では、ラスタ書込部１２は、ライン間補正アドレス計算部１１により計算されたアドレスにラインデータを書き込む。この実施の形態１では、ラスタ書込部１２は、バッファメモリ３における複数のバッファ領域のそれぞれに、バッファ領域に対応する色のラインデータを順番に書き込んでいく。
【００３５】
ブロック読出部１３は、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ（つまり、原稿画像における同一位置についてのＲＧＢ各色のブロックデータ）を読み出す演算処理部である。
【００３６】
ブロック画像処理部１４は、ブロック読出部１３により読み出されたブロックデータに対して所定のデータ処理を行う演算処理部である。この実施の形態１では、ブロック画像処理部１４は、例えば、ブロックデータをＪＰＥＧ方式で圧縮する。
【００３７】
なお、これらの他に、画像処理装置２は、ブロック画像処理部１４により処理された後のデータを印刷装置４用の制御データに変換する演算処理部、ブロック画像処理部１４により処理された後のデータを通信装置５により送信したり記憶装置６に格納したりするための所定のファイル形式のファイルに変換する演算処理部などを有する。
【００３８】
また、バッファメモリ３は、ラインスキャナ１から出力されるラインデータを一時的に格納するメモリである。バッファメモリ３としては、例えばＳＲＡＭ（Static Random Access Memory）が使用される。バッファメモリ３は、１つのメモリ素子のすべてのメモリ領域で構成されてもよいし、１つのメモリ素子の一部のメモリ領域で構成されてもよい。
【００３９】
また、印刷装置４は、画像処理装置２からの制御データに従って動作し、その制御データに従って印刷用紙に画像を印刷する装置である。また、通信装置５は、画像処理装置２により処理された画像データやその画像データを含むファイルを送信する装置である。通信装置５としては、例えば、モデム、ネットワークインタフェースなどが使用される。また、記憶装置６は、画像処理装置２により処理された画像データをファイルとして格納する装置である。記憶装置６としては、例えば、ハードディスクドライブ、不揮発性メモリ（例えばフラッシュメモリ）などが使用される。
【００４０】
次に、上記装置の動作について説明する。
【００４１】
ラインスキャナ１は、ラインセンサ１Ｒ，１Ｇ，１Ｂにより各時点において得られたＲＧＢのラインデータを出力する。つまり、ＲＧＢそれぞれについてのｉ番目のラインデータは、同一の時点において得られたセンサ検出値に基づく画素値を有する。このため、ある時点で出力されるＲＧＢのラインデータは、原稿画像における異なる位置のラインについてのセンサ検出値に基づく画素値を有する。
【００４２】
画像処理装置２では、ライン間補正アドレス計算部１１が、ＲＧＢそれぞれのラインデータを書き込むバッファメモリ３のアドレスを計算する。スキャン方向においてＲＧＢの順番でラインセンサ１Ｒ，１Ｇ，１Ｂが配列されている場合、ＲＧＢ各色についてｉ番目のラインデータを書き込む領域の先頭アドレスＸｒ，Ｘｇ，Ｘｂは、次のように計算される。ＲＧＢ各色についてのバッファ領域の先頭アドレスをＸｒ０，Ｘｇ０，Ｘｂ０とし、１つのラインデータのサイズをＬとし、ラインセンサ１Ｒとラインセンサ１Ｂとの間のオフセットライン数をＮ１とし、ラインセンサ１Ｇとラインセンサ１Ｂとの間のオフセットライン数をＮ２とすると、アドレスＸｒ，Ｘｇ，Ｘｂは、次式で計算される。
【００４３】
Ｘｒ＝Ｘｒ０＋（ｉ−１）×Ｌ
Ｘｇ＝Ｘｇ０＋（ｉ−１＋Ｎ２−Ｎ１）×Ｌ
Ｘｂ＝Ｘｂ０＋（ｉ−１−Ｎ１）×Ｌ
【００４４】
そして、ラスタ書込部１２は、ＲＧＢそれぞれについてライン間補正アドレス計算部１１により計算されたアドレスからラインデータを書き込む。なお、Ｂについては、ラスタ書込部１２は、原稿画像を含まない１番目からＮ１番目までのラインデータの書き込みを行わない。また、Ｇについては、ラスタ書込部１２は、原稿画像を含まない１番目から（Ｎ１−Ｎ２）番目までのラインデータの書き込みを行わない。なお、（Ｎ１−Ｎ２）は、ラインセンサ１Ｒとラインセンサ１Ｇとの間のオフセットライン数である。
【００４５】
このようにすることで、バッファメモリ３への書き込み時にライン間補正が行われる。
【００４６】
その後、ブロック読出部１３は、バッファメモリ３から、ラインデータからなる画像データを、所定形状のブロックデータとして順番に読み出す。図３は、図１におけるブロック読出部１３によるブロックデータの読み出しについて説明する図である。ブロックデータの画素群は、複数のラインにまたがる四角形の形状を有する。図３では、一例として、ブロックデータの画素群の形状は、縦横８画素の正方形となっている。
【００４７】
ブロック読出部１３は、ＲＧＢのバッファ領域２１Ｒ，２１Ｇ，２１Ｂの先頭アドレス、ブロックデータの形状などから、ｊ番目（ｊ＝１，２，３，・・・）に読み出すブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素のアドレスを特定し、ブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出す。この実施の形態１では、バッファ領域２１Ｒ，２１Ｇ，２１Ｂの先頭からの、ブロックデータ３１Ｒ，３１Ｇ，３１Ｂの相対アドレスは同一値となる。ブロック画像処理部１４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定の処理（例えばＪＰＥＧ圧縮）を行う。
【００４８】
なお、ブロック画像処理部１４における処理の種類に応じて、ｊ番目のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素と、それ以前および／またはそれ以降のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素とが重複するようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよいし、重複しないようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよい。
【００４９】
その後、ブロック画像処理部１４により処理された後のデータから、印刷装置４用の制御データが生成され印刷が実行されたり、ブロック画像処理部１４により処理された後のデータから所定のファイル形式のファイルが生成され、通信装置５により送信されたり記憶装置６に格納されたりする。
【００５０】
以上のように、上記実施の形態１によれば、ラスタ書込部１２は、複数色のラインデータをそれぞれ、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリ３に副走査方向に沿って順番に書き込む。そして、ブロック読出部１３は、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出し、ブロック画像処理部１４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定のデータ処理を行う。
【００５１】
これにより、バッファメモリ３への書き込み時にライン間補正が行われ、バッファメモリ３からの読み出し時にブロック変換が行われる。したがって、バッファメモリ３に対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリ３が１つで済むとともに、バッファメモリ３へのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。また、バッファメモリ３の数を１つとすることができるため、装置のコストを低減することができる。
【００５２】
実施の形態２．
【００５３】
図４は、本発明の実施の形態２に係る画像形成装置の構成を示すブロック図である。この実施の形態４では、画像形成装置は、複合機である。図４に示すように、この画像形成装置は、ラインスキャナ１、画像処理装置３１、バッファメモリ３、印刷装置４、通信装置５および記憶装置６を有する。なお、ラインスキャナ１、バッファメモリ３、印刷装置４、通信装置５および記憶装置６は、実施の形態１のものと同様である。
【００５４】
画像処理装置３１は、１つのバッファメモリ３を使用して、ライン間補正およびブロック変換を行うとともに、ブロックごとに画像データに対するデータ処理を行う。画像処理装置３１は、ＡＳＩＣおよび／またはコンピュータを有し、各演算処理部を実現する。この実施の形態２では、画像処理装置３１は、ライン間補正アドレス計算部４１、ラスタ書込部４２、ブロック読出部４３、およびブロック画像処理部４４を有する。
【００５５】
ライン間補正アドレス計算部４１は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけシフトさせたアドレスを計算する演算処理部である。このオフセットは、副走査方向におけるスキャン速度およびラインセンサ１Ｒ，１Ｇ，１Ｂの間隔から得られるライン数などに基づいて計算される。
【００５６】
ラスタ書込部４２は、ラインスキャナ１における複数色のラインセンサ１Ｒ，１Ｇ，１Ｂによる複数色のラインデータをそれぞれ、バッファメモリ３に副走査方向に沿って順番に書き込む演算処理部である。この実施の形態２では、ラスタ書込部４２は、バッファメモリ３における複数のバッファ領域のそれぞれに、バッファ領域に対応する色のラインデータを順番に書き込んでいく。
【００５７】
ブロック読出部４３は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ（つまり、原稿画像における同一位置についてのＲＧＢ各色のブロックデータ）を読み出す演算処理部である。この実施の形態２では、ブロック読出部４３は、ライン間補正アドレス計算部４１により計算されたアドレスからブロックデータを読み出す。
【００５８】
ブロック画像処理部４４は、ブロック読出部４３により読み出されたブロックデータに対して所定のデータ処理を行う演算処理部である。この実施の形態２では、ブロック画像処理部４４は、例えば、ブロックデータをＪＰＥＧ方式で圧縮する。
【００５９】
次に、上記装置の動作について説明する。
【００６０】
画像処理装置３１では、ラスタ書込部４２は、ラインデータ書込時にはライン補正を行わずに、ＲＧＢそれぞれについてラインデータをバッファメモリ３のバッファ領域２１Ｒ，２１Ｇ，２１Ｂに順番に書き込む。
【００６１】
スキャン方向においてＲＧＢの順番でラインセンサ１Ｒ，１Ｇ，１Ｂが配列されている場合、ＲＧＢ各色についてｉ番目のラインデータを書き込む領域の先頭アドレスＸｒ，Ｘｇ，Ｘｂは、次のように計算される。
【００６２】
Ｘｒ＝Ｘｒ０＋（ｉ−１）×Ｌ
Ｘｇ＝Ｘｇ０＋（ｉ−１）×Ｌ
Ｘｂ＝Ｘｂ０＋（ｉ−１）×Ｌ
【００６３】
そして、ブロックデータの読み出しのために、ライン間補正アドレス計算部４１が、ＲＧＢそれぞれのブロックデータを読み出すバッファメモリ３のアドレスを計算する。このとき、ライン間補正アドレス計算部４１は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけシフトさせたアドレスを計算する。
【００６４】
ブロック読出部４３は、ライン間補正アドレス計算部４１により計算されたバッファメモリ３におけるアドレスからブロックデータを読み出す。
【００６５】
図５は、図４におけるブロック読出部４３によるブロックデータの読み出しについて説明する図である。スキャン方向においてＲＧＢの順番でラインセンサ１Ｒ，１Ｇ，１Ｂが配列されている場合、図５に示すように、Ｒのブロックデータ３１Ｒについては、オフセット分がゼロであり、Ｇのブロックデータ３１Ｇについては、オフセットが（Ｎ１−Ｎ２）×Ｌと計算され、そのオフセット分だけ後ろのアドレスからブロックデータ３１Ｇが読み出され、Ｂのブロックデータ３１Ｂについては、オフセットがＮ１×Ｌと計算され、そのオフセット分だけ後ろのアドレスからブロックデータ３１Ｂが読み出される。つまり、実施の形態１ではブロックデータ３１Ｒ，３１Ｇ，３１Ｂの相対アドレスが同一値であるが、実施の形態２ではブロックデータ３１Ｒ，３１Ｇ，３１Ｂの相対アドレスは、上述のオフセット量だけずれる。
【００６６】
そして、ブロック画像処理部４４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定の処理（例えばＪＰＥＧ圧縮）を行う。
【００６７】
なお、ブロック画像処理部４４における処理の種類に応じて、ｊ番目のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素と、それ以前および／またはそれ以降のブロックデータ３１Ｒ，３１Ｇ，３１Ｂに属する画素とが重複するようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよいし、重複しないようにブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出してもよい。
【００６８】
その後、ブロック画像処理部４４により処理された後のデータから、印刷装置４用の制御データが生成され印刷が実行されたり、ブロック画像処理部４４により処理された後のデータから所定のファイル形式のファイルが生成され、通信装置５により送信されたり記憶装置６に格納されたりする。
【００６９】
以上のように、上記実施の形態２によれば、ラスタ書込部４２は、複数色のラインデータをそれぞれ、バッファメモリ３に副走査方向に沿って順番に書き込む。そして、ブロック読出部４３は、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせつつ、バッファメモリ３に書き込まれた各色についての複数のラインデータからブロックデータ３１Ｒ，３１Ｇ，３１Ｂを読み出し、ブロック画像処理部４４は、そのブロックデータ３１Ｒ，３１Ｇ，３１Ｂに対して所定のデータ処理を行う。
【００７０】
これにより、バッファメモリ３からの読み出し時にライン間補正およびブロック変換が行われる。したがって、バッファメモリ３に対する１回の書き込みおよび１回の読み出しで、ライン間補正とブロック変換を行うため、バッファメモリ３が１つで済むとともに、バッファメモリ３へのメモリアクセスが少なくなる。このため、小さいサイズのバッファメモリを使用し少ないメモリアクセスで、カラースキャンにより得られた画像データをブロックごとに処理することができる。また、バッファメモリ３の数を１つとすることができるため、装置のコストを低減することができる。
【００７１】
なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００７２】
例えば、上記各実施の形態では、ラインセンサ１Ｒ，１Ｇ，１Ｂの順番が、Ｒ、Ｇ、Ｂの順であるが、他の順番でもよい。また、ラインセンサ１Ｒ，１Ｇ，１Ｂは、等間隔に配置されていてもよいし、異なる間隔で配置されていてもよい。
【００７３】
また、上記各実施の形態において、ブロック画像処理部１４，４４は、ブロックデータに対して、フィルタ処理、補間処理、エッジ検出処理などを行うようにしてもよい。
【産業上の利用可能性】
【００７４】
本発明は、例えば、プリンタ、コピー機、スキャナ機、複合機などの画像形成装置に適用可能である。
【符号の説明】
【００７５】
１ ラインスキャナ
１Ｒ，１Ｇ，１Ｂ ラインセンサ
２ 画像処理装置
３ バッファメモリ
１１，４１ ライン間補正アドレス計算部
１２，４２ ラスタ書込部
１３，４３ ブロック読出部
１４，４４ ブロック画像処理部
２１Ｒ，２１Ｇ，２１Ｂ バッファ領域
３１Ｒ，３１Ｇ，３１Ｂ ブロックデータ
【特許請求の範囲】
【請求項１】
ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備え、
前記ラスタ書込部は、前記ライン間補正アドレス計算部により計算されたアドレスに前記ラインデータを書き込むこと、
を特徴とする請求項１記載の画像処理装置。
【請求項３】
ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像処理装置。
【請求項４】
前記ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備え、
前記ブロック読出部は、前記ライン間補正アドレス計算部により計算されたアドレスから前記ブロックデータを読み出すこと、
を特徴とする請求項３記載の画像処理装置。
【請求項５】
前記ラスタ書込部は、前記バッファメモリにおける複数のバッファ領域のそれぞれに、前記バッファ領域に対応する色の前記ラインデータを順番に書き込んでいくことを特徴とする請求項１または請求項３記載の画像処理装置。
【請求項６】
前記ブロック画像処理部は、前記ブロックデータをＪＰＥＧ方式で圧縮することを特徴とする請求項１または請求項３記載の画像処理装置。
【請求項７】
複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、
バッファメモリと、
前記複数色のラインデータをそれぞれ、前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、前記バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像形成装置。
【請求項８】
複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、
バッファメモリと、
前記複数色のラインデータをそれぞれ、前記バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像形成装置。
【請求項１】
ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備え、
前記ラスタ書込部は、前記ライン間補正アドレス計算部により計算されたアドレスに前記ラインデータを書き込むこと、
を特徴とする請求項１記載の画像処理装置。
【請求項３】
ラインスキャナにおける複数色のラインセンサによる複数色のラインデータをそれぞれ、バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像処理装置。
【請求項４】
前記ラインセンサの間隔に対応するオフセット分だけシフトさせたアドレスを計算するライン間補正アドレス計算部をさらに備え、
前記ブロック読出部は、前記ライン間補正アドレス計算部により計算されたアドレスから前記ブロックデータを読み出すこと、
を特徴とする請求項３記載の画像処理装置。
【請求項５】
前記ラスタ書込部は、前記バッファメモリにおける複数のバッファ領域のそれぞれに、前記バッファ領域に対応する色の前記ラインデータを順番に書き込んでいくことを特徴とする請求項１または請求項３記載の画像処理装置。
【請求項６】
前記ブロック画像処理部は、前記ブロックデータをＪＰＥＧ方式で圧縮することを特徴とする請求項１または請求項３記載の画像処理装置。
【請求項７】
複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、
バッファメモリと、
前記複数色のラインデータをそれぞれ、前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせて、前記バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像形成装置。
【請求項８】
複数色のラインセンサによる複数色のラインデータを出力するラインスキャナと、
バッファメモリと、
前記複数色のラインデータをそれぞれ、前記バッファメモリに副走査方向に沿って順番に書き込むラスタ書込部と、
前記ラインセンサの間隔に対応するオフセット分だけアドレスをシフトさせつつ、前記バッファメモリに書き込まれた各色についての複数のラインデータからブロックデータを読み出すブロック読出部と、
前記ブロック読出部により読み出された前記ブロックデータに対して所定のデータ処理を行うブロック画像処理部と、
を備えることを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−４９８９３（Ｐ２０１１−４９８９３Ａ）
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願番号】特願２００９−１９７３７２（Ｐ２００９−１９７３７２）
【出願日】平成２１年８月２７日（２００９．８．２７）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願日】平成２１年８月２７日（２００９．８．２７）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]