画像表示装置および画像表示装置の制御方法
【課題】階調依存性のある輝度ばらつきを低減するための処理に用いる補正データを記憶手段から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現するための技術を提供する。
【解決手段】本発明の画像表示装置は、表示パネル、輝度ばらつきを低減するための補正処理で用いられる複数の補正値を記憶する記憶手段、補正手段、制御手段、を有し、制御手段は、表示パネルを複数の分割領域に分割し、分割領域毎に、セレクトブロック階調値を算出し、補正手段で、分割領域毎に、複数の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いる補正値を読み出す制御を実行し、補正手段は、分割領域毎に、読み出した補正値を用いてセレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の映像信号の階調値を変換する。
【解決手段】本発明の画像表示装置は、表示パネル、輝度ばらつきを低減するための補正処理で用いられる複数の補正値を記憶する記憶手段、補正手段、制御手段、を有し、制御手段は、表示パネルを複数の分割領域に分割し、分割領域毎に、セレクトブロック階調値を算出し、補正手段で、分割領域毎に、複数の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いる補正値を読み出す制御を実行し、補正手段は、分割領域毎に、読み出した補正値を用いてセレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の映像信号の階調値を変換する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置および画像表示装置の制御方法に関する。
【背景技術】
【０００２】
画像表示装置、特に、平面型表示装置（ＦＰＤ）として、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、電界放出型表示装置（ＦＥＤ）、有機ＥＬ表示装置（ＯＬＥＤ）等が知られている。
このような平面型表示装置では、基板上に多数の表示素子を形成する必要がある。これらの表示素子の発光特性は、製造条件等のわずかな違いにより影響を受ける。そのため、一般に、平面型表示装置が有する全ての表示素子の発光特性を完全に均一にすることは困難である。この発光特性の不均一さは、輝度ばらつきの原因となり、画質の劣化をまねく。例えば、電界放出型表示装置の場合、電子放出素子として、表面伝導型電子放出素子、スピント型、ＭＩＭ型、カーボンナノチューブ型等が用いられている。電子放出素子の製造条件等の違いにより電子放出素子の形状等が異なると、電子放出素子の電子放出特性も異なることとなる。その結果、輝度ばらつきが生じ、画質が劣化してしまう。
【０００３】
かかる課題に対し、各表示素子の発光特性に応じて映像信号を補正する構成が提案されている（輝度ばらつき補正）。例えば、輝度ばらつきを低減するための調整比率（補正値）を含む補正データを表示素子毎にあらかじめ用意し、入力された映像信号に調整比率を乗算することで輝度ばらつきを低減する方法がある。しかしながら、輝度ばらつきは階調値に依存することがある（ばらつきの階調依存性）。そのため、すべての階調値に対する輝度ばらつきを低減するには、各階調値に対応する補正値を用意する必要がある。
【０００４】
また、上記輝度ばらつき補正では、画素を構成する素子ごとに、その素子に対する映像信号（階調値）に対応する補正値を選択して補正が行われる。そのため、補正値を格納するメモリ（記憶手段）から、すべての階調値の補正値を事前に読み出す必要がある。
このことは、階調性能の向上や高精細化など、表示パネルの性能の向上によって、必要となるメモリから補正データを読み出す際に必要となる処理帯域（メモリの処理帯域）が増大することを意味している。具体的には、低階調領域（階調値の小さい領域）の表現性能を向上させる場合、輝度ばらつきは低階調側ほど大きくなるため、低階調領域用により多くの階調値に対する補正値を用意する必要が生じる。そのため、転送する補正データ（事前に読み出す必要のある補正データ）の容量（処理容量）が増大し、必要となるメモリの処理帯域も増大する。また、現状のＨＤＴＶ放送規格である２Ｋ１Ｋから、デジタルシネマに対応した４Ｋ２Ｋなどの超高精細規格へ対応するために、更なる高精細化が必要となり、そのような高精細化に比例して必要となる処理速度（補正値を読み出す速度）は増大する。必要となるメモリの処理帯域は、処理容量×処理速度で決まるため、高精細化によって必要となるメモリの処理帯域は増大する。
【０００５】
このような処理帯域の増加に対応するためには、メモリ（揮発性メモリ）の多用化や高速化などの対応手法が考えられる。しかしながら、揮発性メモリの多用化では、揮発性メモリを制御するＬＳＩのピン数の大幅な増加によるコストアップなどの問題が生じてしまう。揮発性メモリの高速化では、揮発性メモリのデバイス性能に限界があることや、基板設計の難易度が増してしまうなどの問題があるため、ある一定レベル以上の高速化を実現することは容易ではない。
また、必要となるメモリの処理帯域を低減するために、補正データの容量を減らせば、補正性能は低下してしまう。即ち、メモリの処理帯域の低減による効果と輝度ばらつき補正による効果とはトレードオフの関係にある。
そのため、表示性能の向上を安価なシステムで実現することは、平面型表示装置の価値を大きく高める。
【０００６】
輝度ばらつき補正に関する従来技術として、例えば、特許文献１〜３の技術があるが、それらの技術では上記課題を解決することはできない。
特許文献１，２に開示の技術は、いずれも、階調依存性のある輝度ばらつきを低減するための技術であり、上記必要となるメモリの処理帯域を低減するための技術ではない。具体的には、特許文献１に開示の技術は、階調値ごとの補正値を用いた輝度ばらつき補正に関する技術であり、特許文献２に開示の技術は、特定階調の補正値を用意し、特定階調間の階調値に対する補正値を補間により算出する技術である。
特許文献３に開示の技術は、ブロックに対する補正値をそのブロック内の中央の画素に基づき決定した際に生じるブロック間の縦すじの色むらの発生を抑制する技術であり、階調依存性のある輝度ばらつきを低減するための技術ではない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１２２５９８号公報
【特許文献２】特開２００１−３５０４４２号公報
【特許文献３】特開平１１−２０２８２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、階調依存性のある輝度ばらつきを低減するための処理に用いる補正データを記憶手段から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の画像表示装置は、マトリクス状に配置された複数の表示素子を有する表示パネルと、前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、制御手段と、を有し、前記制御手段は、表示パネルを複数の分割領域に分割し、分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出し、前記補正手段で、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数）の補正値を読み出す制御を実行し、前記補正手段は、分割領域毎に、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換することを特徴とする。
【００１０】
本発明の画像表示装置の制御方法は、マトリクス状に配置された複数の表示素子を有する表示パネルと、前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、制御手段と、を有する画像表示装置の制御方法であって、前記制御手段が、表示パネルを複数の分割領域に分割し、分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出するステップと、前記補正手段が、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数）の補正値を読み出すステップと、前記補正手段が、分割領域毎に
、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換するステップと、を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、階調依存性のある輝度ばらつきを低減するための処理に用いる補正データを記憶手段から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施例の輝度ばらつき補正部の構成の一例を示すブロック図。
【図２】本実施形態の表示装置全体の構成の一例を示すブロック図。
【図３】変調信号の変調方式の一例を示す図。
【図４】電子放出素子の特性の一例を示す図。
【図５】補正値の階調依存性の一例を示す図。
【図６】従来の輝度ばらつき補正部の構成を示すブロック図。
【図７】従来方式と本発案方式の必要帯域の差の一例を示す図。
【図８】ブロックサイズと検知限の関係を示す図。
【図９】実施例１のブロック階調点選択部の構成の一例を示すブロック図。
【図１０】同じブロック階調値を示すパターンの一例を示すイメージ図。
【図１１】係数ペアの選択方法の一例を示すイメージ図。
【図１２】色ブロック単位の補正データの格納方法とアクセス方式の一例を示す図。
【図１３】画素ブロック単位の補正データの格納方法とアクセス方式の一例を示す図。
【図１４】実施例２のブロック階調点選択部の構成の一例を示すブロック図。
【図１５】隣接ブロックの影響を考慮すべき特定パターンの一例を示す図。
【図１６】実施例３のブロックパターン解析部の処理の一例を示すフローチャート。
【発明を実施するための形態】
【００１３】
本発明によれば、補正処理に用いる補正データを記憶手段（メモリ）から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現することができる。なお、補正処理は、階調依存性のある輝度ばらつき（複数の表示素子間の輝度ばらつき）を低減するための処理である。
【００１４】
画像表示装置の駆動（変調）方式は特に限定されないが、電圧波形を制御する駆動方式は、輝度ばらつきが階調値に依存するため（補正データを演算用メモリから読み出す際に必要となるメモリの処理帯域が増加する可能性が高いため）好ましい。例えば、アクティブマトリクス駆動型や単純マトリクス駆動型であることが好ましい。具体的には、電圧駆動型のパルス幅変調方式（ＰＷＭ）、パルス振幅変調方式（ＰＨＭ）及びＰＷＭとＰＨＭの併用型や、電流駆動型（結果的に表示素子に印加される電圧波形が変化するため）であることが好ましい。特に、階調値に応じて変調信号の振幅（電界強度）を変調するＰＨＭやＰＷＭとＰＨＭの併用型などは、輝度ばらつきの階調依存性が顕著になるため好ましい。
【００１５】
本発明において用いられる表示素子の種類は特に限定されない。例えば、電子放出素子、ＥＬ素子、液晶素子、プラズマ素子などを用いることができる。特に、電界強度で輝度が制御される電子放出素子やＥＬ素子などは、輝度ばらつきの階調依存性の観点から、好適に用いることができる。電子放出素子としては、例えば、表面伝導型、スピント型、ＭＩＭ型、カーボンナノチューブ型、ＢＳＤ型の電子放出素子を用いることができる。
【００１６】
複数の表示素子を用いた大面積の画像表示装置では、複数の表示素子間の発光特性のばらつきが大きくなり易いため、明るさのむら（輝度ばらつき）が発生し易い。そのため、複数の表示素子を用いた大面積（画面の対角サイズが２０インチ以上）の画像表示装置は、本発明が適用される好ましい形態である。
【００１７】
また、輝度ばらつきは低階調側ほど大きくなるため、電子放出素子を用いた低階調領域（階調値の小さい領域）の階調性能が向上された画像表示装置では、低階調領域用により多くの補正データを用意する必要が生じ、必要となるメモリの処理帯域が増加する。そのため、低階調性能に優れた１０ビット以上の階調性能を持つ、暗所コントラストが高い画像表示装置は、低階調領域の輝度ばらつきを補正により低減させる必要があるため、本発明が適用される好ましい形態である。
【００１８】
また、電子放出素子を有する高精細の画像表示装置において、フレーム周波数が同じであれば、高精細化により１表示素子に対する映像信号を補正するのに割り当てられた時間は短くなる。その結果、必要となるメモリの処理帯域も増加する。そのため、電子放出素子を用いた高精細（２Ｋ１Ｋ、４Ｋ２Ｋなどの高精細解像度）の画像表示装置は、本発明が適用される好ましい形態である。
【００１９】
更に、本発明では、必要となるメモリの処理帯域を低減するために、補正データをブロック単位で読み出すことが前提となる。そのため、データを格納する揮発性メモリに対し、バーストモードで高速アクセスするする構成では、ブロック単位での読み出しが前提となるため、本発明が適用される最も好ましい形態である。
【００２０】
＜実施例１＞
以下、本発明の実施例１に係る画像表示装置及びその制御方法について説明する。本実施例では、表示素子として電子放出素子を用い、電子放出素子をＰＷＭを含む変調方式で単純マトリクス駆動する場合の例について説明する。但し、前述したように、本発明はこの構成に限定されるものではない。また、本実施例では、補正データは、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含むものとする。
図１，２は、本実施例に係る画像表示装置及びその制御方法を説明するための代表図である。図１は、本実施例での特徴となる輝度ばらつき補正部の構成の一例を示すブロック図であり、図２は、本実施例に係る画像表示装置全体の構成の一例を示すブロック図である。
【００２１】
（画像表示装置全体について）
まず、図２を用いて本実施例に係る画像表示装置の機能構成について説明する。符号２００は表示パネルを示す。表示パネルはマトリクス状に配置された複数の表示素子を有する。本実施例では、表示パネルとして、リアプレートとフェースプレートをスペーサと呼ばれる支持部材を介して対向させた表示パネルを用いた。リアプレートは、複数の表示素子（例えば、冷陰極素子）がマトリクス状に配列されたマルチ電子源（例えば、水平方向５７５９（＝１９２０×ＲＧＢ）×垂直方向１０８０個の電子放出素子２１４）を有するものとした。フェースプレートは、ガラス基板、複数の電子放出素子とそれぞれ対向するようにガラス基板上に設けられた複数の蛍光体、及び、複数の蛍光体を覆うメタルバックを有するものとした。
【００２２】
複数の電子放出素子２１４は、複数の変調配線２１２と複数の走査配線２１３により単純マトリクス配線されている。変調ドライバ２１０と走査ドライバ２１１から変調配線２１２と走査配線２１３に信号を印加することにより、所望の電子放出素子から電子が放出される。高圧電源２１６を用いて上記メタルバックの電位を高電位にすることにより、放出された電子は加速し、メタルバックを通過して蛍光体に衝突する。それにより、蛍光体
が発光し、画像（映像）が表示される。なお、複数の電子放出素子を有する表示パネルの構成や製造方法は、例えば、特開２０００−２５０４６３号公報に詳しく開示されている。
【００２３】
次に、本実施例に係る画像表示装置の処理、特に、映像信号が入力されてから映像を表示するまでの処理について説明する。画像表示装置は、例えば、映像信号供給装置に接続され、主に、映像信号Ｓ１や同期信号Ｔ１などの信号を用いた処理を行う部分と、通信信号Ｃ１などのコマンド信号を用いた処理を行う部分の２種類で構成される。
【００２４】
まず、映像信号供給装置から入力された映像信号Ｓ１から、変調ドライバ２１０に入力する駆動信号Ｓ６を生成するまでの処理について説明する。
映像信号Ｓ１はＲＧＢ入力部２０１に入力される。ＲＧＢ入力部２０１は、水平解像度、走査線数、フレームレート、クロック周波数などが表示パネル２００のそれらと整合するように映像信号Ｓ１を変換する変換回路や、色温度、ホワイトバランスなどを調整する調整回路などを有する。ＲＧＢ入力部２０１は、上記変換回路や調整回路を用いて映像信号Ｓ１に所定の処理を施し、信号Ｓ２として出力する。
【００２５】
信号Ｓ２は、逆γ補正部２０２に入力される。逆γ補正部２０２は、表示パネルでの輝度値（出力される値）と映像信号の値（データ）が線形になるように、信号Ｓ２を変換し、信号Ｓ３として出力する。この変換後の信号Ｓ３において、データは輝度値に比例するため、以後、信号Ｓ３のデータを「輝度データ」と呼ぶ。一般的に、映像信号Ｓ１は、ＣＲＴディスプレイ装置で表示することを前提として、ＣＲＴディスプレイの入力−発光特性に合わせた０.４５乗などの非線形変換（ガンマ変換）が施されて伝送あるいは記録さ
れている。逆γ補正部２０２は、そのような映像信号を、ＦＥＤやＰＤＰなどの入力−発光特性が線形な表示デバイスに表示するために、該映像信号に対して、２.２乗などの逆
ガンマ変換を施す。
【００２６】
信号Ｓ３は、本実施例での特徴となる輝度ばらつき補正部２０３に入力される。輝度ばらつき補正部２０３は、信号Ｓ３に対し、輝度ばらつき（複数の電子放出素子２１４間の電子放出特性のばらつき）を低減するための補正処理を施し、信号Ｓ４として出力する。輝度ばらつき補正部２０３の詳細については以降で詳しく説明する。なお、信号Ｓ４のデータは輝度ばらつきが補正されたデータであるため、以後、該データを補正輝度データと呼ぶ。
【００２７】
信号Ｓ４は、蛍光体補正部２０４に入力される。蛍光体補正部２０４は、変調ドライバの非線形性や蛍光体の輝度飽和特性などを考慮し、選択された表示素子が補正輝度データに比例する輝度で発光するように、信号Ｓ４（補正輝度データ）にリニアリティ補正を施し、信号Ｓ５として出力する。本実施例では、表示素子として自発光型ではない電子放出素子を想定しているため、選択された電子放出素子に対向する蛍光体が補正輝度データに比例する輝度で発光するように、信号Ｓ４にリニアリティ補正を施す。なお、Ｒ、Ｇ、Ｂ各色の蛍光体の輝度飽和特性が異なる場合には、補正輝度データに対し色毎で異なる変換（補正）を施せば良い。
【００２８】
信号Ｓ５は、駆動変換部２０５に入力される。駆動変換部２０５は、ＲＧＢパラレルに入力されるデータ（信号Ｓ５のデータ）を表示パネル２００のＲＧＢ蛍光体の配列に対応するように並び替えを行う。また、駆動変換部２０５は、信号Ｓ５のデータを、変調ドライバ２１０の入力フォーマット（例えば、Mini LVDS、RSDSなど）に合ったデータに変換
し、駆動信号Ｓ６として出力する。なお、信号Ｓ４，Ｓ５のデータは輝度に比例した値をもつデータであるが、駆動信号Ｓ６のデータは輝度に対して非線形なデータとなる。
【００２９】
なお、各信号処理部（符号２０１〜２０５で示される機能）の動作タイミングは、映像信号供給装置から受け取った同期信号Ｔ１に基づいてタイミング制御部２０６が生成する同期信号Ｔ２によって制御される。
また、各信号処理部（符号２０１〜２０５で示される機能）の動作モードは、システム制御部２０７により、システムバス２０９を経由してパラメータを設定することにより制御される。システム制御部２０７は、論理ロジックのみで構成されていてもよいし、ＣＰＵやマイコン、並列演算が可能なメディアプロセッサで構成されていてもよい。制御を行うプログラムはＲＯＭに内蔵されていてもよいし、入出力インタフェースを介して外部から転送されてもよい。上記パラメータは、電源遮断時にも記憶されている必要があるため、フラッシュメモリなどに代表される大容量の不揮発性メモリ２０８に格納されている。そして、必要に応じてシステム制御部２０７により読み出され、設定を行うことができるようになっている。不揮発性メモリ２０８は、ＮＡＮＤタイプやＮＯＲタイプのフラッシュメモリだけではなく、ＲＯＭであっても、ハードディスクであっても良い。また、ＳＲＡＭなどの揮発性メモリを電池駆動により不揮発性メモリのように使う構成であってもよい。
また、システム制御部２０７は、通信信号Ｃ１により、映像信号供給装置側から起動要求や動作モードの切り替え要求などの各種要求を受け取り、エラーがなければこの要求に従って画像表示装置の制御を行う。エラーがある場合には、映像信号供給装置側にそれを通知すると共に、画像表示装置のエラー処理（強制シャットダウンなど）をフェイルセーフで行う。
【００３０】
次に、駆動変換部２０５から駆動信号Ｓ６が出力されてから、表示パネル２００を駆動し、映像表示が行われるまでの流れについて説明する。
変調ドライバ２１０は、駆動変換部２０５から駆動信号Ｓ６を受け取る。そして、変調ドライバ２１０は、タイミング制御部２０６からのタイミング制御信号Ｔ３に基づき、走査ドライバ２１１による走査配線の選択期間毎に、変調配線２１２に変調信号を印加する。
走査ドライバ２１１は、タイミング制御部２０６からのタイミング制御信号Ｔ４に従って順次ライン（走査配線）を選択し、その選択期間に、選択した走査配線へ所定の選択信号を印加する。
駆動電源２１５は、変調ドライバ２１０、及び、走査ドライバ２１１に、それらの駆動のための電力を供給する。
【００３１】
このように、変調ドライバ２１０によって、変調配線２１２が駆動信号Ｓ６に応じた変調信号で駆動され、それと同時に、走査ドライバ２１１によって、走査配線２１３に選択信号（走査パルス）が出力される。それにより、選択された走査配線２１３と、変調信号が印加されている変調配線２１２とに接続されている電子放出素子２１４は、変調配線２１２の変調信号に応じた電子放出を行う。
【００３２】
高圧電源２１６は、加速電圧（８〜１０ｋＶ）を発生し、該加速電圧によりメタルバックの電位を高電位にする。それにより、電子放出素子から放出された電子は、加速し、蛍光体に衝突する。そして、蛍光体への電子の衝突により、該蛍光体が発光する。
全ての走査配線を順次選択して、上記処理を行うことにより、表示パネル２００に１画面分の画像が形成（表示）される。
なお、駆動電源２１５と高圧電源２１６は、システム制御部２０７からのコントロール信号Ｃ２，Ｃ３により適応的に制御可能に構成されていることが好ましい。特に、起動時、電源オフ時、及び、エラー発生時には適切な立ち上げ/立ち下げシーケンスで各電源の
駆動順序や、高圧電源の昇圧、降圧方法が制御されることが好ましい。
【００３３】
（多値補正の必要性について）
次に、輝度ばらつき補正部２０３において多値補正が必要となる理由について以下に説明する。多値補正とは、階調値毎に異なる輝度ばらつきに対して、少なくとも２つ以上の階調値に対応する補正値を用いた補正処理のことを意味する。
【００３４】
まず、変調ドライバ２１０の変調信号の一例について説明する。電子放出素子では、印加する駆動電圧に応じて放出電流を制御できるので、変調信号のパルス振幅によって輝度を変化させることが可能である。また、変調信号のパルス幅により輝度を制御することもできる。
本実施例では、図３に示すような、パルス幅とパルス振幅を変調する方式で表示パネルを駆動する場合について説明する。図３では、縦軸を電位、横軸を時間として、各階調値に対応する変調信号の波形（駆動波形；図２のＳ７に相当）が横に並べて示されている。ここで階調値は変調信号のとりうる信号レベルの小さいものから順につけられた番号であり、駆動変換部２０５から出力される駆動信号Ｓ６に相当する。
【００３５】
このような変調方式では、注目する階調値の駆動波形とその前後の階調値に対応する駆動波形との間のパルス幅及びパルス振幅の差が小さいほど、注目する階調値における階調性能が高くなる。また、本変調方式では、パルス振幅が一定のＰＷＭに比べ、低輝度領域（低階調領域；階調値の小さい領域）において上記差を小さくできる。そのため、低階調領域での階調値の数を多くすることができる（低階調領域での階調性能を高くすることができる）。しかしながら、本変調方式では、低階調側でパルス振幅が通常のＰＷＭの場合に比べ小さくなるため、輝度ばらつきが低階調側（階調値が小さい側）で大きくなる。以下に、このような輝度ばらつきの階調依存性について詳しく説明する。
【００３６】
輝度ばらつきの要因について本発明者が鋭意検討した結果、輝度ばらつきは複数の電子放出素子間の放出電流のばらつきによるものが大きいことがわかった。図４に、横軸を駆動電圧、縦軸を放出電流とする電子放出素子の特性の模式的なグラフを示す。駆動電圧は、電子放出素子２１４に印加される電圧（Ｖｆ）であり、選択信号の電位（−Ｖｓｓ）と変調信号の電位（ＶＡ）の差（Ｖｆ＝ＶＡ＋Ｖｓｓ）である。また、図４は、選択信号の電位（−Ｖｓｓ）を−７．５Ｖ、変調信号の電位（ＶＡ）の最大値を７Ｖとしたときの図である。図４から、選択信号が印加されている電子放出素子からは、変調信号の電位（ＶＡ）に応じて電子が放出されることがわかる。一方、選択信号、変調信号、または、それら両方が印加されていない電子放出素子からは電子が放出されないことがわかる。
【００３７】
実際の表示パネル２００では、複数の電子放出素子間で特性のばらつきが少なからずある。図４には、一例として、２つの電子放出素子の特性を模式的に示した。図４において、Ａで示した部分は変調信号の電位が高い部分であり、２つの素子間で放出電流値は比較的一致している。一方、Ｂで示した部分は変調信号の電位が部分Ａよりも低い部分であり、２つの素子間で放出電流値は大きくずれる（ばらつく）ことがわかる。また、部分Ａと部分Ｂの間の駆動電圧では、２つの素子間の放出電流値は、部分Ｂほどではないが部分Ａよりも大きくずれる。この放出電流値のばらつきは、複数の表示素子間の輝度ばらつきが生じる原因となる。また、駆動電圧の値によって放出電流値のばらつきが異なることは、輝度ばらつきの階調依存性が生じる原因となる。
【００３８】
また、複数の電子放出素子間で放出点数（電子を放出する位置の数）がばらついた場合には、各電子放出素子の特性は図４の縦軸を定数（放出点数の比）倍させた特性となるため、輝度ばらつきの階調依存性は殆ど生じない。一方、電子放出素子の電界増倍係数（エミッタとゲート間の距離や形状）がばらついた場合には、各電子放出素子の特性は図４の横軸を定数（駆動電界の比）倍させた特性となるため、輝度ばらつきの階調依存性が顕著に発生する。よって、放出点数と電界増倍係数が独立にばらついた場合に、複数の階調値間の輝度ばらつきの関係は、放出点数のばらつきと電界増倍係数のばらつきの内容によっ
て変化する。そのため、正確な補正値を得るためには、少なくとも２つの階調値について輝度のばらつきを計測しなければならない。そして、輝度ばらつきが階調依存性を有する場合があるため、階調値毎に各表示素子用の補正値が必要となる。
【００３９】
以上の理由から、多値補正が必要となる。
しかしながら、各階調値について各表示素子用の補正値を用意すると、データ容量が膨大になり、ハードウェアで実現するには現実的ではない。そこで、本実施例では、全階調値のうち何個かの代表階調値を選択し、それ以外の階調値に対応する補正値は、代表階調値に対応する補正値を補間して得られる補正値カーブを用いて生成する。
図５は、補正値の階調依存性を示しており、表示素子Ａ２の輝度に合うように表示素子Ａ１と表示素子Ａ３の階調値を補正する場合の例である。
図５は、表示素子Ａ３のプロット点を理想値とし、４つの代表階調値に対応する４つの補正値（Ｕ（Upper）点、Ｍ（Middle）点、Ｌ（Lower）点、Ｌ’（Lower’）点）を補間
して理想値の近似値を得る様子を示している。しかしながら、図５の例では、補正値間をリニア補間しているため、補正値カーブが誤差（補間誤差）を含んでしまう（理想値と補正値カーブから得られる値とにずれが生じてしまう）。補正値カーブの誤差を小さくするためには、代表階調値の数はある程度多くなくてはならない。
【００４０】
（多値補正を実現するための具体例）
上述したような補正値カーブを用いた多値補正を実現するためのハードウェア構成（従来例）について図６を用いて説明する。図６は、輝度ばらつき補正部２０３の詳細を示すブロック図である。図６は、大きく分けて、補正データ書き込み転送処理系と補正データ読み出し演算処理系の２つの処理系に分けられる。以下に各処理系について詳細に説明する。
【００４１】
・補正データ書き込み転送処理系について
この処理系は、輝度ばらつき補正を行う前段階として、低速な不揮発性メモリから、高速な揮発性メモリへ補正データを転送するために具備されている。具体的には、起動時に、システム制御部２０７が、システムバス２０９を輝度ばらつき補正部２０３に開放する。そして、準備が整った段階で、システム制御部２０７が、不揮発性メモリ２０８に格納された補正データを輝度ばらつき補正部２０３に対して連続的に読み出すことで、補正データが図６の揮発性メモリ１００２ａ〜ｄに転送される。このような転送は、一般に、ＤＭＡ転送と呼ばれる。
【００４２】
揮発性メモリ１００２ａ〜ｄは、安価で高速動作が可能な、SDRAMやDDR2-SDRAMなどを
代表するDRAMやSRAMなどで構成するのが一般的である。
図６の例では、表示素子毎に、補正データとして図５に示す４つの階調点に対応する４つの補正値が転送されるものとする。具体的には、揮発性メモリ１００２ａにＵ点の補正値、揮発性メモリ１００２ｂにＭ点の補正値、揮発性メモリ１００２ｃにＬ点の補正値、揮発性メモリ１００２ｄにＬ’点の補正値が書き込まれる。また、図６の例では、４つの階調値に対応する４つの補正値を同時に読み出すことができるデータ帯域が用意されている。
【００４３】
・補正データ読み出し演算処理系について
この処理系は、揮発性メモリ１００２ａ〜ｄを参照して、入力された映像信号に対し輝度ばらつき補正を施すために具備されている。具体的には、多値補正演算部１００１において、揮発性メモリ１００２ａ〜ｄから読み出した補正値を補間して得られる補正値カーブを用いて、信号Ｓ３の階調値が補正され、信号Ｓ４として出力される。
【００４４】
補正データの全てが揮発性メモリ１００２ａ〜ｄへ転送されたら、システム制御部２０
７は、多値補正演算部１００１に対して、多値補正の開始を指示する。多値補正演算部１００１は、タイミング制御部２０６からの同期信号Ｔ２に同期して、揮発性メモリ１００２ａ〜ｄから、４つの階調値に対応する４つの補正値（読み出しデータａ〜ｄ）をバーストモードで同時に読み出す。具体的には、アドレス生成部１００６が読み出しアドレスＭＡを出力することにより、補正値が読み出される。ここで、バーストモードとは、指定したアドレスから連続したアドレスのデータを一括処理するモードであって、連続的に読み出せる補正値数は揮発性メモリ１００２ａ〜ｄ（DRAM）の構造によって決まる。例えば、図６の例ではＩ／Ｏ構造が４ビットプリフェッチ方式のDDR2を例として説明しているので、バースト数を４として表記している。このことは、１回のアドレス指定で補正値が４素子単位で読み出されることを意味している。セレクタ１００３は、上記読み出された４つの階調値に対応する４つの補正値から多値補正に最低限必要な２つの補正値を選択し、補間演算部１００４に受け渡す。なお、図中、Ｄは輝度データを意味する。Ｕ，Ｌ，Ｌ’，Ｍは、Ｕ点，Ｌ点，Ｌ’点，Ｍ点の補正値を意味する。
【００４５】
ここで、セレクタ１００３による選択方法の例について、図５を用いて説明する。
セレクタ１００３は、信号Ｓ３（輝度データ）の階調値がＵ点とＭ点の階調値の間の階調値である場合は、Ｕ点とＭ点を選択する。Ｍ点とＬ点の階調値の間の階調値である場合は、Ｍ点とＬ点を選択する。Ｌ点とＬ’点の階調値の間の階調値である場合は、Ｌ点とＬ’点を選択する。階調値がＵ点の階調値より大きい場合はＵ点、Ｌ’点の階調値より小さい場合はＬ’点を選択する。
【００４６】
補間演算部１００４における補間演算方法について具体的に説明する。
輝度データの階調値をdinとし、dinがＭ点とＬ点の階調値の間の階調値である場合について説明する。Ｍ点の座標を（m_th,m_coef），Ｌ点の座標を（l_th,l_coef）とすると、階調値dinに対応する補正値dout（補間後の補正値）は以下の式にて算出することができ
る。
dout
＝(1／(m_th−l_th))×((m_coef−l_coef)×din＋m_th×l_coef−l_th×m_coef)
＝(1／(m_th−l_th))×(l_coef×(m_th−din)＋m_coef×(din−l_th))
（但し、l_th＜din＜m_th）
そして、乗算部１００５で、補正値doutを輝度データに乗算することにより、補正輝度データ（信号Ｓ４）が得られる。そのため、補正値が１の場合には輝度データはそのまま出力され、１未満の場合には階調値を小さくする（輝度を下げる）補正がされ、１より大きい場合には階調値を大きくする（輝度を上げる）補正がされることになる。なお、din
の値がＵ点とＭ点、Ｌ点とＬ’点の階調値の間の階調値である場合にも、同様の方法で補正値を算出すればよい。また、dinがＵ点とＬ’点の階調値の間の階調値でない場合は、
選択されたＵ点やＬ’点の補正値をdoutとすればよい。
【００４７】
（多値補正のハードウェア構成の課題）
前述したような多値補正を実現するためのハードウェア構成（従来例）での課題について以下に説明する。
従来例における輝度ばらつき補正では、表示素子ごとに、その素子の輝度データ（階調値）に対応する補正値（具体的には、その補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数；本実施例ではｎ＝２）の補正値）が選択される。また、デジタルテレビのＨＤ規格などの高精細映像（２Ｋ１Ｋ映像）に対する輝度ばらつき補正では、高速なデータ処理が必須となる。補正データは、補正値の多値化により大容量化される。
そのため、大容量の補正データをメモリから高速に読み出すために、ワークメモリとして、一般に、１アドレスあたりの転送効率を高めることができ、上記バーストモードに対応した安価なＤＲＡＭが使用されている。
【００４８】
また、輝度データに対応する補正値を選択するためには、上記DRAMから補正データを読み出す際に、上記対応する補正値だけを読み出すランダムアクセス性能が求められる。しかしながら、DRAMでは、その構造上ランダムアクセスを行うと転送効率が低下してしまう。また、DRAMやSRAMなどのシングルアクセスモードによりランダムアクセスを実現する方法があるが、アクセスタイムの制約により、所定の転送サイクル中に送れるデータ容量は少ない（つまり、帯域が低い）ため適さない。これに対し、帯域を上げるためにメモリＩＣを多用化し並列処理する方法もあるが、実装面積が大きくなり、コストも高くなるなどの弊害が生じてしまうので、これも適さない。
【００４９】
以上のことを踏まえ、従来例では、バーストモードでDRAMを使うことにより、転送効率を高め、高速処理に対応するようにしている。更に、選択する可能性がある補正値をすべて読み出し、セレクタ１００３にて輝度データに応じて補正値を選択する構成にすることで、ランダムアクセスと同等の機能を実現している。
【００５０】
しかしながら、上記従来例では、“階調性能向上”、“高精細化”のような今後の表示パネル２００の性能向上に付随して構成の弱点が露呈してしまう。
具体的には、低階調領域の表現性能を向上させた場合、輝度ばらつきは低階調側ほど大きくなるため、更なる多値化が必要となる（より多くの階調値に対する補正値が必要となる）。従来例では、すべての階調値に対する補正値を読み出す方式が採用されているため、階調性能を向上することにより、補正値を読み出すために必要なメモリの処理帯域（必要帯域）が増加してしまう。図７（Ａ）に現行の４値補正（４つの代表階調値に対応する４つの補正値を用いた多値補正）での必要帯域を１とした時の、多値化による必要帯域の変化の様子を示している（図７（Ａ）において、縦軸は必要帯域、横軸は代表階調値の数を示す）。従来例（従来方式）では、代表階調値数と必要帯域は比例し、低階調性能向上により必要帯域が増加することがわかる。
また、デジタルシネマフォーマットに対応した、４Ｋ２Ｋなどの超高精細化を行った場合、フレーム周波数が同じであれば、高精細化により１つの表示素子に対する補正処理に割り当てられた時間は短くなるため、必要帯域は増加する。換言すれば、必要帯域は表示素子数に比例して増加する。例えば、図７（Ｂ）に現行の２Ｋ１Ｋでの必要帯域を１とした時の、高精細化による必要帯域の変化の様子を示している（図７（Ｂ）において、縦軸は必要帯域、横軸は解像度を示す）。図７（Ｂ）から、４Ｋ２Ｋの必要帯域は、２Ｋ１Ｋの必要帯域の４倍になってしまうことがわかる。
【００５１】
この必要帯域の増加に対応するためには、図６の揮発性メモリ１００２の多用化や高速化が必要になる。しかしながら、揮発性メモリ１００２の多用化では、揮発性メモリ１００２を制御するＬＳＩのピン数の大幅な増加によるコストアップなどの問題が生じてしまう。揮発性メモリ１００２の高速化では、揮発性メモリ１００２のデバイス性能に限界があることや、基板設計の難易度が増してしまうなどの問題があるため、ある一定レベル以上の高速化を実現することは容易ではない。
【００５２】
そこで、本実施例では、セレクタ１００３にて４つの代表階調値から補間演算用の２つの代表階調値を選択する方式ではなく、予め補間演算用に必要な２つの代表階調値を選択し、選択した代表階調値に対応する補正値をメモリから読み出す方式を採用する。
セレクタ１００３にて４つの代表階調値から２つの代表階調値を選択する構成では、必要帯域に無駄（残りの２つの代表階調値（使用されない補正値）を読み出すことによる無駄）が生じてしまうが、本発案方式ではそのような無駄は生じない。
具体的には、図７（Ａ）に示すように、本発案方式の必要帯域は代表階調値数によらず一定（代表階調値数が２のときの必要帯域）となる。また、図７（Ｂ）に示すように、４値補正の場合には、必要帯域は解像度によらず従来方式の１/２に削減される。
【００５３】
しかしながら、バーストモードを基本とする揮発性メモリ（DRAM，SRAM）を用いて、帯域を無駄にせずに本発案方式を実現しようとすると、代表階調値の選択単位が表示素子単位から複数の表示素子を１つのブロック（分割領域）としたブロック単位になる。そして、選択単位がブロック単位であっても補正性能を維持する必要がある（従来の方法では選択単位をブロック単位にすることで補正性能が低下してしまう）。そこで、本実施例では以下の方法で補正性能を維持する。
【００５４】
（本実施例での輝度ばらつき補正方法）
本発明者は、上述したブロック単位での代表階調値の切り替えについて、補正対象の表示素子に対する補正値を使用すれば、階調値が信号Ｓ３の階調値とずれていたとしてもその差は検知できないのではないかと考えた。そして、それを実証する実験を試みた結果、以下のような傾向があることを見い出した。
【００５５】
・空間周波数の低い画像
ブロック内の画像が、空間周波数の低いベタパターンや自然画などのように、比較的相関性の高い画像（例えば、図１０のベタ）である場合には、平均的な階調値に対応する補正値を用いた補正処理を実行すればよい。そのような補正処理を実行すれば、ブロック内の各表示素子についての補正誤差は見た目では全く分からない。なお、平均的な階調値は、例えば、階調値の平均値（平均階調値）、中間値、最頻値などである。相関性は、ブロック内の各表示素子に対する階調値が或る階調幅（例えば、１０階調分の幅）に収まっている場合には高く、それ以外の場合には低いとみなせばよい。
・空間周波数の高い画像
ブロック内の画像が、明と暗がトグルするパターンなど空間周波数の高い画像である場合（例えば、図１０のトグル）には、階調値が信号Ｓ３の階調値とずれていたとしても、ブロック内の各表示素子についての補正誤差は見た目では全く分からない。
・エッジを含む画像
ブロック内の画像が、明から暗（暗から明）に変化するエッジを含む空間周波数の低い画像（例えば、図１０のエッジ）である場合には、エッジを構成する高階調側の領域（明部）の階調値に対応する補正値を用いた補正処理を実行すればよい（明部優先）。そのような補正処理を実行すれば、ブロック内の各表示素子についての補正誤差は見た目ではほとんど分からない。なお、エッジを構成する高階調側の領域の階調値は、例えば、その領域内の最大階調値、最小階調値、平均的な階調値などである。
上述した空間周波数の高い画像やエッジを含む画像は、相関性が低いとみなされる画像である。即ち、相関性の高い画像に対しては平均的な階調値に対応する補正値を用いた補正処理が望ましく、相関性の低い画像に対しては明部優先の補正処理が望ましい。
【００５６】
更に、本発明者は、図８（Ａ）に示すような最も誤差が検知し易いと思われる画像（エッジ含む空間周波数の低い画像）を用いて、ブロックサイズを変化させたときの補正誤差の検知限界を主観評価した。その結果、図８（Ｂ）のようにブロックサイズが或る大きさ（ｍ素子分）未満であれば補間誤差は全く検知されず、或る大きさ以上になると補間誤差が検知しやすくなることが分かった（図８（Ｂ）の縦軸は値が大きいほど検知され難いことを示す評価尺度である）。つまり、上記実験結果とバーストモードで揮発性メモリ１００２から読み出し可能な補正値の数との関係を考慮すれば、最適なブロックサイズを決定することが可能である。
【００５７】
なお、本実施例におけるブロックは、ｍ素子×１ラインのブロックサイズを有する領域あり、図８（Ｂ）では、ブロックサイズの単位は表示素子数で表されている。しかし、実際は、ブロックサイズは単純な素子数ではなく、表示パネルの素子ピッチ（表示素子間の間隔）×素子数と、視聴距離（表示画面から視聴者までの距離）との関係により決定される領域パラメータである。
【００５８】
（実施例１のブロック構成と処理）
前述した実験結果から、分割領域毎に、分割領域内の画像の特徴（画像パターン）に基づいて該分割領域を代表するセレクトブロック階調値を算出することにより、補正性能の維持と必要帯域の削減が両立できることが分かった。
また、上述したように、相関性の高い画像に対しては平均的な階調値に対応する補正値を用いた補正処理が望ましく、相関性の低い画像に対しては明部優先の補正処理が望ましい。そこで、本実施例では、分割領域内の画像の相関性が所定の基準よりも高い場合には、分割領域内の表示素子に対する映像信号の平均的な階調値をセレクトブロック階調値として算出する。そして、分割領域内の画像の相関性が所定の基準よりも低い場合には、分割領域内の表示素子に対する映像信号の階調値のうち、所定の階調値よりも高い階調値を用いてセレクトブロック階調値を算出する。
以下、図１を用いてより詳細に説明する。まず、従来の構成を表わす図６との構成上の大きな違いについて説明する。
【００５９】
本実施例では、無駄な帯域を作る原因となる図６のセレクタ１００３を使用しないことで、従来例（図６の例；４値補正の例）と比較して必要帯域を１/２に減らす構成につい
て説明する。そのため、本実施例では、多値補正演算部１０１に接続する揮発性メモリ１０２（記憶手段）は４チップ構成から２チップ構成（揮発性メモリ１０２ａ，１０２ｂ）になっている。揮発性メモリ１０２ａ、揮発性メモリ１０２ｂへの読み出しアドレスＭＡ１，ＭＡ２（どの階調値に対応する補正値を読み出すかを表すアドレス）は別々に制御される。読み出しアドレスＭＡ１，ＭＡ２の生成を行うアドレス生成部１０６は、同期信号Ｔ２だけではなく、ブロック階調点選択部１０３からのブロック階調点選択信号によって制御される。ブロック階調点選択部１０３の動作については以降に詳しく説明する。
【００６０】
ここで、揮発性メモリ１０２ａ，１０２ｂへの、特徴的なＤＭＡ転送による補正データ格納方法について説明する。
揮発性メモリ１０２ａ，１０２ｂの２つのＩＣには、全表示素子分の補正データが係数ペア（補間演算に用いる２つの補正値）を同時に読み出すことができるように格納されている。
具体的には、揮発性メモリ１０２ａにＵ点とＬ点、揮発性メモリ１０２ｂにＭ点とＬ’点の補正値（表示素子毎の補正値）が格納されている。それにより、Ｕ点とＭ点、Ｌ点とＭ点、Ｌ点とＬ’点の３パターンのどれでも同時に読み出すことができる。しかしながら、揮発性メモリ１０２ａ，１０２ｂから順番に補正値を読み出すと、Ｕ点とＭ点、Ｌ点とＬ’点の補正値を階調値の大きい順に読み出す場合に、Ｌ点とＭ点の補正値は階調値の小さい順に読み出されることになる。そこで、データ並び替え部１０７は、アドレス生成部１０６からの制御により、Ｍ点とＬ点の補正値を読み出すときだけデータをスワップする必要がある。なお、揮発性メモリ１０２ａにＭ点の補正値を更に格納し、揮発性メモリ１０２ｂにＬ点の補正値を更に格納すれば、メモリ容量は増えてしまうがＭ点とＬ点を階調値の大きい順に読み出すことができる。また、この場合には、データ並び替え部１０７は不要となる。
【００６１】
次に、輝度データ（信号Ｓ３）から揮発性メモリ１０２ａ，１０２ｂへの読み出しアドレスＭＡ１，ＭＡ２を生成するまでの具体的な処理の流れについて図１と図９を用いて以下に説明する。図１は、図６と比較し易いように１回のアドレスで連続した４素子分の補正値を読み出す場合（ブロックサイズが４素子の場合）の例である。なお、以下の処理はブロック（分割領域）単位で実行される。
【００６２】
図１において、輝度データ（信号Ｓ３）はブロック階調点選択部１０３（制御手段）に入力される。ブロック階調点選択部１０３は、表示パネル２００を複数の分割領域に分割
し、分割領域毎にブロック階調点選択信号を出力する。具体的には、４素子を１つのブロック単位として、アドレス生成部１０６に対するブロック階調点選択信号を出力する。ブロック階調点選択信号とは、本実施例では３種類の係数ペア（Ｕ点とＭ点、Ｍ点とＬ点、Ｌ点とＬ’点）を識別する信号であり、アドレス生成部１０６はこの信号と同期信号Ｔ２から読み出しアドレスＭＡ１，ＭＡ２を生成する。
【００６３】
まず、ブロック階調点選択部１０３の動作について図９を用いて詳しく説明する。ブロック階調点選択部１０３は、大きく分けて３つの処理部（ブロックバッファ２００１、ブロックパターン解析部２００２、閾値比較部２００３）から構成される。
輝度データ（信号Ｓ３）は、ブロックバッファ２００１に入力される。具体的には、ブロックパターン解析部２００２でのブロック内パターン解析処理のために、少なくともブロックサイズ分の輝度データが格納される。本実施例では、ブロックバッファ２００１は、４素子分の輝度データが溜まると、ブロック階調値計算部２００４とエッジパターン検出部２００５へ溜めたデータを同時に受け渡す。ブロック階調値計算部２００４は、ブロック内の表示素子に対する映像信号の平均階調値（以後、ブロック階調値と記載する）を算出する。具体的には、４素子分の階調値の平均値を算出し、ブロック階調値としてセレクタ２００６へと出力する。エッジパターン検出部２００５は、ブロック内の４素子のデータパターン解析を行う（ブロック内パターン解析処理）。
【００６４】
データパターン解析をする理由は、同じブロック階調値でも異なるデータパターンがあるためである。図１０に、同じブロック階調値で３種類（ベタ、エッジ、トグル）の異なるパターンの例を示す。本実施例では、エッジパターン検出部２００５が、特徴パターンとしてエッジを検出する（分割領域内の画像がエッジを含むエッジパターン画像か否かを判断する）。そして、エッジを検出した場合には、エッジ検出信号を出力すると共に、明部ブロック階調値も算出する。明部ブロック階調値は、エッジを構成する高階調側（階調値が大きい側）の領域（明部）の平均階調値（１２８）である。逆に、エッジを構成する低階調側（階調値が小さい側）の領域（暗部）の平均階調値（０）は、暗部ブロック階調値と定義する。明部ブロック階調値とエッジ検出信号はセレクタ２００６へ出力される。エッジが検出された場合に明部ブロック階調値を算出する理由は、前述したように、エッジパターン画像では、明部優先の方がブロック内の各表示素子についての補正誤差が検知され難いからである。
【００６５】
セレクタ２００６は、通常はブロック階調値を選択するが、エッジパターン画像の分割領域に対しては明部ブロック階調値を選択する。選択した結果はセレクトブロック階調値として、閾値比較部２００３に受け渡される。即ち、通常はブロック階調値がセレクトブロック階調値として算出され、エッジパターン画像の分割領域に対しては明部ブロック階調値がセレクトブロック階調値として算出される。
閾値比較部２００３は、ブロック内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個の補正値を表すブロック階調点選択信号を生成し、出力する。例えば、Ｕ点の座標を（u_th,u_coef）、Ｍ点の座標を（m_th,m_coef）、Ｌ点の座標を（l_th,l_coef）、Ｌ’点の座標を（l’_th,l’_coef）とすると、セレクトブロック階調値を上記座標の階調値成分（閾値）u_th、m_th、l_th、l’_thと比較する。それにより、最適な係数ペアを決定し、決定した係数ペアを識別するためのブロック階調点選択信号を出力する。
具体的には、u_th＜セレクトブロック階調値の場合には、Ｕ点を選択し、
m_th＜セレクトブロック階調値≦u_thの場合には、Ｕ点とＭ点を選択し、
l_th＜セレクトブロック階調値＜m_thの場合には、Ｍ点とＬ点を選択し、
l’_th＜セレクトブロック階調値＜l_thの場合には、Ｌ点とＬ’点を選択し、
セレクトブロック階調値＜l’_thの場合には、Ｌ’点を選択する。
【００６６】
次に、アドレス生成部１０６における具体的なアドレス生成方法について説明する。
揮発性メモリ１０２ａ，１０２ｂには前述したような格納方法により、補正データとして４つの階調値に対応する４つの補正値が格納されている。
階調値のベースアドレスを
Ｕ点：BaseAddr_U
Ｍ点：BaseAddr_M
Ｌ点：BaseAddr_L
Ｌ’点：BaseAddr_L’
とし、表示画面の座標を（0,0）から（1919,1079）、ブロックサイズをBSIZEとすると、
座標（X,Y）のブロック（４素子）に対する各階調値の読み出しアドレスは、
読み出しアドレス＝ベースアドレス＋int(X/BSIZE)＋1920/BSIZE*Y
で表わすことができる。
アドレス生成部１０６は、ブロック階調点選択信号を用いてベースアドレスを選択し、同期信号Ｔ２をカウントすることで座標（X,Y）を認識する。そして、例えば、座標（X,Y）のブロックに対しＵ点とＭ点を選択する場合には、
読み出しアドレスＭＡ１＝BaseAddr_U＋int(X/4)＋480*Y
読み出しアドレスＭＡ２＝BaseAddr_M＋int(X/4)＋480*Y
のように読み出しアドレスを生成する。なお、読み出しアドレスは上述した形式に限らない。係数ペアを決定することができるアドレスであればよい。
【００６７】
このように揮発性メモリ１０２ａ，１０２ｂへの読み出しアドレスを制御することで、読み出しアドレスＭＡ１,ＭＡ２に応じて最適な係数ペア（読み出しデータａ，ｂ）がデ
ータ並び替え部１０７へ読み出される。即ち、分割領域毎に、揮発性メモリ１０２ａ，１０２ｂから、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個の補正値が読み出される。データ並び替え部１０７は、必要に応じて読み出した補正値の並び替えを行い、それら補正値を補間演算部１０４に受け渡す。そして、補間演算部１０４が、上記読み出したｎ個の補正値を用いてセレクトブロック階調値に対応する補正値を算出し、乗算部１０５が、該算出した補正値を用いて分割領域内の表示素子に対する映像信号の階調値を変換する。具体的には、乗算部１０５は、輝度データ（信号Ｓ３）に上記算出した補正値を乗算し、補正輝度データ（信号Ｓ４）を出力する。実際のシステムでは、以上の処理をＲＧＢの色ごとに独立して行うことになる。本実施例では、データ並び替え部１０７、補間演算部１０４、及び、乗算部１０５により本発明の補正手段が実現される。
【００６８】
以上説明したように、バーストモードを基本とする揮発性メモリを用いた輝度ばらつき補正処理において、必要帯域を削減するには、補間演算で必要な２つの階調値に対応する２つの補正値を予め選択し、該補正値を揮発性メモリから読み出す方法が有効である。その場合、読み出しデータ（補正値）はブロック単位になるが、ブロック内のデータパターンの解析を行い、補正誤差が検知しずらい最適な階調値を動的に選択することで、見た目の補正性能を維持することができる。それにより、必要帯域の削減と補正性能の維持とを両立することができる。
【００６９】
なお、本実施例では、ブロック階調点選択部１０３が、通常はブロック階調値を選択し、エッジの検出時のみ、明部ブロック階調値を選択する処理方法について説明をしたが、処理方法はこれに限るものではない。
例えば、補正誤差の検知に影響するエッジパターン画像の検出精度を向上するために、更に以下のような検出条件を設けても良い。
例えば、分割領域内の画像において、エッジが検出され、且つ、
・エッジを構成する明部と暗部の階調値の差が所定値以上である場合（差があるほど補正誤差が検知されやすい）
・エッジを構成する暗部に対する明部の割合が所定範囲内である場合（暗部：明部＝１：１のときが最も補正誤差が検知されやすい）
・存在するエッジの数が１つである場合（トグルパターンを除去するため）
に、該画像がエッジパターン画像であると判断してもよい。
また、すべて分割領域に対しブロック階調値を選択することにより、処理を簡易化してもよい。但し、分割領域が大きくなればなるほど分割領域内の画像の相関性が低くなるため、ブロック階調値を選択したのでは補正が不十分となる虞がある。そこで、そのような場合には、分割領域内の画像についてヒストグラム解析を行い、分割領域内の最も頻度が高い階調範囲を選択し、その範囲内の階調値の平均値をセレクトブロック階調値として選択（算出）すればよい。上記ヒストグラム解析だけでなく、空間周波数解析などを一例としたデータパターン解析と組み合わせて、より高精度にブロック内の画像パターン解析を行い、その結果から前述した方法でセレクトブロック階調値を選択してもよい。
また、本実施例では、分割領域内の画像がエッジを含むか否かを、相関性が高いか低いかの基準としたが、そのような基準は目的に応じて適宜設定すればよい。例えば、ヒストグラムの分布の形状などを相関性が高いか低いかの基準としてもよい。
また、本実施例では、エッジの検出時（即ち、相関性が所定の基準より低い場合）に、明部ブロック階調値を算出する構成としたが、算出するのは明部ブロック階調値に限らない。所定の階調値よりも高い階調値を用いて算出された値であればよい。なお、所定の階調値は、固定値であってもよいし、ブロック階調値やヒストグラムに応じて変化する値であってもよい。
なお、以上はあくまで一例であって、補正誤差が検知され難くなるようなセレクトブロック階調値を選択する手法であればすべて含まれる。
なお、本実施例では、Ｎ＝４，ｎ＝１または２の場合について説明したが、Ｎやｎの値はこれに限らない。例えば、Ｎ＝８，ｎ＝３としてもよい（即ち、８つの階調値に対応する８つの補正値のうち、３つの補正値を選択し、選択した３つの補正値から補正値カーブを得る構成であってもよい）。Ｎ，ｎの値は適宜設定すればよい。
【００７０】
＜実施例２＞
実施例１では、分割領域が同一色に対応する表示素子で構成される領域（Ｒ（Ｇ、Ｂ）ブロック；色ブロック）の例について説明した。実施例２では、実施例１より少ない帯域で、ブロックサイズを小さくすることができる処理方法について以下に説明する。
【００７１】
実施例１では、説明を分かりやすくするために、色ごとに区別した説明は割愛し、バースト転送数をブロックサイズとして説明した。しかし、輝度データ（信号Ｓ３）はＲ、Ｇ、Ｂの色ごとのデータであるため、ブロックサイズを決定するためのメモリへの補正データの格納方法とアクセス方式は、以降に説明するような工夫が必要となる。
図１１（Ａ）は、色ブロック単位で処理する場合の係数ペアの選択のイメージを表わしている。ブロック階調点選択部１０３は色ごとに独立した処理（ブロック階調点選択処理）を行い、色毎のブロック階調点選択信号をアドレス生成部１０６に出力する。なお、ブロック階調点選択部１０３の処理内容は、実施例１で説明した内容と同様であるが、ここでは８素子分の領域を１つのブロックとしている。この理由については、後ほど詳しく説明する。この場合のブロックサイズは、図１１（Ａ）に示すように、８画素分の大きさになる。なお、表示パネルにおいて、複数の表示素子は、Ｒ，Ｇ，Ｂの３色にそれぞれ対応する３つの表示素子を１画素として配置されているものとする。
【００７２】
次に、図１１（Ａ）の色ブロック単位の処理のための揮発性メモリ１０２ａ，ｂへの補正データの格納方法とアクセス方式について図１２を用いて説明する。図中、ＵＲ，ＬＲ，Ｌ’Ｒ，ＭＲは、それぞれ、Ｒ色の各表示素子に対応するＵ点，Ｌ点，Ｌ’点，Ｍ点の補正値を示す。ＵＧ，ＬＧ，Ｌ’Ｇ，ＭＧやＵＢ，ＬＢ，Ｌ’Ｂ，ＭＢも対応する表示素子の色がＧ色，Ｂ色である以外は、ＵＲ，ＬＲ，Ｌ’Ｒ，ＭＲと同様である。
図１２は、揮発性メモリ１０２ａ，ｂとして２つのDDR2-SDRAM（512Mbit×16）を用い
た場合の例を示している。図１２（Ａ）は４つの階調値に対応する４つの補正値を用意した場合の物理アドレスプレーンを示している。DDR2-SDRAMはバンク構成のメモリであり、補正データは、少なくとも色毎に異なるバンクに格納されている。また、４つの階調値に対応する４つの補正値は、実施例１で説明した方法で振り分けられている（格納される）。
このような物理アドレスへの割り当てに対して、メモリの帯域を最大限効率的に利用しようとすると、アクセス方式（アクセス形式）は図１２（Ｂ）のようになる。具体的には、１つの補正値を8bit/colorとすると、Ｒ，Ｇ，Ｂの順番でのアクセス（アクセス０→アクセス１→アクセス２）を基本アクセス単位とし、色ごとに８素子分のアドレス指定するのがメモリの帯域を最大限効率的に利用できる方法である。更に、このようなアクセス方式によれば、どのようなケースにおいても読み出しアドレスの切り替え時に異なるバンクをアクセスすることになる（制御手段によって同じバンクが連続してアクセスされるのを防ぐことができる）。そのため、DDR2-SDRAMへのアクセス間のオーバヘッドによる効率低下は生じない。
【００７３】
図１２（Ｂ）の方式において、表示パネル２００を120Hzで駆動する場合のメモリの処
理帯域（メモリクロック周波数）を計算すると以下のようになる。
ＦＨＤ（Full High Definition）の60iでのドットクロックは74.25MHzであるため、120pでのドットクロックは、その値を単純に４倍した297MHzとなる。メモリクロック周波数
は、
メモリクロック周波数＝ビデオクロック周波数×転送容量×転送効率÷メモリバス幅
で計算されるので、120Hzで駆動する場合のメモリ周波数は、
メモリクロック周波数＝297MHz×（8bit/color×RGB×2（補正値数））×1.0÷32ビット
＝445.5MHz
となり、チップ規格であるDDR2-533で事足りることが分かる。
【００７４】
しかしながら、上記のようにメモリ帯域の効率を重視してブロックサイズを決定するとブロックサイズは８画素分の大きさとなってしまう。図８（Ｂ）で示したようにブロックサイズは小さければ小さいほど良いので、ブロックサイズを更に小さくしようとすると、同じバースト数４のままで、１アドレスあたりの転送量を小さくするようにすれば良い。ただし、その場合には転送効率が悪くなるため、必要帯域（必要なメモリクロック周波数）は増加してしまう。例えば、ブロックサイズを８画素から６画素にした場合（１アドレスで６素子分の補正値を転送する場合）には、
メモリクロック周波数＝445.5MHz×（8/6）＝594MHz
となり、チップ規格をDDR2-533からDDR2-667に変更すれば対応できる。しかしながら、ブロックサイズを８画素から４画素にした場合には、
メモリクロック周波数＝445.5MHz×（8/4）＝891MHz
となり、チップ規格を変えるだけで簡単に対応することは難しくなってくる。
【００７５】
そこで、本実施例では、色ブロック単位で処理をするのではなく、画素ブロック単位で処理を行う。即ち、分割領域を、複数の画素で構成される領域として定義する。図１１（Ｂ）は、画素ブロック単位で処理する場合の係数ペアの選択のイメージを表わしている。本実施例のブロック階調点選択部１０３は、実施例１と同様に色ごとに独立した処理を行うが、ブロック階調点選択信号を色ごとに区別せずにアドレス生成部１０６に出力する。即ち、本実施例では、図１１（Ａ）で示した色ブロック単位の処理ように、色単位でブロックを制御するのではなく、図１１(Ｂ)で示すように色を区別せずに画素単位でブロックを制御するのである。
【００７６】
次に、図１１（Ｂ）の画素ブロック単位の処理のための揮発性メモリ１０２ａ，ｂへの
補正データの格納方法とアクセス方式について図１３を用いて説明する。
図１３は、図１２と同様に揮発性メモリ１０２ａ，ｂとして２つのDDR2-SDRAM（512Mbit×16）を用いた場合の例を示している。図１３（Ａ）は４つの階調値に対応する４つの
補正値を用意した場合の物理アドレスプレーンを示している。DDR2-SDRAMはバンク構成になっており、階調値ごとに異なるバンクに割り当てられている。更に、同じ階調値に対応する複数の補正値（対応する素子が異なる複数の補正値）が、複数のバンクに分けて格納されている。例えば、互いに隣接する素子に対するＵ点の補正値は、それぞれ、U0 plane（bank0）とU1 plane（bank1）に分けて格納されている。また、４つの階調値に対応する４つの補正値は、実施例１で説明した方法で分けられている（Ｕ点とＬ点、Ｍ点とＬ’点に分けられている）。
このような物理アドレスへの割り当てに対して、メモリの帯域を最大限効率的に利用しようとするとアクセス方式は図１３（Ｂ）のようになる。具体的には、１つの補正値を8bit/colorとすると、４画素ブロックの分割アクセス（アクセス０→アクセス１）を基本アクセス単位とし、４画素ブロック単位で係数ペアを読み出す制御を行う。この場合、読み出す補正データは画素単位でパッキングされるため、転送サイズに合わせるには冗長データの装填が必要となる。
【００７７】
ここで、同一階調値に対応する複数の補正値を異なるバンクに振り分ける理由について説明する。DDR2-SDRAMへのアクセス間のオーバヘッドによる効率低下が生じないようにするためには、どのようなケースにおいてもアドレスの切り替え時に異なるバンクにアクセスする必要がある。例えば、バンクを分割しない場合に、隣接ブロック間でＵ点とＭ点の係数ペアが連続して選択されると、同一バンクが連続して選択されてしまう。そこで、図１３（Ａ）のように同一階調値に対応する複数の補正値を異なるバンクに振り分ける。それにより、隣接ブロック間で必ず選択するバンクが切り替えられるため（制御手段によって同じバンクが連続してアクセスされないため）、オーバヘッドによる効率低下は生じない。なお、図１３（Ａ）の例では、同一階調値に対応する複数の補正値を２つのバンクに分けて格納しているが、バンクの数は２つに限らない。３つや４つのバンクに分けて格納してもよい。同一バンクが連続して選択されないように複数のバンクに分けて格納すればよい。
【００７８】
図１３（Ｂ）の方式において、図１２（Ｂ）の場合と同様にメモリ帯域（メモリクロック周波数）を計算すると、以下のようになる。
メモリクロック周波数＝297MHz×（8bit/color×（RGB＋冗長）×2）×1.0÷32ビット
＝594MHz
この場合、チップ規格をDDR2-533からDDR2-667に変更すれば対応できる。前述したように、色ブロック単位では、ブロックサイズを４画素とすると、帯域は891MHzになってしまうので、本実施例は、ブロックサイズを小さくするために有効な手法と言える。
【００７９】
最後に、図１１（Ｂ）に示したブロック階調点選択部１０３の動作の詳細について図１４を用いて説明する。輝度データ（信号Ｓ３；図中Ｒ，Ｇ，Ｂ）は色ごとにＲ用のブロック階調点選択部３０１、Ｇ用のブロック階調点選択部３０２、Ｂ用のブロック階調点選択部３０３に入力される。これらのブロックの処理内容は、図９のブロックバッファ２００１からセレクタ２００６までの処理と全く同じであり、４素子の色ブロック単位で色毎にセレクトブロック階調値を算出する。
【００８０】
次に、この色毎の（Ｒ，Ｇ，Ｂの）セレクトブロック階調値に対して、乗算部３０４〜３０６にて、色毎に異なる重み付け係数Kr（Ｒ用）、Kg（Ｇ用）、Kb（Ｂ用）を乗算する（重み付け処理）を行う。具体的には、人間の輝度ばらつきの検知性能は、表示素子の発光輝度レベルに依存する（明るく発光する表示素子の方が暗く発光する表示素子よりも検知しやすい）ため、算出されたセレクトブロック階調値に色毎の発光効率に応じた重み付
け処理を施す。以後、重み付けされたセレクトブロック階調値を、重み付け後ブロック階調値と記載する。本実施例では、蛍光体の発光効率に基づいて、
Kr＝０．５、Kg＝１．０、Kb＝０．２５
のようにGreen＞Red＞Blueとなるように重み付け係数を設定した。但し、この重み付け係数の設定値はあくまで一例でありこれに限定するものではない。例えば、蛍光体の発光効率だけではなく、カラーフィルタの効率を加味して重み付け係数の値を設定してもよい。また、それらを全て含んだパネルからの各色ごとの発光輝度や、人間の視覚特性に及ぶすべての要素を加味して重み付け係数の値を設定してもよい。また、ブロック周辺の点灯状態を加味して重み付け係数の値を適応的に可変するような構成であっても良く、色ごとに異なる重み付けをするような処理は全て含まれる。
【００８１】
そして、比較選択部３０７が、色ごとの重み付け後ブロック階調値の最大値を、読み出す補正値を決定するためのセレクトブロック階調値（補正手段の制御に用いるセレクトブロック階調値）として選択し、閾値比較部３０８に受け渡す。閾値比較部３０８では、実施例１で説明したようにセレクトブロック階調値（最大値）を階調値（閾値）と比較することにより、ブロック階調点選択信号を生成する。この信号は、４画素単位のブロック内で最も明るい色の重み付け後ブロック階調値を用いて選択された階調値に基づいて信号であるため、他の階調値で発光する素子に対して最適な補正値を選択するための信号ではない。しかしながら、上述した理由から、見た目ではその差は検知され難い。
【００８２】
以上説明したように、画素ブロック単位で処理することにより、色ブロック単位と比較して少ない帯域でブロックサイズを小さくすることが可能となる。また、色ごとにセレクトブロック階調値に重み付けを行い、ブロックの代表階調値を決定することにより、補正性能を維持することができる。
【００８３】
＜実施例３＞
実施例１，２では、ブロックの代表階調値の選択は、ブロック内のデータパターンのみから決定する方法について説明した。発明者は、この方法が、ほぼすべての映像パターンで好適に適用することが出来ることを確認した。しかしながら、本発明者は、鋭意検討の結果、例外として、図１５に示したような特定パターンに対しては、ブロック内だけではなく、隣接するブロックのデータパターンを考慮して代表階調値を選択した方が良いことを見出した。そこで、実施例３では、上記特定パターンに対するブロックの代表階調値を最適に選択するために、隣接したブロックの情報まで考慮して代表階調値を選択する処理方法について説明する。
【００８４】
図１５（Ａ）は、エッジパターン画像であるブロックｎ（左半分が明部で右半分が暗部のブロック）の左側に明るい画像のブロックが隣接し、右側に暗い画像のブロックが隣接している場合の例である。この場合には、ブロックｎに対し明部ブロック階調値を優先して選択するのが好適である。具体的には、明部ブロック階調値を選択した場合、ブロックｎの右半分の暗部における補正誤差が左半分の明部に比べ大きくなる（暗部が補正誤差の大きい補正誤差領域となる）。しかしながら、ブロックｎ−１からブロックｎの左半分に続く明部の影響により、この補正誤差は検知され難くなる。
一方、図１５（Ｂ）は、エッジパターン画像であるブロックｎ（左半分が明部で右半分が暗部のブロック）の左側に暗い画像のブロックが隣接し、右側に明るい画像のブロックが隣接している場合の例である。この場合にブロックｎに対し明部ブロック階調値を選択してしまうと、ブロックｎの右半分の暗部における補正誤差が図１５（Ａ）の場合よりも検知しやすくなってしまう。これは、図１５（Ｂ）ではブロックｎ−１が暗い画像のブロックであるため、図１５（Ａ）の場合と比較して明部の領域の割合が減少し、ブロックｎの右半分からブロックｎ＋１に続く暗部の領域の割合が増加したためである。また、ブロックｎ内の明部の階調値と暗部の階調値が近いほど、明部の比率（ブロック内の割合）が
小さくなるほど、ブロックサイズが大きくなるほど、上記補正誤差は検知しやすくなる。
【００８５】
そのような問題を解決するために、本実施例では、処理対象の分割領域の周囲の分割領域内の画像を参照する。そして、処理対象の分割領域内の画像がエッジパターン画像であって、少なくとも該分割領域の両隣の分割領域の画像が暗部の画像である場合に、処理対象の分割領域のエッジを構成する暗部の平均階調値をセレクトブロック階調値として算出する。即ち、明部を補正誤差領域とする（図１５（Ｂ））。
具体的には、ブロックバッファ２００１として、対象ブロックと隣接ブロックを含む３ブロック分（１２画素分）の輝度データを一時的に格納できる大きさのバッファを用いる。そして、ブロックパターン解析部２００２の処理を図１６に示したフローチャートに従って行う。以下に、本実施例のブロックパターン解析部２００２の処理について説明する。
【００８６】
Ｓ１０１では、実施例１，２で説明したようにブロックｎに対してエッジの検出などデータパターンの解析を行う。
エッジが検出されない場合は（Ｓ１０２：ＮＯ）、Ｓ１０９に進み、セレクトブロック階調値としてブロック階調値を選択する。
エッジが検出された場合は（Ｓ１０２：ＹＥＳ）、Ｓ１０３においてブロックｎの暗部側の隣接ブロック（図１５の例では、ブロックｎ−１）のデータパターン解析をＳ１０１と同様に行う。隣接ブロックの画像がエッジを含まない暗部の画像であると判断された場合は（Ｓ１０４：ＹＥＳ）、Ｓ１０５に進む。そうでない場合は（Ｓ１０４：ＮＯ）、Ｓ１０８に進み、セレクトブロック階調値として明部ブロック階調値を選択する。
Ｓ１０５では、ブロックｎの明部側の隣接ブロック（図１５の例では、ブロックｎ＋１）のデータパターン解析をＳ１０３と同様に行う。隣接ブロックの画像がエッジを含まない暗部の画像であると判断された場合は（Ｓ１０６：ＹＥＳ）、Ｓ１０７に進み、セレクトブロック階調値として暗部ブロック階調値を選択する。そうでない場合は（Ｓ１０６：ＮＯ）、Ｓ１０８に進み、セレクトブロック階調値として明部ブロック階調値を選択する。
【００８７】
以上説明したように、隣接したブロックの情報まで考慮して読み出す補正値を決定することにより、対応できるデータパターン数をより多くすることができ、ひいては、実施例１，２に比べ補正性能をより高めることができる。
なお、以上の説明は、隣接ブロックのデータパターンを考慮した実施例を、説明を分かりやすくするために示した一例であり、処理方法はこれに限定されるものではない。例えば、上記のように隣接する２ブロックを参照するのではなく、更にその周辺のブロックを参照してもよい。
【００８８】
以上述べたように、本実施形態に係る画像表示装置及びその制御方法によれば、ブロック毎に読み出す補正値の階調値が決定される。それにより、補正値が階調依存性のある輝度ばらつきを低減するための処理に用いる補正データを記憶手段から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現することができる。
【符号の説明】
【００８９】
１０２・・・揮発性メモリ，１０３・・・ブロック階調点選択部，１０４・・・補間演算部，１０５・・・乗算部，１０６・・・アドレス生成部，１０７・・・データ並び替え部，２００・・・表示パネル
【技術分野】
【０００１】
本発明は、画像表示装置および画像表示装置の制御方法に関する。
【背景技術】
【０００２】
画像表示装置、特に、平面型表示装置（ＦＰＤ）として、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、電界放出型表示装置（ＦＥＤ）、有機ＥＬ表示装置（ＯＬＥＤ）等が知られている。
このような平面型表示装置では、基板上に多数の表示素子を形成する必要がある。これらの表示素子の発光特性は、製造条件等のわずかな違いにより影響を受ける。そのため、一般に、平面型表示装置が有する全ての表示素子の発光特性を完全に均一にすることは困難である。この発光特性の不均一さは、輝度ばらつきの原因となり、画質の劣化をまねく。例えば、電界放出型表示装置の場合、電子放出素子として、表面伝導型電子放出素子、スピント型、ＭＩＭ型、カーボンナノチューブ型等が用いられている。電子放出素子の製造条件等の違いにより電子放出素子の形状等が異なると、電子放出素子の電子放出特性も異なることとなる。その結果、輝度ばらつきが生じ、画質が劣化してしまう。
【０００３】
かかる課題に対し、各表示素子の発光特性に応じて映像信号を補正する構成が提案されている（輝度ばらつき補正）。例えば、輝度ばらつきを低減するための調整比率（補正値）を含む補正データを表示素子毎にあらかじめ用意し、入力された映像信号に調整比率を乗算することで輝度ばらつきを低減する方法がある。しかしながら、輝度ばらつきは階調値に依存することがある（ばらつきの階調依存性）。そのため、すべての階調値に対する輝度ばらつきを低減するには、各階調値に対応する補正値を用意する必要がある。
【０００４】
また、上記輝度ばらつき補正では、画素を構成する素子ごとに、その素子に対する映像信号（階調値）に対応する補正値を選択して補正が行われる。そのため、補正値を格納するメモリ（記憶手段）から、すべての階調値の補正値を事前に読み出す必要がある。
このことは、階調性能の向上や高精細化など、表示パネルの性能の向上によって、必要となるメモリから補正データを読み出す際に必要となる処理帯域（メモリの処理帯域）が増大することを意味している。具体的には、低階調領域（階調値の小さい領域）の表現性能を向上させる場合、輝度ばらつきは低階調側ほど大きくなるため、低階調領域用により多くの階調値に対する補正値を用意する必要が生じる。そのため、転送する補正データ（事前に読み出す必要のある補正データ）の容量（処理容量）が増大し、必要となるメモリの処理帯域も増大する。また、現状のＨＤＴＶ放送規格である２Ｋ１Ｋから、デジタルシネマに対応した４Ｋ２Ｋなどの超高精細規格へ対応するために、更なる高精細化が必要となり、そのような高精細化に比例して必要となる処理速度（補正値を読み出す速度）は増大する。必要となるメモリの処理帯域は、処理容量×処理速度で決まるため、高精細化によって必要となるメモリの処理帯域は増大する。
【０００５】
このような処理帯域の増加に対応するためには、メモリ（揮発性メモリ）の多用化や高速化などの対応手法が考えられる。しかしながら、揮発性メモリの多用化では、揮発性メモリを制御するＬＳＩのピン数の大幅な増加によるコストアップなどの問題が生じてしまう。揮発性メモリの高速化では、揮発性メモリのデバイス性能に限界があることや、基板設計の難易度が増してしまうなどの問題があるため、ある一定レベル以上の高速化を実現することは容易ではない。
また、必要となるメモリの処理帯域を低減するために、補正データの容量を減らせば、補正性能は低下してしまう。即ち、メモリの処理帯域の低減による効果と輝度ばらつき補正による効果とはトレードオフの関係にある。
そのため、表示性能の向上を安価なシステムで実現することは、平面型表示装置の価値を大きく高める。
【０００６】
輝度ばらつき補正に関する従来技術として、例えば、特許文献１〜３の技術があるが、それらの技術では上記課題を解決することはできない。
特許文献１，２に開示の技術は、いずれも、階調依存性のある輝度ばらつきを低減するための技術であり、上記必要となるメモリの処理帯域を低減するための技術ではない。具体的には、特許文献１に開示の技術は、階調値ごとの補正値を用いた輝度ばらつき補正に関する技術であり、特許文献２に開示の技術は、特定階調の補正値を用意し、特定階調間の階調値に対する補正値を補間により算出する技術である。
特許文献３に開示の技術は、ブロックに対する補正値をそのブロック内の中央の画素に基づき決定した際に生じるブロック間の縦すじの色むらの発生を抑制する技術であり、階調依存性のある輝度ばらつきを低減するための技術ではない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−１２２５９８号公報
【特許文献２】特開２００１−３５０４４２号公報
【特許文献３】特開平１１−２０２８２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、階調依存性のある輝度ばらつきを低減するための処理に用いる補正データを記憶手段から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の画像表示装置は、マトリクス状に配置された複数の表示素子を有する表示パネルと、前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、制御手段と、を有し、前記制御手段は、表示パネルを複数の分割領域に分割し、分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出し、前記補正手段で、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数）の補正値を読み出す制御を実行し、前記補正手段は、分割領域毎に、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換することを特徴とする。
【００１０】
本発明の画像表示装置の制御方法は、マトリクス状に配置された複数の表示素子を有する表示パネルと、前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、制御手段と、を有する画像表示装置の制御方法であって、前記制御手段が、表示パネルを複数の分割領域に分割し、分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出するステップと、前記補正手段が、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数）の補正値を読み出すステップと、前記補正手段が、分割領域毎に
、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換するステップと、を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、階調依存性のある輝度ばらつきを低減するための処理に用いる補正データを記憶手段から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施例の輝度ばらつき補正部の構成の一例を示すブロック図。
【図２】本実施形態の表示装置全体の構成の一例を示すブロック図。
【図３】変調信号の変調方式の一例を示す図。
【図４】電子放出素子の特性の一例を示す図。
【図５】補正値の階調依存性の一例を示す図。
【図６】従来の輝度ばらつき補正部の構成を示すブロック図。
【図７】従来方式と本発案方式の必要帯域の差の一例を示す図。
【図８】ブロックサイズと検知限の関係を示す図。
【図９】実施例１のブロック階調点選択部の構成の一例を示すブロック図。
【図１０】同じブロック階調値を示すパターンの一例を示すイメージ図。
【図１１】係数ペアの選択方法の一例を示すイメージ図。
【図１２】色ブロック単位の補正データの格納方法とアクセス方式の一例を示す図。
【図１３】画素ブロック単位の補正データの格納方法とアクセス方式の一例を示す図。
【図１４】実施例２のブロック階調点選択部の構成の一例を示すブロック図。
【図１５】隣接ブロックの影響を考慮すべき特定パターンの一例を示す図。
【図１６】実施例３のブロックパターン解析部の処理の一例を示すフローチャート。
【発明を実施するための形態】
【００１３】
本発明によれば、補正処理に用いる補正データを記憶手段（メモリ）から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現することができる。なお、補正処理は、階調依存性のある輝度ばらつき（複数の表示素子間の輝度ばらつき）を低減するための処理である。
【００１４】
画像表示装置の駆動（変調）方式は特に限定されないが、電圧波形を制御する駆動方式は、輝度ばらつきが階調値に依存するため（補正データを演算用メモリから読み出す際に必要となるメモリの処理帯域が増加する可能性が高いため）好ましい。例えば、アクティブマトリクス駆動型や単純マトリクス駆動型であることが好ましい。具体的には、電圧駆動型のパルス幅変調方式（ＰＷＭ）、パルス振幅変調方式（ＰＨＭ）及びＰＷＭとＰＨＭの併用型や、電流駆動型（結果的に表示素子に印加される電圧波形が変化するため）であることが好ましい。特に、階調値に応じて変調信号の振幅（電界強度）を変調するＰＨＭやＰＷＭとＰＨＭの併用型などは、輝度ばらつきの階調依存性が顕著になるため好ましい。
【００１５】
本発明において用いられる表示素子の種類は特に限定されない。例えば、電子放出素子、ＥＬ素子、液晶素子、プラズマ素子などを用いることができる。特に、電界強度で輝度が制御される電子放出素子やＥＬ素子などは、輝度ばらつきの階調依存性の観点から、好適に用いることができる。電子放出素子としては、例えば、表面伝導型、スピント型、ＭＩＭ型、カーボンナノチューブ型、ＢＳＤ型の電子放出素子を用いることができる。
【００１６】
複数の表示素子を用いた大面積の画像表示装置では、複数の表示素子間の発光特性のばらつきが大きくなり易いため、明るさのむら（輝度ばらつき）が発生し易い。そのため、複数の表示素子を用いた大面積（画面の対角サイズが２０インチ以上）の画像表示装置は、本発明が適用される好ましい形態である。
【００１７】
また、輝度ばらつきは低階調側ほど大きくなるため、電子放出素子を用いた低階調領域（階調値の小さい領域）の階調性能が向上された画像表示装置では、低階調領域用により多くの補正データを用意する必要が生じ、必要となるメモリの処理帯域が増加する。そのため、低階調性能に優れた１０ビット以上の階調性能を持つ、暗所コントラストが高い画像表示装置は、低階調領域の輝度ばらつきを補正により低減させる必要があるため、本発明が適用される好ましい形態である。
【００１８】
また、電子放出素子を有する高精細の画像表示装置において、フレーム周波数が同じであれば、高精細化により１表示素子に対する映像信号を補正するのに割り当てられた時間は短くなる。その結果、必要となるメモリの処理帯域も増加する。そのため、電子放出素子を用いた高精細（２Ｋ１Ｋ、４Ｋ２Ｋなどの高精細解像度）の画像表示装置は、本発明が適用される好ましい形態である。
【００１９】
更に、本発明では、必要となるメモリの処理帯域を低減するために、補正データをブロック単位で読み出すことが前提となる。そのため、データを格納する揮発性メモリに対し、バーストモードで高速アクセスするする構成では、ブロック単位での読み出しが前提となるため、本発明が適用される最も好ましい形態である。
【００２０】
＜実施例１＞
以下、本発明の実施例１に係る画像表示装置及びその制御方法について説明する。本実施例では、表示素子として電子放出素子を用い、電子放出素子をＰＷＭを含む変調方式で単純マトリクス駆動する場合の例について説明する。但し、前述したように、本発明はこの構成に限定されるものではない。また、本実施例では、補正データは、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含むものとする。
図１，２は、本実施例に係る画像表示装置及びその制御方法を説明するための代表図である。図１は、本実施例での特徴となる輝度ばらつき補正部の構成の一例を示すブロック図であり、図２は、本実施例に係る画像表示装置全体の構成の一例を示すブロック図である。
【００２１】
（画像表示装置全体について）
まず、図２を用いて本実施例に係る画像表示装置の機能構成について説明する。符号２００は表示パネルを示す。表示パネルはマトリクス状に配置された複数の表示素子を有する。本実施例では、表示パネルとして、リアプレートとフェースプレートをスペーサと呼ばれる支持部材を介して対向させた表示パネルを用いた。リアプレートは、複数の表示素子（例えば、冷陰極素子）がマトリクス状に配列されたマルチ電子源（例えば、水平方向５７５９（＝１９２０×ＲＧＢ）×垂直方向１０８０個の電子放出素子２１４）を有するものとした。フェースプレートは、ガラス基板、複数の電子放出素子とそれぞれ対向するようにガラス基板上に設けられた複数の蛍光体、及び、複数の蛍光体を覆うメタルバックを有するものとした。
【００２２】
複数の電子放出素子２１４は、複数の変調配線２１２と複数の走査配線２１３により単純マトリクス配線されている。変調ドライバ２１０と走査ドライバ２１１から変調配線２１２と走査配線２１３に信号を印加することにより、所望の電子放出素子から電子が放出される。高圧電源２１６を用いて上記メタルバックの電位を高電位にすることにより、放出された電子は加速し、メタルバックを通過して蛍光体に衝突する。それにより、蛍光体
が発光し、画像（映像）が表示される。なお、複数の電子放出素子を有する表示パネルの構成や製造方法は、例えば、特開２０００−２５０４６３号公報に詳しく開示されている。
【００２３】
次に、本実施例に係る画像表示装置の処理、特に、映像信号が入力されてから映像を表示するまでの処理について説明する。画像表示装置は、例えば、映像信号供給装置に接続され、主に、映像信号Ｓ１や同期信号Ｔ１などの信号を用いた処理を行う部分と、通信信号Ｃ１などのコマンド信号を用いた処理を行う部分の２種類で構成される。
【００２４】
まず、映像信号供給装置から入力された映像信号Ｓ１から、変調ドライバ２１０に入力する駆動信号Ｓ６を生成するまでの処理について説明する。
映像信号Ｓ１はＲＧＢ入力部２０１に入力される。ＲＧＢ入力部２０１は、水平解像度、走査線数、フレームレート、クロック周波数などが表示パネル２００のそれらと整合するように映像信号Ｓ１を変換する変換回路や、色温度、ホワイトバランスなどを調整する調整回路などを有する。ＲＧＢ入力部２０１は、上記変換回路や調整回路を用いて映像信号Ｓ１に所定の処理を施し、信号Ｓ２として出力する。
【００２５】
信号Ｓ２は、逆γ補正部２０２に入力される。逆γ補正部２０２は、表示パネルでの輝度値（出力される値）と映像信号の値（データ）が線形になるように、信号Ｓ２を変換し、信号Ｓ３として出力する。この変換後の信号Ｓ３において、データは輝度値に比例するため、以後、信号Ｓ３のデータを「輝度データ」と呼ぶ。一般的に、映像信号Ｓ１は、ＣＲＴディスプレイ装置で表示することを前提として、ＣＲＴディスプレイの入力−発光特性に合わせた０.４５乗などの非線形変換（ガンマ変換）が施されて伝送あるいは記録さ
れている。逆γ補正部２０２は、そのような映像信号を、ＦＥＤやＰＤＰなどの入力−発光特性が線形な表示デバイスに表示するために、該映像信号に対して、２.２乗などの逆
ガンマ変換を施す。
【００２６】
信号Ｓ３は、本実施例での特徴となる輝度ばらつき補正部２０３に入力される。輝度ばらつき補正部２０３は、信号Ｓ３に対し、輝度ばらつき（複数の電子放出素子２１４間の電子放出特性のばらつき）を低減するための補正処理を施し、信号Ｓ４として出力する。輝度ばらつき補正部２０３の詳細については以降で詳しく説明する。なお、信号Ｓ４のデータは輝度ばらつきが補正されたデータであるため、以後、該データを補正輝度データと呼ぶ。
【００２７】
信号Ｓ４は、蛍光体補正部２０４に入力される。蛍光体補正部２０４は、変調ドライバの非線形性や蛍光体の輝度飽和特性などを考慮し、選択された表示素子が補正輝度データに比例する輝度で発光するように、信号Ｓ４（補正輝度データ）にリニアリティ補正を施し、信号Ｓ５として出力する。本実施例では、表示素子として自発光型ではない電子放出素子を想定しているため、選択された電子放出素子に対向する蛍光体が補正輝度データに比例する輝度で発光するように、信号Ｓ４にリニアリティ補正を施す。なお、Ｒ、Ｇ、Ｂ各色の蛍光体の輝度飽和特性が異なる場合には、補正輝度データに対し色毎で異なる変換（補正）を施せば良い。
【００２８】
信号Ｓ５は、駆動変換部２０５に入力される。駆動変換部２０５は、ＲＧＢパラレルに入力されるデータ（信号Ｓ５のデータ）を表示パネル２００のＲＧＢ蛍光体の配列に対応するように並び替えを行う。また、駆動変換部２０５は、信号Ｓ５のデータを、変調ドライバ２１０の入力フォーマット（例えば、Mini LVDS、RSDSなど）に合ったデータに変換
し、駆動信号Ｓ６として出力する。なお、信号Ｓ４，Ｓ５のデータは輝度に比例した値をもつデータであるが、駆動信号Ｓ６のデータは輝度に対して非線形なデータとなる。
【００２９】
なお、各信号処理部（符号２０１〜２０５で示される機能）の動作タイミングは、映像信号供給装置から受け取った同期信号Ｔ１に基づいてタイミング制御部２０６が生成する同期信号Ｔ２によって制御される。
また、各信号処理部（符号２０１〜２０５で示される機能）の動作モードは、システム制御部２０７により、システムバス２０９を経由してパラメータを設定することにより制御される。システム制御部２０７は、論理ロジックのみで構成されていてもよいし、ＣＰＵやマイコン、並列演算が可能なメディアプロセッサで構成されていてもよい。制御を行うプログラムはＲＯＭに内蔵されていてもよいし、入出力インタフェースを介して外部から転送されてもよい。上記パラメータは、電源遮断時にも記憶されている必要があるため、フラッシュメモリなどに代表される大容量の不揮発性メモリ２０８に格納されている。そして、必要に応じてシステム制御部２０７により読み出され、設定を行うことができるようになっている。不揮発性メモリ２０８は、ＮＡＮＤタイプやＮＯＲタイプのフラッシュメモリだけではなく、ＲＯＭであっても、ハードディスクであっても良い。また、ＳＲＡＭなどの揮発性メモリを電池駆動により不揮発性メモリのように使う構成であってもよい。
また、システム制御部２０７は、通信信号Ｃ１により、映像信号供給装置側から起動要求や動作モードの切り替え要求などの各種要求を受け取り、エラーがなければこの要求に従って画像表示装置の制御を行う。エラーがある場合には、映像信号供給装置側にそれを通知すると共に、画像表示装置のエラー処理（強制シャットダウンなど）をフェイルセーフで行う。
【００３０】
次に、駆動変換部２０５から駆動信号Ｓ６が出力されてから、表示パネル２００を駆動し、映像表示が行われるまでの流れについて説明する。
変調ドライバ２１０は、駆動変換部２０５から駆動信号Ｓ６を受け取る。そして、変調ドライバ２１０は、タイミング制御部２０６からのタイミング制御信号Ｔ３に基づき、走査ドライバ２１１による走査配線の選択期間毎に、変調配線２１２に変調信号を印加する。
走査ドライバ２１１は、タイミング制御部２０６からのタイミング制御信号Ｔ４に従って順次ライン（走査配線）を選択し、その選択期間に、選択した走査配線へ所定の選択信号を印加する。
駆動電源２１５は、変調ドライバ２１０、及び、走査ドライバ２１１に、それらの駆動のための電力を供給する。
【００３１】
このように、変調ドライバ２１０によって、変調配線２１２が駆動信号Ｓ６に応じた変調信号で駆動され、それと同時に、走査ドライバ２１１によって、走査配線２１３に選択信号（走査パルス）が出力される。それにより、選択された走査配線２１３と、変調信号が印加されている変調配線２１２とに接続されている電子放出素子２１４は、変調配線２１２の変調信号に応じた電子放出を行う。
【００３２】
高圧電源２１６は、加速電圧（８〜１０ｋＶ）を発生し、該加速電圧によりメタルバックの電位を高電位にする。それにより、電子放出素子から放出された電子は、加速し、蛍光体に衝突する。そして、蛍光体への電子の衝突により、該蛍光体が発光する。
全ての走査配線を順次選択して、上記処理を行うことにより、表示パネル２００に１画面分の画像が形成（表示）される。
なお、駆動電源２１５と高圧電源２１６は、システム制御部２０７からのコントロール信号Ｃ２，Ｃ３により適応的に制御可能に構成されていることが好ましい。特に、起動時、電源オフ時、及び、エラー発生時には適切な立ち上げ/立ち下げシーケンスで各電源の
駆動順序や、高圧電源の昇圧、降圧方法が制御されることが好ましい。
【００３３】
（多値補正の必要性について）
次に、輝度ばらつき補正部２０３において多値補正が必要となる理由について以下に説明する。多値補正とは、階調値毎に異なる輝度ばらつきに対して、少なくとも２つ以上の階調値に対応する補正値を用いた補正処理のことを意味する。
【００３４】
まず、変調ドライバ２１０の変調信号の一例について説明する。電子放出素子では、印加する駆動電圧に応じて放出電流を制御できるので、変調信号のパルス振幅によって輝度を変化させることが可能である。また、変調信号のパルス幅により輝度を制御することもできる。
本実施例では、図３に示すような、パルス幅とパルス振幅を変調する方式で表示パネルを駆動する場合について説明する。図３では、縦軸を電位、横軸を時間として、各階調値に対応する変調信号の波形（駆動波形；図２のＳ７に相当）が横に並べて示されている。ここで階調値は変調信号のとりうる信号レベルの小さいものから順につけられた番号であり、駆動変換部２０５から出力される駆動信号Ｓ６に相当する。
【００３５】
このような変調方式では、注目する階調値の駆動波形とその前後の階調値に対応する駆動波形との間のパルス幅及びパルス振幅の差が小さいほど、注目する階調値における階調性能が高くなる。また、本変調方式では、パルス振幅が一定のＰＷＭに比べ、低輝度領域（低階調領域；階調値の小さい領域）において上記差を小さくできる。そのため、低階調領域での階調値の数を多くすることができる（低階調領域での階調性能を高くすることができる）。しかしながら、本変調方式では、低階調側でパルス振幅が通常のＰＷＭの場合に比べ小さくなるため、輝度ばらつきが低階調側（階調値が小さい側）で大きくなる。以下に、このような輝度ばらつきの階調依存性について詳しく説明する。
【００３６】
輝度ばらつきの要因について本発明者が鋭意検討した結果、輝度ばらつきは複数の電子放出素子間の放出電流のばらつきによるものが大きいことがわかった。図４に、横軸を駆動電圧、縦軸を放出電流とする電子放出素子の特性の模式的なグラフを示す。駆動電圧は、電子放出素子２１４に印加される電圧（Ｖｆ）であり、選択信号の電位（−Ｖｓｓ）と変調信号の電位（ＶＡ）の差（Ｖｆ＝ＶＡ＋Ｖｓｓ）である。また、図４は、選択信号の電位（−Ｖｓｓ）を−７．５Ｖ、変調信号の電位（ＶＡ）の最大値を７Ｖとしたときの図である。図４から、選択信号が印加されている電子放出素子からは、変調信号の電位（ＶＡ）に応じて電子が放出されることがわかる。一方、選択信号、変調信号、または、それら両方が印加されていない電子放出素子からは電子が放出されないことがわかる。
【００３７】
実際の表示パネル２００では、複数の電子放出素子間で特性のばらつきが少なからずある。図４には、一例として、２つの電子放出素子の特性を模式的に示した。図４において、Ａで示した部分は変調信号の電位が高い部分であり、２つの素子間で放出電流値は比較的一致している。一方、Ｂで示した部分は変調信号の電位が部分Ａよりも低い部分であり、２つの素子間で放出電流値は大きくずれる（ばらつく）ことがわかる。また、部分Ａと部分Ｂの間の駆動電圧では、２つの素子間の放出電流値は、部分Ｂほどではないが部分Ａよりも大きくずれる。この放出電流値のばらつきは、複数の表示素子間の輝度ばらつきが生じる原因となる。また、駆動電圧の値によって放出電流値のばらつきが異なることは、輝度ばらつきの階調依存性が生じる原因となる。
【００３８】
また、複数の電子放出素子間で放出点数（電子を放出する位置の数）がばらついた場合には、各電子放出素子の特性は図４の縦軸を定数（放出点数の比）倍させた特性となるため、輝度ばらつきの階調依存性は殆ど生じない。一方、電子放出素子の電界増倍係数（エミッタとゲート間の距離や形状）がばらついた場合には、各電子放出素子の特性は図４の横軸を定数（駆動電界の比）倍させた特性となるため、輝度ばらつきの階調依存性が顕著に発生する。よって、放出点数と電界増倍係数が独立にばらついた場合に、複数の階調値間の輝度ばらつきの関係は、放出点数のばらつきと電界増倍係数のばらつきの内容によっ
て変化する。そのため、正確な補正値を得るためには、少なくとも２つの階調値について輝度のばらつきを計測しなければならない。そして、輝度ばらつきが階調依存性を有する場合があるため、階調値毎に各表示素子用の補正値が必要となる。
【００３９】
以上の理由から、多値補正が必要となる。
しかしながら、各階調値について各表示素子用の補正値を用意すると、データ容量が膨大になり、ハードウェアで実現するには現実的ではない。そこで、本実施例では、全階調値のうち何個かの代表階調値を選択し、それ以外の階調値に対応する補正値は、代表階調値に対応する補正値を補間して得られる補正値カーブを用いて生成する。
図５は、補正値の階調依存性を示しており、表示素子Ａ２の輝度に合うように表示素子Ａ１と表示素子Ａ３の階調値を補正する場合の例である。
図５は、表示素子Ａ３のプロット点を理想値とし、４つの代表階調値に対応する４つの補正値（Ｕ（Upper）点、Ｍ（Middle）点、Ｌ（Lower）点、Ｌ’（Lower’）点）を補間
して理想値の近似値を得る様子を示している。しかしながら、図５の例では、補正値間をリニア補間しているため、補正値カーブが誤差（補間誤差）を含んでしまう（理想値と補正値カーブから得られる値とにずれが生じてしまう）。補正値カーブの誤差を小さくするためには、代表階調値の数はある程度多くなくてはならない。
【００４０】
（多値補正を実現するための具体例）
上述したような補正値カーブを用いた多値補正を実現するためのハードウェア構成（従来例）について図６を用いて説明する。図６は、輝度ばらつき補正部２０３の詳細を示すブロック図である。図６は、大きく分けて、補正データ書き込み転送処理系と補正データ読み出し演算処理系の２つの処理系に分けられる。以下に各処理系について詳細に説明する。
【００４１】
・補正データ書き込み転送処理系について
この処理系は、輝度ばらつき補正を行う前段階として、低速な不揮発性メモリから、高速な揮発性メモリへ補正データを転送するために具備されている。具体的には、起動時に、システム制御部２０７が、システムバス２０９を輝度ばらつき補正部２０３に開放する。そして、準備が整った段階で、システム制御部２０７が、不揮発性メモリ２０８に格納された補正データを輝度ばらつき補正部２０３に対して連続的に読み出すことで、補正データが図６の揮発性メモリ１００２ａ〜ｄに転送される。このような転送は、一般に、ＤＭＡ転送と呼ばれる。
【００４２】
揮発性メモリ１００２ａ〜ｄは、安価で高速動作が可能な、SDRAMやDDR2-SDRAMなどを
代表するDRAMやSRAMなどで構成するのが一般的である。
図６の例では、表示素子毎に、補正データとして図５に示す４つの階調点に対応する４つの補正値が転送されるものとする。具体的には、揮発性メモリ１００２ａにＵ点の補正値、揮発性メモリ１００２ｂにＭ点の補正値、揮発性メモリ１００２ｃにＬ点の補正値、揮発性メモリ１００２ｄにＬ’点の補正値が書き込まれる。また、図６の例では、４つの階調値に対応する４つの補正値を同時に読み出すことができるデータ帯域が用意されている。
【００４３】
・補正データ読み出し演算処理系について
この処理系は、揮発性メモリ１００２ａ〜ｄを参照して、入力された映像信号に対し輝度ばらつき補正を施すために具備されている。具体的には、多値補正演算部１００１において、揮発性メモリ１００２ａ〜ｄから読み出した補正値を補間して得られる補正値カーブを用いて、信号Ｓ３の階調値が補正され、信号Ｓ４として出力される。
【００４４】
補正データの全てが揮発性メモリ１００２ａ〜ｄへ転送されたら、システム制御部２０
７は、多値補正演算部１００１に対して、多値補正の開始を指示する。多値補正演算部１００１は、タイミング制御部２０６からの同期信号Ｔ２に同期して、揮発性メモリ１００２ａ〜ｄから、４つの階調値に対応する４つの補正値（読み出しデータａ〜ｄ）をバーストモードで同時に読み出す。具体的には、アドレス生成部１００６が読み出しアドレスＭＡを出力することにより、補正値が読み出される。ここで、バーストモードとは、指定したアドレスから連続したアドレスのデータを一括処理するモードであって、連続的に読み出せる補正値数は揮発性メモリ１００２ａ〜ｄ（DRAM）の構造によって決まる。例えば、図６の例ではＩ／Ｏ構造が４ビットプリフェッチ方式のDDR2を例として説明しているので、バースト数を４として表記している。このことは、１回のアドレス指定で補正値が４素子単位で読み出されることを意味している。セレクタ１００３は、上記読み出された４つの階調値に対応する４つの補正値から多値補正に最低限必要な２つの補正値を選択し、補間演算部１００４に受け渡す。なお、図中、Ｄは輝度データを意味する。Ｕ，Ｌ，Ｌ’，Ｍは、Ｕ点，Ｌ点，Ｌ’点，Ｍ点の補正値を意味する。
【００４５】
ここで、セレクタ１００３による選択方法の例について、図５を用いて説明する。
セレクタ１００３は、信号Ｓ３（輝度データ）の階調値がＵ点とＭ点の階調値の間の階調値である場合は、Ｕ点とＭ点を選択する。Ｍ点とＬ点の階調値の間の階調値である場合は、Ｍ点とＬ点を選択する。Ｌ点とＬ’点の階調値の間の階調値である場合は、Ｌ点とＬ’点を選択する。階調値がＵ点の階調値より大きい場合はＵ点、Ｌ’点の階調値より小さい場合はＬ’点を選択する。
【００４６】
補間演算部１００４における補間演算方法について具体的に説明する。
輝度データの階調値をdinとし、dinがＭ点とＬ点の階調値の間の階調値である場合について説明する。Ｍ点の座標を（m_th,m_coef），Ｌ点の座標を（l_th,l_coef）とすると、階調値dinに対応する補正値dout（補間後の補正値）は以下の式にて算出することができ
る。
dout
＝(1／(m_th−l_th))×((m_coef−l_coef)×din＋m_th×l_coef−l_th×m_coef)
＝(1／(m_th−l_th))×(l_coef×(m_th−din)＋m_coef×(din−l_th))
（但し、l_th＜din＜m_th）
そして、乗算部１００５で、補正値doutを輝度データに乗算することにより、補正輝度データ（信号Ｓ４）が得られる。そのため、補正値が１の場合には輝度データはそのまま出力され、１未満の場合には階調値を小さくする（輝度を下げる）補正がされ、１より大きい場合には階調値を大きくする（輝度を上げる）補正がされることになる。なお、din
の値がＵ点とＭ点、Ｌ点とＬ’点の階調値の間の階調値である場合にも、同様の方法で補正値を算出すればよい。また、dinがＵ点とＬ’点の階調値の間の階調値でない場合は、
選択されたＵ点やＬ’点の補正値をdoutとすればよい。
【００４７】
（多値補正のハードウェア構成の課題）
前述したような多値補正を実現するためのハードウェア構成（従来例）での課題について以下に説明する。
従来例における輝度ばらつき補正では、表示素子ごとに、その素子の輝度データ（階調値）に対応する補正値（具体的には、その補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数；本実施例ではｎ＝２）の補正値）が選択される。また、デジタルテレビのＨＤ規格などの高精細映像（２Ｋ１Ｋ映像）に対する輝度ばらつき補正では、高速なデータ処理が必須となる。補正データは、補正値の多値化により大容量化される。
そのため、大容量の補正データをメモリから高速に読み出すために、ワークメモリとして、一般に、１アドレスあたりの転送効率を高めることができ、上記バーストモードに対応した安価なＤＲＡＭが使用されている。
【００４８】
また、輝度データに対応する補正値を選択するためには、上記DRAMから補正データを読み出す際に、上記対応する補正値だけを読み出すランダムアクセス性能が求められる。しかしながら、DRAMでは、その構造上ランダムアクセスを行うと転送効率が低下してしまう。また、DRAMやSRAMなどのシングルアクセスモードによりランダムアクセスを実現する方法があるが、アクセスタイムの制約により、所定の転送サイクル中に送れるデータ容量は少ない（つまり、帯域が低い）ため適さない。これに対し、帯域を上げるためにメモリＩＣを多用化し並列処理する方法もあるが、実装面積が大きくなり、コストも高くなるなどの弊害が生じてしまうので、これも適さない。
【００４９】
以上のことを踏まえ、従来例では、バーストモードでDRAMを使うことにより、転送効率を高め、高速処理に対応するようにしている。更に、選択する可能性がある補正値をすべて読み出し、セレクタ１００３にて輝度データに応じて補正値を選択する構成にすることで、ランダムアクセスと同等の機能を実現している。
【００５０】
しかしながら、上記従来例では、“階調性能向上”、“高精細化”のような今後の表示パネル２００の性能向上に付随して構成の弱点が露呈してしまう。
具体的には、低階調領域の表現性能を向上させた場合、輝度ばらつきは低階調側ほど大きくなるため、更なる多値化が必要となる（より多くの階調値に対する補正値が必要となる）。従来例では、すべての階調値に対する補正値を読み出す方式が採用されているため、階調性能を向上することにより、補正値を読み出すために必要なメモリの処理帯域（必要帯域）が増加してしまう。図７（Ａ）に現行の４値補正（４つの代表階調値に対応する４つの補正値を用いた多値補正）での必要帯域を１とした時の、多値化による必要帯域の変化の様子を示している（図７（Ａ）において、縦軸は必要帯域、横軸は代表階調値の数を示す）。従来例（従来方式）では、代表階調値数と必要帯域は比例し、低階調性能向上により必要帯域が増加することがわかる。
また、デジタルシネマフォーマットに対応した、４Ｋ２Ｋなどの超高精細化を行った場合、フレーム周波数が同じであれば、高精細化により１つの表示素子に対する補正処理に割り当てられた時間は短くなるため、必要帯域は増加する。換言すれば、必要帯域は表示素子数に比例して増加する。例えば、図７（Ｂ）に現行の２Ｋ１Ｋでの必要帯域を１とした時の、高精細化による必要帯域の変化の様子を示している（図７（Ｂ）において、縦軸は必要帯域、横軸は解像度を示す）。図７（Ｂ）から、４Ｋ２Ｋの必要帯域は、２Ｋ１Ｋの必要帯域の４倍になってしまうことがわかる。
【００５１】
この必要帯域の増加に対応するためには、図６の揮発性メモリ１００２の多用化や高速化が必要になる。しかしながら、揮発性メモリ１００２の多用化では、揮発性メモリ１００２を制御するＬＳＩのピン数の大幅な増加によるコストアップなどの問題が生じてしまう。揮発性メモリ１００２の高速化では、揮発性メモリ１００２のデバイス性能に限界があることや、基板設計の難易度が増してしまうなどの問題があるため、ある一定レベル以上の高速化を実現することは容易ではない。
【００５２】
そこで、本実施例では、セレクタ１００３にて４つの代表階調値から補間演算用の２つの代表階調値を選択する方式ではなく、予め補間演算用に必要な２つの代表階調値を選択し、選択した代表階調値に対応する補正値をメモリから読み出す方式を採用する。
セレクタ１００３にて４つの代表階調値から２つの代表階調値を選択する構成では、必要帯域に無駄（残りの２つの代表階調値（使用されない補正値）を読み出すことによる無駄）が生じてしまうが、本発案方式ではそのような無駄は生じない。
具体的には、図７（Ａ）に示すように、本発案方式の必要帯域は代表階調値数によらず一定（代表階調値数が２のときの必要帯域）となる。また、図７（Ｂ）に示すように、４値補正の場合には、必要帯域は解像度によらず従来方式の１/２に削減される。
【００５３】
しかしながら、バーストモードを基本とする揮発性メモリ（DRAM，SRAM）を用いて、帯域を無駄にせずに本発案方式を実現しようとすると、代表階調値の選択単位が表示素子単位から複数の表示素子を１つのブロック（分割領域）としたブロック単位になる。そして、選択単位がブロック単位であっても補正性能を維持する必要がある（従来の方法では選択単位をブロック単位にすることで補正性能が低下してしまう）。そこで、本実施例では以下の方法で補正性能を維持する。
【００５４】
（本実施例での輝度ばらつき補正方法）
本発明者は、上述したブロック単位での代表階調値の切り替えについて、補正対象の表示素子に対する補正値を使用すれば、階調値が信号Ｓ３の階調値とずれていたとしてもその差は検知できないのではないかと考えた。そして、それを実証する実験を試みた結果、以下のような傾向があることを見い出した。
【００５５】
・空間周波数の低い画像
ブロック内の画像が、空間周波数の低いベタパターンや自然画などのように、比較的相関性の高い画像（例えば、図１０のベタ）である場合には、平均的な階調値に対応する補正値を用いた補正処理を実行すればよい。そのような補正処理を実行すれば、ブロック内の各表示素子についての補正誤差は見た目では全く分からない。なお、平均的な階調値は、例えば、階調値の平均値（平均階調値）、中間値、最頻値などである。相関性は、ブロック内の各表示素子に対する階調値が或る階調幅（例えば、１０階調分の幅）に収まっている場合には高く、それ以外の場合には低いとみなせばよい。
・空間周波数の高い画像
ブロック内の画像が、明と暗がトグルするパターンなど空間周波数の高い画像である場合（例えば、図１０のトグル）には、階調値が信号Ｓ３の階調値とずれていたとしても、ブロック内の各表示素子についての補正誤差は見た目では全く分からない。
・エッジを含む画像
ブロック内の画像が、明から暗（暗から明）に変化するエッジを含む空間周波数の低い画像（例えば、図１０のエッジ）である場合には、エッジを構成する高階調側の領域（明部）の階調値に対応する補正値を用いた補正処理を実行すればよい（明部優先）。そのような補正処理を実行すれば、ブロック内の各表示素子についての補正誤差は見た目ではほとんど分からない。なお、エッジを構成する高階調側の領域の階調値は、例えば、その領域内の最大階調値、最小階調値、平均的な階調値などである。
上述した空間周波数の高い画像やエッジを含む画像は、相関性が低いとみなされる画像である。即ち、相関性の高い画像に対しては平均的な階調値に対応する補正値を用いた補正処理が望ましく、相関性の低い画像に対しては明部優先の補正処理が望ましい。
【００５６】
更に、本発明者は、図８（Ａ）に示すような最も誤差が検知し易いと思われる画像（エッジ含む空間周波数の低い画像）を用いて、ブロックサイズを変化させたときの補正誤差の検知限界を主観評価した。その結果、図８（Ｂ）のようにブロックサイズが或る大きさ（ｍ素子分）未満であれば補間誤差は全く検知されず、或る大きさ以上になると補間誤差が検知しやすくなることが分かった（図８（Ｂ）の縦軸は値が大きいほど検知され難いことを示す評価尺度である）。つまり、上記実験結果とバーストモードで揮発性メモリ１００２から読み出し可能な補正値の数との関係を考慮すれば、最適なブロックサイズを決定することが可能である。
【００５７】
なお、本実施例におけるブロックは、ｍ素子×１ラインのブロックサイズを有する領域あり、図８（Ｂ）では、ブロックサイズの単位は表示素子数で表されている。しかし、実際は、ブロックサイズは単純な素子数ではなく、表示パネルの素子ピッチ（表示素子間の間隔）×素子数と、視聴距離（表示画面から視聴者までの距離）との関係により決定される領域パラメータである。
【００５８】
（実施例１のブロック構成と処理）
前述した実験結果から、分割領域毎に、分割領域内の画像の特徴（画像パターン）に基づいて該分割領域を代表するセレクトブロック階調値を算出することにより、補正性能の維持と必要帯域の削減が両立できることが分かった。
また、上述したように、相関性の高い画像に対しては平均的な階調値に対応する補正値を用いた補正処理が望ましく、相関性の低い画像に対しては明部優先の補正処理が望ましい。そこで、本実施例では、分割領域内の画像の相関性が所定の基準よりも高い場合には、分割領域内の表示素子に対する映像信号の平均的な階調値をセレクトブロック階調値として算出する。そして、分割領域内の画像の相関性が所定の基準よりも低い場合には、分割領域内の表示素子に対する映像信号の階調値のうち、所定の階調値よりも高い階調値を用いてセレクトブロック階調値を算出する。
以下、図１を用いてより詳細に説明する。まず、従来の構成を表わす図６との構成上の大きな違いについて説明する。
【００５９】
本実施例では、無駄な帯域を作る原因となる図６のセレクタ１００３を使用しないことで、従来例（図６の例；４値補正の例）と比較して必要帯域を１/２に減らす構成につい
て説明する。そのため、本実施例では、多値補正演算部１０１に接続する揮発性メモリ１０２（記憶手段）は４チップ構成から２チップ構成（揮発性メモリ１０２ａ，１０２ｂ）になっている。揮発性メモリ１０２ａ、揮発性メモリ１０２ｂへの読み出しアドレスＭＡ１，ＭＡ２（どの階調値に対応する補正値を読み出すかを表すアドレス）は別々に制御される。読み出しアドレスＭＡ１，ＭＡ２の生成を行うアドレス生成部１０６は、同期信号Ｔ２だけではなく、ブロック階調点選択部１０３からのブロック階調点選択信号によって制御される。ブロック階調点選択部１０３の動作については以降に詳しく説明する。
【００６０】
ここで、揮発性メモリ１０２ａ，１０２ｂへの、特徴的なＤＭＡ転送による補正データ格納方法について説明する。
揮発性メモリ１０２ａ，１０２ｂの２つのＩＣには、全表示素子分の補正データが係数ペア（補間演算に用いる２つの補正値）を同時に読み出すことができるように格納されている。
具体的には、揮発性メモリ１０２ａにＵ点とＬ点、揮発性メモリ１０２ｂにＭ点とＬ’点の補正値（表示素子毎の補正値）が格納されている。それにより、Ｕ点とＭ点、Ｌ点とＭ点、Ｌ点とＬ’点の３パターンのどれでも同時に読み出すことができる。しかしながら、揮発性メモリ１０２ａ，１０２ｂから順番に補正値を読み出すと、Ｕ点とＭ点、Ｌ点とＬ’点の補正値を階調値の大きい順に読み出す場合に、Ｌ点とＭ点の補正値は階調値の小さい順に読み出されることになる。そこで、データ並び替え部１０７は、アドレス生成部１０６からの制御により、Ｍ点とＬ点の補正値を読み出すときだけデータをスワップする必要がある。なお、揮発性メモリ１０２ａにＭ点の補正値を更に格納し、揮発性メモリ１０２ｂにＬ点の補正値を更に格納すれば、メモリ容量は増えてしまうがＭ点とＬ点を階調値の大きい順に読み出すことができる。また、この場合には、データ並び替え部１０７は不要となる。
【００６１】
次に、輝度データ（信号Ｓ３）から揮発性メモリ１０２ａ，１０２ｂへの読み出しアドレスＭＡ１，ＭＡ２を生成するまでの具体的な処理の流れについて図１と図９を用いて以下に説明する。図１は、図６と比較し易いように１回のアドレスで連続した４素子分の補正値を読み出す場合（ブロックサイズが４素子の場合）の例である。なお、以下の処理はブロック（分割領域）単位で実行される。
【００６２】
図１において、輝度データ（信号Ｓ３）はブロック階調点選択部１０３（制御手段）に入力される。ブロック階調点選択部１０３は、表示パネル２００を複数の分割領域に分割
し、分割領域毎にブロック階調点選択信号を出力する。具体的には、４素子を１つのブロック単位として、アドレス生成部１０６に対するブロック階調点選択信号を出力する。ブロック階調点選択信号とは、本実施例では３種類の係数ペア（Ｕ点とＭ点、Ｍ点とＬ点、Ｌ点とＬ’点）を識別する信号であり、アドレス生成部１０６はこの信号と同期信号Ｔ２から読み出しアドレスＭＡ１，ＭＡ２を生成する。
【００６３】
まず、ブロック階調点選択部１０３の動作について図９を用いて詳しく説明する。ブロック階調点選択部１０３は、大きく分けて３つの処理部（ブロックバッファ２００１、ブロックパターン解析部２００２、閾値比較部２００３）から構成される。
輝度データ（信号Ｓ３）は、ブロックバッファ２００１に入力される。具体的には、ブロックパターン解析部２００２でのブロック内パターン解析処理のために、少なくともブロックサイズ分の輝度データが格納される。本実施例では、ブロックバッファ２００１は、４素子分の輝度データが溜まると、ブロック階調値計算部２００４とエッジパターン検出部２００５へ溜めたデータを同時に受け渡す。ブロック階調値計算部２００４は、ブロック内の表示素子に対する映像信号の平均階調値（以後、ブロック階調値と記載する）を算出する。具体的には、４素子分の階調値の平均値を算出し、ブロック階調値としてセレクタ２００６へと出力する。エッジパターン検出部２００５は、ブロック内の４素子のデータパターン解析を行う（ブロック内パターン解析処理）。
【００６４】
データパターン解析をする理由は、同じブロック階調値でも異なるデータパターンがあるためである。図１０に、同じブロック階調値で３種類（ベタ、エッジ、トグル）の異なるパターンの例を示す。本実施例では、エッジパターン検出部２００５が、特徴パターンとしてエッジを検出する（分割領域内の画像がエッジを含むエッジパターン画像か否かを判断する）。そして、エッジを検出した場合には、エッジ検出信号を出力すると共に、明部ブロック階調値も算出する。明部ブロック階調値は、エッジを構成する高階調側（階調値が大きい側）の領域（明部）の平均階調値（１２８）である。逆に、エッジを構成する低階調側（階調値が小さい側）の領域（暗部）の平均階調値（０）は、暗部ブロック階調値と定義する。明部ブロック階調値とエッジ検出信号はセレクタ２００６へ出力される。エッジが検出された場合に明部ブロック階調値を算出する理由は、前述したように、エッジパターン画像では、明部優先の方がブロック内の各表示素子についての補正誤差が検知され難いからである。
【００６５】
セレクタ２００６は、通常はブロック階調値を選択するが、エッジパターン画像の分割領域に対しては明部ブロック階調値を選択する。選択した結果はセレクトブロック階調値として、閾値比較部２００３に受け渡される。即ち、通常はブロック階調値がセレクトブロック階調値として算出され、エッジパターン画像の分割領域に対しては明部ブロック階調値がセレクトブロック階調値として算出される。
閾値比較部２００３は、ブロック内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個の補正値を表すブロック階調点選択信号を生成し、出力する。例えば、Ｕ点の座標を（u_th,u_coef）、Ｍ点の座標を（m_th,m_coef）、Ｌ点の座標を（l_th,l_coef）、Ｌ’点の座標を（l’_th,l’_coef）とすると、セレクトブロック階調値を上記座標の階調値成分（閾値）u_th、m_th、l_th、l’_thと比較する。それにより、最適な係数ペアを決定し、決定した係数ペアを識別するためのブロック階調点選択信号を出力する。
具体的には、u_th＜セレクトブロック階調値の場合には、Ｕ点を選択し、
m_th＜セレクトブロック階調値≦u_thの場合には、Ｕ点とＭ点を選択し、
l_th＜セレクトブロック階調値＜m_thの場合には、Ｍ点とＬ点を選択し、
l’_th＜セレクトブロック階調値＜l_thの場合には、Ｌ点とＬ’点を選択し、
セレクトブロック階調値＜l’_thの場合には、Ｌ’点を選択する。
【００６６】
次に、アドレス生成部１０６における具体的なアドレス生成方法について説明する。
揮発性メモリ１０２ａ，１０２ｂには前述したような格納方法により、補正データとして４つの階調値に対応する４つの補正値が格納されている。
階調値のベースアドレスを
Ｕ点：BaseAddr_U
Ｍ点：BaseAddr_M
Ｌ点：BaseAddr_L
Ｌ’点：BaseAddr_L’
とし、表示画面の座標を（0,0）から（1919,1079）、ブロックサイズをBSIZEとすると、
座標（X,Y）のブロック（４素子）に対する各階調値の読み出しアドレスは、
読み出しアドレス＝ベースアドレス＋int(X/BSIZE)＋1920/BSIZE*Y
で表わすことができる。
アドレス生成部１０６は、ブロック階調点選択信号を用いてベースアドレスを選択し、同期信号Ｔ２をカウントすることで座標（X,Y）を認識する。そして、例えば、座標（X,Y）のブロックに対しＵ点とＭ点を選択する場合には、
読み出しアドレスＭＡ１＝BaseAddr_U＋int(X/4)＋480*Y
読み出しアドレスＭＡ２＝BaseAddr_M＋int(X/4)＋480*Y
のように読み出しアドレスを生成する。なお、読み出しアドレスは上述した形式に限らない。係数ペアを決定することができるアドレスであればよい。
【００６７】
このように揮発性メモリ１０２ａ，１０２ｂへの読み出しアドレスを制御することで、読み出しアドレスＭＡ１,ＭＡ２に応じて最適な係数ペア（読み出しデータａ，ｂ）がデ
ータ並び替え部１０７へ読み出される。即ち、分割領域毎に、揮発性メモリ１０２ａ，１０２ｂから、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個の補正値が読み出される。データ並び替え部１０７は、必要に応じて読み出した補正値の並び替えを行い、それら補正値を補間演算部１０４に受け渡す。そして、補間演算部１０４が、上記読み出したｎ個の補正値を用いてセレクトブロック階調値に対応する補正値を算出し、乗算部１０５が、該算出した補正値を用いて分割領域内の表示素子に対する映像信号の階調値を変換する。具体的には、乗算部１０５は、輝度データ（信号Ｓ３）に上記算出した補正値を乗算し、補正輝度データ（信号Ｓ４）を出力する。実際のシステムでは、以上の処理をＲＧＢの色ごとに独立して行うことになる。本実施例では、データ並び替え部１０７、補間演算部１０４、及び、乗算部１０５により本発明の補正手段が実現される。
【００６８】
以上説明したように、バーストモードを基本とする揮発性メモリを用いた輝度ばらつき補正処理において、必要帯域を削減するには、補間演算で必要な２つの階調値に対応する２つの補正値を予め選択し、該補正値を揮発性メモリから読み出す方法が有効である。その場合、読み出しデータ（補正値）はブロック単位になるが、ブロック内のデータパターンの解析を行い、補正誤差が検知しずらい最適な階調値を動的に選択することで、見た目の補正性能を維持することができる。それにより、必要帯域の削減と補正性能の維持とを両立することができる。
【００６９】
なお、本実施例では、ブロック階調点選択部１０３が、通常はブロック階調値を選択し、エッジの検出時のみ、明部ブロック階調値を選択する処理方法について説明をしたが、処理方法はこれに限るものではない。
例えば、補正誤差の検知に影響するエッジパターン画像の検出精度を向上するために、更に以下のような検出条件を設けても良い。
例えば、分割領域内の画像において、エッジが検出され、且つ、
・エッジを構成する明部と暗部の階調値の差が所定値以上である場合（差があるほど補正誤差が検知されやすい）
・エッジを構成する暗部に対する明部の割合が所定範囲内である場合（暗部：明部＝１：１のときが最も補正誤差が検知されやすい）
・存在するエッジの数が１つである場合（トグルパターンを除去するため）
に、該画像がエッジパターン画像であると判断してもよい。
また、すべて分割領域に対しブロック階調値を選択することにより、処理を簡易化してもよい。但し、分割領域が大きくなればなるほど分割領域内の画像の相関性が低くなるため、ブロック階調値を選択したのでは補正が不十分となる虞がある。そこで、そのような場合には、分割領域内の画像についてヒストグラム解析を行い、分割領域内の最も頻度が高い階調範囲を選択し、その範囲内の階調値の平均値をセレクトブロック階調値として選択（算出）すればよい。上記ヒストグラム解析だけでなく、空間周波数解析などを一例としたデータパターン解析と組み合わせて、より高精度にブロック内の画像パターン解析を行い、その結果から前述した方法でセレクトブロック階調値を選択してもよい。
また、本実施例では、分割領域内の画像がエッジを含むか否かを、相関性が高いか低いかの基準としたが、そのような基準は目的に応じて適宜設定すればよい。例えば、ヒストグラムの分布の形状などを相関性が高いか低いかの基準としてもよい。
また、本実施例では、エッジの検出時（即ち、相関性が所定の基準より低い場合）に、明部ブロック階調値を算出する構成としたが、算出するのは明部ブロック階調値に限らない。所定の階調値よりも高い階調値を用いて算出された値であればよい。なお、所定の階調値は、固定値であってもよいし、ブロック階調値やヒストグラムに応じて変化する値であってもよい。
なお、以上はあくまで一例であって、補正誤差が検知され難くなるようなセレクトブロック階調値を選択する手法であればすべて含まれる。
なお、本実施例では、Ｎ＝４，ｎ＝１または２の場合について説明したが、Ｎやｎの値はこれに限らない。例えば、Ｎ＝８，ｎ＝３としてもよい（即ち、８つの階調値に対応する８つの補正値のうち、３つの補正値を選択し、選択した３つの補正値から補正値カーブを得る構成であってもよい）。Ｎ，ｎの値は適宜設定すればよい。
【００７０】
＜実施例２＞
実施例１では、分割領域が同一色に対応する表示素子で構成される領域（Ｒ（Ｇ、Ｂ）ブロック；色ブロック）の例について説明した。実施例２では、実施例１より少ない帯域で、ブロックサイズを小さくすることができる処理方法について以下に説明する。
【００７１】
実施例１では、説明を分かりやすくするために、色ごとに区別した説明は割愛し、バースト転送数をブロックサイズとして説明した。しかし、輝度データ（信号Ｓ３）はＲ、Ｇ、Ｂの色ごとのデータであるため、ブロックサイズを決定するためのメモリへの補正データの格納方法とアクセス方式は、以降に説明するような工夫が必要となる。
図１１（Ａ）は、色ブロック単位で処理する場合の係数ペアの選択のイメージを表わしている。ブロック階調点選択部１０３は色ごとに独立した処理（ブロック階調点選択処理）を行い、色毎のブロック階調点選択信号をアドレス生成部１０６に出力する。なお、ブロック階調点選択部１０３の処理内容は、実施例１で説明した内容と同様であるが、ここでは８素子分の領域を１つのブロックとしている。この理由については、後ほど詳しく説明する。この場合のブロックサイズは、図１１（Ａ）に示すように、８画素分の大きさになる。なお、表示パネルにおいて、複数の表示素子は、Ｒ，Ｇ，Ｂの３色にそれぞれ対応する３つの表示素子を１画素として配置されているものとする。
【００７２】
次に、図１１（Ａ）の色ブロック単位の処理のための揮発性メモリ１０２ａ，ｂへの補正データの格納方法とアクセス方式について図１２を用いて説明する。図中、ＵＲ，ＬＲ，Ｌ’Ｒ，ＭＲは、それぞれ、Ｒ色の各表示素子に対応するＵ点，Ｌ点，Ｌ’点，Ｍ点の補正値を示す。ＵＧ，ＬＧ，Ｌ’Ｇ，ＭＧやＵＢ，ＬＢ，Ｌ’Ｂ，ＭＢも対応する表示素子の色がＧ色，Ｂ色である以外は、ＵＲ，ＬＲ，Ｌ’Ｒ，ＭＲと同様である。
図１２は、揮発性メモリ１０２ａ，ｂとして２つのDDR2-SDRAM（512Mbit×16）を用い
た場合の例を示している。図１２（Ａ）は４つの階調値に対応する４つの補正値を用意した場合の物理アドレスプレーンを示している。DDR2-SDRAMはバンク構成のメモリであり、補正データは、少なくとも色毎に異なるバンクに格納されている。また、４つの階調値に対応する４つの補正値は、実施例１で説明した方法で振り分けられている（格納される）。
このような物理アドレスへの割り当てに対して、メモリの帯域を最大限効率的に利用しようとすると、アクセス方式（アクセス形式）は図１２（Ｂ）のようになる。具体的には、１つの補正値を8bit/colorとすると、Ｒ，Ｇ，Ｂの順番でのアクセス（アクセス０→アクセス１→アクセス２）を基本アクセス単位とし、色ごとに８素子分のアドレス指定するのがメモリの帯域を最大限効率的に利用できる方法である。更に、このようなアクセス方式によれば、どのようなケースにおいても読み出しアドレスの切り替え時に異なるバンクをアクセスすることになる（制御手段によって同じバンクが連続してアクセスされるのを防ぐことができる）。そのため、DDR2-SDRAMへのアクセス間のオーバヘッドによる効率低下は生じない。
【００７３】
図１２（Ｂ）の方式において、表示パネル２００を120Hzで駆動する場合のメモリの処
理帯域（メモリクロック周波数）を計算すると以下のようになる。
ＦＨＤ（Full High Definition）の60iでのドットクロックは74.25MHzであるため、120pでのドットクロックは、その値を単純に４倍した297MHzとなる。メモリクロック周波数
は、
メモリクロック周波数＝ビデオクロック周波数×転送容量×転送効率÷メモリバス幅
で計算されるので、120Hzで駆動する場合のメモリ周波数は、
メモリクロック周波数＝297MHz×（8bit/color×RGB×2（補正値数））×1.0÷32ビット
＝445.5MHz
となり、チップ規格であるDDR2-533で事足りることが分かる。
【００７４】
しかしながら、上記のようにメモリ帯域の効率を重視してブロックサイズを決定するとブロックサイズは８画素分の大きさとなってしまう。図８（Ｂ）で示したようにブロックサイズは小さければ小さいほど良いので、ブロックサイズを更に小さくしようとすると、同じバースト数４のままで、１アドレスあたりの転送量を小さくするようにすれば良い。ただし、その場合には転送効率が悪くなるため、必要帯域（必要なメモリクロック周波数）は増加してしまう。例えば、ブロックサイズを８画素から６画素にした場合（１アドレスで６素子分の補正値を転送する場合）には、
メモリクロック周波数＝445.5MHz×（8/6）＝594MHz
となり、チップ規格をDDR2-533からDDR2-667に変更すれば対応できる。しかしながら、ブロックサイズを８画素から４画素にした場合には、
メモリクロック周波数＝445.5MHz×（8/4）＝891MHz
となり、チップ規格を変えるだけで簡単に対応することは難しくなってくる。
【００７５】
そこで、本実施例では、色ブロック単位で処理をするのではなく、画素ブロック単位で処理を行う。即ち、分割領域を、複数の画素で構成される領域として定義する。図１１（Ｂ）は、画素ブロック単位で処理する場合の係数ペアの選択のイメージを表わしている。本実施例のブロック階調点選択部１０３は、実施例１と同様に色ごとに独立した処理を行うが、ブロック階調点選択信号を色ごとに区別せずにアドレス生成部１０６に出力する。即ち、本実施例では、図１１（Ａ）で示した色ブロック単位の処理ように、色単位でブロックを制御するのではなく、図１１(Ｂ)で示すように色を区別せずに画素単位でブロックを制御するのである。
【００７６】
次に、図１１（Ｂ）の画素ブロック単位の処理のための揮発性メモリ１０２ａ，ｂへの
補正データの格納方法とアクセス方式について図１３を用いて説明する。
図１３は、図１２と同様に揮発性メモリ１０２ａ，ｂとして２つのDDR2-SDRAM（512Mbit×16）を用いた場合の例を示している。図１３（Ａ）は４つの階調値に対応する４つの
補正値を用意した場合の物理アドレスプレーンを示している。DDR2-SDRAMはバンク構成になっており、階調値ごとに異なるバンクに割り当てられている。更に、同じ階調値に対応する複数の補正値（対応する素子が異なる複数の補正値）が、複数のバンクに分けて格納されている。例えば、互いに隣接する素子に対するＵ点の補正値は、それぞれ、U0 plane（bank0）とU1 plane（bank1）に分けて格納されている。また、４つの階調値に対応する４つの補正値は、実施例１で説明した方法で分けられている（Ｕ点とＬ点、Ｍ点とＬ’点に分けられている）。
このような物理アドレスへの割り当てに対して、メモリの帯域を最大限効率的に利用しようとするとアクセス方式は図１３（Ｂ）のようになる。具体的には、１つの補正値を8bit/colorとすると、４画素ブロックの分割アクセス（アクセス０→アクセス１）を基本アクセス単位とし、４画素ブロック単位で係数ペアを読み出す制御を行う。この場合、読み出す補正データは画素単位でパッキングされるため、転送サイズに合わせるには冗長データの装填が必要となる。
【００７７】
ここで、同一階調値に対応する複数の補正値を異なるバンクに振り分ける理由について説明する。DDR2-SDRAMへのアクセス間のオーバヘッドによる効率低下が生じないようにするためには、どのようなケースにおいてもアドレスの切り替え時に異なるバンクにアクセスする必要がある。例えば、バンクを分割しない場合に、隣接ブロック間でＵ点とＭ点の係数ペアが連続して選択されると、同一バンクが連続して選択されてしまう。そこで、図１３（Ａ）のように同一階調値に対応する複数の補正値を異なるバンクに振り分ける。それにより、隣接ブロック間で必ず選択するバンクが切り替えられるため（制御手段によって同じバンクが連続してアクセスされないため）、オーバヘッドによる効率低下は生じない。なお、図１３（Ａ）の例では、同一階調値に対応する複数の補正値を２つのバンクに分けて格納しているが、バンクの数は２つに限らない。３つや４つのバンクに分けて格納してもよい。同一バンクが連続して選択されないように複数のバンクに分けて格納すればよい。
【００７８】
図１３（Ｂ）の方式において、図１２（Ｂ）の場合と同様にメモリ帯域（メモリクロック周波数）を計算すると、以下のようになる。
メモリクロック周波数＝297MHz×（8bit/color×（RGB＋冗長）×2）×1.0÷32ビット
＝594MHz
この場合、チップ規格をDDR2-533からDDR2-667に変更すれば対応できる。前述したように、色ブロック単位では、ブロックサイズを４画素とすると、帯域は891MHzになってしまうので、本実施例は、ブロックサイズを小さくするために有効な手法と言える。
【００７９】
最後に、図１１（Ｂ）に示したブロック階調点選択部１０３の動作の詳細について図１４を用いて説明する。輝度データ（信号Ｓ３；図中Ｒ，Ｇ，Ｂ）は色ごとにＲ用のブロック階調点選択部３０１、Ｇ用のブロック階調点選択部３０２、Ｂ用のブロック階調点選択部３０３に入力される。これらのブロックの処理内容は、図９のブロックバッファ２００１からセレクタ２００６までの処理と全く同じであり、４素子の色ブロック単位で色毎にセレクトブロック階調値を算出する。
【００８０】
次に、この色毎の（Ｒ，Ｇ，Ｂの）セレクトブロック階調値に対して、乗算部３０４〜３０６にて、色毎に異なる重み付け係数Kr（Ｒ用）、Kg（Ｇ用）、Kb（Ｂ用）を乗算する（重み付け処理）を行う。具体的には、人間の輝度ばらつきの検知性能は、表示素子の発光輝度レベルに依存する（明るく発光する表示素子の方が暗く発光する表示素子よりも検知しやすい）ため、算出されたセレクトブロック階調値に色毎の発光効率に応じた重み付
け処理を施す。以後、重み付けされたセレクトブロック階調値を、重み付け後ブロック階調値と記載する。本実施例では、蛍光体の発光効率に基づいて、
Kr＝０．５、Kg＝１．０、Kb＝０．２５
のようにGreen＞Red＞Blueとなるように重み付け係数を設定した。但し、この重み付け係数の設定値はあくまで一例でありこれに限定するものではない。例えば、蛍光体の発光効率だけではなく、カラーフィルタの効率を加味して重み付け係数の値を設定してもよい。また、それらを全て含んだパネルからの各色ごとの発光輝度や、人間の視覚特性に及ぶすべての要素を加味して重み付け係数の値を設定してもよい。また、ブロック周辺の点灯状態を加味して重み付け係数の値を適応的に可変するような構成であっても良く、色ごとに異なる重み付けをするような処理は全て含まれる。
【００８１】
そして、比較選択部３０７が、色ごとの重み付け後ブロック階調値の最大値を、読み出す補正値を決定するためのセレクトブロック階調値（補正手段の制御に用いるセレクトブロック階調値）として選択し、閾値比較部３０８に受け渡す。閾値比較部３０８では、実施例１で説明したようにセレクトブロック階調値（最大値）を階調値（閾値）と比較することにより、ブロック階調点選択信号を生成する。この信号は、４画素単位のブロック内で最も明るい色の重み付け後ブロック階調値を用いて選択された階調値に基づいて信号であるため、他の階調値で発光する素子に対して最適な補正値を選択するための信号ではない。しかしながら、上述した理由から、見た目ではその差は検知され難い。
【００８２】
以上説明したように、画素ブロック単位で処理することにより、色ブロック単位と比較して少ない帯域でブロックサイズを小さくすることが可能となる。また、色ごとにセレクトブロック階調値に重み付けを行い、ブロックの代表階調値を決定することにより、補正性能を維持することができる。
【００８３】
＜実施例３＞
実施例１，２では、ブロックの代表階調値の選択は、ブロック内のデータパターンのみから決定する方法について説明した。発明者は、この方法が、ほぼすべての映像パターンで好適に適用することが出来ることを確認した。しかしながら、本発明者は、鋭意検討の結果、例外として、図１５に示したような特定パターンに対しては、ブロック内だけではなく、隣接するブロックのデータパターンを考慮して代表階調値を選択した方が良いことを見出した。そこで、実施例３では、上記特定パターンに対するブロックの代表階調値を最適に選択するために、隣接したブロックの情報まで考慮して代表階調値を選択する処理方法について説明する。
【００８４】
図１５（Ａ）は、エッジパターン画像であるブロックｎ（左半分が明部で右半分が暗部のブロック）の左側に明るい画像のブロックが隣接し、右側に暗い画像のブロックが隣接している場合の例である。この場合には、ブロックｎに対し明部ブロック階調値を優先して選択するのが好適である。具体的には、明部ブロック階調値を選択した場合、ブロックｎの右半分の暗部における補正誤差が左半分の明部に比べ大きくなる（暗部が補正誤差の大きい補正誤差領域となる）。しかしながら、ブロックｎ−１からブロックｎの左半分に続く明部の影響により、この補正誤差は検知され難くなる。
一方、図１５（Ｂ）は、エッジパターン画像であるブロックｎ（左半分が明部で右半分が暗部のブロック）の左側に暗い画像のブロックが隣接し、右側に明るい画像のブロックが隣接している場合の例である。この場合にブロックｎに対し明部ブロック階調値を選択してしまうと、ブロックｎの右半分の暗部における補正誤差が図１５（Ａ）の場合よりも検知しやすくなってしまう。これは、図１５（Ｂ）ではブロックｎ−１が暗い画像のブロックであるため、図１５（Ａ）の場合と比較して明部の領域の割合が減少し、ブロックｎの右半分からブロックｎ＋１に続く暗部の領域の割合が増加したためである。また、ブロックｎ内の明部の階調値と暗部の階調値が近いほど、明部の比率（ブロック内の割合）が
小さくなるほど、ブロックサイズが大きくなるほど、上記補正誤差は検知しやすくなる。
【００８５】
そのような問題を解決するために、本実施例では、処理対象の分割領域の周囲の分割領域内の画像を参照する。そして、処理対象の分割領域内の画像がエッジパターン画像であって、少なくとも該分割領域の両隣の分割領域の画像が暗部の画像である場合に、処理対象の分割領域のエッジを構成する暗部の平均階調値をセレクトブロック階調値として算出する。即ち、明部を補正誤差領域とする（図１５（Ｂ））。
具体的には、ブロックバッファ２００１として、対象ブロックと隣接ブロックを含む３ブロック分（１２画素分）の輝度データを一時的に格納できる大きさのバッファを用いる。そして、ブロックパターン解析部２００２の処理を図１６に示したフローチャートに従って行う。以下に、本実施例のブロックパターン解析部２００２の処理について説明する。
【００８６】
Ｓ１０１では、実施例１，２で説明したようにブロックｎに対してエッジの検出などデータパターンの解析を行う。
エッジが検出されない場合は（Ｓ１０２：ＮＯ）、Ｓ１０９に進み、セレクトブロック階調値としてブロック階調値を選択する。
エッジが検出された場合は（Ｓ１０２：ＹＥＳ）、Ｓ１０３においてブロックｎの暗部側の隣接ブロック（図１５の例では、ブロックｎ−１）のデータパターン解析をＳ１０１と同様に行う。隣接ブロックの画像がエッジを含まない暗部の画像であると判断された場合は（Ｓ１０４：ＹＥＳ）、Ｓ１０５に進む。そうでない場合は（Ｓ１０４：ＮＯ）、Ｓ１０８に進み、セレクトブロック階調値として明部ブロック階調値を選択する。
Ｓ１０５では、ブロックｎの明部側の隣接ブロック（図１５の例では、ブロックｎ＋１）のデータパターン解析をＳ１０３と同様に行う。隣接ブロックの画像がエッジを含まない暗部の画像であると判断された場合は（Ｓ１０６：ＹＥＳ）、Ｓ１０７に進み、セレクトブロック階調値として暗部ブロック階調値を選択する。そうでない場合は（Ｓ１０６：ＮＯ）、Ｓ１０８に進み、セレクトブロック階調値として明部ブロック階調値を選択する。
【００８７】
以上説明したように、隣接したブロックの情報まで考慮して読み出す補正値を決定することにより、対応できるデータパターン数をより多くすることができ、ひいては、実施例１，２に比べ補正性能をより高めることができる。
なお、以上の説明は、隣接ブロックのデータパターンを考慮した実施例を、説明を分かりやすくするために示した一例であり、処理方法はこれに限定されるものではない。例えば、上記のように隣接する２ブロックを参照するのではなく、更にその周辺のブロックを参照してもよい。
【００８８】
以上述べたように、本実施形態に係る画像表示装置及びその制御方法によれば、ブロック毎に読み出す補正値の階調値が決定される。それにより、補正値が階調依存性のある輝度ばらつきを低減するための処理に用いる補正データを記憶手段から読み出す際に必要となる記憶手段の処理帯域の低減を、輝度ばらつき補正性能と両立して実現することができる。
【符号の説明】
【００８９】
１０２・・・揮発性メモリ，１０３・・・ブロック階調点選択部，１０４・・・補間演算部，１０５・・・乗算部，１０６・・・アドレス生成部，１０７・・・データ並び替え部，２００・・・表示パネル
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の表示素子を有する表示パネルと、
前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、
前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、
制御手段と、
を有し、
前記制御手段は、
表示パネルを複数の分割領域に分割し、
分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出し、
前記補正手段で、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数）の補正値を読み出す制御を実行し、
前記補正手段は、分割領域毎に、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換する
ことを特徴とする画像表示装置。
【請求項２】
前記制御手段は、分割領域毎に、
分割領域内の画像の相関性が所定の基準よりも高い場合には、分割領域内の表示素子に対する映像信号の平均的な階調値をセレクトブロック階調値として算出し、
分割領域内の画像の相関性が所定の基準よりも低い場合には、分割領域内の表示素子に対する映像信号の階調値のうち、所定の階調値よりも高い階調値を用いてセレクトブロック階調値を算出する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記制御手段は、分割領域毎に、分割領域内の表示素子に対する映像信号の平均階調値をセレクトブロック階調値として算出する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記制御手段は、
分割領域毎に、分割領域内の画像がエッジを含むエッジパターン画像か否かを判断し、
エッジパターン画像の分割領域に対しては、エッジを構成する高階調側の領域の平均階調値をセレクトブロック階調値として算出する
ことを特徴とする請求項１〜３のいずれか１項に記載の画像表示装置。
【請求項５】
前記制御手段は、分割領域内の画像において、エッジが存在し、且つ、エッジを構成する低階調側の領域と高階調側の領域の階調値の差が所定値以上である場合に、該画像をエッジパターン画像であると判断する
ことを特徴とする請求項４に記載の画像表示装置。
【請求項６】
前記制御手段は、分割領域内の画像において、エッジが存在し、且つ、エッジを構成する低階調の領域に対する高階調側の領域の割合が所定範囲内である場合に、該画像をエッジパターン画像であると判断する
ことを特徴とする請求項４または５に記載の画像表示装置。
【請求項７】
前記制御手段は、分割領域内の画像において、エッジが存在し、且つ、存在するエッジの数が１つである場合に、該画像をエッジパターン画像であると判断する
ことを特徴とする請求項４〜６のいずれか１項に記載の画像表示装置。
【請求項８】
前記制御手段は、処理対象の分割領域の周囲の分割領域内の画像を参照し、
処理対象の分割領域内の画像がエッジパターン画像であって、少なくとも該分割領域の両隣の分割領域の画像が低階調側の領域の画像である場合には、処理対象の分割領域のエッジを構成する低階調側の領域の平均階調値をセレクトブロック階調値として算出する
ことを特徴とする請求項４〜７のいずれか１項に記載の画像表示装置。
【請求項９】
前記表示パネルにおいて、前記複数の表示素子は、Ｒ，Ｇ，Ｂの３色にそれぞれ対応する３つの表示素子を１画素として配置されており、
前記分割領域は、同一色に対応する複数の表示素子で構成される領域である
ことを特徴とする請求項１〜８のいずれか１項に記載の画像表示装置。
【請求項１０】
前記表示パネルにおいて、前記複数の表示素子は、Ｒ，Ｇ，Ｂの３色にそれぞれ対応する３つの表示素子を１画素として配置されており、
前記分割領域は、複数の画素で構成される領域であり、
前記制御手段は、色毎にセレクトブロック階調値を算出し、算出されたセレクトブロック階調値に色毎に異なる重み付け処理を施し、重み付けされた値の最大値を前記補正手段の制御に用いるセレクトブロック階調値として選択する
ことを特徴とする請求項１〜８のいずれか１項に記載の画像表示装置。
【請求項１１】
前記記憶手段は、バンク構成のメモリであり、
前記制御手段によって同じバンクが連続してアクセスされないように、前記補正データは、複数のバンクに分けて格納されている
ことを特徴とする請求項１〜１０のいずれか１項に記載の画像表示装置。
【請求項１２】
前記記憶手段は、バンク構成のメモリであり、
前記制御手段によって同じバンクが連続してアクセスされないように、前記補正データは、少なくとも色毎に異なるバンクに格納されている
ことを特徴とする請求項９に記載の画像表示装置。
【請求項１３】
前記記憶手段は、バンク構成のメモリであり、
前記制御手段によって同じバンクが連続してアクセスされないように、前記補正データのうち、同じ階調値に対応する複数の補正値は、複数のバンクに分けて格納されている
ことを特徴とする請求項１０に記載の画像表示装置。
【請求項１４】
前記表示素子は、電子放出素子である
ことを特徴とする請求項１〜１３のいずれか１項に記載の画像表示装置。
【請求項１５】
マトリクス状に配置された複数の表示素子を有する表示パネルと、
前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、
前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、
制御手段と、
を有する画像表示装置の制御方法であって、
前記制御手段が、表示パネルを複数の分割領域に分割し、分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出するステップと、
前記補正手段が、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の
整数）の補正値を読み出すステップと、
前記補正手段が、分割領域毎に、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換するステップと、
を有することを特徴とする画像表示装置の制御方法。
【請求項１】
マトリクス状に配置された複数の表示素子を有する表示パネルと、
前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、
前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、
制御手段と、
を有し、
前記制御手段は、
表示パネルを複数の分割領域に分割し、
分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出し、
前記補正手段で、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の整数）の補正値を読み出す制御を実行し、
前記補正手段は、分割領域毎に、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換する
ことを特徴とする画像表示装置。
【請求項２】
前記制御手段は、分割領域毎に、
分割領域内の画像の相関性が所定の基準よりも高い場合には、分割領域内の表示素子に対する映像信号の平均的な階調値をセレクトブロック階調値として算出し、
分割領域内の画像の相関性が所定の基準よりも低い場合には、分割領域内の表示素子に対する映像信号の階調値のうち、所定の階調値よりも高い階調値を用いてセレクトブロック階調値を算出する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記制御手段は、分割領域毎に、分割領域内の表示素子に対する映像信号の平均階調値をセレクトブロック階調値として算出する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記制御手段は、
分割領域毎に、分割領域内の画像がエッジを含むエッジパターン画像か否かを判断し、
エッジパターン画像の分割領域に対しては、エッジを構成する高階調側の領域の平均階調値をセレクトブロック階調値として算出する
ことを特徴とする請求項１〜３のいずれか１項に記載の画像表示装置。
【請求項５】
前記制御手段は、分割領域内の画像において、エッジが存在し、且つ、エッジを構成する低階調側の領域と高階調側の領域の階調値の差が所定値以上である場合に、該画像をエッジパターン画像であると判断する
ことを特徴とする請求項４に記載の画像表示装置。
【請求項６】
前記制御手段は、分割領域内の画像において、エッジが存在し、且つ、エッジを構成する低階調の領域に対する高階調側の領域の割合が所定範囲内である場合に、該画像をエッジパターン画像であると判断する
ことを特徴とする請求項４または５に記載の画像表示装置。
【請求項７】
前記制御手段は、分割領域内の画像において、エッジが存在し、且つ、存在するエッジの数が１つである場合に、該画像をエッジパターン画像であると判断する
ことを特徴とする請求項４〜６のいずれか１項に記載の画像表示装置。
【請求項８】
前記制御手段は、処理対象の分割領域の周囲の分割領域内の画像を参照し、
処理対象の分割領域内の画像がエッジパターン画像であって、少なくとも該分割領域の両隣の分割領域の画像が低階調側の領域の画像である場合には、処理対象の分割領域のエッジを構成する低階調側の領域の平均階調値をセレクトブロック階調値として算出する
ことを特徴とする請求項４〜７のいずれか１項に記載の画像表示装置。
【請求項９】
前記表示パネルにおいて、前記複数の表示素子は、Ｒ，Ｇ，Ｂの３色にそれぞれ対応する３つの表示素子を１画素として配置されており、
前記分割領域は、同一色に対応する複数の表示素子で構成される領域である
ことを特徴とする請求項１〜８のいずれか１項に記載の画像表示装置。
【請求項１０】
前記表示パネルにおいて、前記複数の表示素子は、Ｒ，Ｇ，Ｂの３色にそれぞれ対応する３つの表示素子を１画素として配置されており、
前記分割領域は、複数の画素で構成される領域であり、
前記制御手段は、色毎にセレクトブロック階調値を算出し、算出されたセレクトブロック階調値に色毎に異なる重み付け処理を施し、重み付けされた値の最大値を前記補正手段の制御に用いるセレクトブロック階調値として選択する
ことを特徴とする請求項１〜８のいずれか１項に記載の画像表示装置。
【請求項１１】
前記記憶手段は、バンク構成のメモリであり、
前記制御手段によって同じバンクが連続してアクセスされないように、前記補正データは、複数のバンクに分けて格納されている
ことを特徴とする請求項１〜１０のいずれか１項に記載の画像表示装置。
【請求項１２】
前記記憶手段は、バンク構成のメモリであり、
前記制御手段によって同じバンクが連続してアクセスされないように、前記補正データは、少なくとも色毎に異なるバンクに格納されている
ことを特徴とする請求項９に記載の画像表示装置。
【請求項１３】
前記記憶手段は、バンク構成のメモリであり、
前記制御手段によって同じバンクが連続してアクセスされないように、前記補正データのうち、同じ階調値に対応する複数の補正値は、複数のバンクに分けて格納されている
ことを特徴とする請求項１０に記載の画像表示装置。
【請求項１４】
前記表示素子は、電子放出素子である
ことを特徴とする請求項１〜１３のいずれか１項に記載の画像表示装置。
【請求項１５】
マトリクス状に配置された複数の表示素子を有する表示パネルと、
前記複数の表示素子間の輝度ばらつきを低減するための補正処理で用いられる表示素子毎の補正データであって、各表示素子について、Ｎ個（Ｎは３以上の整数）の階調値に対応するＮ個の補正値を含む補正データを記憶する記憶手段と、
前記記憶手段から前記補正データを読み出して前記補正処理を実行する補正手段と、
制御手段と、
を有する画像表示装置の制御方法であって、
前記制御手段が、表示パネルを複数の分割領域に分割し、分割領域毎に、分割領域を代表する階調値であるセレクトブロック階調値を算出するステップと、
前記補正手段が、分割領域毎に、分割領域内の各表示素子のＮ個の補正値のうち、セレクトブロック階調値に対応する補正値を算出するために用いるｎ個（ｎは１以上Ｎ未満の
整数）の補正値を読み出すステップと、
前記補正手段が、分割領域毎に、読み出したｎ個の補正値を用いて前記セレクトブロック階調値に対応する補正値を算出し、算出した補正値を用いて、分割領域内の表示素子に対する映像信号の階調値を変換するステップと、
を有することを特徴とする画像表示装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１７０１０６（Ｐ２０１１−１７０１０６Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３３９１４（Ｐ２０１０−３３９１４）
【出願日】平成２２年２月１８日（２０１０．２．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１８日（２０１０．２．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]