画像表示装置
【課題】クロストークによる画質の低下を抑制する補正をインタレース駆動時に好適に行う画像処理装置を提供することを目的とする。
【解決手段】画面に画像を表示するための複数の画素と、複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、を有しており、前記駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、前記補正値は、補正の対象となる画素に近接する画素に対応する画素データに基づいて算出されるものであり、前記算出に用いる画素データは、前記補正の対象となる画素が駆動されるフィールドの画素データと、前記補正の対象となる画素が駆動されないフィールドの画素データである。
【解決手段】画面に画像を表示するための複数の画素と、複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、を有しており、前記駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、前記補正値は、補正の対象となる画素に近接する画素に対応する画素データに基づいて算出されるものであり、前記算出に用いる画素データは、前記補正の対象となる画素が駆動されるフィールドの画素データと、前記補正の対象となる画素が駆動されないフィールドの画素データである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関する。
【背景技術】
【０００２】
特許文献１（米国特許第６，３０７，３２７号明細書）には、電界放出ディスプレイにおけるスペーサの可視性を制御する方法が開示される。スペーサ近傍の第１領域と、スペーサ非近傍の第２領域を定義し、スペーサを視者に対して見えなくするために、第１領域に伝送する画素データを修正するという画素データ補正方法が記載されている。
【０００３】
特許文献２（特開２００５−３１６３６号公報）には、画像表示装置において注目画素の近傍の画素に対応するデータに基づいて注目画素に対応するデータを補正する補正方法が開示されている。
【特許文献１】米国特許第６，３０７，３２７号明細書
【特許文献２】特開２００５−３１６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
複数の画素をマトリックス駆動する画像表示装置においては画素間のクロストークが生じうる。
【０００５】
ここで、クロストークとは、所定の画素が出力する光量が、他の画素の駆動によってうける影響のことをいう。
【０００６】
例えば、画素が電子放出素子と該電子放出素子が放出する電子が照射されることで発光する発光領域とを有するものである場合を例に挙げる。
【０００７】
この構成においては、ある画素の電子放出素子が放出する電子が他の画素の発光領域に入射する場合がある。これにより他の画素の発光領域が出力する光量は増加する。
【０００８】
また液晶に電界を印加する電極を有する画素を用いる画像表示装置においては、ある画素の電極が発生させる電界が他の画素にも影響を与える場合がある。これにより他の画素の出力する光量（透過光量もしくは反射光量）は影響を受ける。
【０００９】
クロストークは表示された画像の画質に影響を及ぼす。クロストークが生じることで画素の光量が所望の光量からずれる。またクロストークが異なる色の画素間で発生すると彩度が低下する。またクロストークが画面内で不均一に生じると、画面内に明るさのむらが生じる。これらはいずれも画質を低下させる。
【００１０】
このようなクロストークによる画質の低下は、補正により減らすことが可能である。
【００１１】
例えば、クロストークによって出力する光量が増える画素が出力する光量を減らすように補正することで、実際に得られる光量と必要な光量（入力信号が指定する光量）との差を低減することができる。クロストークが異なる色の画素間で発生する場合には、この補正を行うことで彩度の低下を抑制することができる。またクロストークの量が画面内で不均一である場合の明るさのむらを、この補正を行うことで減らすことができる。
【００１２】
また、クロストークによって増える光量が複数の画素で異なる場合に、クロストークに
よって増える光量が少ない画素の光量を増やすように補正することで明るさのむらを減らすことができる。
【００１３】
複数の種類の画像の表示条件が知られている。
【００１４】
例えば、インタレース表示やプログレッシブ表示が知られている。また、６０Hz表示（リフレッシュレートが６０Hz、すなわち、１秒間に６０回の画像表示（１回の画像表示はインタレース表示であってもプログレッシブ表示であってもよい）を行う）やより高いリフレッシュレートでの表示が知られている。
【００１５】
複数の画素をマトリックス駆動して表示を行う画像表示装置においては、インタレース表示を行う際には複数の画素をインタレース駆動する。またプログレッシブ表示を行う際には複数の画素をプログレッシブ駆動する。本発明は以下の課題の少なくとも１つを解決することを目的とする。
【００１６】
本発明は、クロストークによる画質の低下を抑制する補正をインタレース駆動時に好適に行う構成を実現することを課題とする。
【００１７】
また、クロストークによる画質の低下を抑制する補正を、単位時間あたりの画像表示の回数が異なる表示条件に対応して行うことができる構成を実現することを課題とする。
【課題を解決するための手段】
【００１８】
本発明は上記目的を達成するため、画面に画像を表示するための複数の画素と、複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、を有しており、駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、補正値によって補正された駆動信号を出力する出力部と、を有しており、補正値は、補正の対象となる画素に近接する画素に対応する画素データに基づいて算出されるものであり、算出に用いる画素データは、補正の対象となる画素が駆動されるフィールドの画素データと、補正の対象となる画素が駆動されないフィールドの画素データであることを特徴とする。
【００１９】
また、本発明は、画面に画像を表示するための複数の画素と、複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、を有しており、駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、補正値によって補正された駆動信号を出力する出力部と、を有しており、補正値出力回路は、補正の対象となる画素に近接するｎ個の画素にそれぞれ対応するｎ個の画素データを記憶するメモリと、メモリに記憶したｎ個の画素データを、ｍ個（ｍはｎよりも大きい整数）の画素データに変換する変換回路と、を有しており、該変換回路の出力に基づいて補正値を生成する、ことを特徴とする。
【００２０】
また、本発明は、画面に画像を表示するための複数の画素と、該複数の画素を駆動するための駆動信号を出力する駆動部と、を有しており、該駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、補正値によって補正された駆動信号を出力する出力部と、を有しており、補正値出力回路は、補正の対象となる画素に近接する画素に対応する画素データを用いた演算によって補正値を生成するものであり、複数の画素による単位時間あたりの画像表示の回数が第１の値である場合と、該第１の値よりも大きい第２の値である場合とで、異なる演算を行うものである、ことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、クロストークによる画質の低下を抑制する補正をインタレース駆動時に好適に行うことができる。
【発明を実施するための最良の形態】
【００２２】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００２３】
本発明は、表面伝導型放出素子を用いた表示装置、電界放出型表示装置（ＦＥＤ）、プラズマ表示装置（ＰＤＰ）、有機ＥＬ表示装置などに適用できる。本発明は、クロストークの視覚への悪影響を適切に低減できるので、クロストークの生じる種々の表示装置に適用可能である。例えば、表面伝導型放出素子を用いた表示装置やＦＥＤなどの電子線表示装置では、自発光した輝点輝度によって周辺画素でハレーション発光が生じる可能性がある点から、電子線表示装置は本発明が適用される好ましい形態である。更に、プラズマ表示装置においても放電セル間の隔壁がない場合や隔壁構造が画素単位より大きくなった場合などは同様に周辺画素へハレーション（クロストーク）が生じる可能性がある点から、プラズマ表示装置も本発明が適用される好ましい形態である。また液晶表示装置や有機ＥＬにおいては、保持容量の電位によって明るさが決まるが、画素の電位が近傍の画素の電位に影響を与える（クロストーク）ことがある。特にこれは画素ピッチが小さくなる（高精細化される）と顕著である。このように近傍の素子間でクロストークが生じ得る画像表示装置において本発明は特に好適に適用可能である。以下では画像表示装置として表面伝導型放出素子を用いた表示装置の構成を特に好適な形態として説明する。
【００２４】
（第１の実施形態）
本発明の第１の実施形態について説明する。この実施形態は、インタレース表示を行う際のクロストークによる明るさむらの補正を行う形態である。
【００２５】
まず、図４を用いて実施形態の画像表示装置の構成を示す。２０は表示パネルである。表示パネル２０は、薄型の真空容器内に、対向して配置された、基板上に多数の電子放出素子（例えば冷陰極素子）を配列してなるマルチ電子源と、電子の照射により画像を形成する画像形成部材（例えば蛍光体）とを備える。蛍光体は画面を構成するフェースプレートガラス基板に形成されている。電子放出素子が行方向配線電極４２（行配線）と列方向配線電極４３（列配線）により単純マトリクス状に配線されており、列／行電極バイアスにより選択された素子から電子が放出される。電子を高圧電圧により加速し蛍光体に衝突させることで発光が得られる。ここでは蛍光体を発光領域として用いている。電子放出素子とその電子放出素子に対応する発光領域とによって画素が構成される。ある画素の電子放出素子からの電子は、主にその画素の発光領域を発光させる。
【００２６】
なお一つの画素を、それぞれ異なる色に対応する複数の画素を組み合わせることによって構成することもできる。本発明は、一つの画素が一つの色のみに対応するものであっても、一つの画素が複数の色に対応する画素を組み合わせたもの（例えば赤の画素と緑の画素と青の画素を組み合わせたものを一つの画素として扱う構成）であっても適用できる。
【００２７】
本実施形態では、電子放出素子として、表面伝導型放出素子が用いられる。表面伝導型放出素子を用いた表示パネルの構成と製造法については、特開２０００−２５０４６３号公報に詳しく開示されている。
【００２８】
表示パネル２０が有する画素を駆動する信号を出力するのが駆動部４１である。駆動部４１は信号処理部１０、PWMパルス制御部１４、駆動電圧制御部１５、列配線スイッチ部
１６、行選択制御部１７、行配線スイッチ部１８、高圧発生部１９を有している。表示パネル２０の複数の画素をインタレース駆動する際には、行配線スイッチ部１８から行配線を一つおきに順次選択する選択信号が出力される。プログレッシブ駆動する際には、行配
線を間に選択しない行配線を挟まずに順次選択する選択信号が出力される。列配線には、選択された行配線に接続される画素を駆動する駆動信号が、行配線の選択に同期して出力される。この表示パネル２０に映像信号を入力し表示するまでの動作を説明する。信号Ｓ１は入力映像信号である。入力映像信号は、各画素の光量を指定するデータである画素データの集合である。それぞれ異なる画素に対応する画素データが順次に入力される。信号処理部１０は、入力映像信号Ｓ１に対し表示に好適な信号処理を施し、表示信号Ｓ２を出力する。
【００２９】
１１は逆γ補正部である。一般的に、入力映像信号Ｓ１は、ＣＲＴディスプレイで表示することを前提として、ＣＲＴディスプレイの入力−発光特性（γ＝２．２）に合わせたガンマ変換と呼ばれる非線形変換（γ＝０．４５）が施されて伝送あるいは記録されている。その映像信号を、表面伝導型放出素子を用いた表示装置、ＦＥＤ、ＰＤＰなどの入力−発光特性が線形な表示デバイスに表示する場合には、入力信号に対して、逆ガンマ変換（γ＝２．２）を施すことで好適な表示が可能となる。
【００３０】
逆γ補正部１１への入力信号Ｓ１は各色８ビット〜１０ビットで入力されることが多い。ただし、非線形な逆ガンマ変換による低階調部のつぶれなどを避けるために、表示装置の表示性能に応じて１０ビット〜１６ビットのデータ幅にて変換を行うことが好ましい。
ここではクロストークにかかわる補正以外の信号処理の例として逆γ補正を挙げている
が、逆γ補正以外にも必要に応じて種々の信号処理を行うことができる。
【００３１】
逆γ補正部１１の出力データは、表示パネル２０の輝度とデータが線形になるように変換される。その出力データは、ハレーション補正部１２に入力される。ハレーション補正部１２は補正値出力回路を有している。ハレーション補正部１２に関しては以降で詳しく説明する。
【００３２】
ハレーション補正部１２からは、表示パネル２０に好適な映像を表示させるための表示信号Ｓ２が出力される。この実施形態においてはハレーション補正部１２は補正値出力回路で生成した補正値を補正対象となる信号に演算する回路を有しているので、表示信号Ｓ２は補正された信号である。タイミング制御部１３は、入力映像信号Ｓ１と共に受け渡された同期信号を元に、各ブロックの動作のための各種タイミング信号を生成し出力する。
【００３３】
ＰＷＭパルス制御部１４は、水平１周期（行選択期間）毎に表示信号Ｓ２を表示パネル２０に適応した駆動信号に変換する（本実施形態では、パルス幅変調（ＰＷＭ））。駆動電圧制御部１５は、表示パネル２０に配置されている素子を駆動する電圧を制御する。列配線スイッチ部１６は、トランジスタなどのスイッチ手段により構成され、水平１周期（行選択期間）ごとに駆動電圧制御部１５からの出力をＰＷＭパルス制御部１４から出力されるＰＷＭパルス期間だけパネル列電極に印加する。これにより補正された駆動信号が表示パネル２０に供給される。行選択制御部１７は、表示パネル２０上の素子を駆動する行選択パルスを発生する。行配線スイッチ部１８は、トランジスタなどのスイッチ手段により構成され、行選択制御部１７から出力される行選択パルスに応じた駆動電圧制御部１５の出力を表示パネル２０に出力する。列配線スイッチ部１６と行配線スイッチ部１８は画素が接続される配線に駆動信号を出力する出力部である。高電圧発生部１９は、表示パネル２０に配置されている電子放出素子から放出された電子を蛍光体に衝突させるために加速する加速電圧を発生する。以上により、表示パネル２０が駆動されて映像が表示される。次に、クロストークの一態様である「ハレーション」について説明する。
【００３４】
図５（ａ）は、リアプレートに形成した電子放出素子５１と、該電子放出素子と間隔を空けてフェースプレートに配置される発光体５２（本例では、赤、青、緑の各色の蛍光体であり、それぞれが発光領域を構成する）とを用い、電子放出素子から放出される電子ビ
ームを前記発光体に照射して前記発光体を発光させる画像表示装置を示す。メタルバック５３は電子を加速する電位が印加されるアノードである。本発明者は、このような画像表示装置において、画素間のクロストークが生じることに着目した。ある画素を駆動することでそれに近接する画素が出力する光量が所望値からはずれてしまう。これにより色再現性が所望の状態とは異なるという問題が生じる。具体的な例を挙げると、青の蛍光体にのみ電子を照射して青色の発光を得ようとした場合に、純粋な青ではなく、わずかに他の色すなわち、緑と赤の発光が混ざった発光状態、すなわち、彩度が良くない発光状態になる。
【００３５】
本発明者は研究を重ねた結果、電子放出素子が放出する電子が、該電子放出素子に対応する発光体に入射することで、対応する発光領域が輝点発光するだけでなく、以下の状態が生じていることを確認した。すなわち、放出された電子が対応する発光領域で反射するなどにより近接（隣接も含む）の発光領域（異なる色の発光領域も含む）への電子（反射電子もしくは２次電子）の入射が生じて、周辺の発光領域も発光させることがわかった。注目している発光領域に近接しており、注目している発光領域が対応する電子放出素子の駆動によって発光を生じてしまう発光領域に注目している発光領域とは異なる色の発光領域が含まれると彩度の低下が生じる。このように、ある表示素子（画素）が近接する他の表示素子（画素）の駆動による影響を受けて発光する現象を、本明細書では「ハレーション」と呼んでいる。近傍の画素間で発生するクロストークの一例である。
【００３６】
表面伝導型放出素子を用いた表示装置（以下の実施形態に示す構成）においては、図５（ｂ）に示すように、ある蛍光体に電子が照射されるとその画素を中心にハレーションによる円形発光（発光量としての輝度で表現すると輝点を中心とした円柱形に分布）が起きることが分かった。注目画素に対して他の画素が与える影響を評価できれば、クロストークによる画質の低下を抑制する補正処理を行うことができる。注目画素に対する他の画素の影響は他の画素の駆動状態によって決まるので、他の画素の駆動状態と相関関係を有するデータを用いて補正値を生成することで適当な補正処理を行うことができる。画素の駆動状態と相関関係を有するデータとしてはその画素の光量を指定する画素データを用いることができる。任意の２つの画素の間のクロストークを評価する場合、該２つの画素が充分に離れて位置していればそれらの間のクロストークは無視してもよい。したがって、注目画素に近接しており、注目画素に対して影響を及ぼし得る位置にある画素の画素データを用いて補正値を生成することで適切な補正処理を行うことが可能となる。注目画素の光量が、ある一つの画素の駆動によって影響を受ける量は、その一つの画素の画素データを変数とする関数によって評価することができる。該関数としては例えば、その一つの画素の画素データにクロストークがどの程度の割合で発生するかを示す係数を掛けるものを採用することができる。注目画素に対してハレーションなどのクロストークを生じさせる画素は一つには限らない。注目画素への周辺の複数の画素からの影響を評価する場合は、複数の画素データを変数として参照する。複数の画素データを参照するにあたってはフィルタ処理を好適に採用できる。例えばこのハレーションの及ぶ円形領域の半径がＮ画素であれば、後ほど詳しく説明するハレーション補正処理のための画素参照範囲として２Ｎ＋１タップのフィルタを好適に採用できる。
【００３７】
前記ハレーションの及ぶ領域の半径は、蛍光体が配置されているフェースプレートと電子源が配置されているリアプレートとの間隔、画素サイズなどによって一意に決めても実用上差支えないことが分かった。したがって、フェースプレートとリアプレートの間隔がわかっていれば、フィルタタップ数は一意に決まる。本実施形態ではＮ＝５画素であったために、１１タップフィルタを用いる。つまり、ハレーションの影響度を考慮する為には、図７に示したように１１画素×１１ラインのデータ参照を行えばよいことが分かる。すなわち、注目画素を基準位置とし、その近傍にあって、クロストーク補正のために参照が必要な画素に対応するデータを参照する。ここでは注目画素を中心として、直径が１１×
画素ピッチの円内に位置する画素であり、これらの画素はいずれも注目画素との距離が、各素子の駆動が注目画素の明るさを増加させるという条件を満たす距離になっている。参照範囲はこれらの画素を包含する範囲である。なお参照が必要な画素を含む範囲は、表示装置の構成に応じて適宜設定できる。
【００３８】
このようにハレーションの及ぶ領域の半径は表示パネルの物理構造（フェースプレートとリアプレートとの間隔、画素サイズ）から得られる静的パラメータである。よって、同一の補正回路を複数の種別の異なる表示パネルに対応させる場合は、図７のハレーションマスクパターンを可変パラメータとして変更できるようにしておけば良い。
【００３９】
なおハレーションのようなクロストークの発生は、それ自体で画質に影響を与え得るものである。画素の光量がクロストークによって所望の光量からずれるからである。またクロストークが異なる色の画素間で生じると彩度が低下する。これらによる画質への影響が第１の問題である。またクロストークの発生の仕方が画面内で局所的に異なる場合には、画質はより大きな影響を受けうる。例えば入力される画素データが画面内の各画素に対して同じ光量を要求する場合、クロストークによって増える光量が各画素で同じであれば、各画素の間での光量の差は生じない。しかしながら、入力される画素データが画面内の各画素に対して同じ光量を要求する場合に、ある画素ではクロストークによる光量の増加が大きく、他の画素ではクロストークによる光量の増加が相対的に小さい場合、画素の間での光量の差が生じる。この光量の差は、画面内に明るい部分と暗い部分を生じさせる。この明るさのむらは輝度計による輝度測定によって評価することができる。この明るさのむらによる画質への影響が第２の問題である。
【００４０】
画面内の一部の領域（第１の領域）ではクロストークが多く発生し、他の一部の領域では第１の領域に比べてクロストークが生じにくい画像表示装置がありうる。クロストークの量は上述したように注目画素に対してクロストークを生じさせうる画素の駆動状態に依存するものであるが、画質の低下が顕在化するのは、同じ駆動条件であってもクロストークの量が領域によって異なる場合である。
【００４１】
図５（ａ）及び図５（ｂ）は反射電子の反射軌道にスペーサのような遮蔽部材がない場合（スペーサ非近傍）である。一方、スペーサのような遮蔽部材がある場合（スペーサ近傍）は反射電子（２次電子）が図６（ａ）に示すようにスペーサにより遮断されてしまうためハレーション強度が軽減する。電子放出素子と発光領域の間には空間が設けられる。該空間は表示パネルの外部雰囲気よりも低圧に保たれている。スペーサはこの空間を維持するための部材である。スペーサの最近接の電子放出素子から電子ビーム（１次電子）が放出された場合のハレーションの影響範囲は図６（ｂ）のように半円発光となってしまうことが分かった。ここで図５、図６では注目画素からの周辺の画素への影響を図示しているが、周辺の画素から注目画素への影響も同様に生じる。図５に示す領域では、中央の画素を注目画素とすると、その周辺の半径５画素の距離内にある画素からの影響が注目画素に対して生じる。一方図６に示す領域では、注目画素を中心とする半径５画素の距離内にある画素のうちのスペーサに対して注目画素と同じ側にある画素のみが注目画素に対して影響を与え得る。ここではスペーサがクロストークを抑制する部材として機能している。
【００４２】
本実施形態で用いた表示パネルには、フェースプレートとリアプレートを支えるために、水平方向に伸びる複数の長尺スペーサが数十ラインおきに実装されている。スペーサを１ラインごとに配置するのはコスト上の問題があるため、スペーサとスペーサとの間に１５ライン（１５素子）分以上の間隔を設けるのが好適である。スペーサとしては種々の形状のものを用いることができる。ここでは表示パネル内で水平方向のラインに沿って配置されており、表示パネルの水平方向の一端近傍から他端近傍に至る長さを持つ板状のスペーサを採用した。
【００４３】
この構成において全面同色点灯をすると、上述したハレーションによりスペーサ近傍とスペーサ非近傍の異なる領域間でハレーション量の違いが生じることがわかった。このハレーション量の違いによりスペーサ近傍の色純度が変化するスペーサむらという特有の課題が生じることが確認された。スペーサむらの程度は表示画像の点灯パターンにより異なる。例えば、全面青を点灯した場合、図９（ａ）に示すように、青の発光輝度にハレーション輝度が付加される。このハレーション輝度は、「所定の発光領域の発光に対し、その所定の発光領域以外の発光領域を有する表示素子の駆動が与える変化量」ということができる。スペーサ近傍はスペーサからの距離に依存して、反射電子の遮断量が段階的に変わるため、１０ライン程度の幅の段階的なくさび状の色純度の変化が視認される。このくさび状の輝度の落ち込みが、「ハレーション輝度のうちスペーサによって減じられる量」である。
【００４４】
このように近接する画素間のクロストークが画面内で不均一に生じることによって明るさのむらが発生する。多色表示の場合はこの明るさのむらは色のむらとしても知覚できる。
【００４５】
なお近接する画素間のクロストークが画面内で不均一に生じることによって生じる明るさのむらは、全ての画素に対応する入力画素データが同一の値の画素データである場合（べた一色（solid color）の画像を表示する場合）に顕著である。すなわち、べた一色の
画面を表示しようとする場合には、クロストークが画面内で不均一に生じることによって生じる明るさのむら（色のむら）が目立つ。画像表示装置において表示する画像はべた一色の画像には限るものではなく、べた一色の画像とそれ以外の画像を区別する必要はないが、少なくともべた一色の画像においては本発明の補正が行われるようにすると好適である。
【００４６】
なお、ハレーションのようなクロストークによる画質の低下を抑制する方策としては大きく２つの方策がある。ひとつは、注目画素の光量が他の画素の駆動によって所望の値（入力する画素データが指定する光量）からΔＬ異なってしまう場合に、該ΔＬ分の補正が行われた駆動信号が得られるように補正処理を行う構成である。例えば注目画素の光量が他の画素の駆動による影響で所望の値からΔＬ増える場合は、注目画素の駆動信号が、所望の値からΔＬ小さい光量が得られるような補正を受けた信号になるように補正するとよい。補正による光量の減少と、クロストークによる光量の増分が相殺することで所望の光量を得ることができる。
【００４７】
該補正を行うことによりクロストークが生じない構成に近い画質での表示を行うことが可能となる。これにより上述の第１の問題は改善できる。
【００４８】
一方本実施形態で採用するのは、上述の第１の問題と第２の問題のうち、第２の問題を解決する形態である。具体的にはクロストークを抑制する部材によるクロストークの抑制の影響を受ける領域を有する画像表示装置において、その領域においてもクロストークが抑制されていない状態と同じもしくは近い表示になるように補正している。これはクロストークによって生じる所望の光量と実際に得られる光量とのずれを補正するものではないが、この補正もクロストークによる画質の低下を抑制する補正である。
すなわち、
・第１の領域（例えばスペーサの近傍の領域）に位置する第１の画素の光量が他の画素の駆動による影響を受けて所望の値からずれる量、が、
・第２の領域（前記スペーサの近傍の領域よりもスペーサから離れた領域）に位置する第２の画素の光量が他の画素の駆動による影響を受けて所望の値からずれる量、
よりも少ない場合に生じる明るさのむら、
入力される画素データが第１の画素と第２の画素に同じ光量を要求するものである場合に顕現する上記明るさのむら、
もクロストークによる画質の低下である。そして、第１の画素の光量を第２の画素の光量に近づける（同じにすることを含む）ようにする補正も、クロストークによる画質の低下を抑制する補正である。スペーサなど、クロストークを抑制する部材の局所的な存在による画質の低下を抑制する補正はその部材によるクロストーク抑制の量を評価することで行うことができる。以下にその構成を詳細に説明する。
【００４９】
以下では画像表示装置及び駆動信号の補正方法の具体的な例について図３を用いて説明する。インタレース駆動の際の補正について説明する前に、まずプログレッシブ駆動の際の補正について説明する。図３は、プログレッシブ駆動（フレームレート６０Ｈｚ）で表示パネルを駆動した場合の例を示している。
【００５０】
図３に示すハレーション補正回路は、補正値出力回路３１と、補正値出力回路３１が出力する補正値を用いて画素データを補正する演算回路である補正演算部８を有している。補正演算部８から出力される画素データは補正された画素データ（表示信号Ｓ２）なので、その補正された画素データによって生成される駆動信号は補正された駆動信号となる。
【００５１】
ハレーション補正部１２に入力される元画像データ（補正前の画素データ）は、逆γ補正部１１からの出力である。この元画像データは、ＲＧＢ各ｎビットで入力されるとする。上述したようにハレーションの影響範囲を考慮した補正を行うためには、本実施形態で用いる表示パネルの構成では１１×１１タップフィルタが必要であり、演算処理を行うためには、最低限１１ラインメモリが必要となる。この例で補正に必要なラインメモリ量Ｍを見積ると、以下の式で表される。
【００５２】
ラインメモリ容量Ｍ ＝ 水平画素数×ｎビット×ＲＧＢ×１１ライン
水平画素数＝１９２０画素、ｎ＝１６ビットの高階調表示を行う場合は、補正用ラインメモリ容量Ｍは、１９２０×１６×３×１１＝１０１４Ｋｂｉｔと膨大な量に膨れ上がる。このような量の演算用メモリを信号処理用のＬＳＩにそのまま実装すると、ダイサイズが大きくなり大幅にチップコストが上がることは、当業者であれば容易に理解できるところである。
【００５３】
そこで、間引き処理部１が元データを減じて第１のメモリ２に受け渡すことで、ラインメモリ容量Ｍの削減を図る。本実施形態では元データを減じるために２つ方法を採用する。
【００５４】
１つ目は、元データ（ｎビット）の上位ｍビット（ｎ＞ｍ）のみを参照することで、参照ビット数を削減する方法である。ここで、ｍ値はハレーション補正の演算精度が低下しない誤差率に収まるように決定される。前述した逆γ補正部１１の出力がｎ＝１２ビット〜１６ビットの場合は、ｍ＝８ビットまで削減できることが実験で明らかになっている。この理由は、ハレーション量は、参照画素の総点灯量に対して所定の微小な係数を掛ける事で算出されるため、元データの下位ビットの値は無視しても、算出結果への影響は小さいからである。すなわち、この微小な係数に依存して参照画素の分解能が決定するため、元データの下位ビットを無視できるのである。
【００５５】
２つ目は、上述したハレーションの影響範囲をＲＧＢサブピクセル（単色の画素）単位ではなく異なる色に対応する複数の画素を組み合わせた画素単位として近似する方法である。具体的には、Ｐｉｘｅｌ（ｍ＋２ビット）＝Ｒ（ｍビット）＋Ｇ（ｍビット）＋Ｂ（ｍビット）のように各ＲＧＢサブピクセルの点灯量を加算し、この和をピクセルの総点灯量として代表させる。
【００５６】
この元データを減じる２つの方法によって、ラインメモリ容量は、
ラインメモリ容量Ｍ′＝水平画素数×ｍビット×（（ｍ＋２）／３ｍ）ＲＧＢ×１１ライン
＝（ｍ／ｎ）×（（ｍ＋２）／３ｍ）×Ｍ
＝（８／１６）×（１０／２４）×Ｍ
＝０．２１×Ｍ
となる。補正精度を低下させることなく、２１３Ｋｂｉｔ（１０２４Ｋｂｉｔの２１％）まで第１のメモリ２の容量を削減することができる。なおこのような間引き処理は必要に応じて行えばよく、第１のメモリの容量が充分に確保できる場合は間引き処理を行う必要はない。
【００５７】
プログレッシブ駆動の場合、間引き処理部１からの出力は１１ラインメモリで構成された第１のメモリ２に１ライン単位で順次書き込まれる。第１のメモリ２には書き込まれた画素データ（間引き処理された画素データ）が記憶される。１１ライン分のデータ（間引き処理された画素データ）が格納された時点で、演算参照のために１１ラインメモリから同時に１１画素×１１ラインのデータが読み出されていく。第１のメモリ２は、このように同時読み出しができる構成が望まれるため、ＳＲＡＭによってラインメモリを構成することが好適である。そのためには、ＡＳＩＣ、或いは、ＦＰＧＡなどのＬＳＩ内部のＲＡＭを用いることが好ましい。復元部３は、間引き処理部１で減じられたデータを復元するため、同時に読み出された１１画素×１１ラインデータを２ｎ−ｍ倍する。
【００５８】
選択的加算部４は、まず、１１画素×１１ラインデータを、図７に示したハレーションマスクパターンでマスクする。ハレーションマスクパターンは、反射電子が影響を及ぼす周辺画素の情報（範囲）を示すものである。マスク領域の画素量は０となる。選択的加算部４は、次に、スペーサ近傍の注目画素に対して、周囲の画素からの反射電子のうちスペーサにより遮断された分のみを選択的に加算する。すなわち、注目画素に近接した画素のうちの、注目画素に対してスペーサをはさんで反対側にある画素の画素データ（間引き処理を受けた後、復元処理を受けた画素データ）を加算する。スペーサ位置情報生成部５は、タイミング制御部１３より受け取ったタイミング制御信号とスペーサ位置情報を元に生成された注目画素とスペーサとの位置関係を示す値であるＳＰＤ（Spacer Distance）値
により、注目画素とスペーサとの位置関係を判断する。
【００５９】
スペーサ近傍の注目画素に関し、反射電子が遮断される画素は図８のように１０パターンある。各パターンに、１〜１０のＳＰＤ値が割り当てられている。遮断量に関係する総点灯量は、ＳＰＤ値に応じてグレーで示した画素を選択し、これらの画素の値をすべて加算することで求めることができる。スペーサの非近傍の画素では、反射電子のスペーサによる遮断は起きないため、加算結果は０とすればよい。
【００６０】
係数乗算部６は、加算結果のうち何％が遮断されたハレーション分になるかを示す係数（ハレーションゲイン値）を、加算結果に乗算する。係数は通常０と１の間の値を取り、本実施形態のパネルにおいては０．０３％程度の値である。係数乗算部６により算出された補正値は、第２のメモリ７に格納される。第２のメモリ７の役割は、算出された補正値を、第１のメモリ２を経由していない元画像データ（補正対象となる画像データ）の所定の画素位置（算出した補正値と対応する画素位置）に対応させるべくタイミング調整をすることである。本実施形態では１フレーム遅延が行われるため、第２のメモリ７は、補正値を格納するフレームバッファとなる。第２のメモリ７はタイミング調整バッファとして機能するので、外付けのＤＲＡＭなどの安価なデバイスを用いることが好ましい。
【００６１】
１フレーム後に第２のメモリ７から読み出された補正値は、補正演算部８で元画像デー
タＲｉｎ、Ｇｉｎ、Ｂｉｎに次式で示されるように加算演算される。その加算結果が補正演算部８から補正データＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔとして出力される。
Ｒｏｕｔ＝Ｒｉｎ＋補正値
Ｇｏｕｔ＝Ｇｉｎ＋補正値
Ｂｏｕｔ＝Ｂｉｎ＋補正値
上述したように、本実施形態では、補正値を１フレーム後の元画像データに加算して補正データを算出している。しかし、この１フレームのずれは大きな問題とはならない。なぜなら、一般に、隣り合うフレーム間の映像は相関性が強いため、１フレームの遅延による補正量の相違は極めて小さいからである。また仮に、フレーム相関性が弱い映像の場合でも、ハレーションの補正量は前述した通り輝度の０．０３％程度と小さいため、補正誤差による輝度変化は人間の目では検知されにくいほど微小だからである。フレーム相関性が弱い映像には、例えば、黒い背景に白い矩形が毎フレーム移動する映像などがある。
【００６２】
以上説明したハレーション補正は、プログレッシブ駆動方式に適した方法である。
【００６３】
次に、本実施形態の表示パネルをインタレース駆動した場合のハレーション補正について検討する。インタレース駆動の場合、その駆動方式に特有なハレーション発光について考慮する必要がある。
【００６４】
なお、本実施形態の表示パネルは、プログレッシブ駆動とインタレース駆動の両方の駆動方式に対応しており、選択された駆動方式に応じてハレーション補正方法を自動的に切り替え可能である。
【００６５】
表面伝導型放出素子を用いたこの実施形態における表示パネルは、図４で説明したように、基本的には１ライン単位で駆動（線順次駆動）される。この線順次駆動におけるハレーションむらを人間の視覚がどのように認識するか、という点について検討した。本発明者は、６０Ｈｚの線順次でプログレッシブ駆動を行った場合のハレーション補正の実験を繰り返した。６０Ｈｚのプログレッシブ駆動なので、１秒間あたりの画像表示の回数は６０回である。その実験の結果、図７および図８で示したように周辺の参照画素のすべてが同時点灯したと仮定して、周辺の参照画素の駆動データに基づく補正演算を行えば、ハレーションむら（クロストークが画面内で不均一に生じることによって生じる明るさのむら）を認識できないレベルまで補正可能との知見を得た。この結果より、６０Ｈｚ前後のフレームレートであれば、ハレーション補正演算はフレーム単位で行えば良いことが分かる。
【００６６】
次に、インタレース信号に基づく表示を行う場合について説明する。ここでは、６０Ｈｚのプログレッシブ駆動（以下、「６０ｐ駆動」とよぶ。）のための信号を、インタレース信号に変換し、１２０Ｈｚのインタレース駆動（以下、「１２０ｉ駆動」とよぶ。）した場合の例について説明する。１２０Ｈｚのインタレース駆動は、フレームレート（１フレームは偶奇２つのフィールドで構成される）は６０Ｈｚであるが、画像は１フィールド単位で構成されるので、１秒間あたりの画像表示の回数は１２０回である。１２０ｉ駆動と６０ｐ駆動との違いのひとつは、フィールド単位の駆動であるか、フレーム単位の駆動であるかである。上記６０ｐ駆動時のハレーション補正の知見によれば、１２０ｉ駆動時も２フィールド分（１フレーム分）を補正の参照範囲と考えれば良い。
【００６７】
以下、図１を参照して、１２０ｉ駆動の場合のハレーション補正について詳しく説明する。ただし、図３で説明した６０ｐ駆動と共通の部分についての説明は簡略化する。図１における補正値出力回路３２が図３の補正値出力回路３１と大きく異なる点は、奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂと演算回路３３を有する点である。演算回路３３からは補正値が出力され、補正演算部８は補正値を用いて補正対象となる画素
データを補正する。間引き処理部１は、６０ｐ駆動と同様に、元データを減じて第１のメモリ２に受け渡す処理を行う。間引き処理部１からの出力は、第１のメモリ２に書き込まれる。ここでは、入力される信号がインタレース信号であるため、上下方向に隣接するラインの信号は、別々のフィールドの信号として入力される。従ってメモリで同時に保持するデータ量はプログレッシブ駆動の約１／２（５ライン分または６ライン分）になる。以下、５ラインの場合を例に説明する。５ライン分のデータが格納された時点で、演算参照のために第１のメモリ２から同時に１１画素×５ラインのデータが読み出されていく。復元部３は、間引き処理部１で減じられたデータを復元するため、同時に読み出された１１画素×５ラインデータを２ｎ−ｍ倍する。
【００６８】
選択的加算部４は、まず、１１画素×５ラインデータを、図１０（ａ）に示したハレーションマスクパターンでマスクする。図１０（ａ）のハレーションマスクパターンは、注目画素の存在するラインが駆動されるフィールドのデータに対して適用されるマスクパターンである。インタレース駆動では、偶数フィールドと奇数フィールドで駆動ラインが異なる。よって、上記フィールドの次のフィールドでは、注目画素の存在するラインが駆動されない状態が起きる。このフィールドのデータに対しては、図１０（ｂ）に示すハレーションマスクパターンが適用される。図１０（ｂ）のフィールドでは、参照画素は、１１画素×６ラインのデータとなる。
【００６９】
これ以降の処理は、上述したプログレッシブ駆動における補正処理と同様である。すなわち、選択的加算部４がＳＰＤ値に基づいてスペーサによる遮断量を計算し、係数乗算部６がハレーションゲイン値を加算結果に乗算することで補正値を算出する。
【００７０】
奇数フィールドのデータから算出された補正値は、奇数フィールド用メモリ７ａに格納され、偶数フィールドのデータから算出された補正値は、偶数フィールド用メモリ７ｂに格納される。この奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂの役割は、フィールド単位で算出した補正値をそれぞれ格納するだけでなく、６０ｐ駆動時と同様に補正対象となる元画像データとのタイミング調整をする目的もある。
【００７１】
１フィールド遅延して、奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂからそれぞれ補正値が読み出され、演算回路３３で加算される。加算された結果得られた補正値が演算回路３３から補正演算部８に出力される。補正値は補正演算部８で元画像データに加算される。つまり、ｋ奇数フィールド（ｋ番目のフレームの奇数フィールド）の元画像データには、ｋ−１奇数フィールドのデータから算出された補正値と、ｋ−１偶数フィールドのデータから算出された補正値とが加算されることになる。
【００７２】
インタレース駆動時には、注目画素の存在するラインが駆動されるフィールドの発光（図１０（ａ）参照）と、そのラインが駆動されないフィールドの発光（図１０（ｂ）参照）の両方が、注目画素のハレーション輝度に影響を及ぼすと考えられる。よって、本実施形態のように、両方のフィールドの発光の影響分を考慮する厳密な方法を採用すれば、インタレース駆動時のハレーション補正量を精度良く算出することができる。
【００７３】
すなわち本実施形態では、あるフィールドの信号から、注目画素の近傍の画素のデータを抽出し、該抽出したデータに基づいて補正値を決定する。更に、続くフィールドの信号から前記注目画素の近傍の画素のデータを抽出し、該抽出したデータに基づいて補正値を決定する。この両方の補正値に基づいて注目画素のデータを補正するための補正値を決定することで高精度な補正を実現している。
【００７４】
なお、インタレース信号の２つの連続するフィールドの信号から１フレーム分のプログレッシブ信号を生成し、該プログレッシブ信号を用いて補正値を生成する構成も採用でき
る。この構成においてはインタレース駆動時の補正値の演算とプログレッシブ駆動時の補正値の演算を同一にすることができる。しかしながら該構成を採用するにあたってはインタレース信号をプログレッシブ信号に変換するためのフレームメモリを要するなど回路規模が大きくなる。本実施形態では、フィールドごとに補正値を生成し、２つのフィールドでそれぞれ生成した補正値から実際に使用する補正値を求める演算を行うことで構成を簡便にしている。
【００７５】
この形態においてプログレッシブ駆動時の補正とインタレース駆動時の補正とを切り替え可能にするためには、図３のハレーション補正部と図１のハレーション補正部をそれぞれ独立に備える形態を採用できる。または、補正値出力回路３１と補正値出力回路３２のうちの一部（間引き処理部１、第１のメモリ２、復元部３、選択的加算部４、スペーサ位置情報生成部５、係数乗算部６）は共通化し、それ以外の構成要素のみ別々に備える形態も採用できる。
【００７６】
（第２の実施形態）
上記第１の実施形態の補正方法は、ハレーション補正量を厳密に精度良く算出できるという利点を有する。しかしながら、この補正方法を実現するには、第１のメモリ２以降の信号処理において、フィールドの処理レートの２倍の処理レートが要求される。例えば、１２０ｉ駆動の場合は、１２０Ｈｚの処理レートが必要となる（これは、６０ｐ駆動の２倍の処理レートとなる。）。
【００７７】
そこで第２の実施形態では、注目画素が非駆動ライン上にあるフィールド（つまり、直前のフィールド）の発光の影響を近似的に計算することで、処理の単純化を図る。本実施形態の補正値出力回路のブロック図は図１と同じである。
【００７８】
具体的には、選択的加算部４および係数乗算部６が、図１０（ａ）のマスクパターンのみを用いて、注目画素が駆動ライン上にある場合の補正値のみを算出する。例えば、奇数フィールドのデータからは奇数ライン上にある画素に対する補正値のみ、偶数フィールドのデータからは偶数ライン上にある画素に対する補正値のみが、それぞれ算出される。そうすると、２つ前のフィールドのデータから算出された補正値（第１の補正値）には補正対象画素に対応する補正値が含まれているが、直前のフィールドから算出された補正値（第２の補正値）には補正対象画素に対応する補正値が含まれないことになる。そこで、本実施形態では、第２の補正値からは、補正対象画素の１つ前（もしくは１つ後）のライン上の隣接画素に対応する補正値を選択する。つまり、補正対象画素の元データに対して、その２つ前のフィールドにおける対応画素について算出された補正値と、直前のフィールドにおける対応隣接画素について算出された補正値を加算するのである。すなわち、補正対象画素（注目画素）に関する補正値として以下を用いる。一つのフィールドにおける注目画素対して算出された補正値を一つの補正値とする。またそのフィールドに時間的に隣接するフィールドにおける注目画素に近接する画素（注目画素と空間的に近接する画素であればよく、好適には隣接する画素）について（その近接する画素を注目画素と見なして）算出された補正値をもう一つの補正値とする。前記一つの補正値と前記もう一つの補正値を加算した値を注目画素のための補正値として用いる。前記もう一つの補正値は注目画素に対して算出した補正値ではないが,これを援用することで演算処理を簡便にしている
。これにより、１つのフィールドについて算出した補正値が、その後のフィールドと２つ後のフィールドの２つのフィールドのデータのハレーション補正に利用できるようになる。しかも、非駆動ライン上にある注目画素については補正値を算出しなくてよい。すなわちあるフィールドの信号に基づいて、そのフィールドでは駆動しない画素を注目画素と見なして補正値を求める必要がないので、第１の実施形態に比べて演算量およびメモリ容量が約１／２に抑えられる。
【００７９】
以下、図１を参照して、本実施形態のハレーション補正について詳しく説明する。ただし、第１の実施形態と共通の部分についての説明は簡略化する。
【００８０】
間引き処理部１は、元データを減じて第１のメモリ２に受け渡す処理を行う。間引き処理部１からの出力は、第１のメモリ２に書き込まれる。５ライン分のデータが格納された時点で、演算参照のために第１のメモリ２から同時に１１画素×５ラインのデータが読み出されていく。復元部３は、間引き処理部１で減じられたデータを復元するため、同時に読み出された１１画素×５ラインデータを２ｎ−ｍ倍する。
【００８１】
選択的加算部４は、まず、１１画素×５ラインデータを、図１０（ａ）に示したハレーションマスクパターンでマスクする。選択的加算部４は、次に、スペーサ近傍の注目画素に対して、周囲の画素からの反射電子のうちスペーサにより遮断された分のみを選択的に加算する。スペーサ位置情報生成部５は、タイミング制御部１３より受け取ったタイミング制御信号とスペーサ位置情報を元に生成されたＳＰＤ値により、注目画素とスペーサとの位置関係を判断する。
【００８２】
スペーサ近傍の注目画素に関し、反射電子が遮断される画素は図１１のように１０パターンある（各フィールドにつき５パターンずつある。）。各パターンに、１〜１０のＳＰＤ値が割り当てられている。なお、図１１では、図８との比較を容易にするためＳＰＤ１とＳＰＤ１０を記載したが、本実施形態の手法ではこれらを事実上考慮する必要はない。遮断量に関係する総点灯量は、ＳＰＤ値に応じてグレーで示した画素を選択し、これらの画素の値をすべて加算することで求めることができる。スペーサの非近傍の画素では、反射電子のスペーサによる遮断は起きないため、加算結果は０とすればよい。
【００８３】
係数乗算部６は、加算結果にハレーションゲイン値を乗算し、補正値を求める。奇数フィールドのデータから算出された補正値は奇数フィールド用メモリ７ａに、偶数フィールドのデータから算出された補正値は偶数フィールド用メモリ７ｂに、それぞれ格納される。
【００８４】
図１２は、ｋ奇数フィールドにある補正対象画素Ａ（ＳＰＤ＝４）と、ｋ偶数フィールドにある補正対象画素Ｂ（ＳＰＤ＝５）のそれぞれに対する、ハレーション補正処理のタイミングを表す概念図である。実線は駆動ラインを示し、破線は非駆動ラインを示している。横軸は時間を表している。
【００８５】
時刻ｔ０に、ｋ−１奇数フィールドの映像データが入力される。時刻ｔ１に、５ライン分のデータの第１のメモリ２への書き込みが完了し、ｋ−１奇数フィールドのデータに基づく補正値の演算が開始される。この演算結果（補正値）は、ほぼ同時に、奇数フィールド用メモリ７ａに格納されていく。
【００８６】
時刻ｔ２には、ｋ−１偶数フィールドの映像データが入力される。時刻ｔ３に、５ライン分のデータの第１のメモリ２への書き込みが完了し、ｋ−１偶数フィールドのデータに基づく補正値の演算が開始される。この演算結果（補正値）は、ほぼ同時に、偶数フィールド用メモリ７ｂに格納されていく。
【００８７】
時刻ｔ４には、補正対象のｋ奇数フィールドの映像データが入力される。このとき、奇数フィールド用メモリ７ａからはｋ−１奇数フィールドのデータに基づく補正値が、偶数フィールド用メモリ７ｂからはｋ−１偶数フィールドのデータに基づく補正値が、同時に読み出され、補正演算部８に受け渡される。そして、補正演算部８において、ｋ奇数フィールドの補正対象画素Ａ（ＳＰＤ＝４）に対して、ｋ−１奇数フィールドの対応画素Ｃ（ＳＰＤ＝４）についての補正値と、ｋ−１偶数フィールドの隣接画素Ｄ（ＳＰＤ＝３）に
ついての補正値とが加算される。この加算の結果得られた補正値を用いて、補正対象画素Ａのハレーション補正がなされる。
【００８８】
また、ｋ奇数フィールドのデータに対するハレーション補正と並行して、ｋ奇数フィールドのデータに基づく補正値の演算が行われ、算出された補正値から順次奇数フィールド用メモリ７ａに格納されていく。
【００８９】
時刻ｔ５には、補正対象のｋ偶数フィールドの映像データが入力される。このとき、偶数フィールド用メモリ７ｂからはｋ−１偶数フィールドのデータに基づく補正値が、奇数フィールド用メモリ７ａからはｋ奇数フィールドのデータに基づく補正値が、同時に読み出され、補正演算部８に受け渡される。そして、補正演算部８において、ｋ偶数フィールドの補正対象画素Ｂ（ＳＰＤ＝５）に対して、ｋ−１偶数フィールドの対応画素Ｅ（ＳＰＤ＝５）についての補正値と、ｋ奇数フィールドの隣接画素Ａ（ＳＰＤ＝４）についての補正値とが加算される。この加算の結果得られた補正値を用いて、補正対象画素Ｂのハレーション補正がなされる。
【００９０】
また、ｋ偶数フィールドのデータに対するハレーション補正と並行して、ｋ偶数フィールドのデータに基づく補正値の演算が行われ、算出された補正値から順次偶数フィールド用メモリ７ｂに格納されていく。
【００９１】
上記処理を繰り返していくことで、各フィールドの映像データ（画素データ）が順次補正されていく。
【００９２】
以上のように図１２に示したような位置関係でスペーサが配置されている場合、補正演算部８では、補正対象画素のＳＰＤ値に応じて、奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂから補正値が読み出される。そして、次式に示すように、補正対象画素の元画像データＲｉｎ、Ｇｉｎ、Ｂｉｎに補正値が加算され、その加算結果が補正データＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔとして出力される。
【００９３】
Ｒｏｕｔ＝Ｒｉｎ＋ＳＰＤ値に応じた補正値
Ｇｏｕｔ＝Ｇｉｎ＋ＳＰＤ値に応じた補正値
Ｂｏｕｔ＝Ｂｉｎ＋ＳＰＤ値に応じた補正値
上記「ＳＰＤ値に応じた補正値」は、次式のように、２つ前と直前の２つのフィールドの補正値の合計である。なお、次式において、「ＳＰＤｘ（ｙ偶数フィールド）」という表記は、「ｙ番目のフレームの偶数フィールドにおける、ＳＰＤ値がｘの注目画素についての補正値」を意味している。
【００９４】
ＳＰＤ１（ｋ偶数フィールド）＝０
ＳＰＤ２（ｋ奇数フィールド）＝ＳＰＤ２（ｋ−１奇数フィールド）＋ＳＰＤ１（ｋ−１偶数フィールド）
ＳＰＤ３（ｋ偶数フィールド）＝ＳＰＤ３（ｋ−１偶数フィールド）＋ＳＰＤ２（ｋ奇数フィールド）
ＳＰＤ４（ｋ奇数フィールド）＝ＳＰＤ４（ｋ−１奇数フィールド）＋ＳＰＤ３（ｋ−１偶数フィールド）
ＳＰＤ５（ｋ偶数フィールド）＝ＳＰＤ５（ｋ−１偶数フィールド）＋ＳＰＤ４（ｋ奇数フィールド）
ＳＰＤ６（ｋ奇数フィールド）＝ＳＰＤ６（ｋ−１奇数フィールド）＋ＳＰＤ７（ｋ−１偶数フィールド）
ＳＰＤ７（ｋ偶数フィールド）＝ＳＰＤ７（ｋ−１偶数フィールド）＋ＳＰＤ８（ｋ奇数フィールド）
ＳＰＤ８（ｋ奇数フィールド）＝ＳＰＤ８（ｋ−１奇数フィールド）＋ＳＰＤ９（ｋ−１偶数フィールド）
ＳＰＤ９（ｋ偶数フィールド）＝ＳＰＤ９（ｋ−１偶数フィールド）＋ＳＰＤ１０（ｋ奇数フィールド）
ＳＰＤ１０（ｋ奇数フィールド）＝０
上述した本実施形態の補正方法は、映像のフィールド間の相関性の高さを利用した近似手法といえる。
【００９５】
図１３は、第１の実施形態で述べた６０ｐ駆動時の参照画素の範囲と、本実施形態の１２０ｉ駆動時の参照画素の範囲との比較を示している。矩形で囲まれている部分が、１２０ｉ駆動での参照範囲である。これによると、参照されない画素が円の周辺に７つあり、この部分が本実施形態の補正方法による近似誤差を生む要因となると考えられる。ここで、この近似誤差の影響度合について検討する。ハレーション発光量を輝度で表現すると輝点を中心とした概ね円柱形の分布になる。ただし、図５（ｂ）および図６（ｂ）にも示したように、最外周部分は中心部分に比べてハレーション発光量が４０％〜５０％少ないことが分かっている。したがって、最外周部分の画素を参照しない近似は許容できる。
【００９６】
すなわち、本実施形態の方法を用いれば、実用上問題ない程度に、インタレース駆動時のハレーション補正を精度良く行うことができる。しかも、第１の実施形態の厳密な方法に比べて、処理の簡単化および回路規模の縮小を図ることができ、実装面でも有利である。
【００９７】
（第３の実施形態）
上記実施形態では、インタレース駆動時のハレーション補正を精度良く実現する方法について説明した。これらの方法は、プログレッシブ駆動時の方法と比べて、奇数用と偶数用の２つのフィールドメモリが必要である点、および、補正演算部８においてＳＰＤ値に応じた制御が必要である点などが異なる。したがって、６０ｐ駆動と１２０ｉ駆動を動的に切り替えるような使い方をする場合は、回路構成の共通化が若干複雑になる。
【００９８】
そこで本実施形態では、プログレッシブ駆動時のハレーション補正とインタレース駆動時のハレーション補正とで回路構成を共通化しやすい方法を述べる。本実施形態の構成は、第１のメモリ２と復元部３の間に補間部３０を設けた点以外は、図３の構成とほぼ同じである。
【００９９】
間引き処理部１は、元データを減じて第１のメモリ２に受け渡す処理を行う。間引き処理部１からの出力は、第１のメモリ２に書き込まれる。第１のメモリ２は７ライン（第２実施形態で説明したインタレース駆動時の補正に必要なラインメモリ数：５＋後述する内挿演算のための参照ライン数：２＝７）のデータを格納する。７ライン分のデータが格納された時点で、演算参照のために第１のメモリ２から同時に１１画素×７ラインのデータが読み出されていく。同時に読み出された１１画素×７ラインデータは変換回路である補間部３０に受け渡される。
【０１００】
図１４は、補間部３０の動作を示す。補間部３０は、駆動ラインから非駆動ライン（次もしくは直前のフィールドにおいて駆動されるライン）のデータを推定するために、線形内挿入法による補間演算をライン間で行う。そのため、注目画素から上下５ライン目のデータを内挿演算のための参照ラインとして予め読み込んでおく必要がある。
【０１０１】
線形内挿入法の一例として、上側と下側の駆動ラインにおける画素（データを予測する画素を挟む位置の画素）の平均値を非駆動ラインの画素の推定画素値とする平均化法が挙げられる。平均化法では、図１４の式における係数ｔは０．５となる。この補間演算が本
実施形態の補正性能に影響するため、必要に応じて、上下２画素だけを参照するのでなく、上下４画素、上下６画素などのように参照画素数を増やしてもよい。また、この方法に準ずる他の補間方法を適用してもよい。
【０１０２】
上述したいずれかの方法にて、補間部３０は、第１のメモリ２から読み出したデータから、６０ｐ駆動時と同様の１１画素×１１ラインデータを生成する。すなわち、そのフィールドで駆動される５ライン分の信号と補間処理のために特に利用する２ライン分の信号の合計７ライン分の信号が、１１ライン分の信号に変換されたことになる。変換処理はライン単位で行う必要はない。ここで画素単位で見ると、７ライン×１１画素（個）の画素データが、１１ライン×１１画素（個）の画素データに変換されているといえる。このように参照できる画素データの数を増やすことで精度の高い補正が可能となる。なおこの変換処理は一つのフィールドの信号で行われ、他のフィールドの信号は利用していない。そして、復元部３が、この１１画素×１１ラインデータを２ｎ−ｍ倍して、データ量を復元する。
【０１０３】
選択的加算部４および係数乗算部６の処理は、第１の実施形態で述べた６０ｐ駆動時の処理と同じである。係数乗算部６から出力された補正値は、第２のメモリ７に格納される。本実施形態では１フィールド遅延を行うため、第２のメモリ７はフィールドバッファとして機能する。この点、第２のメモリ７がフレームバッファとして機能する第１の実施形態とは機能的に異なるが、回路構成は共通で良い。１フィールド後に第２のメモリ７から読み出された補正値は、補正演算部８で元画像データＲｉｎ、Ｇｉｎ、Ｂｉｎに次式で示されるように加算演算される。その加算結果が補正演算部８から補正データＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔとして出力される。
Ｒｏｕｔ＝Ｒｉｎ＋補正値
Ｇｏｕｔ＝Ｇｉｎ＋補正値
Ｂｏｕｔ＝Ｂｉｎ＋補正値
図１５は、ｎ奇数フィールドにある補正対象画素Ａ（ＳＰＤ＝４）と、ｎ偶数フィールドにある補正対象画素Ｂ（ＳＰＤ＝５）のそれぞれに対する、ハレーション補正処理のタイミングを表す概念図である。実線は駆動ラインを示し、破線は非駆動ラインを示している。横軸は時間を表している。
【０１０４】
時刻ｔ０に、ｎ−１偶数フィールドの映像データが入力される。時刻ｔ１に、７ライン分のデータの第１のメモリ２への書き込みが完了し、ｎ−１偶数フィールドのデータに基づく補正値の演算が開始される。この演算結果（補正値）は、ほぼ同時に、第２のメモリ７に格納されていく。そして、時刻ｔ２において、補正演算部８において、ｎ奇数フィールドの補正対象画素Ａに対して、ｎ−１偶数フィールドの隣接画素Ｃについての補正値が加算される。これにより、補正対象画素Ａのハレーション補正がなされる。
【０１０５】
同様にして、ｎ奇数フィールドのデータに基づく補正値の演算も行われ、時刻ｔ４には、ｎ偶数フィールドの補正対象画素Ｂに対して、ｎ奇数フィールドの隣接画素Ａについての補正値が加算される。これにより、補正対象画素Ｂのハレーション補正がなされる。
【０１０６】
上記処理を繰り返していくことで、各フィールドの映像データが順次補正されていく。
【０１０７】
以上説明したように、本実施形態の方法を用いれば、インタレース駆動においても、プログレッシブ駆動と同様な信号処理方法でハレーション補正ができる。したがって、６０ｐ駆動と１２０ｉ駆動を動的に切り替えるような使い方をする場合に回路構成が共通化できるメリットがある。
【０１０８】
図３に記載の補正値出力回路をプログレッシブ駆動時に使用する際は、変換回路である
補間回路３０で信号のライン数を増やす必要が無いので、補間回路３０は入力信号をそのまま次段に出力するように制御する。
【０１０９】
（他の実施形態）
以上述べた実施形態では、補正対象画素の近傍に位置する画素が補正対象画素の明るさに対して与え得る明るさの増分のうち、スペーサによって遮蔽される分に相当する補正値を演算する構成を示した。該演算により得られた補正値は補正対象データを大きくするように補正対象データに対して演算される。これにより、スペーサの近傍にある画素において、あたかも近傍にスペーサがないようにハレーションによる明るさの増分が擬似的に付与される。これにより上記第２の問題が改善されている。
【０１１０】
一方本実施形態では、補正対象画素の近傍に位置する画素が補正対象画素の明るさに対して与える明るさの増分に相当する補正値を演算する構成とする。ここでは、得られた補正値によって、補正対象画像の明るさを、近傍に位置する画素によって補正対象画素に与えられる明るさの分減少させるように補正を行う。
【０１１１】
本実施形態のハレーション補正部の構成は上記実施形態のものと同じである。ただし、選択的加算部４及び補正演算部８の動作が上記実施形態とは異なる。
【０１１２】
補正対象画素がスペーサから充分に離れている場合、スペーサ近傍に位置する場合とでそれぞれ以下のように制御する。
【０１１３】
・スペーサから充分にはなれている場合
補正対象画素に対してハレーションによる影響を及ぼし得る画素（近傍画素）と、補正対象画素との間にスペーサがなければ、その補正対象画素に対してはスペーサによるハレーションを遮蔽する作用は影響しない。従って、選択的加算部４において駆動ライン上の近傍画素のデータをすべて積算して出力する。
【０１１４】
・スペーサ近傍
スペーサ近傍では、近傍画素のうち、スペーサに対して補正対象画素と同じ側に位置する駆動ライン上の近傍画素のデータのみを加算する。
【０１１５】
以上のようにして得られた積算値を用いて上記実施形態と同様に補正値を算出する。
【０１１６】
本実施形態は、ハレーションによって生じる輝度増分を、補正によって減少させる構成であるため、補正演算部８では補正対象データから補正値を減算する処理を行う。これによりハレーションがあたかも発生しない表示装置のような表示を行うことができる。
【０１１７】
なお以上から明らかなようにこの形態はスペーサを用いない構成においても適用できる。スペーサもしくはスペーサに相当する部材を用いない表示パネルであれば上述のスペーサから充分に離れている場合の処理を全領域で行えばよい。
【０１１８】
ここでは表面伝導型放出素子を用いた表示装置の例を挙げているが、その他の表示装置においてもここでハレーションとして説明しているようなクロストークが発生しうる。例えばプラズマ表示装置においては、一つの素子が発生したプラズマが近接した素子の明るさに影響を与え得る。また液晶表示装置や有機EL表示装置の場合には、一つの素子に与えられた駆動電圧が、近接した素子の駆動電圧に影響を与え得る。これらの表示装置においても以上で詳細に示した実施形態と同様にクロストークを補正することができる。なおバックライトやプロジェクション用光源と合わせて用いる透過型の液晶表示装置においては、発光領域は光を透過する領域を意味する。また反射型の液晶表示装置においては、発光
領域は光を反射する領域を意味する。
【０１１９】
また、インタレース信号に基づいて、注目画素のデータを補正する補正値を求める構成として、１つのフィールドの信号のみを利用し、第３の実施形態のような補間処理も行わずに補正値を求める構成とすることも可能ではある。しかしながら１秒あたりの画像表示の回数が１２０回の駆動と、６０回の駆動のように、１秒あたりの画像表示の回数が異なる駆動（単位時間あたりの画像表示の回数が異なる駆動）を切り替えて行う構成においては、補正値を決定するための演算の内容を異ならせることで好適な補正値を得ることができる。すなわち、複数の画像データ（上記実施形態１、２では複数のフィールドデータ）で求めた補正値を加算して補正に利用する補正値を得る演算を行う構成や、実施形態３のように補間演算を含む演算を行って補正値を得る構成である。これらの演算は画像の表示周波数が高い場合に複数の画像の表示による影響を一つの補正値に反映させる効果を有している。
【図面の簡単な説明】
【０１２０】
【図１】第１および第２の実施形態に係る、インタレース駆動時のハレーション補正部のブロック図。
【図２】第３の実施形態に係る、インタレース駆動時のハレーション補正部のブロック図。
【図３】プログレッシブ駆動時のハレーション補正部のブロック図。
【図４】画像表示装置のブロック図。
【図５】スペーサ非近傍でのハレーション発生メカニズムの説明図。
【図６】スペーサ近傍でのハレーション発生メカニズムの説明図。
【図７】プログレッシブ駆動時のハレーションマスクパターン図。
【図８】プログレッシブ駆動時における注目画素とスペーサとの距離に応じて反射電子が遮断される画素領域の対応図。
【図９】遮断量加算方式によるハレーション補正のイメージ図。
【図１０】インタレース駆動時のハレーションマスクパターン図。
【図１１】インタレース駆動時における注目画素とスペーサとの距離に応じて反射電子が遮断される画素領域の対応図。
【図１２】第２の実施形態に係るインタレース駆動時のハレーション補正処理のタイミングを表す概念図。
【図１３】プログレッシブ駆動時の参照画素の範囲と、インタレース駆動時の参照画素の範囲との比較を示す図。
【図１４】第３の実施形態に係る、線形内挿入法による非駆動ラインの画素補間方法を示す概念図。
【図１５】第３の実施形態に係るインタレース駆動時のハレーション補正処理のタイミングを表す概念図。
【符号の説明】
【０１２１】
１ 間引き処理部
２ 第１のメモリ
３ 復元部
４ 選択的加算部
５ スペーサ位置情報生成部
６ 係数乗算部
７ 第２のメモリ
７ａ 奇数フィールド用メモリ
７ｂ 偶数フィールド用メモリ
８ 補正演算部
３０ 補間部
【技術分野】
【０００１】
本発明は、画像表示装置に関する。
【背景技術】
【０００２】
特許文献１（米国特許第６，３０７，３２７号明細書）には、電界放出ディスプレイにおけるスペーサの可視性を制御する方法が開示される。スペーサ近傍の第１領域と、スペーサ非近傍の第２領域を定義し、スペーサを視者に対して見えなくするために、第１領域に伝送する画素データを修正するという画素データ補正方法が記載されている。
【０００３】
特許文献２（特開２００５−３１６３６号公報）には、画像表示装置において注目画素の近傍の画素に対応するデータに基づいて注目画素に対応するデータを補正する補正方法が開示されている。
【特許文献１】米国特許第６，３０７，３２７号明細書
【特許文献２】特開２００５−３１６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
複数の画素をマトリックス駆動する画像表示装置においては画素間のクロストークが生じうる。
【０００５】
ここで、クロストークとは、所定の画素が出力する光量が、他の画素の駆動によってうける影響のことをいう。
【０００６】
例えば、画素が電子放出素子と該電子放出素子が放出する電子が照射されることで発光する発光領域とを有するものである場合を例に挙げる。
【０００７】
この構成においては、ある画素の電子放出素子が放出する電子が他の画素の発光領域に入射する場合がある。これにより他の画素の発光領域が出力する光量は増加する。
【０００８】
また液晶に電界を印加する電極を有する画素を用いる画像表示装置においては、ある画素の電極が発生させる電界が他の画素にも影響を与える場合がある。これにより他の画素の出力する光量（透過光量もしくは反射光量）は影響を受ける。
【０００９】
クロストークは表示された画像の画質に影響を及ぼす。クロストークが生じることで画素の光量が所望の光量からずれる。またクロストークが異なる色の画素間で発生すると彩度が低下する。またクロストークが画面内で不均一に生じると、画面内に明るさのむらが生じる。これらはいずれも画質を低下させる。
【００１０】
このようなクロストークによる画質の低下は、補正により減らすことが可能である。
【００１１】
例えば、クロストークによって出力する光量が増える画素が出力する光量を減らすように補正することで、実際に得られる光量と必要な光量（入力信号が指定する光量）との差を低減することができる。クロストークが異なる色の画素間で発生する場合には、この補正を行うことで彩度の低下を抑制することができる。またクロストークの量が画面内で不均一である場合の明るさのむらを、この補正を行うことで減らすことができる。
【００１２】
また、クロストークによって増える光量が複数の画素で異なる場合に、クロストークに
よって増える光量が少ない画素の光量を増やすように補正することで明るさのむらを減らすことができる。
【００１３】
複数の種類の画像の表示条件が知られている。
【００１４】
例えば、インタレース表示やプログレッシブ表示が知られている。また、６０Hz表示（リフレッシュレートが６０Hz、すなわち、１秒間に６０回の画像表示（１回の画像表示はインタレース表示であってもプログレッシブ表示であってもよい）を行う）やより高いリフレッシュレートでの表示が知られている。
【００１５】
複数の画素をマトリックス駆動して表示を行う画像表示装置においては、インタレース表示を行う際には複数の画素をインタレース駆動する。またプログレッシブ表示を行う際には複数の画素をプログレッシブ駆動する。本発明は以下の課題の少なくとも１つを解決することを目的とする。
【００１６】
本発明は、クロストークによる画質の低下を抑制する補正をインタレース駆動時に好適に行う構成を実現することを課題とする。
【００１７】
また、クロストークによる画質の低下を抑制する補正を、単位時間あたりの画像表示の回数が異なる表示条件に対応して行うことができる構成を実現することを課題とする。
【課題を解決するための手段】
【００１８】
本発明は上記目的を達成するため、画面に画像を表示するための複数の画素と、複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、を有しており、駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、補正値によって補正された駆動信号を出力する出力部と、を有しており、補正値は、補正の対象となる画素に近接する画素に対応する画素データに基づいて算出されるものであり、算出に用いる画素データは、補正の対象となる画素が駆動されるフィールドの画素データと、補正の対象となる画素が駆動されないフィールドの画素データであることを特徴とする。
【００１９】
また、本発明は、画面に画像を表示するための複数の画素と、複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、を有しており、駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、補正値によって補正された駆動信号を出力する出力部と、を有しており、補正値出力回路は、補正の対象となる画素に近接するｎ個の画素にそれぞれ対応するｎ個の画素データを記憶するメモリと、メモリに記憶したｎ個の画素データを、ｍ個（ｍはｎよりも大きい整数）の画素データに変換する変換回路と、を有しており、該変換回路の出力に基づいて補正値を生成する、ことを特徴とする。
【００２０】
また、本発明は、画面に画像を表示するための複数の画素と、該複数の画素を駆動するための駆動信号を出力する駆動部と、を有しており、該駆動部は、クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、補正値によって補正された駆動信号を出力する出力部と、を有しており、補正値出力回路は、補正の対象となる画素に近接する画素に対応する画素データを用いた演算によって補正値を生成するものであり、複数の画素による単位時間あたりの画像表示の回数が第１の値である場合と、該第１の値よりも大きい第２の値である場合とで、異なる演算を行うものである、ことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、クロストークによる画質の低下を抑制する補正をインタレース駆動時に好適に行うことができる。
【発明を実施するための最良の形態】
【００２２】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
【００２３】
本発明は、表面伝導型放出素子を用いた表示装置、電界放出型表示装置（ＦＥＤ）、プラズマ表示装置（ＰＤＰ）、有機ＥＬ表示装置などに適用できる。本発明は、クロストークの視覚への悪影響を適切に低減できるので、クロストークの生じる種々の表示装置に適用可能である。例えば、表面伝導型放出素子を用いた表示装置やＦＥＤなどの電子線表示装置では、自発光した輝点輝度によって周辺画素でハレーション発光が生じる可能性がある点から、電子線表示装置は本発明が適用される好ましい形態である。更に、プラズマ表示装置においても放電セル間の隔壁がない場合や隔壁構造が画素単位より大きくなった場合などは同様に周辺画素へハレーション（クロストーク）が生じる可能性がある点から、プラズマ表示装置も本発明が適用される好ましい形態である。また液晶表示装置や有機ＥＬにおいては、保持容量の電位によって明るさが決まるが、画素の電位が近傍の画素の電位に影響を与える（クロストーク）ことがある。特にこれは画素ピッチが小さくなる（高精細化される）と顕著である。このように近傍の素子間でクロストークが生じ得る画像表示装置において本発明は特に好適に適用可能である。以下では画像表示装置として表面伝導型放出素子を用いた表示装置の構成を特に好適な形態として説明する。
【００２４】
（第１の実施形態）
本発明の第１の実施形態について説明する。この実施形態は、インタレース表示を行う際のクロストークによる明るさむらの補正を行う形態である。
【００２５】
まず、図４を用いて実施形態の画像表示装置の構成を示す。２０は表示パネルである。表示パネル２０は、薄型の真空容器内に、対向して配置された、基板上に多数の電子放出素子（例えば冷陰極素子）を配列してなるマルチ電子源と、電子の照射により画像を形成する画像形成部材（例えば蛍光体）とを備える。蛍光体は画面を構成するフェースプレートガラス基板に形成されている。電子放出素子が行方向配線電極４２（行配線）と列方向配線電極４３（列配線）により単純マトリクス状に配線されており、列／行電極バイアスにより選択された素子から電子が放出される。電子を高圧電圧により加速し蛍光体に衝突させることで発光が得られる。ここでは蛍光体を発光領域として用いている。電子放出素子とその電子放出素子に対応する発光領域とによって画素が構成される。ある画素の電子放出素子からの電子は、主にその画素の発光領域を発光させる。
【００２６】
なお一つの画素を、それぞれ異なる色に対応する複数の画素を組み合わせることによって構成することもできる。本発明は、一つの画素が一つの色のみに対応するものであっても、一つの画素が複数の色に対応する画素を組み合わせたもの（例えば赤の画素と緑の画素と青の画素を組み合わせたものを一つの画素として扱う構成）であっても適用できる。
【００２７】
本実施形態では、電子放出素子として、表面伝導型放出素子が用いられる。表面伝導型放出素子を用いた表示パネルの構成と製造法については、特開２０００−２５０４６３号公報に詳しく開示されている。
【００２８】
表示パネル２０が有する画素を駆動する信号を出力するのが駆動部４１である。駆動部４１は信号処理部１０、PWMパルス制御部１４、駆動電圧制御部１５、列配線スイッチ部
１６、行選択制御部１７、行配線スイッチ部１８、高圧発生部１９を有している。表示パネル２０の複数の画素をインタレース駆動する際には、行配線スイッチ部１８から行配線を一つおきに順次選択する選択信号が出力される。プログレッシブ駆動する際には、行配
線を間に選択しない行配線を挟まずに順次選択する選択信号が出力される。列配線には、選択された行配線に接続される画素を駆動する駆動信号が、行配線の選択に同期して出力される。この表示パネル２０に映像信号を入力し表示するまでの動作を説明する。信号Ｓ１は入力映像信号である。入力映像信号は、各画素の光量を指定するデータである画素データの集合である。それぞれ異なる画素に対応する画素データが順次に入力される。信号処理部１０は、入力映像信号Ｓ１に対し表示に好適な信号処理を施し、表示信号Ｓ２を出力する。
【００２９】
１１は逆γ補正部である。一般的に、入力映像信号Ｓ１は、ＣＲＴディスプレイで表示することを前提として、ＣＲＴディスプレイの入力−発光特性（γ＝２．２）に合わせたガンマ変換と呼ばれる非線形変換（γ＝０．４５）が施されて伝送あるいは記録されている。その映像信号を、表面伝導型放出素子を用いた表示装置、ＦＥＤ、ＰＤＰなどの入力−発光特性が線形な表示デバイスに表示する場合には、入力信号に対して、逆ガンマ変換（γ＝２．２）を施すことで好適な表示が可能となる。
【００３０】
逆γ補正部１１への入力信号Ｓ１は各色８ビット〜１０ビットで入力されることが多い。ただし、非線形な逆ガンマ変換による低階調部のつぶれなどを避けるために、表示装置の表示性能に応じて１０ビット〜１６ビットのデータ幅にて変換を行うことが好ましい。
ここではクロストークにかかわる補正以外の信号処理の例として逆γ補正を挙げている
が、逆γ補正以外にも必要に応じて種々の信号処理を行うことができる。
【００３１】
逆γ補正部１１の出力データは、表示パネル２０の輝度とデータが線形になるように変換される。その出力データは、ハレーション補正部１２に入力される。ハレーション補正部１２は補正値出力回路を有している。ハレーション補正部１２に関しては以降で詳しく説明する。
【００３２】
ハレーション補正部１２からは、表示パネル２０に好適な映像を表示させるための表示信号Ｓ２が出力される。この実施形態においてはハレーション補正部１２は補正値出力回路で生成した補正値を補正対象となる信号に演算する回路を有しているので、表示信号Ｓ２は補正された信号である。タイミング制御部１３は、入力映像信号Ｓ１と共に受け渡された同期信号を元に、各ブロックの動作のための各種タイミング信号を生成し出力する。
【００３３】
ＰＷＭパルス制御部１４は、水平１周期（行選択期間）毎に表示信号Ｓ２を表示パネル２０に適応した駆動信号に変換する（本実施形態では、パルス幅変調（ＰＷＭ））。駆動電圧制御部１５は、表示パネル２０に配置されている素子を駆動する電圧を制御する。列配線スイッチ部１６は、トランジスタなどのスイッチ手段により構成され、水平１周期（行選択期間）ごとに駆動電圧制御部１５からの出力をＰＷＭパルス制御部１４から出力されるＰＷＭパルス期間だけパネル列電極に印加する。これにより補正された駆動信号が表示パネル２０に供給される。行選択制御部１７は、表示パネル２０上の素子を駆動する行選択パルスを発生する。行配線スイッチ部１８は、トランジスタなどのスイッチ手段により構成され、行選択制御部１７から出力される行選択パルスに応じた駆動電圧制御部１５の出力を表示パネル２０に出力する。列配線スイッチ部１６と行配線スイッチ部１８は画素が接続される配線に駆動信号を出力する出力部である。高電圧発生部１９は、表示パネル２０に配置されている電子放出素子から放出された電子を蛍光体に衝突させるために加速する加速電圧を発生する。以上により、表示パネル２０が駆動されて映像が表示される。次に、クロストークの一態様である「ハレーション」について説明する。
【００３４】
図５（ａ）は、リアプレートに形成した電子放出素子５１と、該電子放出素子と間隔を空けてフェースプレートに配置される発光体５２（本例では、赤、青、緑の各色の蛍光体であり、それぞれが発光領域を構成する）とを用い、電子放出素子から放出される電子ビ
ームを前記発光体に照射して前記発光体を発光させる画像表示装置を示す。メタルバック５３は電子を加速する電位が印加されるアノードである。本発明者は、このような画像表示装置において、画素間のクロストークが生じることに着目した。ある画素を駆動することでそれに近接する画素が出力する光量が所望値からはずれてしまう。これにより色再現性が所望の状態とは異なるという問題が生じる。具体的な例を挙げると、青の蛍光体にのみ電子を照射して青色の発光を得ようとした場合に、純粋な青ではなく、わずかに他の色すなわち、緑と赤の発光が混ざった発光状態、すなわち、彩度が良くない発光状態になる。
【００３５】
本発明者は研究を重ねた結果、電子放出素子が放出する電子が、該電子放出素子に対応する発光体に入射することで、対応する発光領域が輝点発光するだけでなく、以下の状態が生じていることを確認した。すなわち、放出された電子が対応する発光領域で反射するなどにより近接（隣接も含む）の発光領域（異なる色の発光領域も含む）への電子（反射電子もしくは２次電子）の入射が生じて、周辺の発光領域も発光させることがわかった。注目している発光領域に近接しており、注目している発光領域が対応する電子放出素子の駆動によって発光を生じてしまう発光領域に注目している発光領域とは異なる色の発光領域が含まれると彩度の低下が生じる。このように、ある表示素子（画素）が近接する他の表示素子（画素）の駆動による影響を受けて発光する現象を、本明細書では「ハレーション」と呼んでいる。近傍の画素間で発生するクロストークの一例である。
【００３６】
表面伝導型放出素子を用いた表示装置（以下の実施形態に示す構成）においては、図５（ｂ）に示すように、ある蛍光体に電子が照射されるとその画素を中心にハレーションによる円形発光（発光量としての輝度で表現すると輝点を中心とした円柱形に分布）が起きることが分かった。注目画素に対して他の画素が与える影響を評価できれば、クロストークによる画質の低下を抑制する補正処理を行うことができる。注目画素に対する他の画素の影響は他の画素の駆動状態によって決まるので、他の画素の駆動状態と相関関係を有するデータを用いて補正値を生成することで適当な補正処理を行うことができる。画素の駆動状態と相関関係を有するデータとしてはその画素の光量を指定する画素データを用いることができる。任意の２つの画素の間のクロストークを評価する場合、該２つの画素が充分に離れて位置していればそれらの間のクロストークは無視してもよい。したがって、注目画素に近接しており、注目画素に対して影響を及ぼし得る位置にある画素の画素データを用いて補正値を生成することで適切な補正処理を行うことが可能となる。注目画素の光量が、ある一つの画素の駆動によって影響を受ける量は、その一つの画素の画素データを変数とする関数によって評価することができる。該関数としては例えば、その一つの画素の画素データにクロストークがどの程度の割合で発生するかを示す係数を掛けるものを採用することができる。注目画素に対してハレーションなどのクロストークを生じさせる画素は一つには限らない。注目画素への周辺の複数の画素からの影響を評価する場合は、複数の画素データを変数として参照する。複数の画素データを参照するにあたってはフィルタ処理を好適に採用できる。例えばこのハレーションの及ぶ円形領域の半径がＮ画素であれば、後ほど詳しく説明するハレーション補正処理のための画素参照範囲として２Ｎ＋１タップのフィルタを好適に採用できる。
【００３７】
前記ハレーションの及ぶ領域の半径は、蛍光体が配置されているフェースプレートと電子源が配置されているリアプレートとの間隔、画素サイズなどによって一意に決めても実用上差支えないことが分かった。したがって、フェースプレートとリアプレートの間隔がわかっていれば、フィルタタップ数は一意に決まる。本実施形態ではＮ＝５画素であったために、１１タップフィルタを用いる。つまり、ハレーションの影響度を考慮する為には、図７に示したように１１画素×１１ラインのデータ参照を行えばよいことが分かる。すなわち、注目画素を基準位置とし、その近傍にあって、クロストーク補正のために参照が必要な画素に対応するデータを参照する。ここでは注目画素を中心として、直径が１１×
画素ピッチの円内に位置する画素であり、これらの画素はいずれも注目画素との距離が、各素子の駆動が注目画素の明るさを増加させるという条件を満たす距離になっている。参照範囲はこれらの画素を包含する範囲である。なお参照が必要な画素を含む範囲は、表示装置の構成に応じて適宜設定できる。
【００３８】
このようにハレーションの及ぶ領域の半径は表示パネルの物理構造（フェースプレートとリアプレートとの間隔、画素サイズ）から得られる静的パラメータである。よって、同一の補正回路を複数の種別の異なる表示パネルに対応させる場合は、図７のハレーションマスクパターンを可変パラメータとして変更できるようにしておけば良い。
【００３９】
なおハレーションのようなクロストークの発生は、それ自体で画質に影響を与え得るものである。画素の光量がクロストークによって所望の光量からずれるからである。またクロストークが異なる色の画素間で生じると彩度が低下する。これらによる画質への影響が第１の問題である。またクロストークの発生の仕方が画面内で局所的に異なる場合には、画質はより大きな影響を受けうる。例えば入力される画素データが画面内の各画素に対して同じ光量を要求する場合、クロストークによって増える光量が各画素で同じであれば、各画素の間での光量の差は生じない。しかしながら、入力される画素データが画面内の各画素に対して同じ光量を要求する場合に、ある画素ではクロストークによる光量の増加が大きく、他の画素ではクロストークによる光量の増加が相対的に小さい場合、画素の間での光量の差が生じる。この光量の差は、画面内に明るい部分と暗い部分を生じさせる。この明るさのむらは輝度計による輝度測定によって評価することができる。この明るさのむらによる画質への影響が第２の問題である。
【００４０】
画面内の一部の領域（第１の領域）ではクロストークが多く発生し、他の一部の領域では第１の領域に比べてクロストークが生じにくい画像表示装置がありうる。クロストークの量は上述したように注目画素に対してクロストークを生じさせうる画素の駆動状態に依存するものであるが、画質の低下が顕在化するのは、同じ駆動条件であってもクロストークの量が領域によって異なる場合である。
【００４１】
図５（ａ）及び図５（ｂ）は反射電子の反射軌道にスペーサのような遮蔽部材がない場合（スペーサ非近傍）である。一方、スペーサのような遮蔽部材がある場合（スペーサ近傍）は反射電子（２次電子）が図６（ａ）に示すようにスペーサにより遮断されてしまうためハレーション強度が軽減する。電子放出素子と発光領域の間には空間が設けられる。該空間は表示パネルの外部雰囲気よりも低圧に保たれている。スペーサはこの空間を維持するための部材である。スペーサの最近接の電子放出素子から電子ビーム（１次電子）が放出された場合のハレーションの影響範囲は図６（ｂ）のように半円発光となってしまうことが分かった。ここで図５、図６では注目画素からの周辺の画素への影響を図示しているが、周辺の画素から注目画素への影響も同様に生じる。図５に示す領域では、中央の画素を注目画素とすると、その周辺の半径５画素の距離内にある画素からの影響が注目画素に対して生じる。一方図６に示す領域では、注目画素を中心とする半径５画素の距離内にある画素のうちのスペーサに対して注目画素と同じ側にある画素のみが注目画素に対して影響を与え得る。ここではスペーサがクロストークを抑制する部材として機能している。
【００４２】
本実施形態で用いた表示パネルには、フェースプレートとリアプレートを支えるために、水平方向に伸びる複数の長尺スペーサが数十ラインおきに実装されている。スペーサを１ラインごとに配置するのはコスト上の問題があるため、スペーサとスペーサとの間に１５ライン（１５素子）分以上の間隔を設けるのが好適である。スペーサとしては種々の形状のものを用いることができる。ここでは表示パネル内で水平方向のラインに沿って配置されており、表示パネルの水平方向の一端近傍から他端近傍に至る長さを持つ板状のスペーサを採用した。
【００４３】
この構成において全面同色点灯をすると、上述したハレーションによりスペーサ近傍とスペーサ非近傍の異なる領域間でハレーション量の違いが生じることがわかった。このハレーション量の違いによりスペーサ近傍の色純度が変化するスペーサむらという特有の課題が生じることが確認された。スペーサむらの程度は表示画像の点灯パターンにより異なる。例えば、全面青を点灯した場合、図９（ａ）に示すように、青の発光輝度にハレーション輝度が付加される。このハレーション輝度は、「所定の発光領域の発光に対し、その所定の発光領域以外の発光領域を有する表示素子の駆動が与える変化量」ということができる。スペーサ近傍はスペーサからの距離に依存して、反射電子の遮断量が段階的に変わるため、１０ライン程度の幅の段階的なくさび状の色純度の変化が視認される。このくさび状の輝度の落ち込みが、「ハレーション輝度のうちスペーサによって減じられる量」である。
【００４４】
このように近接する画素間のクロストークが画面内で不均一に生じることによって明るさのむらが発生する。多色表示の場合はこの明るさのむらは色のむらとしても知覚できる。
【００４５】
なお近接する画素間のクロストークが画面内で不均一に生じることによって生じる明るさのむらは、全ての画素に対応する入力画素データが同一の値の画素データである場合（べた一色（solid color）の画像を表示する場合）に顕著である。すなわち、べた一色の
画面を表示しようとする場合には、クロストークが画面内で不均一に生じることによって生じる明るさのむら（色のむら）が目立つ。画像表示装置において表示する画像はべた一色の画像には限るものではなく、べた一色の画像とそれ以外の画像を区別する必要はないが、少なくともべた一色の画像においては本発明の補正が行われるようにすると好適である。
【００４６】
なお、ハレーションのようなクロストークによる画質の低下を抑制する方策としては大きく２つの方策がある。ひとつは、注目画素の光量が他の画素の駆動によって所望の値（入力する画素データが指定する光量）からΔＬ異なってしまう場合に、該ΔＬ分の補正が行われた駆動信号が得られるように補正処理を行う構成である。例えば注目画素の光量が他の画素の駆動による影響で所望の値からΔＬ増える場合は、注目画素の駆動信号が、所望の値からΔＬ小さい光量が得られるような補正を受けた信号になるように補正するとよい。補正による光量の減少と、クロストークによる光量の増分が相殺することで所望の光量を得ることができる。
【００４７】
該補正を行うことによりクロストークが生じない構成に近い画質での表示を行うことが可能となる。これにより上述の第１の問題は改善できる。
【００４８】
一方本実施形態で採用するのは、上述の第１の問題と第２の問題のうち、第２の問題を解決する形態である。具体的にはクロストークを抑制する部材によるクロストークの抑制の影響を受ける領域を有する画像表示装置において、その領域においてもクロストークが抑制されていない状態と同じもしくは近い表示になるように補正している。これはクロストークによって生じる所望の光量と実際に得られる光量とのずれを補正するものではないが、この補正もクロストークによる画質の低下を抑制する補正である。
すなわち、
・第１の領域（例えばスペーサの近傍の領域）に位置する第１の画素の光量が他の画素の駆動による影響を受けて所望の値からずれる量、が、
・第２の領域（前記スペーサの近傍の領域よりもスペーサから離れた領域）に位置する第２の画素の光量が他の画素の駆動による影響を受けて所望の値からずれる量、
よりも少ない場合に生じる明るさのむら、
入力される画素データが第１の画素と第２の画素に同じ光量を要求するものである場合に顕現する上記明るさのむら、
もクロストークによる画質の低下である。そして、第１の画素の光量を第２の画素の光量に近づける（同じにすることを含む）ようにする補正も、クロストークによる画質の低下を抑制する補正である。スペーサなど、クロストークを抑制する部材の局所的な存在による画質の低下を抑制する補正はその部材によるクロストーク抑制の量を評価することで行うことができる。以下にその構成を詳細に説明する。
【００４９】
以下では画像表示装置及び駆動信号の補正方法の具体的な例について図３を用いて説明する。インタレース駆動の際の補正について説明する前に、まずプログレッシブ駆動の際の補正について説明する。図３は、プログレッシブ駆動（フレームレート６０Ｈｚ）で表示パネルを駆動した場合の例を示している。
【００５０】
図３に示すハレーション補正回路は、補正値出力回路３１と、補正値出力回路３１が出力する補正値を用いて画素データを補正する演算回路である補正演算部８を有している。補正演算部８から出力される画素データは補正された画素データ（表示信号Ｓ２）なので、その補正された画素データによって生成される駆動信号は補正された駆動信号となる。
【００５１】
ハレーション補正部１２に入力される元画像データ（補正前の画素データ）は、逆γ補正部１１からの出力である。この元画像データは、ＲＧＢ各ｎビットで入力されるとする。上述したようにハレーションの影響範囲を考慮した補正を行うためには、本実施形態で用いる表示パネルの構成では１１×１１タップフィルタが必要であり、演算処理を行うためには、最低限１１ラインメモリが必要となる。この例で補正に必要なラインメモリ量Ｍを見積ると、以下の式で表される。
【００５２】
ラインメモリ容量Ｍ ＝ 水平画素数×ｎビット×ＲＧＢ×１１ライン
水平画素数＝１９２０画素、ｎ＝１６ビットの高階調表示を行う場合は、補正用ラインメモリ容量Ｍは、１９２０×１６×３×１１＝１０１４Ｋｂｉｔと膨大な量に膨れ上がる。このような量の演算用メモリを信号処理用のＬＳＩにそのまま実装すると、ダイサイズが大きくなり大幅にチップコストが上がることは、当業者であれば容易に理解できるところである。
【００５３】
そこで、間引き処理部１が元データを減じて第１のメモリ２に受け渡すことで、ラインメモリ容量Ｍの削減を図る。本実施形態では元データを減じるために２つ方法を採用する。
【００５４】
１つ目は、元データ（ｎビット）の上位ｍビット（ｎ＞ｍ）のみを参照することで、参照ビット数を削減する方法である。ここで、ｍ値はハレーション補正の演算精度が低下しない誤差率に収まるように決定される。前述した逆γ補正部１１の出力がｎ＝１２ビット〜１６ビットの場合は、ｍ＝８ビットまで削減できることが実験で明らかになっている。この理由は、ハレーション量は、参照画素の総点灯量に対して所定の微小な係数を掛ける事で算出されるため、元データの下位ビットの値は無視しても、算出結果への影響は小さいからである。すなわち、この微小な係数に依存して参照画素の分解能が決定するため、元データの下位ビットを無視できるのである。
【００５５】
２つ目は、上述したハレーションの影響範囲をＲＧＢサブピクセル（単色の画素）単位ではなく異なる色に対応する複数の画素を組み合わせた画素単位として近似する方法である。具体的には、Ｐｉｘｅｌ（ｍ＋２ビット）＝Ｒ（ｍビット）＋Ｇ（ｍビット）＋Ｂ（ｍビット）のように各ＲＧＢサブピクセルの点灯量を加算し、この和をピクセルの総点灯量として代表させる。
【００５６】
この元データを減じる２つの方法によって、ラインメモリ容量は、
ラインメモリ容量Ｍ′＝水平画素数×ｍビット×（（ｍ＋２）／３ｍ）ＲＧＢ×１１ライン
＝（ｍ／ｎ）×（（ｍ＋２）／３ｍ）×Ｍ
＝（８／１６）×（１０／２４）×Ｍ
＝０．２１×Ｍ
となる。補正精度を低下させることなく、２１３Ｋｂｉｔ（１０２４Ｋｂｉｔの２１％）まで第１のメモリ２の容量を削減することができる。なおこのような間引き処理は必要に応じて行えばよく、第１のメモリの容量が充分に確保できる場合は間引き処理を行う必要はない。
【００５７】
プログレッシブ駆動の場合、間引き処理部１からの出力は１１ラインメモリで構成された第１のメモリ２に１ライン単位で順次書き込まれる。第１のメモリ２には書き込まれた画素データ（間引き処理された画素データ）が記憶される。１１ライン分のデータ（間引き処理された画素データ）が格納された時点で、演算参照のために１１ラインメモリから同時に１１画素×１１ラインのデータが読み出されていく。第１のメモリ２は、このように同時読み出しができる構成が望まれるため、ＳＲＡＭによってラインメモリを構成することが好適である。そのためには、ＡＳＩＣ、或いは、ＦＰＧＡなどのＬＳＩ内部のＲＡＭを用いることが好ましい。復元部３は、間引き処理部１で減じられたデータを復元するため、同時に読み出された１１画素×１１ラインデータを２ｎ−ｍ倍する。
【００５８】
選択的加算部４は、まず、１１画素×１１ラインデータを、図７に示したハレーションマスクパターンでマスクする。ハレーションマスクパターンは、反射電子が影響を及ぼす周辺画素の情報（範囲）を示すものである。マスク領域の画素量は０となる。選択的加算部４は、次に、スペーサ近傍の注目画素に対して、周囲の画素からの反射電子のうちスペーサにより遮断された分のみを選択的に加算する。すなわち、注目画素に近接した画素のうちの、注目画素に対してスペーサをはさんで反対側にある画素の画素データ（間引き処理を受けた後、復元処理を受けた画素データ）を加算する。スペーサ位置情報生成部５は、タイミング制御部１３より受け取ったタイミング制御信号とスペーサ位置情報を元に生成された注目画素とスペーサとの位置関係を示す値であるＳＰＤ（Spacer Distance）値
により、注目画素とスペーサとの位置関係を判断する。
【００５９】
スペーサ近傍の注目画素に関し、反射電子が遮断される画素は図８のように１０パターンある。各パターンに、１〜１０のＳＰＤ値が割り当てられている。遮断量に関係する総点灯量は、ＳＰＤ値に応じてグレーで示した画素を選択し、これらの画素の値をすべて加算することで求めることができる。スペーサの非近傍の画素では、反射電子のスペーサによる遮断は起きないため、加算結果は０とすればよい。
【００６０】
係数乗算部６は、加算結果のうち何％が遮断されたハレーション分になるかを示す係数（ハレーションゲイン値）を、加算結果に乗算する。係数は通常０と１の間の値を取り、本実施形態のパネルにおいては０．０３％程度の値である。係数乗算部６により算出された補正値は、第２のメモリ７に格納される。第２のメモリ７の役割は、算出された補正値を、第１のメモリ２を経由していない元画像データ（補正対象となる画像データ）の所定の画素位置（算出した補正値と対応する画素位置）に対応させるべくタイミング調整をすることである。本実施形態では１フレーム遅延が行われるため、第２のメモリ７は、補正値を格納するフレームバッファとなる。第２のメモリ７はタイミング調整バッファとして機能するので、外付けのＤＲＡＭなどの安価なデバイスを用いることが好ましい。
【００６１】
１フレーム後に第２のメモリ７から読み出された補正値は、補正演算部８で元画像デー
タＲｉｎ、Ｇｉｎ、Ｂｉｎに次式で示されるように加算演算される。その加算結果が補正演算部８から補正データＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔとして出力される。
Ｒｏｕｔ＝Ｒｉｎ＋補正値
Ｇｏｕｔ＝Ｇｉｎ＋補正値
Ｂｏｕｔ＝Ｂｉｎ＋補正値
上述したように、本実施形態では、補正値を１フレーム後の元画像データに加算して補正データを算出している。しかし、この１フレームのずれは大きな問題とはならない。なぜなら、一般に、隣り合うフレーム間の映像は相関性が強いため、１フレームの遅延による補正量の相違は極めて小さいからである。また仮に、フレーム相関性が弱い映像の場合でも、ハレーションの補正量は前述した通り輝度の０．０３％程度と小さいため、補正誤差による輝度変化は人間の目では検知されにくいほど微小だからである。フレーム相関性が弱い映像には、例えば、黒い背景に白い矩形が毎フレーム移動する映像などがある。
【００６２】
以上説明したハレーション補正は、プログレッシブ駆動方式に適した方法である。
【００６３】
次に、本実施形態の表示パネルをインタレース駆動した場合のハレーション補正について検討する。インタレース駆動の場合、その駆動方式に特有なハレーション発光について考慮する必要がある。
【００６４】
なお、本実施形態の表示パネルは、プログレッシブ駆動とインタレース駆動の両方の駆動方式に対応しており、選択された駆動方式に応じてハレーション補正方法を自動的に切り替え可能である。
【００６５】
表面伝導型放出素子を用いたこの実施形態における表示パネルは、図４で説明したように、基本的には１ライン単位で駆動（線順次駆動）される。この線順次駆動におけるハレーションむらを人間の視覚がどのように認識するか、という点について検討した。本発明者は、６０Ｈｚの線順次でプログレッシブ駆動を行った場合のハレーション補正の実験を繰り返した。６０Ｈｚのプログレッシブ駆動なので、１秒間あたりの画像表示の回数は６０回である。その実験の結果、図７および図８で示したように周辺の参照画素のすべてが同時点灯したと仮定して、周辺の参照画素の駆動データに基づく補正演算を行えば、ハレーションむら（クロストークが画面内で不均一に生じることによって生じる明るさのむら）を認識できないレベルまで補正可能との知見を得た。この結果より、６０Ｈｚ前後のフレームレートであれば、ハレーション補正演算はフレーム単位で行えば良いことが分かる。
【００６６】
次に、インタレース信号に基づく表示を行う場合について説明する。ここでは、６０Ｈｚのプログレッシブ駆動（以下、「６０ｐ駆動」とよぶ。）のための信号を、インタレース信号に変換し、１２０Ｈｚのインタレース駆動（以下、「１２０ｉ駆動」とよぶ。）した場合の例について説明する。１２０Ｈｚのインタレース駆動は、フレームレート（１フレームは偶奇２つのフィールドで構成される）は６０Ｈｚであるが、画像は１フィールド単位で構成されるので、１秒間あたりの画像表示の回数は１２０回である。１２０ｉ駆動と６０ｐ駆動との違いのひとつは、フィールド単位の駆動であるか、フレーム単位の駆動であるかである。上記６０ｐ駆動時のハレーション補正の知見によれば、１２０ｉ駆動時も２フィールド分（１フレーム分）を補正の参照範囲と考えれば良い。
【００６７】
以下、図１を参照して、１２０ｉ駆動の場合のハレーション補正について詳しく説明する。ただし、図３で説明した６０ｐ駆動と共通の部分についての説明は簡略化する。図１における補正値出力回路３２が図３の補正値出力回路３１と大きく異なる点は、奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂと演算回路３３を有する点である。演算回路３３からは補正値が出力され、補正演算部８は補正値を用いて補正対象となる画素
データを補正する。間引き処理部１は、６０ｐ駆動と同様に、元データを減じて第１のメモリ２に受け渡す処理を行う。間引き処理部１からの出力は、第１のメモリ２に書き込まれる。ここでは、入力される信号がインタレース信号であるため、上下方向に隣接するラインの信号は、別々のフィールドの信号として入力される。従ってメモリで同時に保持するデータ量はプログレッシブ駆動の約１／２（５ライン分または６ライン分）になる。以下、５ラインの場合を例に説明する。５ライン分のデータが格納された時点で、演算参照のために第１のメモリ２から同時に１１画素×５ラインのデータが読み出されていく。復元部３は、間引き処理部１で減じられたデータを復元するため、同時に読み出された１１画素×５ラインデータを２ｎ−ｍ倍する。
【００６８】
選択的加算部４は、まず、１１画素×５ラインデータを、図１０（ａ）に示したハレーションマスクパターンでマスクする。図１０（ａ）のハレーションマスクパターンは、注目画素の存在するラインが駆動されるフィールドのデータに対して適用されるマスクパターンである。インタレース駆動では、偶数フィールドと奇数フィールドで駆動ラインが異なる。よって、上記フィールドの次のフィールドでは、注目画素の存在するラインが駆動されない状態が起きる。このフィールドのデータに対しては、図１０（ｂ）に示すハレーションマスクパターンが適用される。図１０（ｂ）のフィールドでは、参照画素は、１１画素×６ラインのデータとなる。
【００６９】
これ以降の処理は、上述したプログレッシブ駆動における補正処理と同様である。すなわち、選択的加算部４がＳＰＤ値に基づいてスペーサによる遮断量を計算し、係数乗算部６がハレーションゲイン値を加算結果に乗算することで補正値を算出する。
【００７０】
奇数フィールドのデータから算出された補正値は、奇数フィールド用メモリ７ａに格納され、偶数フィールドのデータから算出された補正値は、偶数フィールド用メモリ７ｂに格納される。この奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂの役割は、フィールド単位で算出した補正値をそれぞれ格納するだけでなく、６０ｐ駆動時と同様に補正対象となる元画像データとのタイミング調整をする目的もある。
【００７１】
１フィールド遅延して、奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂからそれぞれ補正値が読み出され、演算回路３３で加算される。加算された結果得られた補正値が演算回路３３から補正演算部８に出力される。補正値は補正演算部８で元画像データに加算される。つまり、ｋ奇数フィールド（ｋ番目のフレームの奇数フィールド）の元画像データには、ｋ−１奇数フィールドのデータから算出された補正値と、ｋ−１偶数フィールドのデータから算出された補正値とが加算されることになる。
【００７２】
インタレース駆動時には、注目画素の存在するラインが駆動されるフィールドの発光（図１０（ａ）参照）と、そのラインが駆動されないフィールドの発光（図１０（ｂ）参照）の両方が、注目画素のハレーション輝度に影響を及ぼすと考えられる。よって、本実施形態のように、両方のフィールドの発光の影響分を考慮する厳密な方法を採用すれば、インタレース駆動時のハレーション補正量を精度良く算出することができる。
【００７３】
すなわち本実施形態では、あるフィールドの信号から、注目画素の近傍の画素のデータを抽出し、該抽出したデータに基づいて補正値を決定する。更に、続くフィールドの信号から前記注目画素の近傍の画素のデータを抽出し、該抽出したデータに基づいて補正値を決定する。この両方の補正値に基づいて注目画素のデータを補正するための補正値を決定することで高精度な補正を実現している。
【００７４】
なお、インタレース信号の２つの連続するフィールドの信号から１フレーム分のプログレッシブ信号を生成し、該プログレッシブ信号を用いて補正値を生成する構成も採用でき
る。この構成においてはインタレース駆動時の補正値の演算とプログレッシブ駆動時の補正値の演算を同一にすることができる。しかしながら該構成を採用するにあたってはインタレース信号をプログレッシブ信号に変換するためのフレームメモリを要するなど回路規模が大きくなる。本実施形態では、フィールドごとに補正値を生成し、２つのフィールドでそれぞれ生成した補正値から実際に使用する補正値を求める演算を行うことで構成を簡便にしている。
【００７５】
この形態においてプログレッシブ駆動時の補正とインタレース駆動時の補正とを切り替え可能にするためには、図３のハレーション補正部と図１のハレーション補正部をそれぞれ独立に備える形態を採用できる。または、補正値出力回路３１と補正値出力回路３２のうちの一部（間引き処理部１、第１のメモリ２、復元部３、選択的加算部４、スペーサ位置情報生成部５、係数乗算部６）は共通化し、それ以外の構成要素のみ別々に備える形態も採用できる。
【００７６】
（第２の実施形態）
上記第１の実施形態の補正方法は、ハレーション補正量を厳密に精度良く算出できるという利点を有する。しかしながら、この補正方法を実現するには、第１のメモリ２以降の信号処理において、フィールドの処理レートの２倍の処理レートが要求される。例えば、１２０ｉ駆動の場合は、１２０Ｈｚの処理レートが必要となる（これは、６０ｐ駆動の２倍の処理レートとなる。）。
【００７７】
そこで第２の実施形態では、注目画素が非駆動ライン上にあるフィールド（つまり、直前のフィールド）の発光の影響を近似的に計算することで、処理の単純化を図る。本実施形態の補正値出力回路のブロック図は図１と同じである。
【００７８】
具体的には、選択的加算部４および係数乗算部６が、図１０（ａ）のマスクパターンのみを用いて、注目画素が駆動ライン上にある場合の補正値のみを算出する。例えば、奇数フィールドのデータからは奇数ライン上にある画素に対する補正値のみ、偶数フィールドのデータからは偶数ライン上にある画素に対する補正値のみが、それぞれ算出される。そうすると、２つ前のフィールドのデータから算出された補正値（第１の補正値）には補正対象画素に対応する補正値が含まれているが、直前のフィールドから算出された補正値（第２の補正値）には補正対象画素に対応する補正値が含まれないことになる。そこで、本実施形態では、第２の補正値からは、補正対象画素の１つ前（もしくは１つ後）のライン上の隣接画素に対応する補正値を選択する。つまり、補正対象画素の元データに対して、その２つ前のフィールドにおける対応画素について算出された補正値と、直前のフィールドにおける対応隣接画素について算出された補正値を加算するのである。すなわち、補正対象画素（注目画素）に関する補正値として以下を用いる。一つのフィールドにおける注目画素対して算出された補正値を一つの補正値とする。またそのフィールドに時間的に隣接するフィールドにおける注目画素に近接する画素（注目画素と空間的に近接する画素であればよく、好適には隣接する画素）について（その近接する画素を注目画素と見なして）算出された補正値をもう一つの補正値とする。前記一つの補正値と前記もう一つの補正値を加算した値を注目画素のための補正値として用いる。前記もう一つの補正値は注目画素に対して算出した補正値ではないが,これを援用することで演算処理を簡便にしている
。これにより、１つのフィールドについて算出した補正値が、その後のフィールドと２つ後のフィールドの２つのフィールドのデータのハレーション補正に利用できるようになる。しかも、非駆動ライン上にある注目画素については補正値を算出しなくてよい。すなわちあるフィールドの信号に基づいて、そのフィールドでは駆動しない画素を注目画素と見なして補正値を求める必要がないので、第１の実施形態に比べて演算量およびメモリ容量が約１／２に抑えられる。
【００７９】
以下、図１を参照して、本実施形態のハレーション補正について詳しく説明する。ただし、第１の実施形態と共通の部分についての説明は簡略化する。
【００８０】
間引き処理部１は、元データを減じて第１のメモリ２に受け渡す処理を行う。間引き処理部１からの出力は、第１のメモリ２に書き込まれる。５ライン分のデータが格納された時点で、演算参照のために第１のメモリ２から同時に１１画素×５ラインのデータが読み出されていく。復元部３は、間引き処理部１で減じられたデータを復元するため、同時に読み出された１１画素×５ラインデータを２ｎ−ｍ倍する。
【００８１】
選択的加算部４は、まず、１１画素×５ラインデータを、図１０（ａ）に示したハレーションマスクパターンでマスクする。選択的加算部４は、次に、スペーサ近傍の注目画素に対して、周囲の画素からの反射電子のうちスペーサにより遮断された分のみを選択的に加算する。スペーサ位置情報生成部５は、タイミング制御部１３より受け取ったタイミング制御信号とスペーサ位置情報を元に生成されたＳＰＤ値により、注目画素とスペーサとの位置関係を判断する。
【００８２】
スペーサ近傍の注目画素に関し、反射電子が遮断される画素は図１１のように１０パターンある（各フィールドにつき５パターンずつある。）。各パターンに、１〜１０のＳＰＤ値が割り当てられている。なお、図１１では、図８との比較を容易にするためＳＰＤ１とＳＰＤ１０を記載したが、本実施形態の手法ではこれらを事実上考慮する必要はない。遮断量に関係する総点灯量は、ＳＰＤ値に応じてグレーで示した画素を選択し、これらの画素の値をすべて加算することで求めることができる。スペーサの非近傍の画素では、反射電子のスペーサによる遮断は起きないため、加算結果は０とすればよい。
【００８３】
係数乗算部６は、加算結果にハレーションゲイン値を乗算し、補正値を求める。奇数フィールドのデータから算出された補正値は奇数フィールド用メモリ７ａに、偶数フィールドのデータから算出された補正値は偶数フィールド用メモリ７ｂに、それぞれ格納される。
【００８４】
図１２は、ｋ奇数フィールドにある補正対象画素Ａ（ＳＰＤ＝４）と、ｋ偶数フィールドにある補正対象画素Ｂ（ＳＰＤ＝５）のそれぞれに対する、ハレーション補正処理のタイミングを表す概念図である。実線は駆動ラインを示し、破線は非駆動ラインを示している。横軸は時間を表している。
【００８５】
時刻ｔ０に、ｋ−１奇数フィールドの映像データが入力される。時刻ｔ１に、５ライン分のデータの第１のメモリ２への書き込みが完了し、ｋ−１奇数フィールドのデータに基づく補正値の演算が開始される。この演算結果（補正値）は、ほぼ同時に、奇数フィールド用メモリ７ａに格納されていく。
【００８６】
時刻ｔ２には、ｋ−１偶数フィールドの映像データが入力される。時刻ｔ３に、５ライン分のデータの第１のメモリ２への書き込みが完了し、ｋ−１偶数フィールドのデータに基づく補正値の演算が開始される。この演算結果（補正値）は、ほぼ同時に、偶数フィールド用メモリ７ｂに格納されていく。
【００８７】
時刻ｔ４には、補正対象のｋ奇数フィールドの映像データが入力される。このとき、奇数フィールド用メモリ７ａからはｋ−１奇数フィールドのデータに基づく補正値が、偶数フィールド用メモリ７ｂからはｋ−１偶数フィールドのデータに基づく補正値が、同時に読み出され、補正演算部８に受け渡される。そして、補正演算部８において、ｋ奇数フィールドの補正対象画素Ａ（ＳＰＤ＝４）に対して、ｋ−１奇数フィールドの対応画素Ｃ（ＳＰＤ＝４）についての補正値と、ｋ−１偶数フィールドの隣接画素Ｄ（ＳＰＤ＝３）に
ついての補正値とが加算される。この加算の結果得られた補正値を用いて、補正対象画素Ａのハレーション補正がなされる。
【００８８】
また、ｋ奇数フィールドのデータに対するハレーション補正と並行して、ｋ奇数フィールドのデータに基づく補正値の演算が行われ、算出された補正値から順次奇数フィールド用メモリ７ａに格納されていく。
【００８９】
時刻ｔ５には、補正対象のｋ偶数フィールドの映像データが入力される。このとき、偶数フィールド用メモリ７ｂからはｋ−１偶数フィールドのデータに基づく補正値が、奇数フィールド用メモリ７ａからはｋ奇数フィールドのデータに基づく補正値が、同時に読み出され、補正演算部８に受け渡される。そして、補正演算部８において、ｋ偶数フィールドの補正対象画素Ｂ（ＳＰＤ＝５）に対して、ｋ−１偶数フィールドの対応画素Ｅ（ＳＰＤ＝５）についての補正値と、ｋ奇数フィールドの隣接画素Ａ（ＳＰＤ＝４）についての補正値とが加算される。この加算の結果得られた補正値を用いて、補正対象画素Ｂのハレーション補正がなされる。
【００９０】
また、ｋ偶数フィールドのデータに対するハレーション補正と並行して、ｋ偶数フィールドのデータに基づく補正値の演算が行われ、算出された補正値から順次偶数フィールド用メモリ７ｂに格納されていく。
【００９１】
上記処理を繰り返していくことで、各フィールドの映像データ（画素データ）が順次補正されていく。
【００９２】
以上のように図１２に示したような位置関係でスペーサが配置されている場合、補正演算部８では、補正対象画素のＳＰＤ値に応じて、奇数フィールド用メモリ７ａと偶数フィールド用メモリ７ｂから補正値が読み出される。そして、次式に示すように、補正対象画素の元画像データＲｉｎ、Ｇｉｎ、Ｂｉｎに補正値が加算され、その加算結果が補正データＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔとして出力される。
【００９３】
Ｒｏｕｔ＝Ｒｉｎ＋ＳＰＤ値に応じた補正値
Ｇｏｕｔ＝Ｇｉｎ＋ＳＰＤ値に応じた補正値
Ｂｏｕｔ＝Ｂｉｎ＋ＳＰＤ値に応じた補正値
上記「ＳＰＤ値に応じた補正値」は、次式のように、２つ前と直前の２つのフィールドの補正値の合計である。なお、次式において、「ＳＰＤｘ（ｙ偶数フィールド）」という表記は、「ｙ番目のフレームの偶数フィールドにおける、ＳＰＤ値がｘの注目画素についての補正値」を意味している。
【００９４】
ＳＰＤ１（ｋ偶数フィールド）＝０
ＳＰＤ２（ｋ奇数フィールド）＝ＳＰＤ２（ｋ−１奇数フィールド）＋ＳＰＤ１（ｋ−１偶数フィールド）
ＳＰＤ３（ｋ偶数フィールド）＝ＳＰＤ３（ｋ−１偶数フィールド）＋ＳＰＤ２（ｋ奇数フィールド）
ＳＰＤ４（ｋ奇数フィールド）＝ＳＰＤ４（ｋ−１奇数フィールド）＋ＳＰＤ３（ｋ−１偶数フィールド）
ＳＰＤ５（ｋ偶数フィールド）＝ＳＰＤ５（ｋ−１偶数フィールド）＋ＳＰＤ４（ｋ奇数フィールド）
ＳＰＤ６（ｋ奇数フィールド）＝ＳＰＤ６（ｋ−１奇数フィールド）＋ＳＰＤ７（ｋ−１偶数フィールド）
ＳＰＤ７（ｋ偶数フィールド）＝ＳＰＤ７（ｋ−１偶数フィールド）＋ＳＰＤ８（ｋ奇数フィールド）
ＳＰＤ８（ｋ奇数フィールド）＝ＳＰＤ８（ｋ−１奇数フィールド）＋ＳＰＤ９（ｋ−１偶数フィールド）
ＳＰＤ９（ｋ偶数フィールド）＝ＳＰＤ９（ｋ−１偶数フィールド）＋ＳＰＤ１０（ｋ奇数フィールド）
ＳＰＤ１０（ｋ奇数フィールド）＝０
上述した本実施形態の補正方法は、映像のフィールド間の相関性の高さを利用した近似手法といえる。
【００９５】
図１３は、第１の実施形態で述べた６０ｐ駆動時の参照画素の範囲と、本実施形態の１２０ｉ駆動時の参照画素の範囲との比較を示している。矩形で囲まれている部分が、１２０ｉ駆動での参照範囲である。これによると、参照されない画素が円の周辺に７つあり、この部分が本実施形態の補正方法による近似誤差を生む要因となると考えられる。ここで、この近似誤差の影響度合について検討する。ハレーション発光量を輝度で表現すると輝点を中心とした概ね円柱形の分布になる。ただし、図５（ｂ）および図６（ｂ）にも示したように、最外周部分は中心部分に比べてハレーション発光量が４０％〜５０％少ないことが分かっている。したがって、最外周部分の画素を参照しない近似は許容できる。
【００９６】
すなわち、本実施形態の方法を用いれば、実用上問題ない程度に、インタレース駆動時のハレーション補正を精度良く行うことができる。しかも、第１の実施形態の厳密な方法に比べて、処理の簡単化および回路規模の縮小を図ることができ、実装面でも有利である。
【００９７】
（第３の実施形態）
上記実施形態では、インタレース駆動時のハレーション補正を精度良く実現する方法について説明した。これらの方法は、プログレッシブ駆動時の方法と比べて、奇数用と偶数用の２つのフィールドメモリが必要である点、および、補正演算部８においてＳＰＤ値に応じた制御が必要である点などが異なる。したがって、６０ｐ駆動と１２０ｉ駆動を動的に切り替えるような使い方をする場合は、回路構成の共通化が若干複雑になる。
【００９８】
そこで本実施形態では、プログレッシブ駆動時のハレーション補正とインタレース駆動時のハレーション補正とで回路構成を共通化しやすい方法を述べる。本実施形態の構成は、第１のメモリ２と復元部３の間に補間部３０を設けた点以外は、図３の構成とほぼ同じである。
【００９９】
間引き処理部１は、元データを減じて第１のメモリ２に受け渡す処理を行う。間引き処理部１からの出力は、第１のメモリ２に書き込まれる。第１のメモリ２は７ライン（第２実施形態で説明したインタレース駆動時の補正に必要なラインメモリ数：５＋後述する内挿演算のための参照ライン数：２＝７）のデータを格納する。７ライン分のデータが格納された時点で、演算参照のために第１のメモリ２から同時に１１画素×７ラインのデータが読み出されていく。同時に読み出された１１画素×７ラインデータは変換回路である補間部３０に受け渡される。
【０１００】
図１４は、補間部３０の動作を示す。補間部３０は、駆動ラインから非駆動ライン（次もしくは直前のフィールドにおいて駆動されるライン）のデータを推定するために、線形内挿入法による補間演算をライン間で行う。そのため、注目画素から上下５ライン目のデータを内挿演算のための参照ラインとして予め読み込んでおく必要がある。
【０１０１】
線形内挿入法の一例として、上側と下側の駆動ラインにおける画素（データを予測する画素を挟む位置の画素）の平均値を非駆動ラインの画素の推定画素値とする平均化法が挙げられる。平均化法では、図１４の式における係数ｔは０．５となる。この補間演算が本
実施形態の補正性能に影響するため、必要に応じて、上下２画素だけを参照するのでなく、上下４画素、上下６画素などのように参照画素数を増やしてもよい。また、この方法に準ずる他の補間方法を適用してもよい。
【０１０２】
上述したいずれかの方法にて、補間部３０は、第１のメモリ２から読み出したデータから、６０ｐ駆動時と同様の１１画素×１１ラインデータを生成する。すなわち、そのフィールドで駆動される５ライン分の信号と補間処理のために特に利用する２ライン分の信号の合計７ライン分の信号が、１１ライン分の信号に変換されたことになる。変換処理はライン単位で行う必要はない。ここで画素単位で見ると、７ライン×１１画素（個）の画素データが、１１ライン×１１画素（個）の画素データに変換されているといえる。このように参照できる画素データの数を増やすことで精度の高い補正が可能となる。なおこの変換処理は一つのフィールドの信号で行われ、他のフィールドの信号は利用していない。そして、復元部３が、この１１画素×１１ラインデータを２ｎ−ｍ倍して、データ量を復元する。
【０１０３】
選択的加算部４および係数乗算部６の処理は、第１の実施形態で述べた６０ｐ駆動時の処理と同じである。係数乗算部６から出力された補正値は、第２のメモリ７に格納される。本実施形態では１フィールド遅延を行うため、第２のメモリ７はフィールドバッファとして機能する。この点、第２のメモリ７がフレームバッファとして機能する第１の実施形態とは機能的に異なるが、回路構成は共通で良い。１フィールド後に第２のメモリ７から読み出された補正値は、補正演算部８で元画像データＲｉｎ、Ｇｉｎ、Ｂｉｎに次式で示されるように加算演算される。その加算結果が補正演算部８から補正データＲｏｕｔ、Ｇｏｕｔ、Ｂｏｕｔとして出力される。
Ｒｏｕｔ＝Ｒｉｎ＋補正値
Ｇｏｕｔ＝Ｇｉｎ＋補正値
Ｂｏｕｔ＝Ｂｉｎ＋補正値
図１５は、ｎ奇数フィールドにある補正対象画素Ａ（ＳＰＤ＝４）と、ｎ偶数フィールドにある補正対象画素Ｂ（ＳＰＤ＝５）のそれぞれに対する、ハレーション補正処理のタイミングを表す概念図である。実線は駆動ラインを示し、破線は非駆動ラインを示している。横軸は時間を表している。
【０１０４】
時刻ｔ０に、ｎ−１偶数フィールドの映像データが入力される。時刻ｔ１に、７ライン分のデータの第１のメモリ２への書き込みが完了し、ｎ−１偶数フィールドのデータに基づく補正値の演算が開始される。この演算結果（補正値）は、ほぼ同時に、第２のメモリ７に格納されていく。そして、時刻ｔ２において、補正演算部８において、ｎ奇数フィールドの補正対象画素Ａに対して、ｎ−１偶数フィールドの隣接画素Ｃについての補正値が加算される。これにより、補正対象画素Ａのハレーション補正がなされる。
【０１０５】
同様にして、ｎ奇数フィールドのデータに基づく補正値の演算も行われ、時刻ｔ４には、ｎ偶数フィールドの補正対象画素Ｂに対して、ｎ奇数フィールドの隣接画素Ａについての補正値が加算される。これにより、補正対象画素Ｂのハレーション補正がなされる。
【０１０６】
上記処理を繰り返していくことで、各フィールドの映像データが順次補正されていく。
【０１０７】
以上説明したように、本実施形態の方法を用いれば、インタレース駆動においても、プログレッシブ駆動と同様な信号処理方法でハレーション補正ができる。したがって、６０ｐ駆動と１２０ｉ駆動を動的に切り替えるような使い方をする場合に回路構成が共通化できるメリットがある。
【０１０８】
図３に記載の補正値出力回路をプログレッシブ駆動時に使用する際は、変換回路である
補間回路３０で信号のライン数を増やす必要が無いので、補間回路３０は入力信号をそのまま次段に出力するように制御する。
【０１０９】
（他の実施形態）
以上述べた実施形態では、補正対象画素の近傍に位置する画素が補正対象画素の明るさに対して与え得る明るさの増分のうち、スペーサによって遮蔽される分に相当する補正値を演算する構成を示した。該演算により得られた補正値は補正対象データを大きくするように補正対象データに対して演算される。これにより、スペーサの近傍にある画素において、あたかも近傍にスペーサがないようにハレーションによる明るさの増分が擬似的に付与される。これにより上記第２の問題が改善されている。
【０１１０】
一方本実施形態では、補正対象画素の近傍に位置する画素が補正対象画素の明るさに対して与える明るさの増分に相当する補正値を演算する構成とする。ここでは、得られた補正値によって、補正対象画像の明るさを、近傍に位置する画素によって補正対象画素に与えられる明るさの分減少させるように補正を行う。
【０１１１】
本実施形態のハレーション補正部の構成は上記実施形態のものと同じである。ただし、選択的加算部４及び補正演算部８の動作が上記実施形態とは異なる。
【０１１２】
補正対象画素がスペーサから充分に離れている場合、スペーサ近傍に位置する場合とでそれぞれ以下のように制御する。
【０１１３】
・スペーサから充分にはなれている場合
補正対象画素に対してハレーションによる影響を及ぼし得る画素（近傍画素）と、補正対象画素との間にスペーサがなければ、その補正対象画素に対してはスペーサによるハレーションを遮蔽する作用は影響しない。従って、選択的加算部４において駆動ライン上の近傍画素のデータをすべて積算して出力する。
【０１１４】
・スペーサ近傍
スペーサ近傍では、近傍画素のうち、スペーサに対して補正対象画素と同じ側に位置する駆動ライン上の近傍画素のデータのみを加算する。
【０１１５】
以上のようにして得られた積算値を用いて上記実施形態と同様に補正値を算出する。
【０１１６】
本実施形態は、ハレーションによって生じる輝度増分を、補正によって減少させる構成であるため、補正演算部８では補正対象データから補正値を減算する処理を行う。これによりハレーションがあたかも発生しない表示装置のような表示を行うことができる。
【０１１７】
なお以上から明らかなようにこの形態はスペーサを用いない構成においても適用できる。スペーサもしくはスペーサに相当する部材を用いない表示パネルであれば上述のスペーサから充分に離れている場合の処理を全領域で行えばよい。
【０１１８】
ここでは表面伝導型放出素子を用いた表示装置の例を挙げているが、その他の表示装置においてもここでハレーションとして説明しているようなクロストークが発生しうる。例えばプラズマ表示装置においては、一つの素子が発生したプラズマが近接した素子の明るさに影響を与え得る。また液晶表示装置や有機EL表示装置の場合には、一つの素子に与えられた駆動電圧が、近接した素子の駆動電圧に影響を与え得る。これらの表示装置においても以上で詳細に示した実施形態と同様にクロストークを補正することができる。なおバックライトやプロジェクション用光源と合わせて用いる透過型の液晶表示装置においては、発光領域は光を透過する領域を意味する。また反射型の液晶表示装置においては、発光
領域は光を反射する領域を意味する。
【０１１９】
また、インタレース信号に基づいて、注目画素のデータを補正する補正値を求める構成として、１つのフィールドの信号のみを利用し、第３の実施形態のような補間処理も行わずに補正値を求める構成とすることも可能ではある。しかしながら１秒あたりの画像表示の回数が１２０回の駆動と、６０回の駆動のように、１秒あたりの画像表示の回数が異なる駆動（単位時間あたりの画像表示の回数が異なる駆動）を切り替えて行う構成においては、補正値を決定するための演算の内容を異ならせることで好適な補正値を得ることができる。すなわち、複数の画像データ（上記実施形態１、２では複数のフィールドデータ）で求めた補正値を加算して補正に利用する補正値を得る演算を行う構成や、実施形態３のように補間演算を含む演算を行って補正値を得る構成である。これらの演算は画像の表示周波数が高い場合に複数の画像の表示による影響を一つの補正値に反映させる効果を有している。
【図面の簡単な説明】
【０１２０】
【図１】第１および第２の実施形態に係る、インタレース駆動時のハレーション補正部のブロック図。
【図２】第３の実施形態に係る、インタレース駆動時のハレーション補正部のブロック図。
【図３】プログレッシブ駆動時のハレーション補正部のブロック図。
【図４】画像表示装置のブロック図。
【図５】スペーサ非近傍でのハレーション発生メカニズムの説明図。
【図６】スペーサ近傍でのハレーション発生メカニズムの説明図。
【図７】プログレッシブ駆動時のハレーションマスクパターン図。
【図８】プログレッシブ駆動時における注目画素とスペーサとの距離に応じて反射電子が遮断される画素領域の対応図。
【図９】遮断量加算方式によるハレーション補正のイメージ図。
【図１０】インタレース駆動時のハレーションマスクパターン図。
【図１１】インタレース駆動時における注目画素とスペーサとの距離に応じて反射電子が遮断される画素領域の対応図。
【図１２】第２の実施形態に係るインタレース駆動時のハレーション補正処理のタイミングを表す概念図。
【図１３】プログレッシブ駆動時の参照画素の範囲と、インタレース駆動時の参照画素の範囲との比較を示す図。
【図１４】第３の実施形態に係る、線形内挿入法による非駆動ラインの画素補間方法を示す概念図。
【図１５】第３の実施形態に係るインタレース駆動時のハレーション補正処理のタイミングを表す概念図。
【符号の説明】
【０１２１】
１ 間引き処理部
２ 第１のメモリ
３ 復元部
４ 選択的加算部
５ スペーサ位置情報生成部
６ 係数乗算部
７ 第２のメモリ
７ａ 奇数フィールド用メモリ
７ｂ 偶数フィールド用メモリ
８ 補正演算部
３０ 補間部
【特許請求の範囲】
【請求項１】
画面に画像を表示するための複数の画素と、
複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、
を有しており、
前記駆動部は、
クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、
前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、前記補正値は、補正の対象となる画素に近接する画素に対応する画素データに基づいて算出されるものであり、前記算出に用いる画素データは、前記補正の対象となる画素が駆動されるフィールドの画素データと、前記補正の対象となる画素が駆動されないフィールドの画素データであることを特徴とする画像表示装置。
【請求項２】
前記補正値出力回路は、
前記補正の対象となる画素が駆動される前記フィールドの前記画素データを用いて算出した値と、
前記補正の対象となる画素が駆動されない前記フィールドの前記画素データを用いて算出した値と、
を演算して前記補正値を算出する請求項１に記載の画像表示装置。
【請求項３】
画面に画像を表示するための複数の画素と、
複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、
を有しており、
前記駆動部は、
クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、
前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、
前記補正値出力回路は、
補正の対象となる画素に近接するｎ個の画素にそれぞれ対応するｎ個の画素データを記憶するメモリと、
メモリに記憶したｎ個の画素データを、ｍ個（ｍはｎよりも大きい整数）の画素データに変換する変換回路と、を有しており、
該変換回路の出力に基づいて前記補正値を生成する、ことを特徴とする画像表示装置。
【請求項４】
前記変換回路は、前記ｎ個の画素のうちの複数の画素に対応する画素データを用いた補間演算を行う請求項３に記載の画像表示装置。
【請求項５】
画面に画像を表示するための複数の画素と、
該複数の画素を駆動するための駆動信号を出力する駆動部と、
を有しており、
該駆動部は、
クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、
前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、
前記補正値出力回路は、
補正の対象となる画素に近接する画素に対応する画素データを用いた演算によって前記補正値を生成するものであり、
前記複数の画素による単位時間あたりの画像表示の回数が第１の値である場合と、該第１の値よりも大きい第２の値である場合とで、異なる演算を行うものである、
ことを特徴とする画像表示装置。
【請求項６】
前記補正値は、
画面内の複数の画素に対応する画素データが同一である場合であって、かつ、
画面内の所定の領域において互いに近接する画素間のクロストークが、画面内の他の領域において互いに近接する画素間のクロストークよりも少ない場合に、
前記所定の領域の画素の明るさを増やす補正値である請求項１乃至５の何れかに記載の画像表示装置。
【請求項７】
前記画素は、電子放出素子と、該電子放出素子が放出する電子が照射されることで発光する発光領域と、を有しており、
前記画像表示装置は、前記電子放出素子と前記発光領域との間の空間を維持するスペーサを有しており、
該スペーサは、近接した画素間でのクロストークを抑制する、
請求項１乃至６に記載の何れかに画像表示装置。
【請求項８】
前記補正値は、前記スペーサに対して前記補正の対象となる画素とは反対側に位置する画素、に対応する画素データを用いて算出される請求項７に記載の画像表示装置。
【請求項９】
前記補正値は、
出力する光量がクロストークによって増加する画素の光量を減らす補正を行うための補正値である請求項１乃至５の何れかに記載の画像表示装置。
【請求項１】
画面に画像を表示するための複数の画素と、
複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、
を有しており、
前記駆動部は、
クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、
前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、前記補正値は、補正の対象となる画素に近接する画素に対応する画素データに基づいて算出されるものであり、前記算出に用いる画素データは、前記補正の対象となる画素が駆動されるフィールドの画素データと、前記補正の対象となる画素が駆動されないフィールドの画素データであることを特徴とする画像表示装置。
【請求項２】
前記補正値出力回路は、
前記補正の対象となる画素が駆動される前記フィールドの前記画素データを用いて算出した値と、
前記補正の対象となる画素が駆動されない前記フィールドの前記画素データを用いて算出した値と、
を演算して前記補正値を算出する請求項１に記載の画像表示装置。
【請求項３】
画面に画像を表示するための複数の画素と、
複数の画素をインタレース駆動するための駆動信号を出力する駆動部と、
を有しており、
前記駆動部は、
クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、
前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、
前記補正値出力回路は、
補正の対象となる画素に近接するｎ個の画素にそれぞれ対応するｎ個の画素データを記憶するメモリと、
メモリに記憶したｎ個の画素データを、ｍ個（ｍはｎよりも大きい整数）の画素データに変換する変換回路と、を有しており、
該変換回路の出力に基づいて前記補正値を生成する、ことを特徴とする画像表示装置。
【請求項４】
前記変換回路は、前記ｎ個の画素のうちの複数の画素に対応する画素データを用いた補間演算を行う請求項３に記載の画像表示装置。
【請求項５】
画面に画像を表示するための複数の画素と、
該複数の画素を駆動するための駆動信号を出力する駆動部と、
を有しており、
該駆動部は、
クロストークによる画質の低下を抑制する補正を行うための補正値を出力する補正値出力回路と、
前記補正値によって補正された前記駆動信号を出力する出力部と、を有しており、
前記補正値出力回路は、
補正の対象となる画素に近接する画素に対応する画素データを用いた演算によって前記補正値を生成するものであり、
前記複数の画素による単位時間あたりの画像表示の回数が第１の値である場合と、該第１の値よりも大きい第２の値である場合とで、異なる演算を行うものである、
ことを特徴とする画像表示装置。
【請求項６】
前記補正値は、
画面内の複数の画素に対応する画素データが同一である場合であって、かつ、
画面内の所定の領域において互いに近接する画素間のクロストークが、画面内の他の領域において互いに近接する画素間のクロストークよりも少ない場合に、
前記所定の領域の画素の明るさを増やす補正値である請求項１乃至５の何れかに記載の画像表示装置。
【請求項７】
前記画素は、電子放出素子と、該電子放出素子が放出する電子が照射されることで発光する発光領域と、を有しており、
前記画像表示装置は、前記電子放出素子と前記発光領域との間の空間を維持するスペーサを有しており、
該スペーサは、近接した画素間でのクロストークを抑制する、
請求項１乃至６に記載の何れかに画像表示装置。
【請求項８】
前記補正値は、前記スペーサに対して前記補正の対象となる画素とは反対側に位置する画素、に対応する画素データを用いて算出される請求項７に記載の画像表示装置。
【請求項９】
前記補正値は、
出力する光量がクロストークによって増加する画素の光量を減らす補正を行うための補正値である請求項１乃至５の何れかに記載の画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００７−１９９６８３（Ｐ２００７−１９９６８３Ａ）
【公開日】平成１９年８月９日（２００７．８．９）
【国際特許分類】
【出願番号】特願２００６−３２９２６２（Ｐ２００６−３２９２６２）
【出願日】平成１８年１２月６日（２００６．１２．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年８月９日（２００７．８．９）
【国際特許分類】
【出願日】平成１８年１２月６日（２００６．１２．６）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]