発光装置および電子機器
【課題】 コンタクトホールを介した接続の確実性を向上する。
【解決手段】 半導体層３１は、ソース領域３１ｓとドレイン領域３１ｄとの間にチャネル領域３１ｃを有する。ゲート電極３４は、ゲート絶縁層３２を挟んでチャネル領域３１ｃに対向する。ソース電極３６は、半導体層３１およびゲート電極３４を覆う第１層間絶縁層６１の面上に形成されるとともにコンタクトホールＣＨ1sを介してソース領域３１ｓに導通する。ソース電極３６は、ゲート電極３４と重なるゲート対向部分３６１を含む。画素電極６５は、ソース電極３６を覆う第２層間絶縁層６２の面上に形成され、この第２層間絶縁層６２のうちゲート対向部分３６１と重なる位置に形成されたコンタクトホールＣＨ2を介してソース電極３６に導通する。画素電極６５と共通電極６８との間には発光層６７が介在する。
【解決手段】 半導体層３１は、ソース領域３１ｓとドレイン領域３１ｄとの間にチャネル領域３１ｃを有する。ゲート電極３４は、ゲート絶縁層３２を挟んでチャネル領域３１ｃに対向する。ソース電極３６は、半導体層３１およびゲート電極３４を覆う第１層間絶縁層６１の面上に形成されるとともにコンタクトホールＣＨ1sを介してソース領域３１ｓに導通する。ソース電極３６は、ゲート電極３４と重なるゲート対向部分３６１を含む。画素電極６５は、ソース電極３６を覆う第２層間絶縁層６２の面上に形成され、この第２層間絶縁層６２のうちゲート対向部分３６１と重なる位置に形成されたコンタクトホールＣＨ2を介してソース電極３６に導通する。画素電極６５と共通電極６８との間には発光層６７が介在する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（ElectroLuminescent）材料など各種の発光材料からなる発光層の発光を制御する技術に関する。
【背景技術】
【０００２】
この種の発光層を制御するためにトランジスタを利用したアクティブマトリクス方式の発光装置が従来から提案されている。図１２は、従来の発光装置におけるトランジスタおよびその周辺の構造を示す断面図である（例えば特許文献１参照）。同図に示されるように、トランジスタＴは、チャネル領域３１ｃの両側にソース領域３１ｓとドレイン領域３１ｄとが形成された半導体層３１と、ゲート絶縁層３２を挟んでチャネル領域３１ｃに対向するゲート電極３４と、ゲート電極３４を覆う第１層間絶縁層６１のコンタクトホールＣＨsおよびＣＨdを介してそれぞれソース領域３１ｓおよびドレイン領域３１ｄに導通するソース電極３９およびドレイン電極３７とを含む。
【０００３】
トランジスタＴは第２層間絶縁層６２によって覆われる。第２層間絶縁層６２の表面上には画素電極６５が形成される。この画素電極６５は、第２層間絶縁層６２に形成されたコンタクトホールＣＨを介してソース電極３９に導通する。有機ＥＬ材料からなる発光層６７は、隔壁６６によって仕切られた空間に配置されて画素電極６５とこれに対向する共通電極（陰極）６８との間に介在する。第２層間絶縁層６２は、トランジスタＴと発光層６７とを絶縁するための膜体である。また、例えば発光層６７がマトリクス状に配列された発光装置においては、第２層間絶縁層６２は、データ線や走査線（図示略）といった各種の配線と発光層６７とを電気的に絶縁するために利用される。
【特許文献１】特開２００２−１５６９２３号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、図１２の構成においてトランジスタＴや他の配線と発光層６７との電気的な絶縁性を確保するためには、第２層間絶縁層６２の膜厚を増加させることが好ましい。また、データ線や走査線などの配線と共通配線６８との寄生容量を低減するという観点からしても第２層間絶縁層６２は充分な膜厚であることが望ましい。しかしながら、第２層間絶縁層６２の膜厚を増加させた場合にはコンタクトホールＣＨの深さも必然的に増大し、これによってソース電極３９と画素電極６５との接続抵抗が上昇したり、コンタクトホールＣＨの内部で画素電極６５が断線したりする可能性がある。本発明は、以上の事情に鑑みてなされたものであり、コンタクトホールを介した接続の確実性を向上するという課題の解決を目的としている。
【課題を解決するための手段】
【０００５】
この課題を解決するために、本発明に係る発光装置は、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホール（例えば各実施形態におけるコンタクトホールＣＨ1s）を介してソース領域またはドレイン領域に導通する中間導電体（例えば第１実施形態におけるソース電極３６や第２実施形態におけるソース電極５６）であってゲート電極と対向する部分（例えば第１実施形態におけるゲート対向部分３６１や第２実施形態におけるゲート対向部分５６１）を含む中間導電体と、中間導電体を覆い、当該中間導電体のうちゲート電極と対向する部分に重なる位置に第２コンタクトホール（例えば各実施形態におけるコンタクトホールＣＨ2）を有する第２層間絶縁層と、第２層間絶縁層の面上に形成され、第２コンタクトホールを介して中間導電体に導通する画素電極と、画素電極とこれに対向する他の電極（例えば各実施形態における共通電極６８）との間に介挿された発光層とを有する。
【０００６】
この構成において、第２層間絶縁層のうちゲート電極と重なる領域の膜厚は、それ以外の領域の膜厚よりもゲート電極の膜厚分だけ薄い。本発明においては、中間導電体のうち第１層間絶縁層の面上にてゲート電極と対向する部分と重なるように第２コンタクトホールが形成されるから、これ以外の位置（すなわちゲート電極と重ならない位置）に第２コンタクトホールが形成された従来の構成と比較して第２コンタクトホールの深さは低減される。したがって、本発明によれば、画素電極と中間導電体との電気的な接続の確実性を向上させることができる。
【０００７】
別の観点からすると、本発明の発光装置は、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介してソース領域またはドレイン領域に導通する中間導電体と、中間導電体を覆う第２層間絶縁層と、第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する画素電極と、画素電極とこれに対向する他の電極との間に介挿された発光層とを有し、第２コンタクトホールは、半導体層の表面に垂直な方向からみて第１コンタクトホールのゲート電極側に位置する構成としても特定される。この構成においては、第１コンタクトホールよりもゲート電極側に第２コンタクトホールが形成されるから、第１コンタクトホールを挟んでゲート電極とは反対側に第２コンタクトホールが形成された従来の構成（すなわち第２コンタクトホールがゲート電極と重なり得ない構成）と比較して、第２コンタクトホールの深さを低減することができる。したがって、画素電極と中間導電体との電気的な接続の確実性を向上させることができる。
【０００８】
本発明の具体的な態様において、発光層は、半導体層の表面に垂直な方向からみて、第１コンタクトホールを挟んで第２コンタクトホールとは反対側の領域に位置する。ここで、発光層（特に有機ＥＬ材料からなる発光層）は高度に平坦化された表面に形成されることが望ましい。第１コンタクトホールを挟んでゲート電極とは反対側に第２コンタクトホールが形成された従来の構成においては、第２コンタクトホールを挟んで第１コンタクトホールの反対側に（すなわち第２コンタクトホールを反映した窪みを避けるように）発光層を形成する必要がある。この構成においては、発光層を形成することのできる領域が第２コンタクトホールの分だけ狭められるから、発光層の平面的な面積（光が出射する面積）を充分に確保することが困難となる可能性がある。これに対し、本発明においては、第１コンタクトホールのゲート電極側に第２コンタクトホールが形成されるから、第１コンタクトホールを挟んでゲート電極とは反対側の領域を充分な平坦面とすることができる。したがって、本発明によれば、発光層の面積（開口率）を充分に確保して高い明度が実現される。
【０００９】
本発明に係る発光装置の望ましい態様において、第２層間絶縁層は、画素電極や発光層の形成面を平坦化するための膜体である。また、他の好適な態様において、第２コンタクトホールの深さは、第２層間絶縁層のうち発光層と重なり合う部分の膜厚よりも小さい。
【００１０】
以上のように発光層の面積を充分に確保するという観点からすると、本発明は、画素電極と接触するように発光層が配置される構成に特に有効であると言える。しかしながら、本発明が適用される範囲はこれに限定されず、発光層を制御する画素回路に含まれる他のトランジスタ（例えば図１に例示された選択トランジスタＴsel）にも同様に適用される。すなわち、本発明を適用したトランジスタは、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介してソース領域またはドレイン領域に導通する中間導電体であって、半導体層の表面に垂直な方向からみてゲート電極と対向する部分を含む中間導電体と、中間導電体を覆い、当該中間導電体のうちゲート電極と対向する部分に重なる位置に第２コンタクトホールを有する第２層間絶縁層と、第２層間絶縁層の面上に形成され、第２コンタクトホールを介して中間導電体に導通する電極部とを有する。
【００１１】
別の観点からすると、本発明を適用したトランジスタは、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介してソース領域またはドレイン領域に導通する中間導電体と、中間導電体を覆う第２層間絶縁層と、第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する電極部とを有し、第２コンタクトホールは、半導体層の表面に垂直な方向からみて第１コンタクトホールのゲート電極側に位置する。
【００１２】
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するタイプの画像形成装置（印刷装置）においては、像担持体を露光する手段として本発明の発光装置を採用することができる。
【発明を実施するための最良の形態】
【００１３】
＜Ａ：第１実施形態＞
＜Ａ−１：発光装置の構成＞
図１は、本発明の第１実施形態に係る発光装置の構成を示すブロック図である。同図に示されるように、発光装置Ｄは、Ｘ方向に延在する複数の走査線１１と、Ｘ方向に直交するＹ方向に延在する複数のデータ線１３とを有する。走査線１１とデータ線１３との各交差には画素回路Ｐが配置される。各画素回路Ｐは、電流の供給によって発光する発光層６７と、この発光層６７の階調を制御するための複数のトランジスタＴdrおよびＴselとを含む。トランジスタＴdrおよびＴselはｎチャネル型のＴＦＴ（Thin Film Transistor）である。
【００１４】
トランジスタＴdr（以下「駆動トランジスタＴdr」という）は、発光層６７に供給される電流量を制御するための手段であり、ドレイン電極が電源線１５に接続される。電源線１５は、高位側の電源電位Ｖddが供給される配線であり、データ線１３と対を成してＹ方向に延在する。駆動トランジスタＴdrのゲート電極とドレイン電極（電源線１５）との間には、駆動トランジスタＴdrのゲート電極の電位を保持するための容量Ｃが介挿される。また、駆動トランジスタＴdrのソース電極は発光層６７の陽極に接続される。各画素回路Ｐにおける発光層６７の陰極は接地（Ｇnd）される。本実施形態における発光層６７は、有機ＥＬ材料からなる膜体である。
【００１５】
一方、トランジスタＴsel（以下「選択トランジスタＴsel」という）は、駆動トランジスタＴdrのゲート電極とデータ線１３との間に介在して両者の導通および非導通を切り替えるスイッチング素子である。この選択トランジスタＴselのゲート電極は走査線１１に接続される。走査線駆動回路（図示略）が走査線１１をアクティブレベル（ハイレベル）に遷移させると、選択トランジスタＴselがオン状態となって駆動トランジスタＴdrのゲート電極がデータ線１３に導通する。したがって、駆動トランジスタＴdrのゲート電極には、発光層６７の階調に応じた電位Ｖdataがデータ線駆動回路（図示略）からデータ線１３を介して供給される。さらに、このときに容量Ｃには電位Ｖdataに応じた電荷が蓄積される。したがって、走査線１１が非アクティブレベル（ローレベル）に遷移して選択トランジスタＴselがオフ状態に変化しても、駆動トランジスタＴdrのゲート電極は電位Ｖdataに維持される。発光層６７には駆動トランジスタＴdrのゲート電極の電位に応じた電流（すなわち電位Ｖdataに応じた電流）が供給される。発光層６７はこの電流に比例した輝度に発光する。
【００１６】
次に、図２は、駆動トランジスタＴdrやその周辺の構造を示す断面図である。同図に示されるように、以上に説明した駆動トランジスタＴdrや発光層６７は、基板２０の表面を覆う下地層２１の面上に形成される。基板２０は、ガラスやプラスチックなど各種の材料からなる板状の部材であり、下地層２１は酸化珪素（ＳｉＯx）や窒化珪素（ＳｉＮx）など絶縁性の材料によって形成された層状の部分である。
【００１７】
駆動トランジスタＴdrは、下地層２１の表面上に形成された半導体層３１と、この半導体層３１を覆うゲート絶縁層３２と、ゲート絶縁層３２を挟んで半導体層３１に対向するゲート電極３４とを含む。半導体層３１は、半導体材料によって島状に形成された膜体であり、ゲート電極３４に対向するチャネル領域３１ｃと、チャネル領域３１ｃの両側に位置するソース領域３１ｓおよびドレイン領域３１ｄとを含む。
【００１８】
半導体層３１やゲート電極３４が形成された基板２０の表面は第１層間絶縁層６１によって覆われる。この第１層間絶縁層６１の表面にはソース電極３６およびドレイン電極３７が形成される。第１層間絶縁層６１は、ソース電極３６やドレイン電極３７とゲート電極３４との電気的な絶縁が確保される程度の膜厚に形成される。一方、ソース電極３６は、第１層間絶縁層６１およびゲート絶縁層３２を各々の厚さ方向に貫通するコンタクトホール（貫通孔）ＣＨ1sを介して半導体層３１のソース領域３１ｓに導通する。ドレイン電極３７は、第１層間絶縁層６１およびゲート絶縁層３２を貫通するコンタクトホールＣＨ1dを介して半導体層３１のドレイン領域３１ｄに導通する。
【００１９】
図２に示されるように、第１層間絶縁層６１の表面には、その下層のゲート電極３４を反映した段差が現れる。すなわち、第１層間絶縁層６１のうち基板２０に垂直な方向からみてゲート電極３４と重なり合う部位（以下「段差上部」という）６１１の表面は、ゲート電極３４と重なり合わない他の部位（以下「段差下部」という）６１２の表面よりもゲート電極３４の膜厚（例えば400ｎｍないし500ｎｍ）の分だけ高い。
【００２０】
本実施形態におけるドレイン電極３７は、第１層間絶縁層６１のうち段差下部６１２の表面上のみに形成されてコンタクトホールＣＨ1dからドレイン領域３１ｄに接触する。これに対し、ソース電極３６は、第１層間絶縁層６１のうち段差下部６１２の表面上に形成されてコンタクトホールＣＨ1sに入り込む部分に加え、第１層間絶縁層６１の段差上部６１１に分布する部分（以下「ゲート対向部分」という）３６１を含む。このゲート対向部分３６１は、基板２０の表面に垂直な方向からみたときに第１層間絶縁層６１を挟んでゲート電極３４（あるいはゲート電極３４に対向するチャネル領域３１ｃ）と重なり合う。
【００２１】
ソース電極３６およびドレイン電極３７が形成された第１層間絶縁層６１の表面はその全域にわたって第２層間絶縁層６２に覆われる。この第２層間絶縁層６２は、ソース電極３６およびドレイン電極３７の破損や駆動トランジスタＴdrからの水素の離脱を防止するためのパシベーション層６２１と、このパシベーション層６２１を被覆する絶縁層６２２とを含む。パシベーション層６２１の表面には駆動トランジスタＴdrの高さを反映した段差が現れる。絶縁層６２２は、この段差を平坦化するための機能と、画素電極６５をソース電極３６以外の部位から絶縁するための機能とを備えた膜体である。なお、パシベーション層６２１は、ソース電極３６やドレイン電極３７の下層（第１層間絶縁層６１の上層）に形成されてもよい。
【００２２】
図１に図示された画素電極６５は絶縁層６２２の表面上に形成される。第２層間絶縁層６２のうち基板２０の表面に垂直な方向からみてソース電極３６のゲート対向部分３６１と重なり合う部位には、パシベーション層６２１および絶縁層６２２を厚さ方向に貫通するようにコンタクトホールＣＨ2が形成される。このコンタクトホールＣＨ2に画素電極６５が入り込んでソース電極３６のゲート対向部分３６１に接触することによってソース電極３６と画素電極６５とが電気的に導通する。
【００２３】
画素電極６５が形成された第２層間絶縁層６２の表面上には、各画素回路Ｐの境界を仕切る形状（格子状）の隔壁６６が形成される。この隔壁６６の内周に包囲されて画素電極６５を底面とする窪みには発光層６７が配置される。なお、発光層６７は高分子材料および低分子材料の何れによって形成されてもよい。また、発光層６７による発光を促進ないし効率化するための各種の機能層（正孔注入層、正孔輸送層、電子注入層、電子輸送層、正孔ブロック層、電子ブロック層）が発光層６７に積層された構成も採用される。隔壁６６と発光層６７とは、複数の発光層６７にわたって連続する共通電極６８によって覆われる。この共通電極６８は、各発光層６７の陰極として機能する電極である。
【００２４】
以上に説明した実施形態によれば、図１２に示した従来の構成と比較してコンタクトホールＣＨ2の深さが低減されるから、ソース電極３６と画素電極６５との接続の確実性を向上させることができるという利点がある。この効果について詳述すると以下の通りである。
【００２５】
図１２に示した従来の構成においては、第２層間絶縁層６２のうちゲート電極３４や半導体層３１と重なり合わない部位に形成されたコンタクトホールＣＨを介してソース電極３６と画素電極６５とが接触する。これに対し、本実施形態においては、第１層間絶縁層６１のうちゲート電極３４と重なり合う段差上部６１１に至るようにソース電極３６のゲート対向部分３６１が形成され、第２層間絶縁層６２のうちゲート対向部分３６１と重なり合う位置のコンタクトホールＣＨ2を介して画素電極６５とソース電極３６とが導通する。したがって、コンタクトホールＣＨ2の深さは、図１２の構成と比較してゲート電極３４の膜厚（あるいはゲート電極３４の膜厚と半導体層３１の膜厚との総和）の分だけ浅い。換言すると、コンタクトホールＣＨ2の深さは、第２層間絶縁層６２のうち発光層６７と重なり合う部分の膜厚よりも小さい。したがって、本実施形態によれば、ソース電極３６と画素電極６５との接続抵抗が低減されるとともにコンタクトホールＣＨ2の内部における配線の破損が防止される。
【００２６】
＜Ａ−２：製造方法＞
次に、本実施形態に係る画素回路Ｐを製造する方法について説明する。図３(a)ないし図３(d)は、各工程における画素回路Ｐの構成を示す平面図であり、図４(a)ないし図４(e)は、各工程における断面図である。図２に図示された断面は、図３(d)におけるＡ−Ａ線からみた断面に相当する。また、図３(a)ないし図３(d)は平面図であるが、各部分の把握を容易にするために、各図のうち図２に図示された部分と共通の要素については同じ態様のハッチングが施されている。
【００２７】
まず、図３(a)に示されるように、選択トランジスタＴselの半導体層４１と駆動トランジスタＴdrの半導体層３１と容量Ｃの電極５１とが形成される。これらの各部は、シリコンなどの半導体材料によって基板２０の下地層２１の表面に形成された薄膜をパターニングすることによって一括的に形成される。半導体層３１および半導体層４１は略矩形状の膜体であり、各々が相互に間隔をあけてＸ方向に隣接する。電極５１は半導体層３１のＸ側に連なる略矩形状の部分である。次に、これらの要素が形成された基板２０の全面を覆うようにゲート絶縁層３２が形成される（図２参照）。
【００２８】
続いて、図３(b)に示されるように、走査線１１と駆動トランジスタＴdrのゲート電極３４と容量Ｃの電極５２とが形成される。これらの各部は、基板２０の全域にわたって形成された導電性の薄膜をパターニングすることによって一括的に形成される。Ｘ方向に延在する走査線１１からＹ方向に分岐して半導体層４１に重なる２個の部分は選択トランジスタＴselのゲート電極４４（いわゆるデュアルゲート構造）となる。一方、駆動トランジスタＴdrのゲート電極３４は、ゲート絶縁層３２の表面上にて半導体層３１を横断するようにＸ方向に延在する。また、電極５２は、駆動トランジスタＴdrのゲート電極３４に連なる部分であり、ゲート絶縁層３２を挟んで電極５１に対向することによって容量Ｃを構成する。
【００２９】
次いで、半導体層３１に対する不純物のドーピングにより、ゲート電極３４に対して自己整合的にソース領域３１ｓおよびドレイン領域３１ｄが形成される。不純物が導入されなかった部分がチャネル領域３１ｃとなる。半導体層４１についても同様の手順で各領域が形成される。
【００３０】
次に、基板２０の全域を覆うように第１層間絶縁層６１が形成される。この第１層間絶縁層６１は、酸化珪素や酸窒化珪素、窒化珪素といった絶縁性の無機材料によって形成される。また、第１層間絶縁層６１は、アクリル系やエポキシ系といった樹脂材料やポリイミドなどの有機材料によって形成されてもよい。さらに、図３(b)および図４(a)に示されるように、この第１層間絶縁層６１とゲート絶縁層３２との選択的な除去によって複数のコンタクトホール（ＣＨA1、ＣＨA2、ＣＨ1g、ＣＨ1s、ＣＨ1d）が一括的に形成される。
【００３１】
続いて、図３(c)および図４(b)に示されるように、半導体層３１をＸ方向に挟む位置でＹ方向に延在するデータ線１３および電源線１５と、駆動トランジスタＴdrのソース電極３６と、駆動トランジスタＴdrおよび選択トランジスタＴselを接続する導電層４６とが形成される。これらの各部は、アルミニウム（Ａｌ）やチタン（Ｔｉ）などの導電性の材料からなる薄膜をパターニングすることによって一括的に形成される。図３(c)に示されるように、データ線１３は、コンタクトホールＣＨA1を介して半導体層４１のドレイン領域に導通する。また、電源線１５は、コンタクトホールＣＨ1dを介して半導体層３１のドレイン領域３１ｄに導通する。図２に示したドレイン電極３７は電源線１５の一部である。
【００３２】
さらに、導電層４６は、コンタクトホールＣＨA2を介して半導体層４１のソース領域に導通するとともにコンタクトホールＣＨ1gを介して駆動トランジスタＴdrのゲート電極３４に導通する。一方、ソース電極３６は、コンタクトホールＣＨ1sを介して半導体層３１のソース領域３１ｓに導通する。図３(c)および図４(b)に示されるように、このソース電極３６は、第１層間絶縁層６１を挟んでゲート電極３４に対向するゲート対向部分３６１を有する。
【００３３】
次いで、図４(c)に示されるように、以上の工程によって作成された各部を覆うように、パシベーション層６２１と絶縁層６２２とからなる第２層間絶縁層６２が形成される。パシベーション層６２１は、例えば窒化珪素（ＳｉＮx）など絶縁性の材料によって形成される。一方、絶縁層６２２は、酸化珪素（ＳｉＯx）などの無機材料またはアクリルやポリイミドなどの有機材料といった絶縁性の材料によって形成される。もっとも、画素電極６５をソース電極３６以外の部分から完全に絶縁するために第２層間絶縁層６２は厚いことが望ましいから、パシベーション層６２１や絶縁層６２２の材料には、容易に充分な膜厚を確保することができる有機材料が好適に採用される。特に、液状の材料を塗布し硬化させることによって第２層間絶縁層６２の少なくとも一部を形成することが好ましい。このようにすることにより、第２層間絶縁層６２の表面（すなわち画素電極６５や発光層６７の形成面）を容易に平坦化することができる。なお、有機材料の成膜後にリフロー処理（加熱によって有機材料を溶融する処理）を実施することによって絶縁層６２２の表面を確実に平坦化してもよい。
【００３４】
次いで、図３(c)および図４(d)に示されるように、基板２０に垂直な方向からみてゲート電極３４と重なり合う位置に、パシベーション層６２１と絶縁層６２２とを貫通するコンタクトホールＣＨ2が形成される。この段階においては、コンタクトホールＣＨ2を介してソース電極３６のゲート対向部分３６１が露出する。図３(c)に示されるように、コンタクトホールＣＨ2は、コンタクトホールＣＨ1sからみてゲート電極３４側（Ｙ方向の負側）に位置する。
【００３５】
続いて、図３(d)および図４(e)に示されるように、第２層間絶縁層６２の表面上にあってデータ線１３と電源線１５との間隙に画素電極６５が形成される。なお、画素電極６５は、第２層間絶縁層６２によってデータ線１３や電源線１５と絶縁されているから、データ線１３や電源線１５と部分的に重なり合っていてもよい。この画素電極６５は、コンタクトホールＣＨ2に入り込んでゲート対向部分３６１に接触することによってソース電極３６と電気的に接続される。本実施形態における画素電極６５は発光層６７の陽極として機能するから、仕事関数が大きい導電性の材料によって形成される。この種の材料としては、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zn Oxide）などの光透過性を有する材料、または、ニッケル（Ｎｉ）や金（Ａｕ）や白金（Ｐｔ）といった金属あるいはその合金がある。なお、画素電極６５がＩＴＯなどの酸化物によって形成されるとともにソース電極３６がアルミニウム（Ａｌ）やチタン（Ｔｉ）などの金属によって形成された構成においては、各部の材料の組み合わせに起因して画素電極６５とソース電極３６との接続抵抗が特に高くなり易い。したがって、画素電極６５とソース電極３６との接続抵抗を低減できる本発明は、このような組み合わせの材料が採用された発光装置Ｄに対して特に有効である。
【００３６】
以上の工程に続いて隔壁６６が形成される。この隔壁６６は、アクリル系やエポキシ系の樹脂材料やポリイミドなどの有機材料によって形成される。感光性の材料を含有する膜体を直接的に感光したうえでパターニングすることによって隔壁６６を形成してもよい。次いで、隔壁６６の内周縁によって囲まれた領域に発光層６７が形成される。図２および図３(d)に示されるように、基板２０に垂直な方向からみると、コンタクトホールＣＨ2は、コンタクトホールＣＨ1sを挟んで発光層６７の反対側に位置する。
【００３７】
次に、隔壁６６と発光層６７とを覆うように基板２０の全域にわたって共通電極６８が形成される。この共通電極６８は、発光層６７の陰極として機能するから、画素電極６５と比較して仕事関数が小さい導電性の材料によって形成される。例えば、アルミニウム（Ａｌ）やカルシウム（Ｃａ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）といった導電性の材料やその合金が共通電極６８の材料として採用される。また、共通電極６８を合金によって形成する場合には、仕事関数が低い材料とその材料を安定化する材料とを含有する合金（例えばマグネシウム（Ｍｇ）と銀（Ａｇ）との合金）が好適に採用される。
【００３８】
以上に説明したように、本実施形態においては、基板２０に垂直な方向からみてコンタクトホールＣＨ1sのゲート電極３４側にコンタクトホールＣＨ2が形成される。したがって、駆動トランジスタＴdrのソース電極３６と画素電極６５とを導通させるためのコンタクトホールＣＨ2がコンタクトホールＣＨ1sに対してゲート電極３４とは反対側に形成された従来の構成と比較して、発光層６７の面積を充分に確保できるという効果が奏される。この効果について詳述すると以下の通りである。
【００３９】
図５は、コンタクトホールＣＨ1sに対してゲート電極３４とは反対側にコンタクトホールＣＨ2が形成された構成（図１２参照）を本実施形態の対比例として示す平面図である。有機ＥＬ材料からなる発光層６７は平坦面に形成されることが望ましい。一方、図２や図１２に示されるように、画素電極６５のうちコンタクトホールＣＨ2と重なり合う部分は窪みとなる。したがって、図５に示されるように、発光層６７は画素電極６５のうちコンタクトホールＣＨ2と重なり合う部分を避けるように形成される。つまり、発光量を充分に確保するためには発光層６７の面積（あるいは開口率）を充分に確保することが望ましいにも拘わらず、図５の構成においては、発光層６７を形成できる領域がコンタクトホールＣＨ2によって狭められるという問題がある。発光層６７に流れる電流を充分に確保するためには、コンタクトホールＣＨ2を大きく形成して画素電極６５とソース電極３６との接続抵抗を低減する必要があるから、この問題は特に顕著となる。
【００４０】
これに対し、本実施形態においては、図３(c)および図３(d)に示されるように、コンタクトホールＣＨ2がコンタクトホールＣＨ1sのゲート電極３４側に位置するから、コンタクトホールＣＨ1sからみてゲート電極３４とは反対側に位置する領域の全域にわたって発光層６７を形成することができる。したがって、本実施形態によれば、開口率の向上によって充分な発光量を確保することができる。換言すると、発光層６７について図５と同等の面積を確保する場合には、画素電極６５が縮小される分だけ駆動トランジスタＴdrのサイズ（特にチャネル幅）を拡大することができる。したがって、駆動トランジスタＴdrに流れる電流を充分に確保して発光層６７を高輝度に発光させることができる。
【００４１】
また、画素電極６５とソース電極３６との接続抵抗を低減するためにはコンタクトホールＣＨ2の面積が大きいことが望ましい。図５の構成においては、コンタクトホールＣＨ2の面積の拡大が開口率の低下に直結する（コンタクトホールＣＨ2の面積の拡大分だけ発光層６７を縮小しなければならない）から、画素電極６５とソース電極３６との接続抵抗が充分に低減される程度にコンタクトホールＣＨ2の面積を確保することは困難である。これに対し、本実施形態においては、発光層６７の面積や開口率に影響を与えることなく、コンタクトホールＣＨ2の面積を充分に確保することによって画素電極６５とソース電極３６との接続抵抗を低減することができるという利点がある。
【００４２】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態のうち第１実施形態と同様の要素については共通の符号を付してその説明を適宜に省略する。
【００４３】
図６は、本実施形態における画素回路Ｐの構成を示す回路図である。同図に示されるように、本実施形態の画素回路Ｐは、発光層６７が実際に発光する期間を規定するトランジスタ（以下「発光制御トランジスタ」という）Ｔelを含む。この発光制御トランジスタＴelは、駆動トランジスタＴdrのソース電極と発光層６７の陽極（画素電極６５）との間に介挿されたｎチャネル型のＴＦＴである。発光制御トランジスタＴelがオフ状態に維持されている期間においては駆動トランジスタＴdrから発光層６７への電流の供給が遮断されるから発光層６７は消灯し、発光制御トランジスタＴelがオン状態に遷移すると駆動トランジスタＴdrから発光層６７への電流の供給が許容されて発光層６７は点灯する。
【００４４】
図７は、図６に示した駆動トランジスタＴdrおよび発光制御トランジスタＴelの構造を示す断面図である。同図に示されるように、駆動トランジスタＴdrと発光制御トランジスタＴelとは相互に隣接して配置される。発光制御トランジスタＴelのソース電極５６は、第１層間絶縁層６１のコンタクトホールＣＨ1sを介して半導体層３１のソース領域に導通する。さらに、このソース電極５６は、発光制御トランジスタＴelのゲート電極５４および駆動トランジスタＴdrのゲート電極３４の双方を横断するように第１層間絶縁層６１の表面上に延在するゲート対向部分５６１を有する。したがって、ゲート対向部分５６１は、第１層間絶縁層６１の表面のうちゲート電極３４の膜厚分だけ段差下部６１２よりも高くなった段差上部６１１に分布する。
【００４５】
第１実施形態と同様に、駆動トランジスタＴdrおよび発光制御トランジスタＴelを覆う第２層間絶縁層６２にはコンタクトホールＣＨ2が形成される。このコンタクトホールＣＨ2は、第２層間絶縁層６２のうち駆動トランジスタＴdrのゲート電極３４と重なり合う位置（第１層間絶縁層６１の段差上部６１１と重なり合う位置）に形成される。第２層間絶縁層６２の表面上に形成された画素電極６５は、コンタクトホールＣＨ2に入り込んでゲート対向部分５６１に接触することによってソース電極５６と導通する。
【００４６】
以上に説明したように、本実施形態においても、第１層間絶縁層６１がゲート電極３４およびゲート電極５４の膜厚分だけ高くなった段差上部６１１と重なり合うようにコンタクトホールＣＨ2が形成されるから、第１実施形態と同様の効果が奏される。このように、発光制御トランジスタＴelのソース電極５６と画素電極６５とを導通させるコンタクトホールＣＨ2は、この発光制御トランジスタＴelのゲート電極５４と重なり合わなくてもよい。すなわち、本発明においては、ひとつのトランジスタのソース電極（３６や５６）と半導体層３１とを導通するコンタクトホールＣＨ1からみて当該トランジスタのゲート電極（第１実施形態のゲート電極３４や第２実施形態のゲート電極５４）側にコンタクトホールＣＨ2が位置すれば足り、そのトランジスタのゲート電極とコンタクトホールＣＨ2とが重なり合う必要は必ずしもない。
【００４７】
もっとも、図７においてはコンタクトホールＣＨ2が発光制御トランジスタＴelのゲート電極５４と重なり合わない構成を例示したが、コンタクトホールＣＨ2が駆動トランジスタＴdrのゲート電極３４および発光制御トランジスタＴelのゲート電極５４の双方に重なり合う構成としてもよい。また、コンタクトホールＣＨ2が発光制御トランジスタＴelのゲート電極５４のみと重なり合う構成（つまりコンタクトホールＣＨ2が駆動トランジスタＴdrのゲート電極３４とは重ならない構成）も採用される。
【００４８】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４９】
（１）変形例１
各実施形態においては、半導体層３１の面上にゲート電極（３４や５４）が配置されたトップゲート構造のトランジスタを例示したが、半導体層の下層にゲート絶縁層が配置されたボトムゲート構造のトランジスタにも本発明は適用される。図８に示されるように、ボトムゲート構造の駆動トランジスタＴdrにおいては、基板２０を覆う下地層２１の表面にゲート電極３４が形成され、ゲート電極３４を覆うゲート絶縁層３２の表面上に半導体層３１が形成される。これ以外の要素の構成は各実施形態と同様である。すなわち、第１層間絶縁層６１の表面に形成されたソース電極３６はゲート電極３４と重なり合うゲート対向部分３６１を含み、第２層間絶縁層６２のうちコンタクトホールＣＨ1よりもゲート電極３４側の部位に形成されたコンタクトホールＣＨ2を介して画素電極６５とソース電極３６とが導通する。この構成によっても各実施形態と同様の効果が奏される。
【００５０】
また、半導体層３１は多結晶シリコンであってもよいし非晶質（アモルファス）シリコンであってもよい。キャリアの移動度が小さい非晶質シリコンによってトランジスタの半導体層３１を形成した構成においては、駆動トランジスタのサイズを拡大しながら発光層６７の面積を充分に確保することができるという本発明の効果は特に有効である。
【００５１】
（２）変形例２
各実施形態においては、ｎチャネル型のトランジスタを例示して本発明の形態を説明したが、各トランジスタの導電型は適宜に変更される。また、各実施形態においてはソース電極３６のゲート対向部分３６１がコンタクトホールＣＨ2を介して画素電極６５に導通する構成を例示したが、トランジスタの導電型や発光層６７との関係によっては、ドレイン電極３７が同様の構成によって画素電極６５に導通する構成としてもよい。本発明における中間導電体とは、半導体層３１と画素電極６５とを導通するための導電体（各実施形態におけるソース電極）であり、ソース電極およびドレイン電極の何れに該当するかは不問である。
【００５２】
（３）変形例３
各実施形態においては、画素電極６５を介して発光層６７に接続されるトランジスタ（第１実施形態の駆動トランジスタＴdrや第２実施形態の発光制御トランジスタＴel）に本発明を適用した形態を例示したが、これ以外のトランジスタにも本発明を適用することが可能である。例えば、第１実施形態における選択トランジスタＴselに本発明の構成を採用してもよい。また、画素回路Ｐの構成は図１の例示に限定されない。例えば、図１においてはデータ線１３の電圧に応じて発光層６７の階調が設定される電圧プログラミング方式の画素回路Ｐを例示したが、データ線１３に流れる電流量に応じて発光層６７の階調が設定される電流プログラミング方式の画素回路Ｐにも本発明を適用することができる。また、例えば米国特許第6,229,506号には、駆動トランジスタＴdrのゲート電極とドレイン電極との導通および非導通を制御するトランジスタ（以下「スイッチングトランジスタ」という）によって駆動トランジスタＴdrの閾値電圧を補償する画素回路Ｐが開示されている。この構成の画素回路Ｐにおいては、例えばスイッチングトランジスタに本発明の構成を適用してもよい。以上のように、本発明における中間導電体の接続先が画素電極６５である必要は必ずしもない。
【００５３】
（４）変形例４
各実施形態においては有機ＥＬ材料からなる発光層６７を例示したが、本発明における発光層はこれに限定されない。例えば、無機ＥＬ材料からなる膜体やＬＥＤ（Light Emitting Diode）素子など様々な発光層を採用することができる。本発明における発光層は、電気エネルギの供給（典型的には電流の供給）によって発光する材料によって形成されていれば足り、その具体的な構造の如何は不問である。
【００５４】
＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図９は、以上に説明した何れかの形態に係る発光装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置Ｄは有機ＥＬ材料からなる発光層６７を使用しているので、視野角が広く見易い画面を表示できる。
【００５５】
図１０に、各実施形態に係る発光装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての発光装置Ｄを備える。スクロールボタン３００２を操作することによって、発光装置Ｄに表示される画面がスクロールされる。
【００５６】
図１１に、各実施形態に係る発光装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての発光装置Ｄを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Ｄに表示される。
【００５７】
なお、本発明に係る発光装置が適用される電子機器としては、図９から図１１に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置Ｄの用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の発光装置は利用される。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態に係る発光装置の画素回路の構成を示す回路図である。
【図２】駆動トランジスタの構造を示す断面図である。
【図３】画素回路を製造する工程を説明するための平面図である。
【図４】画素回路を製造する工程を説明するための断面図である。
【図５】対比例に係る画素回路の構成を示す平面図である。
【図６】本発明の第２実施形態に係る画素回路の構成を示す回路図である。
【図７】駆動トランジスタおよび発光制御トランジスタの構造を示す断面図である。
【図８】変形例に係るトランジスタの構造を示す断面図である。
【図９】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】従来のトランジスタの構造を示す断面図である。
【符号の説明】
【００５９】
Ｄ……発光装置、Ｐ……画素回路、Ｔdr……駆動トランジスタ、Ｔsel……選択トランジスタ、Ｔel……発光制御トランジスタ、３１……半導体層、３１ｃ……チャネル領域、３１ｄ……ドレイン領域、３１ｓ……ソース領域、３２……ゲート絶縁層、３４……ゲート電極、３６……ソース電極、３７……ドレイン電極、６１……第１層間絶縁層、６２……第２層間絶縁層、６５……画素電極、６６……隔壁、６７……発光層、６８……共通電極。
【技術分野】
【０００１】
本発明は、有機ＥＬ（ElectroLuminescent）材料など各種の発光材料からなる発光層の発光を制御する技術に関する。
【背景技術】
【０００２】
この種の発光層を制御するためにトランジスタを利用したアクティブマトリクス方式の発光装置が従来から提案されている。図１２は、従来の発光装置におけるトランジスタおよびその周辺の構造を示す断面図である（例えば特許文献１参照）。同図に示されるように、トランジスタＴは、チャネル領域３１ｃの両側にソース領域３１ｓとドレイン領域３１ｄとが形成された半導体層３１と、ゲート絶縁層３２を挟んでチャネル領域３１ｃに対向するゲート電極３４と、ゲート電極３４を覆う第１層間絶縁層６１のコンタクトホールＣＨsおよびＣＨdを介してそれぞれソース領域３１ｓおよびドレイン領域３１ｄに導通するソース電極３９およびドレイン電極３７とを含む。
【０００３】
トランジスタＴは第２層間絶縁層６２によって覆われる。第２層間絶縁層６２の表面上には画素電極６５が形成される。この画素電極６５は、第２層間絶縁層６２に形成されたコンタクトホールＣＨを介してソース電極３９に導通する。有機ＥＬ材料からなる発光層６７は、隔壁６６によって仕切られた空間に配置されて画素電極６５とこれに対向する共通電極（陰極）６８との間に介在する。第２層間絶縁層６２は、トランジスタＴと発光層６７とを絶縁するための膜体である。また、例えば発光層６７がマトリクス状に配列された発光装置においては、第２層間絶縁層６２は、データ線や走査線（図示略）といった各種の配線と発光層６７とを電気的に絶縁するために利用される。
【特許文献１】特開２００２−１５６９２３号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、図１２の構成においてトランジスタＴや他の配線と発光層６７との電気的な絶縁性を確保するためには、第２層間絶縁層６２の膜厚を増加させることが好ましい。また、データ線や走査線などの配線と共通配線６８との寄生容量を低減するという観点からしても第２層間絶縁層６２は充分な膜厚であることが望ましい。しかしながら、第２層間絶縁層６２の膜厚を増加させた場合にはコンタクトホールＣＨの深さも必然的に増大し、これによってソース電極３９と画素電極６５との接続抵抗が上昇したり、コンタクトホールＣＨの内部で画素電極６５が断線したりする可能性がある。本発明は、以上の事情に鑑みてなされたものであり、コンタクトホールを介した接続の確実性を向上するという課題の解決を目的としている。
【課題を解決するための手段】
【０００５】
この課題を解決するために、本発明に係る発光装置は、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホール（例えば各実施形態におけるコンタクトホールＣＨ1s）を介してソース領域またはドレイン領域に導通する中間導電体（例えば第１実施形態におけるソース電極３６や第２実施形態におけるソース電極５６）であってゲート電極と対向する部分（例えば第１実施形態におけるゲート対向部分３６１や第２実施形態におけるゲート対向部分５６１）を含む中間導電体と、中間導電体を覆い、当該中間導電体のうちゲート電極と対向する部分に重なる位置に第２コンタクトホール（例えば各実施形態におけるコンタクトホールＣＨ2）を有する第２層間絶縁層と、第２層間絶縁層の面上に形成され、第２コンタクトホールを介して中間導電体に導通する画素電極と、画素電極とこれに対向する他の電極（例えば各実施形態における共通電極６８）との間に介挿された発光層とを有する。
【０００６】
この構成において、第２層間絶縁層のうちゲート電極と重なる領域の膜厚は、それ以外の領域の膜厚よりもゲート電極の膜厚分だけ薄い。本発明においては、中間導電体のうち第１層間絶縁層の面上にてゲート電極と対向する部分と重なるように第２コンタクトホールが形成されるから、これ以外の位置（すなわちゲート電極と重ならない位置）に第２コンタクトホールが形成された従来の構成と比較して第２コンタクトホールの深さは低減される。したがって、本発明によれば、画素電極と中間導電体との電気的な接続の確実性を向上させることができる。
【０００７】
別の観点からすると、本発明の発光装置は、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介してソース領域またはドレイン領域に導通する中間導電体と、中間導電体を覆う第２層間絶縁層と、第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する画素電極と、画素電極とこれに対向する他の電極との間に介挿された発光層とを有し、第２コンタクトホールは、半導体層の表面に垂直な方向からみて第１コンタクトホールのゲート電極側に位置する構成としても特定される。この構成においては、第１コンタクトホールよりもゲート電極側に第２コンタクトホールが形成されるから、第１コンタクトホールを挟んでゲート電極とは反対側に第２コンタクトホールが形成された従来の構成（すなわち第２コンタクトホールがゲート電極と重なり得ない構成）と比較して、第２コンタクトホールの深さを低減することができる。したがって、画素電極と中間導電体との電気的な接続の確実性を向上させることができる。
【０００８】
本発明の具体的な態様において、発光層は、半導体層の表面に垂直な方向からみて、第１コンタクトホールを挟んで第２コンタクトホールとは反対側の領域に位置する。ここで、発光層（特に有機ＥＬ材料からなる発光層）は高度に平坦化された表面に形成されることが望ましい。第１コンタクトホールを挟んでゲート電極とは反対側に第２コンタクトホールが形成された従来の構成においては、第２コンタクトホールを挟んで第１コンタクトホールの反対側に（すなわち第２コンタクトホールを反映した窪みを避けるように）発光層を形成する必要がある。この構成においては、発光層を形成することのできる領域が第２コンタクトホールの分だけ狭められるから、発光層の平面的な面積（光が出射する面積）を充分に確保することが困難となる可能性がある。これに対し、本発明においては、第１コンタクトホールのゲート電極側に第２コンタクトホールが形成されるから、第１コンタクトホールを挟んでゲート電極とは反対側の領域を充分な平坦面とすることができる。したがって、本発明によれば、発光層の面積（開口率）を充分に確保して高い明度が実現される。
【０００９】
本発明に係る発光装置の望ましい態様において、第２層間絶縁層は、画素電極や発光層の形成面を平坦化するための膜体である。また、他の好適な態様において、第２コンタクトホールの深さは、第２層間絶縁層のうち発光層と重なり合う部分の膜厚よりも小さい。
【００１０】
以上のように発光層の面積を充分に確保するという観点からすると、本発明は、画素電極と接触するように発光層が配置される構成に特に有効であると言える。しかしながら、本発明が適用される範囲はこれに限定されず、発光層を制御する画素回路に含まれる他のトランジスタ（例えば図１に例示された選択トランジスタＴsel）にも同様に適用される。すなわち、本発明を適用したトランジスタは、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介してソース領域またはドレイン領域に導通する中間導電体であって、半導体層の表面に垂直な方向からみてゲート電極と対向する部分を含む中間導電体と、中間導電体を覆い、当該中間導電体のうちゲート電極と対向する部分に重なる位置に第２コンタクトホールを有する第２層間絶縁層と、第２層間絶縁層の面上に形成され、第２コンタクトホールを介して中間導電体に導通する電極部とを有する。
【００１１】
別の観点からすると、本発明を適用したトランジスタは、ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、ゲート絶縁層を挟んでチャネル領域に対向するゲート電極と、半導体層を覆う第１層間絶縁層と、第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介してソース領域またはドレイン領域に導通する中間導電体と、中間導電体を覆う第２層間絶縁層と、第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する電極部とを有し、第２コンタクトホールは、半導体層の表面に垂直な方向からみて第１コンタクトホールのゲート電極側に位置する。
【００１２】
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するタイプの画像形成装置（印刷装置）においては、像担持体を露光する手段として本発明の発光装置を採用することができる。
【発明を実施するための最良の形態】
【００１３】
＜Ａ：第１実施形態＞
＜Ａ−１：発光装置の構成＞
図１は、本発明の第１実施形態に係る発光装置の構成を示すブロック図である。同図に示されるように、発光装置Ｄは、Ｘ方向に延在する複数の走査線１１と、Ｘ方向に直交するＹ方向に延在する複数のデータ線１３とを有する。走査線１１とデータ線１３との各交差には画素回路Ｐが配置される。各画素回路Ｐは、電流の供給によって発光する発光層６７と、この発光層６７の階調を制御するための複数のトランジスタＴdrおよびＴselとを含む。トランジスタＴdrおよびＴselはｎチャネル型のＴＦＴ（Thin Film Transistor）である。
【００１４】
トランジスタＴdr（以下「駆動トランジスタＴdr」という）は、発光層６７に供給される電流量を制御するための手段であり、ドレイン電極が電源線１５に接続される。電源線１５は、高位側の電源電位Ｖddが供給される配線であり、データ線１３と対を成してＹ方向に延在する。駆動トランジスタＴdrのゲート電極とドレイン電極（電源線１５）との間には、駆動トランジスタＴdrのゲート電極の電位を保持するための容量Ｃが介挿される。また、駆動トランジスタＴdrのソース電極は発光層６７の陽極に接続される。各画素回路Ｐにおける発光層６７の陰極は接地（Ｇnd）される。本実施形態における発光層６７は、有機ＥＬ材料からなる膜体である。
【００１５】
一方、トランジスタＴsel（以下「選択トランジスタＴsel」という）は、駆動トランジスタＴdrのゲート電極とデータ線１３との間に介在して両者の導通および非導通を切り替えるスイッチング素子である。この選択トランジスタＴselのゲート電極は走査線１１に接続される。走査線駆動回路（図示略）が走査線１１をアクティブレベル（ハイレベル）に遷移させると、選択トランジスタＴselがオン状態となって駆動トランジスタＴdrのゲート電極がデータ線１３に導通する。したがって、駆動トランジスタＴdrのゲート電極には、発光層６７の階調に応じた電位Ｖdataがデータ線駆動回路（図示略）からデータ線１３を介して供給される。さらに、このときに容量Ｃには電位Ｖdataに応じた電荷が蓄積される。したがって、走査線１１が非アクティブレベル（ローレベル）に遷移して選択トランジスタＴselがオフ状態に変化しても、駆動トランジスタＴdrのゲート電極は電位Ｖdataに維持される。発光層６７には駆動トランジスタＴdrのゲート電極の電位に応じた電流（すなわち電位Ｖdataに応じた電流）が供給される。発光層６７はこの電流に比例した輝度に発光する。
【００１６】
次に、図２は、駆動トランジスタＴdrやその周辺の構造を示す断面図である。同図に示されるように、以上に説明した駆動トランジスタＴdrや発光層６７は、基板２０の表面を覆う下地層２１の面上に形成される。基板２０は、ガラスやプラスチックなど各種の材料からなる板状の部材であり、下地層２１は酸化珪素（ＳｉＯx）や窒化珪素（ＳｉＮx）など絶縁性の材料によって形成された層状の部分である。
【００１７】
駆動トランジスタＴdrは、下地層２１の表面上に形成された半導体層３１と、この半導体層３１を覆うゲート絶縁層３２と、ゲート絶縁層３２を挟んで半導体層３１に対向するゲート電極３４とを含む。半導体層３１は、半導体材料によって島状に形成された膜体であり、ゲート電極３４に対向するチャネル領域３１ｃと、チャネル領域３１ｃの両側に位置するソース領域３１ｓおよびドレイン領域３１ｄとを含む。
【００１８】
半導体層３１やゲート電極３４が形成された基板２０の表面は第１層間絶縁層６１によって覆われる。この第１層間絶縁層６１の表面にはソース電極３６およびドレイン電極３７が形成される。第１層間絶縁層６１は、ソース電極３６やドレイン電極３７とゲート電極３４との電気的な絶縁が確保される程度の膜厚に形成される。一方、ソース電極３６は、第１層間絶縁層６１およびゲート絶縁層３２を各々の厚さ方向に貫通するコンタクトホール（貫通孔）ＣＨ1sを介して半導体層３１のソース領域３１ｓに導通する。ドレイン電極３７は、第１層間絶縁層６１およびゲート絶縁層３２を貫通するコンタクトホールＣＨ1dを介して半導体層３１のドレイン領域３１ｄに導通する。
【００１９】
図２に示されるように、第１層間絶縁層６１の表面には、その下層のゲート電極３４を反映した段差が現れる。すなわち、第１層間絶縁層６１のうち基板２０に垂直な方向からみてゲート電極３４と重なり合う部位（以下「段差上部」という）６１１の表面は、ゲート電極３４と重なり合わない他の部位（以下「段差下部」という）６１２の表面よりもゲート電極３４の膜厚（例えば400ｎｍないし500ｎｍ）の分だけ高い。
【００２０】
本実施形態におけるドレイン電極３７は、第１層間絶縁層６１のうち段差下部６１２の表面上のみに形成されてコンタクトホールＣＨ1dからドレイン領域３１ｄに接触する。これに対し、ソース電極３６は、第１層間絶縁層６１のうち段差下部６１２の表面上に形成されてコンタクトホールＣＨ1sに入り込む部分に加え、第１層間絶縁層６１の段差上部６１１に分布する部分（以下「ゲート対向部分」という）３６１を含む。このゲート対向部分３６１は、基板２０の表面に垂直な方向からみたときに第１層間絶縁層６１を挟んでゲート電極３４（あるいはゲート電極３４に対向するチャネル領域３１ｃ）と重なり合う。
【００２１】
ソース電極３６およびドレイン電極３７が形成された第１層間絶縁層６１の表面はその全域にわたって第２層間絶縁層６２に覆われる。この第２層間絶縁層６２は、ソース電極３６およびドレイン電極３７の破損や駆動トランジスタＴdrからの水素の離脱を防止するためのパシベーション層６２１と、このパシベーション層６２１を被覆する絶縁層６２２とを含む。パシベーション層６２１の表面には駆動トランジスタＴdrの高さを反映した段差が現れる。絶縁層６２２は、この段差を平坦化するための機能と、画素電極６５をソース電極３６以外の部位から絶縁するための機能とを備えた膜体である。なお、パシベーション層６２１は、ソース電極３６やドレイン電極３７の下層（第１層間絶縁層６１の上層）に形成されてもよい。
【００２２】
図１に図示された画素電極６５は絶縁層６２２の表面上に形成される。第２層間絶縁層６２のうち基板２０の表面に垂直な方向からみてソース電極３６のゲート対向部分３６１と重なり合う部位には、パシベーション層６２１および絶縁層６２２を厚さ方向に貫通するようにコンタクトホールＣＨ2が形成される。このコンタクトホールＣＨ2に画素電極６５が入り込んでソース電極３６のゲート対向部分３６１に接触することによってソース電極３６と画素電極６５とが電気的に導通する。
【００２３】
画素電極６５が形成された第２層間絶縁層６２の表面上には、各画素回路Ｐの境界を仕切る形状（格子状）の隔壁６６が形成される。この隔壁６６の内周に包囲されて画素電極６５を底面とする窪みには発光層６７が配置される。なお、発光層６７は高分子材料および低分子材料の何れによって形成されてもよい。また、発光層６７による発光を促進ないし効率化するための各種の機能層（正孔注入層、正孔輸送層、電子注入層、電子輸送層、正孔ブロック層、電子ブロック層）が発光層６７に積層された構成も採用される。隔壁６６と発光層６７とは、複数の発光層６７にわたって連続する共通電極６８によって覆われる。この共通電極６８は、各発光層６７の陰極として機能する電極である。
【００２４】
以上に説明した実施形態によれば、図１２に示した従来の構成と比較してコンタクトホールＣＨ2の深さが低減されるから、ソース電極３６と画素電極６５との接続の確実性を向上させることができるという利点がある。この効果について詳述すると以下の通りである。
【００２５】
図１２に示した従来の構成においては、第２層間絶縁層６２のうちゲート電極３４や半導体層３１と重なり合わない部位に形成されたコンタクトホールＣＨを介してソース電極３６と画素電極６５とが接触する。これに対し、本実施形態においては、第１層間絶縁層６１のうちゲート電極３４と重なり合う段差上部６１１に至るようにソース電極３６のゲート対向部分３６１が形成され、第２層間絶縁層６２のうちゲート対向部分３６１と重なり合う位置のコンタクトホールＣＨ2を介して画素電極６５とソース電極３６とが導通する。したがって、コンタクトホールＣＨ2の深さは、図１２の構成と比較してゲート電極３４の膜厚（あるいはゲート電極３４の膜厚と半導体層３１の膜厚との総和）の分だけ浅い。換言すると、コンタクトホールＣＨ2の深さは、第２層間絶縁層６２のうち発光層６７と重なり合う部分の膜厚よりも小さい。したがって、本実施形態によれば、ソース電極３６と画素電極６５との接続抵抗が低減されるとともにコンタクトホールＣＨ2の内部における配線の破損が防止される。
【００２６】
＜Ａ−２：製造方法＞
次に、本実施形態に係る画素回路Ｐを製造する方法について説明する。図３(a)ないし図３(d)は、各工程における画素回路Ｐの構成を示す平面図であり、図４(a)ないし図４(e)は、各工程における断面図である。図２に図示された断面は、図３(d)におけるＡ−Ａ線からみた断面に相当する。また、図３(a)ないし図３(d)は平面図であるが、各部分の把握を容易にするために、各図のうち図２に図示された部分と共通の要素については同じ態様のハッチングが施されている。
【００２７】
まず、図３(a)に示されるように、選択トランジスタＴselの半導体層４１と駆動トランジスタＴdrの半導体層３１と容量Ｃの電極５１とが形成される。これらの各部は、シリコンなどの半導体材料によって基板２０の下地層２１の表面に形成された薄膜をパターニングすることによって一括的に形成される。半導体層３１および半導体層４１は略矩形状の膜体であり、各々が相互に間隔をあけてＸ方向に隣接する。電極５１は半導体層３１のＸ側に連なる略矩形状の部分である。次に、これらの要素が形成された基板２０の全面を覆うようにゲート絶縁層３２が形成される（図２参照）。
【００２８】
続いて、図３(b)に示されるように、走査線１１と駆動トランジスタＴdrのゲート電極３４と容量Ｃの電極５２とが形成される。これらの各部は、基板２０の全域にわたって形成された導電性の薄膜をパターニングすることによって一括的に形成される。Ｘ方向に延在する走査線１１からＹ方向に分岐して半導体層４１に重なる２個の部分は選択トランジスタＴselのゲート電極４４（いわゆるデュアルゲート構造）となる。一方、駆動トランジスタＴdrのゲート電極３４は、ゲート絶縁層３２の表面上にて半導体層３１を横断するようにＸ方向に延在する。また、電極５２は、駆動トランジスタＴdrのゲート電極３４に連なる部分であり、ゲート絶縁層３２を挟んで電極５１に対向することによって容量Ｃを構成する。
【００２９】
次いで、半導体層３１に対する不純物のドーピングにより、ゲート電極３４に対して自己整合的にソース領域３１ｓおよびドレイン領域３１ｄが形成される。不純物が導入されなかった部分がチャネル領域３１ｃとなる。半導体層４１についても同様の手順で各領域が形成される。
【００３０】
次に、基板２０の全域を覆うように第１層間絶縁層６１が形成される。この第１層間絶縁層６１は、酸化珪素や酸窒化珪素、窒化珪素といった絶縁性の無機材料によって形成される。また、第１層間絶縁層６１は、アクリル系やエポキシ系といった樹脂材料やポリイミドなどの有機材料によって形成されてもよい。さらに、図３(b)および図４(a)に示されるように、この第１層間絶縁層６１とゲート絶縁層３２との選択的な除去によって複数のコンタクトホール（ＣＨA1、ＣＨA2、ＣＨ1g、ＣＨ1s、ＣＨ1d）が一括的に形成される。
【００３１】
続いて、図３(c)および図４(b)に示されるように、半導体層３１をＸ方向に挟む位置でＹ方向に延在するデータ線１３および電源線１５と、駆動トランジスタＴdrのソース電極３６と、駆動トランジスタＴdrおよび選択トランジスタＴselを接続する導電層４６とが形成される。これらの各部は、アルミニウム（Ａｌ）やチタン（Ｔｉ）などの導電性の材料からなる薄膜をパターニングすることによって一括的に形成される。図３(c)に示されるように、データ線１３は、コンタクトホールＣＨA1を介して半導体層４１のドレイン領域に導通する。また、電源線１５は、コンタクトホールＣＨ1dを介して半導体層３１のドレイン領域３１ｄに導通する。図２に示したドレイン電極３７は電源線１５の一部である。
【００３２】
さらに、導電層４６は、コンタクトホールＣＨA2を介して半導体層４１のソース領域に導通するとともにコンタクトホールＣＨ1gを介して駆動トランジスタＴdrのゲート電極３４に導通する。一方、ソース電極３６は、コンタクトホールＣＨ1sを介して半導体層３１のソース領域３１ｓに導通する。図３(c)および図４(b)に示されるように、このソース電極３６は、第１層間絶縁層６１を挟んでゲート電極３４に対向するゲート対向部分３６１を有する。
【００３３】
次いで、図４(c)に示されるように、以上の工程によって作成された各部を覆うように、パシベーション層６２１と絶縁層６２２とからなる第２層間絶縁層６２が形成される。パシベーション層６２１は、例えば窒化珪素（ＳｉＮx）など絶縁性の材料によって形成される。一方、絶縁層６２２は、酸化珪素（ＳｉＯx）などの無機材料またはアクリルやポリイミドなどの有機材料といった絶縁性の材料によって形成される。もっとも、画素電極６５をソース電極３６以外の部分から完全に絶縁するために第２層間絶縁層６２は厚いことが望ましいから、パシベーション層６２１や絶縁層６２２の材料には、容易に充分な膜厚を確保することができる有機材料が好適に採用される。特に、液状の材料を塗布し硬化させることによって第２層間絶縁層６２の少なくとも一部を形成することが好ましい。このようにすることにより、第２層間絶縁層６２の表面（すなわち画素電極６５や発光層６７の形成面）を容易に平坦化することができる。なお、有機材料の成膜後にリフロー処理（加熱によって有機材料を溶融する処理）を実施することによって絶縁層６２２の表面を確実に平坦化してもよい。
【００３４】
次いで、図３(c)および図４(d)に示されるように、基板２０に垂直な方向からみてゲート電極３４と重なり合う位置に、パシベーション層６２１と絶縁層６２２とを貫通するコンタクトホールＣＨ2が形成される。この段階においては、コンタクトホールＣＨ2を介してソース電極３６のゲート対向部分３６１が露出する。図３(c)に示されるように、コンタクトホールＣＨ2は、コンタクトホールＣＨ1sからみてゲート電極３４側（Ｙ方向の負側）に位置する。
【００３５】
続いて、図３(d)および図４(e)に示されるように、第２層間絶縁層６２の表面上にあってデータ線１３と電源線１５との間隙に画素電極６５が形成される。なお、画素電極６５は、第２層間絶縁層６２によってデータ線１３や電源線１５と絶縁されているから、データ線１３や電源線１５と部分的に重なり合っていてもよい。この画素電極６５は、コンタクトホールＣＨ2に入り込んでゲート対向部分３６１に接触することによってソース電極３６と電気的に接続される。本実施形態における画素電極６５は発光層６７の陽極として機能するから、仕事関数が大きい導電性の材料によって形成される。この種の材料としては、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zn Oxide）などの光透過性を有する材料、または、ニッケル（Ｎｉ）や金（Ａｕ）や白金（Ｐｔ）といった金属あるいはその合金がある。なお、画素電極６５がＩＴＯなどの酸化物によって形成されるとともにソース電極３６がアルミニウム（Ａｌ）やチタン（Ｔｉ）などの金属によって形成された構成においては、各部の材料の組み合わせに起因して画素電極６５とソース電極３６との接続抵抗が特に高くなり易い。したがって、画素電極６５とソース電極３６との接続抵抗を低減できる本発明は、このような組み合わせの材料が採用された発光装置Ｄに対して特に有効である。
【００３６】
以上の工程に続いて隔壁６６が形成される。この隔壁６６は、アクリル系やエポキシ系の樹脂材料やポリイミドなどの有機材料によって形成される。感光性の材料を含有する膜体を直接的に感光したうえでパターニングすることによって隔壁６６を形成してもよい。次いで、隔壁６６の内周縁によって囲まれた領域に発光層６７が形成される。図２および図３(d)に示されるように、基板２０に垂直な方向からみると、コンタクトホールＣＨ2は、コンタクトホールＣＨ1sを挟んで発光層６７の反対側に位置する。
【００３７】
次に、隔壁６６と発光層６７とを覆うように基板２０の全域にわたって共通電極６８が形成される。この共通電極６８は、発光層６７の陰極として機能するから、画素電極６５と比較して仕事関数が小さい導電性の材料によって形成される。例えば、アルミニウム（Ａｌ）やカルシウム（Ｃａ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）といった導電性の材料やその合金が共通電極６８の材料として採用される。また、共通電極６８を合金によって形成する場合には、仕事関数が低い材料とその材料を安定化する材料とを含有する合金（例えばマグネシウム（Ｍｇ）と銀（Ａｇ）との合金）が好適に採用される。
【００３８】
以上に説明したように、本実施形態においては、基板２０に垂直な方向からみてコンタクトホールＣＨ1sのゲート電極３４側にコンタクトホールＣＨ2が形成される。したがって、駆動トランジスタＴdrのソース電極３６と画素電極６５とを導通させるためのコンタクトホールＣＨ2がコンタクトホールＣＨ1sに対してゲート電極３４とは反対側に形成された従来の構成と比較して、発光層６７の面積を充分に確保できるという効果が奏される。この効果について詳述すると以下の通りである。
【００３９】
図５は、コンタクトホールＣＨ1sに対してゲート電極３４とは反対側にコンタクトホールＣＨ2が形成された構成（図１２参照）を本実施形態の対比例として示す平面図である。有機ＥＬ材料からなる発光層６７は平坦面に形成されることが望ましい。一方、図２や図１２に示されるように、画素電極６５のうちコンタクトホールＣＨ2と重なり合う部分は窪みとなる。したがって、図５に示されるように、発光層６７は画素電極６５のうちコンタクトホールＣＨ2と重なり合う部分を避けるように形成される。つまり、発光量を充分に確保するためには発光層６７の面積（あるいは開口率）を充分に確保することが望ましいにも拘わらず、図５の構成においては、発光層６７を形成できる領域がコンタクトホールＣＨ2によって狭められるという問題がある。発光層６７に流れる電流を充分に確保するためには、コンタクトホールＣＨ2を大きく形成して画素電極６５とソース電極３６との接続抵抗を低減する必要があるから、この問題は特に顕著となる。
【００４０】
これに対し、本実施形態においては、図３(c)および図３(d)に示されるように、コンタクトホールＣＨ2がコンタクトホールＣＨ1sのゲート電極３４側に位置するから、コンタクトホールＣＨ1sからみてゲート電極３４とは反対側に位置する領域の全域にわたって発光層６７を形成することができる。したがって、本実施形態によれば、開口率の向上によって充分な発光量を確保することができる。換言すると、発光層６７について図５と同等の面積を確保する場合には、画素電極６５が縮小される分だけ駆動トランジスタＴdrのサイズ（特にチャネル幅）を拡大することができる。したがって、駆動トランジスタＴdrに流れる電流を充分に確保して発光層６７を高輝度に発光させることができる。
【００４１】
また、画素電極６５とソース電極３６との接続抵抗を低減するためにはコンタクトホールＣＨ2の面積が大きいことが望ましい。図５の構成においては、コンタクトホールＣＨ2の面積の拡大が開口率の低下に直結する（コンタクトホールＣＨ2の面積の拡大分だけ発光層６７を縮小しなければならない）から、画素電極６５とソース電極３６との接続抵抗が充分に低減される程度にコンタクトホールＣＨ2の面積を確保することは困難である。これに対し、本実施形態においては、発光層６７の面積や開口率に影響を与えることなく、コンタクトホールＣＨ2の面積を充分に確保することによって画素電極６５とソース電極３６との接続抵抗を低減することができるという利点がある。
【００４２】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態のうち第１実施形態と同様の要素については共通の符号を付してその説明を適宜に省略する。
【００４３】
図６は、本実施形態における画素回路Ｐの構成を示す回路図である。同図に示されるように、本実施形態の画素回路Ｐは、発光層６７が実際に発光する期間を規定するトランジスタ（以下「発光制御トランジスタ」という）Ｔelを含む。この発光制御トランジスタＴelは、駆動トランジスタＴdrのソース電極と発光層６７の陽極（画素電極６５）との間に介挿されたｎチャネル型のＴＦＴである。発光制御トランジスタＴelがオフ状態に維持されている期間においては駆動トランジスタＴdrから発光層６７への電流の供給が遮断されるから発光層６７は消灯し、発光制御トランジスタＴelがオン状態に遷移すると駆動トランジスタＴdrから発光層６７への電流の供給が許容されて発光層６７は点灯する。
【００４４】
図７は、図６に示した駆動トランジスタＴdrおよび発光制御トランジスタＴelの構造を示す断面図である。同図に示されるように、駆動トランジスタＴdrと発光制御トランジスタＴelとは相互に隣接して配置される。発光制御トランジスタＴelのソース電極５６は、第１層間絶縁層６１のコンタクトホールＣＨ1sを介して半導体層３１のソース領域に導通する。さらに、このソース電極５６は、発光制御トランジスタＴelのゲート電極５４および駆動トランジスタＴdrのゲート電極３４の双方を横断するように第１層間絶縁層６１の表面上に延在するゲート対向部分５６１を有する。したがって、ゲート対向部分５６１は、第１層間絶縁層６１の表面のうちゲート電極３４の膜厚分だけ段差下部６１２よりも高くなった段差上部６１１に分布する。
【００４５】
第１実施形態と同様に、駆動トランジスタＴdrおよび発光制御トランジスタＴelを覆う第２層間絶縁層６２にはコンタクトホールＣＨ2が形成される。このコンタクトホールＣＨ2は、第２層間絶縁層６２のうち駆動トランジスタＴdrのゲート電極３４と重なり合う位置（第１層間絶縁層６１の段差上部６１１と重なり合う位置）に形成される。第２層間絶縁層６２の表面上に形成された画素電極６５は、コンタクトホールＣＨ2に入り込んでゲート対向部分５６１に接触することによってソース電極５６と導通する。
【００４６】
以上に説明したように、本実施形態においても、第１層間絶縁層６１がゲート電極３４およびゲート電極５４の膜厚分だけ高くなった段差上部６１１と重なり合うようにコンタクトホールＣＨ2が形成されるから、第１実施形態と同様の効果が奏される。このように、発光制御トランジスタＴelのソース電極５６と画素電極６５とを導通させるコンタクトホールＣＨ2は、この発光制御トランジスタＴelのゲート電極５４と重なり合わなくてもよい。すなわち、本発明においては、ひとつのトランジスタのソース電極（３６や５６）と半導体層３１とを導通するコンタクトホールＣＨ1からみて当該トランジスタのゲート電極（第１実施形態のゲート電極３４や第２実施形態のゲート電極５４）側にコンタクトホールＣＨ2が位置すれば足り、そのトランジスタのゲート電極とコンタクトホールＣＨ2とが重なり合う必要は必ずしもない。
【００４７】
もっとも、図７においてはコンタクトホールＣＨ2が発光制御トランジスタＴelのゲート電極５４と重なり合わない構成を例示したが、コンタクトホールＣＨ2が駆動トランジスタＴdrのゲート電極３４および発光制御トランジスタＴelのゲート電極５４の双方に重なり合う構成としてもよい。また、コンタクトホールＣＨ2が発光制御トランジスタＴelのゲート電極５４のみと重なり合う構成（つまりコンタクトホールＣＨ2が駆動トランジスタＴdrのゲート電極３４とは重ならない構成）も採用される。
【００４８】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４９】
（１）変形例１
各実施形態においては、半導体層３１の面上にゲート電極（３４や５４）が配置されたトップゲート構造のトランジスタを例示したが、半導体層の下層にゲート絶縁層が配置されたボトムゲート構造のトランジスタにも本発明は適用される。図８に示されるように、ボトムゲート構造の駆動トランジスタＴdrにおいては、基板２０を覆う下地層２１の表面にゲート電極３４が形成され、ゲート電極３４を覆うゲート絶縁層３２の表面上に半導体層３１が形成される。これ以外の要素の構成は各実施形態と同様である。すなわち、第１層間絶縁層６１の表面に形成されたソース電極３６はゲート電極３４と重なり合うゲート対向部分３６１を含み、第２層間絶縁層６２のうちコンタクトホールＣＨ1よりもゲート電極３４側の部位に形成されたコンタクトホールＣＨ2を介して画素電極６５とソース電極３６とが導通する。この構成によっても各実施形態と同様の効果が奏される。
【００５０】
また、半導体層３１は多結晶シリコンであってもよいし非晶質（アモルファス）シリコンであってもよい。キャリアの移動度が小さい非晶質シリコンによってトランジスタの半導体層３１を形成した構成においては、駆動トランジスタのサイズを拡大しながら発光層６７の面積を充分に確保することができるという本発明の効果は特に有効である。
【００５１】
（２）変形例２
各実施形態においては、ｎチャネル型のトランジスタを例示して本発明の形態を説明したが、各トランジスタの導電型は適宜に変更される。また、各実施形態においてはソース電極３６のゲート対向部分３６１がコンタクトホールＣＨ2を介して画素電極６５に導通する構成を例示したが、トランジスタの導電型や発光層６７との関係によっては、ドレイン電極３７が同様の構成によって画素電極６５に導通する構成としてもよい。本発明における中間導電体とは、半導体層３１と画素電極６５とを導通するための導電体（各実施形態におけるソース電極）であり、ソース電極およびドレイン電極の何れに該当するかは不問である。
【００５２】
（３）変形例３
各実施形態においては、画素電極６５を介して発光層６７に接続されるトランジスタ（第１実施形態の駆動トランジスタＴdrや第２実施形態の発光制御トランジスタＴel）に本発明を適用した形態を例示したが、これ以外のトランジスタにも本発明を適用することが可能である。例えば、第１実施形態における選択トランジスタＴselに本発明の構成を採用してもよい。また、画素回路Ｐの構成は図１の例示に限定されない。例えば、図１においてはデータ線１３の電圧に応じて発光層６７の階調が設定される電圧プログラミング方式の画素回路Ｐを例示したが、データ線１３に流れる電流量に応じて発光層６７の階調が設定される電流プログラミング方式の画素回路Ｐにも本発明を適用することができる。また、例えば米国特許第6,229,506号には、駆動トランジスタＴdrのゲート電極とドレイン電極との導通および非導通を制御するトランジスタ（以下「スイッチングトランジスタ」という）によって駆動トランジスタＴdrの閾値電圧を補償する画素回路Ｐが開示されている。この構成の画素回路Ｐにおいては、例えばスイッチングトランジスタに本発明の構成を適用してもよい。以上のように、本発明における中間導電体の接続先が画素電極６５である必要は必ずしもない。
【００５３】
（４）変形例４
各実施形態においては有機ＥＬ材料からなる発光層６７を例示したが、本発明における発光層はこれに限定されない。例えば、無機ＥＬ材料からなる膜体やＬＥＤ（Light Emitting Diode）素子など様々な発光層を採用することができる。本発明における発光層は、電気エネルギの供給（典型的には電流の供給）によって発光する材料によって形成されていれば足り、その具体的な構造の如何は不問である。
【００５４】
＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図９は、以上に説明した何れかの形態に係る発光装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置Ｄは有機ＥＬ材料からなる発光層６７を使用しているので、視野角が広く見易い画面を表示できる。
【００５５】
図１０に、各実施形態に係る発光装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての発光装置Ｄを備える。スクロールボタン３００２を操作することによって、発光装置Ｄに表示される画面がスクロールされる。
【００５６】
図１１に、各実施形態に係る発光装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての発光装置Ｄを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Ｄに表示される。
【００５７】
なお、本発明に係る発光装置が適用される電子機器としては、図９から図１１に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置Ｄの用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の発光装置は利用される。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１実施形態に係る発光装置の画素回路の構成を示す回路図である。
【図２】駆動トランジスタの構造を示す断面図である。
【図３】画素回路を製造する工程を説明するための平面図である。
【図４】画素回路を製造する工程を説明するための断面図である。
【図５】対比例に係る画素回路の構成を示す平面図である。
【図６】本発明の第２実施形態に係る画素回路の構成を示す回路図である。
【図７】駆動トランジスタおよび発光制御トランジスタの構造を示す断面図である。
【図８】変形例に係るトランジスタの構造を示す断面図である。
【図９】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】従来のトランジスタの構造を示す断面図である。
【符号の説明】
【００５９】
Ｄ……発光装置、Ｐ……画素回路、Ｔdr……駆動トランジスタ、Ｔsel……選択トランジスタ、Ｔel……発光制御トランジスタ、３１……半導体層、３１ｃ……チャネル領域、３１ｄ……ドレイン領域、３１ｓ……ソース領域、３２……ゲート絶縁層、３４……ゲート電極、３６……ソース電極、３７……ドレイン電極、６１……第１層間絶縁層、６２……第２層間絶縁層、６５……画素電極、６６……隔壁、６７……発光層、６８……共通電極。
【特許請求の範囲】
【請求項１】
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体であって前記ゲート電極と対向する部分を含む中間導電体と、
前記中間導電体を覆い、当該中間導電体のうち前記ゲート電極と対向する部分に重なる位置に第２コンタクトホールを有する第２層間絶縁層と、
前記第２層間絶縁層の面上に形成され、前記第２コンタクトホールを介して前記中間導電体に導通する画素電極と、
前記画素電極とこれに対向する他の電極との間に介挿された発光層と
を有する発光装置。
【請求項２】
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体と、
前記中間導電体を覆う第２層間絶縁層と、
前記第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する画素電極と、
前記画素電極とこれに対向する他の電極との間に介挿された発光層と
を有し、前記第２コンタクトホールは、前記半導体層の表面に垂直な方向からみて前記第１コンタクトホールの前記ゲート電極側に位置する
発光装置。
【請求項３】
前記発光層は、前記半導体層の表面に垂直な方向からみて、前記第１コンタクトホールを挟んで前記第２コンタクトホールとは反対側の領域に位置する
請求項１または請求項２に記載の発光装置。
【請求項４】
発光層を制御するためのトランジスタを含む画素回路を備えた発光装置であって、
前記トランジスタは、
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体であって前記ゲート電極と重なるゲート対向部分を含む中間導電体と、
前記中間導電体を覆い、当該中間導電体のうち前記ゲート電極と対向する部分に重なる位置に第２コンタクトホールを有する第２層間絶縁層と、
前記第２層間絶縁層の面上に形成され、前記第２コンタクトホールを介して前記中間導電体に導通する電極部とを有する
発光装置。
【請求項５】
発光層を制御するためのトランジスタを含む画素回路を備えた発光装置であって、
前記トランジスタは、
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体と、
前記中間導電体を覆う第２層間絶縁層と、
前記第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する電極部と
を有し、前記第２コンタクトホールは、前記半導体層の表面に垂直な方向からみて前記第１コンタクトホールの前記ゲート電極側に位置する
発光装置。
【請求項６】
請求項１から請求項５の何れかに記載の発光装置を具備する電子機器。
【請求項１】
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体であって前記ゲート電極と対向する部分を含む中間導電体と、
前記中間導電体を覆い、当該中間導電体のうち前記ゲート電極と対向する部分に重なる位置に第２コンタクトホールを有する第２層間絶縁層と、
前記第２層間絶縁層の面上に形成され、前記第２コンタクトホールを介して前記中間導電体に導通する画素電極と、
前記画素電極とこれに対向する他の電極との間に介挿された発光層と
を有する発光装置。
【請求項２】
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体と、
前記中間導電体を覆う第２層間絶縁層と、
前記第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する画素電極と、
前記画素電極とこれに対向する他の電極との間に介挿された発光層と
を有し、前記第２コンタクトホールは、前記半導体層の表面に垂直な方向からみて前記第１コンタクトホールの前記ゲート電極側に位置する
発光装置。
【請求項３】
前記発光層は、前記半導体層の表面に垂直な方向からみて、前記第１コンタクトホールを挟んで前記第２コンタクトホールとは反対側の領域に位置する
請求項１または請求項２に記載の発光装置。
【請求項４】
発光層を制御するためのトランジスタを含む画素回路を備えた発光装置であって、
前記トランジスタは、
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体であって前記ゲート電極と重なるゲート対向部分を含む中間導電体と、
前記中間導電体を覆い、当該中間導電体のうち前記ゲート電極と対向する部分に重なる位置に第２コンタクトホールを有する第２層間絶縁層と、
前記第２層間絶縁層の面上に形成され、前記第２コンタクトホールを介して前記中間導電体に導通する電極部とを有する
発光装置。
【請求項５】
発光層を制御するためのトランジスタを含む画素回路を備えた発光装置であって、
前記トランジスタは、
ソース領域とドレイン領域との間にチャネル領域を有する半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記半導体層を覆う第１層間絶縁層と、
前記第１層間絶縁層の面上に形成されるとともに当該第１層間絶縁層の第１コンタクトホールを介して前記ソース領域または前記ドレイン領域に導通する中間導電体と、
前記中間導電体を覆う第２層間絶縁層と、
前記第２層間絶縁層の面上に形成されるとともに当該第２層間絶縁層の第２コンタクトホールを介して中間導電体に導通する電極部と
を有し、前記第２コンタクトホールは、前記半導体層の表面に垂直な方向からみて前記第１コンタクトホールの前記ゲート電極側に位置する
発光装置。
【請求項６】
請求項１から請求項５の何れかに記載の発光装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００６−３３７７１３（Ｐ２００６−３３７７１３Ａ）
【公開日】平成１８年１２月１４日（２００６．１２．１４）
【国際特許分類】
【出願番号】特願２００５−１６２２２１（Ｐ２００５−１６２２２１）
【出願日】平成１７年６月２日（２００５．６．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年１２月１４日（２００６．１２．１４）
【国際特許分類】
【出願日】平成１７年６月２日（２００５．６．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]