発光装置及び電子機器
【課題】キャパシタの面積が大きい発光装置及び電子機器を提供する。
【解決手段】発光装置100は、発光素子11と、発光素子11に接続されるとともに、発光素子11に重なる位置に形成されたキャパシタ18と、発光素子11の一辺側に配置された第1駆動トランジスタ16と、発光素子11の他辺側に配置された第2駆動トランジスタ17と、を備える。そして、第1駆動トランジスタ16のゲート電極16gと第2駆動トランジスタ17のゲート電極17gとは、キャパシタ18の電極18aを介して電気的に接続されている。
【解決手段】発光装置100は、発光素子11と、発光素子11に接続されるとともに、発光素子11に重なる位置に形成されたキャパシタ18と、発光素子11の一辺側に配置された第1駆動トランジスタ16と、発光素子11の他辺側に配置された第2駆動トランジスタ17と、を備える。そして、第1駆動トランジスタ16のゲート電極16gと第2駆動トランジスタ17のゲート電極17gとは、キャパシタ18の電極18aを介して電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光装置及び電子機器に関する。
【背景技術】
【0002】
近年、有機EL(Electro Luminescence)素子等の発光素子を行方向及び列方向の2次元に配列した発光装置等の研究開発が盛んに行われている。
【0003】
有機EL素子は、アノード電極、カソード電極、及び、これらの電極間に形成された有機薄膜層(電子注入層、発光層、正孔注入層等)を備える。有機EL素子は、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。この発光は、有機薄膜層に所定の電圧閾値以上の電圧を印加することで実現され、その発光輝度は、当該印加電圧に応じて制御される。このような有機EL素子は、特許文献1に開示されているように、各種の電子機器の表示装置に用いられており、例えば、TFT(薄膜トランジスタ;Thin Film Transistor)やキャパシタ等を含む駆動回路によって駆動される。そして、有機EL素子は、前記の駆動回路とともに、基板上に形成される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−195012号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、基板上における前記駆動回路のレイアウトは、非常に重要である。特に、TFTのゲート・ソース間の電位差に応じた量の電荷を蓄積し、その電位差を保持するキャパシタの面積は大きい方がよい。
【0006】
本発明は、上記問題点に鑑みてなされたものであり、キャパシタの面積が大きい発光装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の第1の観点に係る発光装置は、第1の電極と、前記第1の電極に対向する第2の電極と、前記第1の電極及び第2の電極の間に位置する発光層と、を含む発光素子と、前記発光素子に接続され、前記発光素子と重なる位置に形成されたキャパシタと、前記第1の電極の一辺側に配置された第1のトランジスタと、前記第1の電極の他辺側に配置され、前記第1のトランジスタのゲート電極と前記キャパシタの電極を介して接続されたゲート電極を有する第2のトランジスタと、を備えることを特徴とする。
【0008】
また、
(1)前記キャパシタが有する一対の電極は、前記第1の電極と、前記第1の電極と絶縁層を介して対向する第3の電極と、によって構成されてもよく、
前記第1のトランジスタのゲート電極と前記第2トランジスタのゲート電極とは、前記第3の電極を介して電気的に接続されていてもよい。
(2)前記第1のトランジスタのソース電極と前記第2のトランジスタのソース電極とは前記第1の電極を介して電気的に接続されていてもよい。
(3)前記一辺と、前記他辺とは、前記発光素子において対向する辺であってもよい。
(4)前記第1のトランジスタと前記第2のトランジスタとは、1つのトランジスタとして機能してもよい。
(5)前記発光装置は、第3のトランジスタをさらに備え、前記第3のトランジスタのソース電極は、前記第3の電極と電気的に接続されていてもよい。
【0009】
本発明の第2の観点に係る電子機器は、
上記発光装置を備えることを特徴とする。
【発明の効果】
【0010】
本発明によれば、キャパシタの面積の大きな発光装置及び電子機器を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態に係る発光装置を基板側から見た平面図である。
【図2】図1の発光装置の内部の回路構成を示す模式図である。
【図3】図1の発光装置の画素回路を示す図である。
【図4】図3の画素回路の等価回路図である。
【図5】図1の発光装置の構造を示す概略拡大レイアウト図である。
【図6】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図7】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図8】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図9】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図10】(a)は、図5のA−A断面を示す図であり、(b)は、図5のB−B断面を示す図であり、(c)は、図5のC−C断面を示す図であり、(d)は、図5のD−D断面を示す図である。
【図11】比較例の発光装置の構造を示す概略拡大レイアウト図である。
【図12】(a)は、図1の発光装置が使用される電子機器としてのデジタルカメラを斜め前方からみた斜視図であり、(b)は、同デジタルカメラを斜め後方からみた斜視図である。
【図13】図1の発光装置が使用される電子機器としてのパーソナルコンピュータを示す斜視図である。
【図14】図1の発光装置が使用される電子機器としての携帯電話機を示す図である。
【図15】図1の発光装置が使用される電子機器としてのテレビジョン装置を示す図である。
【図16】本発明の変形例にかかる発光装置の構造を示す概略拡大レイアウト図である。
【発明を実施するための形態】
【0012】
本発明の実施形態に係る発光装置について、以下、図面を参照しながら説明する。
【0013】
本実施形態に係る発光装置100は、図1が示すように、透明な基板110と、この基板110に形成された複数の画素111と、を備える表示パネルである。複数の画素111は、マトリックス状に配列されており、それぞれ、赤(R)、緑(G)、青(B)の3色のいずれかの光を発する。本実施形態では、赤、緑、青のいずれかの光をそれぞれ発する3つの画素111を一組として、この組が行方向(左右方向)に繰り返し複数配列されるとともに、列方向(上下方向)に同一色の画素111が複数配列される。画素111が出射した光は、基板110を透過して発光装置100の外部に出射する。各画素111が、それぞれ、所定の発光輝度で発光するか、発光自体しないことによって、輝度基板100を介して所定の画像が表示される。
【0014】
発光装置100の内部構成を図2を参照して説明すると、発光装置100は、行方向及び列方向に並べて配列された(つまり、マトリックス状に配列された)複数の画素回路10と、行方向に並ぶ又は列方向に並ぶ複数の画素回路10に接続された信号線であるアノードラインLa、ゲートラインLg、及びデータラインLdと、を有する。アノードラインLa及びデータラインLdは、列方向に配列された複数の画素回路10に接続される。データラインLdは、行方向に配列された複数の画素回路10に接続される。
【0015】
なお、各アノードラインLaは、図示しない接続端子を介してアノードドライバ91に接続される。また、各ゲートラインLgは、図示しない接続端子を介してゲートドライバ92に接続される。各データラインLdは、図示しない接続端子を介してデータドライバ93に接続される。アノードドライバ91と、ゲートドライバ92と、データドライバ93とは、システムコントローラ95によって制御される。
【0016】
システムコントローラ95は、外部から供給される画像データに基づいて、アノードドライバ91と、ゲートドライバ92と、データドライバ93とを制御することで、発光装置100の各画素111の発光・非発光及び発光させる場合の輝度を制御する。前記ドライバの制御は、制御信号の供給によって行われる。詳しくは後述するが、アノードドライバ91は、システムコントローラ95の制御のもと、アノードラインLaに電圧Vaを印加する。また、ゲートドライバ92は、システムコントローラ95の制御のもと、ゲートラインLgに電圧Vgを印加する。また、データドライバ92は、システムコントローラ95の制御のもと、データラインLdに電圧Vdを印加する。
【0017】
発光装置100と、アノードドライバ91と、ゲートドライバ92と、データドライバ93と、システムコントローラ95と、を含む装置は、例えば、表示装置を構成する。
【0018】
図3の等価回路が示すように、画素回路10は、発光素子(有機EL素子)11と発光素子11をアクティブ駆動させる駆動回路DS1とを備える。発光素子11は、赤、緑、青のいずれかの光で発光するものであり、前記の画素111に対応する。画素回路10が図2のようにマトリックス状に配列されることによって、画素111が図1のようにマトリックス状に配列される。
【0019】
駆動回路DS1は、第1選択トランジスタ13、第2選択トランジスタ14、第1駆動トランジスタ16、第2駆動トランジスタ17、キャパシタ18を備える。
【0020】
第1選択トランジスタ13の、ゲート電極はゲートラインLgに、ドレイン電極はアノードラインLaに、ソース電極は第1駆動トランジスタ16のゲート電極と第2駆動トランジスタ17のゲート電極とに接続されている。第2選択トランジスタ14の、ゲート電極はゲートラインLgに、ソース電極はデータラインLdに、ドレイン電極は発光素子11のアノードに接続されている。第1駆動トランジスタ16の、ゲート電極は第1選択トランジスタ13のソース電極に、ドレイン電極はアノードラインLaと第1選択トランジスタ13のドレイン電極とに、ソース電極は発光素子11のアノードと第2選択トランジスタ17のソース電極に接続されている。第2駆動トランジスタ17の、ゲート電極は第1選択トランジスタ13のソース電極に、ドレイン電極はアノードラインLaに、ソース電極は発光素子11のアノードと第1選択トランジスタ16のソース電極に接続されている。キャパシタ18の対向する二つの電極は、それぞれ、第1駆動トランジスタ16のゲート電極及びソース電極に接続されているとともに、第2駆動トランジスタ17のゲート電極及びソース電極に接続されている。発光素子11のカソードは、基準電位Vss(例えば、GND(グラウンド))に接続されている。
【0021】
第1駆動トランジスタ16と第2駆動トランジスタ17とにおいて、ゲート電極同士、ソース電極同士は接続され、各ドレイン電極は、アノードラインLaに接続されているので、これらの接続関係から第1駆動トランジスタ16と第2駆動トランジスタ17とは見かけ上(回路上)、1つのトランジスタ(駆動トランジスタ15)として機能する。第1駆動トランジスタ16と第2駆動トランジスタ17とを駆動トランジスタ15とした回路図を図4に示し、具体的な回路動作については図4を参照して説明する。
【0022】
図4における駆動回路DS2は、第1選択トランジスタ13、第2選択トランジスタ14、駆動トランジスタ15、キャパシタ18を備える。上記のように、駆動トランジスタ15は、第1駆動トランジスタ16と第2駆動トランジスタ17とからなる。
【0023】
第1選択トランジスタ13の、ゲート電極はゲートラインLgに、ドレイン電極はアノードラインLaに、ソース電極は駆動トランジスタ15のゲート電極に接続されている。第2選択トランジスタ14の、ゲート電極はゲートラインLgに、ソース電極はデータラインLdに、ドレイン電極は発光素子11のアノードに接続されている。駆動トランジスタ15の、ゲート電極は第1選択トランジスタ13のソース電極に、ドレイン電極はアノードラインLaに、ソース電極は発光素子11のアノードに接続されている。キャパシタ18の対向する二つの電極は、それぞれ駆動トランジスタ15のゲート電極及びソース電極に接続されている。発光素子11のカソードは、基準電位Vss(例えば、GND(グラウンド))に接続されている。
【0024】
システムコントローラ95は、アノードドライバ91と、ゲートドライバ92と、データドライバ93と、システムコントローラ95と、を用いて、発光装置100を制御して、書き込み制御と発光制御とを行う。システムコントローラ95は、システムコントローラ95の外部から供給される画像データに基づいてこれら制御を行う。
【0025】
まず、書き込み制御を説明する。システムコントローラ95は、ゲートドライバ92を制御し、所定の閾値以上の電圧値の電圧(Highレベルの電圧)Vgを一のゲートラインLgに印加する。これによって、このゲートラインLgに接続された複数の画素回路(このゲートラインLgの行)が選択されたことになる。また、システムコントローラ95は、アノードドライバ91を制御し、非発光レベルの電圧値(基準電位Vssよりも低い値;例えば、負の電圧値)の電圧Vaを選択しているアノードラインLaに印加するとともに、データドライバ93を制御し、前記の画像データに応じて負の電圧値に設定した階調電圧Vdを各データラインVdに印加する。
【0026】
これによって、第1選択トランジスタ13、第2選択トランジスタ14、駆動トランジスタ15は、オン状態になって、駆動トランジスタ15のゲート・ソース間に生じた電位差に応じた書込電流がアノードラインLaから、トランジスタ14を介してデータラインLdの方向に流れる。このとき、キャパシタ18には、駆動トランジスタ15のゲート・ソース間の電位差に応じた量の電荷が蓄積され、前記の電位差(階調電圧Vdに応じた電位差)が保持される。また、発光素子11のアノードの電位は、カソードの電位(基準電位Vss)よりも低くなるため、発光素子11には電流が流れず、発光素子11は発光しない。なお、表示素子11を非発光させる場合には、例えば、書込電流が流れないような階調電圧Vdがその表示素子11の画素回路10に接続されたデータラインLdに印加され、前記書込電流が流れない。
【0027】
システムコントローラ95は、このような書き込み制御(Vg、Va、Vdの印加)を、所定の順序(図2における上の行から下の行に向かう順序)で、一行毎に全ての行について順次行い(走査)、発光装置10の全ての画素回路10について行う。また、システムコントローラ95は、書き込み制御を、一行について所定の期間行う。
【0028】
システムコントローラ95は、前記の書き込み制御を行っていない行(非選択期間にある各行)については、発光制御を行う。システムコントローラ95は、ゲートドライバ92を制御し、前記所定の閾値未満の電圧値の電圧(Lowレベルの電圧)Vgを、非選択期間にある各行のゲートラインLgに印加することによって、前記第1選択トランジスタ13及び第2選択トランジスタ14をオフ状態にする。これによって、駆動回路DS1と、データラインLdとの接続が遮断される。この遮断後であっても、キャパシタ18には、前記電荷が蓄積されているので、駆動トランジスタ15は、オン状態を維持する。さらに、システムコントローラ95は、アノードドライバ91を制御し、発光レベルの電圧値(基準電位Vssよりも高い値)の電圧Vaを非選択期間にある各行のアノードラインLaに印加する。これによって、アノードラインLaから駆動トランジスタ15を介して発光素子11に発光駆動電流が流れる。
【0029】
ここで、キャパシタ18に保持されている電位差は、前記書込電流が流れたときの電位差(つまり、階調電圧Vdに応じた電位差)に相当するので、発光素子11に流れる電流値は、書込電流の電流値と略同等になる。このため、発光素子11は、階調電圧Vdの電圧値に応じた輝度で発光する。システムコントローラ95は、このような発光制御(前記Vg、Vaの印加)を行うことで、非選択期間にある各行の画素回路10の各発光素子11(画素111)は、発光しないか、画像データに応じた輝度で発光することになる。各行について、非選択期間は順次到来するので、発光装置10は、全体として、画像データが表す画像を表示することになる。発光装置10は、表示装置でもある。
【0030】
次に発光装置100の具体的な構造を、図5から図10を参照して説明する。なお、図6乃至図10においては、見やすさを考慮し、所定の構成要素について断面を表すハッチングを適宜省略している。図6乃至図10では、全ての構成要素は、断面を表す。発光装置100は、基板110と、基板110上に形成された積層体120と、前記積層体120を封止する封止基板130と、を備える。積層体は、複数の層が積層されたものであり、図2及び図3に示す回路構成を実現する構造に形成される。図5は、1つの画素回路10について着目した図である。図5のハッチング等は、構成要素を明瞭にするものであって、断面を示すものではない。なお、ここでの説明においては、層を積層する方向(図面の上側)を上、その反対を下という。
【0031】
なお、本実施形態では、発光装置100を平面視した場合(基板110の法線方向から見た場合(例えば、図5の視点))に、第1駆動トランジスタ16と第2駆動トランジスタ17とが、発光素子11を挟んで配置されている(図5参照)。これは、駆動トランジスタ15が、発光素子11を挟んで、第1駆動トランジスタ16と第2駆動トランジスタ17とに分割して配置されていると考えることもできる。
【0032】
発光装置100の具体的な構造の詳細を発光装置100の形成方法と共に説明する。なお、下記で層を積層する際には、上記で説明した構成要素以外の他の構成要素(例えば、接続端子)についても適宜形成されるものとする。
【0033】
まず、ガラス基板等の絶縁性を有する透明な基板110を用意する。
【0034】
次に、基板110の上面上に、スパッタ法又は真空蒸着法等により例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlNdTi合金膜又はMoNb合金膜等からなるメタル層を成膜する。更に、このメタル層をパターニングして、第1選択トランジスタ13のゲート電極13g、第2選択トランジスタ14のゲート電極14g、第1駆動トランジスタ16のゲート電極16g、第2駆動トランジスタ17のゲート電極17g、ゲート電極13gとゲート電極14gとを電気的に接続する配線L1、データラインLd等を、所定形状に形成する。以下では、これら電極及び配線を、まとめてメタル膜という。
【0035】
次に、スパッタ法、真空蒸着法等により基板110の上面に、前記で形成したメタル膜を覆うように、ITO(Indium Tin Oxide)、ZnO等の透明導電膜を被膜後、この透明導電膜をフォトリソグラフィによってパターニングしてキャパシタ18の電極18aを形成する。このとき、電極18aの一部が、ゲート電極16g及びゲート電極17gに重なって接触するように、電極18aを形成する。このように形成された電極18aは、ゲート電極16g及びゲート電極17gと電気的に接続される。つまり、ゲート電極16gとゲート電極17gとは、電極18aを介して電気的に接続される。
【0036】
次に、基板110の上面に、前記で形成したメタル膜及び電極18aを覆うように、CVD(Chemical Vapor Deposition)法等により、SiN等からなる絶縁層(ゲート絶縁膜)21を形成する。さらに、CVD法等により、アモルファスシリコン等からなる半導体膜91(i−Si)を絶縁層21上に形成し、更に半導体膜91上に、CVD法等により、SiN等からなる絶縁膜を連続被覆形成する。
【0037】
続いて、前記で形成した絶縁膜をフォトリソグラフィ等によりパターニングし、所定形状の第1選択トランジスタ13の保護層13b、第2選択トランジスタ14の保護層14b、第1駆動トランジスタ16の保護層16b、第2駆動トランジスタ17の保護層17bを形成する。各保護層は、各トランジスタにおける後述の半導体層を保護するものである。
【0038】
更に、半導体膜91の上面上に、各保護層を覆って、CVD法等により、n型不純物が含まれたアモルファスシリコン等からなる膜92を形成する。このときの状態を図6に示す。そして、この膜92と半導体膜91とをフォトリソグラフィ等によりパターニングすることで、第1選択トランジスタ13の半導体層13a、第2選択トランジスタ14の半導体層14a、第1駆動トランジスタ16の半導体層16a、第2駆動トランジスタ17の半導体層17aと、各半導体層及び各保護層を覆う不純物層93とを形成する。このときの状態を図7に示す。各半導体層には、チャネル領域が形成される。
【0039】
次に、スパッタ法、真空蒸着法等により絶縁層21上に、ITO、ZnO等の透明導電膜を被膜後、フォトリソグラフィによって、この透明導電膜をパターニングして画素電極11aを形成する。画素電極11aは、画素111を規定するための電極になる。画素電極11aは、発光素子11のアノードを構成する。また、画素電極11aと電極18aとは、絶縁層21を介して対向する。そして、画素電極11aと、電極18aと、その間の絶縁層21と、によって、キャパシタ18が構成されている。このように、本実施形態では、キャパシタ18と発光素子11とで、電極が共有されている。
【0040】
次に、絶縁層21に、コンタクトホールCH1乃至3を形成する。コンタクトホールCH1乃至3は、下層と上層とを電気的に接続するための穴である。このときの状態を図8に示す。コンタクトホールCH1は、配線L1を露出させる。コンタクトホールCH2は、ゲート電極16gと電極18aとの接触部分を露出させる。コンタクトホールCH3は、データラインLdを露出させる。
【0041】
次いで、例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlNdTi合金膜、MoNb合金膜等からなるメタル層をスパッタ法、真空蒸着法等により、絶縁層21上に、不純物層93等を覆うように成膜してから、フォトリソグラフィ等によって、メタル層及び不純物層93をパターニングし、不純物層13sa、導電体層13sb、不純物層13da、導電体層13db、不純物層14sa、導電体層14sb、不純物層14da、導電体層14db、不純物層16sa、導電体層16sb、不純物層16da、導電体層16db、不純物層17sa、導電体層17sb、不純物層17da、導電体層17db、アノードラインLa、ゲートラインLg、配線L2、配線L3、配線L4、配線L5、配線L6を一括形成する。
【0042】
不純物層13saと導電体層13sbとは、第1選択トランジスタ13のソース電極13sを構成する。不純物層13daと導電体層13dbとは、第1選択トランジスタ13のドレイン電極13dを構成する。不純物層14saと導電体層14sbとは、第2選択トランジスタ14のソース電極14sを構成する。不純物層14daと導電体層14dbとは、第2選択トランジスタ14のドレイン電極14dを構成する。不純物層16saと導電体層16sbとは、第1駆動トランジスタ16のソース電極16sを構成する。不純物層16daと導電体層16dbとは、第1駆動トランジスタ16のドレイン電極16dを構成する。不純物層17saと導電体層17sbとは、第2駆動トランジスタ17のソース電極17sを構成する。不純物層17daと導電体層17dbとは、第2駆動トランジスタ17のドレイン電極17dを構成する。これによって、各トランジスタが形成されたことになる。
【0043】
各トランジスタにおける、ソース電極とドレイン電極とは、半導体層を覆うとともに、半導体層のチャネル長方向(上下方向と垂直な方向(図9で紙面横方向))に沿って、離間かつ対向して並んで配置される。各トランジスタにおける保護層は、メタル層及び不純物層93をパターニングする際に、半導体層を保護する。各トランジスタにおいて、不純物層は、導電体層と半導体層との低抵抗接触を実現する。
【0044】
配線L2は、ソース電極13sとゲート電極16gとを電気的に接続するためのものであり、導電体層13sbと一体に形成され、両者は繋がっている。配線L3は、ソース電極14sとデータラインLdとを電気的に接続するためのものであり、導電体層14sbと一体に形成され、両者は繋がっている。配線L4は、ドレイン電極13dとドレイン電極16dとを電気的に接続するためのものであり、導電体層13dbと導電体層16dbと一体に形成され、これらは繋がっている。配線L5は、ドレイン電極16dとアノードラインLaとを電気的に接続するためのものであり、導電体層16dbとアノードラインLaと一体に形成され、これらは繋がっている。配線L6は、ドレイン電極17dとアノードラインLaとを電気的に接続するためのものであり、導電体層17dbとアノードラインLaと一体に形成され、これらは繋がっている。
【0045】
また、導電体層14db、導電体層16sb、及び、導電体層17sbは、それぞれ、画素電極11aに接触するように形成され、ドレイン電極14dとソース電極16sとソース電極17sとは、画素電極11aと電気的に接続している。
【0046】
また、メタル層を成膜する際に、メタル層の一部は、コンタクトホールCH1乃至3それぞれに入り込み、これによって、コンタクト部C1乃至C3が形成される。
【0047】
コンタクト部C1は、ゲートラインLgに繋がり、配線L1に接触する。コンタクト部C1によって、ゲート電極13gとゲート電極14gとゲートラインLgとが電気的に接続される。また、コンタクト部C2は、配線L2に繋がり、ゲート電極16gと電極18aとの接触部分(電極18a)に接触する。コンタクト部C2によって、ゲート電極16gと電極18aと配線L2(つまり、ソース電極13s)とが電気的に接続される。また、コンタクト部C3は、配線L3に繋がり、データラインLdに接触する。コンタクト部C3によって、データラインLdと配線L3(つまり、ソース電極14s)とが電気的に接続される。
【0048】
次に、CVD法等により、SiN等からなる絶縁膜を、画素電極11aの端部、各トランジスタのソース電極やドレイン電極、アノードラインLa等を覆うように成膜し、この絶縁膜をパターニングすることによって、絶縁層22を形成する。絶縁層22は、各画素111(発光素子11)をそれぞれ区画し、画素電極11aをそれぞれで露出させる矩形の開口H(開口率に寄与する貫通孔である。)を複数有し、格子状に形成される。開口Hの面積が大きければ、開口率も上がる。絶縁層22は、隣り合う画素電極11aを絶縁するとともに、各トランジスタ、各アノードラインLa等を絶縁保護する。
【0049】
続いて、例えば感光性のポリイミド系の絶縁樹脂材料を塗布、パターニング、硬化して、絶縁層22上に隔壁23を形成する。隔壁23は、列方向に沿った複数の画素電極11aをまとめて開口するように列方向が長尺なストライプ状の開口を有する。隔壁23は、後述の有機EL層の形状を画定するためのものである。ここまでの状態を図9に示す。
【0050】
次いで、正孔注入層11b、発光層11c、電子輸送層11dを、隔壁23の各開口内に表示に用いられる色毎に塗布して、画素電極11a上に、正孔注入層11b、発光層11c、電子輸送層11d、からなる有機EL層(発光層)を積層させる。正孔注入層11b、電子輸送層11dは、それぞれ、公知の高分子材料等によって形成される。発光層11cは、公知の高分子発光材料等によって形成される。
【0051】
そして、隔壁23の各開口と隔壁23とを覆って、各画素電極11aに各有機EL層を介して共通して対向するように連なる対向電極11eを形成する。対向電極11eは、光反射特性を有し、導電材料、例えば1〜10nm厚のLi,Mg,Ca,Ba,In等の仕事関数の低い材料からなる電子注入性の下層と、100nm以上の厚さのAl,Cr,Ag,パラジウム銀系の合金等の光反射性導電金属からなる高仕事関数の上層を有する積層構造として、真空蒸着、スパッタ等の方法によって形成される。対向電極11eは、基準電位Vssにある図示しない端子に接続される。
【0052】
画素電極11aと、有機EL層及び対向電極11eにおいて、発光装置100を平面視した場合において画素電極11aに重なる部分と、によって発光素子11が構成される。有機EL層は、画素電極11aと対向電極11eとの間に電圧を印加することにより光を発生させる。有機EL層から上側に出射する光は、対向電極11eに反射し、下側に向かい、画素電極11a、絶縁層21、基板11等を透過して、発光装置11の下側から出射する。また、有機EL層から下側に出射する光は、画素電極11a、絶縁層21、基板11等を透過して、発光装置11の下側から出射する。このように発光装置100は、基板11から光を出射する所謂ボトムエミッションタイプである。
【0053】
次に、対向電極11eを覆うように、Si3N4、SiO2等から成るパッシベーション膜24を、CVD法等の適宜の方法によって形成する。パッシベーション膜24は、対向電極11e側に水分の浸入することを遮断するためのものである。
【0054】
次に、パッシベーション膜24が形成された状態の基板110の表面全面又は周縁部に、合成樹脂等からなる封止材25を塗布等し、封止基板130をその上に置いて、パッシベーション膜24が形成された状態の基板110と封止基板130とが封止材25を介して貼り合わせられた状態とする。更に、封止材25に紫外線を照射することにより、熱を加えることにより、又は封止基板25を加圧すること等により、封止材25を硬化させ、パッシベーション膜24が形成された状態の基板110と封止材25と封止基板130とを一体的に接着させる。このようにして、封止材25及び封止基板130によって、前記で形成された各層が封止され、これによって、発光装置100が完成する(図10参照)。
【0055】
本実施形態では、上記構成によって、発光装置11とキャパシタ18とが、発光装置100を平面視した場合に、重なる位置に配置され、さらに、第1駆動トランジスタ16は、発光素子11の一辺側に配置され、第2駆動トランジスタ16は、発光素子11の他辺側に配置され、第1駆動トランジスタ16のゲート電極16gと第2駆動トランジスタ17のゲート電極17gとは、キャパシタ18の電極18aを介して電気的に接続されている。ゲート電極16gとゲート電極17gとを、電気的に接続する場合、例えば、図11に示すように、配線L10を用いて電気的に接続することも考えられるが、これでは、発光素子11を設けない領域(絶縁層22の骨組みの部分、つまり、開口Hの外側の領域)が大きくなってしまうので、開口率が低くなってしまう。そして、配線L10を設ける分、キャパシタ18の電極18aの面積も小さくなるので、キャパシタ18の面積(発光装置100を平面した場合の面積)が小さくなってしまう。なお、図11における構造は、ゲート電極16gとゲート電極17gとがこれらと一体に形成される配線L10によって接続されており、電極18aとゲート電極17gとが電気的に接続されていない点が図5における構造と異なるが、他の構造は略同様であるので、符号を適宜省略した。また、対応するものについては、図5と図11で同じ符号を付した。
【0056】
本実施形態では、ゲート電極16gとゲート電極17gとがキャパシタ18の電極18aを介して電気的に接続されているので、配線L10のようなもので必要なく、発光素子11を設けない領域の面積を小さくでき、かつ、電極18aを大きくできるので、前記に比べて高い開口率及び大きな面積のキャパシタを得ることができる。また、配線L10が必要ないので、配線が単純化できる。本実施形態では、回路構成上、ゲート電極16gとゲート電極17gと電極18aとが電気的に接続されていなければならないが、本実施形態によって、ゲート電極16gとゲート電極17gとの電気的な接続に、電極18aが有効利用されている。さらに、本実施形態のように駆動トランジスタ15は、一般にチャネル幅の大きいトランジスタである必要がある。このようなトランジスタを配置する場合、上記のようにトランジスタを発光素子11の周囲に分割して配置することが考えられるが、本実施形態では、配線L10のようなものが不要なので、高い開口率及び大きな面積のキャパシタを得ることができる。また、本実施形態では、発光素子11とキャパシタ18とは層方向(図10等における上下方向)に重なっているので、発光素子11の面積を大きくすることができると同時に、キャパシタ18の面積も大きくなっている。また、本実施形態では、発光素子11の面積をトランジスタのチャネル幅方向に大きく設けることができるので、発光素子11の周囲に分割して配置した第1駆動トランジスタ16及び第2駆動トランジスタのチャネル幅(つまり、駆動トランジスタ15のチャネル幅)をより大きくすることができる。
【0057】
本実施形態では、上構成によって、キャパシタ18の一対の電極が、画素電極11aと画素電極11aに絶縁層21を介して対向する電極18aとによって構成されているので、積層構造が簡単である。そして、ゲート電極16gとゲート電極17gとが、電極18aを介して電気的に接続されているので、開口率が良い。
【0058】
本実施形態に係る発光装置100は、例えば、図12(a),(b)に示すようなデジタルカメラ、図13に示すようなパーソナルコンピュータ、図14に示すような携帯電話、図15に示すようなテレビジョン装置(TV)等の電子機器(表示装置)に組み込むことができる。
【0059】
図12(a),(b)に示すように、デジタルカメラ200は、レンズ部201と操作部202と表示部203とファインダー204とを備える。この表示部203に発光装置100が用いられる。
【0060】
図13に示すパーソナルコンピュータ210は、表示部211と操作部212とを備え、この表示部211に発光装置100が用いられる。
【0061】
図14に示す携帯電話220は、表示部221と、操作部222と受話部223と送話部224とを備え、この表示部221に発光装置100が用いられる。
【0062】
図15に示すテレビジョン装置230は、表示部231を備え、この表示部231に発光装置100が用いられる。
【0063】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で種種の変更が可能であることは勿論である。
【0064】
例えば、第1駆動トランジスタ16と第2駆動トランジスタ17とのチャネル幅は、前記では、略同じになっているが、異なってもよい。例えば、図16のように、第1駆動トランジスタ16のチャネル幅は、第1駆動トランジスタ17のチャネル幅よりも大きくてもよい。第1駆動トランジスタ16と第2駆動トランジスタ17とを含む各トランジスタのチャネル幅は、適宜の値を採用できる。図16では、図5と同じ符号を振られるものについては符号を省略した。また、同じ機能を有するものは、同じ符号にしてある。
【0065】
なお、第1駆動トランジスタ16と第2駆動トランジスタ17とは、三つ以上に分割されたトランジスタの中の二つであってもよい。
【0066】
本実施形態では、前記一辺と、前記他辺とは、発光素子11において対向する辺であるが、これによって、ゲート電極16gとゲート電極17gとが、電極18aを介して電気的に接続されるときに、距離が長くなっている配線L10が不要になり、特に開口率が良くなっている。なお、前記一辺と、前記他辺とは、発光素子において交わる辺であってもよく、これによっても開口率はある程度向上する。
【0067】
なお、上記では、信号線や、トランジスタの電極などを、不透明な金属等で形成されたが、例えば、ゲート電極13g,14g,16g,17g,やデータラインLd等は、電極18aとともにITO等の透明導電膜によって構成されてもよい。また、例えば、導電体層13sb、導電体層13db、導電体層14sb、導電体層14db、導電体層16sb、導電体層16db、導電体層17sb、導電体層17db、アノードラインLa、ゲートラインLg等は、画素電極11aとともにITO等の透明導電膜によって構成されてもよい。
【0068】
また、発光装置100は、封止基板130側から光を出射する、所謂トップエミッション型の発光装置であってもよい。例えば、画素電極11aが配置されている部分には、光反射特性を有し、100nm以上の厚さのAl,Cr,Ag,パラジウム銀系の合金等の光反射性導電金属からなる高仕事関数の下層と、導電材料、例えば1〜10nm厚のLi,Mg,Ca,Ba,In等の仕事関数の低い材料からなる電子注入性の上層とを有する積層構造の電極が配置される。また、対向電極11eが配置されている部分には、有機EL層から出射される光を透過可能なようにITO、ZnO等の透明導電膜をパターニングして形成される電極が配置される。即ち、トップエミッション型の発光装置においては、有機EL層よりも上側に位置する部材(対向電極11e、パッシベーション膜24、封止材25、封止基板130)は、透明なもので形成する。
【0069】
また、上記では、発光層として、3層構造の有機EL層を例示したが、発光層の構造は上記に限らず、例えば、正孔注入層11bと発光層11cとから構成されてもよい。また、発光素子11は、有機EL素子に限らず、対向する電極と、その間にある発光層とによって構成されて、電圧の印加によって発光層が発光する発光素子であれば、他の発光素子(例えば、無機EL装置)であってもよい。
【0070】
また、上記では、第1選択トランジスタ13、第2選択トランジスタ14、第1駆動トランジスタ16、第2駆動トランジスタ17は、電界効果トランジスタ(FET;Field effect transistor)の一種である、nチャネル型の薄膜トランジスタ(TFT;Thin Film Transistor)であるが、pチャネル型の薄膜トランジスタ等の他のタイプのトランジスタであってもよい。pチャネル型の薄膜トランジスタの場合、ソースとドレインとが逆になる。
【0071】
発光装置100は、例えば、プリンタの露光装置に使用されるものであってもよい。この場合、画素111は、例えば、印刷の主走査方向に一列に配列される。
【0072】
なお、上記構成以外でも、発光素子とキャパシタとが重なっており、1つのトランジスタがキャパシタ(発光素子)の少なくとも一辺側及び他辺側に分割して配置されているものにおいて、分割された複数のトランジスタのゲート電極が、キャパシタの電極を介して電気的に接続されている場合に、良好な開口率が得られる。
【符号の説明】
【0073】
10・・・画素回路、11・・・発光素子、12・・・第1選択トランジスタ、13・・・第2選択トランジスタ、15・・・駆動トランジスタ、16・・・第1駆動トランジスタ、16g・・・ゲート電極、17・・・第2駆動トランジスタ、17g・・・ゲート電極、18・・・キャパシタ、18a・・・電極、Ld・・・データライン、Lg・・・ゲートライン、La・・・アノードライン
【技術分野】
【0001】
本発明は、発光装置及び電子機器に関する。
【背景技術】
【0002】
近年、有機EL(Electro Luminescence)素子等の発光素子を行方向及び列方向の2次元に配列した発光装置等の研究開発が盛んに行われている。
【0003】
有機EL素子は、アノード電極、カソード電極、及び、これらの電極間に形成された有機薄膜層(電子注入層、発光層、正孔注入層等)を備える。有機EL素子は、発光層において正孔注入層から供給された正孔と電子注入層から供給された電子とが再結合することによって発生するエネルギーによって発光する。この発光は、有機薄膜層に所定の電圧閾値以上の電圧を印加することで実現され、その発光輝度は、当該印加電圧に応じて制御される。このような有機EL素子は、特許文献1に開示されているように、各種の電子機器の表示装置に用いられており、例えば、TFT(薄膜トランジスタ;Thin Film Transistor)やキャパシタ等を含む駆動回路によって駆動される。そして、有機EL素子は、前記の駆動回路とともに、基板上に形成される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−195012号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、基板上における前記駆動回路のレイアウトは、非常に重要である。特に、TFTのゲート・ソース間の電位差に応じた量の電荷を蓄積し、その電位差を保持するキャパシタの面積は大きい方がよい。
【0006】
本発明は、上記問題点に鑑みてなされたものであり、キャパシタの面積が大きい発光装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の第1の観点に係る発光装置は、第1の電極と、前記第1の電極に対向する第2の電極と、前記第1の電極及び第2の電極の間に位置する発光層と、を含む発光素子と、前記発光素子に接続され、前記発光素子と重なる位置に形成されたキャパシタと、前記第1の電極の一辺側に配置された第1のトランジスタと、前記第1の電極の他辺側に配置され、前記第1のトランジスタのゲート電極と前記キャパシタの電極を介して接続されたゲート電極を有する第2のトランジスタと、を備えることを特徴とする。
【0008】
また、
(1)前記キャパシタが有する一対の電極は、前記第1の電極と、前記第1の電極と絶縁層を介して対向する第3の電極と、によって構成されてもよく、
前記第1のトランジスタのゲート電極と前記第2トランジスタのゲート電極とは、前記第3の電極を介して電気的に接続されていてもよい。
(2)前記第1のトランジスタのソース電極と前記第2のトランジスタのソース電極とは前記第1の電極を介して電気的に接続されていてもよい。
(3)前記一辺と、前記他辺とは、前記発光素子において対向する辺であってもよい。
(4)前記第1のトランジスタと前記第2のトランジスタとは、1つのトランジスタとして機能してもよい。
(5)前記発光装置は、第3のトランジスタをさらに備え、前記第3のトランジスタのソース電極は、前記第3の電極と電気的に接続されていてもよい。
【0009】
本発明の第2の観点に係る電子機器は、
上記発光装置を備えることを特徴とする。
【発明の効果】
【0010】
本発明によれば、キャパシタの面積の大きな発光装置及び電子機器を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態に係る発光装置を基板側から見た平面図である。
【図2】図1の発光装置の内部の回路構成を示す模式図である。
【図3】図1の発光装置の画素回路を示す図である。
【図4】図3の画素回路の等価回路図である。
【図5】図1の発光装置の構造を示す概略拡大レイアウト図である。
【図6】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図7】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図8】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図9】(a)は、図1の発光装置の形成過程における、図5のA−A断面を示す図であり、(b)は、図1の発光装置の形成過程における、図5のB−B断面を示す図であり、(c)は、図1の発光装置の形成過程における、図5のC−C断面を示す図であり、(d)は、図1の発光装置の形成過程における、図5のD−D断面を示す図である。
【図10】(a)は、図5のA−A断面を示す図であり、(b)は、図5のB−B断面を示す図であり、(c)は、図5のC−C断面を示す図であり、(d)は、図5のD−D断面を示す図である。
【図11】比較例の発光装置の構造を示す概略拡大レイアウト図である。
【図12】(a)は、図1の発光装置が使用される電子機器としてのデジタルカメラを斜め前方からみた斜視図であり、(b)は、同デジタルカメラを斜め後方からみた斜視図である。
【図13】図1の発光装置が使用される電子機器としてのパーソナルコンピュータを示す斜視図である。
【図14】図1の発光装置が使用される電子機器としての携帯電話機を示す図である。
【図15】図1の発光装置が使用される電子機器としてのテレビジョン装置を示す図である。
【図16】本発明の変形例にかかる発光装置の構造を示す概略拡大レイアウト図である。
【発明を実施するための形態】
【0012】
本発明の実施形態に係る発光装置について、以下、図面を参照しながら説明する。
【0013】
本実施形態に係る発光装置100は、図1が示すように、透明な基板110と、この基板110に形成された複数の画素111と、を備える表示パネルである。複数の画素111は、マトリックス状に配列されており、それぞれ、赤(R)、緑(G)、青(B)の3色のいずれかの光を発する。本実施形態では、赤、緑、青のいずれかの光をそれぞれ発する3つの画素111を一組として、この組が行方向(左右方向)に繰り返し複数配列されるとともに、列方向(上下方向)に同一色の画素111が複数配列される。画素111が出射した光は、基板110を透過して発光装置100の外部に出射する。各画素111が、それぞれ、所定の発光輝度で発光するか、発光自体しないことによって、輝度基板100を介して所定の画像が表示される。
【0014】
発光装置100の内部構成を図2を参照して説明すると、発光装置100は、行方向及び列方向に並べて配列された(つまり、マトリックス状に配列された)複数の画素回路10と、行方向に並ぶ又は列方向に並ぶ複数の画素回路10に接続された信号線であるアノードラインLa、ゲートラインLg、及びデータラインLdと、を有する。アノードラインLa及びデータラインLdは、列方向に配列された複数の画素回路10に接続される。データラインLdは、行方向に配列された複数の画素回路10に接続される。
【0015】
なお、各アノードラインLaは、図示しない接続端子を介してアノードドライバ91に接続される。また、各ゲートラインLgは、図示しない接続端子を介してゲートドライバ92に接続される。各データラインLdは、図示しない接続端子を介してデータドライバ93に接続される。アノードドライバ91と、ゲートドライバ92と、データドライバ93とは、システムコントローラ95によって制御される。
【0016】
システムコントローラ95は、外部から供給される画像データに基づいて、アノードドライバ91と、ゲートドライバ92と、データドライバ93とを制御することで、発光装置100の各画素111の発光・非発光及び発光させる場合の輝度を制御する。前記ドライバの制御は、制御信号の供給によって行われる。詳しくは後述するが、アノードドライバ91は、システムコントローラ95の制御のもと、アノードラインLaに電圧Vaを印加する。また、ゲートドライバ92は、システムコントローラ95の制御のもと、ゲートラインLgに電圧Vgを印加する。また、データドライバ92は、システムコントローラ95の制御のもと、データラインLdに電圧Vdを印加する。
【0017】
発光装置100と、アノードドライバ91と、ゲートドライバ92と、データドライバ93と、システムコントローラ95と、を含む装置は、例えば、表示装置を構成する。
【0018】
図3の等価回路が示すように、画素回路10は、発光素子(有機EL素子)11と発光素子11をアクティブ駆動させる駆動回路DS1とを備える。発光素子11は、赤、緑、青のいずれかの光で発光するものであり、前記の画素111に対応する。画素回路10が図2のようにマトリックス状に配列されることによって、画素111が図1のようにマトリックス状に配列される。
【0019】
駆動回路DS1は、第1選択トランジスタ13、第2選択トランジスタ14、第1駆動トランジスタ16、第2駆動トランジスタ17、キャパシタ18を備える。
【0020】
第1選択トランジスタ13の、ゲート電極はゲートラインLgに、ドレイン電極はアノードラインLaに、ソース電極は第1駆動トランジスタ16のゲート電極と第2駆動トランジスタ17のゲート電極とに接続されている。第2選択トランジスタ14の、ゲート電極はゲートラインLgに、ソース電極はデータラインLdに、ドレイン電極は発光素子11のアノードに接続されている。第1駆動トランジスタ16の、ゲート電極は第1選択トランジスタ13のソース電極に、ドレイン電極はアノードラインLaと第1選択トランジスタ13のドレイン電極とに、ソース電極は発光素子11のアノードと第2選択トランジスタ17のソース電極に接続されている。第2駆動トランジスタ17の、ゲート電極は第1選択トランジスタ13のソース電極に、ドレイン電極はアノードラインLaに、ソース電極は発光素子11のアノードと第1選択トランジスタ16のソース電極に接続されている。キャパシタ18の対向する二つの電極は、それぞれ、第1駆動トランジスタ16のゲート電極及びソース電極に接続されているとともに、第2駆動トランジスタ17のゲート電極及びソース電極に接続されている。発光素子11のカソードは、基準電位Vss(例えば、GND(グラウンド))に接続されている。
【0021】
第1駆動トランジスタ16と第2駆動トランジスタ17とにおいて、ゲート電極同士、ソース電極同士は接続され、各ドレイン電極は、アノードラインLaに接続されているので、これらの接続関係から第1駆動トランジスタ16と第2駆動トランジスタ17とは見かけ上(回路上)、1つのトランジスタ(駆動トランジスタ15)として機能する。第1駆動トランジスタ16と第2駆動トランジスタ17とを駆動トランジスタ15とした回路図を図4に示し、具体的な回路動作については図4を参照して説明する。
【0022】
図4における駆動回路DS2は、第1選択トランジスタ13、第2選択トランジスタ14、駆動トランジスタ15、キャパシタ18を備える。上記のように、駆動トランジスタ15は、第1駆動トランジスタ16と第2駆動トランジスタ17とからなる。
【0023】
第1選択トランジスタ13の、ゲート電極はゲートラインLgに、ドレイン電極はアノードラインLaに、ソース電極は駆動トランジスタ15のゲート電極に接続されている。第2選択トランジスタ14の、ゲート電極はゲートラインLgに、ソース電極はデータラインLdに、ドレイン電極は発光素子11のアノードに接続されている。駆動トランジスタ15の、ゲート電極は第1選択トランジスタ13のソース電極に、ドレイン電極はアノードラインLaに、ソース電極は発光素子11のアノードに接続されている。キャパシタ18の対向する二つの電極は、それぞれ駆動トランジスタ15のゲート電極及びソース電極に接続されている。発光素子11のカソードは、基準電位Vss(例えば、GND(グラウンド))に接続されている。
【0024】
システムコントローラ95は、アノードドライバ91と、ゲートドライバ92と、データドライバ93と、システムコントローラ95と、を用いて、発光装置100を制御して、書き込み制御と発光制御とを行う。システムコントローラ95は、システムコントローラ95の外部から供給される画像データに基づいてこれら制御を行う。
【0025】
まず、書き込み制御を説明する。システムコントローラ95は、ゲートドライバ92を制御し、所定の閾値以上の電圧値の電圧(Highレベルの電圧)Vgを一のゲートラインLgに印加する。これによって、このゲートラインLgに接続された複数の画素回路(このゲートラインLgの行)が選択されたことになる。また、システムコントローラ95は、アノードドライバ91を制御し、非発光レベルの電圧値(基準電位Vssよりも低い値;例えば、負の電圧値)の電圧Vaを選択しているアノードラインLaに印加するとともに、データドライバ93を制御し、前記の画像データに応じて負の電圧値に設定した階調電圧Vdを各データラインVdに印加する。
【0026】
これによって、第1選択トランジスタ13、第2選択トランジスタ14、駆動トランジスタ15は、オン状態になって、駆動トランジスタ15のゲート・ソース間に生じた電位差に応じた書込電流がアノードラインLaから、トランジスタ14を介してデータラインLdの方向に流れる。このとき、キャパシタ18には、駆動トランジスタ15のゲート・ソース間の電位差に応じた量の電荷が蓄積され、前記の電位差(階調電圧Vdに応じた電位差)が保持される。また、発光素子11のアノードの電位は、カソードの電位(基準電位Vss)よりも低くなるため、発光素子11には電流が流れず、発光素子11は発光しない。なお、表示素子11を非発光させる場合には、例えば、書込電流が流れないような階調電圧Vdがその表示素子11の画素回路10に接続されたデータラインLdに印加され、前記書込電流が流れない。
【0027】
システムコントローラ95は、このような書き込み制御(Vg、Va、Vdの印加)を、所定の順序(図2における上の行から下の行に向かう順序)で、一行毎に全ての行について順次行い(走査)、発光装置10の全ての画素回路10について行う。また、システムコントローラ95は、書き込み制御を、一行について所定の期間行う。
【0028】
システムコントローラ95は、前記の書き込み制御を行っていない行(非選択期間にある各行)については、発光制御を行う。システムコントローラ95は、ゲートドライバ92を制御し、前記所定の閾値未満の電圧値の電圧(Lowレベルの電圧)Vgを、非選択期間にある各行のゲートラインLgに印加することによって、前記第1選択トランジスタ13及び第2選択トランジスタ14をオフ状態にする。これによって、駆動回路DS1と、データラインLdとの接続が遮断される。この遮断後であっても、キャパシタ18には、前記電荷が蓄積されているので、駆動トランジスタ15は、オン状態を維持する。さらに、システムコントローラ95は、アノードドライバ91を制御し、発光レベルの電圧値(基準電位Vssよりも高い値)の電圧Vaを非選択期間にある各行のアノードラインLaに印加する。これによって、アノードラインLaから駆動トランジスタ15を介して発光素子11に発光駆動電流が流れる。
【0029】
ここで、キャパシタ18に保持されている電位差は、前記書込電流が流れたときの電位差(つまり、階調電圧Vdに応じた電位差)に相当するので、発光素子11に流れる電流値は、書込電流の電流値と略同等になる。このため、発光素子11は、階調電圧Vdの電圧値に応じた輝度で発光する。システムコントローラ95は、このような発光制御(前記Vg、Vaの印加)を行うことで、非選択期間にある各行の画素回路10の各発光素子11(画素111)は、発光しないか、画像データに応じた輝度で発光することになる。各行について、非選択期間は順次到来するので、発光装置10は、全体として、画像データが表す画像を表示することになる。発光装置10は、表示装置でもある。
【0030】
次に発光装置100の具体的な構造を、図5から図10を参照して説明する。なお、図6乃至図10においては、見やすさを考慮し、所定の構成要素について断面を表すハッチングを適宜省略している。図6乃至図10では、全ての構成要素は、断面を表す。発光装置100は、基板110と、基板110上に形成された積層体120と、前記積層体120を封止する封止基板130と、を備える。積層体は、複数の層が積層されたものであり、図2及び図3に示す回路構成を実現する構造に形成される。図5は、1つの画素回路10について着目した図である。図5のハッチング等は、構成要素を明瞭にするものであって、断面を示すものではない。なお、ここでの説明においては、層を積層する方向(図面の上側)を上、その反対を下という。
【0031】
なお、本実施形態では、発光装置100を平面視した場合(基板110の法線方向から見た場合(例えば、図5の視点))に、第1駆動トランジスタ16と第2駆動トランジスタ17とが、発光素子11を挟んで配置されている(図5参照)。これは、駆動トランジスタ15が、発光素子11を挟んで、第1駆動トランジスタ16と第2駆動トランジスタ17とに分割して配置されていると考えることもできる。
【0032】
発光装置100の具体的な構造の詳細を発光装置100の形成方法と共に説明する。なお、下記で層を積層する際には、上記で説明した構成要素以外の他の構成要素(例えば、接続端子)についても適宜形成されるものとする。
【0033】
まず、ガラス基板等の絶縁性を有する透明な基板110を用意する。
【0034】
次に、基板110の上面上に、スパッタ法又は真空蒸着法等により例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlNdTi合金膜又はMoNb合金膜等からなるメタル層を成膜する。更に、このメタル層をパターニングして、第1選択トランジスタ13のゲート電極13g、第2選択トランジスタ14のゲート電極14g、第1駆動トランジスタ16のゲート電極16g、第2駆動トランジスタ17のゲート電極17g、ゲート電極13gとゲート電極14gとを電気的に接続する配線L1、データラインLd等を、所定形状に形成する。以下では、これら電極及び配線を、まとめてメタル膜という。
【0035】
次に、スパッタ法、真空蒸着法等により基板110の上面に、前記で形成したメタル膜を覆うように、ITO(Indium Tin Oxide)、ZnO等の透明導電膜を被膜後、この透明導電膜をフォトリソグラフィによってパターニングしてキャパシタ18の電極18aを形成する。このとき、電極18aの一部が、ゲート電極16g及びゲート電極17gに重なって接触するように、電極18aを形成する。このように形成された電極18aは、ゲート電極16g及びゲート電極17gと電気的に接続される。つまり、ゲート電極16gとゲート電極17gとは、電極18aを介して電気的に接続される。
【0036】
次に、基板110の上面に、前記で形成したメタル膜及び電極18aを覆うように、CVD(Chemical Vapor Deposition)法等により、SiN等からなる絶縁層(ゲート絶縁膜)21を形成する。さらに、CVD法等により、アモルファスシリコン等からなる半導体膜91(i−Si)を絶縁層21上に形成し、更に半導体膜91上に、CVD法等により、SiN等からなる絶縁膜を連続被覆形成する。
【0037】
続いて、前記で形成した絶縁膜をフォトリソグラフィ等によりパターニングし、所定形状の第1選択トランジスタ13の保護層13b、第2選択トランジスタ14の保護層14b、第1駆動トランジスタ16の保護層16b、第2駆動トランジスタ17の保護層17bを形成する。各保護層は、各トランジスタにおける後述の半導体層を保護するものである。
【0038】
更に、半導体膜91の上面上に、各保護層を覆って、CVD法等により、n型不純物が含まれたアモルファスシリコン等からなる膜92を形成する。このときの状態を図6に示す。そして、この膜92と半導体膜91とをフォトリソグラフィ等によりパターニングすることで、第1選択トランジスタ13の半導体層13a、第2選択トランジスタ14の半導体層14a、第1駆動トランジスタ16の半導体層16a、第2駆動トランジスタ17の半導体層17aと、各半導体層及び各保護層を覆う不純物層93とを形成する。このときの状態を図7に示す。各半導体層には、チャネル領域が形成される。
【0039】
次に、スパッタ法、真空蒸着法等により絶縁層21上に、ITO、ZnO等の透明導電膜を被膜後、フォトリソグラフィによって、この透明導電膜をパターニングして画素電極11aを形成する。画素電極11aは、画素111を規定するための電極になる。画素電極11aは、発光素子11のアノードを構成する。また、画素電極11aと電極18aとは、絶縁層21を介して対向する。そして、画素電極11aと、電極18aと、その間の絶縁層21と、によって、キャパシタ18が構成されている。このように、本実施形態では、キャパシタ18と発光素子11とで、電極が共有されている。
【0040】
次に、絶縁層21に、コンタクトホールCH1乃至3を形成する。コンタクトホールCH1乃至3は、下層と上層とを電気的に接続するための穴である。このときの状態を図8に示す。コンタクトホールCH1は、配線L1を露出させる。コンタクトホールCH2は、ゲート電極16gと電極18aとの接触部分を露出させる。コンタクトホールCH3は、データラインLdを露出させる。
【0041】
次いで、例えば、Mo膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlNdTi合金膜、MoNb合金膜等からなるメタル層をスパッタ法、真空蒸着法等により、絶縁層21上に、不純物層93等を覆うように成膜してから、フォトリソグラフィ等によって、メタル層及び不純物層93をパターニングし、不純物層13sa、導電体層13sb、不純物層13da、導電体層13db、不純物層14sa、導電体層14sb、不純物層14da、導電体層14db、不純物層16sa、導電体層16sb、不純物層16da、導電体層16db、不純物層17sa、導電体層17sb、不純物層17da、導電体層17db、アノードラインLa、ゲートラインLg、配線L2、配線L3、配線L4、配線L5、配線L6を一括形成する。
【0042】
不純物層13saと導電体層13sbとは、第1選択トランジスタ13のソース電極13sを構成する。不純物層13daと導電体層13dbとは、第1選択トランジスタ13のドレイン電極13dを構成する。不純物層14saと導電体層14sbとは、第2選択トランジスタ14のソース電極14sを構成する。不純物層14daと導電体層14dbとは、第2選択トランジスタ14のドレイン電極14dを構成する。不純物層16saと導電体層16sbとは、第1駆動トランジスタ16のソース電極16sを構成する。不純物層16daと導電体層16dbとは、第1駆動トランジスタ16のドレイン電極16dを構成する。不純物層17saと導電体層17sbとは、第2駆動トランジスタ17のソース電極17sを構成する。不純物層17daと導電体層17dbとは、第2駆動トランジスタ17のドレイン電極17dを構成する。これによって、各トランジスタが形成されたことになる。
【0043】
各トランジスタにおける、ソース電極とドレイン電極とは、半導体層を覆うとともに、半導体層のチャネル長方向(上下方向と垂直な方向(図9で紙面横方向))に沿って、離間かつ対向して並んで配置される。各トランジスタにおける保護層は、メタル層及び不純物層93をパターニングする際に、半導体層を保護する。各トランジスタにおいて、不純物層は、導電体層と半導体層との低抵抗接触を実現する。
【0044】
配線L2は、ソース電極13sとゲート電極16gとを電気的に接続するためのものであり、導電体層13sbと一体に形成され、両者は繋がっている。配線L3は、ソース電極14sとデータラインLdとを電気的に接続するためのものであり、導電体層14sbと一体に形成され、両者は繋がっている。配線L4は、ドレイン電極13dとドレイン電極16dとを電気的に接続するためのものであり、導電体層13dbと導電体層16dbと一体に形成され、これらは繋がっている。配線L5は、ドレイン電極16dとアノードラインLaとを電気的に接続するためのものであり、導電体層16dbとアノードラインLaと一体に形成され、これらは繋がっている。配線L6は、ドレイン電極17dとアノードラインLaとを電気的に接続するためのものであり、導電体層17dbとアノードラインLaと一体に形成され、これらは繋がっている。
【0045】
また、導電体層14db、導電体層16sb、及び、導電体層17sbは、それぞれ、画素電極11aに接触するように形成され、ドレイン電極14dとソース電極16sとソース電極17sとは、画素電極11aと電気的に接続している。
【0046】
また、メタル層を成膜する際に、メタル層の一部は、コンタクトホールCH1乃至3それぞれに入り込み、これによって、コンタクト部C1乃至C3が形成される。
【0047】
コンタクト部C1は、ゲートラインLgに繋がり、配線L1に接触する。コンタクト部C1によって、ゲート電極13gとゲート電極14gとゲートラインLgとが電気的に接続される。また、コンタクト部C2は、配線L2に繋がり、ゲート電極16gと電極18aとの接触部分(電極18a)に接触する。コンタクト部C2によって、ゲート電極16gと電極18aと配線L2(つまり、ソース電極13s)とが電気的に接続される。また、コンタクト部C3は、配線L3に繋がり、データラインLdに接触する。コンタクト部C3によって、データラインLdと配線L3(つまり、ソース電極14s)とが電気的に接続される。
【0048】
次に、CVD法等により、SiN等からなる絶縁膜を、画素電極11aの端部、各トランジスタのソース電極やドレイン電極、アノードラインLa等を覆うように成膜し、この絶縁膜をパターニングすることによって、絶縁層22を形成する。絶縁層22は、各画素111(発光素子11)をそれぞれ区画し、画素電極11aをそれぞれで露出させる矩形の開口H(開口率に寄与する貫通孔である。)を複数有し、格子状に形成される。開口Hの面積が大きければ、開口率も上がる。絶縁層22は、隣り合う画素電極11aを絶縁するとともに、各トランジスタ、各アノードラインLa等を絶縁保護する。
【0049】
続いて、例えば感光性のポリイミド系の絶縁樹脂材料を塗布、パターニング、硬化して、絶縁層22上に隔壁23を形成する。隔壁23は、列方向に沿った複数の画素電極11aをまとめて開口するように列方向が長尺なストライプ状の開口を有する。隔壁23は、後述の有機EL層の形状を画定するためのものである。ここまでの状態を図9に示す。
【0050】
次いで、正孔注入層11b、発光層11c、電子輸送層11dを、隔壁23の各開口内に表示に用いられる色毎に塗布して、画素電極11a上に、正孔注入層11b、発光層11c、電子輸送層11d、からなる有機EL層(発光層)を積層させる。正孔注入層11b、電子輸送層11dは、それぞれ、公知の高分子材料等によって形成される。発光層11cは、公知の高分子発光材料等によって形成される。
【0051】
そして、隔壁23の各開口と隔壁23とを覆って、各画素電極11aに各有機EL層を介して共通して対向するように連なる対向電極11eを形成する。対向電極11eは、光反射特性を有し、導電材料、例えば1〜10nm厚のLi,Mg,Ca,Ba,In等の仕事関数の低い材料からなる電子注入性の下層と、100nm以上の厚さのAl,Cr,Ag,パラジウム銀系の合金等の光反射性導電金属からなる高仕事関数の上層を有する積層構造として、真空蒸着、スパッタ等の方法によって形成される。対向電極11eは、基準電位Vssにある図示しない端子に接続される。
【0052】
画素電極11aと、有機EL層及び対向電極11eにおいて、発光装置100を平面視した場合において画素電極11aに重なる部分と、によって発光素子11が構成される。有機EL層は、画素電極11aと対向電極11eとの間に電圧を印加することにより光を発生させる。有機EL層から上側に出射する光は、対向電極11eに反射し、下側に向かい、画素電極11a、絶縁層21、基板11等を透過して、発光装置11の下側から出射する。また、有機EL層から下側に出射する光は、画素電極11a、絶縁層21、基板11等を透過して、発光装置11の下側から出射する。このように発光装置100は、基板11から光を出射する所謂ボトムエミッションタイプである。
【0053】
次に、対向電極11eを覆うように、Si3N4、SiO2等から成るパッシベーション膜24を、CVD法等の適宜の方法によって形成する。パッシベーション膜24は、対向電極11e側に水分の浸入することを遮断するためのものである。
【0054】
次に、パッシベーション膜24が形成された状態の基板110の表面全面又は周縁部に、合成樹脂等からなる封止材25を塗布等し、封止基板130をその上に置いて、パッシベーション膜24が形成された状態の基板110と封止基板130とが封止材25を介して貼り合わせられた状態とする。更に、封止材25に紫外線を照射することにより、熱を加えることにより、又は封止基板25を加圧すること等により、封止材25を硬化させ、パッシベーション膜24が形成された状態の基板110と封止材25と封止基板130とを一体的に接着させる。このようにして、封止材25及び封止基板130によって、前記で形成された各層が封止され、これによって、発光装置100が完成する(図10参照)。
【0055】
本実施形態では、上記構成によって、発光装置11とキャパシタ18とが、発光装置100を平面視した場合に、重なる位置に配置され、さらに、第1駆動トランジスタ16は、発光素子11の一辺側に配置され、第2駆動トランジスタ16は、発光素子11の他辺側に配置され、第1駆動トランジスタ16のゲート電極16gと第2駆動トランジスタ17のゲート電極17gとは、キャパシタ18の電極18aを介して電気的に接続されている。ゲート電極16gとゲート電極17gとを、電気的に接続する場合、例えば、図11に示すように、配線L10を用いて電気的に接続することも考えられるが、これでは、発光素子11を設けない領域(絶縁層22の骨組みの部分、つまり、開口Hの外側の領域)が大きくなってしまうので、開口率が低くなってしまう。そして、配線L10を設ける分、キャパシタ18の電極18aの面積も小さくなるので、キャパシタ18の面積(発光装置100を平面した場合の面積)が小さくなってしまう。なお、図11における構造は、ゲート電極16gとゲート電極17gとがこれらと一体に形成される配線L10によって接続されており、電極18aとゲート電極17gとが電気的に接続されていない点が図5における構造と異なるが、他の構造は略同様であるので、符号を適宜省略した。また、対応するものについては、図5と図11で同じ符号を付した。
【0056】
本実施形態では、ゲート電極16gとゲート電極17gとがキャパシタ18の電極18aを介して電気的に接続されているので、配線L10のようなもので必要なく、発光素子11を設けない領域の面積を小さくでき、かつ、電極18aを大きくできるので、前記に比べて高い開口率及び大きな面積のキャパシタを得ることができる。また、配線L10が必要ないので、配線が単純化できる。本実施形態では、回路構成上、ゲート電極16gとゲート電極17gと電極18aとが電気的に接続されていなければならないが、本実施形態によって、ゲート電極16gとゲート電極17gとの電気的な接続に、電極18aが有効利用されている。さらに、本実施形態のように駆動トランジスタ15は、一般にチャネル幅の大きいトランジスタである必要がある。このようなトランジスタを配置する場合、上記のようにトランジスタを発光素子11の周囲に分割して配置することが考えられるが、本実施形態では、配線L10のようなものが不要なので、高い開口率及び大きな面積のキャパシタを得ることができる。また、本実施形態では、発光素子11とキャパシタ18とは層方向(図10等における上下方向)に重なっているので、発光素子11の面積を大きくすることができると同時に、キャパシタ18の面積も大きくなっている。また、本実施形態では、発光素子11の面積をトランジスタのチャネル幅方向に大きく設けることができるので、発光素子11の周囲に分割して配置した第1駆動トランジスタ16及び第2駆動トランジスタのチャネル幅(つまり、駆動トランジスタ15のチャネル幅)をより大きくすることができる。
【0057】
本実施形態では、上構成によって、キャパシタ18の一対の電極が、画素電極11aと画素電極11aに絶縁層21を介して対向する電極18aとによって構成されているので、積層構造が簡単である。そして、ゲート電極16gとゲート電極17gとが、電極18aを介して電気的に接続されているので、開口率が良い。
【0058】
本実施形態に係る発光装置100は、例えば、図12(a),(b)に示すようなデジタルカメラ、図13に示すようなパーソナルコンピュータ、図14に示すような携帯電話、図15に示すようなテレビジョン装置(TV)等の電子機器(表示装置)に組み込むことができる。
【0059】
図12(a),(b)に示すように、デジタルカメラ200は、レンズ部201と操作部202と表示部203とファインダー204とを備える。この表示部203に発光装置100が用いられる。
【0060】
図13に示すパーソナルコンピュータ210は、表示部211と操作部212とを備え、この表示部211に発光装置100が用いられる。
【0061】
図14に示す携帯電話220は、表示部221と、操作部222と受話部223と送話部224とを備え、この表示部221に発光装置100が用いられる。
【0062】
図15に示すテレビジョン装置230は、表示部231を備え、この表示部231に発光装置100が用いられる。
【0063】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で種種の変更が可能であることは勿論である。
【0064】
例えば、第1駆動トランジスタ16と第2駆動トランジスタ17とのチャネル幅は、前記では、略同じになっているが、異なってもよい。例えば、図16のように、第1駆動トランジスタ16のチャネル幅は、第1駆動トランジスタ17のチャネル幅よりも大きくてもよい。第1駆動トランジスタ16と第2駆動トランジスタ17とを含む各トランジスタのチャネル幅は、適宜の値を採用できる。図16では、図5と同じ符号を振られるものについては符号を省略した。また、同じ機能を有するものは、同じ符号にしてある。
【0065】
なお、第1駆動トランジスタ16と第2駆動トランジスタ17とは、三つ以上に分割されたトランジスタの中の二つであってもよい。
【0066】
本実施形態では、前記一辺と、前記他辺とは、発光素子11において対向する辺であるが、これによって、ゲート電極16gとゲート電極17gとが、電極18aを介して電気的に接続されるときに、距離が長くなっている配線L10が不要になり、特に開口率が良くなっている。なお、前記一辺と、前記他辺とは、発光素子において交わる辺であってもよく、これによっても開口率はある程度向上する。
【0067】
なお、上記では、信号線や、トランジスタの電極などを、不透明な金属等で形成されたが、例えば、ゲート電極13g,14g,16g,17g,やデータラインLd等は、電極18aとともにITO等の透明導電膜によって構成されてもよい。また、例えば、導電体層13sb、導電体層13db、導電体層14sb、導電体層14db、導電体層16sb、導電体層16db、導電体層17sb、導電体層17db、アノードラインLa、ゲートラインLg等は、画素電極11aとともにITO等の透明導電膜によって構成されてもよい。
【0068】
また、発光装置100は、封止基板130側から光を出射する、所謂トップエミッション型の発光装置であってもよい。例えば、画素電極11aが配置されている部分には、光反射特性を有し、100nm以上の厚さのAl,Cr,Ag,パラジウム銀系の合金等の光反射性導電金属からなる高仕事関数の下層と、導電材料、例えば1〜10nm厚のLi,Mg,Ca,Ba,In等の仕事関数の低い材料からなる電子注入性の上層とを有する積層構造の電極が配置される。また、対向電極11eが配置されている部分には、有機EL層から出射される光を透過可能なようにITO、ZnO等の透明導電膜をパターニングして形成される電極が配置される。即ち、トップエミッション型の発光装置においては、有機EL層よりも上側に位置する部材(対向電極11e、パッシベーション膜24、封止材25、封止基板130)は、透明なもので形成する。
【0069】
また、上記では、発光層として、3層構造の有機EL層を例示したが、発光層の構造は上記に限らず、例えば、正孔注入層11bと発光層11cとから構成されてもよい。また、発光素子11は、有機EL素子に限らず、対向する電極と、その間にある発光層とによって構成されて、電圧の印加によって発光層が発光する発光素子であれば、他の発光素子(例えば、無機EL装置)であってもよい。
【0070】
また、上記では、第1選択トランジスタ13、第2選択トランジスタ14、第1駆動トランジスタ16、第2駆動トランジスタ17は、電界効果トランジスタ(FET;Field effect transistor)の一種である、nチャネル型の薄膜トランジスタ(TFT;Thin Film Transistor)であるが、pチャネル型の薄膜トランジスタ等の他のタイプのトランジスタであってもよい。pチャネル型の薄膜トランジスタの場合、ソースとドレインとが逆になる。
【0071】
発光装置100は、例えば、プリンタの露光装置に使用されるものであってもよい。この場合、画素111は、例えば、印刷の主走査方向に一列に配列される。
【0072】
なお、上記構成以外でも、発光素子とキャパシタとが重なっており、1つのトランジスタがキャパシタ(発光素子)の少なくとも一辺側及び他辺側に分割して配置されているものにおいて、分割された複数のトランジスタのゲート電極が、キャパシタの電極を介して電気的に接続されている場合に、良好な開口率が得られる。
【符号の説明】
【0073】
10・・・画素回路、11・・・発光素子、12・・・第1選択トランジスタ、13・・・第2選択トランジスタ、15・・・駆動トランジスタ、16・・・第1駆動トランジスタ、16g・・・ゲート電極、17・・・第2駆動トランジスタ、17g・・・ゲート電極、18・・・キャパシタ、18a・・・電極、Ld・・・データライン、Lg・・・ゲートライン、La・・・アノードライン
【特許請求の範囲】
【請求項1】
第1の電極と、前記第1の電極に対向する第2の電極と、前記第1の電極及び第2の電極の間に位置する発光層と、を含む発光素子と、
前記発光素子に接続され、前記発光素子と重なる位置に形成されたキャパシタと、
前記第1の電極の一辺側に配置された第1のトランジスタと、
前記第1の電極の他辺側に配置され、前記第1のトランジスタのゲート電極と前記キャパシタの電極を介して接続されたゲート電極を有する第2のトランジスタと、を備えることを特徴とする発光装置。
【請求項2】
前記キャパシタが有する一対の電極は、前記第1の電極と、前記第1の電極と絶縁層を介して対向する第3の電極と、によって構成され、
前記第1のトランジスタのゲート電極と前記第2トランジスタのゲート電極とは、前記第3の電極を介して電気的に接続されている、
ことを特徴とする請求項1に記載の発光装置。
【請求項3】
前記第1のトランジスタのソース電極と前記第2のトランジスタのソース電極とは前記第1の電極を介して電気的に接続されていることを特徴とする請求項1又は2に記載の発光装置。
【請求項4】
前記一辺と、前記他辺とは、前記発光素子において対向する辺である、
ことを特徴とする請求項1乃至3のいずれか1項に記載の発光装置。
【請求項5】
前記第1のトランジスタと前記第2のトランジスタとは、1つのトランジスタとして機能する、
ことを特徴とする請求項1乃至4のいずれか1項に記載の発光装置。
【請求項6】
第3のトランジスタをさらに備え、
前記第3のトランジスタのソース電極は、前記第3の電極と電気的に接続されている、
ことを特徴とする請求項1乃至5のいずれか1項に記載の発光装置。
【請求項7】
請求項1乃至6のいずれか1項に記載された発光装置を備える、
ことを特徴とする電子機器。
【請求項1】
第1の電極と、前記第1の電極に対向する第2の電極と、前記第1の電極及び第2の電極の間に位置する発光層と、を含む発光素子と、
前記発光素子に接続され、前記発光素子と重なる位置に形成されたキャパシタと、
前記第1の電極の一辺側に配置された第1のトランジスタと、
前記第1の電極の他辺側に配置され、前記第1のトランジスタのゲート電極と前記キャパシタの電極を介して接続されたゲート電極を有する第2のトランジスタと、を備えることを特徴とする発光装置。
【請求項2】
前記キャパシタが有する一対の電極は、前記第1の電極と、前記第1の電極と絶縁層を介して対向する第3の電極と、によって構成され、
前記第1のトランジスタのゲート電極と前記第2トランジスタのゲート電極とは、前記第3の電極を介して電気的に接続されている、
ことを特徴とする請求項1に記載の発光装置。
【請求項3】
前記第1のトランジスタのソース電極と前記第2のトランジスタのソース電極とは前記第1の電極を介して電気的に接続されていることを特徴とする請求項1又は2に記載の発光装置。
【請求項4】
前記一辺と、前記他辺とは、前記発光素子において対向する辺である、
ことを特徴とする請求項1乃至3のいずれか1項に記載の発光装置。
【請求項5】
前記第1のトランジスタと前記第2のトランジスタとは、1つのトランジスタとして機能する、
ことを特徴とする請求項1乃至4のいずれか1項に記載の発光装置。
【請求項6】
第3のトランジスタをさらに備え、
前記第3のトランジスタのソース電極は、前記第3の電極と電気的に接続されている、
ことを特徴とする請求項1乃至5のいずれか1項に記載の発光装置。
【請求項7】
請求項1乃至6のいずれか1項に記載された発光装置を備える、
ことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2012−73371(P2012−73371A)
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願番号】特願2010−217617(P2010−217617)
【出願日】平成22年9月28日(2010.9.28)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願日】平成22年9月28日(2010.9.28)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
[ Back to top ]