説明

発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

【課題】アクティブマトリクス型の駆動方式に対応した発光パネルにおいて、駆動信号の波形なまりに起因する輝度ムラや画面のちらつきの発生を抑制することができる発光駆動装置、発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供する。
【解決手段】各行の選択期間Tselには、画素PIXに表示データを書き込む書込動作期間Twrtに先立って、画素PIXを選択状態に設定する付加期間Tadが設けられている。付加期間Tadにおいては、選択ライン電圧が選択信号Sselの電圧値に漸近し、書込動作期間Twrtの開始時点(付加期間Tadの終了時)で、選択ラインLsのいずれの位置に接続された画素PIXに対しても略均一な電圧値の選択信号Sselが印加される。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器に関し、特に、アクティブマトリックス型の駆動方式に対応した発光パネル(表示パネルを含む)を駆動するための発光駆動装置、該発光駆動装置を備えた発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器に関する。
【背景技術】
【0002】
近年、次世代の表示デバイスとして、有機エレクトロルミネッセンス素子(有機EL素子)等の自発光素子をマトリクス状に配列した表示パネルを備えた発光素子型の表示装置(発光装置)が注目されている。このような表示装置は、現在では携帯電話やデジタルオーティオプレーヤー、カーナビゲーション用モニター等の比較的小型の表示デバイスとして実用化されている。
【0003】
ここで、発光素子型の表示装置においては、アクティブマトリクス型の駆動方式が広く採用されている。このような発光素子型の表示装置によれば、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もほとんどなく、さらに、高輝度・高コントラスト化や表示画質の高精細化が可能であるという優れた表示特性を有している。加えて、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、装置構成をいっそう薄型軽量化できるという特長も有している。そのため、今後様々な電子機器への適用が期待されているとともに、表示画面の大型化に向けた研究開発が行われている。
【0004】
アクティブマトリクス型の表示装置における駆動制御方法は、一般に、各行の表示画素を順次選択状態に設定し、当該選択タイミングに同期して、表示データに応じた階調電圧を印加(表示データを書込み)することにより、各表示画素に保持される電圧成分に基づいて階調制御が行われる。このような発光素子型の表示装置(例えば、有機EL表示装置)においては、例えば特許文献1や特許文献2に記載されているように、各画素に2個以上の複数の薄膜トランジスタからなる画素回路(発光駆動回路)が設けられている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平8−330600号公報
【特許文献2】特開2001−147659号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、発光素子型の表示装置に限らず、周知の液晶表示装置においても、表示画面を大型化した際には、画素を駆動するドライバから画素までの配線長が長くなるため、当該配線長に応じて負荷の大きさが異なり、駆動信号の波形なまりや遅延が生じることが一般に知られている。ここで、液晶表示装置においては、各画素に設けられるスイッチング素子は通常薄膜トランジスタ(TFT)が1個のみであるため、例えばゲートラインに生じる寄生容量(配線容量)は、比較的小さい。
【0007】
これに対して、アクティブマトリクス型の駆動方式を採用した発光素子型の表示装置(例えば、有機EL表示装置)においては、上述した特許文献1や特許文献2にも記載されているように、各画素に複数の薄膜トランジスタが設けられているため、走査ライン(ゲートライン;後述する実施形態では「選択ライン」と記す)等の配線に生じる寄生容量が大きくなって、配線抵抗と寄生容量に基づく時定数に応じて、走査信号(ゲート信号;後述する実施形態では「選択信号」と記す)等の駆動信号に生じる波形なまりが顕著になるという問題を有していた。そのため、各画素の実質的な選択期間が相対的に短くなって、画像データの書き込み不足が生じ、輝度ムラや画面のちらつきが生じるという問題を有していた。
【0008】
特に、大型の表示画面を有する表示装置において、倍速駆動(120Hz駆動)等の表示動作を行う場合に、このような駆動信号の波形なまりの影響がいっそう顕著になる傾向を有している。なお、有機EL表示装置における走査信号の波形なまりについては、後述する実施形態において、詳しく説明する。
【0009】
そこで、本発明は、上述した問題点に鑑み、アクティブマトリクス型の駆動方式に対応した発光パネルにおいて、駆動信号の波形なまりに起因する輝度ムラや画面のちらつきの発生を抑制することができる発光駆動装置を提供し、以て、発光特性が良好かつ均一な発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【0010】
請求項1記載の発明は、発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有し、行方向に沿って互いに隣接して設けられた複数の走査線に接続され、該各走査線の延在方向に沿って配列された複数の画素を駆動して、前記各画素の前記発光素子の発光を制御する発光駆動装置であって、前記複数の走査線の各々の一端に第1の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、を備え、前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間が、第1の期間と該第1の期間に続く第2の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第2の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第1の期間とが重複する期間を有するように設定され、前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第2の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする。
【0011】
請求項2記載の発明は、請求項1記載の発光駆動装置において、前記第1の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第2の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第1の前記画素の近傍の前記走査線の電圧からなる第1電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第2電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第1の電圧値の80%乃至100%の値であることを特徴とする。
請求項3記載の発明は、請求項1又は2に記載の発光駆動装置において、前記第1の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする。
請求項4記載の発明は、請求項2記載の発光駆動装置において、前記走査線に接続されて、前記第1電圧及び前記第2電圧の電圧値を計測する電圧計測回路を備えることを特徴とする。
請求項5記載の発明は、請求項4記載の発光駆動装置において、前記電圧計測回路によって計測される前記第1電圧と前記第2電圧の電圧値の比較に基づいて、前記第1の期間の時間を設定する制御回路を備えることを特徴とする。
【0012】
請求項6記載の発明に係る発光装置は、発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルと、前記発光パネルの、前記複数の画素の前記発光素子を駆動する発光駆動装置と、を備え、前記発光駆動装置は、前記複数の走査線の各々の一端に第1の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、を備え、前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間は、第1の期間と該第1の期間に続く第2の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第2の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第1の期間とは重複する期間を有するように設定され、前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第2の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする。
【0013】
請求項7記載の発明は、請求項6記載の発光装置において、前記第1の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第2の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第1の前記画素の近傍の前記走査線の電圧からなる第1電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第2電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第1の電圧値の80%乃至100%の値であることを特徴とする。
請求項8記載の発明は、請求項6又は7に記載の発光装置において、前記第1の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする。
請求項9記載の発明は、請求項7記載の発光装置において、前記走査線に接続されて、前記第1電圧及び前記第2電圧の電圧値を計測する電圧計測回路を備えることを特徴とする。
請求項10記載の発明は、請求項9記載の発光装置において、前記電圧計測回路によって計測される前記第1電圧及び前記第2電圧の電圧値と、前記第1の電圧値と、の比較に基づいて、前記第1の期間の時間を設定する制御回路を備えることを特徴とする。
請求項11記載の発明は、請求項6乃至10のいずれかに記載の発光装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
請求項12記載の発明に係る電子機器は、請求項6乃至11のいずれかに記載の発光装置が実装されてなることを特徴とする。
【0014】
請求項13記載の発明は、発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルを備え、画像データに応じた輝度階調で前記複数の画素の前記発光素子を発光動作させる発光装置の駆動制御方法であって、第1の期間の時間を設定する設定ステップと、前記各走査線の一端に、前記各画素の前記スイッチングトランジスタを動作させるための選択信号を、第1の電圧値に設定して、印加期間が前記第1の期間と該第1の期間に続く第2の期間とをする所定のタイミングで順次印加する選択ステップと、前記画像データに基づく階調信号を、前記タイミングに応じて前記各画素に書き込む書込ステップと、を含み、前記選択ステップにおける前記タイミングは、一つの前記走査線に印加される前記選択信号の前記第2の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第1の期間と、が重複する期間を有するように設定され、前記書込ステップは、前記タイミングにおいて、前記各走査線に印加される前記選択信号の印加期間が前記第2の期間であるときに、当該走査線に対応する前記各画素に前記階調電圧を印加することを特徴とする。
【0015】
請求項14記載の発明は、請求項13記載の発光装置の駆動制御方法において、前記設定ステップは、前記第1の期間の時間を、前記選択ステップにより前記選択信号を一つの前記走査線の一端に印加したときの、前記第2の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第1の前記画素の近傍の前記走査線の電圧からなる第1電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第2電圧の電圧値とが、許容範囲内の値となる長さに設定し、該許容範囲は前記第1の電圧値の80%乃至100%の値であることを特徴とする。
請求項15記載の発明は、請求項14記載の発光装置の駆動制御方法において、前記設定ステップは、前記第1の期間の時間を所定の初期値に設定する初期化ステップと、前記選択信号を前記走査線の一端に印加する選択信号印加ステップと、前記第1電圧の電圧値と前記第2電圧の電圧値とを計測する電圧計測ステップと、計測した前記第1電圧の電圧値及び前記第2電圧の電圧値と前記第1の電圧値とを比較する電圧比較ステップと、前記電圧比較ステップにおける比較結果に基づいて、前記第1の期間の時間を調整する印加時間調整ステップと、前記電圧比較ステップにおいて、前記第1電圧の電圧値及び前記第2電圧の電圧値が前記第1の電圧値に対する前記許容範囲内の値となったときの前記第1の期間の時間を、前記第2電圧印加ステップにおける前記第2の期間の時間に設定する印加期間決定ステップと、を含むことを特徴とする。
請求項16記載の発明は、請求項13又は15に記載の発光装置の駆動制御方法において、前記設定ステップは、前記第1の期間の時間を、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定することを特徴とする。
【発明の効果】
【0016】
本発明によれば、アクティブマトリクス型の駆動方式に対応した発光パネルにおいて、駆動信号の波形なまりに起因する輝度ムラや画面のちらつきの発生を抑制することができる。
【図面の簡単な説明】
【0017】
【図1】本発明に係る発光装置を適用した表示装置の一例を示す概略ブロック図である。
【図2】第1の実施形態に係る表示装置に適用される表示パネル及びその周辺回路の一例を示す要部構成図である。
【図3】第1の実施形態に係る表示装置に適用されるデータドライバの構成例を示す概略図である。
【図4】第1の実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。
【図5】第1の実施形態に係る表示装置に適用される表示画素における基本動作を示すタイミングチャートである。
【図6】第1の実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の一例を示すタイミングチャートである。
【図7】第1の実施形態に係る表示画素における書込動作及び発光動作を示す概念図である。
【図8】第1の実施形態の比較対象となる表示装置の駆動制御方法の一例を示すタイミングチャートである。
【図9】比較対象となる駆動制御方法を適用した場合の選択ライン電圧の変化の一例を示す図である。
【図10】第1の実施形態に係る駆動制御方法における選択期間(付加期間及び書込動作期間)の設定手法を説明するための図である。
【図11】第1の実施形態に係る表示装置に適用される選択ライン電圧の計測機構を示す概略構成図である。
【図12】第1の実施形態に係る表示装置に適用される付加期間の設定方法の一例を示すフローチャートである。
【図13】第1の実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の他の例を示すタイミングチャートである。
【図14】第2の実施形態に係る表示装置に適用される選択ドライバの第1の構成例を示す概略図である。
【図15】第2の実施形態の第1の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。
【図16】第2の実施形態に係る表示装置に適用される選択ドライバの第2の構成例を示す概略図である。
【図17】第2の実施形態の第2の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。
【図18】第3の実施形態に係る表示装置の一例を示す概略ブロック図である。
【図19】第3の実施形態に係る表示装置に適用される選択ドライバを示す概略図である。
【図20】第3の実施形態に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。
【図21】第4の実施形態に係る表示装置の構成例を示す概略ブロック図(その1)である。
【図22】第4の実施形態に係る表示装置の構成例を示す概略ブロック図(その2)である。
【図23】第1乃至第4の実施形態に係る表示装置(発光装置)を適用した薄型テレビジョンの構成例を示す斜視図である。
【発明を実施するための形態】
【0018】
以下、本発明に係る発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器について、実施の形態を示して詳しく説明する。
<第1の実施形態>
まず、本発明に係る発光駆動装置を備えた発光装置の概略構成について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。
【0019】
(表示装置)
図1は、本発明に係る発光装置を適用した表示装置の一例を示す概略ブロック図であり、図2は、第1の実施形態に係る表示装置に適用される表示パネル及びその周辺回路の一例を示す要部構成図である。
【0020】
図1、図2に示すように、本実施形態に係る表示装置(発光装置)100は、概略、表示パネル(発光パネル)110と、選択ドライバ(選択駆動回路)120と、電源ドライバ(電源駆動回路)130と、データドライバ(信号駆動回路)140と、コントローラ(制御回路)150と、を備えている。ここで、選択ドライバ120と電源ドライバ130とデータドライバ140とコントローラ150は、本発明における発光駆動装置に対応する。
【0021】
表示パネル110は、図1、図2に示すように、パネル基板上に、複数の画素PIXと、各画素PIXに接続された複数の選択ライン(走査線)Ls、複数の電源ラインLa、複数のデータライン(信号線)Ld及び共通電極Ecと、を有している。複数の画素PIXは、パネル基板上に行方向(図面左右方向)及び列方向(図面上下方向)に2次元配列(例えばn行×m列;n、mは正の整数)されている。各画素PIXは、後述するように、発光駆動回路と発光素子とを有している。また、複数の選択ラインLs及び複数の電源ラインLaは、各々、パネル基板の行方向に配列された画素PIXに、行ごとに接続するように配設されている。複数のデータラインLdは、パネル基板の列方向に配列された画素PIXに、列ごとに接続するように配設されている。共通電極Ecは、全画素PIXに共通に接続するように設けられている。
【0022】
選択ドライバ120は、上記の表示パネル110に配設された各選択ラインLsに接続されている。選択ドライバ120は、後述するコントローラ150から供給される選択制御信号に基づいて、各行の選択ラインLsに所定のタイミングで所定の電圧値(選択レベル又は非選択レベル)の選択信号Sselを印加することにより、各行の画素PIXを選択状態に設定する。具体的には、選択ドライバ120は、各行の選択ラインLsに対して選択信号Sselを所定のタイミングで順次ずらして印加することにより、表示パネル110に配列された各行の画素PIXを順次選択状態に設定する。
【0023】
選択ドライバ120は、例えば図2に示すように、シフトレジスタ121と出力回路122を備えている。シフトレジスタ121は、コントローラ150から供給される選択制御信号(走査クロック信号SCK、走査スタート信号SST)に基づいて、各行の選択ラインLsに対応するシフト信号を順次出力する。出力回路122は、シフトレジスタ121からのシフト信号を所定の信号レベル(選択レベル;ハイレベル)に変換し、コントローラ150から供給される選択制御信号(出力イネーブル信号SOE)に基づいて、各行の選択ラインLsに選択信号Sselとして順次出力する。ここで、出力回路122は、例えばレベルシフタとバッファとを有している。なお、選択ドライバ120の具体的な構成については、詳しく後述する。
【0024】
ここで、本実施形態に係る選択ドライバ120は、各行の選択ラインLsに対して選択レベルの選択信号Sselを出力して各行の画素PIXを選択状態に設定する際に、隣り合う行の選択ラインLsに出力される選択信号Sselの選択レベルの期間(すなわち選択状態に設定される期間;選択期間)の一部が相互に重なるように、選択信号Sselの出力タイミングを制御する。
【0025】
具体的には、画素PIXが選択状態に設定される選択期間において、データドライバ140から階調信号が供給されて、実質的に画素PIXに画像データが書き込まれる期間(後述する書込動作期間に相当する)に先立って、所定の期間(以下、「付加期間」と記す)が付加されるように、選択信号Sselの出力期間が設定される。すなわち、特定の行に選択信号が出力されることにより設定される選択期間は、各々書込動作期間(第2の期間)と付加期間(第1の期間)とを有している。そして、当該選択期間のうち、付加期間の一部又は全てが、少なくとも隣り合う行に設定される選択期間の書込動作期間に時間的に重なるように設定される。このような選択信号Sselの出力タイミングは、例えば後述するコントローラ150から供給される選択制御信号に基づいて設定制御される。なお、選択信号Sselの出力タイミングを設定制御する手法は、コントローラ150からの選択制御信号によるものに限らず、後述する実施形態に示すように、選択制御信号に加えて、選択ドライバ120に本発明に特有の構成を有するものであってもよい。
【0026】
電源ドライバ130は、表示パネル110に配設された各電源ラインLaに接続されている。電源ドライバ130は、後述するコントローラ150から供給される電源制御信号に基づいて、各行の電源ラインLaに所定のタイミングで所定の電圧値(発光レベル又は非発光レベル)の電源電圧Vsaを印加する。具体的には、電源ドライバ130は、後述する表示駆動動作(駆動制御方法)において、発光動作時(発光動作期間)のみ、各行の画素PIXの電源ラインLaに対して、ハイレベルの電源電圧(第3の電圧値)Vsaを印加する。一方、電源ドライバ130は、各行の画素PIXへの書込動作期間(具体的には、付加期間及び書込動作期間からなる選択期間)を含む非発光動作時には、各行の画素PIXの電源ラインLaに対して、ローレベルの電源電圧(第2の電圧値)Vsaを印加する。
【0027】
データドライバ140は、表示パネル110の各データラインLdに接続され、後述するコントローラ150から供給されるデータ制御信号に基づいて、画像データに応じた階調信号(階調電圧Vdata)を生成して、各データラインLdを介して画素PIXへ供給する。
【0028】
図3は、本実施形態に係る表示装置に適用されるデータドライバの構成例を示す概略図である。なお、図3に示すデータドライバの構成については、表示データに応じた電圧値の階調電圧Vdataを生成することができる一例を示したものに過ぎず、本発明はこれに限定されるものではない。
【0029】
データドライバ140は、例えば図3に示すように、シフトレジスタ回路141と、データレジスタ回路142と、データラッチ回路143と、デジタル−アナログ変換回路(図中、「D/Aコンバータ」と表記)144と、バッファ回路145と、を備えている。
【0030】
シフトレジスタ回路141は、コントローラ150から供給されるデータ制御信号(シフトクロック信号CLK、サンプリングスタート信号STR)に基づいて、順次シフト信号を生成、出力する。データレジスタ回路142は、該シフト信号の入力タイミングに基づいて、コントローラ150から供給される1行分の表示データD0〜Dmを順次取り込む。データラッチ回路143は、データ制御信号(データラッチ信号STB)に基づいて、データレジスタ回路142により取り込まれた1行分のデジタルデータからなる表示データD0〜Dmを保持する。D/Aコンバータ144は、図示を省略した電源供給手段から供給される階調基準電圧V0〜VPに基づいて、上記保持された表示データD0〜Dmを、所定のアナログ信号電圧(階調電圧Vpix)に変換する。バッファ回路145は、階調電圧Vpixに対応する階調電圧Vdataを生成する。そして、バッファ回路145は、コントローラ150から供給されるデータ制御信号(出力イネ−ブル信号OE)に基づくタイミングで、当該表示データに対応する列のデータラインLdに階調電圧Vdataを一斉に出力する。
【0031】
コントローラ150は、表示装置100の外部から供給される画像データに基づいて、輝度階調データを含むデジタルデータからなる表示データを生成してデータドライバ140に供給する。また、コントローラ150は、画像データに基づいて生成又は抽出されるタイミング信号に基づいて、上述した選択ドライバ120及び電源ドライバ130、データドライバ140の動作状態を制御して、表示パネル110における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号を生成して出力する。
【0032】
加えて、本実施形態に係るコントローラ150においては、上述した選択ドライバ120に対して選択制御信号を供給することにより、画像データに応じた階調信号(階調電圧Vdata)を画素PIXに書き込む書込動作期間に先立つ付加期間に、選択ラインLsに選択信号Sselが印加されるように制御する。そして、このとき、コントローラ150は、付加期間の一部又は全てが、少なくとも隣り合う行に設定される書込動作期間に時間的に重なるように設定する。
【0033】
(画素)
次に、本実施形態に係る表示パネル110に配列される画素PIXの構成例について具体的に説明する。
【0034】
図4は、本実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。なお、図4に示す画素の構成については、アクティブマトリクス型の駆動方式に適用可能な画素回路(発光駆動回路)の一例を示したものに過ぎず、本発明はこれに限定されるものではない。すなわち、画素回路に複数の薄膜トランジスタを備えるものであれば、上述した特許文献1、2に示したものであってもよい。また、本実施形態においては、画素の一例として、表示データに応じた電圧値の階調電圧を供給することにより、各画素に設けられた発光素子に表示データに応じた発光駆動電流を流して、所望の輝度階調で発光動作(表示動作)させる電圧指定型の階調制御方式に対応した回路構成を備えた場合について説明するが、本発明はこれに限定されるものではない。すなわち、本実施形態に適用可能な画素は、例えば、表示データに応じた電流値の階調電流を供給することにより、各画素の発光素子に表示データに応じた発光駆動電流を流して、所望の輝度階調で発光動作させる電流指定型の階調制御方式に対応した回路構成を備えたものであってもよい。
【0035】
本実施形態に係る表示パネル110に適用される画素PIXは、図4に示すように、選択ドライバ120に接続された選択ラインLsとデータドライバ140に接続されたデータラインLdとの各交点近傍に配置されている。各画素PIXは、電流駆動型の発光素子である有機EL素子OELと、該有機EL素子OELを発光駆動するための電流を生成する発光駆動回路(画素回路)DCと、を備えている。
【0036】
ここで、発光駆動回路DCは、後述する表示駆動動作において、書込動作時には、選択ドライバ120から印加される選択信号Sselに基づいて画素PIXを選択状態に設定し、データドライバ140から供給される階調信号(階調電圧Vdata)を取り込む。また、発光駆動回路DCは、発光動作時には、上記取り込まれた階調信号に応じた発光駆動電流を生成して、有機EL素子OELに供給する。
【0037】
図4に示す発光駆動回路DCは、3個のトランジスタ(薄膜トランジスタ)Tr11〜Tr13と、キャパシタCsと、を備えた回路構成を有している。トランジスタ(スイッチングトランジスタ)Tr11は、ゲート端子が選択ラインLsに接続され、また、ドレイン端子が電源ラインLaに接続され、また、ソース端子が接点N11に接続されている。トランジスタ(スイッチングトランジスタ)Tr12は、ゲート端子が選択ラインLsに接続され、また、ソース端子がデータラインLdに接続され、また、ドレイン端子が接点N12に接続されている。トランジスタ(駆動トランジスタ)Tr13は、ゲート端子が接点N11に接続され、ドレイン端子が電源ラインLaに接続され、ソース端子が接点N12に接続されている。また、キャパシタ(容量素子)Csは、トランジスタTr13のゲート端子(接点N11)及びソース端子(接点N12)間に接続されている。キャパシタCsは、トランジスタTr13のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点N11及び接点N12間に別個の容量素子を並列に接続したものであってもよい。
【0038】
また、有機EL素子OELは、アノード(アノード電極)が上記発光駆動回路DCの接点N12に接続され、カソード(カソード電極)が共通電極Ecに接続されている。共通電極Ecは、図示を省略した定電圧源に接続され、所定の低電位の共通電圧Vcom(例えば接地電位Vgnd)が印加されている。
【0039】
なお、図4において、トランジスタTr11〜Tr13については、特に限定するものではないが、例えば全て同一のチャネル型を有する薄膜トランジスタを適用することができる。トランジスタTr11〜Tr13は、アモルファスシリコン薄膜トランジスタであっても、ポリシリコン薄膜トランジスタであってもよい。
【0040】
特に、トランジスタTr11〜Tr13としてnチャネル型の薄膜トランジスタを適用し、かつ、トランジスタTr11〜Tr13としてアモルファスシリコン薄膜トランジスタを適用した場合には、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型のシリコン薄膜トランジスタに比較して、簡易な製造プロセスで動作特性(電子移動度等)が均一で安定したトランジスタを実現することができる。
【0041】
(表示装置の駆動制御方法)
次に、本実施形態に係る表示装置における駆動制御方法(画像表示動作)について、図面を参照して説明する。
【0042】
図5は、本実施形態に係る表示装置に適用される表示画素における基本動作を示すタイミングチャートである。図6は、本実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の一例を示すタイミングチャートである。なお、図5においては、表示パネル110に2次元配列された画素PIXのうち、特定の行の画素PIXに着目して動作を説明する。また、図7は、本実施形態に係る表示画素における書込動作及び発光動作を示す概念図である。
【0043】
本実施形態に係る表示装置100の駆動制御方法(画像表示動作)は、概略、図5に示すように、所定の1処理サイクル期間Tcyc内に、各行の画素PIXを選択状態に設定して、表示データを書き込む選択期間Tselと、該表示データに応じた輝度階調で、全ての画素PIXを一斉に発光動作させる発光動作期間(表示動作期間)Temと、を含むように設定されている(Tcyc≧Tsel+Tem)。ここで、選択期間Tselは、表示データを書き込む書込動作期間(第2の期間)Twrtと、該書込動作期間Twrtに先立って設定される付加期間(第1の期間)Tadと、を有している。また、選択期間Tselにおいては、全ての画素PIXの有機EL素子OELが発光動作しない非発光状態に設定される。
【0044】
(書込動作)
付加期間Tad及び書込動作期間Twrtを含む選択期間Tselにおいては、図5に示すように、選択ドライバ120から各選択ラインLsに対して、所定の選択レベル(ハイレベル)に設定された選択信号Sselが順次印加されることにより、当該選択ラインLsに接続された画素PIXが選択状態に設定される。また、このとき、電源ドライバ130から各行の電源ラインLaに対して、非発光レベル(ローレベル;共通電圧Vcom以下の電位)の電源電圧Vsaが印加される。
【0045】
ここで、図5、図6に示すように、各行の選択期間Tselには、データドライバ140から各データラインLdを介して所定の階調電圧Vdataを供給することにより表示データを書き込む書込動作期間Twrtに先立って、当該行の画素PIXを選択状態に設定する付加期間Tadが設けられている。付加期間Tadと書込動作期間Twrtは、連続して設定され、この選択期間Tsel中は画素PIXが連続的に選択状態に保持される。
【0046】
具体的には、図6に示したタイミングチャートにおいて、1行目の画素PIXに着目して説明すると、付加期間Tadにおいては、上述したコントローラ150から選択ドライバ120に供給される選択制御信号に基づいて、スタート信号SSTがハイレベルの状態で、かつ、クロック信号SCKが立ち上がるタイミングで、選択ドライバ120から選択レベル(ハイレベルVsh:第1の電圧値)の選択信号Sselが1行目の選択ラインLsに印加される。これにより、当該選択ラインLsに接続された画素PIXが選択状態に設定され、発光駆動回路DCに設けられたトランジスタTr11、Tr12がオン動作して、トランジスタTr13のゲート・ドレイン間が短絡してダイオード接続状態に設定される。
【0047】
次いで、書込動作期間Twrtにおいては、上述した1行目の画素PIXが選択状態に保持された状態で、コントローラ150から選択ドライバ120に供給されるスタート信号SSTがハイレベルの状態で、かつ、クロック信号SCKが次に立ち上がるタイミングに同期して、データドライバ140から各データラインLdに対して、表示データに応じた電圧値の階調電圧Vdataが供給される。ここで、階調電圧Vdataは、各画素PIXに書き込まれる表示データに含まれる輝度階調値に応じた負極性の電圧値に設定される。ここで、階調電圧Vdataは負電圧であり、後述する書込電流Iaは負電流であるが、図6においては、便宜上、絶対値で記載している。
【0048】
このように、データラインLdに負極性の階調電圧Vdataが供給されることにより、ローレベルの電源電圧Vsaよりもさらに低電位の電圧がトランジスタTr13のソース端子(接点N12;キャパシタCsの他端側)に印加される。
【0049】
したがって、接点N11及びN12間(トランジスタTr13のゲート・ソース間)に電位差が生じることによりトランジスタTr13がオン動作して、図7(a)に示すように、電源ラインLaからトランジスタTr13、接点N12、トランジスタTr12、データラインLdを介してデータドライバ140方向に、階調電圧Vdataに対応した書込電流Iaが流れる。
【0050】
このとき、キャパシタCsには、接点N11及びN12間(薄膜トランジスタのTr13のゲート・ソース間)に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、有機EL素子OELのアノード(接点N12)に印加される電位はカソードの電位(共通電圧Vcom)よりも低くなるため、有機EL素子OELには電流が流れず発光動作しない(非発光動作)。
【0051】
そして、上述したような各行の画素PIXへの書込動作を、隣接する行間で書込動作期間Twrtと付加期間Tadが相互に時間的に重なるように設定して、繰り返し実行する。具体的には、図6に示すように、1行目の選択ラインLsに対する選択期間Tselにおいて、上述したような書込動作期間Twrt中に、2行目の選択ラインLsに対して選択ドライバ120から選択レベルの選択信号Sselを印加して、当該行の画素PIXを選択状態に設定して、付加期間Tadを開始する。本実施形態においては、図6に示すタイミングチャートのように、1行目の画素PIXに対する書込動作期間Twrtの開始タイミング(スタート信号SSTがハイレベルの状態で、かつ、クロック信号SCKの立ち上がりタイミング)に同期して、2行目の画素PIXに対する付加期間Tadを開始する。また、本実施形態においては、1行目の画素PIXに対する書込動作期間Twrtの終了タイミング(クロック信号SCKの次の立ち上がりタイミング)に同期して、2行目の画素PIXに対する付加期間Tadを終了して書込動作期間Twrtを開始する。この場合、選択期間Tselに設けられる付加期間Tadと書込動作期間Twrtは、いずれもコントローラ150から選択制御信号として供給されるクロック信号SCKの立ち上がりタイミングに基づいて設定されるので、その動作期間の比は1:1に設定される。
【0052】
なお、各行の画素PIXに対して書込動作を繰り返し実行している期間においては、電源ドライバ130から各行の電源ラインLaに対して、非発光レベルの電源電圧Vsaが印加されているため、各画素PIXの有機EL素子OELが発光動作しない非発光状態に設定される。
【0053】
(発光動作)
次いで、各行の画素PIXへの表示データの書込動作終了後の発光動作期間(表示動作期間)Temにおいては、図5に示すように、選択ドライバ120から各行の選択ラインLsに対して、非選択レベル(ローレベルVsl)の選択信号Sselが印加される。これにより、各画素PIXが非選択状態に設定され、各画素PIXの発光駆動回路DCに設けられたトランジスタTr11及びTr12がオフ動作して、データラインLdと各画素PIXとの接続が遮断される。このとき、キャパシタCsには、上述した書込動作期間Twrtにおいて蓄積された電荷が保持される。
【0054】
そして、この状態で電源ドライバ130から各行の電源ラインLaに対して、発光レベル(ハイレベル;共通電圧Vcomよりも高い電位)の電源電圧Vsaが印加される。これにより、各画素PIXに設けられたトランジスタのTr13のゲート・ソース間(キャパシタCsの両端)の電位差が保持されることになり、トランジスタTr13はオン状態を維持し、また、有機EL素子OELのアノード(接点N12)に印加される電位はカソードの電位(接地電位)よりも高くなる。
【0055】
したがって、図7(b)に示すように、各画素PIXにおいて、電源ラインLaからトランジスタTr13、接点N12を介して、有機EL素子OELに順バイアス方向に、上記書込電流Iaと略同等の電流値の発光駆動電流Ibが流れ、有機EL素子OELが発光動作する。これにより、各画素PIXの有機EL素子OELは、書込動作期間Twrtに書き込まれた表示データ(階調電圧Vdata)に応じた輝度階調で発光する動作を継続する。
【0056】
(比較検証)
次に、本実施形態に係る表示装置(発光装置)及びその駆動制御方法における作用効果について、比較対象を示して詳しく説明する。
【0057】
図8は、本実施形態の比較対象となる表示装置の駆動制御方法の一例を示すタイミングチャートである。また、図9は、比較対象となる駆動制御方法を適用した場合の選択ライン電圧の変化の一例を示す図である。図10は、本実施形態に係る駆動制御方法における選択期間(付加期間及び書込動作期間)の設定手法を説明するための図である。
【0058】
まず、比較対象として、図4に示したような画素PIXを備えた表示装置100において、図8に示すように、付加期間Tadを設けず、書込動作期間Twrtのみ選択レベルの選択信号Sselを選択ラインLsに印加して、画素PIXを選択状態とする場合について説明する。この場合、書込動作期間Twrtの長さ(すなわち、選択レベルの選択信号Sselが印加されている時間)は、上述した第1の実施形態における書込動作期間Twrtの長さに相当する。また、書込動作期間Twrtは、クロック信号SCKの立ち上がりタイミングに同期して開始及び終了するように設定されている。
【0059】
このような駆動制御方法を用いた場合において、選択ラインLsにハイレベルVsh(第1の電圧値)の選択信号Sselを印加した際の選択ライン電圧の変化についてシミュレーション実験を行った。それによれば、図9に示すように、選択ドライバ120からの距離が最も短い1列目の画素PIX近傍における選択ライン電圧(図中では、規格化した検出電圧)は、図中特性線SPX(1)に示すように、選択ドライバ120から出力される選択信号Sselに対して、比較的短い時間(0〜概ね2.0μsec)で選択信号Sselの電圧値(ハイレベルVsh:図中では、規格化値1.0)に漸近し、その後(概ね2.0μsec〜)、時間経過とともに徐々に選択信号Sselの電圧値に収束していく傾向を示した。
【0060】
これに対して、選択ドライバ120からの距離が最も長いm列目の画素PIX近傍における選択ライン電圧は、図中特性線SPX(m)に示すように、選択ドライバ120からの選択信号Sselの印加直後から緩やかに上昇し、十分に時間(概ね15.0μsec以上)をかけて選択信号Sselの電圧値(規格化値1.0)に収束していく傾向を示した。つまり、選択ドライバ120からの距離が長くなるにしたがって、選択信号Sselに対する選択ライン電圧(検出電圧)の波形なまりが大きくなることがわかる。なお、選択ラインLsに接続された画素PIXのうち、上記1列目とm列目の中間のj列(1<j<mとなる正の整数)に配設された画素PIX近傍における選択ライン電圧は、図中特性線SPX(j)に示すように、上述した特性線SPX(1)とSPX(m)との間の変化傾向を示した。
【0061】
図9に示したように、列ごとに選択信号Sselの波形形状(波形なまり)が異なる原因は、選択信号Sselの出力源である選択ドライバ120から各画素PIXまでの、選択ラインLsの距離に起因する配線抵抗と、各画素PIXの発光駆動回路DCに設けられるトランジスタ素子の数に起因する寄生容量と、に基づく時定数によるものである。ここで、この時定数は、還元すれば、各列の画素PIXの負荷の大きさに相当する。
【0062】
ここで、表示パネルを大画面化した際の表示特性の向上のため、動作周波数を例えば120Hzとした倍速駆動を行った場合、各行の画素PIXに許容される書込動作期間Twrtの長さは、概ね10μsec程度の短い時間に設定されることになる。この観点で、図9に示したシミュレーション結果を検証すると、概ね10μsec程度の時間では、1列目からm列目のいずれの画素PIXの位置においても、選択ライン電圧は選択信号Sselの電圧値(規格化値1.0)に到達せず、安定した選択状態に設定されないことがわかる。特に、中間のj列からm列目の画素PIXの位置においては、書込動作期間Twrtが終了する10μsec経過時においても、選択ライン電圧が選択信号Sselの電圧値(規格化値1.0)の85〜90%程度しかなく、選択状態が極めて不安定になる可能性がある。すなわち、比較対象となる駆動制御方法においては、画素PIXの選択状態への移行が大幅に遅延することになり、書込動作期間Twrtにおける実質的な選択状態となる期間が相対的に短くなる。そのため、表示データの書き込み不足に起因する輝度ムラや画面のちらつきが生じて、画質の劣化を招くという問題を有している。
【0063】
これに対して、本実施形態に係る表示装置100の駆動制御方法においては、書込動作期間Twrtに先立って、選択ドライバ120から選択ラインLsに選択レベル(ハイレベルVsh:第1の電圧値)の選択信号Sselを印加して、画素PIXを選択状態に設定する付加期間Tadを設ける。具体的には、図10に示すように、0〜10μsecの期間に付加期間Tadを設け、その後、10〜20μsecの期間に書込動作期間Twrtを設ける。ここで、連続する付加期間Tad及び書込動作期間Twrtが、図5、図6に示した選択期間Tselとして設定される。
【0064】
このように、本実施形態に係る駆動制御方法においては、書込動作期間Twrtに先立って付加期間Tadを設けることにより、付加期間Tad(0〜10μsecの期間の期間)に選択ライン電圧を選択信号Sselの電圧値(ハイレベルVsh)に漸近させ、書込動作期間Twrtの開始時点(付加期間Tadが終了する10μsec経過時)で、選択ラインLsのいずれの位置に接続された画素PIXに対しても略均一な電圧値(概ね規格化値0.85〜1.0)の選択信号Sselが印加される。
【0065】
したがって、本実施形態に係る駆動制御方法によれば、各列の画素PIXに印加される選択信号Sselの波形なまりが改善されて、書込動作期間Twrtでは信号遅延の差がほとんどない状態が実現される。これにより、選択ドライバ120からの距離(還元すれば、各列の画素PIXの負荷の大きさ)に関わりなく、書込動作期間Twrtにおける各列の画素PIXの選択状態を安定化させることができるので、表示データの書き込み不足に起因する輝度ムラや画面のちらつきの発生を抑制して、良好な画質を実現することができる。また、このとき、各行における付加期間Tadは、隣接する行の選択期間Tselに時間的に重なり合うものの、書込動作期間Twrtは、相互に時間的に重なり合わないように設定されているので、隣接する行の画素PIXに階調電圧Vdataが供給されることがなく、誤書込を防止することができる。
【0066】
このような選択期間Tsel(特に、付加期間Tad)の設定制御は、上述したようなシミュレーション実験等に基づいて、付加期間Tadの長さを設定することができるが、次のような構成を用いて設定することもできる。
【0067】
図11は、本実施形態に係る表示装置に適用される選択ライン電圧の計測機構を示す概略構成図である。
本実施形態に係る表示装置100に適用される選択ライン電圧の計測機構は、例えば図11に示すように、選択ラインLsに接続された計測用配線Lms(1)及びLms(m)と、当該計測用配線Lms(1)及びLms(m)に接続された選択ライン電圧計測回路160と、を有している。
【0068】
計測用配線Lms(1)は、特定の行の選択ラインLsにおいて、1列目の画素PIXが接続された位置の近傍に接続されている。また、計測用配線Lms(m)は、選択ラインLsのm列目の画素PIXが接続された位置の近傍に接続されている。これにより、実質的に選択ラインLsを介して1列目及び最終列であるm列目の画素PIXに印加される選択信号Sselの電圧値が、選択ライン電圧計測回路160により計測される。
【0069】
選択ライン電圧計測回路160は、例えば計測された選択ライン電圧の大小関係を比較して、その結果をコントローラ150に検出結果として出力する。コントローラ150は、この検出結果に基づいて、例えば以下に示すようなフィードバック制御を実行して、上述した選択期間Tselにおける付加期間Tadの長さを設定する。
【0070】
図12は、本実施形態に係る表示装置に適用される付加期間の設定方法の一例を示すフローチャートである。
選択期間Tselに設けられる付加期間Tadの設定動作は、例えば図12に示すように、まず、コントローラ150からの選択制御信号により、選択ドライバ120において、書込動作期間Twrtに先立って設定される付加期間Tadの長さを初期値(例えば「0」)に設定する(初期化ステップS101)。そして、この状態で、選択ドライバ120から選択ラインLsに選択信号Sselを印加する(選択信号印加ステップS102)。ここで、初期値を「0」とした場合、付加期間Tadは設定されないので(Tad=0)、実質的に上述した比較対象に示した場合(図8参照)と同様に、選択期間Tselの開始と同時に書込動作期間Twrtが開始されることになる。
【0071】
次いで、選択信号Ssel印加後の所定のタイミング(具体的には、選択期間Tsel内の任意のタイミング;例えば付加期間Tad終了直前のタイミング、又は、書込動作期間Twrt開始直後のタイミング)で、選択ライン電圧計測回路160により1列目とm列目の画素PIXの位置における選択ライン電圧の電圧値を、計測用配線Lms(1)及びLms(m)を介して、計測電圧として個別に計測する(電圧計測ステップS103)。
【0072】
次いで、選択ライン電圧計測回路160は、計測電圧の電圧値の、選択信号Sselの選択レベル(ハイレベルVsh)の電圧値に対する大小関係を比較して、その結果をコントローラ150に出力する(電圧比較ステップS104)。この比較においては、計測電圧の電圧値が、選択信号SselのハイレベルVshの電圧値に対して、予め設定された許容範囲内にあるか否かを判定する。ここで、許容範囲は、例えば、選択信号SselのハイレベルVshの電圧値の80%〜100%の値に設定される。この場合、計測された電圧値が選択信号SselのハイレベルVshの電圧値の80%〜100%の電圧値であるとき、許容範囲内にあると判定する。ここで、電圧値の比較処理は、アナログ電圧の状態のまま実行するものであってもよいし、図示を省略したアナログ−デジタル変換回路(以下、「ADC」と記す)によりデジタル信号に変換した後に実行するものであってもよい。また、この電圧値の比較処理は、選択ライン電圧計測回路160内で実行するものであってもよいし、コントローラ150内で実行するものであってもよい。コントローラ150内で電圧値の比較処理を実行する場合には、選択ライン電圧計測回路160は、例えば内部に備えるADCによりアナログ電圧からなる計測電圧をデジタル信号に変換して、コントローラ150に出力する。
【0073】
次いで、コントローラ150は、計測電圧の電圧値が上記許容範囲内でない場合(電圧比較ステップS104:No)には、付加期間Tadに一定の単位時間Tuを加算する(印加期間調整ステップS106)。そして、コントローラ150は、単位時間Tuが加算された付加期間Tadに対応するように信号幅が設定された選択制御信号を生成して、選択ドライバ120に出力する。これにより、再び選択信号印加ステップS102に戻り、選択ラインLsに選択信号Sselが印加されて、まず最初に、単位時間Tuが加算された時間幅を有する付加期間Tadが設定され、続いて、書込動作期間Twrtが設定される。
【0074】
このように、選択信号印加ステップ、電圧計測ステップ、電圧比較ステップ及び印加期間調整ステップからなる一連の処理動作を繰り返し実行し、電圧比較ステップS104において、1列目の計測電圧と最終列であるm列目の計測電圧とが近似又は等しくなり、双方の計測電圧の電圧値が上記許容範囲内にあり(電圧比較ステップS104:Yes)、計測電圧の電圧値が選択信号SselのハイレベルVshの電圧値の80%〜100%の電圧値であるときの時間幅(信号幅)を、付加期間Tadの長さとして決定し、メモリに記憶する(印加期間決定ステップS105)。
【0075】
これにより、図6に示したように、選択期間Tselにおいて、コントローラ150から選択ドライバ120に対して、上記メモリに記憶された信号幅に基づく選択制御信号を供給することにより、最初に、上記フィードバック制御により取得された所定の長さの付加期間Tadが設定され、続いて、予め既定された書込動作期間Twrtが設定される。
【0076】
ここで、本実施形態においては、付加期間Tad及び書込動作期間Twrtの開始タイミング及び終了タイミングが、いずれもコントローラ150から選択制御信号として供給されるクロック信号SCKの立ち上がりタイミングに基づいて設定される。このことから、本実施形態においては、上記フィードバック制御における単位時間Tuとして、クロック信号SCKの一周期分の信号幅を用いることができる。また、本実施形態においては、図6に示したように、選択期間Tselに設定される付加期間Tadと書込動作期間Twrtの長さの比が1:1の場合について説明したが、本発明はこれに限定されるものではない。例えば、図13に示すように、付加期間Tadと書込動作期間Twrtの長さの比が2:1になるように設定することもできる。付加期間Tadと書込動作期間Twrtの長さの比は、これに限らず、さらに他の整数比になるように設定するものであってもよい。なお、図13は、本実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の他の例を示すタイミングチャートである。
【0077】
なお、本実施形態において、図12のフローチャートに示した駆動制御方法を実現するための構成(選択ライン電圧の計測機構)は、図11に示したものに限定されない。本実施形態(図11)と同等の構成及びさらに別の構成については、後述する第4の実施形態(図21、図22参照)においても詳しく説明する。
【0078】
<第2の実施形態>
次に、本発明に係る表示装置(発光装置)及びその駆動制御方法の第2の実施形態について、図面を参照して説明する。
【0079】
上述した第1の実施形態においては、コントローラ150から供給される選択制御信号(スタート信号SST、クロック信号SCK)に基づいて、選択期間Tselにおける付加期間Tadの長さを設定する場合について説明した。すなわち、第1の実施形態においては、図6、図13に示したように、付加期間Tadの長さがクロック信号SCKの周期に基づいて調整されている。第2の実施形態においては、付加期間Tadの長さの調整を、自由度の高いものにする(換言すれば、より細かく調整する)ことができる表示装置の構成を有することを特徴とする。
【0080】
図14は、本実施形態に係る表示装置に適用される選択ドライバの第1の構成例を示す概略図である。図15は、第1の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。ここで、図15に示すタイミングチャートにおいて、第1の実施形態と同等の信号については、同一の符号を付して説明する。
【0081】
第1の構成例に係る選択ドライバ120は、図14に示すように、選択ドライバ120のシフトレジスタ121を構成する各フリップ・フロップ回路F/F0、F/F1〜F/Fn(以下、「F/Fx」と記す。ここで、xは1〜nの整数)の出力段に、シフト信号の出力タイミングを設定するための論理回路LG1〜LGn(以下、「LGx」と記す)を備えている。各論理回路LGxは、論理和回路(以下、「AND回路」と記す)及び論理積回路(以下、「OR回路」と記す)を有し、各行の選択ラインLsに対応するように設けられている。
【0082】
フリップ・フロップ回路F/F0、F/Fxは、図14に示すように、選択ラインLsに対応するように直列に配列され、コントローラ150から選択制御信号として供給されるスタート信号SSTを、クロック信号SCKの立ち上がりタイミングに基づいて順次次段へ転送する。具体的には、後述する図15に示すように、フリップ・フロップ回路F/F0は、スタート信号SSTをクロック信号SCKの立ち上がりタイミングで出力信号Q0として出力する。次いで、次段のフリップ・フロップ回路F/Fxに送出された出力信号Q0(又はQx-1)は、クロック信号SCKの立ち上がりタイミングで出力信号Q1(又はQx)として出力される。このような動作を繰り返すことにより、各フリップ・フロップ回路F/F0、F/Fxから出力信号Q0〜Qnが順次生成され、各々、出力段の論理回路LGxに供給される。ここで、各出力信号Q0〜Qnの信号幅は、クロック信号SCKの一周期分の長さに設定され、かつ、各出力信号Q0〜Qnが相互に重なり合わないように設定されている。
【0083】
各行の選択ラインLsに対応して設けられる論理回路LGxにおいて、AND回路は、図14に示すように、コントローラ150から選択制御信号として供給されるリセット信号RESと、1段前(前段)のフリップ・フロップ回路F/Fx-1の出力信号Qx-1と、を入力として論理和を演算する。また、OR回路は、上記AND回路からの出力(論理和)と、当該論理回路LGxに対応するフリップ・フロップ回路FFxの出力信号Qxと、を入力として論理積を演算する。そして、OR回路の出力が、図14に示すように、レベルシフタ122a及びバッファ122bを介して、所定の信号レベル(選択レベル;ハイレベル)に変換されて、各行の選択ラインLsに選択信号Sselとして順次出力される。ここで、レベルシフタ122a及びバッファ122bは、図2に示した出力回路122に相当する。
【0084】
このような選択ドライバ120を備えた表示装置の駆動制御方法(特に、書込動作)は、図15に示すように、リセット信号RESとフリップ・フロップ回路F/F0、F/Fxの出力信号Q0〜Qnの信号レベルに基づいて、選択期間Tselの開始及び終了タイミング(すなわち、選択期間Tselの長さ)が制御される。ここで、選択期間Tselの開始タイミングは、付加期間Tadの開始タイミングに対応し、選択期間Tselの終了タイミングは、書込動作期間Twrtの終了タイミングに対応する。
【0085】
具体的には、コントローラ150から選択制御信号として供給されるリセット信号RESと、前段のフリップ・フロップ回路F/Fx-1の出力信号Qx-1と、がいずれもハイレベルとなるタイミングで、x行目の選択ラインLsに対して、選択レベルの選択信号Sselが印加されて選択期間Tsel(付加期間Tad)が開始される。また、リセット信号RESと、当該段のフリップ・フロップ回路F/Fxの出力信号Qxと、がいずれもローレベルとなるタイミングで、x行目の選択ラインLsに対して、非選択レベルの選択信号Sselが印加されて選択期間Tsel(書込動作期間Twrt)が終了する。ここで、リセット信号RESは、クロック信号SCKの反転信号である。
【0086】
これにより、本構成例においては、図15に示すように、選択期間Tselにおいて、クロック信号SCKの一周期分の長さに設定された書込動作期間Twrtに先立って、クロック信号SCKの半周期分の長さに設定された付加期間Tadが実行される。また、各行の付加期間Tadは、隣接する行の書込動作期間Twrtに時間的に重なるように設定されている。したがって、本構成例によれば、付加期間Tadの長さを、クロック信号SCKの一周期分の長さを単位期間として調整する場合に比較して、より細かな調整(微調整)ができるようにして、より自由度の高いものにすることができる。
【0087】
図16は、本実施形態に係る表示装置に適用される選択ドライバの第2の構成例を示す概略図である。図17は、第2の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。ここで、上述した第1の構成例と同等の構成については同一の符号を付して説明する。また、図17に示すタイミングチャートにおいて、第1の実施形態と同等の信号については、同一の符号を付して説明する。
【0088】
第2の構成例に係る選択ドライバ120は、図14に示したシフトレジスタ121を構成する各フリップ・フロップ回路F/F0、F/Fxの出力段に設けられる論理回路LGxにおいて、AND回路は、図16に示すように、コントローラ150から選択制御信号として供給されるリセット信号RES1又はRES2のいずれかが入力される。具体的には、奇数行目の選択ラインLsに対応して設けられた論理回路LGxのAND回路には、リセット信号RES1が入力され、また、偶数行目の選択ラインLsに対応して設けられた論理回路LGxのAND回路には、リセット信号RES2が入力される。ここで、リセット信号RES1及びRES2は、後述する図17に示すように、相互に異なるタイミングで、かつ、異なる信号幅を有するように設定されている。すなわち、本構成例においては、コントローラ150から異なる信号幅に設定されたリセット信号RES1及びRES2を供給することにより、各行に設定される付加期間Tadの長さが調整される。
【0089】
このような選択ドライバ120を備えた表示装置の駆動制御方法(特に、書込動作)は、図17に示すように、リセット信号RES1とフリップ・フロップ回路F/F0、F/F2、・・・F/Fn-1の出力信号Q0、Q2、・・・Qn-1の信号レベルに基づいて、奇数行目(1、3、・・・n−1行目)に設定される選択期間Tselの開始及び終了タイミング(選択期間Tselの長さ)が制御される。また、リセット信号RES2とフリップ・フロップ回路F/F1、F/F3、・・・F/Fnの出力信号Q1、Q3、・・・Qnの信号レベルに基づいて、偶数行目(2、4、・・・n行目)に設定される選択期間Tselの開始及び終了タイミング(選択期間Tselの長さ)が制御される。
【0090】
具体的には、上述した第1の構成例と同様に、コントローラ150から選択制御信号として供給されるリセット信号RES1又はRES2と、前段のフリップ・フロップ回路F/Fx-1の出力信号Qx-1と、がいずれもハイレベルとなるタイミングで、x行目の選択ラインLsに対して、選択レベルの選択信号Sselが印加されて選択期間Tsel(付加期間Tad)が開始される。また、リセット信号RES1と、当該段のフリップ・フロップ回路F/Fxの出力信号Qxと、がいずれもローレベルとなるタイミングで、x行目の選択ラインLsに対して、非選択レベルの選択信号Sselが印加されて選択期間Tsel(書込動作期間Twrt)が終了する。
【0091】
ここで、リセット信号RES1は、クロック信号SCKの2倍の周期であって、かつ、当該クロック信号SCKと同一の信号幅を有する信号である。また、リセット信号RES2は、クロック信号SCKの2倍の周期であって、かつ、当該クロック信号SCKとは異なる任意の信号幅を有する信号である。さらに、リセット信号RES2は、リセット信号RES1と時間的に重ならない信号幅に設定されている。
【0092】
これにより、本構成例においては、図17に示すように、クロック信号SCKの一周期分の長さに設定された書込動作期間Twrtに先立って、奇数行目の選択ラインLsでは、付加期間Tadがリセット信号RES1の信号幅に基づいて短く(クロック信号SCKの半周期分の長さ)設定される。一方、偶数行目の選択ラインLsでは、付加期間Tadがリセット信号RES2の信号幅に基づいて長く設定される(任意の長さ)。また、各行の付加期間Tadは、隣接する行の書込動作期間Twrtに時間的に重なるように設定される。
【0093】
このように、本構成例によれば、奇数行及び偶数行で異なる長さの付加期間Tadを設定することができる。換言すれば、負荷の小さい選択ラインLsにおいては、付加期間Tadを短く設定し、また、負荷の大きい選択ラインLsにおいては、付加期間Tadを長く設定することができる。つまり、本構成例においては、コントローラ150から供給するリセット信号の数(種類)を増やし、かつ、その信号幅を異ならせることにより、各行の選択ラインLsの負荷に応じて付加期間Tadを、より細かに調整(微調整)して設定することができる。したがって、本構成例によれば、書込動作期間Twrtにおける各列の画素PIXの選択状態をより安定化させることができるので、表示データの書き込み不足に起因する輝度ムラや画面のちらつきの発生を抑制して、良好な画質を実現することができる。
【0094】
なお、本構成例においては、奇数行と偶数行で付加期間Tadを異ならせる場合について説明したが、同様の技術思想を用いるものであれば、例えば後述する第3の実施形態に示すように、表示パネルの表示領域を複数に分割して、各領域ごとに異なる長さの付加期間Tadを設定するものであってもよい。
【0095】
<第3の実施形態>
次に、本発明に係る表示装置(発光装置)及びその駆動制御方法の第3の実施形態について、図面を参照して説明する。
【0096】
上述した第1及び第2の実施形態においては、表示パネル110の端部から選択ドライバ120までの距離は、各行で同一であるものとして、選択期間Tsel中に設けられる付加期間Tadの長さを均一に、あるいは、負荷に応じて設定する場合について説明した。第3の実施形態においては、表示パネル110の端部から選択ドライバ120(又は、選択ドライバ機能を備えた選択・データ1チップドライバ)までの接続配線(引き回し配線)の長さが異なる場合に対応するように、上述した第2の実施形態に係る表示装置の駆動制御方法を適用することを特徴とする。
【0097】
図18は、第3の実施形態に係る表示装置の一例を示す概略ブロック図である。ここでは、図1に示した表示装置の全体構成のうち、本実施形態に特有の構成のみを示し、他の構成を省略した。図19は、本実施形態に係る表示装置に適用される選択ドライバを示す概略図である。図20は、本実施形態に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。ここで、上述した第1及び第2の実施形態と同等の構成及び信号については同一の符号を付して説明する。
【0098】
大画面の表示パネルを備える表示装置においては、一般に、表示パネルの画面サイズに比較してドライバ機能を搭載したICチップ(ドライバチップ)のサイズの方が相対的に小さくなる。このような場合、表示パネルの各行に配設された選択ラインの端部から選択ドライバまでの距離は、均一にはならない。例えば図18(a)に示すように、表示パネル110の行方向(図面左右方向)の外方下部(最終行側)に偏って選択ドライバ120が配置された構成においては、選択ドライバ120と1行目の選択ラインLs(1)とを接続する引き回し配線Lrt(1)の長さが、n行目の選択ラインLs(n)に接続される引き回し配線Lrt(n)の長さに比較して顕著に長くなる。すなわち、選択ドライバ120から選択ラインLsに接続された画素PIXまでの距離が行ごとに異なることになる。
【0099】
また、図18(b)に示すように、表示パネル110の列方向の外方(図面下方側)に、選択ドライバ機能とデータドライバ機能を備えた1チップドライバ(以下、「選択・データ1チップドライバ」)170を配置した構成においても、選択・データ1チップドライバ170と1行目の選択ラインLs(1)とを接続する引き回し配線Lrt(1)の長さが、n行目の選択ラインLs(n)に接続される引き回し配線Lrt(n)の長さに比較して顕著に長くなる。すなわち、図18(a)、(b)に示したいずれの構成においても、ドライバ120、170から選択ラインLsに接続された画素PIXまでの距離が行ごとに異なることになる。
【0100】
上述した第1の実施形態において説明したように、選択信号Sselの波形なまりは、選択ラインLsの配線長に起因する配線抵抗と、画素PIXに設けられるトランジスタ素子の数に起因する寄生容量に基づく時定数に影響される。図18(a)、(b)に示したように、引き回し配線を含む選択ラインLsの配線長が行ごとに異なる場合においても同様に、各行の選択ラインLsにおける時定数が異なることになる。そのため、1行目の選択ラインLs(1)に印加される選択信号Sselの波形なまりが、n行目の選択ラインLs(n)に比較して顕著になり、配線長が長い1行目の選択ラインLs(1)に接続された画素PIXにおける書き込み不足が生じやすくなる。
【0101】
そこで、本実施形態においては、図18(a)、(b)に示すように、表示パネル110の表示領域を上画面側の領域(1〜n/2行目が含まれる領域;グループ)RGaと下画面側の領域(n/2+1〜n行目が含まれる領域;グループ)RGbに分割し、各領域RGa、RGbで付加期間Tadの長さを異なるように調整する。具体的には、上述した第2の実施形態において説明した技術思想を適用して、図19に示すように、1〜n/2行目の選択ラインLsに対応して設けられた論理回路LG1〜LGn/2のAND回路には前段のフリップ・フロップ回路F/Fx-1の出力信号Qx-1と、リセット信号RES2が入力されて、各行に印加される選択信号Sselが生成される。一方、n/2+1〜n行目の選択ラインLsに対応して設けられた論理回路LGn/2+1〜LGnのAND回路には前段のフリップ・フロップ回路F/Fx-1の出力信号Qx-1と、リセット信号RES1が入力されて、各行に印加される選択信号Sselが生成される。
【0102】
ここで、図20に示すように、リセット信号RES1は、クロック信号SCKの2倍の周期であって、かつ、当該クロック信号SCKと同一の信号幅を有する信号である。また、リセット信号RES2は、クロック信号SCKの2倍の周期であって、かつ、当該クロック信号SCKよりも長い信号幅を有する信号である。さらに、リセット信号RES1とRES2は、時間的に重ならない信号幅に設定されている。
【0103】
このような構成を有する表示装置の駆動制御方法(特に、書込動作)は、図20に示すように、まず、リセット信号RES2とフリップ・フロップ回路F/F0、F/F1〜F/Fn/2の出力信号Q0、Q1〜Qn/2の信号レベルに基づいて、表示パネル110の上画面側の領域RGaの各行(1〜n/2行目)に設定される選択期間Tselの開始及び終了タイミング(選択期間Tselの長さ)が制御される。
【0104】
次いで、リセット信号RES1とフリップ・フロップ回路F/Fn/2+1〜F/Fnの出力信号Qn/2+1〜Qnの信号レベルに基づいて、表示パネル110の下画面側の領域RGbの各行(n/2+1〜n行目)に設定される選択期間Tselの開始及び終了タイミング(選択期間Tselの長さ)が制御される。
【0105】
これにより、本実施形態においては、図20に示すように、クロック信号SCKの一周期分の長さに設定された書込動作期間Twrtに先立って、引き回し配線Lrt(1)を含む配線長が最も長い1行目の選択ラインLs(1)が含まれる、上画面側の領域RGaに配設される1〜n/2行目の選択ラインLsでは、付加期間Tadがリセット信号RES2の信号幅に基づいて長く(任意の長さに)設定される。一方、引き回し配線Lrt(n)を含む配線長が最も短いn行目の選択ラインLs(n)が含まれる、下画面側の領域RGbに配設されるn/2+1〜n行目の選択ラインLsでは、付加期間Tadがリセット信号RES1の信号幅に基づいて短く(クロック信号SCKの半周期分の長さに)設定される。また、各行の付加期間Tadは、隣接する行の書込動作期間Twrtに時間的に重なるように設定される。
【0106】
このように、本実施形態によれば、選択ドライバから表示パネルの端部までの引き回し配線の長さに応じて、複数の異なる長さの付加期間Tadを設定することができる。換言すれば、負荷の大きい上画面側の領域RGaの選択ラインLsにおいては、付加期間Tadを長く設定し、また、負荷の小さい下画面側の領域RGbの選択ラインLsにおいては、付加期間Tadを短く設定することができる。つまり、本実施形態においては、コントローラ150から供給するリセット信号の数(種類)を増やし、かつ、その信号幅を異ならせることにより、表示パネルを分割した各領域の選択ラインLsの負荷に応じて付加期間Tadを、より細かに調整(微調整)して設定することができる。したがって、本実施形態によれば、選択ドライバからの距離に関わりなく、書込動作期間Twrtにおける各列の画素PIXの選択状態をより安定化させることができるので、表示データの書き込み不足に起因する輝度ムラや画面のちらつきの発生を抑制して、良好な画質を実現することができる。
【0107】
なお、本実施形態においては、表示パネル110を上画面側の領域RGaと下画面側の領域RGbの2つの領域(グループ)に分割して、各領域に異なる長さの付加期間Tadを設定した場合について説明した。本発明はこれに限定されるものではなく、表示パネル110をより多くの領域に分割して、各領域に異なる長さの付加期間Tadを設定するものであってもよい。その場合、コントローラ150は、分割された領域の数に応じたリセット信号を選択制御信号として選択ドライバに供給する。
【0108】
また、上述した第2及び第3の実施形態示したような付加期間Tadの長さの設定方法は、上述した第1の実施形態に示した駆動制御方法(図12のフローチャート参照)を適用することができる。すなわち、1列目と最終列(m列)目の計測電圧とが等しくなり(又は、略同等になり)、双方の差がなくなる(0となる)状態のときの時間幅を、付加期間Tadの長さとして決定する、一連の処理動作(ステップS101〜S106)が、各行又は各領域ごとに実行される。
【0109】
また、上述した第2及び第3の実施形態においても、選択ライン電圧の計測機構として、第1の実施形態(図11参照)と同等の構成、又は、後述する第4の実施形態(図21、図22参照)に示す構成を適用することができる。
【0110】
<第4の実施形態>
次に、本発明に係る表示装置(発光装置)及びその駆動制御方法の第4の実施形態について、図面を参照して説明する。
【0111】
上述した第1乃至第3の実施形態においては、図11に示した選択ライン電圧の計測機構を用いて、図12のフローチャートに示した一連の処理動作(ステップS101〜S106)にしたがって、各行の選択期間Tselに含まれる付加期間Tadの長さを設定する手法について説明した。第4の実施形態においては、選択ライン電圧の計測機構のさらに別の構成について説明する。
【0112】
図21、図22は、第4の実施形態に係る表示装置の構成例を示す概略ブロック図である。ここでは、図1に示した表示装置の全体構成のうち、本実施形態に特有の構成のみを示し、他の構成を省略した。また、上述した各実施形態と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。また、ここでは、図18(b)に示した選択・データ1チップドライバを備えた表示装置に、本実施形態を適用した場合について説明する。
【0113】
図21(a)に示す表示装置100は、表示パネル110の列方向の外方(図面下方側)に配置された選択・データ1チップドライバ170と、引き回し配線Lrt(Lrt(1)〜Lrt(n))と、計測用配線Lms(1)、Lms(m)と、ADC161と、を有している。ここで、計測用配線Lms(1)、Lms(m)は、第1の実施形態に示した構成(図11参照)と同様に、選択ラインの所定の位置の選択ライン電圧を計測するためのものである。ADC161は、計測用配線Lms(1)、Lms(m)を介して個別に計測されたアナログ電圧からなる選択ライン電圧をデジタル信号に変換して、検出結果としてコントローラ150に出力する。
【0114】
なお、本実施形態に係るADC161は、選択・データ1チップドライバ170と別個の構成として独立して設けられるものであってもよいし、図21(b)に示すように、ADC161が選択・データ1チップドライバ170の内部に設けられているものであってもよい。すなわち、図21(a)、(b)に示すADC161は、上述した第1の実施形態に示した選択ライン電圧計測回路160に相当する。
【0115】
また、図22に示す表示装置100は、図21に示したように計測用配線Lms(1)、Lms(m)及びADC161が予め接続され、一体的に組み込まれた構成とは異なり、表示装置100の外部から選択ラインLsの電圧を検出可能なように形成された計測用端子パッドPms(1)及びPms(m)のみを備えている。ここで、計測用端子パッドPms(1)及びPms(m)には、選択ラインLsの電圧の検出を行うときに、ADC162に接続されたプローブ針が接触する。これにより、ADC162は、計測用端子パッドPms(1)及びPms(m)を介して計測されたアナログ電圧からなる選択ライン電圧をデジタル信号に変換してコントローラ150に出力する。すなわち、図22に示すADC162は、上述した第1の実施形態に示した選択ライン電圧計測回路160に相当し、例えばプローブ針を備えたプローバ内に設けられる。
【0116】
図21(a)、(b)に示したADC161を備えた表示装置100においては、選択ライン電圧の計測機構が一体的に組み込まれているので、選択ライン電圧の計測動作を任意のタイミングで実行して、付加期間Tadの長さを任意のタイミングで再調整することができる。したがって、これらの構成の表示装置は、表示画質の経時劣化が見込まれる場合に有効である。一方、図22に示した表示装置においては、選択ライン電圧の計測機構が表示装置に組み込まれていないので、表示装置の装置構成や駆動制御を簡略化することができる。したがって、この構成の表示装置は、選択ライン電圧の計測動作(付加期間Tadの設定動作)を、表示装置の出荷前に1回のみ実行すればよい場合に有効である。
【0117】
<電子機器の適用例>
次に、上述した各実施形態に係る表示装置及びその駆動制御方法を適用した電子機器について説明する。
【0118】
上述した第1乃至第4の実施形態に示したように、有機EL素子OELからなる発光素子を各画素PIXに有する表示パネル110を備える表示装置100は、薄型テレビジョンやモニター等の、大画面の表示デバイスを備える電子機器に適用することができる。
【0119】
図23は、第1乃至第4の実施形態に係る表示装置(発光装置)を適用した薄型テレビジョンの構成例を示す斜視図である。
図23において、薄型テレビジョン200は、大別して、本体部201と、本実施形態の表示パネル110を備える表示装置100からなる表示部202と、操作用コントローラ(リモコン)203と、を備えている。この場合、表示部202において、表示パネル110の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【符号の説明】
【0120】
100 表示装置
110 表示パネル
120 選択ドライバ
121 シフトレジスタ
122a レベルシフタ
122b バッファ
130 電源ドライバ
140 データドライバ
150 コントローラ
160 選択ライン電圧計測回路
161、162 ADC
170 選択・データ1チップドライバ
PIX 画素
DC 発光駆動回路
OEL 有機EL素子

【特許請求の範囲】
【請求項1】
発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有し、行方向に沿って互いに隣接して設けられた複数の走査線に接続され、該各走査線の延在方向に沿って配列された複数の画素を駆動して、前記各画素の前記発光素子の発光を制御する発光駆動装置であって、
前記複数の走査線の各々の一端に第1の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、
画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、
を備え、
前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間が、第1の期間と該第1の期間に続く第2の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第2の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第1の期間とが重複する期間を有するように設定され、
前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第2の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする発光駆動装置。
【請求項2】
前記第1の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第2の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第1の前記画素の近傍の前記走査線の電圧からなる第1電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第2電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第1の電圧値の80%乃至100%の値であることを特徴とする請求項1記載の発光駆動装置。
【請求項3】
前記第1の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする請求項1又は2に記載の発光駆動装置。
【請求項4】
前記走査線に接続されて、前記第1電圧及び前記第2電圧の電圧値を計測する電圧計測回路を備えることを特徴とする請求項2記載の発光駆動装置。
【請求項5】
前記電圧計測回路によって計測される前記第1電圧と前記第2電圧の電圧値の比較に基づいて、前記第1の期間の時間を設定する制御回路を備えることを特徴とする請求項4記載の発光駆動装置。
【請求項6】
発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルと、
前記発光パネルの、前記複数の画素の前記発光素子を駆動する発光駆動装置と、
を備え、
前記発光駆動装置は、
前記複数の走査線の各々の一端に第1の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、
画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、
を備え、
前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間は、第1の期間と該第1の期間に続く第2の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第2の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第1の期間とは重複する期間を有するように設定され、
前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第2の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする発光装置。
【請求項7】
前記第1の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第2の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第1の前記画素の近傍の前記走査線の電圧からなる第1電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第2電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第1の電圧値の80%乃至100%の値であることを特徴とする請求項6記載の発光装置。
【請求項8】
前記第1の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする請求項6又は7に記載の発光装置。
【請求項9】
前記走査線に接続されて、前記第1電圧及び前記第2電圧の電圧値を計測する電圧計測回路を備えることを特徴とする請求項7記載の発光装置。
【請求項10】
前記電圧計測回路によって計測される前記第1電圧及び前記第2電圧の電圧値と、前記第1の電圧値と、の比較に基づいて、前記第1の期間の時間を設定する制御回路を備えることを特徴とする請求項9記載の発光装置。
【請求項11】
前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項6乃至10のいずれかに記載の発光装置。
【請求項12】
請求項6乃至11のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。
【請求項13】
発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルを備え、画像データに応じた輝度階調で前記複数の画素の前記発光素子を発光動作させる発光装置の駆動制御方法であって、
第1の期間の時間を設定する設定ステップと、
前記各走査線の一端に、前記各画素の前記スイッチングトランジスタを動作させるための選択信号を、第1の電圧値に設定して、印加期間が前記第1の期間と該第1の期間に続く第2の期間とをする所定のタイミングで順次印加する選択ステップと、
前記画像データに基づく階調信号を、前記タイミングに応じて前記各画素に書き込む書込ステップと、
を含み、
前記選択ステップにおける前記タイミングは、一つの前記走査線に印加される前記選択信号の前記第2の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第1の期間と、が重複する期間を有するように設定され、
前記書込ステップは、前記タイミングにおいて、前記各走査線に印加される前記選択信号の印加期間が前記第2の期間であるときに、当該走査線に対応する前記各画素に前記階調電圧を印加することを特徴とする発光装置の駆動制御方法。
【請求項14】
前記設定ステップは、前記第1の期間の時間を、前記選択ステップにより前記選択信号を一つの前記走査線の一端に印加したときの、前記第2の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第1の前記画素の近傍の前記走査線の電圧からなる第1電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第2電圧の電圧値とが、許容範囲内の値となる長さに設定し、該許容範囲は前記第1の電圧値の80%乃至100%の値であることを特徴とする請求項13記載の発光装置の駆動制御方法。
【請求項15】
前記設定ステップは、
前記第1の期間の時間を所定の初期値に設定する初期化ステップと、
前記選択信号を前記走査線の一端に印加する選択信号印加ステップと、
前記第1電圧の電圧値と前記第2電圧の電圧値とを計測する電圧計測ステップと、
計測した前記第1電圧の電圧値及び前記第2電圧の電圧値と前記第1の電圧値とを比較する電圧比較ステップと、
前記電圧比較ステップにおける比較結果に基づいて、前記第1の期間の時間を調整する印加時間調整ステップと、
前記電圧比較ステップにおいて、前記第1電圧の電圧値及び前記第2電圧の電圧値が前記第1の電圧値に対する前記許容範囲内の値となったときの前記第1の期間の時間を、前記第2電圧印加ステップにおける前記第2の期間の時間に設定する印加期間決定ステップと、
を含むことを特徴とする請求項14記載の発光装置の駆動制御方法。
【請求項16】
前記設定ステップは、前記第1の期間の時間を、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定することを特徴とする請求項13又は15に記載の発光装置の駆動制御方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate


【公開番号】特開2011−158865(P2011−158865A)
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願番号】特願2010−22903(P2010−22903)
【出願日】平成22年2月4日(2010.2.4)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】