相変化メモリのプログラミングのためのセットパルス
【課題】相変化メモリをプログラムするための単一パルスアルゴリズムを提供する。
【解決手段】相変化メモリ（ＰＣＭ）セルを融解させるために第１の特定の信号値レベルで電子信号を印加させることと、前記ＰＣＭセルが融解した後、０ではない第２の特定の信号値レベルに到達するまで、印加されている前記電子信号の前記信号値レベルを低下させることと、を含み、前記信号値レベルは、前記第１の特定の信号値レベルと前記第２の特定の信号値レベルとの間で、信号値レベルの実質的に垂直な降下が起きないように低下する。
【解決手段】相変化メモリ（ＰＣＭ）セルを融解させるために第１の特定の信号値レベルで電子信号を印加させることと、前記ＰＣＭセルが融解した後、０ではない第２の特定の信号値レベルに到達するまで、印加されている前記電子信号の前記信号値レベルを低下させることと、を含み、前記信号値レベルは、前記第１の特定の信号値レベルと前記第２の特定の信号値レベルとの間で、信号値レベルの実質的に垂直な降下が起きないように低下する。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示される主題は、メモリデバイスに関し、特に、相変化メモリをプログラムするための単一パルスアルゴリズムに関する。
【背景技術】
【０００２】
相変化メモリ（ＰＣＭ）は、例を少しだけ挙げると、カルコゲナイドガラス又はゲルマニウム・アンチモン・テルル化合物（ＧＳＴ）等の１つ以上の特定の相変化材料の挙動又は特性に、少なくとも部分的に基づいて動作し得る。このような材料の結晶状態又はアモルファス状態の電気抵抗率は互いに異なることがあり、結果として、情報を記憶することのできるベースを提供し得る。アモルファスの高抵抗状態は、記憶された第１のバイナリ状態を表すことがあり、結晶の低抵抗状態は、記憶された第２のバイナリ状態を表すことがある。勿論、記憶された情報のこのようなバイナリ表現は単に例示である。すなわち、相変化メモリは更に、例えば、相変化材料の抵抗率の大きさを変化させることによって表される複数のメモリ状態を記憶するために用いられてよい。
【０００３】
ＰＣＭセルにおいて、アモルファス状態から結晶状態への遷移は、比較的高速なＰＣＭ書き込み動作を提供するには十分短いが、アモルファス状態から結晶状態へ遷移させるのには十分長い遷移期間を伴うことがある。従って、遷移期間が短すぎると、例えば、アモルファス状態と結晶状態の材料の混合を含むＰＣＭセルをもたらし、これにより、メモリセル状態が不確定になって、ＰＣＭセルに障害をもたらす場合がある。
【０００４】
非限定的かつ非網羅的な実施形態について、以下の図を参照して記載する。特に明示がない限り、類似の番号は様々な図を通して類似の部分を示す。
【図面の簡単な説明】
【０００５】
【図１】図１は、相変化メモリの実施形態の一部を示す概略図である。
【図２】図２は、メモリシステムの実施形態における相変化メモリの一部の断面図である。
【図３】図３は、メモリシステムの実施形態における電子信号波形の特性のプロット図である。
【図４】図４は、ＰＣＭの実施形態におけるメモリセルの集合に対するセット速度（ｓｅｔ ｒａｔｅ）の分布を示しているプロット図である。
【図５】図５は、メモリシステムの実施形態における電子信号波形の特性のプロット図である。
【図６】図６は、メモリシステムの実施形態における電子信号のセット部分を発生する電子回路の概略図である。
【図７】図７は、メモリシステムの実施形態における電子信号のセット部分のコンポーネントの特性のプロット図である。
【図８】図８は、メモリシステムの実施形態における電子信号のセット部分の特性のプロット図である。
【図９】図９は、メモリシステムの実施形態におけるメモリセルに、電子信号のセット部分を印加する処理の流れ図である。
【図１０】図１０は、コンピュータシステムの実施形態を説明するための概略図である。
【発明を実施するための形態】
【０００６】
本明細書全体を通して、「一実施形態」又は「実施形態」を参照することは、ある実施形態に関連して記載される特定の特徴、構造、特性が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」又は「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特徴、構造、又は特性は、１つ以上の実施形態において組み合わされてよい。
【０００７】
相変化メモリ（ＰＣＭ）セルは、バイナリ論理値を記憶するために用いた場合、２つの状態のうちの１つにセット（ｓｅｔ）又はリセット（ｒｅｓｅｔ）され得る。例えば、アモルファスの高抵抗状態は、記憶された第１のバイナリ状態を表し得て、結晶性の低抵抗状態は、記憶された第２のバイナリ状態を表し得る。ＰＣＭセルは、自体の相変化材料を融解させ、次いで比較的急速にクエンチさせるように、比較的高振幅で比較的短い持続期間の電気プログラミングパルス又は信号を印加することによって、アモルファス状態にリセットすることができる。リセット状態において、相変化材料の活性領域は、実質的にドーム型で、ＰＣＭセル内の抵抗性ジュールヒータエレメントに隣接して配置されたアモルファス領域を含むことがある。結晶化された相変化材料は、相変化材料のアモルファス領域を囲むことができる。リセット状態において、ＰＣＭセルは、比較的高い電気抵抗を有することがある。続く処理において、ＰＣＭセルは、相変化材料の実質的に全領域が結晶になり得るように、ドーム型のアモルファス領域を結晶化することによって、結晶状態にセットされてよい。相変化材料を結晶化させるために、ＰＣＭセルに印加される電子信号の信号レベル値を低下させる処理を含むことがある。セット状態において、ＰＣＭセルは、比較的低い電気抵抗を有してよい。ドーム型のアモルファス領域を結晶化させる処理は、ＰＣＭセルの動作性能（例えば、プログラミング速度）に役立つように比較的急速に実行することができる。しかしながら、結晶化を急速に実行し過ぎると、相変化材料において非結晶化アモルファス領域又は欠陥がもたらされて、所期より高い電気抵抗となり得る。所期の結晶化処理は、不都合にアモルファス領域又は欠陥を生成することなく、ドーム型のアモルファス領域を結晶化させる時間を与えるために、電子信号を低下させることを含んでよい。ＰＣＭセルをセットする電子信号の低下率を選択する処理は、例えば、ＰＣＭの書き込む速度と、相変化材料の比較的高い割合が結晶化されることを確実にすることとの間のトレードオフを伴うことがある。
【０００８】
メモリデバイスは、アレイ状に整列され得る複数のＰＣＭセルを含んでよい。例えば、少なくとも部分的には、ロットごと又は半導体ウェハ上の領域ごとの製造条件のばらつきのために、ＰＣＭセルの特性又は物理パラメータがＰＣＭセル間でばらつくことがある。物理パラメータには、例を少しだけ挙げると、ＰＣＭセル内の相変化材料の体積又は寸法、相変化材料と抵抗性ヒータとの間の接触面積、抵抗性ヒータの抵抗が含まれることがある。勿論、いくつかの状況又はイベントのうちのいずれかにより、ばらつきがもたらされることがある。他の例として、回路内のＰＣＭの物理的位置が、ＰＣＭセルの物理パラメータに影響を与えること、又はＰＣＭセルの物理パラメータを修正することがある。特に、キャパシタンス、磁場もしくは電場、又は熱が、ばらつきに寄与し得る。従って、ＰＣＭアレイ内のＰＣＭセルの一部分が、ＰＣＭセルの他の部分とは異なって挙動することがある。例えば、特定の電子信号がいくつかのＰＣＭセルに影響を与える速度は、他のＰＣＭセルと異なってよい。ＰＣＭセル間の物理パラメータ又は材料パラメータのばらつきは、所定の電子信号が様々なＰＣＭセルに影響を与える速度のばらつきをもたらすいくつかの条件に含まれることがある。
【０００９】
実施形態において、ＰＣＭセルを動作させる方法は、ＰＣＭセル内の相変化材料を融解させるために電子信号を印加することを含んでよい。例えば、電子信号は、メモリコントローラによって実行される書き込み動作中に、ＰＣＭセルの抵抗性ヒータに印加されてよいが、請求項の主題はそのように限定されるものではない。電子信号は、相変化材料を融解させるために、第１の特定の信号値レベルで印加されてよい。印加されている電子信号の信号値レベルは、相変化材料が融解した後、０ではない第２の特定の信号値レベルに到達するまで引き続き低下させることができる。信号値レベルは、第１の特定の信号値レベルと第２の特定の信号値レベルとの間で、信号値レベルの実質的垂直降下が生じないように低下させることができる。例えば、信号値レベルの低下速度は、ナノ秒あたり約０．３マイクロアンペア未満から約１２．０マイクロアンペアまで（例えば、結晶化速度）であってよいが、請求項の主題はそのように限定されるものではない。
【００１０】
上に記載されたような方法は、例えば、ＰＣＭセルアレイに含まれ得る、複数のＰＣＭセルに適用されてよい。複数のＰＣＭセルの場合において、電子信号は、２つ以上のＰＣＭセルの相変化材料を融解させるために、第１の特定の信号値レベルで、２つ以上の抵抗性ヒータに印加されてよい。ＰＣＭセルの相変化材料を融解させることに続いて、信号値レベルは、以下に更に詳細に記載されるように、相変化材料がＰＣＭセルの外周から内側に結晶化されるように低下させることができる。一実装例において、信号値レベルは、融解した相変化材料に対応する第１の特定の信号値レベルと第２の特定の信号値レベルとの間の近似的に直線の傾斜に従って低下させることができる。一実装例において、第２の特定の信号値レベルは、複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルの温度以下の相変化材料の温度に対応してよい。
【００１１】
実施形態において、ＰＣＭセルを動作させる方法は、温度の実質的な垂直降下がアレイのセルのプログラミング中に生じないようにＰＣＭセルのアレイ内のＰＣＭセルをプログラムする抵抗性ヒータを備えるデバイスを含んでよい。抵抗性ヒータは、例えば、リセット温度レベルからセット温度レベルまで温度を低下させることによって、ＰＣＭセルアレイのセルをプログラムしてよい。リセット温度は、アレイの任意のセルの最も高い融解温度以上の温度を含んでよい。他方で、セット温度レベルは、アレイの任意のセルの最も低い結晶化温度以下の温度を含んでよい。
【００１２】
ＰＣＭセルを動作させる方法は、単一信号パルスを含む電子信号をＰＣＭセルに印加することを含んでよい。複数のＰＣＭセルをリセットした後にセットするように、単一信号パルスを印加することができるが、いくつかのＰＣＭセルは、他とは異なる時間に結晶化温度レベルに到達する。単一信号パルスは、ＰＣＭセルの加熱要素に印加される電流パルスを含んでよい。単一信号パルスは、ＰＣＭセル自身が加熱要素を含む、自己発熱セルアーキテクチャのＰＣＭセルに印加される電流パルスを含んでよい。単一信号パルスは、複数のＰＣＭセルのうち最高融解温度を有するＰＣＭセルの融解温度に相当するか又はそれを超える温度をもたらすように初期レベルで印加されてよい。単一信号パルスは、複数のＰＣＭセルが実質的に完全に結晶化されるようになり得るように印加されてよい。温度の変化が、複数のＰＣＭセルのうち最も遅いＰＣＭセルが実質的に完全に結晶化されることが可能な速度に対応する速度以下になるように、単一信号パルスが印加されてよい。単一信号パルスは、複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルの温度以下である副次温度をもたらしてよい。
【００１３】
ＰＣＭセルを動作させる方法は、一実装例において、複数のＰＣＭメモリセルを備えるメモリアレイを含む集積回路を用いて実行されてよい。複数のＰＣＭメモリセルは、単一パルスの印加中に複数のＰＣＭメモリセルのうちのどれも状態検証することなく、この単一パルスを介して実質的に完全に融解した後に実質的に完全に結晶化することができる。反対の例として、ＰＣＭセルを特定の状態にプログラムする処理は、これらＰＣＭセル又はそれの一部がこの特定の状態にプログラムされたかどうかを検証する処理によって分離される複数のパルスを用いて実行されてよい。
【００１４】
図１は、相変化メモリ１００の実施形態の一部分を示す図である。こうした部分が２つのメモリセルを含むように示しているが、説明する目的のために、各メモリセルを異なるメモリ状態にしている。半導体基板１５０は、Ｎ−ドープ領域１５５を含んでよいが、例えば、Ｐ−ドープ領域の使用を含めて、他の構成が用いられてよい。相変化メモリ１００は、ワード線１０５、ビット線１２０、又はワード線コンタクト１１０を含んでよい。１つのメモリ状態を示すために、相変化材料１２５の一部分と接触しているヒータ１４５が、相変化材料１２５の部分１４０を加熱して融解させることができ、例えば、次いで、部分１４０を、アモルファスのゲルマニウム・アンチモン・テルル化合物（ＧＳＴ）を含むように比較的急速に冷却することができる。アモルファス材料は、相対的に高抵抗にすることができ、これにより、ビット線コンタクト１２０との高抵抗な接続がもたらされる。他のメモリ状態を示すために、相変化材料１１５の一部分に接触しているヒータ１３５が、相変化材料１１５の一部分を加熱して融解させることができ、次いで、この部分を、結晶性又は多結晶性の低抵抗材料を含むように比較的ゆっくりと冷却することができる。したがって、多結晶性の相変化材料１１５は、その後、コンタクト１２０との低抵抗接続をもたらすことができる。勿論、ＰＣＭのこのような部分についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００１５】
上で示したように、多結晶性の相変化材料１１５は、結晶化処理を急速に実行し過ぎたことによる非結晶化アモルファス領域を含み得る１つ以上の欠陥１３０を発生させる場合がある。欠陥１３０は、不利益なことに、ビット線コンタクト１２０への接続の抵抗を増加させる場合があり、メモリセルの動作不良となり得る。例えば、欠陥のあるメモリセルは、低抵抗状態によって表されるバイナリ値を読みそこなう場合がある。
【００１６】
図２は、メモリシステムの実施形態における多結晶性相変化材料の部分２１０の断面図である。相変化材料の部分２１０は、例えば、図１に示された相変化材料１２５に類似してよい。特定の時間内に、電子信号の信号値レベルの低下に応答して、ドーム型のアモルファス領域２２０がより小さな部分２３０に収縮することができ、これにより、上に記載されたように、ドーム型のアモルファス領域２２０を結晶化させることができる。電子信号の信号値レベルが低下し続けるのとともに、より小さな部分２３０は、アモルファス領域２２０の実質的に全体部分が結晶化されるまで縮小し続けることができる。このような収縮又は結晶化の速度は、例えば、ドーム型アモルファス領域２２０の高さ２４０の低下に関して定量化することができる。複数のＰＣＭセルに印加される電子信号が特定の低下レートの場合、上で言及されたように、収縮又は結晶化の速度はそれぞれのＰＣＭセル間でばらつくことがある。例えば、１つのＰＣＭセル内に含まれるドーム型アモルファス領域２２０が、他のＰＣＭセルのアモルファス領域より急速に結晶化することができるが、これは、たとえ両ＰＣＭに同一の電子信号レートがもたらされる場合があってもそうである。勿論、相変化材料の結晶化についてのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００１７】
図３は、メモリシステムの実施形態における、時間に対してプロットされた減少傾斜（ｄｅｃｒｅａｓｉｎｇ ｒａｍｐ）を含み得るセット部分３１０を含んでいる、セットパルス又は電子信号３００の特性を示すプロット図である。電子信号３００は、たとえば、複数のＰＣＭセルをプログラムするために印加される時間依存信号パルスを含むことがある。電子信号３００は、開始電流から終了電流までの、途切れのないスムーズな信号パスを含んでよい。例えば、電子信号３００のパラメータは、複数のＰＣＭセルのうち最も高い融解温度を有するＰＣＭセルの融解温度に相当するか又はそれを超える温度をもたらす開始電流を含んでよい。電子信号３００の他のパラメータは、複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルの温度に相当するか又はそれより低い温度をもたらす終了電流を含んでよい。
【００１８】
例えば、時間Ｔ０から時間Ｔ１までは、ＰＣＭセルをリセットする処理中に、ＰＣＭセルに印加される電子信号３００を、相変化材料の融解温度に対応する融解レベルに傾斜上げすることができる。温度が十分に高いと、ＰＣＭセルの相変化材料のアクティブボリュームを溶融相までもたらすことができる。時間Ｔ１から時間Ｔ２までは、このようなアモルファスの抵抗相が、電子信号３００は実質的に一定のままである一方で、相変化材料のアクティブボリュームの安定状態を含むことがあるが、請求項の主題はそのように限定されるものではない。続いて、時間Ｔ２から時間Ｔ３までは、セット処理が、層変化材料のアクティブボリュームを結晶化させる下り傾斜の電子信号３１０を含むことがある。相対的に高速な動作性能を実現するには、比較的高速で相変化材料を結晶化させるために、セット処理が、比較的急勾配の下り傾斜スロープ３２０を有する電子信号を印加することを含んでよい。しかしながら、上で議論されたように、電子信号の下り傾斜レートが特定の量より大きい場合、このようなレートにより、セット状態のＰＣＭセルにおいて未結晶化相変化材料の欠陥又はポケット領域がもたらされることがある。他方で、下り傾斜スロープ３３０等の電子信号の下り傾斜レートが特定の量よりも小さい場合、このようなレートが、ＰＣＭセルの性能低下（例えば、プログラム速度の低下）を導き得る。従って、電子信号３００の下り傾斜部分は、セット状態のＰＣＭセルに対して相変化材料の実質的に完全な結晶化を実現しながら、所期の動作性能のＰＣＭセルに対するスロープを有するように選択されてよい。例えば、プログラミング速度、プログラミングの信頼度、又はプログラミングの歩留まりの間でトレードオフを取った後に初期の動作性能を選択することができる。また、電子信号３１０を複数のＰＣＭセルに印加することができるが、こうした印加は、温度変化により温度が、これら複数のＰＣＭセルのうちこの温度変化に応答するのが最も遅いＰＣＭセルが実質的に完全に結晶化されることが可能な速度に相当する速度以下になるように行われる。
【００１９】
上で議論されたように、製造条件のばらつきのために、例えば、ＰＣＭ内のＰＣＭセルの特性又は物理的パラメータはばらつくことがある。例えば、特定の電子信号が、いくつかのＰＣＭセルに対して他のＰＣＭセルとは異なって影響を与えることがある。従って、ＰＣＭ内のＰＣＭセルの一部分は、特定の下り傾斜スロープを有する印加された電子信号に応答して、ＰＣＭセルの他の部分とは異なって挙動することがある。例えば、下り傾斜スロープ３２０を用いる結晶化処理は、ＰＣＭセルの他の部分に対しては（例えば、相変化材料内の欠陥を導くほど）速過ぎる場合でありながら、ＰＣＭセルの一部分に対しては望ましい場合がある。同様に、下り傾斜スロープ３３０を用いる結晶化処理は、ＰＣＭセルの他の部分に対しては必要より遅い（例えば、メモリ性能速度に悪影響をもたらす）場合でありながら、ＰＣＭセルの一部分に対して望ましい場合がある。従って、電子信号３１０の下り傾斜部分のような中程度の下り傾斜スロープは、いくつかのＰＣＭセルには速過ぎ、他のＰＣＭセルには遅過ぎ、かつ、更に他のＰＣＭセルには望ましい結晶化速度となる場合がある。ＰＣＭセルのばらつきを考慮に入れ得る下り傾斜スロープの選択は、後に詳細に議論される。
【００２０】
図４は、実施形態に係る、ＰＣＭ内のメモリセルの集合４００に対して望ましいセット速度の分布４０５を示しているプロット図である。「望ましい」とは、厳密な条件を表すことが意図されるものではない。従って、「望ましいセット速度」とは、例えば、比較的高速なメモリ性能を提供するのに十分速さでありながら、特定のＰＣＭセル（又は、類似するＰＣＭセルの集合）内の相変化材料の実質的に完全な結晶化を行うのに十分遅い電子信号のセット速度のことを漠然と指す。上で議論されたように、ＰＣＭデバイスは、例えば、それぞれのＰＣＭセルの製造条件のばらつきのために、セット速度にばらつきのあるＰＣＭセルを含むことがある。例えば、上に記載されたように、特定の電子信号がいくつかのＰＣＭセルに影響を与える速度は、他のＰＣＭセルとは異なることがある。図３において電子信号３００を用いる実施例を説明するために、ＰＣＭセル４２０をセットする処理は、下り傾斜スロープ３２０に対応する特定のレートで電子信号を傾斜下げすることを含んでもよく、ＰＣＭセル４３０をセットする処理は、下り傾斜スロープ３３０に対応する特定のレートで電子信号を傾斜下げすることを含んでもよく、かつ、ＰＣＭセル４１０をセットする処理は、電子信号３１０の下がり傾斜部分に対応する特定のレートで電子信号を傾斜下げすることを含んでよい。ＰＣＭセルの特定の集合４３５は、下り傾斜のバイアス信号の比較的小さな又は緩やかなスロープに対応してよい。他のＰＣＭセルの集合に比較して、特定の集合４３５は、最も遅い結晶化速度を有してよい。このことはとりわけ、例えば、比較的体積の大きな相変化材料を有するＰＣＭセル又はヒータと相変化材料との接触面積が比較的小さいＰＣＭセルの場合にあてはまることがある。勿論、このようなＰＣＭセルの分布は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２１】
図５は、例えば、図４に表された集合を含み得る複数のＰＣＭセルに印加され得る電子信号５００の概略図である。電子信号５００は、時間に対してプロットされたセット部分５１０を含んでよい。時間Ｔ０から時間Ｔ１までは、電子信号５００が、相変化材料の融解温度に対応する融解レベル５０５に傾斜上げされてよい。時間Ｔ０から時間Ｔ１までは、電子信号５００を複数のＰＣＭセルに印加して、これら複数のＰＣＭセルうち最も高い融解温度を有するＰＣＭセルに対する融解温度に相当するか又はそれを超える温度をもたらすことができる。続いて、時間Ｔ２から時間Ｔ３までは、セット処理が、相変化材料のアクティブボリュームを結晶化させるために、下り傾斜の電子信号５００を含んでよい。特定の実現例において、電子信号５００は、時間Ｔ２と時間Ｔ３間で電子信号５００を低下させるスロープを有する、実質的に直線の部分５１０を含んでよい。実質的に直線の部分５１０を含む下り傾斜の電子信号を印加することにより、ＰＣＭセルの集合がセット状態に結晶化することのできる速度を改善することに対する利点をもたらすことができる。具体的には、結晶化は、最終的なセット構造における相変化材料の欠陥又はアモルファス領域を実質的に生み出すことなく実行され得る。一実現例において、電子信号の線形部分５１０は、例えば、図４に示されたような、望ましいセット速度の分布を有するＰＣＭセルの集合に印加されてよい。ある応用例では、実質的に直線の部分５１０のスロープを、特定の集合４３５に対応するように選択することがあるが、この特定の集合４３５は、他の集合のＰＣＭセルにと比較して最も遅い結晶化速度を有し得る。例えば、実質的に直線の部分５１０のスロープは、特定の集合４３５のＰＣＭセルの結晶化速度に実質的に等しい、これらＰＣＭセルの相変化材料の温度変化速度に対応するように選択されてよい。電子信号５００は、セット処理中の結晶化速度が、ＰＣＭセル内の相変化材料のドーム型活性領域の高さに関して線形であり得るように、ＰＣＭセルに印加されてよい。
【００２２】
実質的に直線の部分５１０は、時間Ｔ３における結晶化レベルに及ぶことがあるが、このＴ３以降、電子信号５００のスロープ５３０を、プログラム速度を改善するように増大させることができる。ある結晶化レベルは、ＰＣＭセルの実質的に全集合の相変化材料が結晶化され得る温度に対応することがある。すなわち、ある結晶化レベルは、全てのＰＣＭセルの相変化材料を結晶化することができる可能性が比較的高いことがある温度に対応することがある。電子信号５００の結晶化レベルは、ＰＣＭセルの実質的に全集合の読み出しバイアス（ｒｅａｄ ｂｉａｓ）に実質的に等しくてよい。例えば、カルコゲナイドガラスの場合、読み出しバイアスが約１．３ボルトを含んでよいが、請求項の主題はそのように限定されるものではない。電子信号５００が、０ではない信号値レベル５３５に到達して、ＰＣＭセルをセットする処理を終了させることがあるが、請求項の主題はそのように限定されるものではない。
【００２３】
図６は、メモリシステムの実施形態における電子信号のセット部分を発生させるための電子回路６００の概略図である。回路６００は、例えば、様々な特性を有する電子信号のセット部分を発生させるか又は生成する多くの技術のうちの１つを含むにすぎないが、請求項の主題は特定の技術に限定されるものではない。回路６００は、トランジスタＭ１、キャパシタＣ１、電流源Ｉ１、２つのスイッチＳ１１、Ｓ１２、電圧Ｖ１を含むサブ回路６１０と、トランジスタＭ２、キャパシタＣ２、電流源Ｉ２、２つのスイッチＳ２１、Ｓ２２、電圧Ｖ２を含むサブ回路６２０と、トランジスタＭ３、キャパシタＣ３、電流源Ｉ１、２つのスイッチＳ３１、Ｓ３２、電圧Ｖ３を含むサブ回路６３０とを備えることができる。供給電圧Ｖｓｕｐは、サブ回路６１０、６２０、及び６３０に供給されてよい。回路６００は、例えば、セット処理中にＰＣＭに印加されるべき電圧Ｖｏｕｔを発生してよい。Ｖｏｕｔは、電子信号５００に類似する信号を含んでよい。このような場合、Ｖｏｕｔは、区分的に継続することのある実質的に直線の部分５１０を含み、これにより、レジスタ‐キャパシタ（ＲＣ）コンビネーション６５０によって時間とともに平均化され得る１つ以上のスロープを含むことがある。本明細書中で回路６００は３つのサブ回路６１０、６２０、及び６３０を含むように記載されているが、波形発生回路は任意数のサブ回路を含んでよい。例えば、回路６００は、追加のサブ回路を含んでよい。従って、回路６００についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２４】
図７及び図８は、例えば、回路６００によって発生され得る電子信号のセット部分のコンポーネントの特性のプロット図である。電子信号は、例えば、メモリコントローラによる読み出し又は書き込み動作中にＰＣＭセルに印加されてよい。特に、波形７００及び８００は、実施形態によれば、時間の関数としてプロットされるＶｏｕｔを含んでよい。図６に戻ると、最初に、３つのスイッチＳ１１、Ｓ２１、及びＳ３１が閉じており、一方で、３つのスイッチＳ１２、Ｓ２２、及びＳ３２が開いていることがある。ある機器構成では、電圧Ｖｇ１、Ｖｇ２、及びＶｇ３が、それぞれ電圧Ｖ１、Ｖ２、及びＶ３に初期化されることがある。Ｖ１はＶ２より大きく、Ｖ２はＶ３より大きいことがある。ある状況では、ｔ０とｔ１間に初期状態７１０及び８１０が含まれることがある。ｔ１の前に、３つのスイッチ、Ｓ１１、Ｓ２１、及びＳ３１は開かれ、３つのキャパシタＣ１、Ｃ２、及びＣ３は、それらのそれぞれの電圧を蓄えることができる。ｔ１では、３つのスイッチＳ１２、Ｓ２２、及びＳ３２が閉じて、３つの独立した電流源Ｉ１、Ｉ２、及びＩ３をキャパシタＣ１、Ｃ２、及びＣ３に接続することができる。一実現例において、Ｉ１はＩ２よりも大きく、Ｉ２はＩ３よりも大きいことがある。キャパシタＣ１、Ｃ２、及びＣ３は、互いに異なる速度で放電し始めてよい。つまり、最も高い電圧Ｖ１で開始するＶｇ１は、最も速いスロープ７３０で、Ｖｇ２はより遅い速度７４０で、かつ、Ｖｇ３は最も遅い７５０で放電されてよい。Ｍ１、Ｍ２、及びＭ３は、Ｖｏｕｔがゲート電圧のうちの１つからＶｔｎを引いたものに近似的に従い得るようにソースホロワを含むことがあり、ここで、ＶｔｎはＮ−チャネルＭＯＳＦＥＴの閾値電圧を含むことがある。Ｖｏｕｔが従うゲートは、回路６００内の最も高い電位におけるゲートを含んでよい。例えば、ｔ１の直後かつｔ２の前では、開始電圧Ｖ２及びＶ３がＶ１よりも小さいので、Ｍ１は、Ｖｏｕｔが近似的にＶｇ１−ＶｔｎとなるようにＶｏｕｔを決定することがある。最初にＭ２及びＭ３は、例えば、それらのソース電圧Ｖｏｕｔが、Ｖｇ２−Ｖｔｎ又はＶｇ３−Ｖｔｎより高い場合、オフであってよい。最終的に、ｔ２において、Ｍ１のゲート電圧は、Ｍ２のゲート電圧下を横切りその下に来ることがある。ここで、Ｍ２がオンになり、Ｍ１は閾値より下の状態に遷移してオフになることがある。従って、Ｖｏｕｔはその後、より遅い傾斜（より小さいスロープ）でＶｇ２によって決定されてよい。ｔ３では、Ｖｇ２がＶｇ３の下で交差するので、Ｍ２はオフになり、Ｍ３はオンになり、かつ、Ｖｏｕｔはその後、更に遅い傾斜レートでＭ３に従うことがある。勿論、回路６００についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２５】
図８は、例えば、セット傾斜（ｓｅｔ ｒａｍｐ）の減少部分に近似する、３部分の区分線形の出力電圧Ｖｏｕｔを示す。区分線形の曲線は、出力電圧が図７に個々に示されているサブ回路６１０、６２０、及び６３０の結果となり得る。区分線形の出力電圧は、例えば、回路６００の追加のサブ回路を介して、又はＲＣコンビネーション６５０を用いて、いっそう連続的（例えば、スムーズに）にすることができる。サブ回路の数の選択は、少なくとも部分的に、結果として起こる出力電圧の所期の分解能に基づき得る。電子信号の分解能は増加し得るが、追加されるサブ回路が更なるスペースを占有して、回路６００が望ましくないほど大きなサイズを有する場合がある。
【００２６】
波形７００又は８００は、例えば、図７及び図８に示したように、ｔ４で開始する比較的急速な電圧降下を含むことがある。任意選択のことではあるが、実質的０への急速な遷移を有する電圧をＰＣＭセルに印加することにより、それより低い場合には更なるプログラミングのない電圧でセット処理を終了することによりＰＣＭセルの動作性能を改善することを含めた利点をもたらすことができる。すなわち、０ボルトまで完全に傾斜するのではなく、セット処理は、例えば、近似的に１．３Ｖで停止してよい。
【００２７】
波形７００又は８００は、本明細書中では、３つの分離したスロープ８３０、８４０、及び８５０を含むように記載されるが、電子信号波形のセット部分は、任意数の分離したスロープ値又は任意数の連続的スロープ値範囲を含んでよい。従って、波形７００又は８００についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２８】
図９は、電子信号を複数のＰＣＭセルに印加する処理９００の流れ図である。処理９００は、他の可能な特性の中で、様々な融解温度、結晶化速度、又は結晶化温度を有するＰＣＭセルの集合を含む、複数のＰＣＭセルを伴うことがある。上で議論されたように、特性が様々であることは、例えば、ＰＣＭセルの製造条件のばらつき、電子システム内のＰＣＭセルの様々な配置、又は、いくつかの他の可能性のいずれかに起因する場合がある。従って、１つのＰＣＭセルの集合は、他のＰＣＭセルの集合と異なって挙動することがある。ブロック９１０では、信号を、第１の値で複数のＰＣＭセルに印加することができる。第１の値は、ＰＣＭセルの複合集合のうち最も高い融解温度を有するＰＣＭセルに含まれる特定のＰＣＭセル集合の融解温度に対応してよい。信号の第１の値は更に、例えば、この特定のＰＣＭセル集合をＲＥＳＥＴ状態に遷移させるリセットパルスの大きさと近似的に同じであってよい。
【００２９】
続いて、ブロック９２０では、信号を、ＰＣＭセルの複合集合のうち結晶化速度の最も低いＰＣＭセルに含まれる他の特定のＰＣＭセル集合の結晶化速度に対応する速度で低下させることができる。例えば、図４に関して上で言及されたように、特定の集合４３５は、ＰＣＭセルの複合集合４００の中で最も遅い結晶化速度を有してよい。次に、ブロック９３０では、信号を、第２の値で複数のＰＣＭセルに印加することができる。第２の値は、ＰＣＭセルの複合集合のうち最も低い結晶化温度を有するＰＣＭセルに含まれる更に他の特定のＰＣＭセル集合の結晶化温度に対応してよい。信号の第２の値は更に、例えば、読み出し動作中にＰＣＭセルを読み出すために用いられる読み出しバイアスの大きさと近似的に同じであってよい。勿論、処理９００についてのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００３０】
図１０は、メモリデバイス１０１０を含むコンピュータシステム１０００の実施形態を説明するための概略図である。例えば、コンピュータシステム１０００は、複数のＰＣＭセルをプログラムすることが可能な装置を駆動することができ、かつ、これら複数のＰＣＭセルをプログラムするために印加される単一パルスのパラメータを調整することができる。パラメータは、例えば、開始電流、終了電流、及び、時間に依存し、途切れがなく、スムーズな、開始電流から終了電流までの信号パスを含んでよい。コンピュータシステム１０００は、以下のどれか、すなわち、プログラミング速度、プログラミングの信頼度、又はプログラミングの歩留まりの間のトレードオフをもたらすようにパラメータを調整する機能を含んでよい。コンピュータシステム１０００は、複数のＰＣＭセルが殆ど完全に結晶化しているのを著しく弱めることなくプログラミング速度を低下させるように、パラメータを調整する機能を含んでよい。
【００３１】
コンピュータデバイスは、例えば、アプリケーション又は他のコードを実行するために、１つ以上のプロセッサを備えてよい。例えば、メモリデバイス１０１０は、図１に示したＰＣＭ１００を含むメモリを備えてよい。コンピュータデバイス１００４は、メモリデバイス１０１０を管理するように構成されてよい任意のデバイス、装置、又は機械の典型としてよい。メモリデバイス１０１０は、メモリコントローラ１０１５及びメモリ１０２２を含んでよい。例示であって制限されるものではないが、コンピュータデバイス１００４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス等の１つ以上のコンピュータデバイス又はプラットフォームと、例えば、ＰＤＡ、モバイル通信デバイス等の１つ以上のパーソナルコンピュータデバイスもしくは装置又は１つ以上の通信デバイスもしくは装置と、例えば、データベース又はデータ記憶サービスプロバイダ／システム等のコンピュータシステム及び／又は関連するサービスプロバイダ機能とを含むことがあり、又はこれらの要素の任意の組み合わせを含むことがある。
【００３２】
システム１０００に示した様々なデバイスの全部又は一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせを用いるかあるいは含むように実装されてよいことが理解される。ゆえに、例示であって限定されるものではないが、コンピュータデバイス１００４は、バス１０４０及びホスト又はメモリマイクロコントローラ１０１５を通してメモリ１０２２に動作的に連結される、少なくとも１つの処理ユニット１０２０を含んでよい。処理ユニット１０２０は、データコンピューティング手順又はデータコンピューティング処理の少なくとも一部を実行するように構成可能な１つ以上の回路の典型である。例示であって限定されるものではないが、処理ユニット１０２０は、１つ以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ等を含んでよく、又はこれらの任意の組み合わせを含んでよい。処理ユニット１０２０は、メモリコントローラ１０１５と通信するように構成されたオペレーティングシステムを含んでよい。このようなオペレーティングシステムは、例えば、バス１０４０上でメモリコントローラ１０１５に送信されるトランザクションコマンドを生成してよい。このようなコマンドは、例えば、読み出しコマンド及び／又は書き込みコマンドを含んでよい。書き込みコマンドに応答して、例えば、メモリコントローラ１０１５は、上記の電子信号５００等の電子信号を提供してよい。
【００３３】
メモリ１０２２は、任意のデータストレージ機構の典型である。メモリ１０２２は、例えば、一次メモリ１０２４又は二次メモリ１０２６を含んでよい。一次メモリ１０２４は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでよい。この例示は処理ユニット１０２０から離れているものとして説明したが、一次メモリ１０２４の全部又は一部は処理ユニット１０２０内に備えられていてよく、あるいは処理ユニット１０２０と同じ場所に設置されているか、又は処理ユニット１０２０に連結されてよいと理解されるべきである。
【００３４】
二次メモリ１０２６は、例えば、一次メモリと同一形式のメモリもしくは類似形式のメモリ、又は、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体メモリドライブ等の１つ以上のデータ記憶装置もしくはシステムを含んでよい。所定の実装例において、二次メモリ１０２６は動作可能的にコンピュータ可読媒体１０２８から受信可能であってよく、もしくは、コンピュータ可読媒体１０２８に連結するように構成可能であってよい。コンピュータ可読媒体１０２８は、例えば、データ、コード、又はシステム１０００内のデバイスのうちの１つ以上に対する命令を送ることができ、かつ／又は、こうしたデータ、コード、及び／又はシステム１０００内のデバイスのうちの１つ以上に対する命令をアクセス可能にすることができる任意の媒体を含んでよい。
【００３５】
コンピュータデバイス１００４は、例えば、入力／出力１０３２を含んでよい。入力／出力１０３２は、人又は機械の入力を受入れるように構成可能な、又は導入するように構成可能な１つ以上のデバイス又は機能、あるいは、人又は機械の出力を送達させるように構成可能な、又は提供するように構成可能な１つ以上のデバイス又は機能の典型である。例示であって限定されるものではないが、入力／出力デバイス１０３２は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでよい。
【００３６】
特定の実施形態が記載されてきたが、請求項の主題は特定の実施形態又は実装に範囲が限定されるものではないことが当然理解されるであろう。例えば、一実施形態は、例えばデバイス又はデバイスの組合せ上に組み込まれる等したハードウェア内のものであってよい。同様に、請求項の主題はこの点に範囲が限定されるものではないが、一実施形態は、例えば、結果として、先に記載された実施形態の１つ等の請求項の主題に従った方法の実施形態の性能となるように、特定の又は特別な目的のシステム又は装置によって実行されることが可能な命令を記憶することのできる１つの記憶媒体又は複数の記憶媒体等の１以上の物品を含んでよい。ただし当然、請求項の主題は、記載した実施形態のうちの１つに必ずしも限定されない。更に、特定の又は特別な目的のプラットフォームが、１つ以上の処理ユニット又はプロセッサか、ディスプレイ、キーボード、又はマウス等の１つ以上の入力／出力デバイスか、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、フラッシュメモリ、又はハードドライブ等の１つ以上のメモリを含むことがあるが、やはり、請求項の主題はこの実施例に範囲が限定されるものではない。
【００３７】
先の記載において、請求項の主題の様々な態様が記載されてきた。説明する目的のために、特別な数値、システム、又は機器構成を、請求項の主題の完全な理解をもたらすために示したこともあった。しかしながら、この開示内容により恩恵を受ける当業者には、請求項の主題はそれらの特定の詳細なしに実行することができることが明らかなはずである。他の例では、当業者によって理解されるべき特徴は、請求項の主題を不明瞭にしないために省略をするか、あるいは簡略化を行った。所定の特徴が本明細書中で説明あるいは記載されてきたが、当業者は、多くの変更、置換、変形、又は均等物を今や見出すことができる。それゆえ、添付の特許請求の範囲は、請求項の主題の真の趣旨の範囲に属するような全ての変更又は変形を包括するように意図されることが理解されるべきである。
【技術分野】
【０００１】
本明細書に開示される主題は、メモリデバイスに関し、特に、相変化メモリをプログラムするための単一パルスアルゴリズムに関する。
【背景技術】
【０００２】
相変化メモリ（ＰＣＭ）は、例を少しだけ挙げると、カルコゲナイドガラス又はゲルマニウム・アンチモン・テルル化合物（ＧＳＴ）等の１つ以上の特定の相変化材料の挙動又は特性に、少なくとも部分的に基づいて動作し得る。このような材料の結晶状態又はアモルファス状態の電気抵抗率は互いに異なることがあり、結果として、情報を記憶することのできるベースを提供し得る。アモルファスの高抵抗状態は、記憶された第１のバイナリ状態を表すことがあり、結晶の低抵抗状態は、記憶された第２のバイナリ状態を表すことがある。勿論、記憶された情報のこのようなバイナリ表現は単に例示である。すなわち、相変化メモリは更に、例えば、相変化材料の抵抗率の大きさを変化させることによって表される複数のメモリ状態を記憶するために用いられてよい。
【０００３】
ＰＣＭセルにおいて、アモルファス状態から結晶状態への遷移は、比較的高速なＰＣＭ書き込み動作を提供するには十分短いが、アモルファス状態から結晶状態へ遷移させるのには十分長い遷移期間を伴うことがある。従って、遷移期間が短すぎると、例えば、アモルファス状態と結晶状態の材料の混合を含むＰＣＭセルをもたらし、これにより、メモリセル状態が不確定になって、ＰＣＭセルに障害をもたらす場合がある。
【０００４】
非限定的かつ非網羅的な実施形態について、以下の図を参照して記載する。特に明示がない限り、類似の番号は様々な図を通して類似の部分を示す。
【図面の簡単な説明】
【０００５】
【図１】図１は、相変化メモリの実施形態の一部を示す概略図である。
【図２】図２は、メモリシステムの実施形態における相変化メモリの一部の断面図である。
【図３】図３は、メモリシステムの実施形態における電子信号波形の特性のプロット図である。
【図４】図４は、ＰＣＭの実施形態におけるメモリセルの集合に対するセット速度（ｓｅｔ ｒａｔｅ）の分布を示しているプロット図である。
【図５】図５は、メモリシステムの実施形態における電子信号波形の特性のプロット図である。
【図６】図６は、メモリシステムの実施形態における電子信号のセット部分を発生する電子回路の概略図である。
【図７】図７は、メモリシステムの実施形態における電子信号のセット部分のコンポーネントの特性のプロット図である。
【図８】図８は、メモリシステムの実施形態における電子信号のセット部分の特性のプロット図である。
【図９】図９は、メモリシステムの実施形態におけるメモリセルに、電子信号のセット部分を印加する処理の流れ図である。
【図１０】図１０は、コンピュータシステムの実施形態を説明するための概略図である。
【発明を実施するための形態】
【０００６】
本明細書全体を通して、「一実施形態」又は「実施形態」を参照することは、ある実施形態に関連して記載される特定の特徴、構造、特性が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」又は「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特徴、構造、又は特性は、１つ以上の実施形態において組み合わされてよい。
【０００７】
相変化メモリ（ＰＣＭ）セルは、バイナリ論理値を記憶するために用いた場合、２つの状態のうちの１つにセット（ｓｅｔ）又はリセット（ｒｅｓｅｔ）され得る。例えば、アモルファスの高抵抗状態は、記憶された第１のバイナリ状態を表し得て、結晶性の低抵抗状態は、記憶された第２のバイナリ状態を表し得る。ＰＣＭセルは、自体の相変化材料を融解させ、次いで比較的急速にクエンチさせるように、比較的高振幅で比較的短い持続期間の電気プログラミングパルス又は信号を印加することによって、アモルファス状態にリセットすることができる。リセット状態において、相変化材料の活性領域は、実質的にドーム型で、ＰＣＭセル内の抵抗性ジュールヒータエレメントに隣接して配置されたアモルファス領域を含むことがある。結晶化された相変化材料は、相変化材料のアモルファス領域を囲むことができる。リセット状態において、ＰＣＭセルは、比較的高い電気抵抗を有することがある。続く処理において、ＰＣＭセルは、相変化材料の実質的に全領域が結晶になり得るように、ドーム型のアモルファス領域を結晶化することによって、結晶状態にセットされてよい。相変化材料を結晶化させるために、ＰＣＭセルに印加される電子信号の信号レベル値を低下させる処理を含むことがある。セット状態において、ＰＣＭセルは、比較的低い電気抵抗を有してよい。ドーム型のアモルファス領域を結晶化させる処理は、ＰＣＭセルの動作性能（例えば、プログラミング速度）に役立つように比較的急速に実行することができる。しかしながら、結晶化を急速に実行し過ぎると、相変化材料において非結晶化アモルファス領域又は欠陥がもたらされて、所期より高い電気抵抗となり得る。所期の結晶化処理は、不都合にアモルファス領域又は欠陥を生成することなく、ドーム型のアモルファス領域を結晶化させる時間を与えるために、電子信号を低下させることを含んでよい。ＰＣＭセルをセットする電子信号の低下率を選択する処理は、例えば、ＰＣＭの書き込む速度と、相変化材料の比較的高い割合が結晶化されることを確実にすることとの間のトレードオフを伴うことがある。
【０００８】
メモリデバイスは、アレイ状に整列され得る複数のＰＣＭセルを含んでよい。例えば、少なくとも部分的には、ロットごと又は半導体ウェハ上の領域ごとの製造条件のばらつきのために、ＰＣＭセルの特性又は物理パラメータがＰＣＭセル間でばらつくことがある。物理パラメータには、例を少しだけ挙げると、ＰＣＭセル内の相変化材料の体積又は寸法、相変化材料と抵抗性ヒータとの間の接触面積、抵抗性ヒータの抵抗が含まれることがある。勿論、いくつかの状況又はイベントのうちのいずれかにより、ばらつきがもたらされることがある。他の例として、回路内のＰＣＭの物理的位置が、ＰＣＭセルの物理パラメータに影響を与えること、又はＰＣＭセルの物理パラメータを修正することがある。特に、キャパシタンス、磁場もしくは電場、又は熱が、ばらつきに寄与し得る。従って、ＰＣＭアレイ内のＰＣＭセルの一部分が、ＰＣＭセルの他の部分とは異なって挙動することがある。例えば、特定の電子信号がいくつかのＰＣＭセルに影響を与える速度は、他のＰＣＭセルと異なってよい。ＰＣＭセル間の物理パラメータ又は材料パラメータのばらつきは、所定の電子信号が様々なＰＣＭセルに影響を与える速度のばらつきをもたらすいくつかの条件に含まれることがある。
【０００９】
実施形態において、ＰＣＭセルを動作させる方法は、ＰＣＭセル内の相変化材料を融解させるために電子信号を印加することを含んでよい。例えば、電子信号は、メモリコントローラによって実行される書き込み動作中に、ＰＣＭセルの抵抗性ヒータに印加されてよいが、請求項の主題はそのように限定されるものではない。電子信号は、相変化材料を融解させるために、第１の特定の信号値レベルで印加されてよい。印加されている電子信号の信号値レベルは、相変化材料が融解した後、０ではない第２の特定の信号値レベルに到達するまで引き続き低下させることができる。信号値レベルは、第１の特定の信号値レベルと第２の特定の信号値レベルとの間で、信号値レベルの実質的垂直降下が生じないように低下させることができる。例えば、信号値レベルの低下速度は、ナノ秒あたり約０．３マイクロアンペア未満から約１２．０マイクロアンペアまで（例えば、結晶化速度）であってよいが、請求項の主題はそのように限定されるものではない。
【００１０】
上に記載されたような方法は、例えば、ＰＣＭセルアレイに含まれ得る、複数のＰＣＭセルに適用されてよい。複数のＰＣＭセルの場合において、電子信号は、２つ以上のＰＣＭセルの相変化材料を融解させるために、第１の特定の信号値レベルで、２つ以上の抵抗性ヒータに印加されてよい。ＰＣＭセルの相変化材料を融解させることに続いて、信号値レベルは、以下に更に詳細に記載されるように、相変化材料がＰＣＭセルの外周から内側に結晶化されるように低下させることができる。一実装例において、信号値レベルは、融解した相変化材料に対応する第１の特定の信号値レベルと第２の特定の信号値レベルとの間の近似的に直線の傾斜に従って低下させることができる。一実装例において、第２の特定の信号値レベルは、複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルの温度以下の相変化材料の温度に対応してよい。
【００１１】
実施形態において、ＰＣＭセルを動作させる方法は、温度の実質的な垂直降下がアレイのセルのプログラミング中に生じないようにＰＣＭセルのアレイ内のＰＣＭセルをプログラムする抵抗性ヒータを備えるデバイスを含んでよい。抵抗性ヒータは、例えば、リセット温度レベルからセット温度レベルまで温度を低下させることによって、ＰＣＭセルアレイのセルをプログラムしてよい。リセット温度は、アレイの任意のセルの最も高い融解温度以上の温度を含んでよい。他方で、セット温度レベルは、アレイの任意のセルの最も低い結晶化温度以下の温度を含んでよい。
【００１２】
ＰＣＭセルを動作させる方法は、単一信号パルスを含む電子信号をＰＣＭセルに印加することを含んでよい。複数のＰＣＭセルをリセットした後にセットするように、単一信号パルスを印加することができるが、いくつかのＰＣＭセルは、他とは異なる時間に結晶化温度レベルに到達する。単一信号パルスは、ＰＣＭセルの加熱要素に印加される電流パルスを含んでよい。単一信号パルスは、ＰＣＭセル自身が加熱要素を含む、自己発熱セルアーキテクチャのＰＣＭセルに印加される電流パルスを含んでよい。単一信号パルスは、複数のＰＣＭセルのうち最高融解温度を有するＰＣＭセルの融解温度に相当するか又はそれを超える温度をもたらすように初期レベルで印加されてよい。単一信号パルスは、複数のＰＣＭセルが実質的に完全に結晶化されるようになり得るように印加されてよい。温度の変化が、複数のＰＣＭセルのうち最も遅いＰＣＭセルが実質的に完全に結晶化されることが可能な速度に対応する速度以下になるように、単一信号パルスが印加されてよい。単一信号パルスは、複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルの温度以下である副次温度をもたらしてよい。
【００１３】
ＰＣＭセルを動作させる方法は、一実装例において、複数のＰＣＭメモリセルを備えるメモリアレイを含む集積回路を用いて実行されてよい。複数のＰＣＭメモリセルは、単一パルスの印加中に複数のＰＣＭメモリセルのうちのどれも状態検証することなく、この単一パルスを介して実質的に完全に融解した後に実質的に完全に結晶化することができる。反対の例として、ＰＣＭセルを特定の状態にプログラムする処理は、これらＰＣＭセル又はそれの一部がこの特定の状態にプログラムされたかどうかを検証する処理によって分離される複数のパルスを用いて実行されてよい。
【００１４】
図１は、相変化メモリ１００の実施形態の一部分を示す図である。こうした部分が２つのメモリセルを含むように示しているが、説明する目的のために、各メモリセルを異なるメモリ状態にしている。半導体基板１５０は、Ｎ−ドープ領域１５５を含んでよいが、例えば、Ｐ−ドープ領域の使用を含めて、他の構成が用いられてよい。相変化メモリ１００は、ワード線１０５、ビット線１２０、又はワード線コンタクト１１０を含んでよい。１つのメモリ状態を示すために、相変化材料１２５の一部分と接触しているヒータ１４５が、相変化材料１２５の部分１４０を加熱して融解させることができ、例えば、次いで、部分１４０を、アモルファスのゲルマニウム・アンチモン・テルル化合物（ＧＳＴ）を含むように比較的急速に冷却することができる。アモルファス材料は、相対的に高抵抗にすることができ、これにより、ビット線コンタクト１２０との高抵抗な接続がもたらされる。他のメモリ状態を示すために、相変化材料１１５の一部分に接触しているヒータ１３５が、相変化材料１１５の一部分を加熱して融解させることができ、次いで、この部分を、結晶性又は多結晶性の低抵抗材料を含むように比較的ゆっくりと冷却することができる。したがって、多結晶性の相変化材料１１５は、その後、コンタクト１２０との低抵抗接続をもたらすことができる。勿論、ＰＣＭのこのような部分についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００１５】
上で示したように、多結晶性の相変化材料１１５は、結晶化処理を急速に実行し過ぎたことによる非結晶化アモルファス領域を含み得る１つ以上の欠陥１３０を発生させる場合がある。欠陥１３０は、不利益なことに、ビット線コンタクト１２０への接続の抵抗を増加させる場合があり、メモリセルの動作不良となり得る。例えば、欠陥のあるメモリセルは、低抵抗状態によって表されるバイナリ値を読みそこなう場合がある。
【００１６】
図２は、メモリシステムの実施形態における多結晶性相変化材料の部分２１０の断面図である。相変化材料の部分２１０は、例えば、図１に示された相変化材料１２５に類似してよい。特定の時間内に、電子信号の信号値レベルの低下に応答して、ドーム型のアモルファス領域２２０がより小さな部分２３０に収縮することができ、これにより、上に記載されたように、ドーム型のアモルファス領域２２０を結晶化させることができる。電子信号の信号値レベルが低下し続けるのとともに、より小さな部分２３０は、アモルファス領域２２０の実質的に全体部分が結晶化されるまで縮小し続けることができる。このような収縮又は結晶化の速度は、例えば、ドーム型アモルファス領域２２０の高さ２４０の低下に関して定量化することができる。複数のＰＣＭセルに印加される電子信号が特定の低下レートの場合、上で言及されたように、収縮又は結晶化の速度はそれぞれのＰＣＭセル間でばらつくことがある。例えば、１つのＰＣＭセル内に含まれるドーム型アモルファス領域２２０が、他のＰＣＭセルのアモルファス領域より急速に結晶化することができるが、これは、たとえ両ＰＣＭに同一の電子信号レートがもたらされる場合があってもそうである。勿論、相変化材料の結晶化についてのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００１７】
図３は、メモリシステムの実施形態における、時間に対してプロットされた減少傾斜（ｄｅｃｒｅａｓｉｎｇ ｒａｍｐ）を含み得るセット部分３１０を含んでいる、セットパルス又は電子信号３００の特性を示すプロット図である。電子信号３００は、たとえば、複数のＰＣＭセルをプログラムするために印加される時間依存信号パルスを含むことがある。電子信号３００は、開始電流から終了電流までの、途切れのないスムーズな信号パスを含んでよい。例えば、電子信号３００のパラメータは、複数のＰＣＭセルのうち最も高い融解温度を有するＰＣＭセルの融解温度に相当するか又はそれを超える温度をもたらす開始電流を含んでよい。電子信号３００の他のパラメータは、複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルの温度に相当するか又はそれより低い温度をもたらす終了電流を含んでよい。
【００１８】
例えば、時間Ｔ０から時間Ｔ１までは、ＰＣＭセルをリセットする処理中に、ＰＣＭセルに印加される電子信号３００を、相変化材料の融解温度に対応する融解レベルに傾斜上げすることができる。温度が十分に高いと、ＰＣＭセルの相変化材料のアクティブボリュームを溶融相までもたらすことができる。時間Ｔ１から時間Ｔ２までは、このようなアモルファスの抵抗相が、電子信号３００は実質的に一定のままである一方で、相変化材料のアクティブボリュームの安定状態を含むことがあるが、請求項の主題はそのように限定されるものではない。続いて、時間Ｔ２から時間Ｔ３までは、セット処理が、層変化材料のアクティブボリュームを結晶化させる下り傾斜の電子信号３１０を含むことがある。相対的に高速な動作性能を実現するには、比較的高速で相変化材料を結晶化させるために、セット処理が、比較的急勾配の下り傾斜スロープ３２０を有する電子信号を印加することを含んでよい。しかしながら、上で議論されたように、電子信号の下り傾斜レートが特定の量より大きい場合、このようなレートにより、セット状態のＰＣＭセルにおいて未結晶化相変化材料の欠陥又はポケット領域がもたらされることがある。他方で、下り傾斜スロープ３３０等の電子信号の下り傾斜レートが特定の量よりも小さい場合、このようなレートが、ＰＣＭセルの性能低下（例えば、プログラム速度の低下）を導き得る。従って、電子信号３００の下り傾斜部分は、セット状態のＰＣＭセルに対して相変化材料の実質的に完全な結晶化を実現しながら、所期の動作性能のＰＣＭセルに対するスロープを有するように選択されてよい。例えば、プログラミング速度、プログラミングの信頼度、又はプログラミングの歩留まりの間でトレードオフを取った後に初期の動作性能を選択することができる。また、電子信号３１０を複数のＰＣＭセルに印加することができるが、こうした印加は、温度変化により温度が、これら複数のＰＣＭセルのうちこの温度変化に応答するのが最も遅いＰＣＭセルが実質的に完全に結晶化されることが可能な速度に相当する速度以下になるように行われる。
【００１９】
上で議論されたように、製造条件のばらつきのために、例えば、ＰＣＭ内のＰＣＭセルの特性又は物理的パラメータはばらつくことがある。例えば、特定の電子信号が、いくつかのＰＣＭセルに対して他のＰＣＭセルとは異なって影響を与えることがある。従って、ＰＣＭ内のＰＣＭセルの一部分は、特定の下り傾斜スロープを有する印加された電子信号に応答して、ＰＣＭセルの他の部分とは異なって挙動することがある。例えば、下り傾斜スロープ３２０を用いる結晶化処理は、ＰＣＭセルの他の部分に対しては（例えば、相変化材料内の欠陥を導くほど）速過ぎる場合でありながら、ＰＣＭセルの一部分に対しては望ましい場合がある。同様に、下り傾斜スロープ３３０を用いる結晶化処理は、ＰＣＭセルの他の部分に対しては必要より遅い（例えば、メモリ性能速度に悪影響をもたらす）場合でありながら、ＰＣＭセルの一部分に対して望ましい場合がある。従って、電子信号３１０の下り傾斜部分のような中程度の下り傾斜スロープは、いくつかのＰＣＭセルには速過ぎ、他のＰＣＭセルには遅過ぎ、かつ、更に他のＰＣＭセルには望ましい結晶化速度となる場合がある。ＰＣＭセルのばらつきを考慮に入れ得る下り傾斜スロープの選択は、後に詳細に議論される。
【００２０】
図４は、実施形態に係る、ＰＣＭ内のメモリセルの集合４００に対して望ましいセット速度の分布４０５を示しているプロット図である。「望ましい」とは、厳密な条件を表すことが意図されるものではない。従って、「望ましいセット速度」とは、例えば、比較的高速なメモリ性能を提供するのに十分速さでありながら、特定のＰＣＭセル（又は、類似するＰＣＭセルの集合）内の相変化材料の実質的に完全な結晶化を行うのに十分遅い電子信号のセット速度のことを漠然と指す。上で議論されたように、ＰＣＭデバイスは、例えば、それぞれのＰＣＭセルの製造条件のばらつきのために、セット速度にばらつきのあるＰＣＭセルを含むことがある。例えば、上に記載されたように、特定の電子信号がいくつかのＰＣＭセルに影響を与える速度は、他のＰＣＭセルとは異なることがある。図３において電子信号３００を用いる実施例を説明するために、ＰＣＭセル４２０をセットする処理は、下り傾斜スロープ３２０に対応する特定のレートで電子信号を傾斜下げすることを含んでもよく、ＰＣＭセル４３０をセットする処理は、下り傾斜スロープ３３０に対応する特定のレートで電子信号を傾斜下げすることを含んでもよく、かつ、ＰＣＭセル４１０をセットする処理は、電子信号３１０の下がり傾斜部分に対応する特定のレートで電子信号を傾斜下げすることを含んでよい。ＰＣＭセルの特定の集合４３５は、下り傾斜のバイアス信号の比較的小さな又は緩やかなスロープに対応してよい。他のＰＣＭセルの集合に比較して、特定の集合４３５は、最も遅い結晶化速度を有してよい。このことはとりわけ、例えば、比較的体積の大きな相変化材料を有するＰＣＭセル又はヒータと相変化材料との接触面積が比較的小さいＰＣＭセルの場合にあてはまることがある。勿論、このようなＰＣＭセルの分布は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２１】
図５は、例えば、図４に表された集合を含み得る複数のＰＣＭセルに印加され得る電子信号５００の概略図である。電子信号５００は、時間に対してプロットされたセット部分５１０を含んでよい。時間Ｔ０から時間Ｔ１までは、電子信号５００が、相変化材料の融解温度に対応する融解レベル５０５に傾斜上げされてよい。時間Ｔ０から時間Ｔ１までは、電子信号５００を複数のＰＣＭセルに印加して、これら複数のＰＣＭセルうち最も高い融解温度を有するＰＣＭセルに対する融解温度に相当するか又はそれを超える温度をもたらすことができる。続いて、時間Ｔ２から時間Ｔ３までは、セット処理が、相変化材料のアクティブボリュームを結晶化させるために、下り傾斜の電子信号５００を含んでよい。特定の実現例において、電子信号５００は、時間Ｔ２と時間Ｔ３間で電子信号５００を低下させるスロープを有する、実質的に直線の部分５１０を含んでよい。実質的に直線の部分５１０を含む下り傾斜の電子信号を印加することにより、ＰＣＭセルの集合がセット状態に結晶化することのできる速度を改善することに対する利点をもたらすことができる。具体的には、結晶化は、最終的なセット構造における相変化材料の欠陥又はアモルファス領域を実質的に生み出すことなく実行され得る。一実現例において、電子信号の線形部分５１０は、例えば、図４に示されたような、望ましいセット速度の分布を有するＰＣＭセルの集合に印加されてよい。ある応用例では、実質的に直線の部分５１０のスロープを、特定の集合４３５に対応するように選択することがあるが、この特定の集合４３５は、他の集合のＰＣＭセルにと比較して最も遅い結晶化速度を有し得る。例えば、実質的に直線の部分５１０のスロープは、特定の集合４３５のＰＣＭセルの結晶化速度に実質的に等しい、これらＰＣＭセルの相変化材料の温度変化速度に対応するように選択されてよい。電子信号５００は、セット処理中の結晶化速度が、ＰＣＭセル内の相変化材料のドーム型活性領域の高さに関して線形であり得るように、ＰＣＭセルに印加されてよい。
【００２２】
実質的に直線の部分５１０は、時間Ｔ３における結晶化レベルに及ぶことがあるが、このＴ３以降、電子信号５００のスロープ５３０を、プログラム速度を改善するように増大させることができる。ある結晶化レベルは、ＰＣＭセルの実質的に全集合の相変化材料が結晶化され得る温度に対応することがある。すなわち、ある結晶化レベルは、全てのＰＣＭセルの相変化材料を結晶化することができる可能性が比較的高いことがある温度に対応することがある。電子信号５００の結晶化レベルは、ＰＣＭセルの実質的に全集合の読み出しバイアス（ｒｅａｄ ｂｉａｓ）に実質的に等しくてよい。例えば、カルコゲナイドガラスの場合、読み出しバイアスが約１．３ボルトを含んでよいが、請求項の主題はそのように限定されるものではない。電子信号５００が、０ではない信号値レベル５３５に到達して、ＰＣＭセルをセットする処理を終了させることがあるが、請求項の主題はそのように限定されるものではない。
【００２３】
図６は、メモリシステムの実施形態における電子信号のセット部分を発生させるための電子回路６００の概略図である。回路６００は、例えば、様々な特性を有する電子信号のセット部分を発生させるか又は生成する多くの技術のうちの１つを含むにすぎないが、請求項の主題は特定の技術に限定されるものではない。回路６００は、トランジスタＭ１、キャパシタＣ１、電流源Ｉ１、２つのスイッチＳ１１、Ｓ１２、電圧Ｖ１を含むサブ回路６１０と、トランジスタＭ２、キャパシタＣ２、電流源Ｉ２、２つのスイッチＳ２１、Ｓ２２、電圧Ｖ２を含むサブ回路６２０と、トランジスタＭ３、キャパシタＣ３、電流源Ｉ１、２つのスイッチＳ３１、Ｓ３２、電圧Ｖ３を含むサブ回路６３０とを備えることができる。供給電圧Ｖｓｕｐは、サブ回路６１０、６２０、及び６３０に供給されてよい。回路６００は、例えば、セット処理中にＰＣＭに印加されるべき電圧Ｖｏｕｔを発生してよい。Ｖｏｕｔは、電子信号５００に類似する信号を含んでよい。このような場合、Ｖｏｕｔは、区分的に継続することのある実質的に直線の部分５１０を含み、これにより、レジスタ‐キャパシタ（ＲＣ）コンビネーション６５０によって時間とともに平均化され得る１つ以上のスロープを含むことがある。本明細書中で回路６００は３つのサブ回路６１０、６２０、及び６３０を含むように記載されているが、波形発生回路は任意数のサブ回路を含んでよい。例えば、回路６００は、追加のサブ回路を含んでよい。従って、回路６００についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２４】
図７及び図８は、例えば、回路６００によって発生され得る電子信号のセット部分のコンポーネントの特性のプロット図である。電子信号は、例えば、メモリコントローラによる読み出し又は書き込み動作中にＰＣＭセルに印加されてよい。特に、波形７００及び８００は、実施形態によれば、時間の関数としてプロットされるＶｏｕｔを含んでよい。図６に戻ると、最初に、３つのスイッチＳ１１、Ｓ２１、及びＳ３１が閉じており、一方で、３つのスイッチＳ１２、Ｓ２２、及びＳ３２が開いていることがある。ある機器構成では、電圧Ｖｇ１、Ｖｇ２、及びＶｇ３が、それぞれ電圧Ｖ１、Ｖ２、及びＶ３に初期化されることがある。Ｖ１はＶ２より大きく、Ｖ２はＶ３より大きいことがある。ある状況では、ｔ０とｔ１間に初期状態７１０及び８１０が含まれることがある。ｔ１の前に、３つのスイッチ、Ｓ１１、Ｓ２１、及びＳ３１は開かれ、３つのキャパシタＣ１、Ｃ２、及びＣ３は、それらのそれぞれの電圧を蓄えることができる。ｔ１では、３つのスイッチＳ１２、Ｓ２２、及びＳ３２が閉じて、３つの独立した電流源Ｉ１、Ｉ２、及びＩ３をキャパシタＣ１、Ｃ２、及びＣ３に接続することができる。一実現例において、Ｉ１はＩ２よりも大きく、Ｉ２はＩ３よりも大きいことがある。キャパシタＣ１、Ｃ２、及びＣ３は、互いに異なる速度で放電し始めてよい。つまり、最も高い電圧Ｖ１で開始するＶｇ１は、最も速いスロープ７３０で、Ｖｇ２はより遅い速度７４０で、かつ、Ｖｇ３は最も遅い７５０で放電されてよい。Ｍ１、Ｍ２、及びＭ３は、Ｖｏｕｔがゲート電圧のうちの１つからＶｔｎを引いたものに近似的に従い得るようにソースホロワを含むことがあり、ここで、ＶｔｎはＮ−チャネルＭＯＳＦＥＴの閾値電圧を含むことがある。Ｖｏｕｔが従うゲートは、回路６００内の最も高い電位におけるゲートを含んでよい。例えば、ｔ１の直後かつｔ２の前では、開始電圧Ｖ２及びＶ３がＶ１よりも小さいので、Ｍ１は、Ｖｏｕｔが近似的にＶｇ１−ＶｔｎとなるようにＶｏｕｔを決定することがある。最初にＭ２及びＭ３は、例えば、それらのソース電圧Ｖｏｕｔが、Ｖｇ２−Ｖｔｎ又はＶｇ３−Ｖｔｎより高い場合、オフであってよい。最終的に、ｔ２において、Ｍ１のゲート電圧は、Ｍ２のゲート電圧下を横切りその下に来ることがある。ここで、Ｍ２がオンになり、Ｍ１は閾値より下の状態に遷移してオフになることがある。従って、Ｖｏｕｔはその後、より遅い傾斜（より小さいスロープ）でＶｇ２によって決定されてよい。ｔ３では、Ｖｇ２がＶｇ３の下で交差するので、Ｍ２はオフになり、Ｍ３はオンになり、かつ、Ｖｏｕｔはその後、更に遅い傾斜レートでＭ３に従うことがある。勿論、回路６００についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２５】
図８は、例えば、セット傾斜（ｓｅｔ ｒａｍｐ）の減少部分に近似する、３部分の区分線形の出力電圧Ｖｏｕｔを示す。区分線形の曲線は、出力電圧が図７に個々に示されているサブ回路６１０、６２０、及び６３０の結果となり得る。区分線形の出力電圧は、例えば、回路６００の追加のサブ回路を介して、又はＲＣコンビネーション６５０を用いて、いっそう連続的（例えば、スムーズに）にすることができる。サブ回路の数の選択は、少なくとも部分的に、結果として起こる出力電圧の所期の分解能に基づき得る。電子信号の分解能は増加し得るが、追加されるサブ回路が更なるスペースを占有して、回路６００が望ましくないほど大きなサイズを有する場合がある。
【００２６】
波形７００又は８００は、例えば、図７及び図８に示したように、ｔ４で開始する比較的急速な電圧降下を含むことがある。任意選択のことではあるが、実質的０への急速な遷移を有する電圧をＰＣＭセルに印加することにより、それより低い場合には更なるプログラミングのない電圧でセット処理を終了することによりＰＣＭセルの動作性能を改善することを含めた利点をもたらすことができる。すなわち、０ボルトまで完全に傾斜するのではなく、セット処理は、例えば、近似的に１．３Ｖで停止してよい。
【００２７】
波形７００又は８００は、本明細書中では、３つの分離したスロープ８３０、８４０、及び８５０を含むように記載されるが、電子信号波形のセット部分は、任意数の分離したスロープ値又は任意数の連続的スロープ値範囲を含んでよい。従って、波形７００又は８００についての詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００２８】
図９は、電子信号を複数のＰＣＭセルに印加する処理９００の流れ図である。処理９００は、他の可能な特性の中で、様々な融解温度、結晶化速度、又は結晶化温度を有するＰＣＭセルの集合を含む、複数のＰＣＭセルを伴うことがある。上で議論されたように、特性が様々であることは、例えば、ＰＣＭセルの製造条件のばらつき、電子システム内のＰＣＭセルの様々な配置、又は、いくつかの他の可能性のいずれかに起因する場合がある。従って、１つのＰＣＭセルの集合は、他のＰＣＭセルの集合と異なって挙動することがある。ブロック９１０では、信号を、第１の値で複数のＰＣＭセルに印加することができる。第１の値は、ＰＣＭセルの複合集合のうち最も高い融解温度を有するＰＣＭセルに含まれる特定のＰＣＭセル集合の融解温度に対応してよい。信号の第１の値は更に、例えば、この特定のＰＣＭセル集合をＲＥＳＥＴ状態に遷移させるリセットパルスの大きさと近似的に同じであってよい。
【００２９】
続いて、ブロック９２０では、信号を、ＰＣＭセルの複合集合のうち結晶化速度の最も低いＰＣＭセルに含まれる他の特定のＰＣＭセル集合の結晶化速度に対応する速度で低下させることができる。例えば、図４に関して上で言及されたように、特定の集合４３５は、ＰＣＭセルの複合集合４００の中で最も遅い結晶化速度を有してよい。次に、ブロック９３０では、信号を、第２の値で複数のＰＣＭセルに印加することができる。第２の値は、ＰＣＭセルの複合集合のうち最も低い結晶化温度を有するＰＣＭセルに含まれる更に他の特定のＰＣＭセル集合の結晶化温度に対応してよい。信号の第２の値は更に、例えば、読み出し動作中にＰＣＭセルを読み出すために用いられる読み出しバイアスの大きさと近似的に同じであってよい。勿論、処理９００についてのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
【００３０】
図１０は、メモリデバイス１０１０を含むコンピュータシステム１０００の実施形態を説明するための概略図である。例えば、コンピュータシステム１０００は、複数のＰＣＭセルをプログラムすることが可能な装置を駆動することができ、かつ、これら複数のＰＣＭセルをプログラムするために印加される単一パルスのパラメータを調整することができる。パラメータは、例えば、開始電流、終了電流、及び、時間に依存し、途切れがなく、スムーズな、開始電流から終了電流までの信号パスを含んでよい。コンピュータシステム１０００は、以下のどれか、すなわち、プログラミング速度、プログラミングの信頼度、又はプログラミングの歩留まりの間のトレードオフをもたらすようにパラメータを調整する機能を含んでよい。コンピュータシステム１０００は、複数のＰＣＭセルが殆ど完全に結晶化しているのを著しく弱めることなくプログラミング速度を低下させるように、パラメータを調整する機能を含んでよい。
【００３１】
コンピュータデバイスは、例えば、アプリケーション又は他のコードを実行するために、１つ以上のプロセッサを備えてよい。例えば、メモリデバイス１０１０は、図１に示したＰＣＭ１００を含むメモリを備えてよい。コンピュータデバイス１００４は、メモリデバイス１０１０を管理するように構成されてよい任意のデバイス、装置、又は機械の典型としてよい。メモリデバイス１０１０は、メモリコントローラ１０１５及びメモリ１０２２を含んでよい。例示であって制限されるものではないが、コンピュータデバイス１００４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス等の１つ以上のコンピュータデバイス又はプラットフォームと、例えば、ＰＤＡ、モバイル通信デバイス等の１つ以上のパーソナルコンピュータデバイスもしくは装置又は１つ以上の通信デバイスもしくは装置と、例えば、データベース又はデータ記憶サービスプロバイダ／システム等のコンピュータシステム及び／又は関連するサービスプロバイダ機能とを含むことがあり、又はこれらの要素の任意の組み合わせを含むことがある。
【００３２】
システム１０００に示した様々なデバイスの全部又は一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせを用いるかあるいは含むように実装されてよいことが理解される。ゆえに、例示であって限定されるものではないが、コンピュータデバイス１００４は、バス１０４０及びホスト又はメモリマイクロコントローラ１０１５を通してメモリ１０２２に動作的に連結される、少なくとも１つの処理ユニット１０２０を含んでよい。処理ユニット１０２０は、データコンピューティング手順又はデータコンピューティング処理の少なくとも一部を実行するように構成可能な１つ以上の回路の典型である。例示であって限定されるものではないが、処理ユニット１０２０は、１つ以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ等を含んでよく、又はこれらの任意の組み合わせを含んでよい。処理ユニット１０２０は、メモリコントローラ１０１５と通信するように構成されたオペレーティングシステムを含んでよい。このようなオペレーティングシステムは、例えば、バス１０４０上でメモリコントローラ１０１５に送信されるトランザクションコマンドを生成してよい。このようなコマンドは、例えば、読み出しコマンド及び／又は書き込みコマンドを含んでよい。書き込みコマンドに応答して、例えば、メモリコントローラ１０１５は、上記の電子信号５００等の電子信号を提供してよい。
【００３３】
メモリ１０２２は、任意のデータストレージ機構の典型である。メモリ１０２２は、例えば、一次メモリ１０２４又は二次メモリ１０２６を含んでよい。一次メモリ１０２４は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでよい。この例示は処理ユニット１０２０から離れているものとして説明したが、一次メモリ１０２４の全部又は一部は処理ユニット１０２０内に備えられていてよく、あるいは処理ユニット１０２０と同じ場所に設置されているか、又は処理ユニット１０２０に連結されてよいと理解されるべきである。
【００３４】
二次メモリ１０２６は、例えば、一次メモリと同一形式のメモリもしくは類似形式のメモリ、又は、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体メモリドライブ等の１つ以上のデータ記憶装置もしくはシステムを含んでよい。所定の実装例において、二次メモリ１０２６は動作可能的にコンピュータ可読媒体１０２８から受信可能であってよく、もしくは、コンピュータ可読媒体１０２８に連結するように構成可能であってよい。コンピュータ可読媒体１０２８は、例えば、データ、コード、又はシステム１０００内のデバイスのうちの１つ以上に対する命令を送ることができ、かつ／又は、こうしたデータ、コード、及び／又はシステム１０００内のデバイスのうちの１つ以上に対する命令をアクセス可能にすることができる任意の媒体を含んでよい。
【００３５】
コンピュータデバイス１００４は、例えば、入力／出力１０３２を含んでよい。入力／出力１０３２は、人又は機械の入力を受入れるように構成可能な、又は導入するように構成可能な１つ以上のデバイス又は機能、あるいは、人又は機械の出力を送達させるように構成可能な、又は提供するように構成可能な１つ以上のデバイス又は機能の典型である。例示であって限定されるものではないが、入力／出力デバイス１０３２は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでよい。
【００３６】
特定の実施形態が記載されてきたが、請求項の主題は特定の実施形態又は実装に範囲が限定されるものではないことが当然理解されるであろう。例えば、一実施形態は、例えばデバイス又はデバイスの組合せ上に組み込まれる等したハードウェア内のものであってよい。同様に、請求項の主題はこの点に範囲が限定されるものではないが、一実施形態は、例えば、結果として、先に記載された実施形態の１つ等の請求項の主題に従った方法の実施形態の性能となるように、特定の又は特別な目的のシステム又は装置によって実行されることが可能な命令を記憶することのできる１つの記憶媒体又は複数の記憶媒体等の１以上の物品を含んでよい。ただし当然、請求項の主題は、記載した実施形態のうちの１つに必ずしも限定されない。更に、特定の又は特別な目的のプラットフォームが、１つ以上の処理ユニット又はプロセッサか、ディスプレイ、キーボード、又はマウス等の１つ以上の入力／出力デバイスか、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、フラッシュメモリ、又はハードドライブ等の１つ以上のメモリを含むことがあるが、やはり、請求項の主題はこの実施例に範囲が限定されるものではない。
【００３７】
先の記載において、請求項の主題の様々な態様が記載されてきた。説明する目的のために、特別な数値、システム、又は機器構成を、請求項の主題の完全な理解をもたらすために示したこともあった。しかしながら、この開示内容により恩恵を受ける当業者には、請求項の主題はそれらの特定の詳細なしに実行することができることが明らかなはずである。他の例では、当業者によって理解されるべき特徴は、請求項の主題を不明瞭にしないために省略をするか、あるいは簡略化を行った。所定の特徴が本明細書中で説明あるいは記載されてきたが、当業者は、多くの変更、置換、変形、又は均等物を今や見出すことができる。それゆえ、添付の特許請求の範囲は、請求項の主題の真の趣旨の範囲に属するような全ての変更又は変形を包括するように意図されることが理解されるべきである。
【特許請求の範囲】
【請求項１】
相変化メモリ（ＰＣＭ）セルを融解させるために第１の特定の信号値レベルで電子信号を印加させることと、
前記ＰＣＭセルが融解した後、０ではない第２の特定の信号値レベルに到達するまで、印加されている前記電子信号の前記信号値レベルを低下させることと、を含み、
前記信号値レベルは、前記第１の特定の信号値レベルと前記第２の特定の信号値レベルとの間で、信号値レベルの実質的に垂直な降下が起きないように低下する、
ことを特徴とする方法。
【請求項２】
前記電子信号が、抵抗性ヒータに印加されることを特徴とする請求項１に記載の方法。
【請求項３】
前記電子信号を印加することは、２つ以上のＰＣＭセルを融解させるために、２つ以上の抵抗性ヒータに、前記第１の特定の信号値レベルを印加することを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記２つ以上のＰＣＭセルは、ＰＣＭセルアレイを含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記信号値レベルは、前記２つ以上のＰＣＭセルの相変化材料が外側のセル外周から内側に結晶化するように低下することを特徴とする請求項３に記載の方法。
【請求項６】
前記抵抗性ヒータは、物理的に前記ＰＣＭセルの表面に接触することを特徴とする請求項２に記載の方法。
【請求項７】
前記電子信号は、自己発熱構成のＰＣＭセルに印加されることを特徴とする請求項１に記載の方法。
【請求項８】
前記電子信号を印加することは、２つ以上のＰＣＭセルを融解させるために２つ以上のＰＣＭセルに、前記第１の特定の信号値レベルを印加することを含む請求項７に記載の方法。
【請求項９】
前記信号値レベルを低下させることは、前記第１の特定の信号値レベルと前記第２の特定の信号値レベルとの間に、近似的に直線の傾斜を含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記電子信号は、電流信号を含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記信号値レベルは、前記ＰＣＭセルの相変化材料が前記ＰＣＭセルの外側のセル外周から内側に結晶化するように低下することを特徴とする請求項１に記載の方法。
【請求項１２】
複数のＰＣＭセルをリセットした後にセットするように単一信号パルスを印加することであって、いくつかのＰＣＭセルが他とは異なる時間に結晶化温度レベルに到達することを含むことを特徴とする方法。
【請求項１３】
前記単一信号パルスは、加熱要素に印加される電流パルスを含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記単一信号パルスは、自己発熱セルアーキテクチャのＰＣＭセルに印加される電流パルスを含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記単一信号パルスは、前記複数のＰＣＭセルのうち最も高い融解温度を有するＰＣＭセルに対する融解温度に相当するか又はそれを超える温度を生み出すような初期レベルで印加されることを特徴とする請求項１２に記載の方法。
【請求項１６】
前記単一信号パルスは、前記複数のＰＣＭセルが実質的に完全に結晶化されるように印加されることを特徴とする請求項１５に記載の方法。
【請求項１７】
温度変化が結果として、前記複数のＰＣＭセルのうちの最も遅いＰＣＭセルが実質的に完全に結晶化されることが可能な速度に対応する速度以下になるように、前記単一信号パルスが印加されることを特徴とする請求項１５に記載の方法。
【請求項１８】
前記単一信号パルスは、前記複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルに対する温度に相当するか又はそれより低い温度になる後レベルを生み出すことを特徴とる請求項１５に記載の方法。
【請求項１９】
複数のＰＣＭセルをプログラムすることができる機器を駆動するコンピュータプラットフォームを備え、
前記コンピュータプラットフォームは、前記複数のＰＣＭセルをプログラムするために印加される単一パルスのパラメータを調整することができ、
前記パラメータは、開始電流、終了電流、及び、時間に依存し、途切れがなく、スムーズな、前記開始電流から前記終了電流までの信号パスを含む、
ことを特徴とする装置。
【請求項２０】
前記コンピュータプラットフォームは、プログラミング速度、プログラミングの信頼度、又はプログラミングの歩留まりのいずれかの間でトレードオフをもたらすように、前記パラメータを調整する機能を含むことを特徴とする請求項１９に記載の装置。
【請求項２１】
前記コンピュータプラットフォームは、前記複数のＰＣＭセルの殆ど完全な結晶化を著しく劣化させることなくプログラミング速度を低下させるように、前記パラメータを調整する機能を含むことを特徴とする請求項１９に記載の装置。
【請求項２２】
複数のＰＣＭメモリセルを含むメモリアレイを備える集積回路であって、
前記メモリアレイの前記複数のＰＣＭメモリセルは、単一パルスの印加中に前記複数のＰＣＭメモリセルのうちどれも状態検証することなく、前記単一パルスを介して実質的に完全に融解された後に実質的に完全に結晶化される、ことを特徴とする集積回路。
【請求項２３】
前記複数のＰＣＭメモリセルは、ジュール・ヒータでプログラムされたメモリセルを含むことを特徴とする請求項２２に記載の集積回路。
【請求項２４】
抵抗性ヒータを備えるデバイスであって、
前記抵抗性ヒータは、温度の実質的な垂直降下が前記アレイの前記セルの結晶化中に起きないようにＰＣＭセルのアレイをプログラムし、
前記抵抗性ヒータは、リセット温度レベルからセット温度レベルに温度を低下させることによって前記アレイの前記セルをプログラムする、
ことを特徴とするデバイス。
【請求項２５】
前記リセット温度は、前記アレイの任意のセルの最も高い融解温度以上の温度を含むことを特徴とする請求項２４に記載のデバイス。
【請求項２６】
前記セット温度レベルは、前記アレイの任意のセルの最も低い結晶化温度以下の温度を含むことを特徴とする請求項２４に記載のデバイス。
【請求項１】
相変化メモリ（ＰＣＭ）セルを融解させるために第１の特定の信号値レベルで電子信号を印加させることと、
前記ＰＣＭセルが融解した後、０ではない第２の特定の信号値レベルに到達するまで、印加されている前記電子信号の前記信号値レベルを低下させることと、を含み、
前記信号値レベルは、前記第１の特定の信号値レベルと前記第２の特定の信号値レベルとの間で、信号値レベルの実質的に垂直な降下が起きないように低下する、
ことを特徴とする方法。
【請求項２】
前記電子信号が、抵抗性ヒータに印加されることを特徴とする請求項１に記載の方法。
【請求項３】
前記電子信号を印加することは、２つ以上のＰＣＭセルを融解させるために、２つ以上の抵抗性ヒータに、前記第１の特定の信号値レベルを印加することを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記２つ以上のＰＣＭセルは、ＰＣＭセルアレイを含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記信号値レベルは、前記２つ以上のＰＣＭセルの相変化材料が外側のセル外周から内側に結晶化するように低下することを特徴とする請求項３に記載の方法。
【請求項６】
前記抵抗性ヒータは、物理的に前記ＰＣＭセルの表面に接触することを特徴とする請求項２に記載の方法。
【請求項７】
前記電子信号は、自己発熱構成のＰＣＭセルに印加されることを特徴とする請求項１に記載の方法。
【請求項８】
前記電子信号を印加することは、２つ以上のＰＣＭセルを融解させるために２つ以上のＰＣＭセルに、前記第１の特定の信号値レベルを印加することを含む請求項７に記載の方法。
【請求項９】
前記信号値レベルを低下させることは、前記第１の特定の信号値レベルと前記第２の特定の信号値レベルとの間に、近似的に直線の傾斜を含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記電子信号は、電流信号を含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記信号値レベルは、前記ＰＣＭセルの相変化材料が前記ＰＣＭセルの外側のセル外周から内側に結晶化するように低下することを特徴とする請求項１に記載の方法。
【請求項１２】
複数のＰＣＭセルをリセットした後にセットするように単一信号パルスを印加することであって、いくつかのＰＣＭセルが他とは異なる時間に結晶化温度レベルに到達することを含むことを特徴とする方法。
【請求項１３】
前記単一信号パルスは、加熱要素に印加される電流パルスを含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記単一信号パルスは、自己発熱セルアーキテクチャのＰＣＭセルに印加される電流パルスを含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記単一信号パルスは、前記複数のＰＣＭセルのうち最も高い融解温度を有するＰＣＭセルに対する融解温度に相当するか又はそれを超える温度を生み出すような初期レベルで印加されることを特徴とする請求項１２に記載の方法。
【請求項１６】
前記単一信号パルスは、前記複数のＰＣＭセルが実質的に完全に結晶化されるように印加されることを特徴とする請求項１５に記載の方法。
【請求項１７】
温度変化が結果として、前記複数のＰＣＭセルのうちの最も遅いＰＣＭセルが実質的に完全に結晶化されることが可能な速度に対応する速度以下になるように、前記単一信号パルスが印加されることを特徴とする請求項１５に記載の方法。
【請求項１８】
前記単一信号パルスは、前記複数のＰＣＭセルのうち最も低い結晶化温度を有するＰＣＭセルに対する温度に相当するか又はそれより低い温度になる後レベルを生み出すことを特徴とる請求項１５に記載の方法。
【請求項１９】
複数のＰＣＭセルをプログラムすることができる機器を駆動するコンピュータプラットフォームを備え、
前記コンピュータプラットフォームは、前記複数のＰＣＭセルをプログラムするために印加される単一パルスのパラメータを調整することができ、
前記パラメータは、開始電流、終了電流、及び、時間に依存し、途切れがなく、スムーズな、前記開始電流から前記終了電流までの信号パスを含む、
ことを特徴とする装置。
【請求項２０】
前記コンピュータプラットフォームは、プログラミング速度、プログラミングの信頼度、又はプログラミングの歩留まりのいずれかの間でトレードオフをもたらすように、前記パラメータを調整する機能を含むことを特徴とする請求項１９に記載の装置。
【請求項２１】
前記コンピュータプラットフォームは、前記複数のＰＣＭセルの殆ど完全な結晶化を著しく劣化させることなくプログラミング速度を低下させるように、前記パラメータを調整する機能を含むことを特徴とする請求項１９に記載の装置。
【請求項２２】
複数のＰＣＭメモリセルを含むメモリアレイを備える集積回路であって、
前記メモリアレイの前記複数のＰＣＭメモリセルは、単一パルスの印加中に前記複数のＰＣＭメモリセルのうちどれも状態検証することなく、前記単一パルスを介して実質的に完全に融解された後に実質的に完全に結晶化される、ことを特徴とする集積回路。
【請求項２３】
前記複数のＰＣＭメモリセルは、ジュール・ヒータでプログラムされたメモリセルを含むことを特徴とする請求項２２に記載の集積回路。
【請求項２４】
抵抗性ヒータを備えるデバイスであって、
前記抵抗性ヒータは、温度の実質的な垂直降下が前記アレイの前記セルの結晶化中に起きないようにＰＣＭセルのアレイをプログラムし、
前記抵抗性ヒータは、リセット温度レベルからセット温度レベルに温度を低下させることによって前記アレイの前記セルをプログラムする、
ことを特徴とするデバイス。
【請求項２５】
前記リセット温度は、前記アレイの任意のセルの最も高い融解温度以上の温度を含むことを特徴とする請求項２４に記載のデバイス。
【請求項２６】
前記セット温度レベルは、前記アレイの任意のセルの最も低い結晶化温度以下の温度を含むことを特徴とする請求項２４に記載のデバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２５６４１０（Ｐ２０１２−２５６４１０Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−１０８０９４（Ｐ２０１２−１０８０９４）
【出願日】平成２４年５月１０日（２０１２．５．１０）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１２−１０８０９４（Ｐ２０１２−１０８０９４）
【出願日】平成２４年５月１０日（２０１２．５．１０）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
[ Back to top ]