相変化メモリ装置
【課題】集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することが可能な相変化メモリ装置を提供する。
【解決手段】相変化メモリ装置は、複数の第１の配線と、第１の配線上に配置された複数のメモリセルと、複数のメモリセル上にそれぞれ配置された複数の第２の配線と、複数の第１の配線と複数の第２の配線との間に形成され、複数の第１の配線と複数の第２の配線とを絶縁する層間絶縁膜と、を備える。メモリセルは、電流が流れることにより発熱する熱源素子と、熱源素子による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより抵抗値が変化する相変化素子と、を有し、隣接するメモリセル間の層間絶縁膜中に、空隙が形成されている。
【解決手段】相変化メモリ装置は、複数の第１の配線と、第１の配線上に配置された複数のメモリセルと、複数のメモリセル上にそれぞれ配置された複数の第２の配線と、複数の第１の配線と複数の第２の配線との間に形成され、複数の第１の配線と複数の第２の配線とを絶縁する層間絶縁膜と、を備える。メモリセルは、電流が流れることにより発熱する熱源素子と、熱源素子による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより抵抗値が変化する相変化素子と、を有し、隣接するメモリセル間の層間絶縁膜中に、空隙が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非晶状態または結晶状態の何れかの状態に遷移して抵抗値が変化する相変化素子を有する相変化メモリ装置に関する。
【背景技術】
【０００２】
従来、スイッチング構造体である相変化メモリ装置のメモリセルは、熱源素子と、この熱源素子の上部に配置された相変化素子と、により構成される。
【０００３】
該熱源素子は電流が流れることにより発熱し、該熱源素子の上部に位置する相変化素子の結晶状態が変化する。具体的には、相変化素子は、非晶質状態と結晶状態との２状態を遷移する。
【０００４】
相変化素子は、例えば、加熱し冷却すると、非晶質状態から結晶状態になり、再加熱し温度を急激に下げると、結晶状態から非晶質状態に戻る。この変化により、相変化素子の抵抗値が変化する。相変化素子の抵抗値は、非晶質状態では高く、結晶状態では低くなる。
【０００５】
この相変化素子の抵抗値は、例えば、ビット値“０”、“１”に割り当てられた２つの記憶状態を規定する。すなわち、該メモリセルは、電源を切ってもデータが保持される不揮発性メモリとなる。
【０００６】
しかし、該メモリセルを同一面内において高集積化すると、熱源素子が発した熱が隣接するメモリセル間で干渉してしまう。
【０００７】
これにより、書き込み対象とする相変化素子以外の相変化素子の結晶状態をも変化させてしまい、書き込み対象ではないメモリセルで記憶していたデータが破壊されてしまうという問題があった。
【０００８】
ここで、従来の相変化メモリ装置には、メモリセルを構成する相変化材料を加熱するヒータの両側に、熱伝導性が低い多孔質酸化膜を配置したものがある。これにより、該ヒータ近傍の相変化材料の端部からの熱放散を低減する（例えば、特許文献１参照。）。
【０００９】
しかし、上記従来の相変化メモリ装置においては、１つのメモリセルの領域に関してのみ検討している。すなわち、該メモリセルの該ヒータの発する熱が、隣接する他のメモリセルの相変化材料に与える影響については、言及していない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−５３０７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することが可能な相変化メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様に係る相変化メモリ装置は、
複数の第１の配線と、
前記複数の第１の配線上に配置された複数のメモリセルと、
前記複数のメモリセル上にそれぞれ配置された複数の第２の配線と、
前記複数の第１の配線と前記複数の第２の配線との間に形成され、前記複数の第１の配線と前記複数の第２の配線とを絶縁する層間絶縁膜と、を備え、
前記メモリセルは、電流が流れることにより発熱する熱源素子と、前記熱源素子による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより抵抗値が変化する相変化素子と、を有し、
隣接する前記メモリセル間の前記層間絶縁膜中に、空隙が形成されていることを特徴とする。
【００１３】
本発明の一の態様に係る相変化メモリ装置の製造方法は、
第１の配線を含む領域上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜を選択的にエッチングすることにより、前記第１の層間絶縁膜を貫通し前記第１の配線に到達する複数のコンタクトホールを形成する工程と、
少なくとも前記複数のコンタクトホール内に熱源材料を堆積する工程と、
前記コンタクトホール内の規定の高さまで、前記コンタクトホール内に堆積された前記熱源材料をエッチングすることにより、複数の熱源素子を形成する工程と、
前記コンタクトホール内の前記熱源素子上に相変化材料を形成することにより、複数の相変化素子を形成する工程と、
前記相変化素子の側面の全部および前記熱源素子の側面の一部が露出する高さまで、前記第１の層間絶縁膜の上部を選択的にエッチングする工程と、
前記第１の層間絶縁膜上および前記相変化素子上に、隣接する前記相変化素子間に空隙が形成されるように、第２の層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記第２の層間絶縁膜の上部を平坦化する工程と、
各々の前記相変化素子上に第２の配線を形成する工程と、を備えることを特徴とする。
【００１４】
本発明のさらに他の態様に係る相変化メモリ装置の製造方法は、
複数の第１の配線を含む領域上に熱源材料層を形成する工程と、
前記熱源材料層上に相変化材料層を形成する工程と、
前記相変化材料層および前記熱源材料層を選択的にエッチングすることにより、熱源素子および相変化素子を形成する工程と、
隣接する前記相変化素子間に空隙が形成されるように、前記第１の配線を含む領域上に、層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記層間絶縁膜の上部を平坦化する工程と
各々の前記相変化素子上に第２の配線を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１５】
本発明に係る相変化メモリ装置によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】実施例１に係る相変化メモリ装置１００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。
【図２】図１のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。
【図３】図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図４】図３に続く、図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図５】図４に続く、図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図６】実施例２に係る相変化メモリ装置２００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。
【図７】図６のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。
【図８】図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図９】図８に続く、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１０】図９に続く、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１１】図１０に続く、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１２】実施例３に係る相変化メモリ装置３００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。
【図１３】図１２のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。
【図１４】図１２に示す相変化メモリ装置３００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１５】図１４に続く、図１２に示す相変化メモリ装置３００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明を適用した各実施例について図面を参照しながら説明する。なお、以下の実施例では、一例として、ビット線（配線）ＢＬの上方にワード線（配線）ＷＬが位置する構成について説明する。しかし、本発明は、ワード線（配線）ＷＬの上方にビット線（配線）ＢＬが位置する構成も、同様に適用される。
【実施例１】
【００１８】
図１は、実施例１に係る相変化メモリ装置１００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。また、図２は、図１のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。なお、簡単のため、図１において、図２に示す層間絶縁膜は省略されている。また、図１において、ビット線ＢＬ、ワード線ＷＬは、簡略化して表示されている。
【００１９】
図１および図２に示すように、相変化メモリ装置１００は、複数のビット線（配線）ＢＬと、複数のメモリセルＭと、複数のワード線（配線）ＷＬと、層間絶縁膜４、５、６と、を備える。
【００２０】
複数のビット線（配線）ＢＬは、例えば、半導体基板（図示せず）上に形成された絶縁膜（図示せず）上に、互いに平行に配置されている。
【００２１】
複数のメモリセルＭは、複数のビット線ＢＬ上に配置され、このビット線ＢＬに電気的に接続されている。このメモリセルＭは、熱源素子１と、相変化素子２と、を有する。メモリセルＭは、コンタクトホール内に形成されるため、円柱状の形状を有する。
【００２２】
熱源素子１は、ビット線ＢＬ上に配置され、ビット線ＢＬと電気的に接続されている。この熱源素子１は、ビット線ＢＬとワード線ＷＬとの間の電位差に応じた電流が流れ、この電流が流れることにより発熱するようになっている。この熱源素子１の発熱により、相変化素子２が加熱される。
【００２３】
相変化素子２は、熱源素子１上に配置され、熱源素子１による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより、その抵抗値が変化するようになっている。すなわち、相変化素子２は、例えば、加熱し、ゆっくりと温度を下げると、非晶質状態から結晶状態になる。一方、相変化素子２は、再加熱し過冷却すると、結晶状態から非晶質状態に戻る。この変化により、相変化素子２の抵抗値が変化する。相変化素子の抵抗値は、非晶質状態では高く、結晶状態では低くなる。相変化素子２は、例えば、カルコゲナイドや、カルコゲンを含んでいない材料等の相変化材料により構成される。なお、カルコゲナイドには、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等が選択される。また、カルコゲンを含んでいない材料には、例えば、ＧｅＳｂ、ＧａＳｂ、ＧｅＧａＳｂ等が選択される。
【００２４】
この相変化素子２の抵抗値は、例えば、ビット値“０”、“１”に割り当てられた２つの記憶状態を規定する。すなわち、該メモリセルは、電源を切ってもデータが保持される不揮発性メモリとなる。
【００２５】
また、複数のワード線（配線）ＷＬは、複数のメモリセルＭ上にそれぞれ配置され、互いに平行である。このワード線ＷＬは、メモリセルＭの相変化素子２に電気的に接続されている。上述のように、このワード線ＷＬとビット線ＢＬとの間の電位差に応じて、熱源素子１および相変化素子２に電流が流れるようになっている。
【００２６】
層間絶縁膜４、５は、複数のビット線ＢＬと複数のワード線ＷＬとの間に形成され、複数のビット線ＢＬと複数のワード線ＷＬとを絶縁するようになっている。層間絶縁膜６は、層間絶縁膜５上およびワード線ＷＬ上に形成されている。なお、層間絶縁膜４、５、６は、例えば、シリコン酸化膜で構成される。
【００２７】
ここで、隣接するメモリセル間１１０の層間絶縁膜４中に、空隙（ボイド）３が形成されている。特に、本実施例１では、隣接するメモリセルＭ間であって、隣接する相変化素子２間および隣接する熱源素子１の上部間の層間絶縁膜４中に、空隙３が形成されている。この空隙３は、隣接する相変化素子２間から隣接する熱源素子１の上部間に連続して形成されている。通常は、層間絶縁膜はウェハ面内で均一に形成されるので、空隙３は、隣接するメモリセル最短距離を二等分しメモリセルに平行な線分を含んで形成される。
【００２８】
この空隙３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わるのを抑制する。これにより、或るメモリセルＭの熱源素子２が発する熱が、隣接する他のメモリセルＭの相変化素子２に対して与える影響（相変化素子２の抵抗値の変化）を低減することができる。したがって、例えば、書き込み対象になっていないメモリセルＭへのデータの誤書き込みや、消去対象になっていないメモリセルＭへのデータの誤消去を抑制することができる。
【００２９】
すなわち、相変化メモリ装置１００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００３０】
なお、図１では、空隙３が最近接のメモリセル（同一のビット線またはワード線で接続される隣接メモリセル）間のみに存在している。しかし、メモリセルの間隔と層間絶縁膜のカバレッジとの関係によっては、互いに対角線上で隣接するメモリセルの間にも空隙３を形成することが可能である。互いに対角線上で隣接するメモリセルからの影響を低減するために、そのような構造でもよい。
【００３１】
次に、以上のような構成を有する相変化メモリ装置１００の製造方法の一例について、説明する。
【００３２】
図３〜図５は、図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。なお、図３〜図５は、図２と同様に、図１のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す。
【００３３】
先ず、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により、互いに平行な複数のビット線ＢＬを含む領域上に、例えば、シリコン酸化膜で構成される層間絶縁膜４を形成する。そして、例えばフォトレジスト（図示せず）をマスクとして、この層間絶縁膜４を選択的にエッチングする。これにより、層間絶縁膜４を貫通しビット線ＢＬに到達する複数のコンタクトホール４ａを形成する（図３（ａ））。
【００３４】
次に、図３（ｂ）に示すように、コンタクトホール４ａ内および層間絶縁膜４上に、電流が流れることにより発熱する熱源材料１ａを、例えば、ＣＶＤ法、ＰＶＤ法等により、堆積する。
【００３５】
次に、図３（ｃ）に示すように、ドライエッチング法等により、コンタクトホール４ａ内の規定の高さ４ａ１まで、コンタクトホール４ａ内に堆積された熱源材料１ａをエッチングする。これにより、熱源素子１を形成する。
【００３６】
次に、図４（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜４上およびコンタクトホール４ａ内の熱源素子１上に、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の相変化材料２ａを堆積する。さらに、ドライエッチング法等により、層間絶縁膜４上の相変化材料２ａを除去する。これにより、相変化素子２をコンタクトホール４ａ内の熱源素子１上に形成する（図４（ｂ））。
【００３７】
次に、図４（ｃ）に示すように、 相変化素子２の側面の全部および熱源素子１の側面１ｂの一部が露出する高さまで、層間絶縁膜４の上部を選択的にエッチングする。
【００３８】
次に、図５（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、隣接する相変化素子間１１０および隣接する熱源素子１の上部間１１０に空隙（ボイド）３が形成されるように、層間絶縁膜４上および相変化素子２上に、例えば、シリコン酸化膜等の絶縁材料を堆積する。これにより、空隙３を含む層間絶縁膜５を形成する。既述のように、この空隙３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わるのを抑制する。
【００３９】
次に、図５（ｂ）に示すように、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより、相変化素子２の上面が露出するように、層間絶縁膜５の上部を平坦化する。
【００４０】
次に、例えば、フォトリソグラフィ技術により、各々の相変化素子２上に互いに平行な複数のワード線ＷＬを形成する。さらに、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜５上およびワード線ＷＬ上に、層間絶縁膜６を形成する。これにより、図１、図２に示す相変化メモリ装置１００のメモリセル領域近傍の構成が完成する。
【００４１】
以上のように、本実施例に係る相変化メモリ装置１００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００４２】
また、層間絶縁膜の空隙を用いることは、多孔質酸化膜に比較して、熱伝導率がより低い、ウェット工程等に起因する欠陥性の不良が出にくい、メモリセル間の電気的耐圧が高い、等の利点がある。
【実施例２】
【００４３】
実施例１では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成の一例について説明した。
【００４４】
本実施例２では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成の他の例について述べる。
【００４５】
図６は、実施例２に係る相変化メモリ装置２００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。また、図７は、図６のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。なお、簡単のため、図６において、図７に示す層間絶縁膜は省略されている。また、図６において、ビット線ＢＬ、ワード線ＷＬは、簡略化して表示されている。また、図６、７において、図１、２の符号と同じ符号が示す構成は、実施例１と同様の構成を示す。
【００４６】
図６および図７に示すように、相変化メモリ装置２００は、複数のビット線（配線）ＢＬと、複数のメモリセルＭと、複数のワード線（配線）ＷＬと、層間絶縁膜２０４〜２０７と、を備える。
【００４７】
この相変化メモリ装置２００の構成は、空隙（ボイド）２０３が形成されている位置が異なる以外は、実施例１の相変化メモリ装置１００と同様の構成を有する。なお、相変化メモリ装置２００の層間絶縁膜２０４、２０５、２０６は、実施例１の相変化メモリ装置１００の層間絶縁膜４、５に相当する。また、相変化メモリ装置２００の層間絶縁膜２０７は、実施例１の相変化メモリ装置１００の層間絶縁膜６に相当する。
【００４８】
ここで、隣接するメモリセルＭ間であって、隣接する熱源素子１の上部間２１０の層間絶縁膜２０５中に、空隙２０３が形成されている。すなわち、熱源素子１の上面の高さから相変化素子の上面の高さにわたる空隙２０３が形成されている。
【００４９】
この空隙２０３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わることを抑制する。これにより、或るメモリセルＭの熱源素子２が発する熱が、隣接する他のメモリセルＭの相変化素子２に対して与える影響（相変化素子２の抵抗値の変化）を低減することができる。したがって、例えば、書き込み対象になっていないメモリセルＭへのデータの誤書き込みや、消去対象になっていないメモリセルＭへのデータの誤消去を抑制することができる。
【００５０】
すなわち、相変化メモリ装置２００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００５１】
なお、図６では、空隙２０３が最近接のメモリセル（同一のビット線またはワード線で接続される隣接メモリセル）間のみに存在している。しかし、メモリセルの間隔と層間絶縁膜のカバレッジとの関係によっては、互いに対角線上で隣接するメモリセルの間にも空隙２０３を形成することが可能である。互いに対角線上で隣接するメモリセルからの影響を低減するために、そのような構造でもよい。
【００５２】
次に、以上のような構成を有する相変化メモリ装置２００の製造方法の一例について、説明する。
【００５３】
図８〜図１１は、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。なお、図８〜図１１は、図７と同様に、図６のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す。
【００５４】
先ず、例えば、ＣＶＤ法、ＰＶＤ法等により、互いに平行な複数のビット線ＢＬを含む領域上に、例えば、シリコン酸化膜で構成される層間絶縁膜２０４を形成する。そして、例えばフォトレジスト（図示せず）をマスクとして、この層間絶縁膜２０４を選択的にエッチングする。これにより、層間絶縁膜２０４を貫通しビット線ＢＬに到達する複数のコンタクトホール２０４ａを形成する（図８（ａ））。
【００５５】
次に、図８（ｂ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、複数のコンタクトホール２０４ａ内および層間絶縁膜２０４上に、電流が流れることにより発熱する熱源材料１ａを、堆積する。
【００５６】
次に、図８（ｃ）に示すように、ドライエッチング法等により、層間絶縁膜２０４の上面が露出するまで、層間絶縁膜２０４上に堆積された熱源材料１ａをエッチングする。これにより、複数のコンタクトホール２０４ａ内に複数の熱源素子１を形成する。
【００５７】
次に、図９（ａ）に示すように、層間絶縁膜２０４の上部を、熱源素子１の側面１ｂの一部が露出する高さまで、選択的にエッチングする。
【００５８】
次に、図９（ｂ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、隣接する熱源素子間２１０に空隙（ボイド）２０３が形成されるように、層間絶縁膜２０４上および熱源素子１上に、シリコン酸化膜等の絶縁材料を堆積する。これにより、熱源素子間２１０に空隙２０３を含む層間絶縁膜２０５が形成される。既述のように、この空隙２０３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わるのを抑制する。
【００５９】
次に、図９（ｃ）に示すように、例えば、ＣＭＰ法等により、熱源素子１の上面が露出するように、層間絶縁膜２０５の上部を平坦化する。
【００６０】
次に、図１０（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、熱源素子１上および層間絶縁膜２０５上に、シリコン酸化膜等の絶縁材料を堆積する。これにより、熱源素子１上および層間絶縁膜２０５上に、層間絶縁膜２０６を形成する。
【００６１】
次に、図１０（ｂ）に示すように、例えばフォトレジスト（図示せず）をマスクとして、層間絶縁膜２０６を選択的にエッチングする。これにより、層間絶縁膜２０６を貫通し熱源素子１の上面に到達する複数のコンタクトホール２０６ａを形成する。
【００６２】
次に、図１０（ｃ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜２０６上および複数のコンタクトホール２０６ａ内に、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の相変化材料２ａを堆積する。
【００６３】
次に、図１１に示すように、例えば、ドライエッチング法等により、層間絶縁膜２０６上の相変化材料２ａを除去する。これにより、複数のコンタクトホール２０６ａ内の熱源素子１上に相変化素子２を形成する。
【００６４】
ここで、本実施例２では、上述のように、熱源素子１を形成した後に、熱源素子１間に絶縁材料２０５ａを堆積し、空隙２０３を形成する。そして、空隙２０３を形成した後に、相変化素子２を形成する。これにより、熱源素子および相変化素子を形成した後に空隙を形成する場合と比較して、熱源素子上の相変化素子が倒壊するのを抑制することができる。
【００６５】
次に、例えば、フォトリソグラフィ技術により、各々の相変化素子２上に互いに平行な複数のワード線ＷＬを形成する。さらに、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜２０６上およびワード線ＷＬ上に、層間絶縁膜２０７を形成する。これにより、図６、図７に示す相変化メモリ装置２００のメモリセル領域近傍の構成が完成する。
【００６６】
以上のように、本実施例に係る相変化メモリ装置によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００６７】
また、層間絶縁膜の空隙を用いることは、多孔質酸化膜に比較して、熱伝導率がより低い、ウェット工程等に起因する欠陥性の不良が出にくい、メモリセル間の電気的耐圧が高い、等の利点がある。
【実施例３】
【００６８】
実施例１、２では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成の一例について説明した。
【００６９】
本実施例３では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成のさらに他の例について述べる。
【００７０】
図１２は、実施例３に係る相変化メモリ装置３００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。また、図１３は、図１２のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。なお、簡単のため、図１２において、図１３に示す層間絶縁膜は省略されている。また、図１２において、ビット線ＢＬ、ワード線ＷＬは、簡略化して表示されている。また、図１２、１３において、図１、２の符号と同じ符号が示す構成は、実施例１と同様の構成を示す。
【００７１】
図１２および図１３に示すように、相変化メモリ装置３００は、複数のビット線（配線）ＢＬと、複数のメモリセルＭと、複数のワード線（配線）ＷＬと、層間絶縁膜３０４、３０５と、を備える。
【００７２】
この相変化メモリ装置３００の構成は、メモリセルＭの形状が異なる以外は、実施例１の相変化メモリ装置１００と同様の構成を有する。すなわち、相変化メモリ装置３００のメモリセルＭは、直方体状の形状を有する。
【００７３】
なお、相変化メモリ装置３００の層間絶縁膜３０４は、実施例１の相変化メモリ装置１００の層間絶縁膜４、５に相当する。また、相変化メモリ装置３００の層間絶縁膜３０５は、実施例１の相変化メモリ装置１００の層間絶縁膜６に相当する。また、相変化メモリ装置３００のメモリセルＭの熱源素子３０１は、実施例１の相変化メモリ装置１００のメモリセルＭの熱源素子１に相当する。また、相変化メモリ装置３００のメモリセルＭの相変化素子３０２は、実施例１の相変化メモリ装置１００のメモリセルＭの相変化素子２に相当する。
【００７４】
ここで、隣接するメモリセルＭ間であって、隣接する熱源素子１および相変化素子２の間３１０の層間絶縁膜３０４中に、空隙３０３が形成されている。
【００７５】
この空隙３０３は、或るメモリセルＭの熱源素子３０１が発する熱が、隣接する他のメモリセルＭの相変化素子３０２に伝わるのを抑制する。これにより、或るメモリセルＭの熱源素子３０２が発する熱が、隣接する他のメモリセルＭの相変化素子３０２に対して与える影響（相変化素子２の抵抗値の変化）を低減することができる。したがって、例えば、書き込み対象になっていないメモリセルＭへのデータの誤書き込みや、消去対象になっていないメモリセルＭへのデータの誤消去を抑制することができる。
【００７６】
すなわち、相変化メモリ装置３００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００７７】
なお、図１２では、空隙３０３が最近接のメモリセル（同一のビット線またはワード線で接続される隣接メモリセル）間のみに存在している。しかし、メモリセルの間隔と層間絶縁膜のカバレッジとの関係によっては、互いに対角線上で隣接するメモリセルの間にも空隙３０３を形成することが可能である。互いに対角線上で隣接するメモリセルからの影響を低減するために、そのような構造でもよい。
【００７８】
次に、以上のような構成を有する相変化メモリ装置３００の製造方法の一例について、説明する。
【００７９】
図１４、図１５は、図１２に示す相変化メモリ装置３００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。なお、図１４、図１５は、図１３と同様に、図１２のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す。
【００８０】
先ず、図１４（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、互いに平行な複数のビット線ＢＬを含む領域上に、電流が流れることにより発熱する熱源材料を堆積することにより、熱源材料層３０１ａを形成する。
【００８１】
次に、図１４（ｂ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、熱源材料層３０１ａ上に、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の相変化材料を堆積することにより、熱源材料層３０１ａ上に相変化材料層３０２ａを形成する。
【００８２】
次に、図１４（ｃ）に示すように、例えば、フォトレジスト（図示せず）をマスクとして、相変化材料層３０２ａおよび熱源材料層３０１ａをドライエッチング等により選択的にエッチングすることにより、熱源素子３０１を形成するとともにこの熱源素子３０１上に相変化素子３０２を形成する。
【００８３】
次に、図１５（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、隣接する熱源素子３０１および相変化素子３０２の間３１０に、空隙３０３が形成されるように、ビット線ＢＬを含む領域上に、シリコン酸化膜等の絶縁材料を堆積する。これにより、隣接する熱源素子３０１および相変化素子３０２の間３１０に、空隙３０３を含む層間絶縁膜３０４を形成する。
【００８４】
次に、図１５（ｂ）に示すように、ＣＭＰ法等により、相変化素子３０２の上面が露出するように、層間絶縁膜３０４の上部を平坦化する。
【００８５】
次に、例えば、フォトリソグラフィ技術により、各々の相変化素子３０２上に互いに平行な複数のワード線ＷＬを形成する。さらに、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜３０４上およびワード線ＷＬ上に、層間絶縁膜３０５を形成する。これにより、図１２、図１３に示す相変化メモリ装置３００のメモリセル領域近傍の構成が完成する。
【００８６】
ここで、上述のように、本実施例３においては、熱源素子と相変化素子をドライエッチングなどによりパターニングした後に、メモリセル間に空隙を形成する。すなわち、メモリセルの間の層間絶縁膜を掘り戻さない。これにより、大幅に工程数を削減することができる。
【００８７】
また、以上のように、本実施例に係る相変化メモリ装置によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００８８】
さらに、層間絶縁膜の空隙を用いることは、多孔質酸化膜に比較して、熱伝導率がより低い、ウェット工程等に起因する欠陥性の不良が出にくい、メモリセル間の電気的耐圧が高い、等の利点がある。
【符号の説明】
【００８９】
１、３０１ 熱源素子
１ａ 熱源材料
３０１ａ 熱源材料層
２、３０２ 相変化素子
２ａ、 相変化材料
３、２０３、３０３ 空隙（ボイド）
４、５、６、２０４、２０５、２０６、２０７、３０４、３０５ 層間絶縁膜
４ａ、２０４ａ、２０６ａ コンタクトホール
１１０、２１０、３１０ 領域
１００、２００、３００ 相変化メモリ装置
ＢＬ ビット線
Ｍ メモリセル
ＷＬ ワード線
【技術分野】
【０００１】
本発明は、非晶状態または結晶状態の何れかの状態に遷移して抵抗値が変化する相変化素子を有する相変化メモリ装置に関する。
【背景技術】
【０００２】
従来、スイッチング構造体である相変化メモリ装置のメモリセルは、熱源素子と、この熱源素子の上部に配置された相変化素子と、により構成される。
【０００３】
該熱源素子は電流が流れることにより発熱し、該熱源素子の上部に位置する相変化素子の結晶状態が変化する。具体的には、相変化素子は、非晶質状態と結晶状態との２状態を遷移する。
【０００４】
相変化素子は、例えば、加熱し冷却すると、非晶質状態から結晶状態になり、再加熱し温度を急激に下げると、結晶状態から非晶質状態に戻る。この変化により、相変化素子の抵抗値が変化する。相変化素子の抵抗値は、非晶質状態では高く、結晶状態では低くなる。
【０００５】
この相変化素子の抵抗値は、例えば、ビット値“０”、“１”に割り当てられた２つの記憶状態を規定する。すなわち、該メモリセルは、電源を切ってもデータが保持される不揮発性メモリとなる。
【０００６】
しかし、該メモリセルを同一面内において高集積化すると、熱源素子が発した熱が隣接するメモリセル間で干渉してしまう。
【０００７】
これにより、書き込み対象とする相変化素子以外の相変化素子の結晶状態をも変化させてしまい、書き込み対象ではないメモリセルで記憶していたデータが破壊されてしまうという問題があった。
【０００８】
ここで、従来の相変化メモリ装置には、メモリセルを構成する相変化材料を加熱するヒータの両側に、熱伝導性が低い多孔質酸化膜を配置したものがある。これにより、該ヒータ近傍の相変化材料の端部からの熱放散を低減する（例えば、特許文献１参照。）。
【０００９】
しかし、上記従来の相変化メモリ装置においては、１つのメモリセルの領域に関してのみ検討している。すなわち、該メモリセルの該ヒータの発する熱が、隣接する他のメモリセルの相変化材料に与える影響については、言及していない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−５３０７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することが可能な相変化メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様に係る相変化メモリ装置は、
複数の第１の配線と、
前記複数の第１の配線上に配置された複数のメモリセルと、
前記複数のメモリセル上にそれぞれ配置された複数の第２の配線と、
前記複数の第１の配線と前記複数の第２の配線との間に形成され、前記複数の第１の配線と前記複数の第２の配線とを絶縁する層間絶縁膜と、を備え、
前記メモリセルは、電流が流れることにより発熱する熱源素子と、前記熱源素子による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより抵抗値が変化する相変化素子と、を有し、
隣接する前記メモリセル間の前記層間絶縁膜中に、空隙が形成されていることを特徴とする。
【００１３】
本発明の一の態様に係る相変化メモリ装置の製造方法は、
第１の配線を含む領域上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜を選択的にエッチングすることにより、前記第１の層間絶縁膜を貫通し前記第１の配線に到達する複数のコンタクトホールを形成する工程と、
少なくとも前記複数のコンタクトホール内に熱源材料を堆積する工程と、
前記コンタクトホール内の規定の高さまで、前記コンタクトホール内に堆積された前記熱源材料をエッチングすることにより、複数の熱源素子を形成する工程と、
前記コンタクトホール内の前記熱源素子上に相変化材料を形成することにより、複数の相変化素子を形成する工程と、
前記相変化素子の側面の全部および前記熱源素子の側面の一部が露出する高さまで、前記第１の層間絶縁膜の上部を選択的にエッチングする工程と、
前記第１の層間絶縁膜上および前記相変化素子上に、隣接する前記相変化素子間に空隙が形成されるように、第２の層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記第２の層間絶縁膜の上部を平坦化する工程と、
各々の前記相変化素子上に第２の配線を形成する工程と、を備えることを特徴とする。
【００１４】
本発明のさらに他の態様に係る相変化メモリ装置の製造方法は、
複数の第１の配線を含む領域上に熱源材料層を形成する工程と、
前記熱源材料層上に相変化材料層を形成する工程と、
前記相変化材料層および前記熱源材料層を選択的にエッチングすることにより、熱源素子および相変化素子を形成する工程と、
隣接する前記相変化素子間に空隙が形成されるように、前記第１の配線を含む領域上に、層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記層間絶縁膜の上部を平坦化する工程と
各々の前記相変化素子上に第２の配線を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１５】
本発明に係る相変化メモリ装置によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】実施例１に係る相変化メモリ装置１００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。
【図２】図１のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。
【図３】図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図４】図３に続く、図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図５】図４に続く、図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図６】実施例２に係る相変化メモリ装置２００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。
【図７】図６のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。
【図８】図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図９】図８に続く、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１０】図９に続く、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１１】図１０に続く、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１２】実施例３に係る相変化メモリ装置３００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。
【図１３】図１２のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。
【図１４】図１２に示す相変化メモリ装置３００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【図１５】図１４に続く、図１２に示す相変化メモリ装置３００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明を適用した各実施例について図面を参照しながら説明する。なお、以下の実施例では、一例として、ビット線（配線）ＢＬの上方にワード線（配線）ＷＬが位置する構成について説明する。しかし、本発明は、ワード線（配線）ＷＬの上方にビット線（配線）ＢＬが位置する構成も、同様に適用される。
【実施例１】
【００１８】
図１は、実施例１に係る相変化メモリ装置１００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。また、図２は、図１のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。なお、簡単のため、図１において、図２に示す層間絶縁膜は省略されている。また、図１において、ビット線ＢＬ、ワード線ＷＬは、簡略化して表示されている。
【００１９】
図１および図２に示すように、相変化メモリ装置１００は、複数のビット線（配線）ＢＬと、複数のメモリセルＭと、複数のワード線（配線）ＷＬと、層間絶縁膜４、５、６と、を備える。
【００２０】
複数のビット線（配線）ＢＬは、例えば、半導体基板（図示せず）上に形成された絶縁膜（図示せず）上に、互いに平行に配置されている。
【００２１】
複数のメモリセルＭは、複数のビット線ＢＬ上に配置され、このビット線ＢＬに電気的に接続されている。このメモリセルＭは、熱源素子１と、相変化素子２と、を有する。メモリセルＭは、コンタクトホール内に形成されるため、円柱状の形状を有する。
【００２２】
熱源素子１は、ビット線ＢＬ上に配置され、ビット線ＢＬと電気的に接続されている。この熱源素子１は、ビット線ＢＬとワード線ＷＬとの間の電位差に応じた電流が流れ、この電流が流れることにより発熱するようになっている。この熱源素子１の発熱により、相変化素子２が加熱される。
【００２３】
相変化素子２は、熱源素子１上に配置され、熱源素子１による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより、その抵抗値が変化するようになっている。すなわち、相変化素子２は、例えば、加熱し、ゆっくりと温度を下げると、非晶質状態から結晶状態になる。一方、相変化素子２は、再加熱し過冷却すると、結晶状態から非晶質状態に戻る。この変化により、相変化素子２の抵抗値が変化する。相変化素子の抵抗値は、非晶質状態では高く、結晶状態では低くなる。相変化素子２は、例えば、カルコゲナイドや、カルコゲンを含んでいない材料等の相変化材料により構成される。なお、カルコゲナイドには、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等が選択される。また、カルコゲンを含んでいない材料には、例えば、ＧｅＳｂ、ＧａＳｂ、ＧｅＧａＳｂ等が選択される。
【００２４】
この相変化素子２の抵抗値は、例えば、ビット値“０”、“１”に割り当てられた２つの記憶状態を規定する。すなわち、該メモリセルは、電源を切ってもデータが保持される不揮発性メモリとなる。
【００２５】
また、複数のワード線（配線）ＷＬは、複数のメモリセルＭ上にそれぞれ配置され、互いに平行である。このワード線ＷＬは、メモリセルＭの相変化素子２に電気的に接続されている。上述のように、このワード線ＷＬとビット線ＢＬとの間の電位差に応じて、熱源素子１および相変化素子２に電流が流れるようになっている。
【００２６】
層間絶縁膜４、５は、複数のビット線ＢＬと複数のワード線ＷＬとの間に形成され、複数のビット線ＢＬと複数のワード線ＷＬとを絶縁するようになっている。層間絶縁膜６は、層間絶縁膜５上およびワード線ＷＬ上に形成されている。なお、層間絶縁膜４、５、６は、例えば、シリコン酸化膜で構成される。
【００２７】
ここで、隣接するメモリセル間１１０の層間絶縁膜４中に、空隙（ボイド）３が形成されている。特に、本実施例１では、隣接するメモリセルＭ間であって、隣接する相変化素子２間および隣接する熱源素子１の上部間の層間絶縁膜４中に、空隙３が形成されている。この空隙３は、隣接する相変化素子２間から隣接する熱源素子１の上部間に連続して形成されている。通常は、層間絶縁膜はウェハ面内で均一に形成されるので、空隙３は、隣接するメモリセル最短距離を二等分しメモリセルに平行な線分を含んで形成される。
【００２８】
この空隙３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わるのを抑制する。これにより、或るメモリセルＭの熱源素子２が発する熱が、隣接する他のメモリセルＭの相変化素子２に対して与える影響（相変化素子２の抵抗値の変化）を低減することができる。したがって、例えば、書き込み対象になっていないメモリセルＭへのデータの誤書き込みや、消去対象になっていないメモリセルＭへのデータの誤消去を抑制することができる。
【００２９】
すなわち、相変化メモリ装置１００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００３０】
なお、図１では、空隙３が最近接のメモリセル（同一のビット線またはワード線で接続される隣接メモリセル）間のみに存在している。しかし、メモリセルの間隔と層間絶縁膜のカバレッジとの関係によっては、互いに対角線上で隣接するメモリセルの間にも空隙３を形成することが可能である。互いに対角線上で隣接するメモリセルからの影響を低減するために、そのような構造でもよい。
【００３１】
次に、以上のような構成を有する相変化メモリ装置１００の製造方法の一例について、説明する。
【００３２】
図３〜図５は、図１に示す相変化メモリ装置１００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。なお、図３〜図５は、図２と同様に、図１のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す。
【００３３】
先ず、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により、互いに平行な複数のビット線ＢＬを含む領域上に、例えば、シリコン酸化膜で構成される層間絶縁膜４を形成する。そして、例えばフォトレジスト（図示せず）をマスクとして、この層間絶縁膜４を選択的にエッチングする。これにより、層間絶縁膜４を貫通しビット線ＢＬに到達する複数のコンタクトホール４ａを形成する（図３（ａ））。
【００３４】
次に、図３（ｂ）に示すように、コンタクトホール４ａ内および層間絶縁膜４上に、電流が流れることにより発熱する熱源材料１ａを、例えば、ＣＶＤ法、ＰＶＤ法等により、堆積する。
【００３５】
次に、図３（ｃ）に示すように、ドライエッチング法等により、コンタクトホール４ａ内の規定の高さ４ａ１まで、コンタクトホール４ａ内に堆積された熱源材料１ａをエッチングする。これにより、熱源素子１を形成する。
【００３６】
次に、図４（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜４上およびコンタクトホール４ａ内の熱源素子１上に、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の相変化材料２ａを堆積する。さらに、ドライエッチング法等により、層間絶縁膜４上の相変化材料２ａを除去する。これにより、相変化素子２をコンタクトホール４ａ内の熱源素子１上に形成する（図４（ｂ））。
【００３７】
次に、図４（ｃ）に示すように、 相変化素子２の側面の全部および熱源素子１の側面１ｂの一部が露出する高さまで、層間絶縁膜４の上部を選択的にエッチングする。
【００３８】
次に、図５（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、隣接する相変化素子間１１０および隣接する熱源素子１の上部間１１０に空隙（ボイド）３が形成されるように、層間絶縁膜４上および相変化素子２上に、例えば、シリコン酸化膜等の絶縁材料を堆積する。これにより、空隙３を含む層間絶縁膜５を形成する。既述のように、この空隙３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わるのを抑制する。
【００３９】
次に、図５（ｂ）に示すように、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより、相変化素子２の上面が露出するように、層間絶縁膜５の上部を平坦化する。
【００４０】
次に、例えば、フォトリソグラフィ技術により、各々の相変化素子２上に互いに平行な複数のワード線ＷＬを形成する。さらに、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜５上およびワード線ＷＬ上に、層間絶縁膜６を形成する。これにより、図１、図２に示す相変化メモリ装置１００のメモリセル領域近傍の構成が完成する。
【００４１】
以上のように、本実施例に係る相変化メモリ装置１００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００４２】
また、層間絶縁膜の空隙を用いることは、多孔質酸化膜に比較して、熱伝導率がより低い、ウェット工程等に起因する欠陥性の不良が出にくい、メモリセル間の電気的耐圧が高い、等の利点がある。
【実施例２】
【００４３】
実施例１では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成の一例について説明した。
【００４４】
本実施例２では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成の他の例について述べる。
【００４５】
図６は、実施例２に係る相変化メモリ装置２００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。また、図７は、図６のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。なお、簡単のため、図６において、図７に示す層間絶縁膜は省略されている。また、図６において、ビット線ＢＬ、ワード線ＷＬは、簡略化して表示されている。また、図６、７において、図１、２の符号と同じ符号が示す構成は、実施例１と同様の構成を示す。
【００４６】
図６および図７に示すように、相変化メモリ装置２００は、複数のビット線（配線）ＢＬと、複数のメモリセルＭと、複数のワード線（配線）ＷＬと、層間絶縁膜２０４〜２０７と、を備える。
【００４７】
この相変化メモリ装置２００の構成は、空隙（ボイド）２０３が形成されている位置が異なる以外は、実施例１の相変化メモリ装置１００と同様の構成を有する。なお、相変化メモリ装置２００の層間絶縁膜２０４、２０５、２０６は、実施例１の相変化メモリ装置１００の層間絶縁膜４、５に相当する。また、相変化メモリ装置２００の層間絶縁膜２０７は、実施例１の相変化メモリ装置１００の層間絶縁膜６に相当する。
【００４８】
ここで、隣接するメモリセルＭ間であって、隣接する熱源素子１の上部間２１０の層間絶縁膜２０５中に、空隙２０３が形成されている。すなわち、熱源素子１の上面の高さから相変化素子の上面の高さにわたる空隙２０３が形成されている。
【００４９】
この空隙２０３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わることを抑制する。これにより、或るメモリセルＭの熱源素子２が発する熱が、隣接する他のメモリセルＭの相変化素子２に対して与える影響（相変化素子２の抵抗値の変化）を低減することができる。したがって、例えば、書き込み対象になっていないメモリセルＭへのデータの誤書き込みや、消去対象になっていないメモリセルＭへのデータの誤消去を抑制することができる。
【００５０】
すなわち、相変化メモリ装置２００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００５１】
なお、図６では、空隙２０３が最近接のメモリセル（同一のビット線またはワード線で接続される隣接メモリセル）間のみに存在している。しかし、メモリセルの間隔と層間絶縁膜のカバレッジとの関係によっては、互いに対角線上で隣接するメモリセルの間にも空隙２０３を形成することが可能である。互いに対角線上で隣接するメモリセルからの影響を低減するために、そのような構造でもよい。
【００５２】
次に、以上のような構成を有する相変化メモリ装置２００の製造方法の一例について、説明する。
【００５３】
図８〜図１１は、図６に示す相変化メモリ装置２００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。なお、図８〜図１１は、図７と同様に、図６のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す。
【００５４】
先ず、例えば、ＣＶＤ法、ＰＶＤ法等により、互いに平行な複数のビット線ＢＬを含む領域上に、例えば、シリコン酸化膜で構成される層間絶縁膜２０４を形成する。そして、例えばフォトレジスト（図示せず）をマスクとして、この層間絶縁膜２０４を選択的にエッチングする。これにより、層間絶縁膜２０４を貫通しビット線ＢＬに到達する複数のコンタクトホール２０４ａを形成する（図８（ａ））。
【００５５】
次に、図８（ｂ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、複数のコンタクトホール２０４ａ内および層間絶縁膜２０４上に、電流が流れることにより発熱する熱源材料１ａを、堆積する。
【００５６】
次に、図８（ｃ）に示すように、ドライエッチング法等により、層間絶縁膜２０４の上面が露出するまで、層間絶縁膜２０４上に堆積された熱源材料１ａをエッチングする。これにより、複数のコンタクトホール２０４ａ内に複数の熱源素子１を形成する。
【００５７】
次に、図９（ａ）に示すように、層間絶縁膜２０４の上部を、熱源素子１の側面１ｂの一部が露出する高さまで、選択的にエッチングする。
【００５８】
次に、図９（ｂ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、隣接する熱源素子間２１０に空隙（ボイド）２０３が形成されるように、層間絶縁膜２０４上および熱源素子１上に、シリコン酸化膜等の絶縁材料を堆積する。これにより、熱源素子間２１０に空隙２０３を含む層間絶縁膜２０５が形成される。既述のように、この空隙２０３は、或るメモリセルＭの熱源素子１が発する熱が、隣接する他のメモリセルＭの相変化素子２に伝わるのを抑制する。
【００５９】
次に、図９（ｃ）に示すように、例えば、ＣＭＰ法等により、熱源素子１の上面が露出するように、層間絶縁膜２０５の上部を平坦化する。
【００６０】
次に、図１０（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、熱源素子１上および層間絶縁膜２０５上に、シリコン酸化膜等の絶縁材料を堆積する。これにより、熱源素子１上および層間絶縁膜２０５上に、層間絶縁膜２０６を形成する。
【００６１】
次に、図１０（ｂ）に示すように、例えばフォトレジスト（図示せず）をマスクとして、層間絶縁膜２０６を選択的にエッチングする。これにより、層間絶縁膜２０６を貫通し熱源素子１の上面に到達する複数のコンタクトホール２０６ａを形成する。
【００６２】
次に、図１０（ｃ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜２０６上および複数のコンタクトホール２０６ａ内に、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の相変化材料２ａを堆積する。
【００６３】
次に、図１１に示すように、例えば、ドライエッチング法等により、層間絶縁膜２０６上の相変化材料２ａを除去する。これにより、複数のコンタクトホール２０６ａ内の熱源素子１上に相変化素子２を形成する。
【００６４】
ここで、本実施例２では、上述のように、熱源素子１を形成した後に、熱源素子１間に絶縁材料２０５ａを堆積し、空隙２０３を形成する。そして、空隙２０３を形成した後に、相変化素子２を形成する。これにより、熱源素子および相変化素子を形成した後に空隙を形成する場合と比較して、熱源素子上の相変化素子が倒壊するのを抑制することができる。
【００６５】
次に、例えば、フォトリソグラフィ技術により、各々の相変化素子２上に互いに平行な複数のワード線ＷＬを形成する。さらに、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜２０６上およびワード線ＷＬ上に、層間絶縁膜２０７を形成する。これにより、図６、図７に示す相変化メモリ装置２００のメモリセル領域近傍の構成が完成する。
【００６６】
以上のように、本実施例に係る相変化メモリ装置によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００６７】
また、層間絶縁膜の空隙を用いることは、多孔質酸化膜に比較して、熱伝導率がより低い、ウェット工程等に起因する欠陥性の不良が出にくい、メモリセル間の電気的耐圧が高い、等の利点がある。
【実施例３】
【００６８】
実施例１、２では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成の一例について説明した。
【００６９】
本実施例３では、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に伝導するのを抑制するための構成のさらに他の例について述べる。
【００７０】
図１２は、実施例３に係る相変化メモリ装置３００の複数のメモリセルＭが配置されたメモリセル領域近傍の構成を示す図である。また、図１３は、図１２のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す断面図である。なお、簡単のため、図１２において、図１３に示す層間絶縁膜は省略されている。また、図１２において、ビット線ＢＬ、ワード線ＷＬは、簡略化して表示されている。また、図１２、１３において、図１、２の符号と同じ符号が示す構成は、実施例１と同様の構成を示す。
【００７１】
図１２および図１３に示すように、相変化メモリ装置３００は、複数のビット線（配線）ＢＬと、複数のメモリセルＭと、複数のワード線（配線）ＷＬと、層間絶縁膜３０４、３０５と、を備える。
【００７２】
この相変化メモリ装置３００の構成は、メモリセルＭの形状が異なる以外は、実施例１の相変化メモリ装置１００と同様の構成を有する。すなわち、相変化メモリ装置３００のメモリセルＭは、直方体状の形状を有する。
【００７３】
なお、相変化メモリ装置３００の層間絶縁膜３０４は、実施例１の相変化メモリ装置１００の層間絶縁膜４、５に相当する。また、相変化メモリ装置３００の層間絶縁膜３０５は、実施例１の相変化メモリ装置１００の層間絶縁膜６に相当する。また、相変化メモリ装置３００のメモリセルＭの熱源素子３０１は、実施例１の相変化メモリ装置１００のメモリセルＭの熱源素子１に相当する。また、相変化メモリ装置３００のメモリセルＭの相変化素子３０２は、実施例１の相変化メモリ装置１００のメモリセルＭの相変化素子２に相当する。
【００７４】
ここで、隣接するメモリセルＭ間であって、隣接する熱源素子１および相変化素子２の間３１０の層間絶縁膜３０４中に、空隙３０３が形成されている。
【００７５】
この空隙３０３は、或るメモリセルＭの熱源素子３０１が発する熱が、隣接する他のメモリセルＭの相変化素子３０２に伝わるのを抑制する。これにより、或るメモリセルＭの熱源素子３０２が発する熱が、隣接する他のメモリセルＭの相変化素子３０２に対して与える影響（相変化素子２の抵抗値の変化）を低減することができる。したがって、例えば、書き込み対象になっていないメモリセルＭへのデータの誤書き込みや、消去対象になっていないメモリセルＭへのデータの誤消去を抑制することができる。
【００７６】
すなわち、相変化メモリ装置３００によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００７７】
なお、図１２では、空隙３０３が最近接のメモリセル（同一のビット線またはワード線で接続される隣接メモリセル）間のみに存在している。しかし、メモリセルの間隔と層間絶縁膜のカバレッジとの関係によっては、互いに対角線上で隣接するメモリセルの間にも空隙３０３を形成することが可能である。互いに対角線上で隣接するメモリセルからの影響を低減するために、そのような構造でもよい。
【００７８】
次に、以上のような構成を有する相変化メモリ装置３００の製造方法の一例について、説明する。
【００７９】
図１４、図１５は、図１２に示す相変化メモリ装置３００のメモリセル領域近傍の製造方法の各工程の断面を示す断面図である。なお、図１４、図１５は、図１３と同様に、図１２のビット線ＢＬに沿ったメモリセルＭを含む領域の縦断面を示す。
【００８０】
先ず、図１４（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、互いに平行な複数のビット線ＢＬを含む領域上に、電流が流れることにより発熱する熱源材料を堆積することにより、熱源材料層３０１ａを形成する。
【００８１】
次に、図１４（ｂ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、熱源材料層３０１ａ上に、例えば、ＧｅＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の相変化材料を堆積することにより、熱源材料層３０１ａ上に相変化材料層３０２ａを形成する。
【００８２】
次に、図１４（ｃ）に示すように、例えば、フォトレジスト（図示せず）をマスクとして、相変化材料層３０２ａおよび熱源材料層３０１ａをドライエッチング等により選択的にエッチングすることにより、熱源素子３０１を形成するとともにこの熱源素子３０１上に相変化素子３０２を形成する。
【００８３】
次に、図１５（ａ）に示すように、例えば、ＣＶＤ法、ＰＶＤ法等により、隣接する熱源素子３０１および相変化素子３０２の間３１０に、空隙３０３が形成されるように、ビット線ＢＬを含む領域上に、シリコン酸化膜等の絶縁材料を堆積する。これにより、隣接する熱源素子３０１および相変化素子３０２の間３１０に、空隙３０３を含む層間絶縁膜３０４を形成する。
【００８４】
次に、図１５（ｂ）に示すように、ＣＭＰ法等により、相変化素子３０２の上面が露出するように、層間絶縁膜３０４の上部を平坦化する。
【００８５】
次に、例えば、フォトリソグラフィ技術により、各々の相変化素子３０２上に互いに平行な複数のワード線ＷＬを形成する。さらに、例えば、ＣＶＤ法、ＰＶＤ法等により、層間絶縁膜３０４上およびワード線ＷＬ上に、層間絶縁膜３０５を形成する。これにより、図１２、図１３に示す相変化メモリ装置３００のメモリセル領域近傍の構成が完成する。
【００８６】
ここで、上述のように、本実施例３においては、熱源素子と相変化素子をドライエッチングなどによりパターニングした後に、メモリセル間に空隙を形成する。すなわち、メモリセルの間の層間絶縁膜を掘り戻さない。これにより、大幅に工程数を削減することができる。
【００８７】
また、以上のように、本実施例に係る相変化メモリ装置によれば、集積度を向上させつつ、或るメモリセルの熱源素子が発する熱が、隣接する他のメモリセルの相変化素子に対して与える影響を低減することができる。
【００８８】
さらに、層間絶縁膜の空隙を用いることは、多孔質酸化膜に比較して、熱伝導率がより低い、ウェット工程等に起因する欠陥性の不良が出にくい、メモリセル間の電気的耐圧が高い、等の利点がある。
【符号の説明】
【００８９】
１、３０１ 熱源素子
１ａ 熱源材料
３０１ａ 熱源材料層
２、３０２ 相変化素子
２ａ、 相変化材料
３、２０３、３０３ 空隙（ボイド）
４、５、６、２０４、２０５、２０６、２０７、３０４、３０５ 層間絶縁膜
４ａ、２０４ａ、２０６ａ コンタクトホール
１１０、２１０、３１０ 領域
１００、２００、３００ 相変化メモリ装置
ＢＬ ビット線
Ｍ メモリセル
ＷＬ ワード線
【特許請求の範囲】
【請求項１】
複数の第１の配線と、
前記複数の第１の配線上に配置された複数のメモリセルと、
前記複数のメモリセル上にそれぞれ配置された複数の第２の配線と、
前記複数の第１の配線と前記複数の第２の配線との間に形成され、前記複数の第１の配線と前記複数の第２の配線とを絶縁する層間絶縁膜と、を備え、
前記メモリセルは、電流が流れることにより発熱する熱源素子と、前記熱源素子による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより抵抗値が変化する相変化素子と、を有し、
隣接する前記メモリセル間の前記層間絶縁膜中に、空隙が形成されていることを特徴とする相変化メモリ装置。
【請求項２】
前記隣接する前記メモリセル間の前記層間絶縁膜中に、前記熱源素子の上面の高さから前記相変化素子の上面の高さにわたる空隙が形成されている
ことを特徴とする請求項１に記載の相変化メモリ装置。
【請求項３】
前記空隙は、前記メモリセル間の最短距離を二等分する線分を含んで形成されることを特徴とする請求項１または２に記載の相変化メモリ装置。
【請求項４】
第１の配線を含む領域上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜を選択的にエッチングすることにより、前記第１の層間絶縁膜を貫通し前記第１の配線に到達する複数のコンタクトホールを形成する工程と、
少なくとも前記複数のコンタクトホール内に熱源材料を堆積する工程と、
前記コンタクトホール内の規定の高さまで、前記コンタクトホール内に堆積された前記熱源材料をエッチングすることにより、複数の熱源素子を形成する工程と、
前記コンタクトホール内の前記熱源素子上に相変化材料を形成することにより、複数の相変化素子を形成する工程と、
前記相変化素子の側面の全部および前記熱源素子の側面の一部が露出する高さまで、前記第１の層間絶縁膜の上部を選択的にエッチングする工程と、
前記第１の層間絶縁膜上および前記相変化素子上に、隣接する前記相変化素子間に空隙が形成されるように、第２の層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記第２の層間絶縁膜の上部を平坦化する工程と、
各々の前記相変化素子上に第２の配線を形成する工程と、を備える
ことを特徴とする相変化メモリ装置の製造方法。
【請求項５】
複数の第１の配線を含む領域上に熱源材料層を形成する工程と、
前記熱源材料層上に相変化材料層を形成する工程と、
前記相変化材料層および前記熱源材料層を選択的にエッチングすることにより、熱源素子および相変化素子を形成する工程と、
隣接する前記相変化素子間に空隙が形成されるように、前記第１の配線を含む領域上に、層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記層間絶縁膜の上部を平坦化する工程と
各々の前記相変化素子上に第２の配線を形成する工程と、を備える
ことを特徴とする相変化メモリ装置の製造方法。
【請求項１】
複数の第１の配線と、
前記複数の第１の配線上に配置された複数のメモリセルと、
前記複数のメモリセル上にそれぞれ配置された複数の第２の配線と、
前記複数の第１の配線と前記複数の第２の配線との間に形成され、前記複数の第１の配線と前記複数の第２の配線とを絶縁する層間絶縁膜と、を備え、
前記メモリセルは、電流が流れることにより発熱する熱源素子と、前記熱源素子による加熱後の冷却速度に応じて非晶状態または結晶状態の何れかの状態に遷移することにより抵抗値が変化する相変化素子と、を有し、
隣接する前記メモリセル間の前記層間絶縁膜中に、空隙が形成されていることを特徴とする相変化メモリ装置。
【請求項２】
前記隣接する前記メモリセル間の前記層間絶縁膜中に、前記熱源素子の上面の高さから前記相変化素子の上面の高さにわたる空隙が形成されている
ことを特徴とする請求項１に記載の相変化メモリ装置。
【請求項３】
前記空隙は、前記メモリセル間の最短距離を二等分する線分を含んで形成されることを特徴とする請求項１または２に記載の相変化メモリ装置。
【請求項４】
第１の配線を含む領域上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜を選択的にエッチングすることにより、前記第１の層間絶縁膜を貫通し前記第１の配線に到達する複数のコンタクトホールを形成する工程と、
少なくとも前記複数のコンタクトホール内に熱源材料を堆積する工程と、
前記コンタクトホール内の規定の高さまで、前記コンタクトホール内に堆積された前記熱源材料をエッチングすることにより、複数の熱源素子を形成する工程と、
前記コンタクトホール内の前記熱源素子上に相変化材料を形成することにより、複数の相変化素子を形成する工程と、
前記相変化素子の側面の全部および前記熱源素子の側面の一部が露出する高さまで、前記第１の層間絶縁膜の上部を選択的にエッチングする工程と、
前記第１の層間絶縁膜上および前記相変化素子上に、隣接する前記相変化素子間に空隙が形成されるように、第２の層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記第２の層間絶縁膜の上部を平坦化する工程と、
各々の前記相変化素子上に第２の配線を形成する工程と、を備える
ことを特徴とする相変化メモリ装置の製造方法。
【請求項５】
複数の第１の配線を含む領域上に熱源材料層を形成する工程と、
前記熱源材料層上に相変化材料層を形成する工程と、
前記相変化材料層および前記熱源材料層を選択的にエッチングすることにより、熱源素子および相変化素子を形成する工程と、
隣接する前記相変化素子間に空隙が形成されるように、前記第１の配線を含む領域上に、層間絶縁膜を形成する工程と、
前記相変化素子の上面が露出するように、前記層間絶縁膜の上部を平坦化する工程と
各々の前記相変化素子上に第２の配線を形成する工程と、を備える
ことを特徴とする相変化メモリ装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−２５８２４９（Ｐ２０１０−２５８２４９Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０７３３４（Ｐ２００９−１０７３３４）
【出願日】平成２１年４月２７日（２００９．４．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２７日（２００９．４．２７）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]