磁歪式ひずみセンサ及びひずみ検出方法
【課題】磁歪式ひずみセンサの検出精度を向上させる。
【解決手段】第一発振回路２から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向の透磁率変化を検出すると共に、第二発振回路３から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向の透磁率変化を検出し、第一方向の透磁率と第二方向の透磁率との差分にもとづいて、被検体Ｈのひずみを検出する。
【解決手段】第一発振回路２から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向の透磁率変化を検出すると共に、第二発振回路３から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向の透磁率変化を検出し、第一方向の透磁率と第二方向の透磁率との差分にもとづいて、被検体Ｈのひずみを検出する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサ及びひずみ検出方法に関する。
【背景技術】
【０００２】
被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサが知られている（例えば、特許文献１参照）。磁歪の逆効果とは、被検体表面（磁歪膜）にひずみが発生した場合に、引張り方向では透磁率が増加する一方、圧縮方向では透磁率が減少するという磁気的なひずみ現象であり、磁歪式ひずみセンサは、被検体表面の透磁率変化をインダクタンスの変化として検出する検出コイルを備えて構成されている。
【特許文献１】特開平８−２７１３５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の磁歪式ひずみセンサでは、二つの検出コイル間に生じる僅かな差動電圧を検出し、この差動電圧をアンプで多段階に増幅しているため、ノイズの影響を受けやすく、高精度な検出が困難であった。
【課題を解決するための手段】
【０００４】
上記の如き実情に鑑み、これらの課題を解決することを目的として創作された本発明の磁歪式ひずみセンサは、被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサであって、被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路と、第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出する第一透磁率検出手段と、第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出する第二透磁率検出手段と、第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出するひずみ検出手段とを備えることを特徴とする。このような磁歪式ひずみセンサによれば、被検体のひずみを高精度に検出することができる。つまり、上記のように構成された第一発振回路や第二発振回路から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向（又は第一領域）及び第二方向（又は第二領域）の透磁率変化を高精度に検出し、その差分から被検体のひずみを精度良く検出することが可能になる。また、発振回路から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路の基準周波数に依存しないので、検出対象に応じて発振回路の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする。このような磁歪式ひずみセンサによれば、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明の磁歪式ひずみセンサでは、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする。このような磁歪式ひずみセンサによれば、第一検出コイルの検出領域と第二検出コイルの検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする。このような磁歪式ひずみセンサによれば、各検出コイル（コア）と被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルと被検体との相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイル及び第二検出コイルに対して被検体が相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイル及び第二検出コイルを被検体に一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
また、前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする。このような磁歪式ひずみセンサによれば、各検出コイルが発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルの検出領域と第二検出コイルの検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
また、前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする。このような磁歪式ひずみセンサによれば、ひずみに応じた磁歪膜における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサでは、メッキ法により成膜された磁歪膜（例えば、ニッケルメッキ）であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
また、本発明のひずみ検出方法は、被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出するひずみ検出方法であって、被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路とが用いられ、第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出し、第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出し、第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出することを特徴とする。このようなひずみ検出方法によれば、被検体のひずみを高精度に検出することができる。つまり、上記のように構成された第一発振回路や第二発振回路から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向（又は第一領域）及び第二方向（又は第二領域）の透磁率変化を高精度に検出し、その差分から被検体のひずみを精度良く検出することが可能になる。また、発振回路から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路の基準周波数に依存しないので、検出対象に応じて発振回路の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする。このようなひずみ検出方法によれば、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明のひずみ検出方法では、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする。このようなひずみ検出方法によれば、第一検出コイルの検出領域と第二検出コイルの検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする。このようなひずみ検出方法によれば、各検出コイル（コア）と被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルと被検体との相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイル及び第二検出コイルに対して被検体が相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイル及び第二検出コイルを被検体に一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
また、前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする。このようなひずみ検出方法によれば、各検出コイルが発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルの検出領域と第二検出コイルの検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
また、前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする。このようなひずみ検出方法によれば、ひずみに応じた磁歪膜における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサでは、メッキ法により成膜された磁歪膜（例えば、ニッケルメッキ）であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
【発明を実施するための最良の形態】
【０００５】
次に、本発明の実施形態について、図面に基づいて説明する。
【０００６】
図１は、本発明の実施形態に係る磁歪式ひずみセンサの構成を示すブロック図である。この図に示される磁歪式ひずみセンサ１は、被検体表面に生じる磁歪の逆効果を利用して被検体Ｈのひずみを検出するものであり、第一検出コイルＬ１、第二検出コイルＬ２、第一発振回路２、第二発振回路３及び検出回路４を備えて構成されている。
【０００７】
第一検出コイルＬ１は、被検体表面において第一方向（例えば、検出対象方向）の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する。また、第二検出コイルＬ２は、被検体表面において第二方向（例えば、検出対象方向に対して直交する方向）の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する。
【０００８】
検出コイルＬ１、Ｌ２は、被検体表面における検出領域及び検出方向を限定するために、高透磁率材料を用いて形成されコアと、該コアに巻装されるコイルとを備えて構成されている。具体的には、フェライトからなるＵ字コア２ａ、３ａに、コイルを巻装して構成されており、Ｕ字コア２ａ、３ａの両端を被検体表面に近接又は接触させることにより、被検体表面との間で閉磁路を構成するようになっている。これにより、被検体表面の限られた領域に第一方向及び第二方向の磁路を形成し、該磁路における透磁率変化を検出することが可能になる。
【０００９】
第一発振回路２は、所定の基準周波数で自律的に発振すると共に、第一検出コイルＬ１のインダクタンス変化に応じて発振波に位相ズレを生じさせるように構成される。また、第二発振回路３は、所定の基準周波数で自律的に発振すると共に、第二検出コイルＬ２のインダクタンス変化に応じて発振波に位相ズレを生じさせるように構成される。例えば、シュミット発振回路の帰還回路に検出コイルＬ１、Ｌ２を配置すれば、検出コイルＬ１、Ｌ２のインダクタンス変化に応じて発振波に位相ズレが生じる発振回路２、３を構成することができる。
【００１０】
シュミット発振回路は、シュミットインバータＩＮＶなどが備えるシュミットトリガ回路のヒステリシス特性を利用した発振回路であり、例えば、シュミットインバータＩＮＶと、シュミットインバータＩＮＶの入力側に接続されるコンデンサＣと、シュミットインバータＩＮＶの出力をシュミットインバータＩＮＶの入力側に帰還させる帰還回路と、この帰還回路に介在する抵抗要素とを備えて構成される。
【００１１】
初期状態のシュミット発振回路では、コンデンサＣに電荷が溜まっていないため、コンデンサＣの両端の電圧は０Ｖとなっている。このとき、シュミットインバータＩＮＶは、入力側電圧ＶｉｎがＶＬ以下なので、出力がＨレベル（５Ｖ）となる。シュミットインバータＩＮＶの出力側電圧Ｖｏｕｔが５Ｖのときは、帰還回路２ａを介してシュミットインバータＩＮＶの入力側に電流が流れるので、コンデンサＣに電荷が徐々に溜まり、その両端の電圧が上昇する。そして、シュミットインバータＩＮＶの入力側電圧ＶｉｎがＶＨに達すると、シュミットインバータＩＮＶの出力がＬレベル（０Ｖ）に切換わる。シュミットインバータＩＮＶの出力側電圧Ｖｏｕｔが０Ｖになると、コンデンサＣが放電し、シュミットインバータＩＮＶの入力側電圧Ｖｉｎが徐々に降下する。そして、シュミットインバータＩＮＶの入力側電圧ＶｉｎがＶＬまで降下すると、シュミットインバータＩＮＶの出力がＨレベルに切換わる。
【００１２】
以上の動作の繰り返しにより、シュミットインバータＩＮＶの出力側から所定周波数の矩形波が得られる。そして、シュミット発振回路の発振周波数ｆ（＝１／Ｔ）は、蓄電期間ＴＨと放電期間ＴＬにより決まり、蓄電期間ＴＨと放電期間ＴＬは、コンデンサＣ及び抵抗要素の定数により決まる。したがって、抵抗要素として帰還回路に検出コイルＬ１、Ｌ２を配置すれば、検出コイルＬ１、Ｌ２のインダクタンス変化に応じてシュミット発振回路の発振波に位相ズレを生じさせることができる。
【００１３】
なお、本発明の発振回路がシュミット発振回路に限定されないことは勿論であり、検出コイルＬ１、Ｌ２のインダクタンス変化に応じて発振波に位相ズレを生じさせる発振回路であれば、ＣＲ発振回路、ＬＣ発振回路、水晶発振回路などを用いてもよい。
【００１４】
検出回路４は、例えば、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏなどが内蔵されたマイコン（１チップマイコン）を用いて構成され、ＲＯＭに書き込まれたプログラムに従って後述するひずみ検出処理を行う。なお、検出回路４は、複数のマイコンで構成したり、一又は複数のＩＣで構成することもできる。
【００１５】
検出回路４は、第一発振回路２から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向の透磁率変化を検出する第一透磁率検出手段と、第二発振回路３から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向の透磁率変化を検出する第二透磁率検出手段と、第一方向の透磁率と第二方向の透磁率との差分にもとづいて、被検体Ｈのひずみを検出するひずみ検出手段とを備える。
【００１６】
このようにすると、被検体Ｈのひずみを高精度に検出することができる。つまり、上記のように構成された第一発振回路２や第二発振回路３から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向及び第二方向の透磁率変化を高精度に検出し、その差分から被検体Ｈのひずみを精度良く検出することが可能になる。また、発振回路２、３から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路２、３の基準周波数に依存しないので、検出対象に応じて発振回路２、３の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
【００１７】
また、本実施形態の第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面における検出領域及び検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えて構成されているので、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明の磁歪式ひずみセンサ１では、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
【００１８】
また、本実施形態の第一検出コイルＬ１及び第二検出コイルＬ２は、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置される。例えば、第一検出コイルＬ１及び第二検出コイルＬ２のコアを高さが相違するＵ字コア２ａ、３ａで構成すると共に、これらのＵ字コア２ａ、３ａを平面視で交差するように配置する。このようにすると、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
【００１９】
第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面に対して非接触又は接触状態で配置するにあたり、直接又は間接的に被検体Ｈに一体的に固定することが好ましい。例えば、第一検出コイルＬ１及び第二検出コイルＬ２が含まれる磁歪式ひずみセンサ１を、被検体表面に直接接着したり、クランプなどの固定具を介して被検体Ｈに固定する。このようにすると、各検出コイルＬ１、Ｌ２のコアと被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルＬ１、Ｌ２と被検体Ｈとの相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイルＬ１及び第二検出コイルＬ２に対して被検体Ｈが相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイルＬ１及び第二検出コイルＬ２を被検体Ｈに一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
【００２０】
第一発振回路２と第二発振回路３は、相互干渉を避けるために、交互に駆動されることが好ましい。例えば、第二発振回路３の発振駆動を停止した状態で、第一発振回路２に係る発振波カウント処理を実行した後、第一発振回路２の発振駆動を停止した状態で、第二発振回路３に係る発振波カウント処理を実行し、その後、各発振波カウント処理に要した測定時間の差分を求めるようにする。このようにすると、各検出コイルＬ１、Ｌ２が発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
【００２１】
磁歪式ひずみセンサ１でひずみを検出する被検体Ｈの被検体表面は、メッキ法により成膜された磁歪膜５であることが好ましい。例えば、被検体Ｈのひずみ検出領域に、ニッケル合金からなる磁歪膜５をメッキする。このようにすると、ひずみに応じた磁歪膜５における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサ１では、メッキ法により成膜された磁歪膜５であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
【００２２】
次に、本発明における発振波の位相ズレ蓄積作用について、図２及び図３を参照して説明する。
【００２３】
図２は、発振波の位相ズレ蓄積作用（検出波形始端部を拡大）を示す説明図、図３は、発振波の位相ズレ蓄積作用（検出波形終端部を拡大）を示す説明図である。これらの図に示す波形は、一回の検出処理における発振回路２、３の出力波形であって、発振回路２、３から出力される発振波の数をカウントし、カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、蓄積された発振波の位相ズレを測定するにあたり、発振波カウント処理における発振波のカウント数Ｎを１００とした場合の波形であり、上側の波形は、被検体Ｈにひずみを加えない場合を示し、下側の波形は、被検体Ｈにひずみを加えた場合を示している。これらの図から明らかなように、検出波形の始端部、つまり発振波カウント処理における発振波のカウント数Ｎが少ない段階では、位相ズレがあまり蓄積されていないため、その差が明確ではないが（図２参照）、カウント数Ｎが多くなると、発振波の位相ズレが蓄積され、その差が明確になるので、位相ズレの測定が容易になることがわかる（図３参照）。そして、発振波の位相ズレは、被検体Ｈのひずみに比例して大きくなるので、発振波の位相ズレにもとづいて、被検体Ｈのひずみを高精度に測定することが可能になる。また、第一発振回路２から出力される発振波の位相ズレは、被検体表面における所定方向（検出対象方向）のひずみに応じて増減する一方、第二発振回路３から出力される発振波の位相ズレは、被検体表面における所定方向のひずみに応じて変化することなく、温度や被検体表面との距離に応じて変化するので、その差分にもとづいて被検体Ｈのひずみ量及びひずみ極性を検出できるだけでなく、温度誤差や変位誤差が相殺された検出値を得ることができる。
【００２４】
次に、検出回路４の具体的な検出処理手順について、図４〜図７を参照して説明する。
【００２５】
図４に示すひずみ検出処理（ひずみ検出手段）では、まず、初期設定（Ｓ１１：発振波カウント数Ｎの初期値設定を含む）を行った後、カウント数変更処理（Ｓ１２）、第一方向透磁率検出処理（Ｓ１３：第一透磁率検出手段）及び第二方向透磁率検出処理（Ｓ１４：第二透磁率検出手段）を順番に実行する。そして、透磁率検出処理（Ｓ１３、Ｓ１４）で得られた第一方向透磁率検出値と第二方向透磁率検出値の差分を演算すると共に（Ｓ１５）、演算した差分（ひずみ検出値）を所定の検出信号形式に変換して出力することにより（Ｓ１６）、一回のひずみ検出処理が終了する。
【００２６】
図５に示すカウント数変更処理では、まず、カウント数変更信号の入力を判断し（Ｓ２１）、該判断結果がＹＥＳの場合は、カウント数変更信号に含まれる発振波カウント数Ｎを読み取り（Ｓ２２）、これに従って発振波カウント数Ｎを変更する（Ｓ２３）。
【００２７】
図６に示す第一方向透磁率検出処理では、第一発振回路２の駆動を開始した後（Ｓ３１）、カウンタクリア処理（Ｓ３２）と、発振波カウント処理（Ｓ３３、Ｓ３４）と、時間測定処理（Ｓ３５）を実行し、その後に第一発振回路２の駆動を停止させる（Ｓ３６）。カウンタクリア処理は、発振波カウンタ及び時間計測カウンタをクリアする処理である（Ｓ３２）。また、発振波カウント処理は、第一発振回路２から出力される発振波の数をカウントし（Ｓ３３）、該カウント数が所定数Ｎに達したか否かを判断する処理である（Ｓ３４）。また、時間測定処理は、発振波のカウント数がＮになったら、時間計測カウンタ値（第一方向透磁率検出値）を読み込む処理である（Ｓ３５）。
【００２８】
図７に示す第二方向透磁率検出処理では、第二発振回路３の駆動を開始した後（Ｓ４１）、カウンタクリア処理（Ｓ４２）と、発振波カウント処理（Ｓ４３、Ｓ４４）と、時間測定処理（Ｓ４５）を実行し、その後に第二発振回路３の駆動を停止させる（Ｓ４６）。カウンタクリア処理は、発振波カウンタ及び時間計測カウンタをクリアする処理である（Ｓ４２）。また、発振波カウント処理は、第二発振回路３から出力される発振波の数をカウントし（Ｓ４３）、該カウント数が所定数Ｎに達したか否かを判断する処理である（Ｓ４４）。また、時間測定処理は、発振波のカウント数がＮになったら、時間計測カウンタ値（第二方向透磁率検出値）を読み込む処理である（Ｓ４５）。
【００２９】
叙述の如く構成された本実施形態によれば、被検体表面に生じる磁歪の逆効果を利用して被検体Ｈのひずみを検出する磁歪式ひずみセンサ１であって、被検体表面において第一方向の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルＬ１と、被検体表面において第二方向の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルＬ２と、所定の基準周波数で自律的に発振すると共に、第一検出コイルＬ１のインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路２と、所定の基準周波数で自律的に発振すると共に、第二検出コイルＬ２のインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路３と、第一発振回路２から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向の透磁率変化を検出する第一透磁率検出手段と、第二発振回路３から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向の透磁率変化を検出する第二透磁率検出手段と、第一方向の透磁率と第二方向の透磁率との差分にもとづいて、被検体Ｈのひずみを検出するひずみ検出手段とを備えているので、被検体Ｈのひずみを高精度に検出することができる。
【００３０】
つまり、上記のように構成された第一発振回路２や第二発振回路３から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向及び第二方向の透磁率変化を高精度に検出し、その差分から被検体Ｈのひずみを精度良く検出することが可能になる。また、発振回路２、３から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路２、３の基準周波数に依存しないので、検出対象に応じて発振回路２、３の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
【００３１】
また、第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面における検出領域及び検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えるので、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明の磁歪式ひずみセンサ１では、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
【００３２】
また、第一検出コイルＬ１及び第二検出コイルＬ２は、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されるので、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
【００３３】
また、第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体Ｈに一体的に固定されるので、各検出コイルＬ１、Ｌ２のコアと被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルＬ１、Ｌ２と被検体Ｈとの相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイルＬ１及び第二検出コイルＬ２に対して被検体Ｈが相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイルＬ１及び第二検出コイルＬ２を被検体に一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
【００３４】
また、第一発振回路２と第二発振回路３は、交互に駆動されるので、各検出コイルＬ１、Ｌ２が発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
【００３５】
また、被検体表面は、メッキ法により成膜された磁歪膜５とした場合は、ひずみに応じた磁歪膜５における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサ１では、メッキ法により成膜された磁歪膜（例えば、ニッケルメッキ）であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
【００３６】
尚、本発明は、前記実施形態に限定されないことは勿論であって、特許請求の範囲を逸脱しない範囲で任意の変更を加えることができる。例えば、前記実施形態では、被検体表面における第一方向の透磁率と第二方向の透磁率を検出し、その差分にもとづいてひずみを検出しているが、被検体表面における第一領域（検出対象方向のひずみに応じて、透磁率が所定方向に変化する領域）の透磁率と、第二領域（検出対象方向のひずみに応じて、透磁率が変化しない領域、又は透磁率が第一領域と背反方向に変化する領域）の透磁率を検出し、その差分にもとづいてひずみを検出してもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態に係る磁歪式ひずみセンサの構成を示すブロック図である。
【図２】発振波の位相ズレ蓄積作用（検出波形始端部を拡大）を示す説明図である。
【図３】発振波の位相ズレ蓄積作用（検出波形終端部を拡大）を示す説明図である。
【図４】検出回路におけるひずみ検出処理の処理手順を示すフローチャートである。
【図５】検出回路における設定数変更処理の処理手順を示すフローチャートである。
【図６】検出回路における第一方向透磁率検出処理の処理手順を示すフローチャートである。
【図７】検出回路における第二方向透磁率検出処理の処理手順を示すフローチャートである。
【符号の説明】
【００３８】
１ 磁歪式ひずみセンサ
２ 第一発振回路
３ 第二発振回路
４ 検出回路
５ 磁歪膜
Ｌ１ 第一検出コイル
Ｌ２ 第二検出コイル
Ｈ 被検体
【技術分野】
【０００１】
本発明は、被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサ及びひずみ検出方法に関する。
【背景技術】
【０００２】
被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサが知られている（例えば、特許文献１参照）。磁歪の逆効果とは、被検体表面（磁歪膜）にひずみが発生した場合に、引張り方向では透磁率が増加する一方、圧縮方向では透磁率が減少するという磁気的なひずみ現象であり、磁歪式ひずみセンサは、被検体表面の透磁率変化をインダクタンスの変化として検出する検出コイルを備えて構成されている。
【特許文献１】特開平８−２７１３５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の磁歪式ひずみセンサでは、二つの検出コイル間に生じる僅かな差動電圧を検出し、この差動電圧をアンプで多段階に増幅しているため、ノイズの影響を受けやすく、高精度な検出が困難であった。
【課題を解決するための手段】
【０００４】
上記の如き実情に鑑み、これらの課題を解決することを目的として創作された本発明の磁歪式ひずみセンサは、被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサであって、被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路と、第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出する第一透磁率検出手段と、第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出する第二透磁率検出手段と、第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出するひずみ検出手段とを備えることを特徴とする。このような磁歪式ひずみセンサによれば、被検体のひずみを高精度に検出することができる。つまり、上記のように構成された第一発振回路や第二発振回路から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向（又は第一領域）及び第二方向（又は第二領域）の透磁率変化を高精度に検出し、その差分から被検体のひずみを精度良く検出することが可能になる。また、発振回路から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路の基準周波数に依存しないので、検出対象に応じて発振回路の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする。このような磁歪式ひずみセンサによれば、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明の磁歪式ひずみセンサでは、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする。このような磁歪式ひずみセンサによれば、第一検出コイルの検出領域と第二検出コイルの検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする。このような磁歪式ひずみセンサによれば、各検出コイル（コア）と被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルと被検体との相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイル及び第二検出コイルに対して被検体が相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイル及び第二検出コイルを被検体に一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
また、前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする。このような磁歪式ひずみセンサによれば、各検出コイルが発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルの検出領域と第二検出コイルの検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
また、前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする。このような磁歪式ひずみセンサによれば、ひずみに応じた磁歪膜における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサでは、メッキ法により成膜された磁歪膜（例えば、ニッケルメッキ）であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
また、本発明のひずみ検出方法は、被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出するひずみ検出方法であって、被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路とが用いられ、第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出し、第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出し、第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出することを特徴とする。このようなひずみ検出方法によれば、被検体のひずみを高精度に検出することができる。つまり、上記のように構成された第一発振回路や第二発振回路から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向（又は第一領域）及び第二方向（又は第二領域）の透磁率変化を高精度に検出し、その差分から被検体のひずみを精度良く検出することが可能になる。また、発振回路から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路の基準周波数に依存しないので、検出対象に応じて発振回路の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする。このようなひずみ検出方法によれば、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明のひずみ検出方法では、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする。このようなひずみ検出方法によれば、第一検出コイルの検出領域と第二検出コイルの検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
また、前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする。このようなひずみ検出方法によれば、各検出コイル（コア）と被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルと被検体との相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイル及び第二検出コイルに対して被検体が相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイル及び第二検出コイルを被検体に一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
また、前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする。このようなひずみ検出方法によれば、各検出コイルが発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルの検出領域と第二検出コイルの検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
また、前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする。このようなひずみ検出方法によれば、ひずみに応じた磁歪膜における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサでは、メッキ法により成膜された磁歪膜（例えば、ニッケルメッキ）であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
【発明を実施するための最良の形態】
【０００５】
次に、本発明の実施形態について、図面に基づいて説明する。
【０００６】
図１は、本発明の実施形態に係る磁歪式ひずみセンサの構成を示すブロック図である。この図に示される磁歪式ひずみセンサ１は、被検体表面に生じる磁歪の逆効果を利用して被検体Ｈのひずみを検出するものであり、第一検出コイルＬ１、第二検出コイルＬ２、第一発振回路２、第二発振回路３及び検出回路４を備えて構成されている。
【０００７】
第一検出コイルＬ１は、被検体表面において第一方向（例えば、検出対象方向）の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する。また、第二検出コイルＬ２は、被検体表面において第二方向（例えば、検出対象方向に対して直交する方向）の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する。
【０００８】
検出コイルＬ１、Ｌ２は、被検体表面における検出領域及び検出方向を限定するために、高透磁率材料を用いて形成されコアと、該コアに巻装されるコイルとを備えて構成されている。具体的には、フェライトからなるＵ字コア２ａ、３ａに、コイルを巻装して構成されており、Ｕ字コア２ａ、３ａの両端を被検体表面に近接又は接触させることにより、被検体表面との間で閉磁路を構成するようになっている。これにより、被検体表面の限られた領域に第一方向及び第二方向の磁路を形成し、該磁路における透磁率変化を検出することが可能になる。
【０００９】
第一発振回路２は、所定の基準周波数で自律的に発振すると共に、第一検出コイルＬ１のインダクタンス変化に応じて発振波に位相ズレを生じさせるように構成される。また、第二発振回路３は、所定の基準周波数で自律的に発振すると共に、第二検出コイルＬ２のインダクタンス変化に応じて発振波に位相ズレを生じさせるように構成される。例えば、シュミット発振回路の帰還回路に検出コイルＬ１、Ｌ２を配置すれば、検出コイルＬ１、Ｌ２のインダクタンス変化に応じて発振波に位相ズレが生じる発振回路２、３を構成することができる。
【００１０】
シュミット発振回路は、シュミットインバータＩＮＶなどが備えるシュミットトリガ回路のヒステリシス特性を利用した発振回路であり、例えば、シュミットインバータＩＮＶと、シュミットインバータＩＮＶの入力側に接続されるコンデンサＣと、シュミットインバータＩＮＶの出力をシュミットインバータＩＮＶの入力側に帰還させる帰還回路と、この帰還回路に介在する抵抗要素とを備えて構成される。
【００１１】
初期状態のシュミット発振回路では、コンデンサＣに電荷が溜まっていないため、コンデンサＣの両端の電圧は０Ｖとなっている。このとき、シュミットインバータＩＮＶは、入力側電圧ＶｉｎがＶＬ以下なので、出力がＨレベル（５Ｖ）となる。シュミットインバータＩＮＶの出力側電圧Ｖｏｕｔが５Ｖのときは、帰還回路２ａを介してシュミットインバータＩＮＶの入力側に電流が流れるので、コンデンサＣに電荷が徐々に溜まり、その両端の電圧が上昇する。そして、シュミットインバータＩＮＶの入力側電圧ＶｉｎがＶＨに達すると、シュミットインバータＩＮＶの出力がＬレベル（０Ｖ）に切換わる。シュミットインバータＩＮＶの出力側電圧Ｖｏｕｔが０Ｖになると、コンデンサＣが放電し、シュミットインバータＩＮＶの入力側電圧Ｖｉｎが徐々に降下する。そして、シュミットインバータＩＮＶの入力側電圧ＶｉｎがＶＬまで降下すると、シュミットインバータＩＮＶの出力がＨレベルに切換わる。
【００１２】
以上の動作の繰り返しにより、シュミットインバータＩＮＶの出力側から所定周波数の矩形波が得られる。そして、シュミット発振回路の発振周波数ｆ（＝１／Ｔ）は、蓄電期間ＴＨと放電期間ＴＬにより決まり、蓄電期間ＴＨと放電期間ＴＬは、コンデンサＣ及び抵抗要素の定数により決まる。したがって、抵抗要素として帰還回路に検出コイルＬ１、Ｌ２を配置すれば、検出コイルＬ１、Ｌ２のインダクタンス変化に応じてシュミット発振回路の発振波に位相ズレを生じさせることができる。
【００１３】
なお、本発明の発振回路がシュミット発振回路に限定されないことは勿論であり、検出コイルＬ１、Ｌ２のインダクタンス変化に応じて発振波に位相ズレを生じさせる発振回路であれば、ＣＲ発振回路、ＬＣ発振回路、水晶発振回路などを用いてもよい。
【００１４】
検出回路４は、例えば、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏなどが内蔵されたマイコン（１チップマイコン）を用いて構成され、ＲＯＭに書き込まれたプログラムに従って後述するひずみ検出処理を行う。なお、検出回路４は、複数のマイコンで構成したり、一又は複数のＩＣで構成することもできる。
【００１５】
検出回路４は、第一発振回路２から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向の透磁率変化を検出する第一透磁率検出手段と、第二発振回路３から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向の透磁率変化を検出する第二透磁率検出手段と、第一方向の透磁率と第二方向の透磁率との差分にもとづいて、被検体Ｈのひずみを検出するひずみ検出手段とを備える。
【００１６】
このようにすると、被検体Ｈのひずみを高精度に検出することができる。つまり、上記のように構成された第一発振回路２や第二発振回路３から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向及び第二方向の透磁率変化を高精度に検出し、その差分から被検体Ｈのひずみを精度良く検出することが可能になる。また、発振回路２、３から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路２、３の基準周波数に依存しないので、検出対象に応じて発振回路２、３の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
【００１７】
また、本実施形態の第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面における検出領域及び検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えて構成されているので、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明の磁歪式ひずみセンサ１では、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
【００１８】
また、本実施形態の第一検出コイルＬ１及び第二検出コイルＬ２は、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置される。例えば、第一検出コイルＬ１及び第二検出コイルＬ２のコアを高さが相違するＵ字コア２ａ、３ａで構成すると共に、これらのＵ字コア２ａ、３ａを平面視で交差するように配置する。このようにすると、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
【００１９】
第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面に対して非接触又は接触状態で配置するにあたり、直接又は間接的に被検体Ｈに一体的に固定することが好ましい。例えば、第一検出コイルＬ１及び第二検出コイルＬ２が含まれる磁歪式ひずみセンサ１を、被検体表面に直接接着したり、クランプなどの固定具を介して被検体Ｈに固定する。このようにすると、各検出コイルＬ１、Ｌ２のコアと被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルＬ１、Ｌ２と被検体Ｈとの相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイルＬ１及び第二検出コイルＬ２に対して被検体Ｈが相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイルＬ１及び第二検出コイルＬ２を被検体Ｈに一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
【００２０】
第一発振回路２と第二発振回路３は、相互干渉を避けるために、交互に駆動されることが好ましい。例えば、第二発振回路３の発振駆動を停止した状態で、第一発振回路２に係る発振波カウント処理を実行した後、第一発振回路２の発振駆動を停止した状態で、第二発振回路３に係る発振波カウント処理を実行し、その後、各発振波カウント処理に要した測定時間の差分を求めるようにする。このようにすると、各検出コイルＬ１、Ｌ２が発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
【００２１】
磁歪式ひずみセンサ１でひずみを検出する被検体Ｈの被検体表面は、メッキ法により成膜された磁歪膜５であることが好ましい。例えば、被検体Ｈのひずみ検出領域に、ニッケル合金からなる磁歪膜５をメッキする。このようにすると、ひずみに応じた磁歪膜５における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサ１では、メッキ法により成膜された磁歪膜５であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
【００２２】
次に、本発明における発振波の位相ズレ蓄積作用について、図２及び図３を参照して説明する。
【００２３】
図２は、発振波の位相ズレ蓄積作用（検出波形始端部を拡大）を示す説明図、図３は、発振波の位相ズレ蓄積作用（検出波形終端部を拡大）を示す説明図である。これらの図に示す波形は、一回の検出処理における発振回路２、３の出力波形であって、発振回路２、３から出力される発振波の数をカウントし、カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、蓄積された発振波の位相ズレを測定するにあたり、発振波カウント処理における発振波のカウント数Ｎを１００とした場合の波形であり、上側の波形は、被検体Ｈにひずみを加えない場合を示し、下側の波形は、被検体Ｈにひずみを加えた場合を示している。これらの図から明らかなように、検出波形の始端部、つまり発振波カウント処理における発振波のカウント数Ｎが少ない段階では、位相ズレがあまり蓄積されていないため、その差が明確ではないが（図２参照）、カウント数Ｎが多くなると、発振波の位相ズレが蓄積され、その差が明確になるので、位相ズレの測定が容易になることがわかる（図３参照）。そして、発振波の位相ズレは、被検体Ｈのひずみに比例して大きくなるので、発振波の位相ズレにもとづいて、被検体Ｈのひずみを高精度に測定することが可能になる。また、第一発振回路２から出力される発振波の位相ズレは、被検体表面における所定方向（検出対象方向）のひずみに応じて増減する一方、第二発振回路３から出力される発振波の位相ズレは、被検体表面における所定方向のひずみに応じて変化することなく、温度や被検体表面との距離に応じて変化するので、その差分にもとづいて被検体Ｈのひずみ量及びひずみ極性を検出できるだけでなく、温度誤差や変位誤差が相殺された検出値を得ることができる。
【００２４】
次に、検出回路４の具体的な検出処理手順について、図４〜図７を参照して説明する。
【００２５】
図４に示すひずみ検出処理（ひずみ検出手段）では、まず、初期設定（Ｓ１１：発振波カウント数Ｎの初期値設定を含む）を行った後、カウント数変更処理（Ｓ１２）、第一方向透磁率検出処理（Ｓ１３：第一透磁率検出手段）及び第二方向透磁率検出処理（Ｓ１４：第二透磁率検出手段）を順番に実行する。そして、透磁率検出処理（Ｓ１３、Ｓ１４）で得られた第一方向透磁率検出値と第二方向透磁率検出値の差分を演算すると共に（Ｓ１５）、演算した差分（ひずみ検出値）を所定の検出信号形式に変換して出力することにより（Ｓ１６）、一回のひずみ検出処理が終了する。
【００２６】
図５に示すカウント数変更処理では、まず、カウント数変更信号の入力を判断し（Ｓ２１）、該判断結果がＹＥＳの場合は、カウント数変更信号に含まれる発振波カウント数Ｎを読み取り（Ｓ２２）、これに従って発振波カウント数Ｎを変更する（Ｓ２３）。
【００２７】
図６に示す第一方向透磁率検出処理では、第一発振回路２の駆動を開始した後（Ｓ３１）、カウンタクリア処理（Ｓ３２）と、発振波カウント処理（Ｓ３３、Ｓ３４）と、時間測定処理（Ｓ３５）を実行し、その後に第一発振回路２の駆動を停止させる（Ｓ３６）。カウンタクリア処理は、発振波カウンタ及び時間計測カウンタをクリアする処理である（Ｓ３２）。また、発振波カウント処理は、第一発振回路２から出力される発振波の数をカウントし（Ｓ３３）、該カウント数が所定数Ｎに達したか否かを判断する処理である（Ｓ３４）。また、時間測定処理は、発振波のカウント数がＮになったら、時間計測カウンタ値（第一方向透磁率検出値）を読み込む処理である（Ｓ３５）。
【００２８】
図７に示す第二方向透磁率検出処理では、第二発振回路３の駆動を開始した後（Ｓ４１）、カウンタクリア処理（Ｓ４２）と、発振波カウント処理（Ｓ４３、Ｓ４４）と、時間測定処理（Ｓ４５）を実行し、その後に第二発振回路３の駆動を停止させる（Ｓ４６）。カウンタクリア処理は、発振波カウンタ及び時間計測カウンタをクリアする処理である（Ｓ４２）。また、発振波カウント処理は、第二発振回路３から出力される発振波の数をカウントし（Ｓ４３）、該カウント数が所定数Ｎに達したか否かを判断する処理である（Ｓ４４）。また、時間測定処理は、発振波のカウント数がＮになったら、時間計測カウンタ値（第二方向透磁率検出値）を読み込む処理である（Ｓ４５）。
【００２９】
叙述の如く構成された本実施形態によれば、被検体表面に生じる磁歪の逆効果を利用して被検体Ｈのひずみを検出する磁歪式ひずみセンサ１であって、被検体表面において第一方向の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルＬ１と、被検体表面において第二方向の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルＬ２と、所定の基準周波数で自律的に発振すると共に、第一検出コイルＬ１のインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路２と、所定の基準周波数で自律的に発振すると共に、第二検出コイルＬ２のインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路３と、第一発振回路２から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向の透磁率変化を検出する第一透磁率検出手段と、第二発振回路３から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向の透磁率変化を検出する第二透磁率検出手段と、第一方向の透磁率と第二方向の透磁率との差分にもとづいて、被検体Ｈのひずみを検出するひずみ検出手段とを備えているので、被検体Ｈのひずみを高精度に検出することができる。
【００３０】
つまり、上記のように構成された第一発振回路２や第二発振回路３から出力される発振波においては、被検体表面の透磁率変化が位相ズレとなって明確に現れ、しかも、発振波における位相ズレは、発振波の数だけ蓄積されるので、第一方向及び第二方向の透磁率変化を高精度に検出し、その差分から被検体Ｈのひずみを精度良く検出することが可能になる。また、発振回路２、３から出力される発振波の数をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて蓄積された発振波の位相ズレ（透磁率変化）を測定するので、発振波の位相ズレ成分を安価なデジタル回路を用いて高精度に測定することができる。しかも、その分解能は、時間測定用のカウンタ速度により決まり、発振回路２、３の基準周波数に依存しないので、検出対象に応じて発振回路２、３の基準周波数を最適化しつつ、高分解能のひずみ検出を行うことができる。
【００３１】
また、第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面における検出領域及び検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えるので、被検体表面における検出領域や検出方向を限定し、ひずみの検出精度をさらに向上させることができる。つまり、本発明の磁歪式ひずみセンサ１では、ひずみに応じた発振波の位相ズレを、発振波の数だけ蓄積して検出するので、発振波の位相ズレに含まれる誤差成分も蓄積されてしまうことになるが、被検体表面における検出領域や検出方向を限定することにより、ＳＮ比を高めることができるので、蓄積される誤差成分を抑制し、検出精度を向上させることができる。
【００３２】
また、第一検出コイルＬ１及び第二検出コイルＬ２は、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されるので、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域とのズレに起因する誤差の発生を抑制し、ひずみ検出精度をさらに向上させることができる。
【００３３】
また、第一検出コイルＬ１及び第二検出コイルＬ２は、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体Ｈに一体的に固定されるので、各検出コイルＬ１、Ｌ２のコアと被検体表面とのギャップを最小化して検出精度の向上が図れるだけでなく、各検出コイルＬ１、Ｌ２と被検体Ｈとの相対変位に伴う誤差の発生を回避できる。つまり、第一検出コイルＬ１及び第二検出コイルＬ２に対して被検体Ｈが相対変位すると、被検体表面に存在する誤差要因（例えば、被検体表面における材質や温度のバラツキ、被検体表面とコアのギャップ変動など）の影響を受け、ひずみ検出値が実際のひずみと無関係に変動する惧れがあるが、第一検出コイルＬ１及び第二検出コイルＬ２を被検体に一体的に固定することにより、上記誤差要因にもとづくひずみ検出値の変動を防止することができる。
【００３４】
また、第一発振回路２と第二発振回路３は、交互に駆動されるので、各検出コイルＬ１、Ｌ２が発生させる磁界の相互干渉を防止し、当該相互干渉による検出精度の低下を回避することができる。しかも、第一検出コイルＬ１の検出領域と第二検出コイルＬ２の検出領域を、相互干渉を考慮することなく、任意に設定することができるので、使用条件に応じた検出領域の最適化が容易となる。
【００３５】
また、被検体表面は、メッキ法により成膜された磁歪膜５とした場合は、ひずみに応じた磁歪膜５における磁歪の逆効果にもとづいて、ひずみを高精度に検出できるだけでなく、ひずみ検出におけるヒステリシスを抑えることができる。しかも、本発明の磁歪式ひずみセンサ１では、メッキ法により成膜された磁歪膜（例えば、ニッケルメッキ）であっても、十分な検出精度が得られるので、接着法、スパッタ法、真空蒸着法などでアモルファスなどの磁歪膜を形成する場合に比べ、大幅なコストダウンが図れるだけでなく、ニッケルメッキなどが施された既存の部材（樹脂を含む）を対象として、高精度なひずみ検出を行うことができる。
【００３６】
尚、本発明は、前記実施形態に限定されないことは勿論であって、特許請求の範囲を逸脱しない範囲で任意の変更を加えることができる。例えば、前記実施形態では、被検体表面における第一方向の透磁率と第二方向の透磁率を検出し、その差分にもとづいてひずみを検出しているが、被検体表面における第一領域（検出対象方向のひずみに応じて、透磁率が所定方向に変化する領域）の透磁率と、第二領域（検出対象方向のひずみに応じて、透磁率が変化しない領域、又は透磁率が第一領域と背反方向に変化する領域）の透磁率を検出し、その差分にもとづいてひずみを検出してもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態に係る磁歪式ひずみセンサの構成を示すブロック図である。
【図２】発振波の位相ズレ蓄積作用（検出波形始端部を拡大）を示す説明図である。
【図３】発振波の位相ズレ蓄積作用（検出波形終端部を拡大）を示す説明図である。
【図４】検出回路におけるひずみ検出処理の処理手順を示すフローチャートである。
【図５】検出回路における設定数変更処理の処理手順を示すフローチャートである。
【図６】検出回路における第一方向透磁率検出処理の処理手順を示すフローチャートである。
【図７】検出回路における第二方向透磁率検出処理の処理手順を示すフローチャートである。
【符号の説明】
【００３８】
１ 磁歪式ひずみセンサ
２ 第一発振回路
３ 第二発振回路
４ 検出回路
５ 磁歪膜
Ｌ１ 第一検出コイル
Ｌ２ 第二検出コイル
Ｈ 被検体
【特許請求の範囲】
【請求項１】
被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサであって、
被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、
被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、
所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、
所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路と、
第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出する第一透磁率検出手段と、
第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出する第二透磁率検出手段と、
第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出するひずみ検出手段と
を備えることを特徴とする磁歪式ひずみセンサ。
【請求項２】
前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする請求項１記載の磁歪式ひずみセンサ。
【請求項３】
前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする請求項１又は２記載の磁歪式ひずみセンサ。
【請求項４】
前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする請求項１〜３のいずれかに記載の磁歪式ひずみセンサ。
【請求項５】
前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする請求項１〜４のいずれかに記載の磁歪式ひずみセンサ。
【請求項６】
前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする請求項１〜５のいずれかに記載の磁歪式ひずみセンサ。
【請求項７】
被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出するひずみ検出方法であって、
被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、
被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、
所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、
所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路とが用いられ、
第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出し、
第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出し、
第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出する
ことを特徴とするひずみ検出方法。
【請求項８】
前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする請求項７記載のひずみ検出方法。
【請求項９】
前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする請求項７又は８記載のひずみ検出方法。
【請求項１０】
前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする請求項７〜９のいずれかに記載のひずみ検出方法。
【請求項１１】
前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする請求項７〜１０のいずれかに記載のひずみ検出方法。
【請求項１２】
前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする請求項７〜１１のいずれかに記載のひずみ検出方法。
【請求項１】
被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出する磁歪式ひずみセンサであって、
被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、
被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、
所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、
所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路と、
第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出する第一透磁率検出手段と、
第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出する第二透磁率検出手段と、
第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出するひずみ検出手段と
を備えることを特徴とする磁歪式ひずみセンサ。
【請求項２】
前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする請求項１記載の磁歪式ひずみセンサ。
【請求項３】
前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする請求項１又は２記載の磁歪式ひずみセンサ。
【請求項４】
前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする請求項１〜３のいずれかに記載の磁歪式ひずみセンサ。
【請求項５】
前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする請求項１〜４のいずれかに記載の磁歪式ひずみセンサ。
【請求項６】
前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする請求項１〜５のいずれかに記載の磁歪式ひずみセンサ。
【請求項７】
被検体表面に生じる磁歪の逆効果を利用して被検体のひずみを検出するひずみ検出方法であって、
被検体表面において第一方向又は第一領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第一検出コイルと、
被検体表面において第二方向又は第二領域の透磁率変化を検出すべく配置され、当該透磁率変化をインダクタンスの変化として検出する第二検出コイルと、
所定の基準周波数で自律的に発振すると共に、第一検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第一発振回路と、
所定の基準周波数で自律的に発振すると共に、第二検出コイルのインダクタンス変化に応じて発振波に位相ズレを生じさせる第二発振回路とが用いられ、
第一発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第一方向又は第一領域の透磁率変化を検出し、
第二発振回路から出力される複数の発振波をカウントし、該カウント数が所定数Ｎに達したか否かを判断する発振波カウント処理を行い、該発振波カウント処理に要した時間にもとづいて、第二方向又は第二領域の透磁率変化を検出し、
第一方向又は第一領域の透磁率と第二方向又は第二領域の透磁率との差分にもとづいて、被検体のひずみを検出する
ことを特徴とするひずみ検出方法。
【請求項８】
前記第一検出コイル及び第二検出コイルは、被検体表面における検出領域及び／又は検出方向を限定するために、被検体表面との間で閉磁路を構成するコアと、該コアに巻装されるコイルとを備えることを特徴とする請求項７記載のひずみ検出方法。
【請求項９】
前記第一検出コイル及び第二検出コイルは、互いに重合する検出領域で、互いに交差する方向の透磁率変化を検出すべく配置されることを特徴とする請求項７又は８記載のひずみ検出方法。
【請求項１０】
前記第一検出コイル及び第二検出コイルは、被検体表面に対して非接触又は接触状態で配置されると共に、直接又は間接的に被検体に一体的に固定されることを特徴とする請求項７〜９のいずれかに記載のひずみ検出方法。
【請求項１１】
前記第一発振回路と第二発振回路は、相互干渉を避けるために、交互に駆動されることを特徴とする請求項７〜１０のいずれかに記載のひずみ検出方法。
【請求項１２】
前記被検体表面は、メッキ法により成膜された磁歪膜であることを特徴とする請求項７〜１１のいずれかに記載のひずみ検出方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−３１２６５（Ｐ２００９−３１２６５Ａ）
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願番号】特願２００８−１３６１１５（Ｐ２００８−１３６１１５）
【出願日】平成２０年５月２４日（２００８．５．２４）
【出願人】（５９１１２３２７４）株式会社アヅマシステムズ (31)
【Ｆターム（参考）】
【公開日】平成２１年２月１２日（２００９．２．１２）
【国際特許分類】
【出願日】平成２０年５月２４日（２００８．５．２４）
【出願人】（５９１１２３２７４）株式会社アヅマシステムズ (31)
【Ｆターム（参考）】
[ Back to top ]