自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器
【課題】 自発光素子をマトリクス状に配列した自発光表示パネルにおいて、動画擬似輪郭ノイズや階調異常の発生を抑制すると共に多階調化処理を施し、且つ、多階調化処理に伴うノイズパターンを低減することのできる自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器を提供する。
【解決手段】 複数のデータ線および複数の走査線の交差位置に配された複数の有機ＥＬ素子１４を備えた自発光表示パネルの駆動装置であって、フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段２７とを備え、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加する。
【解決手段】 複数のデータ線および複数の走査線の交差位置に配された複数の有機ＥＬ素子１４を備えた自発光表示パネルの駆動装置であって、フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段２７とを備え、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つのフレーム期間を夫々複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより階調表現を行う自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）からなる能動素子を加えたアクティブマトリクス型表示パネルがある。このアクティブマトリクス型表示パネルは、低消費電力を実現でき、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素１０に対応する回路構成の一例を示している。図１において、制御用トランジスタであるＴＦＴ１１のゲートＧは走査線（走査ラインＡ１）に接続され、ソースＳはデータ線（データラインＢ１）に接続されている。また、この制御用ＴＦＴ１１のドレインＤは、駆動用トランジスタであるＴＦＴ１２のゲートＧに接続されると共に、電荷保持用キャパシタ１３の一方の端子に接続されている。
【０００５】
また、駆動用ＴＦＴ１２のドレインＤは前記キャパシタ１３の他方の端子に接続されると共に、パネル内に形成された共通陽極１６に接続されている。また、駆動用ＴＦＴ１２のソースＳは、有機ＥＬ素子１４の陽極に接続され、この有機ＥＬ素子１４の陰極は、パネル内に形成された例えば基準電位点（アース）を構成する共通陰極１７に接続されている。
【０００６】
図２は、図１に示した各画素１０を担う回路構成を、表示パネル２０に配列した状態を模式的に示したものであり、各走査ラインＡ１〜Ａｎと、各データラインＢ１〜Ｂｍとの交差位置の各々において、図１に示した回路構成の各画素１０が夫々形成されている。そして、前記した構成においては、駆動用ＴＦＴ１２の各ドレインＤが図２に示された共通陽極１６に夫々接続され、各ＥＬ素子１４の陰極が同じく図２に示された共通陰極１７に夫々接続された構成とされている。そして、この回路において、発光制御を実行する場合においては、スイッチ１８が図に示すようにグランドに接続される状態になされ、これにより共通陽極１６に対して電圧源＋ＶＤが供給される。
【０００７】
この状態において、図１における制御用ＴＦＴ１１のゲートＧに走査ラインを介してオン電圧が供給されると、ＴＦＴ１１はソースＳに供給されるデータラインからの電圧に対応した電流をソースＳからドレインＤに流す。従って、ＴＦＴ１１のゲートＧがオン電圧の期間に、前記キャパシタ１３が充電され、その電圧が駆動用ＴＦＴ１２のゲートＧに供給されて、ＴＦＴ１２にはそのゲート電圧とドレイン電圧に基づいた電流を、ソースＳからＥＬ素子１４を通じて共通陰極１７に流し、ＥＬ素子１４を発光させる。
【０００８】
また、ＴＦＴ１１のゲートＧがオフ電圧になると、ＴＦＴ１１はいわゆるカットオフとなり、ＴＦＴ１１のドレインＤが開放状態となるものの、駆動用ＴＦＴ１２はキャパシタ１３に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子１４の発光も維持される。なお、前記した駆動用ＴＦＴ１２には、ゲート入力容量が存在するので、前記したキャパシタ１３を格別に設けなくても、前記と同様な動作を行わせることが可能である。
【０００９】
ところで前記したような回路構成を用い、画像データの階調表示を行う方式として、時間階調方式がある。この時間階調方式とは、例えば１フレーム期間を複数のサブフレーム期間に時分割し、１フレーム期間あたりに有機ＥＬ素子が発光したサブフレーム期間の累計によって中間調表示を行う方式である。
【００１０】
さらに、この時間階調方式には、図３に示すように、サブフレーム単位でＥＬ素子を発光させ、発光するサブフレーム期間の単純な累計により階調表現する方法（便宜的に単純サブフレーム法と呼ぶ）と、図４に示すように、１つまたは複数のサブフレーム期間を組として、組に対して階調ビットを割り付けて重み付けを行い、その組み合わせにより階調表現する方法（便宜的に重み付けサブフレーム法と呼ぶ）とがある。尚、図３、図４においては、階調０〜７の８階調を表示する場合の例を示している。
【００１１】
このうち、図４に示すような重み付けサブフレーム法では、図３に示すような単純サブフレーム法よりも少ないサブフレーム数で多階調表示を実現できるという利点がある。しかしながら、この重み付けサブフレーム法にあっては、１フレームの画像に対し、時間方向に離散的な発光の組み合わせで階調を表現しているため、動画擬似輪郭ノイズ（以下、単に擬似輪郭ノイズとも呼ぶ）と呼ばれる等高線状のノイズが発生することがあり、これが画質劣化の一原因となっていた。この擬似輪郭ノイズについて、図５に基づき説明する。図５は、擬似輪郭ノイズの発生メカニズムを説明するための図である。図５において、２のべき乗の輝度に重み付け（重み１、２、４、８）されたサブフレームの組４つ（組１〜組４）を、輝度の小さい順に配置した場合を例として説明する。
【００１２】
表示画面下に行くほど１画素単位で輝度が一段階ずつ高くなる画像、すなわち輝度が滑らかに変化する画像を考え、この画像が１フレーム経過後に１画素分、上方向に移動するものとする。図示するようにフレーム１とフレーム２とは、画面上の表示位置が１画素分ずれているが、人間の目には、この画像移動の切れ目が認識できない。
【００１３】
しかしながら、人間の目は、移動する輝度に対して追従する特性があるため、例えば桁上がりにより発光パターンが大きく変化する輝度７と輝度８の間において、発光していないサブフレームの組を追従してしまい、人間の目には輝度０の黒い画素が移動していくように見える。したがって、人間の目は、本来存在しない輝度を認識し、これが等高線状ノイズとして知覚される。このように、連続するフレームにおいて同一画素で同じ階調データを表示するとき、各フレームでの発光パターンが同じ場合には、擬似輪郭ノイズが発生しやすい。
【００１４】
このような擬似輪郭ノイズに対する対策方法として、フレーム周波数を上げる方法や、１フレームを構成するサブフレームの数を増加させる等の方法がある。すなわち、これらの方法では、発光パターンの切り換え速度を上げることにより、擬似的な輪郭の原因となる輝度変化への視覚上の認識を抑制し、擬似輪郭ノイズを低減するようにしている。
なお、動画擬似輪郭妨害の発生を抑制するため１フレームデータの発光パターンに工夫を施した階調表示については、例えば特許文献１にも開示されている。
【特許文献１】特開２００１―１２５５２９号公報（第３頁右欄第４５行乃至第４頁左欄第９行、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
前記したような方法によれば、人間の視覚における擬似輪郭ノイズの知覚を低減することができる。しかしながら、１フレーム中におけるサブフレーム数の増加、フレーム周波数の増加のためには、動作クロック周波数をより高く設定することが必要であり、また、回路の動作可能周波数能力がそれに対応していなければならない。また、そのように動作周波数が上昇すれば、消費電力が増大するという課題が発生する。さらには、前記方法にあっては、擬似輪郭ノイズをある程度低減することはできても、時間方向に離散的な発光の組み合わせで階調を表現する原理に変わりなく、完全にその発生を抑制することはできなかった。
【００１６】
また、有機ＥＬ素子は、電流注入型発光素子であるため、素子にかかる配線抵抗を流れる電流は、発光表示パネルの点灯率に大きく依存する。すなわち、点灯率が大きく増加するよう変化すれば、配線抵抗の電圧降下量が増加し、その結果、素子の駆動電圧が低下し、発光輝度が低下する現象が生じる。この現象は、点灯率が急激に変化しやすい重み付けサブフレーム法において発生する虞が高く、その場合、階調表示が崩れ、正常な階調表現ができない（階調異常の発生）という問題があった。
【００１７】
この発明は、前記した技術的な問題点に着目してなされたものであり、自発光素子をマトリクス状に配列した自発光表示パネルにおいて、動画擬似輪郭ノイズや階調異常の発生を抑制すると共に多階調化処理を施し、且つ、多階調化処理に伴うノイズパターンを低減することのできる自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器を提供することを課題とするものである。
【課題を解決するための手段】
【００１８】
前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動装置であって、フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを備え、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加することに特徴を有する。
【００１９】
また、前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動方法は、請求項９に記載のとおり、複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動方法であって、フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に全ての発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを実行することに特徴を有する。
【発明を実施するための最良の形態】
【００２０】
以下、この発明にかかる自発光表示パネルの駆動装置および駆動方法について、図に示す実施の形態に基づいて説明する。尚、以下の説明においてはすでに説明した図１および図２に示された各部に相当する部分を同一符号で示しており、したがって個々の機能および動作については適宜説明を省略する。
【００２１】
また、図１および図２に示した従来例においては、画素を構成する駆動用ＴＦＴ１２とＥＬ素子１４との直列回路が、すべて共通陽極１６と共通陰極１７との間に接続されたいわゆる単色発光の表示パネルの例を示している。しかしながら、以下に説明するこの発明にかかる自発光表示パネルの駆動方法および駆動装置においては、単色発光の表示パネルは勿論のこと、むしろＲ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素（サブピクセル）を備えたカラー表示パネルに好適に採用されるものである。
【００２２】
図６はこの発明にかかる駆動装置および駆動方法における一実施形態をブロック図によって示したものである。図６において、駆動制御回路２１がデータドライバ２４と、走査ドライバ２５と、消去ドライバ２６と、マトリクス状に夫々配列された画素３０とからなる発光表示パネル４０の動作を制御するようになされている。
【００２３】
先ず、入力されたアナログ映像信号は、駆動制御回路２１およびアナログ／デジタル（Ａ／Ｄ）変換器２２に供給される。前記駆動制御回路２１はアナログ映像信号中における水平同期信号および垂直同期信号に基づいて、前記Ａ／Ｄ変換器２２に対するクロック信号ＣＫ、およびフレームメモリ２３に対する書き込み信号Ｗ、および読み出し信号Ｒを生成する。
【００２４】
前記Ａ／Ｄ変換器２２は、駆動制御回路２１から供給されるクロック信号ＣＫに基づいて、入力されたアナログ映像信号をサンプリングし、これを１画素毎に対応した画素データに変換して、フレームメモリ２３に供給するように作用する。前記フレームメモリ２３は、駆動制御回路２１からの書き込み信号Ｗによって、Ａ／Ｄ変換器２２から供給される各画素データをフレームメモリ２３に順次書き込むように動作する。
【００２５】
かかる書き込み動作により自発光表示パネル４０における一画面（ｎ行、ｍ列）分のデータの書き込みが終了すると、フレームメモリ２３は駆動制御回路２１から供給される読み出し信号Ｒによって、１画素毎に例えば６ビットの画素データとして、順次データ変換回路２８に供給するようになされる。
【００２６】
前記データ変換回路２８では、後述する多階調化処理を施すと共に、かかる６ビットの画素データを、４ビットの画素データに変換し、これを１行目から第ｎ行目まで１行分毎にデータドライバ２４に供給する。
一方、駆動制御回路２１より走査ドライバ２５に対してタイミング信号が送出され、これに基づいて走査ドライバ２５は、各走査ラインに対して順次ゲートオン電圧を送出する。したがって、前記のようにしてフレームメモリ２３から読み出され、データ変換回路２８によってデータ変換された１行分毎の駆動画素データは、走査ドライバ２５の走査によって、１行毎にアドレッシングされる。
【００２７】
また、この実施の形態においては、前記駆動制御回路２１より消去ドライバ２６に対して制御信号が送出されるように構成されている。
前記消去ドライバ２６は、駆動制御回路２１から制御信号を受けて、後述するように走査ライン毎に電気的に分離して配列された電極ライン（この実施の形態においては制御ラインＣ１ 〜Ｃｎ と称する）に対して、選択的に所定の電圧レベルを印加し、後述の消去用ＴＦＴ１５のオン・オフ動作を制御する。
【００２８】
さらに、前記駆動制御回路２１は、逆バイアス電圧印加手段２７に制御信号を送出する。この逆バイアス電圧印加手段２７は、前記制御信号を受けて、陰極３２に対して、選択的に所定の電圧レベルを印加し、有機ＥＬ素子に対して順方向または逆バイアス電圧を供給するように動作する。この逆バイアス電圧とは、発光時に電流が流れる方向（順方向）とは逆方向の電圧であって、画像データ表示のための発光期間とは関係のない期間に各有機ＥＬ素子に印加される。なお、このように逆バイアス電圧を印加することによって、時間経過に対して素子の発光寿命が延命されることが知られている。
【００２９】
図７は、自発光表示パネル４０にマトリクス状に夫々配列された画素３０のうち、１つの画素の回路構成例を示した図である。この図７に示す１つの画素３０に対応する回路構成例は、アクティブマトリクス型表示パネルに適用されるものである。そして、この回路は図１に示した画素１０の回路構成に、キャパシタ１３に蓄積された電荷を消去する消去用トランジスタであるＴＦＴ１５を加え、さらに前記点灯駆動用ＴＦＴ１２のソースＳとドレインＤとの間に、これをバイパスするようにして接続されたダイオード１９を加えたものとして構成される。
【００３０】
先ず、前記消去用ＴＦＴ１５はキャパシタ１３に並列に接続されており、有機ＥＬ素子１４が点灯動作中に、前記駆動制御回路２１からの制御信号に従ってオン動作することにより、キャパシタ１３の電荷を瞬時に放電させることができる。これにより、次のアドレッシング時まで、画素を消灯させることができる。
【００３１】
一方、前記ダイオード１９は、その陽極（アノード）が前記したＥＬ素子１４の陽極に接続されており、ダイオード１９の陰極（カソード）は、陽極３１に接続されている。したがって、前記ダイオード１９は、ダイオード特性を有するＥＬ素子１４の順方向に対して、逆方向となるように駆動用ＴＦＴ１２のソースＳとドレインＤとの間に並列接続されている。
【００３２】
また、図７に示した回路構成においては、ＥＬ素子１４の陰極（カソード）は、走査ラインＡ１〜Ａｎに対して共通に形成された陰極３２に接続されており、図６に示す逆バイアス電圧印加手段２７によって、当該陰極に対し、選択的に所定の電圧レベルが印加されるようになされている。すなわち、ここでは共通陽極３１に加わる電圧レベルを“Ｖａ”とした場合、陰極３２には、例えば“Ｖｈ”または“Ｖｌ”の電圧レベルが選択的に印加されるようになされる。前記“Ｖａ”に対する“Ｖｌ”のレベル差、すなわちＶａ−Ｖｌは、ＥＬ素子１４において順方向（例えば１０Ｖ程度）となるように設定されており、したがって、陰極３２に選択的に“Ｖｌ”が設定された場合には、各画素３０を構成するＥＬ素子１４は、発光可能な状態となる。
【００３３】
また、前記“Ｖａ”に対する“Ｖｈ”のレベル差、すなわちＶａ−Ｖｈは、ＥＬ素子１４において逆バイアス電圧（例えば−８Ｖ程度）となるように設定されており、したがって、陰極３２に選択的に“Ｖｈ”が印加された場合には、各画素３０を構成するＥＬ素子１４は非発光状態になされ、このとき、図７に示したダイオード１９は、前記逆バイアス電圧によって導通状態になされる。
【００３４】
ところで、前記した回路構成は、発光素子であるＥＬ素子に加える駆動電流の供給時間（点灯時間）を変更することができるので、有機ＥＬ素子１４の実質的な発光輝度を制御することができる。したがって、本発明に係る自発光表示パネルの駆動装置および駆動方法における階調表現にあっては、時間階調方式が基本となる。そして、この時間階調方式として、前記した動画擬似輪郭ノイズの発生を完全に抑制するため、また、階調異常の発生を抑制するために、単純サブフレーム法が適用される。なお、本回路構成での階調表現は、前記駆動制御回路２１、前記データドライバ２４、前記走査ドライバ２５、消去ドライバ２６、各画素３０により構成される第１の階調制御手段、及びデータ変換回路２８による第２の階調制御手段により実現される。
【００３５】
前記したように本発明に係る駆動装置および駆動方法においては、階調表現に単純サブフレーム法を用いるが、単純サブフレーム法を用いる場合、従来は、例えば１フレーム期間内のサブフレーム数を増加することにより多階調表現に対応しており、その結果、動作周波数の上昇に伴う弊害が生じていた。
【００３６】
そこで、本発明に係る駆動装置および駆動方法においては、サブフレーム数を増加させず多階調表示するために、ディザ処理を軸としたデータ変換処理が行なわれる。図８は、その多階調表示のためのデータ変換処理を行うデータ変換回路２８を説明するためのブロック図である。図８に示すように、データ変換回路２８には、フレームメモリ２３から偶数フレームと奇数フレームの信号経路のそれぞれについて６ビット、１画素分のデータが順次入力される。そして、偶数フレーム及び奇数フレームの画素データは、それぞれ第一データ変換回路２８ａ、２８ｂにおいてデータ変換処理が施される。
【００３７】
第一データ変換回路２８ａ、２８ｂにおけるデータ変換処理は、後段に施されるディザ処理の前段処理として、ディザ処理におけるオーバーフロー対策及び、ディザパターンによるノイズ対策等のために行なわれる。具体的には、例えば偶数フレームの画素データに対しては、データ変換回路２８ａにおいて、入力される６ビットデータとしての０〜６３の値のうち、値０〜５８についてはそのままの値で出力し、値５７については１を加算し値５８に変換して出力し、値５８〜６３についてはオーバーフロー防止のため強制的に値６０に変換して出力する。
【００３８】
一方、奇数フレームの画素データに対しては、データ変換回路２８ｂにおいて、入力される６ビットデータとしての０〜６３の値のうち、値０、２〜５７については２を加算し出力し、値１については１を加算し値２に変換して出力し、値５８〜６３についてはオーバーフロー防止のため強制的に値６０に変換して出力する。尚、このような変換特性は、入力データのビット数、表示階調数、多階調化による圧縮ビット数に応じて設定される。このように第一データ変換回路２８ａ、２８ｂにおいては、同じ値の入力画素データについて、偶数フレームと奇数フレームとで、変換処理が異なり、同じ値の入力画素データでも各フレームでの発光輝度が互いに異なるようになされる。
【００３９】
第一データ変換回路２８ａ、２８ｂにおいて変換処理が施された６ビットの画素データは、次いで、ディザ処理回路２８ｃ、２８ｄにおいてそれぞれディザ係数が加算され、多階調処理が施される。このディザ処理回路２８ｃ、２８ｄにおいては、画素の輝度データにディザ係数を加算後、６ビットの画素データのうち、下位２ビットは切り捨てられる。すなわち、上位４ビットで実階調を表現し、ディザ処理により２ビット相当の擬似階調表示が実現される。
【００４０】
詳しくは、図９に示すように上下、左右に互いに隣接する４つの画素ｐ、ｑ、ｒ、ｓを１組とし、この１組の各画素に対応した画素データ各々に、互いに異なるディザ係数０〜３をそれぞれ割り当てて加算する。このディザ処理によれば、４画素で４つの中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が４ビットであっても、表現できる輝度階調レベルは４倍、すなわち、６ビット相当（６４階調）の中間調表示が可能となる。
【００４１】
尚、図９において、それぞれの画素に示す数字（０、１、２、３）は、それぞれの画素データに加算されるディザ係数（値）の配列を表す。図示するように、第１フレームと第２フレームでは、同一画素において加算されるディザ係数が異なるように設定される。そのとき、同一画素における第１フレームと第２フレームのディザ係数の和は、４つの画素ｐ、ｑ、ｒ、ｓにおいて全て等しくなるようにディザ係数の配列が設定される。尚、図９の例では、同一画素における第１フレームと第２フレームのディザ係数の和は値３となる。
【００４２】
このようなディザ係数の配列は、ディザパターンによるノイズ低減のために行われる。すなわち、ディザ係数０〜３なるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なう。そこで、前記のようにフレーム毎にディザ係数を変更することにより、ディザパターンによるノイズを低減することができる。
【００４３】
尚、図９においては、同一画素における２フレームでのディザ係数の和が等しくなるようにする例を示しているが、これに限定せず、例えば図１０に示すように、同一画素における４フレームでのディザ係数の和が等しくなるようにしてもよい。尚、図１０の例では、同一画素における４フレームでのディザ係数の和は６となる。
【００４４】
また、発光表示パネル４０がカラー表示パネルである場合には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素について、加算するディザ係数を異なるように設定してもよい。例えば、発光すべき同じ輝度データであっても、赤及び青の画素における実際の発光輝度は、緑の画素における実際の発光輝度よりも低い。したがって、例えば図１１に示すように、赤と青の画素は同じディザ係数の組み合わせで、緑の画素については、前記赤、青の画素の場合と異なるディザ係数となるようにすることで、よりディザパターンによるノイズを低減することができる。
【００４５】
さらに、ディザ処理回路２８ｃ、２８ｄにおいて多階調化処理が施された４ビットの画素データは、図８に示すように、セレクタ２８ｅにより１行分の画素データ毎に偶数フレームと奇数フレームのデータが交互に切り換えられ、第二データ変換回路２８ｆに出力される。
【００４６】
第二データ変換回路２８ｆにおいては、０〜１５のいずれかの値である４ビットの画素データを図１２に示す変換テーブル２９に従ってサブフレームＳＦ１〜１５にそれぞれ対応した第１〜第１５ビットからなる表示用画素データＨＤに変換する。尚、図１２において、表示用画素データＨＤにおける論理レベル“１”のビットは、そのビットに対応したサブフレームＳＦでの画素発光の実施を示すものである。
【００４７】
かかる変換がなされた表示用画素データＨＤは、データドライバ２４に供給される。この際、表示用画素データＨＤの形態は、図１２に示される１６パターンのうち、いずれか１つとなる。データドライバ２４は、前記表示用画素データＨＤ中の第１〜第１５ビットの各々をサブフレームＳＦ１〜１５各々に割り当てる。したがって、そのビット論理が１である場合に、走査ドライバ２５の走査によって、対応する画素にアドレッシングされ、そのサブフレーム期間に発光動作が行なわれる。
【００４８】
また、本発明に係る駆動方法にあっては、１フレーム期間において偶数フレーム、奇数フレームの行データが交互に表示されるが、図１３に示すように、各フレームにおける各サブフレーム（ＳＦ１〜１５）期間中の発光期間の比がすべて異なるようになされる。その際、各サブフレーム期間における発光期間の長さは、単純サブフレーム法により表示される各階調間の輝度曲線が図１４に示すように非線形（例えば、ガンマ値２．２）となるように決定されている。したがって、単純サブフレーム法による階調表示に非線形特性（ガンマ特性）を持たせることができ、より自然な階調表示が実現される。尚、各サブフレーム期間における発光期間の生成は、駆動制御回路２１からの消去スタートパルスに従い、消去用ＴＦＴ１５が駆動し、キャパシタ１３の電荷を瞬時に放電することにより行なわれる。
【００４９】
また、図示するように、同じ番号のサブフレーム期間について、ＳＦ１５を除き、偶数フレームよりも奇数フレームでの発光期間が短くなされる。例えば、ＳＦ３における奇数フレームの発光期間は、偶数フレームでのＳＦ２とＳＦ３の発光期間の中間程度の長さに設定される。即ち、前記第一データ変換回路２８ａ、２８ｂにおいて偶数フレームよりも値が大きいデータに変換される奇数フレームのデータに対しては、その発光期間を偶数フレームでの発光期間よりも短く設定することにより各フレーム間の表示輝度のずれを調整するようになされている。
【００５０】
したがって、フレームメモリ２３から入力された画素データの値が、偶数フレームと奇数フレームの画素で同じであった場合、表示される階調は、実際は各フレームで異なるようになされるが、各フレームでの発光期間が異なるため、視覚上の輝度のずれが生じることなく自然な階調表現がなされる。尚、ＳＦ１５については、偶数フレームでの発光期間よりも奇数フレームでの発光期間が長く設定され、１フレーム全体での発光期間が偶数フレームと奇数フレームで等しくなるようになされている。
【００５１】
この場合、各サブフレームで実施すべき発光期間が互いに異なるため、２種類の１６階調（実階調）の発光駆動がフレーム毎に交互に実施されることになる。かかる駆動によれば、視覚上における表示階調数は、時間方向に積分すると１６階調よりも増加する。したがって、前記した多階調処理（ディザ処理）によるディザパターンのノイズが目立ちにくくなり、Ｓ／Ｎ感が向上する。
【００５２】
但し、このように偶数フレームと奇数フレームで、互いにサブフレーム期間中の発光期間の異なる２種類の発光駆動を交互に実施すると、１フレーム期間内での発光重心が互いにずれているため、フリッカが生じる場合がある。そこで、本発明に係る駆動装置及び駆動方法においては、各フレームの発光重心を一致させるために、一方のフレーム（図１３においては奇数フレームの最後）にダミーサブフレーム（ＤＭ）を設け、この期間は非点灯期間となされる。
【００５３】
さらには、このダミーサブフレーム（ＤＭ）における非点灯期間に、逆バイアス電圧印加手段２７により、すべての有機ＥＬ素子に対して逆バイアス電圧が印加される。すなわち、有機ＥＬ素子を用いた発光表示パネルの駆動において必要となる逆バイアス電圧印加のための期間を特別に設けることなく、逆バイアス電圧を印加することができる。
【００５４】
また、第二データ変換回路２８ｆにおける処理において、図１２に示した変換テーブル２９に換え、図１５に示す変換テーブル３３を用いてもよい。すなわち、この変換テーブル３３によれば、全ての階調における発光期間を１フレーム期間の中央にすることができ、偶数フレームと奇数フレームとの発光重心の差をより小さくすることができる。
【００５５】
また、本発明に係る駆動装置及び駆動方法において、４ビットの画素データによる実階調、及びディザ処理（擬似階調）により６４階調を表現する場合に、表現すべき一階調値をフレーム毎に、実階調のみと擬似階調とで分けて表現するのが好ましい。例えば、図１６のグラフに示すように、表現すべき階調値２６がある場合、偶数、奇数フレーム共に、実階調のみ、または擬似階調により表現するのではなく、奇数フレームでは、４ビットデータによる実階調のみで表現し、偶数フレームでは、ディザ処理による擬似階調により表現する。したがって、同じ階調値の表示であっても各フレームにおける発光パターンが異なるため、ディザパターンによるノイズを軽減することができる。
【００５６】
以上のように本発明に係る実施の形態にあっては、階調表現に重み付けサブフレーム法ではなく、単純サブフレーム法を採用したことにより、動画擬似輪郭ノイズ及び階調異常の発生を完全に抑制することができる。また、単純サブフレーム法を用いた場合の課題であった多階調化処理については、ディザ法を用いることにより解決することができ、従来生じていたサブフレーム数増加に伴う弊害を回避することができる。
【００５７】
さらには、ディザ係数の配列の工夫や、連続するフレーム間で、同じ番号のサブフレームにおける発光期間が異なるよう設定する等により、ディザ法を用いることによるディザパターンのノイズを軽減し、Ｓ／Ｎ感を向上することができる。
【００５８】
なお、図６に示した構成例においては、Ａ／Ｄ変換器２２から出力された映像信号（画素データ）は、一旦、一画面毎にフレームメモリ２３に記憶され、その後、データ変換回路２８において処理がなされる。このような構成は、必ずしもフレーム毎に映像データが切り替わらない携帯電話等の表示パネルの駆動装置において有効である。しかしながら、ビデオ信号がＡ／Ｄ変換器２２に入力される場合においては、フレーム毎に映像信号が入力されるため、Ａ／Ｄ変換器２２から出力された映像信号（画素データ）をデータ変換回路２８において順次データ変換し、それを一画面毎にフレームメモリ２３に一時記憶する構成としてもよい。
【００５９】
また、前記した実施の形態においては、便宜上、画素データ６ビット、階調表現を６４の場合としたが、これに限定されず、より多階調表示或いは低階調においても本発明にかかる駆動装置および駆動方法を適用することができる。
【図面の簡単な説明】
【００６０】
【図１】従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示す図である。
【図２】図１に示した各画素を担う回路構成を、表示パネルに配列した状態を模式的に示す図である。
【図３】時間階調方式において、単純サブフレーム法を説明するためのタイミング図である。
【図４】時間階調方式において、重み付けサブフレーム法を説明するためのタイミング図である。
【図５】動画擬似輪郭妨害の発生メカニズムを説明するための図である。
【図６】本発明の駆動装置および駆動方法にかかる一実施の形態を示すブロック図である。
【図７】図６の表示パネルにマトリクス状に夫々配列された画素のうち、１つの画素の回路構成の一例を示した図である。
【図８】図６のデータ変換回路の内部処理を説明するためのブロック図である。
【図９】２つの連続するフレームにおけるディザ係数の配列の一例を示す図である。
【図１０】４つの連続するフレームにおけるディザ係数の配列の一例を示す図である。
【図１１】異なる色の画素におけるディザ係数の配列パターンの一例を示す図である。
【図１２】図６のデータ変換回路において用いられるデータ変換テーブルの一例である。
【図１３】図６の駆動装置及び駆動方法における各フレームのサブフレーム発光期間の一例を示すタイミング図である。
【図１４】非線形の階調特性を示すグラフである。
【図１５】図６のデータ変換回路において用いられるデータ変換テーブルの別の一例である。
【図１６】偶数フレーム及び奇数フレームでの階調特性を示すグラフである。
【符号の説明】
【００６１】
１１ 制御用ＴＦＴ
１２ 駆動用ＴＦＴ
１３ キャパシタ
１４ 有機ＥＬ素子
１５ 消去用ＴＦＴ
１９ ダイオード
２１ 駆動制御回路
２２ Ａ／Ｄ変換器
２３ フレームメモリ
２４ データドライバ
２５ 走査ドライバ
２６ 消去ドライバ
２７ 逆バイアス電圧印加手段
３０ 画素
３１ 陽極
３２ 陰極
４０ 表示パネル
Ａ 走査線
Ｂ データ線
Ｃ 制御線
【技術分野】
【０００１】
本発明は、１つのフレーム期間を夫々複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより階調表現を行う自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）からなる能動素子を加えたアクティブマトリクス型表示パネルがある。このアクティブマトリクス型表示パネルは、低消費電力を実現でき、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素１０に対応する回路構成の一例を示している。図１において、制御用トランジスタであるＴＦＴ１１のゲートＧは走査線（走査ラインＡ１）に接続され、ソースＳはデータ線（データラインＢ１）に接続されている。また、この制御用ＴＦＴ１１のドレインＤは、駆動用トランジスタであるＴＦＴ１２のゲートＧに接続されると共に、電荷保持用キャパシタ１３の一方の端子に接続されている。
【０００５】
また、駆動用ＴＦＴ１２のドレインＤは前記キャパシタ１３の他方の端子に接続されると共に、パネル内に形成された共通陽極１６に接続されている。また、駆動用ＴＦＴ１２のソースＳは、有機ＥＬ素子１４の陽極に接続され、この有機ＥＬ素子１４の陰極は、パネル内に形成された例えば基準電位点（アース）を構成する共通陰極１７に接続されている。
【０００６】
図２は、図１に示した各画素１０を担う回路構成を、表示パネル２０に配列した状態を模式的に示したものであり、各走査ラインＡ１〜Ａｎと、各データラインＢ１〜Ｂｍとの交差位置の各々において、図１に示した回路構成の各画素１０が夫々形成されている。そして、前記した構成においては、駆動用ＴＦＴ１２の各ドレインＤが図２に示された共通陽極１６に夫々接続され、各ＥＬ素子１４の陰極が同じく図２に示された共通陰極１７に夫々接続された構成とされている。そして、この回路において、発光制御を実行する場合においては、スイッチ１８が図に示すようにグランドに接続される状態になされ、これにより共通陽極１６に対して電圧源＋ＶＤが供給される。
【０００７】
この状態において、図１における制御用ＴＦＴ１１のゲートＧに走査ラインを介してオン電圧が供給されると、ＴＦＴ１１はソースＳに供給されるデータラインからの電圧に対応した電流をソースＳからドレインＤに流す。従って、ＴＦＴ１１のゲートＧがオン電圧の期間に、前記キャパシタ１３が充電され、その電圧が駆動用ＴＦＴ１２のゲートＧに供給されて、ＴＦＴ１２にはそのゲート電圧とドレイン電圧に基づいた電流を、ソースＳからＥＬ素子１４を通じて共通陰極１７に流し、ＥＬ素子１４を発光させる。
【０００８】
また、ＴＦＴ１１のゲートＧがオフ電圧になると、ＴＦＴ１１はいわゆるカットオフとなり、ＴＦＴ１１のドレインＤが開放状態となるものの、駆動用ＴＦＴ１２はキャパシタ１３に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子１４の発光も維持される。なお、前記した駆動用ＴＦＴ１２には、ゲート入力容量が存在するので、前記したキャパシタ１３を格別に設けなくても、前記と同様な動作を行わせることが可能である。
【０００９】
ところで前記したような回路構成を用い、画像データの階調表示を行う方式として、時間階調方式がある。この時間階調方式とは、例えば１フレーム期間を複数のサブフレーム期間に時分割し、１フレーム期間あたりに有機ＥＬ素子が発光したサブフレーム期間の累計によって中間調表示を行う方式である。
【００１０】
さらに、この時間階調方式には、図３に示すように、サブフレーム単位でＥＬ素子を発光させ、発光するサブフレーム期間の単純な累計により階調表現する方法（便宜的に単純サブフレーム法と呼ぶ）と、図４に示すように、１つまたは複数のサブフレーム期間を組として、組に対して階調ビットを割り付けて重み付けを行い、その組み合わせにより階調表現する方法（便宜的に重み付けサブフレーム法と呼ぶ）とがある。尚、図３、図４においては、階調０〜７の８階調を表示する場合の例を示している。
【００１１】
このうち、図４に示すような重み付けサブフレーム法では、図３に示すような単純サブフレーム法よりも少ないサブフレーム数で多階調表示を実現できるという利点がある。しかしながら、この重み付けサブフレーム法にあっては、１フレームの画像に対し、時間方向に離散的な発光の組み合わせで階調を表現しているため、動画擬似輪郭ノイズ（以下、単に擬似輪郭ノイズとも呼ぶ）と呼ばれる等高線状のノイズが発生することがあり、これが画質劣化の一原因となっていた。この擬似輪郭ノイズについて、図５に基づき説明する。図５は、擬似輪郭ノイズの発生メカニズムを説明するための図である。図５において、２のべき乗の輝度に重み付け（重み１、２、４、８）されたサブフレームの組４つ（組１〜組４）を、輝度の小さい順に配置した場合を例として説明する。
【００１２】
表示画面下に行くほど１画素単位で輝度が一段階ずつ高くなる画像、すなわち輝度が滑らかに変化する画像を考え、この画像が１フレーム経過後に１画素分、上方向に移動するものとする。図示するようにフレーム１とフレーム２とは、画面上の表示位置が１画素分ずれているが、人間の目には、この画像移動の切れ目が認識できない。
【００１３】
しかしながら、人間の目は、移動する輝度に対して追従する特性があるため、例えば桁上がりにより発光パターンが大きく変化する輝度７と輝度８の間において、発光していないサブフレームの組を追従してしまい、人間の目には輝度０の黒い画素が移動していくように見える。したがって、人間の目は、本来存在しない輝度を認識し、これが等高線状ノイズとして知覚される。このように、連続するフレームにおいて同一画素で同じ階調データを表示するとき、各フレームでの発光パターンが同じ場合には、擬似輪郭ノイズが発生しやすい。
【００１４】
このような擬似輪郭ノイズに対する対策方法として、フレーム周波数を上げる方法や、１フレームを構成するサブフレームの数を増加させる等の方法がある。すなわち、これらの方法では、発光パターンの切り換え速度を上げることにより、擬似的な輪郭の原因となる輝度変化への視覚上の認識を抑制し、擬似輪郭ノイズを低減するようにしている。
なお、動画擬似輪郭妨害の発生を抑制するため１フレームデータの発光パターンに工夫を施した階調表示については、例えば特許文献１にも開示されている。
【特許文献１】特開２００１―１２５５２９号公報（第３頁右欄第４５行乃至第４頁左欄第９行、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
前記したような方法によれば、人間の視覚における擬似輪郭ノイズの知覚を低減することができる。しかしながら、１フレーム中におけるサブフレーム数の増加、フレーム周波数の増加のためには、動作クロック周波数をより高く設定することが必要であり、また、回路の動作可能周波数能力がそれに対応していなければならない。また、そのように動作周波数が上昇すれば、消費電力が増大するという課題が発生する。さらには、前記方法にあっては、擬似輪郭ノイズをある程度低減することはできても、時間方向に離散的な発光の組み合わせで階調を表現する原理に変わりなく、完全にその発生を抑制することはできなかった。
【００１６】
また、有機ＥＬ素子は、電流注入型発光素子であるため、素子にかかる配線抵抗を流れる電流は、発光表示パネルの点灯率に大きく依存する。すなわち、点灯率が大きく増加するよう変化すれば、配線抵抗の電圧降下量が増加し、その結果、素子の駆動電圧が低下し、発光輝度が低下する現象が生じる。この現象は、点灯率が急激に変化しやすい重み付けサブフレーム法において発生する虞が高く、その場合、階調表示が崩れ、正常な階調表現ができない（階調異常の発生）という問題があった。
【００１７】
この発明は、前記した技術的な問題点に着目してなされたものであり、自発光素子をマトリクス状に配列した自発光表示パネルにおいて、動画擬似輪郭ノイズや階調異常の発生を抑制すると共に多階調化処理を施し、且つ、多階調化処理に伴うノイズパターンを低減することのできる自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器を提供することを課題とするものである。
【課題を解決するための手段】
【００１８】
前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動装置であって、フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを備え、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加することに特徴を有する。
【００１９】
また、前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動方法は、請求項９に記載のとおり、複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動方法であって、フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に全ての発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを実行することに特徴を有する。
【発明を実施するための最良の形態】
【００２０】
以下、この発明にかかる自発光表示パネルの駆動装置および駆動方法について、図に示す実施の形態に基づいて説明する。尚、以下の説明においてはすでに説明した図１および図２に示された各部に相当する部分を同一符号で示しており、したがって個々の機能および動作については適宜説明を省略する。
【００２１】
また、図１および図２に示した従来例においては、画素を構成する駆動用ＴＦＴ１２とＥＬ素子１４との直列回路が、すべて共通陽極１６と共通陰極１７との間に接続されたいわゆる単色発光の表示パネルの例を示している。しかしながら、以下に説明するこの発明にかかる自発光表示パネルの駆動方法および駆動装置においては、単色発光の表示パネルは勿論のこと、むしろＲ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素（サブピクセル）を備えたカラー表示パネルに好適に採用されるものである。
【００２２】
図６はこの発明にかかる駆動装置および駆動方法における一実施形態をブロック図によって示したものである。図６において、駆動制御回路２１がデータドライバ２４と、走査ドライバ２５と、消去ドライバ２６と、マトリクス状に夫々配列された画素３０とからなる発光表示パネル４０の動作を制御するようになされている。
【００２３】
先ず、入力されたアナログ映像信号は、駆動制御回路２１およびアナログ／デジタル（Ａ／Ｄ）変換器２２に供給される。前記駆動制御回路２１はアナログ映像信号中における水平同期信号および垂直同期信号に基づいて、前記Ａ／Ｄ変換器２２に対するクロック信号ＣＫ、およびフレームメモリ２３に対する書き込み信号Ｗ、および読み出し信号Ｒを生成する。
【００２４】
前記Ａ／Ｄ変換器２２は、駆動制御回路２１から供給されるクロック信号ＣＫに基づいて、入力されたアナログ映像信号をサンプリングし、これを１画素毎に対応した画素データに変換して、フレームメモリ２３に供給するように作用する。前記フレームメモリ２３は、駆動制御回路２１からの書き込み信号Ｗによって、Ａ／Ｄ変換器２２から供給される各画素データをフレームメモリ２３に順次書き込むように動作する。
【００２５】
かかる書き込み動作により自発光表示パネル４０における一画面（ｎ行、ｍ列）分のデータの書き込みが終了すると、フレームメモリ２３は駆動制御回路２１から供給される読み出し信号Ｒによって、１画素毎に例えば６ビットの画素データとして、順次データ変換回路２８に供給するようになされる。
【００２６】
前記データ変換回路２８では、後述する多階調化処理を施すと共に、かかる６ビットの画素データを、４ビットの画素データに変換し、これを１行目から第ｎ行目まで１行分毎にデータドライバ２４に供給する。
一方、駆動制御回路２１より走査ドライバ２５に対してタイミング信号が送出され、これに基づいて走査ドライバ２５は、各走査ラインに対して順次ゲートオン電圧を送出する。したがって、前記のようにしてフレームメモリ２３から読み出され、データ変換回路２８によってデータ変換された１行分毎の駆動画素データは、走査ドライバ２５の走査によって、１行毎にアドレッシングされる。
【００２７】
また、この実施の形態においては、前記駆動制御回路２１より消去ドライバ２６に対して制御信号が送出されるように構成されている。
前記消去ドライバ２６は、駆動制御回路２１から制御信号を受けて、後述するように走査ライン毎に電気的に分離して配列された電極ライン（この実施の形態においては制御ラインＣ１ 〜Ｃｎ と称する）に対して、選択的に所定の電圧レベルを印加し、後述の消去用ＴＦＴ１５のオン・オフ動作を制御する。
【００２８】
さらに、前記駆動制御回路２１は、逆バイアス電圧印加手段２７に制御信号を送出する。この逆バイアス電圧印加手段２７は、前記制御信号を受けて、陰極３２に対して、選択的に所定の電圧レベルを印加し、有機ＥＬ素子に対して順方向または逆バイアス電圧を供給するように動作する。この逆バイアス電圧とは、発光時に電流が流れる方向（順方向）とは逆方向の電圧であって、画像データ表示のための発光期間とは関係のない期間に各有機ＥＬ素子に印加される。なお、このように逆バイアス電圧を印加することによって、時間経過に対して素子の発光寿命が延命されることが知られている。
【００２９】
図７は、自発光表示パネル４０にマトリクス状に夫々配列された画素３０のうち、１つの画素の回路構成例を示した図である。この図７に示す１つの画素３０に対応する回路構成例は、アクティブマトリクス型表示パネルに適用されるものである。そして、この回路は図１に示した画素１０の回路構成に、キャパシタ１３に蓄積された電荷を消去する消去用トランジスタであるＴＦＴ１５を加え、さらに前記点灯駆動用ＴＦＴ１２のソースＳとドレインＤとの間に、これをバイパスするようにして接続されたダイオード１９を加えたものとして構成される。
【００３０】
先ず、前記消去用ＴＦＴ１５はキャパシタ１３に並列に接続されており、有機ＥＬ素子１４が点灯動作中に、前記駆動制御回路２１からの制御信号に従ってオン動作することにより、キャパシタ１３の電荷を瞬時に放電させることができる。これにより、次のアドレッシング時まで、画素を消灯させることができる。
【００３１】
一方、前記ダイオード１９は、その陽極（アノード）が前記したＥＬ素子１４の陽極に接続されており、ダイオード１９の陰極（カソード）は、陽極３１に接続されている。したがって、前記ダイオード１９は、ダイオード特性を有するＥＬ素子１４の順方向に対して、逆方向となるように駆動用ＴＦＴ１２のソースＳとドレインＤとの間に並列接続されている。
【００３２】
また、図７に示した回路構成においては、ＥＬ素子１４の陰極（カソード）は、走査ラインＡ１〜Ａｎに対して共通に形成された陰極３２に接続されており、図６に示す逆バイアス電圧印加手段２７によって、当該陰極に対し、選択的に所定の電圧レベルが印加されるようになされている。すなわち、ここでは共通陽極３１に加わる電圧レベルを“Ｖａ”とした場合、陰極３２には、例えば“Ｖｈ”または“Ｖｌ”の電圧レベルが選択的に印加されるようになされる。前記“Ｖａ”に対する“Ｖｌ”のレベル差、すなわちＶａ−Ｖｌは、ＥＬ素子１４において順方向（例えば１０Ｖ程度）となるように設定されており、したがって、陰極３２に選択的に“Ｖｌ”が設定された場合には、各画素３０を構成するＥＬ素子１４は、発光可能な状態となる。
【００３３】
また、前記“Ｖａ”に対する“Ｖｈ”のレベル差、すなわちＶａ−Ｖｈは、ＥＬ素子１４において逆バイアス電圧（例えば−８Ｖ程度）となるように設定されており、したがって、陰極３２に選択的に“Ｖｈ”が印加された場合には、各画素３０を構成するＥＬ素子１４は非発光状態になされ、このとき、図７に示したダイオード１９は、前記逆バイアス電圧によって導通状態になされる。
【００３４】
ところで、前記した回路構成は、発光素子であるＥＬ素子に加える駆動電流の供給時間（点灯時間）を変更することができるので、有機ＥＬ素子１４の実質的な発光輝度を制御することができる。したがって、本発明に係る自発光表示パネルの駆動装置および駆動方法における階調表現にあっては、時間階調方式が基本となる。そして、この時間階調方式として、前記した動画擬似輪郭ノイズの発生を完全に抑制するため、また、階調異常の発生を抑制するために、単純サブフレーム法が適用される。なお、本回路構成での階調表現は、前記駆動制御回路２１、前記データドライバ２４、前記走査ドライバ２５、消去ドライバ２６、各画素３０により構成される第１の階調制御手段、及びデータ変換回路２８による第２の階調制御手段により実現される。
【００３５】
前記したように本発明に係る駆動装置および駆動方法においては、階調表現に単純サブフレーム法を用いるが、単純サブフレーム法を用いる場合、従来は、例えば１フレーム期間内のサブフレーム数を増加することにより多階調表現に対応しており、その結果、動作周波数の上昇に伴う弊害が生じていた。
【００３６】
そこで、本発明に係る駆動装置および駆動方法においては、サブフレーム数を増加させず多階調表示するために、ディザ処理を軸としたデータ変換処理が行なわれる。図８は、その多階調表示のためのデータ変換処理を行うデータ変換回路２８を説明するためのブロック図である。図８に示すように、データ変換回路２８には、フレームメモリ２３から偶数フレームと奇数フレームの信号経路のそれぞれについて６ビット、１画素分のデータが順次入力される。そして、偶数フレーム及び奇数フレームの画素データは、それぞれ第一データ変換回路２８ａ、２８ｂにおいてデータ変換処理が施される。
【００３７】
第一データ変換回路２８ａ、２８ｂにおけるデータ変換処理は、後段に施されるディザ処理の前段処理として、ディザ処理におけるオーバーフロー対策及び、ディザパターンによるノイズ対策等のために行なわれる。具体的には、例えば偶数フレームの画素データに対しては、データ変換回路２８ａにおいて、入力される６ビットデータとしての０〜６３の値のうち、値０〜５８についてはそのままの値で出力し、値５７については１を加算し値５８に変換して出力し、値５８〜６３についてはオーバーフロー防止のため強制的に値６０に変換して出力する。
【００３８】
一方、奇数フレームの画素データに対しては、データ変換回路２８ｂにおいて、入力される６ビットデータとしての０〜６３の値のうち、値０、２〜５７については２を加算し出力し、値１については１を加算し値２に変換して出力し、値５８〜６３についてはオーバーフロー防止のため強制的に値６０に変換して出力する。尚、このような変換特性は、入力データのビット数、表示階調数、多階調化による圧縮ビット数に応じて設定される。このように第一データ変換回路２８ａ、２８ｂにおいては、同じ値の入力画素データについて、偶数フレームと奇数フレームとで、変換処理が異なり、同じ値の入力画素データでも各フレームでの発光輝度が互いに異なるようになされる。
【００３９】
第一データ変換回路２８ａ、２８ｂにおいて変換処理が施された６ビットの画素データは、次いで、ディザ処理回路２８ｃ、２８ｄにおいてそれぞれディザ係数が加算され、多階調処理が施される。このディザ処理回路２８ｃ、２８ｄにおいては、画素の輝度データにディザ係数を加算後、６ビットの画素データのうち、下位２ビットは切り捨てられる。すなわち、上位４ビットで実階調を表現し、ディザ処理により２ビット相当の擬似階調表示が実現される。
【００４０】
詳しくは、図９に示すように上下、左右に互いに隣接する４つの画素ｐ、ｑ、ｒ、ｓを１組とし、この１組の各画素に対応した画素データ各々に、互いに異なるディザ係数０〜３をそれぞれ割り当てて加算する。このディザ処理によれば、４画素で４つの中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が４ビットであっても、表現できる輝度階調レベルは４倍、すなわち、６ビット相当（６４階調）の中間調表示が可能となる。
【００４１】
尚、図９において、それぞれの画素に示す数字（０、１、２、３）は、それぞれの画素データに加算されるディザ係数（値）の配列を表す。図示するように、第１フレームと第２フレームでは、同一画素において加算されるディザ係数が異なるように設定される。そのとき、同一画素における第１フレームと第２フレームのディザ係数の和は、４つの画素ｐ、ｑ、ｒ、ｓにおいて全て等しくなるようにディザ係数の配列が設定される。尚、図９の例では、同一画素における第１フレームと第２フレームのディザ係数の和は値３となる。
【００４２】
このようなディザ係数の配列は、ディザパターンによるノイズ低減のために行われる。すなわち、ディザ係数０〜３なるディザパターンが各画素に対して一定に加算されていると、このディザパターンによるノイズが視覚的に確認される場合があり画質を損なう。そこで、前記のようにフレーム毎にディザ係数を変更することにより、ディザパターンによるノイズを低減することができる。
【００４３】
尚、図９においては、同一画素における２フレームでのディザ係数の和が等しくなるようにする例を示しているが、これに限定せず、例えば図１０に示すように、同一画素における４フレームでのディザ係数の和が等しくなるようにしてもよい。尚、図１０の例では、同一画素における４フレームでのディザ係数の和は６となる。
【００４４】
また、発光表示パネル４０がカラー表示パネルである場合には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素について、加算するディザ係数を異なるように設定してもよい。例えば、発光すべき同じ輝度データであっても、赤及び青の画素における実際の発光輝度は、緑の画素における実際の発光輝度よりも低い。したがって、例えば図１１に示すように、赤と青の画素は同じディザ係数の組み合わせで、緑の画素については、前記赤、青の画素の場合と異なるディザ係数となるようにすることで、よりディザパターンによるノイズを低減することができる。
【００４５】
さらに、ディザ処理回路２８ｃ、２８ｄにおいて多階調化処理が施された４ビットの画素データは、図８に示すように、セレクタ２８ｅにより１行分の画素データ毎に偶数フレームと奇数フレームのデータが交互に切り換えられ、第二データ変換回路２８ｆに出力される。
【００４６】
第二データ変換回路２８ｆにおいては、０〜１５のいずれかの値である４ビットの画素データを図１２に示す変換テーブル２９に従ってサブフレームＳＦ１〜１５にそれぞれ対応した第１〜第１５ビットからなる表示用画素データＨＤに変換する。尚、図１２において、表示用画素データＨＤにおける論理レベル“１”のビットは、そのビットに対応したサブフレームＳＦでの画素発光の実施を示すものである。
【００４７】
かかる変換がなされた表示用画素データＨＤは、データドライバ２４に供給される。この際、表示用画素データＨＤの形態は、図１２に示される１６パターンのうち、いずれか１つとなる。データドライバ２４は、前記表示用画素データＨＤ中の第１〜第１５ビットの各々をサブフレームＳＦ１〜１５各々に割り当てる。したがって、そのビット論理が１である場合に、走査ドライバ２５の走査によって、対応する画素にアドレッシングされ、そのサブフレーム期間に発光動作が行なわれる。
【００４８】
また、本発明に係る駆動方法にあっては、１フレーム期間において偶数フレーム、奇数フレームの行データが交互に表示されるが、図１３に示すように、各フレームにおける各サブフレーム（ＳＦ１〜１５）期間中の発光期間の比がすべて異なるようになされる。その際、各サブフレーム期間における発光期間の長さは、単純サブフレーム法により表示される各階調間の輝度曲線が図１４に示すように非線形（例えば、ガンマ値２．２）となるように決定されている。したがって、単純サブフレーム法による階調表示に非線形特性（ガンマ特性）を持たせることができ、より自然な階調表示が実現される。尚、各サブフレーム期間における発光期間の生成は、駆動制御回路２１からの消去スタートパルスに従い、消去用ＴＦＴ１５が駆動し、キャパシタ１３の電荷を瞬時に放電することにより行なわれる。
【００４９】
また、図示するように、同じ番号のサブフレーム期間について、ＳＦ１５を除き、偶数フレームよりも奇数フレームでの発光期間が短くなされる。例えば、ＳＦ３における奇数フレームの発光期間は、偶数フレームでのＳＦ２とＳＦ３の発光期間の中間程度の長さに設定される。即ち、前記第一データ変換回路２８ａ、２８ｂにおいて偶数フレームよりも値が大きいデータに変換される奇数フレームのデータに対しては、その発光期間を偶数フレームでの発光期間よりも短く設定することにより各フレーム間の表示輝度のずれを調整するようになされている。
【００５０】
したがって、フレームメモリ２３から入力された画素データの値が、偶数フレームと奇数フレームの画素で同じであった場合、表示される階調は、実際は各フレームで異なるようになされるが、各フレームでの発光期間が異なるため、視覚上の輝度のずれが生じることなく自然な階調表現がなされる。尚、ＳＦ１５については、偶数フレームでの発光期間よりも奇数フレームでの発光期間が長く設定され、１フレーム全体での発光期間が偶数フレームと奇数フレームで等しくなるようになされている。
【００５１】
この場合、各サブフレームで実施すべき発光期間が互いに異なるため、２種類の１６階調（実階調）の発光駆動がフレーム毎に交互に実施されることになる。かかる駆動によれば、視覚上における表示階調数は、時間方向に積分すると１６階調よりも増加する。したがって、前記した多階調処理（ディザ処理）によるディザパターンのノイズが目立ちにくくなり、Ｓ／Ｎ感が向上する。
【００５２】
但し、このように偶数フレームと奇数フレームで、互いにサブフレーム期間中の発光期間の異なる２種類の発光駆動を交互に実施すると、１フレーム期間内での発光重心が互いにずれているため、フリッカが生じる場合がある。そこで、本発明に係る駆動装置及び駆動方法においては、各フレームの発光重心を一致させるために、一方のフレーム（図１３においては奇数フレームの最後）にダミーサブフレーム（ＤＭ）を設け、この期間は非点灯期間となされる。
【００５３】
さらには、このダミーサブフレーム（ＤＭ）における非点灯期間に、逆バイアス電圧印加手段２７により、すべての有機ＥＬ素子に対して逆バイアス電圧が印加される。すなわち、有機ＥＬ素子を用いた発光表示パネルの駆動において必要となる逆バイアス電圧印加のための期間を特別に設けることなく、逆バイアス電圧を印加することができる。
【００５４】
また、第二データ変換回路２８ｆにおける処理において、図１２に示した変換テーブル２９に換え、図１５に示す変換テーブル３３を用いてもよい。すなわち、この変換テーブル３３によれば、全ての階調における発光期間を１フレーム期間の中央にすることができ、偶数フレームと奇数フレームとの発光重心の差をより小さくすることができる。
【００５５】
また、本発明に係る駆動装置及び駆動方法において、４ビットの画素データによる実階調、及びディザ処理（擬似階調）により６４階調を表現する場合に、表現すべき一階調値をフレーム毎に、実階調のみと擬似階調とで分けて表現するのが好ましい。例えば、図１６のグラフに示すように、表現すべき階調値２６がある場合、偶数、奇数フレーム共に、実階調のみ、または擬似階調により表現するのではなく、奇数フレームでは、４ビットデータによる実階調のみで表現し、偶数フレームでは、ディザ処理による擬似階調により表現する。したがって、同じ階調値の表示であっても各フレームにおける発光パターンが異なるため、ディザパターンによるノイズを軽減することができる。
【００５６】
以上のように本発明に係る実施の形態にあっては、階調表現に重み付けサブフレーム法ではなく、単純サブフレーム法を採用したことにより、動画擬似輪郭ノイズ及び階調異常の発生を完全に抑制することができる。また、単純サブフレーム法を用いた場合の課題であった多階調化処理については、ディザ法を用いることにより解決することができ、従来生じていたサブフレーム数増加に伴う弊害を回避することができる。
【００５７】
さらには、ディザ係数の配列の工夫や、連続するフレーム間で、同じ番号のサブフレームにおける発光期間が異なるよう設定する等により、ディザ法を用いることによるディザパターンのノイズを軽減し、Ｓ／Ｎ感を向上することができる。
【００５８】
なお、図６に示した構成例においては、Ａ／Ｄ変換器２２から出力された映像信号（画素データ）は、一旦、一画面毎にフレームメモリ２３に記憶され、その後、データ変換回路２８において処理がなされる。このような構成は、必ずしもフレーム毎に映像データが切り替わらない携帯電話等の表示パネルの駆動装置において有効である。しかしながら、ビデオ信号がＡ／Ｄ変換器２２に入力される場合においては、フレーム毎に映像信号が入力されるため、Ａ／Ｄ変換器２２から出力された映像信号（画素データ）をデータ変換回路２８において順次データ変換し、それを一画面毎にフレームメモリ２３に一時記憶する構成としてもよい。
【００５９】
また、前記した実施の形態においては、便宜上、画素データ６ビット、階調表現を６４の場合としたが、これに限定されず、より多階調表示或いは低階調においても本発明にかかる駆動装置および駆動方法を適用することができる。
【図面の簡単な説明】
【００６０】
【図１】従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示す図である。
【図２】図１に示した各画素を担う回路構成を、表示パネルに配列した状態を模式的に示す図である。
【図３】時間階調方式において、単純サブフレーム法を説明するためのタイミング図である。
【図４】時間階調方式において、重み付けサブフレーム法を説明するためのタイミング図である。
【図５】動画擬似輪郭妨害の発生メカニズムを説明するための図である。
【図６】本発明の駆動装置および駆動方法にかかる一実施の形態を示すブロック図である。
【図７】図６の表示パネルにマトリクス状に夫々配列された画素のうち、１つの画素の回路構成の一例を示した図である。
【図８】図６のデータ変換回路の内部処理を説明するためのブロック図である。
【図９】２つの連続するフレームにおけるディザ係数の配列の一例を示す図である。
【図１０】４つの連続するフレームにおけるディザ係数の配列の一例を示す図である。
【図１１】異なる色の画素におけるディザ係数の配列パターンの一例を示す図である。
【図１２】図６のデータ変換回路において用いられるデータ変換テーブルの一例である。
【図１３】図６の駆動装置及び駆動方法における各フレームのサブフレーム発光期間の一例を示すタイミング図である。
【図１４】非線形の階調特性を示すグラフである。
【図１５】図６のデータ変換回路において用いられるデータ変換テーブルの別の一例である。
【図１６】偶数フレーム及び奇数フレームでの階調特性を示すグラフである。
【符号の説明】
【００６１】
１１ 制御用ＴＦＴ
１２ 駆動用ＴＦＴ
１３ キャパシタ
１４ 有機ＥＬ素子
１５ 消去用ＴＦＴ
１９ ダイオード
２１ 駆動制御回路
２２ Ａ／Ｄ変換器
２３ フレームメモリ
２４ データドライバ
２５ 走査ドライバ
２６ 消去ドライバ
２７ 逆バイアス電圧印加手段
３０ 画素
３１ 陽極
３２ 陰極
４０ 表示パネル
Ａ 走査線
Ｂ データ線
Ｃ 制御線
【特許請求の範囲】
【請求項１】
複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動装置であって、
フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを備え、
前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加することを特徴とする自発光表示パネルの駆動装置。
【請求項２】
前記第２の階調制御手段によるディザ処理の処理単位となる組を構成する複数の画素において、
複数のフレーム単位で、同一画素に対し各フレームで加算されるディザ係数値が互いに異なることを特徴とする請求項１に記載された自発光表示パネルの駆動装置。
【請求項３】
前記ディザ処理がなされる組を構成する各画素において、前記連続する複数のフレーム単位で、各々のフレームで加算されるディザ係数値の累計が互いに等しいことを特徴とする請求項２に記載された自発光表示パネルの駆動装置。
【請求項４】
前記自発光表示パネルは、複数の色の発光素子を備え、
少なくとも一色の画素におけるディザ係数値の配列は、同じフレームにおいて、他色の画素に対するディザ係数値の配列と異なることを特徴とする請求項２または請求項３に記載された自発光表示パネルの駆動装置。
【請求項５】
前記点灯駆動用トランジスタのゲート電位を保持するキャパシタから電荷を放電消去する消去用トランジスタがさらに具備され、
前記第１の階調表示手段は、前記消去用トランジスタにより前記キャパシタの電荷を放電し、前記発光素子を消灯させる消灯期間を設け、各サブフレーム期間における点灯期間の比に非線形特性を持たせることを特徴とする請求項１乃至請求項４のいずれかに記載された自発光表示パネルの駆動装置。
【請求項６】
前記非線形特性は、ガンマ特性であることを特徴とする請求項５に記載された自発光表示パネルの駆動装置。
【請求項７】
前記発光素子は、少なくとも一層からなる発光機能層を有する有機ＥＬ素子によって構成されていることを特徴とする請求項１乃至請求項６のいずれかに記載された自発光表示パネルの駆動装置。
【請求項８】
前記請求項１乃至請求項７のいずれかに記載された自発光表示パネルの駆動装置を備えることを特徴とする電子機器。
【請求項９】
複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動方法であって、
フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、
互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、
前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に全ての発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを実行することを特徴とする自発光表示パネルの駆動方法。
【請求項１０】
前記第２の階調制御手段によるディザ処理の処理単位となる組を構成する複数の画素において、
複数のフレーム単位で、同一画素に対し各フレームで加算されるディザ係数値が互いに異なることを特徴とする請求項９に記載された自発光表示パネルの駆動方法。
【請求項１】
複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動装置であって、
フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、前記発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを備え、
前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に前記逆バイアス電圧印加手段により全ての発光素子に逆バイアス電圧を印加することを特徴とする自発光表示パネルの駆動装置。
【請求項２】
前記第２の階調制御手段によるディザ処理の処理単位となる組を構成する複数の画素において、
複数のフレーム単位で、同一画素に対し各フレームで加算されるディザ係数値が互いに異なることを特徴とする請求項１に記載された自発光表示パネルの駆動装置。
【請求項３】
前記ディザ処理がなされる組を構成する各画素において、前記連続する複数のフレーム単位で、各々のフレームで加算されるディザ係数値の累計が互いに等しいことを特徴とする請求項２に記載された自発光表示パネルの駆動装置。
【請求項４】
前記自発光表示パネルは、複数の色の発光素子を備え、
少なくとも一色の画素におけるディザ係数値の配列は、同じフレームにおいて、他色の画素に対するディザ係数値の配列と異なることを特徴とする請求項２または請求項３に記載された自発光表示パネルの駆動装置。
【請求項５】
前記点灯駆動用トランジスタのゲート電位を保持するキャパシタから電荷を放電消去する消去用トランジスタがさらに具備され、
前記第１の階調表示手段は、前記消去用トランジスタにより前記キャパシタの電荷を放電し、前記発光素子を消灯させる消灯期間を設け、各サブフレーム期間における点灯期間の比に非線形特性を持たせることを特徴とする請求項１乃至請求項４のいずれかに記載された自発光表示パネルの駆動装置。
【請求項６】
前記非線形特性は、ガンマ特性であることを特徴とする請求項５に記載された自発光表示パネルの駆動装置。
【請求項７】
前記発光素子は、少なくとも一層からなる発光機能層を有する有機ＥＬ素子によって構成されていることを特徴とする請求項１乃至請求項６のいずれかに記載された自発光表示パネルの駆動装置。
【請求項８】
前記請求項１乃至請求項７のいずれかに記載された自発光表示パネルの駆動装置を備えることを特徴とする電子機器。
【請求項９】
複数のデータ線および複数の走査線の交差位置に配された複数の発光素子を備えた自発光表示パネルの駆動方法であって、
フレーム期間を複数のサブフレーム期間に時分割し、１つまたは複数のサブフレーム期間の点灯期間の累計により、夫々画素の階調を設定する第１の階調制御手段と、
互いに隣接する複数の画素を組として、該組単位でディザ処理を行う第２の階調制御手段と、
前記複数のサブフレーム期間のうち、非点灯期間とするサブフレーム期間を設け、当該期間に全ての発光素子に逆バイアス電圧を印加する逆バイアス電圧印加手段とを実行することを特徴とする自発光表示パネルの駆動方法。
【請求項１０】
前記第２の階調制御手段によるディザ処理の処理単位となる組を構成する複数の画素において、
複数のフレーム単位で、同一画素に対し各フレームで加算されるディザ係数値が互いに異なることを特徴とする請求項９に記載された自発光表示パネルの駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００６−３９０３９（Ｐ２００６−３９０３９Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００４−２１５９１７（Ｐ２００４−２１５９１７）
【出願日】平成１６年７月２３日（２００４．７．２３）
【出願人】（０００２２１９２６）東北パイオニア株式会社 (474)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１６年７月２３日（２００４．７．２３）
【出願人】（０００２２１９２６）東北パイオニア株式会社 (474)
【Ｆターム（参考）】
[ Back to top ]