薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置
【課題】薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供する。
【解決手段】本発明による薄膜トランジスタのソース−ドレイン電流モデリング方法は、標本入力値及び標本出力値を含む標本データを入力される段階と、前記標本データに相応してモデリング変数を調整する段階と、前記調整されたモデリング変数に相応して電流モデル値を計算する段階と、前記計算された電流モデル値と前記標本出力値とを比較した結果値があらかじめ設定された基準値より少ない場合には、前記調整されたモデリング変数を電流モデルに適用して電流モデルをフィッティング（fitting）する段階と、前記フィッティングされた電流モデルに実際入力データを入力する段階と、前記実際入力データに相応して結果値を出力する段階とを含み、前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルである。
【解決手段】本発明による薄膜トランジスタのソース−ドレイン電流モデリング方法は、標本入力値及び標本出力値を含む標本データを入力される段階と、前記標本データに相応してモデリング変数を調整する段階と、前記調整されたモデリング変数に相応して電流モデル値を計算する段階と、前記計算された電流モデル値と前記標本出力値とを比較した結果値があらかじめ設定された基準値より少ない場合には、前記調整されたモデリング変数を電流モデルに適用して電流モデルをフィッティング（fitting）する段階と、前記フィッティングされた電流モデルに実際入力データを入力する段階と、前記実際入力データに相応して結果値を出力する段階とを含み、前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置に関する。特に、本発明は、酸化物薄膜トランジスタ及び有機物薄膜トランジスタをモデリングすることができる薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置に関する。
【０００２】
本発明は、韓国情報通信部及び情報通信研究振興院のＩＴ源泉技術開発事業の一環として行った研究から導き出されたものである［課題管理番号：２００６−Ｓ−０７９−０２、課題名：透明電子素子を利用したスマート窓］。
【背景技術】
【０００３】
現在、ＡＭ（Active Matrix）−ＬＣＤやＡＭ−ＯＬＥＤ（Organic Light-Emitting Diode）のようなディスプレイのスイッチングあるいは駆動トランジスタとして使われる非結晶質シリコーンあるいは多結晶シリコーン薄膜トランジスタ（ＴＦＴ）の場合、既存のシリコーンＭＯＳＦＥＴの延長線でトランジスタ予測モデリング技法（ＡＩＭ−ＳＰＩＣＥ、Ｓｉｌｖａｃｏ−ＵＴＭＯＳＴなど）が開発されて来た。しかし、最近、透明パネル及びフレキシブルパネルなどにその応用が期待されている酸化物（ＺｎＯ基盤）半導体ＴＦＴの場合には、既存のシリコーン系ＴＦＴの予測モデルがあまりよく適用されないので、素子の分析及び回路設計において多くの困難があった。
【０００４】
これは、酸化物半導体を利用するＴＦＴの場合、微小結晶性（nano-crystalline）を有するので、数多くの結晶境界に存在する欠陷がゲートバイアスによって誘導される大部分の電子をトラップ（trapping）するので、電子運動性自体がゲートバイアスの関数で表現される特殊性に起因する。また、ＩＧＺＯ（ＩｎＧａ−ＺｎＯ）ＴＦＴの場合にも、非結晶質物質ではあるが、多い欠陥密度に起因して、非結晶質シリコーンＴＦＴに適用されるモデルをすぐに適用するには不都合がある。それで、酸化物ＴＦＴだけでなく、非結晶質シリコーンＴＦＴ及び有機ＴＦＴまでも予測することができる予測モデリング方法が必要になった。
【０００５】
【非特許文献１】Electrochem. Soc., Vol. 144, No. 8, August 1997, Michael S. Shur et al., “SPICE Models for Amorphous Silicon and Polysilicon Thin Film Transistors”
【非特許文献２】Solid-State Electronics 45 (2001) 1525-1530, L. Colalongo, “A New analytical model for amorphous-silicon thin-film transistors including tail and deep states”
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することにある。
【０００７】
また、本発明の他の目的は、既存の非結晶質薄膜トランジスタだけでなく、酸化物薄膜トランジスタ及び有機物薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係る薄膜トランジスタのソース−ドレイン電流モデリング方法は、標本入力値及び標本出力値を含む標本データを入力される段階と、前記標本データに相応してモデリング変数を調整する段階と、前記調整されたモデリング変数に相応して電流モデル値を計算する段階と、前記計算された電流モデル値と前記標本出力値とを比較した結果値があらかじめ設定された基準値より少ない場合には、前記調整されたモデリング変数を電流モデルに適用して電流モデルをフィッティング（fitting）する段階と、前記フィッティングされた電流モデルに実際入力データを入力する段階と、前記実際入力データに相応して結果値を出力する段階とを含み、前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする。
【０００９】
好ましい実施形態において、前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする。また、前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする。また、前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする。
【００１０】
また、前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする。また、前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする。
【００１１】
また、本発明の他の態様に係る薄膜トランジスタのソース−ドレイン電流モデリング装置は、標本入力値及び標本出力値を含む標本データを入力される標本データ入力部と、前記標本データに相応してモデリング変数を調整する変数調整部と、前記調整されたモデリング変数に相応して電流モデル値を計算するモデル計算部と、前記計算された電流モデル値と前記標本出力値との差異値を計算するエラー計算部と、前記差異値があらかじめ設定された基準値より少ないか否かを判断し、前記基準値より少ない場合、前記調整されたモデリング変数を確定するエラー判断部と、前記エラー判断部で確定されたモデリング変数を前記電流モデルに適用するモデル適用部と、前記適用された電流モデルに実際入力データを入力し、前記実際入力データに相応して結果値を出力する結果値出力部とを含み、前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする。
【００１２】
好ましい実施形態において、前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする。また、前記第１電流値及び第２電流値は、閾値電圧に相応して適用されることを特徴とする。また、前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする。また、前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする。また、前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする。また、前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする。
【発明の効果】
【００１３】
本発明は、薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することができる。
【００１４】
また、本発明は、既存の非結晶質薄膜トランジスタだけでなく、酸化物薄膜トランジスタ及び有機物薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付の図面を参照して本発明による薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置について詳しく説明する。
【００１６】
図１は、本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング装置の構成を示す図である。
【００１７】
図１を参照すれば、本発明によるソース−ドレイン電流モデリング装置１００は、大きく、モデリング公式フィッティング部１１０と、モデリング公式実行部１２０とに分けられる。前記モデリング公式フィッティング部１１０は、標本データ入力部１０１、変数調整部１０３、モデリング公式計算部１０５、エラー計算部１０７及びエラー判断部１０９を含む。
【００１８】
また、モデリング公式実行部１２０は、モデリング公式適用部１１１及び結果値出力部１１３を含む。
【００１９】
モデリング公式フィッティング部１１０は、本発明によるモデリング公式を実際入力データに適合に動作するように、モデリング変数を確定する部分である。
【００２０】
標本データ入力部１０１は、外部から本発明によるモデリングを適用するための標本データを入力される部分である。モデリング方法は、少数の標本データを入力され、モデリングに適用される公式を利用してモデリング変数を変更することによって、様々な異なる状況での最終値を予測する方法であって、初期にモデリングを行うための標本データが必要なので、これを入力される役目を担当する。特に、このような標本データの入力は、本発明によるモデリング公式で使用される入力値及びそれによる出力値を全て含む。すなわち、実験的に決定された入力値及び出力値を標本データとして入力する部分である。
【００２１】
変数調整部１０３は、本発明によるモデリング公式に標本データ入力部から受信された標本データを代入し、入力された標本データと最も適合したモデリング変数を抽出するために各モデリング変数値を調整する部分である。このような部分は、一般的に一度に決定されず、数値解釈的な方法を利用して反復的にエラーを修正する段階を含む。
【００２２】
モデリング公式計算部１０５は、前記変数調整部１０３で臨時的に決定されたモデリング変数を利用してモデリング公式による臨時出力値を導き出す部分である。このようなモデリング公式計算部は、変数調整部で調整された変数の値によってその結果が変わる。
【００２３】
エラー計算部１０７は、前記モデリング公式計算部１０５で計算された臨時出力値と前記標本データ入力部１０１に含まれた標本出力値との差異値を計算する部分である。
【００２４】
エラー判断部１０９は、前記エラー計算部で計算された差異値があらかじめ設定された一定の基準値以下であるか否かを判断し、基準値以下なら、この時のモデリング変数を実際にモデリング公式に適用するモデリング変数として確定し、そうでなければ、さらに正確なモデリング変数の確定のために、さらに変数を調整するようにする部分である。このような過程を一般的にモデリング過程でフィッティング過程と言う。
【００２５】
モデリング公式実行部１２０は、前記モデリング公式フィッティング部１１０でモデリング変数が確定されれば、その公式に様々な入力値を入力し、実際結果を予測する部分である。
【００２６】
モデリング公式適用部１１１は、実際に確定されたモデリング変数をモデリング公式に適用してモデリング公式を確定し、実際に出力値を求めるために実際入力データを入力して出力値を計算する部分である。
【００２７】
結果値出力部１１３は、前記モデリング公式適用部１１１で適用された結果値を入力値とともに出力する部分であって、一般的にグラフ形態に出力されることができる。
【００２８】
このような過程を経る薄膜トランジスタソース−ドレイン電流モデリング装置において最も重要な部分は、なによりもモデリング公式である。
【００２９】
本発明で適用されるモデリング公式は、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１で表現されることができる、
【００３０】
ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、第１電流値であり、Ｉａは、第２電流値である。特に、Ｉｂは、しきい(threshold)領域の下位値でのソース−ドレイン電流を示し、Ｉａは、しきい領域の上位値でのソース−ドレイン電流を示す。特に、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流を使用することもでき、酸化物薄膜トランジスタにさらに適した公式を使用することもできるが、適当な定数に設定することもできる。
【００３１】
また、ここで、Ｉａ及びＩｂは、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０で表され、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定される。
【００３２】
ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であり、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数である。
【００３３】
このような数式は、薄膜トランジスタ素子をディップ状態とテール状態とに分けて、ディップ状態の場合、自由電子密度が（ＶＧ−ＶＦ）２Ｔｄ／Ｔ−１に比例し、テール状態の場合には、（ＶＧ−ＶＴ）２Ｔｔ／Ｔ−１に比例することが知られており、ゲートバイアスによって誘導された全体自由電子の個数は、単に（ＶＧ−ＶＦ）または（ＶＧ−ＶＴ）に比例するので、既に知られた電子平均移動度に関するμavg=μn*(nfree/ninduced)の数式に代入すれば、μavgは、しきい領域の下位では、（ＶＧ−ＶＦ）ｂに比例し、しきい領域の上位では、（ＶＧ−ＶＴ）ａに比例する値になることを前提にして誘導されるもので、このような前提によって各々の領域で電流値を求めれば、以下の数式で表現されることができる。
【００３４】
【数１】
【００３５】
【数２】
【００３６】
ここで、Ｋａ及びＫｂは、比例定数値である。ところが、上記のような数式で、ＶＧ−ＶＴ＜０になる場合には、前記Ｉａに関する数式は成立せず、発散されることができる。
【００３７】
これにより、前記Ｉａの数式で、（ＶＧ−ＶＴ）の代わりをするＶＧＴｅを
ＶＧＴｅ＝（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）のように定義する。
【００３８】
この時、ＶＧＴは、単にＶＧ−ＶＴを示し、前記ＶＧＴｅの数式によれば、ＶＧ−ＶＴ＜０であっても、発散せず、Ｖｍｉｎに収斂することができるようになる。
【００３９】
このような数式により、本発明のモデリング公式に適用されるＩａ及びＩｂの数式が成立し、最終ＩＤＳに関する数式を樹立することができるようになる。
【００４０】
上記のような誘導過程によって決定された本発明のモデリング公式は、図３及び図４を参照して後述するように、既存のモデリング公式で予測しにくい有機物半導体、酸化物半導体及び非晶質シリコーン半導体でもソース−ドレイン電流値を非常に正確に予測することができる。
【００４１】
図２は、本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング方法を示す手順図である。
【００４２】
図２を参照すれば、本発明による薄膜トランジスタのソース−ドレイン電流モデリング方法は、まず、外部から標本データを入力される（段階２０１）。このような標本データは、モデリング方法で使用されるモデリング公式を実行させるために、初期に必要なデータであって、標本入力値及び標本出力値を全て含む。
【００４３】
その後、前記入力された標本データに相応して本発明によるモデリング公式で確定されないモデリング変数を調整する（段階２０３）。本発明で適用されるモデリング公式は、上記図１の説明で言及した通り、
ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）
の数式で決定され、ここで必要なモデリング変数は、ａ、ｂ、Ｋｂ、Ｋａ、ＶＧＴｅなどになることができる。もちろん、ＶＧＴｅ＝（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義される。
【００４４】
上記のモデリング公式に適用されるモデリング変数の調整は、一般的に一度に決定されるものではなく、数値解釈的な方法を利用して反復的にエラーを修正する段階を含む。
【００４５】
その後、前記変数調整段階で臨時に決定されたモデリング変数を本発明で適用されるモデリング公式に適用して臨時モデリング結果値を計算する（段階２０５）。これは、モデリング公式を適用して計算した結果値ではあるが、変数調整がまだ終わらない段階で導き出した臨時結果値であって、実際結果値とは差異がある。
【００４６】
上記のように、モデリング公式による臨時結果値を導き出した後、前記標本データに含まれた標本出力値と前記臨時結果値とを比較し、その差異値であるエラー値を計算する（段階２０７）。
【００４７】
その後、前記エラー値の大きさを判断し（段階２０９）、あらかじめ決定されたエラー値の大きさより少なく、モデリング公式を実際に適用するのに問題がない程度であると判断されれば、モデリング公式に調整されたモデリング変数を実際に適用し、そうでなければ、さらに変数調整するようにする（段階２０３）。
【００４８】
前記段階２０９で、エラー値の大きさがあらかじめ決定された数値より少なければ、その時のモデリング変数をモデリング公式に適用するモデリング変数として決定し、実際に結果数値を知りたい部分の入力データをモデリング公式に入力する（段階２１１）。この場合、一般的にエラー値の基準値は、５％であることができる。
【００４９】
上記の段階で、モデリング公式が確定されれば、前記入力された入力データによってモデリング公式を適用する（段階２１３）。このようにモデリング公式を実際に適用すれば、入力されたドレイン電圧及びゲート電圧によって本発明によるモデリング公式が計算され、結果値であるソース−ドレイン電流値が出力される（段階２１５）。
【００５０】
上記のような方法によって既存のモデリング公式で予測しにくい有機物半導体、酸化物半導体及び非晶質シリコーン半導体でもソース−ドレイン電流値を非常に正確に予測することができる。
【００５１】
図３乃至図５は、本発明の好ましい一実施形態に係る薄膜トランジスタのモデリング結果値を示す図である。
【００５２】
図３は、本発明の好ましい一実施形態に係るＩＧＺＯ薄膜トランジスタのモデリング結果値を示す図である。
図３で、参照番号３０１のグラフは、ゲート電圧を変更させながら測定したグラフである。グラフにおいて点線で示した部分は、実際に測定された数値を示し、実線で表示された部分は、本発明によるモデリング公式を適用して示すグラフである。
【００５３】
また、参照番号３０３のグラフは、ドレイン電圧を変更させながら測定したグラフである。また、点線で示した部分は、実際に測定された数値であり、実線は、本発明のモデリング公式を適用した値である。上記から明らかなように、ＩＧＺＯのような既存のＴＦＴモデリング技法で確認しにくい薄膜トランジスタでも、本発明によるモデリング技法を使用する場合には、ほぼ一致することが分かる。
【００５４】
図４は、本発明の好ましい一実施形態に係るＺｎＯ薄膜トランジスタのモデリング結果値を示す図である。
【００５５】
図４において参照番号４０１のグラフは、ゲート電圧を変更させながら測定したグラフである。グラフにおいて点線で示した部分は、実際に測定された数値を示し、実線で表示された部分は、本発明によるモデリング公式を適用して示すグラフである。
【００５６】
また、参照番号４０３のグラフは、ドレイン電圧を変更させながら測定したグラフである。また、点線で示した部分は、実際に測定された数値であり、実線は、本発明のモデリング公式を適用した値である。上記から明らかなように、ＺｎＯのような酸化物基盤薄膜トランジスタでも、本発明によるモデリング技法を使用する場合には、ほぼ一致することが分かる。
【００５７】
図５は、本発明の一実施形態に適用されたＺｎＯ及びＩＧＺＯ薄膜トランジスタに使用されたパラメータ値を求めた表である。前記表から明らかなように、本発明のモデリング方式を利用すれば、既存のモデリング方式で求めることが難しい、酸化物トランジスタやＩＧＺＯ系トランジスタでも、必要なパラメータを容易に予測することができることを確認することができる。
【００５８】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施形態及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００５９】
【図１】本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング装置の構成を示す図である。
【図２】本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング方法を示すフローチャートである。
【図３】本発明の好ましい一実施形態に係るＩＧＺＯ薄膜トランジスタのモデリング結果値を示す図である。
【図４】本発明の好ましい一実施形態に係るＺｎＯ薄膜トランジスタのモデリング結果値を示す図である。
【図５】本発明の一実施形態に適用されたＺｎＯ及びＩＧＺＯ薄膜トランジスタに使用されたパラメータ値を求めた表である。
【符号の説明】
【００６０】
１００ ソース−ドレイン電流モデリング装置
１１０ モデリング公式フィッティング部
１２０ モデリング公式実行部
１０１ 標本データ入力部
１０３ 変数調整部
１０５ モデリング公式計算部
１０７ エラー計算部
１０９ エラー判断部
１１１ モデリング公式適用部
１１３ 結果値出力部
【技術分野】
【０００１】
本発明は、薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置に関する。特に、本発明は、酸化物薄膜トランジスタ及び有機物薄膜トランジスタをモデリングすることができる薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置に関する。
【０００２】
本発明は、韓国情報通信部及び情報通信研究振興院のＩＴ源泉技術開発事業の一環として行った研究から導き出されたものである［課題管理番号：２００６−Ｓ−０７９−０２、課題名：透明電子素子を利用したスマート窓］。
【背景技術】
【０００３】
現在、ＡＭ（Active Matrix）−ＬＣＤやＡＭ−ＯＬＥＤ（Organic Light-Emitting Diode）のようなディスプレイのスイッチングあるいは駆動トランジスタとして使われる非結晶質シリコーンあるいは多結晶シリコーン薄膜トランジスタ（ＴＦＴ）の場合、既存のシリコーンＭＯＳＦＥＴの延長線でトランジスタ予測モデリング技法（ＡＩＭ−ＳＰＩＣＥ、Ｓｉｌｖａｃｏ−ＵＴＭＯＳＴなど）が開発されて来た。しかし、最近、透明パネル及びフレキシブルパネルなどにその応用が期待されている酸化物（ＺｎＯ基盤）半導体ＴＦＴの場合には、既存のシリコーン系ＴＦＴの予測モデルがあまりよく適用されないので、素子の分析及び回路設計において多くの困難があった。
【０００４】
これは、酸化物半導体を利用するＴＦＴの場合、微小結晶性（nano-crystalline）を有するので、数多くの結晶境界に存在する欠陷がゲートバイアスによって誘導される大部分の電子をトラップ（trapping）するので、電子運動性自体がゲートバイアスの関数で表現される特殊性に起因する。また、ＩＧＺＯ（ＩｎＧａ−ＺｎＯ）ＴＦＴの場合にも、非結晶質物質ではあるが、多い欠陥密度に起因して、非結晶質シリコーンＴＦＴに適用されるモデルをすぐに適用するには不都合がある。それで、酸化物ＴＦＴだけでなく、非結晶質シリコーンＴＦＴ及び有機ＴＦＴまでも予測することができる予測モデリング方法が必要になった。
【０００５】
【非特許文献１】Electrochem. Soc., Vol. 144, No. 8, August 1997, Michael S. Shur et al., “SPICE Models for Amorphous Silicon and Polysilicon Thin Film Transistors”
【非特許文献２】Solid-State Electronics 45 (2001) 1525-1530, L. Colalongo, “A New analytical model for amorphous-silicon thin-film transistors including tail and deep states”
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することにある。
【０００７】
また、本発明の他の目的は、既存の非結晶質薄膜トランジスタだけでなく、酸化物薄膜トランジスタ及び有機物薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係る薄膜トランジスタのソース−ドレイン電流モデリング方法は、標本入力値及び標本出力値を含む標本データを入力される段階と、前記標本データに相応してモデリング変数を調整する段階と、前記調整されたモデリング変数に相応して電流モデル値を計算する段階と、前記計算された電流モデル値と前記標本出力値とを比較した結果値があらかじめ設定された基準値より少ない場合には、前記調整されたモデリング変数を電流モデルに適用して電流モデルをフィッティング（fitting）する段階と、前記フィッティングされた電流モデルに実際入力データを入力する段階と、前記実際入力データに相応して結果値を出力する段階とを含み、前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする。
【０００９】
好ましい実施形態において、前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする。また、前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする。また、前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする。
【００１０】
また、前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする。また、前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする。
【００１１】
また、本発明の他の態様に係る薄膜トランジスタのソース−ドレイン電流モデリング装置は、標本入力値及び標本出力値を含む標本データを入力される標本データ入力部と、前記標本データに相応してモデリング変数を調整する変数調整部と、前記調整されたモデリング変数に相応して電流モデル値を計算するモデル計算部と、前記計算された電流モデル値と前記標本出力値との差異値を計算するエラー計算部と、前記差異値があらかじめ設定された基準値より少ないか否かを判断し、前記基準値より少ない場合、前記調整されたモデリング変数を確定するエラー判断部と、前記エラー判断部で確定されたモデリング変数を前記電流モデルに適用するモデル適用部と、前記適用された電流モデルに実際入力データを入力し、前記実際入力データに相応して結果値を出力する結果値出力部とを含み、前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする。
【００１２】
好ましい実施形態において、前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする。また、前記第１電流値及び第２電流値は、閾値電圧に相応して適用されることを特徴とする。また、前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする。また、前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする。また、前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする。また、前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする。
【発明の効果】
【００１３】
本発明は、薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することができる。
【００１４】
また、本発明は、既存の非結晶質薄膜トランジスタだけでなく、酸化物薄膜トランジスタ及び有機物薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付の図面を参照して本発明による薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置について詳しく説明する。
【００１６】
図１は、本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング装置の構成を示す図である。
【００１７】
図１を参照すれば、本発明によるソース−ドレイン電流モデリング装置１００は、大きく、モデリング公式フィッティング部１１０と、モデリング公式実行部１２０とに分けられる。前記モデリング公式フィッティング部１１０は、標本データ入力部１０１、変数調整部１０３、モデリング公式計算部１０５、エラー計算部１０７及びエラー判断部１０９を含む。
【００１８】
また、モデリング公式実行部１２０は、モデリング公式適用部１１１及び結果値出力部１１３を含む。
【００１９】
モデリング公式フィッティング部１１０は、本発明によるモデリング公式を実際入力データに適合に動作するように、モデリング変数を確定する部分である。
【００２０】
標本データ入力部１０１は、外部から本発明によるモデリングを適用するための標本データを入力される部分である。モデリング方法は、少数の標本データを入力され、モデリングに適用される公式を利用してモデリング変数を変更することによって、様々な異なる状況での最終値を予測する方法であって、初期にモデリングを行うための標本データが必要なので、これを入力される役目を担当する。特に、このような標本データの入力は、本発明によるモデリング公式で使用される入力値及びそれによる出力値を全て含む。すなわち、実験的に決定された入力値及び出力値を標本データとして入力する部分である。
【００２１】
変数調整部１０３は、本発明によるモデリング公式に標本データ入力部から受信された標本データを代入し、入力された標本データと最も適合したモデリング変数を抽出するために各モデリング変数値を調整する部分である。このような部分は、一般的に一度に決定されず、数値解釈的な方法を利用して反復的にエラーを修正する段階を含む。
【００２２】
モデリング公式計算部１０５は、前記変数調整部１０３で臨時的に決定されたモデリング変数を利用してモデリング公式による臨時出力値を導き出す部分である。このようなモデリング公式計算部は、変数調整部で調整された変数の値によってその結果が変わる。
【００２３】
エラー計算部１０７は、前記モデリング公式計算部１０５で計算された臨時出力値と前記標本データ入力部１０１に含まれた標本出力値との差異値を計算する部分である。
【００２４】
エラー判断部１０９は、前記エラー計算部で計算された差異値があらかじめ設定された一定の基準値以下であるか否かを判断し、基準値以下なら、この時のモデリング変数を実際にモデリング公式に適用するモデリング変数として確定し、そうでなければ、さらに正確なモデリング変数の確定のために、さらに変数を調整するようにする部分である。このような過程を一般的にモデリング過程でフィッティング過程と言う。
【００２５】
モデリング公式実行部１２０は、前記モデリング公式フィッティング部１１０でモデリング変数が確定されれば、その公式に様々な入力値を入力し、実際結果を予測する部分である。
【００２６】
モデリング公式適用部１１１は、実際に確定されたモデリング変数をモデリング公式に適用してモデリング公式を確定し、実際に出力値を求めるために実際入力データを入力して出力値を計算する部分である。
【００２７】
結果値出力部１１３は、前記モデリング公式適用部１１１で適用された結果値を入力値とともに出力する部分であって、一般的にグラフ形態に出力されることができる。
【００２８】
このような過程を経る薄膜トランジスタソース−ドレイン電流モデリング装置において最も重要な部分は、なによりもモデリング公式である。
【００２９】
本発明で適用されるモデリング公式は、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１で表現されることができる、
【００３０】
ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、第１電流値であり、Ｉａは、第２電流値である。特に、Ｉｂは、しきい(threshold)領域の下位値でのソース−ドレイン電流を示し、Ｉａは、しきい領域の上位値でのソース−ドレイン電流を示す。特に、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流を使用することもでき、酸化物薄膜トランジスタにさらに適した公式を使用することもできるが、適当な定数に設定することもできる。
【００３１】
また、ここで、Ｉａ及びＩｂは、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０で表され、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定される。
【００３２】
ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であり、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数である。
【００３３】
このような数式は、薄膜トランジスタ素子をディップ状態とテール状態とに分けて、ディップ状態の場合、自由電子密度が（ＶＧ−ＶＦ）２Ｔｄ／Ｔ−１に比例し、テール状態の場合には、（ＶＧ−ＶＴ）２Ｔｔ／Ｔ−１に比例することが知られており、ゲートバイアスによって誘導された全体自由電子の個数は、単に（ＶＧ−ＶＦ）または（ＶＧ−ＶＴ）に比例するので、既に知られた電子平均移動度に関するμavg=μn*(nfree/ninduced)の数式に代入すれば、μavgは、しきい領域の下位では、（ＶＧ−ＶＦ）ｂに比例し、しきい領域の上位では、（ＶＧ−ＶＴ）ａに比例する値になることを前提にして誘導されるもので、このような前提によって各々の領域で電流値を求めれば、以下の数式で表現されることができる。
【００３４】
【数１】
【００３５】
【数２】
【００３６】
ここで、Ｋａ及びＫｂは、比例定数値である。ところが、上記のような数式で、ＶＧ−ＶＴ＜０になる場合には、前記Ｉａに関する数式は成立せず、発散されることができる。
【００３７】
これにより、前記Ｉａの数式で、（ＶＧ−ＶＴ）の代わりをするＶＧＴｅを
ＶＧＴｅ＝（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）のように定義する。
【００３８】
この時、ＶＧＴは、単にＶＧ−ＶＴを示し、前記ＶＧＴｅの数式によれば、ＶＧ−ＶＴ＜０であっても、発散せず、Ｖｍｉｎに収斂することができるようになる。
【００３９】
このような数式により、本発明のモデリング公式に適用されるＩａ及びＩｂの数式が成立し、最終ＩＤＳに関する数式を樹立することができるようになる。
【００４０】
上記のような誘導過程によって決定された本発明のモデリング公式は、図３及び図４を参照して後述するように、既存のモデリング公式で予測しにくい有機物半導体、酸化物半導体及び非晶質シリコーン半導体でもソース−ドレイン電流値を非常に正確に予測することができる。
【００４１】
図２は、本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング方法を示す手順図である。
【００４２】
図２を参照すれば、本発明による薄膜トランジスタのソース−ドレイン電流モデリング方法は、まず、外部から標本データを入力される（段階２０１）。このような標本データは、モデリング方法で使用されるモデリング公式を実行させるために、初期に必要なデータであって、標本入力値及び標本出力値を全て含む。
【００４３】
その後、前記入力された標本データに相応して本発明によるモデリング公式で確定されないモデリング変数を調整する（段階２０３）。本発明で適用されるモデリング公式は、上記図１の説明で言及した通り、
ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）
の数式で決定され、ここで必要なモデリング変数は、ａ、ｂ、Ｋｂ、Ｋａ、ＶＧＴｅなどになることができる。もちろん、ＶＧＴｅ＝（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義される。
【００４４】
上記のモデリング公式に適用されるモデリング変数の調整は、一般的に一度に決定されるものではなく、数値解釈的な方法を利用して反復的にエラーを修正する段階を含む。
【００４５】
その後、前記変数調整段階で臨時に決定されたモデリング変数を本発明で適用されるモデリング公式に適用して臨時モデリング結果値を計算する（段階２０５）。これは、モデリング公式を適用して計算した結果値ではあるが、変数調整がまだ終わらない段階で導き出した臨時結果値であって、実際結果値とは差異がある。
【００４６】
上記のように、モデリング公式による臨時結果値を導き出した後、前記標本データに含まれた標本出力値と前記臨時結果値とを比較し、その差異値であるエラー値を計算する（段階２０７）。
【００４７】
その後、前記エラー値の大きさを判断し（段階２０９）、あらかじめ決定されたエラー値の大きさより少なく、モデリング公式を実際に適用するのに問題がない程度であると判断されれば、モデリング公式に調整されたモデリング変数を実際に適用し、そうでなければ、さらに変数調整するようにする（段階２０３）。
【００４８】
前記段階２０９で、エラー値の大きさがあらかじめ決定された数値より少なければ、その時のモデリング変数をモデリング公式に適用するモデリング変数として決定し、実際に結果数値を知りたい部分の入力データをモデリング公式に入力する（段階２１１）。この場合、一般的にエラー値の基準値は、５％であることができる。
【００４９】
上記の段階で、モデリング公式が確定されれば、前記入力された入力データによってモデリング公式を適用する（段階２１３）。このようにモデリング公式を実際に適用すれば、入力されたドレイン電圧及びゲート電圧によって本発明によるモデリング公式が計算され、結果値であるソース−ドレイン電流値が出力される（段階２１５）。
【００５０】
上記のような方法によって既存のモデリング公式で予測しにくい有機物半導体、酸化物半導体及び非晶質シリコーン半導体でもソース−ドレイン電流値を非常に正確に予測することができる。
【００５１】
図３乃至図５は、本発明の好ましい一実施形態に係る薄膜トランジスタのモデリング結果値を示す図である。
【００５２】
図３は、本発明の好ましい一実施形態に係るＩＧＺＯ薄膜トランジスタのモデリング結果値を示す図である。
図３で、参照番号３０１のグラフは、ゲート電圧を変更させながら測定したグラフである。グラフにおいて点線で示した部分は、実際に測定された数値を示し、実線で表示された部分は、本発明によるモデリング公式を適用して示すグラフである。
【００５３】
また、参照番号３０３のグラフは、ドレイン電圧を変更させながら測定したグラフである。また、点線で示した部分は、実際に測定された数値であり、実線は、本発明のモデリング公式を適用した値である。上記から明らかなように、ＩＧＺＯのような既存のＴＦＴモデリング技法で確認しにくい薄膜トランジスタでも、本発明によるモデリング技法を使用する場合には、ほぼ一致することが分かる。
【００５４】
図４は、本発明の好ましい一実施形態に係るＺｎＯ薄膜トランジスタのモデリング結果値を示す図である。
【００５５】
図４において参照番号４０１のグラフは、ゲート電圧を変更させながら測定したグラフである。グラフにおいて点線で示した部分は、実際に測定された数値を示し、実線で表示された部分は、本発明によるモデリング公式を適用して示すグラフである。
【００５６】
また、参照番号４０３のグラフは、ドレイン電圧を変更させながら測定したグラフである。また、点線で示した部分は、実際に測定された数値であり、実線は、本発明のモデリング公式を適用した値である。上記から明らかなように、ＺｎＯのような酸化物基盤薄膜トランジスタでも、本発明によるモデリング技法を使用する場合には、ほぼ一致することが分かる。
【００５７】
図５は、本発明の一実施形態に適用されたＺｎＯ及びＩＧＺＯ薄膜トランジスタに使用されたパラメータ値を求めた表である。前記表から明らかなように、本発明のモデリング方式を利用すれば、既存のモデリング方式で求めることが難しい、酸化物トランジスタやＩＧＺＯ系トランジスタでも、必要なパラメータを容易に予測することができることを確認することができる。
【００５８】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施形態及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００５９】
【図１】本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング装置の構成を示す図である。
【図２】本発明が適用される薄膜トランジスタのソース−ドレイン電流モデリング方法を示すフローチャートである。
【図３】本発明の好ましい一実施形態に係るＩＧＺＯ薄膜トランジスタのモデリング結果値を示す図である。
【図４】本発明の好ましい一実施形態に係るＺｎＯ薄膜トランジスタのモデリング結果値を示す図である。
【図５】本発明の一実施形態に適用されたＺｎＯ及びＩＧＺＯ薄膜トランジスタに使用されたパラメータ値を求めた表である。
【符号の説明】
【００６０】
１００ ソース−ドレイン電流モデリング装置
１１０ モデリング公式フィッティング部
１２０ モデリング公式実行部
１０１ 標本データ入力部
１０３ 変数調整部
１０５ モデリング公式計算部
１０７ エラー計算部
１０９ エラー判断部
１１１ モデリング公式適用部
１１３ 結果値出力部
【特許請求の範囲】
【請求項１】
標本入力値及び標本出力値を含む標本データを入力される段階と、
前記標本データに相応してモデリング変数を調整する段階と、
前記調整されたモデリング変数に相応して電流モデル値を計算する段階と、
前記計算された電流モデル値と前記標本出力値とを比較した結果値があらかじめ設定された基準値より少ない場合には、前記調整されたモデリング変数を電流モデルに適用して電流モデルをフィッティング（fitting）する段階と、
前記フィッティングされた電流モデルに実際入力データを入力する段階と、
前記実際入力データに相応して結果値を出力する段階とを含み、
前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項２】
前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする請求項１に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項３】
前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする請求項１に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項４】
前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする請求項１に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項５】
前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする請求項２に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項６】
前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする請求項２に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項７】
標本入力値及び標本出力値を含む標本データを入力される標本データ入力部と、
前記標本データに相応してモデリング変数を調整する変数調整部と、
前記調整されたモデリング変数に相応して電流モデル値を計算するモデル計算部と、
前記計算された電流モデル値と前記標本出力値との差異値を計算するエラー計算部と、
前記差異値があらかじめ設定された基準値より少ないか否かを判断し、前記基準値より少ない場合、前記調整されたモデリング変数を確定するエラー判断部と、
前記エラー判断部で確定されたモデリング変数を前記電流モデルに適用するモデル適用部と、
前記適用された電流モデルに実際入力データを入力し、前記実際入力データに相応して結果値を出力する結果値出力部とを含み、
前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項８】
前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする請求項７に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項９】
前記第１電流値及び第２電流値は、閾値電圧に相応して適用されることを特徴とする請求項８に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１０】
前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする請求項７に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１１】
前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする請求項７に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１２】
前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする請求項８に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１３】
前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする請求項８に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１】
標本入力値及び標本出力値を含む標本データを入力される段階と、
前記標本データに相応してモデリング変数を調整する段階と、
前記調整されたモデリング変数に相応して電流モデル値を計算する段階と、
前記計算された電流モデル値と前記標本出力値とを比較した結果値があらかじめ設定された基準値より少ない場合には、前記調整されたモデリング変数を電流モデルに適用して電流モデルをフィッティング（fitting）する段階と、
前記フィッティングされた電流モデルに実際入力データを入力する段階と、
前記実際入力データに相応して結果値を出力する段階とを含み、
前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項２】
前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする請求項１に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項３】
前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする請求項１に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項４】
前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする請求項１に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項５】
前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎ ＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする請求項２に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項６】
前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする請求項２に記載の薄膜トランジスタのソース−ドレイン電流モデリング方法。
【請求項７】
標本入力値及び標本出力値を含む標本データを入力される標本データ入力部と、
前記標本データに相応してモデリング変数を調整する変数調整部と、
前記調整されたモデリング変数に相応して電流モデル値を計算するモデル計算部と、
前記計算された電流モデル値と前記標本出力値との差異値を計算するエラー計算部と、
前記差異値があらかじめ設定された基準値より少ないか否かを判断し、前記基準値より少ない場合、前記調整されたモデリング変数を確定するエラー判断部と、
前記エラー判断部で確定されたモデリング変数を前記電流モデルに適用するモデル適用部と、
前記適用された電流モデルに実際入力データを入力し、前記実際入力データに相応して結果値を出力する結果値出力部とを含み、
前記電流モデルは、薄膜トランジスタのソース−ドレイン電流を予測するモデルであることを特徴とする薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項８】
前記電流モデルは、ＩＤＳ＝Ｉｌｅａｋ＋（１／Ｉｂ＋１／Ｉａ）−１の数式によって決定され、ここで、ＩＤＳは、ドレイン−ソース電流であり、Ｉｌｅａｋは、薄膜トランジスタの漏洩電流であり、Ｉｂは、閾値電圧（threshold voltage）以下の領域で計算されるソース−ドレイン電流値である第１電流値であり、Ｉａは、閾値電圧以上の領域で計算されるソース−ドレイン電流値である第２電流値であることを特徴とする請求項７に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項９】
前記第１電流値及び第２電流値は、閾値電圧に相応して適用されることを特徴とする請求項８に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１０】
前記薄膜トランジスタは、有機物半導体、酸化物半導体及び非晶質シリコーン半導体のうちいずれか１つで構成されることを特徴とする請求項７に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１１】
前記標本入力値は、特定のドレイン電圧及び特定のゲート電圧であり、標本出力値は、前記標本入力値に相応して測定される特定のソース−ドレイン電流であることを特徴とする請求項７に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１２】
前記第１電流値は、
Ｉｂ＝（ＷＣ／Ｌ）（Ｋｂ／（ｂ＋２））（ＶＧＦｂ＋２−（ＶＧＦ−ＶＤ）ｂ＋２） ｗｈｅｎＶＧＦ＞０、
Ｉｂ＝０ ｗｈｅｎ ＶＧＦ≦０の数式に相応して決定され、ここで、ＶＧＦは、ゲート電圧と平坦帯域電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｋｂ及びｂは、モデリングのための変数値であることを特徴とする請求項８に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【請求項１３】
前記第２電流値は、
Ｉａ＝（ＷＣ／Ｌ）（Ｋａ／（ａ＋２））（ＶＧＴｅａ＋２−（ＶＧＴｅ−ＶＤ）ａ＋２）の数式に相応して決定され、
ここで、ＶＧＴｅは、（Ｖｍｉｎ／２）（１＋（ＶＧＴ／Ｖｍｉｎ）＋（Δ２＋（ＶＧＴ／Ｖｍｉｎ−１）２）０．５）として定義され、ＶＧＴは、ゲート電圧と閾値電圧との差異値であり、Ｗは、チャネル広さ、Ｃは、ゲート絶縁キャパシタンス、Ｌは、チャネル長さ、ＶＤは、ドレイン電圧であり、Ｖｍｉｎは、最小電圧であり、Ｋａ及びａは、モデリングのための変数値であり、Δは、収斂強度を示す変数であることを特徴とする請求項８に記載の薄膜トランジスタのソース−ドレイン電流モデリング装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−１４７２９６（Ｐ２００９−１４７２９６Ａ）
【公開日】平成２１年７月２日（２００９．７．２）
【国際特許分類】
【出願番号】特願２００８−２２７３６５（Ｐ２００８−２２７３６５）
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（５９６１８００７６）韓國電子通信研究院 (733)
【氏名又は名称原語表記】Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ
【住所又は居所原語表記】１６１ Ｋａｊｏｎｇ−ｄｏｎｇ， Ｙｕｓｏｎｇ−ｇｕ， Ｔａｅｊｏｎ ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２１年７月２日（２００９．７．２）
【国際特許分類】
【出願日】平成２０年９月４日（２００８．９．４）
【出願人】（５９６１８００７６）韓國電子通信研究院 (733)
【氏名又は名称原語表記】Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ
【住所又は居所原語表記】１６１ Ｋａｊｏｎｇ−ｄｏｎｇ， Ｙｕｓｏｎｇ−ｇｕ， Ｔａｅｊｏｎ ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]