表示パネル、表示装置および電子機器
【課題】低コストで高階調を実現することの可能な表示パネル、表示装置、および電子機器を提供する。
【解決手段】複数の画素13R、複数の画素13G、および複数の画素13Bが、色ごとに列状に配置されると共に、行方向に周期的に配置されている。複数の書込線WSLおよび複数の電源線PSLは、2画素行ごとに1つずつ割り当てられている。各信号線DTLは、1画素列ごとに2つずつ割り当てられている。1画素列ごとに割り当てられた2つの信号線DTLの一方が、走査線WSLごとに割り当てられた2つの画素行のうち上側の1画素行に含まれる画素13に接続されている。1画素列ごとに割り当てられた2つの信号線DTLの他方が、走査線WSLごとに割り当てられた2つの画素行のうち下側の1画素行に含まれる第2画素に接続されている。
【解決手段】複数の画素13R、複数の画素13G、および複数の画素13Bが、色ごとに列状に配置されると共に、行方向に周期的に配置されている。複数の書込線WSLおよび複数の電源線PSLは、2画素行ごとに1つずつ割り当てられている。各信号線DTLは、1画素列ごとに2つずつ割り当てられている。1画素列ごとに割り当てられた2つの信号線DTLの一方が、走査線WSLごとに割り当てられた2つの画素行のうち上側の1画素行に含まれる画素13に接続されている。1画素列ごとに割り当てられた2つの信号線DTLの他方が、走査線WSLごとに割り当てられた2つの画素行のうち下側の1画素行に含まれる第2画素に接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画素ごとに配置した発光素子で画像を表示する表示パネル、ならびにそれを備えた表示装置および電子機器に関する。
【背景技術】
【0002】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【0003】
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【0004】
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
【0005】
ところで、有機EL表示装置では、他の表示装置と同様、高階調化および高精細化が要請されている。従来から高階調化に関する様々な方法が開示されている。例えば、高階調を実現するために、ビット数の大きなドライバを用いる方法が様々な文献で開示されている。また、高精細化についても従来から様々な方法が開示されている。例えば、特許文献1では、高精細化に伴う閾値補正時間の不足を解消するために、1列ごとに2本の信号線を配置し、一方の信号線を偶数ラインに割り当て、他方の信号線を奇数ラインに割り当て、偶数ラインと奇数ラインとを時分割で駆動する方法が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−158303号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、高階調を実現するために、ビット数の大きなドライバを用いた場合には、ドライバのコストが増大してしまうという問題があった。特に、画素数の多いパネルの場合には、多くのドライバが必要となるので、表示装置のコストが高騰してしまうという問題があった。
【0008】
また、高精細化のためにパネル内の走査線のピッチを狭くしていくと、例えば、図11に示したように、ゲートドライバ110の端子ピッチが、表示パネル100内の走査線(図示せず)のピッチよりも大きくなってしまい、ゲートドライバ110の実装幅W1が、表示パネル100の表示領域100Aの幅W2よりも大きくなってしまう。その結果、表示パネル100において、表示領域100Aの周囲に、表示に寄与しない非表示領域100Bが大きく形成されてしまい、表示パネル100全体を有効利用することができないという問題があった。
【0009】
本発明はかかる問題点に鑑みてなされたもので、その第1の目的は、低コストで高階調を実現することの可能な表示パネル、表示装置、および電子機器を提供することにある。また、第2の目的は、高精細なパネルにおいてパネル全体を有効利用することの可能な表示パネル、表示装置、および電子機器を提供することにある。
【課題を解決するための手段】
【0010】
本発明の表示パネルは、行列状に配置された複数の画素と、行状に配置された複数の走査線と、列状に配置された複数の信号線とを備えたものである。各画素は、1つの発光素子および1つの画素回路を有している。複数の走査線は、2つの画素行ごとに1つずつ割り当てられており、複数の信号線は、1つの画素列ごとに2つずつ割り当てられている。画素列ごとに割り当てられた2つの信号線の一方が、走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続されている。画素列ごとに割り当てられた2つの信号線の他方が、走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている。
【0011】
本発明の表示装置は、上記表示パネルと、上記表示パネルを駆動する駆動部とを備えたものである。本発明の電子機器は、上記表示装置を備えたものである。
【0012】
本発明の表示パネル、表示装置、および電子機器では、複数の走査線が2つの画素行ごとに1つずつ割り当てられ、複数の信号線が1つの画素列ごとに2つずつ割り当てられている。さらに、画素列ごとに割り当てられた2つの信号線の一方が第1画素行内の第1画素に接続され、他方の信号線が第2画素行内の第2画素に接続されている。これにより、例えば、第1画素および第2画素で1画素を構成することができるので、信号線に接続されるデータドライバの階調数の2倍の階調を実現することができる。また、本発明の表示パネル、表示装置、および電子機器では、走査線の数が画素列の数の半分となっている。これにより、例えば、高精細化により、走査線に接続されるゲートドライバの端子ピッチが、走査線のピッチよりも大きくなる場合であっても、ゲートドライバの実装幅を、表示パネルの表示領域の幅よりも狭くすることができる。
【発明の効果】
【0013】
本発明の表示パネル、表示装置、および電子機器によれば、例えば、信号線に接続されるデータドライバの階調数の2倍の階調を実現することができるようにした。これにより、低コストで高階調を実現することができる。また、本発明の表示パネル、表示装置、および電子機器によれば、例えば、ゲートドライバの実装幅を、表示パネルの表示領域の幅よりも狭くすることができるようにした。これにより、高精細なパネルにおいて表示パネル全体を有効利用することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図2】図1の各画素の内部構成の一例を表す回路図である。
【図3】図1の各画素と駆動回路との接続関係の一例を表す構成図である。
【図4】図1の表示パネルの構成の一例を表す上面図である。
【図5】図1の表示装置における各種波形の一例を表す波形図である。
【図6】図3の接続関係とは異なる接続関係の一例を表す構成図である。
【図7】上記実施の形態の表示装置の適用例1の外観を表す斜視図である。
【図8】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。
【図9】適用例3の外観を表す斜視図である。
【図10】適用例4の外観を表す斜視図である。
【図11】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【図12】比較例に係る表示パネルの構成の一例を表す上面図である。
【発明を実施するための形態】
【0015】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(図1〜図5)
2.変形例(図6)
3.適用例(図7〜図11)
4.比較例(図12)
【0016】
<実施の形態>
(表示装置1の概略構成)
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、駆動回路20(駆動部)とを備えている。
【0017】
(表示パネル10)
表示パネル10は、発光色の互いに異なる3種類の有機EL素子11R,11G,11B(発光素子)が2次元配置された表示領域10Aを有している。表示領域10Aとは、有機EL素子11R,11G,11Bから発せられる光を利用して映像を表示する領域である。有機EL素子11Rは赤色光を発する有機EL素子であり、有機EL素子11Gは緑色光を発する有機EL素子であり、有機EL素子11Bは青色光を発する有機EL素子である。有機EL素子11R,11G,11Bは、例えば、互いに同一サイズの発光素子である。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。
【0018】
(表示領域10A)
図2は、表示領域10A内の回路構成の一例を表したものである。表示領域10A内には、複数の画素回路12が個々の有機EL素子11と対となって2次元配置されている。なお、本実施の形態では、1つの有機EL素子11および1つの画素回路12が1つの画素13を構成している。より詳細には、図1に示したように、一対の有機EL素子11Rおよび画素回路12が1つの画素13R(赤色用の画素)を構成し、一対の有機EL素子11Gおよび画素回路12が1つの画素13G(緑色用の画素)を構成し、一対の有機EL素子11Bおよび画素回路12が1つの画素13B(青色用の画素)を構成している。
【0019】
各画素回路12は、例えば、駆動トランジスタTr1、書き込みトランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。駆動トランジスタTr1または書き込みトランジスタTr2は、例えば、pチャネルMOS型のTFTであってもよい。
【0020】
表示領域10Aにおいて、複数の書込線WSL(走査線)が行状に配置され、複数の信号線DTLが列状に配置されている。表示領域10Aには、さらに、複数の電源線PSL(電源電圧の供給される部材)が書込線WSLに沿って行状に配置されている。各信号線DTLと各走査線WSLとの交差点近傍には、有機EL素子11が1つずつ設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。各走査線WSLは、後述の書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、後述の電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。書き込みトランジスタTr2のドレイン電極およびソース電極のうち信号線DTLに非接続の方(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のドレイン電極およびソース電極のうち電源線PSLに非接続の方(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えば、グラウンド線GNDに接続されている。
【0021】
図3は、各画素13と、駆動回路20との接続関係の一例を表したものである。なお、図3では、各書込線WSLおよび各電源線PSLの末尾にサフィックスが付されている。このサフィックスは、例えば、書込線WSLおよび各電源線PSLの走査順番を表している。また、各信号線DTLの末尾にもサフィックスが付されている。このサフィックスは、信号線DTLを左側から順に数えたときの順番を表しており、その順番が偶数番目である信号線DTLは信号線DTL2kと表され、その順番が奇数番目である信号線DTLは信号線DTL2k-1と表される(図5(A),(B)参照)。
【0022】
複数の画素13R、複数の画素13G、および複数の画素13Bは、色ごとに列状に配置されると共に、行方向に周期的(例えば、13R,13G,13B,13R,13G,13B,…)に配置されている。複数の書込線WSLは、2ライン(2画素行)ごとに1つずつ割り当てられている。複数の電源線PSLも、2ライン(2画素行)ごとに1つずつ割り当てられている。複数の電源線PSLは、書込線WSLの割り当てられた2ラインごとに1つずつ割り当てられている。
【0023】
複数の信号線DTLは、1ライン(1画素列)ごとに2つずつ割り当てられている。1ライン(1画素列)ごとに割り当てられた2つの信号線DTLの一方(例えば、奇数番目の信号線DTL2k-1)が、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13(第1画素)に接続されており、例えば、上側から奇数番目のライン(画素行)に含まれる画素13(第1画素)に接続されている。一方、1ライン(1画素列)ごとに割り当てられた2つの信号線DTLの他方(例えば、偶数番目の信号線DTL2k)が、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13(第2画素)に接続されており、例えば、上側から偶数番目のライン(画素行)に含まれる画素13(第2画素)に接続されている。なお、本実施の形態の「上側の1ライン」または「奇数番目のライン」が本発明の「第1画素行」の一具体例に相当する。また、本実施の形態の「下側の1ライン」または「偶数番目のライン」が本発明の「第2画素行」の一具体例に相当する。
【0024】
より詳細には、例えば、1番目の信号線DTL1は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13Rに接続されている。2番目の信号線DTL2は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13Rに接続されている。信号線DTL1に接続された画素13Rと、信号線DTL2に接続された画素13Rとは、互いに共通する一のライン(1画素列)に配列されており、走査線WSLごとに割り当てられた2ライン(2つの画素行)ごとに、赤色の画素ユニット14Rを構成している。
【0025】
同様に、3番目の信号線DTL3は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13Gに接続されている。4番目の信号線DTL4は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13Gに接続されている。信号線DTL3に接続された画素13Gと、信号線DTL4に接続された画素13Gとは、互いに共通する一のライン(1画素列)に配列されており、走査線WSLごとに割り当てられた2ライン(2つの画素行)ごとに、緑色の画素ユニット14Gを構成している。
【0026】
さらに、5番目の信号線DTL5は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13Bに接続されている。6番目の信号線DTL6は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13Bに接続されている。信号線DTL5に接続された画素13Bと、信号線DTL6に接続された画素13Bとは、互いに共通する一のライン(1画素列)に配列されており、走査線WSLごとに割り当てられた2ライン(2つの画素行)ごとに、青色の画素ユニット14Bを構成している。なお、以下では、画素ユニット14R,14G,14Bの総称として便宜的に、画素ユニット14を用いるものとする。
【0027】
そして、上述した画素ユニット14R,14G,14Bが1つの表示画素15を構成している。つまり、本実施の形態の表示装置1では、表示画素15に含まれる画素数が、赤色画素、緑色画素、および青色画素の3つで1つの表示画素をなす通常の表示装置の2倍(6つ)となっている。
【0028】
(駆動回路20)
次に、駆動回路20内の各回路について、図1を参照して説明する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25を有している。
【0029】
タイミング生成回路21は、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、上述した各回路に対して制御信号21Aを出力するようになっている。
【0030】
映像信号処理回路22は、外部から入力された映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号22Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。ここで、映像信号20Aが、画素ごとの輝度についての情報を含んで構成されている場合に、映像信号処理回路22は、例えば、映像信号22Aに含まれる画素ごとの輝度についての情報を画素ユニット14ごとに割り当てるようになっている。例えば、映像信号処理回路22は、映像信号22Aに含まれる一の赤色用の画素の輝度(輝度A)が、一の画素ユニット14に含まれる2つの赤色用の画素13Rの輝度の和と所定の関係となるように(例えば、等しくなるように)、輝度Aについての情報から、一の画素ユニット14に含まれる2つの赤色用の画素13Rに対する輝度についての情報を生成するようになっている。
【0031】
信号線駆動回路23は、制御信号21Aの入力に応じて(同期して)、映像信号処理回路22から入力された映像信号22A(信号電圧Vsig)を各信号線DTLに印加して、選択対象の画素13に書き込むものである。つまり、信号線駆動回路23は、各画素13に、階調を制御する信号電圧Vsigを書き込むようになっている。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。信号線駆動回路23は、各信号線DTLに対して、書込線駆動回路24によって選択される2ライン(2画素列)分の画素13に対応する信号電圧を出力するようになっている。
【0032】
書込線駆動回路24は、制御信号21Aの入力に応じて(同期して)、複数の走査線WSLの中から一の走査線WSLを順次選択するものである。電源線駆動回路25は、制御信号21Aの入力に応じて(同期して)、複数の電源線PSLに、図示しない電源回路から供給された電源電圧を順次印加して、有機EL素子11の発光および消光を制御するものである。
【0033】
(表示パネル10の上面構成)
図4は、表示パネル10の上面構成の一例を表したものである。表示パネル10は、例えば、駆動パネル30と封止パネル40とが封止層(図示せず)を介して貼り合わされた構造となっている。駆動パネル30の一辺(長辺)には、例えば、図4に示したように、複数の映像信号供給TAB51(フレキシブルプリント配線板)が取り付けられている。駆動パネル30の他の辺(短辺)には、例えば、走査信号供給TAB52(フレキシブルプリント配線板)が取り付けられている。また、駆動パネル30の短辺であって、かつ走査信号供給TAB52とは異なる辺には、例えば、電源電圧供給TAB53(フレキシブルプリント配線板)が取り付けられている。映像信号供給TAB51は、信号線駆動回路23の集積されたIC(第2ドライバIC)をフィルム状の配線基板の開口に中空配線したものである。走査信号供給TAB52は、書込線駆動回路24の集積されたIC(第1ドライバIC)をフィルム状の配線基板の開口に中空配線したものである。電源電圧供給TAB53は、電源線駆動回路25の集積されたICをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給TAB53は、電源電圧調整回路26の出力端(図示せず)に接続されている。アノード信号出力TCP54は、電源電圧調整回路26の入力端(図示せず)に接続されている。
【0034】
封止パネル40は、例えば、有機EL素子11を封止する封止基板(図示せず)と、カラーフィルタ(図示せず)とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機EL素子11の光が通過する領域に設けられている。カラーフィルタは、例えば、有機EL素子11R,11G,11Bのそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ(図示せず)を有している。
【0035】
(表示装置1の動作)
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)の一例について説明する。本実施の形態では、駆動トランジスタTr1の閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、閾値電圧Vthや移動度μの変動に対する補正動作が組み込まれている。
【0036】
本実施の形態では、さらに、後述する種々の理由から、2ライン(2画素列)ごとに駆動が行われる。従って、本実施の形態では、2ライン(2画素列)をスキャンするたびに、2ライン(2画素列)分の信号電圧Vsig(VsigA、VsigB)が各信号線DTLに印加される。具体的には、奇数番目の信号線DTL2k-1に対しては、信号電圧VsigAが印加され、偶数番目の信号線DTL2kに対しては、信号電圧VsigBが印加される。
【0037】
図5(A)〜(F)は、表示装置1の2ライン(2画素列)における各種波形の一例を表したものである。図5(A)には、信号線DTLにVofs,Vsig1A,Vsig2A,Vsig3Aが周期的に印加され、図5(B)には、信号線DTLにVofs,Vsig1B,Vsig2B,Vsig3Bが周期的に印加されている様子がそれぞれ示されている。なお、Vsigの末尾に追加された1A,1Bにおける1は、1番上の2ライン(2画素列)を指しており、Vsigの末尾に追加された2A,2Bにおける2は、上から2番目の2ライン(2画素列)を指しており、Vsigの末尾に追加された3A,3Bにおける3は、上から3番目の2ライン(2画素列)を指している。
【0038】
図5(C)には、書込線WSL1にVon、Voffが所定のタイミングで印加されている様子がそれぞれ示されている。なお、書込線WSL1の末尾に付された1は、1番上の2ライン(2画素列)に対応する書込線WSLであることを指している。図5(D)には、電源線PSL1にVCCL、VCCHが所定のタイミングで印加されている様子がそれぞれ示されている。なお、電源線PSL1の末尾に付された1は、1番上の2ライン(2画素列)に対応する電源線PSLであることを指している。図5(E),(F)には、信号線DTL2k-1,DTL2k、書込線WSL1、および電源線PSL1への電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
【0039】
[閾値補正準備期間]
まず、閾値補正の準備を行う。具体的には、電源線駆動回路25が電源線PSL1の電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧Vgが所定の電圧にまで下がる。
【0040】
[閾値補正期間]
次に、閾値補正を行う。具体的には、信号線DTL2k-1,DTL2kの電圧がVofsとなっている間に、書込線駆動回路24が書込線WSL1の電圧をVoffからVonに上げたのち(T2)、電源線駆動回路25が電源線PSL1の電圧をVccLからVccHに上げる(T3)。すると、ゲート電圧VgがVofsとなり、さらに、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(閾値補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、引き続き、信号線DTL2k-1,DTL2kの電圧がVofsとなり続けている間に、書込線駆動回路24が書込線WSL1の電圧をVonからVoffに下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、閾値補正が停止する。これにより、電位差Vgsを信号線DTL2k-1,DTL2kの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路12ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
【0041】
[閾値補正停止期間]
その後、閾値補正の停止期間中に、信号線駆動回路23が信号線DTL2k-1,DTL2kの電圧をVofsからVsig1A,Vsig1Bに切り替える。
【0042】
[書き込み・μ補正期間]
次に、書き込みとμ補正を行う。具体的には、信号線DTL2k-1,DTL2kの電圧がVsig1A,Vsig1Bとなっている間に、書込線駆動回路24が書込線WSL1の電圧をVoffからVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTL2k-1,DTL2kに接続する。すると、駆動トランジスタTr1のゲート電圧がVsig1A,Vsig1Bとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig1A+Vth−ΔV(または、Vsig1B+Vth−ΔV)となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路12ごとの移動度μのばらつきを取り除くことができる。
【0043】
[発光期間]
次に、書込線駆動回路24が書込線WSL1の電圧をVonからVoffに下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧(電位差Vgs)を一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
【0044】
本実施の形態の表示装置1では、上記のようにして、各画素13において画素回路12がオンオフ制御され、各画素13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。
【0045】
ところで、有機EL表示装置において、高階調を実現する方法の1つとして、ビット数の大きなドライバを用いることが考えられる。しかし、そのようにした場合には、ドライバのコストが増大してしまう。特に、画素数の多いパネルの場合には、多くのドライバが必要となるので、表示装置のコストが高騰してしまう。
【0046】
また、有機EL表示装置において、高精細を実現する方法の1つとして、パネル内の走査線のピッチを狭くすることが考えられる。しかし、パネル内の走査線のピッチを狭くしていくと、例えば、図11に示したように、ゲートドライバ110の端子ピッチが、表示パネル100内の走査線(図示せず)のピッチよりも大きくなってしまい、ゲートドライバ110の実装幅W1が、表示パネル100の表示領域100Aの幅W2よりも大きくなってしまう。その結果、表示パネル100において、表示領域100Aの周囲に、表示に寄与しない非表示領域100Bが大きく形成されてしまい、表示パネル100全体を有効利用することができない。
【0047】
一方、本実施の形態では、複数の走査線WSLが2ライン(2画素行)ごとに1つずつ割り当てられ、複数の信号線DTLが1ライン(1画素列)ごとに2つずつ割り当てられている。さらに、1ライン(1画素列)ごとに割り当てられた2つの信号線DTLの一方が走査線WSLごとに割り当てられた2ライン(2画素行)のうち一方のライン(画素行)に含まれる画素13に接続され、他方の信号線DTLが走査線WSLごとに割り当てられた2ライン(2画素行)のうち他方のライン(画素行)に含まれる画素13に接続されている。これにより、1ライン(1画素列)ごとに割り当てられた2つの信号線DTLに接続された複数の画素13によって1画素(例えば、上述の表示画素15)を構成することができる。その結果、例えば、信号線駆動回路23の集積されたIC(信号線DTLに接続されるデータドライバ)の階調数の2倍の階調を実現することができる。
【0048】
このように、本実施の形態では、信号線DTLに接続されるデータドライバの階調数の2倍の階調を実現することができる。これにより、低コストで高階調を実現することができる。例えば、データドライバの階調数が8ビットであった場合に、16ビットの階調を実現することができる。従って、スペックの低いデータドライバを使用した場合であっても、高画質な映像を表示することができる。
【0049】
また、本実施の形態では、走査線WSLの数が画素列の数の半分となっている。これにより、例えば、書込線駆動回路24の集積されたIC(走査線WSLに接続されるゲートドライバ)の端子ピッチが、走査線WSLのピッチよりも大きくなる場合であっても、ゲートドライバの実装幅W3を、表示パネル10の表示領域10Aの幅W4よりも狭くすることができる(図4参照)。その結果、表示パネル10全体を有効利用することができる。
【0050】
<変形例>
(第1の変形例)
上記実施の形態では、各画素13に、階調を制御する信号電圧Vsigが書き込まれていたが、例えば、画素ユニット14に含まれる2つの画素13のうち、一方の画素13に信号電圧Vsigが書き込まれ、他方の画素13に信号電圧Vsigとは異なる信号が書き込まれてもよい。例えば、他方の画素13に対して、色変換に関する信号や、輝度補正に関する信号が書き込まれてもよい。このとき、信号電圧Vsigとは異なる信号が書き込まれる画素13に含まれる有機EL素子11のサイズは、信号電圧Vsigが書き込まれる画素13に含まれる有機EL素子11のサイズと異なっていることが好ましいが、そのサイズと同じであってもよい。
【0051】
(第2の変形例)
また、上記実施の形態では、画素ユニット14R,14G,14Bが1つの表示画素15を構成していたが、例えば、図6に示したように、各ライン(画素行)において、画素13R,13G,13Bが1つの表示画素15を構成していてもよい。ただし、このようにした場合には、階調数は、信号線DTLに接続されるデータドライバの階調数と同じになる。しかし、複数の走査線WSLが2ライン(2画素行)ごとに割り当てられているので、2ライン(2画素行)同時に駆動することは、上記実施の形態と同様、可能である。
【0052】
ここで、映像信号20Aが、画素ごとの輝度についての情報を含んで構成されている場合に、映像信号処理回路22は、例えば、映像信号22Aに含まれる画素ごとの輝度についての情報を画素13ごとに割り当てるようになっていることが好ましい。この場合には、1ライン(1画素行)ごとに駆動するタイプの表示装置と比べて、ライン数(表示画素行の数)を変更せずに、半分の時間で、1フレーム分の信号書き込みを行うことができる。従って、例えば、表示パネル10を例えば120Hz程度のハイフレームレートで駆動した場合であっても、駆動トランジスタTr1の閾値補正と信号書き込みを行う時間を十分に確保することができる。
【0053】
また、本変形例では、上記実施の形態と同様、走査線WSLの数が画素列の数の半分となる。これにより、例えば、高精細化により、書込線駆動回路24の集積されたIC(走査線WSLに接続されるゲートドライバ)の端子ピッチが、走査線WSLのピッチよりも大きくなる場合であっても、ゲートドライバの実装幅W3を、表示パネル10の表示領域10Aの幅W4よりも狭くすることができる。その結果、高精細なパネルにおいて表示パネル10全体を有効利用することができる。
【0054】
<適用例>
以下、上記実施の形態等で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【0055】
(適用例1)
図7は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等に係る表示装置1により構成されている。
【0056】
(適用例2)
図8は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等に係る表示装置1により構成されている。
【0057】
(適用例3)
図9は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等に係る表示装置1により構成されている。
【0058】
(適用例4)
図10は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等に係る表示装置1により構成されている。
【0059】
(適用例5)
図11は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等に係る表示装置1により構成されている。
【0060】
以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【0061】
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路12に追加してもよい。その場合、画素回路12の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。
【0062】
また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の駆動をタイミング生成回路21が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
【0063】
また、上記実施の形態等では、画素回路12が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
【0064】
また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。
【符号の説明】
【0065】
1…表示装置、10,100…表示パネル、10A,100A…表示領域、11,11R,11G,11B…有機EL素子、12…画素回路、13,13R,13G,13B…画素、14,14R,14G,14B…画素ユニット、15…表示画素、20…駆動回路、20A,22A…映像信号、20B…同期信号、21…タイミング生成回路、21A…制御信号、22…映像信号処理回路、23…信号線駆動回路、24…書込線駆動回路、25…電源線駆動回路、30…駆動パネル、40…封止パネル、51…映像信号供給TAB、52…走査信号供給TAB、53…電源電圧供給TAB、100B…非表示領域、110…ゲートドライバ、Cs…保持容量、DTL,DTL1〜DTL18…信号線、Id…電流、GND…グラウンド線、PSL,PSL1,PSL2,PSL3…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…電位差、Vs…ソース電圧、Vsig,Vsig1A,Vsig1B,Vsig2A,Vsig2B,Vsig3A,Vsig3B…信号電圧、VccH,VCCL,Voff,Vofs,Von,ΔV…電圧、Vth,Vel…閾値電圧、W1…実装幅、W2…幅、WSL,WSL1,WSL2,WSL3…書込線、μ…移動度。
【技術分野】
【0001】
本発明は、画素ごとに配置した発光素子で画像を表示する表示パネル、ならびにそれを備えた表示装置および電子機器に関する。
【背景技術】
【0002】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【0003】
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【0004】
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
【0005】
ところで、有機EL表示装置では、他の表示装置と同様、高階調化および高精細化が要請されている。従来から高階調化に関する様々な方法が開示されている。例えば、高階調を実現するために、ビット数の大きなドライバを用いる方法が様々な文献で開示されている。また、高精細化についても従来から様々な方法が開示されている。例えば、特許文献1では、高精細化に伴う閾値補正時間の不足を解消するために、1列ごとに2本の信号線を配置し、一方の信号線を偶数ラインに割り当て、他方の信号線を奇数ラインに割り当て、偶数ラインと奇数ラインとを時分割で駆動する方法が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−158303号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、高階調を実現するために、ビット数の大きなドライバを用いた場合には、ドライバのコストが増大してしまうという問題があった。特に、画素数の多いパネルの場合には、多くのドライバが必要となるので、表示装置のコストが高騰してしまうという問題があった。
【0008】
また、高精細化のためにパネル内の走査線のピッチを狭くしていくと、例えば、図11に示したように、ゲートドライバ110の端子ピッチが、表示パネル100内の走査線(図示せず)のピッチよりも大きくなってしまい、ゲートドライバ110の実装幅W1が、表示パネル100の表示領域100Aの幅W2よりも大きくなってしまう。その結果、表示パネル100において、表示領域100Aの周囲に、表示に寄与しない非表示領域100Bが大きく形成されてしまい、表示パネル100全体を有効利用することができないという問題があった。
【0009】
本発明はかかる問題点に鑑みてなされたもので、その第1の目的は、低コストで高階調を実現することの可能な表示パネル、表示装置、および電子機器を提供することにある。また、第2の目的は、高精細なパネルにおいてパネル全体を有効利用することの可能な表示パネル、表示装置、および電子機器を提供することにある。
【課題を解決するための手段】
【0010】
本発明の表示パネルは、行列状に配置された複数の画素と、行状に配置された複数の走査線と、列状に配置された複数の信号線とを備えたものである。各画素は、1つの発光素子および1つの画素回路を有している。複数の走査線は、2つの画素行ごとに1つずつ割り当てられており、複数の信号線は、1つの画素列ごとに2つずつ割り当てられている。画素列ごとに割り当てられた2つの信号線の一方が、走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続されている。画素列ごとに割り当てられた2つの信号線の他方が、走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている。
【0011】
本発明の表示装置は、上記表示パネルと、上記表示パネルを駆動する駆動部とを備えたものである。本発明の電子機器は、上記表示装置を備えたものである。
【0012】
本発明の表示パネル、表示装置、および電子機器では、複数の走査線が2つの画素行ごとに1つずつ割り当てられ、複数の信号線が1つの画素列ごとに2つずつ割り当てられている。さらに、画素列ごとに割り当てられた2つの信号線の一方が第1画素行内の第1画素に接続され、他方の信号線が第2画素行内の第2画素に接続されている。これにより、例えば、第1画素および第2画素で1画素を構成することができるので、信号線に接続されるデータドライバの階調数の2倍の階調を実現することができる。また、本発明の表示パネル、表示装置、および電子機器では、走査線の数が画素列の数の半分となっている。これにより、例えば、高精細化により、走査線に接続されるゲートドライバの端子ピッチが、走査線のピッチよりも大きくなる場合であっても、ゲートドライバの実装幅を、表示パネルの表示領域の幅よりも狭くすることができる。
【発明の効果】
【0013】
本発明の表示パネル、表示装置、および電子機器によれば、例えば、信号線に接続されるデータドライバの階調数の2倍の階調を実現することができるようにした。これにより、低コストで高階調を実現することができる。また、本発明の表示パネル、表示装置、および電子機器によれば、例えば、ゲートドライバの実装幅を、表示パネルの表示領域の幅よりも狭くすることができるようにした。これにより、高精細なパネルにおいて表示パネル全体を有効利用することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図2】図1の各画素の内部構成の一例を表す回路図である。
【図3】図1の各画素と駆動回路との接続関係の一例を表す構成図である。
【図4】図1の表示パネルの構成の一例を表す上面図である。
【図5】図1の表示装置における各種波形の一例を表す波形図である。
【図6】図3の接続関係とは異なる接続関係の一例を表す構成図である。
【図7】上記実施の形態の表示装置の適用例1の外観を表す斜視図である。
【図8】(A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。
【図9】適用例3の外観を表す斜視図である。
【図10】適用例4の外観を表す斜視図である。
【図11】(A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
【図12】比較例に係る表示パネルの構成の一例を表す上面図である。
【発明を実施するための形態】
【0015】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(図1〜図5)
2.変形例(図6)
3.適用例(図7〜図11)
4.比較例(図12)
【0016】
<実施の形態>
(表示装置1の概略構成)
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、駆動回路20(駆動部)とを備えている。
【0017】
(表示パネル10)
表示パネル10は、発光色の互いに異なる3種類の有機EL素子11R,11G,11B(発光素子)が2次元配置された表示領域10Aを有している。表示領域10Aとは、有機EL素子11R,11G,11Bから発せられる光を利用して映像を表示する領域である。有機EL素子11Rは赤色光を発する有機EL素子であり、有機EL素子11Gは緑色光を発する有機EL素子であり、有機EL素子11Bは青色光を発する有機EL素子である。有機EL素子11R,11G,11Bは、例えば、互いに同一サイズの発光素子である。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。
【0018】
(表示領域10A)
図2は、表示領域10A内の回路構成の一例を表したものである。表示領域10A内には、複数の画素回路12が個々の有機EL素子11と対となって2次元配置されている。なお、本実施の形態では、1つの有機EL素子11および1つの画素回路12が1つの画素13を構成している。より詳細には、図1に示したように、一対の有機EL素子11Rおよび画素回路12が1つの画素13R(赤色用の画素)を構成し、一対の有機EL素子11Gおよび画素回路12が1つの画素13G(緑色用の画素)を構成し、一対の有機EL素子11Bおよび画素回路12が1つの画素13B(青色用の画素)を構成している。
【0019】
各画素回路12は、例えば、駆動トランジスタTr1、書き込みトランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。駆動トランジスタTr1または書き込みトランジスタTr2は、例えば、pチャネルMOS型のTFTであってもよい。
【0020】
表示領域10Aにおいて、複数の書込線WSL(走査線)が行状に配置され、複数の信号線DTLが列状に配置されている。表示領域10Aには、さらに、複数の電源線PSL(電源電圧の供給される部材)が書込線WSLに沿って行状に配置されている。各信号線DTLと各走査線WSLとの交差点近傍には、有機EL素子11が1つずつ設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。各走査線WSLは、後述の書込線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、後述の電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極およびソース電極のいずれか一方(図示せず)に接続されている。書き込みトランジスタTr2のドレイン電極およびソース電極のうち信号線DTLに非接続の方(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のドレイン電極およびソース電極のうち電源線PSLに非接続の方(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えば、グラウンド線GNDに接続されている。
【0021】
図3は、各画素13と、駆動回路20との接続関係の一例を表したものである。なお、図3では、各書込線WSLおよび各電源線PSLの末尾にサフィックスが付されている。このサフィックスは、例えば、書込線WSLおよび各電源線PSLの走査順番を表している。また、各信号線DTLの末尾にもサフィックスが付されている。このサフィックスは、信号線DTLを左側から順に数えたときの順番を表しており、その順番が偶数番目である信号線DTLは信号線DTL2kと表され、その順番が奇数番目である信号線DTLは信号線DTL2k-1と表される(図5(A),(B)参照)。
【0022】
複数の画素13R、複数の画素13G、および複数の画素13Bは、色ごとに列状に配置されると共に、行方向に周期的(例えば、13R,13G,13B,13R,13G,13B,…)に配置されている。複数の書込線WSLは、2ライン(2画素行)ごとに1つずつ割り当てられている。複数の電源線PSLも、2ライン(2画素行)ごとに1つずつ割り当てられている。複数の電源線PSLは、書込線WSLの割り当てられた2ラインごとに1つずつ割り当てられている。
【0023】
複数の信号線DTLは、1ライン(1画素列)ごとに2つずつ割り当てられている。1ライン(1画素列)ごとに割り当てられた2つの信号線DTLの一方(例えば、奇数番目の信号線DTL2k-1)が、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13(第1画素)に接続されており、例えば、上側から奇数番目のライン(画素行)に含まれる画素13(第1画素)に接続されている。一方、1ライン(1画素列)ごとに割り当てられた2つの信号線DTLの他方(例えば、偶数番目の信号線DTL2k)が、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13(第2画素)に接続されており、例えば、上側から偶数番目のライン(画素行)に含まれる画素13(第2画素)に接続されている。なお、本実施の形態の「上側の1ライン」または「奇数番目のライン」が本発明の「第1画素行」の一具体例に相当する。また、本実施の形態の「下側の1ライン」または「偶数番目のライン」が本発明の「第2画素行」の一具体例に相当する。
【0024】
より詳細には、例えば、1番目の信号線DTL1は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13Rに接続されている。2番目の信号線DTL2は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13Rに接続されている。信号線DTL1に接続された画素13Rと、信号線DTL2に接続された画素13Rとは、互いに共通する一のライン(1画素列)に配列されており、走査線WSLごとに割り当てられた2ライン(2つの画素行)ごとに、赤色の画素ユニット14Rを構成している。
【0025】
同様に、3番目の信号線DTL3は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13Gに接続されている。4番目の信号線DTL4は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13Gに接続されている。信号線DTL3に接続された画素13Gと、信号線DTL4に接続された画素13Gとは、互いに共通する一のライン(1画素列)に配列されており、走査線WSLごとに割り当てられた2ライン(2つの画素行)ごとに、緑色の画素ユニット14Gを構成している。
【0026】
さらに、5番目の信号線DTL5は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち上側の1ライン(1画素行)に含まれる画素13Bに接続されている。6番目の信号線DTL6は、走査線WSLごとに割り当てられた2ライン(2つの画素行)のうち下側の1ライン(1画素行)に含まれる画素13Bに接続されている。信号線DTL5に接続された画素13Bと、信号線DTL6に接続された画素13Bとは、互いに共通する一のライン(1画素列)に配列されており、走査線WSLごとに割り当てられた2ライン(2つの画素行)ごとに、青色の画素ユニット14Bを構成している。なお、以下では、画素ユニット14R,14G,14Bの総称として便宜的に、画素ユニット14を用いるものとする。
【0027】
そして、上述した画素ユニット14R,14G,14Bが1つの表示画素15を構成している。つまり、本実施の形態の表示装置1では、表示画素15に含まれる画素数が、赤色画素、緑色画素、および青色画素の3つで1つの表示画素をなす通常の表示装置の2倍(6つ)となっている。
【0028】
(駆動回路20)
次に、駆動回路20内の各回路について、図1を参照して説明する。駆動回路20は、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25を有している。
【0029】
タイミング生成回路21は、映像信号処理回路22、信号線駆動回路23、書込線駆動回路24、および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、上述した各回路に対して制御信号21Aを出力するようになっている。
【0030】
映像信号処理回路22は、外部から入力された映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号22Aを信号線駆動回路23に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。ここで、映像信号20Aが、画素ごとの輝度についての情報を含んで構成されている場合に、映像信号処理回路22は、例えば、映像信号22Aに含まれる画素ごとの輝度についての情報を画素ユニット14ごとに割り当てるようになっている。例えば、映像信号処理回路22は、映像信号22Aに含まれる一の赤色用の画素の輝度(輝度A)が、一の画素ユニット14に含まれる2つの赤色用の画素13Rの輝度の和と所定の関係となるように(例えば、等しくなるように)、輝度Aについての情報から、一の画素ユニット14に含まれる2つの赤色用の画素13Rに対する輝度についての情報を生成するようになっている。
【0031】
信号線駆動回路23は、制御信号21Aの入力に応じて(同期して)、映像信号処理回路22から入力された映像信号22A(信号電圧Vsig)を各信号線DTLに印加して、選択対象の画素13に書き込むものである。つまり、信号線駆動回路23は、各画素13に、階調を制御する信号電圧Vsigを書き込むようになっている。なお、書き込みとは、駆動トランジスタTr1のゲートに所定の電圧を印加することを指している。信号線駆動回路23は、各信号線DTLに対して、書込線駆動回路24によって選択される2ライン(2画素列)分の画素13に対応する信号電圧を出力するようになっている。
【0032】
書込線駆動回路24は、制御信号21Aの入力に応じて(同期して)、複数の走査線WSLの中から一の走査線WSLを順次選択するものである。電源線駆動回路25は、制御信号21Aの入力に応じて(同期して)、複数の電源線PSLに、図示しない電源回路から供給された電源電圧を順次印加して、有機EL素子11の発光および消光を制御するものである。
【0033】
(表示パネル10の上面構成)
図4は、表示パネル10の上面構成の一例を表したものである。表示パネル10は、例えば、駆動パネル30と封止パネル40とが封止層(図示せず)を介して貼り合わされた構造となっている。駆動パネル30の一辺(長辺)には、例えば、図4に示したように、複数の映像信号供給TAB51(フレキシブルプリント配線板)が取り付けられている。駆動パネル30の他の辺(短辺)には、例えば、走査信号供給TAB52(フレキシブルプリント配線板)が取り付けられている。また、駆動パネル30の短辺であって、かつ走査信号供給TAB52とは異なる辺には、例えば、電源電圧供給TAB53(フレキシブルプリント配線板)が取り付けられている。映像信号供給TAB51は、信号線駆動回路23の集積されたIC(第2ドライバIC)をフィルム状の配線基板の開口に中空配線したものである。走査信号供給TAB52は、書込線駆動回路24の集積されたIC(第1ドライバIC)をフィルム状の配線基板の開口に中空配線したものである。電源電圧供給TAB53は、電源線駆動回路25の集積されたICをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給TAB53は、電源電圧調整回路26の出力端(図示せず)に接続されている。アノード信号出力TCP54は、電源電圧調整回路26の入力端(図示せず)に接続されている。
【0034】
封止パネル40は、例えば、有機EL素子11を封止する封止基板(図示せず)と、カラーフィルタ(図示せず)とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機EL素子11の光が通過する領域に設けられている。カラーフィルタは、例えば、有機EL素子11R,11G,11Bのそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ(図示せず)を有している。
【0035】
(表示装置1の動作)
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)の一例について説明する。本実施の形態では、駆動トランジスタTr1の閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子11の発光輝度を一定に保つようにするために、閾値電圧Vthや移動度μの変動に対する補正動作が組み込まれている。
【0036】
本実施の形態では、さらに、後述する種々の理由から、2ライン(2画素列)ごとに駆動が行われる。従って、本実施の形態では、2ライン(2画素列)をスキャンするたびに、2ライン(2画素列)分の信号電圧Vsig(VsigA、VsigB)が各信号線DTLに印加される。具体的には、奇数番目の信号線DTL2k-1に対しては、信号電圧VsigAが印加され、偶数番目の信号線DTL2kに対しては、信号電圧VsigBが印加される。
【0037】
図5(A)〜(F)は、表示装置1の2ライン(2画素列)における各種波形の一例を表したものである。図5(A)には、信号線DTLにVofs,Vsig1A,Vsig2A,Vsig3Aが周期的に印加され、図5(B)には、信号線DTLにVofs,Vsig1B,Vsig2B,Vsig3Bが周期的に印加されている様子がそれぞれ示されている。なお、Vsigの末尾に追加された1A,1Bにおける1は、1番上の2ライン(2画素列)を指しており、Vsigの末尾に追加された2A,2Bにおける2は、上から2番目の2ライン(2画素列)を指しており、Vsigの末尾に追加された3A,3Bにおける3は、上から3番目の2ライン(2画素列)を指している。
【0038】
図5(C)には、書込線WSL1にVon、Voffが所定のタイミングで印加されている様子がそれぞれ示されている。なお、書込線WSL1の末尾に付された1は、1番上の2ライン(2画素列)に対応する書込線WSLであることを指している。図5(D)には、電源線PSL1にVCCL、VCCHが所定のタイミングで印加されている様子がそれぞれ示されている。なお、電源線PSL1の末尾に付された1は、1番上の2ライン(2画素列)に対応する電源線PSLであることを指している。図5(E),(F)には、信号線DTL2k-1,DTL2k、書込線WSL1、および電源線PSL1への電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
【0039】
[閾値補正準備期間]
まず、閾値補正の準備を行う。具体的には、電源線駆動回路25が電源線PSL1の電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧Vgが所定の電圧にまで下がる。
【0040】
[閾値補正期間]
次に、閾値補正を行う。具体的には、信号線DTL2k-1,DTL2kの電圧がVofsとなっている間に、書込線駆動回路24が書込線WSL1の電圧をVoffからVonに上げたのち(T2)、電源線駆動回路25が電源線PSL1の電圧をVccLからVccHに上げる(T3)。すると、ゲート電圧VgがVofsとなり、さらに、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(閾値補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、引き続き、信号線DTL2k-1,DTL2kの電圧がVofsとなり続けている間に、書込線駆動回路24が書込線WSL1の電圧をVonからVoffに下げる(T4)。すると、駆動トランジスタTr1のゲートがフローティングとなり、閾値補正が停止する。これにより、電位差Vgsを信号線DTL2k-1,DTL2kの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路12ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすることができる。
【0041】
[閾値補正停止期間]
その後、閾値補正の停止期間中に、信号線駆動回路23が信号線DTL2k-1,DTL2kの電圧をVofsからVsig1A,Vsig1Bに切り替える。
【0042】
[書き込み・μ補正期間]
次に、書き込みとμ補正を行う。具体的には、信号線DTL2k-1,DTL2kの電圧がVsig1A,Vsig1Bとなっている間に、書込線駆動回路24が書込線WSL1の電圧をVoffからVonに上げ(T5)、駆動トランジスタTr1のゲートを信号線DTL2k-1,DTL2kに接続する。すると、駆動トランジスタTr1のゲート電圧がVsig1A,Vsig1Bとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差VgsがVsig1A+Vth−ΔV(または、Vsig1B+Vth−ΔV)となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素回路12ごとの移動度μのばらつきを取り除くことができる。
【0043】
[発光期間]
次に、書込線駆動回路24が書込線WSL1の電圧をVonからVoffに下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧(電位差Vgs)を一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度よりも小さな輝度で発光し始める。
【0044】
本実施の形態の表示装置1では、上記のようにして、各画素13において画素回路12がオンオフ制御され、各画素13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。
【0045】
ところで、有機EL表示装置において、高階調を実現する方法の1つとして、ビット数の大きなドライバを用いることが考えられる。しかし、そのようにした場合には、ドライバのコストが増大してしまう。特に、画素数の多いパネルの場合には、多くのドライバが必要となるので、表示装置のコストが高騰してしまう。
【0046】
また、有機EL表示装置において、高精細を実現する方法の1つとして、パネル内の走査線のピッチを狭くすることが考えられる。しかし、パネル内の走査線のピッチを狭くしていくと、例えば、図11に示したように、ゲートドライバ110の端子ピッチが、表示パネル100内の走査線(図示せず)のピッチよりも大きくなってしまい、ゲートドライバ110の実装幅W1が、表示パネル100の表示領域100Aの幅W2よりも大きくなってしまう。その結果、表示パネル100において、表示領域100Aの周囲に、表示に寄与しない非表示領域100Bが大きく形成されてしまい、表示パネル100全体を有効利用することができない。
【0047】
一方、本実施の形態では、複数の走査線WSLが2ライン(2画素行)ごとに1つずつ割り当てられ、複数の信号線DTLが1ライン(1画素列)ごとに2つずつ割り当てられている。さらに、1ライン(1画素列)ごとに割り当てられた2つの信号線DTLの一方が走査線WSLごとに割り当てられた2ライン(2画素行)のうち一方のライン(画素行)に含まれる画素13に接続され、他方の信号線DTLが走査線WSLごとに割り当てられた2ライン(2画素行)のうち他方のライン(画素行)に含まれる画素13に接続されている。これにより、1ライン(1画素列)ごとに割り当てられた2つの信号線DTLに接続された複数の画素13によって1画素(例えば、上述の表示画素15)を構成することができる。その結果、例えば、信号線駆動回路23の集積されたIC(信号線DTLに接続されるデータドライバ)の階調数の2倍の階調を実現することができる。
【0048】
このように、本実施の形態では、信号線DTLに接続されるデータドライバの階調数の2倍の階調を実現することができる。これにより、低コストで高階調を実現することができる。例えば、データドライバの階調数が8ビットであった場合に、16ビットの階調を実現することができる。従って、スペックの低いデータドライバを使用した場合であっても、高画質な映像を表示することができる。
【0049】
また、本実施の形態では、走査線WSLの数が画素列の数の半分となっている。これにより、例えば、書込線駆動回路24の集積されたIC(走査線WSLに接続されるゲートドライバ)の端子ピッチが、走査線WSLのピッチよりも大きくなる場合であっても、ゲートドライバの実装幅W3を、表示パネル10の表示領域10Aの幅W4よりも狭くすることができる(図4参照)。その結果、表示パネル10全体を有効利用することができる。
【0050】
<変形例>
(第1の変形例)
上記実施の形態では、各画素13に、階調を制御する信号電圧Vsigが書き込まれていたが、例えば、画素ユニット14に含まれる2つの画素13のうち、一方の画素13に信号電圧Vsigが書き込まれ、他方の画素13に信号電圧Vsigとは異なる信号が書き込まれてもよい。例えば、他方の画素13に対して、色変換に関する信号や、輝度補正に関する信号が書き込まれてもよい。このとき、信号電圧Vsigとは異なる信号が書き込まれる画素13に含まれる有機EL素子11のサイズは、信号電圧Vsigが書き込まれる画素13に含まれる有機EL素子11のサイズと異なっていることが好ましいが、そのサイズと同じであってもよい。
【0051】
(第2の変形例)
また、上記実施の形態では、画素ユニット14R,14G,14Bが1つの表示画素15を構成していたが、例えば、図6に示したように、各ライン(画素行)において、画素13R,13G,13Bが1つの表示画素15を構成していてもよい。ただし、このようにした場合には、階調数は、信号線DTLに接続されるデータドライバの階調数と同じになる。しかし、複数の走査線WSLが2ライン(2画素行)ごとに割り当てられているので、2ライン(2画素行)同時に駆動することは、上記実施の形態と同様、可能である。
【0052】
ここで、映像信号20Aが、画素ごとの輝度についての情報を含んで構成されている場合に、映像信号処理回路22は、例えば、映像信号22Aに含まれる画素ごとの輝度についての情報を画素13ごとに割り当てるようになっていることが好ましい。この場合には、1ライン(1画素行)ごとに駆動するタイプの表示装置と比べて、ライン数(表示画素行の数)を変更せずに、半分の時間で、1フレーム分の信号書き込みを行うことができる。従って、例えば、表示パネル10を例えば120Hz程度のハイフレームレートで駆動した場合であっても、駆動トランジスタTr1の閾値補正と信号書き込みを行う時間を十分に確保することができる。
【0053】
また、本変形例では、上記実施の形態と同様、走査線WSLの数が画素列の数の半分となる。これにより、例えば、高精細化により、書込線駆動回路24の集積されたIC(走査線WSLに接続されるゲートドライバ)の端子ピッチが、走査線WSLのピッチよりも大きくなる場合であっても、ゲートドライバの実装幅W3を、表示パネル10の表示領域10Aの幅W4よりも狭くすることができる。その結果、高精細なパネルにおいて表示パネル10全体を有効利用することができる。
【0054】
<適用例>
以下、上記実施の形態等で説明した表示装置1の適用例について説明する。上記実施の形態等の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【0055】
(適用例1)
図7は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態等に係る表示装置1により構成されている。
【0056】
(適用例2)
図8は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等に係る表示装置1により構成されている。
【0057】
(適用例3)
図9は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等に係る表示装置1により構成されている。
【0058】
(適用例4)
図10は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等に係る表示装置1により構成されている。
【0059】
(適用例5)
図11は、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等に係る表示装置1により構成されている。
【0060】
以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【0061】
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路12に追加してもよい。その場合、画素回路12の変更に応じて、上述した信号線駆動回路23、書込線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。
【0062】
また、上記実施の形態等では、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の駆動をタイミング生成回路21が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、書込線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
【0063】
また、上記実施の形態等では、画素回路12が、2Tr1Cの回路構成となっていたが、デュアルゲート型のトランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。
【0064】
また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。
【符号の説明】
【0065】
1…表示装置、10,100…表示パネル、10A,100A…表示領域、11,11R,11G,11B…有機EL素子、12…画素回路、13,13R,13G,13B…画素、14,14R,14G,14B…画素ユニット、15…表示画素、20…駆動回路、20A,22A…映像信号、20B…同期信号、21…タイミング生成回路、21A…制御信号、22…映像信号処理回路、23…信号線駆動回路、24…書込線駆動回路、25…電源線駆動回路、30…駆動パネル、40…封止パネル、51…映像信号供給TAB、52…走査信号供給TAB、53…電源電圧供給TAB、100B…非表示領域、110…ゲートドライバ、Cs…保持容量、DTL,DTL1〜DTL18…信号線、Id…電流、GND…グラウンド線、PSL,PSL1,PSL2,PSL3…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…電位差、Vs…ソース電圧、Vsig,Vsig1A,Vsig1B,Vsig2A,Vsig2B,Vsig3A,Vsig3B…信号電圧、VccH,VCCL,Voff,Vofs,Von,ΔV…電圧、Vth,Vel…閾値電圧、W1…実装幅、W2…幅、WSL,WSL1,WSL2,WSL3…書込線、μ…移動度。
【特許請求の範囲】
【請求項1】
行列状に配置された複数の画素と、
行状に配置された複数の走査線と、
列状に配置され複数の信号線と
を備え、
各画素は、1つの発光素子および1つの画素回路を有し、
前記複数の走査線は、2つの画素行ごとに1つずつ割り当てられ、
前記複数の信号線は、1つの画素列ごとに2つずつ割り当てられ、
前記画素列ごとに割り当てられた2つの信号線の一方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続され、
前記画素列ごとに割り当てられた2つの信号線の他方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている
表示パネル。
【請求項2】
前記第1画素および前記第2画素は、互いに同一の色を発する発光素子を有する
請求項1に記載の表示パネル。
【請求項3】
前記第1画素および前記第2画素は、互いに同一サイズの発光素子を有する
請求項1または請求項2に記載の表示パネル。
【請求項4】
前記第1画素および前記第2画素は、互いに異なるサイズの発光素子を有する
請求項1または請求項2に記載の表示パネル。
【請求項5】
表示パネルと、
前記表示パネルを駆動する駆動部と
を備え、
前記表示パネルは、行列状に配置された複数の画素と、行状に配置された複数の走査線と、列状に配置され複数の信号線とを有し、
各画素は、1つの発光素子および1つの画素回路を有し、
前記複数の走査線は、2つの画素行ごとに1つずつ割り当てられ、
前記複数の信号線は、1つの画素列ごとに2つずつ割り当てられ、
前記画素列ごとに割り当てられた2つの信号線の一方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続され、
前記画素列ごとに割り当てられた2つの信号線の他方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている
表示装置。
【請求項6】
前記表示パネルに接続されたフレキシブルプリント配線板を備え、
前記駆動部は、前記複数の走査線に接続された1または複数の第1ドライバICと、前記複数の信号線に接続された1または複数の第2ドライバICとを有し、
前記第1ドライバICおよび前記第2ドライバICは、前記フレキシブルプリント配線板に支持されている
請求項5に記載の表示装置。
【請求項7】
表示装置を備え、
前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動部とを有し、
前記表示パネルは、行列状に配置された複数の画素と、行状に配置された複数の走査線と、列状に配置され複数の信号線とを有し、
各画素は、1つの発光素子および1つの画素回路を有し、
前記複数の走査線は、2つの画素行ごとに1つずつ割り当てられ、
前記複数の信号線は、1つの画素列ごとに2つずつ割り当てられ、
前記画素列ごとに割り当てられた2つの信号線の一方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続され、
前記画素列ごとに割り当てられた2つの信号線の他方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている
電子機器。
【請求項1】
行列状に配置された複数の画素と、
行状に配置された複数の走査線と、
列状に配置され複数の信号線と
を備え、
各画素は、1つの発光素子および1つの画素回路を有し、
前記複数の走査線は、2つの画素行ごとに1つずつ割り当てられ、
前記複数の信号線は、1つの画素列ごとに2つずつ割り当てられ、
前記画素列ごとに割り当てられた2つの信号線の一方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続され、
前記画素列ごとに割り当てられた2つの信号線の他方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている
表示パネル。
【請求項2】
前記第1画素および前記第2画素は、互いに同一の色を発する発光素子を有する
請求項1に記載の表示パネル。
【請求項3】
前記第1画素および前記第2画素は、互いに同一サイズの発光素子を有する
請求項1または請求項2に記載の表示パネル。
【請求項4】
前記第1画素および前記第2画素は、互いに異なるサイズの発光素子を有する
請求項1または請求項2に記載の表示パネル。
【請求項5】
表示パネルと、
前記表示パネルを駆動する駆動部と
を備え、
前記表示パネルは、行列状に配置された複数の画素と、行状に配置された複数の走査線と、列状に配置され複数の信号線とを有し、
各画素は、1つの発光素子および1つの画素回路を有し、
前記複数の走査線は、2つの画素行ごとに1つずつ割り当てられ、
前記複数の信号線は、1つの画素列ごとに2つずつ割り当てられ、
前記画素列ごとに割り当てられた2つの信号線の一方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続され、
前記画素列ごとに割り当てられた2つの信号線の他方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている
表示装置。
【請求項6】
前記表示パネルに接続されたフレキシブルプリント配線板を備え、
前記駆動部は、前記複数の走査線に接続された1または複数の第1ドライバICと、前記複数の信号線に接続された1または複数の第2ドライバICとを有し、
前記第1ドライバICおよび前記第2ドライバICは、前記フレキシブルプリント配線板に支持されている
請求項5に記載の表示装置。
【請求項7】
表示装置を備え、
前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動部とを有し、
前記表示パネルは、行列状に配置された複数の画素と、行状に配置された複数の走査線と、列状に配置され複数の信号線とを有し、
各画素は、1つの発光素子および1つの画素回路を有し、
前記複数の走査線は、2つの画素行ごとに1つずつ割り当てられ、
前記複数の信号線は、1つの画素列ごとに2つずつ割り当てられ、
前記画素列ごとに割り当てられた2つの信号線の一方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行に含まれる第1画素に接続され、
前記画素列ごとに割り当てられた2つの信号線の他方が、前記走査線ごとに割り当てられた2つの画素行のうち第1画素行とは異なる第2画素行に含まれる第2画素に接続されている
電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−128442(P2011−128442A)
【公開日】平成23年6月30日(2011.6.30)
【国際特許分類】
【出願番号】特願2009−287966(P2009−287966)
【出願日】平成21年12月18日(2009.12.18)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成23年6月30日(2011.6.30)
【国際特許分類】
【出願日】平成21年12月18日(2009.12.18)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]