表示パネル、表示装置
【課題】表示パネルにおいて、配線のインピーダンスを低減する。
【解決手段】液晶パネル２０は、スイッチ装置４８と、ピクセル電極５０と、対向電極５２と、を含んで構成される複数の絵素４２を備える。液晶パネル２０は、ガラス基板４０Ａと、ガラス基板４０Ａと対向するガラス基板４０Ｂと、ガラス基板４０Ａにピクセル電極５０が形成されるとともに、ガラス基板４０Ｂに対向電極５２が形成される第１絵素４２Ａと、ガラス基板４０Ｂにピクセル電極５０が形成されるとともに、ガラス基板４０Ａに対向電極５２が形成される第２絵素４２Ｂと、を備える。
【解決手段】液晶パネル２０は、スイッチ装置４８と、ピクセル電極５０と、対向電極５２と、を含んで構成される複数の絵素４２を備える。液晶パネル２０は、ガラス基板４０Ａと、ガラス基板４０Ａと対向するガラス基板４０Ｂと、ガラス基板４０Ａにピクセル電極５０が形成されるとともに、ガラス基板４０Ｂに対向電極５２が形成される第１絵素４２Ａと、ガラス基板４０Ｂにピクセル電極５０が形成されるとともに、ガラス基板４０Ａに対向電極５２が形成される第２絵素４２Ｂと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の表示絵素を有する表示パネルに用いられる技術に関し、特に表示絵素に信号を伝達する配線のインピーダンスを低減する技術に関する。
【背景技術】
【０００２】
近年、大画面テレビジョンなどの高性能な表示装置が普及しつつある（例えば、特許文献１参照）。これらの表示装置では、表示パネルの大型化及び高精細化に伴い、表示パネルに含まれる表示絵素の数が増大する。つまり、表示パネルに形成され、表示絵素に信号を伝達する配線に接続される表示絵素の数が増大する。この結果、配線の配線ピーダンスが増加し、配線を伝達する信号が遅延することで、信号を表示絵素に十分伝達することができず、表示パネルの画質が低下する問題が生じていた。
【０００３】
従来技術として、液晶パネルのブラックマトリックス材料の電気的特性を最適化することで、配線のインピーダンスを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１８９７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ブラックマトリックス材料の電気的特性の最適化によるインピーダンスの抑制効果には限界があり、例えば表示パネルが更に大型化及び高精細化された場合、配線のインピーダンスを十分に抑制することができない事態が発生し得る。
【０００６】
本発明は、このような状況に鑑みてなされたものであり、表示パネルにおいて、配線のインピーダンスを低減する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の表示パネルは、スイッチング素子と、前記スイッチング素子に接続される絵素電極と、前記絵素電極に対向する対向電極と、を含んで構成される複数の表示絵素を備える表示パネルであって、第１基板と、前記第１基板と対向する第２基板と、前記第１基板に前記絵素電極が形成されるとともに、前記第２基板に前記対向電極が形成される第１表示絵素と、前記第２基板に前記絵素電極が形成されるとともに、前記第１基板に前記対向電極が形成される第２表示絵素と、を備える。
【０００８】
この表示パネルでは、液晶表示素子に形成される複数の表示絵素のうち、第１表示絵素ではスイッチング素子が第１基板に形成され、第２表示絵素ではスイッチング素子が第２基板に形成される。そのため、第１表示絵素のスイッチング素子に信号を入力するための配線が第１基板に形成され、第２表示絵素のスイッチング素子に信号を入力するための配線が第２基板に形成される。通常、配線に接続されるスイッチング素子が増加すると、配線のインピーダンスが増大し、配線を伝達する信号が遅延する。この表示パネルによれば、当該表示パネルに含まれるスイッチング素子が第１基板と第２基板に分散して形成される。そのため、第１基板及び第２基板に形成される配線のインピーダンスを、すべての表示絵素のスイッチング素子が一方の基板に形成され、当該基板に形成される従来技術の配線のインピーダンスに比べて低減することができる。これによって、配線を伝達する信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。
【０００９】
上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。
【００１０】
この表示パネルでは、各基板においてゲート配線に沿って設けられる複数の絵素領域に絵素電極と対向電極が混在して形成される。この表示パネルによれば、ゲート配線のインピーダンスを、ゲート配線に沿って形成される絵素領域の全てに絵素電極が形成される従来技術のゲート配線のインピーダンスに比べて低減することができる。これによって、ゲート配線を伝達するゲート信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。
【００１１】
上記表示パネルでは、前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、前記第１方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれる構成としてもよい。特に、前記第１方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置される構成としてもよい。
【００１２】
この表示パネルによれば、第１方向に沿って配置される複数の表示絵素において、スイッチング素子の接続によるゲート配線のインピーダンスの増加を、第１ゲート配線と第２ゲート配線で均等に分配することができ、各ゲート配線におけるインピーダンスを抑制することができる。
【００１３】
上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。
【００１４】
この表示パネルでは、各基板においてデータ配線に沿って設けられる複数の絵素領域に絵素電極と対向電極が混在して形成される。この表示パネルによれば、データ配線のインピーダンスを、データ配線に沿って形成される絵素領域の全てに絵素電極が形成される従来技術のデータ配線のインピーダンスに比べて低減することができる。これによって、データ配線を伝達するデータ信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。
【００１５】
上記表示パネルでは、前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれる構成としてもよい。特に、前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置される構成としてもよい。
【００１６】
この表示パネルによれば、第２方向に沿って配置される複数の表示絵素において、スイッチング素子の接続によるデータ配線のインピーダンスの増加を、第１データ配線と第２データ配線で均等に分配することができ、各データ配線におけるインピーダンスを抑制することができる。
【００１７】
上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線及び前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。
【００１８】
上記表示パネルでは、前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において前記第１方向と異なる第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、前記第１方向及び前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれる構成としてもよい。
【００１９】
上記表示パネルでは、前記第１方向及び前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置される構成としてもよい。
【００２０】
本明細書で開示される技術は、上記表示パネルを、液晶を用いた液晶パネルとして構成されてもよい。また、上記の表示パネルを備える表示装置も、新規で有用である。この表示装置によると、表示画質を高く維持することが可能となる。
【発明の効果】
【００２１】
本発明によれば、表示パネルにおいて、配線のインピーダンスを低減することができる。
【図面の簡単な説明】
【００２２】
【図１】表示装置１０の構成を示す図である。
【図２】絵素４２の等価回路を示す図である。
【図３】実施形態１の液晶パネル２０の等価回路を示すグラフである。
【図４】実施形態１の効果を示す図である。
【図５】実施形態２の液晶パネル２０の等価回路を示すグラフである。
【図６】実施形態２の効果を示す図である。
【図７】実施形態３の液晶パネル２０の等価回路を示すグラフである。
【発明を実施するための形態】
【００２３】
＜実施形態１＞
本発明の実施形態１を、図面を参照して説明する。
１． 示装置の構成
図１に示すように、表示装置１０は、制御回路１２と表示部１４とバックライト制御回路１６とを含む。表示部１４は、液晶パネル２０とバックライトユニット３０を含んで構成される。
【００２４】
制御回路１２は、外部装置（図示されていない）から供給される入力画像に基づいて液晶パネル２０にゲート信号、データ信号、コモン信号を入力し、液晶パネル２０を駆動する。バックライト制御回路１６は、バックライトユニット３０を駆動する。バックライト制御回路１６は、制御回路１２と連動してバックライトユニット３０を駆動しても良ければ、制御回路１２と独立してバックライトユニット３０を駆動しても良い。
【００２５】
液晶パネル２０には、複数の絵素４２が設けられている。図２に、絵素４２の等価回路を示す。液晶パネル２０は、対向して配置される２枚のガラス基板４０Ａ、４０Ｂを含んで構成されている。図２に実線で示すガラス基板４０Ａには、複数の絵素４２の間に沿って伸びる複数のゲートライン４４及び複数のデータライン４６が設けられており、絵素４２には、スイッチ装置（スイッチング素子の一例）４８とピクセル電極（絵素電極の一例）５０を含む。ゲートライン４４とデータライン４６は、お互いに直交しており、隣接するゲートライン４４及び隣接するデータライン４６で囲まれる領域によって、絵素４２が形成される絵素領域Ｅが定義されているということができる。
【００２６】
スイッチ装置４８には、スイッチ電極４８Ａとデータ電極４８Ｂ、４８Ｃが設けられている。スイッチ電極４８Ａは対応するゲートライン４４に接続されている。一方のデータ電極４８Ｂは、対応するデータライン４６に接続されている。他方のデータ電極４８Ｃは、ピクセル電極５０に接続されている。ピクセル電極５０は、ガラス基板４０Ａ側の絵素領域Ｅにおいて、スイッチ装置４８を除いた全域に形成されている。つまり、絵素領域Ｅは、ピクセル電極５０を形成するための領域ということができる。
【００２７】
図２に点線で示すガラス基板４０Ｂには、複数の絵素４２の間に沿って伸びる複数のコモンライン５４が設けられており、絵素４２には対向電極５２を含む。コモンライン５４は、ゲートライン４４と平行に設けられている。対向電極５２は、ガラス基板４０Ａ、４０Ｂの間に封入された液晶分子を介してピクセル電極５０に対向配置されている。本実施形態の液晶パネル２０では、後述するように、ガラス基板４０Ｂにもゲートライン４４とデータライン４６が設けられており、ゲートライン４４及びデータライン４６によって定義される絵素領域Ｅに対向電極５２が形成されている。つまり、絵素領域Ｅは、対向電極５２を形成するための領域ということもできる。
【００２８】
図３に、液晶パネル２０の等価回路を示す。液晶パネル２０では、紙面左右方向である第１方向にゲートライン４４（４４Ａ、４４Ｂ）及びコモンライン５４（５４Ａ、５４Ｂ）が設けられており、紙面上下方向である第２方向にデータライン４６が設けられている。液晶パネル２０の等価回路のうち、ガラス基板４０Ａに形成される等価回路を紙面右上部に示し、ガラス基板４０Ｂに形成される等価回路を紙面右下部に示す。ガラス基板４０Ａには、ゲートライン４４Ａ及びコモンライン５４Ａが設けられている。また、ガラス基板４０Ｂには、ゲートライン４４Ｂ及びコモンライン５４Ｂが設けられている。
【００２９】
図３に示すように、本実施形態の液晶パネル２０では、第１方向において（Ｉ）〜（ＩＶ）で示す複数の絵素４２が設けられている。図３において（Ｉ）、（ＩＩＩ）を付して示す絵素４２では、スイッチ装置４８及びピクセル電極５０がガラス基板４０Ａに形成され、対向電極５２がガラス基板４０Ｂに形成される。以後、これらの絵素４２を第１絵素４２Ａと呼ぶ。また、（ＩＩ）、（ＩＶ）を付して示した絵素４２では、スイッチ装置４８及びピクセル電極５０がガラス基板４０Ｂに形成され、対向電極５２がガラス基板４０Ａに形成される。以後、これらの絵素４２を第２絵素４２Ｂと呼ぶ。
【００３０】
液晶パネル２０では、第１方向において第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。ガラス基板４０Ａ及びガラス基板４０Ｂでは、第１方向において（Ｉ）〜（ＩＶ）で示す複数の絵素領域Ｅが設けられており、ガラス基板４０Ａでは（Ｉ）から（ＩＶ）に向けてピクセル電極５０と対向電極５２が交互に配置されている。また、ガラス基板４０Ｂでは、（Ｉ）から（ＩＶ）に向けて対向電極５２とピクセル電極５０とが交互に配置されている。
【００３１】
バックライトユニット３０は、液晶パネル２０の背面に配置されている。バックライトユニット３０は、拡散板３２と、光源であるＬＥＤ３４（Light Emitting Diode：発光ダイオード）を備えている。ＬＥＤ３４は、拡散板３２の背面に対向して配置されている。拡散板３２は、その主面が液晶パネル２０に対向して配置されている。拡散板３２では、ＬＥＤ３４からの光が背面から入射され、その入射された光が拡散を伴って透過し、該拡散した光を液晶パネル２０に対向する主面から当該液晶パネル２０に照射している。バックライトユニット３０は、その奥行側の背面部にＬＥＤ３４が配置され、その前面に拡散板３２を配してなる、いわゆる直下型とされている。
【００３２】
２．表示装置の制御
制御回路１２は、表示部１４の液晶パネル２０を駆動する際、ゲートライン４４にゲート信号を出力し、データライン４６にデータ信号を出力し、コモンライン５４にコモン信号を出力する。各絵素４２では、ゲート信号の入力によってスイッチ装置４８がオンに切り替わっている間にデータ信号が入力されると、スイッチ装置４８を介してデータ信号がピクセル電極５０に入力される。また各絵素４２では、対向電極５２にコモン信号が入力される。これにより、絵素４２では、ピクセル電極５０に入力されたデータ信号の電圧と、対向電極５２に入力されたコモン信号の電圧との電圧差が液晶分子に印加され、液晶分子の偏向が変化する。これにより、絵素４２が所望の光透過率に設定される。
【００３３】
３．本発明の効果
（１）本実施形態の液晶パネル２０では、ゲートライン４４に沿う第１方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。そのため、ガラス基板４０Ａに設けられたゲートライン４４Ａには、第１絵素４２Ａのスイッチ装置４８が接続され、第２絵素４２Ｂのスイッチ装置４８が接続されない。また、ガラス基板４０Ｂに設けられたゲートライン４４Ｂには、第２絵素４２Ｂのスイッチ装置４８が接続され、第１絵素４２Ａのスイッチ装置４８が接続されない。つまり、液晶パネル２０では、従来の液晶パネルと異なり、第１方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のゲートライン４４に接続されない。
【００３４】
図４に、本実施形態の液晶パネル２０のゲートライン４４にゲート信号を入力した場合に、当該ゲートライン４４に接続される絵素４２のスイッチ電極４８Ａに印加される電圧の変化を示す。図４では、比較として、従来技術の液晶パネルを用いて測定されたスイッチ電極の電圧の変化をあわせて示す。なお、従来技術の液晶パネルは、第１方向において本実施形態の液晶パネル２０と同一数の絵素が配置されている。
【００３５】
本実施形態の液晶パネル２０では、従来技術の液晶パネルに比べて、各ゲートライン４４に接続されるスイッチ装置４８の数が少なく、スイッチ装置４８が接続されることによる寄生容量及び配線抵抗の増大も少ない。そのため、ゲートライン４４のインピーダンスを、従来技術の液晶パネルに比べて抑制することができる。その結果、図４に一点鎖線で示す従来技術の液晶パネルのように、各絵素４２のスイッチ電極４８Ａに印加される電圧が、スイッチ装置４８がオンに切り替わる閾値電圧ＧＶを超えるまでの立ち上がり時間が、基準時間ＧＴを超えて遅延してしまうことが抑制される。基準時間ＴＫは、ゲートライン４４に接続される各スイッチ装置４８を介して絵素４２にデータ信号の電圧が印加されるのに必要なゲートオン期間Ｇｏｎを確保する時間に設定されている。本実施形態の液晶パネル２０では、立ち上がり時間が基準時間ＴＫを超えないことで、液晶パネル２０の画質を高く維持することができる。
【００３６】
（２）本実施形態の液晶パネル２０では、各ゲートライン４４に接続されるスイッチ装置４８の数が従来技術の液晶パネルに比べて少ない。そのため、ゲートオン期間Ｇｏｎを当該ゲートライン４４に接続されるスイッチ装置４８の数で割ったデータ信号出力時間ＤＴを従来技術の液晶パネルに比べて長期化することができ、データ信号出力時間ＤＴにデータ信号の電圧をピクセル電極５０に印加しやすい。また、データ信号出力時間ＤＴを維持し、基準時間ＴＫを従来技術の液晶パネルに比べて長期化することができ、立ち上がり時間が基準時間ＴＫを超えることを抑制しやすい。
【００３７】
（３）本実施形態の液晶パネル２０では、ゲートライン４４に沿う第１方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第１絵素４２Ａと第２絵素４２Ｂが略同数配置される。そのため、第１絵素４２Ａのスイッチ装置４８によるゲートライン４４Ａのインピーダンスの増加と、第２絵素４２Ｂのスイッチ装置４８によるゲートライン４４Ｂのインピーダンスの増加とを、同程度に抑えることができる。これにより、例えば、第１方向に配置される第１絵素４２Ａが第２絵素４２Ｂよりも多く、これに伴って、ゲートライン４４Ａのインピーダンスがゲートライン４４Ｂのインピーダンスよりも増加し、ゲートライン４４Ａに接続される第１絵素４２Ａの立ち上がり時間が、基準時間ＴＫを超えて遅延してしまうことが抑制される。また、ゲートライン４４Ａに接続される第１絵素４２Ａの画質と、ゲートライン４４Ｂに接続される第２絵素４２Ｂの画質が異なり、液晶パネル２０全体の画質が低下してしまうことが抑制される。
【００３８】
＜実施形態２＞
実施形態２を、図５または図６を用いて説明する。本実施形態では、液晶パネル２０における第１絵素４２Ａと第２絵素４２Ｂの配列が実施形態１と異なる。以下の説明では、実施形態１と同一の内容については重複した記載を省略する。
【００３９】
１．表示装置の構成
図５に、実施形態２の液晶パネル２０の等価回路を示す。液晶パネル２０では、第１方向にゲートライン４４及びコモンライン５４が設けられており、第２方向にデータライン４６（４６Ａ、４６Ｂ）が設けられている。図５に示す等価回路のうち、ガラス基板４０Ａに形成される等価回路を紙面右上部に示し、ガラス基板４０Ｂに形成される等価回路を紙面右下部に示す。ガラス基板４０Ａには、データライン４６Ａが設けられている。また、ガラス基板４０Ｂには、データライン４６Ｂが設けられている。
【００４０】
本実施形態の液晶パネル２０では、第２方向において（α）〜（Δ）で示す複数の絵素４２が設けられている。図５において（α）、（γ）を付して示す絵素４２は、第１絵素４２Ａであり、（β）、（Δ）を付して示した絵素４２は、第２絵素４２Ｂである。液晶パネル２０では、第２方向において第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。ガラス基板４０Ａ及びガラス基板４０Ｂでは、第２方向において（α）〜（Δ）で示す複数の絵素領域Ｅが設けられており、ガラス基板４０Ａでは（α）から（Δ）に向けてピクセル電極５０と対向電極５２が交互に配置されている。また、ガラス基板４０Ｂでは、（Ｉ）から（ＩＶ）に向けて対向電極５２とピクセル電極５０とが交互に配置されている。
【００４１】
２．本発明の効果
（１）本実施形態の液晶パネル２０では、データライン４６に沿う第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。そのため、ガラス基板４０Ａに設けられたデータライン４６Ａには、第１絵素４２Ａのスイッチ装置４８が接続され、第２絵素４２Ｂのスイッチ装置４８が接続されない。また、ガラス基板４０Ｂに設けられたデータライン４６Ｂには、第２絵素４２Ｂのスイッチ装置４８が接続され、第１絵素４２Ａのスイッチ装置４８が接続されない。つまり、液晶パネル２０では、従来の液晶パネルと異なり、第２方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のデータライン４６に接続されない。
【００４２】
図６に、本実施形態の液晶パネル２０のデータライン４６にデータ信号を入力した場合に、当該データライン４６に接続されるスイッチ装置４８を介してピクセル電極５０に印加される電圧の変化を示す。図６では、比較として、従来技術の液晶パネルを用いて測定されたピクセル電極の電圧の変化をあわせて示す。なお、従来技術の液晶パネルは、第２方向において本実施形態の液晶パネル２０と同一数の絵素が配置されている。
【００４３】
本実施形態の液晶パネル２０では、従来技術の液晶パネルに比べて、各データライン４６に接続されるスイッチ装置４８の数が少なく、スイッチ装置４８が接続されることによる寄生容量及び配線抵抗の増大も少ない。そのため、データライン４６のインピーダンスを、従来技術の液晶パネルに比べて抑制することができる。その結果、図６に一点鎖線で示す従来技術の液晶パネルのように、データ信号の電圧がピクセル電極５０に印加されるまでの印加時間が、データ信号出力時間ＤＴを超えて遅延してしまうことが抑制される。本実施形態の液晶パネル２０では、印加時間がデータ信号出力時間ＤＴを超えないことで、液晶パネル２０の画質を高く維持することができる。
【００４４】
（２）本実施形態の液晶パネル２０では、各ガラス基板４０に形成されるゲートライン４４の数が従来技術の液晶パネルに比べて少なく、ゲートオン期間Ｇｏｎを従来技術の液晶パネルに比べて長期化することができる。そのため、データ信号出力時間ＤＴを従来技術の液晶パネルに比べて長期化することができ、データ信号の電圧をピクセル電極５０に印加しやすい。また、基準時間ＴＫを従来技術の液晶パネルに比べて長期化することができ、立ち上がり時間が基準時間ＴＫを超えることを抑制しやすい。
【００４５】
（３）本実施形態の液晶パネル２０では、データライン４６に沿う第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第１絵素４２Ａと第２絵素４２Ｂが略同数配置される。そのため、第１絵素４２Ａのスイッチ装置４８によるデータライン４６Ａのインピーダンスの増加と、第２絵素４２Ｂのスイッチ装置４８によるデータライン４６Ｂのインピーダンスの増加とを、同程度に抑えることができる。これにより、例えば、第２方向に配置される第１絵素４２Ａが第２絵素４２Ｂよりも多く、これに伴って、データライン４６Ａのインピーダンスがデータライン４６Ｂのインピーダンスよりも増加し、データライン４６Ａに接続される第１絵素４２Ａの立ち上がり時間が、基準時間ＴＫを超えて遅延してしまうことが抑制される。また、データライン４６Ａに接続される第１絵素４２Ａの画質と、データライン４６Ｂに接続される第２絵素４２Ｂの画質が異なり、液晶パネル２０全体の画質が低下してしまうことが抑制される。
【００４６】
＜実施形態３＞
実施形態３を、図７または図８を用いて説明する。本実施形態では、液晶パネル２０における第１絵素４２Ａと第２絵素４２Ｂの配列が実施形態１及び実施形態２と異なる。以下の説明では、実施形態１と実施形態２と同一の内容については重複した記載を省略する。
【００４７】
１．表示装置の構成
図７に、実施形態３の液晶パネル２０の等価回路を示す。液晶パネル２０では、第１方向にゲートライン４４（４４Ａ、４４Ｂ）及びコモンライン５４（５４Ａ、５４Ｂ）が設けられており、第２方向にデータライン４６（４６Ａ、４６Ｂ）が設けられている。図７に示す等価回路のうち、ガラス基板４０Ａに形成される等価回路を紙面右上部に示し、ガラス基板４０Ｂに形成される等価回路を紙面右下部に示す。ガラス基板４０Ａには、ゲートライン４４Ａ、コモンライン５４Ａ及びデータライン４６Ａが設けられている。また、ガラス基板４０Ｂには、ゲートライン４４Ｂ、コモンライン５４Ｂ及びデータライン４６Ｂが設けられている。
【００４８】
本実施形態の液晶パネル２０では、第１方向及び第２方向において複数の絵素４２が設けられている。本実施形態の液晶パネル２０では、第１方向及び第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。つまり、複数のゲートライン４４及び複数のデータライン４６によって格子状に定義される絵素領域Ｅにおいて、第１絵素４２Ａ及び第２絵素４２Ｂが千鳥格子状に配置されている。
【００４９】
２．本発明の効果
（１）本実施形態の液晶パネル２０では、ゲートライン４４に沿う第１方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第１方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のゲートライン４４に接続されない。そのため、立ち上がり時間が基準時間ＴＫを超えることが抑制される等、実施形態１と同一の効果を得ることができ、液晶パネル２０の画質を高く維持することができる。
【００５０】
（２）本実施形態の液晶パネル２０では、データライン４６に沿う第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第２方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のデータライン４６に接続されない。そのため、印加時間がデータ信号出力時間ＤＴを超えることが抑制される等、実施形態２と同一の効果を得ることができ、液晶パネル２０の画質を高く維持することができる。
【００５１】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００５２】
（１）上記実施形態では、液晶パネル２０の第１方向と第２方向の少なくとも一方において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている例を用いて説明を行ったが、本発明はこれに限られない。例えば、第１絵素４２Ａと第２絵素４２Ｂが数個単位で交互に配置されていてもよい。
【００５３】
また、例えば、第１方向において、半分から左側に存在する絵素４２が第１絵素４２Ａであり、半分から右側に存在する絵素４２が第２絵素４２Ｂであっても良い。同様に、第２方向において、半分から上側に存在する絵素４２が第１絵素４２Ａであり、半分から下側に存在する絵素４２が第２絵素４２Ｂであっても良い。
【００５４】
（２）上記実施形態では、液晶パネル２０の第１方向と第２方向の少なくとも一方において、第１絵素４２Ａと第２絵素４２Ｂが略同数含まれる例を用いて説明を行ったが、本発明はこれに限られない。
【００５５】
例えば、ゲートライン４４に沿う第１方向において１つでも第２絵素４２Ｂが含まれていれば、第１方向において全ての絵素４２が第１絵素４２Ａである従来技術の液晶パネルに比べて、ガラス基板４０Ａに形成されるゲートライン４４Ａのインピーダンスの増加を抑える効果を得ることができる。同様に、データライン４６に沿う第２方向において１つでも第２絵素４２Ｂが含まれていれば、第２方向において全ての絵素４２が第１絵素４２Ａである従来技術の液晶パネルに比べて、ガラス基板４０Ａに形成されるデータライン４６Ａのインピーダンスの増加を抑える効果を得ることができる。
【００５６】
さらには、液晶パネル２０に１つでも第２絵素４２Ｂが含まれていれば、第２絵素４２Ｂに第１方向及び第２方向に隣接する第１絵素４２Ａに信号を入力するゲートライン４４Ａ及びデータライン４６Ａのインピーダンスの増加を抑える効果を得ることができる。
【符号の説明】
【００５７】
１０：表示装置、１４：表示部、２０：液晶パネル、４０：ガラス基板、４２：絵素、４４：ゲートライン、４６：データライン、４８：スイッチ装置、５０：ピクセル電極、５２：対向電極、５４：コモンライン、Ｅ：絵素領域、ＧＴ：基準時間、ＧＶ：閾値電圧、ＤＴ：データ信号出力時間
【技術分野】
【０００１】
本発明は、複数の表示絵素を有する表示パネルに用いられる技術に関し、特に表示絵素に信号を伝達する配線のインピーダンスを低減する技術に関する。
【背景技術】
【０００２】
近年、大画面テレビジョンなどの高性能な表示装置が普及しつつある（例えば、特許文献１参照）。これらの表示装置では、表示パネルの大型化及び高精細化に伴い、表示パネルに含まれる表示絵素の数が増大する。つまり、表示パネルに形成され、表示絵素に信号を伝達する配線に接続される表示絵素の数が増大する。この結果、配線の配線ピーダンスが増加し、配線を伝達する信号が遅延することで、信号を表示絵素に十分伝達することができず、表示パネルの画質が低下する問題が生じていた。
【０００３】
従来技術として、液晶パネルのブラックマトリックス材料の電気的特性を最適化することで、配線のインピーダンスを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１８９７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ブラックマトリックス材料の電気的特性の最適化によるインピーダンスの抑制効果には限界があり、例えば表示パネルが更に大型化及び高精細化された場合、配線のインピーダンスを十分に抑制することができない事態が発生し得る。
【０００６】
本発明は、このような状況に鑑みてなされたものであり、表示パネルにおいて、配線のインピーダンスを低減する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の表示パネルは、スイッチング素子と、前記スイッチング素子に接続される絵素電極と、前記絵素電極に対向する対向電極と、を含んで構成される複数の表示絵素を備える表示パネルであって、第１基板と、前記第１基板と対向する第２基板と、前記第１基板に前記絵素電極が形成されるとともに、前記第２基板に前記対向電極が形成される第１表示絵素と、前記第２基板に前記絵素電極が形成されるとともに、前記第１基板に前記対向電極が形成される第２表示絵素と、を備える。
【０００８】
この表示パネルでは、液晶表示素子に形成される複数の表示絵素のうち、第１表示絵素ではスイッチング素子が第１基板に形成され、第２表示絵素ではスイッチング素子が第２基板に形成される。そのため、第１表示絵素のスイッチング素子に信号を入力するための配線が第１基板に形成され、第２表示絵素のスイッチング素子に信号を入力するための配線が第２基板に形成される。通常、配線に接続されるスイッチング素子が増加すると、配線のインピーダンスが増大し、配線を伝達する信号が遅延する。この表示パネルによれば、当該表示パネルに含まれるスイッチング素子が第１基板と第２基板に分散して形成される。そのため、第１基板及び第２基板に形成される配線のインピーダンスを、すべての表示絵素のスイッチング素子が一方の基板に形成され、当該基板に形成される従来技術の配線のインピーダンスに比べて低減することができる。これによって、配線を伝達する信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。
【０００９】
上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。
【００１０】
この表示パネルでは、各基板においてゲート配線に沿って設けられる複数の絵素領域に絵素電極と対向電極が混在して形成される。この表示パネルによれば、ゲート配線のインピーダンスを、ゲート配線に沿って形成される絵素領域の全てに絵素電極が形成される従来技術のゲート配線のインピーダンスに比べて低減することができる。これによって、ゲート配線を伝達するゲート信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。
【００１１】
上記表示パネルでは、前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、前記第１方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれる構成としてもよい。特に、前記第１方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置される構成としてもよい。
【００１２】
この表示パネルによれば、第１方向に沿って配置される複数の表示絵素において、スイッチング素子の接続によるゲート配線のインピーダンスの増加を、第１ゲート配線と第２ゲート配線で均等に分配することができ、各ゲート配線におけるインピーダンスを抑制することができる。
【００１３】
上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。
【００１４】
この表示パネルでは、各基板においてデータ配線に沿って設けられる複数の絵素領域に絵素電極と対向電極が混在して形成される。この表示パネルによれば、データ配線のインピーダンスを、データ配線に沿って形成される絵素領域の全てに絵素電極が形成される従来技術のデータ配線のインピーダンスに比べて低減することができる。これによって、データ配線を伝達するデータ信号が遅延するのを抑制することができ、表示パネルの画質を高く維持することができる。
【００１５】
上記表示パネルでは、前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれる構成としてもよい。特に、前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置される構成としてもよい。
【００１６】
この表示パネルによれば、第２方向に沿って配置される複数の表示絵素において、スイッチング素子の接続によるデータ配線のインピーダンスの増加を、第１データ配線と第２データ配線で均等に分配することができ、各データ配線におけるインピーダンスを抑制することができる。
【００１７】
上記表示パネルでは、各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線及び前記各データ配線に沿って前記複数の絵素領域が設けられており、同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれており、同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれる構成としてもよい。
【００１８】
上記表示パネルでは、前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において前記第１方向と異なる第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、前記第１方向及び前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれる構成としてもよい。
【００１９】
上記表示パネルでは、前記第１方向及び前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置される構成としてもよい。
【００２０】
本明細書で開示される技術は、上記表示パネルを、液晶を用いた液晶パネルとして構成されてもよい。また、上記の表示パネルを備える表示装置も、新規で有用である。この表示装置によると、表示画質を高く維持することが可能となる。
【発明の効果】
【００２１】
本発明によれば、表示パネルにおいて、配線のインピーダンスを低減することができる。
【図面の簡単な説明】
【００２２】
【図１】表示装置１０の構成を示す図である。
【図２】絵素４２の等価回路を示す図である。
【図３】実施形態１の液晶パネル２０の等価回路を示すグラフである。
【図４】実施形態１の効果を示す図である。
【図５】実施形態２の液晶パネル２０の等価回路を示すグラフである。
【図６】実施形態２の効果を示す図である。
【図７】実施形態３の液晶パネル２０の等価回路を示すグラフである。
【発明を実施するための形態】
【００２３】
＜実施形態１＞
本発明の実施形態１を、図面を参照して説明する。
１． 示装置の構成
図１に示すように、表示装置１０は、制御回路１２と表示部１４とバックライト制御回路１６とを含む。表示部１４は、液晶パネル２０とバックライトユニット３０を含んで構成される。
【００２４】
制御回路１２は、外部装置（図示されていない）から供給される入力画像に基づいて液晶パネル２０にゲート信号、データ信号、コモン信号を入力し、液晶パネル２０を駆動する。バックライト制御回路１６は、バックライトユニット３０を駆動する。バックライト制御回路１６は、制御回路１２と連動してバックライトユニット３０を駆動しても良ければ、制御回路１２と独立してバックライトユニット３０を駆動しても良い。
【００２５】
液晶パネル２０には、複数の絵素４２が設けられている。図２に、絵素４２の等価回路を示す。液晶パネル２０は、対向して配置される２枚のガラス基板４０Ａ、４０Ｂを含んで構成されている。図２に実線で示すガラス基板４０Ａには、複数の絵素４２の間に沿って伸びる複数のゲートライン４４及び複数のデータライン４６が設けられており、絵素４２には、スイッチ装置（スイッチング素子の一例）４８とピクセル電極（絵素電極の一例）５０を含む。ゲートライン４４とデータライン４６は、お互いに直交しており、隣接するゲートライン４４及び隣接するデータライン４６で囲まれる領域によって、絵素４２が形成される絵素領域Ｅが定義されているということができる。
【００２６】
スイッチ装置４８には、スイッチ電極４８Ａとデータ電極４８Ｂ、４８Ｃが設けられている。スイッチ電極４８Ａは対応するゲートライン４４に接続されている。一方のデータ電極４８Ｂは、対応するデータライン４６に接続されている。他方のデータ電極４８Ｃは、ピクセル電極５０に接続されている。ピクセル電極５０は、ガラス基板４０Ａ側の絵素領域Ｅにおいて、スイッチ装置４８を除いた全域に形成されている。つまり、絵素領域Ｅは、ピクセル電極５０を形成するための領域ということができる。
【００２７】
図２に点線で示すガラス基板４０Ｂには、複数の絵素４２の間に沿って伸びる複数のコモンライン５４が設けられており、絵素４２には対向電極５２を含む。コモンライン５４は、ゲートライン４４と平行に設けられている。対向電極５２は、ガラス基板４０Ａ、４０Ｂの間に封入された液晶分子を介してピクセル電極５０に対向配置されている。本実施形態の液晶パネル２０では、後述するように、ガラス基板４０Ｂにもゲートライン４４とデータライン４６が設けられており、ゲートライン４４及びデータライン４６によって定義される絵素領域Ｅに対向電極５２が形成されている。つまり、絵素領域Ｅは、対向電極５２を形成するための領域ということもできる。
【００２８】
図３に、液晶パネル２０の等価回路を示す。液晶パネル２０では、紙面左右方向である第１方向にゲートライン４４（４４Ａ、４４Ｂ）及びコモンライン５４（５４Ａ、５４Ｂ）が設けられており、紙面上下方向である第２方向にデータライン４６が設けられている。液晶パネル２０の等価回路のうち、ガラス基板４０Ａに形成される等価回路を紙面右上部に示し、ガラス基板４０Ｂに形成される等価回路を紙面右下部に示す。ガラス基板４０Ａには、ゲートライン４４Ａ及びコモンライン５４Ａが設けられている。また、ガラス基板４０Ｂには、ゲートライン４４Ｂ及びコモンライン５４Ｂが設けられている。
【００２９】
図３に示すように、本実施形態の液晶パネル２０では、第１方向において（Ｉ）〜（ＩＶ）で示す複数の絵素４２が設けられている。図３において（Ｉ）、（ＩＩＩ）を付して示す絵素４２では、スイッチ装置４８及びピクセル電極５０がガラス基板４０Ａに形成され、対向電極５２がガラス基板４０Ｂに形成される。以後、これらの絵素４２を第１絵素４２Ａと呼ぶ。また、（ＩＩ）、（ＩＶ）を付して示した絵素４２では、スイッチ装置４８及びピクセル電極５０がガラス基板４０Ｂに形成され、対向電極５２がガラス基板４０Ａに形成される。以後、これらの絵素４２を第２絵素４２Ｂと呼ぶ。
【００３０】
液晶パネル２０では、第１方向において第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。ガラス基板４０Ａ及びガラス基板４０Ｂでは、第１方向において（Ｉ）〜（ＩＶ）で示す複数の絵素領域Ｅが設けられており、ガラス基板４０Ａでは（Ｉ）から（ＩＶ）に向けてピクセル電極５０と対向電極５２が交互に配置されている。また、ガラス基板４０Ｂでは、（Ｉ）から（ＩＶ）に向けて対向電極５２とピクセル電極５０とが交互に配置されている。
【００３１】
バックライトユニット３０は、液晶パネル２０の背面に配置されている。バックライトユニット３０は、拡散板３２と、光源であるＬＥＤ３４（Light Emitting Diode：発光ダイオード）を備えている。ＬＥＤ３４は、拡散板３２の背面に対向して配置されている。拡散板３２は、その主面が液晶パネル２０に対向して配置されている。拡散板３２では、ＬＥＤ３４からの光が背面から入射され、その入射された光が拡散を伴って透過し、該拡散した光を液晶パネル２０に対向する主面から当該液晶パネル２０に照射している。バックライトユニット３０は、その奥行側の背面部にＬＥＤ３４が配置され、その前面に拡散板３２を配してなる、いわゆる直下型とされている。
【００３２】
２．表示装置の制御
制御回路１２は、表示部１４の液晶パネル２０を駆動する際、ゲートライン４４にゲート信号を出力し、データライン４６にデータ信号を出力し、コモンライン５４にコモン信号を出力する。各絵素４２では、ゲート信号の入力によってスイッチ装置４８がオンに切り替わっている間にデータ信号が入力されると、スイッチ装置４８を介してデータ信号がピクセル電極５０に入力される。また各絵素４２では、対向電極５２にコモン信号が入力される。これにより、絵素４２では、ピクセル電極５０に入力されたデータ信号の電圧と、対向電極５２に入力されたコモン信号の電圧との電圧差が液晶分子に印加され、液晶分子の偏向が変化する。これにより、絵素４２が所望の光透過率に設定される。
【００３３】
３．本発明の効果
（１）本実施形態の液晶パネル２０では、ゲートライン４４に沿う第１方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。そのため、ガラス基板４０Ａに設けられたゲートライン４４Ａには、第１絵素４２Ａのスイッチ装置４８が接続され、第２絵素４２Ｂのスイッチ装置４８が接続されない。また、ガラス基板４０Ｂに設けられたゲートライン４４Ｂには、第２絵素４２Ｂのスイッチ装置４８が接続され、第１絵素４２Ａのスイッチ装置４８が接続されない。つまり、液晶パネル２０では、従来の液晶パネルと異なり、第１方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のゲートライン４４に接続されない。
【００３４】
図４に、本実施形態の液晶パネル２０のゲートライン４４にゲート信号を入力した場合に、当該ゲートライン４４に接続される絵素４２のスイッチ電極４８Ａに印加される電圧の変化を示す。図４では、比較として、従来技術の液晶パネルを用いて測定されたスイッチ電極の電圧の変化をあわせて示す。なお、従来技術の液晶パネルは、第１方向において本実施形態の液晶パネル２０と同一数の絵素が配置されている。
【００３５】
本実施形態の液晶パネル２０では、従来技術の液晶パネルに比べて、各ゲートライン４４に接続されるスイッチ装置４８の数が少なく、スイッチ装置４８が接続されることによる寄生容量及び配線抵抗の増大も少ない。そのため、ゲートライン４４のインピーダンスを、従来技術の液晶パネルに比べて抑制することができる。その結果、図４に一点鎖線で示す従来技術の液晶パネルのように、各絵素４２のスイッチ電極４８Ａに印加される電圧が、スイッチ装置４８がオンに切り替わる閾値電圧ＧＶを超えるまでの立ち上がり時間が、基準時間ＧＴを超えて遅延してしまうことが抑制される。基準時間ＴＫは、ゲートライン４４に接続される各スイッチ装置４８を介して絵素４２にデータ信号の電圧が印加されるのに必要なゲートオン期間Ｇｏｎを確保する時間に設定されている。本実施形態の液晶パネル２０では、立ち上がり時間が基準時間ＴＫを超えないことで、液晶パネル２０の画質を高く維持することができる。
【００３６】
（２）本実施形態の液晶パネル２０では、各ゲートライン４４に接続されるスイッチ装置４８の数が従来技術の液晶パネルに比べて少ない。そのため、ゲートオン期間Ｇｏｎを当該ゲートライン４４に接続されるスイッチ装置４８の数で割ったデータ信号出力時間ＤＴを従来技術の液晶パネルに比べて長期化することができ、データ信号出力時間ＤＴにデータ信号の電圧をピクセル電極５０に印加しやすい。また、データ信号出力時間ＤＴを維持し、基準時間ＴＫを従来技術の液晶パネルに比べて長期化することができ、立ち上がり時間が基準時間ＴＫを超えることを抑制しやすい。
【００３７】
（３）本実施形態の液晶パネル２０では、ゲートライン４４に沿う第１方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第１絵素４２Ａと第２絵素４２Ｂが略同数配置される。そのため、第１絵素４２Ａのスイッチ装置４８によるゲートライン４４Ａのインピーダンスの増加と、第２絵素４２Ｂのスイッチ装置４８によるゲートライン４４Ｂのインピーダンスの増加とを、同程度に抑えることができる。これにより、例えば、第１方向に配置される第１絵素４２Ａが第２絵素４２Ｂよりも多く、これに伴って、ゲートライン４４Ａのインピーダンスがゲートライン４４Ｂのインピーダンスよりも増加し、ゲートライン４４Ａに接続される第１絵素４２Ａの立ち上がり時間が、基準時間ＴＫを超えて遅延してしまうことが抑制される。また、ゲートライン４４Ａに接続される第１絵素４２Ａの画質と、ゲートライン４４Ｂに接続される第２絵素４２Ｂの画質が異なり、液晶パネル２０全体の画質が低下してしまうことが抑制される。
【００３８】
＜実施形態２＞
実施形態２を、図５または図６を用いて説明する。本実施形態では、液晶パネル２０における第１絵素４２Ａと第２絵素４２Ｂの配列が実施形態１と異なる。以下の説明では、実施形態１と同一の内容については重複した記載を省略する。
【００３９】
１．表示装置の構成
図５に、実施形態２の液晶パネル２０の等価回路を示す。液晶パネル２０では、第１方向にゲートライン４４及びコモンライン５４が設けられており、第２方向にデータライン４６（４６Ａ、４６Ｂ）が設けられている。図５に示す等価回路のうち、ガラス基板４０Ａに形成される等価回路を紙面右上部に示し、ガラス基板４０Ｂに形成される等価回路を紙面右下部に示す。ガラス基板４０Ａには、データライン４６Ａが設けられている。また、ガラス基板４０Ｂには、データライン４６Ｂが設けられている。
【００４０】
本実施形態の液晶パネル２０では、第２方向において（α）〜（Δ）で示す複数の絵素４２が設けられている。図５において（α）、（γ）を付して示す絵素４２は、第１絵素４２Ａであり、（β）、（Δ）を付して示した絵素４２は、第２絵素４２Ｂである。液晶パネル２０では、第２方向において第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。ガラス基板４０Ａ及びガラス基板４０Ｂでは、第２方向において（α）〜（Δ）で示す複数の絵素領域Ｅが設けられており、ガラス基板４０Ａでは（α）から（Δ）に向けてピクセル電極５０と対向電極５２が交互に配置されている。また、ガラス基板４０Ｂでは、（Ｉ）から（ＩＶ）に向けて対向電極５２とピクセル電極５０とが交互に配置されている。
【００４１】
２．本発明の効果
（１）本実施形態の液晶パネル２０では、データライン４６に沿う第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。そのため、ガラス基板４０Ａに設けられたデータライン４６Ａには、第１絵素４２Ａのスイッチ装置４８が接続され、第２絵素４２Ｂのスイッチ装置４８が接続されない。また、ガラス基板４０Ｂに設けられたデータライン４６Ｂには、第２絵素４２Ｂのスイッチ装置４８が接続され、第１絵素４２Ａのスイッチ装置４８が接続されない。つまり、液晶パネル２０では、従来の液晶パネルと異なり、第２方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のデータライン４６に接続されない。
【００４２】
図６に、本実施形態の液晶パネル２０のデータライン４６にデータ信号を入力した場合に、当該データライン４６に接続されるスイッチ装置４８を介してピクセル電極５０に印加される電圧の変化を示す。図６では、比較として、従来技術の液晶パネルを用いて測定されたピクセル電極の電圧の変化をあわせて示す。なお、従来技術の液晶パネルは、第２方向において本実施形態の液晶パネル２０と同一数の絵素が配置されている。
【００４３】
本実施形態の液晶パネル２０では、従来技術の液晶パネルに比べて、各データライン４６に接続されるスイッチ装置４８の数が少なく、スイッチ装置４８が接続されることによる寄生容量及び配線抵抗の増大も少ない。そのため、データライン４６のインピーダンスを、従来技術の液晶パネルに比べて抑制することができる。その結果、図６に一点鎖線で示す従来技術の液晶パネルのように、データ信号の電圧がピクセル電極５０に印加されるまでの印加時間が、データ信号出力時間ＤＴを超えて遅延してしまうことが抑制される。本実施形態の液晶パネル２０では、印加時間がデータ信号出力時間ＤＴを超えないことで、液晶パネル２０の画質を高く維持することができる。
【００４４】
（２）本実施形態の液晶パネル２０では、各ガラス基板４０に形成されるゲートライン４４の数が従来技術の液晶パネルに比べて少なく、ゲートオン期間Ｇｏｎを従来技術の液晶パネルに比べて長期化することができる。そのため、データ信号出力時間ＤＴを従来技術の液晶パネルに比べて長期化することができ、データ信号の電圧をピクセル電極５０に印加しやすい。また、基準時間ＴＫを従来技術の液晶パネルに比べて長期化することができ、立ち上がり時間が基準時間ＴＫを超えることを抑制しやすい。
【００４５】
（３）本実施形態の液晶パネル２０では、データライン４６に沿う第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第１絵素４２Ａと第２絵素４２Ｂが略同数配置される。そのため、第１絵素４２Ａのスイッチ装置４８によるデータライン４６Ａのインピーダンスの増加と、第２絵素４２Ｂのスイッチ装置４８によるデータライン４６Ｂのインピーダンスの増加とを、同程度に抑えることができる。これにより、例えば、第２方向に配置される第１絵素４２Ａが第２絵素４２Ｂよりも多く、これに伴って、データライン４６Ａのインピーダンスがデータライン４６Ｂのインピーダンスよりも増加し、データライン４６Ａに接続される第１絵素４２Ａの立ち上がり時間が、基準時間ＴＫを超えて遅延してしまうことが抑制される。また、データライン４６Ａに接続される第１絵素４２Ａの画質と、データライン４６Ｂに接続される第２絵素４２Ｂの画質が異なり、液晶パネル２０全体の画質が低下してしまうことが抑制される。
【００４６】
＜実施形態３＞
実施形態３を、図７または図８を用いて説明する。本実施形態では、液晶パネル２０における第１絵素４２Ａと第２絵素４２Ｂの配列が実施形態１及び実施形態２と異なる。以下の説明では、実施形態１と実施形態２と同一の内容については重複した記載を省略する。
【００４７】
１．表示装置の構成
図７に、実施形態３の液晶パネル２０の等価回路を示す。液晶パネル２０では、第１方向にゲートライン４４（４４Ａ、４４Ｂ）及びコモンライン５４（５４Ａ、５４Ｂ）が設けられており、第２方向にデータライン４６（４６Ａ、４６Ｂ）が設けられている。図７に示す等価回路のうち、ガラス基板４０Ａに形成される等価回路を紙面右上部に示し、ガラス基板４０Ｂに形成される等価回路を紙面右下部に示す。ガラス基板４０Ａには、ゲートライン４４Ａ、コモンライン５４Ａ及びデータライン４６Ａが設けられている。また、ガラス基板４０Ｂには、ゲートライン４４Ｂ、コモンライン５４Ｂ及びデータライン４６Ｂが設けられている。
【００４８】
本実施形態の液晶パネル２０では、第１方向及び第２方向において複数の絵素４２が設けられている。本実施形態の液晶パネル２０では、第１方向及び第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている。つまり、複数のゲートライン４４及び複数のデータライン４６によって格子状に定義される絵素領域Ｅにおいて、第１絵素４２Ａ及び第２絵素４２Ｂが千鳥格子状に配置されている。
【００４９】
２．本発明の効果
（１）本実施形態の液晶パネル２０では、ゲートライン４４に沿う第１方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第１方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のゲートライン４４に接続されない。そのため、立ち上がり時間が基準時間ＴＫを超えることが抑制される等、実施形態１と同一の効果を得ることができ、液晶パネル２０の画質を高く維持することができる。
【００５０】
（２）本実施形態の液晶パネル２０では、データライン４６に沿う第２方向において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されており、第２方向に沿って設けられる絵素４２のスイッチ装置４８の全てが、同一のデータライン４６に接続されない。そのため、印加時間がデータ信号出力時間ＤＴを超えることが抑制される等、実施形態２と同一の効果を得ることができ、液晶パネル２０の画質を高く維持することができる。
【００５１】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
【００５２】
（１）上記実施形態では、液晶パネル２０の第１方向と第２方向の少なくとも一方において、第１絵素４２Ａと第２絵素４２Ｂが交互に配置されている例を用いて説明を行ったが、本発明はこれに限られない。例えば、第１絵素４２Ａと第２絵素４２Ｂが数個単位で交互に配置されていてもよい。
【００５３】
また、例えば、第１方向において、半分から左側に存在する絵素４２が第１絵素４２Ａであり、半分から右側に存在する絵素４２が第２絵素４２Ｂであっても良い。同様に、第２方向において、半分から上側に存在する絵素４２が第１絵素４２Ａであり、半分から下側に存在する絵素４２が第２絵素４２Ｂであっても良い。
【００５４】
（２）上記実施形態では、液晶パネル２０の第１方向と第２方向の少なくとも一方において、第１絵素４２Ａと第２絵素４２Ｂが略同数含まれる例を用いて説明を行ったが、本発明はこれに限られない。
【００５５】
例えば、ゲートライン４４に沿う第１方向において１つでも第２絵素４２Ｂが含まれていれば、第１方向において全ての絵素４２が第１絵素４２Ａである従来技術の液晶パネルに比べて、ガラス基板４０Ａに形成されるゲートライン４４Ａのインピーダンスの増加を抑える効果を得ることができる。同様に、データライン４６に沿う第２方向において１つでも第２絵素４２Ｂが含まれていれば、第２方向において全ての絵素４２が第１絵素４２Ａである従来技術の液晶パネルに比べて、ガラス基板４０Ａに形成されるデータライン４６Ａのインピーダンスの増加を抑える効果を得ることができる。
【００５６】
さらには、液晶パネル２０に１つでも第２絵素４２Ｂが含まれていれば、第２絵素４２Ｂに第１方向及び第２方向に隣接する第１絵素４２Ａに信号を入力するゲートライン４４Ａ及びデータライン４６Ａのインピーダンスの増加を抑える効果を得ることができる。
【符号の説明】
【００５７】
１０：表示装置、１４：表示部、２０：液晶パネル、４０：ガラス基板、４２：絵素、４４：ゲートライン、４６：データライン、４８：スイッチ装置、５０：ピクセル電極、５２：対向電極、５４：コモンライン、Ｅ：絵素領域、ＧＴ：基準時間、ＧＶ：閾値電圧、ＤＴ：データ信号出力時間
【特許請求の範囲】
【請求項１】
スイッチング素子と、前記スイッチング素子に接続される絵素電極と、前記絵素電極に対向する対向電極と、を含んで構成される複数の表示絵素を備える表示パネルであって、
第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板に前記絵素電極が形成されるとともに、前記第２基板に前記対向電極が形成される第１表示絵素と、
前記第２基板に前記絵素電極が形成されるとともに、前記第１基板に前記対向電極が形成される第２表示絵素と、
を備える表示パネル。
【請求項２】
各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線に沿って前記複数の絵素領域が設けられており、
同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項１に記載の表示パネル。
【請求項３】
前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、
前記第１方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれることを特徴とする請求項２に記載の表示パネル。
【請求項４】
前記第１方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置されることを特徴とする請求項３に記載の表示パネル。
【請求項５】
各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各データ配線に沿って前記複数の絵素領域が設けられており、
同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項１に記載の表示パネル。
【請求項６】
前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、
前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれることを特徴とする請求項５に記載の表示パネル。
【請求項７】
前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置されることを特徴とする請求項６に記載の表示パネル。
【請求項８】
各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線及び前記各データ配線に沿って前記複数の絵素領域が設けられており、
同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれており、
同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項１に記載の表示パネル。
【請求項９】
前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、
前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において前記第１方向と異なる第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、
前記第１方向及び前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれることを特徴とする請求項８に記載の表示パネル。
【請求項１０】
前記第１方向及び前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置されることを特徴とする請求項９に記載の表示パネル。
【請求項１１】
前記表示パネルが液晶を用いた液晶パネルであることを特徴とする請求項１ないし請求項１０のいずれか一項に記載の表示パネル。
【請求項１２】
請求項１ないし請求項１１に記載の表示パネルを備えることを特徴とする表示装置。
【請求項１】
スイッチング素子と、前記スイッチング素子に接続される絵素電極と、前記絵素電極に対向する対向電極と、を含んで構成される複数の表示絵素を備える表示パネルであって、
第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板に前記絵素電極が形成されるとともに、前記第２基板に前記対向電極が形成される第１表示絵素と、
前記第２基板に前記絵素電極が形成されるとともに、前記第１基板に前記対向電極が形成される第２表示絵素と、
を備える表示パネル。
【請求項２】
各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線に沿って前記複数の絵素領域が設けられており、
同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項１に記載の表示パネル。
【請求項３】
前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、
前記第１方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれることを特徴とする請求項２に記載の表示パネル。
【請求項４】
前記第１方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置されることを特徴とする請求項３に記載の表示パネル。
【請求項５】
各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各データ配線に沿って前記複数の絵素領域が設けられており、
同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項１に記載の表示パネル。
【請求項６】
前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、
前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれることを特徴とする請求項５に記載の表示パネル。
【請求項７】
前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置されることを特徴とする請求項６に記載の表示パネル。
【請求項８】
各基板では、相互に交差して前記絵素電極及び前記対向電極を形成する複数の絵素領域を定義する複数のゲート配線及び複数のデータ配線が形成され、各ゲート配線及び各データ配線が対応する前記スイッチング素子に接続されているとともに、前記各ゲート配線及び前記各データ配線に沿って前記複数の絵素領域が設けられており、
同一のゲート配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該ゲート配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれており、
同一のデータ配線に沿って設けられる前記複数の絵素領域には、前記スイッチング素子を介して当該データ配線に電気的に接続される前記絵素電極が形成された絵素領域と、前記対向電極が形成された絵素領域が含まれることを特徴とする請求項１に記載の表示パネル。
【請求項９】
前記第１基板に設けられる第１ゲート配線及び前記第２基板に設けられる第２ゲート配線は、前記第１基板と前記第２基板が対向配置された状態において第１方向を向くように設けられるとともに、前記第１ゲート配線に沿って設けられる複数の絵素領域と、当該第１ゲート配線に対応する第２ゲート配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第１方向に沿って配置されており、
前記第１基板に設けられる第１データ配線及び前記第２基板に設けられる第２データ配線は、前記第１基板と前記第２基板が対向配置された状態において前記第１方向と異なる第２方向を向くように設けられるとともに、前記第１データ配線に沿って設けられる複数の絵素領域と、当該第１データ配線に対応する第２データ配線に沿って形成される複数の絵素領域によって、複数の前記表示絵素が前記第２方向に沿って配置されており、
前記第１方向及び前記第２方向に沿って配置される複数の表示絵素には、前記第１表示絵素と前記第２表示絵素とが略同数含まれることを特徴とする請求項８に記載の表示パネル。
【請求項１０】
前記第１方向及び前記第２方向に沿って、前記第１表示絵素と前記第２絵素が交互に配置されることを特徴とする請求項９に記載の表示パネル。
【請求項１１】
前記表示パネルが液晶を用いた液晶パネルであることを特徴とする請求項１ないし請求項１０のいずれか一項に記載の表示パネル。
【請求項１２】
請求項１ないし請求項１１に記載の表示パネルを備えることを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２５５９３９（Ｐ２０１２−２５５９３９Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１１−１２９３６７（Ｐ２０１１−１２９３６７）
【出願日】平成２３年６月９日（２０１１．６．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２３年６月９日（２０１１．６．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]