表示装置、光検出方法、電子機器
【課題】少ない素子数で構成でき、精度良く光検出を行うことができ光検出部を提供する。
【解決手段】発光素子１を有する画素回路１０と、発光素子１からの光を検出して光検出情報を出力する光検出部３０を備える。この光検出部３０には、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において発光素子１からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子Ｔ１０と、検出信号出力用トランジスタＴ５を設ける。検出信号出力用トランジスタＴ５のソースは光検出線に接続されている。そしてセンサ・スイッチ兼用素子Ｔ１０のオフ状態で該センサ・スイッチ兼用素子に流れる電流による検出信号出力用トランジスタＴ５のゲート電圧の変動分に応じた光検出情報を光検出線に出力するようにする。
【解決手段】発光素子１を有する画素回路１０と、発光素子１からの光を検出して光検出情報を出力する光検出部３０を備える。この光検出部３０には、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において発光素子１からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子Ｔ１０と、検出信号出力用トランジスタＴ５を設ける。検出信号出力用トランジスタＴ５のソースは光検出線に接続されている。そしてセンサ・スイッチ兼用素子Ｔ１０のオフ状態で該センサ・スイッチ兼用素子に流れる電流による検出信号出力用トランジスタＴ５のゲート電圧の変動分に応じた光検出情報を光検出線に出力するようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）等の自発光素子を画素回路に用いた表示装置と、その画素回路に対して設けられる光検出部の光検出方法、さらに電子機器に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特表２００７−５０１９５３号公報
【特許文献２】特表２００８−５１８２６３号公報
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機ＥＬ素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機ＥＬ素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
【０００４】
このような有機ＥＬ素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラを無くすことが重要である。
画素の発光輝度のばらつきは、パネル製造時の初期状態でも生じるが、経時変化によっても生じる。
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。
その結果、例えば図５９（ａ）のように、黒表示に白いＷＩＮＤＯＷパターンを表示した後再び白表示に戻すとＷＩＮＤＯＷパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。
【０００５】
このような状況に対処するものとして、上記特許文献１，２では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画素回路に対して、画素回路の発光素子による光を検出する光検出部を備えた表示装置を対象とする。例えば光検出部で検出された光量情報に応じて信号値を補正することで、上記のような焼き付きが発生しないようにする表示装置を実現する。そして、その場合に、光検出部が精度良く検出を行うことができ、かつ少ない素子数や制御ライン数等で構成できる光検出部を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部とを備えている。
特に、上記光検出部は、上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、所定の基準電位を供給し、上記センサ・スイッチ兼用素子がオフ状態とされているときに、上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する構成とされている。
また、上記光検出部に対しては、所定の動作電源電位と上記基準電位が切り換えられる電源線が導入され、上記電源線に、上記センサ・スイッチ兼用素子及び上記検出信号出力用トランジスタが接続されており、上記電源線が上記基準電位とされているときに上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記基準電位が供給され、上記センサ・スイッチ兼用素子がオフ状態とされ、また上記電源線が上記動作電源電位とされることで、上記センサ・スイッチ兼用素子が上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する。
【０００８】
また、上記光検出部にはさらに、上記検出信号出力用トランジスタのゲートと固定電位の間に接続された第１の容量と、上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えている。
またこの場合において、上記センサ・スイッチ兼用素子がオフ状態とされ、さらに上記電源線が上記動作電源電位とされることで、上記第２の容量を介して、上記センサ・スイッチ兼用素子としてのトランジスタのゲート・ドレイン間電圧に電位差を発生させ、また上記検出信号出力用トランジスタのゲート電位を上昇させて光検出情報の出力を開始させる構成である。
また上記センサ・スイッチ兼用素子としてのトランジスタのゲートには、上記電源線が上記基準電位であるときにセンサ・スイッチ兼用素子がオンとなり、上記電源線が上記動作電源電位であるときにセンサ・スイッチ兼用素子がオフとなる、固定のゲート電位が与えられる。
或いは、上記センサ・スイッチ兼用素子としてのトランジスタのゲートは、上記光検出線に接続されているとともに、上記光検出線は、少なくとも２つの固定電位に充電できる構成である。
【０００９】
また本発明の光検出方法は、発光素子を有する画素回路と、上記画素回路の上記発光素子からの光を検出して光検出情報を出力する光検出部とを備えた表示装置における光検出方法として、上記光検出部に、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子と、光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを設け、上記センサ・スイッチ兼用素子のオフ状態で該センサ・スイッチ兼用素子に流れる電流の変動分に応じた光検出情報を、上記検出信号出力用トランジスタから上記光検出線に出力する。
【００１０】
本発明の電子機器は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部とを備える。
【００１１】
このような本発明では、光検出素子を、オン状態及びオフ状態とされてスイッチ素子として機能し、かつオフ状態において発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子を用いる。これによって光検出部による検出のための準備動作と検出動作を１つの素子で実現できるようにする。
また、光検出情報の出力を、光検出線に直接接続された検出信号出力用トランジスタによって行う。
これらの構成により光検出部を構成する素子数の削減や、動作制御のためのラインやドライバの削減を図る。
【発明の効果】
【００１２】
本発明によれば、光検出素子をセンサ・スイッチ兼用素子を用い、オン状態ではスイッチング素子、オフ状態では光検出素子として用いることや、検出信号出力用トランジスタを光検出線に直接接続することで光検出部の構成を簡略化を図ることができる。即ち光検出部を構成するトランジスタ数及びその制御線を削減することができる。
その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態の表示装置のブロック図である。
【図２】実施の形態の光検出部の配置の他の例の説明図である。
【図３】本発明に至る過程で検討された構成例１の回路図である。
【図４】本発明に至る過程で検討された構成例１の回路での動作波形図である。
【図５】本発明に至る過程で検討された構成例２の回路図である。
【図６】本発明に至る過程で検討された構成例２の回路での動作波形図である。
【図７】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図８】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図９】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図１０】本発明に至る過程で検討された構成例３の回路図である。
【図１１】本発明に至る過程で検討された構成例３の回路での動作波形図である。
【図１２】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１３】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１４】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１５】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１６】第１の実施の形態の回路図である。
【図１７】実施の形態の光検出動作期間の説明図である。
【図１８】実施の形態の光検出動作期間の説明図である。
【図１９】第１の実施の形態の動作波形の説明図である。
【図２０】第１の実施の形態の光検出動作の説明図である。
【図２１】第１の実施の形態の光検出時の動作の等価回路図である。
【図２２】第１の実施の形態の光検出時の動作の等価回路図である。
【図２３】第１の実施の形態の光検出時の動作の等価回路図である。
【図２４】第１の実施の形態の光検出時の動作の等価回路図である。
【図２５】第１の実施の形態の光検出時の動作の等価回路図である。
【図２６】第２の実施の形態の回路図である。
【図２７】第２の実施の形態の動作波形の説明図である。
【図２８】第２の実施の形態の光検出動作の説明図である。
【図２９】第２の実施の形態の光検出時の動作の等価回路図である。
【図３０】第２の実施の形態の光検出時の動作の等価回路図である。
【図３１】第２の実施の形態の光検出時の動作の等価回路図である。
【図３２】第２の実施の形態の光検出時の動作の等価回路図である。
【図３３】第２の実施の形態の光検出時の動作の等価回路図である。
【図３４】第３の実施の形態の回路図である。
【図３５】第３の実施の形態の光検出動作の説明図である。
【図３６】第３の実施の形態の光検出時の動作の等価回路図である。
【図３７】第３の実施の形態の光検出時の動作の等価回路図である。
【図３８】第３の実施の形態の光検出時の動作の等価回路図である。
【図３９】第３の実施の形態の光検出時の動作の等価回路図である。
【図４０】第３の実施の形態の光検出時の動作の等価回路図である。
【図４１】第４の実施の形態の回路図である。
【図４２】第４の実施の形態の光検出動作の説明図である。
【図４３】第５の実施の形態の回路図である。
【図４４】第５の実施の形態の動作波形の説明図である。
【図４５】第６，第７の実施の形態の表示装置のブロック図である。
【図４６】第６の実施の形態の回路図である。
【図４７】第６の実施の形態の動作波形の説明図である。
【図４８】第６の実施の形態の光検出動作の説明図である。
【図４９】第７の実施の形態の回路図である。
【図５０】第７の実施の形態の動作波形の説明図である。
【図５１】第７の実施の形態の光検出動作の説明図である。
【図５２】第７の実施の形態の光検出時の動作の等価回路図である。
【図５３】第７の実施の形態の光検出時の動作の等価回路図である。
【図５４】第７の実施の形態の光検出時の動作の等価回路図である。
【図５５】第７の実施の形態の光検出時の動作の等価回路図である。
【図５６】第７の実施の形態の光検出時の動作の等価回路図である。
【図５７】本発明の変形例の説明図である。
【図５８】本発明の応用例の説明図である。
【図５９】焼き付き補正の説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について次の順序で説明する。
＜１．表示装置の構成＞
＜２．本発明に至る過程で考慮された構成：構成例１〜３＞
＜３．第１の実施の形態＞
［３−１ 回路構成］
［３−２ 光検出動作期間］
［３−３ 光検出動作］
＜４．第２の実施の形態＞
＜５．第３の実施の形態＞
＜６．第４の実施の形態＞
＜７．第５の実施の形態＞
＜８．第６の実施の形態＞
＜９．第７の実施の形態＞
＜１０．変形例、応用例＞
【００１５】
＜１．表示装置の構成＞
図１に実施の形態の有機ＥＬ表示装置の構成を示す。この有機ＥＬ表示装置は各種電子機器において表示デバイスとして搭載される。例えばテレビジョン受像器、モニタ装置、記録再生装置、通信機器、コンピュータ機器、オーディオ機器、ビデオ機器、ゲーム機、家電機器等の電子機器である。
なお、この図１に示す構成は、後述する第１〜第４の実施の形態に対応するものとしている。
【００１６】
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１７】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ライトスキャナ１２を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ（ＤＴＬ１、ＤＴＬ２・・・）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００１８】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）が配されている。書込制御線ＷＳＬは、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳを供給して、画素回路１０を行単位で線順次走査する。
【００１９】
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）を供給する。
【００２０】
各画素回路１０に対応して、光検出部３０が設けられる。光検出部３０は、内部に光センサとして機能する素子（後述するセンサ兼用トランジスタＴ１０）と、検出信号出力用トランジスタ（後述するＴ５）を有する検出信号出力回路構成を有しており、対応する画素回路１０の発光素子の発光光量の検出情報を出力する。
また、光検出部３０の動作を制御する検出動作制御部２１が設けられる。検出動作制御部２１からは制御線ＴＬｂ（ＴＬｂ１，ＴＬｂ２・・・）が、各光検出部３０に対して配されている。
光検出部３０内の回路構成については後述するが、制御線ＴＬｂは、光検出部３０内のセンサ兼用トランジスタＴ１０に対して、そのオン／オフ制御のための制御パルスｐＴ１０を供給する制御線となる。
また、光検出部３０の動作電源電圧を供給する電源線ＶＬ（ＶＬ１，ＶＬ２・・・）が各光検出部３０に対して配されている。この電源線ＶＬ（ＶＬ１，ＶＬ２・・・）に対しては、検出動作制御部２１が動作電源電圧Ｖｃｃと基準電圧Ｖｉｎｉから成るパルス電圧を与える。
【００２１】
また各光検出部３０に対応して、例えば列方向に、光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）が配設されている。この光検出線ＤＥＴＬは、光検出部３０が、検出情報としての電圧を出力するラインとされる。
各光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）は、光検出ドライバ２２に導入されている。光検出ドライバ２２は、各光検出線ＤＥＴＬについての電圧検出を行うことで、各光検出部３０による光量検出情報を検出する。
【００２２】
光検出ドライバ２２は、各光検出部３０による各画素回路１０についての光量検出情報を、水平セレクタ１１内の信号値補正部１１ａに与える。
信号値補正部１１ａは、光量検出情報により、各画素回路１０内の有機ＥＬ素子の発光効率の劣化具合を判定し、それに応じて、各画素回路１０に与える信号値Ｖｓｉｇの補正処理を行う。
【００２３】
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。そこで本例の表示装置は、各画素回路１０の発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて信号値Ｖｓｉｇ自体を補正する。例えば或る電圧値Ｖ１としての信号値Ｖｓｉｇを与える場合に、発光輝度の低下具合に応じた補正値αを設定し、電圧値Ｖ１＋αとしての信号値Ｖｓｉｇを与えるように補正する。
このように検出した各画素回路１０の発光輝度の劣化を、信号値Ｖｓｉｇにフィードバックする補正を行うことで焼き付きを減少させる。
例えば図５９（ａ）のように焼き付きが発生してしまう状況で、図５９（ｂ）のように焼き付きを低減するものである。
【００２４】
なお図１には示していないが、画素回路１０及び光検出部３０には、所要の固定電位としてのカソード電位Ｖｃａｔを供給する電位線が接続される（図１７等に示す）。
また、この図１は第１〜第４の実施の形態に対応する構成としているが、第２，第３の実施の形態の場合、破線で示すように、検出動作制御部２１は光検出ドライバ２２に対して制御信号ｐＳＷ１を供給する構成が加わる。
【００２５】
ところで図１では、画素回路１０のそれぞれに対して光検出部３０が１つ設けられるように図示しているが、必ずしも画素回路１０の１つに対応して光検出部３０が１つ設けられるようにしなくてもよい。
例えば図２に示すように４つの画素回路１０に対して１つの光検出部３０を配置するなどのように、１つの光検出部３０が複数の画素回路１０に対応して光検出を行うような構成も考えられる。例えば、図２の画素回路１０ａ，１０ｂ，１０ｃ，１０ｄについての光検出を行う場合、画素回路１０ａ，１０ｂ，１０ｃ，１０ｄを順番に発光させながら順次光検出部３０ａで光検出を行うなどの手法を用いればよい。また、これら複数の画素回路１０について同時に発光させ、例えば画素回路１０ａ，１０ｂ，１０ｃ，１０ｄから成る画素ブロック単位で光量を検出するという手法をとってもよい。
【００２６】
＜２．本発明に至る過程で考慮された構成：構成例１〜３＞
ここで、本発明の実施の形態の回路構成及び動作を説明するのに先立って、本実施の形態の理解のため、本発明に至る過程で考慮された光検出部についての構成例１〜３を述べておく。なお、構成例１〜３はいわゆる公知発明ではないと出願人が認識するものである。
【００２７】
まず構成例１として、図３は、画素回路１０と、焼き付きの低減のために考えられた光検出部１００を示している。
画素回路１０は、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ、保持容量Ｃｓ、及び有機ＥＬ素子１から成る。このような構成の画素回路１０については第１の実施の形態において後述する。
このような画素回路１０の有機ＥＬ素子１の発光効率の低下を補正するために、固定の電源電圧（Ｖｃｃ）と光検出線ＤＥＬＴ間に光検出素子（光センサ）Ｓ１とスイッチングトランジスタＴ１が挿入された構成の光検出部１００を設ける。
【００２８】
この場合、例えばフォトダイオードによる光センサＳ１は、有機ＥＬ素子１の発光光量に応じたリーク電流を流すことになる。
一般に光を検出するダイオードは光を検出するとその電流が増加する。また、電流の増加量はダイオードに入射する光量によって変化する。具体的には光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
この光センサＳ１を流れる電流は、スイッチングトランジスタＴ１が導通されることで光検出線ＤＥＴＬに流れる。
光検出線ＤＥＴＬに接続された外部ドライバ１０１は、光センサＳ１によって光検出線ＤＥＴＬに与えられた電流量を検出する。
外部ドライバ１０１が検出した電流値は検出情報信号に変換されて水平セレクタ１１に供給される。水平セレクタ１１では、検出情報信号から、画素回路１０に与えた信号値Ｖｓｉｇに対応する検出電流値となっているか否かを判別する。もし有機ＥＬ素子１の発光輝度が劣化していると、検出電流量が減少する。そのような場合は、信号値Ｖｓｉｇを補正するようにする。
【００２９】
図４に光検出動作波形を示す。ここでは、光検出部１００が検出電流を外部ドライバ１０１に出力する期間（光検出期間）を１フレームとしている。
図４の信号書込期間において、画素回路１０は走査パルスＷＳによってサンプリングトランジスタＴｓがオンとされ、水平セレクタ１１によって信号線ＤＴＬに与えられている信号値Ｖｓｉｇが入力される。この信号値Ｖｓｉｇは駆動トランジスタＴｄのゲートに入力され、容量Ｃｓに保持される。このため駆動トランジスタＴｄは、そのゲート・ソース間電圧に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。例えば現フレームは、白表示のための信号値Ｖｓｉｇが与えられたとすると、有機ＥＬ素子１は現フレームにおいて白レベルの発光を行う。
この白レベルの発光が行われるフレームにおいて、光検出部１００では制御パルスｐＴ１によってスイッチングトランジスタＴ１が導通される。このため有機ＥＬ素子１の光を受けた光センサＳ１の電流変化が、光検出線ＤＥＴＬに反映される。
例えばその際の光センサＳ１に流れる電流量は、本来の発光光量であれば、図４に実線で示すものである場合、有機ＥＬ素子１の劣化によって発光光量が低下していれば、例えば点線で示すようになる。
【００３０】
このような発光輝度の劣化に応じた電流変化が光検出線ＤＥＴＬに現れるため、外部ドライバ１０１では、この電流量を検出し、劣化具合の情報を得ることができる。そしてそれを水平セレクタ１１にフィードバックし、信号値Ｖｓｉｇを補正して、輝度劣化の補正を行う。このようにすれば、焼き付きを低減させることができる。
【００３１】
しかしながら、このような光検出方式では、次のような不都合な点が生じた。
光センサＳ１は、有機ＥＬ素子１の発光を受光してその電流を増加させる。この光センサＳ１としてのダイオードは、電流変化が大きいオフ領域（印加電圧：負で０Ｖ付近）を用いるのが望ましい。電流変化を的確に検知するためである。
ところが、このときの電流値は増加しているといっても、オン電流に対しては非常に小さいために精度よく輝度変化を検出するためには光検出線ＤＥＴＬの寄生容量を充電する時間が大きくなってしまう。例えば１フレームで精度良く電流変化を検出することは難しい。
この対策として光センサＳ１のサイズを大きくして電流量を大きくするということが考えられるが、サイズが大きくなるとそれだけ画素アレイ２０内での画素レイアウトに対して光検出部１００の占める割合は大きくなってしまう。
【００３２】
そこで、次に図５のような構成例２としての光検出部２００が考えられた。
この光検出部２００としての検出信号出力回路は、光センサＳ１と、容量Ｃ１と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３，Ｔ４、トランジスタのダイオード接続によるダイオードＤ１を備える。
【００３３】
光センサＳ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
この光センサＳ１は一般的にはＰＩＮダイオードやアモルファスシリコンを用いて作成される。
この光センサＳ１は、有機ＥＬ素子１で発光される光を検出するように配置されている。そして検出光量に応じて、その電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
【００３４】
容量Ｃ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
検出信号出力用トランジスタＴ５は、ドレインが電源電圧Ｖｃｃに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬｘから与えられる制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５のソース電位が光検出線ＤＥＴＬに出力される構成となっている。
ダイオードＤ１は、検出信号出力用トランジスタＴ５のソースとカソード電位Ｖｃａｔの間に接続されている。
スイッチングトランジスタＴ４は、そのドレイン及びソースが検出信号出力用トランジスタＴ５のゲートと基準電位Ｖｉｎｉの間に接続されている。このスイッチングトランジスタＴ４のゲートは、制御線ＴＬｙから与えられる制御パルスｐＴ４によってオン／オフされる。
スイッチングトランジスタＴ４がオンとされることで、検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される構成となっている。
【００３５】
光検出ドライバ２０１には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２０１ａが設けられている。この電圧検出部２０１ａによって、光検出部２００が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、水平セレクタ１１に供給する。
【００３６】
図６は光検出動作時の動作波形を示している。
ここでは、画素回路１０に信号値Ｖｓｉｇを書き込むための走査パルスＷＳ、光検出部２００に対する制御パルスｐＴ４，ｐＴ３、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧を示している。
【００３７】
光検出部２００では、まず検出準備期間として、制御パルスｐＴ４，ｐＴ３によってスイッチングトランジスタＴ３、Ｔ４がオンとされる。このときの状態を図７に示す。
スイッチングトランジスタＴ４がオンとされることで、基準電圧Ｖｉｎｉが検出信号出力用トランジスタＴ５のゲートに入力する。
ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５、及びダイオードＤ１をオンする電圧とされている。つまり基準電圧Ｖｉｎｉは、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５、ダイオードＤ１の閾値電圧ＶｔｈＤ１、カソード電圧Ｖｃａｔの和であるＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔより大きい。このため図７のように電流Ｉｉｎｉが流れ、スイッチングトランジスタＴ３もオンとされているため、光検出線ＤＥＴＬに電位Ｖｘが出力される。
検出準備期間は、このような動作で、図６に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。
【００３８】
１フレーム期間の表示のために、画素回路１０では信号書込が行われる。即ち図６の信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図８にこのときの状態を示す。
このとき、光センサＳ１は有機ＥＬ素子１の発光を受光し、そのリーク電流が変化するが、スイッチングトランジスタＴ４がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。
【００３９】
信号書込終了後、画素回路１０ではサンプリングトランジスタＴｓがオフとされる。
また光検出部２００では、制御パルスｐＴ４がＬレベルとされて、スイッチングトランジスタＴ４がオフとされる。この状態を図９に示す。
スイッチングトランジスタＴ４がオフとなることで、光センサＳ１が有機ＥＬ素子１の発光を受光し、電源電圧Ｖｃｃからリーク電流を検出信号出力用トランジスタＴ５のゲートに流す。
この動作によって検出信号出力用トランジスタＴ５のゲート電圧は、図６に示すように基準電圧Ｖｉｎｉから上昇してゆき、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘから増加してゆく。この光検出線ＤＥＴＬの電位変化を、電圧検出部２０１ａが検出する。この検出電位は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。例えば光検出線ＤＥＴＬの電位変化として図６の実線は劣化がないとき、破線は劣化が生じているときとしている。
一定時間経過後、制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００４０】
この光検出部２００の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまり光センサＳ１のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図３に示した回路構成と比較して非常に大きく、光センサＳ１の電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を光検出ドライバ２０１に出力することが可能となっている。
【００４１】
このため、精度の良い光検出動作が可能であるが、光検出部２００は、その素子数が多くなってしまう。即ちセンサＳ１、４つのトランジスタ（Ｔ３，Ｔ４，Ｔ５，Ｄ１）、容量Ｃ１が必要であり、画素回路１０も含めて、画素当たりの素子数の増大、トランジスタの割合の増大が生じ、低歩留まりの原因となってしまう。
【００４２】
さらに構成例３を図１０に示す。
図１０の光検出部３００は、センサ兼用トランジスタＴ１０と、容量Ｃ２と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３を備える。
【００４３】
センサ兼用トランジスタＴ１０は、電源線ＶＬと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
このセンサ兼用トランジスタＴ１０は、上記図５の構成のダイオードによる光センサＳ１に代えるものであり、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
ＴＦＴは、その構造としてチャネル層に対してゲートメタル、ソースメタル等が配されて形成される。センサ兼用トランジスタＴ１０は、例えばソース、ドレインを形成するメタル層がチャネル層の上方においてチャネル層を比較的遮光しない構造とすることで形成できる。つまり外光がチャネル層に入射されるようにＴＦＴを形成すればよい。
このセンサ兼用トランジスタＴ１０は、有機ＥＬ素子１で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタＴ１０のゲートは、制御線ＴＬｂに接続され、制御パルスｐＴ１０によってオン／オフされる。センサ兼用トランジスタＴ１０がオンとされることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬの電位が入力される構成となっている。
【００４４】
電源線ＶＬには、電源電圧Ｖｃｃと基準電圧Ｖｉｎｉという２つの値を持つパルス電圧が、検出動作制御部２１によって与えられる。
容量Ｃ２は、カソード電位Ｖｃａｔと検出信号出力用トランジスタＴ５のゲートの間に接続されている。この容量Ｃ２は検出信号出力用トランジスタＴ５のゲート電圧を保持するために設けられる。
【００４５】
検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａに接続され、制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５を流れる電流が光検出線ＤＥＴＬに出力される構成となっている。
【００４６】
光検出ドライバ３０１には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部３０１ａが設けられている。この電圧検出部３０１ａによって、光検出部３００が出力した検出信号電圧を検出する。
なお、光検出線ＤＥＴＬには、例えばダイオード接続のトランジスタによるダイオードＤ１が接続され、固定電位（例えばカソード電位Ｖｃａｔ）への電流経路を設けている。
【００４７】
図１１〜図１６で光検出部３００による光検出動作について説明する。
図１１に光検出部３００の動作に関する波形を示す。ここではライトスキャナ１２が画素回路１０（サンプリングトランジスタＴｓ）に与える走査パルスＷＳを示している。また、制御線ＴＬｂ，ＴＬａに与えられる制御パルスｐＴ１０，ｐＴ３、電源線ＶＬの電源パルスも示している。また検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧も示している。
そして１つの光検出部３００は、対応する画素回路１０についての光量検出を、図１１のように１フレームの期間で行う例とする。
【００４８】
まず検出準備期間を含む時点ｔｍ０〜ｔｍ６の間、電源線ＶＬは基準電圧Ｖｉｎｉとされる。そして、時点ｔｍ１〜ｔｍ５で制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとされて検出準備が行われる。
このときの状態を図１２に示す。電源線ＶＬが基準電圧Ｖｉｎｉとされている時点ｔｍ１でセンサ兼用トランジスタＴ１０がオンすることで、検出信号出力用トランジスタＴ５のゲートに基準電圧Ｖｉｎｉが入力される。また時点ｔｍ２で制御パルスｐＴ３によりスイッチングトランジスタＴ３がオンされることで、検出信号出力用トランジスタＴ５のソースが光検出線ＤＥＴＬに接続される。
ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５をオンする電圧とされている。このため図１２のように電流Ｉｉｎｉが流れ、光検出線ＤＥＴＬは或る電位Ｖｘとなる。検出準備期間ではこのような動作が行われることで、図１１に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。
【００４９】
図１１の時点ｔｍ３〜ｔｍ４は、１フレーム期間の表示のために、画素回路１０に対して信号値Ｖｓｉｇの書込が行われる。即ち信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図１３にこのときの状態を示す。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。
【００５０】
信号書込終了後、時点ｔｍ４で画素回路１０ではサンプリングトランジスタＴｓがオフとされる。
また光検出部３００では、時点ｔｍ５で制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図１４に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。このため光検出線ＤＥＴＬの電圧もＶｘ−ΔＶａという電位に変化する。
カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作である電源線ＶＬを基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへ変化させる動作までの時間が短いことによる。
【００５１】
一定時間経過した時点ｔｍ６で、電源線ＶＬは基準電圧Ｖｉｎｉから電源電圧Ｖｃｃとされる。
この動作によって、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、検出信号出力用トランジスタＴ５のゲート電位は上昇する。また、電源線ＶＬが高電位へ変化することで、センサ兼用トランジスタＴ１０のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線ＶＬから検出信号出力用トランジスタＴ５のゲートにリーク電流が流れる。
この状態を図１５に示す。この動作によって、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。図１１には、検出信号出力用トランジスタＴ５のゲート電圧が、時点ｔｍ６以降、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’に上昇していく様子を示している。
また、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘ−ΔＶａから上昇していき、Ｖ０＋ΔＶとなる。なお、Ｖ０とは、低階調表示（黒表示）のときの光検出線ＤＥＴＬの電位としている。センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線ＤＥＴＬの電圧は、低階調表示時における電圧よりも大きくなる。
【００５２】
この光検出線ＤＥＴＬの電位変化を、電圧検出部３０１ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
一定時間経過後、時点ｔｍ７で制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。これにより光検出線には電流が供給されることがなくなり、その電位はＶｃａｔ＋ＶｔｈＤ１という電位になる。なおＶｔｈＤ１はダイオードＤ１の閾値電圧である。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００５３】
以上のような光検出動作を行う光検出部３００では、図５で述べた光検出部２００と同様に精度の良い光検出動作が可能である。
そしてセンサ兼用トランジスタＴ１０を用いることで、素子数の削減を行うことができる。しかしながら、２つのトランジスタＴ１０、Ｔ３に対する制御線ＴＬｂ，ＴＬａが必要であること、及び電源線ＶＬをパルス電圧電源とすることで、１つの光検出部３００に対して３系統の制御系が必要になる。
【００５４】
例えば以上の構成例２，３では、高精度の検出が可能ではあるが、構成例２の場合、光検出部２００の素子数が多くなり、構成例３では、素子数は減少するものの、制御線が３系統（つまり制御線を駆動するドライバの増加）という短所がある。
本発明の実施の形態では、このような点を踏まえ、構成例２、構成例３のように精度良く光検出を行うことができることを維持しながら、光検出部やその制御系の構成を簡易化し、高歩留まりを実現できるようにする。
【００５５】
＜３．第１の実施の形態＞
［３−１ 回路構成］
図１に示した実施の形態の画素回路１０及び光検出部３０の構成を図１６に示す。
なお、ここでは同じ信号線ＤＴＬに接続される２つの画素回路１０（１０−１、１０−２）、及び各画素回路１０−１、１０−２に対応し、同じ光検出線ＤＥＴＬに接続される２つの光検出部３０（３０−１、３０−２）を示している。以下、特に区別が必要な場合を除いては、まとめて「画素回路１０」「光検出部３０」と表記する。
【００５６】
図１６の画素回路１０は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。
図１で示したように各画素回路１０は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配される。信号線ＤＴＬはサンプリングトランジスタＴｓのドレインに接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
【００５７】
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃとカソード電位Ｖｃａｔの間で直列に接続されている。
またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。
【００５８】
この画素回路１０では、水平セレクタ１１が信号線ＤＴＬに輝度信号に応じた信号値を印加するときに、ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＨレベルとすると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＬレベルとすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。
そして電源電位Ｖｃｃからカソード電位Ｖｃａｔに向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０では、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
【００５９】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００６０】
ここで一般的に、有機ＥＬ素子１の電流−電圧特性は時間が経過すると劣化してしまう。そして画素回路１０においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが画素回路１０ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
【００６１】
しかしながら、有機ＥＬ素子１は時間変化と共にその駆動電圧だけでなく、発光効率も低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、上述した図５９（ａ）のように焼き付きが発生してしまう。
そこで光検出部３０を設け、発光輝度の劣化に応じた補正が行われるようにしている。
本例の光検出部３０は、図１６に示すようにセンサ兼用トランジスタＴ１０と、容量Ｃ２と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５のみで構成される。
【００６２】
センサ兼用トランジスタＴ１０は、電源線ＶＬと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
このセンサ兼用トランジスタＴ１０は、上記図５の構成のダイオードによる光センサＳ１に代えるものであり、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
このセンサ兼用トランジスタＴ１０は、有機ＥＬ素子１で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタＴ１０のゲートは、制御線ＴＬｂに接続されている。従って図１に示した検出動作制御部２１の制御パルスｐＴ１０によってオン／オフされる。センサ兼用トランジスタＴ１０がオンとされることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬの電圧が入力される構成となっている。
なお、図１で述べたように、電源線ＶＬには、電源電圧Ｖｃｃと基準電圧Ｖｉｎｉという２つの値を持つパルス電圧が、検出動作制御部２１によって与えられる。
【００６３】
容量Ｃ２は、カソード電位Ｖｃａｔと検出信号出力用トランジスタＴ５のゲートの間に接続されている。この容量Ｃ２は検出信号出力用トランジスタＴ５のゲート電圧を保持するために設けられる。
検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースが光検出線ＤＥＴＬに接続されている。
【００６４】
光検出ドライバ２２には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２２ａが設けられている。この電圧検出部２２ａによって、光検出部３０が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、図１の水平セレクタ１１（信号値補正部１１ａ）に供給する。
なお、光検出線ＤＥＴＬには、例えばダイオード接続のトランジスタによるダイオードＤ１が接続され、固定電位（例えばカソード電位Ｖｃａｔ）への電流経路を設けている。
これは、図５における光検出部２００内のダイオードＤ１を画素アレイ２０の外部（光検出ドライバ２２側）に配置するものであり、本例の光検出部３０の素子数の削減のための一要素となっている。
【００６５】
このように本例の光検出部３０では、センサ兼用トランジスタＴ１０を設けること、及びダイオードＤ１を外部配置すること、検出信号出力用トランジスタＴ５を光検出線ＤＥＴＬに直接接続することで、２つのトランジスタ（Ｔ５，Ｔ１０）と容量Ｃ２によって構成されるようにしている。さらに、１つの光検出部３０に対する制御線は、センサ兼用トランジスタＴ１０をオン／オフ制御するための制御パルスｐＴ１０を与える制御線ＴＬｂと、パルス電圧を与える電源線ＶＬの２系統のみとなる。
【００６６】
［３−２ 光検出動作期間］
図１６に示した光検出部３０によって、画素回路１０の有機ＥＬ素子１の発光光量を検出する光検出動作が行われるが、まずここで、光検出部３０の光検出動作等の実行期間について説明する。
なお、ここで説明する光検出動作期間は、後述する第２〜第７の実施の形態でも同様となる。
【００６７】
図１７（ａ）は、通常映像表示終了後に光検出動作を行う例を示している。
なお、「通常映像表示」とは、表示装置に供給された映像信号に基づく信号値Ｖｓｉｇを各画素回路１０に与えて、通常の動画や静止画としての映像表示を行っている状態を言うこととする。
【００６８】
図１７（ａ）の場合、時点ｔ０で表示装置の電源がオンとされたとする。
ここで時点ｔ１までに電源投入時の各種初期動作が行われ、時点ｔ１から通常映像表示を開始するとする。そして時点ｔ１以降、通常映像表示として、映像のフレームＦ１，Ｆ２・・・の表示が実行される。
この間、光検出部３０は光検出動作は行わない。
時点ｔ２で通常映像表示が終了されるとする。例えば電源オフ操作が行われた場合などである。
この図１７（ａ）の例の場合、この時点ｔ２以降で光検出部３０が光検出動作を実行する。
この場合、例えば１フレーム期間に１ライン分の画素についての光検出動作を行う。
例えば光検出動作を開始する場合、水平セレクタ１１は最初のフレームＦａでは、図１７（ｂ）に示すように１ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり１ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させるように、各画素回路１０に信号値Ｖｓｉｇを与える。
このフレームＦａの期間において、１ライン目の画素に対応する各光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、１ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
【００６９】
次のフレームＦｂでは、水平セレクタ１１は図１７（ｂ）に示すように２ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり２ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させる。
このフレームＦｂの期間において、２ライン目の画素に対応する光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、２ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
このような動作を、最終ラインまで続けていく。最終ラインの各画素の発光輝度情報を検出し、水平セレクタ１１にフィードバックした段階で、光検出動作は終了する。
水平セレクタ１１は、各画素の発光輝度情報に基づいて信号値補正処理を行う。
時点ｔ３で以上の光検出動作が完了したら、例えば表示装置の電源をオフにするなど、所要の処理を行う。
【００７０】
なお、各ラインの光検出動作において、該当ラインの画素に対応する光検出部３０が選択されるが、その選択は、検出動作制御部２１が電源線ＶＬに与える電源パルスと、センサ兼用トランジスタＴ１０に対する制御パルスｐＴ１０によって行われる。
即ち各フレームで、該当ラインの画素に対応する光検出部３０のみによる光検出に応じた電圧変化が光検出線ＤＥＴＬ上に表れるように、各光検出部３０の動作が制御される。
【００７１】
図１８（ａ）は、通常映像表示実行中に、或る周期で光検出動作を行う例である。
例えば時点ｔ１０で通常映像表示が開始されたとする。光検出部３０による光検出動作は、この通常映像表示の開始とともに、１フレームの期間に１ライン毎行われる。即ち上記図１７の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。但し、各画素回路１０の表示は通常の映像表示の状態であり、図１７（ｂ）のような光検出動作用の表示ではない。
１ライン目〜最終ラインまでについての光検出動作を完了したら、一旦、光検出部３０は光検出動作を終了する。
【００７２】
光検出動作は、所定周期毎に行うものとし、ある時点ｔ１２で、その検出動作周期のタイミングに至ったとすると、その時点ｔ１２から、同様に１ライン目〜最終ラインまでの光検出動作を行う。そして光検出動作を完了したら、その後所定期間、光検出動作を行わない。
例えばこのように、通常映像表示実行中に並行して、所定周期で光検出動作を行うことも考えられる。
【００７３】
図１８（ｂ）は、電源オン時に光検出動作を行う例である。
時点ｔ２０で表示装置の電源がオンとされたとする。ここで電源投入時の立ち上げ等の各種初期動作が行われた直後、時点ｔ２１から光検出動作を行う。即ち上記図１７の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。各画素回路１０についても、図１７（ｂ）のように、各フレーム毎に、１ラインのみ白表示とする光検出動作用の表示を実行させる。
【００７４】
１ライン目〜最終ラインまでについての光検出動作を完了したら、時点ｔ２２で、水平セレクタ１１は各画素回路１０に対して通常映像表示を開始させる。光検出部３０では光検出動作を行わない。
【００７５】
例えば以上のように、通常映像表示終了後、通常映像表示実行中、通常の映像表示開始前などに、光検出動作を行い、その検出に基づいて信号値補正処理を行うことで、発光輝度劣化に対応できる。
なお、例えば通常映像表示終了後と通常の映像表示開始前の両方で光検出動作を行うような例も考えられる。
【００７６】
通常映像表示終了後と通常の映像表示開始前の一方、又は両方で光検出動作を行う場合は、図１７（ｂ）に示したような光検出動作用の表示を実行できるので、その白表示などの高い階調の発光で検出ができるという利点がある。また任意の階調の表示を実行させて階調毎の劣化具合を検出するようにもできる。
一方、通常映像表示実行中に行う場合、実際に表示中の映像内容は不定であるため、階調を特定して光検出動作を行うことができない。このため、検出値は、発光階調（その際に検出対象画素に与えた信号値Ｖｓｉｇ）を考慮したものとして判定し、信号値補正処理を行う必要がある。但し、通常映像表示実行中に繰り返し光検出動作及び補正処理ができることで、有機ＥＬ素子１の輝度劣化に対して、ほぼ常時対応できるという利点がある。
【００７７】
［３−３ 光検出動作］
図１９〜図２５で第１の実施の形態の光検出部３０による光検出動作について説明する。例えば上記図１７の通常映像表示終了後などに実行する動作である。
【００７８】
図１９には、画素回路１０−１，１０−２に対する走査パルスＷＳ、光検出部３０−１に対する制御パルスｐＴ１０、光検出部３０−２に対する制御パルスｐＴ１０をそれぞれ示している。例えば図１７のように、通常映像表示終了後などに１ライン毎に光検出を行うものとし、１回の検出は１フレームで行うとした例である。
即ち、画素回路１０−１において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われるが、そのときに光検出部３０−１では、制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
次のフレーム期間では、画素回路１０−２において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われ、そのときに光検出部３０−２では制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
【００７９】
画素回路１０−１、光検出部３０−１側に注目して、図２０〜図２５により、光検出動作を詳しく述べる。
図２０には、光検出部３０−１の動作に関する波形として、ライトスキャナ１２が画素回路１０−１（サンプリングトランジスタＴｓ）に与える走査パルスＷＳを示している。
また、電源線ＶＬの電源パルスも示している。図のように検出動作制御部２１は、光検出期間に先立つ検出準備期間に、電源線ＶＬに基準電圧Ｖｉｎｉを与えており、光検出を実行する期間には電源線ＶＬに電源電圧Ｖｃｃを与える。
また、検出動作制御部２１が、制御線ＴＬｂ１に与える制御パルスｐＴ１０を示している。制御パルスｐＴ１０によって光検出部３０のセンサ兼用トランジスタＴ１０がオン／オフされる。
また検出信号出力用トランジスタＴ５のゲート電圧、及び光検出線ＤＥＴＬに表れる電圧も示している。
【００８０】
上記図１９にも示したように、各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている。
図２０でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ２２に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ２３に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。
センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
【００８１】
図２１に時点ｔｍ２０に至るまでの状態の等価回路を示している。
光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。このため光検出部３０−１、３０−２の各検出信号出力用トランジスタＴ５のゲートには、基準電位Ｖｉｎｉが入力される。
各検出信号出力用トランジスタＴ５のソースは光検出線ＤＥＴＬに接続されているため、各検出信号出力用トランジスタＴ５を通って電流Ｉｉｎｉが光検出線ＤＥＴＬに流れる。これにより光検出線ＤＥＴＬは或る電位Ｖｘとなる。
【００８２】
但し、基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５をオンする電圧とされていることが必要である。具体的には、基準電位Ｖｉｎｉが、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５と、光検出線ＤＥＴＬに接続されたダイオードＤ１の閾値電圧ＶｔｈＤ１と、ダイオードＤ１のソースに接続されている電源の和より大きいことが必要である。図の例ではダイオードＤ１のソースに接続されている電源を、例えば有機ＥＬ素子１のカソード電圧Ｖｃａｔとしているが、すると、
基準電圧Ｖｉｎｉ＞ＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔ
であることが必要となる。
なお、ダイオードＤ１のソースに接続される電源は、カソード電圧Ｖｃａｔに限定されるものではない。
【００８３】
図２０の時点ｔｍ２０〜ｔｍ２１では、１フレーム期間の表示のために、画素回路１０−１に対して信号値Ｖｓｉｇの書込が行われる。
即ち、この信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図２２にこのときの状態を示す。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままであり、光検出線ＤＥＴＬの電位も電位Ｖｘのままである。
【００８４】
信号書込終了後、時点ｔｍ２１で画素回路１０−１ではサンプリングトランジスタＴｓがオフとされる。
また光検出部３０−１では、時点ｔｍ２２で制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図２３に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。これにより検出信号出力用トランジスタＴ５のゲート電位はＶｉｎｉ−ΔＶａ’に低下する。そして光検出線ＤＥＴＬの電圧もＶｘ−ΔＶａという電位に変化する。「−ΔＶａ」は、検出信号出力用トランジスタＴ５のゲート電位の低下分「−ΔＶａ’」に応じた検出線ＤＥＴＬの電位変化を示している。
【００８５】
上記カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧はほとんど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作として電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる動作までの時間（ｔｍ２２〜ｔｍ２３）が短いことによる。
【００８６】
一定時間経過した時点ｔｍ２３で、検出動作制御部２１は、電源線ＶＬ１を基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへと変化させる。
この動作によって、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、検出信号出力用トランジスタＴ５のゲート電位は上昇する。また、電源線ＶＬ１が高電位へ変化することで、センサ兼用トランジスタＴ１０のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線ＶＬ１から検出信号出力用トランジスタＴ５のゲートにリーク電流が流れる。
この状態を図２４に示す。この動作によって、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。ΔＶ’はセンサ兼用トランジスタＴ１０のリーク電流による検出信号出力用トランジスタＴ５のゲート電圧の上昇分である。
図２０には、検出信号出力用トランジスタＴ５のゲート電圧が、時点ｔｍ２３以降、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’に上昇していく様子を示している。
また、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘ−ΔＶａから上昇していき、Ｖ０＋ΔＶとなる。なお、Ｖ０とは、低階調表示（黒表示）のときの光検出線ＤＥＴＬの電位としている。またΔＶは、検出信号出力用トランジスタのゲート電圧の上昇（ΔＶ’）に伴った電位上昇分である。
センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線ＤＥＴＬの電圧は、低階調表示時における電圧よりも大きくなる。
【００８７】
この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
一定時間経過後、時点ｔｍ２４で、検出動作制御部２１は電源線ＶＬ１を基準電位Ｖｉｎｉとする。このとき、検出信号出力用トランジスタＴ５のゲート電位が基準電位Ｖｉｎｉより大きければ、検出信号出力用トランジスタＴ５のゲートから電源線ＶＬ１に電流が流れ、検出信号出力用トランジスタＴ５のゲート電位は低下する。
その後時点ｔｍ２５で、検出動作制御部２１により制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとされる。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。図２５にこのときの状態を示している。
光検出線ＤＥＴＬの電位は、電源線ＶＬ１を基準電位Ｖｉｎｉとしたとき（時点ｔｍ２４）に低下し、その後、時点ｔｍ２５でセンサ兼用トランジスタＴ１０がオンされることで電位Ｖｘとなる。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００８８】
以上のような光検出動作を行う本実施の形態の光検出部３０では、図５で述べた光検出部２００や図１０で述べた光検出部３００と同様に精度の良い光検出動作が可能である。
つまり光検出部３０の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される。このためセンサ兼用トランジスタＴ１０のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図３に示した回路構成と比較して非常に大きく、センサ兼用トランジスタＴ１０の電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を適切に光検出ドライバ２２に出力できる。
【００８９】
その上で、光検出部３０を、２つのトランジスタ（Ｔ１０，Ｔ５）と１つの容量Ｃ２、更に２つの制御線（ＶＬ、ＴＬｂ）で構成することができる。即ち光検出部３０の構成の簡略化が実現でき、また制御線を用いた制御も複雑とならない。
つまり、図５の光検出部２００と比べて、光検出部３０は構成素子数を大きく削減できる。これにより光検出部３０自体の構成の簡略化が実現できる。
また図１０で述べた光検出部３００と比べて、制御線数を３つ（ＶＬ、ＴＬａ、ＴＬｂ）から２つ（ＶＬ、ＴＬｂ）に削減でき、制御線の配線や、検出動作制御部２１における制御線駆動のためのドライバを大幅に削減できる。
従ってパネル構成の簡略化、低コスト化、高歩留まり化が実現可能である。
また画素アレイ２０上の素子の配置にも余裕が生じ、設計に好適である。
そして、光検出ドライバ２２が、検出した光量情報を水平セレクタ１１に対して、信号値Ｖｓｉｇの補正のための情報としてフィードバックすることで、焼き付き等の画質不良を対策することができる。
【００９０】
なお、図１６では、映像信号書き込みと同時に有機ＥＬ素子１が発光する画素回路１０を示しているが、発光／非発光をスイッチや電源ラインで制御する画素回路を採用する場合も本実施の形態は適用可能である。この場合、非発光時に光検出準備動作を行い、電源線ＶＬを低電位から高電位に変化させた後に画素回路１０で発光動作を開始させ、光検出動作を行っても問題なく光検出を行うことができる。このような点は後述の各実施の形態でも同様である。
【００９１】
＜４．第２の実施の形態＞
第２実施の形態を図２６〜図３３で説明する。
図２６では、光検出部３０の構成は上記第１の実施の形態と同様であり、同一符号を付して重複説明を避ける。
また、この第２の実施の形態のから第７の実施の形態まで、画素回路１０については同一の構成の例で述べ、改めて説明しないものとする。
【００９２】
この図２６の構成は、光検出ドライバ２２内において光検出線ＤＥＴＬに接続されたダイオードＤ１をスイッチＳＷ１と固定電源（例えばカソード電位Ｖｃａｔ）に置き換えたものである。
スイッチＳＷ１は、例えば検出動作制御部２１からの制御信号ｐＳＷ１によってオン／オフされる。
この構成の場合も、同様に光量検出を行うことができる。
【００９３】
図２７には、上記図１９と同様に、画素回路１０−１，１０−２に対する走査パルスＷＳ、光検出部３０−１に対する制御パルスｐＴ３、ｐＴ１０、光検出部３０−２に対する制御パルスｐＴ３、ｐＴ１０をそれぞれ示している。これらの波形は図１９と同様であるが、加えてスイッチＳＷ１に対する制御信号ｐＳＷ１を示している。
即ち、画素回路１０−１において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われるが、そのときに光検出部３０−１では、制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
次のフレーム期間では、画素回路１０−２において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われ、そのときに光検出部３０−２では制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
制御信号ｐＳＷ１は、各光検出部３０での光検出期間に先立って所定期間のみＨレベルとされ、スイッチＳＷ１がオンとされる。光検出期間はスイッチＳＷ１はオフとされることになる。
【００９４】
画素回路１０−１、光検出部３０−１側に注目して、図２８〜図３３により、光検出動作を詳しく述べる。
図２８には、光検出部３０−１の動作に関する波形として、上記図２０と同様に、走査パルスＷＳ、電源線ＶＬ１の電源パルス、制御線ＴＬｂ１に与える制御パルスｐＴ１０、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を示している。これらに加え、制御信号ｐＳＷ１を示している。
【００９５】
上記図２７にも示したように、各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている。
図２８でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ３３に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ３５に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
【００９６】
図２９に時点ｔｍ３０〜３１の状態の等価回路を示している。
光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。従って各検出信号出力用トランジスタＴ５のゲート電圧は基準電位Ｖｉｎｉとなる。
時点ｔｍ３０で制御信号ｐＳＷ１がＨレベルとされ、光検出線ＤＥＴＬに接続されたスイッチＳＷ１がオンする。
このとき、スイッチＳＷ１のオン抵抗が無視できるぐらい小さければ、検出信号出力用トランジスタＴ５のゲート・ソース間電圧ＶｇｓはＶｉｎｉ−Ｖｃａｔとなる。この値が検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５よりも大きければ、図２９に示すように電流Ｉｉｎｉが流れる。
なお、ここでは一例として光検出線ＤＥＴＬの初期化電位を有機ＥＬ素子１のカソード電源Ｖｃａｔとしているが、これに限定するものではなく、例えば別電源としてもよい。
【００９７】
時点ｔｍ３１〜ｔｍ３２に、ライトスキャナ１２が画素回路１０−１に対する走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンする。図３０に示すように、信号線ＤＴＬから信号値Ｖｓｉｇが駆動トランジスタＴｄのゲートに入力される。
このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままであり、光検出線ＤＥＴＬの電位もカソード電位Ｖｃａｔのままである。
【００９８】
一定時間経過後の時点ｔｍ３３で、光検出部３０−１では、制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図３１に示す。センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。これにより検出信号出力用トランジスタＴ５のゲート電位はＶｉｎｉ−ΔＶａ’に低下する。
このとき、光検出線ＤＥＴＬに流れる電流値は、検出信号出力用トランジスタＴ５のゲート電圧変化に応じて「Ｉｉｎｉ」から「Ｉｉｎｉ２」へ変化する。前述のようにスイッチＳＷ１のオン抵抗が無視できるぐらい小さければ、光検出線ＤＥＴＬの電位は殆どＶｃａｔのままとなる。
【００９９】
上記カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧はほとんど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作として電源線ＶＬ１を基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへ変化させる動作までの時間（ｔｍ３３〜ｔｍ３５）が短いことによる。
【０１００】
そして更に一定時間経過後の時点ｔｍ３４で、制御信号ｐＳＷ１によりスイッチＳＷ１がオフされ、また時点ｔｍ３５で電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。このときの状態を図３２に示す。
スイッチＳＷ１をオフすることで、光検出線ＤＥＴＬの電位は検出信号出力用トランジスタＴ５の閾値補正を行う方向に徐々に上昇を開始する。また電源線ＶＬを高電位（Ｖｃｃ）に変化させることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、更にセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧は大きくなる。
【０１０１】
ここで光検出線ＤＥＴＬの電位について考える。
光検出線ＤＥＴＬの電位は前述のようにスイッチＳＷ１をオフした直後から上昇してゆく（図２８参照）。
光検出動作を行う或るラインの光検出部３０（例えば光検出部３０−１）以外、例えば光検出部３０−２では、検出信号出力用トランジスタＴ５のゲートは、センサ兼用トランジスタＴ１０がオンとされており、基準電位Ｖｉｎｉとなっている。
このため、光検出線ＤＥＴＬの電位がＶｉｎｉ−ＶｔｈＴ５以下である場合には電流値は大きくなる。逆にＶｉｎｉ−ＶｔｈＴ５以上となれば、光検出動作を行う或るラインの光検出部３０（光検出部３０−１）の検出信号出力用トランジスタＴ５のゲート電圧の値によって流れる電流が決定される。
つまり光検出部３０−１の検出信号出力用トランジスタＴ５のゲート電位がＶｉｎｉ以上となれば、光検出線ＤＥＴＬには電位が出力されるということである。
【０１０２】
上記の一連の動作によって、図３２のように、最終的に光検出部３０−１の検出信号出力用トランジスタＴ５のゲート電圧は、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。ΔＶ’はセンサ兼用トランジスタＴ１０のリーク電流による検出信号出力用トランジスタＴ５のゲート電圧の上昇分である。
それに伴って光検出線ＤＥＴＬの電位もＶ０＋ΔＶとなる。なおＶ０は低階調表示時の光検出線ＤＥＴＬの電位としている。またΔＶは、上記ΔＶ’に応じた変動分である。
センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。
【０１０３】
この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
【０１０４】
一定時間経過後、時点ｔｍ３６で、検出動作制御部２１は電源線ＶＬ１を基準電位Ｖｉｎｉとする。このとき、検出信号出力用トランジスタＴ５のゲート電位が基準電位Ｖｉｎｉより大きければ、検出信号出力用トランジスタＴ５のゲートから電源線ＶＬ１に電流が流れ、検出信号出力用トランジスタＴ５のゲート電位は低下する。
その後時点ｔｍ３７で、検出動作制御部２１により制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとされる。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。さらに時点ｔｍ３８で制御信号ｐＳＷ１によりスイッチＳＷ１がオンとされる。図３３にこのときの状態を示している。
光検出線ＤＥＴＬの電位は、スイッチＳＷ１がオンとされることで、カソード電位Ｖｃａｔとなる。
【０１０５】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
この第２の実施の形態でも、第１の実施の形態と同様の効果を得ることができる。
また、第２の実施の形態では、スイッチＳＷ１がオフしているときは、電源線ＶＬから固定電源（例えばカソード電位Ｖｃａｔライン）への貫通電流は流れないため、消費電力は第１の実施の形態と比較して小さく抑えることができるという利点がある。
【０１０６】
＜５．第３の実施の形態＞
第３の実施の形態を図３４〜図４０で説明する。
図３４において、光検出部３０は、上記各実施の形態のと同様に、センサ兼用トランジスタＴ１０と、検出信号出力用トランジスタＴ５を有する。
そしてこの場合、検出信号出力用トランジスタＴ５のゲートと固定電位Ｖｃａｔの間に接続された第１の容量Ｃ２と、検出信号出力用トランジスタＴ５のゲートと電源線ＶＬの間に接続された第２の容量Ｃ３とを備えている。
電源線ＶＬ（ＶＬ１、ＶＬ２）には、検出動作制御部２１によって、電源電位Ｖｃｃと基準電位Ｖｉｎｉとしてのパルス電圧が与えられる。
【０１０７】
光検出ドライバ２２は、上記第２の実施の形態と同様、検出動作制御部２１からの制御信号ｐＳＷ１によってオン／オフされるスイッチＳＷ１と、電圧検出部２２ａを備えている。但しこの場合、スイッチＳＷ１が接続される固定電位は、基準電位Ｖｉｎｉのラインとされている。
【０１０８】
画素回路１０−１、光検出部３０−１側に注目して、図３５〜図４０により、光検出動作を詳しく述べる。
図３５には、光検出部３０−１の動作に関する波形として、上記図２８と同様、走査パルスＷＳ、制御信号ｐＳＷ１、電源線ＶＬ１の電源パルス、制御線ＴＬｂ１に与える制御パルスｐＴ１０、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を示している。
検出信号出力用トランジスタＴ５のゲート電圧と光検出線ＤＥＴＬの電圧については、太線と細線により区別できるように示している。
【０１０９】
なお、この図３５では１フレーム期間での波形を示しているが、２フレーム期間で光検出部３０−１、３０−２に対する制御パルスｐＴ１０、電源線ＶＬの電圧パルス、制御信号ｐＳＷ１、走査パルスＷＳを見た場合は、第２の実施の形態の図２７と同様の波形となる。
【０１１０】
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている（図２７参照）。
図３５でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ４３に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ４５に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
【０１１１】
図３６に時点ｔｍ４０〜４１の状態を示している。
まず光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。
また時点ｔｍ４０で制御信号ｐＳＷ１がＨレベルとされ、光検出線ＤＥＴＬに接続されたスイッチＳＷ１がオンする。これにより光検出線ＤＥＴＬの電位も基準電位Ｖｉｎｉに充電される。
このとき、検出信号出力用トランジスタＴ５のゲート・ソース間電圧は０Ｖとなり、検出信号出力用トランジスタＴ５はオフ状態となる。
なお、ここでは一例として光検出線ＤＥＴＬの初期化電位を基準電位Ｖｉｎｉとしているが、これに限定するものではなく、検出信号出力用トランジスタＴ５がオフ状態となるならば基準電位Ｖｉｎｉとは別電源でも問題ない。
【０１１２】
時点ｔｍ４１〜ｔｍ４２で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。このときの状態を図３７に示している。
このとき、光検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位も同じく基準電位Ｖｉｎｉのままである。
【０１１３】
一定時間経過後、時点ｔｍ４３で、検出動作制御部２１は制御パルスｐＴ１０をＬレベルとし、センサ兼用トランジスタＴ１０をオフする。図３８に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートにはΔＶａ’というカップリング量が入力される。
このときもスイッチＳＷ１はオン状態であるので、光検出線ＤＥＴＬの電位に変化はない。
また、センサ兼用トランジスタＴ１０のソース・ドレイン間には、カップリングによって電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときはセンサ兼用トランジスタＴ１０のリーク電流によっては検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。この時点では、センサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作であるスイッチＳＷ１のオフ、及び電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる動作までの時間が短いためである。
【０１１４】
そして更に一定時間経過後の時点ｔｍ４４で、検出動作制御部２１は制御信号ｐＳＷ１によりスイッチＳＷ１をオフし、さらに時点ｔｍ４５で、電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。このときの状態を図３９に示す。
電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。
このカップリング量ΔＶｂは容量Ｃ３に依存した値となるため、容量Ｃ３の値によって検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５（ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧）より大きくすることが可能である。
検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５よりも大きくできれば、検出信号出力用トランジスタＴ５はオンし、電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
また、容量Ｃ３を介したカップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧も大きくなり、受光した光量によって電源線ＶＬ（電源電位Ｖｃｃ）から検出信号出力用トランジスタＴ５のゲートに光リーク電流が流れる。
【０１１５】
この動作によって一定時間後、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’＋ΔＶｂから、Ｖｉｎｉ−ΔＶａ’＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って検出線の電位もＶ０＋ΔＶとなる。ΔＶ’はリーク電流によるゲート電圧の上昇分、ΔＶはゲート電圧の上昇分ΔＶ’に応じた光検出線ＤＥＴＬの電位上昇分である。
一般に光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１１６】
一定時間経過後の時点ｔｍ４６で、検出動作制御部２１は、電源線ＶＬを基準電位Ｖｉｎｉとする。このとき、再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１（基準電位Ｖｉｎｉ）からのカップリング量ΔＶｂが入力される。図４０に示す。
この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となってしまうため、検出信号出力用トランジスタＴ５はオフする。
その後、時点ｔｍ４７で、検出動作制御部２１は制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンする。検出信号出力用トランジスタＴ５のゲートには基準電位Ｖｉｎｉが入力される。
時点ｔｍ４８で検出動作制御部２１は制御信号ｐＳＷ１によりスイッチＳＷ１をオンする。この動作により検出信号出力用トランジスタＴ５のゲート電位及び光検出線ＤＥＴＬの電位はＶｉｎｉとなる。
【０１１７】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
即ちこの第３の実施の形態では、検出信号出力用トランジスタＴ５が光検出情報の出力を開始する前の検出準備動作において、光検出線ＤＥＴＬを基準電位Ｖｉｎｉに充電する動作が行われる。
そして、センサ兼用トランジスタＴ１０がオフ状態とされ、さらに電源線ＶＬが電源電位Ｖｃｃとされる。これにより第２の容量Ｃ３を介して、センサ兼用トランジスタＴ１０のゲート・ドレイン間電圧に電位差を発生させ、また検出信号出力用トランジスタＴ１０のゲート電位を上昇させて光検出情報の出力を開始させるものである。
【０１１８】
この第３の実施の形態でも、第１、第２の実施の形態と同様、精度の良い光検出動作が可能であり、尚且つ焼き付き等の画質不良を対策することができる。また光検出部３０に対する制御系は２系統（ＶＬ、ＴＬｂ）でよくパネル構成的にも有利である。
その上で、光検出動作時に電源線ＶＬからの貫通電流をなくすことができる。このため著しい低消費電力化が実現できる。特に上記第２の実施の形態では、スイッチＳＷ１がオンするときは、検出信号出力用トランジスタＴ５のゲートが基準電位Ｖｉｎｉに充電されているので全ライン分の貫通電流が流れていた。本例では、スイッチＳＷ１がオンのときでも貫通電流は流れない。
【０１１９】
＜６．第４の実施の形態＞
第４の実施の形態を図４１，図４２で説明する。
図４１において光検出部３０の構成は上記第３の実施の形態と同様である。この図４１では、光検出ドライバ２２が、電圧検出部２２ａとダイオードＤ１による構成とされている。ダイオードＤ１は、基準電位Ｖｉｎｉのラインに接続されている。
【０１２０】
画素回路１０−１、光検出部３０−１側に注目して、図４２により光検出動作を述べる。図４２には、光検出部３０−１の動作に関する波形として、走査パルスＷＳ、電源線ＶＬ１の電源パルス、制御線ＴＬｂ１に与える制御パルスｐＴ１０、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を示している。検出信号出力用トランジスタＴ５のゲート電圧と光検出線ＤＥＴＬの電圧については、太線と細線により区別できるようにしている。
なお、この図４２では１フレーム期間での波形を示しているが、２フレーム期間で光検出部３０−１、３０−２に対する制御パルスｐＴ１０、電源線ＶＬの電圧パルス、走査パルスＷＳを見た場合は、第１の実施の形態の図１９と同様の波形となる。
【０１２１】
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている（図１９参照）。図４２でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ５２に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ５３に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
この検出準備期間では、光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。このため光検出部３０−１、３０−２の各検出信号出力用トランジスタＴ５のゲートには、基準電位Ｖｉｎｉが入力される。
光検出線ＤＥＴＬの電位は、Ｖｉｎｉ＋ＶｔｈＤ１となっている。ＶｔｈＤ１はダイオードＤ１の閾値電圧である。
【０１２２】
時点ｔｍ５０〜ｔｍ５１で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。
このとき、光検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位はＶｉｎｉ＋ＶｔｈＤ１のままである。
【０１２３】
時点ｔｍ５２で、検出動作制御部２１は制御パルスｐＴ１０をＬレベルとし、センサ兼用トランジスタＴ１０をオフする。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートにはΔＶａ’というカップリング量が入力され、ゲート電圧はＶｉｎｉ−ΔＶａ’となる。
【０１２４】
時点ｔｍ５３で、検出動作制御部２１は電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。
上記第３の実施の形態の場合と同様、電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。
容量Ｃ３の値の設定により、このカップリング量ΔＶｂの入力で、検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５＋ＶｔｈＤ１より大きくすることができる。（ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧）
これにより検出信号出力用トランジスタＴ５はオンし、電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
また、容量Ｃ３を介したカップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧も大きくなり、受光した光量によって電源線ＶＬ（電源電位Ｖｃｃ）から検出信号出力用トランジスタＴ５のゲートに光リーク電流が流れる。
【０１２５】
この動作によって一定時間後、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’＋ΔＶｂから、Ｖｉｎｉ−ΔＶａ’＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って検出線の電位もＶ０＋ΔＶとなる。ΔＶ’はリーク電流によるゲート電圧の上昇分、ΔＶはゲート電圧の上昇分ΔＶ’に応じた光検出線ＤＥＴＬの電位上昇分である。
光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１２６】
一定時間経過後の時点ｔｍ５４で、検出動作制御部２１は、電源線ＶＬを基準電位Ｖｉｎｉとする。このとき、再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１（基準電位Ｖｉｎｉ）からのカップリング量ΔＶｂが入力される。
この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となり、検出信号出力用トランジスタＴ５はオフする。
時点ｔｍ５５で、検出動作制御部２１は制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンする。検出信号出力用トランジスタＴ５のゲートには基準電位Ｖｉｎｉが入力される。
その後、光検出線ＤＥＴＬの電位はＶｉｎｉ＋ＶｔｈＤ１に戻る。
【０１２７】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
この第４の実施の形態でも、第３の実施の形態と同様の効果が得られる。
【０１２８】
＜７．第５の実施の形態＞
第５の実施の形態を図４３，図４４で説明する。
この第５の実施の形態は、第３の実施の形態（図３４）に対し、スイッチングトランジスタＴ３を加えたものである。
【０１２９】
この場合、検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａ（ＴＬａ１，ＴＬａ２）に接続されている。
例えば図１に示した検出動作制御部２１が、制御線ＴＬａに制御パルスｐＴ３を与えることで、スイッチングトランジスタＴ３をオン／オフ制御する。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５を流れる電流が光検出線ＤＥＴＬに出力される構成となっている。
【０１３０】
２フレーム期間で示した動作波形を図４４に示す。この図４４は、上記図２７と同様の各信号波形に、光検出部３０−１、３０−２の各スイッチングトランジスタＴ３に対する制御パルスｐＴ３を示したものである。
この場合、光検出線ＤＥＴＬに、センサ兼用トランジスタＴ１０の光リーク電流に応じた電位変化が現れ、光検出ドライバ２２ａが電圧検出を行う光検出期間は、制御パルスｐＴ３と電源線ＶＬの電位によって決まる。
上述の第３の実施の形態の場合、１フレーム内の光検出期間は電源線ＶＬが電源電位Ｖｃｃとなっている期間であった（図３５、図２７参照）。
これに対して、図４３の例の光検出部３０の場合、スイッチングトランジスタＴ３がオンとされることで光検出線ＤＥＴＬへの出力が行われる。従って図４４に示すように、光検出期間は、制御パルスｐＴ３がＨレベルでスイッチングトランジスタＴ３がオンであり、かつ電源線ＶＬが電源電位Ｖｃｃとなっている期間となる。
【０１３１】
このため光検出期間を電源線ＶＬのパルス電圧のみでなく、電源線ＶＬの電位の立ち上がりとスイッチングトランジスタＴ３のオフで決めることができる。さらに電源線ＶＬが電源電位Ｖｃｃとなっている期間内で、スイッチングトランジスタＴ３を制御して、光検出期間を短く設定することもできる。
【０１３２】
＜８．第６の実施の形態＞
第６の実施の形態について図４５〜図４８で説明する。
なお、第６及び後述する第７の実施の形態の場合、有機ＥＬ表示装置の構成は図４５に示すようになる。上述した図１の構成と異なる点を述べる。図１と同一部分は同一符号を付し、各部の詳細な説明は省略する。
図４５の場合、検出動作制御部２１から各光検出部３０に対しては、電源線ＶＬ（ＶＬ１、ＶＬ２・・・）により電源パルスを与えるのみとなる。即ち検出動作制御部２１が電源線ＶＬによって各光検出部３０に対して電源電圧Ｖｃｃと基準電圧Ｖｉｎｉとしてのパルス電圧を与える。
【０１３３】
そして上述した第１〜第４の実施の形態では、検出動作制御部２１は図１に示した制御線ＴＬｂによって制御パルスｐＴ１０を各光検出部３０に与えていたが、第６，第７の実施の形態では、この制御パルスｐＴ１０による制御は行われない。つまり光検出部３０内のセンサ兼用トランジスタＴ１０のオン／オフ制御は検出動作制御部２１によっては行われない。
これは、検出動作制御部２１内において制御パルスｐＴ１０を発生させるドライバは不要となることを意味する。
【０１３４】
なお、第６の実施の形態の場合、検出動作制御部２１は光検出ドライバ２２に対して制御信号ｐＳＷ１を供給する。
また、第７の実施の形態の場合、検出動作制御部２１は光検出ドライバ２２に対して制御信号ｐＳＷ１、ｐＳＷ２を供給する。
【０１３５】
図４６に第６の実施の形態の画素回路１０及び光検出部３０の構成を示す。
光検出部３０は、センサ兼用トランジスタＴ１０、検出信号出力用トランジスタＴ５、第１の容量Ｃ２，第２の容量Ｃ３が設けられること、電源線ＶＬが導入されること、及び上記各素子間の接続構成は、上記第３の実施の形態と同様である。
但し、センサ兼用トランジスタＴ１０のゲートは固定電位Ｖｃｃ２のラインに接続される。さらに、第１の容量Ｃ２の一端も、固定電位Ｖｃｃ２のラインに接続される。
画素回路１０及び光検出ドライバ２２の構成は図３４（第３の実施の形態）と同様としている。
【０１３６】
図４７に２フレーム期間での各信号波形を示している。基本的には第３の実施の形態の場合（第３の実施の形態で参照する図２７）と同様であるが、この図４７の場合、制御パルスｐＴ１０は存在しない。
そして、各光検出部３０では、電源線ＶＬが基準電位Ｖｉｎｉであるときに検出準備が行われ、電源線ＶＬが電源電位Ｖｃｃとなっている期間が光検出期間となる。
【０１３７】
この第６の実施の形態の場合、センサ兼用トランジスタＴ１０のゲートが固定電位Ｖｃｃ２という電源に接続されていることを特徴としている。
この固定電位Ｖｃｃ２は、基準電位Ｖｉｎｉとセンサ兼用トランジスタＴ１０の閾値電圧ＶｔｈＴ１０の和よりも大きい。さらに固定電位Ｖｃｃ２は、電源線ＶＬが基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化した後の検出信号出力用トランジスタＴ５のゲート電位と、センサ兼用トランジスタＴ１０の閾値電圧ＶｔｈＴ１０の和よりも小さく設定されている。
つまり固定電位Ｖｃｃ２は、電源線ＶＬの電位が基準電位Ｖｉｎｉの時にはセンサ兼用トランジスタＴ１０をオンし、かつ電源線ＶＬの電位が基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化した時は、センサ兼用トランジスタＴ１０をオフする電位に設定されている。
【０１３８】
固定電位Ｖｃｃ２をこのような電源設定として、センサ兼用トランジスタＴ１０のゲートに入力することで、電源線ＶＬが基準電位Ｖｉｎｉのときは、センサ兼用トランジスタＴ１０はスイッチとして検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉを充電できる。また電源線ＶＬが電源電位Ｖｃｃとなったときはセンサ兼用トランジスタＴ１０を光検出素子として検出信号出力用トランジスタＴ５のゲートに光リーク電流を流し、受光した光量によって検出信号出力用トランジスタＴ５のゲート電位を変化させることができる。
その結果、光検出動作時に電源線ＶＬからの貫通電流をなくし、焼き付き等の画質不良を対策できることに加えて制御線数を削減することができる。従って検出動作制御部２１内に設ける駆動回路（ドライバ）の個数を削減することが可能となり、低コスト化に貢献できる。
【０１３９】
図４８で光検出部３０−１に注目して光検出動作を説明する。
図４８には、光検出部３０−１の動作に関する波形として、走査パルスＷＳ、電源線ＶＬ１の電源パルスを示している。また検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を、太線と細線により区別して示している。さらに固定電位Ｖｃｃ２を一点鎖線で示している。
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、図４７に示したように電源線ＶＬを基準電位Ｖｉｎｉとしている。
図４８でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ６４に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。
上述の通り、電源線ＶＬ１が基準電位Ｖｉｎｉであるときは、センサ兼用トランジスタＴ１０がオンとされている。この期間（時点ｔｍ６４まで）が検出準備期間となる。
【０１４０】
検出準備期間において、光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。
また時点ｔｍ６０で制御信号ｐＳＷ１がＨレベルとされ、光検出線ＤＥＴＬに接続されたスイッチＳＷ１がオンとされ、光検出線ＤＥＴＬの電位は基準電位Ｖｉｎｉに初期化される。
この状態で、検出信号出力用トランジスタＴ５のゲート・ソース間電圧は０Ｖとなり、検出信号出力用トランジスタＴ５はオフ状態となる。
【０１４１】
時点ｔｍ６１〜ｔｍ６２で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。
このとき、光検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位も同じく基準電位Ｖｉｎｉのままである。
【０１４２】
検出動作制御部２１は時点ｔｍ６３で制御信号ｐＳＷ１によりスイッチＳＷ１をオフとした後、時点ｔｍ６４で電源線ＶＬ１を電源電位Ｖｃｃとする。
電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、センサ兼用トランジスタＴ１０がオフとなる。
そして検出信号出力用トランジスタＴ５のゲートには、容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。図４８のように検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ＋ΔＶｂに上昇する。
カップリング量ΔＶｂは容量Ｃ３に依存した値となるため、容量Ｃ３の値によって検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５（ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧）より大きくすることが可能である。
検出信号出力用トランジスタＴ５のゲート電位がＶｉｎｉ＋ＶｔｈＴ５よりも大きくなることで、検出信号出力用トランジスタＴ５はオンし、電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
また、容量Ｃ３を介したカップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧も大きくなり、受光した光量によって電源線ＶＬ（電源電位Ｖｃｃ）から検出信号出力用トランジスタＴ５のゲートに光リーク電流が流れる。
【０１４３】
この動作によって一定時間後、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ＋ΔＶｂから、Ｖｉｎｉ＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って検出線の電位もＶ０＋ΔＶとなる。ΔＶ’はリーク電流によるゲート電圧の上昇分、ΔＶはゲート電圧の上昇分ΔＶ’に応じた光検出線ＤＥＴＬの電位上昇分である。
一般に光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１４４】
一定時間経過後の時点ｔｍ６５で、検出動作制御部２１は、電源線ＶＬを基準電位Ｖｉｎｉとする。このとき、再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１（基準電位Ｖｉｎｉ）からのカップリング量ΔＶｂが入力される。
この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となってしまうため、検出信号出力用トランジスタＴ５はオフする。
またこのときセンサ兼用トランジスタＴ１０はオンとなるため、検出信号出力用トランジスタＴ５のゲートには基準電位Ｖｉｎｉが入力される。
時点ｔｍ６６で検出動作制御部２１は制御信号ｐＳＷ１によりスイッチＳＷ１をオンする。この動作により光検出線ＤＥＴＬの電位はＶｉｎｉとなる。
【０１４５】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
以上のようにこの第６の実施の形態では、センサ兼用トランジスタＴ１０には固定電位Ｖｃｃ２がゲート電圧として与えられている。そしてセンサ兼用トランジスタＴ１０は、電源線ＶＬが基準電位Ｖｉｎｉであるときにオンとなり、電源線ＶＬが電源電位Ｖｃｃであるときにオフとなる。
そして、電源線ＶＬが電源電位Ｖｃｃとされ、センサ兼用トランジスタＴ１０がオフ状態とされることで、第２の容量Ｃ３を介して、センサ兼用トランジスタＴ１０のゲート・ドレイン間電圧に電位差を発生させ、また検出信号出力用トランジスタＴ１０のゲート電位を上昇させて光検出情報の出力を開始させるものである。
【０１４６】
センサ兼用トランジスタＴ１０のオン／オフ制御系が不要となることで、各光検出部３０のセンサ兼用トランジスタＴ１０のゲートラインを共通化できる。
また特に図４６の例の場合、第１の容量Ｃ２の一端も固定電位Ｖｃｃ２としており、Ｃ２の接続点も共通化できる。
これにより、光検出部３０に対する制御線数の削減、検出動作制御部２１における制御線ドライバの削減等で、パネル構成を著しく簡略化でき、高歩留まり化が実現できる。
また、光検出動作時に電源線ＶＬからの貫通電流をなくし、消費電力の削減を図ることができる。
【０１４７】
＜９．第７の実施の形態＞
第７の実施の形態を図４９〜図５６で説明する。
この場合、図４９に示すように、光検出部３０は、センサ兼用トランジスタＴ１０、検出信号出力用トランジスタＴ５、第１の容量Ｃ２，第２の容量Ｃ３が設けられること、電源線ＶＬが導入されること、及び上記各素子間の接続構成は、上記第６の実施の形態と同様である。
但し、各光検出部３０においてセンサ兼用トランジスタＴ１０のゲートが光検出線ＤＥＴＬに接続されている点、及び容量Ｃ２の一端はカソード電位Ｖｃａｔに接続されている点が上記第６の実施の形態と異なる。
また光検出ドライバ２２では、光検出線ＤＥＴＬに接続されたスイッチＳＷ１，ＳＷ２が設けられている。
スイッチＳＷ１は、他端が基準電位Ｖｉｎｉのラインに接続され、図４５に示した検出動作制御部２１からの制御信号ｐＳＷ１によってオン／オフされる。
スイッチＳＷ２は、他端が固定電位Ｖｄｄのラインに接続され、検出動作制御部２１からの制御信号ｐＳＷ２によってオン／オフされる。
【０１４８】
図５０に２フレーム期間の信号波形を示す。
先の第６の実施の形態と同様、各光検出部３０では、電源線ＶＬが電源電位Ｖｃｃとされている期間が光検出期間となる。
そして制御信号ｐＳＷ２によってスイッチＳＷ２がオンとされた時点から、制御信号ｐＳＷ１によってスイッチＳＷ１がオフとされるまでの時点が検出準備の期間となる。
即ちスイッチＳＷ１，ＳＷ２については、検出準備のためにまずスイッチＳＷ２が一定期間オンとされる。そしてスイッチＳＷ２をオフした後、スイッチＳＷ１を一定期間オンとすることになる。
【０１４９】
図５１〜図５６で光検出部３０−１に注目して光検出動作を説明する。
図５１には、光検出部３０−１の動作に関する波形として、走査パルスＷＳ、電源線ＶＬ１の電源パルス、制御信号ｐＳＷ１、ｐＳＷ２を示している。また検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を、太線と細線により区別して示している。
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、図５０に示したように電源線ＶＬを基準電位Ｖｉｎｉとしている。
図５１でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ７６に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。
上述の通り、検出準備期間はスイッチＳＷ１，ＳＷ２により規定される。時点ｔｍ７０〜ｔｍ７３で制御信号ｐＳＷ２によりスイッチＳＷ２がオンとされ、また時点ｔｍ７４〜ｔｍ７５で制御信号ｐＳＷ１によりスイッチＳＷ１がオンとされる。
【０１５０】
まず光検出準備のため、検出動作制御部２１は時点ｔｍ７０でスイッチＳＷ２をオンする。図５２に示すが、スイッチＳＷ２がオンとされることで、光検出線ＤＥＴＬの電位は電位Ｖｄｄとされる。
ここで固定電位Ｖｄｄは、基準電位Ｖｉｎｉとセンサ兼用トランジスタＴ１０の閾値電圧ＶｔｈＴ１０の和以上の値となっている。またこの時点、電源線ＶＬは基準電位Ｖｉｎｉとされている。
センサ兼用トランジスタＴ１０のゲートは光検出線ＤＥＴＬに接続されているため、光検出線ＤＥＴＬが電位Ｖｄｄとなることで、センサ兼用トランジスタＴ１０はオンとなる。これにより検出信号出力用トランジスタＴ５のゲート電位が基準電位Ｖｉｎｉに充電される。
このとき、検出信号出力用トランジスタＴ５のソースは電源線ＶＬとなり、そのゲート・ソース間電圧は０Ｖとなる。その結果、検出信号出力用トランジスタＴ５はオフ状態となっている。
【０１５１】
次に時点ｔｍ７１〜ｔｍ７２で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。このときの状態を図５３に示す。
このとき、スイッチＳＷ２がオンしており、従って検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位も固定電位Ｖｄｄのままである。
【０１５２】
検出動作制御部２１は時点ｔｍ７３でスイッチＳＷ２をオフし、また時点ｔｍ７４に制御信号ｐＳＷ１によりスイッチＳＷ１をオンする。このときの状態を図５４に示す。
スイッチＳＷ１をオンすることで光検出線ＤＥＴＬの電位は電位Ｖｄｄから基準電位Ｖｉｎｉに変化する。
このためセンサ兼用トランジスタＴ１０のゲート電位も基準電位Ｖｉｎｉとなり、センサ兼用トランジスタＴ１０はオフする。
このとき、センサ兼用トランジスタＴ１０のゲート電圧の変化（光検出線ＤＥＴＬの電位変化）によって、検出信号出力用トランジスタＴ５のゲートにはΔＶａ’というカップリング量が入力される。
センサ兼用トランジスタＴ１０のソース・ドレイン間にはカップリングによって電位差が生じ、受光した光量によってそのリーク量を変化させる。しかし、センサ兼用トランジスタＴ１０の光リーク電流によっては検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作であるスイッチＳＷ１のオフ及び電源線ＶＬが電源電位Ｖｃｃへ変化するまでの時間が短いことによる。
【０１５３】
そして更に一定時間経過後の時点ｔｍ７５で、検出動作制御部２１はスイッチＳＷ１をオフし、また時点ｔｍ７６で、電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。このときの状態を図５５に示す。
電源線ＶＬを基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、検出信号出力用トランジスタＴ５のゲートには容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。
このカップリング量ΔＶｂは容量Ｃ３に依存した値となるため、容量Ｃ３の値によって検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５より大きくすることが可能である。ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧である。
検出信号出力用トランジスタＴ５のゲート電位がＶｉｎｉ＋ＶｔｈＴ５よりも大きくなることで、検出信号出力用トランジスタＴ５はオンする。従って電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
【０１５４】
このとき、光検出線ＤＥＴＬの電位は、基準電位Ｖｉｎｉから徐々に増加することになるが、基本的に光検出線ＤＥＴＬの電位は、光検出部３０−１の検出信号出力用トランジスタＴ５のゲートの増加によって上昇する。従って、光検出線ＤＥＴＬの電位は検出信号出力用トランジスタＴ５のゲート電位からその閾値電圧を引いた値よりも小さくなっている。
これより光検出期間において光検出部３０−１のセンサ兼用トランジスタＴ１０のゲート・ソース間電位は常に負となる。またカップリングによってソース・ドレイン間電位も大きくなる。このため、光検出部３０−１のセンサ兼用トランジスタＴ１０は、受光した光量によって電源線ＶＬ１から検出信号出力用トランジスタＴ５のゲートに光リーク電流を流すこととなる。
【０１５５】
この動作によって一定時間後、検出信号出力用トランジスタＴ５（Ｎ）のゲート電圧はＶｉｎｉ−ΔＶａ’＋ΔＶｂからＶｉｎｉ−ΔＶａ’＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って光検出線の電位もＶ０＋ΔＶとなる。
また検出線ＤＥＴＬの電位が、基準電位Ｖｉｎｉと光検出部３０−２のセンサ兼用トランジスタＴ１０の閾値電圧の和を超えた時、光検出部３０−２のセンサ兼用トランジスタＴ１０はオンし、光検出部３０−２の検出信号出力用トランジスタＴ５のゲート電位は基準電位Ｖｉｎｉとなる。
【０１５６】
一般に光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。図５１に示す光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１５７】
一定時間経過した時点ｔｍ７７で、検出動作制御部２１は光検出動作終了として電源線ＶＬ１を基準電位Ｖｉｎｉとする。
このとき再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１からのカップリング量ΔＶｂが入力される。この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となってしまうため、検出信号出力用トランジスタＴ５はオフする。このときの状態を図５６に示す。
ここで、カップリングによって検出信号出力用トランジスタＴ５のゲート電圧とセンサ兼用トランジスタＴ１０の閾値電圧の和より光検出線ＤＥＴＬの電位が大きくなった場合、センサ兼用トランジスタＴ１０はオンし、検出信号出力用トランジスタＴ５のゲート電位を基準電位Ｖｉｎｉに充電する。
なお、大きくなければ検出信号出力用トランジスタＴ５の電位は保持される。しかしその後、時点ｔｍ７８でスイッチＳＷ２がオンすることで光検出線ＤＥＴＬの電位が固定電位Ｖｄｄとなるため、センサ兼用トランジスタＴ１０はオンし検出信号出力用トランジスタＴ５のゲート電位はＶｉｎｉに充電される。
【０１５８】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
以上のように第７の実施の形態では、センサ兼用トランジスタＴ１０はゲートが光検出線ＤＥＴＬに接続されているとともに、光検出線ＤＥＴＬは、スイッチＳＷ１，ＳＷ２により２つの固定電位（Ｖｄｄ，Ｖｉｎｉ）に充電できる構成とされている。
また光検出部３０は、検出信号出力用トランジスタＴ５のゲートと固定電位（Ｖｃａｔ）の間に接続された第１の容量Ｃ２と、検出信号出力用トランジスタＴ５のゲートと電源線ＶＬの間に接続された第２の容量Ｃ３とを備えている。
そして光検出線ＤＥＴＬに充電する２つの固定電位のうち、高電位の方（Ｖｄｄ）は、センサ兼用トランジスタＴ１０をオンさせる電位である。また低電位の方は、第２の容量Ｃ３を介して電源線ＶＬからのカップリングが入力される検出信号出力用トランジスタＴ５をオンとさせるために設定された電位である。低電位の方は例えば基準電位Ｖｉｎｉとされる。
【０１５９】
この第７の実施の形態の場合、センサ兼用トランジスタＴ１０のゲートに与える固定電源を削減することができる点で、第６の実施の形態よりも構成の簡略化、高歩留まり化が実現できる。
また、第６の実施の形態と同様、光検出動作時に電源線ＶＬからの貫通電流をなくし、焼き付き等の画質不良を対策できることに加えて制御線数を削減することができるので、検出動作制御部２１に設ける駆動回路（ドライバ）の個数を削減できる。このため低コスト化に貢献できる。
【０１６０】
なお上記例では、スイッチＳＷ１，ＳＷ２を設けて光検出線ＤＥＴＬに２つの固定電位（Ｖｄｄ，Ｖｉｎｉ）を充電する構成とした。これに代えて、電位Ｖｄｄ，Ｖｉｎｉのパルス電圧を発生させるようにし、１つのスイッチを介してそれぞれ所定タイミングで光検出線ＤＥＴＬに与える構成としてもよい。
【０１６１】
＜１０．変形例、応用例＞
以上、第１〜第７の実施の形態を説明してきたが、ここで各実施の形態に適用できる変形例を説明する。
【０１６２】
まず、異なる波長の光を検出する光検出部３０において、光検出線ＤＥＴＬに出力される電圧レベルを一定とするために、光検出部３０内におけるセンサ兼用トランジスタＴ１０の感度を変えることが考えられる。
【０１６３】
具体的にはエネルギーが高い光を検出するセンサ兼用トランジスタＴ１０の感度を低く、逆にエネルギーが低い光を検出するセンサ兼用トランジスタＴ１０の感度を高く設定する。一例として、光感度を変えるにはセンサ兼用トランジスタＴ１０としてのトランジスタのチャネル長、チャネル幅で決定されるトランジスタサイズや、チャネル材料の膜厚を変更すればよい。
即ち、エネルギーの強い光（例えばＢ光）を検出する光検出部３０におけるセンサ兼用トランジスタＴ１０のチャネル膜厚は薄く、トランジスタのチャネル幅は小さいものとする。また逆にエネルギーの弱い光を検出する光検出部３０におけるセンサ兼用トランジスタＴ１０のチャネル膜厚は厚く、トランジスタのチャネル幅は大きくする。
例えばＢ光画素、Ｇ光画素、Ｒ光画素に対応する各光検出部３０において、Ｂ光を検出するセンサ兼用トランジスタＴ１０のチャネル膜厚は最も薄く、Ｒ光を検出するセンサ兼用トランジスタＴ１０のチャネル膜厚は最も厚くする。或いはＢ光を検出するセンサ兼用トランジスタＴ１０のチャネル幅は最も小さく、Ｒ光を検出するセンサ兼用トランジスタＴ１０のチャネル幅は最も大きくする。或いはこの両方を行う。
【０１６４】
一般的には光検出素子は受光する光の波長が短いほど、つまり光のエネルギーが大きいほど多くのリーク電流を流すこととなる。このため、受光する光の波長に応じて、センサ兼用トランジスタＴ１０の感度設定を行っておくことで、受光する光のエネルギーによらず、各光検出部３０についての検出信号出力用トランジスタＴ５のゲート電位の変化を一定値とすることができる。その結果、光検出線ＤＥＴＬに出力される電圧を同じ電圧（発光波長によっては異ならない電圧）とすることができる。それによって、光検出ドライバ２２の簡略化が可能となる。
【０１６５】
また、画素回路１０の構成については全く上記例に限定されず、他にも多様な構成が採用できる。即ち図１６等に示した画素回路１０の構成にかかわらず、発光動作を行う画素回路を採用する表示装置であって、画素回路の外部に、その画素回路の発光光量を検出する光検出部を設ける表示装置に、各実施の形態は広く採用できる。
【０１６６】
また、各実施の形態において、光検出部３０や光検出ドライバ２２においてカソード電位Ｖｃａｔを利用している例があるが、それらはカソード電位Ｖｃａｔに限らず、他の固定電位を用いてもよい。
【０１６７】
また、複数ラインでの光検出を同一タイミングで行ったり、若しくは複数ラインの光検出期間を時間的にオーバーラップさせる例も考えられる。このようなタイミングを採る事で光検出素子数を増加させることができるため、光検出精度を増加させ、更に光検出期間を短くすることが可能となる。
【０１６８】
例えばある特定のラインにおいてＥＬ素子の発光輝度を検出する際に複数ラインでの光検出期間を同時とするか、或いはオーバーラップさせる。つまり複数の光検出部３０で、同時に１つの画素回路３０の有機ＥＬ素子１の光を検出する期間が得られるようにする。
図５７は、第１の実施の形態で図１９に示した各波形を示している。図５７（ａ）は光検出部３０−１、３０−２に対しての、電源線ＶＬ１，ＶＬ２の電源パルス、及び制御線ＴＬｂ１，ＴＬｂ２の制御パルスｐＴ１０を、同時のタイミングで与える例である。光検出部３０−１、３０−２における光検出期間が同一期間となる。
即ち、図１６の画素回路１０−１を発光させたときに、２つの光検出部３０−１で、同時に光検出動作を行うことになる。
また図５７（ｂ）は、光検出部３０−１、３０−２に対しての、電源線ＶＬ１，ＶＬ２の電源パルス、及び制御線ＴＬｂ１，ＴＬｂ２の制御パルスｐＴ１０により、光検出期間がオーバラップしている例である。この場合、光検出部３０−１、３０−２における光検出期間が同時に行われる期間が生ずる。つまりオーバラップ期間では、図１６の画素回路１０−１を発光させたときに、２つの光検出部３０−１で、同時に光検出動作を行うことになる。
なお、ここでは２ラインの画素の例のみで示しているが、複数ラインの光検出部３０が同時もしくは時間的にオーバラップして光検出情報を出力する例としては、もちろん３ライン以上の光検出部３０に適用しても良い。
【０１６９】
例えばこのように光検出期間を同時とするか、オーバーラップさせることにより光検出感度を増加させることができ、また光検出線ＤＥＴＬへのリークに応じた電圧上昇を早めることができる。すると、光検出期間を短くしたり光検出素子を小さくしたりすることも可能となる。その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
図５７では第１の実施の形態に準じて示したが、第２〜第７の実施の形態でも、それぞれ光検出期間を設定するパルスのタイミング設定により、光検出期間を複数のラインの光検出部３０で同時又はオーバラップさせることで、同様の効果が得られる。
【０１７０】
次に本発明の応用例について述べる。
これは画面に対して外部から光を照射して情報入力を行う電子機器としての例である。
例えば図５８（ａ）は、ユーザがレーザポインタ１００によって表示パネル１０１に光を当てている状態を示している。
表示パネル１０１は、上述した図１，図４５の有機ＥＬ表示パネルである。
表示パネル１０１上で、例えば全画面を黒表示している状態で、レーザポインタ１００の光で例えば円形を描く。すると、その円形が表示パネル１０１の画面上に表示されるような装置である。
つまり、レーザポインタ１００の光を、画素アレイ２０上の光検出部３０で検出する。そして光検出部３０はレーザ光の検出情報を水平セレクタ１１（信号補正部１１ａ）に伝達する。
水平セレクタ１１はレーザ光を検出した光検出部３０に対応する画素回路１０に対して、所定の輝度の信号値Ｖｓｉｇを与えるようにする。
すると、表示パネル１０１の画面上でのレーザ光の照射位置のみ、高輝度の発光を行わせることができ、つまりレーザ照射によりパネル上に図形、文字、記号等の描画を行うような表示が可能となる。
【０１７１】
また図５８（ｂ）は、レーザポインタ１００による方向の入力を検出する例である。
レーザポインタ１００によってレーザ光を例えば右から左に移動するように照射する。表示パネル１０１内の各光検出部３０による検出結果として、画面上のレーザ照射位置の変化を検出できるため、ユーザがどのような方向性でレーザ光を当てたかが検出できる。
この方向を操作入力として認識するようにし、例えば表示内容の切り換えなどを行う。
もちろん画面上に表示させた操作アイコン等にレーザを当てることで、操作内容を認識するといったことも可能である。
【０１７２】
これらのように、外部からの光を表示パネル１０１上の座標入力の形で認識し、各種の動作、アプリケーションに適用することが可能である。
また、このような描画や操作入力に適用する場合、上述した図５７の例のように、複数の光検出部３０が同時もしくは時間的にオーバラップして光検出情報を出力するようにすると、外部光の検出能力を上げることができ、好適である。
例えば外部から与えられる光を検出する際に複数ラインで光検出期間をオーバーラップさせることで光検出感度を増加させることができ、光検出期間を短くしたり光検出素子を小さくしたりすることが可能となる。その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
【符号の説明】
【０１７３】
１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１１ａ 信号値補正部、１２ ライトスキャナ、２０ 画素アレイ、２１ 検出動作制御部、２２ 光検出ドライバ、２２ａ 電圧検出部、３０ 光検出部、Ｔ１０ センサ兼用トランジスタ、Ｃ２，Ｃ３ 容量、Ｔ５ 検出信号出力用トランジスタ、ＤＥＴＬ 光検出線、ＶＬ 電源線
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）等の自発光素子を画素回路に用いた表示装置と、その画素回路に対して設けられる光検出部の光検出方法、さらに電子機器に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特表２００７−５０１９５３号公報
【特許文献２】特表２００８−５１８２６３号公報
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機ＥＬ素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機ＥＬ素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
【０００４】
このような有機ＥＬ素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラを無くすことが重要である。
画素の発光輝度のばらつきは、パネル製造時の初期状態でも生じるが、経時変化によっても生じる。
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。
その結果、例えば図５９（ａ）のように、黒表示に白いＷＩＮＤＯＷパターンを表示した後再び白表示に戻すとＷＩＮＤＯＷパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。
【０００５】
このような状況に対処するものとして、上記特許文献１，２では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画素回路に対して、画素回路の発光素子による光を検出する光検出部を備えた表示装置を対象とする。例えば光検出部で検出された光量情報に応じて信号値を補正することで、上記のような焼き付きが発生しないようにする表示装置を実現する。そして、その場合に、光検出部が精度良く検出を行うことができ、かつ少ない素子数や制御ライン数等で構成できる光検出部を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部とを備えている。
特に、上記光検出部は、上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、所定の基準電位を供給し、上記センサ・スイッチ兼用素子がオフ状態とされているときに、上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する構成とされている。
また、上記光検出部に対しては、所定の動作電源電位と上記基準電位が切り換えられる電源線が導入され、上記電源線に、上記センサ・スイッチ兼用素子及び上記検出信号出力用トランジスタが接続されており、上記電源線が上記基準電位とされているときに上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記基準電位が供給され、上記センサ・スイッチ兼用素子がオフ状態とされ、また上記電源線が上記動作電源電位とされることで、上記センサ・スイッチ兼用素子が上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する。
【０００８】
また、上記光検出部にはさらに、上記検出信号出力用トランジスタのゲートと固定電位の間に接続された第１の容量と、上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えている。
またこの場合において、上記センサ・スイッチ兼用素子がオフ状態とされ、さらに上記電源線が上記動作電源電位とされることで、上記第２の容量を介して、上記センサ・スイッチ兼用素子としてのトランジスタのゲート・ドレイン間電圧に電位差を発生させ、また上記検出信号出力用トランジスタのゲート電位を上昇させて光検出情報の出力を開始させる構成である。
また上記センサ・スイッチ兼用素子としてのトランジスタのゲートには、上記電源線が上記基準電位であるときにセンサ・スイッチ兼用素子がオンとなり、上記電源線が上記動作電源電位であるときにセンサ・スイッチ兼用素子がオフとなる、固定のゲート電位が与えられる。
或いは、上記センサ・スイッチ兼用素子としてのトランジスタのゲートは、上記光検出線に接続されているとともに、上記光検出線は、少なくとも２つの固定電位に充電できる構成である。
【０００９】
また本発明の光検出方法は、発光素子を有する画素回路と、上記画素回路の上記発光素子からの光を検出して光検出情報を出力する光検出部とを備えた表示装置における光検出方法として、上記光検出部に、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子と、光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを設け、上記センサ・スイッチ兼用素子のオフ状態で該センサ・スイッチ兼用素子に流れる電流の変動分に応じた光検出情報を、上記検出信号出力用トランジスタから上記光検出線に出力する。
【００１０】
本発明の電子機器は、信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部とを備える。
【００１１】
このような本発明では、光検出素子を、オン状態及びオフ状態とされてスイッチ素子として機能し、かつオフ状態において発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子を用いる。これによって光検出部による検出のための準備動作と検出動作を１つの素子で実現できるようにする。
また、光検出情報の出力を、光検出線に直接接続された検出信号出力用トランジスタによって行う。
これらの構成により光検出部を構成する素子数の削減や、動作制御のためのラインやドライバの削減を図る。
【発明の効果】
【００１２】
本発明によれば、光検出素子をセンサ・スイッチ兼用素子を用い、オン状態ではスイッチング素子、オフ状態では光検出素子として用いることや、検出信号出力用トランジスタを光検出線に直接接続することで光検出部の構成を簡略化を図ることができる。即ち光検出部を構成するトランジスタ数及びその制御線を削減することができる。
その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態の表示装置のブロック図である。
【図２】実施の形態の光検出部の配置の他の例の説明図である。
【図３】本発明に至る過程で検討された構成例１の回路図である。
【図４】本発明に至る過程で検討された構成例１の回路での動作波形図である。
【図５】本発明に至る過程で検討された構成例２の回路図である。
【図６】本発明に至る過程で検討された構成例２の回路での動作波形図である。
【図７】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図８】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図９】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図１０】本発明に至る過程で検討された構成例３の回路図である。
【図１１】本発明に至る過程で検討された構成例３の回路での動作波形図である。
【図１２】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１３】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１４】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１５】本発明に至る過程で検討された構成例３の動作の等価回路図である。
【図１６】第１の実施の形態の回路図である。
【図１７】実施の形態の光検出動作期間の説明図である。
【図１８】実施の形態の光検出動作期間の説明図である。
【図１９】第１の実施の形態の動作波形の説明図である。
【図２０】第１の実施の形態の光検出動作の説明図である。
【図２１】第１の実施の形態の光検出時の動作の等価回路図である。
【図２２】第１の実施の形態の光検出時の動作の等価回路図である。
【図２３】第１の実施の形態の光検出時の動作の等価回路図である。
【図２４】第１の実施の形態の光検出時の動作の等価回路図である。
【図２５】第１の実施の形態の光検出時の動作の等価回路図である。
【図２６】第２の実施の形態の回路図である。
【図２７】第２の実施の形態の動作波形の説明図である。
【図２８】第２の実施の形態の光検出動作の説明図である。
【図２９】第２の実施の形態の光検出時の動作の等価回路図である。
【図３０】第２の実施の形態の光検出時の動作の等価回路図である。
【図３１】第２の実施の形態の光検出時の動作の等価回路図である。
【図３２】第２の実施の形態の光検出時の動作の等価回路図である。
【図３３】第２の実施の形態の光検出時の動作の等価回路図である。
【図３４】第３の実施の形態の回路図である。
【図３５】第３の実施の形態の光検出動作の説明図である。
【図３６】第３の実施の形態の光検出時の動作の等価回路図である。
【図３７】第３の実施の形態の光検出時の動作の等価回路図である。
【図３８】第３の実施の形態の光検出時の動作の等価回路図である。
【図３９】第３の実施の形態の光検出時の動作の等価回路図である。
【図４０】第３の実施の形態の光検出時の動作の等価回路図である。
【図４１】第４の実施の形態の回路図である。
【図４２】第４の実施の形態の光検出動作の説明図である。
【図４３】第５の実施の形態の回路図である。
【図４４】第５の実施の形態の動作波形の説明図である。
【図４５】第６，第７の実施の形態の表示装置のブロック図である。
【図４６】第６の実施の形態の回路図である。
【図４７】第６の実施の形態の動作波形の説明図である。
【図４８】第６の実施の形態の光検出動作の説明図である。
【図４９】第７の実施の形態の回路図である。
【図５０】第７の実施の形態の動作波形の説明図である。
【図５１】第７の実施の形態の光検出動作の説明図である。
【図５２】第７の実施の形態の光検出時の動作の等価回路図である。
【図５３】第７の実施の形態の光検出時の動作の等価回路図である。
【図５４】第７の実施の形態の光検出時の動作の等価回路図である。
【図５５】第７の実施の形態の光検出時の動作の等価回路図である。
【図５６】第７の実施の形態の光検出時の動作の等価回路図である。
【図５７】本発明の変形例の説明図である。
【図５８】本発明の応用例の説明図である。
【図５９】焼き付き補正の説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について次の順序で説明する。
＜１．表示装置の構成＞
＜２．本発明に至る過程で考慮された構成：構成例１〜３＞
＜３．第１の実施の形態＞
［３−１ 回路構成］
［３−２ 光検出動作期間］
［３−３ 光検出動作］
＜４．第２の実施の形態＞
＜５．第３の実施の形態＞
＜６．第４の実施の形態＞
＜７．第５の実施の形態＞
＜８．第６の実施の形態＞
＜９．第７の実施の形態＞
＜１０．変形例、応用例＞
【００１５】
＜１．表示装置の構成＞
図１に実施の形態の有機ＥＬ表示装置の構成を示す。この有機ＥＬ表示装置は各種電子機器において表示デバイスとして搭載される。例えばテレビジョン受像器、モニタ装置、記録再生装置、通信機器、コンピュータ機器、オーディオ機器、ビデオ機器、ゲーム機、家電機器等の電子機器である。
なお、この図１に示す構成は、後述する第１〜第４の実施の形態に対応するものとしている。
【００１６】
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１７】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ライトスキャナ１２を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ（ＤＴＬ１、ＤＴＬ２・・・）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００１８】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）が配されている。書込制御線ＷＳＬは、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳを供給して、画素回路１０を行単位で線順次走査する。
【００１９】
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）を供給する。
【００２０】
各画素回路１０に対応して、光検出部３０が設けられる。光検出部３０は、内部に光センサとして機能する素子（後述するセンサ兼用トランジスタＴ１０）と、検出信号出力用トランジスタ（後述するＴ５）を有する検出信号出力回路構成を有しており、対応する画素回路１０の発光素子の発光光量の検出情報を出力する。
また、光検出部３０の動作を制御する検出動作制御部２１が設けられる。検出動作制御部２１からは制御線ＴＬｂ（ＴＬｂ１，ＴＬｂ２・・・）が、各光検出部３０に対して配されている。
光検出部３０内の回路構成については後述するが、制御線ＴＬｂは、光検出部３０内のセンサ兼用トランジスタＴ１０に対して、そのオン／オフ制御のための制御パルスｐＴ１０を供給する制御線となる。
また、光検出部３０の動作電源電圧を供給する電源線ＶＬ（ＶＬ１，ＶＬ２・・・）が各光検出部３０に対して配されている。この電源線ＶＬ（ＶＬ１，ＶＬ２・・・）に対しては、検出動作制御部２１が動作電源電圧Ｖｃｃと基準電圧Ｖｉｎｉから成るパルス電圧を与える。
【００２１】
また各光検出部３０に対応して、例えば列方向に、光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）が配設されている。この光検出線ＤＥＴＬは、光検出部３０が、検出情報としての電圧を出力するラインとされる。
各光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）は、光検出ドライバ２２に導入されている。光検出ドライバ２２は、各光検出線ＤＥＴＬについての電圧検出を行うことで、各光検出部３０による光量検出情報を検出する。
【００２２】
光検出ドライバ２２は、各光検出部３０による各画素回路１０についての光量検出情報を、水平セレクタ１１内の信号値補正部１１ａに与える。
信号値補正部１１ａは、光量検出情報により、各画素回路１０内の有機ＥＬ素子の発光効率の劣化具合を判定し、それに応じて、各画素回路１０に与える信号値Ｖｓｉｇの補正処理を行う。
【００２３】
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。そこで本例の表示装置は、各画素回路１０の発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて信号値Ｖｓｉｇ自体を補正する。例えば或る電圧値Ｖ１としての信号値Ｖｓｉｇを与える場合に、発光輝度の低下具合に応じた補正値αを設定し、電圧値Ｖ１＋αとしての信号値Ｖｓｉｇを与えるように補正する。
このように検出した各画素回路１０の発光輝度の劣化を、信号値Ｖｓｉｇにフィードバックする補正を行うことで焼き付きを減少させる。
例えば図５９（ａ）のように焼き付きが発生してしまう状況で、図５９（ｂ）のように焼き付きを低減するものである。
【００２４】
なお図１には示していないが、画素回路１０及び光検出部３０には、所要の固定電位としてのカソード電位Ｖｃａｔを供給する電位線が接続される（図１７等に示す）。
また、この図１は第１〜第４の実施の形態に対応する構成としているが、第２，第３の実施の形態の場合、破線で示すように、検出動作制御部２１は光検出ドライバ２２に対して制御信号ｐＳＷ１を供給する構成が加わる。
【００２５】
ところで図１では、画素回路１０のそれぞれに対して光検出部３０が１つ設けられるように図示しているが、必ずしも画素回路１０の１つに対応して光検出部３０が１つ設けられるようにしなくてもよい。
例えば図２に示すように４つの画素回路１０に対して１つの光検出部３０を配置するなどのように、１つの光検出部３０が複数の画素回路１０に対応して光検出を行うような構成も考えられる。例えば、図２の画素回路１０ａ，１０ｂ，１０ｃ，１０ｄについての光検出を行う場合、画素回路１０ａ，１０ｂ，１０ｃ，１０ｄを順番に発光させながら順次光検出部３０ａで光検出を行うなどの手法を用いればよい。また、これら複数の画素回路１０について同時に発光させ、例えば画素回路１０ａ，１０ｂ，１０ｃ，１０ｄから成る画素ブロック単位で光量を検出するという手法をとってもよい。
【００２６】
＜２．本発明に至る過程で考慮された構成：構成例１〜３＞
ここで、本発明の実施の形態の回路構成及び動作を説明するのに先立って、本実施の形態の理解のため、本発明に至る過程で考慮された光検出部についての構成例１〜３を述べておく。なお、構成例１〜３はいわゆる公知発明ではないと出願人が認識するものである。
【００２７】
まず構成例１として、図３は、画素回路１０と、焼き付きの低減のために考えられた光検出部１００を示している。
画素回路１０は、駆動トランジスタＴｄ、サンプリングトランジスタＴｓ、保持容量Ｃｓ、及び有機ＥＬ素子１から成る。このような構成の画素回路１０については第１の実施の形態において後述する。
このような画素回路１０の有機ＥＬ素子１の発光効率の低下を補正するために、固定の電源電圧（Ｖｃｃ）と光検出線ＤＥＬＴ間に光検出素子（光センサ）Ｓ１とスイッチングトランジスタＴ１が挿入された構成の光検出部１００を設ける。
【００２８】
この場合、例えばフォトダイオードによる光センサＳ１は、有機ＥＬ素子１の発光光量に応じたリーク電流を流すことになる。
一般に光を検出するダイオードは光を検出するとその電流が増加する。また、電流の増加量はダイオードに入射する光量によって変化する。具体的には光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
この光センサＳ１を流れる電流は、スイッチングトランジスタＴ１が導通されることで光検出線ＤＥＴＬに流れる。
光検出線ＤＥＴＬに接続された外部ドライバ１０１は、光センサＳ１によって光検出線ＤＥＴＬに与えられた電流量を検出する。
外部ドライバ１０１が検出した電流値は検出情報信号に変換されて水平セレクタ１１に供給される。水平セレクタ１１では、検出情報信号から、画素回路１０に与えた信号値Ｖｓｉｇに対応する検出電流値となっているか否かを判別する。もし有機ＥＬ素子１の発光輝度が劣化していると、検出電流量が減少する。そのような場合は、信号値Ｖｓｉｇを補正するようにする。
【００２９】
図４に光検出動作波形を示す。ここでは、光検出部１００が検出電流を外部ドライバ１０１に出力する期間（光検出期間）を１フレームとしている。
図４の信号書込期間において、画素回路１０は走査パルスＷＳによってサンプリングトランジスタＴｓがオンとされ、水平セレクタ１１によって信号線ＤＴＬに与えられている信号値Ｖｓｉｇが入力される。この信号値Ｖｓｉｇは駆動トランジスタＴｄのゲートに入力され、容量Ｃｓに保持される。このため駆動トランジスタＴｄは、そのゲート・ソース間電圧に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。例えば現フレームは、白表示のための信号値Ｖｓｉｇが与えられたとすると、有機ＥＬ素子１は現フレームにおいて白レベルの発光を行う。
この白レベルの発光が行われるフレームにおいて、光検出部１００では制御パルスｐＴ１によってスイッチングトランジスタＴ１が導通される。このため有機ＥＬ素子１の光を受けた光センサＳ１の電流変化が、光検出線ＤＥＴＬに反映される。
例えばその際の光センサＳ１に流れる電流量は、本来の発光光量であれば、図４に実線で示すものである場合、有機ＥＬ素子１の劣化によって発光光量が低下していれば、例えば点線で示すようになる。
【００３０】
このような発光輝度の劣化に応じた電流変化が光検出線ＤＥＴＬに現れるため、外部ドライバ１０１では、この電流量を検出し、劣化具合の情報を得ることができる。そしてそれを水平セレクタ１１にフィードバックし、信号値Ｖｓｉｇを補正して、輝度劣化の補正を行う。このようにすれば、焼き付きを低減させることができる。
【００３１】
しかしながら、このような光検出方式では、次のような不都合な点が生じた。
光センサＳ１は、有機ＥＬ素子１の発光を受光してその電流を増加させる。この光センサＳ１としてのダイオードは、電流変化が大きいオフ領域（印加電圧：負で０Ｖ付近）を用いるのが望ましい。電流変化を的確に検知するためである。
ところが、このときの電流値は増加しているといっても、オン電流に対しては非常に小さいために精度よく輝度変化を検出するためには光検出線ＤＥＴＬの寄生容量を充電する時間が大きくなってしまう。例えば１フレームで精度良く電流変化を検出することは難しい。
この対策として光センサＳ１のサイズを大きくして電流量を大きくするということが考えられるが、サイズが大きくなるとそれだけ画素アレイ２０内での画素レイアウトに対して光検出部１００の占める割合は大きくなってしまう。
【００３２】
そこで、次に図５のような構成例２としての光検出部２００が考えられた。
この光検出部２００としての検出信号出力回路は、光センサＳ１と、容量Ｃ１と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３，Ｔ４、トランジスタのダイオード接続によるダイオードＤ１を備える。
【００３３】
光センサＳ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
この光センサＳ１は一般的にはＰＩＮダイオードやアモルファスシリコンを用いて作成される。
この光センサＳ１は、有機ＥＬ素子１で発光される光を検出するように配置されている。そして検出光量に応じて、その電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
【００３４】
容量Ｃ１は、電源電圧Ｖｃｃと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
検出信号出力用トランジスタＴ５は、ドレインが電源電圧Ｖｃｃに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬｘから与えられる制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５のソース電位が光検出線ＤＥＴＬに出力される構成となっている。
ダイオードＤ１は、検出信号出力用トランジスタＴ５のソースとカソード電位Ｖｃａｔの間に接続されている。
スイッチングトランジスタＴ４は、そのドレイン及びソースが検出信号出力用トランジスタＴ５のゲートと基準電位Ｖｉｎｉの間に接続されている。このスイッチングトランジスタＴ４のゲートは、制御線ＴＬｙから与えられる制御パルスｐＴ４によってオン／オフされる。
スイッチングトランジスタＴ４がオンとされることで、検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される構成となっている。
【００３５】
光検出ドライバ２０１には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２０１ａが設けられている。この電圧検出部２０１ａによって、光検出部２００が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、水平セレクタ１１に供給する。
【００３６】
図６は光検出動作時の動作波形を示している。
ここでは、画素回路１０に信号値Ｖｓｉｇを書き込むための走査パルスＷＳ、光検出部２００に対する制御パルスｐＴ４，ｐＴ３、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧を示している。
【００３７】
光検出部２００では、まず検出準備期間として、制御パルスｐＴ４，ｐＴ３によってスイッチングトランジスタＴ３、Ｔ４がオンとされる。このときの状態を図７に示す。
スイッチングトランジスタＴ４がオンとされることで、基準電圧Ｖｉｎｉが検出信号出力用トランジスタＴ５のゲートに入力する。
ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５、及びダイオードＤ１をオンする電圧とされている。つまり基準電圧Ｖｉｎｉは、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５、ダイオードＤ１の閾値電圧ＶｔｈＤ１、カソード電圧Ｖｃａｔの和であるＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔより大きい。このため図７のように電流Ｉｉｎｉが流れ、スイッチングトランジスタＴ３もオンとされているため、光検出線ＤＥＴＬに電位Ｖｘが出力される。
検出準備期間は、このような動作で、図６に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。
【００３８】
１フレーム期間の表示のために、画素回路１０では信号書込が行われる。即ち図６の信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図８にこのときの状態を示す。
このとき、光センサＳ１は有機ＥＬ素子１の発光を受光し、そのリーク電流が変化するが、スイッチングトランジスタＴ４がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。
【００３９】
信号書込終了後、画素回路１０ではサンプリングトランジスタＴｓがオフとされる。
また光検出部２００では、制御パルスｐＴ４がＬレベルとされて、スイッチングトランジスタＴ４がオフとされる。この状態を図９に示す。
スイッチングトランジスタＴ４がオフとなることで、光センサＳ１が有機ＥＬ素子１の発光を受光し、電源電圧Ｖｃｃからリーク電流を検出信号出力用トランジスタＴ５のゲートに流す。
この動作によって検出信号出力用トランジスタＴ５のゲート電圧は、図６に示すように基準電圧Ｖｉｎｉから上昇してゆき、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘから増加してゆく。この光検出線ＤＥＴＬの電位変化を、電圧検出部２０１ａが検出する。この検出電位は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。例えば光検出線ＤＥＴＬの電位変化として図６の実線は劣化がないとき、破線は劣化が生じているときとしている。
一定時間経過後、制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００４０】
この光検出部２００の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまり光センサＳ１のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図３に示した回路構成と比較して非常に大きく、光センサＳ１の電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を光検出ドライバ２０１に出力することが可能となっている。
【００４１】
このため、精度の良い光検出動作が可能であるが、光検出部２００は、その素子数が多くなってしまう。即ちセンサＳ１、４つのトランジスタ（Ｔ３，Ｔ４，Ｔ５，Ｄ１）、容量Ｃ１が必要であり、画素回路１０も含めて、画素当たりの素子数の増大、トランジスタの割合の増大が生じ、低歩留まりの原因となってしまう。
【００４２】
さらに構成例３を図１０に示す。
図１０の光検出部３００は、センサ兼用トランジスタＴ１０と、容量Ｃ２と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３を備える。
【００４３】
センサ兼用トランジスタＴ１０は、電源線ＶＬと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
このセンサ兼用トランジスタＴ１０は、上記図５の構成のダイオードによる光センサＳ１に代えるものであり、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
ＴＦＴは、その構造としてチャネル層に対してゲートメタル、ソースメタル等が配されて形成される。センサ兼用トランジスタＴ１０は、例えばソース、ドレインを形成するメタル層がチャネル層の上方においてチャネル層を比較的遮光しない構造とすることで形成できる。つまり外光がチャネル層に入射されるようにＴＦＴを形成すればよい。
このセンサ兼用トランジスタＴ１０は、有機ＥＬ素子１で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタＴ１０のゲートは、制御線ＴＬｂに接続され、制御パルスｐＴ１０によってオン／オフされる。センサ兼用トランジスタＴ１０がオンとされることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬの電位が入力される構成となっている。
【００４４】
電源線ＶＬには、電源電圧Ｖｃｃと基準電圧Ｖｉｎｉという２つの値を持つパルス電圧が、検出動作制御部２１によって与えられる。
容量Ｃ２は、カソード電位Ｖｃａｔと検出信号出力用トランジスタＴ５のゲートの間に接続されている。この容量Ｃ２は検出信号出力用トランジスタＴ５のゲート電圧を保持するために設けられる。
【００４５】
検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａに接続され、制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５を流れる電流が光検出線ＤＥＴＬに出力される構成となっている。
【００４６】
光検出ドライバ３０１には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部３０１ａが設けられている。この電圧検出部３０１ａによって、光検出部３００が出力した検出信号電圧を検出する。
なお、光検出線ＤＥＴＬには、例えばダイオード接続のトランジスタによるダイオードＤ１が接続され、固定電位（例えばカソード電位Ｖｃａｔ）への電流経路を設けている。
【００４７】
図１１〜図１６で光検出部３００による光検出動作について説明する。
図１１に光検出部３００の動作に関する波形を示す。ここではライトスキャナ１２が画素回路１０（サンプリングトランジスタＴｓ）に与える走査パルスＷＳを示している。また、制御線ＴＬｂ，ＴＬａに与えられる制御パルスｐＴ１０，ｐＴ３、電源線ＶＬの電源パルスも示している。また検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧も示している。
そして１つの光検出部３００は、対応する画素回路１０についての光量検出を、図１１のように１フレームの期間で行う例とする。
【００４８】
まず検出準備期間を含む時点ｔｍ０〜ｔｍ６の間、電源線ＶＬは基準電圧Ｖｉｎｉとされる。そして、時点ｔｍ１〜ｔｍ５で制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとされて検出準備が行われる。
このときの状態を図１２に示す。電源線ＶＬが基準電圧Ｖｉｎｉとされている時点ｔｍ１でセンサ兼用トランジスタＴ１０がオンすることで、検出信号出力用トランジスタＴ５のゲートに基準電圧Ｖｉｎｉが入力される。また時点ｔｍ２で制御パルスｐＴ３によりスイッチングトランジスタＴ３がオンされることで、検出信号出力用トランジスタＴ５のソースが光検出線ＤＥＴＬに接続される。
ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５をオンする電圧とされている。このため図１２のように電流Ｉｉｎｉが流れ、光検出線ＤＥＴＬは或る電位Ｖｘとなる。検出準備期間ではこのような動作が行われることで、図１１に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。
【００４９】
図１１の時点ｔｍ３〜ｔｍ４は、１フレーム期間の表示のために、画素回路１０に対して信号値Ｖｓｉｇの書込が行われる。即ち信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図１３にこのときの状態を示す。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。
【００５０】
信号書込終了後、時点ｔｍ４で画素回路１０ではサンプリングトランジスタＴｓがオフとされる。
また光検出部３００では、時点ｔｍ５で制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図１４に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。このため光検出線ＤＥＴＬの電圧もＶｘ−ΔＶａという電位に変化する。
カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作である電源線ＶＬを基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへ変化させる動作までの時間が短いことによる。
【００５１】
一定時間経過した時点ｔｍ６で、電源線ＶＬは基準電圧Ｖｉｎｉから電源電圧Ｖｃｃとされる。
この動作によって、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、検出信号出力用トランジスタＴ５のゲート電位は上昇する。また、電源線ＶＬが高電位へ変化することで、センサ兼用トランジスタＴ１０のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線ＶＬから検出信号出力用トランジスタＴ５のゲートにリーク電流が流れる。
この状態を図１５に示す。この動作によって、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。図１１には、検出信号出力用トランジスタＴ５のゲート電圧が、時点ｔｍ６以降、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’に上昇していく様子を示している。
また、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘ−ΔＶａから上昇していき、Ｖ０＋ΔＶとなる。なお、Ｖ０とは、低階調表示（黒表示）のときの光検出線ＤＥＴＬの電位としている。センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線ＤＥＴＬの電圧は、低階調表示時における電圧よりも大きくなる。
【００５２】
この光検出線ＤＥＴＬの電位変化を、電圧検出部３０１ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
一定時間経過後、時点ｔｍ７で制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。これにより光検出線には電流が供給されることがなくなり、その電位はＶｃａｔ＋ＶｔｈＤ１という電位になる。なおＶｔｈＤ１はダイオードＤ１の閾値電圧である。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００５３】
以上のような光検出動作を行う光検出部３００では、図５で述べた光検出部２００と同様に精度の良い光検出動作が可能である。
そしてセンサ兼用トランジスタＴ１０を用いることで、素子数の削減を行うことができる。しかしながら、２つのトランジスタＴ１０、Ｔ３に対する制御線ＴＬｂ，ＴＬａが必要であること、及び電源線ＶＬをパルス電圧電源とすることで、１つの光検出部３００に対して３系統の制御系が必要になる。
【００５４】
例えば以上の構成例２，３では、高精度の検出が可能ではあるが、構成例２の場合、光検出部２００の素子数が多くなり、構成例３では、素子数は減少するものの、制御線が３系統（つまり制御線を駆動するドライバの増加）という短所がある。
本発明の実施の形態では、このような点を踏まえ、構成例２、構成例３のように精度良く光検出を行うことができることを維持しながら、光検出部やその制御系の構成を簡易化し、高歩留まりを実現できるようにする。
【００５５】
＜３．第１の実施の形態＞
［３−１ 回路構成］
図１に示した実施の形態の画素回路１０及び光検出部３０の構成を図１６に示す。
なお、ここでは同じ信号線ＤＴＬに接続される２つの画素回路１０（１０−１、１０−２）、及び各画素回路１０−１、１０−２に対応し、同じ光検出線ＤＥＴＬに接続される２つの光検出部３０（３０−１、３０−２）を示している。以下、特に区別が必要な場合を除いては、まとめて「画素回路１０」「光検出部３０」と表記する。
【００５６】
図１６の画素回路１０は、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。
図１で示したように各画素回路１０は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配される。信号線ＤＴＬはサンプリングトランジスタＴｓのドレインに接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
【００５７】
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃとカソード電位Ｖｃａｔの間で直列に接続されている。
またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓで表わしている。
【００５８】
この画素回路１０では、水平セレクタ１１が信号線ＤＴＬに輝度信号に応じた信号値を印加するときに、ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＨレベルとすると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＬレベルとすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。
そして電源電位Ｖｃｃからカソード電位Ｖｃａｔに向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０では、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
【００５９】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００６０】
ここで一般的に、有機ＥＬ素子１の電流−電圧特性は時間が経過すると劣化してしまう。そして画素回路１０においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが画素回路１０ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
【００６１】
しかしながら、有機ＥＬ素子１は時間変化と共にその駆動電圧だけでなく、発光効率も低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、上述した図５９（ａ）のように焼き付きが発生してしまう。
そこで光検出部３０を設け、発光輝度の劣化に応じた補正が行われるようにしている。
本例の光検出部３０は、図１６に示すようにセンサ兼用トランジスタＴ１０と、容量Ｃ２と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５のみで構成される。
【００６２】
センサ兼用トランジスタＴ１０は、電源線ＶＬと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
このセンサ兼用トランジスタＴ１０は、上記図５の構成のダイオードによる光センサＳ１に代えるものであり、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
このセンサ兼用トランジスタＴ１０は、有機ＥＬ素子１で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタＴ１０のゲートは、制御線ＴＬｂに接続されている。従って図１に示した検出動作制御部２１の制御パルスｐＴ１０によってオン／オフされる。センサ兼用トランジスタＴ１０がオンとされることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬの電圧が入力される構成となっている。
なお、図１で述べたように、電源線ＶＬには、電源電圧Ｖｃｃと基準電圧Ｖｉｎｉという２つの値を持つパルス電圧が、検出動作制御部２１によって与えられる。
【００６３】
容量Ｃ２は、カソード電位Ｖｃａｔと検出信号出力用トランジスタＴ５のゲートの間に接続されている。この容量Ｃ２は検出信号出力用トランジスタＴ５のゲート電圧を保持するために設けられる。
検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースが光検出線ＤＥＴＬに接続されている。
【００６４】
光検出ドライバ２２には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部２２ａが設けられている。この電圧検出部２２ａによって、光検出部３０が出力した検出信号電圧を検出し、これを有機ＥＬ素子１の発光光量情報（輝度劣化の情報）として、図１の水平セレクタ１１（信号値補正部１１ａ）に供給する。
なお、光検出線ＤＥＴＬには、例えばダイオード接続のトランジスタによるダイオードＤ１が接続され、固定電位（例えばカソード電位Ｖｃａｔ）への電流経路を設けている。
これは、図５における光検出部２００内のダイオードＤ１を画素アレイ２０の外部（光検出ドライバ２２側）に配置するものであり、本例の光検出部３０の素子数の削減のための一要素となっている。
【００６５】
このように本例の光検出部３０では、センサ兼用トランジスタＴ１０を設けること、及びダイオードＤ１を外部配置すること、検出信号出力用トランジスタＴ５を光検出線ＤＥＴＬに直接接続することで、２つのトランジスタ（Ｔ５，Ｔ１０）と容量Ｃ２によって構成されるようにしている。さらに、１つの光検出部３０に対する制御線は、センサ兼用トランジスタＴ１０をオン／オフ制御するための制御パルスｐＴ１０を与える制御線ＴＬｂと、パルス電圧を与える電源線ＶＬの２系統のみとなる。
【００６６】
［３−２ 光検出動作期間］
図１６に示した光検出部３０によって、画素回路１０の有機ＥＬ素子１の発光光量を検出する光検出動作が行われるが、まずここで、光検出部３０の光検出動作等の実行期間について説明する。
なお、ここで説明する光検出動作期間は、後述する第２〜第７の実施の形態でも同様となる。
【００６７】
図１７（ａ）は、通常映像表示終了後に光検出動作を行う例を示している。
なお、「通常映像表示」とは、表示装置に供給された映像信号に基づく信号値Ｖｓｉｇを各画素回路１０に与えて、通常の動画や静止画としての映像表示を行っている状態を言うこととする。
【００６８】
図１７（ａ）の場合、時点ｔ０で表示装置の電源がオンとされたとする。
ここで時点ｔ１までに電源投入時の各種初期動作が行われ、時点ｔ１から通常映像表示を開始するとする。そして時点ｔ１以降、通常映像表示として、映像のフレームＦ１，Ｆ２・・・の表示が実行される。
この間、光検出部３０は光検出動作は行わない。
時点ｔ２で通常映像表示が終了されるとする。例えば電源オフ操作が行われた場合などである。
この図１７（ａ）の例の場合、この時点ｔ２以降で光検出部３０が光検出動作を実行する。
この場合、例えば１フレーム期間に１ライン分の画素についての光検出動作を行う。
例えば光検出動作を開始する場合、水平セレクタ１１は最初のフレームＦａでは、図１７（ｂ）に示すように１ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり１ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させるように、各画素回路１０に信号値Ｖｓｉｇを与える。
このフレームＦａの期間において、１ライン目の画素に対応する各光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、１ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
【００６９】
次のフレームＦｂでは、水平セレクタ１１は図１７（ｂ）に示すように２ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり２ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させる。
このフレームＦｂの期間において、２ライン目の画素に対応する光検出部３０は、対応する画素の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、２ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
このような動作を、最終ラインまで続けていく。最終ラインの各画素の発光輝度情報を検出し、水平セレクタ１１にフィードバックした段階で、光検出動作は終了する。
水平セレクタ１１は、各画素の発光輝度情報に基づいて信号値補正処理を行う。
時点ｔ３で以上の光検出動作が完了したら、例えば表示装置の電源をオフにするなど、所要の処理を行う。
【００７０】
なお、各ラインの光検出動作において、該当ラインの画素に対応する光検出部３０が選択されるが、その選択は、検出動作制御部２１が電源線ＶＬに与える電源パルスと、センサ兼用トランジスタＴ１０に対する制御パルスｐＴ１０によって行われる。
即ち各フレームで、該当ラインの画素に対応する光検出部３０のみによる光検出に応じた電圧変化が光検出線ＤＥＴＬ上に表れるように、各光検出部３０の動作が制御される。
【００７１】
図１８（ａ）は、通常映像表示実行中に、或る周期で光検出動作を行う例である。
例えば時点ｔ１０で通常映像表示が開始されたとする。光検出部３０による光検出動作は、この通常映像表示の開始とともに、１フレームの期間に１ライン毎行われる。即ち上記図１７の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。但し、各画素回路１０の表示は通常の映像表示の状態であり、図１７（ｂ）のような光検出動作用の表示ではない。
１ライン目〜最終ラインまでについての光検出動作を完了したら、一旦、光検出部３０は光検出動作を終了する。
【００７２】
光検出動作は、所定周期毎に行うものとし、ある時点ｔ１２で、その検出動作周期のタイミングに至ったとすると、その時点ｔ１２から、同様に１ライン目〜最終ラインまでの光検出動作を行う。そして光検出動作を完了したら、その後所定期間、光検出動作を行わない。
例えばこのように、通常映像表示実行中に並行して、所定周期で光検出動作を行うことも考えられる。
【００７３】
図１８（ｂ）は、電源オン時に光検出動作を行う例である。
時点ｔ２０で表示装置の電源がオンとされたとする。ここで電源投入時の立ち上げ等の各種初期動作が行われた直後、時点ｔ２１から光検出動作を行う。即ち上記図１７の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。各画素回路１０についても、図１７（ｂ）のように、各フレーム毎に、１ラインのみ白表示とする光検出動作用の表示を実行させる。
【００７４】
１ライン目〜最終ラインまでについての光検出動作を完了したら、時点ｔ２２で、水平セレクタ１１は各画素回路１０に対して通常映像表示を開始させる。光検出部３０では光検出動作を行わない。
【００７５】
例えば以上のように、通常映像表示終了後、通常映像表示実行中、通常の映像表示開始前などに、光検出動作を行い、その検出に基づいて信号値補正処理を行うことで、発光輝度劣化に対応できる。
なお、例えば通常映像表示終了後と通常の映像表示開始前の両方で光検出動作を行うような例も考えられる。
【００７６】
通常映像表示終了後と通常の映像表示開始前の一方、又は両方で光検出動作を行う場合は、図１７（ｂ）に示したような光検出動作用の表示を実行できるので、その白表示などの高い階調の発光で検出ができるという利点がある。また任意の階調の表示を実行させて階調毎の劣化具合を検出するようにもできる。
一方、通常映像表示実行中に行う場合、実際に表示中の映像内容は不定であるため、階調を特定して光検出動作を行うことができない。このため、検出値は、発光階調（その際に検出対象画素に与えた信号値Ｖｓｉｇ）を考慮したものとして判定し、信号値補正処理を行う必要がある。但し、通常映像表示実行中に繰り返し光検出動作及び補正処理ができることで、有機ＥＬ素子１の輝度劣化に対して、ほぼ常時対応できるという利点がある。
【００７７】
［３−３ 光検出動作］
図１９〜図２５で第１の実施の形態の光検出部３０による光検出動作について説明する。例えば上記図１７の通常映像表示終了後などに実行する動作である。
【００７８】
図１９には、画素回路１０−１，１０−２に対する走査パルスＷＳ、光検出部３０−１に対する制御パルスｐＴ１０、光検出部３０−２に対する制御パルスｐＴ１０をそれぞれ示している。例えば図１７のように、通常映像表示終了後などに１ライン毎に光検出を行うものとし、１回の検出は１フレームで行うとした例である。
即ち、画素回路１０−１において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われるが、そのときに光検出部３０−１では、制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
次のフレーム期間では、画素回路１０−２において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われ、そのときに光検出部３０−２では制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
【００７９】
画素回路１０−１、光検出部３０−１側に注目して、図２０〜図２５により、光検出動作を詳しく述べる。
図２０には、光検出部３０−１の動作に関する波形として、ライトスキャナ１２が画素回路１０−１（サンプリングトランジスタＴｓ）に与える走査パルスＷＳを示している。
また、電源線ＶＬの電源パルスも示している。図のように検出動作制御部２１は、光検出期間に先立つ検出準備期間に、電源線ＶＬに基準電圧Ｖｉｎｉを与えており、光検出を実行する期間には電源線ＶＬに電源電圧Ｖｃｃを与える。
また、検出動作制御部２１が、制御線ＴＬｂ１に与える制御パルスｐＴ１０を示している。制御パルスｐＴ１０によって光検出部３０のセンサ兼用トランジスタＴ１０がオン／オフされる。
また検出信号出力用トランジスタＴ５のゲート電圧、及び光検出線ＤＥＴＬに表れる電圧も示している。
【００８０】
上記図１９にも示したように、各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている。
図２０でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ２２に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ２３に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。
センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
【００８１】
図２１に時点ｔｍ２０に至るまでの状態の等価回路を示している。
光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。このため光検出部３０−１、３０−２の各検出信号出力用トランジスタＴ５のゲートには、基準電位Ｖｉｎｉが入力される。
各検出信号出力用トランジスタＴ５のソースは光検出線ＤＥＴＬに接続されているため、各検出信号出力用トランジスタＴ５を通って電流Ｉｉｎｉが光検出線ＤＥＴＬに流れる。これにより光検出線ＤＥＴＬは或る電位Ｖｘとなる。
【００８２】
但し、基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５をオンする電圧とされていることが必要である。具体的には、基準電位Ｖｉｎｉが、検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５と、光検出線ＤＥＴＬに接続されたダイオードＤ１の閾値電圧ＶｔｈＤ１と、ダイオードＤ１のソースに接続されている電源の和より大きいことが必要である。図の例ではダイオードＤ１のソースに接続されている電源を、例えば有機ＥＬ素子１のカソード電圧Ｖｃａｔとしているが、すると、
基準電圧Ｖｉｎｉ＞ＶｔｈＴ５＋ＶｔｈＤ１＋Ｖｃａｔ
であることが必要となる。
なお、ダイオードＤ１のソースに接続される電源は、カソード電圧Ｖｃａｔに限定されるものではない。
【００８３】
図２０の時点ｔｍ２０〜ｔｍ２１では、１フレーム期間の表示のために、画素回路１０−１に対して信号値Ｖｓｉｇの書込が行われる。
即ち、この信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図２２にこのときの状態を示す。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままであり、光検出線ＤＥＴＬの電位も電位Ｖｘのままである。
【００８４】
信号書込終了後、時点ｔｍ２１で画素回路１０−１ではサンプリングトランジスタＴｓがオフとされる。
また光検出部３０−１では、時点ｔｍ２２で制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図２３に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。これにより検出信号出力用トランジスタＴ５のゲート電位はＶｉｎｉ−ΔＶａ’に低下する。そして光検出線ＤＥＴＬの電圧もＶｘ−ΔＶａという電位に変化する。「−ΔＶａ」は、検出信号出力用トランジスタＴ５のゲート電位の低下分「−ΔＶａ’」に応じた検出線ＤＥＴＬの電位変化を示している。
【００８５】
上記カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧はほとんど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作として電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる動作までの時間（ｔｍ２２〜ｔｍ２３）が短いことによる。
【００８６】
一定時間経過した時点ｔｍ２３で、検出動作制御部２１は、電源線ＶＬ１を基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへと変化させる。
この動作によって、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、検出信号出力用トランジスタＴ５のゲート電位は上昇する。また、電源線ＶＬ１が高電位へ変化することで、センサ兼用トランジスタＴ１０のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線ＶＬ１から検出信号出力用トランジスタＴ５のゲートにリーク電流が流れる。
この状態を図２４に示す。この動作によって、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。ΔＶ’はセンサ兼用トランジスタＴ１０のリーク電流による検出信号出力用トランジスタＴ５のゲート電圧の上昇分である。
図２０には、検出信号出力用トランジスタＴ５のゲート電圧が、時点ｔｍ２３以降、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’に上昇していく様子を示している。
また、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘ−ΔＶａから上昇していき、Ｖ０＋ΔＶとなる。なお、Ｖ０とは、低階調表示（黒表示）のときの光検出線ＤＥＴＬの電位としている。またΔＶは、検出信号出力用トランジスタのゲート電圧の上昇（ΔＶ’）に伴った電位上昇分である。
センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線ＤＥＴＬの電圧は、低階調表示時における電圧よりも大きくなる。
【００８７】
この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
一定時間経過後、時点ｔｍ２４で、検出動作制御部２１は電源線ＶＬ１を基準電位Ｖｉｎｉとする。このとき、検出信号出力用トランジスタＴ５のゲート電位が基準電位Ｖｉｎｉより大きければ、検出信号出力用トランジスタＴ５のゲートから電源線ＶＬ１に電流が流れ、検出信号出力用トランジスタＴ５のゲート電位は低下する。
その後時点ｔｍ２５で、検出動作制御部２１により制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとされる。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。図２５にこのときの状態を示している。
光検出線ＤＥＴＬの電位は、電源線ＶＬ１を基準電位Ｖｉｎｉとしたとき（時点ｔｍ２４）に低下し、その後、時点ｔｍ２５でセンサ兼用トランジスタＴ１０がオンされることで電位Ｖｘとなる。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００８８】
以上のような光検出動作を行う本実施の形態の光検出部３０では、図５で述べた光検出部２００や図１０で述べた光検出部３００と同様に精度の良い光検出動作が可能である。
つまり光検出部３０の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される。このためセンサ兼用トランジスタＴ１０のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。
また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図３に示した回路構成と比較して非常に大きく、センサ兼用トランジスタＴ１０の電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を適切に光検出ドライバ２２に出力できる。
【００８９】
その上で、光検出部３０を、２つのトランジスタ（Ｔ１０，Ｔ５）と１つの容量Ｃ２、更に２つの制御線（ＶＬ、ＴＬｂ）で構成することができる。即ち光検出部３０の構成の簡略化が実現でき、また制御線を用いた制御も複雑とならない。
つまり、図５の光検出部２００と比べて、光検出部３０は構成素子数を大きく削減できる。これにより光検出部３０自体の構成の簡略化が実現できる。
また図１０で述べた光検出部３００と比べて、制御線数を３つ（ＶＬ、ＴＬａ、ＴＬｂ）から２つ（ＶＬ、ＴＬｂ）に削減でき、制御線の配線や、検出動作制御部２１における制御線駆動のためのドライバを大幅に削減できる。
従ってパネル構成の簡略化、低コスト化、高歩留まり化が実現可能である。
また画素アレイ２０上の素子の配置にも余裕が生じ、設計に好適である。
そして、光検出ドライバ２２が、検出した光量情報を水平セレクタ１１に対して、信号値Ｖｓｉｇの補正のための情報としてフィードバックすることで、焼き付き等の画質不良を対策することができる。
【００９０】
なお、図１６では、映像信号書き込みと同時に有機ＥＬ素子１が発光する画素回路１０を示しているが、発光／非発光をスイッチや電源ラインで制御する画素回路を採用する場合も本実施の形態は適用可能である。この場合、非発光時に光検出準備動作を行い、電源線ＶＬを低電位から高電位に変化させた後に画素回路１０で発光動作を開始させ、光検出動作を行っても問題なく光検出を行うことができる。このような点は後述の各実施の形態でも同様である。
【００９１】
＜４．第２の実施の形態＞
第２実施の形態を図２６〜図３３で説明する。
図２６では、光検出部３０の構成は上記第１の実施の形態と同様であり、同一符号を付して重複説明を避ける。
また、この第２の実施の形態のから第７の実施の形態まで、画素回路１０については同一の構成の例で述べ、改めて説明しないものとする。
【００９２】
この図２６の構成は、光検出ドライバ２２内において光検出線ＤＥＴＬに接続されたダイオードＤ１をスイッチＳＷ１と固定電源（例えばカソード電位Ｖｃａｔ）に置き換えたものである。
スイッチＳＷ１は、例えば検出動作制御部２１からの制御信号ｐＳＷ１によってオン／オフされる。
この構成の場合も、同様に光量検出を行うことができる。
【００９３】
図２７には、上記図１９と同様に、画素回路１０−１，１０−２に対する走査パルスＷＳ、光検出部３０−１に対する制御パルスｐＴ３、ｐＴ１０、光検出部３０−２に対する制御パルスｐＴ３、ｐＴ１０をそれぞれ示している。これらの波形は図１９と同様であるが、加えてスイッチＳＷ１に対する制御信号ｐＳＷ１を示している。
即ち、画素回路１０−１において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われるが、そのときに光検出部３０−１では、制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
次のフレーム期間では、画素回路１０−２において、或るタイミングで信号値Ｖｓｉｇの書込が行われ１フレームの発光が行われ、そのときに光検出部３０−２では制御パルスｐＴ１０及び電源線ＶＬのパルス電圧に応じて光検出動作が行われる。
制御信号ｐＳＷ１は、各光検出部３０での光検出期間に先立って所定期間のみＨレベルとされ、スイッチＳＷ１がオンとされる。光検出期間はスイッチＳＷ１はオフとされることになる。
【００９４】
画素回路１０−１、光検出部３０−１側に注目して、図２８〜図３３により、光検出動作を詳しく述べる。
図２８には、光検出部３０−１の動作に関する波形として、上記図２０と同様に、走査パルスＷＳ、電源線ＶＬ１の電源パルス、制御線ＴＬｂ１に与える制御パルスｐＴ１０、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を示している。これらに加え、制御信号ｐＳＷ１を示している。
【００９５】
上記図２７にも示したように、各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている。
図２８でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ３３に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ３５に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
【００９６】
図２９に時点ｔｍ３０〜３１の状態の等価回路を示している。
光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。従って各検出信号出力用トランジスタＴ５のゲート電圧は基準電位Ｖｉｎｉとなる。
時点ｔｍ３０で制御信号ｐＳＷ１がＨレベルとされ、光検出線ＤＥＴＬに接続されたスイッチＳＷ１がオンする。
このとき、スイッチＳＷ１のオン抵抗が無視できるぐらい小さければ、検出信号出力用トランジスタＴ５のゲート・ソース間電圧ＶｇｓはＶｉｎｉ−Ｖｃａｔとなる。この値が検出信号出力用トランジスタＴ５の閾値電圧ＶｔｈＴ５よりも大きければ、図２９に示すように電流Ｉｉｎｉが流れる。
なお、ここでは一例として光検出線ＤＥＴＬの初期化電位を有機ＥＬ素子１のカソード電源Ｖｃａｔとしているが、これに限定するものではなく、例えば別電源としてもよい。
【００９７】
時点ｔｍ３１〜ｔｍ３２に、ライトスキャナ１２が画素回路１０−１に対する走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンする。図３０に示すように、信号線ＤＴＬから信号値Ｖｓｉｇが駆動トランジスタＴｄのゲートに入力される。
このとき水平セレクタ１１は信号線ＤＴＬに例えば白表示階調の信号値Ｖｓｉｇを与えている。これによって当該画素回路１０において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままであり、光検出線ＤＥＴＬの電位もカソード電位Ｖｃａｔのままである。
【００９８】
一定時間経過後の時点ｔｍ３３で、光検出部３０−１では、制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図３１に示す。センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。これにより検出信号出力用トランジスタＴ５のゲート電位はＶｉｎｉ−ΔＶａ’に低下する。
このとき、光検出線ＤＥＴＬに流れる電流値は、検出信号出力用トランジスタＴ５のゲート電圧変化に応じて「Ｉｉｎｉ」から「Ｉｉｎｉ２」へ変化する。前述のようにスイッチＳＷ１のオン抵抗が無視できるぐらい小さければ、光検出線ＤＥＴＬの電位は殆どＶｃａｔのままとなる。
【００９９】
上記カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧はほとんど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作として電源線ＶＬ１を基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへ変化させる動作までの時間（ｔｍ３３〜ｔｍ３５）が短いことによる。
【０１００】
そして更に一定時間経過後の時点ｔｍ３４で、制御信号ｐＳＷ１によりスイッチＳＷ１がオフされ、また時点ｔｍ３５で電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。このときの状態を図３２に示す。
スイッチＳＷ１をオフすることで、光検出線ＤＥＴＬの電位は検出信号出力用トランジスタＴ５の閾値補正を行う方向に徐々に上昇を開始する。また電源線ＶＬを高電位（Ｖｃｃ）に変化させることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、更にセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧は大きくなる。
【０１０１】
ここで光検出線ＤＥＴＬの電位について考える。
光検出線ＤＥＴＬの電位は前述のようにスイッチＳＷ１をオフした直後から上昇してゆく（図２８参照）。
光検出動作を行う或るラインの光検出部３０（例えば光検出部３０−１）以外、例えば光検出部３０−２では、検出信号出力用トランジスタＴ５のゲートは、センサ兼用トランジスタＴ１０がオンとされており、基準電位Ｖｉｎｉとなっている。
このため、光検出線ＤＥＴＬの電位がＶｉｎｉ−ＶｔｈＴ５以下である場合には電流値は大きくなる。逆にＶｉｎｉ−ＶｔｈＴ５以上となれば、光検出動作を行う或るラインの光検出部３０（光検出部３０−１）の検出信号出力用トランジスタＴ５のゲート電圧の値によって流れる電流が決定される。
つまり光検出部３０−１の検出信号出力用トランジスタＴ５のゲート電位がＶｉｎｉ以上となれば、光検出線ＤＥＴＬには電位が出力されるということである。
【０１０２】
上記の一連の動作によって、図３２のように、最終的に光検出部３０−１の検出信号出力用トランジスタＴ５のゲート電圧は、Ｖｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。ΔＶ’はセンサ兼用トランジスタＴ１０のリーク電流による検出信号出力用トランジスタＴ５のゲート電圧の上昇分である。
それに伴って光検出線ＤＥＴＬの電位もＶ０＋ΔＶとなる。なおＶ０は低階調表示時の光検出線ＤＥＴＬの電位としている。またΔＶは、上記ΔＶ’に応じた変動分である。
センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。
【０１０３】
この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
【０１０４】
一定時間経過後、時点ｔｍ３６で、検出動作制御部２１は電源線ＶＬ１を基準電位Ｖｉｎｉとする。このとき、検出信号出力用トランジスタＴ５のゲート電位が基準電位Ｖｉｎｉより大きければ、検出信号出力用トランジスタＴ５のゲートから電源線ＶＬ１に電流が流れ、検出信号出力用トランジスタＴ５のゲート電位は低下する。
その後時点ｔｍ３７で、検出動作制御部２１により制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとされる。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。さらに時点ｔｍ３８で制御信号ｐＳＷ１によりスイッチＳＷ１がオンとされる。図３３にこのときの状態を示している。
光検出線ＤＥＴＬの電位は、スイッチＳＷ１がオンとされることで、カソード電位Ｖｃａｔとなる。
【０１０５】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
この第２の実施の形態でも、第１の実施の形態と同様の効果を得ることができる。
また、第２の実施の形態では、スイッチＳＷ１がオフしているときは、電源線ＶＬから固定電源（例えばカソード電位Ｖｃａｔライン）への貫通電流は流れないため、消費電力は第１の実施の形態と比較して小さく抑えることができるという利点がある。
【０１０６】
＜５．第３の実施の形態＞
第３の実施の形態を図３４〜図４０で説明する。
図３４において、光検出部３０は、上記各実施の形態のと同様に、センサ兼用トランジスタＴ１０と、検出信号出力用トランジスタＴ５を有する。
そしてこの場合、検出信号出力用トランジスタＴ５のゲートと固定電位Ｖｃａｔの間に接続された第１の容量Ｃ２と、検出信号出力用トランジスタＴ５のゲートと電源線ＶＬの間に接続された第２の容量Ｃ３とを備えている。
電源線ＶＬ（ＶＬ１、ＶＬ２）には、検出動作制御部２１によって、電源電位Ｖｃｃと基準電位Ｖｉｎｉとしてのパルス電圧が与えられる。
【０１０７】
光検出ドライバ２２は、上記第２の実施の形態と同様、検出動作制御部２１からの制御信号ｐＳＷ１によってオン／オフされるスイッチＳＷ１と、電圧検出部２２ａを備えている。但しこの場合、スイッチＳＷ１が接続される固定電位は、基準電位Ｖｉｎｉのラインとされている。
【０１０８】
画素回路１０−１、光検出部３０−１側に注目して、図３５〜図４０により、光検出動作を詳しく述べる。
図３５には、光検出部３０−１の動作に関する波形として、上記図２８と同様、走査パルスＷＳ、制御信号ｐＳＷ１、電源線ＶＬ１の電源パルス、制御線ＴＬｂ１に与える制御パルスｐＴ１０、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を示している。
検出信号出力用トランジスタＴ５のゲート電圧と光検出線ＤＥＴＬの電圧については、太線と細線により区別できるように示している。
【０１０９】
なお、この図３５では１フレーム期間での波形を示しているが、２フレーム期間で光検出部３０−１、３０−２に対する制御パルスｐＴ１０、電源線ＶＬの電圧パルス、制御信号ｐＳＷ１、走査パルスＷＳを見た場合は、第２の実施の形態の図２７と同様の波形となる。
【０１１０】
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている（図２７参照）。
図３５でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ４３に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ４５に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
【０１１１】
図３６に時点ｔｍ４０〜４１の状態を示している。
まず光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。
また時点ｔｍ４０で制御信号ｐＳＷ１がＨレベルとされ、光検出線ＤＥＴＬに接続されたスイッチＳＷ１がオンする。これにより光検出線ＤＥＴＬの電位も基準電位Ｖｉｎｉに充電される。
このとき、検出信号出力用トランジスタＴ５のゲート・ソース間電圧は０Ｖとなり、検出信号出力用トランジスタＴ５はオフ状態となる。
なお、ここでは一例として光検出線ＤＥＴＬの初期化電位を基準電位Ｖｉｎｉとしているが、これに限定するものではなく、検出信号出力用トランジスタＴ５がオフ状態となるならば基準電位Ｖｉｎｉとは別電源でも問題ない。
【０１１２】
時点ｔｍ４１〜ｔｍ４２で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。このときの状態を図３７に示している。
このとき、光検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位も同じく基準電位Ｖｉｎｉのままである。
【０１１３】
一定時間経過後、時点ｔｍ４３で、検出動作制御部２１は制御パルスｐＴ１０をＬレベルとし、センサ兼用トランジスタＴ１０をオフする。図３８に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートにはΔＶａ’というカップリング量が入力される。
このときもスイッチＳＷ１はオン状態であるので、光検出線ＤＥＴＬの電位に変化はない。
また、センサ兼用トランジスタＴ１０のソース・ドレイン間には、カップリングによって電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときはセンサ兼用トランジスタＴ１０のリーク電流によっては検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。この時点では、センサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作であるスイッチＳＷ１のオフ、及び電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる動作までの時間が短いためである。
【０１１４】
そして更に一定時間経過後の時点ｔｍ４４で、検出動作制御部２１は制御信号ｐＳＷ１によりスイッチＳＷ１をオフし、さらに時点ｔｍ４５で、電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。このときの状態を図３９に示す。
電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。
このカップリング量ΔＶｂは容量Ｃ３に依存した値となるため、容量Ｃ３の値によって検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５（ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧）より大きくすることが可能である。
検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５よりも大きくできれば、検出信号出力用トランジスタＴ５はオンし、電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
また、容量Ｃ３を介したカップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧も大きくなり、受光した光量によって電源線ＶＬ（電源電位Ｖｃｃ）から検出信号出力用トランジスタＴ５のゲートに光リーク電流が流れる。
【０１１５】
この動作によって一定時間後、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’＋ΔＶｂから、Ｖｉｎｉ−ΔＶａ’＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って検出線の電位もＶ０＋ΔＶとなる。ΔＶ’はリーク電流によるゲート電圧の上昇分、ΔＶはゲート電圧の上昇分ΔＶ’に応じた光検出線ＤＥＴＬの電位上昇分である。
一般に光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１１６】
一定時間経過後の時点ｔｍ４６で、検出動作制御部２１は、電源線ＶＬを基準電位Ｖｉｎｉとする。このとき、再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１（基準電位Ｖｉｎｉ）からのカップリング量ΔＶｂが入力される。図４０に示す。
この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となってしまうため、検出信号出力用トランジスタＴ５はオフする。
その後、時点ｔｍ４７で、検出動作制御部２１は制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンする。検出信号出力用トランジスタＴ５のゲートには基準電位Ｖｉｎｉが入力される。
時点ｔｍ４８で検出動作制御部２１は制御信号ｐＳＷ１によりスイッチＳＷ１をオンする。この動作により検出信号出力用トランジスタＴ５のゲート電位及び光検出線ＤＥＴＬの電位はＶｉｎｉとなる。
【０１１７】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
即ちこの第３の実施の形態では、検出信号出力用トランジスタＴ５が光検出情報の出力を開始する前の検出準備動作において、光検出線ＤＥＴＬを基準電位Ｖｉｎｉに充電する動作が行われる。
そして、センサ兼用トランジスタＴ１０がオフ状態とされ、さらに電源線ＶＬが電源電位Ｖｃｃとされる。これにより第２の容量Ｃ３を介して、センサ兼用トランジスタＴ１０のゲート・ドレイン間電圧に電位差を発生させ、また検出信号出力用トランジスタＴ１０のゲート電位を上昇させて光検出情報の出力を開始させるものである。
【０１１８】
この第３の実施の形態でも、第１、第２の実施の形態と同様、精度の良い光検出動作が可能であり、尚且つ焼き付き等の画質不良を対策することができる。また光検出部３０に対する制御系は２系統（ＶＬ、ＴＬｂ）でよくパネル構成的にも有利である。
その上で、光検出動作時に電源線ＶＬからの貫通電流をなくすことができる。このため著しい低消費電力化が実現できる。特に上記第２の実施の形態では、スイッチＳＷ１がオンするときは、検出信号出力用トランジスタＴ５のゲートが基準電位Ｖｉｎｉに充電されているので全ライン分の貫通電流が流れていた。本例では、スイッチＳＷ１がオンのときでも貫通電流は流れない。
【０１１９】
＜６．第４の実施の形態＞
第４の実施の形態を図４１，図４２で説明する。
図４１において光検出部３０の構成は上記第３の実施の形態と同様である。この図４１では、光検出ドライバ２２が、電圧検出部２２ａとダイオードＤ１による構成とされている。ダイオードＤ１は、基準電位Ｖｉｎｉのラインに接続されている。
【０１２０】
画素回路１０−１、光検出部３０−１側に注目して、図４２により光検出動作を述べる。図４２には、光検出部３０−１の動作に関する波形として、走査パルスＷＳ、電源線ＶＬ１の電源パルス、制御線ＴＬｂ１に与える制御パルスｐＴ１０、検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を示している。検出信号出力用トランジスタＴ５のゲート電圧と光検出線ＤＥＴＬの電圧については、太線と細線により区別できるようにしている。
なお、この図４２では１フレーム期間での波形を示しているが、２フレーム期間で光検出部３０−１、３０−２に対する制御パルスｐＴ１０、電源線ＶＬの電圧パルス、走査パルスＷＳを見た場合は、第１の実施の形態の図１９と同様の波形となる。
【０１２１】
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、制御パルスｐＴ１０をＨレベルとし、また電源線ＶＬを基準電位Ｖｉｎｉとしている（図１９参照）。図４２でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ５２に至るまでは、制御線ＴＬｂ１の制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンとさせている。また時点ｔｍ５３に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。センサ兼用トランジスタＴ１０がオンとされている期間が検出準備期間となる。
この検出準備期間では、光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。このため光検出部３０−１、３０−２の各検出信号出力用トランジスタＴ５のゲートには、基準電位Ｖｉｎｉが入力される。
光検出線ＤＥＴＬの電位は、Ｖｉｎｉ＋ＶｔｈＤ１となっている。ＶｔｈＤ１はダイオードＤ１の閾値電圧である。
【０１２２】
時点ｔｍ５０〜ｔｍ５１で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。
このとき、光検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位はＶｉｎｉ＋ＶｔｈＤ１のままである。
【０１２３】
時点ｔｍ５２で、検出動作制御部２１は制御パルスｐＴ１０をＬレベルとし、センサ兼用トランジスタＴ１０をオフする。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートにはΔＶａ’というカップリング量が入力され、ゲート電圧はＶｉｎｉ−ΔＶａ’となる。
【０１２４】
時点ｔｍ５３で、検出動作制御部２１は電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。
上記第３の実施の形態の場合と同様、電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。
容量Ｃ３の値の設定により、このカップリング量ΔＶｂの入力で、検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５＋ＶｔｈＤ１より大きくすることができる。（ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧）
これにより検出信号出力用トランジスタＴ５はオンし、電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
また、容量Ｃ３を介したカップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧も大きくなり、受光した光量によって電源線ＶＬ（電源電位Ｖｃｃ）から検出信号出力用トランジスタＴ５のゲートに光リーク電流が流れる。
【０１２５】
この動作によって一定時間後、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’＋ΔＶｂから、Ｖｉｎｉ−ΔＶａ’＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って検出線の電位もＶ０＋ΔＶとなる。ΔＶ’はリーク電流によるゲート電圧の上昇分、ΔＶはゲート電圧の上昇分ΔＶ’に応じた光検出線ＤＥＴＬの電位上昇分である。
光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１２６】
一定時間経過後の時点ｔｍ５４で、検出動作制御部２１は、電源線ＶＬを基準電位Ｖｉｎｉとする。このとき、再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１（基準電位Ｖｉｎｉ）からのカップリング量ΔＶｂが入力される。
この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となり、検出信号出力用トランジスタＴ５はオフする。
時点ｔｍ５５で、検出動作制御部２１は制御パルスｐＴ１０をＨレベルとし、センサ兼用トランジスタＴ１０をオンする。検出信号出力用トランジスタＴ５のゲートには基準電位Ｖｉｎｉが入力される。
その後、光検出線ＤＥＴＬの電位はＶｉｎｉ＋ＶｔｈＤ１に戻る。
【０１２７】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
この第４の実施の形態でも、第３の実施の形態と同様の効果が得られる。
【０１２８】
＜７．第５の実施の形態＞
第５の実施の形態を図４３，図４４で説明する。
この第５の実施の形態は、第３の実施の形態（図３４）に対し、スイッチングトランジスタＴ３を加えたものである。
【０１２９】
この場合、検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａ（ＴＬａ１，ＴＬａ２）に接続されている。
例えば図１に示した検出動作制御部２１が、制御線ＴＬａに制御パルスｐＴ３を与えることで、スイッチングトランジスタＴ３をオン／オフ制御する。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５を流れる電流が光検出線ＤＥＴＬに出力される構成となっている。
【０１３０】
２フレーム期間で示した動作波形を図４４に示す。この図４４は、上記図２７と同様の各信号波形に、光検出部３０−１、３０−２の各スイッチングトランジスタＴ３に対する制御パルスｐＴ３を示したものである。
この場合、光検出線ＤＥＴＬに、センサ兼用トランジスタＴ１０の光リーク電流に応じた電位変化が現れ、光検出ドライバ２２ａが電圧検出を行う光検出期間は、制御パルスｐＴ３と電源線ＶＬの電位によって決まる。
上述の第３の実施の形態の場合、１フレーム内の光検出期間は電源線ＶＬが電源電位Ｖｃｃとなっている期間であった（図３５、図２７参照）。
これに対して、図４３の例の光検出部３０の場合、スイッチングトランジスタＴ３がオンとされることで光検出線ＤＥＴＬへの出力が行われる。従って図４４に示すように、光検出期間は、制御パルスｐＴ３がＨレベルでスイッチングトランジスタＴ３がオンであり、かつ電源線ＶＬが電源電位Ｖｃｃとなっている期間となる。
【０１３１】
このため光検出期間を電源線ＶＬのパルス電圧のみでなく、電源線ＶＬの電位の立ち上がりとスイッチングトランジスタＴ３のオフで決めることができる。さらに電源線ＶＬが電源電位Ｖｃｃとなっている期間内で、スイッチングトランジスタＴ３を制御して、光検出期間を短く設定することもできる。
【０１３２】
＜８．第６の実施の形態＞
第６の実施の形態について図４５〜図４８で説明する。
なお、第６及び後述する第７の実施の形態の場合、有機ＥＬ表示装置の構成は図４５に示すようになる。上述した図１の構成と異なる点を述べる。図１と同一部分は同一符号を付し、各部の詳細な説明は省略する。
図４５の場合、検出動作制御部２１から各光検出部３０に対しては、電源線ＶＬ（ＶＬ１、ＶＬ２・・・）により電源パルスを与えるのみとなる。即ち検出動作制御部２１が電源線ＶＬによって各光検出部３０に対して電源電圧Ｖｃｃと基準電圧Ｖｉｎｉとしてのパルス電圧を与える。
【０１３３】
そして上述した第１〜第４の実施の形態では、検出動作制御部２１は図１に示した制御線ＴＬｂによって制御パルスｐＴ１０を各光検出部３０に与えていたが、第６，第７の実施の形態では、この制御パルスｐＴ１０による制御は行われない。つまり光検出部３０内のセンサ兼用トランジスタＴ１０のオン／オフ制御は検出動作制御部２１によっては行われない。
これは、検出動作制御部２１内において制御パルスｐＴ１０を発生させるドライバは不要となることを意味する。
【０１３４】
なお、第６の実施の形態の場合、検出動作制御部２１は光検出ドライバ２２に対して制御信号ｐＳＷ１を供給する。
また、第７の実施の形態の場合、検出動作制御部２１は光検出ドライバ２２に対して制御信号ｐＳＷ１、ｐＳＷ２を供給する。
【０１３５】
図４６に第６の実施の形態の画素回路１０及び光検出部３０の構成を示す。
光検出部３０は、センサ兼用トランジスタＴ１０、検出信号出力用トランジスタＴ５、第１の容量Ｃ２，第２の容量Ｃ３が設けられること、電源線ＶＬが導入されること、及び上記各素子間の接続構成は、上記第３の実施の形態と同様である。
但し、センサ兼用トランジスタＴ１０のゲートは固定電位Ｖｃｃ２のラインに接続される。さらに、第１の容量Ｃ２の一端も、固定電位Ｖｃｃ２のラインに接続される。
画素回路１０及び光検出ドライバ２２の構成は図３４（第３の実施の形態）と同様としている。
【０１３６】
図４７に２フレーム期間での各信号波形を示している。基本的には第３の実施の形態の場合（第３の実施の形態で参照する図２７）と同様であるが、この図４７の場合、制御パルスｐＴ１０は存在しない。
そして、各光検出部３０では、電源線ＶＬが基準電位Ｖｉｎｉであるときに検出準備が行われ、電源線ＶＬが電源電位Ｖｃｃとなっている期間が光検出期間となる。
【０１３７】
この第６の実施の形態の場合、センサ兼用トランジスタＴ１０のゲートが固定電位Ｖｃｃ２という電源に接続されていることを特徴としている。
この固定電位Ｖｃｃ２は、基準電位Ｖｉｎｉとセンサ兼用トランジスタＴ１０の閾値電圧ＶｔｈＴ１０の和よりも大きい。さらに固定電位Ｖｃｃ２は、電源線ＶＬが基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化した後の検出信号出力用トランジスタＴ５のゲート電位と、センサ兼用トランジスタＴ１０の閾値電圧ＶｔｈＴ１０の和よりも小さく設定されている。
つまり固定電位Ｖｃｃ２は、電源線ＶＬの電位が基準電位Ｖｉｎｉの時にはセンサ兼用トランジスタＴ１０をオンし、かつ電源線ＶＬの電位が基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化した時は、センサ兼用トランジスタＴ１０をオフする電位に設定されている。
【０１３８】
固定電位Ｖｃｃ２をこのような電源設定として、センサ兼用トランジスタＴ１０のゲートに入力することで、電源線ＶＬが基準電位Ｖｉｎｉのときは、センサ兼用トランジスタＴ１０はスイッチとして検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉを充電できる。また電源線ＶＬが電源電位Ｖｃｃとなったときはセンサ兼用トランジスタＴ１０を光検出素子として検出信号出力用トランジスタＴ５のゲートに光リーク電流を流し、受光した光量によって検出信号出力用トランジスタＴ５のゲート電位を変化させることができる。
その結果、光検出動作時に電源線ＶＬからの貫通電流をなくし、焼き付き等の画質不良を対策できることに加えて制御線数を削減することができる。従って検出動作制御部２１内に設ける駆動回路（ドライバ）の個数を削減することが可能となり、低コスト化に貢献できる。
【０１３９】
図４８で光検出部３０−１に注目して光検出動作を説明する。
図４８には、光検出部３０−１の動作に関する波形として、走査パルスＷＳ、電源線ＶＬ１の電源パルスを示している。また検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を、太線と細線により区別して示している。さらに固定電位Ｖｃｃ２を一点鎖線で示している。
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、図４７に示したように電源線ＶＬを基準電位Ｖｉｎｉとしている。
図４８でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ６４に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。
上述の通り、電源線ＶＬ１が基準電位Ｖｉｎｉであるときは、センサ兼用トランジスタＴ１０がオンとされている。この期間（時点ｔｍ６４まで）が検出準備期間となる。
【０１４０】
検出準備期間において、光検出部３０−１、３０−２共に、センサ兼用トランジスタＴ１０はオン状態であり、電源線ＶＬ１，ＶＬ２は基準電位Ｖｉｎｉである。これにより検出信号出力用トランジスタＴ５のゲートに基準電位Ｖｉｎｉが入力される。
また時点ｔｍ６０で制御信号ｐＳＷ１がＨレベルとされ、光検出線ＤＥＴＬに接続されたスイッチＳＷ１がオンとされ、光検出線ＤＥＴＬの電位は基準電位Ｖｉｎｉに初期化される。
この状態で、検出信号出力用トランジスタＴ５のゲート・ソース間電圧は０Ｖとなり、検出信号出力用トランジスタＴ５はオフ状態となる。
【０１４１】
時点ｔｍ６１〜ｔｍ６２で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。
このとき、光検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位も同じく基準電位Ｖｉｎｉのままである。
【０１４２】
検出動作制御部２１は時点ｔｍ６３で制御信号ｐＳＷ１によりスイッチＳＷ１をオフとした後、時点ｔｍ６４で電源線ＶＬ１を電源電位Ｖｃｃとする。
電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、センサ兼用トランジスタＴ１０がオフとなる。
そして検出信号出力用トランジスタＴ５のゲートには、容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。図４８のように検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ＋ΔＶｂに上昇する。
カップリング量ΔＶｂは容量Ｃ３に依存した値となるため、容量Ｃ３の値によって検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５（ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧）より大きくすることが可能である。
検出信号出力用トランジスタＴ５のゲート電位がＶｉｎｉ＋ＶｔｈＴ５よりも大きくなることで、検出信号出力用トランジスタＴ５はオンし、電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
また、容量Ｃ３を介したカップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間電圧も大きくなり、受光した光量によって電源線ＶＬ（電源電位Ｖｃｃ）から検出信号出力用トランジスタＴ５のゲートに光リーク電流が流れる。
【０１４３】
この動作によって一定時間後、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ＋ΔＶｂから、Ｖｉｎｉ＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って検出線の電位もＶ０＋ΔＶとなる。ΔＶ’はリーク電流によるゲート電圧の上昇分、ΔＶはゲート電圧の上昇分ΔＶ’に応じた光検出線ＤＥＴＬの電位上昇分である。
一般に光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。この光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１４４】
一定時間経過後の時点ｔｍ６５で、検出動作制御部２１は、電源線ＶＬを基準電位Ｖｉｎｉとする。このとき、再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１（基準電位Ｖｉｎｉ）からのカップリング量ΔＶｂが入力される。
この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となってしまうため、検出信号出力用トランジスタＴ５はオフする。
またこのときセンサ兼用トランジスタＴ１０はオンとなるため、検出信号出力用トランジスタＴ５のゲートには基準電位Ｖｉｎｉが入力される。
時点ｔｍ６６で検出動作制御部２１は制御信号ｐＳＷ１によりスイッチＳＷ１をオンする。この動作により光検出線ＤＥＴＬの電位はＶｉｎｉとなる。
【０１４５】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
以上のようにこの第６の実施の形態では、センサ兼用トランジスタＴ１０には固定電位Ｖｃｃ２がゲート電圧として与えられている。そしてセンサ兼用トランジスタＴ１０は、電源線ＶＬが基準電位Ｖｉｎｉであるときにオンとなり、電源線ＶＬが電源電位Ｖｃｃであるときにオフとなる。
そして、電源線ＶＬが電源電位Ｖｃｃとされ、センサ兼用トランジスタＴ１０がオフ状態とされることで、第２の容量Ｃ３を介して、センサ兼用トランジスタＴ１０のゲート・ドレイン間電圧に電位差を発生させ、また検出信号出力用トランジスタＴ１０のゲート電位を上昇させて光検出情報の出力を開始させるものである。
【０１４６】
センサ兼用トランジスタＴ１０のオン／オフ制御系が不要となることで、各光検出部３０のセンサ兼用トランジスタＴ１０のゲートラインを共通化できる。
また特に図４６の例の場合、第１の容量Ｃ２の一端も固定電位Ｖｃｃ２としており、Ｃ２の接続点も共通化できる。
これにより、光検出部３０に対する制御線数の削減、検出動作制御部２１における制御線ドライバの削減等で、パネル構成を著しく簡略化でき、高歩留まり化が実現できる。
また、光検出動作時に電源線ＶＬからの貫通電流をなくし、消費電力の削減を図ることができる。
【０１４７】
＜９．第７の実施の形態＞
第７の実施の形態を図４９〜図５６で説明する。
この場合、図４９に示すように、光検出部３０は、センサ兼用トランジスタＴ１０、検出信号出力用トランジスタＴ５、第１の容量Ｃ２，第２の容量Ｃ３が設けられること、電源線ＶＬが導入されること、及び上記各素子間の接続構成は、上記第６の実施の形態と同様である。
但し、各光検出部３０においてセンサ兼用トランジスタＴ１０のゲートが光検出線ＤＥＴＬに接続されている点、及び容量Ｃ２の一端はカソード電位Ｖｃａｔに接続されている点が上記第６の実施の形態と異なる。
また光検出ドライバ２２では、光検出線ＤＥＴＬに接続されたスイッチＳＷ１，ＳＷ２が設けられている。
スイッチＳＷ１は、他端が基準電位Ｖｉｎｉのラインに接続され、図４５に示した検出動作制御部２１からの制御信号ｐＳＷ１によってオン／オフされる。
スイッチＳＷ２は、他端が固定電位Ｖｄｄのラインに接続され、検出動作制御部２１からの制御信号ｐＳＷ２によってオン／オフされる。
【０１４８】
図５０に２フレーム期間の信号波形を示す。
先の第６の実施の形態と同様、各光検出部３０では、電源線ＶＬが電源電位Ｖｃｃとされている期間が光検出期間となる。
そして制御信号ｐＳＷ２によってスイッチＳＷ２がオンとされた時点から、制御信号ｐＳＷ１によってスイッチＳＷ１がオフとされるまでの時点が検出準備の期間となる。
即ちスイッチＳＷ１，ＳＷ２については、検出準備のためにまずスイッチＳＷ２が一定期間オンとされる。そしてスイッチＳＷ２をオフした後、スイッチＳＷ１を一定期間オンとすることになる。
【０１４９】
図５１〜図５６で光検出部３０−１に注目して光検出動作を説明する。
図５１には、光検出部３０−１の動作に関する波形として、走査パルスＷＳ、電源線ＶＬ１の電源パルス、制御信号ｐＳＷ１、ｐＳＷ２を示している。また検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬの電圧を、太線と細線により区別して示している。
各光検出部３０に対して、光検出を行う期間以外は、検出動作制御部２１は、図５０に示したように電源線ＶＬを基準電位Ｖｉｎｉとしている。
図５１でいえば、光検出部３０−１に対しては、検出動作制御部２１は、時点ｔｍ７６に至るまで、電源線ＶＬ１を基準電位Ｖｉｎｉとしている。
上述の通り、検出準備期間はスイッチＳＷ１，ＳＷ２により規定される。時点ｔｍ７０〜ｔｍ７３で制御信号ｐＳＷ２によりスイッチＳＷ２がオンとされ、また時点ｔｍ７４〜ｔｍ７５で制御信号ｐＳＷ１によりスイッチＳＷ１がオンとされる。
【０１５０】
まず光検出準備のため、検出動作制御部２１は時点ｔｍ７０でスイッチＳＷ２をオンする。図５２に示すが、スイッチＳＷ２がオンとされることで、光検出線ＤＥＴＬの電位は電位Ｖｄｄとされる。
ここで固定電位Ｖｄｄは、基準電位Ｖｉｎｉとセンサ兼用トランジスタＴ１０の閾値電圧ＶｔｈＴ１０の和以上の値となっている。またこの時点、電源線ＶＬは基準電位Ｖｉｎｉとされている。
センサ兼用トランジスタＴ１０のゲートは光検出線ＤＥＴＬに接続されているため、光検出線ＤＥＴＬが電位Ｖｄｄとなることで、センサ兼用トランジスタＴ１０はオンとなる。これにより検出信号出力用トランジスタＴ５のゲート電位が基準電位Ｖｉｎｉに充電される。
このとき、検出信号出力用トランジスタＴ５のソースは電源線ＶＬとなり、そのゲート・ソース間電圧は０Ｖとなる。その結果、検出信号出力用トランジスタＴ５はオフ状態となっている。
【０１５１】
次に時点ｔｍ７１〜ｔｍ７２で、走査パルスＷＳにより画素回路１０−１のサンプリングトランジスタＴｓをオンして、その駆動トランジスタＴｄのゲートに信号値電圧Ｖｓｉｇを入力する。この動作によってＥＬ素子は発光を開始する。このときの状態を図５３に示す。
このとき、スイッチＳＷ２がオンしており、従って検出部３０−１では、センサ兼用トランジスタＴ１０はオンしているので、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉのままであり、光検出線ＤＥＴＬの電位も固定電位Ｖｄｄのままである。
【０１５２】
検出動作制御部２１は時点ｔｍ７３でスイッチＳＷ２をオフし、また時点ｔｍ７４に制御信号ｐＳＷ１によりスイッチＳＷ１をオンする。このときの状態を図５４に示す。
スイッチＳＷ１をオンすることで光検出線ＤＥＴＬの電位は電位Ｖｄｄから基準電位Ｖｉｎｉに変化する。
このためセンサ兼用トランジスタＴ１０のゲート電位も基準電位Ｖｉｎｉとなり、センサ兼用トランジスタＴ１０はオフする。
このとき、センサ兼用トランジスタＴ１０のゲート電圧の変化（光検出線ＤＥＴＬの電位変化）によって、検出信号出力用トランジスタＴ５のゲートにはΔＶａ’というカップリング量が入力される。
センサ兼用トランジスタＴ１０のソース・ドレイン間にはカップリングによって電位差が生じ、受光した光量によってそのリーク量を変化させる。しかし、センサ兼用トランジスタＴ１０の光リーク電流によっては検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作であるスイッチＳＷ１のオフ及び電源線ＶＬが電源電位Ｖｃｃへ変化するまでの時間が短いことによる。
【０１５３】
そして更に一定時間経過後の時点ｔｍ７５で、検出動作制御部２１はスイッチＳＷ１をオフし、また時点ｔｍ７６で、電源線ＶＬ１を基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させる。このときの状態を図５５に示す。
電源線ＶＬを基準電位Ｖｉｎｉから電源電位Ｖｃｃへ変化させることで、検出信号出力用トランジスタＴ５のゲートには容量Ｃ３を介した電源線ＶＬ１からのカップリング量ΔＶｂが入力される。
このカップリング量ΔＶｂは容量Ｃ３に依存した値となるため、容量Ｃ３の値によって検出信号出力用トランジスタＴ５のゲート電位をＶｉｎｉ＋ＶｔｈＴ５より大きくすることが可能である。ＶｔｈＴ５は検出信号出力用トランジスタの閾値電圧である。
検出信号出力用トランジスタＴ５のゲート電位がＶｉｎｉ＋ＶｔｈＴ５よりも大きくなることで、検出信号出力用トランジスタＴ５はオンする。従って電源線ＶＬ（電源電位Ｖｃｃ）から光検出線ＤＥＴＬへ電流が流れ始める。
【０１５４】
このとき、光検出線ＤＥＴＬの電位は、基準電位Ｖｉｎｉから徐々に増加することになるが、基本的に光検出線ＤＥＴＬの電位は、光検出部３０−１の検出信号出力用トランジスタＴ５のゲートの増加によって上昇する。従って、光検出線ＤＥＴＬの電位は検出信号出力用トランジスタＴ５のゲート電位からその閾値電圧を引いた値よりも小さくなっている。
これより光検出期間において光検出部３０−１のセンサ兼用トランジスタＴ１０のゲート・ソース間電位は常に負となる。またカップリングによってソース・ドレイン間電位も大きくなる。このため、光検出部３０−１のセンサ兼用トランジスタＴ１０は、受光した光量によって電源線ＶＬ１から検出信号出力用トランジスタＴ５のゲートに光リーク電流を流すこととなる。
【０１５５】
この動作によって一定時間後、検出信号出力用トランジスタＴ５（Ｎ）のゲート電圧はＶｉｎｉ−ΔＶａ’＋ΔＶｂからＶｉｎｉ−ΔＶａ’＋ΔＶｂ＋ΔＶ’という電位になり、それに伴って光検出線の電位もＶ０＋ΔＶとなる。
また検出線ＤＥＴＬの電位が、基準電位Ｖｉｎｉと光検出部３０−２のセンサ兼用トランジスタＴ１０の閾値電圧の和を超えた時、光検出部３０−２のセンサ兼用トランジスタＴ１０はオンし、光検出部３０−２の検出信号出力用トランジスタＴ５のゲート電位は基準電位Ｖｉｎｉとなる。
【０１５６】
一般に光検出素子は受光する光量が多いほどその光リーク量は多くなるため、高階調表示時における検出電圧が低階調表示時における電圧よりも大きくなって外部に出力される。図５１に示す光検出線ＤＥＴＬの電位変化を、電圧検出部２２ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。
【０１５７】
一定時間経過した時点ｔｍ７７で、検出動作制御部２１は光検出動作終了として電源線ＶＬ１を基準電位Ｖｉｎｉとする。
このとき再び容量Ｃ３を介して検出信号出力用トランジスタＴ５のゲートに電源線ＶＬ１からのカップリング量ΔＶｂが入力される。この動作により検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓはその閾値電圧以下となってしまうため、検出信号出力用トランジスタＴ５はオフする。このときの状態を図５６に示す。
ここで、カップリングによって検出信号出力用トランジスタＴ５のゲート電圧とセンサ兼用トランジスタＴ１０の閾値電圧の和より光検出線ＤＥＴＬの電位が大きくなった場合、センサ兼用トランジスタＴ１０はオンし、検出信号出力用トランジスタＴ５のゲート電位を基準電位Ｖｉｎｉに充電する。
なお、大きくなければ検出信号出力用トランジスタＴ５の電位は保持される。しかしその後、時点ｔｍ７８でスイッチＳＷ２がオンすることで光検出線ＤＥＴＬの電位が固定電位Ｖｄｄとなるため、センサ兼用トランジスタＴ１０はオンし検出信号出力用トランジスタＴ５のゲート電位はＶｉｎｉに充電される。
【０１５８】
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
以上のように第７の実施の形態では、センサ兼用トランジスタＴ１０はゲートが光検出線ＤＥＴＬに接続されているとともに、光検出線ＤＥＴＬは、スイッチＳＷ１，ＳＷ２により２つの固定電位（Ｖｄｄ，Ｖｉｎｉ）に充電できる構成とされている。
また光検出部３０は、検出信号出力用トランジスタＴ５のゲートと固定電位（Ｖｃａｔ）の間に接続された第１の容量Ｃ２と、検出信号出力用トランジスタＴ５のゲートと電源線ＶＬの間に接続された第２の容量Ｃ３とを備えている。
そして光検出線ＤＥＴＬに充電する２つの固定電位のうち、高電位の方（Ｖｄｄ）は、センサ兼用トランジスタＴ１０をオンさせる電位である。また低電位の方は、第２の容量Ｃ３を介して電源線ＶＬからのカップリングが入力される検出信号出力用トランジスタＴ５をオンとさせるために設定された電位である。低電位の方は例えば基準電位Ｖｉｎｉとされる。
【０１５９】
この第７の実施の形態の場合、センサ兼用トランジスタＴ１０のゲートに与える固定電源を削減することができる点で、第６の実施の形態よりも構成の簡略化、高歩留まり化が実現できる。
また、第６の実施の形態と同様、光検出動作時に電源線ＶＬからの貫通電流をなくし、焼き付き等の画質不良を対策できることに加えて制御線数を削減することができるので、検出動作制御部２１に設ける駆動回路（ドライバ）の個数を削減できる。このため低コスト化に貢献できる。
【０１６０】
なお上記例では、スイッチＳＷ１，ＳＷ２を設けて光検出線ＤＥＴＬに２つの固定電位（Ｖｄｄ，Ｖｉｎｉ）を充電する構成とした。これに代えて、電位Ｖｄｄ，Ｖｉｎｉのパルス電圧を発生させるようにし、１つのスイッチを介してそれぞれ所定タイミングで光検出線ＤＥＴＬに与える構成としてもよい。
【０１６１】
＜１０．変形例、応用例＞
以上、第１〜第７の実施の形態を説明してきたが、ここで各実施の形態に適用できる変形例を説明する。
【０１６２】
まず、異なる波長の光を検出する光検出部３０において、光検出線ＤＥＴＬに出力される電圧レベルを一定とするために、光検出部３０内におけるセンサ兼用トランジスタＴ１０の感度を変えることが考えられる。
【０１６３】
具体的にはエネルギーが高い光を検出するセンサ兼用トランジスタＴ１０の感度を低く、逆にエネルギーが低い光を検出するセンサ兼用トランジスタＴ１０の感度を高く設定する。一例として、光感度を変えるにはセンサ兼用トランジスタＴ１０としてのトランジスタのチャネル長、チャネル幅で決定されるトランジスタサイズや、チャネル材料の膜厚を変更すればよい。
即ち、エネルギーの強い光（例えばＢ光）を検出する光検出部３０におけるセンサ兼用トランジスタＴ１０のチャネル膜厚は薄く、トランジスタのチャネル幅は小さいものとする。また逆にエネルギーの弱い光を検出する光検出部３０におけるセンサ兼用トランジスタＴ１０のチャネル膜厚は厚く、トランジスタのチャネル幅は大きくする。
例えばＢ光画素、Ｇ光画素、Ｒ光画素に対応する各光検出部３０において、Ｂ光を検出するセンサ兼用トランジスタＴ１０のチャネル膜厚は最も薄く、Ｒ光を検出するセンサ兼用トランジスタＴ１０のチャネル膜厚は最も厚くする。或いはＢ光を検出するセンサ兼用トランジスタＴ１０のチャネル幅は最も小さく、Ｒ光を検出するセンサ兼用トランジスタＴ１０のチャネル幅は最も大きくする。或いはこの両方を行う。
【０１６４】
一般的には光検出素子は受光する光の波長が短いほど、つまり光のエネルギーが大きいほど多くのリーク電流を流すこととなる。このため、受光する光の波長に応じて、センサ兼用トランジスタＴ１０の感度設定を行っておくことで、受光する光のエネルギーによらず、各光検出部３０についての検出信号出力用トランジスタＴ５のゲート電位の変化を一定値とすることができる。その結果、光検出線ＤＥＴＬに出力される電圧を同じ電圧（発光波長によっては異ならない電圧）とすることができる。それによって、光検出ドライバ２２の簡略化が可能となる。
【０１６５】
また、画素回路１０の構成については全く上記例に限定されず、他にも多様な構成が採用できる。即ち図１６等に示した画素回路１０の構成にかかわらず、発光動作を行う画素回路を採用する表示装置であって、画素回路の外部に、その画素回路の発光光量を検出する光検出部を設ける表示装置に、各実施の形態は広く採用できる。
【０１６６】
また、各実施の形態において、光検出部３０や光検出ドライバ２２においてカソード電位Ｖｃａｔを利用している例があるが、それらはカソード電位Ｖｃａｔに限らず、他の固定電位を用いてもよい。
【０１６７】
また、複数ラインでの光検出を同一タイミングで行ったり、若しくは複数ラインの光検出期間を時間的にオーバーラップさせる例も考えられる。このようなタイミングを採る事で光検出素子数を増加させることができるため、光検出精度を増加させ、更に光検出期間を短くすることが可能となる。
【０１６８】
例えばある特定のラインにおいてＥＬ素子の発光輝度を検出する際に複数ラインでの光検出期間を同時とするか、或いはオーバーラップさせる。つまり複数の光検出部３０で、同時に１つの画素回路３０の有機ＥＬ素子１の光を検出する期間が得られるようにする。
図５７は、第１の実施の形態で図１９に示した各波形を示している。図５７（ａ）は光検出部３０−１、３０−２に対しての、電源線ＶＬ１，ＶＬ２の電源パルス、及び制御線ＴＬｂ１，ＴＬｂ２の制御パルスｐＴ１０を、同時のタイミングで与える例である。光検出部３０−１、３０−２における光検出期間が同一期間となる。
即ち、図１６の画素回路１０−１を発光させたときに、２つの光検出部３０−１で、同時に光検出動作を行うことになる。
また図５７（ｂ）は、光検出部３０−１、３０−２に対しての、電源線ＶＬ１，ＶＬ２の電源パルス、及び制御線ＴＬｂ１，ＴＬｂ２の制御パルスｐＴ１０により、光検出期間がオーバラップしている例である。この場合、光検出部３０−１、３０−２における光検出期間が同時に行われる期間が生ずる。つまりオーバラップ期間では、図１６の画素回路１０−１を発光させたときに、２つの光検出部３０−１で、同時に光検出動作を行うことになる。
なお、ここでは２ラインの画素の例のみで示しているが、複数ラインの光検出部３０が同時もしくは時間的にオーバラップして光検出情報を出力する例としては、もちろん３ライン以上の光検出部３０に適用しても良い。
【０１６９】
例えばこのように光検出期間を同時とするか、オーバーラップさせることにより光検出感度を増加させることができ、また光検出線ＤＥＴＬへのリークに応じた電圧上昇を早めることができる。すると、光検出期間を短くしたり光検出素子を小さくしたりすることも可能となる。その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
図５７では第１の実施の形態に準じて示したが、第２〜第７の実施の形態でも、それぞれ光検出期間を設定するパルスのタイミング設定により、光検出期間を複数のラインの光検出部３０で同時又はオーバラップさせることで、同様の効果が得られる。
【０１７０】
次に本発明の応用例について述べる。
これは画面に対して外部から光を照射して情報入力を行う電子機器としての例である。
例えば図５８（ａ）は、ユーザがレーザポインタ１００によって表示パネル１０１に光を当てている状態を示している。
表示パネル１０１は、上述した図１，図４５の有機ＥＬ表示パネルである。
表示パネル１０１上で、例えば全画面を黒表示している状態で、レーザポインタ１００の光で例えば円形を描く。すると、その円形が表示パネル１０１の画面上に表示されるような装置である。
つまり、レーザポインタ１００の光を、画素アレイ２０上の光検出部３０で検出する。そして光検出部３０はレーザ光の検出情報を水平セレクタ１１（信号補正部１１ａ）に伝達する。
水平セレクタ１１はレーザ光を検出した光検出部３０に対応する画素回路１０に対して、所定の輝度の信号値Ｖｓｉｇを与えるようにする。
すると、表示パネル１０１の画面上でのレーザ光の照射位置のみ、高輝度の発光を行わせることができ、つまりレーザ照射によりパネル上に図形、文字、記号等の描画を行うような表示が可能となる。
【０１７１】
また図５８（ｂ）は、レーザポインタ１００による方向の入力を検出する例である。
レーザポインタ１００によってレーザ光を例えば右から左に移動するように照射する。表示パネル１０１内の各光検出部３０による検出結果として、画面上のレーザ照射位置の変化を検出できるため、ユーザがどのような方向性でレーザ光を当てたかが検出できる。
この方向を操作入力として認識するようにし、例えば表示内容の切り換えなどを行う。
もちろん画面上に表示させた操作アイコン等にレーザを当てることで、操作内容を認識するといったことも可能である。
【０１７２】
これらのように、外部からの光を表示パネル１０１上の座標入力の形で認識し、各種の動作、アプリケーションに適用することが可能である。
また、このような描画や操作入力に適用する場合、上述した図５７の例のように、複数の光検出部３０が同時もしくは時間的にオーバラップして光検出情報を出力するようにすると、外部光の検出能力を上げることができ、好適である。
例えば外部から与えられる光を検出する際に複数ラインで光検出期間をオーバーラップさせることで光検出感度を増加させることができ、光検出期間を短くしたり光検出素子を小さくしたりすることが可能となる。その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
【符号の説明】
【０１７３】
１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１１ａ 信号値補正部、１２ ライトスキャナ、２０ 画素アレイ、２１ 検出動作制御部、２２ 光検出ドライバ、２２ａ 電圧検出部、３０ 光検出部、Ｔ１０ センサ兼用トランジスタ、Ｃ２，Ｃ３ 容量、Ｔ５ 検出信号出力用トランジスタ、ＤＥＴＬ 光検出線、ＶＬ 電源線
【特許請求の範囲】
【請求項１】
信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部と、
を備えた表示装置。
【請求項２】
上記光検出部は、
上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、所定の基準電位を供給し、
上記センサ・スイッチ兼用素子がオフ状態とされているときに、上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する構成とされている請求項１に記載の表示装置。
【請求項３】
上記光検出部に対しては、所定の動作電源電位と上記基準電位が切り換えられる電源線が導入され、
上記電源線に、上記センサ・スイッチ兼用素子及び上記検出信号出力用トランジスタが接続されており、
上記電源線が上記基準電位とされているときに上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記基準電位が供給され、
上記センサ・スイッチ兼用素子がオフ状態とされ、また上記電源線が上記動作電源電位とされることで、上記センサ・スイッチ兼用素子が上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する請求項２に記載の表示装置。
【請求項４】
上記光検出部にはさらに、
上記検出信号出力用トランジスタのゲートと固定電位の間に接続された第１の容量と、
上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えている請求項３に記載の表示装置。
【請求項５】
上記センサ・スイッチ兼用素子がオフ状態とされ、さらに上記電源線が上記動作電源電位とされることで、上記第２の容量を介して、上記センサ・スイッチ兼用素子としてのトランジスタのゲート・ドレイン間電圧に電位差を発生させ、また上記検出信号出力用トランジスタのゲート電位を上昇させて光検出情報の出力を開始させる構成である請求項４に記載の表示装置。
【請求項６】
上記検出信号出力用トランジスタが光検出情報の出力を開始する前の検出準備動作において、上記光検出線を上記基準電位に充電する動作が行われる請求項５に記載の表示装置。
【請求項７】
上記センサ・スイッチ兼用素子としてのトランジスタのゲートには、上記電源線が上記基準電位であるときにセンサ・スイッチ兼用素子がオンとなり、上記電源線が上記動作電源電位であるときにセンサ・スイッチ兼用素子がオフとなる、固定のゲート電位が与えられる請求項３に記載の表示装置。
【請求項８】
上記光検出部にはさらに、
上記検出信号出力用トランジスタのゲートと、上記固定のゲート電位の間に接続された第１の容量と、
上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えている請求項７に記載の表示装置。
【請求項９】
上記センサ・スイッチ兼用素子としてのトランジスタのゲートは、上記光検出線に接続されているとともに、
上記光検出線は、少なくとも２つの固定電位に充電できる構成である請求項３に記載の表示装置。
【請求項１０】
上記光検出部にはさらに、
上記検出信号出力用トランジスタのゲートと固定電位の間に接続された第１の容量と、
上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えており、
上記光検出線に充電する上記２つの固定電位のうち、高電位の方は、上記センサ・スイッチ兼用素子をオンさせる電位であり、低電位の方は、上記第２の容量を介して上記電源線からのカップリングが入力される上記検出信号出力用トランジスタをオンとさせるために設定された電位である請求項９に記載の表示装置。
【請求項１１】
上記２つの固定電位のうちの低電位の方は、上記基準電位である請求項１０に記載の表示装置。
【請求項１２】
上記光検出部から上記光検出線に出力された光検出情報を、上記信号値の補正のための情報として上記発光駆動部に供給する補正情報生成部を、さらに備えた請求項１に記載の表示装置。
【請求項１３】
上記光検出部は、上記画素回路による通常映像表示開始前若しくは通常映像表示終了後に光検出動作を行う請求項１に記載の表示装置。
【請求項１４】
上記光検出部は、通常映像表示期間において、間欠的な期間に光検出動作を行う請求項１に記載の表示装置。
【請求項１５】
複数の上記光検出部が同時もしくは時間的にオーバラップして光検出情報を出力するように、複数の上記光検出部のそれぞれが駆動制御される請求項１に記載の表示装置。
【請求項１６】
発光素子を有する画素回路と、上記画素回路の上記発光素子からの光を検出して光検出情報を出力する光検出部とを備えた表示装置における光検出方法として、
上記光検出部に、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子と、光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを設け、
上記センサ・スイッチ兼用素子のオフ状態で該センサ・スイッチ兼用素子に流れる電流の変動分に応じた光検出情報を、上記検出信号出力用トランジスタから上記光検出線に出力する光検出方法。
【請求項１７】
信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部と、
を備えた電子機器。
【請求項１】
信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部と、
を備えた表示装置。
【請求項２】
上記光検出部は、
上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、所定の基準電位を供給し、
上記センサ・スイッチ兼用素子がオフ状態とされているときに、上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する構成とされている請求項１に記載の表示装置。
【請求項３】
上記光検出部に対しては、所定の動作電源電位と上記基準電位が切り換えられる電源線が導入され、
上記電源線に、上記センサ・スイッチ兼用素子及び上記検出信号出力用トランジスタが接続されており、
上記電源線が上記基準電位とされているときに上記センサ・スイッチ兼用素子がオン状態とされることで、上記検出信号出力用トランジスタのゲートノードに、上記基準電位が供給され、
上記センサ・スイッチ兼用素子がオフ状態とされ、また上記電源線が上記動作電源電位とされることで、上記センサ・スイッチ兼用素子が上記発光素子からの光を受光することに応じた電流を上記検出信号出力用トランジスタのゲートノードに与えて上記検出信号出力用トランジスタのゲート電位を変化させ、上記検出信号出力用トランジスタが上記ゲート電位の変化に応じた光検出情報を出力する請求項２に記載の表示装置。
【請求項４】
上記光検出部にはさらに、
上記検出信号出力用トランジスタのゲートと固定電位の間に接続された第１の容量と、
上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えている請求項３に記載の表示装置。
【請求項５】
上記センサ・スイッチ兼用素子がオフ状態とされ、さらに上記電源線が上記動作電源電位とされることで、上記第２の容量を介して、上記センサ・スイッチ兼用素子としてのトランジスタのゲート・ドレイン間電圧に電位差を発生させ、また上記検出信号出力用トランジスタのゲート電位を上昇させて光検出情報の出力を開始させる構成である請求項４に記載の表示装置。
【請求項６】
上記検出信号出力用トランジスタが光検出情報の出力を開始する前の検出準備動作において、上記光検出線を上記基準電位に充電する動作が行われる請求項５に記載の表示装置。
【請求項７】
上記センサ・スイッチ兼用素子としてのトランジスタのゲートには、上記電源線が上記基準電位であるときにセンサ・スイッチ兼用素子がオンとなり、上記電源線が上記動作電源電位であるときにセンサ・スイッチ兼用素子がオフとなる、固定のゲート電位が与えられる請求項３に記載の表示装置。
【請求項８】
上記光検出部にはさらに、
上記検出信号出力用トランジスタのゲートと、上記固定のゲート電位の間に接続された第１の容量と、
上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えている請求項７に記載の表示装置。
【請求項９】
上記センサ・スイッチ兼用素子としてのトランジスタのゲートは、上記光検出線に接続されているとともに、
上記光検出線は、少なくとも２つの固定電位に充電できる構成である請求項３に記載の表示装置。
【請求項１０】
上記光検出部にはさらに、
上記検出信号出力用トランジスタのゲートと固定電位の間に接続された第１の容量と、
上記検出信号出力用トランジスタのゲートと上記電源線の間に接続された第２の容量とを備えており、
上記光検出線に充電する上記２つの固定電位のうち、高電位の方は、上記センサ・スイッチ兼用素子をオンさせる電位であり、低電位の方は、上記第２の容量を介して上記電源線からのカップリングが入力される上記検出信号出力用トランジスタをオンとさせるために設定された電位である請求項９に記載の表示装置。
【請求項１１】
上記２つの固定電位のうちの低電位の方は、上記基準電位である請求項１０に記載の表示装置。
【請求項１２】
上記光検出部から上記光検出線に出力された光検出情報を、上記信号値の補正のための情報として上記発光駆動部に供給する補正情報生成部を、さらに備えた請求項１に記載の表示装置。
【請求項１３】
上記光検出部は、上記画素回路による通常映像表示開始前若しくは通常映像表示終了後に光検出動作を行う請求項１に記載の表示装置。
【請求項１４】
上記光検出部は、通常映像表示期間において、間欠的な期間に光検出動作を行う請求項１に記載の表示装置。
【請求項１５】
複数の上記光検出部が同時もしくは時間的にオーバラップして光検出情報を出力するように、複数の上記光検出部のそれぞれが駆動制御される請求項１に記載の表示装置。
【請求項１６】
発光素子を有する画素回路と、上記画素回路の上記発光素子からの光を検出して光検出情報を出力する光検出部とを備えた表示装置における光検出方法として、
上記光検出部に、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において上記画素回路の上記発光素子からの光を検出する光センサとして機能するセンサ・スイッチ兼用素子と、光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを設け、
上記センサ・スイッチ兼用素子のオフ状態で該センサ・スイッチ兼用素子に流れる電流の変動分に応じた光検出情報を、上記検出信号出力用トランジスタから上記光検出線に出力する光検出方法。
【請求項１７】
信号線と所要数の走査線が交差する部分にマトリクス状に配置され、それぞれが発光素子を有する画素回路と、
上記各画素回路に信号値を与えて、各画素回路で信号値に応じた輝度の発光を行わせる発光駆動部と、
オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光を検出する光センサとして機能するセンサ・スイッチ兼用素子、及び光検出線に接続され上記センサ・スイッチ兼用素子のオフ状態での電流の変動分に応じた光検出情報を上記光検出線に出力する検出信号出力用トランジスタとを有する光検出部と、
を備えた電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【公開番号】特開２０１１−１４１４１７（Ｐ２０１１−１４１４１７Ａ）
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願番号】特願２０１０−１８７７（Ｐ２０１０−１８７７）
【出願日】平成２２年１月７日（２０１０．１．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年７月２１日（２０１１．７．２１）
【国際特許分類】
【出願日】平成２２年１月７日（２０１０．１．７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]