表示装置、表示装置の駆動方法、及び、電子機器
【課題】画素アレイ部の配線本数を減らし、レイアウト密度の低減を可能にする表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供する。
【解決手段】単位画素を構成する４つの画素２０R，２０G，２０B，２０Wが隣接して配置されて成る有機ＥＬ表示装置において、これら画素２０R，２０G，２０B，２０Wをグループ分けする。そして、同一フィールドで発光する、各グループに属する画素、本例では、画素２０Rと画素２０G、画素２０Bと画素２０Wの信号書込み期間を各グループ間で時間的にずらすようにすることで、複数の画素間、即ち、グループを形成する画素数の画素間で信号線３３を共通化する。
【解決手段】単位画素を構成する４つの画素２０R，２０G，２０B，２０Wが隣接して配置されて成る有機ＥＬ表示装置において、これら画素２０R，２０G，２０B，２０Wをグループ分けする。そして、同一フィールドで発光する、各グループに属する画素、本例では、画素２０Rと画素２０G、画素２０Bと画素２０Wの信号書込み期間を各グループ間で時間的にずらすようにすることで、複数の画素間、即ち、グループを形成する画素数の画素間で信号線３３を共通化する。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
平面型（フラットパネル型）の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス（ＥＬ；Electroluminescence）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は自発光素子であるために、液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
この有機ＥＬ表示装置に代表される平面型の表示装置において、カラー画像を形成する単位となる単位画素（１つの画素）を構成する複数の副画素は、一般に、赤色（Ｒ）緑色（Ｇ）青色（Ｂ）の三原色の光を発光する副画素（サブピクセル）によって構成される。また、高輝度化を図りつつパワー効率を改善することを目的として、ＲＧＢの３つの副画素に加えて、白色（Ｗ）の光を発光する副画素を用いてＲＧＢＷの４つの副画素によって単位画素を構成することもある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５１２７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、単位画素を構成する副画素の数が増えることで、高輝度化やパワー効率の改善を図ることができるが、その反面、副画素の数が増えることに伴って各副画素に信号を供給する信号線の配線本数も増えるため、画素アレイ部のレイアウト密度が高くなる。
【０００７】
そこで、本開示は、画素アレイ部の配線本数を減らし、レイアウト密度の低減を可能にする表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本開示では、
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置されて成る表示装置において、
前記複数の副画素をグループ分けし、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間を各グループ間で時間的にずらす
構成を採っている。
【０００９】
上記構成の表示装置において、各グループに属する副画素の信号書込み期間を各グループ間で時間的にずらすことで、副画素に信号を供給する信号線を複数の副画素間で共通化することができる。
【発明の効果】
【００１０】
本開示によれば、複数の副画素間で信号線を共通化できることにより、信号線の配線本数を減らすことができるため、画素アレイ部のレイアウト密度を低減できる。
【図面の簡単な説明】
【００１１】
【図１】本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図４】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図７】単位画素がＲＧＢＷの４つの副画素から成る有機ＥＬ表示装置の一般的な構成を参考例として示すシステム構成図である。
【図８】参考例に係る有機ＥＬ表示装置の駆動タイミングを示すタイミング波形図である。
【図９】本開示の実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１０】実施形態に係る有機ＥＬ表示装置におけるＲＧＢＷの４つの画素の画素回路のレイアウト関係を示す回路図である。
【図１１】実施形態に係る有機ＥＬ表示装置の駆動タイミングを示すタイミング波形図である。
【図１２】他の適用例に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１３】他の適用例に係る有機ＥＬ表示装置におけるＲＧＢＷの４つの画素の画素回路のレイアウト関係を示す回路図である。
【図１４】本開示が適用されるテレビジョンセットの外観を示す斜視図である。
【図１５】本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１６】本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１７】本開示が適用されるビデオカメラの外観を示す斜視図である。
【図１８】本開示が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１２】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本開示が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．ＲＧＢＷの４画素構成
２．実施形態の説明
３．適用例
４．電子機器
【００１３】
＜１．本開示が適用される有機ＥＬ表示装置＞
［１−１．システム構成］
図１は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００１４】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（薄膜トランジスタ）が用いられる。
【００１５】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００１６】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００１７】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００１８】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００１９】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００２０】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２１】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２２】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳ m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２３】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００２４】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００２５】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００２６】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００２７】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００２８】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００２９】
ここで、画素２０内のトランジスタ、即ち、駆動トランジスタ２２及び書込みトランジスタ２３の少なくとも一方、好ましくは、両方のトランジスタ２２，２３として、周知のＬＤＤ構造のトランジスタが用いられる。ＬＤＤ構造によれば、ドレイン領域の近傍での電界集中が小さくなるため、ホットキャリアの発生を抑えることが可能になる。
【００３０】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００３１】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３２】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３３】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３４】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００３５】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしているが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００３６】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００３７】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００３８】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００３９】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４０】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４１】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を基に図４及び図５の動作説明図を用いて説明する。尚、図４及び図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００４２】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００４３】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００４４】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００４５】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００４６】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００４７】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、即ち、低電位Ｖiniにある。
【００４８】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００４９】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００５０】
（閾値補正期間）
次に、時刻ｔ13で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００５１】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００５２】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００５３】
次に、時刻ｔ14で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００５４】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図５（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００５５】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００５６】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込む。これにより、有機ＥＬ素子２１の等価容量及び補助容量２５の充電が開始される。
【００５７】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００５８】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００５９】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００６０】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６１】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００６２】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００６３】
（発光期間）
次に、時刻ｔ17で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００６４】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。
【００６５】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、換言すれば、保持容量２４に保持されたゲート−ソース間電圧Ｖgsを保ったまま、ゲート電位Ｖg及びソース電位Ｖsが上昇する動作がブートストラップ動作である。このブートストラップ動作の詳細については後述する。
【００６６】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００６７】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００６８】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００６９】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００７０】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００７１】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００７２】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2 ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００７３】
図６（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図６（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００７４】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００７５】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2 ……（２）
【００７６】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７７】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図６（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００７８】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００７９】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図６（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００８０】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００８１】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００８２】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００８３】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【００８４】
［１−３．ＲＧＢＷの４画素（副画素）構成］
ところで、前にも述べたように、カラー対応の表示装置において、カラー画像を形成する単位となる１つの画素（単位画素）は、例えば、ＲＧＢの三原色の光を発光する３つの副画素から構成される。更に、例えば、輝度向上のために白色（Ｗ）光を発光する副画素や、色再現範囲を拡大するために補色光を発光する副画素を加えて、４つの副画素で単位画素を構成する場合もある。以下では、単位画素が、Ｗの副画素を用いたＲＧＢＷの４つの副画素から成る構成の場合を例に挙げて説明するものとする。
【００８５】
図７は、単位画素がＲＧＢＷの４つの副画素から成る有機ＥＬ表示装置の一般的な構成を参考例として示すシステム構成図であり、図中、図１と同等部位には同一符号を付して示している。図７において、４つの副画素２０R，２０G，２０B，２０Wは、図１の画素２０に相当する。従って、以下では、副画素を単に画素と記述するものとする。
【００８６】
図７に示すように、ＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wは、縦長の矩形形状を有し、行方向において互いに隣接して設けられて単位画素を構成している。また、ＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wは、色毎に画素列を形成している。そして、画素行毎に走査線３１1〜３１m及び電源供給線３２1〜３２mが共に１本ずつ配線され、画素列毎に信号線３３1〜３３nが１本ずつ配線されている。
【００８７】
信号出力回路６０には、表示パネル２０の外部からデータ線６１1〜６１iを通して時系列で供給されるＲＧＢＷの各画素２０R，２０G，２０B，２０Wの信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWが入力される。信号出力回路６０は、例えば、１本のデータ線６１（６１1〜６１i）を通して入力される時系列の信号を時分割にて信号線３３（３３1〜３３n）に書き込むセレクトスイッチの集合から成る。
【００８８】
図８は、参考例に係る有機ＥＬ表示装置の駆動タイミングを示すタイミング波形図である。信号出力回路６０は、１本のデータ線６１1を通して時系列で供給されるＲＧＢＷの各画素２０R，２０G，２０B，２０Wの信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWを、対応する４本の信号線３３1，３３2，３３3，３３4にそれぞれ時分割にて書き込む。尚、この信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWの書込みに先立って閾値補正等の処理が、先述した基本的な回路動作の場合と同様にして行われる。
【００８９】
その後、信号書込み＆移動度補正期間に、信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWを４画素２０R，２０G，２０B，２０Wに対して同時に書き込む。この信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWの書込みの処理と並行して、先述した移動度補正の処理が行われる。そして、信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWの書込み処理及び移動度補正処理が終了すると、４つの画素２０R，２０G，２０B，２０Wが同時に発光を開始する。
【００９０】
上述したＲＧＢＷの４画素構成の場合のように、副画素の数が増えることに伴って各副画素に信号を供給する信号線の配線本数も増える。ＲＧＢＷの４画素構成の場合には、ＲＧＢの３画素構成の場合に比べて、単位画素毎に信号線が１本増える。このように、信号線の配線本数が増えると、画素アレイ部３０のレイアウト密度が高くなるために、配線間ショートなどの発生の確率が高くなる。
【００９１】
＜２．実施形態の説明＞
図９は、本開示の実施形態に係る有機ＥＬ表示装置の構成の概略をシステム構成図であり、図中、図７と同等部位には同一符号を付して示している。図９においても、４つの副画素２０R，２０G，２０B，２０Wは、図１の画素２０に相当する。従って、本実施形態の説明においても、副画素を単に画素と記述するものとする。
【００９２】
図９に示すように、参考例の場合と同様に、ＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wは、縦長の矩形形状を有している。そして、これら４つの画素２０R，２０G，２０B，２０Wは、行方向において互いに隣接して設けられて単位画素を構成している。
【００９３】
但し、画素２０R，２０G，２０B，２０Wの配置の順番は、参考例の場合と異なっている。具体的には、一方側から、画素２０R、画素２０B、画素２０G、及び、画素２０Wの順に配置されている。そして、この配置の下に、ＲＢＧＷの４つの画素２０R，２０B，２０G，２０Wは、色毎に画素列を形成する、所謂、ストライプ状の画素配列となっている。
【００９４】
ここで、同一の画素行に属する互いに隣接するＲＢＧＷの４つの画素２０R，２０B，２０G，２０Wは、１画素おきの２つの画素毎にグループ分けされている。具体的には、画素２０Rと画素２０Gとが画素２０Bを間においてグループとなり、画素２０Bと画素２０Wとが画素２０Gを間においてグループとなっている。そして、信号線３３（３３1〜３３p）が隣り合う２つの画素、具体的には、画素２０Rと画素２０G、画素２０Bと画素２０Wに対して１本ずつ配線されている。すなわち、信号線３３の本数は、参考例の場合の半分となっている（即ち、ｐ＝ｎ／２）。
【００９５】
また、電源供給線３２1〜３２mは、画素行毎に１本ずつ配線されている。これに対して、走査線３１1〜３１mがグループ数に対応して画素列毎に２本ずつ配線されている。以下、画素２０Rと画素２０Gのグループに対応する走査線３１（３１1〜３１m）を走査線３１A（３１A1〜３１Am）とし、画素２０Gと画素２０Wのグループに対応する走査線３１を走査線３１B（３１B1〜３１Bm）とする。
【００９６】
信号出力回路６０には、表示パネル２０の外部からデータ線６１1〜６１iを通して各画素２０R，２０G，２０B，２０Wの信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWがその順に時系列で入力される。信号出力回路６０はセレクタスイッチの集合から成り、各セレクタスイッチは、２つのグループに対応する２つのＭＯＳスイッチＳＷ11，ＳＷ12を単位として構成されている。そして、信号出力回路６０は、１本のデータ線６１（６１1〜６１i）を通して入力される時系列の信号を時分割にて信号線３３（３３1〜３３p）に書き込む。
【００９７】
図１０に、単位画素を構成するＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wの画素回路のレイアウト関係を示す。４つの画素２０R，２０G，２０B，２０Wの個々の回路構成は、基本的に、図２に示した回路構成と同じである。
【００９８】
４つの画素２０R，２０G，２０B，２０Wをグループ分けするに当たり、先述したように、一方側から、画素２０R、画素２０B、画素２０G、及び、画素２０Wの順に配置されている。この画素配置において、信号線３３（３３1〜３３p）を挟んで隣り合う２つの画素の各画素回路は、当該信号線３３に関して線対称な（左右反転した）レイアウト構成となっている。
【００９９】
具体的には、画素２０Rの画素回路は、画素２０Bとの間に配線された信号線３３に関して当該画素２０Bの画素回路と線対称なレイアウト構成となっている。同様に、画素２０Gの画素回路も、画素２０Wとの間に配線された信号線３３に関して当該画素２０Gの画素回路と線対称なレイアウト構成となっている。
【０１００】
２つの画素２０R，２０Bにおいて、各書込みトランジスタ２３の一方のソース／ドレイン電極は、両画素２０R，２０B間に配線された信号線３３に共通に接続されている。すなわち、信号線３３を挟んで隣接する２つの画素２０R，２０Bは、当該信号線３３を共用している。同様に、信号線３３を挟んで隣接する２つの画素２０G，２０Wは、当該信号線３３を共用している。
【０１０１】
次に、上記構成の本実施形態に係る有機ＥＬ表示装置の駆動タイミングについて、図１０の回路図を参照しつつ、図１１のタイミング波形図を用いて説明する。図１１には、電源供給線３２の電位ＤＳ、走査線３１Aの電位ＳＷA、走査線３１Bの電位ＳＷB、データ線６１の電位、及び、２つのグループの信号線３３の電位のそれぞれの変化を示している。
【０１０２】
先述した図３に基づく基本的な回路動作の場合と同様にして、閾値補正等の処理が信号電圧の書込みに先立って行われる。その後に、１本のデータ線６１1を通して４つの画素２０R，２０G，２０B，２０Wの各信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWが時系列で信号出力回路６０に入力される。
【０１０３】
尚、以降の回路動作において、グループが２つであるのに対応して、信号出力回路６０から信号線３３（３３1〜３３p）への信号電圧の書込み、及び、当該信号線３３から画素２０R，２０G，２０B，２０Wへの信号電圧の書込みが２回に分けて行われるものとする。
【０１０４】
すなわち、信号線書込み期間として信号線書込み期間１と信号線書込み期間２とが設けられ、信号書込み＆移動度補正期間として信号書込み＆移動度補正期間１と信号書込み＆移動度補正期間２とが設けられる。そして、信号線書込み期間１と信号線書込み期間２、及び、信号書込み＆移動度補正期間１と信号書込み＆移動度補正期間２は、時間的にずれている。
【０１０５】
信号出力回路６０は、時系列の信号が入力されると、信号線書込み期間１にＭＯＳスイッチＳＷ11，ＳＷ12を導通状態にすることにより、先ず、信号電圧ＶsigR，ＶsigGを２本の信号線３３1，３３2に書き込む。その後、信号書込み＆移動度補正期間１に、信号電圧ＶsigR，ＶsigGを２つのグループの各一方の画素２０R，２０Gに同時に書き込む。この信号電圧の書込みは、画素２０R，２０Gの各書込みトランジスタ２３が走査線３１Aの電位（走査信号）ＷＳAがアクティブ（高電位）になるのに応答して、画素２０R，２０Gの各書込みトランジスタ２３が導通状態になることによって行われる。
【０１０６】
画素２０R，２０Gにおいては、信号電圧ＶsigR，ＶsigGの書込みの処理と並行して、先述した移動度補正の処理が行われる。そして、信号電圧ＶsigR，ＶsigGの書込み処理及び移動度補正処理が終了すると、画素２０Bを挟んで隣接する２つの画素２０R，２０Gが同時に発光を開始する。
【０１０７】
続いて、信号出力回路６０は、信号線書込み期間２にＭＯＳスイッチＳＷ11，ＳＷ12を導通状態にすることにより、信号電圧ＶsigB，ＶsigWを２本の信号線３３1，３３2に書き込む。その後、信号書込み＆移動度補正期間１と時間的にずれた信号書込み＆移動度補正期間２に、信号電圧ＶsigB，ＶsigWを２つのグループの各他方の画素２０B，２０Wに同時に書き込む。この信号電圧の書込みは、画素２０B，２０Wの各書込みトランジスタ２３が走査線３１Bの電位ＷＳBがアクティブになるのに応答して、画素２０B，２０Wの各書込みトランジスタ２３が導通状態になることによって行われる。
【０１０８】
画素２０B，２０Wにおいても、信号電圧ＶsigB，ＶsigWの書込みの処理と並行して、先述した移動度補正の処理が行われる。そして、信号電圧ＶsigB，ＶsigWの書込み処理及び移動度補正処理が終了すると、画素２０Gを挟んで隣接する２つの画素２０B，２０Wが同時に発光を開始する。
【０１０９】
上述したように、単位画素を構成する複数の画素（副画素）、本例の場合は４つの画素２０R，２０G，２０B，２０Wが隣接して配置されて成る有機ＥＬ表示装置において、これら画素２０R，２０G，２０B，２０Wをグループ分けする。そして、同一フィールドで発光する、各グループに属する画素、本例では、画素２０Rと画素２０G、画素２０Bと画素２０Wの信号書込み期間を、信号書込み＆移動度補正期間１と信号書込み＆移動度補正期間２という具合に各グループ間で時間的にずらすようにする。
【０１１０】
このように、各グループに属する副画素の信号書込み期間（即ち、信号書込み＆移動度補正期間１，２）を各グループ間で時間的にずらすことで、複数の画素（副画素）間、即ち、グループを形成する画素数の画素間で信号線３３を共通化することができる。これにより、信号線３３の配線本数を減らすことができるため、画素アレイ部３０のレイアウト密度、ひいては、表示パネル７０のレイアウト密度を低減できる。その結果、画素アレイ部３０、ひいては、表示パネル７０における配線間ショートなどの発生の確率を抑えることができる。
【０１１１】
ここで、信号書込み＆移動度補正期間１，２を各グループ間で時間的にずらすと、そのずれの時間Δｔだけ先に発光する２画素２０R，２０Gと後で発光する２画素２０B，２０Wとで発光期間が異なるため輝度が異なることになる。そこで、各グループの発光期間の差、即ち、信号書込み＆移動度補正期間１，２のずれの時間Δｔを、発光期間の１／１００以内（以下）とする。
【０１１２】
このようにすることで、各グループに属する画素のグループ間の輝度差が１％以下となる。一般的に、輝度差が１％以下となると、その輝度差は視認できないとされている。従って、グループ間の輝度差が視認できないため、信号書込み＆移動度補正期間１，２を各グループ間で時間的にずらすことに伴う発光期間の差が視認上問題になることはない。また、閾値補正処理を同じ信号線３３の電位、即ち、基準電圧Ｖofsで行うようにしているため、閾値補正期間については各グループ間で共通にできる。すなわち、閾値補正処理を各グループに共通の閾値補正期間で行うことができる。
【０１１３】
＜３．適用例＞
上記実施形態では、カラー画像を形成する単位となる１つの画素(単位画素）を構成する複数の副画素が、三原色＋白色の４つの副画素２０R，２０G，２０B，２０Wから成る場合を例に挙げて説明したが、これに限られるものではない。すなわち、単位画素を構成する副画素の発光色の組み合わせや副画素の個数などは任意である。
【０１１４】
例えば、色再現範囲の拡大を目的として、白色に代えて補色光を発光する少なくとも１つの副画素を用いる単位画素に対しても適用可能である。また、例えば三原色の３つの副画素から成る単位画素を例えば２つ組にして、計６つの副画素を単位とし、２グループあるいは３グループにグループ分けすることも可能である。
【０１１５】
また、上記実施形態では、４つの画素２０R，２０B，２０G，２０Wがストライプ状の画素配列の有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、この適用例に限られるものではない。一例として、図１２に示すように、４つの画素２０R，２０B，２０G，２０Wが、例えば、画素２０Rを左上、画素２０Gを右上、画素２０Bを左下、画素２０Wを右下に配置して成る、所謂、格子状の画素配列の有機ＥＬ表示装置に対しても適用可能である。
【０１１６】
この適用例の場合には、図１３に示すように、上側の２つの画素２０R，２０Gの画素回路は、下側の２つの画素２０B，２０Wとの間に配線された電源供給線３２に関して、これら画素２０B，２０Wの画素回路と線対称なレイアウト構成となる。そして、一方の上下２つの画素２０R，２０Bにおいて、各書込みトランジスタ２３の一方のソース／ドレイン電極は一方の信号線３３1に共通に接続される。同様に、他方の上下２つの画素２０G，２０Wにおいて、各書込みトランジスタ２３の一方のソース／ドレイン電極は他方の信号線３３2に共通に接続される。
【０１１７】
上述した格子状の画素配列の有機ＥＬ表示装置に適用した場合にも、先述した実施形態と同様の作用、効果を奏することができる。すなわち、格子状の画素配列において、４つの画素２０R，２０G，２０B，２０Wをグループ分けする。本例の場合は、画素２０Rと画素２０G、画素２０Bと画素２０Bをそれぞれグループとする。そして、同一フィールドで発光する、各グループに属する画素の信号書込み期間を各グループ間で時間的にずらすようにする。これにより、信号線３３の配線本数を減らすことができるため、画素アレイ部３０のレイアウト密度を低減できる。
【０１１８】
また、上記実施形態では、画素回路が閾値補正機能及び移動度補正機能の両機能を有する場合を前提として説明したが、両機能を持たない画素回路や、閾値補正機能のみを持つ画素回路や、移動度補正機能のみを持つ画素回路に対しても同様に適用可能である。
【０１１９】
更に、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１２０】
＜４．電子機器＞
以上説明した本開示による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用できる。一例として、図１４〜図１８に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。
【０１２１】
このように、あらゆる分野の電子機器の表示部として本開示による表示装置を用いることで、各種の電子機器の信頼性を高めることができる。すなわち、先述した実施形態の説明から明らかなように、本開示による表示装置によれば、表示パネルのレイアウト密度を低減できるため、配線間ショートなどの発生の確率を抑えることができる。その結果、各種の電子機器において、その表示部として本開示による表示装置を用いることにより、信頼性の高い、各種の電気機器を提供できる。
【０１２２】
本開示による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１２３】
以下に、本開示が適用される電子機器の具体例について説明する。
【０１２４】
図１４は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本開示による表示装置を用いることにより作製される。
【０１２５】
図１５は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本開示による表示装置を用いることにより作製される。
【０１２６】
図１６は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本開示による表示装置を用いることにより作製される。
【０１２７】
図１７は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本開示による表示装置を用いることにより作製される。
【０１２８】
図１８は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１２９】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１1〜３１m）…走査線、３２（３２1〜３２m）…電源供給線、３３（３３1〜３３n）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル
【技術分野】
【０００１】
本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
平面型（フラットパネル型）の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス（ＥＬ；Electroluminescence）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は自発光素子であるために、液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
この有機ＥＬ表示装置に代表される平面型の表示装置において、カラー画像を形成する単位となる単位画素（１つの画素）を構成する複数の副画素は、一般に、赤色（Ｒ）緑色（Ｇ）青色（Ｂ）の三原色の光を発光する副画素（サブピクセル）によって構成される。また、高輝度化を図りつつパワー効率を改善することを目的として、ＲＧＢの３つの副画素に加えて、白色（Ｗ）の光を発光する副画素を用いてＲＧＢＷの４つの副画素によって単位画素を構成することもある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００６−５１２７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、単位画素を構成する副画素の数が増えることで、高輝度化やパワー効率の改善を図ることができるが、その反面、副画素の数が増えることに伴って各副画素に信号を供給する信号線の配線本数も増えるため、画素アレイ部のレイアウト密度が高くなる。
【０００７】
そこで、本開示は、画素アレイ部の配線本数を減らし、レイアウト密度の低減を可能にする表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本開示では、
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置されて成る表示装置において、
前記複数の副画素をグループ分けし、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間を各グループ間で時間的にずらす
構成を採っている。
【０００９】
上記構成の表示装置において、各グループに属する副画素の信号書込み期間を各グループ間で時間的にずらすことで、副画素に信号を供給する信号線を複数の副画素間で共通化することができる。
【発明の効果】
【００１０】
本開示によれば、複数の副画素間で信号線を共通化できることにより、信号線の配線本数を減らすことができるため、画素アレイ部のレイアウト密度を低減できる。
【図面の簡単な説明】
【００１１】
【図１】本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図４】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】本開示が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図７】単位画素がＲＧＢＷの４つの副画素から成る有機ＥＬ表示装置の一般的な構成を参考例として示すシステム構成図である。
【図８】参考例に係る有機ＥＬ表示装置の駆動タイミングを示すタイミング波形図である。
【図９】本開示の実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１０】実施形態に係る有機ＥＬ表示装置におけるＲＧＢＷの４つの画素の画素回路のレイアウト関係を示す回路図である。
【図１１】実施形態に係る有機ＥＬ表示装置の駆動タイミングを示すタイミング波形図である。
【図１２】他の適用例に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１３】他の適用例に係る有機ＥＬ表示装置におけるＲＧＢＷの４つの画素の画素回路のレイアウト関係を示す回路図である。
【図１４】本開示が適用されるテレビジョンセットの外観を示す斜視図である。
【図１５】本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１６】本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１７】本開示が適用されるビデオカメラの外観を示す斜視図である。
【図１８】本開示が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１２】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本開示が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．ＲＧＢＷの４画素構成
２．実施形態の説明
３．適用例
４．電子機器
【００１３】
＜１．本開示が適用される有機ＥＬ表示装置＞
［１−１．システム構成］
図１は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００１４】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（薄膜トランジスタ）が用いられる。
【００１５】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００１６】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００１７】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００１８】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００１９】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００２０】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００２１】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００２２】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳ m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００２３】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００２４】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００２５】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００２６】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００２７】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００２８】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００２９】
ここで、画素２０内のトランジスタ、即ち、駆動トランジスタ２２及び書込みトランジスタ２３の少なくとも一方、好ましくは、両方のトランジスタ２２，２３として、周知のＬＤＤ構造のトランジスタが用いられる。ＬＤＤ構造によれば、ドレイン領域の近傍での電界集中が小さくなるため、ホットキャリアの発生を抑えることが可能になる。
【００３０】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００３１】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３２】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３３】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００３４】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００３５】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしているが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００３６】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００３７】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００３８】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００３９】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４０】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４１】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を基に図４及び図５の動作説明図を用いて説明する。尚、図４及び図５の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００４２】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００４３】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００４４】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図４（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００４５】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００４６】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００４７】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、、図４（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、即ち、低電位Ｖiniにある。
【００４８】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００４９】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００５０】
（閾値補正期間）
次に、時刻ｔ13で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００５１】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００５２】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００５３】
次に、時刻ｔ14で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００５４】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図５（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００５５】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００５６】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込む。これにより、有機ＥＬ素子２１の等価容量及び補助容量２５の充電が開始される。
【００５７】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００５８】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００５９】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００６０】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００６１】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００６２】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００６３】
（発光期間）
次に、時刻ｔ17で、走査線３１の電位ＷＳが低電位側に遷移することで、図５（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００６４】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。
【００６５】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、換言すれば、保持容量２４に保持されたゲート−ソース間電圧Ｖgsを保ったまま、ゲート電位Ｖg及びソース電位Ｖsが上昇する動作がブートストラップ動作である。このブートストラップ動作の詳細については後述する。
【００６６】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００６７】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００６８】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００６９】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００７０】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００７１】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００７２】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2 ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００７３】
図６（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図６（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００７４】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００７５】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2 ……（２）
【００７６】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７７】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図６（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００７８】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００７９】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図６（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００８０】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００８１】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００８２】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００８３】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【００８４】
［１−３．ＲＧＢＷの４画素（副画素）構成］
ところで、前にも述べたように、カラー対応の表示装置において、カラー画像を形成する単位となる１つの画素（単位画素）は、例えば、ＲＧＢの三原色の光を発光する３つの副画素から構成される。更に、例えば、輝度向上のために白色（Ｗ）光を発光する副画素や、色再現範囲を拡大するために補色光を発光する副画素を加えて、４つの副画素で単位画素を構成する場合もある。以下では、単位画素が、Ｗの副画素を用いたＲＧＢＷの４つの副画素から成る構成の場合を例に挙げて説明するものとする。
【００８５】
図７は、単位画素がＲＧＢＷの４つの副画素から成る有機ＥＬ表示装置の一般的な構成を参考例として示すシステム構成図であり、図中、図１と同等部位には同一符号を付して示している。図７において、４つの副画素２０R，２０G，２０B，２０Wは、図１の画素２０に相当する。従って、以下では、副画素を単に画素と記述するものとする。
【００８６】
図７に示すように、ＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wは、縦長の矩形形状を有し、行方向において互いに隣接して設けられて単位画素を構成している。また、ＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wは、色毎に画素列を形成している。そして、画素行毎に走査線３１1〜３１m及び電源供給線３２1〜３２mが共に１本ずつ配線され、画素列毎に信号線３３1〜３３nが１本ずつ配線されている。
【００８７】
信号出力回路６０には、表示パネル２０の外部からデータ線６１1〜６１iを通して時系列で供給されるＲＧＢＷの各画素２０R，２０G，２０B，２０Wの信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWが入力される。信号出力回路６０は、例えば、１本のデータ線６１（６１1〜６１i）を通して入力される時系列の信号を時分割にて信号線３３（３３1〜３３n）に書き込むセレクトスイッチの集合から成る。
【００８８】
図８は、参考例に係る有機ＥＬ表示装置の駆動タイミングを示すタイミング波形図である。信号出力回路６０は、１本のデータ線６１1を通して時系列で供給されるＲＧＢＷの各画素２０R，２０G，２０B，２０Wの信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWを、対応する４本の信号線３３1，３３2，３３3，３３4にそれぞれ時分割にて書き込む。尚、この信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWの書込みに先立って閾値補正等の処理が、先述した基本的な回路動作の場合と同様にして行われる。
【００８９】
その後、信号書込み＆移動度補正期間に、信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWを４画素２０R，２０G，２０B，２０Wに対して同時に書き込む。この信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWの書込みの処理と並行して、先述した移動度補正の処理が行われる。そして、信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWの書込み処理及び移動度補正処理が終了すると、４つの画素２０R，２０G，２０B，２０Wが同時に発光を開始する。
【００９０】
上述したＲＧＢＷの４画素構成の場合のように、副画素の数が増えることに伴って各副画素に信号を供給する信号線の配線本数も増える。ＲＧＢＷの４画素構成の場合には、ＲＧＢの３画素構成の場合に比べて、単位画素毎に信号線が１本増える。このように、信号線の配線本数が増えると、画素アレイ部３０のレイアウト密度が高くなるために、配線間ショートなどの発生の確率が高くなる。
【００９１】
＜２．実施形態の説明＞
図９は、本開示の実施形態に係る有機ＥＬ表示装置の構成の概略をシステム構成図であり、図中、図７と同等部位には同一符号を付して示している。図９においても、４つの副画素２０R，２０G，２０B，２０Wは、図１の画素２０に相当する。従って、本実施形態の説明においても、副画素を単に画素と記述するものとする。
【００９２】
図９に示すように、参考例の場合と同様に、ＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wは、縦長の矩形形状を有している。そして、これら４つの画素２０R，２０G，２０B，２０Wは、行方向において互いに隣接して設けられて単位画素を構成している。
【００９３】
但し、画素２０R，２０G，２０B，２０Wの配置の順番は、参考例の場合と異なっている。具体的には、一方側から、画素２０R、画素２０B、画素２０G、及び、画素２０Wの順に配置されている。そして、この配置の下に、ＲＢＧＷの４つの画素２０R，２０B，２０G，２０Wは、色毎に画素列を形成する、所謂、ストライプ状の画素配列となっている。
【００９４】
ここで、同一の画素行に属する互いに隣接するＲＢＧＷの４つの画素２０R，２０B，２０G，２０Wは、１画素おきの２つの画素毎にグループ分けされている。具体的には、画素２０Rと画素２０Gとが画素２０Bを間においてグループとなり、画素２０Bと画素２０Wとが画素２０Gを間においてグループとなっている。そして、信号線３３（３３1〜３３p）が隣り合う２つの画素、具体的には、画素２０Rと画素２０G、画素２０Bと画素２０Wに対して１本ずつ配線されている。すなわち、信号線３３の本数は、参考例の場合の半分となっている（即ち、ｐ＝ｎ／２）。
【００９５】
また、電源供給線３２1〜３２mは、画素行毎に１本ずつ配線されている。これに対して、走査線３１1〜３１mがグループ数に対応して画素列毎に２本ずつ配線されている。以下、画素２０Rと画素２０Gのグループに対応する走査線３１（３１1〜３１m）を走査線３１A（３１A1〜３１Am）とし、画素２０Gと画素２０Wのグループに対応する走査線３１を走査線３１B（３１B1〜３１Bm）とする。
【００９６】
信号出力回路６０には、表示パネル２０の外部からデータ線６１1〜６１iを通して各画素２０R，２０G，２０B，２０Wの信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWがその順に時系列で入力される。信号出力回路６０はセレクタスイッチの集合から成り、各セレクタスイッチは、２つのグループに対応する２つのＭＯＳスイッチＳＷ11，ＳＷ12を単位として構成されている。そして、信号出力回路６０は、１本のデータ線６１（６１1〜６１i）を通して入力される時系列の信号を時分割にて信号線３３（３３1〜３３p）に書き込む。
【００９７】
図１０に、単位画素を構成するＲＧＢＷの４つの画素２０R，２０G，２０B，２０Wの画素回路のレイアウト関係を示す。４つの画素２０R，２０G，２０B，２０Wの個々の回路構成は、基本的に、図２に示した回路構成と同じである。
【００９８】
４つの画素２０R，２０G，２０B，２０Wをグループ分けするに当たり、先述したように、一方側から、画素２０R、画素２０B、画素２０G、及び、画素２０Wの順に配置されている。この画素配置において、信号線３３（３３1〜３３p）を挟んで隣り合う２つの画素の各画素回路は、当該信号線３３に関して線対称な（左右反転した）レイアウト構成となっている。
【００９９】
具体的には、画素２０Rの画素回路は、画素２０Bとの間に配線された信号線３３に関して当該画素２０Bの画素回路と線対称なレイアウト構成となっている。同様に、画素２０Gの画素回路も、画素２０Wとの間に配線された信号線３３に関して当該画素２０Gの画素回路と線対称なレイアウト構成となっている。
【０１００】
２つの画素２０R，２０Bにおいて、各書込みトランジスタ２３の一方のソース／ドレイン電極は、両画素２０R，２０B間に配線された信号線３３に共通に接続されている。すなわち、信号線３３を挟んで隣接する２つの画素２０R，２０Bは、当該信号線３３を共用している。同様に、信号線３３を挟んで隣接する２つの画素２０G，２０Wは、当該信号線３３を共用している。
【０１０１】
次に、上記構成の本実施形態に係る有機ＥＬ表示装置の駆動タイミングについて、図１０の回路図を参照しつつ、図１１のタイミング波形図を用いて説明する。図１１には、電源供給線３２の電位ＤＳ、走査線３１Aの電位ＳＷA、走査線３１Bの電位ＳＷB、データ線６１の電位、及び、２つのグループの信号線３３の電位のそれぞれの変化を示している。
【０１０２】
先述した図３に基づく基本的な回路動作の場合と同様にして、閾値補正等の処理が信号電圧の書込みに先立って行われる。その後に、１本のデータ線６１1を通して４つの画素２０R，２０G，２０B，２０Wの各信号電圧ＶsigR，ＶsigG，ＶsigB，ＶsigWが時系列で信号出力回路６０に入力される。
【０１０３】
尚、以降の回路動作において、グループが２つであるのに対応して、信号出力回路６０から信号線３３（３３1〜３３p）への信号電圧の書込み、及び、当該信号線３３から画素２０R，２０G，２０B，２０Wへの信号電圧の書込みが２回に分けて行われるものとする。
【０１０４】
すなわち、信号線書込み期間として信号線書込み期間１と信号線書込み期間２とが設けられ、信号書込み＆移動度補正期間として信号書込み＆移動度補正期間１と信号書込み＆移動度補正期間２とが設けられる。そして、信号線書込み期間１と信号線書込み期間２、及び、信号書込み＆移動度補正期間１と信号書込み＆移動度補正期間２は、時間的にずれている。
【０１０５】
信号出力回路６０は、時系列の信号が入力されると、信号線書込み期間１にＭＯＳスイッチＳＷ11，ＳＷ12を導通状態にすることにより、先ず、信号電圧ＶsigR，ＶsigGを２本の信号線３３1，３３2に書き込む。その後、信号書込み＆移動度補正期間１に、信号電圧ＶsigR，ＶsigGを２つのグループの各一方の画素２０R，２０Gに同時に書き込む。この信号電圧の書込みは、画素２０R，２０Gの各書込みトランジスタ２３が走査線３１Aの電位（走査信号）ＷＳAがアクティブ（高電位）になるのに応答して、画素２０R，２０Gの各書込みトランジスタ２３が導通状態になることによって行われる。
【０１０６】
画素２０R，２０Gにおいては、信号電圧ＶsigR，ＶsigGの書込みの処理と並行して、先述した移動度補正の処理が行われる。そして、信号電圧ＶsigR，ＶsigGの書込み処理及び移動度補正処理が終了すると、画素２０Bを挟んで隣接する２つの画素２０R，２０Gが同時に発光を開始する。
【０１０７】
続いて、信号出力回路６０は、信号線書込み期間２にＭＯＳスイッチＳＷ11，ＳＷ12を導通状態にすることにより、信号電圧ＶsigB，ＶsigWを２本の信号線３３1，３３2に書き込む。その後、信号書込み＆移動度補正期間１と時間的にずれた信号書込み＆移動度補正期間２に、信号電圧ＶsigB，ＶsigWを２つのグループの各他方の画素２０B，２０Wに同時に書き込む。この信号電圧の書込みは、画素２０B，２０Wの各書込みトランジスタ２３が走査線３１Bの電位ＷＳBがアクティブになるのに応答して、画素２０B，２０Wの各書込みトランジスタ２３が導通状態になることによって行われる。
【０１０８】
画素２０B，２０Wにおいても、信号電圧ＶsigB，ＶsigWの書込みの処理と並行して、先述した移動度補正の処理が行われる。そして、信号電圧ＶsigB，ＶsigWの書込み処理及び移動度補正処理が終了すると、画素２０Gを挟んで隣接する２つの画素２０B，２０Wが同時に発光を開始する。
【０１０９】
上述したように、単位画素を構成する複数の画素（副画素）、本例の場合は４つの画素２０R，２０G，２０B，２０Wが隣接して配置されて成る有機ＥＬ表示装置において、これら画素２０R，２０G，２０B，２０Wをグループ分けする。そして、同一フィールドで発光する、各グループに属する画素、本例では、画素２０Rと画素２０G、画素２０Bと画素２０Wの信号書込み期間を、信号書込み＆移動度補正期間１と信号書込み＆移動度補正期間２という具合に各グループ間で時間的にずらすようにする。
【０１１０】
このように、各グループに属する副画素の信号書込み期間（即ち、信号書込み＆移動度補正期間１，２）を各グループ間で時間的にずらすことで、複数の画素（副画素）間、即ち、グループを形成する画素数の画素間で信号線３３を共通化することができる。これにより、信号線３３の配線本数を減らすことができるため、画素アレイ部３０のレイアウト密度、ひいては、表示パネル７０のレイアウト密度を低減できる。その結果、画素アレイ部３０、ひいては、表示パネル７０における配線間ショートなどの発生の確率を抑えることができる。
【０１１１】
ここで、信号書込み＆移動度補正期間１，２を各グループ間で時間的にずらすと、そのずれの時間Δｔだけ先に発光する２画素２０R，２０Gと後で発光する２画素２０B，２０Wとで発光期間が異なるため輝度が異なることになる。そこで、各グループの発光期間の差、即ち、信号書込み＆移動度補正期間１，２のずれの時間Δｔを、発光期間の１／１００以内（以下）とする。
【０１１２】
このようにすることで、各グループに属する画素のグループ間の輝度差が１％以下となる。一般的に、輝度差が１％以下となると、その輝度差は視認できないとされている。従って、グループ間の輝度差が視認できないため、信号書込み＆移動度補正期間１，２を各グループ間で時間的にずらすことに伴う発光期間の差が視認上問題になることはない。また、閾値補正処理を同じ信号線３３の電位、即ち、基準電圧Ｖofsで行うようにしているため、閾値補正期間については各グループ間で共通にできる。すなわち、閾値補正処理を各グループに共通の閾値補正期間で行うことができる。
【０１１３】
＜３．適用例＞
上記実施形態では、カラー画像を形成する単位となる１つの画素(単位画素）を構成する複数の副画素が、三原色＋白色の４つの副画素２０R，２０G，２０B，２０Wから成る場合を例に挙げて説明したが、これに限られるものではない。すなわち、単位画素を構成する副画素の発光色の組み合わせや副画素の個数などは任意である。
【０１１４】
例えば、色再現範囲の拡大を目的として、白色に代えて補色光を発光する少なくとも１つの副画素を用いる単位画素に対しても適用可能である。また、例えば三原色の３つの副画素から成る単位画素を例えば２つ組にして、計６つの副画素を単位とし、２グループあるいは３グループにグループ分けすることも可能である。
【０１１５】
また、上記実施形態では、４つの画素２０R，２０B，２０G，２０Wがストライプ状の画素配列の有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、この適用例に限られるものではない。一例として、図１２に示すように、４つの画素２０R，２０B，２０G，２０Wが、例えば、画素２０Rを左上、画素２０Gを右上、画素２０Bを左下、画素２０Wを右下に配置して成る、所謂、格子状の画素配列の有機ＥＬ表示装置に対しても適用可能である。
【０１１６】
この適用例の場合には、図１３に示すように、上側の２つの画素２０R，２０Gの画素回路は、下側の２つの画素２０B，２０Wとの間に配線された電源供給線３２に関して、これら画素２０B，２０Wの画素回路と線対称なレイアウト構成となる。そして、一方の上下２つの画素２０R，２０Bにおいて、各書込みトランジスタ２３の一方のソース／ドレイン電極は一方の信号線３３1に共通に接続される。同様に、他方の上下２つの画素２０G，２０Wにおいて、各書込みトランジスタ２３の一方のソース／ドレイン電極は他方の信号線３３2に共通に接続される。
【０１１７】
上述した格子状の画素配列の有機ＥＬ表示装置に適用した場合にも、先述した実施形態と同様の作用、効果を奏することができる。すなわち、格子状の画素配列において、４つの画素２０R，２０G，２０B，２０Wをグループ分けする。本例の場合は、画素２０Rと画素２０G、画素２０Bと画素２０Bをそれぞれグループとする。そして、同一フィールドで発光する、各グループに属する画素の信号書込み期間を各グループ間で時間的にずらすようにする。これにより、信号線３３の配線本数を減らすことができるため、画素アレイ部３０のレイアウト密度を低減できる。
【０１１８】
また、上記実施形態では、画素回路が閾値補正機能及び移動度補正機能の両機能を有する場合を前提として説明したが、両機能を持たない画素回路や、閾値補正機能のみを持つ画素回路や、移動度補正機能のみを持つ画素回路に対しても同様に適用可能である。
【０１１９】
更に、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本開示はこの適用例に限られるものではない。具体的には、本開示は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１２０】
＜４．電子機器＞
以上説明した本開示による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）に適用できる。一例として、図１４〜図１８に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示部に適用することが可能である。
【０１２１】
このように、あらゆる分野の電子機器の表示部として本開示による表示装置を用いることで、各種の電子機器の信頼性を高めることができる。すなわち、先述した実施形態の説明から明らかなように、本開示による表示装置によれば、表示パネルのレイアウト密度を低減できるため、配線間ショートなどの発生の確率を抑えることができる。その結果、各種の電子機器において、その表示部として本開示による表示装置を用いることにより、信頼性の高い、各種の電気機器を提供できる。
【０１２２】
本開示による表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１２３】
以下に、本開示が適用される電子機器の具体例について説明する。
【０１２４】
図１４は、本開示が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本開示による表示装置を用いることにより作製される。
【０１２５】
図１５は、本開示が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本開示による表示装置を用いることにより作製される。
【０１２６】
図１６は、本開示が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本開示による表示装置を用いることにより作製される。
【０１２７】
図１７は、本開示が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本開示による表示装置を用いることにより作製される。
【０１２８】
図１８は、本開示が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本開示による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１２９】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２５…補助容量、３０…画素アレイ部、３１（３１1〜３１m）…走査線、３２（３２1〜３２m）…電源供給線、３３（３３1〜３３n）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル
【特許請求の範囲】
【請求項１】
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置され、
前記複数の副画素はグループ分けされており、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間は各グループ間で時間的にずれている
表示装置。
【請求項２】
前記信号書込み期間の各グループ間のずれは、発光期間の１％以内である
請求項１に記載の表示装置。
【請求項３】
前記副画素は、
電気光学素子、
信号線を通して供給される信号を書き込む書込みトランジスタ、及び、
前記書込みトランジスタによって書き込まれた信号に応じて前記電気光学素子を駆動する駆動トランジスタを有する
請求項１に記載の表示装置。
【請求項４】
前記副画素は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正の機能を有する
請求項３に記載の表示装置。
【請求項５】
前記副画素は、前記移動度補正の処理を前記信号書込み期間に行う
請求項４に記載の表示装置。
【請求項６】
前記副画素は、前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正の機能を有する
請求項３に記載の表示装置。
【請求項７】
前記副画素は、前記閾値補正の処理を各グループに共通の閾値補正期間で行う
請求項６に記載の表示装置。
【請求項８】
前記複数の副画素は、赤色、緑色、青色、及び、白色の各光を発光する４つの副画素である
請求項１に記載の表示装置。
【請求項９】
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置されて成る表示装置の駆動に当たって、
前記複数の副画素をグループ分けし、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間を各グループ間で時間的にずらす
表示装置の駆動方法。
【請求項１０】
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置され、
前記複数の副画素はグループ分けされており、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間は各グループ間で時間的にずれている
表示装置を有する電子機器。
【請求項１】
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置され、
前記複数の副画素はグループ分けされており、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間は各グループ間で時間的にずれている
表示装置。
【請求項２】
前記信号書込み期間の各グループ間のずれは、発光期間の１％以内である
請求項１に記載の表示装置。
【請求項３】
前記副画素は、
電気光学素子、
信号線を通して供給される信号を書き込む書込みトランジスタ、及び、
前記書込みトランジスタによって書き込まれた信号に応じて前記電気光学素子を駆動する駆動トランジスタを有する
請求項１に記載の表示装置。
【請求項４】
前記副画素は、前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって前記駆動トランジスタの移動度を補正する移動度補正の機能を有する
請求項３に記載の表示装置。
【請求項５】
前記副画素は、前記移動度補正の処理を前記信号書込み期間に行う
請求項４に記載の表示装置。
【請求項６】
前記副画素は、前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正の機能を有する
請求項３に記載の表示装置。
【請求項７】
前記副画素は、前記閾値補正の処理を各グループに共通の閾値補正期間で行う
請求項６に記載の表示装置。
【請求項８】
前記複数の副画素は、赤色、緑色、青色、及び、白色の各光を発光する４つの副画素である
請求項１に記載の表示装置。
【請求項９】
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置されて成る表示装置の駆動に当たって、
前記複数の副画素をグループ分けし、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間を各グループ間で時間的にずらす
表示装置の駆動方法。
【請求項１０】
カラー画像を形成する単位となる１つの画素を構成する複数の副画素が隣接して配置され、
前記複数の副画素はグループ分けされており、
同一フィールドで発光する、各グループに属する副画素の信号書込み期間は各グループ間で時間的にずれている
表示装置を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１６８３５８（Ｐ２０１２−１６８３５８Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−２９４７５（Ｐ２０１１−２９４７５）
【出願日】平成２３年２月１５日（２０１１．２．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年２月１５日（２０１１．２．１５）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]