表示装置、表示装置の駆動方法および電子機器
【課題】時間階調方式で表示する時に発生する擬似輪郭を低減する。
【解決手段】nビット(nは整数)で階調を表現する場合、2進数で表示される階調の各ビットを3個のビット群に分け、1フレームを2個のサブフレーム群に分割する。そして、第1ビット群に属するビットに相当するa個(aは0<a<nの整数)のサブフレームを3個以上に分割して、各サブフレーム群に概ね半数ずつ配置し、第2ビット群に属するビットに相当するb個(bは0<b<nの整数)のサブフレームを2個に分割して、各サブフレーム群に1つずつ配置し、第3ビット群に属するビットに相当するc個(cは0≦c<nの整数:a+b+c=n)のサブフレームを、少なくとも1個のサブフレーム群に配置する。第1ビット群および第2ビット群に属するビットに相当するサブフレームについては、各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現する。
【解決手段】nビット(nは整数)で階調を表現する場合、2進数で表示される階調の各ビットを3個のビット群に分け、1フレームを2個のサブフレーム群に分割する。そして、第1ビット群に属するビットに相当するa個(aは0<a<nの整数)のサブフレームを3個以上に分割して、各サブフレーム群に概ね半数ずつ配置し、第2ビット群に属するビットに相当するb個(bは0<b<nの整数)のサブフレームを2個に分割して、各サブフレーム群に1つずつ配置し、第3ビット群に属するビットに相当するc個(cは0≦c<nの整数:a+b+c=n)のサブフレームを、少なくとも1個のサブフレーム群に配置する。第1ビット群および第2ビット群に属するビットに相当するサブフレームについては、各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置およびその駆動方法、特に時間階調方式を適用した表示装置に関する。
【背景技術】
【0002】
近年、画素を発光ダイオード(LED)などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード(OLED(Organic Light Emitting Diode)、有機EL素子、エレクトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)が注目を集めており、ELディスプレイなどに用いられるようになってきている。OLEDなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。
【0003】
このような表示装置の発光階調を制御する駆動方式として、デジタル階調方式とアナログ階調方式とがある。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ階調方式には、発光素子の発光強度をアナログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。
【0004】
デジタル階調方式の場合、発光・非発光の2状態しかないため、このままでは、2階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、時間階調方式を用いることが多い。
【0005】
デジタル制御で画素の表示状態を制御して、時間階調を組み合わせて階調を表現するディスプレイとしては、デジタル階調方式を用いた有機ELディスプレイの他にも、いくつかが存在する。例えば、プラズマディスプレイなどである。
【0006】
時間階調方式とは、発光している期間の長さや、発光する回数を制御して、階調を表現する方法である。つまり、1フレームを複数のサブフレームに分割し、各サブフレームに、発光回数や発光時間などの重み付けを行い、重み付けの総量(発光回数の総和や、発光時間の総和)に、階調ごとに差を付けることによって、階調を表現している。このような時間階調方式を用いると、擬似輪郭(または偽輪郭)などと呼ばれる表示不良が生じることが知られており、その対策が検討されている(特許文献1参照)。
【0007】
また、フレーム周波数を上げて、擬似輪郭を低減することが行われている。その方法の1つとして、サブフレームの長さを半分にして、1フレーム内のサブフレーム数を2倍にするというものがある。これは、実質的にフレーム周波数を2倍にしたものと同じである(特許文献2参照)。この方法を、本明細書中では倍速フレーム方式と呼ぶこととする。
【0008】
ここで、5ビット表示(32階調)の場合を考える。まず、従来の時間階調方式によるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かを図43に示す。図43では、1フレームを5個のサブフレーム(SF1〜SF5)に分割し、各サブフレームの点灯期間の長さを、SF1=1、SF2=2、SF3=4、SF4=8、SF5=16としている。つまり、点灯期間の長さが2のべき乗になっている。なお、階調数の1と点灯期間の長さの1とが対応するものとする。これらの点灯期間を組み合わせることにより、32階調(5ビット階調)の表示が可能となる。
【0009】
ここで、図43の見方について述べる。○印がついているサブフレームでは点灯し、×印がついているサブフレームでは非点灯となる。そして、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。例えば、階調数0では、SF1〜SF5は、非点灯になる。階調数1では、SF2〜SF5は非点灯となり、SF1は点灯となる。階調数7では、SF4、SF5は非点灯となり、SF1〜SF3は点灯となる。
【0010】
次に、図43の場合に倍速フレーム方式を適用した例を図44に示す。図43の各サブフレームを2等分することにより、10個のサブフレーム(SF1〜SF10)ができ、点灯期間の長さは、SF1=0.5、SF2=1、SF3=2、SF4=4、SF5=8、SF6=0.5、SF7=1、SF8=2、SF9=4、SF10=8となる。これにより、フレーム周波数が実質的に2倍になる。
【0011】
また、6ビット表示(64階調)の場合についても同様に考えることができる。図45に示すような6ビット表示用の時間階調方式によるサブフレーム構成に倍速フレーム方式を適用した例を図46に示す。図45の各サブフレームを2等分することにより、12個のサブフレーム(SF1〜SF12)ができ、点灯期間の長さは、SF1=0.5、SF2=1、SF3=2、SF4=4、SF5=8、SF6=16、SF7=0.5、SF8=1、SF9=2、SF10=4、SF11=8、SF12=16となる。なお、階調数の1と点灯期間の長さの1とが対応するものとする。5ビット表示の場合と同様に、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。
【0012】
このように、各サブフレームを2等分することにより、フレーム周波数を実質的に2倍にすることができる。
【0013】
また、フレーム周波数を上げる別の方式として、特許文献3に記載の方法がある。
【0014】
特許文献3では、8ビット表示(256階調)の場合について説明している。この場合のサブフレームの選択方法を図47に示す。8ビット表示の場合、従来の時間階調方式では、1フレームを8個のサブフレームに分割し、各サブフレームの点灯期間の長さを、1、2、4、8、16、32、64、128のように2のべき乗としている。一方、特許文献3では、前記8個のサブフレームのうち、点灯期間の長い方から順に4個のサブフレームのみ分割した例を示している。この場合のサブフレームの選択方法を図47(A)に示す。
【0015】
また、特許文献3では、各サブフレームの点灯期間の長さを2のべき乗にするのではなく、1、2、4、8、16、32、48、64、80のように、上位5ビット間の隣り合ったビット間の差分が16という等差数列を用いて256階調を表現する場合において、点灯期間の長い方から順に5個のサブフレームのみを分割した例を示している。この場合のサブフレームの選択方法を図47(B)に示す。
【0016】
このような方法を用いることにより、実質的にフレーム周波数を上げることができる。
【特許文献1】特許第2903984号
【特許文献2】特開2004−151162号
【特許文献3】特開2001−42818号
【発明の開示】
【発明が解決しようとする課題】
【0017】
しかし、倍速フレーム方式でも、点灯期間の選び方が大きく変わってしまうところでは、擬似輪郭が生じていた。
【0018】
まず、5ビット表示の場合について考える。例えば、図44で示したサブフレームを用いて、画素Aでは階調数15を表現し、その隣の画素Bでは、階調数16を表現するとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図48に示す。ここで、視線が動かずに、ずっと画素Aのみ、もしくは、画素Bのみを見ていた場合を図48(A)に示す。この場合、擬似輪郭は生じない。なぜなら、視線が通った場所の明るさの和によって、目が明るさを感じるためである。よって、画素Aでは、階調数が15(=4+2+1+0.5+4+2+1+0.5)であると感じ、画素Bでは、階調数が16(=8+8)であると感じる。すなわち、正しい階調を目が感じていることになる。
【0019】
一方、視線が、画素Aから画素Bへ、もしくは、画素Bから画素Aに移ったとする。その場合を図48(B)に示す。この場合、視線の動き方によって、あるときは、階調数が15.5(=4+2+1+0.5+8)と感じ、あるときは、階調数が23.5(=8+8+4+2+1+0.5)と感じてしまう。本来は、階調数が15と16に見えるべきであるのに、階調数が15.5や23.5のように見えてしまい、擬似輪郭が発生してしまう。
【0020】
次に、6ビット表示(64階調)の場合を図49に示す。例えば、画素Aでは階調数31を表現し、その隣の画素Bでは、階調数32を表現すると仮定すると、5ビット表示の場合と同様に、視線の動き方によって、あるときは、階調数が31.5(=8+4+2+1+0.5+16)と感じ、あるときは、階調数が47.5(=16+16+8+4+2+1+0.5)と感じてしまう。本来は、階調数が31と32に見えるべきであるのに、階調数が31.5や47.5のように見えてしまい、擬似輪郭が発生してしまう。
【0021】
さらに、図47(A)の場合を図50(A)に、図47(B)の場合を図50(B)に示す。例えば、画素Aでは階調数127を表現し、その隣の画素Bでは、階調数128を表現すると仮定すると、これまでに示した例と同様に、視線の動き方によって感じる階調数が異なってしまう。例えば、図50(A)の場合、あるときは、階調数が121(=64+32+16+8+1)と感じ、あるときは、階調数が134(=32+16+8+8+4+2+64)と感じてしまう。また、図50(B)の場合、あるときは、階調数が120(=40+24+32+16+8)と感じ、あるときは、階調数が134(=32+16+8+8+4+2+40+24)と感じてしまう。いずれにしても、本来は、階調数が127と128に見えるべきであるのに、感じる階調数に幅が生じてしまうため擬似輪郭が発生してしまう。
【0022】
また、倍速フレーム方式では、サブフレーム数が多くなるので、デューティー比(1フレームにおける点灯期間の割合)が小さくなってしまう。よって、平均輝度を、倍速フレーム方式を用いない場合と同じにするために発光素子に加わる電圧が大きくなり、消費電力が大きくなったり、発光素子の信頼性が低下したりしていた。
【0023】
本発明はこのような問題点に鑑み、少ないサブフレーム数で構成され、擬似輪郭を低減できる表示装置、およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【0024】
前述した課題を解決するために、本発明においては以下に説明するような駆動方法を考案した。
【0025】
本発明は、1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、nビット(ここで、nは整数)で階調を表現する場合、2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、1フレームを、2個のサブフレーム群に分割し、第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、3個以上に分割して、1フレームの2個の各サブフレーム群に概ね半数ずつ配置し、第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、2個に分割し、1フレームの2個の各サブフレーム群に1つずつ配置し、第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、1フレームの2個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、1フレームの2個のサブフレーム群で、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、前記1フレームの2個の各サブフレーム群の中で重み付けを順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね半数とは、例えばサブフレームをx分割した場合にy個とz個(z=x−y:y>z)とに分けて各サブフレーム群に配置した際の、yに対するzの割合(つまり、z/y)が0.5以上となる場合を言うものとする。つまり、あるサブフレームを3分割した場合に、サブフレームを、1個と2個とに分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に半数であっても良いから、1≧z/y≧0.5で示される範囲内であればよい。より好ましくは、1≧z/y≧0.65、さらに好ましくは1≧z/y≧0.8の範囲が良い。半数に近いほど理想的な条件となり本発明の擬似輪郭低減の効果が大きくなるため、好ましい。
【0026】
本発明は、1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、nビット(ここで、nは整数)で階調を表現する場合、2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、1フレームを、k個(ここで、kはk≧3の整数)のサブフレーム群に分割し、第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、(k+1)個以上に分割して、1フレームのk個の各サブフレーム群に概ね同数ずつ配置し、第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、k個に分割し、1フレームのk個の各サブフレーム群に1つずつ配置し、第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、(k−1)個以下に分割するか、もしくは分割せずに、1フレームのk個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、1フレームのk個のサブフレーム群で、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、1フレームのk個の各サブフレーム群の中で重み付けを順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね同数とは、各サブフレーム群に分割して配置したサブフレームについて、配置された個数が最大のものをY、最小のものをZとした際の、Yに対するZの割合(つまり、Z/Y)が0.5以上となる場合を言うものとする。つまり、あるサブフレームを4分割して3個のサブフレーム群に配置する場合に、サブフレームを、1個、1個、2個(つまりZ=1、Y=2)、に分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に同数であっても良いから、1≧Z/Y≧0.5で示される範囲内であればよい。より好ましくは、1≧Z/Y≧0.65、さらに好ましくは1≧Z/Y≧0.8の範囲が良い。同数に近いほど理想的な条件となり本発明の擬似輪郭低減の効果が大きくなるため、好ましい。
【0027】
ここで、サブフレーム群とは、複数のサブフレームで構成されるグループを指す。なお、1フレームを複数のサブフレーム群に分割する場合、各サブフレーム群を構成するサブフレームの数に限定はない。ただし、概ね等しいサブフレーム数で構成するのが望ましい。また、各サブフレーム群の点灯期間の長さに限定はない。ただし、各サブフレーム群で、点灯期間の長さを概ね等しくするのが望ましい。
【0028】
また、本明細書中では、2進数で表示される階調数において、その各ビットを3種類のビット群、つまり、第1ビット群、第2ビット群、第3ビット群に分けることとする。この3種類のビット群は、階調の各ビットに対応するサブフレームの分割数の違いによって区別される。つまり、第1ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数よりも多い個数に分割するビットを有する群とし、第2ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数と同じ個数に分割するビットを有する群とし、第3ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数未満の個数に分割するか、もしくは、分割しないビットを有する群と定義する。よって、上位のビット(重みが大きいビット)が必ず第1ビット群で、中位のビット(重みが中程度のビット)が必ず第2ビット群で、下位のビット(重みが小さいビット)が必ず第3ビット群である、ということではない。例えば、上位のビットでも、サブフレーム群の個数と同じ個数に分割する場合は第2ビット群に属し、サブフレーム群の個数未満の個数に分割する場合は第3ビット群に属する。同様に、下位のビットでも、サブフレーム群の個数よりも多い個数に分割する場合は第1ビット群に属し、サブフレーム群の個数と同じ個数に分割する場合は第2ビット群に属する。
【0029】
なお、サブフレームの分割とは、サブフレームの有する点灯期間の長さを分けることを言う。
【0030】
また、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じである、ということは、完全に一致する場合だけではなく、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの間に、第3ビット群に属するビットに対応するサブフレームがある場合も含むものとする。
【0031】
なお、本発明では、第1ビット群および第2ビット群については、各サブフレーム群の中で、第1ビット群および第2ビット群に属するビットに対応する一部、もしくは全部のサブフレームにおける点灯期間(または、ある時間における点灯回数)を順次足し合わせていくことにより、階調を表現する。つまり、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。そのため、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。このような階調方式を、本明細書中では、重ね合わせ時間階調方式と呼ぶことにする。なお、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。ただし、それに限定されない。
【0032】
なお、本発明におけるトランジスタには、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ZnO、a−InGaZnO(アモルファスInGaZnO)などの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、SOI基板、ガラス基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
【0033】
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
【0034】
なお、本発明において、半導体装置とは半導体素子(トランジスタやダイオードなど)を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【0035】
なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第1電極、第2電極と記述する。例えば、第1電極がソースである場合には、第2電極とはドレインを指し、逆に第1電極がドレインである場合には、第2電極とはソースを指すものとする。
【発明の効果】
【0036】
本発明では、擬似輪郭を低減することが可能となる。したがって、表示品位が向上し、綺麗な画像をみることが出来るようになる。また、従来の倍速フレーム方式よりもデューティー比が向上するため、発光素子にかかる電圧が小さくすることができる。これにより、消費電力を低減し、発光素子の劣化を抑えることができる。
【発明を実施するための最良の形態】
【0037】
以下に、本発明の実施の形態を図面に基づいて説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【0038】
(実施の形態1)
本実施形態では、本発明の駆動方式を5ビット表示(32階調)の場合、及び6ビット表示(64階調)の場合に適用した例について述べる。
【0039】
本実施形態の駆動方式は、一例として、従来の時間階調方式において、第1ビット群に属するビットに対応するサブフレームを4つに分割し、第2ビット群に属するビットに対応するサブフレームを2つに分割し、第3ビット群に属するビットに対応するサブフレームは分割しない。そして、1フレームを前半と後半の2個のサブフレーム群に分け、分割した第1ビット群に属するビットを各サブフレーム群に2つずつ配置する。また、分割した第2ビット群に属するビットを各サブフレーム群に1つずつ配置し、第3ビット群に属するビットの各々を2個のサブフレーム群のどちらか一方もしくは両方に配置する。このとき、各サブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。なお、第3ビット群に属するビットについては、分割しないと考えてもよいし、一旦2つに分割した後に1つのサブフレームに統合したと考えてもよい。なお、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。すなわち、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。
【0040】
まず、5ビット表示(32階調)の場合について考える。始めに、各階調におけるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かについて述べる。ここで、5ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図1に示す。図1では、従来の時間階調方式(図43)において、第1ビット群に1ビット分、第2ビット群に2ビット分、第3ビット群に2ビット分を割り当てるとし、第1ビット群に属するビットにSF5、第2ビット群に属するビットにSF3、SF4、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF5を4等分し、SF3、SF4をそれぞれ2等分し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図1のSF4、SF5、SF9、SF10に配置し、第2ビット群に属するビットを図1のSF2、SF3、SF7、SF8に配置し、第3ビット群に属するビットを図1のSF1とSF6に配置する。その結果、サブフレーム数は10個となり、各サブフレームの点灯期間の長さは、SF1=1、SF2=2、SF3=4、SF4=4、SF5=4、SF6=2、SF7=2、SF8=4、SF9=4、SF10=4となる。ここで、図1のSF3〜SF5、SF8〜SF10の点灯期間の長さが全て4となるため、SF3〜SF5、SF8〜SF10に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0041】
このように各サブフレームを分割することにより、サブフレーム数を従来の倍速フレーム方式と同じ数に保つことができるため、フレーム周波数を従来の倍速フレーム方式と同じにすることができ、フレーム周波数を実質的に2倍にすることができる。
【0042】
次に、階調数の表現方法、つまり、各サブフレームの選択方法の一例について述べる。特に、点灯期間の長さが等しいサブフレームに関して、サブフレームの選択に次のような規則性があることが望ましい。
【0043】
まず、重ね合わせ時間階調方式を適用したサブフレームについて一例を説明する。前半のサブフレーム群に配置したSF3〜SF5と、後半のサブフレーム群に配置したSF8〜SF10については、SF3とSF8、SF4とSF9、SF5とSF10をそれぞれ同時に点灯させ、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。つまり、前半のサブフレーム群では、階調が増えるにしたがって、SF3、SF4、SF5が順次加わって点灯していく。後半のサブフレーム群でも同様に、階調が増えるにしたがって、SF8、SF9、SF10が順次加わって点灯していく。そのため、同じビットに対応するサブフレーム(SF3とSF8、SF4とSF9、SF5とSF10)は、同時に点灯することになる。そのため、SF3とSF8は、階調数8以上では全て点灯しており、SF4とSF9は、階調数16以上では全て点灯しており、SF5とSF10は、階調数24以上では全て点灯している。つまり、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。
【0044】
次に、重ね合わせ時間階調方式を適用しなかったサブフレームについて説明する。重ね合わせ時間階調方式を適用しなかったSF1、SF2、SF6、SF7については、各サブフレームが点灯するかどうかを選択することにより、階調を表現する。なお、点灯期間の長さが2であるSF2、SF6、SF7のうち、SF2とSF7を同時に点灯させる。なぜなら、SF2とSF7は元来点灯期間が4のサブフレームを2分割したものであるためである。ただし、同時に点灯させるサブフレームはこれに限定されない。例えば、SF2とSF6を同時に点灯させてもよい。
【0045】
以上より、例えば、階調数2を表現する場合は、点灯期間の長さが2であるSF2、SF6、SF7のうち、SF6を点灯させる。階調数4を表現する場合は、点灯期間の長さが2であるSF2、SF6、SF7のうち、同時に点灯するSF2、SF7を点灯させる。階調数8を表現する場合は、点灯期間の長さが4であるSF3〜SF5、SF8〜SF10のうち、同時に点灯するSF3、SF8を点灯させる。階調数16を表現する場合は、点灯期間の長さが4であるSF3〜SF5、SF8〜SF10のうち、SF3、SF4、SF8、SF9を点灯させる。さらに階調数が大きい場合も同様に、点灯、非点灯を選択する。
【0046】
本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図1において、画素Aでは、階調数15を表示し、画素Bでは、階調数16で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図2に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+4+2+1)と感じ、あるときは、階調数が16(=4+2+2+4+4)と感じる。この場合を図2(A)に示す。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0047】
また、視線が急激に動いた場合を図2(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が15(=4+2+4+4+1)と感じ、あるときは、階調数が16(=4+4+2+4+2)と感じる。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0048】
なお、各サブフレームにおける点灯期間の長さ(または、ある時間における点灯回数、つまり、重み付けの量)は1、2、4としたが、これに限定されない。また、SF1=1、SF2=2、SF3=4、SF4=4、SF5=4、SF6=2、SF7=2、SF8=4、SF9=4、SF10=4としたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。
【0049】
また、各サブフレームの選択方法は、これに限定されない。例えば、階調数4を表現する場合、本実施形態では、点灯期間の長さが2であるSF2、SF6、SF7のうち、同時に点灯するSF2、SF7を点灯させたが、SF2、SF6を点灯させてもよい。
【0050】
なお、第1ビット群および第2ビット群に属するビットに相当する複数のサブフレームの出現順序が概ね同じである、ということは、完全に一致する場合だけではなく、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームの間に、第3ビット群に属するビットに対応するサブフレームがある場合も含むものとする。したがって、第3ビット群に属するビットに対応するサブフレームの位置が、前半のサブフレーム群と後半のサブフレーム群とで異なっていても、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序が同じであればよい。この例を図51に示す。図51では、従来の時間階調方式(図43)において、第3ビット群に属するビットとして割り当てたSF1とSF2を、図51のSF3とSF9に配置している。
【0051】
なお、図1では、第3ビット群に属するビットに対応するサブフレームを2個のサブフレーム群に各々配置したが、これに限定されない。2個ともどちらか一方のサブフレーム群に配置してもよい。例えば、図1において、第3ビット群に属する2個のビットを前半のサブフレーム群に配置した例を図3に示す。図3では、従来の時間階調方式(図43)において、第3ビット群に属するビットとして割り当てたSF1、SF2を、前半のサブフレーム群に配置している。つまり、第3ビット群に属するビットを図3のSF1とSF2に配置している。
【0052】
なお、点灯期間の長さは、全体の階調数(ビット数)や全体のサブフレーム数などにより、適宜変わるものである。よって、点灯期間の長さが同じであっても、全体の階調数(ビット数)や全体のサブフレーム数が変われば、実際に点灯している期間の長さ(例えば、何μsであるか)については、変わる可能性がある。
【0053】
なお、点灯期間は、点灯し続ける場合に用いるものであり、点灯回数は、ある時間内において、点滅し続ける場合に用いるものである。点灯回数を用いる代表的なディスプレイは、プラズマディスプレイである。点灯期間を用いる代表的なディスプレイは、有機ELディスプレイである。
【0054】
次に、6ビット表示(64階調)の場合について考える。ここで、6ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図4に示す。
【0055】
図4では、従来の時間階調方式(図45)において、第1ビット群に1ビット分、第2ビット群に3ビット分、第3ビット群に2ビット分を割り当てるとし、第1ビット群に属するビットにSF6、第2ビット群に属するビットにSF3、SF4、SF5、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF6を4等分し、SF3、SF4、SF5をそれぞれ2等分し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図4のSF5、SF6、SF11、SF12に配置し、第2ビット群に属するビットを図4のSF2、SF3、SF4、SF8、SF9、SF10に配置し、第3ビット群に属するビットを図4のSF1とSF7に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間の長さは、SF1=1、SF2=2、SF3=4、SF4=8、SF5=8、SF6=8、SF7=2、SF8=2、SF9=4、SF10=8、SF11=8、SF12=8となる。ここで、図4のSF4〜SF6、SF10〜SF12の点灯期間の長さが全て8となるため、SF4〜SF6、SF10〜SF12に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0056】
5ビット表示の場合と同様に、本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図4で示したサブフレームを用いて、画素Aでは、階調数31を表示し、画素Bでは、階調数32で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図5に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が31(=8+8+8+4+2+1)と感じ、あるときは、階調数が32(=8+4+2+2+8+8)と感じる。この場合を図5(A)に示す。本来は、階調数が31と32に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0057】
また、視線が急激に動いた場合を図5(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が27(=8+4+2+8+4+1)と感じ、あるときは、階調数が36(=8+8+2+8+8+2)と感じる。本来は、階調数が31と32に見えるべきであるのに、階調数が27や36のように見えてしまい、擬似輪郭が発生してしまう。しかし、従来の倍速フレーム方式(図46)よりも階調のずれが小さいため、擬似輪郭が低減される。
【0058】
なお、5ビット表示の場合と同様に、各サブフレームにおける点灯期間の長さ(または、ある時間における点灯回数、つまり、重み付けの量)は1、2、4、8であるとしたが、これに限定されない。また、SF1=1、SF2=2、SF3=4、SF4=8、SF5=8、SF6=8、SF7=2、SF8=2、SF9=4、SF10=8、SF11=8、SF12=8であるとしたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法は、これに限定されない。
【0059】
なお、本実施形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第1ビット群と第2ビット群に関しては、少なくとも1ビット分は割り当てる方が望ましい。
【0060】
例えば、5ビット表示の場合に、第1ビット群に1ビット分、第2ビット群に3ビット分、第3ビット群に1ビット分を割り当てた例を図6に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF5、第2ビット群に属するビットにSF2〜SF4、第3ビット群に属するビットにSF1を割り当てる。そして、SF5を4分割し、SF2〜SF4を2分割し、SF1は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを一方のサブフレーム群に配置する。つまり、第1ビット群に属するビットを図6のSF5、SF6、SF10、SF11に配置し、第2ビット群に属するビットを図6のSF2〜SF4、SF7〜SF9に配置し、第3ビット群に属するビットを図6のSF1に配置する。その結果、サブフレーム数は11個となり、各サブフレームの点灯期間の長さは、SF1=1、SF2=1、SF3=2、SF4=4、SF5=4、SF6=4、SF7=1、SF8=2、SF9=4、SF10=4、SF11=4となる。ここで、図6のSF4〜SF6、SF9〜SF11の点灯期間の長さが全て4となるため、SF4〜SF6、SF9〜SF11に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0061】
また、例えば、5ビット表示の場合に、第1ビット群に2ビット分、第2ビット群に1ビット分、第3ビット群に2ビット分を割り当てた例を図7に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF4、SF5、第2ビット群に属するビットにSF3、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF4、SF5を4分割し、SF3を2分割し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図7のSF3〜SF6、SF9〜SF12に配置し、第2ビット群に属するビットを図7のSF2、SF8に配置し、第3ビット群に属するビットを図7のSF1、SF7に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=4、SF6=4、SF7=2、SF8=2、SF9=2、SF10=2、SF11=4、SF12=4となる。ここで、図7のSF2〜SF4、SF8〜SF10の点灯期間の長さが全て2となるため、SF2〜SF4、SF8〜SF10に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0062】
また、例えば、5ビット表示の場合に、第1ビット群に1ビット分、第2ビット群に4ビット分、第3ビット群に0ビット分を割り当てた例を図8に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF5、第2ビット群に属するビットに残りのSF1〜SF4を割り当てる。そして、SF5を4分割し、残りのSF1〜SF4を2分割する。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置する。つまり、第1ビット群に属するビットを図8のSF5、SF6、SF11、SF12に配置し、第2ビット群に属するビットを図8のSF1〜SF4、SF7〜SF10に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間の長さは、SF1=0.5、SF2=1、SF3=2、SF4=4、SF5=4、SF6=4、SF7=0.5、SF8=1、SF9=2、SF10=4、SF11=4、SF12=4となる。ここで、図8のSF4〜SF6、SF10〜SF12の点灯期間の長さが全て4となるため、SF4〜SF6、SF10〜SF12に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0063】
なお、図8は、図6において第3ビット群に属するビットを分割して、前半のサブフレーム群と後半のサブフレーム群に配置したものとみなせる。その結果、第3ビット群に属するビットについては、実質的にフレーム周波数が上がったとみなせる。そのため、目を誤魔化しやすくなり、擬似輪郭を低減できる。
【0064】
なお、本実施形態では、第1ビット群に属するビットとして、最上位のビット(重みが最大のビット)を選択していたが、第1ビット群に属するビットとして選択するビットはこれに限定されない。第1ビット群に属するビットとして、どのビットを選択してもよい。同様に、第2ビット群および第3ビット群に属するビットとして、どのビットを選択してもよい。
【0065】
例えば、5ビット表示の場合に、第1ビット群に属するビットとして、2番目に上位のビットを選択した例を図9に示す。従来の時間階調方式(図43)において、第1ビット群に1ビット分、第2ビット群に2ビット分、第3ビット群に2ビット分を割り当てるとし、第1ビット群に属するビットに、2番目に上位のビットに対応するSF4、第2ビット群に属するビットにSF3、SF5、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF4を4分割し、SF3、SF5をそれぞれ2分割し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図9のSF3、SF4、SF8、SF9に配置し、第2ビット群に属するビットを図9のSF2、SF5、SF7、SF10に配置し、第3ビット群に属するビットを図9のSF1とSF6に配置する。その結果、サブフレーム数は10個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=8、SF6=2、SF7=2、SF8=2、SF9=2、SF10=8となる。ここで、図9のSF2〜SF4、SF7〜SF9の点灯期間の長さが全て2となるため、SF2〜SF4、SF7〜SF9に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0066】
なお、図9に示した例のように、最上位のビットに対応するサブフレームについても、サブフレームの分割数がサブフレーム群の個数と同じであれば、第2ビット群に属することとなる。
【0067】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを4個に分割した例を示したが、第1ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。第1ビット群に属するビットに対応するサブフレームの分割数は、サブフレーム群の個数よりも大きければよい。つまり、サブフレーム群が2個の場合、分割数は3個以上ならばよい。例えば、第1ビット群に属するビットに対応するサブフレームを3分割して、2個のサブフレーム群に2個分と1個分を配置してもよい。なお、第1ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が2個の場合、(2×m)個(ここで、mはm≧2の整数)に分割することが望ましい。なぜなら、分割した第1ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第1ビット群に属するビットに対応するサブフレームを6分割してもよい。ただし、これに限定されない。
【0068】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを全て4つに分割した例を示したが、第1ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第1ビット群の中で分割数が異なっていてもよい。
【0069】
例えば、図7の場合と同様に、従来の時間階調方式(図43)において、第1ビット群に属するビットにSF4、SF5、第2ビット群に属するビットにSF3、第3ビット群に属するビットにSF1、SF2を割り当て、第1ビット群に属するビットに割り当てたSF4を4分割し、SF5を6分割した例を図10に示す。まず、第1ビット群に属するビットに割り当てたSF4を4分割し、SF5を6分割する。次に、6分割した第1ビット群に属するビットを2個のサブフレーム群に3個ずつ配置し、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置する。つまり、6分割した第1ビット群に属するビットを図10のSF5〜SF7、SF12〜SF14に配置し、4分割した第1ビット群に属するビットを図10のSF3、SF4、SF10、SF11に配置する。その結果、サブフレーム数は14個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=8/3、SF6=8/3、SF7=8/3、SF8=2、SF9=2、SF10=2、SF11=2、SF12=8/3、SF13=8/3、SF14=8/3となる。ここで、図10のSF2〜SF4、SF9〜SF11の点灯期間の長さが全て2となるため、SF2〜SF4、SF9〜SF11に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0070】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを4つに等分割し、第2ビット群に属するビットに対応するサブフレームを2つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。
【0071】
例えば、5ビット表示の場合、従来の時間階調方式(図43)において、第2ビット群に属するビットに対応するサブフレーム(SF4)の点灯期間(長さ8)を2、6と分割してもよい。この例を図11に示す。図11では、第2ビット群に属するビットに割り当てたSF4を2、6と分割し、点灯期間が2のものをSF3に、点灯期間が6のものをSF8に配置している。ここで、図11のSF2、SF3の点灯期間の長さが2となるため、SF2、SF3に対して、重ね合わせ時間階調方式を適用する。
【0072】
なお、本実施形態では、2個のサブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序を全く同じにするということに限定されない。2個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図1の場合において、SF8とSF9を入れ替えてもよい。つまり、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF9、SF8、SF10と配置してもよい。
【0073】
なお、これまでに説明した、各ビット群に割り当てるビット数、各ビット群に属するビットとして選択するビット、第1ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。
【0074】
例えば、5ビット表示の場合、従来の時間階調方式(図43)において、第1ビット群に2ビット分、第2ビット群に1ビット分、第3ビット群に2ビット分を割り当て、第1ビット群に属するビットのうち、一方の分割幅を変えた例を図12に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF4、SF5、第2ビット群に属するビットにSF3、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF4、SF5を4分割する。このとき、SF4の点灯期間(長さ8)を2、2、2、2と等分割し、SF5の点灯期間(長さ16)を2、6、2、6と分割する。また、SF3を2分割し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットのうち、SF4を分割したものは図12のSF3、SF4、SF9、SF10に配置し、SF5を分割したものは、点灯期間が2のものを図12のSF5、SF11に配置し、点灯期間が6のものを図12のSF6、SF12に配置する。また、第2ビット群に属するビットを図12のSF2、SF8に配置し、第3ビット群に属するビットを図12のSF1、SF7に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=2、SF6=6、SF7=2、SF8=2、SF9=2、SF10=2、SF11=2、SF12=6となる。
【0075】
ここで、重ね合わせ時間階調方式を適用するサブフレームについて説明する。図12において、SF2〜SF5、SF8〜SF11の点灯期間の長さが全て2となるため、これらのサブフレームに対して、重ね合わせ時間階調方式を適用する。このとき、点灯期間が等しい全てのサブフレームに対して、必ずしも重ね合わせ時間階調方式を適用しなくてもよい。例えば、図12(A)のように、SF2〜SF4、SF8〜SF10に対して、それぞれ重ね合わせ時間階調方式を適用してもよいし、図12(B)のように、SF2〜SF5、SF8〜SF11に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【0076】
なお、本実施形態では、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームについて、重ね合わせ時間階調方式を適用していたが、重ね合わせ時間階調方式を適用するサブフレームは、点灯期間が等しいもののみに限定されない。点灯期間が異なるサブフレームに対して、重ね合わせ時間階調方式を適用してもよい。
【0077】
例えば、図1の場合において、第1ビット群に属するビットの分割幅を変えた例を図52に示す。図52では、従来の時間階調方式(図43)において、第1ビット群に属するビットにSF5の点灯期間(長さ16)を3、5、3、5と分割し、点灯期間が3のものを図52のSF4、SF9に配置し、点灯期間が5のものを図52のSF5、SF10に配置している。その結果、サブフレーム数は10個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=4、SF4=3、SF5=5、SF6=2、SF7=2、SF8=4、SF9=3、SF10=5となる。ここで、図52のSF3とSF4、SF8とSF9の点灯期間は異なるが、これらのサブフレームに対して、それぞれ重ね合わせ時間階調方式を適用している。
【0078】
これまでは、本発明の駆動方式を用いて、5ビットや6ビットの階調を表現する場合について述べてきたが、同様にすることにより、様々なビット数に対応させることが可能となる。例えば、nビット(ここで、nは整数)で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はn個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは2n−1となる。一方、従来の時間階調方式に対して、L個(ここで、LはL≧3の整数)に分割する第1ビット群に属するビットの数をa(ここで、aは0<a<nの整数)、2分割する第2ビット群に属するビットの数をb(ここで、bは0<b<nの整数)、分割しない第3ビット群に属するビットの数をc(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)と仮定すると、本発明の駆動方式における総サブフレーム数は、(L×a+2×b+c)個となる。また、第1ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをL個に等分割した場合、このビットに対応する分割後のサブフレームの点灯期間の長さは(2n−1/L)となる。例えば、図1の場合、n=5、L=4、a=1、b=2、c=2なので、総サブフレーム数は4×1+2×2+2=10個となり、第1ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは25−1/4=4となる。同様に、図4の場合、n=6、L=4、a=1、b=3、c=2なので、総サブフレーム数は4×1+2×3+2=12個となり、第1ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは26−1/4=8となる。また、図7の場合、n=5、L=4、a=2、b=1、c=2なので、総サブフレーム数は4×2+2×1+2=12個となり、第1ビット群に属するビットのうち、最上位のビットに対応するサブフレームの分割後の点灯期間の長さは25−1/4=4となる。
【0079】
このように、本発明の駆動方式を用いることにより、サブフレーム数を多くせずに、擬似輪郭を低減したり、階調数を大きくして表示させたりすることが可能となる。
【0080】
なお、1つの階調を表現する場合、サブフレームの選択の仕方が複数ある場合がある。よって、ある階調におけるサブフレームの選択の仕方を、時間、または、場所によって変更してもよい。つまり、時刻によって、サブフレームの選択の仕方を変えてもよいし、画素によって、サブフレームの選択の仕方を変えてもよい。さらに、時刻によって変えて、かつ、画素によっても変えてもよい。
【0081】
例えば、ある階調を表現するとき、フレーム数が奇数番目のときと、偶数番目のときとで、サブフレームの選択の仕方を変えてもよい。ここで、5ビット表示の場合の実施例を図13に示す。例えば、フレーム数が奇数番目のときは、図13(A)に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図13(B)に示したサブフレームの選択方法で階調を表現すればよい。図13(A)と図13(B)では、階調数が16、23に対するサブフレームの選択方法が異なっている。ところで、5ビット表示の場合、階調数16、23では擬似輪郭が出やすくなる。そこで、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を、フレーム数が奇数番目のときと、偶数番目のときとで変えることにより、擬似輪郭を低減することができる。
【0082】
なお、図13(A)と図13(B)では、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を変えたが、任意の階調数に対して、サブフレームの選択方法を変えてもよい。
【0083】
また、別の実施例を図14に示す。フレーム数が奇数番目のときは、図14(A)に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図14(B)に示したサブフレームの選択方法で階調を表現すればよい。図14(A)と図14(B)では、SF3、SF8の点灯期間の長さが異なっており、サブフレームの選択方法が異なっている。
【0084】
また、ある階調を表現するとき、奇数行目の画素を表示するときと、偶数行目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。また、ある階調を表現するとき、奇数列目の画素を表示するときと、偶数列目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。
【0085】
なお、本発明の駆動方式に、さらに別の階調表現方法を組み合わせてもよい。例えば、面積階調方式と組み合わせてもよい。面積階調方式は、1つの画素をさらに複数のサブ画素に分割して、点灯している面積を変えることにより、階調を表現する方式である。そのため、擬似輪郭をさらに抑制することが可能となる。
【0086】
これまでは、階調数が増えると、それに線形に比例して点灯期間が増えている場合について述べた。そこで本実施形態では、ガンマ補正を行った場合について述べる。ガンマ補正とは、階調数が増えると、非線形で点灯期間が増えていくようにしたものを指す。人間の目は、輝度が線形に大きくなっても、比例して明るくなっているとは感じない。輝度が高くなるほど、明るさの差を感じにくい。よって、人間の目で、明るさの差を感じるようにするためには、階調数が増えていくにしたがって、点灯期間をより長くとる、つまり、ガンマ補正を行う必要がある。なお、階調数をx、輝度をyとすると、ガンマ補正における輝度と階調数の関係は、以下の(1)式で表される。
【数1】
ただし、Aは、輝度yを0≦y≦1に規格化するための定数である。ここで、階調数xの指数であるγがガンマ補正の程度を示すパラメータとなっている。
【0087】
ガンマ補正を行うための最も単純な方法は、実際に表示するビット数(階調数)よりも、多くのビット数(階調数)で表示できるようにしておく、というものである。例えば、6ビット(64階調)で表示を行うとき、実際には、8ビット(256階調)を表示できるようにしておく。そして、実際に表示するときには、階調数の輝度が非線形になるようにして、6ビット(64階調)で表示する。これにより、ガンマ補正を実現出来る。
【0088】
一例として、6ビットで表示できるようにしておいて、ガンマ補正を行って5ビットで表示する場合のサブフレームの選択方法を図15に示す。図15は、全階調にわたってγ=2.2となるようなガンマ補正を行って5ビットで表示する場合のサブフレームの選択方法を示している。なお、γ=2.2という値は人間の視覚特性を最もよく補うような値となっており、輝度が高くなっても、最も適切な明るさの差を感じることができるようになる。図15では、ガンマ補正済みの5ビットでの階調数が3までは、実際には6ビットの階調数0のサブフレームの選択方法で表示させる。同様に、ガンマ補正済みの5ビットでの階調数が4のときは、実際には6ビットの階調数1で表示させ、ガンマ補正済みの5ビットでの階調数が6のときは、実際には6ビットの階調数2で表示させる。また、階調数xと輝度yのグラフを図16に示す。図16(A)は、全階調での階調数xと輝度yの関係を示し、図16(B)は、低階調側での階調数xと輝度yのグラフを示す。このように、ガンマ補正済みの5ビットでの階調数と、6ビットでの階調数との対応表を作成し、それに応じて、表示させればよい。これにより、γ=2.2となるようなガンマ補正を実現出来る。
【0089】
ただし、図16(B)から分かるように、図15の場合、階調数0〜階調数3や、階調数4〜階調数5、階調数6〜階調数7までは、同じ輝度で表示させることになる。なぜなら、6ビット表示では階調数が十分でないため、輝度の違いを表現できないからである。この対策方法として、次の2つが考えられる。
【0090】
1つ目の方法は、表示できるビット数をさらに増やすことである。6ビットではなく、7ビット以上、好ましくは8ビット以上で表示できるようにする。その結果、低階調領域(輝度が小さい領域)においてもなめらかな表示を行うことができる。
【0091】
2つ目の方法は、低階調領域ではγ=2.2の関係を満足しないが、輝度が線形で変化するようにして、なめらかに表示させる方法である。この場合のサブフレームの選択方法を図17に示す。図17では、5ビットでの階調数が17までは、6ビットでの階調数と同じである。しかし、ガンマ補正済みの5ビットでの階調数が18のときは、実際には6ビットの階調数19のサブフレームの選択方法で点灯させる。同様に、ガンマ補正済みの5ビットでの階調数が19のときは、実際には6ビットの階調数21で表示させ、ガンマ補正済みの5ビットでの階調数が20のときは、実際には6ビットの階調数24で表示させる。また、階調数xと輝度yのグラフを図18に示す。図18(A)は、全階調での階調数xと輝度yの関係を示し、図18(B)は、低階調側での階調数xと輝度yのグラフを示す。低階調領域では、輝度が線形に変化している。このようなガンマ補正を行うことにより、低階調側がよりなめらかに表示できるようになる。
【0092】
つまり、低階調領域については、輝度を線形に比例するように変化させ、それ以外の階調領域については、輝度を非線形に変化させることにより、低階調領域がよりなめらかに表示できるようになる。
【0093】
なお、各サブフレームの点灯期間を長くすることにより、ガンマ補正を行ってもよい。例えば、重ね合わせ時間階調方式を適用したサブフレームの点灯期間を長くして、ガンマ補正を行った場合のサブフレームの選択方法を図53に示す。図53では、重ね合わせ時間階調方式を適用しているSF4〜SF6、SF10〜SF12で、点灯期間が2ずつ増えている。このときの階調数xと輝度yのグラフを図54に示す。このような方法でガンマ補正を行ってもよい。なお、低階調領域については、輝度を線形に変化させても、非線形に変化させてもよい。
【0094】
なお、ガンマ補正済みの5ビットでの階調数と、6ビットでの階調数との対応表は、適宜変更することが可能である。よって、対応表を変更することにより、ガンマ補正の程度(すなわち、γの値)を容易に変更することが可能である。よって、γ=2.2に限定されない。
【0095】
また、何ビット(例えばpビット、ここでpは整数)を表示できるようにしておいて、ガンマ補正済みで何ビット(例えばqビット、ここでqは整数)で表示するのかについても、これに限定されない。ガンマ補正済みで表示する場合、階調をなめらかに表現するためには、ビット数pを出来るだけ大きくしておくことが望ましい。ただし、あまり大きくしすぎると、サブフレーム数が多くなってしまうなど、弊害も出てきてしまう。よって、ビット数qとビット数pとの関係は、q+2≦p≦q+5、とすることが望ましい。これにより、階調をなめらかに表現しつつ、サブフレーム数も増えすぎない、ということを実現できる。
【0096】
ここまでは、階調の表現方法、つまり、サブフレームの選択方法について述べた。次に、サブフレームの出現順序について述べる。ここでは、例として、5ビット表示(図1)の場合を用いるが、これに限定されず、他の図に対しても同様に適用できる。
【0097】
まず、最も基本的なものは、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9、SF10という順序で1フレームが構成される、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。図1がこのサブフレームの出現順序に対応する。
【0098】
または、その逆の順序として、SF10、SF9、SF8、SF7、SF6、SF5、SF4、SF3、SF2、SF1という順序で1フレームが構成される、というものでもよい。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。
【0099】
なお、重ね合わせ時間階調方式を適用するサブフレームは、点灯する順に配置してもよいし(例えば、SF3、SF4、SF5、および、SF8、SF9、SF10)、その逆順でもよい(例えば、SF5、SF4、SF3、および、SF10、SF9、SF8)。あるいは、真ん中から徐々に点灯していくようにしてもよい(例えば、SF4、SF3、SF5、および、SF9、SF8、SF10)。
【0100】
例えば、5ビットの場合で、SF1、SF2、SF4、SF3、SF5、SF6、SF7、SF9、SF8、SF10という順序で並べた場合について、図19に示す。画素Aでは、階調数15を表示し、画素Bでは、階調数16で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+4+2+1)と感じ、あるときは、階調数が16(=4+2+2+4+4)と感じる。この場合を図19(A)に示す。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0101】
また、視線が急激に動いた場合を図19(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+2+4+1)と感じ、あるときは、階調数が16(=4+2+4+4+2)と感じる。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0102】
このように、重ね合わせ時間階調方式を適用したサブフレームを、真ん中から徐々に点灯していくように配置することにより、擬似輪郭を低減できる。また、1フレーム目から2フレーム目に変わるときに、切り替わるタイミングで擬似輪郭が出てしまうことを低減できる。いわゆる、動画擬似輪郭を低減できる。
【0103】
次は、第1ビット群に属するビットに対応するサブフレームの間のどこかに、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームが挿入されている、というものである。例えば、SF1、SF3、SF4、SF2、SF5、SF6、SF8、SF9、SF7、SF10という感じで、第2ビット群に属するビットに対応するSF2が第1ビット群に属するビットに対応するSF4とSF5の間に、第2ビット群に属するビットに対応するSF7が第1ビット群に属するビットに対応するSF9とSF10の間にそれぞれ挿入されている。なお、第2ビット群もしくは第3ビット群に属するビットのサブフレームを挿入する場所は、これに限定されない。また、挿入するサブフレーム数も、これに限定されない。
【0104】
なお、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを第1ビット群に属するビットに対応するサブフレームの間に挿入することにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。
【0105】
なお、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを、第1ビット群に属するビットに対応するサブフレームの間に挿入する場合、第1ビット群に属するビットに対応するサブフレームの点灯期間に最も近い点灯期間をもつサブフレームを挿入すると、擬似輪郭がより低減される。例えば、最も基本的なSF1、SF2、SF4、SF3、SF5、SF6、SF7、SF9、SF8、SF10という構成において、第1ビット群に属するビットに対応するサブフレーム(総点灯期間16:SF4、SF5、SF9、SF10)の間に、第1ビット群に属するビットと点灯期間が最も近いサブフレーム(総点灯期間8:SF3、SF8)を挿入することにより、図19に示すように、擬似輪郭を低減できる。
【0106】
次は、第1ビット群に属するビットに対応するサブフレームのいずれかと、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームのいずれかを入れ替える、というものである。例えば、SF1、SF4、SF3、SF2、SF5、SF6、SF9、SF8、SF7、SF10という感じで、第1ビット群に属するビットに対応するSF4と第2ビット群に属するビットに対応するSF2、第1ビット群に属するビットに対応するSF9と第2ビット群に属するビットに対応するSF7を入れ替える。なお、入れ替えるサブフレームの場所は、これに限定されない。また、入れ替えるサブフレーム数も、これに限定されない。
【0107】
このように、第1ビット群に属するビットに対応するサブフレームと、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームの順序を入れ替えることにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。
【0108】
そこで、5ビットの場合で、SF1、SF4、SF3、SF2、SF5、SF6、SF9、SF8、SF7、SF10という順序で並べた場合について、図20に示す。画素Aでは、階調数15を表示し、画素Bでは、階調数16で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+2+4+1)と感じ、あるときは、階調数が16(=2+4+2+4+4)と感じる。この場合を図20(A)に示す。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0109】
また、視線が急激に動いた場合を図20(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が15(=2+4+4+4+1)と感じ、あるときは、階調数が16(=4+4+2+2+4)と感じる。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0110】
このように、第1ビット群に属するビットに対応するサブフレームの間のどこかに、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを挿入する場合や、第1ビット群に属するビットに対応するサブフレームのいずれかと、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームのいずれかを入れ替える場合は、第1ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを挿入する形で、全体のサブフレームの出現順序を決めればよい。
【0111】
このとき、第2ビット群もしくは第3ビット群に属するビットでのサブフレームは、各サブフレーム群で点灯期間が短い順に並んでもよいし、その逆順でもよい。あるいは、真ん中から徐々に点灯していくようにしてもよい。あるいは、全くランダムな順序に並んでいてもよい。このようにすることにより、目が誤魔化されやすくなるため、擬似輪郭がより見えにくくなる。
【0112】
また、第1ビット群に属するビットに対応するサブフレームの間に、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを挿入する場合、そのサブフレーム数に限定はない。
【0113】
また、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第1ビット群に属するビットに対応するサブフレームを挿入する形で、サブフレームの出現順序を決めてもよい。
【0114】
このように、第1ビット群に属するビットに対応するサブフレームの間に、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを配置して、サブフレームが偏在しないようにする。その結果、目が誤魔化されて、擬似輪郭を低減出来る。
【0115】
例として、図1の場合について、サブフレームの出現順序のパターン例を図21に示す。
【0116】
1番目のパターンとしては、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9、SF10、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。
【0117】
2番目のパターンとしては、SF10、SF9、SF8、SF7、SF6、SF5、SF4、SF3、SF2、SF1、というものである。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。
【0118】
3番目のパターンとしては、SF1、SF2、SF5、SF4、SF3、SF6、SF7、SF10、SF9、SF8、というものである。これは、1番目のパターンに対して、重ね合わせ時間階調方式を適用しているSF3、SF4、SF5、および、SF8、SF9、SF10を、点灯する順とは逆順に配置したものである。
【0119】
4番目のパターンとしては、SF1、SF2、SF4、SF3、SF5、SF6、SF7、SF9、SF8、SF10、というものである。これは、1番目のパターンに対して、重ね合わせ時間階調方式を適用しているSF3、SF4、SF5、および、SF8、SF9、SF10を、真ん中から徐々に点灯するように配置したものである。
【0120】
5番目のパターンとしては、SF6、SF7、SF8、SF9、SF10、SF1、SF2、SF3、SF4、SF5、というものである。これは、1番目のパターンに対して、前半のサブフレーム群と後半のサブフレーム群の配置を入れ替えたものである。
【0121】
6番目のパターンとしては、SF1、SF3、SF4、SF2、SF5、SF6、SF8、SF9、SF7、SF10というものである。これは、1番目のパターンに対して、第2ビット群に属するビットに対応するサブフレームのいずれかを、第1ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【0122】
7番目のパターンとしては、SF2、SF3、SF4、SF1、SF5、SF7、SF8、SF9、SF6、SF10というものである。これは、1番目のパターンに対して、第3ビット群に属するビットに対応するサブフレームを、第1ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【0123】
8番目のパターンとしては、SF1、SF4、SF3、SF2、SF5、SF6、SF9、SF8、SF7、SF10というものである。これは、1番目のパターンに対して、第1ビット群に属するビットに対応するサブフレームのいずれかと、第2ビット群に属するビットに対応するサブフレームのいずれかを入れ替えたものである。
【0124】
9番目のパターンとしては、SF4、SF2、SF3、SF1、SF5、SF9、SF7、SF8、SF6、SF10というものである。これは、1番目のパターンに対して、第1ビット群に属するビットに対応するサブフレームのいずれかと、第3ビット群に属するビットに対応するサブフレームを入れ替えたものである。
【0125】
10番目のパターンとしては、SF2、SF3、SF1、SF4、SF5、SF7、SF8、SF6、SF9、SF10というものである。これは、1番目のパターンに対して、第3ビット群に属するビットに対応するサブフレームを、第1ビット群に属するビットに対応するサブフレームと、第2ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【0126】
11番目のパターンとしては、SF2、SF4、SF3、SF5、SF1、SF7、SF9、SF8、SF10、SF6というものである。これは、第1ビット群、第2ビット群、および第3ビット群に属するビットにおけるサブフレームの出現順序をランダムにしたものである。
【0127】
上記パターンの一例として示したように、複数のサブフレーム群のうち少なくとも1つで、第1ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第2ビット群もしくは第3ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。
【0128】
また、複数のサブフレーム群のうち少なくとも1つで、第2ビット群もしくは第3ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第1ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。
【0129】
また、複数のサブフレーム群のうち少なくとも1つで、第1ビット群に属するビットに相当する複数のサブフレームのうちの1つのサブフレームが点灯し、その後、第2ビット群もしくは第3ビット群に属するビットに相当する複数のサブフレームのうち少なくとも1つのサブフレームが点灯し、その後、第1ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯する、とすることが望ましい。
【0130】
また、各サブフレーム群で、第2ビット群もしくは第3ビット群に属するビットに相当する複数のサブフレームのうちの1つのサブフレームが点灯し、その後、第1ビット群に属するビットに相当する複数のサブフレームのうち少なくとも1つのサブフレームが点灯し、その後、第2ビット群もしくは第3ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯する、とすることが望ましい。
【0131】
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、1フレーム目と2フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Aと画素Bとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。
【0132】
(実施の形態2)
実施の形態1では、1フレームを2個のサブフレーム群に分けた場合について述べた。しかし、本発明の駆動方式では、1フレームを3個以上のサブフレーム群に分けることも可能である。そこで、本実施形態では、一例として、1フレームを3個以上のサブフレーム群に分けた場合を例に挙げて説明する。なお、サブフレーム群の個数は、2や3に限定されず、適宜決めればよい。
【0133】
本実施形態の駆動方式は、一例として、まず、従来の時間階調方式において、第1ビット群に属するビットに対応するサブフレームを6つに分割し、第2ビット群に属するビットに対応するサブフレームを3つに分割し、第3ビット群に属するビットに対応するサブフレームは分割しない。そして、1フレームを3個のサブフレーム群に分け、分割した第1ビット群に属するビットを各サブフレーム群に2つずつ配置する。また、分割した第2ビット群に属するビットを各サブフレーム群に1つずつ配置し、第3ビット群に属するビットの各々を3個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置する。このとき、各サブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序を同じにする。なお、第3ビット群に属するビットについては、分割しないと考えてもよいし、一旦3つに分割した後に1つのサブフレームに統合したと考えてもよい。なお、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。
【0134】
例えば、5ビット表示の場合の実施例を図22に示す。図22では、従来の時間階調方式(図43)において、第1ビット群に1ビット分、第2ビット群に2ビット分、第3ビット群に2ビット分を割り当てることとし、第1ビット群に属するビットにSF5、第2ビット群に属するビットにSF3、SF4、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF5を6等分し、SF3、SF4をそれぞれ3等分し、SF1、SF2は分割しない。次に、6分割した第1ビット群に属するビットを3個のサブフレーム群に2個ずつ配置し、3分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを3個のサブフレーム群のうち少なくとも1個に配置する。つまり、第1ビット群に属するビットを図22のSF4、SF5、SF9、SF10、SF13、SF14に配置し、第2ビット群に属するビットを図22のSF2、SF3、SF7、SF8、SF11、SF12に配置し、第3ビット群に属するビットを図22のSF1とSF6に配置する。その結果、サブフレーム数は14個となり、各サブフレームでの点灯期間は、SF1=1、SF2=4/3、SF3=8/3、SF4=8/3、SF5=8/3、SF6=2、SF7=4/3、SF8=8/3、SF9=8/3、SF10=8/3、SF11=4/3、SF12=8/3、SF13=8/3、SF14=8/3となる。ここで、図22のSF3〜SF5、SF8〜SF10、SF12〜SF14の点灯期間の長さが全て8/3となるため、SF3〜SF5、SF8〜SF10、SF12〜SF14に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0135】
このように、各サブフレームを分割することにより、フレーム周波数を実質的に3倍よりも大きくすることができる。
【0136】
なお、各サブフレームにおける点灯期間の長さ(または、ある時間における点灯回数、つまり、重み付けの量)はこれに限定されない。また、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法もこれに限定されない。
【0137】
なお、本実施形態では、第3ビット群に属するビットに対応するサブフレームを分割しなかったが、サブフレーム群の個数未満の個数までなら分割してもよい。
【0138】
例えば、図22において、第3ビット群に属するビットに割り当てたSF1、SF6をさらに2分割した例を図23に示す。図23では、図22においてSF1、SF6をさらに2分割し、図23のSF1、SF6、SF11、SF12に配置する。その結果、サブフレーム数は16個となり、各サブフレームでの点灯期間は、SF1=0.5、SF2=4/3、SF3=8/3、SF4=8/3、SF5=8/3、SF6=1、SF7=4/3、SF8=8/3、SF9=8/3、SF10=8/3、SF11=0.5、SF12=1、SF13=4/3、SF14=8/3、SF15=8/3、SF16=8/3となる。ここで、図23のSF3〜SF5、SF8〜SF10、SF14〜SF16の点灯期間の長さが全て8/3となるため、SF3〜SF5、SF8〜SF10、SF14〜SF16に対して、それぞれ重ね合わせ時間階調方式を適用する。なお、分割した第3ビット群に属するビットを配置するサブフレーム群はこれに限定されない。
【0139】
なお、本実施形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第1ビット群と第2ビット群に関しては、少なくとも1ビット分は割り当てることが望ましい。
【0140】
なお、本実施形態では、第1ビット群に属するビットとして、最上位のビットを選択したが、第1ビット群に属するビットとして選択するビットはこれに限定されない。第1ビット群に属するビットとして、どのビットを選んでもよい。同様に、第2ビット群および第3ビット群として、どのビットを選択してもよい。
【0141】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを6つに等分割した例を示したが、第1ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。例えば、第1ビット群に属するビットに対応するサブフレームを5分割して、3個のサブフレーム群に2個、2個、1個と配置してもよい。なお、第1ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が3個の場合、(3×m)個(ここで、mはm≧2の整数)に分割することが望ましい。なぜなら、分割した第1ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第1ビット群に属するビットに対応するサブフレームを9分割してもよい。ただし、これに限定されない。
【0142】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを全て6つに分割した例を示したが、第1ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第1ビット群の中で分割数が異なっていてもよい。また、第3ビット群に属するビットについても同様に、全ての第3ビット群に属するビットに対応するサブフレームの分割数を同じにしなくてもよい。
【0143】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを6つに等分割し、第2ビット群に属するビットに対応するサブフレームを3つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。例えば、5ビット表示の場合、従来の時間階調方式(図43)において、第1ビット群に属するビットに対応するサブフレーム(SF5)の点灯期間(長さ16)を2、2、4、2、3、3と分割してもよい。
【0144】
なお、本実施形態では、3個のサブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序を全く同じにするということに限定されない。3個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図22の場合において、SF7とSF8、SF11とSF12を入れ替えてもよい。つまり、SF1、SF2、SF3、SF4、SF5、SF6、SF8、SF7、SF9、SF10、SF12、SF11、SF13、SF14と配置してもよい。
【0145】
なお、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第1ビット群および第3ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。
【0146】
また、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第1ビット群および第3ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容は、サブフレーム群の個数が3個以上の場合にも適用できる。
【0147】
一般に、1フレームをk個(ここで、kはk≧3の整数)のサブフレーム群に分ける場合を考える。この場合、まず、従来の時間階調方式において、第1ビット群に属するビットに対応するサブフレームを(k+1)個以上に分割し、第2ビット群に属するビットに対応するサブフレームをk個に分割し、第3ビット群に属するビットに対応するサブフレームは(k−1)個以下に分割するか、もしくは、分割しない。そして、分割した第1ビット群に属するビットを各サブフレーム群に概ね同数ずつ配置する。また、分割した第2ビット群に属するビットを各サブフレーム群に1つずつ配置し、第3ビット群に属するビットの各々を、k個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置する。このとき、各サブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。
【0148】
このとき、例えば、nビット(ここで、nは整数)で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はn個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは2n−1となる。一方、従来の時間階調方式に対して、L1個(ここで、L1はL1≧k+1の整数)に分割する第1ビット群に属するビットの数をa(ここで、aは0<a<nの整数)、k個に分割する第2ビット群に属するビットの数をb(ここで、bは0<b<nの整数)、L2個(ここで、L2は1<L2≦k−1の整数)に分割するか、もしくは、分割しない(つまり、L2=1に対応する)第3ビット群に属するビットの数をc(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)と仮定すると、本発明の駆動方式における総サブフレーム数は、(L1×a+k×b+L2×c)個となる。また、第1ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをL1個に等分割した場合、このビットに対応するサブフレームの分割後の点灯期間の長さは(2n−1/L1)となる。例えば、図22の場合、k=3、n=5、L1=6、L2=1、a=1、b=2、c=2なので、総サブフレーム数は6×1+3×2+1×2=14個となり、第1ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは25−1/6=8/3となる。
【0149】
なお、本実施の形態で述べた内容は、実施の形態1で述べた内容を、サブフレーム群の個数という観点で拡張したものである。よって、実施の形態1と自由に組み合わせることができる。
【0150】
(実施の形態3)
本実施の形態では、タイミングチャートの例について述べる。サブフレームの選択方法は、一例として、図1のものを用いることにするが、これに限定されず、他のサブフレームの選択方法や他の階調数などにも適用可能である。
【0151】
また、サブフレームが出現する順番は、一例として、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9、SF10とするが、これに限定されず、他の順番であっても適用可能である。
【0152】
まず、画素に信号を書き込む期間と点灯する期間とが分離されている場合のタイミングチャートを図24に示す。まず、信号書き込み期間において、1画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、1である。次に、次のサブフレームが始まり、信号書き込み期間において、1画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、2である。
【0153】
これらを繰り返すことにより、点灯期間の長さが、1、2、4、4、4、2、2、4、4、4という順序で配置される。
【0154】
このように、画素に信号を書き込む期間と点灯する期間とが分離されている駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になる。しかしながら、図24では、簡単のため、省略している。
【0155】
また、この駆動方法は、ELディスプレイ(有機ELディスプレイ、無機ELディスプレイ又は無機と有機とを含む素子からなるディスプレイなど)やフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス(DMD)を用いたディスプレイなどに適用することも好適である。
【0156】
その場合の画素構成を図25に示す。図25に示した画素は、第1トランジスタ2501、第2トランジスタ2503、保持容量2502、表示素子2504、信号線2505、走査線2507、第1電源線2506、第2電源線2508から構成される。
【0157】
第1トランジスタ2501は、ゲート電極が、走査線2507に接続され、第1電極が、信号線2505に接続され、第2電極が、保持容量2502の第2電極、及び第2トランジスタ2503のゲート電極に接続される。第2トランジスタ2503は、第1電極が、第1電源線2506に接続され、第2電極が、表示素子2504の第1電極に接続される。保持容量2502は、第1電極が、第1電源線2506に接続される。表示素子2504は、第2電極が、第2電源線2508に接続される。
【0158】
なお、第1トランジスタは、信号線2505に入力された信号を保持容量2502に入力するために、信号線2505と保持容量2502の第2電極とを接続するためのスイッチとして機能する。
【0159】
なお、第2トランジスタは、表示素子2504に電流を供給する機能を有する。
【0160】
次に、図25に示した画素構成の動作について説明する。まず、信号書き込み期間においては、走査線2507の電位を、信号線2505の最も高い電位、もしくは、第1電源線2506の電位よりも高くすることにより、走査線2507を選択し、第1トランジスタ2501をオン状態にして、信号線2505から信号を保持容量2502に入力する。
【0161】
なお、信号書き込み期間においては、第1電源線2506と第2電源線2508の電位を制御することにより、表示素子2504には電圧が加わらないようにしておく。例えば、第2電源線2508をフローティングにすればよい。もしくは、第2電源線2508の電位を第1電源線2506の電位と同程度、もしくはそれよりも高くしてもよい。その結果、信号書き込み期間において、表示素子2504が点灯することを避けることが出来る。
【0162】
次に、点灯期間においては、第1電源線2506と第2電源線2508の電位を制御することにより、表示素子2504には電圧が加わるようにする。例えば、第2電源線2508の電位を第1電源線2506の電位よりも、低くすればよい。これにより、信号書き込み期間で保持容量2502に保持した信号に応じて、第2トランジスタ2503の電流が制御され、第1電源線2506から、表示素子2504を通って、第2電源線2508に電流が流れる。その結果、表示素子2704が点灯する。
【0163】
次に、画素に信号を書き込む期間と点灯する期間とが分離されていない場合のタイミングチャートを図26に示す。各行において、信号書き込み動作を行うと、すぐに点灯期間が開始する。
【0164】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。これを繰り返すことにより、点灯期間の長さが、1、2、4、4、4、2、2、4、4、4という順序で配置される。
【0165】
このようにすることで、信号の書き込み動作が遅くても、1フレーム内に多くのサブフレームを配置することが可能となる。
【0166】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図26では、簡単のため、省略している。
【0167】
また、この駆動方法は、ELディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス(DMD)を用いたディスプレイなどに適用することも好適である。
【0168】
その場合の画素構成を図27に示す。図27に示した画素は、第1トランジスタ2701、第2トランジスタ2711、第3トランジスタ2703、保持容量2702、表示素子2704、第1信号線2705、第2信号線2715、第1走査線2707、第2走査線2717、第1電源線2706、第2電源線2708から構成される。
【0169】
第1トランジスタ2701は、ゲート電極が、第1走査線2707に接続され、第1電極が、第1信号線2705に接続され、第2電極が、保持容量2702の第2電極、及び第2トランジスタ2711の第2電極、及び第3トランジスタ2703のゲート電極に接続される。第2トランジスタ2711は、ゲート電極が、第2走査線2717に接続され、第1電極が、第2信号線2715に接続される。第3トランジスタ2703は、第1電極が、第1電源線2706に接続され、第2電極が、表示素子2704の第1電極に接続される。保持容量2702は、第1電極が、第1電源線2706に接続される。表示素子2704は、第2電極が、第2電源線2708に接続される。
【0170】
なお、第1トランジスタは、第1信号線2705に入力された信号を保持容量2702に入力するために、第1信号線2705と保持容量2702の第2電極とを接続するためのスイッチとして機能する。
【0171】
なお、第2トランジスタは、第2信号線2715から入力された信号を保持容量2702に入力するために、第2信号線2715と保持容量2702の第2電極とを接続するためのスイッチとして機能する。
【0172】
なお、第3トランジスタは、表示素子2704に電流を供給する機能を有する。
【0173】
次に、図27に示した画素構成の動作について説明する。まず、第1の信号書き込み動作を開始する。第1走査線2707の電位を、第1信号線2705の最も高い電位、もしくは、第1電源線2706の電位よりも高くすることにより、第1走査線2707を選択し、第1トランジスタ2701をオン状態にして、第1信号線2705から信号を保持容量2702に入力する。これにより、保持容量2702に保持された信号に応じて、第3トランジスタ2703の電流が制御され、第1電源線2706から、表示素子2704を通って、第2電源線2708に電流が流れる。その結果、表示素子2704が点灯する。
【0174】
所定の点灯期間が終了した後、次のサブフレームにおける信号の書き込み動作(第2の書き込み動作)を開始する。第2走査線2717の電位を、第2信号線2715の最も高い電位、もしくは、第1電源線2706の電位よりも高くすることにより、第2走査線2717を選択し、第2トランジスタ2711をオン状態にして、第2信号線2715から信号を保持容量2702に入力する。これにより、保持容量2702に保持された信号に応じて、第3トランジスタ2703の電流が制御され、第1電源線2706から、表示素子2704を通って、第2電源線2708に電流が流れる。その結果、表示素子2704が点灯する。
【0175】
第1走査線2707と第2走査線2717とは、別々に制御出来る。同様に、第1信号線2705と第2信号線2715とは、別々に制御出来る。よって、同時に2行分の画素に信号を入力することが可能であるため、図26のような駆動法が実現出来る。
【0176】
なお、図25の回路を用いて、図26のような駆動法を実現することも可能である。その場合のタイミングチャートを図28に示す。図28に示すように、1ゲート選択期間を複数(図28では2つ)に分割する。そして、分割された選択期間内で、各々の走査線の電位を高くすることにより、各々の走査線を選択し、その期間に対応する信号を第1信号線2705に入力する。例えば、ある1ゲート選択期間において、前半はi行目を選択し、後半はj行目を選択する。すると、1ゲート選択期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。
【0177】
なお、このような駆動方法の詳細については、例えば、特開2001−324958号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【0178】
次に、画素の信号を消去する動作を行う場合のタイミングチャートを図29に示す。各行において、信号書き込み動作を行い、次の信号書き込み動作が来る前に、画素の信号を消去する。このようにすることにより、点灯期間の長さを容易に制御できるようになる。
【0179】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。もし、点灯期間が短い場合は、信号消去動作を行い、強制的に非点灯状態にする。これらを繰り返すことにより、点灯期間の長さが、1、2、4、4、4、2、2、4、4、4という順序で配置される。
【0180】
なお、図29では、点灯期間が1と2の場合において、信号消去動作を行っているが、これに限定されない。他の点灯期間において消去動作を行ってもよい。
【0181】
このようにすることで、信号の書き込み動作が遅くても、1フレーム内に多くのサブフレームを配置することが可能となる。また、消去動作を行う場合は、消去用のデータをビデオ信号と同様に取得する必要がないため、信号線駆動回路の駆動周波数も低減出来る。
【0182】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図29では、簡単のため、省略している。
【0183】
また、この駆動方法は、ELディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス(DMD)を用いたディスプレイなどに適用することも好適である。
【0184】
その場合の画素構成を図30に示す。図30に示した画素は、第1トランジスタ3001、第2トランジスタ3011、第3トランジスタ3003、保持容量3002、表示素子3004、信号線3005、第1走査線3007、第2走査線3017、第1電源線3006、第2電源線3008から構成される。
【0185】
第1トランジスタ3001は、ゲート電極が、第1走査線3007に接続され、第1電極が、信号線3005に接続され、第2電極が、保持容量3002の第2電極、及び第2トランジスタ3011の第2電極、及び第3トランジスタ3003のゲート電極に接続される。第2トランジスタ3011は、ゲート電極が、第2走査線3017に接続され、第1電極が、第1電源線3006に接続される。第3トランジスタ3003は、第1電極が、第1電源線3006に接続され、第2電極が、表示素子3004の第1電極に接続される。保持容量3002は、第1電極が、第1電源線3006に接続される。表示素子3004は、第2電極が、第2電源線3008に接続される。
【0186】
なお、第1トランジスタは、信号線3005に入力された信号を保持容量3002に入力するために、信号線3005と保持容量3002の第2電極とを接続するためのスイッチとして機能する。
【0187】
なお、第2トランジスタは、第3トランジスタをオフ状態にするために、第3トランジスタ3003のゲート電極と第1電源線3006とを接続するためのスイッチとして機能する。
【0188】
なお、第3トランジスタは、表示素子3004に電流を供給する機能を有する。
【0189】
次に、図30に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第1走査線3007の電位を、信号線3005の最も高い電位、もしくは、第1電源線3006の電位よりも高くすることにより、第1走査線3007を選択し、第1トランジスタ3001をオン状態にして、信号線3005から信号を保持容量3002に入力する。これにより、保持容量3002に保持された信号に応じて、第3トランジスタ3003の電流が制御され、第1電源線3006から、表示素子3004を通って、第2電源線3008に電流が流れる。その結果、表示素子3004が点灯する。
【0190】
信号を消去したい場合は、第2走査線3017の電位を、信号線3005の最も高い電位、もしくは、第1電源線3006の電位よりも高くすることにより、第2走査線3017を選択し、第2トランジスタ3011をオン状態にして、第3トランジスタ3003がオフ状態になるようにする。これにより、第1電源線3006から、表示素子3004を通って、第2電源線3008には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
【0191】
図30では、第2トランジスタ3011を用いて非点灯期間をつくったが、別の方法を用いることも出来る。強制的に非点灯期間をつくるためには、表示素子3004に電流が供給されないようにすればよい。よって、第1電源線3006から、表示素子3004を通って、第2電源線3008に電流が流れる経路のどこかに、スイッチを配置して、そのスイッチのオンオフを制御して、非点灯期間を作ればよい。あるいは、第3トランジスタ3003のゲート・ソース間電圧を制御して、第3トランジスタが強制的にオフになるようにすればよい。
【0192】
図30の第3トランジスタに相当するトランジスタを強制的にオフにする場合の画素構成の例を図31に示す。図31に示した画素は、第1トランジスタ3101、第2トランジスタ3103、保持容量3102、表示素子3104、信号線3105、第1走査線3107、第2走査線3117、第1電源線3106、第2電源線3108、ダイオード3111から構成される。ここで、第2トランジスタ3103が、図30の第3トランジスタ3003に相当する。
【0193】
第1トランジスタ3101は、ゲート電極が、第1走査線3107に接続され、第1電極が、信号線3105に接続され、第2電極が、保持容量3102の第2電極、及び第2トランジスタ3103のゲート電極、及びダイオード3111の第2電極に接続される。第2トランジスタ3103は、第1電極が、第1電源線3106に接続され、第2電極が、表示素子3104の第1電極に接続される。保持容量3102は、第1電極が、第1電源線3106に接続される。表示素子3104は、第2電極が、第2電源線3108に接続される。ダイオード3111は、第1電極が、第2走査線3117に接続される。
【0194】
なお、第1トランジスタは、信号線3105に入力された信号を保持容量3102に入力するために、信号線3105と保持容量3102の第2電極とを接続するためのスイッチとして機能する。
【0195】
なお、第2トランジスタは、表示素子3104に電流を供給する機能を有する。
【0196】
なお、保持容量3102は、第2トランジスタ3103のゲート電位を保持する機能を有する。よって、第2トランジスタ3103のゲート電極と第1電源線3106の間に接続されているが、これに限定されない。第2トランジスタ3103のゲート電位を保持できるように配置されていればよい。また、第2トランジスタ3103のゲート容量などを用いて、第2トランジスタ3103のゲート電位を保持できる場合は、保持容量3102を省いてもよい。
【0197】
次に、図31に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第1走査線3107の電位を、信号線3105の最も高い電位、もしくは、第1電源線3106の電位よりも高くすることにより、第1走査線3107を選択し、第1トランジスタ3101をオン状態にして、信号線3105から信号を保持容量3102に入力する。これにより、保持容量3102に保持された信号に応じて、第2トランジスタ3103の電流が制御され、第1電源線3106から、表示素子3104を通って、第2電源線3108に電流が流れる。その結果、表示素子3104が点灯する。
【0198】
信号を消去したい場合は、第2走査線3117の電位を、信号線3105の最も高い電位、もしくは、第1電源線3106の電位よりも高くすることにより、第2走査線3117を選択し、ダイオード3111がオンして、第2走査線3117から第2トランジスタ3103のゲート電極へ電流が流れるようにする。その結果、第2トランジスタ3103がオフ状態になる。これにより、第1電源線3106から、表示素子3104を通って、第2電源線3108には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
【0199】
信号を保持しておきたい場合は、第2走査線3117の電位を、信号線3105の最も低い電位よりも低くすることにより、第2走査線3117を非選択しておく。すると、ダイオード3111がオフするので、第2トランジスタ3103のゲート電位は保持される。
【0200】
なお、ダイオード3111は、整流性がある素子であれば、なんでもよい。PN型ダイオードでもよいし、PIN型ダイオードでもよいし、ショットキー型ダイオードでもよいし、ツェナー型ダイオードでもよい。
【0201】
また、トランジスタを用いて、ダイオード接続(ゲート電極とドレイン電極を接続)して、用いてもよい。その場合の回路図を図32に示す。ダイオード3111として、ダイオード接続されたトランジスタ3211を用いている。なお、トランジスタ3211は、Nチャネル型を用いているが、これに限定されない。Pチャネル型を用いてもよい。
【0202】
さらに別の回路として、図25の回路を用いて、図29のような駆動法を実現することも可能である。その場合のタイミングチャートを図28に示す。図28に示すように、1ゲート選択期間を複数(図28では2つ)に分割する。そして、分割された選択期間内で、各々の走査線の電位を高くすることにより、各々の走査線を選択し、その時に対応する信号(ビデオ信号と消去するための信号)を信号線2505に入力する。例えば、ある1ゲート選択期間において、前半はi行目を選択し、後半はj行目を選択する。そして、i行目が選択されているときは、ビデオ信号を入力する。一方、j行目が選択されているときは、駆動トランジスタがオフするような信号を入力する。すると、1ゲート選択期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。
【0203】
なお、このような駆動方法の詳細については、例えば、特開2001−324958号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【0204】
ところで、本発明の一例では、従来の時間階調方式において、第1ビット群に属するビットを4分割し、第2ビット群に属するビットを2分割し、第3ビット群に属するビットを分割しない方法を用いている。これにより、デューティー比が従来の倍速フレーム方式よりも高くなる。なぜなら、第1ビット群に属するビットを4分割することにより、点灯期間が最長となるサブフレームの数、つまり、消去動作が必要でないサブフレームの数が増えるため、消去動作が必要となるサブフレーム数が少なくなり、1フレームあたりの消去期間を短くすることができるためである。
【0205】
例えば、5ビット表示で従来の倍速フレーム方式を適用した場合(図44)で、画素の信号を消去する動作を行う場合のタイミングチャートを図33に示す。従来の倍速フレーム方式(図33)と本発明の駆動方式(図29)を比較すると、点灯期間が最長となるサブフレーム数(消去動作が必要でないサブフレーム数)は、従来の倍速フレーム方式(図33)では2個なのに対して、本発明の駆動方式(図29)では6個となる。つまり、本発明の駆動方式の方が、消去期間の合計が短いことが分かる。
【0206】
このように、本発明の駆動方式を用いると、従来の倍速フレーム方式よりもデューティー比を高くすることができるため、発光素子にかかる電圧を小さくすることができ、消費電力を低減できる。また、発光素子の劣化を抑えることもできる。
【0207】
なお、本実施の形態において示したタイミングチャートや画素構成や駆動方法は、一例であり、これに限定されない。様々なタイミングチャートや画素構成や駆動方法に適用することが可能である。
【0208】
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、1フレーム目と2フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Aと画素Bとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。
【0209】
なお、本実施の形態において、1フレーム内に、点灯期間や信号書き込み期間や非点灯期間が配置されていたが、これに限定されない。それ以外の動作期間が配置されていてもよい。例えば、表示素子に加える電圧を、通常とは逆の極性にするような期間、いわゆる、逆バイアス期間を設けてもよい。逆バイアス期間を設けることにより、表示素子の信頼性が向上する場合がある。なお、本実施の形態で示した画素構成は一例に過ぎず、これらに限定されない。また、画素を構成するトランジスタの極性は、これらに限定されない。
【0210】
なお、本実施の形態で述べた内容は、実施の形態1、実施の形態2で述べた内容と自由に組み合わせて実施することができる。
【0211】
(実施の形態4)
本実施形態では、表示装置、および、信号線駆動回路や走査線駆動回路などの構成とその動作について説明する。
【0212】
表示装置は、図34(A)に示すように、画素部3401、走査線駆動回路3402、信号線駆動回路3403を有している。
【0213】
走査線駆動回路3402は、画素部3401に選択信号を順次出力する。走査線駆動回路3402の構成の一例を図34(B)に示す。走査線駆動回路は、シフトレジスタ3404やバッファ回路3405などから構成されている。シフトレジスタ3404は、クロック信号(G−CLK)、スタートパルス(G−SP)、クロック反転信号(G−CLKB)が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。出力されたサンプリングパルスは、バッファ回路3405で増幅され、各走査線から画素部3401へ入力される。なお、走査線駆動回路3402には、シフトレジスタ3404やバッファ回路3405の他にレベルシフタ回路やパルス幅制御回路などが配置されている場合も多い。
【0214】
信号線駆動回路3403は、画素部3401にビデオ信号を順次出力する。画素部3401では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路3403から画素部3401へ入力するビデオ信号は、電圧である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路3403から入力されるビデオ信号(電圧)によって、状態を変化させる。画素に配置する表示素子の例としては、EL素子やFED(フィールドエミッションディスプレイ)で用いる素子や液晶やDMD(デジタル・マイクロミラー・デバイス)などがあげられる。
【0215】
なお、走査線駆動回路3402や信号線駆動回路3403は、複数配置されていてもよい。
【0216】
信号線駆動回路3403の構成の一例を図34(C)に示す。信号線駆動回路3403は、シフトレジスタ3406、第1ラッチ回路(LAT1)3407、第2ラッチ回路(LAT2)3408、増幅回路3409などから構成されている。増幅回路3409は、デジタル信号をアナログ信号に変換する機能を有していてもよいし、ガンマ補正を行う機能を有していてもよい。
【0217】
また、画素は、EL素子などの表示素子を有している。その表示素子に電流(ビデオ信号)を出力する回路、すなわち、電流源回路を有していることもある。
【0218】
そこで、信号線駆動回路3403の動作を簡単に説明する。シフトレジスタ3406は、クロック信号(S−CLK)、スタートパルス(S−SP)、クロック反転信号(S−CLKb)が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【0219】
シフトレジスタ3406より出力されたサンプリングパルスは、第1ラッチ回路(LAT1)3407に入力される。第1ラッチ回路(LAT1)3407には、ビデオ信号線3410より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
【0220】
第1ラッチ回路(LAT1)3407において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線3411よりラッチパルス(Latch Pulse)が入力され、第1ラッチ回路(LAT1)3407に保持されていたビデオ信号は、一斉に第2ラッチ回路(LAT2)3408に転送される。その後、第2ラッチ回路(LAT2)3408に保持されたビデオ信号は、1行分が同時に、増幅回路3409へと入力される。そして、増幅回路3409から出力される信号は、画素部3401へ入力される。
【0221】
第2ラッチ回路(LAT2)3408に保持されたビデオ信号が増幅回路3409に入力され、そして、画素部3401に入力されている間、シフトレジスタ3406においては再びサンプリングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
【0222】
なお、信号線駆動回路やその一部(電流源回路や増幅回路など)は、画素部3401と同一基板上に存在せず、例えば、外付けのICチップを用いて構成されることもある。
【0223】
なお、信号線駆動回路や走査線駆動回路などの構成は、図34に限定されない。例えば、点順次駆動で画素に信号を供給する場合もある。その場合の一例を図35に示す。信号線駆動回路3503は、シフトレジスタ3504とサンプリング回路3505から構成されている。シフトレジスタ3504から、サンプリングパルスがサンプリング回路3505に出力される。ビデオ信号線3506より、ビデオ信号が入力され、サンプリングパルスに応じて、画素部3501へビデオ信号が出力される。そして、走査線駆動回路3502により選択されている行の画素に次々と信号が入力される。
【0224】
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板に形成されていてもよい。したがって、図34や図35で示したような回路が、全てガラス基板に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板に形成されていてもよい。あるいは、図34や図35における回路の一部が、ある基板に形成されており、図34や図35における回路の別の一部が、別の基板に形成されていてもよい。つまり、図34や図35における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図34や図35において、画素部と走査線駆動回路を、ガラス基板上にTFTを用いて形成し、信号線駆動回路(もしくはその一部)は、単結晶基板上に形成し、そのICチップをCOG(Chip On Glass)で接続してガラス基板上に配置してもよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。
【0225】
なお、本実施の形態で説明した内容は、実施の形態1〜実施の形態3で説明した内容を利用したものに相当する。したがって、実施の形態1〜実施の形態3で説明した内容は、本実施の形態にも適用できる。
【0226】
(実施の形態5)
本実施形態では、本発明の表示装置における画素のレイアウトについて述べる。例としては、図32に示した回路図について、そのレイアウト図を図36に示す。なお、図36中に付した番号は、図32に付した番号と対応している。なお、回路図やレイアウト図は、図32や図36に限定されない。
【0227】
図36に示した画素は、第1トランジスタ3101、第2トランジスタ3103、保持容量3102、表示素子3104、信号線3105、第1走査線3107、第2走査線3117、第1電源線3106、第2電源線3108、ダイオード接続されたトランジスタ3211から構成される。
【0228】
第1トランジスタ3101は、ゲート電極が、第1走査線3107に接続され、第1電極が、信号線3105に接続され、第2電極が、保持容量3102の第2電極、及び第2トランジスタ3103のゲート電極、及びダイオード接続されたトランジスタ3211の第2電極に接続される。第2トランジスタ3103は、第1電極が、第1電源線3106に接続され、第2電極が、表示素子3104の第1電極に接続される。保持容量3102は、第1電極が、第1電源線3106に接続される。表示素子3104は、第2電極が、第2電源線3108に接続される。ダイオード接続されたトランジスタ3211は、ゲート電極が、ダイオード接続されたトランジスタ3211の第2電極と接続され、第1電極が、第2走査線3117に接続される。
【0229】
信号線3105、第1電源線3106は、第2配線によって形成され、第1走査線3107、第2走査線3117は、第1配線によって形成されている。
【0230】
トップゲート構造の場合は、基板、半導体層、ゲート絶縁膜、第1配線、層間絶縁膜、第2配線、の順で膜が構成される。ボトムゲート構造の場合は、基板、第1配線、ゲート絶縁膜、半導体層、層間絶縁膜、第2配線、の順で膜が構成される。
【0231】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態4で述べた内容と自由に組み合わせて実施することができる。
【0232】
(実施の形態6)
本実施形態では、実施の形態1から実施の形態5までで述べた駆動方法を制御するハードウェアについて述べる。
【0233】
大まかな構成図を図37に示す。基板3701の上に、画素部3704が配置されている。信号線駆動回路3706や走査線駆動回路3705が配置されている場合が多い。それ以外にも、電源回路やプリチャージ回路やタイミング生成回路などが配置されていることもある。また、信号線駆動回路3706や走査線駆動回路3705が配置されていない場合もある。その場合、基板3701に配置されていないものは、ICに形成されることが多い。ICは、基板3701の上に、COG(Chip On Glass)によって配置されている場合が多い。あるいは、周辺回路基板3702と基板3701とを接続する接続基板3707の上に、ICが配置される場合もある。
【0234】
周辺回路基板3702には、信号3703が入力される。そして、コントローラ3708が制御して、メモリ3709やメモリ3710などに信号が保存される。信号3703がアナログ信号の場合は、アナログ・デジタル変換を行った後、メモリ3709やメモリ3710などに保存されることが多い。そして、コントローラ3708がメモリ3709やメモリ3710などに保存された信号を用いて、基板3701に信号を出力する。
【0235】
実施の形態1〜実施の形態5で述べた駆動方法を実現するために、コントローラ3708が、サブフレームの出現順序などを制御して、基板3701に信号を出力する。
【0236】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態5で述べた内容と自由に組み合わせて実施することができる。
【0237】
(実施の形態7)
本実施の形態では、本発明の表示装置に用いることができる薄膜トランジスタの作製工程の一例について図55を用いて説明する。なお、本実施の形態においては、結晶性半導体からなるトップゲート型の薄膜トランジスタの作製工程について説明するが、本発明に用いることができる薄膜トランジスタはこれに限られない。例えば、非晶質半導体からなる薄膜トランジスタを用いても良いし、ボトムゲート型の薄膜トランジスタを用いても良い。
【0238】
まず、基板11200上に、下地膜11201を形成する。基板11200としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、シリコン基板、耐熱性を有するプラスチック基板又は樹脂基板等を用いることができる。プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル、ポリイミド等を用いることができる。下地膜11201は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。下地膜11201を形成することで、基板11200からの汚染物質による半導体膜の劣化を防ぐことができる。
【0239】
次に、下地膜11201上に半導体膜11202を形成する(図55(A)参照)。半導体膜11202は25〜200nm(好ましくは50〜150nm)の厚さでスパッタ法、LPCVD法、またはプラズマCVD法等により成膜すればよい。本実施の形態では、非晶質半導体膜を形成し、結晶化を行うこととする。半導体膜11202の材料としては、珪素やゲルマニウムを用いることができるが、これに限られない。
【0240】
結晶化の方法としては、レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm3以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると膜が破壊されてしまうためである。
【0241】
触媒となる元素を非晶質半導体膜へ導入する場合の導入方法としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法等を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【0242】
また、非晶質半導体膜の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせてもよく、熱処理やレーザー光照射を単独で、複数回行っても良い。レーザー結晶化や金属元素を用いた結晶化を組み合わせて用いても良い。
【0243】
次に、非晶質半導体膜を結晶化した結晶性を有する半導体膜11202上に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、マスクを用いてエッチングを行い、半導体領域11203を形成する。マスクは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストであるノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤等を用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整することができる。
【0244】
なお、本実施の形態のフォトリソグラフィ工程において、レジストを塗布する前に、半導体膜表面に、膜厚が数nm程度の絶縁膜を形成してもよい。この工程により半導体膜とレジストとが直接接触することを回避することが可能であり、不純物が半導体膜中に侵入するのを防止できる。
【0245】
次に、半導体領域11203上に、ゲート絶縁膜11204を形成する。なお、本実施の形態においては、ゲート絶縁膜を単層構造としたが、2層以上の積層構造としても良い。積層構造とする場合、同チャンバー内で真空を保ったまま、同一温度下で、反応ガスを切り変えながら連続的に絶縁膜を形成するとよい。真空を保った状態で連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。
【0246】
ゲート絶縁膜11204の材料としては、酸化珪素(SiOx:x>0)、窒化珪素(SiNx:x>0)、酸化窒化珪素(SiOxNy:x>y>0)、窒化酸化珪素(SiNxOy:x>y>0)等を適宜用いることができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴン等の希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁膜11204として、SiH4及びN2Oを反応ガスとして酸化珪素膜を膜厚10nm〜100nm(好ましくは20nm〜80nm)、例えば60nmで形成する。なお、ゲート絶縁膜11204の膜厚については、この範囲に限られない。
【0247】
次に、ゲート絶縁膜11204上にゲート電極11205を形成する(図55(B)参照)。ゲート電極11205の厚さは10nm〜200nmであることが好ましい。なお、本実施の形態では、シングルゲート構造のTFTの作製方法を示すが、ゲート電極を2以上設けるマルチゲート構造としても良い。マルチゲート構造とすることで、オフ時のリーク電流を低減したTFTを作製できる。ゲート電極11205の材料としては、用途に応じて、銀(Ag)、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、炭素(C)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。また、酸化インジウムに酸化錫を混合したインジウム錫酸化物(ITO)、インジウム錫酸化物(ITO)に酸化珪素を混合したインジウム錫珪素酸化物(ITSO)、酸化インジウムに酸化亜鉛を混合したインジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)、または酸化スズ(SnO2)等を用いることもできる。なお、インジウム亜鉛酸化物(IZO)とは、ITOに2〜20wt%の酸化亜鉛(ZnO)を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。
【0248】
次に、ゲート電極11205をマスクとして、半導体領域11203に不純物元素を添加する。ここでは、例えば、不純物元素としてリン(P)を5×1019〜5×1020/cm3程度の濃度で含まれるように添加し、n型を示す半導体領域を形成することができる。また、p型を示す不純物元素を添加して、p型を示す半導体領域を形成しても良い。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。なお、不純物元素を低濃度に添加したLDD(Lightly Doped Drain)領域を形成しても良い。LDD領域を形成することで、オフ時のリーク電流を低減したTFTを作製できる。
【0249】
次に、ゲート絶縁膜11204及びゲート電極11205を覆うように、絶縁膜11206を形成する(図55(C)参照)。絶縁膜11206の材料としては、酸化珪素(SiOx:x>0)、窒化珪素(SiNx:x>0)、酸化窒化珪素(SiOxNy:x>y>0)、窒化酸化珪素(SiNxOy:x>y>0)等を適宜用いることができる。なお、本実施の形態においては、絶縁膜11206を単層構造としたが、2層以上の積層構造としてもよい。また、絶縁膜11206上に層間絶縁膜を1層又は2層以上設ける構成としても良い。
【0250】
次に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、ゲート絶縁膜11204及び絶縁膜11206のエッチングを行い、半導体領域11203の不純物元素を添加した領域が露出するように、開口部を形成する。その後、半導体領域11203に電気的に接続するように、電極となる導電膜11207を形成する(図55(D)参照)。導電膜の材料としては、ゲート電極11205と同様の材料を用いることができる。
【0251】
次に、フォトリソグラフィ工程を用いてレジストによるマスク(図示しない)を形成し、マスクを介して導電膜11207を所望の形状に加工し、ソース電極及びドレイン電極11208、11209を形成する(図55(E)参照)。
【0252】
なお、本実施の形態において、エッチング加工は、プラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF4、NF3、SF6、CHF3等のフッ素系又はCl2、BCl3、SiCl4もしくはCCl4等を代表とする塩素系ガス、あるいはO2ガスを用い、HeやAr等の不活性ガスを適宜加えても良い。
【0253】
以上の工程で、結晶性半導体からなるトップゲート型の薄膜トランジスタを作製することができる。
【0254】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態6で述べた内容と自由に組み合わせて実施することができる。
【0255】
(実施の形態8)
本実施の形態では、本発明の表示パネルについて図56などを用いて説明する。なお、図56(a)は、表示パネルを示す上面図、図56(b)は図56(a)をA−A’で切断した断面図である。点線で示された信号線駆動回路(Data line)1101、画素部1102、第1の走査線駆動回路(G1 line)1103、第2の走査線駆動回路(G2 line)1106を有する。また、封止基板1104、シール材1105を有し、シール材1105で囲まれた内側は、空間1107になっている。
【0256】
なお、配線1108は第1の走査線駆動回路1103、第2の走査線駆動回路1106及び信号線駆動回路1101に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1109からビデオ信号、クロック信号、スタート信号等を受け取る。FPC1109と表示パネルとの接合部上にはICチップ(メモリ回路や、バッファ回路などが形成された半導体チップ)がCOG(Chip On Glass)等で実装されている。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、ICチップなどが実装されたものを含むものとする。
【0257】
次に、断面構造について図56(b)を用いて説明する。基板1110上には画素部1102とその周辺駆動回路(第1の走査線駆動回路1103、第2の走査線駆動回路1106及び信号線駆動回路1101)が形成されているが、ここでは、信号線駆動回路1101と、画素部1102が示されている。
【0258】
なお、信号線駆動回路1101はNチャネル型TFT1120やNチャネル型TFT1121のように単極性のトランジスタで構成されている。なお、第1の走査線駆動回路1103及び第2の走査線駆動回路1106も同様にNチャネル型トランジスタで構成するのが好ましい。なお、画素構成には本発明の画素構成を適用することにより単極性のトランジスタで形成することができるため単極性表示パネルを作製することができる。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。その場合には駆動回路は単極性にする必要がなくPチャネル型トランジスタを組み合わせて用いることができる。
【0259】
また、画素部1102はスイッチング用TFT1111と、駆動用TFT1112とを含む画素を構成する複数の回路を有している。なお、駆動用TFT1112のソース電極は第1の電極1113と接続されている。また、第1の電極1113の端部を覆って絶縁物1114が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
【0260】
また、カバレッジを良好なものとするため、絶縁物1114の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物1114の材料としてポジ型の感光性アクリルを用いた場合、絶縁物1114の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物1114として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【0261】
第1の電極1113上には、有機化合物を含む層1116、および第2の電極1117がそれぞれ形成されている。ここで、陽極として機能する第1の電極1113に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【0262】
また、有機化合物を含む層1116は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層1116には、元素周期律第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
【0263】
さらに、有機化合物を含む層1116上に形成される第2の電極(陰極)1117に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)を用いればよい。なお、有機化合物を含む層1116で生じた光が第2の電極1117を透過させる場合には、第2の電極(陰極)1117として、膜厚を薄くした金属薄膜と、透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。
【0264】
さらにシール材1105で封止基板1104を基板1110と貼り合わせることにより、基板1110、封止基板1104、およびシール材1105で囲まれた空間1107に発光素子1118が備えられた構造になっている。なお、空間1107には、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材1105で充填される構成も含むものとする。
【0265】
なお、シール材1105にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板1104に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【0266】
以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。
【0267】
図56示すように、信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106を一体形成することで、表示装置の低コスト化が図れる。また、この場合において、信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106に用いられるトランジスタを単極性とすることで作製工程の簡略化が図れるためさらなる低コスト化が図れる。また、信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106に用いられるトランジスタの半導体層にアモルファスシリコンを適用することでさらなる低コスト化を図ることができる。
【0268】
なお、表示パネルの構成としては、図56(a)に示したように信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106を一体形成した構成に限られず、信号線駆動回路1101に相当する信号線駆動回路をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。
【0269】
つまり、高速動作が要求される信号線駆動回路のみを、CMOS等を用いてICチップに形成し、低消費電力化を図る。また、ICチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。
【0270】
そして、走査線駆動回路を画素部と一体形成することで、低コスト化が図れる。そして、この走査線駆動回路及び画素部は単極性のトランジスタで構成することでさらなる低コスト化が図れる。画素部の有する画素の構成としては実施の形態3で示したようにNチャネル型のトランジスタで構成することができる。また、トランジスタの半導体層にアモルファスシリコンを用いることで、作製工程が簡略化し、さらなる低コスト化が図れる。
【0271】
こうして、高精細な表示装置の低コスト化が図れる。また、FPC1109と基板1110との接続部において機能回路(メモリやバッファ)が形成されたICチップを実装することで基板面積を有効利用することができる。
【0272】
また、図56(a)の信号線駆動回路1101、第1の走査線駆動回路1103及び第2の走査線駆動回路1106に相当する信号線駆動回路、第1の走査線駆動回路及び第2の走査線駆動回路をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。
【0273】
また、画素部1102のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。
【0274】
なお、走査線駆動回路及び信号線駆動回路は、画素の行方向及び列方向に設けることに限られない。
【0275】
次に、発光素子1118に適用可能な発光素子の例を図57に示す。
【0276】
基板1201の上に陽極1202、正孔注入材料からなる正孔注入層1203、その上に正孔輸送材料からなる正孔輸送層1204、発光層1205、電子輸送材料からなる電子輸送層1206、電子注入材料からなる電子注入層1207、そして陰極1208を積層させた素子構造である。ここで、発光層1205は、一種類の発光材料のみから形成されることもあるが、2種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。
【0277】
また、図57で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。
【0278】
図57に示す本発明の素子作製方法は、まず、陽極1202(ITO)を有する基板1201に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極1208を蒸着で形成する。
【0279】
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。
【0280】
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン(以下「H2Pc」と記す)、銅フタロシアニン(以下「CuPc」と記す)などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下「PSS」と記す)をドープしたポリエチレンジオキシチオフェン(以下「PEDOT」と記す)や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド(以下「PI」と記す)がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム(以下「アルミナ」と記す)の超薄膜などがある。
【0281】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物である。広く用いられている材料として、4,4’−ビス(ジフェニルアミノ)−ビフェニル(以下、「TAD」と記す)や、その誘導体である4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(以下、「TPD」と記す)、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(以下、「α−NPD」と記す)がある。4,4’,4”−トリス(N,N− ジフェニル−アミノ)−トリフェニルアミン(以下、「TDATA」と記す)、4,4’,4”−トリス[N−(3−メチルフェニル)−N− フェニル−アミノ]−トリフェニルアミン(以下、「MTDATA」と記す)などのスターバースト型芳香族アミン化合物が挙げられる。
【0282】
電子輸送材料としては、金属錯体がよく用いられ、トリス(8−キノリノラト)アルミニウム(以下、「Alq3」と記す)、BAlq、トリス(4−メチル−8−キノリノラト)アルミニウム(以下、「Almq」と記す)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(以下、「Bebq」と記す)などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(以下、「Zn(BOX)2」と記す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(以下、「Zn(BTZ)2」と記す)などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(以下、「PBD」と記す)、OXD−7などのオキサジアゾール誘導体、TAZ、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1、2、4−トリアゾール(以下、「p−EtTAZ」と記す)などのトリアゾール誘導体、バソフェナントロリン(以下、「BPhen」と記す)、BCPなどのフェナントロリン誘導体が電子輸送性を有する。
【0283】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート(以下、「Li(acac)」と記す)や8−キノリノラト−リチウム(以下、「Liq」と記す)などのアルカリ金属錯体も有効である。
【0284】
発光材料としては、先に述べたAlq3、Almq、BeBq、BAlq、Zn(BOX)2、Zn(BTZ)2などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の4,4’−ビス(2,2 − ジフェニル−ビニル)−ビフェニルや、赤橙色の4−(ジシアノメチレン)−2−メチル−6−(p−ジメチルアミノスチリル)−4H−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス(2−フェニルピリジン)イリジウム、ビス(2−(4’−トリル)ピリジナト−N,C2’)アセチルアセトナトイリジウム(以下「acacIr(tpy)2」と記す)、 2,3,7,8,12,13,17,18−オクタエチル−21H,23H−ポルフィリン−白金などが知られている。
【0285】
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。
【0286】
また、図57とは逆の順番に層を形成した発光素子を用いることもできる。つまり、基板1201の上に陰極1208、電子注入材料からなる電子注入層1207、その上に電子輸送材料からなる電子輸送層1206、発光層1205、正孔輸送材料からなる正孔輸送層1204、正孔注入材料からなる正孔注入層1203、そして陽極1202を積層させた素子構造である。
【0287】
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にTFT及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
【0288】
上面射出構造の発光素子について図58(a)を用いて説明する。
【0289】
基板1300上に駆動用TFT1301が形成され、駆動用TFT1301のソース電極に接して第1の電極1302が形成され、その上に有機化合物を含む層1303と第2の電極1304が形成されている。
【0290】
また、第1の電極1302は発光素子の陽極である。そして第2の電極1304は発光素子の陰極である。つまり、第1の電極1302と第2の電極1304とで有機化合物を含む層1303が挟まれているところが発光素子となる。
【0291】
また、ここで、陽極として機能する第1の電極1302に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
【0292】
また、陰極として機能する第2の電極1304に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、インジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
【0293】
こうして、図58(a)の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図56の表示パネルに適用した場合には、基板1110側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板1104は光透過性を有する基板を用いる。
【0294】
また、光学フィルムを設ける場合には、封止基板1104に光学フィルムを設ければよい。
【0295】
なお、第1の電極1302を陰極として機能するMgAg、MgIn、AlLi等の仕事関数の小さい材料からなる金属膜を用いて形成することもできる。この場合には、第2の電極1304にはITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。
【0296】
また、下面射出構造の発光素子について図58(b)を用いて説明する。射出構造以外は図58(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。
【0297】
ここで、陽極として機能する第1の電極1302に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【0298】
また、陰極として機能する第2の電極1304に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。
【0299】
こうして、図58(b)の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図56の表示パネルに適用した場合には、基板1110側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板1110は光透過性を有する基板を用いる。
【0300】
また、光学フィルムを設ける場合には、基板1110に光学フィルムを設ければよい。
【0301】
両面射出構造の発光素子について図58(c)を用いて説明する。射出構造以外は図58(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。
【0302】
ここで、陽極として機能する第1の電極1302に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【0303】
また、陰極として機能する第2の電極1304に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
【0304】
こうして、図58(c)の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図56の表示パネルに適用した場合には、基板1110側と封止基板1104側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板1110および封止基板1104は、ともに光透過性を有する基板を用いる。
【0305】
また、光学フィルムを設ける場合には、基板1110および封止基板1104の両方に光学フィルムを設ければよい。
【0306】
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。
【0307】
図59に示すように、基板1400上に駆動用TFT1401が形成され、駆動用TFT1401のソース電極に接して第1の電極1403が形成され、その上に有機化合物を含む層1404と第2の電極1405が形成されている。
【0308】
また、第1の電極1403は発光素子の陽極である。そして第2の電極1405は発光素子の陰極である。つまり、第1の電極1403と第2の電極1405とで有機化合物を含む層1404が挟まれているところが発光素子となる。図59の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター1406R、緑色のカラーフィルター1406G、青色のカラーフィルター1406Bを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス(BMともいう)1407が設けられている。
【0309】
上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。
【0310】
次に、表示パネルの画素部の部分断面図を示す。
【0311】
まず、トランジスタの半導体層にポリシリコン(p−Si:H)膜を用いた場合について図60を及び図61を用いて説明する。
【0312】
ここで、半導体層は、例えば基板上にアモルファスシリコン(a−Si)膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【0313】
そして、アモルファスシリコン膜をレーザ結晶化法や、RTAやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化させる。もちろん、これらを組み合わせて行っても良い。
【0314】
上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。
【0315】
さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。
【0316】
図60に示すように、基板15101上に下地膜15102が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ15118のチャネル形成領域15103、LDD領域15104及びソース又はドレイン領域となる不純物領域15105、並びに容量素子15119の下部電極となるチャネル形成領域15106、LDD領域15107及び不純物領域15108を有する。なお、チャネル形成領域15103及びチャネル形成領域15106はチャネルドープが行われていても良い。
【0317】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜15102としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0318】
半導体層上にはゲート絶縁膜1509を介してゲート電極15110及び容量素子の上部電極15111が形成されている。
【0319】
駆動トランジスタ15118及び容量素子15119を覆って層間絶縁膜15112が形成され、層間絶縁膜15112上にコンタクトホールを介して配線15113が不純物領域15105と接している。配線15113に接して画素電極15114が形成され、画素電極15114の端部及び配線15113を覆って絶縁物15115が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極15114上に有機化合物を含む層15116及び対向電極15117が形成され、画素電極15114と対向電極15117とで有機化合物を含む層15116が挟まれた領域では発光素子15120が形成されている。
【0320】
また、図60(b)に示すように、容量素子15119の下部電極の一部を構成するLDD領域が、上部電極15111と重なるような領域15202を設けても良い。なお、図60(a)と共通するところは共通の符号を用い、説明は省略する。
【0321】
また、図61(a)に示すように、駆動トランジスタ15118の不純物領域15105と接する配線15113と同じ層に形成された第2の上部電極15301を有していても良い。なお、図60(a)と共通するところは共通の符号を用い、説明は省略する。第2の上部電極15301と上部電極15111とで層間絶縁膜15112挟みこみ、第2の容量素子を構成している。また、第2の上部電極15301は不純物領域15108と接しているため、上部電極15111とチャネル形成領域15106とでゲート絶縁膜15109を挟みこんで構成される第1の容量素子と、上部電極と第2の上部電極15301とで層間絶縁膜15112を挟みこんで構成される第2の容量素子と、が並列に接続され、第1の容量素子と第2の容量素子からなる容量素子15302を構成している。この容量素子15302の容量は第1の容量素子と第2の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。
【0322】
また、図61(b)に示すような容量素子の構成としても良い。基板16101上に下地膜16102が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ16118のチャネル形成領域16103、LDD領域16104及びソース又はドレイン領域となる不純物領域16105を有する。なお、チャネル形成領域16103はチャネルドープが行われていても良い。
【0323】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜16102としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0324】
半導体層上にはゲート絶縁膜16106を介してゲート電極16107及び第1の電極16108が形成されている。
【0325】
駆動トランジスタ16118及び第1の電極16108を覆って第1の層間絶縁膜16109が形成され、第1の層間絶縁膜16109上にコンタクトホールを介して配線16110が不純物領域16105と接している。また、配線16110と同じ材料からなる同層の第2の電極16111が形成される。
【0326】
さらに、配線16110及び第2の電極16111を覆うように第2の層間絶縁膜16112が形成され、第2の層間絶縁膜16112上にコンタクトホールを介して、配線16110と接して画素電極16113が形成されている。また、画素電極16113のと同じ材料からなる同層の第3の電極16114が形成されている。ここで、第1の電極16108、第2の電極16111及び第3の電極16114からなる容量素子16119が形成される。
【0327】
画素電極16113上に有機化合物を含む層16116及び対向電極16117が形成され、画素電極16113と対向電極16117とで有機化合物を含む層16116が挟まれた領域では発光素子16120が形成されている。
【0328】
上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図60及び図61に示したような構成が挙げられる。なお、図60及び図61に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、LDD領域はゲート電極と重なっていても良いし、ゲート電極と重なっていなくても良いし、又はLDD領域の一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にLDD領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上のマルチゲート構造でも良いし、一つのゲート電極でも良い。
【0329】
本発明の画素を構成するトランジスタの半導体層(チャネル形成領域やソース領域やドレイン領域など)に結晶性半導体膜を用いることで、走査線駆動回路及び信号線駆動回路を画素部と一体形成することが容易になる。また、信号線駆動回路の一部を画素部と一体形成し、一部はICチップ上に形成して図56の表示パネルに示すようにCOG等で実装しても良い。このような構成とすることで、製造コストの削減を図ることができる。
【0330】
また、半導体層にポリシリコン(p−Si:H)を用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図62に示す。
【0331】
基板12701上に下地膜12702が形成されている。さらに下地膜12702上にゲート電極12703が形成されている。また、ゲート電極と同層に同じ材料からなる第1の電極12704が形成されている。ゲート電極12703の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
【0332】
また、ゲート電極12703及び第1の電極12704を覆うようにゲート絶縁膜12705が形成されている。ゲート絶縁膜12705としては酸化珪素膜や窒化珪素膜などが用いられる。
【0333】
また、ゲート絶縁膜12705上に、半導体層が形成されている。半導体層は駆動トランジスタ12722のチャネル形成領域12706、LDD領域12707及びソース又はドレイン領域となる不純物領域12708、並びに容量素子12723の第2の電極となるチャネル形成領域12709、LDD領域12710及び不純物領域12711を有する。なお、チャネル形成領域12706及びチャネル形成領域12709はチャネルドープが行われていても良い。
【0334】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜12702としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0335】
半導体層を覆って第1の層間絶縁膜12712が形成され、第1の層間絶縁膜12712上にコンタクトホールを介して配線12713が不純物領域12708と接している。また、配線12713と同層に同じ材料で第3の電極12714が形成されている。第1の電極12704、第2の電極、第3の電極12714によって容量素子12723が構成されている。
【0336】
また、第1の層間絶縁膜12712には開口部12715が形成されている。駆動トランジスタ12722、容量素子12723及び開口部12715を覆うように第2の層間絶縁膜12716が形成され、第2の層間絶縁膜12716上にコンタクトホールを介して、画素電極12717が形成されている。また、画素電極12717の端部を覆って絶縁物12718が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極12717上に有機化合物を含む層12719及び対向電極12720が形成され、画素電極12717と対向電極12720とで有機化合物を含む層12719が挟まれた領域では発光素子12721が形成されている。そして、発光素子12721の下部に開口部12715が位置している。つまり、発光素子12721からの発光を基板側から取り出すときには開口部12715を有するため透過率を高めることができる。
【0337】
また、図62(a)において画素電極12717と同層に同じ材料を用いて第4の電極12724を形成して、図62(b)のような構成としてもよい。すると、第1の電極12704、第2の電極、第3の電極12714及び第4の電極12724によって構成される容量素子12725を形成することができる。
【0338】
次に、トランジスタの半導体層にアモルファスシリコン(a−Si:H)膜を用いた場合について説明する。図63にはトップゲートのトランジスタ、図64及び図65にはボトムゲートのトランジスタの場合について示す。
【0339】
アモルファスシリコンを半導体層に用いたトップゲート構造のトランジスタの断面を図63(a)に示す。図63(a)に示すように、基板12801上に下地膜12802が形成されている。さらに下地膜12802上に画素電極12803が形成されている。また、画素電極12803と同層に同じ材料からなる第1の電極12804が形成されている。
【0340】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜12802としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0341】
また、下地膜12802上に配線12805及び配線12806が形成され、画素電極12803の端部が配線12805で覆われている。配線12805及び配線12806の上部にN型の導電型を有するN型半導体層12807及びN型半導体層12808が形成されている。また、配線12805と配線12806の間であって、下地膜12802上に半導体層12809が形成されている。そして、半導体層12809の一部はN型半導体層12807及びN型半導体層12808上にまで延長されている。なお、この半導体層はアモルファスシリコン(a−Si:H)、微結晶半導体(μ−Si:H)等の非結晶性を有する半導体膜で形成されている。また、半導体層12809上にゲート絶縁膜12810が形成されている。また、ゲート絶縁膜12810と同層の同じ材料からなる絶縁膜12811が第1の電極12804上にも形成されている。なお、ゲート絶縁膜12810としては酸化珪素膜や窒化珪素膜などが用いられる。
【0342】
また、ゲート絶縁膜12810上に、ゲート電極12812が形成されている。また、ゲート電極と同層に同じ材料でなる第2の電極12813が第1の電極12804上に絶縁膜12811を介して形成されている。第1の電極12804及び第2の電極12813で絶縁膜12811を挟まれた容量素子12819が形成されている。また、画素電極12803の端部、駆動トランジスタ12818及び容量素子12819を覆い、層間絶縁膜12814が形成されている。
【0343】
層間絶縁膜12814及びその開口部に位置する画素電極12803上に有機化合物を含む層12815及び対向電極12816が形成され、画素電極12803と対向電極12816とで有機化合物を含む層12815が挟まれた領域では発光素子12817が形成されている。
【0344】
また、図63(a)に示す第1の電極12804を図63(b)に示すように第1の電極12820で形成してもよい。第1の電極12820は配線12805及び12806と同層の同一材料で形成されている。
【0345】
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図64に示す。
【0346】
基板12901上に下地膜12902が形成されている。さらに下地膜12902上にゲート電極12903が形成されている。また、ゲート電極と同層に同じ材料からなる第1の電極12904が形成されている。ゲート電極12903の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
【0347】
また、ゲート電極12903及び第1の電極12904を覆うようにゲート絶縁膜12905が形成されている。ゲート絶縁膜12905としては酸化珪素膜や窒化珪素膜などが用いられる。
【0348】
また、ゲート絶縁膜12905上に、半導体層12906が形成されている。また、半導体層12906と同層に同じ材料からなる半導体層12907が形成されている。
【0349】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜12902としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0350】
半導体層12906上にはN型の導電性を有するN型半導体層12908、12909が形成され、半導体層12907上にはN型半導体層12910が形成されている。
【0351】
N型半導体層12908、12909上にはそれぞれ配線12911、12912が形成され、N型半導体層12910上には配線12911及び12912と同層の同一材料からなる導電層12913が形成されている。
【0352】
半導体層12907、N型半導体層12910及び導電層12913からなる第2の電極が構成される。なお、この第2の電極と第1の電極12904でゲート絶縁膜12905を挟み込んだ構造の容量素子12920が形成されている。
【0353】
また、配線12911の一方の端部は延在し、その延在した配線12911上部に接して画素電極12914が形成されている。
【0354】
また、画素電極12914の端部、駆動トランジスタ12919及び容量素子12920を覆うように絶縁物12915が形成されている。
【0355】
画素電極12914及び絶縁物12915上には有機化合物を含む層12916及び対向電極12917が形成され、画素電極12914と対向電極12917とで有機化合物を含む層12916が挟まれた領域では発光素子12918が形成されている。
【0356】
容量素子の第2の電極の一部となる半導体層12907及びN型半導体層12910は設けなくても良い。つまり第2の電極は導電層12913とし、第1の電極12904と導電層12913でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
【0357】
なお、図64(a)において、配線12911を形成する前に画素電極12914を形成することで、図64(b)に示すような、画素電極12914からなる第2の電極12921と第1の電極12904でゲート絶縁膜12905が挟まれた構造の容量素子12922を形成することができる。
【0358】
なお、図64では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図65(a)、(b)を用いて説明する。
【0359】
図65(a)に示すチャネル保護型構造のトランジスタは図64(a)に示したチャネルエッチ構造の駆動トランジスタ12919の半導体層12906のチャネルが形成される領域上にエッチングのマスクとなる絶縁物13001が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
【0360】
また、同様に、図65(b)に示すチャネル保護型構造のトランジスタは図64(b)に示したチャネルエッチ構造の駆動トランジスタ12919の半導体層12906のチャネルが形成される領域上にエッチングのマスクとなる絶縁物13001が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
【0361】
本発明の画素を構成するトランジスタの半導体層(チャネル形成領域やソース領域やドレイン領域など)に非晶質半導体膜を用いることで、製造コストを削減することができる。
【0362】
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造を用いることができる。
【0363】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態7で述べた内容と自由に組み合わせて実施することができる。
【0364】
(実施の形態9)
本発明の表示装置、または本発明の駆動方法を用いた表示装置を表示部に有する携帯電話機の構成例について図38を用いて説明する。
【0365】
表示パネル3810はハウジング3800に脱着自在に組み込まれる。ハウジング3800は表示パネル3810のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル3810を固定したハウジング3800はプリント基板3801に嵌入されモジュールとして組み立てられる。
【0366】
表示パネル3810はFPC3811を介してプリント基板3801に接続される。プリント基板3801には、スピーカー3802、マイクロフォン3803、送受信回路3804、CPU及びコントローラなどを含む信号処理回路3805が形成されている。このようなモジュールと、入力手段3806、バッテリー3807を組み合わせ、筐体3809及び筐体3812に収納する。表示パネル3810の画素部は筐体3809に形成された開口窓から視認できように配置する。
【0367】
表示パネル3810は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成してもよい。そのICチップをCOG(Chip On Glass)で表示パネル3810に実装してもよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した表示パネルの構成の一例を図39(A)に示す。図39(A)の表示パネルは、基板3900、信号線駆動回路3901、画素部3902、走査線駆動回路3903、走査線駆動回路3904、FPC3905、ICチップ3906、ICチップ3907、封止基板3908、シール材3909を有する。このような構成とすることで、表示装置の低消費電力を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
【0368】
また、走査線や信号線に設定する信号をバッファによりインピーダンス変換することで、1行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。
【0369】
また、さらに消費電力の低減を図るため、図39(B)に示すように基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネルに実装してもよい。なお、図39(B)の表示パネルは、基板3910、信号線駆動回路3911、画素部3912、走査線駆動回路3913、走査線駆動回路3914、FPC3915、ICチップ3916、ICチップ3917、封止基板3918、シール材3919を有する。
【0370】
本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭の低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。
【0371】
また、本実施例に示した構成は携帯電話機の一例であって、本発明の表示装置はこのような構成の携帯電話機に限らず様々な構成の携帯電話機に適用することができる。
【0372】
なお、本実施形態で述べた内容は、実施の形態1〜実施の形態8で述べた内容と自由に組み合わせて実施することができる。
【0373】
(実施の形態10)
図40は表示パネル4001と、回路基板4002を組み合わせたELモジュールを示している。表示パネル4001は画素部4003、走査線駆動回路4004及び信号線駆動回路4005を有している。回路基板4002には、例えば、コントロール回路4006や信号分割回路4007などが形成されている。表示パネル4001と回路基板4002は接続配線4008によって接続されている。接続配線にはFPC等を用いることができる。
【0374】
コントロール回路4006が、実施の形態6における、コントローラ3708やメモリ3709やメモリ3710などに相当する。主に、コントロール回路4006において、サブフレームの出現順序などを制御している。
【0375】
表示パネル4001は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成してもよい。そのICチップをCOG(Chip On Glass)などで表示パネル4001に実装するとよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いて表示パネル4001に実装してもよい。
【0376】
また、走査線や信号線に設定する信号を、バッファによりインピーダンス変換することで、1行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。
【0377】
また、さらに消費電力の低減を図るため、ガラス基板上にTFTを用いて画素部を形成し、全ての信号線駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネルに実装してもよい。
【0378】
このELモジュールによりELテレビ受像機を完成させることができる。図41は、ELテレビ受像機の主要な構成を示すブロック図である。チューナ4101は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路4102と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路4103と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路4006により処理される。コントロール回路4006は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路4007を設け、入力デジタル信号をM個に分割して供給する構成としてもよい。
【0379】
チューナ4101で受信した信号のうち、音声信号は音声信号増幅回路4104に送られ、その出力は音声信号処理回路4105を経てスピーカー4106に供給される。制御回路4107は受信局(受信周波数)や音量の制御情報を入力部4108から受け、チューナ4101や音声信号処理回路4105に信号を送出する。
【0380】
ELモジュールを筐体に組みこんで、テレビ受像機を完成させることができる。ELモジュールにより、テレビ受像機の表示部が形成される。また、スピーカー、ビデオ入力端子などが適宜備えられている。
【0381】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤などの表示媒体として様々な用途に適用することができる。
【0382】
このように、本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭が低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。
【0383】
なお、本実施形態で述べた内容は、実施の形態1〜実施の形態9で述べた内容と自由に組み合わせて実施することができる。
【0384】
(実施の形態11)
本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機、電子書籍等)、記憶媒体読込部を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記憶媒体を再生し、その画像を表示しうるディスプレイを備えた装置)等が挙げられる。それらの電子機器の具体例を図42に示す。
【0385】
図42(A)は自発光型のディスプレイであり、筐体4201、支持台4202、表示部4203、スピーカー部4204、ビデオ入力端子4205等を含む。本発明は、表示部4203を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(A)に示すディスプレイが完成される。自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ディスプレイは、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0386】
図42(B)はデジタルスチルカメラであり、本体4206、表示部4207、受像部4208、操作キー4209、外部接続ポート4210、シャッター4211等を含む。本発明は、表示部4207を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(B)に示すデジタルスチルカメラが完成される。
【0387】
図42(C)はパーソナルコンピュータであり、本体4212、筐体4213、表示部4214、キーボード4215、外部接続ポート4216、ポインティングマウス4217等を含む。本発明は、表示部4214を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(C)に示すパーソナルコンピュータが完成される。
【0388】
図42(D)はモバイルコンピュータであり、本体4218、表示部4219、スイッチ4220、操作キー4221、赤外線ポート4222等を含む。本発明は、表示部4219を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(D)に示すモバイルコンピュータが完成される。
【0389】
図42(E)は記憶媒体読込部を備えた画像再生装置(具体的には、例えばDVD再生装置)であり、本体4223、筐体4224、表示部A4225、表示部B4226、記憶媒体(DVD等)読込部4227、操作キー4228、スピーカー部4229等を含む。表示部A4225は主に画像情報を表示し、表示部B4226は主に文字情報を表示するが、本発明は、表示部A4225、表示部B4226を構成する表示装置に用いることができる。なお、記憶媒体読込部を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(E)に示す画像再生装置が完成される。
【0390】
図42(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体4230、表示部4231、アーム部4232等を含む。本発明は、表示部4231を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(F)に示すゴーグル型ディスプレイが完成される。
【0391】
図42(G)はビデオカメラであり、本体4233、表示部4234、筐体4235、外部接続ポート4236、リモコン受信部4237、受像部4238、バッテリー4239、音声入力部4240、操作キー4241等を含む。本発明は、表示部4234を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(G)に示すビデオカメラが完成される。
【0392】
図42(H)は携帯電話機であり、本体4242、筐体4243、表示部4244、音声入力部4245、音声出力部4246、操作キー4247、外部接続ポート4248、アンテナ4249等を含む。本発明は、表示部4244を構成する表示装置に用いることができる。なお、表示部4244は黒色の背景に白色の文字を表示することで携帯電話機の消費電流を抑えることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(H)に示す携帯電話機が完成される。
【0393】
なお、発光輝度が高い発光材料を用いれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0394】
また、近年では上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなっており、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光型の表示装置は動画表示に好ましい。
【0395】
また、発光型の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話機や音響再生装置のような文字情報を主とする表示部に発光型の表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0396】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施の形態の電子機器は、実施の形態1〜実施の形態10に示したいずれの構成の表示装置を用いてもよい。
【図面の簡単な説明】
【0397】
【図1】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図2】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図3】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図4】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図5】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図6】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図7】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図8】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図9】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図10】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図11】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図12】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図13】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図14】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図15】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図16】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図17】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図18】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図19】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図20】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図21】本発明の駆動方式におけるサブフレームの出現順序の一例を示す図。
【図22】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図23】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図24】画素の信号を書き込む期間と点灯期間が分離されている場合のタイミングチャートの一例を示す図。
【図25】画素の信号を書き込む期間と点灯期間が分離されている場合の画素構成の一例を示す図。
【図26】画素の信号を書き込む期間と点灯期間が分離されていない場合のタイミングチャートの一例を示す図。
【図27】画素の信号を書き込む期間と点灯期間が分離されていない場合の画素構成の一例を示す図。
【図28】1ゲート選択期間中に2行分選択するためのタイミングチャートの一例を示す図。
【図29】画素の信号を消去する動作を行う場合のタイミングチャートの一例を示す図。
【図30】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図31】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図32】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図33】画素の信号を消去する動作を行う場合のタイミングチャートの一例を示す図。
【図34】本発明の駆動方式を用いた表示装置の一例を示す図。
【図35】本発明の駆動方式を用いた表示装置の一例を示す図。
【図36】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図37】本発明の駆動方式を制御するハードウェアの一例を示す図。
【図38】本発明の駆動方式を用いた携帯電話の一例を示す図。
【図39】本発明の駆動方式を用いた表示パネルの一例を示す図。
【図40】本発明の駆動方式を用いたELモジュールの一例を示す図。
【図41】本発明の駆動方式を用いたELテレビ受像機の一例を示す図。
【図42】本発明の駆動方式が適用される電子機器の一例を示す図。
【図43】従来の時間階調方式によるサブフレームの選択方法を示す図。
【図44】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図45】従来の時間階調方式によるサブフレームの選択方法を示す図。
【図46】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図47】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図48】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図49】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図50】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図51】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図52】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図53】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図54】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図55】本発明に用いることができる薄膜トランジスタの作製工程の一例を示す図。
【図56】本発明の画素構成を有する表示パネルを説明する図。
【図57】本発明の画素構成の有する表示装置に適用可能な発光素子の例を示す図。
【図58】発光素子の出射構造を説明する図。
【図59】カラーフィルターを用いてフルカラー表示を行う表示パネルの断面図。
【図60】表示パネルの部分断面図。
【図61】表示パネルの部分断面図。
【図62】表示パネルの部分断面図。
【図63】表示パネルの部分断面図。
【図64】表示パネルの部分断面図。
【図65】表示パネルの部分断面図。
【技術分野】
【0001】
本発明は表示装置およびその駆動方法、特に時間階調方式を適用した表示装置に関する。
【背景技術】
【0002】
近年、画素を発光ダイオード(LED)などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード(OLED(Organic Light Emitting Diode)、有機EL素子、エレクトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)が注目を集めており、ELディスプレイなどに用いられるようになってきている。OLEDなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。
【0003】
このような表示装置の発光階調を制御する駆動方式として、デジタル階調方式とアナログ階調方式とがある。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ階調方式には、発光素子の発光強度をアナログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。
【0004】
デジタル階調方式の場合、発光・非発光の2状態しかないため、このままでは、2階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、時間階調方式を用いることが多い。
【0005】
デジタル制御で画素の表示状態を制御して、時間階調を組み合わせて階調を表現するディスプレイとしては、デジタル階調方式を用いた有機ELディスプレイの他にも、いくつかが存在する。例えば、プラズマディスプレイなどである。
【0006】
時間階調方式とは、発光している期間の長さや、発光する回数を制御して、階調を表現する方法である。つまり、1フレームを複数のサブフレームに分割し、各サブフレームに、発光回数や発光時間などの重み付けを行い、重み付けの総量(発光回数の総和や、発光時間の総和)に、階調ごとに差を付けることによって、階調を表現している。このような時間階調方式を用いると、擬似輪郭(または偽輪郭)などと呼ばれる表示不良が生じることが知られており、その対策が検討されている(特許文献1参照)。
【0007】
また、フレーム周波数を上げて、擬似輪郭を低減することが行われている。その方法の1つとして、サブフレームの長さを半分にして、1フレーム内のサブフレーム数を2倍にするというものがある。これは、実質的にフレーム周波数を2倍にしたものと同じである(特許文献2参照)。この方法を、本明細書中では倍速フレーム方式と呼ぶこととする。
【0008】
ここで、5ビット表示(32階調)の場合を考える。まず、従来の時間階調方式によるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かを図43に示す。図43では、1フレームを5個のサブフレーム(SF1〜SF5)に分割し、各サブフレームの点灯期間の長さを、SF1=1、SF2=2、SF3=4、SF4=8、SF5=16としている。つまり、点灯期間の長さが2のべき乗になっている。なお、階調数の1と点灯期間の長さの1とが対応するものとする。これらの点灯期間を組み合わせることにより、32階調(5ビット階調)の表示が可能となる。
【0009】
ここで、図43の見方について述べる。○印がついているサブフレームでは点灯し、×印がついているサブフレームでは非点灯となる。そして、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。例えば、階調数0では、SF1〜SF5は、非点灯になる。階調数1では、SF2〜SF5は非点灯となり、SF1は点灯となる。階調数7では、SF4、SF5は非点灯となり、SF1〜SF3は点灯となる。
【0010】
次に、図43の場合に倍速フレーム方式を適用した例を図44に示す。図43の各サブフレームを2等分することにより、10個のサブフレーム(SF1〜SF10)ができ、点灯期間の長さは、SF1=0.5、SF2=1、SF3=2、SF4=4、SF5=8、SF6=0.5、SF7=1、SF8=2、SF9=4、SF10=8となる。これにより、フレーム周波数が実質的に2倍になる。
【0011】
また、6ビット表示(64階調)の場合についても同様に考えることができる。図45に示すような6ビット表示用の時間階調方式によるサブフレーム構成に倍速フレーム方式を適用した例を図46に示す。図45の各サブフレームを2等分することにより、12個のサブフレーム(SF1〜SF12)ができ、点灯期間の長さは、SF1=0.5、SF2=1、SF3=2、SF4=4、SF5=8、SF6=16、SF7=0.5、SF8=1、SF9=2、SF10=4、SF11=8、SF12=16となる。なお、階調数の1と点灯期間の長さの1とが対応するものとする。5ビット表示の場合と同様に、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。
【0012】
このように、各サブフレームを2等分することにより、フレーム周波数を実質的に2倍にすることができる。
【0013】
また、フレーム周波数を上げる別の方式として、特許文献3に記載の方法がある。
【0014】
特許文献3では、8ビット表示(256階調)の場合について説明している。この場合のサブフレームの選択方法を図47に示す。8ビット表示の場合、従来の時間階調方式では、1フレームを8個のサブフレームに分割し、各サブフレームの点灯期間の長さを、1、2、4、8、16、32、64、128のように2のべき乗としている。一方、特許文献3では、前記8個のサブフレームのうち、点灯期間の長い方から順に4個のサブフレームのみ分割した例を示している。この場合のサブフレームの選択方法を図47(A)に示す。
【0015】
また、特許文献3では、各サブフレームの点灯期間の長さを2のべき乗にするのではなく、1、2、4、8、16、32、48、64、80のように、上位5ビット間の隣り合ったビット間の差分が16という等差数列を用いて256階調を表現する場合において、点灯期間の長い方から順に5個のサブフレームのみを分割した例を示している。この場合のサブフレームの選択方法を図47(B)に示す。
【0016】
このような方法を用いることにより、実質的にフレーム周波数を上げることができる。
【特許文献1】特許第2903984号
【特許文献2】特開2004−151162号
【特許文献3】特開2001−42818号
【発明の開示】
【発明が解決しようとする課題】
【0017】
しかし、倍速フレーム方式でも、点灯期間の選び方が大きく変わってしまうところでは、擬似輪郭が生じていた。
【0018】
まず、5ビット表示の場合について考える。例えば、図44で示したサブフレームを用いて、画素Aでは階調数15を表現し、その隣の画素Bでは、階調数16を表現するとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図48に示す。ここで、視線が動かずに、ずっと画素Aのみ、もしくは、画素Bのみを見ていた場合を図48(A)に示す。この場合、擬似輪郭は生じない。なぜなら、視線が通った場所の明るさの和によって、目が明るさを感じるためである。よって、画素Aでは、階調数が15(=4+2+1+0.5+4+2+1+0.5)であると感じ、画素Bでは、階調数が16(=8+8)であると感じる。すなわち、正しい階調を目が感じていることになる。
【0019】
一方、視線が、画素Aから画素Bへ、もしくは、画素Bから画素Aに移ったとする。その場合を図48(B)に示す。この場合、視線の動き方によって、あるときは、階調数が15.5(=4+2+1+0.5+8)と感じ、あるときは、階調数が23.5(=8+8+4+2+1+0.5)と感じてしまう。本来は、階調数が15と16に見えるべきであるのに、階調数が15.5や23.5のように見えてしまい、擬似輪郭が発生してしまう。
【0020】
次に、6ビット表示(64階調)の場合を図49に示す。例えば、画素Aでは階調数31を表現し、その隣の画素Bでは、階調数32を表現すると仮定すると、5ビット表示の場合と同様に、視線の動き方によって、あるときは、階調数が31.5(=8+4+2+1+0.5+16)と感じ、あるときは、階調数が47.5(=16+16+8+4+2+1+0.5)と感じてしまう。本来は、階調数が31と32に見えるべきであるのに、階調数が31.5や47.5のように見えてしまい、擬似輪郭が発生してしまう。
【0021】
さらに、図47(A)の場合を図50(A)に、図47(B)の場合を図50(B)に示す。例えば、画素Aでは階調数127を表現し、その隣の画素Bでは、階調数128を表現すると仮定すると、これまでに示した例と同様に、視線の動き方によって感じる階調数が異なってしまう。例えば、図50(A)の場合、あるときは、階調数が121(=64+32+16+8+1)と感じ、あるときは、階調数が134(=32+16+8+8+4+2+64)と感じてしまう。また、図50(B)の場合、あるときは、階調数が120(=40+24+32+16+8)と感じ、あるときは、階調数が134(=32+16+8+8+4+2+40+24)と感じてしまう。いずれにしても、本来は、階調数が127と128に見えるべきであるのに、感じる階調数に幅が生じてしまうため擬似輪郭が発生してしまう。
【0022】
また、倍速フレーム方式では、サブフレーム数が多くなるので、デューティー比(1フレームにおける点灯期間の割合)が小さくなってしまう。よって、平均輝度を、倍速フレーム方式を用いない場合と同じにするために発光素子に加わる電圧が大きくなり、消費電力が大きくなったり、発光素子の信頼性が低下したりしていた。
【0023】
本発明はこのような問題点に鑑み、少ないサブフレーム数で構成され、擬似輪郭を低減できる表示装置、およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【0024】
前述した課題を解決するために、本発明においては以下に説明するような駆動方法を考案した。
【0025】
本発明は、1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、nビット(ここで、nは整数)で階調を表現する場合、2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、1フレームを、2個のサブフレーム群に分割し、第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、3個以上に分割して、1フレームの2個の各サブフレーム群に概ね半数ずつ配置し、第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、2個に分割し、1フレームの2個の各サブフレーム群に1つずつ配置し、第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、1フレームの2個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、1フレームの2個のサブフレーム群で、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、前記1フレームの2個の各サブフレーム群の中で重み付けを順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね半数とは、例えばサブフレームをx分割した場合にy個とz個(z=x−y:y>z)とに分けて各サブフレーム群に配置した際の、yに対するzの割合(つまり、z/y)が0.5以上となる場合を言うものとする。つまり、あるサブフレームを3分割した場合に、サブフレームを、1個と2個とに分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に半数であっても良いから、1≧z/y≧0.5で示される範囲内であればよい。より好ましくは、1≧z/y≧0.65、さらに好ましくは1≧z/y≧0.8の範囲が良い。半数に近いほど理想的な条件となり本発明の擬似輪郭低減の効果が大きくなるため、好ましい。
【0026】
本発明は、1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、nビット(ここで、nは整数)で階調を表現する場合、2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、1フレームを、k個(ここで、kはk≧3の整数)のサブフレーム群に分割し、第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、(k+1)個以上に分割して、1フレームのk個の各サブフレーム群に概ね同数ずつ配置し、第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、k個に分割し、1フレームのk個の各サブフレーム群に1つずつ配置し、第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、(k−1)個以下に分割するか、もしくは分割せずに、1フレームのk個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、1フレームのk個のサブフレーム群で、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、1フレームのk個の各サブフレーム群の中で重み付けを順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね同数とは、各サブフレーム群に分割して配置したサブフレームについて、配置された個数が最大のものをY、最小のものをZとした際の、Yに対するZの割合(つまり、Z/Y)が0.5以上となる場合を言うものとする。つまり、あるサブフレームを4分割して3個のサブフレーム群に配置する場合に、サブフレームを、1個、1個、2個(つまりZ=1、Y=2)、に分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に同数であっても良いから、1≧Z/Y≧0.5で示される範囲内であればよい。より好ましくは、1≧Z/Y≧0.65、さらに好ましくは1≧Z/Y≧0.8の範囲が良い。同数に近いほど理想的な条件となり本発明の擬似輪郭低減の効果が大きくなるため、好ましい。
【0027】
ここで、サブフレーム群とは、複数のサブフレームで構成されるグループを指す。なお、1フレームを複数のサブフレーム群に分割する場合、各サブフレーム群を構成するサブフレームの数に限定はない。ただし、概ね等しいサブフレーム数で構成するのが望ましい。また、各サブフレーム群の点灯期間の長さに限定はない。ただし、各サブフレーム群で、点灯期間の長さを概ね等しくするのが望ましい。
【0028】
また、本明細書中では、2進数で表示される階調数において、その各ビットを3種類のビット群、つまり、第1ビット群、第2ビット群、第3ビット群に分けることとする。この3種類のビット群は、階調の各ビットに対応するサブフレームの分割数の違いによって区別される。つまり、第1ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数よりも多い個数に分割するビットを有する群とし、第2ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数と同じ個数に分割するビットを有する群とし、第3ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数未満の個数に分割するか、もしくは、分割しないビットを有する群と定義する。よって、上位のビット(重みが大きいビット)が必ず第1ビット群で、中位のビット(重みが中程度のビット)が必ず第2ビット群で、下位のビット(重みが小さいビット)が必ず第3ビット群である、ということではない。例えば、上位のビットでも、サブフレーム群の個数と同じ個数に分割する場合は第2ビット群に属し、サブフレーム群の個数未満の個数に分割する場合は第3ビット群に属する。同様に、下位のビットでも、サブフレーム群の個数よりも多い個数に分割する場合は第1ビット群に属し、サブフレーム群の個数と同じ個数に分割する場合は第2ビット群に属する。
【0029】
なお、サブフレームの分割とは、サブフレームの有する点灯期間の長さを分けることを言う。
【0030】
また、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じである、ということは、完全に一致する場合だけではなく、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームとの間に、第3ビット群に属するビットに対応するサブフレームがある場合も含むものとする。
【0031】
なお、本発明では、第1ビット群および第2ビット群については、各サブフレーム群の中で、第1ビット群および第2ビット群に属するビットに対応する一部、もしくは全部のサブフレームにおける点灯期間(または、ある時間における点灯回数)を順次足し合わせていくことにより、階調を表現する。つまり、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。そのため、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。このような階調方式を、本明細書中では、重ね合わせ時間階調方式と呼ぶことにする。なお、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。ただし、それに限定されない。
【0032】
なお、本発明におけるトランジスタには、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ZnO、a−InGaZnO(アモルファスInGaZnO)などの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、SOI基板、ガラス基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
【0033】
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
【0034】
なお、本発明において、半導体装置とは半導体素子(トランジスタやダイオードなど)を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【0035】
なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第1電極、第2電極と記述する。例えば、第1電極がソースである場合には、第2電極とはドレインを指し、逆に第1電極がドレインである場合には、第2電極とはソースを指すものとする。
【発明の効果】
【0036】
本発明では、擬似輪郭を低減することが可能となる。したがって、表示品位が向上し、綺麗な画像をみることが出来るようになる。また、従来の倍速フレーム方式よりもデューティー比が向上するため、発光素子にかかる電圧が小さくすることができる。これにより、消費電力を低減し、発光素子の劣化を抑えることができる。
【発明を実施するための最良の形態】
【0037】
以下に、本発明の実施の形態を図面に基づいて説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【0038】
(実施の形態1)
本実施形態では、本発明の駆動方式を5ビット表示(32階調)の場合、及び6ビット表示(64階調)の場合に適用した例について述べる。
【0039】
本実施形態の駆動方式は、一例として、従来の時間階調方式において、第1ビット群に属するビットに対応するサブフレームを4つに分割し、第2ビット群に属するビットに対応するサブフレームを2つに分割し、第3ビット群に属するビットに対応するサブフレームは分割しない。そして、1フレームを前半と後半の2個のサブフレーム群に分け、分割した第1ビット群に属するビットを各サブフレーム群に2つずつ配置する。また、分割した第2ビット群に属するビットを各サブフレーム群に1つずつ配置し、第3ビット群に属するビットの各々を2個のサブフレーム群のどちらか一方もしくは両方に配置する。このとき、各サブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。なお、第3ビット群に属するビットについては、分割しないと考えてもよいし、一旦2つに分割した後に1つのサブフレームに統合したと考えてもよい。なお、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。すなわち、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。
【0040】
まず、5ビット表示(32階調)の場合について考える。始めに、各階調におけるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かについて述べる。ここで、5ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図1に示す。図1では、従来の時間階調方式(図43)において、第1ビット群に1ビット分、第2ビット群に2ビット分、第3ビット群に2ビット分を割り当てるとし、第1ビット群に属するビットにSF5、第2ビット群に属するビットにSF3、SF4、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF5を4等分し、SF3、SF4をそれぞれ2等分し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図1のSF4、SF5、SF9、SF10に配置し、第2ビット群に属するビットを図1のSF2、SF3、SF7、SF8に配置し、第3ビット群に属するビットを図1のSF1とSF6に配置する。その結果、サブフレーム数は10個となり、各サブフレームの点灯期間の長さは、SF1=1、SF2=2、SF3=4、SF4=4、SF5=4、SF6=2、SF7=2、SF8=4、SF9=4、SF10=4となる。ここで、図1のSF3〜SF5、SF8〜SF10の点灯期間の長さが全て4となるため、SF3〜SF5、SF8〜SF10に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0041】
このように各サブフレームを分割することにより、サブフレーム数を従来の倍速フレーム方式と同じ数に保つことができるため、フレーム周波数を従来の倍速フレーム方式と同じにすることができ、フレーム周波数を実質的に2倍にすることができる。
【0042】
次に、階調数の表現方法、つまり、各サブフレームの選択方法の一例について述べる。特に、点灯期間の長さが等しいサブフレームに関して、サブフレームの選択に次のような規則性があることが望ましい。
【0043】
まず、重ね合わせ時間階調方式を適用したサブフレームについて一例を説明する。前半のサブフレーム群に配置したSF3〜SF5と、後半のサブフレーム群に配置したSF8〜SF10については、SF3とSF8、SF4とSF9、SF5とSF10をそれぞれ同時に点灯させ、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。つまり、前半のサブフレーム群では、階調が増えるにしたがって、SF3、SF4、SF5が順次加わって点灯していく。後半のサブフレーム群でも同様に、階調が増えるにしたがって、SF8、SF9、SF10が順次加わって点灯していく。そのため、同じビットに対応するサブフレーム(SF3とSF8、SF4とSF9、SF5とSF10)は、同時に点灯することになる。そのため、SF3とSF8は、階調数8以上では全て点灯しており、SF4とSF9は、階調数16以上では全て点灯しており、SF5とSF10は、階調数24以上では全て点灯している。つまり、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。
【0044】
次に、重ね合わせ時間階調方式を適用しなかったサブフレームについて説明する。重ね合わせ時間階調方式を適用しなかったSF1、SF2、SF6、SF7については、各サブフレームが点灯するかどうかを選択することにより、階調を表現する。なお、点灯期間の長さが2であるSF2、SF6、SF7のうち、SF2とSF7を同時に点灯させる。なぜなら、SF2とSF7は元来点灯期間が4のサブフレームを2分割したものであるためである。ただし、同時に点灯させるサブフレームはこれに限定されない。例えば、SF2とSF6を同時に点灯させてもよい。
【0045】
以上より、例えば、階調数2を表現する場合は、点灯期間の長さが2であるSF2、SF6、SF7のうち、SF6を点灯させる。階調数4を表現する場合は、点灯期間の長さが2であるSF2、SF6、SF7のうち、同時に点灯するSF2、SF7を点灯させる。階調数8を表現する場合は、点灯期間の長さが4であるSF3〜SF5、SF8〜SF10のうち、同時に点灯するSF3、SF8を点灯させる。階調数16を表現する場合は、点灯期間の長さが4であるSF3〜SF5、SF8〜SF10のうち、SF3、SF4、SF8、SF9を点灯させる。さらに階調数が大きい場合も同様に、点灯、非点灯を選択する。
【0046】
本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図1において、画素Aでは、階調数15を表示し、画素Bでは、階調数16で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図2に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+4+2+1)と感じ、あるときは、階調数が16(=4+2+2+4+4)と感じる。この場合を図2(A)に示す。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0047】
また、視線が急激に動いた場合を図2(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が15(=4+2+4+4+1)と感じ、あるときは、階調数が16(=4+4+2+4+2)と感じる。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0048】
なお、各サブフレームにおける点灯期間の長さ(または、ある時間における点灯回数、つまり、重み付けの量)は1、2、4としたが、これに限定されない。また、SF1=1、SF2=2、SF3=4、SF4=4、SF5=4、SF6=2、SF7=2、SF8=4、SF9=4、SF10=4としたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。
【0049】
また、各サブフレームの選択方法は、これに限定されない。例えば、階調数4を表現する場合、本実施形態では、点灯期間の長さが2であるSF2、SF6、SF7のうち、同時に点灯するSF2、SF7を点灯させたが、SF2、SF6を点灯させてもよい。
【0050】
なお、第1ビット群および第2ビット群に属するビットに相当する複数のサブフレームの出現順序が概ね同じである、ということは、完全に一致する場合だけではなく、第1ビット群に属するビットに相当する複数のサブフレームと、第2ビット群に属するビットに相当する複数のサブフレームの間に、第3ビット群に属するビットに対応するサブフレームがある場合も含むものとする。したがって、第3ビット群に属するビットに対応するサブフレームの位置が、前半のサブフレーム群と後半のサブフレーム群とで異なっていても、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序が同じであればよい。この例を図51に示す。図51では、従来の時間階調方式(図43)において、第3ビット群に属するビットとして割り当てたSF1とSF2を、図51のSF3とSF9に配置している。
【0051】
なお、図1では、第3ビット群に属するビットに対応するサブフレームを2個のサブフレーム群に各々配置したが、これに限定されない。2個ともどちらか一方のサブフレーム群に配置してもよい。例えば、図1において、第3ビット群に属する2個のビットを前半のサブフレーム群に配置した例を図3に示す。図3では、従来の時間階調方式(図43)において、第3ビット群に属するビットとして割り当てたSF1、SF2を、前半のサブフレーム群に配置している。つまり、第3ビット群に属するビットを図3のSF1とSF2に配置している。
【0052】
なお、点灯期間の長さは、全体の階調数(ビット数)や全体のサブフレーム数などにより、適宜変わるものである。よって、点灯期間の長さが同じであっても、全体の階調数(ビット数)や全体のサブフレーム数が変われば、実際に点灯している期間の長さ(例えば、何μsであるか)については、変わる可能性がある。
【0053】
なお、点灯期間は、点灯し続ける場合に用いるものであり、点灯回数は、ある時間内において、点滅し続ける場合に用いるものである。点灯回数を用いる代表的なディスプレイは、プラズマディスプレイである。点灯期間を用いる代表的なディスプレイは、有機ELディスプレイである。
【0054】
次に、6ビット表示(64階調)の場合について考える。ここで、6ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図4に示す。
【0055】
図4では、従来の時間階調方式(図45)において、第1ビット群に1ビット分、第2ビット群に3ビット分、第3ビット群に2ビット分を割り当てるとし、第1ビット群に属するビットにSF6、第2ビット群に属するビットにSF3、SF4、SF5、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF6を4等分し、SF3、SF4、SF5をそれぞれ2等分し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図4のSF5、SF6、SF11、SF12に配置し、第2ビット群に属するビットを図4のSF2、SF3、SF4、SF8、SF9、SF10に配置し、第3ビット群に属するビットを図4のSF1とSF7に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間の長さは、SF1=1、SF2=2、SF3=4、SF4=8、SF5=8、SF6=8、SF7=2、SF8=2、SF9=4、SF10=8、SF11=8、SF12=8となる。ここで、図4のSF4〜SF6、SF10〜SF12の点灯期間の長さが全て8となるため、SF4〜SF6、SF10〜SF12に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0056】
5ビット表示の場合と同様に、本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図4で示したサブフレームを用いて、画素Aでは、階調数31を表示し、画素Bでは、階調数32で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図5に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が31(=8+8+8+4+2+1)と感じ、あるときは、階調数が32(=8+4+2+2+8+8)と感じる。この場合を図5(A)に示す。本来は、階調数が31と32に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0057】
また、視線が急激に動いた場合を図5(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が27(=8+4+2+8+4+1)と感じ、あるときは、階調数が36(=8+8+2+8+8+2)と感じる。本来は、階調数が31と32に見えるべきであるのに、階調数が27や36のように見えてしまい、擬似輪郭が発生してしまう。しかし、従来の倍速フレーム方式(図46)よりも階調のずれが小さいため、擬似輪郭が低減される。
【0058】
なお、5ビット表示の場合と同様に、各サブフレームにおける点灯期間の長さ(または、ある時間における点灯回数、つまり、重み付けの量)は1、2、4、8であるとしたが、これに限定されない。また、SF1=1、SF2=2、SF3=4、SF4=8、SF5=8、SF6=8、SF7=2、SF8=2、SF9=4、SF10=8、SF11=8、SF12=8であるとしたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法は、これに限定されない。
【0059】
なお、本実施形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第1ビット群と第2ビット群に関しては、少なくとも1ビット分は割り当てる方が望ましい。
【0060】
例えば、5ビット表示の場合に、第1ビット群に1ビット分、第2ビット群に3ビット分、第3ビット群に1ビット分を割り当てた例を図6に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF5、第2ビット群に属するビットにSF2〜SF4、第3ビット群に属するビットにSF1を割り当てる。そして、SF5を4分割し、SF2〜SF4を2分割し、SF1は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを一方のサブフレーム群に配置する。つまり、第1ビット群に属するビットを図6のSF5、SF6、SF10、SF11に配置し、第2ビット群に属するビットを図6のSF2〜SF4、SF7〜SF9に配置し、第3ビット群に属するビットを図6のSF1に配置する。その結果、サブフレーム数は11個となり、各サブフレームの点灯期間の長さは、SF1=1、SF2=1、SF3=2、SF4=4、SF5=4、SF6=4、SF7=1、SF8=2、SF9=4、SF10=4、SF11=4となる。ここで、図6のSF4〜SF6、SF9〜SF11の点灯期間の長さが全て4となるため、SF4〜SF6、SF9〜SF11に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0061】
また、例えば、5ビット表示の場合に、第1ビット群に2ビット分、第2ビット群に1ビット分、第3ビット群に2ビット分を割り当てた例を図7に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF4、SF5、第2ビット群に属するビットにSF3、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF4、SF5を4分割し、SF3を2分割し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図7のSF3〜SF6、SF9〜SF12に配置し、第2ビット群に属するビットを図7のSF2、SF8に配置し、第3ビット群に属するビットを図7のSF1、SF7に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=4、SF6=4、SF7=2、SF8=2、SF9=2、SF10=2、SF11=4、SF12=4となる。ここで、図7のSF2〜SF4、SF8〜SF10の点灯期間の長さが全て2となるため、SF2〜SF4、SF8〜SF10に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0062】
また、例えば、5ビット表示の場合に、第1ビット群に1ビット分、第2ビット群に4ビット分、第3ビット群に0ビット分を割り当てた例を図8に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF5、第2ビット群に属するビットに残りのSF1〜SF4を割り当てる。そして、SF5を4分割し、残りのSF1〜SF4を2分割する。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置する。つまり、第1ビット群に属するビットを図8のSF5、SF6、SF11、SF12に配置し、第2ビット群に属するビットを図8のSF1〜SF4、SF7〜SF10に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間の長さは、SF1=0.5、SF2=1、SF3=2、SF4=4、SF5=4、SF6=4、SF7=0.5、SF8=1、SF9=2、SF10=4、SF11=4、SF12=4となる。ここで、図8のSF4〜SF6、SF10〜SF12の点灯期間の長さが全て4となるため、SF4〜SF6、SF10〜SF12に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0063】
なお、図8は、図6において第3ビット群に属するビットを分割して、前半のサブフレーム群と後半のサブフレーム群に配置したものとみなせる。その結果、第3ビット群に属するビットについては、実質的にフレーム周波数が上がったとみなせる。そのため、目を誤魔化しやすくなり、擬似輪郭を低減できる。
【0064】
なお、本実施形態では、第1ビット群に属するビットとして、最上位のビット(重みが最大のビット)を選択していたが、第1ビット群に属するビットとして選択するビットはこれに限定されない。第1ビット群に属するビットとして、どのビットを選択してもよい。同様に、第2ビット群および第3ビット群に属するビットとして、どのビットを選択してもよい。
【0065】
例えば、5ビット表示の場合に、第1ビット群に属するビットとして、2番目に上位のビットを選択した例を図9に示す。従来の時間階調方式(図43)において、第1ビット群に1ビット分、第2ビット群に2ビット分、第3ビット群に2ビット分を割り当てるとし、第1ビット群に属するビットに、2番目に上位のビットに対応するSF4、第2ビット群に属するビットにSF3、SF5、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF4を4分割し、SF3、SF5をそれぞれ2分割し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットを図9のSF3、SF4、SF8、SF9に配置し、第2ビット群に属するビットを図9のSF2、SF5、SF7、SF10に配置し、第3ビット群に属するビットを図9のSF1とSF6に配置する。その結果、サブフレーム数は10個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=8、SF6=2、SF7=2、SF8=2、SF9=2、SF10=8となる。ここで、図9のSF2〜SF4、SF7〜SF9の点灯期間の長さが全て2となるため、SF2〜SF4、SF7〜SF9に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0066】
なお、図9に示した例のように、最上位のビットに対応するサブフレームについても、サブフレームの分割数がサブフレーム群の個数と同じであれば、第2ビット群に属することとなる。
【0067】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを4個に分割した例を示したが、第1ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。第1ビット群に属するビットに対応するサブフレームの分割数は、サブフレーム群の個数よりも大きければよい。つまり、サブフレーム群が2個の場合、分割数は3個以上ならばよい。例えば、第1ビット群に属するビットに対応するサブフレームを3分割して、2個のサブフレーム群に2個分と1個分を配置してもよい。なお、第1ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が2個の場合、(2×m)個(ここで、mはm≧2の整数)に分割することが望ましい。なぜなら、分割した第1ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第1ビット群に属するビットに対応するサブフレームを6分割してもよい。ただし、これに限定されない。
【0068】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを全て4つに分割した例を示したが、第1ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第1ビット群の中で分割数が異なっていてもよい。
【0069】
例えば、図7の場合と同様に、従来の時間階調方式(図43)において、第1ビット群に属するビットにSF4、SF5、第2ビット群に属するビットにSF3、第3ビット群に属するビットにSF1、SF2を割り当て、第1ビット群に属するビットに割り当てたSF4を4分割し、SF5を6分割した例を図10に示す。まず、第1ビット群に属するビットに割り当てたSF4を4分割し、SF5を6分割する。次に、6分割した第1ビット群に属するビットを2個のサブフレーム群に3個ずつ配置し、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置する。つまり、6分割した第1ビット群に属するビットを図10のSF5〜SF7、SF12〜SF14に配置し、4分割した第1ビット群に属するビットを図10のSF3、SF4、SF10、SF11に配置する。その結果、サブフレーム数は14個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=8/3、SF6=8/3、SF7=8/3、SF8=2、SF9=2、SF10=2、SF11=2、SF12=8/3、SF13=8/3、SF14=8/3となる。ここで、図10のSF2〜SF4、SF9〜SF11の点灯期間の長さが全て2となるため、SF2〜SF4、SF9〜SF11に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0070】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを4つに等分割し、第2ビット群に属するビットに対応するサブフレームを2つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。
【0071】
例えば、5ビット表示の場合、従来の時間階調方式(図43)において、第2ビット群に属するビットに対応するサブフレーム(SF4)の点灯期間(長さ8)を2、6と分割してもよい。この例を図11に示す。図11では、第2ビット群に属するビットに割り当てたSF4を2、6と分割し、点灯期間が2のものをSF3に、点灯期間が6のものをSF8に配置している。ここで、図11のSF2、SF3の点灯期間の長さが2となるため、SF2、SF3に対して、重ね合わせ時間階調方式を適用する。
【0072】
なお、本実施形態では、2個のサブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序を全く同じにするということに限定されない。2個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図1の場合において、SF8とSF9を入れ替えてもよい。つまり、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF9、SF8、SF10と配置してもよい。
【0073】
なお、これまでに説明した、各ビット群に割り当てるビット数、各ビット群に属するビットとして選択するビット、第1ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。
【0074】
例えば、5ビット表示の場合、従来の時間階調方式(図43)において、第1ビット群に2ビット分、第2ビット群に1ビット分、第3ビット群に2ビット分を割り当て、第1ビット群に属するビットのうち、一方の分割幅を変えた例を図12に示す。従来の時間階調方式(図43)において、第1ビット群に属するビットにSF4、SF5、第2ビット群に属するビットにSF3、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF4、SF5を4分割する。このとき、SF4の点灯期間(長さ8)を2、2、2、2と等分割し、SF5の点灯期間(長さ16)を2、6、2、6と分割する。また、SF3を2分割し、SF1、SF2は分割しない。次に、4分割した第1ビット群に属するビットを2個のサブフレーム群に2個ずつ配置し、2分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを各サブフレーム群に配置する。つまり、第1ビット群に属するビットのうち、SF4を分割したものは図12のSF3、SF4、SF9、SF10に配置し、SF5を分割したものは、点灯期間が2のものを図12のSF5、SF11に配置し、点灯期間が6のものを図12のSF6、SF12に配置する。また、第2ビット群に属するビットを図12のSF2、SF8に配置し、第3ビット群に属するビットを図12のSF1、SF7に配置する。その結果、サブフレーム数は12個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=2、SF4=2、SF5=2、SF6=6、SF7=2、SF8=2、SF9=2、SF10=2、SF11=2、SF12=6となる。
【0075】
ここで、重ね合わせ時間階調方式を適用するサブフレームについて説明する。図12において、SF2〜SF5、SF8〜SF11の点灯期間の長さが全て2となるため、これらのサブフレームに対して、重ね合わせ時間階調方式を適用する。このとき、点灯期間が等しい全てのサブフレームに対して、必ずしも重ね合わせ時間階調方式を適用しなくてもよい。例えば、図12(A)のように、SF2〜SF4、SF8〜SF10に対して、それぞれ重ね合わせ時間階調方式を適用してもよいし、図12(B)のように、SF2〜SF5、SF8〜SF11に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【0076】
なお、本実施形態では、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームについて、重ね合わせ時間階調方式を適用していたが、重ね合わせ時間階調方式を適用するサブフレームは、点灯期間が等しいもののみに限定されない。点灯期間が異なるサブフレームに対して、重ね合わせ時間階調方式を適用してもよい。
【0077】
例えば、図1の場合において、第1ビット群に属するビットの分割幅を変えた例を図52に示す。図52では、従来の時間階調方式(図43)において、第1ビット群に属するビットにSF5の点灯期間(長さ16)を3、5、3、5と分割し、点灯期間が3のものを図52のSF4、SF9に配置し、点灯期間が5のものを図52のSF5、SF10に配置している。その結果、サブフレーム数は10個となり、各サブフレームの点灯期間は、SF1=1、SF2=2、SF3=4、SF4=3、SF5=5、SF6=2、SF7=2、SF8=4、SF9=3、SF10=5となる。ここで、図52のSF3とSF4、SF8とSF9の点灯期間は異なるが、これらのサブフレームに対して、それぞれ重ね合わせ時間階調方式を適用している。
【0078】
これまでは、本発明の駆動方式を用いて、5ビットや6ビットの階調を表現する場合について述べてきたが、同様にすることにより、様々なビット数に対応させることが可能となる。例えば、nビット(ここで、nは整数)で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はn個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは2n−1となる。一方、従来の時間階調方式に対して、L個(ここで、LはL≧3の整数)に分割する第1ビット群に属するビットの数をa(ここで、aは0<a<nの整数)、2分割する第2ビット群に属するビットの数をb(ここで、bは0<b<nの整数)、分割しない第3ビット群に属するビットの数をc(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)と仮定すると、本発明の駆動方式における総サブフレーム数は、(L×a+2×b+c)個となる。また、第1ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをL個に等分割した場合、このビットに対応する分割後のサブフレームの点灯期間の長さは(2n−1/L)となる。例えば、図1の場合、n=5、L=4、a=1、b=2、c=2なので、総サブフレーム数は4×1+2×2+2=10個となり、第1ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは25−1/4=4となる。同様に、図4の場合、n=6、L=4、a=1、b=3、c=2なので、総サブフレーム数は4×1+2×3+2=12個となり、第1ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは26−1/4=8となる。また、図7の場合、n=5、L=4、a=2、b=1、c=2なので、総サブフレーム数は4×2+2×1+2=12個となり、第1ビット群に属するビットのうち、最上位のビットに対応するサブフレームの分割後の点灯期間の長さは25−1/4=4となる。
【0079】
このように、本発明の駆動方式を用いることにより、サブフレーム数を多くせずに、擬似輪郭を低減したり、階調数を大きくして表示させたりすることが可能となる。
【0080】
なお、1つの階調を表現する場合、サブフレームの選択の仕方が複数ある場合がある。よって、ある階調におけるサブフレームの選択の仕方を、時間、または、場所によって変更してもよい。つまり、時刻によって、サブフレームの選択の仕方を変えてもよいし、画素によって、サブフレームの選択の仕方を変えてもよい。さらに、時刻によって変えて、かつ、画素によっても変えてもよい。
【0081】
例えば、ある階調を表現するとき、フレーム数が奇数番目のときと、偶数番目のときとで、サブフレームの選択の仕方を変えてもよい。ここで、5ビット表示の場合の実施例を図13に示す。例えば、フレーム数が奇数番目のときは、図13(A)に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図13(B)に示したサブフレームの選択方法で階調を表現すればよい。図13(A)と図13(B)では、階調数が16、23に対するサブフレームの選択方法が異なっている。ところで、5ビット表示の場合、階調数16、23では擬似輪郭が出やすくなる。そこで、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を、フレーム数が奇数番目のときと、偶数番目のときとで変えることにより、擬似輪郭を低減することができる。
【0082】
なお、図13(A)と図13(B)では、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を変えたが、任意の階調数に対して、サブフレームの選択方法を変えてもよい。
【0083】
また、別の実施例を図14に示す。フレーム数が奇数番目のときは、図14(A)に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図14(B)に示したサブフレームの選択方法で階調を表現すればよい。図14(A)と図14(B)では、SF3、SF8の点灯期間の長さが異なっており、サブフレームの選択方法が異なっている。
【0084】
また、ある階調を表現するとき、奇数行目の画素を表示するときと、偶数行目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。また、ある階調を表現するとき、奇数列目の画素を表示するときと、偶数列目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。
【0085】
なお、本発明の駆動方式に、さらに別の階調表現方法を組み合わせてもよい。例えば、面積階調方式と組み合わせてもよい。面積階調方式は、1つの画素をさらに複数のサブ画素に分割して、点灯している面積を変えることにより、階調を表現する方式である。そのため、擬似輪郭をさらに抑制することが可能となる。
【0086】
これまでは、階調数が増えると、それに線形に比例して点灯期間が増えている場合について述べた。そこで本実施形態では、ガンマ補正を行った場合について述べる。ガンマ補正とは、階調数が増えると、非線形で点灯期間が増えていくようにしたものを指す。人間の目は、輝度が線形に大きくなっても、比例して明るくなっているとは感じない。輝度が高くなるほど、明るさの差を感じにくい。よって、人間の目で、明るさの差を感じるようにするためには、階調数が増えていくにしたがって、点灯期間をより長くとる、つまり、ガンマ補正を行う必要がある。なお、階調数をx、輝度をyとすると、ガンマ補正における輝度と階調数の関係は、以下の(1)式で表される。
【数1】
ただし、Aは、輝度yを0≦y≦1に規格化するための定数である。ここで、階調数xの指数であるγがガンマ補正の程度を示すパラメータとなっている。
【0087】
ガンマ補正を行うための最も単純な方法は、実際に表示するビット数(階調数)よりも、多くのビット数(階調数)で表示できるようにしておく、というものである。例えば、6ビット(64階調)で表示を行うとき、実際には、8ビット(256階調)を表示できるようにしておく。そして、実際に表示するときには、階調数の輝度が非線形になるようにして、6ビット(64階調)で表示する。これにより、ガンマ補正を実現出来る。
【0088】
一例として、6ビットで表示できるようにしておいて、ガンマ補正を行って5ビットで表示する場合のサブフレームの選択方法を図15に示す。図15は、全階調にわたってγ=2.2となるようなガンマ補正を行って5ビットで表示する場合のサブフレームの選択方法を示している。なお、γ=2.2という値は人間の視覚特性を最もよく補うような値となっており、輝度が高くなっても、最も適切な明るさの差を感じることができるようになる。図15では、ガンマ補正済みの5ビットでの階調数が3までは、実際には6ビットの階調数0のサブフレームの選択方法で表示させる。同様に、ガンマ補正済みの5ビットでの階調数が4のときは、実際には6ビットの階調数1で表示させ、ガンマ補正済みの5ビットでの階調数が6のときは、実際には6ビットの階調数2で表示させる。また、階調数xと輝度yのグラフを図16に示す。図16(A)は、全階調での階調数xと輝度yの関係を示し、図16(B)は、低階調側での階調数xと輝度yのグラフを示す。このように、ガンマ補正済みの5ビットでの階調数と、6ビットでの階調数との対応表を作成し、それに応じて、表示させればよい。これにより、γ=2.2となるようなガンマ補正を実現出来る。
【0089】
ただし、図16(B)から分かるように、図15の場合、階調数0〜階調数3や、階調数4〜階調数5、階調数6〜階調数7までは、同じ輝度で表示させることになる。なぜなら、6ビット表示では階調数が十分でないため、輝度の違いを表現できないからである。この対策方法として、次の2つが考えられる。
【0090】
1つ目の方法は、表示できるビット数をさらに増やすことである。6ビットではなく、7ビット以上、好ましくは8ビット以上で表示できるようにする。その結果、低階調領域(輝度が小さい領域)においてもなめらかな表示を行うことができる。
【0091】
2つ目の方法は、低階調領域ではγ=2.2の関係を満足しないが、輝度が線形で変化するようにして、なめらかに表示させる方法である。この場合のサブフレームの選択方法を図17に示す。図17では、5ビットでの階調数が17までは、6ビットでの階調数と同じである。しかし、ガンマ補正済みの5ビットでの階調数が18のときは、実際には6ビットの階調数19のサブフレームの選択方法で点灯させる。同様に、ガンマ補正済みの5ビットでの階調数が19のときは、実際には6ビットの階調数21で表示させ、ガンマ補正済みの5ビットでの階調数が20のときは、実際には6ビットの階調数24で表示させる。また、階調数xと輝度yのグラフを図18に示す。図18(A)は、全階調での階調数xと輝度yの関係を示し、図18(B)は、低階調側での階調数xと輝度yのグラフを示す。低階調領域では、輝度が線形に変化している。このようなガンマ補正を行うことにより、低階調側がよりなめらかに表示できるようになる。
【0092】
つまり、低階調領域については、輝度を線形に比例するように変化させ、それ以外の階調領域については、輝度を非線形に変化させることにより、低階調領域がよりなめらかに表示できるようになる。
【0093】
なお、各サブフレームの点灯期間を長くすることにより、ガンマ補正を行ってもよい。例えば、重ね合わせ時間階調方式を適用したサブフレームの点灯期間を長くして、ガンマ補正を行った場合のサブフレームの選択方法を図53に示す。図53では、重ね合わせ時間階調方式を適用しているSF4〜SF6、SF10〜SF12で、点灯期間が2ずつ増えている。このときの階調数xと輝度yのグラフを図54に示す。このような方法でガンマ補正を行ってもよい。なお、低階調領域については、輝度を線形に変化させても、非線形に変化させてもよい。
【0094】
なお、ガンマ補正済みの5ビットでの階調数と、6ビットでの階調数との対応表は、適宜変更することが可能である。よって、対応表を変更することにより、ガンマ補正の程度(すなわち、γの値)を容易に変更することが可能である。よって、γ=2.2に限定されない。
【0095】
また、何ビット(例えばpビット、ここでpは整数)を表示できるようにしておいて、ガンマ補正済みで何ビット(例えばqビット、ここでqは整数)で表示するのかについても、これに限定されない。ガンマ補正済みで表示する場合、階調をなめらかに表現するためには、ビット数pを出来るだけ大きくしておくことが望ましい。ただし、あまり大きくしすぎると、サブフレーム数が多くなってしまうなど、弊害も出てきてしまう。よって、ビット数qとビット数pとの関係は、q+2≦p≦q+5、とすることが望ましい。これにより、階調をなめらかに表現しつつ、サブフレーム数も増えすぎない、ということを実現できる。
【0096】
ここまでは、階調の表現方法、つまり、サブフレームの選択方法について述べた。次に、サブフレームの出現順序について述べる。ここでは、例として、5ビット表示(図1)の場合を用いるが、これに限定されず、他の図に対しても同様に適用できる。
【0097】
まず、最も基本的なものは、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9、SF10という順序で1フレームが構成される、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。図1がこのサブフレームの出現順序に対応する。
【0098】
または、その逆の順序として、SF10、SF9、SF8、SF7、SF6、SF5、SF4、SF3、SF2、SF1という順序で1フレームが構成される、というものでもよい。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。
【0099】
なお、重ね合わせ時間階調方式を適用するサブフレームは、点灯する順に配置してもよいし(例えば、SF3、SF4、SF5、および、SF8、SF9、SF10)、その逆順でもよい(例えば、SF5、SF4、SF3、および、SF10、SF9、SF8)。あるいは、真ん中から徐々に点灯していくようにしてもよい(例えば、SF4、SF3、SF5、および、SF9、SF8、SF10)。
【0100】
例えば、5ビットの場合で、SF1、SF2、SF4、SF3、SF5、SF6、SF7、SF9、SF8、SF10という順序で並べた場合について、図19に示す。画素Aでは、階調数15を表示し、画素Bでは、階調数16で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+4+2+1)と感じ、あるときは、階調数が16(=4+2+2+4+4)と感じる。この場合を図19(A)に示す。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0101】
また、視線が急激に動いた場合を図19(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+2+4+1)と感じ、あるときは、階調数が16(=4+2+4+4+2)と感じる。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0102】
このように、重ね合わせ時間階調方式を適用したサブフレームを、真ん中から徐々に点灯していくように配置することにより、擬似輪郭を低減できる。また、1フレーム目から2フレーム目に変わるときに、切り替わるタイミングで擬似輪郭が出てしまうことを低減できる。いわゆる、動画擬似輪郭を低減できる。
【0103】
次は、第1ビット群に属するビットに対応するサブフレームの間のどこかに、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームが挿入されている、というものである。例えば、SF1、SF3、SF4、SF2、SF5、SF6、SF8、SF9、SF7、SF10という感じで、第2ビット群に属するビットに対応するSF2が第1ビット群に属するビットに対応するSF4とSF5の間に、第2ビット群に属するビットに対応するSF7が第1ビット群に属するビットに対応するSF9とSF10の間にそれぞれ挿入されている。なお、第2ビット群もしくは第3ビット群に属するビットのサブフレームを挿入する場所は、これに限定されない。また、挿入するサブフレーム数も、これに限定されない。
【0104】
なお、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを第1ビット群に属するビットに対応するサブフレームの間に挿入することにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。
【0105】
なお、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを、第1ビット群に属するビットに対応するサブフレームの間に挿入する場合、第1ビット群に属するビットに対応するサブフレームの点灯期間に最も近い点灯期間をもつサブフレームを挿入すると、擬似輪郭がより低減される。例えば、最も基本的なSF1、SF2、SF4、SF3、SF5、SF6、SF7、SF9、SF8、SF10という構成において、第1ビット群に属するビットに対応するサブフレーム(総点灯期間16:SF4、SF5、SF9、SF10)の間に、第1ビット群に属するビットと点灯期間が最も近いサブフレーム(総点灯期間8:SF3、SF8)を挿入することにより、図19に示すように、擬似輪郭を低減できる。
【0106】
次は、第1ビット群に属するビットに対応するサブフレームのいずれかと、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームのいずれかを入れ替える、というものである。例えば、SF1、SF4、SF3、SF2、SF5、SF6、SF9、SF8、SF7、SF10という感じで、第1ビット群に属するビットに対応するSF4と第2ビット群に属するビットに対応するSF2、第1ビット群に属するビットに対応するSF9と第2ビット群に属するビットに対応するSF7を入れ替える。なお、入れ替えるサブフレームの場所は、これに限定されない。また、入れ替えるサブフレーム数も、これに限定されない。
【0107】
このように、第1ビット群に属するビットに対応するサブフレームと、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームの順序を入れ替えることにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。
【0108】
そこで、5ビットの場合で、SF1、SF4、SF3、SF2、SF5、SF6、SF9、SF8、SF7、SF10という順序で並べた場合について、図20に示す。画素Aでは、階調数15を表示し、画素Bでは、階調数16で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が15(=4+4+2+4+1)と感じ、あるときは、階調数が16(=2+4+2+4+4)と感じる。この場合を図20(A)に示す。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0109】
また、視線が急激に動いた場合を図20(B)に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が15(=2+4+4+4+1)と感じ、あるときは、階調数が16(=4+4+2+2+4)と感じる。本来は、階調数が15と16に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【0110】
このように、第1ビット群に属するビットに対応するサブフレームの間のどこかに、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを挿入する場合や、第1ビット群に属するビットに対応するサブフレームのいずれかと、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームのいずれかを入れ替える場合は、第1ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを挿入する形で、全体のサブフレームの出現順序を決めればよい。
【0111】
このとき、第2ビット群もしくは第3ビット群に属するビットでのサブフレームは、各サブフレーム群で点灯期間が短い順に並んでもよいし、その逆順でもよい。あるいは、真ん中から徐々に点灯していくようにしてもよい。あるいは、全くランダムな順序に並んでいてもよい。このようにすることにより、目が誤魔化されやすくなるため、擬似輪郭がより見えにくくなる。
【0112】
また、第1ビット群に属するビットに対応するサブフレームの間に、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを挿入する場合、そのサブフレーム数に限定はない。
【0113】
また、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第1ビット群に属するビットに対応するサブフレームを挿入する形で、サブフレームの出現順序を決めてもよい。
【0114】
このように、第1ビット群に属するビットに対応するサブフレームの間に、第2ビット群もしくは第3ビット群に属するビットに対応するサブフレームを配置して、サブフレームが偏在しないようにする。その結果、目が誤魔化されて、擬似輪郭を低減出来る。
【0115】
例として、図1の場合について、サブフレームの出現順序のパターン例を図21に示す。
【0116】
1番目のパターンとしては、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9、SF10、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。
【0117】
2番目のパターンとしては、SF10、SF9、SF8、SF7、SF6、SF5、SF4、SF3、SF2、SF1、というものである。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。
【0118】
3番目のパターンとしては、SF1、SF2、SF5、SF4、SF3、SF6、SF7、SF10、SF9、SF8、というものである。これは、1番目のパターンに対して、重ね合わせ時間階調方式を適用しているSF3、SF4、SF5、および、SF8、SF9、SF10を、点灯する順とは逆順に配置したものである。
【0119】
4番目のパターンとしては、SF1、SF2、SF4、SF3、SF5、SF6、SF7、SF9、SF8、SF10、というものである。これは、1番目のパターンに対して、重ね合わせ時間階調方式を適用しているSF3、SF4、SF5、および、SF8、SF9、SF10を、真ん中から徐々に点灯するように配置したものである。
【0120】
5番目のパターンとしては、SF6、SF7、SF8、SF9、SF10、SF1、SF2、SF3、SF4、SF5、というものである。これは、1番目のパターンに対して、前半のサブフレーム群と後半のサブフレーム群の配置を入れ替えたものである。
【0121】
6番目のパターンとしては、SF1、SF3、SF4、SF2、SF5、SF6、SF8、SF9、SF7、SF10というものである。これは、1番目のパターンに対して、第2ビット群に属するビットに対応するサブフレームのいずれかを、第1ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【0122】
7番目のパターンとしては、SF2、SF3、SF4、SF1、SF5、SF7、SF8、SF9、SF6、SF10というものである。これは、1番目のパターンに対して、第3ビット群に属するビットに対応するサブフレームを、第1ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【0123】
8番目のパターンとしては、SF1、SF4、SF3、SF2、SF5、SF6、SF9、SF8、SF7、SF10というものである。これは、1番目のパターンに対して、第1ビット群に属するビットに対応するサブフレームのいずれかと、第2ビット群に属するビットに対応するサブフレームのいずれかを入れ替えたものである。
【0124】
9番目のパターンとしては、SF4、SF2、SF3、SF1、SF5、SF9、SF7、SF8、SF6、SF10というものである。これは、1番目のパターンに対して、第1ビット群に属するビットに対応するサブフレームのいずれかと、第3ビット群に属するビットに対応するサブフレームを入れ替えたものである。
【0125】
10番目のパターンとしては、SF2、SF3、SF1、SF4、SF5、SF7、SF8、SF6、SF9、SF10というものである。これは、1番目のパターンに対して、第3ビット群に属するビットに対応するサブフレームを、第1ビット群に属するビットに対応するサブフレームと、第2ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【0126】
11番目のパターンとしては、SF2、SF4、SF3、SF5、SF1、SF7、SF9、SF8、SF10、SF6というものである。これは、第1ビット群、第2ビット群、および第3ビット群に属するビットにおけるサブフレームの出現順序をランダムにしたものである。
【0127】
上記パターンの一例として示したように、複数のサブフレーム群のうち少なくとも1つで、第1ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第2ビット群もしくは第3ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。
【0128】
また、複数のサブフレーム群のうち少なくとも1つで、第2ビット群もしくは第3ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第1ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。
【0129】
また、複数のサブフレーム群のうち少なくとも1つで、第1ビット群に属するビットに相当する複数のサブフレームのうちの1つのサブフレームが点灯し、その後、第2ビット群もしくは第3ビット群に属するビットに相当する複数のサブフレームのうち少なくとも1つのサブフレームが点灯し、その後、第1ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯する、とすることが望ましい。
【0130】
また、各サブフレーム群で、第2ビット群もしくは第3ビット群に属するビットに相当する複数のサブフレームのうちの1つのサブフレームが点灯し、その後、第1ビット群に属するビットに相当する複数のサブフレームのうち少なくとも1つのサブフレームが点灯し、その後、第2ビット群もしくは第3ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯する、とすることが望ましい。
【0131】
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、1フレーム目と2フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Aと画素Bとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。
【0132】
(実施の形態2)
実施の形態1では、1フレームを2個のサブフレーム群に分けた場合について述べた。しかし、本発明の駆動方式では、1フレームを3個以上のサブフレーム群に分けることも可能である。そこで、本実施形態では、一例として、1フレームを3個以上のサブフレーム群に分けた場合を例に挙げて説明する。なお、サブフレーム群の個数は、2や3に限定されず、適宜決めればよい。
【0133】
本実施形態の駆動方式は、一例として、まず、従来の時間階調方式において、第1ビット群に属するビットに対応するサブフレームを6つに分割し、第2ビット群に属するビットに対応するサブフレームを3つに分割し、第3ビット群に属するビットに対応するサブフレームは分割しない。そして、1フレームを3個のサブフレーム群に分け、分割した第1ビット群に属するビットを各サブフレーム群に2つずつ配置する。また、分割した第2ビット群に属するビットを各サブフレーム群に1つずつ配置し、第3ビット群に属するビットの各々を3個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置する。このとき、各サブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序を同じにする。なお、第3ビット群に属するビットについては、分割しないと考えてもよいし、一旦3つに分割した後に1つのサブフレームに統合したと考えてもよい。なお、第1ビット群および第2ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。
【0134】
例えば、5ビット表示の場合の実施例を図22に示す。図22では、従来の時間階調方式(図43)において、第1ビット群に1ビット分、第2ビット群に2ビット分、第3ビット群に2ビット分を割り当てることとし、第1ビット群に属するビットにSF5、第2ビット群に属するビットにSF3、SF4、第3ビット群に属するビットにSF1、SF2を割り当てる。そして、SF5を6等分し、SF3、SF4をそれぞれ3等分し、SF1、SF2は分割しない。次に、6分割した第1ビット群に属するビットを3個のサブフレーム群に2個ずつ配置し、3分割した第2ビット群に属するビットを各サブフレーム群に1個ずつ配置し、第3ビット群に属するビットを3個のサブフレーム群のうち少なくとも1個に配置する。つまり、第1ビット群に属するビットを図22のSF4、SF5、SF9、SF10、SF13、SF14に配置し、第2ビット群に属するビットを図22のSF2、SF3、SF7、SF8、SF11、SF12に配置し、第3ビット群に属するビットを図22のSF1とSF6に配置する。その結果、サブフレーム数は14個となり、各サブフレームでの点灯期間は、SF1=1、SF2=4/3、SF3=8/3、SF4=8/3、SF5=8/3、SF6=2、SF7=4/3、SF8=8/3、SF9=8/3、SF10=8/3、SF11=4/3、SF12=8/3、SF13=8/3、SF14=8/3となる。ここで、図22のSF3〜SF5、SF8〜SF10、SF12〜SF14の点灯期間の長さが全て8/3となるため、SF3〜SF5、SF8〜SF10、SF12〜SF14に対して、それぞれ重ね合わせ時間階調方式を適用する。
【0135】
このように、各サブフレームを分割することにより、フレーム周波数を実質的に3倍よりも大きくすることができる。
【0136】
なお、各サブフレームにおける点灯期間の長さ(または、ある時間における点灯回数、つまり、重み付けの量)はこれに限定されない。また、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法もこれに限定されない。
【0137】
なお、本実施形態では、第3ビット群に属するビットに対応するサブフレームを分割しなかったが、サブフレーム群の個数未満の個数までなら分割してもよい。
【0138】
例えば、図22において、第3ビット群に属するビットに割り当てたSF1、SF6をさらに2分割した例を図23に示す。図23では、図22においてSF1、SF6をさらに2分割し、図23のSF1、SF6、SF11、SF12に配置する。その結果、サブフレーム数は16個となり、各サブフレームでの点灯期間は、SF1=0.5、SF2=4/3、SF3=8/3、SF4=8/3、SF5=8/3、SF6=1、SF7=4/3、SF8=8/3、SF9=8/3、SF10=8/3、SF11=0.5、SF12=1、SF13=4/3、SF14=8/3、SF15=8/3、SF16=8/3となる。ここで、図23のSF3〜SF5、SF8〜SF10、SF14〜SF16の点灯期間の長さが全て8/3となるため、SF3〜SF5、SF8〜SF10、SF14〜SF16に対して、それぞれ重ね合わせ時間階調方式を適用する。なお、分割した第3ビット群に属するビットを配置するサブフレーム群はこれに限定されない。
【0139】
なお、本実施形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第1ビット群と第2ビット群に関しては、少なくとも1ビット分は割り当てることが望ましい。
【0140】
なお、本実施形態では、第1ビット群に属するビットとして、最上位のビットを選択したが、第1ビット群に属するビットとして選択するビットはこれに限定されない。第1ビット群に属するビットとして、どのビットを選んでもよい。同様に、第2ビット群および第3ビット群として、どのビットを選択してもよい。
【0141】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを6つに等分割した例を示したが、第1ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。例えば、第1ビット群に属するビットに対応するサブフレームを5分割して、3個のサブフレーム群に2個、2個、1個と配置してもよい。なお、第1ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が3個の場合、(3×m)個(ここで、mはm≧2の整数)に分割することが望ましい。なぜなら、分割した第1ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第1ビット群に属するビットに対応するサブフレームを9分割してもよい。ただし、これに限定されない。
【0142】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを全て6つに分割した例を示したが、第1ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第1ビット群の中で分割数が異なっていてもよい。また、第3ビット群に属するビットについても同様に、全ての第3ビット群に属するビットに対応するサブフレームの分割数を同じにしなくてもよい。
【0143】
なお、本実施形態では、従来の時間階調方式に対して、第1ビット群に属するビットに対応するサブフレームを6つに等分割し、第2ビット群に属するビットに対応するサブフレームを3つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。例えば、5ビット表示の場合、従来の時間階調方式(図43)において、第1ビット群に属するビットに対応するサブフレーム(SF5)の点灯期間(長さ16)を2、2、4、2、3、3と分割してもよい。
【0144】
なお、本実施形態では、3個のサブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序を全く同じにするということに限定されない。3個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図22の場合において、SF7とSF8、SF11とSF12を入れ替えてもよい。つまり、SF1、SF2、SF3、SF4、SF5、SF6、SF8、SF7、SF9、SF10、SF12、SF11、SF13、SF14と配置してもよい。
【0145】
なお、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第1ビット群および第3ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。
【0146】
また、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第1ビット群および第3ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容は、サブフレーム群の個数が3個以上の場合にも適用できる。
【0147】
一般に、1フレームをk個(ここで、kはk≧3の整数)のサブフレーム群に分ける場合を考える。この場合、まず、従来の時間階調方式において、第1ビット群に属するビットに対応するサブフレームを(k+1)個以上に分割し、第2ビット群に属するビットに対応するサブフレームをk個に分割し、第3ビット群に属するビットに対応するサブフレームは(k−1)個以下に分割するか、もしくは、分割しない。そして、分割した第1ビット群に属するビットを各サブフレーム群に概ね同数ずつ配置する。また、分割した第2ビット群に属するビットを各サブフレーム群に1つずつ配置し、第3ビット群に属するビットの各々を、k個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置する。このとき、各サブフレーム群で、第1ビット群および第2ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。
【0148】
このとき、例えば、nビット(ここで、nは整数)で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はn個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは2n−1となる。一方、従来の時間階調方式に対して、L1個(ここで、L1はL1≧k+1の整数)に分割する第1ビット群に属するビットの数をa(ここで、aは0<a<nの整数)、k個に分割する第2ビット群に属するビットの数をb(ここで、bは0<b<nの整数)、L2個(ここで、L2は1<L2≦k−1の整数)に分割するか、もしくは、分割しない(つまり、L2=1に対応する)第3ビット群に属するビットの数をc(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)と仮定すると、本発明の駆動方式における総サブフレーム数は、(L1×a+k×b+L2×c)個となる。また、第1ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをL1個に等分割した場合、このビットに対応するサブフレームの分割後の点灯期間の長さは(2n−1/L1)となる。例えば、図22の場合、k=3、n=5、L1=6、L2=1、a=1、b=2、c=2なので、総サブフレーム数は6×1+3×2+1×2=14個となり、第1ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは25−1/6=8/3となる。
【0149】
なお、本実施の形態で述べた内容は、実施の形態1で述べた内容を、サブフレーム群の個数という観点で拡張したものである。よって、実施の形態1と自由に組み合わせることができる。
【0150】
(実施の形態3)
本実施の形態では、タイミングチャートの例について述べる。サブフレームの選択方法は、一例として、図1のものを用いることにするが、これに限定されず、他のサブフレームの選択方法や他の階調数などにも適用可能である。
【0151】
また、サブフレームが出現する順番は、一例として、SF1、SF2、SF3、SF4、SF5、SF6、SF7、SF8、SF9、SF10とするが、これに限定されず、他の順番であっても適用可能である。
【0152】
まず、画素に信号を書き込む期間と点灯する期間とが分離されている場合のタイミングチャートを図24に示す。まず、信号書き込み期間において、1画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、1である。次に、次のサブフレームが始まり、信号書き込み期間において、1画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、2である。
【0153】
これらを繰り返すことにより、点灯期間の長さが、1、2、4、4、4、2、2、4、4、4という順序で配置される。
【0154】
このように、画素に信号を書き込む期間と点灯する期間とが分離されている駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になる。しかしながら、図24では、簡単のため、省略している。
【0155】
また、この駆動方法は、ELディスプレイ(有機ELディスプレイ、無機ELディスプレイ又は無機と有機とを含む素子からなるディスプレイなど)やフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス(DMD)を用いたディスプレイなどに適用することも好適である。
【0156】
その場合の画素構成を図25に示す。図25に示した画素は、第1トランジスタ2501、第2トランジスタ2503、保持容量2502、表示素子2504、信号線2505、走査線2507、第1電源線2506、第2電源線2508から構成される。
【0157】
第1トランジスタ2501は、ゲート電極が、走査線2507に接続され、第1電極が、信号線2505に接続され、第2電極が、保持容量2502の第2電極、及び第2トランジスタ2503のゲート電極に接続される。第2トランジスタ2503は、第1電極が、第1電源線2506に接続され、第2電極が、表示素子2504の第1電極に接続される。保持容量2502は、第1電極が、第1電源線2506に接続される。表示素子2504は、第2電極が、第2電源線2508に接続される。
【0158】
なお、第1トランジスタは、信号線2505に入力された信号を保持容量2502に入力するために、信号線2505と保持容量2502の第2電極とを接続するためのスイッチとして機能する。
【0159】
なお、第2トランジスタは、表示素子2504に電流を供給する機能を有する。
【0160】
次に、図25に示した画素構成の動作について説明する。まず、信号書き込み期間においては、走査線2507の電位を、信号線2505の最も高い電位、もしくは、第1電源線2506の電位よりも高くすることにより、走査線2507を選択し、第1トランジスタ2501をオン状態にして、信号線2505から信号を保持容量2502に入力する。
【0161】
なお、信号書き込み期間においては、第1電源線2506と第2電源線2508の電位を制御することにより、表示素子2504には電圧が加わらないようにしておく。例えば、第2電源線2508をフローティングにすればよい。もしくは、第2電源線2508の電位を第1電源線2506の電位と同程度、もしくはそれよりも高くしてもよい。その結果、信号書き込み期間において、表示素子2504が点灯することを避けることが出来る。
【0162】
次に、点灯期間においては、第1電源線2506と第2電源線2508の電位を制御することにより、表示素子2504には電圧が加わるようにする。例えば、第2電源線2508の電位を第1電源線2506の電位よりも、低くすればよい。これにより、信号書き込み期間で保持容量2502に保持した信号に応じて、第2トランジスタ2503の電流が制御され、第1電源線2506から、表示素子2504を通って、第2電源線2508に電流が流れる。その結果、表示素子2704が点灯する。
【0163】
次に、画素に信号を書き込む期間と点灯する期間とが分離されていない場合のタイミングチャートを図26に示す。各行において、信号書き込み動作を行うと、すぐに点灯期間が開始する。
【0164】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。これを繰り返すことにより、点灯期間の長さが、1、2、4、4、4、2、2、4、4、4という順序で配置される。
【0165】
このようにすることで、信号の書き込み動作が遅くても、1フレーム内に多くのサブフレームを配置することが可能となる。
【0166】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図26では、簡単のため、省略している。
【0167】
また、この駆動方法は、ELディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス(DMD)を用いたディスプレイなどに適用することも好適である。
【0168】
その場合の画素構成を図27に示す。図27に示した画素は、第1トランジスタ2701、第2トランジスタ2711、第3トランジスタ2703、保持容量2702、表示素子2704、第1信号線2705、第2信号線2715、第1走査線2707、第2走査線2717、第1電源線2706、第2電源線2708から構成される。
【0169】
第1トランジスタ2701は、ゲート電極が、第1走査線2707に接続され、第1電極が、第1信号線2705に接続され、第2電極が、保持容量2702の第2電極、及び第2トランジスタ2711の第2電極、及び第3トランジスタ2703のゲート電極に接続される。第2トランジスタ2711は、ゲート電極が、第2走査線2717に接続され、第1電極が、第2信号線2715に接続される。第3トランジスタ2703は、第1電極が、第1電源線2706に接続され、第2電極が、表示素子2704の第1電極に接続される。保持容量2702は、第1電極が、第1電源線2706に接続される。表示素子2704は、第2電極が、第2電源線2708に接続される。
【0170】
なお、第1トランジスタは、第1信号線2705に入力された信号を保持容量2702に入力するために、第1信号線2705と保持容量2702の第2電極とを接続するためのスイッチとして機能する。
【0171】
なお、第2トランジスタは、第2信号線2715から入力された信号を保持容量2702に入力するために、第2信号線2715と保持容量2702の第2電極とを接続するためのスイッチとして機能する。
【0172】
なお、第3トランジスタは、表示素子2704に電流を供給する機能を有する。
【0173】
次に、図27に示した画素構成の動作について説明する。まず、第1の信号書き込み動作を開始する。第1走査線2707の電位を、第1信号線2705の最も高い電位、もしくは、第1電源線2706の電位よりも高くすることにより、第1走査線2707を選択し、第1トランジスタ2701をオン状態にして、第1信号線2705から信号を保持容量2702に入力する。これにより、保持容量2702に保持された信号に応じて、第3トランジスタ2703の電流が制御され、第1電源線2706から、表示素子2704を通って、第2電源線2708に電流が流れる。その結果、表示素子2704が点灯する。
【0174】
所定の点灯期間が終了した後、次のサブフレームにおける信号の書き込み動作(第2の書き込み動作)を開始する。第2走査線2717の電位を、第2信号線2715の最も高い電位、もしくは、第1電源線2706の電位よりも高くすることにより、第2走査線2717を選択し、第2トランジスタ2711をオン状態にして、第2信号線2715から信号を保持容量2702に入力する。これにより、保持容量2702に保持された信号に応じて、第3トランジスタ2703の電流が制御され、第1電源線2706から、表示素子2704を通って、第2電源線2708に電流が流れる。その結果、表示素子2704が点灯する。
【0175】
第1走査線2707と第2走査線2717とは、別々に制御出来る。同様に、第1信号線2705と第2信号線2715とは、別々に制御出来る。よって、同時に2行分の画素に信号を入力することが可能であるため、図26のような駆動法が実現出来る。
【0176】
なお、図25の回路を用いて、図26のような駆動法を実現することも可能である。その場合のタイミングチャートを図28に示す。図28に示すように、1ゲート選択期間を複数(図28では2つ)に分割する。そして、分割された選択期間内で、各々の走査線の電位を高くすることにより、各々の走査線を選択し、その期間に対応する信号を第1信号線2705に入力する。例えば、ある1ゲート選択期間において、前半はi行目を選択し、後半はj行目を選択する。すると、1ゲート選択期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。
【0177】
なお、このような駆動方法の詳細については、例えば、特開2001−324958号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【0178】
次に、画素の信号を消去する動作を行う場合のタイミングチャートを図29に示す。各行において、信号書き込み動作を行い、次の信号書き込み動作が来る前に、画素の信号を消去する。このようにすることにより、点灯期間の長さを容易に制御できるようになる。
【0179】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。もし、点灯期間が短い場合は、信号消去動作を行い、強制的に非点灯状態にする。これらを繰り返すことにより、点灯期間の長さが、1、2、4、4、4、2、2、4、4、4という順序で配置される。
【0180】
なお、図29では、点灯期間が1と2の場合において、信号消去動作を行っているが、これに限定されない。他の点灯期間において消去動作を行ってもよい。
【0181】
このようにすることで、信号の書き込み動作が遅くても、1フレーム内に多くのサブフレームを配置することが可能となる。また、消去動作を行う場合は、消去用のデータをビデオ信号と同様に取得する必要がないため、信号線駆動回路の駆動周波数も低減出来る。
【0182】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図29では、簡単のため、省略している。
【0183】
また、この駆動方法は、ELディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス(DMD)を用いたディスプレイなどに適用することも好適である。
【0184】
その場合の画素構成を図30に示す。図30に示した画素は、第1トランジスタ3001、第2トランジスタ3011、第3トランジスタ3003、保持容量3002、表示素子3004、信号線3005、第1走査線3007、第2走査線3017、第1電源線3006、第2電源線3008から構成される。
【0185】
第1トランジスタ3001は、ゲート電極が、第1走査線3007に接続され、第1電極が、信号線3005に接続され、第2電極が、保持容量3002の第2電極、及び第2トランジスタ3011の第2電極、及び第3トランジスタ3003のゲート電極に接続される。第2トランジスタ3011は、ゲート電極が、第2走査線3017に接続され、第1電極が、第1電源線3006に接続される。第3トランジスタ3003は、第1電極が、第1電源線3006に接続され、第2電極が、表示素子3004の第1電極に接続される。保持容量3002は、第1電極が、第1電源線3006に接続される。表示素子3004は、第2電極が、第2電源線3008に接続される。
【0186】
なお、第1トランジスタは、信号線3005に入力された信号を保持容量3002に入力するために、信号線3005と保持容量3002の第2電極とを接続するためのスイッチとして機能する。
【0187】
なお、第2トランジスタは、第3トランジスタをオフ状態にするために、第3トランジスタ3003のゲート電極と第1電源線3006とを接続するためのスイッチとして機能する。
【0188】
なお、第3トランジスタは、表示素子3004に電流を供給する機能を有する。
【0189】
次に、図30に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第1走査線3007の電位を、信号線3005の最も高い電位、もしくは、第1電源線3006の電位よりも高くすることにより、第1走査線3007を選択し、第1トランジスタ3001をオン状態にして、信号線3005から信号を保持容量3002に入力する。これにより、保持容量3002に保持された信号に応じて、第3トランジスタ3003の電流が制御され、第1電源線3006から、表示素子3004を通って、第2電源線3008に電流が流れる。その結果、表示素子3004が点灯する。
【0190】
信号を消去したい場合は、第2走査線3017の電位を、信号線3005の最も高い電位、もしくは、第1電源線3006の電位よりも高くすることにより、第2走査線3017を選択し、第2トランジスタ3011をオン状態にして、第3トランジスタ3003がオフ状態になるようにする。これにより、第1電源線3006から、表示素子3004を通って、第2電源線3008には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
【0191】
図30では、第2トランジスタ3011を用いて非点灯期間をつくったが、別の方法を用いることも出来る。強制的に非点灯期間をつくるためには、表示素子3004に電流が供給されないようにすればよい。よって、第1電源線3006から、表示素子3004を通って、第2電源線3008に電流が流れる経路のどこかに、スイッチを配置して、そのスイッチのオンオフを制御して、非点灯期間を作ればよい。あるいは、第3トランジスタ3003のゲート・ソース間電圧を制御して、第3トランジスタが強制的にオフになるようにすればよい。
【0192】
図30の第3トランジスタに相当するトランジスタを強制的にオフにする場合の画素構成の例を図31に示す。図31に示した画素は、第1トランジスタ3101、第2トランジスタ3103、保持容量3102、表示素子3104、信号線3105、第1走査線3107、第2走査線3117、第1電源線3106、第2電源線3108、ダイオード3111から構成される。ここで、第2トランジスタ3103が、図30の第3トランジスタ3003に相当する。
【0193】
第1トランジスタ3101は、ゲート電極が、第1走査線3107に接続され、第1電極が、信号線3105に接続され、第2電極が、保持容量3102の第2電極、及び第2トランジスタ3103のゲート電極、及びダイオード3111の第2電極に接続される。第2トランジスタ3103は、第1電極が、第1電源線3106に接続され、第2電極が、表示素子3104の第1電極に接続される。保持容量3102は、第1電極が、第1電源線3106に接続される。表示素子3104は、第2電極が、第2電源線3108に接続される。ダイオード3111は、第1電極が、第2走査線3117に接続される。
【0194】
なお、第1トランジスタは、信号線3105に入力された信号を保持容量3102に入力するために、信号線3105と保持容量3102の第2電極とを接続するためのスイッチとして機能する。
【0195】
なお、第2トランジスタは、表示素子3104に電流を供給する機能を有する。
【0196】
なお、保持容量3102は、第2トランジスタ3103のゲート電位を保持する機能を有する。よって、第2トランジスタ3103のゲート電極と第1電源線3106の間に接続されているが、これに限定されない。第2トランジスタ3103のゲート電位を保持できるように配置されていればよい。また、第2トランジスタ3103のゲート容量などを用いて、第2トランジスタ3103のゲート電位を保持できる場合は、保持容量3102を省いてもよい。
【0197】
次に、図31に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第1走査線3107の電位を、信号線3105の最も高い電位、もしくは、第1電源線3106の電位よりも高くすることにより、第1走査線3107を選択し、第1トランジスタ3101をオン状態にして、信号線3105から信号を保持容量3102に入力する。これにより、保持容量3102に保持された信号に応じて、第2トランジスタ3103の電流が制御され、第1電源線3106から、表示素子3104を通って、第2電源線3108に電流が流れる。その結果、表示素子3104が点灯する。
【0198】
信号を消去したい場合は、第2走査線3117の電位を、信号線3105の最も高い電位、もしくは、第1電源線3106の電位よりも高くすることにより、第2走査線3117を選択し、ダイオード3111がオンして、第2走査線3117から第2トランジスタ3103のゲート電極へ電流が流れるようにする。その結果、第2トランジスタ3103がオフ状態になる。これにより、第1電源線3106から、表示素子3104を通って、第2電源線3108には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
【0199】
信号を保持しておきたい場合は、第2走査線3117の電位を、信号線3105の最も低い電位よりも低くすることにより、第2走査線3117を非選択しておく。すると、ダイオード3111がオフするので、第2トランジスタ3103のゲート電位は保持される。
【0200】
なお、ダイオード3111は、整流性がある素子であれば、なんでもよい。PN型ダイオードでもよいし、PIN型ダイオードでもよいし、ショットキー型ダイオードでもよいし、ツェナー型ダイオードでもよい。
【0201】
また、トランジスタを用いて、ダイオード接続(ゲート電極とドレイン電極を接続)して、用いてもよい。その場合の回路図を図32に示す。ダイオード3111として、ダイオード接続されたトランジスタ3211を用いている。なお、トランジスタ3211は、Nチャネル型を用いているが、これに限定されない。Pチャネル型を用いてもよい。
【0202】
さらに別の回路として、図25の回路を用いて、図29のような駆動法を実現することも可能である。その場合のタイミングチャートを図28に示す。図28に示すように、1ゲート選択期間を複数(図28では2つ)に分割する。そして、分割された選択期間内で、各々の走査線の電位を高くすることにより、各々の走査線を選択し、その時に対応する信号(ビデオ信号と消去するための信号)を信号線2505に入力する。例えば、ある1ゲート選択期間において、前半はi行目を選択し、後半はj行目を選択する。そして、i行目が選択されているときは、ビデオ信号を入力する。一方、j行目が選択されているときは、駆動トランジスタがオフするような信号を入力する。すると、1ゲート選択期間において、あたかも同時に2行分を選択したかのように動作させることが可能となる。
【0203】
なお、このような駆動方法の詳細については、例えば、特開2001−324958号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【0204】
ところで、本発明の一例では、従来の時間階調方式において、第1ビット群に属するビットを4分割し、第2ビット群に属するビットを2分割し、第3ビット群に属するビットを分割しない方法を用いている。これにより、デューティー比が従来の倍速フレーム方式よりも高くなる。なぜなら、第1ビット群に属するビットを4分割することにより、点灯期間が最長となるサブフレームの数、つまり、消去動作が必要でないサブフレームの数が増えるため、消去動作が必要となるサブフレーム数が少なくなり、1フレームあたりの消去期間を短くすることができるためである。
【0205】
例えば、5ビット表示で従来の倍速フレーム方式を適用した場合(図44)で、画素の信号を消去する動作を行う場合のタイミングチャートを図33に示す。従来の倍速フレーム方式(図33)と本発明の駆動方式(図29)を比較すると、点灯期間が最長となるサブフレーム数(消去動作が必要でないサブフレーム数)は、従来の倍速フレーム方式(図33)では2個なのに対して、本発明の駆動方式(図29)では6個となる。つまり、本発明の駆動方式の方が、消去期間の合計が短いことが分かる。
【0206】
このように、本発明の駆動方式を用いると、従来の倍速フレーム方式よりもデューティー比を高くすることができるため、発光素子にかかる電圧を小さくすることができ、消費電力を低減できる。また、発光素子の劣化を抑えることもできる。
【0207】
なお、本実施の形態において示したタイミングチャートや画素構成や駆動方法は、一例であり、これに限定されない。様々なタイミングチャートや画素構成や駆動方法に適用することが可能である。
【0208】
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、1フレーム目と2フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Aと画素Bとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。
【0209】
なお、本実施の形態において、1フレーム内に、点灯期間や信号書き込み期間や非点灯期間が配置されていたが、これに限定されない。それ以外の動作期間が配置されていてもよい。例えば、表示素子に加える電圧を、通常とは逆の極性にするような期間、いわゆる、逆バイアス期間を設けてもよい。逆バイアス期間を設けることにより、表示素子の信頼性が向上する場合がある。なお、本実施の形態で示した画素構成は一例に過ぎず、これらに限定されない。また、画素を構成するトランジスタの極性は、これらに限定されない。
【0210】
なお、本実施の形態で述べた内容は、実施の形態1、実施の形態2で述べた内容と自由に組み合わせて実施することができる。
【0211】
(実施の形態4)
本実施形態では、表示装置、および、信号線駆動回路や走査線駆動回路などの構成とその動作について説明する。
【0212】
表示装置は、図34(A)に示すように、画素部3401、走査線駆動回路3402、信号線駆動回路3403を有している。
【0213】
走査線駆動回路3402は、画素部3401に選択信号を順次出力する。走査線駆動回路3402の構成の一例を図34(B)に示す。走査線駆動回路は、シフトレジスタ3404やバッファ回路3405などから構成されている。シフトレジスタ3404は、クロック信号(G−CLK)、スタートパルス(G−SP)、クロック反転信号(G−CLKB)が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。出力されたサンプリングパルスは、バッファ回路3405で増幅され、各走査線から画素部3401へ入力される。なお、走査線駆動回路3402には、シフトレジスタ3404やバッファ回路3405の他にレベルシフタ回路やパルス幅制御回路などが配置されている場合も多い。
【0214】
信号線駆動回路3403は、画素部3401にビデオ信号を順次出力する。画素部3401では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路3403から画素部3401へ入力するビデオ信号は、電圧である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路3403から入力されるビデオ信号(電圧)によって、状態を変化させる。画素に配置する表示素子の例としては、EL素子やFED(フィールドエミッションディスプレイ)で用いる素子や液晶やDMD(デジタル・マイクロミラー・デバイス)などがあげられる。
【0215】
なお、走査線駆動回路3402や信号線駆動回路3403は、複数配置されていてもよい。
【0216】
信号線駆動回路3403の構成の一例を図34(C)に示す。信号線駆動回路3403は、シフトレジスタ3406、第1ラッチ回路(LAT1)3407、第2ラッチ回路(LAT2)3408、増幅回路3409などから構成されている。増幅回路3409は、デジタル信号をアナログ信号に変換する機能を有していてもよいし、ガンマ補正を行う機能を有していてもよい。
【0217】
また、画素は、EL素子などの表示素子を有している。その表示素子に電流(ビデオ信号)を出力する回路、すなわち、電流源回路を有していることもある。
【0218】
そこで、信号線駆動回路3403の動作を簡単に説明する。シフトレジスタ3406は、クロック信号(S−CLK)、スタートパルス(S−SP)、クロック反転信号(S−CLKb)が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【0219】
シフトレジスタ3406より出力されたサンプリングパルスは、第1ラッチ回路(LAT1)3407に入力される。第1ラッチ回路(LAT1)3407には、ビデオ信号線3410より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
【0220】
第1ラッチ回路(LAT1)3407において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線3411よりラッチパルス(Latch Pulse)が入力され、第1ラッチ回路(LAT1)3407に保持されていたビデオ信号は、一斉に第2ラッチ回路(LAT2)3408に転送される。その後、第2ラッチ回路(LAT2)3408に保持されたビデオ信号は、1行分が同時に、増幅回路3409へと入力される。そして、増幅回路3409から出力される信号は、画素部3401へ入力される。
【0221】
第2ラッチ回路(LAT2)3408に保持されたビデオ信号が増幅回路3409に入力され、そして、画素部3401に入力されている間、シフトレジスタ3406においては再びサンプリングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
【0222】
なお、信号線駆動回路やその一部(電流源回路や増幅回路など)は、画素部3401と同一基板上に存在せず、例えば、外付けのICチップを用いて構成されることもある。
【0223】
なお、信号線駆動回路や走査線駆動回路などの構成は、図34に限定されない。例えば、点順次駆動で画素に信号を供給する場合もある。その場合の一例を図35に示す。信号線駆動回路3503は、シフトレジスタ3504とサンプリング回路3505から構成されている。シフトレジスタ3504から、サンプリングパルスがサンプリング回路3505に出力される。ビデオ信号線3506より、ビデオ信号が入力され、サンプリングパルスに応じて、画素部3501へビデオ信号が出力される。そして、走査線駆動回路3502により選択されている行の画素に次々と信号が入力される。
【0224】
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板に形成されていてもよい。したがって、図34や図35で示したような回路が、全てガラス基板に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板に形成されていてもよい。あるいは、図34や図35における回路の一部が、ある基板に形成されており、図34や図35における回路の別の一部が、別の基板に形成されていてもよい。つまり、図34や図35における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図34や図35において、画素部と走査線駆動回路を、ガラス基板上にTFTを用いて形成し、信号線駆動回路(もしくはその一部)は、単結晶基板上に形成し、そのICチップをCOG(Chip On Glass)で接続してガラス基板上に配置してもよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。
【0225】
なお、本実施の形態で説明した内容は、実施の形態1〜実施の形態3で説明した内容を利用したものに相当する。したがって、実施の形態1〜実施の形態3で説明した内容は、本実施の形態にも適用できる。
【0226】
(実施の形態5)
本実施形態では、本発明の表示装置における画素のレイアウトについて述べる。例としては、図32に示した回路図について、そのレイアウト図を図36に示す。なお、図36中に付した番号は、図32に付した番号と対応している。なお、回路図やレイアウト図は、図32や図36に限定されない。
【0227】
図36に示した画素は、第1トランジスタ3101、第2トランジスタ3103、保持容量3102、表示素子3104、信号線3105、第1走査線3107、第2走査線3117、第1電源線3106、第2電源線3108、ダイオード接続されたトランジスタ3211から構成される。
【0228】
第1トランジスタ3101は、ゲート電極が、第1走査線3107に接続され、第1電極が、信号線3105に接続され、第2電極が、保持容量3102の第2電極、及び第2トランジスタ3103のゲート電極、及びダイオード接続されたトランジスタ3211の第2電極に接続される。第2トランジスタ3103は、第1電極が、第1電源線3106に接続され、第2電極が、表示素子3104の第1電極に接続される。保持容量3102は、第1電極が、第1電源線3106に接続される。表示素子3104は、第2電極が、第2電源線3108に接続される。ダイオード接続されたトランジスタ3211は、ゲート電極が、ダイオード接続されたトランジスタ3211の第2電極と接続され、第1電極が、第2走査線3117に接続される。
【0229】
信号線3105、第1電源線3106は、第2配線によって形成され、第1走査線3107、第2走査線3117は、第1配線によって形成されている。
【0230】
トップゲート構造の場合は、基板、半導体層、ゲート絶縁膜、第1配線、層間絶縁膜、第2配線、の順で膜が構成される。ボトムゲート構造の場合は、基板、第1配線、ゲート絶縁膜、半導体層、層間絶縁膜、第2配線、の順で膜が構成される。
【0231】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態4で述べた内容と自由に組み合わせて実施することができる。
【0232】
(実施の形態6)
本実施形態では、実施の形態1から実施の形態5までで述べた駆動方法を制御するハードウェアについて述べる。
【0233】
大まかな構成図を図37に示す。基板3701の上に、画素部3704が配置されている。信号線駆動回路3706や走査線駆動回路3705が配置されている場合が多い。それ以外にも、電源回路やプリチャージ回路やタイミング生成回路などが配置されていることもある。また、信号線駆動回路3706や走査線駆動回路3705が配置されていない場合もある。その場合、基板3701に配置されていないものは、ICに形成されることが多い。ICは、基板3701の上に、COG(Chip On Glass)によって配置されている場合が多い。あるいは、周辺回路基板3702と基板3701とを接続する接続基板3707の上に、ICが配置される場合もある。
【0234】
周辺回路基板3702には、信号3703が入力される。そして、コントローラ3708が制御して、メモリ3709やメモリ3710などに信号が保存される。信号3703がアナログ信号の場合は、アナログ・デジタル変換を行った後、メモリ3709やメモリ3710などに保存されることが多い。そして、コントローラ3708がメモリ3709やメモリ3710などに保存された信号を用いて、基板3701に信号を出力する。
【0235】
実施の形態1〜実施の形態5で述べた駆動方法を実現するために、コントローラ3708が、サブフレームの出現順序などを制御して、基板3701に信号を出力する。
【0236】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態5で述べた内容と自由に組み合わせて実施することができる。
【0237】
(実施の形態7)
本実施の形態では、本発明の表示装置に用いることができる薄膜トランジスタの作製工程の一例について図55を用いて説明する。なお、本実施の形態においては、結晶性半導体からなるトップゲート型の薄膜トランジスタの作製工程について説明するが、本発明に用いることができる薄膜トランジスタはこれに限られない。例えば、非晶質半導体からなる薄膜トランジスタを用いても良いし、ボトムゲート型の薄膜トランジスタを用いても良い。
【0238】
まず、基板11200上に、下地膜11201を形成する。基板11200としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、シリコン基板、耐熱性を有するプラスチック基板又は樹脂基板等を用いることができる。プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アクリル、ポリイミド等を用いることができる。下地膜11201は、CVD法、プラズマCVD法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。下地膜11201を形成することで、基板11200からの汚染物質による半導体膜の劣化を防ぐことができる。
【0239】
次に、下地膜11201上に半導体膜11202を形成する(図55(A)参照)。半導体膜11202は25〜200nm(好ましくは50〜150nm)の厚さでスパッタ法、LPCVD法、またはプラズマCVD法等により成膜すればよい。本実施の形態では、非晶質半導体膜を形成し、結晶化を行うこととする。半導体膜11202の材料としては、珪素やゲルマニウムを用いることができるが、これに限られない。
【0240】
結晶化の方法としては、レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm3以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると膜が破壊されてしまうためである。
【0241】
触媒となる元素を非晶質半導体膜へ導入する場合の導入方法としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法等を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【0242】
また、非晶質半導体膜の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせてもよく、熱処理やレーザー光照射を単独で、複数回行っても良い。レーザー結晶化や金属元素を用いた結晶化を組み合わせて用いても良い。
【0243】
次に、非晶質半導体膜を結晶化した結晶性を有する半導体膜11202上に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、マスクを用いてエッチングを行い、半導体領域11203を形成する。マスクは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストであるノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤等を用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整することができる。
【0244】
なお、本実施の形態のフォトリソグラフィ工程において、レジストを塗布する前に、半導体膜表面に、膜厚が数nm程度の絶縁膜を形成してもよい。この工程により半導体膜とレジストとが直接接触することを回避することが可能であり、不純物が半導体膜中に侵入するのを防止できる。
【0245】
次に、半導体領域11203上に、ゲート絶縁膜11204を形成する。なお、本実施の形態においては、ゲート絶縁膜を単層構造としたが、2層以上の積層構造としても良い。積層構造とする場合、同チャンバー内で真空を保ったまま、同一温度下で、反応ガスを切り変えながら連続的に絶縁膜を形成するとよい。真空を保った状態で連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。
【0246】
ゲート絶縁膜11204の材料としては、酸化珪素(SiOx:x>0)、窒化珪素(SiNx:x>0)、酸化窒化珪素(SiOxNy:x>y>0)、窒化酸化珪素(SiNxOy:x>y>0)等を適宜用いることができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴン等の希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁膜11204として、SiH4及びN2Oを反応ガスとして酸化珪素膜を膜厚10nm〜100nm(好ましくは20nm〜80nm)、例えば60nmで形成する。なお、ゲート絶縁膜11204の膜厚については、この範囲に限られない。
【0247】
次に、ゲート絶縁膜11204上にゲート電極11205を形成する(図55(B)参照)。ゲート電極11205の厚さは10nm〜200nmであることが好ましい。なお、本実施の形態では、シングルゲート構造のTFTの作製方法を示すが、ゲート電極を2以上設けるマルチゲート構造としても良い。マルチゲート構造とすることで、オフ時のリーク電流を低減したTFTを作製できる。ゲート電極11205の材料としては、用途に応じて、銀(Ag)、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、炭素(C)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。また、酸化インジウムに酸化錫を混合したインジウム錫酸化物(ITO)、インジウム錫酸化物(ITO)に酸化珪素を混合したインジウム錫珪素酸化物(ITSO)、酸化インジウムに酸化亜鉛を混合したインジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)、または酸化スズ(SnO2)等を用いることもできる。なお、インジウム亜鉛酸化物(IZO)とは、ITOに2〜20wt%の酸化亜鉛(ZnO)を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。
【0248】
次に、ゲート電極11205をマスクとして、半導体領域11203に不純物元素を添加する。ここでは、例えば、不純物元素としてリン(P)を5×1019〜5×1020/cm3程度の濃度で含まれるように添加し、n型を示す半導体領域を形成することができる。また、p型を示す不純物元素を添加して、p型を示す半導体領域を形成しても良い。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。なお、不純物元素を低濃度に添加したLDD(Lightly Doped Drain)領域を形成しても良い。LDD領域を形成することで、オフ時のリーク電流を低減したTFTを作製できる。
【0249】
次に、ゲート絶縁膜11204及びゲート電極11205を覆うように、絶縁膜11206を形成する(図55(C)参照)。絶縁膜11206の材料としては、酸化珪素(SiOx:x>0)、窒化珪素(SiNx:x>0)、酸化窒化珪素(SiOxNy:x>y>0)、窒化酸化珪素(SiNxOy:x>y>0)等を適宜用いることができる。なお、本実施の形態においては、絶縁膜11206を単層構造としたが、2層以上の積層構造としてもよい。また、絶縁膜11206上に層間絶縁膜を1層又は2層以上設ける構成としても良い。
【0250】
次に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、ゲート絶縁膜11204及び絶縁膜11206のエッチングを行い、半導体領域11203の不純物元素を添加した領域が露出するように、開口部を形成する。その後、半導体領域11203に電気的に接続するように、電極となる導電膜11207を形成する(図55(D)参照)。導電膜の材料としては、ゲート電極11205と同様の材料を用いることができる。
【0251】
次に、フォトリソグラフィ工程を用いてレジストによるマスク(図示しない)を形成し、マスクを介して導電膜11207を所望の形状に加工し、ソース電極及びドレイン電極11208、11209を形成する(図55(E)参照)。
【0252】
なお、本実施の形態において、エッチング加工は、プラズマエッチング(ドライエッチング)又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、CF4、NF3、SF6、CHF3等のフッ素系又はCl2、BCl3、SiCl4もしくはCCl4等を代表とする塩素系ガス、あるいはO2ガスを用い、HeやAr等の不活性ガスを適宜加えても良い。
【0253】
以上の工程で、結晶性半導体からなるトップゲート型の薄膜トランジスタを作製することができる。
【0254】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態6で述べた内容と自由に組み合わせて実施することができる。
【0255】
(実施の形態8)
本実施の形態では、本発明の表示パネルについて図56などを用いて説明する。なお、図56(a)は、表示パネルを示す上面図、図56(b)は図56(a)をA−A’で切断した断面図である。点線で示された信号線駆動回路(Data line)1101、画素部1102、第1の走査線駆動回路(G1 line)1103、第2の走査線駆動回路(G2 line)1106を有する。また、封止基板1104、シール材1105を有し、シール材1105で囲まれた内側は、空間1107になっている。
【0256】
なお、配線1108は第1の走査線駆動回路1103、第2の走査線駆動回路1106及び信号線駆動回路1101に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1109からビデオ信号、クロック信号、スタート信号等を受け取る。FPC1109と表示パネルとの接合部上にはICチップ(メモリ回路や、バッファ回路などが形成された半導体チップ)がCOG(Chip On Glass)等で実装されている。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、ICチップなどが実装されたものを含むものとする。
【0257】
次に、断面構造について図56(b)を用いて説明する。基板1110上には画素部1102とその周辺駆動回路(第1の走査線駆動回路1103、第2の走査線駆動回路1106及び信号線駆動回路1101)が形成されているが、ここでは、信号線駆動回路1101と、画素部1102が示されている。
【0258】
なお、信号線駆動回路1101はNチャネル型TFT1120やNチャネル型TFT1121のように単極性のトランジスタで構成されている。なお、第1の走査線駆動回路1103及び第2の走査線駆動回路1106も同様にNチャネル型トランジスタで構成するのが好ましい。なお、画素構成には本発明の画素構成を適用することにより単極性のトランジスタで形成することができるため単極性表示パネルを作製することができる。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。その場合には駆動回路は単極性にする必要がなくPチャネル型トランジスタを組み合わせて用いることができる。
【0259】
また、画素部1102はスイッチング用TFT1111と、駆動用TFT1112とを含む画素を構成する複数の回路を有している。なお、駆動用TFT1112のソース電極は第1の電極1113と接続されている。また、第1の電極1113の端部を覆って絶縁物1114が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
【0260】
また、カバレッジを良好なものとするため、絶縁物1114の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物1114の材料としてポジ型の感光性アクリルを用いた場合、絶縁物1114の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物1114として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【0261】
第1の電極1113上には、有機化合物を含む層1116、および第2の電極1117がそれぞれ形成されている。ここで、陽極として機能する第1の電極1113に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【0262】
また、有機化合物を含む層1116は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層1116には、元素周期律第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
【0263】
さらに、有機化合物を含む層1116上に形成される第2の電極(陰極)1117に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)を用いればよい。なお、有機化合物を含む層1116で生じた光が第2の電極1117を透過させる場合には、第2の電極(陰極)1117として、膜厚を薄くした金属薄膜と、透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。
【0264】
さらにシール材1105で封止基板1104を基板1110と貼り合わせることにより、基板1110、封止基板1104、およびシール材1105で囲まれた空間1107に発光素子1118が備えられた構造になっている。なお、空間1107には、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材1105で充填される構成も含むものとする。
【0265】
なお、シール材1105にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板1104に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【0266】
以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。
【0267】
図56示すように、信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106を一体形成することで、表示装置の低コスト化が図れる。また、この場合において、信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106に用いられるトランジスタを単極性とすることで作製工程の簡略化が図れるためさらなる低コスト化が図れる。また、信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106に用いられるトランジスタの半導体層にアモルファスシリコンを適用することでさらなる低コスト化を図ることができる。
【0268】
なお、表示パネルの構成としては、図56(a)に示したように信号線駆動回路1101、画素部1102、第1の走査線駆動回路1103及び第2の走査線駆動回路1106を一体形成した構成に限られず、信号線駆動回路1101に相当する信号線駆動回路をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。
【0269】
つまり、高速動作が要求される信号線駆動回路のみを、CMOS等を用いてICチップに形成し、低消費電力化を図る。また、ICチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。
【0270】
そして、走査線駆動回路を画素部と一体形成することで、低コスト化が図れる。そして、この走査線駆動回路及び画素部は単極性のトランジスタで構成することでさらなる低コスト化が図れる。画素部の有する画素の構成としては実施の形態3で示したようにNチャネル型のトランジスタで構成することができる。また、トランジスタの半導体層にアモルファスシリコンを用いることで、作製工程が簡略化し、さらなる低コスト化が図れる。
【0271】
こうして、高精細な表示装置の低コスト化が図れる。また、FPC1109と基板1110との接続部において機能回路(メモリやバッファ)が形成されたICチップを実装することで基板面積を有効利用することができる。
【0272】
また、図56(a)の信号線駆動回路1101、第1の走査線駆動回路1103及び第2の走査線駆動回路1106に相当する信号線駆動回路、第1の走査線駆動回路及び第2の走査線駆動回路をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。
【0273】
また、画素部1102のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。
【0274】
なお、走査線駆動回路及び信号線駆動回路は、画素の行方向及び列方向に設けることに限られない。
【0275】
次に、発光素子1118に適用可能な発光素子の例を図57に示す。
【0276】
基板1201の上に陽極1202、正孔注入材料からなる正孔注入層1203、その上に正孔輸送材料からなる正孔輸送層1204、発光層1205、電子輸送材料からなる電子輸送層1206、電子注入材料からなる電子注入層1207、そして陰極1208を積層させた素子構造である。ここで、発光層1205は、一種類の発光材料のみから形成されることもあるが、2種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。
【0277】
また、図57で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。
【0278】
図57に示す本発明の素子作製方法は、まず、陽極1202(ITO)を有する基板1201に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極1208を蒸着で形成する。
【0279】
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。
【0280】
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン(以下「H2Pc」と記す)、銅フタロシアニン(以下「CuPc」と記す)などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下「PSS」と記す)をドープしたポリエチレンジオキシチオフェン(以下「PEDOT」と記す)や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド(以下「PI」と記す)がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム(以下「アルミナ」と記す)の超薄膜などがある。
【0281】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物である。広く用いられている材料として、4,4’−ビス(ジフェニルアミノ)−ビフェニル(以下、「TAD」と記す)や、その誘導体である4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(以下、「TPD」と記す)、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(以下、「α−NPD」と記す)がある。4,4’,4”−トリス(N,N− ジフェニル−アミノ)−トリフェニルアミン(以下、「TDATA」と記す)、4,4’,4”−トリス[N−(3−メチルフェニル)−N− フェニル−アミノ]−トリフェニルアミン(以下、「MTDATA」と記す)などのスターバースト型芳香族アミン化合物が挙げられる。
【0282】
電子輸送材料としては、金属錯体がよく用いられ、トリス(8−キノリノラト)アルミニウム(以下、「Alq3」と記す)、BAlq、トリス(4−メチル−8−キノリノラト)アルミニウム(以下、「Almq」と記す)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(以下、「Bebq」と記す)などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(以下、「Zn(BOX)2」と記す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(以下、「Zn(BTZ)2」と記す)などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(以下、「PBD」と記す)、OXD−7などのオキサジアゾール誘導体、TAZ、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1、2、4−トリアゾール(以下、「p−EtTAZ」と記す)などのトリアゾール誘導体、バソフェナントロリン(以下、「BPhen」と記す)、BCPなどのフェナントロリン誘導体が電子輸送性を有する。
【0283】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート(以下、「Li(acac)」と記す)や8−キノリノラト−リチウム(以下、「Liq」と記す)などのアルカリ金属錯体も有効である。
【0284】
発光材料としては、先に述べたAlq3、Almq、BeBq、BAlq、Zn(BOX)2、Zn(BTZ)2などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の4,4’−ビス(2,2 − ジフェニル−ビニル)−ビフェニルや、赤橙色の4−(ジシアノメチレン)−2−メチル−6−(p−ジメチルアミノスチリル)−4H−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス(2−フェニルピリジン)イリジウム、ビス(2−(4’−トリル)ピリジナト−N,C2’)アセチルアセトナトイリジウム(以下「acacIr(tpy)2」と記す)、 2,3,7,8,12,13,17,18−オクタエチル−21H,23H−ポルフィリン−白金などが知られている。
【0285】
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。
【0286】
また、図57とは逆の順番に層を形成した発光素子を用いることもできる。つまり、基板1201の上に陰極1208、電子注入材料からなる電子注入層1207、その上に電子輸送材料からなる電子輸送層1206、発光層1205、正孔輸送材料からなる正孔輸送層1204、正孔注入材料からなる正孔注入層1203、そして陽極1202を積層させた素子構造である。
【0287】
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にTFT及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
【0288】
上面射出構造の発光素子について図58(a)を用いて説明する。
【0289】
基板1300上に駆動用TFT1301が形成され、駆動用TFT1301のソース電極に接して第1の電極1302が形成され、その上に有機化合物を含む層1303と第2の電極1304が形成されている。
【0290】
また、第1の電極1302は発光素子の陽極である。そして第2の電極1304は発光素子の陰極である。つまり、第1の電極1302と第2の電極1304とで有機化合物を含む層1303が挟まれているところが発光素子となる。
【0291】
また、ここで、陽極として機能する第1の電極1302に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
【0292】
また、陰極として機能する第2の電極1304に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、インジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
【0293】
こうして、図58(a)の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図56の表示パネルに適用した場合には、基板1110側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板1104は光透過性を有する基板を用いる。
【0294】
また、光学フィルムを設ける場合には、封止基板1104に光学フィルムを設ければよい。
【0295】
なお、第1の電極1302を陰極として機能するMgAg、MgIn、AlLi等の仕事関数の小さい材料からなる金属膜を用いて形成することもできる。この場合には、第2の電極1304にはITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。
【0296】
また、下面射出構造の発光素子について図58(b)を用いて説明する。射出構造以外は図58(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。
【0297】
ここで、陽極として機能する第1の電極1302に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【0298】
また、陰極として機能する第2の電極1304に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。
【0299】
こうして、図58(b)の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図56の表示パネルに適用した場合には、基板1110側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板1110は光透過性を有する基板を用いる。
【0300】
また、光学フィルムを設ける場合には、基板1110に光学フィルムを設ければよい。
【0301】
両面射出構造の発光素子について図58(c)を用いて説明する。射出構造以外は図58(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。
【0302】
ここで、陽極として機能する第1の電極1302に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【0303】
また、陰極として機能する第2の電極1304に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCa3N2)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、酸化インジウム酸化亜鉛合金(In2O3―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
【0304】
こうして、図58(c)の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図56の表示パネルに適用した場合には、基板1110側と封止基板1104側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板1110および封止基板1104は、ともに光透過性を有する基板を用いる。
【0305】
また、光学フィルムを設ける場合には、基板1110および封止基板1104の両方に光学フィルムを設ければよい。
【0306】
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。
【0307】
図59に示すように、基板1400上に駆動用TFT1401が形成され、駆動用TFT1401のソース電極に接して第1の電極1403が形成され、その上に有機化合物を含む層1404と第2の電極1405が形成されている。
【0308】
また、第1の電極1403は発光素子の陽極である。そして第2の電極1405は発光素子の陰極である。つまり、第1の電極1403と第2の電極1405とで有機化合物を含む層1404が挟まれているところが発光素子となる。図59の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター1406R、緑色のカラーフィルター1406G、青色のカラーフィルター1406Bを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス(BMともいう)1407が設けられている。
【0309】
上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。
【0310】
次に、表示パネルの画素部の部分断面図を示す。
【0311】
まず、トランジスタの半導体層にポリシリコン(p−Si:H)膜を用いた場合について図60を及び図61を用いて説明する。
【0312】
ここで、半導体層は、例えば基板上にアモルファスシリコン(a−Si)膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【0313】
そして、アモルファスシリコン膜をレーザ結晶化法や、RTAやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化させる。もちろん、これらを組み合わせて行っても良い。
【0314】
上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。
【0315】
さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。
【0316】
図60に示すように、基板15101上に下地膜15102が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ15118のチャネル形成領域15103、LDD領域15104及びソース又はドレイン領域となる不純物領域15105、並びに容量素子15119の下部電極となるチャネル形成領域15106、LDD領域15107及び不純物領域15108を有する。なお、チャネル形成領域15103及びチャネル形成領域15106はチャネルドープが行われていても良い。
【0317】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜15102としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0318】
半導体層上にはゲート絶縁膜1509を介してゲート電極15110及び容量素子の上部電極15111が形成されている。
【0319】
駆動トランジスタ15118及び容量素子15119を覆って層間絶縁膜15112が形成され、層間絶縁膜15112上にコンタクトホールを介して配線15113が不純物領域15105と接している。配線15113に接して画素電極15114が形成され、画素電極15114の端部及び配線15113を覆って絶縁物15115が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極15114上に有機化合物を含む層15116及び対向電極15117が形成され、画素電極15114と対向電極15117とで有機化合物を含む層15116が挟まれた領域では発光素子15120が形成されている。
【0320】
また、図60(b)に示すように、容量素子15119の下部電極の一部を構成するLDD領域が、上部電極15111と重なるような領域15202を設けても良い。なお、図60(a)と共通するところは共通の符号を用い、説明は省略する。
【0321】
また、図61(a)に示すように、駆動トランジスタ15118の不純物領域15105と接する配線15113と同じ層に形成された第2の上部電極15301を有していても良い。なお、図60(a)と共通するところは共通の符号を用い、説明は省略する。第2の上部電極15301と上部電極15111とで層間絶縁膜15112挟みこみ、第2の容量素子を構成している。また、第2の上部電極15301は不純物領域15108と接しているため、上部電極15111とチャネル形成領域15106とでゲート絶縁膜15109を挟みこんで構成される第1の容量素子と、上部電極と第2の上部電極15301とで層間絶縁膜15112を挟みこんで構成される第2の容量素子と、が並列に接続され、第1の容量素子と第2の容量素子からなる容量素子15302を構成している。この容量素子15302の容量は第1の容量素子と第2の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。
【0322】
また、図61(b)に示すような容量素子の構成としても良い。基板16101上に下地膜16102が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ16118のチャネル形成領域16103、LDD領域16104及びソース又はドレイン領域となる不純物領域16105を有する。なお、チャネル形成領域16103はチャネルドープが行われていても良い。
【0323】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜16102としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0324】
半導体層上にはゲート絶縁膜16106を介してゲート電極16107及び第1の電極16108が形成されている。
【0325】
駆動トランジスタ16118及び第1の電極16108を覆って第1の層間絶縁膜16109が形成され、第1の層間絶縁膜16109上にコンタクトホールを介して配線16110が不純物領域16105と接している。また、配線16110と同じ材料からなる同層の第2の電極16111が形成される。
【0326】
さらに、配線16110及び第2の電極16111を覆うように第2の層間絶縁膜16112が形成され、第2の層間絶縁膜16112上にコンタクトホールを介して、配線16110と接して画素電極16113が形成されている。また、画素電極16113のと同じ材料からなる同層の第3の電極16114が形成されている。ここで、第1の電極16108、第2の電極16111及び第3の電極16114からなる容量素子16119が形成される。
【0327】
画素電極16113上に有機化合物を含む層16116及び対向電極16117が形成され、画素電極16113と対向電極16117とで有機化合物を含む層16116が挟まれた領域では発光素子16120が形成されている。
【0328】
上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図60及び図61に示したような構成が挙げられる。なお、図60及び図61に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、LDD領域はゲート電極と重なっていても良いし、ゲート電極と重なっていなくても良いし、又はLDD領域の一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にLDD領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上のマルチゲート構造でも良いし、一つのゲート電極でも良い。
【0329】
本発明の画素を構成するトランジスタの半導体層(チャネル形成領域やソース領域やドレイン領域など)に結晶性半導体膜を用いることで、走査線駆動回路及び信号線駆動回路を画素部と一体形成することが容易になる。また、信号線駆動回路の一部を画素部と一体形成し、一部はICチップ上に形成して図56の表示パネルに示すようにCOG等で実装しても良い。このような構成とすることで、製造コストの削減を図ることができる。
【0330】
また、半導体層にポリシリコン(p−Si:H)を用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図62に示す。
【0331】
基板12701上に下地膜12702が形成されている。さらに下地膜12702上にゲート電極12703が形成されている。また、ゲート電極と同層に同じ材料からなる第1の電極12704が形成されている。ゲート電極12703の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
【0332】
また、ゲート電極12703及び第1の電極12704を覆うようにゲート絶縁膜12705が形成されている。ゲート絶縁膜12705としては酸化珪素膜や窒化珪素膜などが用いられる。
【0333】
また、ゲート絶縁膜12705上に、半導体層が形成されている。半導体層は駆動トランジスタ12722のチャネル形成領域12706、LDD領域12707及びソース又はドレイン領域となる不純物領域12708、並びに容量素子12723の第2の電極となるチャネル形成領域12709、LDD領域12710及び不純物領域12711を有する。なお、チャネル形成領域12706及びチャネル形成領域12709はチャネルドープが行われていても良い。
【0334】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜12702としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0335】
半導体層を覆って第1の層間絶縁膜12712が形成され、第1の層間絶縁膜12712上にコンタクトホールを介して配線12713が不純物領域12708と接している。また、配線12713と同層に同じ材料で第3の電極12714が形成されている。第1の電極12704、第2の電極、第3の電極12714によって容量素子12723が構成されている。
【0336】
また、第1の層間絶縁膜12712には開口部12715が形成されている。駆動トランジスタ12722、容量素子12723及び開口部12715を覆うように第2の層間絶縁膜12716が形成され、第2の層間絶縁膜12716上にコンタクトホールを介して、画素電極12717が形成されている。また、画素電極12717の端部を覆って絶縁物12718が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極12717上に有機化合物を含む層12719及び対向電極12720が形成され、画素電極12717と対向電極12720とで有機化合物を含む層12719が挟まれた領域では発光素子12721が形成されている。そして、発光素子12721の下部に開口部12715が位置している。つまり、発光素子12721からの発光を基板側から取り出すときには開口部12715を有するため透過率を高めることができる。
【0337】
また、図62(a)において画素電極12717と同層に同じ材料を用いて第4の電極12724を形成して、図62(b)のような構成としてもよい。すると、第1の電極12704、第2の電極、第3の電極12714及び第4の電極12724によって構成される容量素子12725を形成することができる。
【0338】
次に、トランジスタの半導体層にアモルファスシリコン(a−Si:H)膜を用いた場合について説明する。図63にはトップゲートのトランジスタ、図64及び図65にはボトムゲートのトランジスタの場合について示す。
【0339】
アモルファスシリコンを半導体層に用いたトップゲート構造のトランジスタの断面を図63(a)に示す。図63(a)に示すように、基板12801上に下地膜12802が形成されている。さらに下地膜12802上に画素電極12803が形成されている。また、画素電極12803と同層に同じ材料からなる第1の電極12804が形成されている。
【0340】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜12802としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0341】
また、下地膜12802上に配線12805及び配線12806が形成され、画素電極12803の端部が配線12805で覆われている。配線12805及び配線12806の上部にN型の導電型を有するN型半導体層12807及びN型半導体層12808が形成されている。また、配線12805と配線12806の間であって、下地膜12802上に半導体層12809が形成されている。そして、半導体層12809の一部はN型半導体層12807及びN型半導体層12808上にまで延長されている。なお、この半導体層はアモルファスシリコン(a−Si:H)、微結晶半導体(μ−Si:H)等の非結晶性を有する半導体膜で形成されている。また、半導体層12809上にゲート絶縁膜12810が形成されている。また、ゲート絶縁膜12810と同層の同じ材料からなる絶縁膜12811が第1の電極12804上にも形成されている。なお、ゲート絶縁膜12810としては酸化珪素膜や窒化珪素膜などが用いられる。
【0342】
また、ゲート絶縁膜12810上に、ゲート電極12812が形成されている。また、ゲート電極と同層に同じ材料でなる第2の電極12813が第1の電極12804上に絶縁膜12811を介して形成されている。第1の電極12804及び第2の電極12813で絶縁膜12811を挟まれた容量素子12819が形成されている。また、画素電極12803の端部、駆動トランジスタ12818及び容量素子12819を覆い、層間絶縁膜12814が形成されている。
【0343】
層間絶縁膜12814及びその開口部に位置する画素電極12803上に有機化合物を含む層12815及び対向電極12816が形成され、画素電極12803と対向電極12816とで有機化合物を含む層12815が挟まれた領域では発光素子12817が形成されている。
【0344】
また、図63(a)に示す第1の電極12804を図63(b)に示すように第1の電極12820で形成してもよい。第1の電極12820は配線12805及び12806と同層の同一材料で形成されている。
【0345】
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図64に示す。
【0346】
基板12901上に下地膜12902が形成されている。さらに下地膜12902上にゲート電極12903が形成されている。また、ゲート電極と同層に同じ材料からなる第1の電極12904が形成されている。ゲート電極12903の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
【0347】
また、ゲート電極12903及び第1の電極12904を覆うようにゲート絶縁膜12905が形成されている。ゲート絶縁膜12905としては酸化珪素膜や窒化珪素膜などが用いられる。
【0348】
また、ゲート絶縁膜12905上に、半導体層12906が形成されている。また、半導体層12906と同層に同じ材料からなる半導体層12907が形成されている。
【0349】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜12902としては、窒化アルミ(AlN)や酸化珪素(SiO2)、酸化窒化珪素(SiOxNy)などの単層やこれらの積層を用いることができる。
【0350】
半導体層12906上にはN型の導電性を有するN型半導体層12908、12909が形成され、半導体層12907上にはN型半導体層12910が形成されている。
【0351】
N型半導体層12908、12909上にはそれぞれ配線12911、12912が形成され、N型半導体層12910上には配線12911及び12912と同層の同一材料からなる導電層12913が形成されている。
【0352】
半導体層12907、N型半導体層12910及び導電層12913からなる第2の電極が構成される。なお、この第2の電極と第1の電極12904でゲート絶縁膜12905を挟み込んだ構造の容量素子12920が形成されている。
【0353】
また、配線12911の一方の端部は延在し、その延在した配線12911上部に接して画素電極12914が形成されている。
【0354】
また、画素電極12914の端部、駆動トランジスタ12919及び容量素子12920を覆うように絶縁物12915が形成されている。
【0355】
画素電極12914及び絶縁物12915上には有機化合物を含む層12916及び対向電極12917が形成され、画素電極12914と対向電極12917とで有機化合物を含む層12916が挟まれた領域では発光素子12918が形成されている。
【0356】
容量素子の第2の電極の一部となる半導体層12907及びN型半導体層12910は設けなくても良い。つまり第2の電極は導電層12913とし、第1の電極12904と導電層12913でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
【0357】
なお、図64(a)において、配線12911を形成する前に画素電極12914を形成することで、図64(b)に示すような、画素電極12914からなる第2の電極12921と第1の電極12904でゲート絶縁膜12905が挟まれた構造の容量素子12922を形成することができる。
【0358】
なお、図64では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図65(a)、(b)を用いて説明する。
【0359】
図65(a)に示すチャネル保護型構造のトランジスタは図64(a)に示したチャネルエッチ構造の駆動トランジスタ12919の半導体層12906のチャネルが形成される領域上にエッチングのマスクとなる絶縁物13001が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
【0360】
また、同様に、図65(b)に示すチャネル保護型構造のトランジスタは図64(b)に示したチャネルエッチ構造の駆動トランジスタ12919の半導体層12906のチャネルが形成される領域上にエッチングのマスクとなる絶縁物13001が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
【0361】
本発明の画素を構成するトランジスタの半導体層(チャネル形成領域やソース領域やドレイン領域など)に非晶質半導体膜を用いることで、製造コストを削減することができる。
【0362】
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造を用いることができる。
【0363】
なお、本実施の形態で述べた内容は、実施の形態1〜実施の形態7で述べた内容と自由に組み合わせて実施することができる。
【0364】
(実施の形態9)
本発明の表示装置、または本発明の駆動方法を用いた表示装置を表示部に有する携帯電話機の構成例について図38を用いて説明する。
【0365】
表示パネル3810はハウジング3800に脱着自在に組み込まれる。ハウジング3800は表示パネル3810のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル3810を固定したハウジング3800はプリント基板3801に嵌入されモジュールとして組み立てられる。
【0366】
表示パネル3810はFPC3811を介してプリント基板3801に接続される。プリント基板3801には、スピーカー3802、マイクロフォン3803、送受信回路3804、CPU及びコントローラなどを含む信号処理回路3805が形成されている。このようなモジュールと、入力手段3806、バッテリー3807を組み合わせ、筐体3809及び筐体3812に収納する。表示パネル3810の画素部は筐体3809に形成された開口窓から視認できように配置する。
【0367】
表示パネル3810は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成してもよい。そのICチップをCOG(Chip On Glass)で表示パネル3810に実装してもよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した表示パネルの構成の一例を図39(A)に示す。図39(A)の表示パネルは、基板3900、信号線駆動回路3901、画素部3902、走査線駆動回路3903、走査線駆動回路3904、FPC3905、ICチップ3906、ICチップ3907、封止基板3908、シール材3909を有する。このような構成とすることで、表示装置の低消費電力を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
【0368】
また、走査線や信号線に設定する信号をバッファによりインピーダンス変換することで、1行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。
【0369】
また、さらに消費電力の低減を図るため、図39(B)に示すように基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネルに実装してもよい。なお、図39(B)の表示パネルは、基板3910、信号線駆動回路3911、画素部3912、走査線駆動回路3913、走査線駆動回路3914、FPC3915、ICチップ3916、ICチップ3917、封止基板3918、シール材3919を有する。
【0370】
本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭の低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。
【0371】
また、本実施例に示した構成は携帯電話機の一例であって、本発明の表示装置はこのような構成の携帯電話機に限らず様々な構成の携帯電話機に適用することができる。
【0372】
なお、本実施形態で述べた内容は、実施の形態1〜実施の形態8で述べた内容と自由に組み合わせて実施することができる。
【0373】
(実施の形態10)
図40は表示パネル4001と、回路基板4002を組み合わせたELモジュールを示している。表示パネル4001は画素部4003、走査線駆動回路4004及び信号線駆動回路4005を有している。回路基板4002には、例えば、コントロール回路4006や信号分割回路4007などが形成されている。表示パネル4001と回路基板4002は接続配線4008によって接続されている。接続配線にはFPC等を用いることができる。
【0374】
コントロール回路4006が、実施の形態6における、コントローラ3708やメモリ3709やメモリ3710などに相当する。主に、コントロール回路4006において、サブフレームの出現順序などを制御している。
【0375】
表示パネル4001は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成してもよい。そのICチップをCOG(Chip On Glass)などで表示パネル4001に実装するとよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いて表示パネル4001に実装してもよい。
【0376】
また、走査線や信号線に設定する信号を、バッファによりインピーダンス変換することで、1行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。
【0377】
また、さらに消費電力の低減を図るため、ガラス基板上にTFTを用いて画素部を形成し、全ての信号線駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネルに実装してもよい。
【0378】
このELモジュールによりELテレビ受像機を完成させることができる。図41は、ELテレビ受像機の主要な構成を示すブロック図である。チューナ4101は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路4102と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路4103と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路4006により処理される。コントロール回路4006は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路4007を設け、入力デジタル信号をM個に分割して供給する構成としてもよい。
【0379】
チューナ4101で受信した信号のうち、音声信号は音声信号増幅回路4104に送られ、その出力は音声信号処理回路4105を経てスピーカー4106に供給される。制御回路4107は受信局(受信周波数)や音量の制御情報を入力部4108から受け、チューナ4101や音声信号処理回路4105に信号を送出する。
【0380】
ELモジュールを筐体に組みこんで、テレビ受像機を完成させることができる。ELモジュールにより、テレビ受像機の表示部が形成される。また、スピーカー、ビデオ入力端子などが適宜備えられている。
【0381】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤などの表示媒体として様々な用途に適用することができる。
【0382】
このように、本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭が低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。
【0383】
なお、本実施形態で述べた内容は、実施の形態1〜実施の形態9で述べた内容と自由に組み合わせて実施することができる。
【0384】
(実施の形態11)
本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話機、携帯型ゲーム機、電子書籍等)、記憶媒体読込部を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記憶媒体を再生し、その画像を表示しうるディスプレイを備えた装置)等が挙げられる。それらの電子機器の具体例を図42に示す。
【0385】
図42(A)は自発光型のディスプレイであり、筐体4201、支持台4202、表示部4203、スピーカー部4204、ビデオ入力端子4205等を含む。本発明は、表示部4203を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(A)に示すディスプレイが完成される。自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ディスプレイは、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0386】
図42(B)はデジタルスチルカメラであり、本体4206、表示部4207、受像部4208、操作キー4209、外部接続ポート4210、シャッター4211等を含む。本発明は、表示部4207を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(B)に示すデジタルスチルカメラが完成される。
【0387】
図42(C)はパーソナルコンピュータであり、本体4212、筐体4213、表示部4214、キーボード4215、外部接続ポート4216、ポインティングマウス4217等を含む。本発明は、表示部4214を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(C)に示すパーソナルコンピュータが完成される。
【0388】
図42(D)はモバイルコンピュータであり、本体4218、表示部4219、スイッチ4220、操作キー4221、赤外線ポート4222等を含む。本発明は、表示部4219を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(D)に示すモバイルコンピュータが完成される。
【0389】
図42(E)は記憶媒体読込部を備えた画像再生装置(具体的には、例えばDVD再生装置)であり、本体4223、筐体4224、表示部A4225、表示部B4226、記憶媒体(DVD等)読込部4227、操作キー4228、スピーカー部4229等を含む。表示部A4225は主に画像情報を表示し、表示部B4226は主に文字情報を表示するが、本発明は、表示部A4225、表示部B4226を構成する表示装置に用いることができる。なお、記憶媒体読込部を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(E)に示す画像再生装置が完成される。
【0390】
図42(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体4230、表示部4231、アーム部4232等を含む。本発明は、表示部4231を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(F)に示すゴーグル型ディスプレイが完成される。
【0391】
図42(G)はビデオカメラであり、本体4233、表示部4234、筐体4235、外部接続ポート4236、リモコン受信部4237、受像部4238、バッテリー4239、音声入力部4240、操作キー4241等を含む。本発明は、表示部4234を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(G)に示すビデオカメラが完成される。
【0392】
図42(H)は携帯電話機であり、本体4242、筐体4243、表示部4244、音声入力部4245、音声出力部4246、操作キー4247、外部接続ポート4248、アンテナ4249等を含む。本発明は、表示部4244を構成する表示装置に用いることができる。なお、表示部4244は黒色の背景に白色の文字を表示することで携帯電話機の消費電流を抑えることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図42(H)に示す携帯電話機が完成される。
【0393】
なお、発光輝度が高い発光材料を用いれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0394】
また、近年では上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなっており、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光型の表示装置は動画表示に好ましい。
【0395】
また、発光型の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話機や音響再生装置のような文字情報を主とする表示部に発光型の表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0396】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施の形態の電子機器は、実施の形態1〜実施の形態10に示したいずれの構成の表示装置を用いてもよい。
【図面の簡単な説明】
【0397】
【図1】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図2】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図3】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図4】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図5】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図6】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図7】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図8】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図9】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図10】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図11】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図12】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図13】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図14】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図15】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図16】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図17】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図18】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図19】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図20】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図21】本発明の駆動方式におけるサブフレームの出現順序の一例を示す図。
【図22】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図23】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図24】画素の信号を書き込む期間と点灯期間が分離されている場合のタイミングチャートの一例を示す図。
【図25】画素の信号を書き込む期間と点灯期間が分離されている場合の画素構成の一例を示す図。
【図26】画素の信号を書き込む期間と点灯期間が分離されていない場合のタイミングチャートの一例を示す図。
【図27】画素の信号を書き込む期間と点灯期間が分離されていない場合の画素構成の一例を示す図。
【図28】1ゲート選択期間中に2行分選択するためのタイミングチャートの一例を示す図。
【図29】画素の信号を消去する動作を行う場合のタイミングチャートの一例を示す図。
【図30】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図31】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図32】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図33】画素の信号を消去する動作を行う場合のタイミングチャートの一例を示す図。
【図34】本発明の駆動方式を用いた表示装置の一例を示す図。
【図35】本発明の駆動方式を用いた表示装置の一例を示す図。
【図36】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図37】本発明の駆動方式を制御するハードウェアの一例を示す図。
【図38】本発明の駆動方式を用いた携帯電話の一例を示す図。
【図39】本発明の駆動方式を用いた表示パネルの一例を示す図。
【図40】本発明の駆動方式を用いたELモジュールの一例を示す図。
【図41】本発明の駆動方式を用いたELテレビ受像機の一例を示す図。
【図42】本発明の駆動方式が適用される電子機器の一例を示す図。
【図43】従来の時間階調方式によるサブフレームの選択方法を示す図。
【図44】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図45】従来の時間階調方式によるサブフレームの選択方法を示す図。
【図46】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図47】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図48】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図49】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図50】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図51】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図52】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図53】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図54】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図55】本発明に用いることができる薄膜トランジスタの作製工程の一例を示す図。
【図56】本発明の画素構成を有する表示パネルを説明する図。
【図57】本発明の画素構成の有する表示装置に適用可能な発光素子の例を示す図。
【図58】発光素子の出射構造を説明する図。
【図59】カラーフィルターを用いてフルカラー表示を行う表示パネルの断面図。
【図60】表示パネルの部分断面図。
【図61】表示パネルの部分断面図。
【図62】表示パネルの部分断面図。
【図63】表示パネルの部分断面図。
【図64】表示パネルの部分断面図。
【図65】表示パネルの部分断面図。
【特許請求の範囲】
【請求項1】
1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法であって、
nビット(ここで、nは整数)で階調を表現する場合に、
2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、
前記1フレームを、2個のサブフレーム群に分割し、
前記第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、それぞれ3個以上に分割して、前記1フレームの2個の各サブフレーム群に概ね半数ずつ配置し、
前記第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、それぞれ2個に分割し、前記1フレームの2個の各サブフレーム群に1つずつ配置し、
前記第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、前記1フレームの2個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、
前記1フレームの2個のサブフレーム群の、前記第1ビット群に属するビットに相当する複数のサブフレームと、前記第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、
前記第1ビット群に属するビットに相当する複数のサブフレームと、前記第2ビット群に属するビットに相当する複数のサブフレームとの一部、または全部について、前記1フレームの2個の各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現することを特徴とする表示装置の駆動方法。
【請求項2】
1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法であって、
nビット(ここで、nは整数)で階調を表現する場合に、
2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、
前記1フレームを、k個(ここで、kはk≧3の整数)のサブフレーム群に分割し、
前記第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、それぞれ(k+1)個以上に分割して、前記1フレームのk個の各サブフレーム群に概ね同数ずつ配置し、
前記第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、それぞれk個に分割し、前記1フレームのk個の各サブフレーム群に1つずつ配置し、
前記第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、それぞれ(k−1)個以下に分割し、または分割せずに、前記1フレームのk個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、
前記1フレームのk個のサブフレーム群の、前記第1ビットに相当する複数のサブフレームと、前記第2ビットに相当する複数のサブフレームとの出現順序が概ね同じであり、
前記第1ビット群に属するビットに相当する複数のサブフレームと、前記第2ビット群に属するビットに相当する複数のサブフレームとの一部、または全部について、前記1フレームのk個の各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現することを特徴とする表示装置の駆動方法。
【請求項3】
請求項1または請求項2において、
低階調領域については、輝度を線形に変化させ、それ以外の階調領域については、輝度を非線形に変化させることを特徴とする表示装置の駆動方法。
【請求項4】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第1ビット群に属するビットに相当する全てのサブフレームが点灯した後、
前記第2ビット群または前記第3ビット群に属するビットに相当する全てのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項5】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第2ビット群または前記第3ビット群に属するビットに相当する全てのサブフレームが点灯した後、
前記第1ビット群に属するビットに相当する全てのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項6】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第1ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも1つのサブフレームが点灯し、前記第2ビット群または前記第3ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも1つのサブフレームが点灯した後、
前記第1ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項7】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第2ビット群もしくは前記第3ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも1つのサブフレームが点灯し、
上位のビットに相当する前記複数のサブフレームのうちの少なくとも1つのサブフレームが点灯した後、
前記第2ビット群または前記第3ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項8】
請求項1乃至請求項7のいずれか一項に記載の駆動方法を用いた表示装置。
【請求項9】
請求項8に記載の表示装置を用いた電子機器。
【請求項1】
1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法であって、
nビット(ここで、nは整数)で階調を表現する場合に、
2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、
前記1フレームを、2個のサブフレーム群に分割し、
前記第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、それぞれ3個以上に分割して、前記1フレームの2個の各サブフレーム群に概ね半数ずつ配置し、
前記第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、それぞれ2個に分割し、前記1フレームの2個の各サブフレーム群に1つずつ配置し、
前記第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、前記1フレームの2個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、
前記1フレームの2個のサブフレーム群の、前記第1ビット群に属するビットに相当する複数のサブフレームと、前記第2ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、
前記第1ビット群に属するビットに相当する複数のサブフレームと、前記第2ビット群に属するビットに相当する複数のサブフレームとの一部、または全部について、前記1フレームの2個の各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現することを特徴とする表示装置の駆動方法。
【請求項2】
1フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法であって、
nビット(ここで、nは整数)で階調を表現する場合に、
2進数で表示される階調の各ビットを第1ビット群、第2ビット群、第3ビット群の3種類に区別し、
前記1フレームを、k個(ここで、kはk≧3の整数)のサブフレーム群に分割し、
前記第1ビット群に属するビットに相当するa個(ここで、aは0<a<nの整数)のサブフレームを、それぞれ(k+1)個以上に分割して、前記1フレームのk個の各サブフレーム群に概ね同数ずつ配置し、
前記第2ビット群に属するビットに相当するb個(ここで、bは0<b<nの整数)のサブフレームを、それぞれk個に分割し、前記1フレームのk個の各サブフレーム群に1つずつ配置し、
前記第3ビット群に属するビットに相当するc個(ここで、cは0≦c<nの整数で、a+b+c=nを満たす)のサブフレームを、それぞれ(k−1)個以下に分割し、または分割せずに、前記1フレームのk個のサブフレーム群のうち少なくとも1個のサブフレーム群に配置し、
前記1フレームのk個のサブフレーム群の、前記第1ビットに相当する複数のサブフレームと、前記第2ビットに相当する複数のサブフレームとの出現順序が概ね同じであり、
前記第1ビット群に属するビットに相当する複数のサブフレームと、前記第2ビット群に属するビットに相当する複数のサブフレームとの一部、または全部について、前記1フレームのk個の各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現することを特徴とする表示装置の駆動方法。
【請求項3】
請求項1または請求項2において、
低階調領域については、輝度を線形に変化させ、それ以外の階調領域については、輝度を非線形に変化させることを特徴とする表示装置の駆動方法。
【請求項4】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第1ビット群に属するビットに相当する全てのサブフレームが点灯した後、
前記第2ビット群または前記第3ビット群に属するビットに相当する全てのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項5】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第2ビット群または前記第3ビット群に属するビットに相当する全てのサブフレームが点灯した後、
前記第1ビット群に属するビットに相当する全てのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項6】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第1ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも1つのサブフレームが点灯し、前記第2ビット群または前記第3ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも1つのサブフレームが点灯した後、
前記第1ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項7】
請求項1乃至請求項3のいずれか一項において、
前記1フレームのサブフレーム群のうちの少なくとも1個で、
前記第2ビット群もしくは前記第3ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも1つのサブフレームが点灯し、
上位のビットに相当する前記複数のサブフレームのうちの少なくとも1つのサブフレームが点灯した後、
前記第2ビット群または前記第3ビット群に属するビットに相当する複数のサブフレームのうちの別の1つのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項8】
請求項1乃至請求項7のいずれか一項に記載の駆動方法を用いた表示装置。
【請求項9】
請求項8に記載の表示装置を用いた電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図60】
【図61】
【図62】
【図63】
【図64】
【図65】
【公開番号】特開2006−317909(P2006−317909A)
【公開日】平成18年11月24日(2006.11.24)
【国際特許分類】
【出願番号】特願2006−79681(P2006−79681)
【出願日】平成18年3月22日(2006.3.22)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成18年11月24日(2006.11.24)
【国際特許分類】
【出願日】平成18年3月22日(2006.3.22)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]