表示装置および電子機器
【課題】画面の明るさが瞬間的に変化する(フラッシュ)現象を防止または抑制する。
【解決手段】発光ダイオード(OLED)、駆動トランジスタMdおよび保持キャパシタCsを含む画素回路3(i,j)と、画素回路3(i,j)の駆動のための制御信号(電源駆動パルスDS)を発生する駆動信号発生回路(水平画素ライン駆動回路41)とを有する。水平画素ライン駆動回路41は、OLEDを逆バイアスしない発光停止のための期間(発光停止処理期間(LM−STOP))を規定する第2レベル(中電位Vcc_M)と、中電位Vcc_Mより低いレベルでOLEDを逆バイアスする処理期間を規定する第1レベル(低電位Vcc_L)と、中電位Vcc_Mより高く発光許可期間を規定する第3レベル(高電位Vcc_H)とを有する電源駆動パルスDSを発生し、画素回路3(i,j)画素回路に供給する。
【解決手段】発光ダイオード(OLED)、駆動トランジスタMdおよび保持キャパシタCsを含む画素回路3(i,j)と、画素回路3(i,j)の駆動のための制御信号(電源駆動パルスDS)を発生する駆動信号発生回路(水平画素ライン駆動回路41)とを有する。水平画素ライン駆動回路41は、OLEDを逆バイアスしない発光停止のための期間(発光停止処理期間(LM−STOP))を規定する第2レベル(中電位Vcc_M)と、中電位Vcc_Mより低いレベルでOLEDを逆バイアスする処理期間を規定する第1レベル(低電位Vcc_L)と、中電位Vcc_Mより高く発光許可期間を規定する第3レベル(高電位Vcc_H)とを有する電源駆動パルスDSを発生し、画素回路3(i,j)画素回路に供給する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バイアス電圧が印加されたときに自発光する発光ダイオードと、その駆動電流を制御する駆動トランジスタと、駆動トランジスタの制御ノードに結合する保持キャパシタとを、画素回路内に有する表示装置および電子機器に関する。
【背景技術】
【0002】
自発光型表示装置に用いられる電気光学素子として、有機エレクトロルミネッセンス(Organic Electro Luminescence)素子が知られている。有機エレクトロルミネッセンス素子は、一般に、OLED(Organic Light Emitting Diode)と称され、発光ダイオードの一種である。
【0003】
OLEDは、下部電極と上部電極との間に、有機正孔輸送層や有機発光層などとして機能する複数の有機薄膜を積層させている。OLEDは、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、OLEDを流れる電流値を制御することで発色の階調を得ている。そのため、OLEDを電気光学素子として用いる表示装置は、OLEDの電流量を制御するための駆動トランジスタと、駆動トランジスタの制御電圧を保持するキャパシタとを含む画素回路が画素ごとに設けられている。
【0004】
画素回路は様々なものが提案され、主なものでは4トランジスタ(4T)・1キャパシタ(1C)型、4T・2C型、5T・1C型、3T・1C型などが知られている。
これらは何れもTFT(Thin Film Transistor)から形成されるトランジスタの特性バラツキに起因する画質低下を防止するものであり、データ電圧が一定ならば画素回路内部で駆動電流が一定となるように制御し、これによって画面全体のユニフォミティ(輝度の均一性)を向上させることを目的とする。とくに画素回路内でOLEDを電源に接続するときに、入力する映像信号の画素データに応じて電流量を制御する駆動トランジスタの特性バラツキが、直接的にOLEDの発光輝度に影響を与える。
【0005】
駆動トランジスタの特性バラツキで最大のものは閾値電圧のバラツキである。このため、駆動トランジスタの閾値電圧バラツキに因る影響が駆動電流からキャンセルされるように、駆動トランジスタのゲートソース間電圧を補正する必要がある。以下、この補正を「閾値電圧補正または閾値補正」という。
さらに、閾値電圧補正を行うことを前提に、駆動トランジスタの電流駆動能力から閾値バラツキ起因成分等を減じた駆動能力成分(一般には、移動度と称されている)の影響がキャンセルされるように上記ゲートソース間電圧を補正すると、より一層高いユニフォミティが得られる。以下、この駆動能力成分の補正を「移動度補正」という。
駆動トランジスタの閾値電圧や移動度の補正については、例えば、特許文献1に詳しく説明されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−215213号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上記特許文献1に記載されているように、画素回路の構成によっては、閾値電圧や移動度の補正時に発光ダイオード(有機EL素子)を非発光とするため、当該発光ダイオードを逆バイアスした状態で上記補正を行う場合がある。この場合、表示画面が切り替わる際に、時として、画面全体の明るさが瞬間的に変化する現象が生じる。この現象は、瞬間的に画面が明るく光るような場合が特に目立つことから、以下、「フラッシュ現象」と称する。
本発明は、この画面全体の明るさが瞬間的に変化する(フラッシュ)現象を防止または抑制することができる表示装置および電子機器に関する。
【課題を解決するための手段】
【0008】
発明の一形態(第1形態)に関わる自発光型表示装置は、発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路と、駆動信号発生回路とを有する。
前記駆動信号発生回路は、前記発光ダイオードを逆バイアスしない発光停止のための期間を規定する第2レベルと、前記第2レベルより低いレベルで前記発光ダイオードを逆バイアスする第1レベルと、前記第2レベルより高く発光許可期間を規定する第3レベルとを有する前記駆動信号を発生し、当該駆動信号を前記画素回路に供給する。
【0009】
本発明の他の形態(第2形態)に関わる自発光型表示装置は、上記第1形態の特徴に加えて、次の特徴を有する。
すなわち、第2形態の自発光型表示装置は、前記駆動トランジスタと前記発光ダイオードのアノードが接続され、前記発光ダイオードのカソードの電位が前記第1レベルと前記第2レベルとの間の所定レベルで固定され、前記駆動信号発生回路は、前記第2レベル、前記第1レベル、前記第3レベルが各レベル固有の期間で繰り返される前記駆動信号を発生し、当該発生した駆動信号を、前記駆動トランジスタの動作電流が流れる2つのノードのうち、前記発光ダイオードが接続されたノードと反対のノードから前記駆動トランジスタを介して前記発光ダイオードに供給する。
【0010】
本発明の他の形態(第3形態)に関わる自発光型表示装置の駆動方法は、発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路を備える自発光型表示装置の駆動方法であって、以下の諸ステップを含む。
(1)前記発光ダイオードを逆バイアスしないで発光停止を行う発光停止処理ステップ、
(2)前記発光ダイオードを逆バイアスするとともに前記保持キャパシタの保持電圧を初期化する一定期間の初期化ステップ、
(3)前記駆動トランジスタに対する補正とデータ電圧の前記制御ノードへの書き込みとを行う補正・書き込みステップ、
(4)前記書き込んだデータ電圧に応じて、前記発光ダイオードに発光可能バイアスを印加する発光可能バイアスの印加ステップ。
【0011】
ところで、本発明者等は、前述した「フラッシュ現象」の原因を解析した結果、この現象は、発光ダイオード(有機EL素子等)の逆バイアス期間の長短に関係していることを見出している。
有機EL素子の逆バイアスについて、上記特許文献1には、5T・1C型の画素回路において、有機発光ダイオードOLED(有機EL素子)を逆バイアスした状態で閾値電圧補正を行う制御が記載されている(上記特許文献1の第1および第2実施形態参照、例えば第1実施形態における段落[0046]等の記載参照)。特許文献1では、1つの画素に対する駆動のみに着目した説明をしているため記載されていないが、実際の有機ELディスプレイにおいては、有機EL素子の逆バイアスは、1フィールド前の画面表示期間(1F)における発光終点から開始され、補正期間を経て次の発光時に解消される。そのため、逆バイアスの長さ(始点)が、有機EL素子の発光許可期間の長さに依存し、時として変化する。
【0012】
有機EL素子は、流れる電流量が極端に大きくなると経時変化により、その特性が低下する。この特性の低下は、前述した閾値電圧や移動度の補正である程度補償(補正)されるが、極端な特性低下は完全に補正できないため、特性低下は最初から小さいほうが望ましい。このため、発光輝度を上げる制御を行う場合、駆動電流量を上げるのではなく発光許可期間を長くする制御(パルスのデューティ比制御)を行うことがある。
また、電流周囲の環境が明るいときは全体の発光輝度を上げて画面を見やすくするために、上記補正の限界を考慮して発光許可期間を長くする制御を行うことがある。さらに、低消費電力化の要請から輝度を下げるが、このとき駆動電流量を下げるのではなく発光時間を短くして対処する場合がある。
【0013】
画面の明るさを、平均的な画素の発光輝度を上下して変化させる場合、その画面の切り替え時に「フラッシュ現象」が観測されることから、逆バイアス期間の長短に依存して、フラッシュ現象の出方が変わってくる。この観点から、本発明者らは、発光ダイオード(有機EL素子等)を逆バイアスするときに、発光ダイオードの等価容量値が時間的に変化し、これが補正の精度に影響を与えるため、輝度が画面全体で変化しているという結論を得ている。
【0014】
よって、本発明の上述した第1〜第3形態では、発光ダイオードに対し発光停止を行う際には、発光ダイオードを逆バイアスしないで発光だけ停止するための第2レベルの駆動信号を印加し、第1レベルの駆動信号を印加して発光ダイオードを逆バイアスする期間を一定にすることを可能としている。
このことを利用して、発光可能期間が変更されたときは第2レベルの(発光停止処理)期間を可変として、発光可能期間の変動を吸収することができる。
このため、逆バイアス期間を一定としても、実際に発光させる発光許可期間の長さを変更することが容易である。
【0015】
逆バイアス印加時間が一定なら、閾値電圧や移動等の補正後に、同じデータ電圧を入力した画素回路間でほぼ同じ程度に、発光ダイオードの制御ノードのバイアス電圧が揃う。つまり、逆バイアス印加時間が異なることによる発光ダイオードに対する発光前のバイアス電圧の誤差成分は発生しない。よって、より補正の精度が向上し、同じデータ電圧が入力されているならば、画素の発光強度はほぼ一定となる。
【発明の効果】
【0016】
本発明に関わる表示装置と電子機器によれば、逆バイアス印加時間を一定にできることから、同じデータ電圧が入力されているならば、画素の発光強度はほぼ一定となり、結果として、いわゆるフラッシュ現象を有効に防止または抑制可能である。
【図面の簡単な説明】
【0017】
【図1】本発明の実施形態に関わる有機ELディスプレイの主要構成例を示すブロック図である。
【図2】本発明の実施形態に関わる画素回路の基本構成を含むブロック図である。
【図3】有機発光ダイオードの特性を示すグラフと式を示す図である。
【図4】本発明の実施形態に関わる表示制御における各種信号や電圧の波形を示すタイミングチャートである。
【図5】本発明の実施形態に関わり、3値の電源駆動パルスを発生する回路のブロック図である。
【図6】図5に示すシフトレジスタから出力される第1および第2パルスP1,P2を示すための波形図である。
【図7】図5に示すユニットの一構成例を示す回路図である。
【図8】発光停止期間までの動作説明図である。
【図9】閾値電圧補正の終了前までの動作説明図である。
【図10】発光許可期間までの動作説明図である。
【図11】補正効果の説明図である。
【図12】本発明の実施形態に対する比較例に関わり、表示制御における各種信号や電圧の波形を示すタイミングチャートである。
【図13】フラッシュ現象を説明するための信号波形と発光強度の変化を示すタイミングチャートである。
【図14】本発明を適用した実施形態における信号波形と発光強度の変化を示すタイミングチャートである。
【発明を実施するための形態】
【0018】
以下、本発明の実施形態を、2T・1C型の画素回路を有する有機ELディスプレイを例として、図面を参照して説明する。
【0019】
<全体構成>
図1に、本発明の実施形態に関わる有機ELディスプレイの主要構成を示す。
図解する有機ELディスプレイ1は、複数の画素回路(PXLC)3(i,j)がマトリクス状に配置されている画素アレイ2と、画素アレイ2を駆動する垂直駆動回路(Vスキャナ)4および水平駆動回路(Hセレクタ:HSEL)5とを含む。
Vスキャナ4は、画素回路3の構成により複数設けられている。ここではVスキャナ4が、水平画素ライン駆動回路(Drive Scan)41と、書き込み信号走査回路(Write Scan)42とを含んで構成されている。Vスキャナ4およびHセレクタ5は「駆動回路」の一部であり、「駆動回路」は、Vスキャナ4とHセレクタ5の他に、これらにクロック信号を与える回路や制御回路(CPU等)など、不図示の回路も含む。とくに水平画素ライン駆動回路41と、その駆動のためのクロック信号を与える回路や制御回路(CPU等)を「駆動信号発生回路」と称する。
【0020】
図1に示す画素回路の符号「3(i,j)」は、当該画素回路が垂直方向(縦方向)のアドレスi(i=1,2)と、水平方向(横方向)のアドレスj(j=1,2,3)を持つことを意味する。これらのアドレスiとjは最大値をそれぞれ「n」と「m」とする1以上の整数をとる。ここでは図の簡略化のためn=2、m=3の場合を示す。
このアドレス表記は、以後の説明や図面において画素回路の素子、信号や信号線ならびに電圧等についても同様に適用する。
【0021】
画素回路3(1,1)、3(2,1)が垂直方向の映像信号線DTL(1)に接続されている。同様に、画素回路3(1,2)、3(2,2)が垂直方向の映像信号線DTL(2)に接続され、画素回路3(1,3)、3(2,3)が垂直方向の映像信号線DTL(3)に接続されている。映像信号線DTL(1)〜DTL(3)は、Hセレクタ5によって駆動される。
第1行の画素回路3(1,1)、3(1,2)および3(1,3)が書込走査線WSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が書込走査線WSL(2)に接続されている。書込走査線WSL(1),WSL(2)は、水平画素ライン駆動回路41によって駆動される。
また、第1行の画素回路3(1,1)、3(1,2)および3(1,3)が電源走査線DSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が電源走査線DSL(2)に接続されている。電源走査線DSL(1),DSL(2)は、書き込み信号走査回路42によって駆動される。
【0022】
映像信号線DTL(1)〜DTL(3)を含むm本の映像信号線の何れか1本を、以下、符号「DTL(j)」により表記する。同様に、書込走査線WSL(1),WSL(2)を含むn本の書込走査線の何れか1本を符号「WSL(i)」により表記し、電源走査線DSL(1),DSL(2)を含むn本の電源走査線の何れか1本を符号「DSL(i)」により表記する。
映像信号線DTL(j)に対し、表示画素行(表示ラインともいう)を単位として一斉に映像信号が排出される線順次駆動、あるいは、同一行の映像信号線DTL(j)に順次、映像信号が排出される点順次駆動があるが、本実施形態では、そのどの駆動法でもよい。
【0023】
<画素回路>
図2に、画素回路3(i,j)の一構成例を示す。
図解する画素回路3(i,j)は、有機発光ダイオードOLEDを制御する回路である。画素回路は、有機発光ダイオードOLEDの他に、NMOSタイプのTFTからなる駆動トランジスタMdおよびサンプリングトランジスタMsと、1つの保持キャパシタCsとを有する。
【0024】
有機発光ダイオードOLEDは、特に図示しないが、例えば上面発光型の場合、透明ガラス等からなる基板に形成されたTFT構造の上にアノード電極を最初に形成し、その上に、正孔輸送層、発光層、電子輸送層、電子注入層等を順次堆積させて有機多層膜を構成する積層体を形成し、積層体の上に透明電極材料からなるカソード電極を形成した構造を有する。アノード電極が正側の電源に接続され、カソード電極が負側の電源に接続される。
【0025】
有機発光ダイオードOLEDのアノードとカソードの電極間に所定の電界が得られるバイアス電圧を印加すると、注入された電子と正孔が発光層において再結合する際に有機多層膜が自発光する。有機発光ダイオードOLEDは、有機多層膜を構成する有機材料を適宜選択することで赤(R),緑(G),青(B)の各色での発光が可能であることから、この有機材料を、例えば各行の画素にR,G,Bの発光が可能に配列することで、カラー表示が可能となる。あるいは、白色発光の有機材料を用いて、フィルタの色でR,G,Bの区別を行ってもよい。R,G,Bの他にW(ホワイト)を加えた4色構成でもよい。
【0026】
駆動トランジスタMdは、有機発光ダイオードOLEDに流す電流量を制御して表示階調を規定する電流制御手段として機能する。
駆動トランジスタMdのドレインが、電源電圧の供給を制御する電源走査線DSL(i)に接続され、ソースが有機発光ダイオードOLEDのアノードに接続されている。
【0027】
サンプリングトランジスタMsは、画素階調を決めるデータ電位Vsigの供給線(映像信号線DTL(j))と駆動トランジスタMdのゲート(制御ノードNDc)との間に接続されている。サンプリングトランジスタMsのソースとドレインの一方が駆動トランジスタMdのゲート(制御ノードNDc)に接続され、もう片方が映像信号線DTL(j)に接続されている。映像信号線DTL(j)に、Hセレクタ5(図1参照)からデータ電位Vsigを持つデータパルスが所定の間隔で供給される。サンプリングトランジスタMsは、データ電位の供給期間(データパルスの持続時間(duration time))の適正なタイミングで、当該画素回路で表示すべきレベルのデータをサンプリングする。これは、サンプリングすべき所望のデータ電位Vsigを持つデータパルスの前部または後部における、レベルが不安定な遷移期間の表示映像に与える影響を排除するためである。
【0028】
駆動トランジスタMdのゲートとソース(有機発光ダイオードOLEDのアノード)との間に、保持キャパシタCsが接続されている。保持キャパシタCsの役割については、後述の動作説明で明らかにする。
【0029】
図2では、水平画素ライン駆動回路41により、電源駆動パルスDS(i)が駆動トランジスタMdのドレインに供給され、駆動トランジスタMdの補正時や有機発光ダイオードOLEDが実際に発光する時の電源供給が行われる。電源駆動パルスDS(i)の波形については後述する。
また、書き込み信号走査回路42により、比較的短い持続時間の書込駆動パルスWS(i)がサンプリングトランジスタMsのゲートに供給され、サンプリング制御が行われる。
なお、電源供給の制御は、駆動トランジスタMdのドレインと電源電圧の供給線との間にトランジスタをもう1つ挿入し、そのゲートを水平画素ライン駆動回路41により制御する構成であってもよい(後述の変形例参照)。
【0030】
図2では有機発光ダイオードOLEDのアノードが駆動トランジスタMdを介して正側の電源から電源電圧の供給を受け、有機発光ダイオードOLEDのカソードがカソード電位Vcathを供給する所定の電圧線(負側の電源線)に接続されている。
【0031】
通常、画素回路内の全てのトランジスタはTFTで形成されている。TFTのチャネルが形成される薄膜半導体層は、多結晶シリコン(ポリシリコン)または非晶質シリコン(アモルファスシリコン)等の半導体材料からなる。ポリシリコンTFTは移動度を高くとれるが特性ばらつきが大きいため、表示装置の大画面化に適さない。よって、大画面を有する表示装置では、一般に、アモルファスシリコンTFTが用いられる。ただし、アモルファスシリコンTFTではPチャネル型TFTが形成し難いため、上述した画素回路3(i,j)のように、すべてのTFTをNチャネル型とすることが望ましい。
【0032】
ここで、画素回路3(i,j)は、本実施形態で適用可能な画素回路の一例、即ち2トランジスタ(2T)・1キャパシタ(1C)型の基本構成例である。よって、本実施形態で用いることができる画素回路は、上記画素回路3(i,j)を基本構成として、さらにトランジスタやキャパシタを付加した画素回路であってもよい(後述の変形例参照)。また、基本構成において、保持キャパシタCsを電源電圧の供給線と駆動トランジスタMdのゲートとの間に接続するものもある。
具体的に、本実施形態で採用可能な2T・1C型以外の画素回路として、後述する変形例で幾つかを簡単に述べるが、例えば、4T・1C型、4T・2C型、5T・1C型、3T・1C型などであってもよい。
【0033】
図2の構成を基本とする画素回路では、閾値電圧補正時や移動度補正時に有機発光ダイオードOLEDを逆バイアスすると、詳細は後述するが、有機発光ダイオードOLEDの逆バイアス時の等価容量値が保持キャパシタCsの値より十分大きくできるため、有機発光ダイオードOLEDのアノードが電位的にほぼ固定され、補正精度が向上する。このため、逆バイアス状態で補正を行うことが望ましい。
カソード電位Vcathを接地せずに、カソードを電位制御が可能な所定の電圧線に接続しているのは、逆バイアスを行うためである。有機発光ダイオードOLEDを逆バイアスするには、例えば、電源駆動パルスDS(i)の基準電位(低電位Vcc_L)より、カソード電位Vcathを小さくする。
【0034】
<表示制御>
図2の回路におけるデータ書き込み時の動作を、閾値電圧と移動度の補正動作と併せて説明する。これらの一連の動作を「表示制御」という。
最初に、補正対象となる駆動トランジスタと有機発光ダイオードOLEDの特性について説明する。
【0035】
図2に示す駆動トランジスタMdの制御ノードNDcには、保持キャパシタCsが結合されている。映像信号線DTL(j)を伝送するデータパルスの有効電位であるデータ電位VsigがサンプリングトランジスタMsでサンプリングされ、これにより得られた電位が制御ノードNDcに印加され、保持キャパシタCsで保持される。駆動トランジスタMdのゲートに所定の電位が印加された時、そのドレイン電流Idsは、印加電位に応じた値を持つゲートソース間電圧Vgsに応じて決まる。
ここで駆動トランジスタMdのソース電位Vsを、上記データパルスの基準電位(データ基準電位Vo)に初期化してから、サンプリングを行うとする。サンプリング後のデータ電位Vsig、より正確には、データ基準電位Voとデータ電位Vsigとの電位差で規定されるデータ電圧Vinの大きさに応じたドレイン電流Idsが駆動トランジスタMdに流れ、これがほぼ有機発光ダイオードOLEDの駆動電流Idとなる。
よって、駆動トランジスタMdのソース電位Vsがデータ基準電位Voで初期化されている場合、有機発光ダイオードOLEDがデータ電位Vsigに応じた輝度で発光する。
【0036】
図3に、有機発光ダイオードOLEDのI−V特性のグラフと、駆動トランジスタMdのドレイン電流Ids(OLEDの駆動電流Idにほぼ相当)の一般式を示す。
有機発光ダイオードOLEDは、よく知られているように、熱によりI−V特性が図3のように変化する。このとき、図2の画素回路では、駆動トランジスタMdが一定のドレイン電流Idsを流そうとしても、図3に示すグラフから分かるように有機発光ダイオードOLEDの印加電圧が大きくなるため、有機発光ダイオードOLEDのソース電位Vsが上昇する。このとき駆動トランジスタMdのゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧Vgsが維持されるように、ソース電位と共にゲート電位も上昇し、ドレイン電流Idsはほぼ一定に保たれ、このことが有機発光ダイオードOLEDの発光輝度を変化させないように作用する。
【0037】
しかしながら、画素回路ごとに駆動トランジスタMdの閾値電圧Vth、移動度μが異なっているため、図3の式に応じて、ドレイン電流Idsにバラツキが生じ、表示画面内で与えられているデータ電位Vsigが同じ2つの画素であっても、当該2つの画素間で発光輝度が異なる。
【0038】
なお、図3の式において、符号“Ids”は、飽和領域で動作する駆動トランジスタMdのドレインとソース間に流れる電流を表す。また、当該駆動トランジスタMdにおいて、“Vth”が閾値電圧を、“μ”が移動度を、“W”が実効チャネル幅(実効ゲート幅)を、“L”が実効チャネル長(実効ゲート長)を、それぞれ表す。また、“Cox”が当該駆動トランジスタMdの単位ゲート容量、即ち単位面積当たりのゲート酸化膜容量と、ソースやドレインとゲート間のフリンジング容量との総和を表す。
【0039】
Nチャネル型の駆動トランジスタMdを有する画素回路は、駆動能力が高く製造プロセスを簡略化できる利点があるが、閾値電圧Vthや移動度μのばらつきを抑えるため、それらの補正動作を、発光可能なバイアス設定に先立って行う必要がある。
【0040】
図4(A)〜図4(E)は、表示制御における各種信号や電圧の波形を示すタイミングチャートである。ここでの表示制御では行単位でデータ書き込みを順次行うものとする。図4では、第1行の画素回路3(1,j)が書き込み対象の行(表示ライン)であり、第1行の表示ラインに対し、フィールドF(1)において表示制御を行う場合を示している。なお、図4では、それより前のフィールドF(0)の制御については、その一部(発光停止の制御)を示している。
【0041】
図4(A)は、映像信号Ssigの波形図である。図4(B)は、書込対象の表示ラインに供給される書込駆動パルスWSの波形図である。図4(C)は、書込対象の表示ラインに供給される電源駆動パルスDSの波形図である。図4(E)は、書込対象の表示ラインに属する1つの画素回路3(1,j)における駆動トランジスタMdのゲート電位Vg(制御ノードNDcの電位)の波形図である。図4(F)は、書込対象の表示ラインに属する1つの画素回路3(1,j)における駆動トランジスタMdのソース電位Vs(有機発光ダイオードOLEDのアノード電位)の波形図である。
【0042】
[期間の定義]
図4(A)の上部に記載しているように、1フィールド(または1フレーム)前画面の発光許可期間(LM0)の後に、前画面の発光停止処理期間(LM−STOP)が続いている。ここから次画面の処理が始まり、時系列の順で、「補正準備期間」としての初期化期間(INT)、閾値電圧補正期間(VTC)、書込み&移動度補正期間(W&μ)、発光許可期間(LM1)、発光停止処理期間(LM−STOP)と、各処理期間が推移する。
【0043】
[駆動パルスの概略]
図4では、波形図の適当な箇所に時間表示を、符号“T0Ca,T0Cb,T15,…,T19,T1A,T1B,T1Ca,T1Cb”により示している。時間“T0Ca,T0Cb”がフィールドF(0)に対応し、時間“T15〜T1Cb”がフィールドF(1)に対応する。
【0044】
書込駆動パルスWSは、図4(B)に示すように、“L”レベルで非アクティブ、“H”レベルでアクティブの所定数のサンプリングパルスSP1を画面(1フィールド)ごとに含む。サンプリングパルスSP1の後に書き込みパルスWPが重畳されている。このように、サンプリングパルスSP1と書き込みパルスWPから書込駆動パルスWSが構成される。
【0045】
m本(数百〜千数百本)の映像信号線DTL(j)(図1および図2参照)に供給される映像信号Ssigは、線順次表示ではm本の映像信号線DTL(j)に同時に供給される。図4では、第1行の表示に重要な映像信号パルスPP(1)のみ示す。映像信号パルスPP(1)のデータ基準電位Voからの波高値が、当該表示制御で表示させたい(書き込みたい)階調値、即ちデータ電圧Vinに該当する。この階調値(=Vin)は、第1行の各画素で同じ場合(単色表示の場合)もあるが、通常、表示画素行の階調値に応じて変化している。
【0046】
図4は、主として、第1行内における1つの画素についての動作を説明するためのものであるが、同一行の他の画素では、この表示階調値が異なることがある以外、制御自体は、図示の画素駆動制御と時間をずらして並列に実行される。
【0047】
本実施形態における発光制御の特徴は、電源駆動パルスDSの電位を3値に制御することである。
図4(C)に示すように、電源駆動パルスDSは、り、この制御は図1および図2に示す水平画素ライン駆動回路41が行う。
電源駆動パルスDSがとる3値は、「第1レベル」としての低電位Vcc_Lと、「第3レベル」としての高電位Vcc_Hと、低電位Vcc_Lと高電位Vcc_Hの間の所定電位である「第2レベル」としての中電位Vcc_Mとである。
第2レベル(中電位Vcc_M)は、有機発光ダイオードOLEDを逆バイアスしないが非発光とするアノード電位を与えるための電位である。第1レベル(低電位Vcc_L)は、有機発光ダイオードOLEDを逆バイアスする非発光のアノード電位を与えるための電位である。第3レベル(高電位Vcc_H)は、有機発光ダイオードOLEDのアノードを発光可能にバイアスするための電位である。
3値の電源駆動パルスDSは、図1および図2に示す水平画素ライン駆動回路41により発生する。
【0048】
[3値発生回路例]
図5に、3値の電源駆動パルスDSを発生する水平画素ライン駆動回路41のより詳細なブロック図を示す。
図5に図解する水平画素ライン駆動回路41は、デューティ比が異なる2種類の同期パルス(第1パルスP1と第2パルスP2)を発生し、シフトするシフトレジスタ411と、第1パルスP1と第2パルスP2を入力し、3値の電源駆動パルスDSを発生するDS発生回路412とを有する。
【0049】
図6(A)と図6(B)に、第1パルスP1と第2パルスP2の4フィールド相当の波形図を示す。
図6(A)に示す第1パルスP1は、発光停止処理期間(LM−STOP)と初期化期間(INT)との合計時間に相当する“H”レベルをとり、1フィールド内のその他の期間は“L”レベルをとる波形を有する。
図6(B)に示す第2パルスP2は、初期化期間(INT)に“L”レベルをとり、1フィールド内のその他の期間は“H”レベルをとる波形を有する。
【0050】
図5に示すシフトレジスタ411は、不図示のクロック発生回路からクロック信号を入力し、クロック信号から、図6に示す1フィールド分の第1および第2パルスP1,P2を発生して、発生した2つのパルスをそれぞれシフトさせる回路である。あるいは、シフトレジスタ411は、他の不図示のパルス発生回路で発生した第1および第2パルスP1,P2を単に、シフトさせるものでもよい。
シフトレジスタ411に、第1および第2パルスP1,P2の出力のための出力タップが、パルスごとにn個、合計2n個設けられている。この数「n」は、画素アレイ2が有する画素行数nと同じ数であり、各画素行に対して、第1パルスP1の出力タップと第2パルスP2の出力タップが対で設けられている。
【0051】
DS発生回路412は、同じ構成のユニット412Uをn個含んで構成されている。
ユニット412Uは、第1入力(in1)と第2入力(in2)と出力(out)とを有し、第1入力(in1)から入力される第1パルスP1と、第2入力(in2)から入力される第2パルスP2を波形合成して3値の電源駆動パルスDSを発生し出力(out)から出力する回路である。各ユニット412Uは同じ構成を有する。
【0052】
図7に、1つのユニット412Uの回路例を示す。本例では、第1レベル(低電位Vcc_L)が第1基準電位Vss1、第2レベル(中電位Vcc_M)が第2基準電位Vss2、第3レベル(高電位Vcc_H)が電源電位Vddである。
図7に示すユニット412Uは、2つのNMOS構成のトランジスタN1,N2と、1つのPMOS構成のトランジスタP1と、2入力を有する2つのアンド回路AND1,AND2と、1つのインバータINV1とを有する。
【0053】
トランジスタP1とN1が、電源電位Vddの供給線と第2基準電位Vss2の供給線との間に縦続接続され、トランジスタP1とN1間のノードが出力(out)に接続されている。出力(out)と第1基準電位Vss1の供給線との間に、トランジスタN2が接続されている。
トランジスタP1のゲートと、アンド回路AND1の一方入力と、アンド回路AND2の一方入力とが、第1入力(in1)に接続されている。アンド回路AND1の他方入力が第2入力(in2)に接続され、アンド回路AND2の他方入力がインバータINV1を介して第2入力(in2)に接続されている。
アンド回路AND1の出力がトランジスタN1のゲートに接続され、アンド回路AND2の出力がトランジスタN2のゲートに接続されている。
【0054】
図7に示す回路の動作を、図6を参照して説明する。
図6(C)および図6(D)に示すように、時間t0以前は、第1パルスP1が“H”レベル、第2パルスP2が“L”レベルである。このとき、トランジスタP1がオフ、アンド回路AND1の出力が“L”でトランジスタN1がオフ、アンド回路AND2の出力が“H”でトランジスタN2がオンしているため、出力(out)は第1基準電位Vss1を出力している(図6(B))。
【0055】
発光許可期間(LM)に対応する時間t0〜t1の区間になると第1パルスP1が“H”レベルから“L”レベルに遷移し、第2パルスP2が“L”レベルから“H”レベルに遷移する。このため、図7において、トランジスタP1がターンオンし、アンド回路AND2の出力が“H”から“L”に遷移し、トランジスタN2がオフする。このときアンド回路AND1の入力が共に反転するものの、出力は“L”を維持するためトランジスタN1はオフのままである。よって、出力(out)は、第1基準電位Vss1の出力状態から、電源電位Vddの出力状態に切り替わる(図6(B))。
【0056】
発光停止処理期間(LM−STOP)に対応する時間t1〜t2の区間になると第1パルスP1が“L”レベルから“H”レベルに遷移する。このため、図7において、トランジスタP1がオフし、アンド回路AND1の入力に“H”が揃うため、その出力が“L”から“H”に遷移し、トランジスタN1がターンオンする。このときアンド回路AND2の一方入力が反転するものの、他方入力が“L”のままであるため出力は“L”を維持し、トランジスタN2はオフのままである。よって、出力(out)は、電源電位Vddの出力状態から、第2基準電位Vss2の出力状態に切り替わる(図6(B))。
【0057】
初期化期間(INT)に対応する時間t2〜t3の区間になると第2パルスP2が“H”レベルから“L”レベルに遷移する。このため、図7において、アンド回路AND2の入力に“H”が揃うため、その出力が“L”から“H”に遷移し、トランジスタN2がターンオンする。このときアンド回路AND2の他方入力が“H”から“L”反転するため、その出力も“H”から“L”に反転し、トランジスタN1がオフする。第1パルスP1は“H”レベルを維持するため、トランジスタP1はオフのままである。よって、出力(out)は、第2基準電位Vss2の出力状態から第1基準電位Vss1の出力状態に切り替わる(図6(B))。
以上ようにして、3値を有する波形の電源駆動パルスDSが発生し、同じ3値波形が続く他のフィールドでも同様に繰り返される。
【0058】
なお、第2行(の画素回路3(2,j))、第3行(の画素回路3(3,j))については、特に図示しないが、例えば、1水平期間ずつ各パルス(書込駆動パルスWSと電源駆動パルスDS)が順次遅れて印加される。
よって、ある行に対して「閾値電圧補正」と「書込み&移動度補正」とを行っている期間に、それより前の行に対しては「発光停止処理」と「初期化」が実行されることから、「閾値電圧補正」と「書込み&移動度補正」に限ってみると行単位でシームレスな処理が実行される。よって、無駄な期間は発生しない。
【0059】
つぎに、以上のパルス制御の下における、図4(D)および図4(E)に示す駆動トランジスタMdのソースやゲートの電位変化と、それに伴う動作を、図4(A)に示す期間ごとに説明する。
なお、ここでは図8(A)〜図10(B)に示す第1行の画素回路3(1,j)の動作説明図、ならびに、図2等を適宜参照する。
【0060】
[前画面の発光許可期間(LM0)]
第1行の画素回路3(1,j)について、時間T0Ca以前のフィールドF(0)(前画面)における発光許可期間(LM0)では、図4(B)に示すように書込駆動パルスWSが“L”レベルであるため、サンプリングトランジスタMsがオフしている。このとき図4(C)に示すように、電源駆動パルスDSが高電位Vcc_Hの印加状態にある。
【0061】
図8(A)に示すように、前画面のデータ書き込み動作によって駆動トランジスタMdのゲートにデータ電圧Vin0が入力され保持されている。このときデータ電圧Vin0に応じて、有機発光ダイオードOLEDが発光状態にあるとする。駆動トランジスタMdは飽和領域で動作するように設定されているため、有機発光ダイオードOLEDに流れる駆動電流Id(=Ids)は、保持キャパシタCsに保持されている駆動トランジスタMdのゲートソース間電圧Vgsに応じて、前述した図3に示す式から算出される値をとる。
【0062】
[発光停止処理期間(LM−STOP)]
図4において時間T0Caで発光停止処理が開始される。
時間T0Caになると、水平画素ライン駆動回路41(図2参照)が、図4(C)に示すように、電源駆動パルスDSの電位を高電位Vcc_Hから中電位Vcc_Mに切り替える。中電位Vcc_Mは、有機発光ダイオードOLEDに逆バイアスはかからないが発光は停止する電位である。例えば、中電位Vcc_Mは、駆動トランジスタMdによる電位ドロップが無視できるほど小さい仮定の下では、有機発光ダイオードOLEDにゼロバイアスを印加する電位を下限とし、有機発光ダイオードOLEDの発光閾値電圧を上限とする電位である。ここで「発光閾値電圧」とは、有機発光ダイオードOLEDに電流が流れ始める(電流)閾値電圧と一致するとは限らず、有機発光ダイオードOLEDは閾値電圧を超えても暫く発光できない場合が多い。「発光閾値電圧」は、「(電流)閾値電圧」より大きい値を有し、実際に発光が開始する電圧のことである。
【0063】
電源駆動パルスDSの電位が中電位Vcc_Mになると、駆動トランジスタMdは、今までドレインとして機能していたノードの電位が中電位Vcc_Mにまで急激に落とされ、ソースとドレインの電位が逆転するため、今までドレインであったノードをソースとし、今までソースであったノードをドレインとして、当該ドレインの電荷(ただし、図の表記ではソース電位Vsのままとする)を引き抜くディスチャージ動作が行われる。
したがって、図8(B)に示すように、今までとは逆向きのドレイン電流Idsが駆動トランジスタMdに流れる。
【0064】
発光停止処理期間(LM−STOP)が開始すると、図4(E)に示すように、時間T0Caを境に駆動トランジスタMdのソース(現実の動作上はドレイン)が急激に放電され、ソース電位Vsが中電位Vcc_Mの近くまで低下する。サンプリングトランジスタMsのゲートはフローティング状態であるため、ソース電位Vsの低下に伴ってゲート電位Vgも低下する。
このとき、中電位Vcc_Mが有機発光ダイオードOLEDの発光閾値電圧Vth_oled.とカソード電位Vcathの和よりも小さいとき、つまり“Vcc_M<Vth_oled.+Vcath”であれば有機発光ダイオードOLEDは消光する。ただし、この段階では有機発光ダイオードOLEDは逆バイアスされていない。
【0065】
発光許可期間LM0の終点(時間T0Ca)は、発光時間の長さによって次のフィールドF(1)の開始点(時間T0Cb)を越えない範囲で時間軸上の位置が変動する。よって、発光停止処理期間(LM−STOP)も、発光時間の長さに応じて期間長が変動する。ただし、発光停止処理期間(LM−STOP)は逆バイアス期間でないため、この期間で逆バイアス期間が変動することはない。
【0066】
[初期化期間(INT)]
時間T0CbになるとフィールドF(1)の初期化期間(INT)が始まる。
初期化期間(INT)になると、水平画素ライン駆動回路41(図2参照)が、図4(C)に示すように、電源駆動パルスDSの電位が中電位Vcc_Mから低電位Vcc_Lに切り替える。
電源駆動パルスDSの電位が低電位Vcc_Lになると、駆動トランジスタMdは、図8(B)に示す放電が再度行われる。このため、図4(E)に示すように、時間T0Cb境に駆動トランジスタMdのソース(現実の動作上はドレイン)がさらに放電され、ソース電位Vsが低電位Vcc_Lの近くまで低下する。サンプリングトランジスタMsのゲートはフローティング状態であるため、ソース電位Vsの低下に伴ってゲート電位Vgも低下する。
このとき、“Vcc_L<Vth_oled.+Vcath”となるため引き続き有機発光ダイオードOLEDは消光する。初期化期間(INT)における放電によってソース電位Vsがさらに低下する途中で、有機発光ダイオードOLEDが逆バイアスされる。
【0067】
図4(B)に示すように、初期化期間(INT)の途中の時間T15にて、書き込み信号走査回路42(図2参照)が書込走査線WSL(1)の電位を“L”レベルから“H”レベルに遷移させて発生するサンプリングパルスSP1を、サンプリングトランジスタMsのゲートに与える。
時間T15までには、映像信号Ssigの電位がデータ基準電位Voに切り替えられている。したがって、サンプリングトランジスタMsは、映像信号Ssigのデータ基準電位Voをサンプリングして、サンプリング後のデータ基準電位Voを駆動トランジスタMdのゲートに伝達する。
このサンプリング動作によって、図4(D)および図4(E)に示すように、ゲート電位Vgの値がデータ基準電位Voに収束し、それに伴ってソース電位Vsの値は低電位Vcc_Lに収束する。
ここでデータ基準電位Voは、電源駆動パルスDSの高電位Vcc_Hより低く、低電位Vcc_Lより高い所定の電位である。
【0068】
このサンプリング動作により、補正動作の初期状態を整える、保持キャパシタCsの保持電圧の初期化が行われる。
保持電圧の初期化では、駆動トランジスタMdのゲートソース間電圧Vgs(=保持電圧)が駆動トランジスタMdの閾値電圧Vth以上となるように電源駆動パルスDSの低電位Vcc_Lを設定している。具体的には、図8(C)に示すように、ゲート電位Vgがデータ基準電位Voになると、これに連動してソース電位Vsが電源駆動パルスDSの低電位Vcc_Lとなるため、保持キャパシタCsの保持電圧が低下し、“Vo−Vcc_L”となる。この保持電圧“Vo−Vcc_L”はゲートソース間電圧Vgsそのものであり、ゲートソース間電圧Vgsが駆動トランジスタMdの閾値電圧Vthよりも大きくないと、その後に閾値電圧補正動作を行なうことができないために、“Vo−Vcc_L>Vth”とするように電位関係が決められている。
【0069】
図4(B)に示すサンプリングパルスSP1は、時間T15から十分な時間が経過した時間T17にて終了し、サンプリングトランジスタMsがオフする。
その前の時間T16でフィールドF(1)に対する処理が開始される。
【0070】
[閾値補正期間(VTC)]
時間T16では図4(B)に示すように最初のサンプリングパルスSP1が立ち上がっており、サンプリングトランジスタMsがオンしている。この状態で、時間T16にて電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに切り替わり、閾値補正期間(VTC)が開始する。
【0071】
閾値補正期間(VTC)の開始時(時間T16)の直前において、オン状態のサンプリングトランジスタMsがデータ基準電位Voをサンプリングしている状態であるため、図9(A)に示すように、駆動トランジスタMdのゲート電位Vgは、一定のデータ基準電位Voで電気的に固定された状態にある。
この状態で時間T16にて、電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに遷移すると、駆動トランジスタMdのソースとドレイン間に電源駆動パルスDSの最大振幅値に相当する電源電圧Vddが印加される。そのため、駆動トランジスタMdがオンし、ドレイン電流Idsが流れる。
【0072】
ドレイン電流Idsによって駆動トランジスタMdのソースが充電され、図4(E)に示すようにソース電位Vsが上昇するため、それまで“Vo−Vcc_L”の値をとっていた駆動トランジスタMdのゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)は、徐々に小さくなっていく(図9(A)参照)。
ゲートソース間電圧Vgsの低下速度が速い場合、図4(E)に示すように、閾値補正期間(VTC)内にソース電位Vsの上昇が飽和する。この飽和は駆動トランジスタMdがソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)は、駆動トランジスタMdの閾値電圧Vthとほぼ等しい値に収束する。
【0073】
なお、図9(A)の動作では、駆動トランジスタMdを流れるドレイン電流Idsが保持キャパシタCsの一方電極を充電する以外に、有機発光ダイオードOLEDの容量Coled.を充電する。このとき、有機発光ダイオードOLEDの容量Coled.が保持キャパシタCsより十分大きいという前提では、ドレイン電流Idsの殆どが保持キャパシタCsの充電に使用され、その場合、ゲートソース間電圧Vgsの収束点が閾値電圧Vthにほぼ等しい値をとる。
上記正確な閾値電圧補正を保証するには、容量Coled.を十分大きくする意図で、予め、有機発光ダイオードOLEDを逆バイアスした状態で、補正動作を開始する。
【0074】
図4(B)に示すように、閾値補正期間(VTC)は時間T19で終了するが、その前の時間T17で書込駆動パルスWSが非アクティブにされサンプリングパルスSP1が終了している。これにより、図9(B)に示すように、サンプリングトランジスタMsがオフし、駆動トランジスタMdのゲートがフローティング状態となる。このときのゲート電位Vgはデータ基準電位Voを維持している。
サンプリングパルスSP1が時間T17で終了し、時間T19までの時間T18にて映像信号パルスPP(1)を印加する、即ち映像信号Ssigの電位をデータ電位Vsigに遷移させる必要がある。これは、時間T19のデータサンプリング時にデータ電位Vsigが安定な所定レベルとなって、データ電圧Vinを正しく書き込むために、データ電位Vsigの安定化を待つためである。よって時間T18〜T19の長さは、データ電位安定化に十分な時間に設定されている。
【0075】
[閾値電圧補正の効果]
ここで仮に、駆動トランジスタのゲートソース間電圧が“Vin”だけ大きくなったとすると、ゲートソース間電圧は“Vin+Vth”となる。また、閾値電圧Vthが大きい駆動トランジスタと、これが小さい駆動トランジスタを考える。
前者の閾値電圧Vthが大きい駆動トランジスタは、閾値電圧Vthが大きい分だけゲートソース間電圧が大きく、逆に閾値電圧Vthが小さい駆動トランジスタは、閾値電圧Vthが小さいためゲートソース間電圧が小さくなる。よって、閾値電圧Vthに関していえば、閾値電圧補正動作により、そのバラツキをキャンセルして、同じデータ電圧Vinなら同じドレイン電流Idsを駆動トランジスタに流すことができる。
【0076】
なお、閾値電圧補正期間(VTC)においては、ドレイン電流Idsが専ら保持キャパシタCsの一方電極側、すなわち有機発光ダイオードOLEDの容量Coled.の一方電極側に流入することにのみ消費され、有機発光ダイオードOLEDがオンしないようにする必要がある。有機発光ダイオードOLEDの端子間電圧を“Voled.”、その発光閾値電圧を“Vth_oled.”、そのカソード電位を“Vcath”と表記すると、有機発光ダイオードOLEDをオフ状態に維持する条件は、“Voled.≦Vcath+Vth_oled.”が常に成り立つことである。
【0077】
ここで有機発光ダイオードOLEDのカソード電位Vcathを低電位Vcc_L(例えば接地電圧GND)で一定とした場合、発光閾値電圧Vth_oled.が非常に大きいときは、この式を常に成立させることも可能である。しかし、発光閾値電圧Vth_oled.は有機発光ダイオードOLEDの作製条件で決まり、また、低電圧で効率的な発光のためには発光閾値電圧Vth_oled.を余り大きくできない。よって、本実施形態では、閾値電圧補正期間(VTC)が終了するまでは、カソード電位Vcathを低電位Vcc_Lより大きく設定することによって、有機発光ダイオードOLEDを逆バイアスさせておく。
【0078】
逆バイアスのためにカソード電位Vcathは、図4に示す期間中ずっと一定のままである。ただし、閾値電圧補正によって逆バイアスが解除される値に、カソード電位Vcathの一定電位が設定される。したがって、閾値電圧補正時よりソース電位Vsが高くなる時間T19より後に逆バイアスが解除され、この状態で移動度補正や発光のための処理が行われ、その後の発光停止処理で再び有機発光ダイオードOLEDが逆バイアス状態となる。
【0079】
[書込み&移動度補正期間(W&μ)]
時間T19から、書込み&移動度補正期間(W&μ)が開始する。このときの状態は図9(B)と同じであり、サンプリングトランジスタMsがオフ、駆動トランジスタMdがカットオフしている。駆動トランジスタMdのゲートがデータ基準電位Voで保持され、ソース電位Vsが“Vo−Vth”、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)が“Vth”となっている。
【0080】
図4(B)に示すように、映像信号パルスPP(1)を印加中の時間T19で、書き込みパルスWPがサンプリングトランジスタMsのゲートに供給される。すると、図10(A)に示すように、サンプリングトランジスタMsがオンし、映像信号線DTL(j)のデータ電位Vsig(=Vin+Vo)のうち、ゲート電位Vg(=Vo)との差分、すなわちデータ電圧Vinが、駆動トランジスタMdのゲートに入力される。この結果、ゲート電位Vgが“Vo+Vin”となる。
ゲート電位Vgがデータ電圧Vinだけ上昇すると、これに連動してソース電位Vsも上昇する。このとき、データ電圧Vinがそのままソース電位Vsに伝達される訳ではなく、容量結合比gに応じた比率の変化分ΔVs、すなわち“g*Vin”だけソース電位Vsが上昇する。このことを次式(1)に示す。
【0081】
[数1]
ΔVs=Vin(=Vsig−Vo)×Cs/(Cs+Coled.)…(1)
ここで保持キャパシタCsの容量値を同じ符号“Cs”により示す。符号“Coled.”は有機発光ダイオードOLEDの等価容量値である。
以上より、移動度補正を考慮しなければ、変化後のソース電位Vsは“Vo−Vth+g*Vin”となる。その結果、駆動トランジスタMdのゲートソース間電圧Vgsは、“(1−g)Vin+Vth”となる。
【0082】
ここで、移動度μによるバラツキについて説明する。
先に行った閾値電圧補正で、実は、ドレイン電流Idsを流すたびに移動度μによる誤差が含まれていたものの、閾値電圧Vthのバラツキが大きいため移動度μによる誤差成分を厳密に議論しなかった。このとき容量結合比gを用いずに、単に“上昇(up)”や“低下(down)”により表記して説明したのは、移動度のバラツキを説明することによる煩雑さを回避するためである。
一方、既に説明したことであるが、厳密に閾値電圧補正が行われた後は、そのとき保持キャパシタCsに閾値電圧Vthが保持されているため、その後、駆動トランジスタMdをオンさせると、閾値電圧Vthの大小によってドレイン電流Idsが変動しない。そのため、この閾値電圧補正後の駆動トランジスタMdの導通で、仮に、当該導通時の駆動電流Idによって保持キャパシタCsの保持電圧(ゲートソース間電圧Vgs)の値に変動が生じたとすると、その変動量ΔV(正または負の極性をとることが可能)は、駆動トランジスタMdの移動度μのバラツキ、より厳密には、半導体材料の物性パラメータである純粋な意味での移動度のほかに、トランジスタの構造上あるいは製造プロセス上で電流駆動力に影響を与える要因の総合的なバラツキを反映したものとなる。
【0083】
以上のことを踏まえた上で動作説明に戻ると、図10(A)において、サンプリングトランジスタMsがオンしてゲート電位Vgにデータ電圧Vinが加わったときに、駆動トランジスタMdは、そのデータ電圧Vin(階調値)に応じた大きさのドレイン電流Idsをソースとドレイン間に流そうとする。このときドレイン電流Idsが移動度μに応じてばらつき、その結果、ソース電位Vsは、“Vo−Vth+g*Vin”に上記移動度μによる変動量ΔVを加えた“Vo−Vth+g*Vin+ΔV”となる。
【0084】
このとき有機発光ダイオードOLEDを発光させないためには、“Vs(=Vo−Vth+g*Vin+ΔV)<Vth_oled.+Vcath”が満たされるように、データ電圧Vinや容量結合比g等に応じたカソード電位Vcathを予め設定するとよい。
この設定を予め行っていると、有機発光ダイオードOLEDは逆バイアスされ、ハイインピーダンス状態にあるため発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。
【0085】
このとき“Vs(=Vo−Vth+g*Vin+ΔV)<Vth_oled.+Vcath”の式が満たされている限り、ソース電位Vsが、有機発光ダイオードOLEDの発光閾値電圧Vth_oled.とカソード電位Vcathとの和を越えないため、ドレイン電流Ids(駆動電流Id)は保持キャパシタCsの容量値(同じ符号Csで表記)と有機発光ダイオードOLEDの逆バイアス時等価容量の容量値(寄生容量と同じ符号Coled.で表記)とを加算した容量“C=Cs+Coled.”を充電するために用いられる。これにより、駆動トランジスタMdのソース電位Vsは上昇していく。このとき、駆動トランジスタMdの閾値電圧補正動作は完了しているため、駆動トランジスタMdが流すドレイン電流Idsは移動度μを反映したものとなる。
【0086】
図4(D)および図4(E)で“(1−g)Vin+Vth−ΔV”の式により示しているように、保持キャパシタCsに保持されるゲートソース間電圧Vgsにおいては、ソース電位Vsに加わる変動量ΔVが閾値電圧補正後のゲートソース間電圧Vgs(=(1−g)Vin+Vth)から差し引かれることになるため、負帰還がかかるように当該変動量ΔVが保持キャパシタCsに保持される。よって、以下、変動量ΔVを「負帰還量」ともいう。
この負帰還量ΔVは、有機発光ダイオードOLEDに逆バイアスをかけた状態では、ΔV=t*Ids/(Coled.+Cs+Cgs)という式で表すことができる。この式から、変動量ΔVは、ドレイン電流Idsの変動に比例して変化するパラメータであることが分かる。
【0087】
上記負帰還量ΔVの式から、ソース電位Vsに付加される負帰還量ΔVは、ドレイン電流Idsの大きさ(この大きさは、データ電圧Vinの大きさ、即ち階調値と正の相関関係にある)と、ドレイン電流Idsが流れる時間、すなわち、図4(B)に示す、移動度補正に要する時間T19から時間T1Aまでの時間(t)に依存している。つまり、階調値が大きいほど、また、時間(t)を長くとるほど、負帰還量ΔVが大きくなる。
したがって、移動度補正の時間(t)は必ずしも一定である必要はなく、逆にドレイン電流Ids(階調値)に応じて調整することが好ましい場合がある。たとえば、白表示に近くドレイン電流Idsが大きい場合、移動度補正の時間(t)は短めにし、逆に、黒表示に近くなりドレイン電流Idsが小さくなると、移動度補正の時間(t)を長めに設定するとよい。この階調値に応じた移動度補正時間の自動調整は、その機能を図2に示す書き込み信号走査回路42等に予め設けることにより実現可能である。
【0088】
[発光許可期間(LM1)]
時間T1Aで書込み&移動度補正期間(W&μ)が終了すると、発光許可期間(LM1)が開始する。
時間T1Aで書き込みパルスWPが終了するためサンプリングトランジスタMsがオフし、駆動トランジスタMdのゲートが電気的にフローティング状態となる。
【0089】
ところで、発光許可期間(LM1)より前の書込み&移動度補正期間(W&μ)においては、駆動トランジスタMdはデータ電圧Vinに応じたドレイン電流Idsを流そうとするが、実際に流せるとは限らない。その理由は、サンプリングトランジスタMsがオンしているため、駆動トランジスタMdのゲート電位Vgが“Vo+Vin”に固定され、そこからゲートソース間電圧Vgs(=“(1−g)Vin+Vth−ΔV”)下がった電位(“Vo−Vth+g*Vin+ΔV”)にソース電位Vsが収束しようとするからである。よって、移動度補正の時間(t)を幾ら長くしてもソース電位Vsは上記収束点を超える電位にはなれない。移動度補正は、その収束までの速さの違いで移動度μの違いをモニタし、補正するものである。このため、最大輝度の白表示のデータ電圧Vinが入力され場合でも、上記収束になるかならないかの程度に、移動度補正の時間(t)が決められる。
【0090】
発光許可期間(LM1)が開始して駆動トランジスタMdのゲートがフローティングとなると、そのソース電位Vsは、さらに上昇可能となる。よって、駆動トランジスタMdは、入力されたデータ電圧Vinに応じた駆動電流Idを流すように動作する。
その結果、ソース電位Vs(有機発光ダイオードOLEDのアノード電位)が上昇し、図10(B)に示すように、ドレイン電流Idsが駆動電流Idとして有機発光ダイオードOLEDに流れ始めるため、有機発光ダイオードOLEDが実際に発光を開始する。発光が開始して暫くすると、駆動トランジスタMdは、入力されたデータ電圧Vinに応じたドレイン電流Idsで飽和し、ドレイン電流Ids(=Id)が一定となると、有機発光ダイオードOLEDがデータ電圧Vinに応じた輝度の発光状態となる。
【0091】
発光許可期間(LM1)の開始から輝度が一定となるまでの間に有機発光ダイオードOLEDのアノード電位の上昇は、駆動トランジスタMdのソース電位Vsの上昇に他ならず、これを、有機発光ダイオードOLEDのアノード電圧Voled.の上昇量という意味で“ΔVoled.”とする。駆動トランジスタMdのソース電位Vsは、“Vo−Vth+g*Vin+ΔV+ΔVoled.”となる(図4(E)参照)。
一方、ゲート電位Vgは、ゲートがフローティング状態であるため、図4(D)に示すように、ソース電位Vsに連動して、その上昇量ΔVoled.と同じだけ上昇し、ドレイン電流Idsの飽和に伴ってソース電位Vsが飽和すると、ゲート電位Vgも飽和する。
その結果、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)について、移動度補正時の値(“(1−g)Vin+Vth−ΔV”)が、発光許可期間(LM1)中も維持される。
【0092】
発光許可期間(LM1)においては、駆動トランジスタMdが定電流源として動作することから、有機発光ダイオードOLEDのI−V特性が経時変化し、これに伴って駆動トランジスタMdのソース電位Vsが変化することがある。
しかしながら、有機発光ダイオードOLEDのI−V特性が経時変化の有無に関係なく、保持キャパシタCsの保持電圧が“(1−g)Vin+Vth−ΔV”に保たれる。そして、保持キャパシタCsの保持電圧は、駆動トランジスタMdの閾値電圧Vthを補正する成分(+Vth)と、移動度μによる変動を補正する成分(−ΔV)とを含むことから、閾値電圧Vthや移動度μが、異なる画素間でばらついても駆動トランジスタMdのドレイン電流Ids、つまり、有機発光ダイオードOLEDの駆動電流Idが一定に保たれる。
【0093】
具体的には、駆動トランジスタMdは、閾値電圧Vthが大きいほど、上記保持電圧の閾値電圧補正成分(+Vth)によってソース電位Vsを下げて、ドレイン電流Ids(駆動電流Id)をより流すようにソースドレイン間電圧を大きくする。このため閾値電圧Vthの変動があってもドレイン電流Idsは一定となる。
また、駆動トランジスタMdは、移動度μが小さくて上記変動量ΔVが小さい場合は、保持キャパシタCsの保持電圧の移動度補正成分(−ΔV)によって当該保持電圧の低下量も小さくなるため、相対的に、大きなソースドレイン間電圧が確保され、その結果、ドレイン電流Ids(駆動電流Id)をより流すように動作する。このため移動度μの変動があってもドレイン電流Idsは一定となる。
【0094】
図11は、閾値電圧と移動度の補正を行っていない初期状態((A))、閾値電圧補正のみ行った状態((B))、閾値電圧と移動度の補正を行った状態((C))における、データ電位Vsigの大きさとドレイン電流Idsとの関係(駆動トランジスタMdの入出力特性)の変化を模式的に示す。
図11から、大きく乖離していた画素Aと画素Bの特性カーブが、まず閾値電圧補正で大きく近づき、つぎに移動度補正を行うとほとんど同じとみなせる程度まで近づくことが分かる。
【0095】
以上より、画素間で駆動トランジスタMdの閾値電圧Vthや移動度μがばらついても、さらに、駆動トランジスタMdの特性が経時変化しても、データ電圧Vinが同じである限り、有機発光ダイオードOLEDの発光輝度も一定に保たれる。
【0096】
つぎに、本実施形態で電源駆動パルスDSを3値制御して、逆バイアス期間を一定とする効果を、電源駆動パルスDSを2値制御する比較例を用いて説明する。
【0097】
<比較例>
図12(A)〜図12(E)は、比較例の発光制御における各種信号や電圧の波形を示すタイミングチャートである。図12において、図4と重複するパルス、時間(タイミング)、電位変化等は全て同じ符号を付して表している。よって、同じ符号に関する限り、今までの説明は当該比較例においても適用される。以下、図12の制御が図4の制御と異なる点のみ説明する。
【0098】
図12を図4と比較すると明らかなように、図12に示す制御では、図4に示す制御における電源駆動パルスDSが3値制御であるのに対し、図12に示す制御では電源駆動パルスDSの電位が高電位Vcc_Hと低電位Vcc_Lの2値をとる。電源駆動パルスDSの電位は、フィールドF(0)の発光停止処理期間(LM−STOP)の期間(時間T0C〜時間T16)中、低電位Vcc_Lをとり、その他の期間で高電位Vcc_Hをとる。
【0099】
図12の制御における発光停止処理期間(LM−STOP)は、図4の制御における発光停止処理期間(LM−STOP)と異なり、途中の時間T0Dにて書込駆動パルスWSがハイレベルに活性化されるため図2の制御における初期化期間(INT)を兼ねる処理期間である。
よって、閾値補正期間(VTC)の処理の直前に行う補正準備(初期化)は、発光停止期間(LM−STOP)で行われる。
【0100】
ところが、発光停止期間(LM−STOP)は有機ELディスプレイ1を搭載したシステム(機器)の仕様により、その長さが変更される場合があり、そのことが原因となって、次に説明する、いわゆる“フラッシュ現象”が生じる。
【0101】
図13は、フラッシュ現象の原因を説明するための図である。
図13(A)には、図12(C)に約1フィールド(1F)分だけ示していた電源駆動パルスDSの波形を、4フィールド(4F)に亘って示している。
先に説明した図4において、発光許可期間(LM0,LM1)に比べて閾値補正期間(VTC)、書込み&移動度補正期間(W&μ)は時間的に僅かである。このため、図13(A)では閾値補正期間(VTC)と書込み&移動度補正期間(W&μ)の図示を省略し、1F期間の最初から発光許可期間(LM)が始まっている。ここで発光許可期間(LM)は電源駆動パルスDSの電位が高電位Vcc_Hをとる期間であり、その後の低電位Vcc_Lの期間は、図12に示す発光停止処理期間(LM−STOP)に相当する。
【0102】
図13(B)に、図13(A)と同期したタイミングで変化する発光強度Lを模式的に示している。ここではデータ電圧Vinが同じ画素行を4F期間、連続表示した場合を示している。
図13(A)に示すように、最初の2F期間は、発光停止期間(LM−STOP)が比較的短いのに対し、その後の2F期間は発光停止期間(LM−STOP)が比較的長くなっている。この制御は、有機ELディスプレイ1を搭載するシステム(機器)において、例えば機器を屋外から屋内に移動させたこと等に対応して機器内のCPU等(不図示)が、周辺環境が暗くなったと判断し、見易さ向上のために表示の明るさを全体的に下げる場合がある。同じような処理は、低消費電力モードへの移行によって行われることもある。一方、有機発光ダイオードOLEDの長寿命化を意図して駆動電流を常に一定とする制御をCPU等が行う場合がある。例えば、データ電圧Vinが大きいときは駆動電流が上がり過ぎることを阻止するため駆動電流は一定で発光許可期間(LM)を長くすることにより上記データ電圧Vinに応じた発光輝度の確保を行う。その逆の場合、即ち図示のように駆動電流は大きい値で一定のまま発光許可期間(LM)を短くすることにより、データ電圧Vinの低下に対応して所定の発光輝度を得る場合がある。
【0103】
有機発光ダイオードOLEDは、逆バイアスを印加して図8(A)等に示す容量Coled.の値が安定するまでに時間がかかる。この時間は1F期間に比べて長く、ゆっくりと容量値が変化することが原因で、逆バイアス期間が長いほど容量Coled.の値が大きくなる。このため、前述した式(1)から、容量Coled.の値が大きいほどソース電位Vsの変化分ΔVsが小さくなり、駆動トランジスタMdのゲートソース間電圧Vgsが、同じデータ電圧Vinを入力していた時間的に前の他のフィールドよりも大きくなる。このゲートソース間電圧Vgsがフィールド間で大きくなると、図13(B)に示すように、次のフィールドの表示から発光強度Lが“ΔL”だけ増大し、表示面全体が一瞬のうちに明るくなる“フラッシュ現象”が発生する。
これとは逆に、初期化期間(INT)が急に短くなると、逆バイアス期間が小さくなり、上記と逆の理由からゲートソース間電圧Vgsが急に小さくなるため、発光強度Lが下がって表示画面が一瞬のうちに暗くなる現象(フラッシュ現象の一種)が発生する。
【0104】
図14(A)と図14(B)は、図13(A)と図13(B)に対応する、電源駆動パルスDSの波形図と発光強度Lを示す図である。
上記フラッシュ現象を防止するために、本実施形態に関わる図14(A)および図4(C)に示す表示制御では、電源駆動パルスDSの低電位Vcc_Lにより規定され、システムの要求で長さが変動することがある初期化を兼ねた発光停止処理期間(LM−STOP)を時間的に固定する。その代わりに、有機発光ダイオードOLEDに逆バイアスが印加されないレベルを有する中電位Vcc_Mを電源駆動パルスDSの電位として設ける。中電位Vcc_Mの印加時間は、発光許可期間の時間変動を吸収するように長さが制御される。
したがって、発光強度Lに影響する逆バイアス期間は常に一定となり、上述したフラッシュ現象が有効に防止される。具体的には、図14(B)に示すように、発光時間を短くした後のフィールドにおいて、図13(B)で発生していた発光強度Lの増大分ΔLが生じない。
【0105】
本実施形態における変形例を述べる。
【0106】
<変形例1>
画素回路は図2に示すものに限定されない。
図2の画素回路ではデータ基準電位Voは映像信号Ssigのサンプリングにより与えられるが、データ基準電位Voを、別のトランジスタを介して駆動トランジスタMdのソースやゲートに与えることもできる。
図2の画素回路ではキャパシタは保持キャパシタCsのみであるが、他の保持キャパシタを、例えば駆動トランジスタMdのドレインとゲート間にもう1つ設けてもよい。
【0107】
<変形例2>
画素回路が有機発光ダイオードOLEDの発光と非発光を制御する駆動方法には、画素回路内のトランジスタを走査線により制御する方法と、電源電圧の供給線を駆動回路によりAC駆動する方法(電源AC駆動方法)とがある。
図2の画素回路は、後者の電源AC駆動方法の一例であるが、この方法において有機発光ダイオードOLEDのカソード側をAC駆動して駆動電流を流す、流さないを制御してもよい。
一方、前者の発光制御を走査線により制御する方法では、駆動トランジスタMdのドレイン側、または、ソースと有機発光ダイオードOLEDとの間に、他のトランジスタを挿入し、そのゲートを電源駆動制御の走査線で駆動する。
【0108】
<変形例3>
図4に示す表示制御は、閾値補正期間(VTC)を1回の補正で行っていたが、複数回の連続した(初期化を間に挟まないとの意味)処理によって閾値補正を行ってもよい。
その他、発光許可期間中に、駆動トランジスタMdのゲートをフローティングとしたまま、発光を一時的に停止するなどの制御は、任意に行ってよい。
【0109】
本発明の実施形態によれば、フィールドごとに発光許可期間を変更しても、逆バイアス印加期間の長短が原因で非発光許可期間(発光停止期間)中に生じていた有機発光ダイオードのバイアス変動の影響を受けることなく、同じデータ電圧が入力されたのであればフィールドごとの輝度が同じになるため、いわゆるフラッシュ現象を有効に防止できるという利益が得られる。
【符号の説明】
【0110】
1…有機ELディスプレイ、2…画素アレイ、3…画素回路、4…Vスキャナ、5…Hセレクタ、41…水平画素ライン駆動回路、42…書き込み信号走査回路、OLED…有機発光ダイオード、Md…駆動トランジスタ、Ms…サンプリングトランジスタ、Cs…保持キャパシタ、NDc…制御ノード、DSL…電源走査線、DS…電源駆動パルス、DTL…映像信号線、WSL…書込走査線、WS…書込駆動パルス、Vsig,Vin…データ電位、Vo…データ基準電位、Vcc_H…高電位、Vcc_M…中電位、Vcc_L…低電位
【技術分野】
【0001】
本発明は、バイアス電圧が印加されたときに自発光する発光ダイオードと、その駆動電流を制御する駆動トランジスタと、駆動トランジスタの制御ノードに結合する保持キャパシタとを、画素回路内に有する表示装置および電子機器に関する。
【背景技術】
【0002】
自発光型表示装置に用いられる電気光学素子として、有機エレクトロルミネッセンス(Organic Electro Luminescence)素子が知られている。有機エレクトロルミネッセンス素子は、一般に、OLED(Organic Light Emitting Diode)と称され、発光ダイオードの一種である。
【0003】
OLEDは、下部電極と上部電極との間に、有機正孔輸送層や有機発光層などとして機能する複数の有機薄膜を積層させている。OLEDは、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、OLEDを流れる電流値を制御することで発色の階調を得ている。そのため、OLEDを電気光学素子として用いる表示装置は、OLEDの電流量を制御するための駆動トランジスタと、駆動トランジスタの制御電圧を保持するキャパシタとを含む画素回路が画素ごとに設けられている。
【0004】
画素回路は様々なものが提案され、主なものでは4トランジスタ(4T)・1キャパシタ(1C)型、4T・2C型、5T・1C型、3T・1C型などが知られている。
これらは何れもTFT(Thin Film Transistor)から形成されるトランジスタの特性バラツキに起因する画質低下を防止するものであり、データ電圧が一定ならば画素回路内部で駆動電流が一定となるように制御し、これによって画面全体のユニフォミティ(輝度の均一性)を向上させることを目的とする。とくに画素回路内でOLEDを電源に接続するときに、入力する映像信号の画素データに応じて電流量を制御する駆動トランジスタの特性バラツキが、直接的にOLEDの発光輝度に影響を与える。
【0005】
駆動トランジスタの特性バラツキで最大のものは閾値電圧のバラツキである。このため、駆動トランジスタの閾値電圧バラツキに因る影響が駆動電流からキャンセルされるように、駆動トランジスタのゲートソース間電圧を補正する必要がある。以下、この補正を「閾値電圧補正または閾値補正」という。
さらに、閾値電圧補正を行うことを前提に、駆動トランジスタの電流駆動能力から閾値バラツキ起因成分等を減じた駆動能力成分(一般には、移動度と称されている)の影響がキャンセルされるように上記ゲートソース間電圧を補正すると、より一層高いユニフォミティが得られる。以下、この駆動能力成分の補正を「移動度補正」という。
駆動トランジスタの閾値電圧や移動度の補正については、例えば、特許文献1に詳しく説明されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2006−215213号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上記特許文献1に記載されているように、画素回路の構成によっては、閾値電圧や移動度の補正時に発光ダイオード(有機EL素子)を非発光とするため、当該発光ダイオードを逆バイアスした状態で上記補正を行う場合がある。この場合、表示画面が切り替わる際に、時として、画面全体の明るさが瞬間的に変化する現象が生じる。この現象は、瞬間的に画面が明るく光るような場合が特に目立つことから、以下、「フラッシュ現象」と称する。
本発明は、この画面全体の明るさが瞬間的に変化する(フラッシュ)現象を防止または抑制することができる表示装置および電子機器に関する。
【課題を解決するための手段】
【0008】
発明の一形態(第1形態)に関わる自発光型表示装置は、発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路と、駆動信号発生回路とを有する。
前記駆動信号発生回路は、前記発光ダイオードを逆バイアスしない発光停止のための期間を規定する第2レベルと、前記第2レベルより低いレベルで前記発光ダイオードを逆バイアスする第1レベルと、前記第2レベルより高く発光許可期間を規定する第3レベルとを有する前記駆動信号を発生し、当該駆動信号を前記画素回路に供給する。
【0009】
本発明の他の形態(第2形態)に関わる自発光型表示装置は、上記第1形態の特徴に加えて、次の特徴を有する。
すなわち、第2形態の自発光型表示装置は、前記駆動トランジスタと前記発光ダイオードのアノードが接続され、前記発光ダイオードのカソードの電位が前記第1レベルと前記第2レベルとの間の所定レベルで固定され、前記駆動信号発生回路は、前記第2レベル、前記第1レベル、前記第3レベルが各レベル固有の期間で繰り返される前記駆動信号を発生し、当該発生した駆動信号を、前記駆動トランジスタの動作電流が流れる2つのノードのうち、前記発光ダイオードが接続されたノードと反対のノードから前記駆動トランジスタを介して前記発光ダイオードに供給する。
【0010】
本発明の他の形態(第3形態)に関わる自発光型表示装置の駆動方法は、発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路を備える自発光型表示装置の駆動方法であって、以下の諸ステップを含む。
(1)前記発光ダイオードを逆バイアスしないで発光停止を行う発光停止処理ステップ、
(2)前記発光ダイオードを逆バイアスするとともに前記保持キャパシタの保持電圧を初期化する一定期間の初期化ステップ、
(3)前記駆動トランジスタに対する補正とデータ電圧の前記制御ノードへの書き込みとを行う補正・書き込みステップ、
(4)前記書き込んだデータ電圧に応じて、前記発光ダイオードに発光可能バイアスを印加する発光可能バイアスの印加ステップ。
【0011】
ところで、本発明者等は、前述した「フラッシュ現象」の原因を解析した結果、この現象は、発光ダイオード(有機EL素子等)の逆バイアス期間の長短に関係していることを見出している。
有機EL素子の逆バイアスについて、上記特許文献1には、5T・1C型の画素回路において、有機発光ダイオードOLED(有機EL素子)を逆バイアスした状態で閾値電圧補正を行う制御が記載されている(上記特許文献1の第1および第2実施形態参照、例えば第1実施形態における段落[0046]等の記載参照)。特許文献1では、1つの画素に対する駆動のみに着目した説明をしているため記載されていないが、実際の有機ELディスプレイにおいては、有機EL素子の逆バイアスは、1フィールド前の画面表示期間(1F)における発光終点から開始され、補正期間を経て次の発光時に解消される。そのため、逆バイアスの長さ(始点)が、有機EL素子の発光許可期間の長さに依存し、時として変化する。
【0012】
有機EL素子は、流れる電流量が極端に大きくなると経時変化により、その特性が低下する。この特性の低下は、前述した閾値電圧や移動度の補正である程度補償(補正)されるが、極端な特性低下は完全に補正できないため、特性低下は最初から小さいほうが望ましい。このため、発光輝度を上げる制御を行う場合、駆動電流量を上げるのではなく発光許可期間を長くする制御(パルスのデューティ比制御)を行うことがある。
また、電流周囲の環境が明るいときは全体の発光輝度を上げて画面を見やすくするために、上記補正の限界を考慮して発光許可期間を長くする制御を行うことがある。さらに、低消費電力化の要請から輝度を下げるが、このとき駆動電流量を下げるのではなく発光時間を短くして対処する場合がある。
【0013】
画面の明るさを、平均的な画素の発光輝度を上下して変化させる場合、その画面の切り替え時に「フラッシュ現象」が観測されることから、逆バイアス期間の長短に依存して、フラッシュ現象の出方が変わってくる。この観点から、本発明者らは、発光ダイオード(有機EL素子等)を逆バイアスするときに、発光ダイオードの等価容量値が時間的に変化し、これが補正の精度に影響を与えるため、輝度が画面全体で変化しているという結論を得ている。
【0014】
よって、本発明の上述した第1〜第3形態では、発光ダイオードに対し発光停止を行う際には、発光ダイオードを逆バイアスしないで発光だけ停止するための第2レベルの駆動信号を印加し、第1レベルの駆動信号を印加して発光ダイオードを逆バイアスする期間を一定にすることを可能としている。
このことを利用して、発光可能期間が変更されたときは第2レベルの(発光停止処理)期間を可変として、発光可能期間の変動を吸収することができる。
このため、逆バイアス期間を一定としても、実際に発光させる発光許可期間の長さを変更することが容易である。
【0015】
逆バイアス印加時間が一定なら、閾値電圧や移動等の補正後に、同じデータ電圧を入力した画素回路間でほぼ同じ程度に、発光ダイオードの制御ノードのバイアス電圧が揃う。つまり、逆バイアス印加時間が異なることによる発光ダイオードに対する発光前のバイアス電圧の誤差成分は発生しない。よって、より補正の精度が向上し、同じデータ電圧が入力されているならば、画素の発光強度はほぼ一定となる。
【発明の効果】
【0016】
本発明に関わる表示装置と電子機器によれば、逆バイアス印加時間を一定にできることから、同じデータ電圧が入力されているならば、画素の発光強度はほぼ一定となり、結果として、いわゆるフラッシュ現象を有効に防止または抑制可能である。
【図面の簡単な説明】
【0017】
【図1】本発明の実施形態に関わる有機ELディスプレイの主要構成例を示すブロック図である。
【図2】本発明の実施形態に関わる画素回路の基本構成を含むブロック図である。
【図3】有機発光ダイオードの特性を示すグラフと式を示す図である。
【図4】本発明の実施形態に関わる表示制御における各種信号や電圧の波形を示すタイミングチャートである。
【図5】本発明の実施形態に関わり、3値の電源駆動パルスを発生する回路のブロック図である。
【図6】図5に示すシフトレジスタから出力される第1および第2パルスP1,P2を示すための波形図である。
【図7】図5に示すユニットの一構成例を示す回路図である。
【図8】発光停止期間までの動作説明図である。
【図9】閾値電圧補正の終了前までの動作説明図である。
【図10】発光許可期間までの動作説明図である。
【図11】補正効果の説明図である。
【図12】本発明の実施形態に対する比較例に関わり、表示制御における各種信号や電圧の波形を示すタイミングチャートである。
【図13】フラッシュ現象を説明するための信号波形と発光強度の変化を示すタイミングチャートである。
【図14】本発明を適用した実施形態における信号波形と発光強度の変化を示すタイミングチャートである。
【発明を実施するための形態】
【0018】
以下、本発明の実施形態を、2T・1C型の画素回路を有する有機ELディスプレイを例として、図面を参照して説明する。
【0019】
<全体構成>
図1に、本発明の実施形態に関わる有機ELディスプレイの主要構成を示す。
図解する有機ELディスプレイ1は、複数の画素回路(PXLC)3(i,j)がマトリクス状に配置されている画素アレイ2と、画素アレイ2を駆動する垂直駆動回路(Vスキャナ)4および水平駆動回路(Hセレクタ:HSEL)5とを含む。
Vスキャナ4は、画素回路3の構成により複数設けられている。ここではVスキャナ4が、水平画素ライン駆動回路(Drive Scan)41と、書き込み信号走査回路(Write Scan)42とを含んで構成されている。Vスキャナ4およびHセレクタ5は「駆動回路」の一部であり、「駆動回路」は、Vスキャナ4とHセレクタ5の他に、これらにクロック信号を与える回路や制御回路(CPU等)など、不図示の回路も含む。とくに水平画素ライン駆動回路41と、その駆動のためのクロック信号を与える回路や制御回路(CPU等)を「駆動信号発生回路」と称する。
【0020】
図1に示す画素回路の符号「3(i,j)」は、当該画素回路が垂直方向(縦方向)のアドレスi(i=1,2)と、水平方向(横方向)のアドレスj(j=1,2,3)を持つことを意味する。これらのアドレスiとjは最大値をそれぞれ「n」と「m」とする1以上の整数をとる。ここでは図の簡略化のためn=2、m=3の場合を示す。
このアドレス表記は、以後の説明や図面において画素回路の素子、信号や信号線ならびに電圧等についても同様に適用する。
【0021】
画素回路3(1,1)、3(2,1)が垂直方向の映像信号線DTL(1)に接続されている。同様に、画素回路3(1,2)、3(2,2)が垂直方向の映像信号線DTL(2)に接続され、画素回路3(1,3)、3(2,3)が垂直方向の映像信号線DTL(3)に接続されている。映像信号線DTL(1)〜DTL(3)は、Hセレクタ5によって駆動される。
第1行の画素回路3(1,1)、3(1,2)および3(1,3)が書込走査線WSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が書込走査線WSL(2)に接続されている。書込走査線WSL(1),WSL(2)は、水平画素ライン駆動回路41によって駆動される。
また、第1行の画素回路3(1,1)、3(1,2)および3(1,3)が電源走査線DSL(1)に接続されている。同様に、第2行の画素回路3(2,1)、3(2,2)および3(2,3)が電源走査線DSL(2)に接続されている。電源走査線DSL(1),DSL(2)は、書き込み信号走査回路42によって駆動される。
【0022】
映像信号線DTL(1)〜DTL(3)を含むm本の映像信号線の何れか1本を、以下、符号「DTL(j)」により表記する。同様に、書込走査線WSL(1),WSL(2)を含むn本の書込走査線の何れか1本を符号「WSL(i)」により表記し、電源走査線DSL(1),DSL(2)を含むn本の電源走査線の何れか1本を符号「DSL(i)」により表記する。
映像信号線DTL(j)に対し、表示画素行(表示ラインともいう)を単位として一斉に映像信号が排出される線順次駆動、あるいは、同一行の映像信号線DTL(j)に順次、映像信号が排出される点順次駆動があるが、本実施形態では、そのどの駆動法でもよい。
【0023】
<画素回路>
図2に、画素回路3(i,j)の一構成例を示す。
図解する画素回路3(i,j)は、有機発光ダイオードOLEDを制御する回路である。画素回路は、有機発光ダイオードOLEDの他に、NMOSタイプのTFTからなる駆動トランジスタMdおよびサンプリングトランジスタMsと、1つの保持キャパシタCsとを有する。
【0024】
有機発光ダイオードOLEDは、特に図示しないが、例えば上面発光型の場合、透明ガラス等からなる基板に形成されたTFT構造の上にアノード電極を最初に形成し、その上に、正孔輸送層、発光層、電子輸送層、電子注入層等を順次堆積させて有機多層膜を構成する積層体を形成し、積層体の上に透明電極材料からなるカソード電極を形成した構造を有する。アノード電極が正側の電源に接続され、カソード電極が負側の電源に接続される。
【0025】
有機発光ダイオードOLEDのアノードとカソードの電極間に所定の電界が得られるバイアス電圧を印加すると、注入された電子と正孔が発光層において再結合する際に有機多層膜が自発光する。有機発光ダイオードOLEDは、有機多層膜を構成する有機材料を適宜選択することで赤(R),緑(G),青(B)の各色での発光が可能であることから、この有機材料を、例えば各行の画素にR,G,Bの発光が可能に配列することで、カラー表示が可能となる。あるいは、白色発光の有機材料を用いて、フィルタの色でR,G,Bの区別を行ってもよい。R,G,Bの他にW(ホワイト)を加えた4色構成でもよい。
【0026】
駆動トランジスタMdは、有機発光ダイオードOLEDに流す電流量を制御して表示階調を規定する電流制御手段として機能する。
駆動トランジスタMdのドレインが、電源電圧の供給を制御する電源走査線DSL(i)に接続され、ソースが有機発光ダイオードOLEDのアノードに接続されている。
【0027】
サンプリングトランジスタMsは、画素階調を決めるデータ電位Vsigの供給線(映像信号線DTL(j))と駆動トランジスタMdのゲート(制御ノードNDc)との間に接続されている。サンプリングトランジスタMsのソースとドレインの一方が駆動トランジスタMdのゲート(制御ノードNDc)に接続され、もう片方が映像信号線DTL(j)に接続されている。映像信号線DTL(j)に、Hセレクタ5(図1参照)からデータ電位Vsigを持つデータパルスが所定の間隔で供給される。サンプリングトランジスタMsは、データ電位の供給期間(データパルスの持続時間(duration time))の適正なタイミングで、当該画素回路で表示すべきレベルのデータをサンプリングする。これは、サンプリングすべき所望のデータ電位Vsigを持つデータパルスの前部または後部における、レベルが不安定な遷移期間の表示映像に与える影響を排除するためである。
【0028】
駆動トランジスタMdのゲートとソース(有機発光ダイオードOLEDのアノード)との間に、保持キャパシタCsが接続されている。保持キャパシタCsの役割については、後述の動作説明で明らかにする。
【0029】
図2では、水平画素ライン駆動回路41により、電源駆動パルスDS(i)が駆動トランジスタMdのドレインに供給され、駆動トランジスタMdの補正時や有機発光ダイオードOLEDが実際に発光する時の電源供給が行われる。電源駆動パルスDS(i)の波形については後述する。
また、書き込み信号走査回路42により、比較的短い持続時間の書込駆動パルスWS(i)がサンプリングトランジスタMsのゲートに供給され、サンプリング制御が行われる。
なお、電源供給の制御は、駆動トランジスタMdのドレインと電源電圧の供給線との間にトランジスタをもう1つ挿入し、そのゲートを水平画素ライン駆動回路41により制御する構成であってもよい(後述の変形例参照)。
【0030】
図2では有機発光ダイオードOLEDのアノードが駆動トランジスタMdを介して正側の電源から電源電圧の供給を受け、有機発光ダイオードOLEDのカソードがカソード電位Vcathを供給する所定の電圧線(負側の電源線)に接続されている。
【0031】
通常、画素回路内の全てのトランジスタはTFTで形成されている。TFTのチャネルが形成される薄膜半導体層は、多結晶シリコン(ポリシリコン)または非晶質シリコン(アモルファスシリコン)等の半導体材料からなる。ポリシリコンTFTは移動度を高くとれるが特性ばらつきが大きいため、表示装置の大画面化に適さない。よって、大画面を有する表示装置では、一般に、アモルファスシリコンTFTが用いられる。ただし、アモルファスシリコンTFTではPチャネル型TFTが形成し難いため、上述した画素回路3(i,j)のように、すべてのTFTをNチャネル型とすることが望ましい。
【0032】
ここで、画素回路3(i,j)は、本実施形態で適用可能な画素回路の一例、即ち2トランジスタ(2T)・1キャパシタ(1C)型の基本構成例である。よって、本実施形態で用いることができる画素回路は、上記画素回路3(i,j)を基本構成として、さらにトランジスタやキャパシタを付加した画素回路であってもよい(後述の変形例参照)。また、基本構成において、保持キャパシタCsを電源電圧の供給線と駆動トランジスタMdのゲートとの間に接続するものもある。
具体的に、本実施形態で採用可能な2T・1C型以外の画素回路として、後述する変形例で幾つかを簡単に述べるが、例えば、4T・1C型、4T・2C型、5T・1C型、3T・1C型などであってもよい。
【0033】
図2の構成を基本とする画素回路では、閾値電圧補正時や移動度補正時に有機発光ダイオードOLEDを逆バイアスすると、詳細は後述するが、有機発光ダイオードOLEDの逆バイアス時の等価容量値が保持キャパシタCsの値より十分大きくできるため、有機発光ダイオードOLEDのアノードが電位的にほぼ固定され、補正精度が向上する。このため、逆バイアス状態で補正を行うことが望ましい。
カソード電位Vcathを接地せずに、カソードを電位制御が可能な所定の電圧線に接続しているのは、逆バイアスを行うためである。有機発光ダイオードOLEDを逆バイアスするには、例えば、電源駆動パルスDS(i)の基準電位(低電位Vcc_L)より、カソード電位Vcathを小さくする。
【0034】
<表示制御>
図2の回路におけるデータ書き込み時の動作を、閾値電圧と移動度の補正動作と併せて説明する。これらの一連の動作を「表示制御」という。
最初に、補正対象となる駆動トランジスタと有機発光ダイオードOLEDの特性について説明する。
【0035】
図2に示す駆動トランジスタMdの制御ノードNDcには、保持キャパシタCsが結合されている。映像信号線DTL(j)を伝送するデータパルスの有効電位であるデータ電位VsigがサンプリングトランジスタMsでサンプリングされ、これにより得られた電位が制御ノードNDcに印加され、保持キャパシタCsで保持される。駆動トランジスタMdのゲートに所定の電位が印加された時、そのドレイン電流Idsは、印加電位に応じた値を持つゲートソース間電圧Vgsに応じて決まる。
ここで駆動トランジスタMdのソース電位Vsを、上記データパルスの基準電位(データ基準電位Vo)に初期化してから、サンプリングを行うとする。サンプリング後のデータ電位Vsig、より正確には、データ基準電位Voとデータ電位Vsigとの電位差で規定されるデータ電圧Vinの大きさに応じたドレイン電流Idsが駆動トランジスタMdに流れ、これがほぼ有機発光ダイオードOLEDの駆動電流Idとなる。
よって、駆動トランジスタMdのソース電位Vsがデータ基準電位Voで初期化されている場合、有機発光ダイオードOLEDがデータ電位Vsigに応じた輝度で発光する。
【0036】
図3に、有機発光ダイオードOLEDのI−V特性のグラフと、駆動トランジスタMdのドレイン電流Ids(OLEDの駆動電流Idにほぼ相当)の一般式を示す。
有機発光ダイオードOLEDは、よく知られているように、熱によりI−V特性が図3のように変化する。このとき、図2の画素回路では、駆動トランジスタMdが一定のドレイン電流Idsを流そうとしても、図3に示すグラフから分かるように有機発光ダイオードOLEDの印加電圧が大きくなるため、有機発光ダイオードOLEDのソース電位Vsが上昇する。このとき駆動トランジスタMdのゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧Vgsが維持されるように、ソース電位と共にゲート電位も上昇し、ドレイン電流Idsはほぼ一定に保たれ、このことが有機発光ダイオードOLEDの発光輝度を変化させないように作用する。
【0037】
しかしながら、画素回路ごとに駆動トランジスタMdの閾値電圧Vth、移動度μが異なっているため、図3の式に応じて、ドレイン電流Idsにバラツキが生じ、表示画面内で与えられているデータ電位Vsigが同じ2つの画素であっても、当該2つの画素間で発光輝度が異なる。
【0038】
なお、図3の式において、符号“Ids”は、飽和領域で動作する駆動トランジスタMdのドレインとソース間に流れる電流を表す。また、当該駆動トランジスタMdにおいて、“Vth”が閾値電圧を、“μ”が移動度を、“W”が実効チャネル幅(実効ゲート幅)を、“L”が実効チャネル長(実効ゲート長)を、それぞれ表す。また、“Cox”が当該駆動トランジスタMdの単位ゲート容量、即ち単位面積当たりのゲート酸化膜容量と、ソースやドレインとゲート間のフリンジング容量との総和を表す。
【0039】
Nチャネル型の駆動トランジスタMdを有する画素回路は、駆動能力が高く製造プロセスを簡略化できる利点があるが、閾値電圧Vthや移動度μのばらつきを抑えるため、それらの補正動作を、発光可能なバイアス設定に先立って行う必要がある。
【0040】
図4(A)〜図4(E)は、表示制御における各種信号や電圧の波形を示すタイミングチャートである。ここでの表示制御では行単位でデータ書き込みを順次行うものとする。図4では、第1行の画素回路3(1,j)が書き込み対象の行(表示ライン)であり、第1行の表示ラインに対し、フィールドF(1)において表示制御を行う場合を示している。なお、図4では、それより前のフィールドF(0)の制御については、その一部(発光停止の制御)を示している。
【0041】
図4(A)は、映像信号Ssigの波形図である。図4(B)は、書込対象の表示ラインに供給される書込駆動パルスWSの波形図である。図4(C)は、書込対象の表示ラインに供給される電源駆動パルスDSの波形図である。図4(E)は、書込対象の表示ラインに属する1つの画素回路3(1,j)における駆動トランジスタMdのゲート電位Vg(制御ノードNDcの電位)の波形図である。図4(F)は、書込対象の表示ラインに属する1つの画素回路3(1,j)における駆動トランジスタMdのソース電位Vs(有機発光ダイオードOLEDのアノード電位)の波形図である。
【0042】
[期間の定義]
図4(A)の上部に記載しているように、1フィールド(または1フレーム)前画面の発光許可期間(LM0)の後に、前画面の発光停止処理期間(LM−STOP)が続いている。ここから次画面の処理が始まり、時系列の順で、「補正準備期間」としての初期化期間(INT)、閾値電圧補正期間(VTC)、書込み&移動度補正期間(W&μ)、発光許可期間(LM1)、発光停止処理期間(LM−STOP)と、各処理期間が推移する。
【0043】
[駆動パルスの概略]
図4では、波形図の適当な箇所に時間表示を、符号“T0Ca,T0Cb,T15,…,T19,T1A,T1B,T1Ca,T1Cb”により示している。時間“T0Ca,T0Cb”がフィールドF(0)に対応し、時間“T15〜T1Cb”がフィールドF(1)に対応する。
【0044】
書込駆動パルスWSは、図4(B)に示すように、“L”レベルで非アクティブ、“H”レベルでアクティブの所定数のサンプリングパルスSP1を画面(1フィールド)ごとに含む。サンプリングパルスSP1の後に書き込みパルスWPが重畳されている。このように、サンプリングパルスSP1と書き込みパルスWPから書込駆動パルスWSが構成される。
【0045】
m本(数百〜千数百本)の映像信号線DTL(j)(図1および図2参照)に供給される映像信号Ssigは、線順次表示ではm本の映像信号線DTL(j)に同時に供給される。図4では、第1行の表示に重要な映像信号パルスPP(1)のみ示す。映像信号パルスPP(1)のデータ基準電位Voからの波高値が、当該表示制御で表示させたい(書き込みたい)階調値、即ちデータ電圧Vinに該当する。この階調値(=Vin)は、第1行の各画素で同じ場合(単色表示の場合)もあるが、通常、表示画素行の階調値に応じて変化している。
【0046】
図4は、主として、第1行内における1つの画素についての動作を説明するためのものであるが、同一行の他の画素では、この表示階調値が異なることがある以外、制御自体は、図示の画素駆動制御と時間をずらして並列に実行される。
【0047】
本実施形態における発光制御の特徴は、電源駆動パルスDSの電位を3値に制御することである。
図4(C)に示すように、電源駆動パルスDSは、り、この制御は図1および図2に示す水平画素ライン駆動回路41が行う。
電源駆動パルスDSがとる3値は、「第1レベル」としての低電位Vcc_Lと、「第3レベル」としての高電位Vcc_Hと、低電位Vcc_Lと高電位Vcc_Hの間の所定電位である「第2レベル」としての中電位Vcc_Mとである。
第2レベル(中電位Vcc_M)は、有機発光ダイオードOLEDを逆バイアスしないが非発光とするアノード電位を与えるための電位である。第1レベル(低電位Vcc_L)は、有機発光ダイオードOLEDを逆バイアスする非発光のアノード電位を与えるための電位である。第3レベル(高電位Vcc_H)は、有機発光ダイオードOLEDのアノードを発光可能にバイアスするための電位である。
3値の電源駆動パルスDSは、図1および図2に示す水平画素ライン駆動回路41により発生する。
【0048】
[3値発生回路例]
図5に、3値の電源駆動パルスDSを発生する水平画素ライン駆動回路41のより詳細なブロック図を示す。
図5に図解する水平画素ライン駆動回路41は、デューティ比が異なる2種類の同期パルス(第1パルスP1と第2パルスP2)を発生し、シフトするシフトレジスタ411と、第1パルスP1と第2パルスP2を入力し、3値の電源駆動パルスDSを発生するDS発生回路412とを有する。
【0049】
図6(A)と図6(B)に、第1パルスP1と第2パルスP2の4フィールド相当の波形図を示す。
図6(A)に示す第1パルスP1は、発光停止処理期間(LM−STOP)と初期化期間(INT)との合計時間に相当する“H”レベルをとり、1フィールド内のその他の期間は“L”レベルをとる波形を有する。
図6(B)に示す第2パルスP2は、初期化期間(INT)に“L”レベルをとり、1フィールド内のその他の期間は“H”レベルをとる波形を有する。
【0050】
図5に示すシフトレジスタ411は、不図示のクロック発生回路からクロック信号を入力し、クロック信号から、図6に示す1フィールド分の第1および第2パルスP1,P2を発生して、発生した2つのパルスをそれぞれシフトさせる回路である。あるいは、シフトレジスタ411は、他の不図示のパルス発生回路で発生した第1および第2パルスP1,P2を単に、シフトさせるものでもよい。
シフトレジスタ411に、第1および第2パルスP1,P2の出力のための出力タップが、パルスごとにn個、合計2n個設けられている。この数「n」は、画素アレイ2が有する画素行数nと同じ数であり、各画素行に対して、第1パルスP1の出力タップと第2パルスP2の出力タップが対で設けられている。
【0051】
DS発生回路412は、同じ構成のユニット412Uをn個含んで構成されている。
ユニット412Uは、第1入力(in1)と第2入力(in2)と出力(out)とを有し、第1入力(in1)から入力される第1パルスP1と、第2入力(in2)から入力される第2パルスP2を波形合成して3値の電源駆動パルスDSを発生し出力(out)から出力する回路である。各ユニット412Uは同じ構成を有する。
【0052】
図7に、1つのユニット412Uの回路例を示す。本例では、第1レベル(低電位Vcc_L)が第1基準電位Vss1、第2レベル(中電位Vcc_M)が第2基準電位Vss2、第3レベル(高電位Vcc_H)が電源電位Vddである。
図7に示すユニット412Uは、2つのNMOS構成のトランジスタN1,N2と、1つのPMOS構成のトランジスタP1と、2入力を有する2つのアンド回路AND1,AND2と、1つのインバータINV1とを有する。
【0053】
トランジスタP1とN1が、電源電位Vddの供給線と第2基準電位Vss2の供給線との間に縦続接続され、トランジスタP1とN1間のノードが出力(out)に接続されている。出力(out)と第1基準電位Vss1の供給線との間に、トランジスタN2が接続されている。
トランジスタP1のゲートと、アンド回路AND1の一方入力と、アンド回路AND2の一方入力とが、第1入力(in1)に接続されている。アンド回路AND1の他方入力が第2入力(in2)に接続され、アンド回路AND2の他方入力がインバータINV1を介して第2入力(in2)に接続されている。
アンド回路AND1の出力がトランジスタN1のゲートに接続され、アンド回路AND2の出力がトランジスタN2のゲートに接続されている。
【0054】
図7に示す回路の動作を、図6を参照して説明する。
図6(C)および図6(D)に示すように、時間t0以前は、第1パルスP1が“H”レベル、第2パルスP2が“L”レベルである。このとき、トランジスタP1がオフ、アンド回路AND1の出力が“L”でトランジスタN1がオフ、アンド回路AND2の出力が“H”でトランジスタN2がオンしているため、出力(out)は第1基準電位Vss1を出力している(図6(B))。
【0055】
発光許可期間(LM)に対応する時間t0〜t1の区間になると第1パルスP1が“H”レベルから“L”レベルに遷移し、第2パルスP2が“L”レベルから“H”レベルに遷移する。このため、図7において、トランジスタP1がターンオンし、アンド回路AND2の出力が“H”から“L”に遷移し、トランジスタN2がオフする。このときアンド回路AND1の入力が共に反転するものの、出力は“L”を維持するためトランジスタN1はオフのままである。よって、出力(out)は、第1基準電位Vss1の出力状態から、電源電位Vddの出力状態に切り替わる(図6(B))。
【0056】
発光停止処理期間(LM−STOP)に対応する時間t1〜t2の区間になると第1パルスP1が“L”レベルから“H”レベルに遷移する。このため、図7において、トランジスタP1がオフし、アンド回路AND1の入力に“H”が揃うため、その出力が“L”から“H”に遷移し、トランジスタN1がターンオンする。このときアンド回路AND2の一方入力が反転するものの、他方入力が“L”のままであるため出力は“L”を維持し、トランジスタN2はオフのままである。よって、出力(out)は、電源電位Vddの出力状態から、第2基準電位Vss2の出力状態に切り替わる(図6(B))。
【0057】
初期化期間(INT)に対応する時間t2〜t3の区間になると第2パルスP2が“H”レベルから“L”レベルに遷移する。このため、図7において、アンド回路AND2の入力に“H”が揃うため、その出力が“L”から“H”に遷移し、トランジスタN2がターンオンする。このときアンド回路AND2の他方入力が“H”から“L”反転するため、その出力も“H”から“L”に反転し、トランジスタN1がオフする。第1パルスP1は“H”レベルを維持するため、トランジスタP1はオフのままである。よって、出力(out)は、第2基準電位Vss2の出力状態から第1基準電位Vss1の出力状態に切り替わる(図6(B))。
以上ようにして、3値を有する波形の電源駆動パルスDSが発生し、同じ3値波形が続く他のフィールドでも同様に繰り返される。
【0058】
なお、第2行(の画素回路3(2,j))、第3行(の画素回路3(3,j))については、特に図示しないが、例えば、1水平期間ずつ各パルス(書込駆動パルスWSと電源駆動パルスDS)が順次遅れて印加される。
よって、ある行に対して「閾値電圧補正」と「書込み&移動度補正」とを行っている期間に、それより前の行に対しては「発光停止処理」と「初期化」が実行されることから、「閾値電圧補正」と「書込み&移動度補正」に限ってみると行単位でシームレスな処理が実行される。よって、無駄な期間は発生しない。
【0059】
つぎに、以上のパルス制御の下における、図4(D)および図4(E)に示す駆動トランジスタMdのソースやゲートの電位変化と、それに伴う動作を、図4(A)に示す期間ごとに説明する。
なお、ここでは図8(A)〜図10(B)に示す第1行の画素回路3(1,j)の動作説明図、ならびに、図2等を適宜参照する。
【0060】
[前画面の発光許可期間(LM0)]
第1行の画素回路3(1,j)について、時間T0Ca以前のフィールドF(0)(前画面)における発光許可期間(LM0)では、図4(B)に示すように書込駆動パルスWSが“L”レベルであるため、サンプリングトランジスタMsがオフしている。このとき図4(C)に示すように、電源駆動パルスDSが高電位Vcc_Hの印加状態にある。
【0061】
図8(A)に示すように、前画面のデータ書き込み動作によって駆動トランジスタMdのゲートにデータ電圧Vin0が入力され保持されている。このときデータ電圧Vin0に応じて、有機発光ダイオードOLEDが発光状態にあるとする。駆動トランジスタMdは飽和領域で動作するように設定されているため、有機発光ダイオードOLEDに流れる駆動電流Id(=Ids)は、保持キャパシタCsに保持されている駆動トランジスタMdのゲートソース間電圧Vgsに応じて、前述した図3に示す式から算出される値をとる。
【0062】
[発光停止処理期間(LM−STOP)]
図4において時間T0Caで発光停止処理が開始される。
時間T0Caになると、水平画素ライン駆動回路41(図2参照)が、図4(C)に示すように、電源駆動パルスDSの電位を高電位Vcc_Hから中電位Vcc_Mに切り替える。中電位Vcc_Mは、有機発光ダイオードOLEDに逆バイアスはかからないが発光は停止する電位である。例えば、中電位Vcc_Mは、駆動トランジスタMdによる電位ドロップが無視できるほど小さい仮定の下では、有機発光ダイオードOLEDにゼロバイアスを印加する電位を下限とし、有機発光ダイオードOLEDの発光閾値電圧を上限とする電位である。ここで「発光閾値電圧」とは、有機発光ダイオードOLEDに電流が流れ始める(電流)閾値電圧と一致するとは限らず、有機発光ダイオードOLEDは閾値電圧を超えても暫く発光できない場合が多い。「発光閾値電圧」は、「(電流)閾値電圧」より大きい値を有し、実際に発光が開始する電圧のことである。
【0063】
電源駆動パルスDSの電位が中電位Vcc_Mになると、駆動トランジスタMdは、今までドレインとして機能していたノードの電位が中電位Vcc_Mにまで急激に落とされ、ソースとドレインの電位が逆転するため、今までドレインであったノードをソースとし、今までソースであったノードをドレインとして、当該ドレインの電荷(ただし、図の表記ではソース電位Vsのままとする)を引き抜くディスチャージ動作が行われる。
したがって、図8(B)に示すように、今までとは逆向きのドレイン電流Idsが駆動トランジスタMdに流れる。
【0064】
発光停止処理期間(LM−STOP)が開始すると、図4(E)に示すように、時間T0Caを境に駆動トランジスタMdのソース(現実の動作上はドレイン)が急激に放電され、ソース電位Vsが中電位Vcc_Mの近くまで低下する。サンプリングトランジスタMsのゲートはフローティング状態であるため、ソース電位Vsの低下に伴ってゲート電位Vgも低下する。
このとき、中電位Vcc_Mが有機発光ダイオードOLEDの発光閾値電圧Vth_oled.とカソード電位Vcathの和よりも小さいとき、つまり“Vcc_M<Vth_oled.+Vcath”であれば有機発光ダイオードOLEDは消光する。ただし、この段階では有機発光ダイオードOLEDは逆バイアスされていない。
【0065】
発光許可期間LM0の終点(時間T0Ca)は、発光時間の長さによって次のフィールドF(1)の開始点(時間T0Cb)を越えない範囲で時間軸上の位置が変動する。よって、発光停止処理期間(LM−STOP)も、発光時間の長さに応じて期間長が変動する。ただし、発光停止処理期間(LM−STOP)は逆バイアス期間でないため、この期間で逆バイアス期間が変動することはない。
【0066】
[初期化期間(INT)]
時間T0CbになるとフィールドF(1)の初期化期間(INT)が始まる。
初期化期間(INT)になると、水平画素ライン駆動回路41(図2参照)が、図4(C)に示すように、電源駆動パルスDSの電位が中電位Vcc_Mから低電位Vcc_Lに切り替える。
電源駆動パルスDSの電位が低電位Vcc_Lになると、駆動トランジスタMdは、図8(B)に示す放電が再度行われる。このため、図4(E)に示すように、時間T0Cb境に駆動トランジスタMdのソース(現実の動作上はドレイン)がさらに放電され、ソース電位Vsが低電位Vcc_Lの近くまで低下する。サンプリングトランジスタMsのゲートはフローティング状態であるため、ソース電位Vsの低下に伴ってゲート電位Vgも低下する。
このとき、“Vcc_L<Vth_oled.+Vcath”となるため引き続き有機発光ダイオードOLEDは消光する。初期化期間(INT)における放電によってソース電位Vsがさらに低下する途中で、有機発光ダイオードOLEDが逆バイアスされる。
【0067】
図4(B)に示すように、初期化期間(INT)の途中の時間T15にて、書き込み信号走査回路42(図2参照)が書込走査線WSL(1)の電位を“L”レベルから“H”レベルに遷移させて発生するサンプリングパルスSP1を、サンプリングトランジスタMsのゲートに与える。
時間T15までには、映像信号Ssigの電位がデータ基準電位Voに切り替えられている。したがって、サンプリングトランジスタMsは、映像信号Ssigのデータ基準電位Voをサンプリングして、サンプリング後のデータ基準電位Voを駆動トランジスタMdのゲートに伝達する。
このサンプリング動作によって、図4(D)および図4(E)に示すように、ゲート電位Vgの値がデータ基準電位Voに収束し、それに伴ってソース電位Vsの値は低電位Vcc_Lに収束する。
ここでデータ基準電位Voは、電源駆動パルスDSの高電位Vcc_Hより低く、低電位Vcc_Lより高い所定の電位である。
【0068】
このサンプリング動作により、補正動作の初期状態を整える、保持キャパシタCsの保持電圧の初期化が行われる。
保持電圧の初期化では、駆動トランジスタMdのゲートソース間電圧Vgs(=保持電圧)が駆動トランジスタMdの閾値電圧Vth以上となるように電源駆動パルスDSの低電位Vcc_Lを設定している。具体的には、図8(C)に示すように、ゲート電位Vgがデータ基準電位Voになると、これに連動してソース電位Vsが電源駆動パルスDSの低電位Vcc_Lとなるため、保持キャパシタCsの保持電圧が低下し、“Vo−Vcc_L”となる。この保持電圧“Vo−Vcc_L”はゲートソース間電圧Vgsそのものであり、ゲートソース間電圧Vgsが駆動トランジスタMdの閾値電圧Vthよりも大きくないと、その後に閾値電圧補正動作を行なうことができないために、“Vo−Vcc_L>Vth”とするように電位関係が決められている。
【0069】
図4(B)に示すサンプリングパルスSP1は、時間T15から十分な時間が経過した時間T17にて終了し、サンプリングトランジスタMsがオフする。
その前の時間T16でフィールドF(1)に対する処理が開始される。
【0070】
[閾値補正期間(VTC)]
時間T16では図4(B)に示すように最初のサンプリングパルスSP1が立ち上がっており、サンプリングトランジスタMsがオンしている。この状態で、時間T16にて電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに切り替わり、閾値補正期間(VTC)が開始する。
【0071】
閾値補正期間(VTC)の開始時(時間T16)の直前において、オン状態のサンプリングトランジスタMsがデータ基準電位Voをサンプリングしている状態であるため、図9(A)に示すように、駆動トランジスタMdのゲート電位Vgは、一定のデータ基準電位Voで電気的に固定された状態にある。
この状態で時間T16にて、電源駆動パルスDSの電位が低電位Vcc_Lから高電位Vcc_Hに遷移すると、駆動トランジスタMdのソースとドレイン間に電源駆動パルスDSの最大振幅値に相当する電源電圧Vddが印加される。そのため、駆動トランジスタMdがオンし、ドレイン電流Idsが流れる。
【0072】
ドレイン電流Idsによって駆動トランジスタMdのソースが充電され、図4(E)に示すようにソース電位Vsが上昇するため、それまで“Vo−Vcc_L”の値をとっていた駆動トランジスタMdのゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)は、徐々に小さくなっていく(図9(A)参照)。
ゲートソース間電圧Vgsの低下速度が速い場合、図4(E)に示すように、閾値補正期間(VTC)内にソース電位Vsの上昇が飽和する。この飽和は駆動トランジスタMdがソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)は、駆動トランジスタMdの閾値電圧Vthとほぼ等しい値に収束する。
【0073】
なお、図9(A)の動作では、駆動トランジスタMdを流れるドレイン電流Idsが保持キャパシタCsの一方電極を充電する以外に、有機発光ダイオードOLEDの容量Coled.を充電する。このとき、有機発光ダイオードOLEDの容量Coled.が保持キャパシタCsより十分大きいという前提では、ドレイン電流Idsの殆どが保持キャパシタCsの充電に使用され、その場合、ゲートソース間電圧Vgsの収束点が閾値電圧Vthにほぼ等しい値をとる。
上記正確な閾値電圧補正を保証するには、容量Coled.を十分大きくする意図で、予め、有機発光ダイオードOLEDを逆バイアスした状態で、補正動作を開始する。
【0074】
図4(B)に示すように、閾値補正期間(VTC)は時間T19で終了するが、その前の時間T17で書込駆動パルスWSが非アクティブにされサンプリングパルスSP1が終了している。これにより、図9(B)に示すように、サンプリングトランジスタMsがオフし、駆動トランジスタMdのゲートがフローティング状態となる。このときのゲート電位Vgはデータ基準電位Voを維持している。
サンプリングパルスSP1が時間T17で終了し、時間T19までの時間T18にて映像信号パルスPP(1)を印加する、即ち映像信号Ssigの電位をデータ電位Vsigに遷移させる必要がある。これは、時間T19のデータサンプリング時にデータ電位Vsigが安定な所定レベルとなって、データ電圧Vinを正しく書き込むために、データ電位Vsigの安定化を待つためである。よって時間T18〜T19の長さは、データ電位安定化に十分な時間に設定されている。
【0075】
[閾値電圧補正の効果]
ここで仮に、駆動トランジスタのゲートソース間電圧が“Vin”だけ大きくなったとすると、ゲートソース間電圧は“Vin+Vth”となる。また、閾値電圧Vthが大きい駆動トランジスタと、これが小さい駆動トランジスタを考える。
前者の閾値電圧Vthが大きい駆動トランジスタは、閾値電圧Vthが大きい分だけゲートソース間電圧が大きく、逆に閾値電圧Vthが小さい駆動トランジスタは、閾値電圧Vthが小さいためゲートソース間電圧が小さくなる。よって、閾値電圧Vthに関していえば、閾値電圧補正動作により、そのバラツキをキャンセルして、同じデータ電圧Vinなら同じドレイン電流Idsを駆動トランジスタに流すことができる。
【0076】
なお、閾値電圧補正期間(VTC)においては、ドレイン電流Idsが専ら保持キャパシタCsの一方電極側、すなわち有機発光ダイオードOLEDの容量Coled.の一方電極側に流入することにのみ消費され、有機発光ダイオードOLEDがオンしないようにする必要がある。有機発光ダイオードOLEDの端子間電圧を“Voled.”、その発光閾値電圧を“Vth_oled.”、そのカソード電位を“Vcath”と表記すると、有機発光ダイオードOLEDをオフ状態に維持する条件は、“Voled.≦Vcath+Vth_oled.”が常に成り立つことである。
【0077】
ここで有機発光ダイオードOLEDのカソード電位Vcathを低電位Vcc_L(例えば接地電圧GND)で一定とした場合、発光閾値電圧Vth_oled.が非常に大きいときは、この式を常に成立させることも可能である。しかし、発光閾値電圧Vth_oled.は有機発光ダイオードOLEDの作製条件で決まり、また、低電圧で効率的な発光のためには発光閾値電圧Vth_oled.を余り大きくできない。よって、本実施形態では、閾値電圧補正期間(VTC)が終了するまでは、カソード電位Vcathを低電位Vcc_Lより大きく設定することによって、有機発光ダイオードOLEDを逆バイアスさせておく。
【0078】
逆バイアスのためにカソード電位Vcathは、図4に示す期間中ずっと一定のままである。ただし、閾値電圧補正によって逆バイアスが解除される値に、カソード電位Vcathの一定電位が設定される。したがって、閾値電圧補正時よりソース電位Vsが高くなる時間T19より後に逆バイアスが解除され、この状態で移動度補正や発光のための処理が行われ、その後の発光停止処理で再び有機発光ダイオードOLEDが逆バイアス状態となる。
【0079】
[書込み&移動度補正期間(W&μ)]
時間T19から、書込み&移動度補正期間(W&μ)が開始する。このときの状態は図9(B)と同じであり、サンプリングトランジスタMsがオフ、駆動トランジスタMdがカットオフしている。駆動トランジスタMdのゲートがデータ基準電位Voで保持され、ソース電位Vsが“Vo−Vth”、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)が“Vth”となっている。
【0080】
図4(B)に示すように、映像信号パルスPP(1)を印加中の時間T19で、書き込みパルスWPがサンプリングトランジスタMsのゲートに供給される。すると、図10(A)に示すように、サンプリングトランジスタMsがオンし、映像信号線DTL(j)のデータ電位Vsig(=Vin+Vo)のうち、ゲート電位Vg(=Vo)との差分、すなわちデータ電圧Vinが、駆動トランジスタMdのゲートに入力される。この結果、ゲート電位Vgが“Vo+Vin”となる。
ゲート電位Vgがデータ電圧Vinだけ上昇すると、これに連動してソース電位Vsも上昇する。このとき、データ電圧Vinがそのままソース電位Vsに伝達される訳ではなく、容量結合比gに応じた比率の変化分ΔVs、すなわち“g*Vin”だけソース電位Vsが上昇する。このことを次式(1)に示す。
【0081】
[数1]
ΔVs=Vin(=Vsig−Vo)×Cs/(Cs+Coled.)…(1)
ここで保持キャパシタCsの容量値を同じ符号“Cs”により示す。符号“Coled.”は有機発光ダイオードOLEDの等価容量値である。
以上より、移動度補正を考慮しなければ、変化後のソース電位Vsは“Vo−Vth+g*Vin”となる。その結果、駆動トランジスタMdのゲートソース間電圧Vgsは、“(1−g)Vin+Vth”となる。
【0082】
ここで、移動度μによるバラツキについて説明する。
先に行った閾値電圧補正で、実は、ドレイン電流Idsを流すたびに移動度μによる誤差が含まれていたものの、閾値電圧Vthのバラツキが大きいため移動度μによる誤差成分を厳密に議論しなかった。このとき容量結合比gを用いずに、単に“上昇(up)”や“低下(down)”により表記して説明したのは、移動度のバラツキを説明することによる煩雑さを回避するためである。
一方、既に説明したことであるが、厳密に閾値電圧補正が行われた後は、そのとき保持キャパシタCsに閾値電圧Vthが保持されているため、その後、駆動トランジスタMdをオンさせると、閾値電圧Vthの大小によってドレイン電流Idsが変動しない。そのため、この閾値電圧補正後の駆動トランジスタMdの導通で、仮に、当該導通時の駆動電流Idによって保持キャパシタCsの保持電圧(ゲートソース間電圧Vgs)の値に変動が生じたとすると、その変動量ΔV(正または負の極性をとることが可能)は、駆動トランジスタMdの移動度μのバラツキ、より厳密には、半導体材料の物性パラメータである純粋な意味での移動度のほかに、トランジスタの構造上あるいは製造プロセス上で電流駆動力に影響を与える要因の総合的なバラツキを反映したものとなる。
【0083】
以上のことを踏まえた上で動作説明に戻ると、図10(A)において、サンプリングトランジスタMsがオンしてゲート電位Vgにデータ電圧Vinが加わったときに、駆動トランジスタMdは、そのデータ電圧Vin(階調値)に応じた大きさのドレイン電流Idsをソースとドレイン間に流そうとする。このときドレイン電流Idsが移動度μに応じてばらつき、その結果、ソース電位Vsは、“Vo−Vth+g*Vin”に上記移動度μによる変動量ΔVを加えた“Vo−Vth+g*Vin+ΔV”となる。
【0084】
このとき有機発光ダイオードOLEDを発光させないためには、“Vs(=Vo−Vth+g*Vin+ΔV)<Vth_oled.+Vcath”が満たされるように、データ電圧Vinや容量結合比g等に応じたカソード電位Vcathを予め設定するとよい。
この設定を予め行っていると、有機発光ダイオードOLEDは逆バイアスされ、ハイインピーダンス状態にあるため発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。
【0085】
このとき“Vs(=Vo−Vth+g*Vin+ΔV)<Vth_oled.+Vcath”の式が満たされている限り、ソース電位Vsが、有機発光ダイオードOLEDの発光閾値電圧Vth_oled.とカソード電位Vcathとの和を越えないため、ドレイン電流Ids(駆動電流Id)は保持キャパシタCsの容量値(同じ符号Csで表記)と有機発光ダイオードOLEDの逆バイアス時等価容量の容量値(寄生容量と同じ符号Coled.で表記)とを加算した容量“C=Cs+Coled.”を充電するために用いられる。これにより、駆動トランジスタMdのソース電位Vsは上昇していく。このとき、駆動トランジスタMdの閾値電圧補正動作は完了しているため、駆動トランジスタMdが流すドレイン電流Idsは移動度μを反映したものとなる。
【0086】
図4(D)および図4(E)で“(1−g)Vin+Vth−ΔV”の式により示しているように、保持キャパシタCsに保持されるゲートソース間電圧Vgsにおいては、ソース電位Vsに加わる変動量ΔVが閾値電圧補正後のゲートソース間電圧Vgs(=(1−g)Vin+Vth)から差し引かれることになるため、負帰還がかかるように当該変動量ΔVが保持キャパシタCsに保持される。よって、以下、変動量ΔVを「負帰還量」ともいう。
この負帰還量ΔVは、有機発光ダイオードOLEDに逆バイアスをかけた状態では、ΔV=t*Ids/(Coled.+Cs+Cgs)という式で表すことができる。この式から、変動量ΔVは、ドレイン電流Idsの変動に比例して変化するパラメータであることが分かる。
【0087】
上記負帰還量ΔVの式から、ソース電位Vsに付加される負帰還量ΔVは、ドレイン電流Idsの大きさ(この大きさは、データ電圧Vinの大きさ、即ち階調値と正の相関関係にある)と、ドレイン電流Idsが流れる時間、すなわち、図4(B)に示す、移動度補正に要する時間T19から時間T1Aまでの時間(t)に依存している。つまり、階調値が大きいほど、また、時間(t)を長くとるほど、負帰還量ΔVが大きくなる。
したがって、移動度補正の時間(t)は必ずしも一定である必要はなく、逆にドレイン電流Ids(階調値)に応じて調整することが好ましい場合がある。たとえば、白表示に近くドレイン電流Idsが大きい場合、移動度補正の時間(t)は短めにし、逆に、黒表示に近くなりドレイン電流Idsが小さくなると、移動度補正の時間(t)を長めに設定するとよい。この階調値に応じた移動度補正時間の自動調整は、その機能を図2に示す書き込み信号走査回路42等に予め設けることにより実現可能である。
【0088】
[発光許可期間(LM1)]
時間T1Aで書込み&移動度補正期間(W&μ)が終了すると、発光許可期間(LM1)が開始する。
時間T1Aで書き込みパルスWPが終了するためサンプリングトランジスタMsがオフし、駆動トランジスタMdのゲートが電気的にフローティング状態となる。
【0089】
ところで、発光許可期間(LM1)より前の書込み&移動度補正期間(W&μ)においては、駆動トランジスタMdはデータ電圧Vinに応じたドレイン電流Idsを流そうとするが、実際に流せるとは限らない。その理由は、サンプリングトランジスタMsがオンしているため、駆動トランジスタMdのゲート電位Vgが“Vo+Vin”に固定され、そこからゲートソース間電圧Vgs(=“(1−g)Vin+Vth−ΔV”)下がった電位(“Vo−Vth+g*Vin+ΔV”)にソース電位Vsが収束しようとするからである。よって、移動度補正の時間(t)を幾ら長くしてもソース電位Vsは上記収束点を超える電位にはなれない。移動度補正は、その収束までの速さの違いで移動度μの違いをモニタし、補正するものである。このため、最大輝度の白表示のデータ電圧Vinが入力され場合でも、上記収束になるかならないかの程度に、移動度補正の時間(t)が決められる。
【0090】
発光許可期間(LM1)が開始して駆動トランジスタMdのゲートがフローティングとなると、そのソース電位Vsは、さらに上昇可能となる。よって、駆動トランジスタMdは、入力されたデータ電圧Vinに応じた駆動電流Idを流すように動作する。
その結果、ソース電位Vs(有機発光ダイオードOLEDのアノード電位)が上昇し、図10(B)に示すように、ドレイン電流Idsが駆動電流Idとして有機発光ダイオードOLEDに流れ始めるため、有機発光ダイオードOLEDが実際に発光を開始する。発光が開始して暫くすると、駆動トランジスタMdは、入力されたデータ電圧Vinに応じたドレイン電流Idsで飽和し、ドレイン電流Ids(=Id)が一定となると、有機発光ダイオードOLEDがデータ電圧Vinに応じた輝度の発光状態となる。
【0091】
発光許可期間(LM1)の開始から輝度が一定となるまでの間に有機発光ダイオードOLEDのアノード電位の上昇は、駆動トランジスタMdのソース電位Vsの上昇に他ならず、これを、有機発光ダイオードOLEDのアノード電圧Voled.の上昇量という意味で“ΔVoled.”とする。駆動トランジスタMdのソース電位Vsは、“Vo−Vth+g*Vin+ΔV+ΔVoled.”となる(図4(E)参照)。
一方、ゲート電位Vgは、ゲートがフローティング状態であるため、図4(D)に示すように、ソース電位Vsに連動して、その上昇量ΔVoled.と同じだけ上昇し、ドレイン電流Idsの飽和に伴ってソース電位Vsが飽和すると、ゲート電位Vgも飽和する。
その結果、ゲートソース間電圧Vgs(保持キャパシタCsの保持電圧)について、移動度補正時の値(“(1−g)Vin+Vth−ΔV”)が、発光許可期間(LM1)中も維持される。
【0092】
発光許可期間(LM1)においては、駆動トランジスタMdが定電流源として動作することから、有機発光ダイオードOLEDのI−V特性が経時変化し、これに伴って駆動トランジスタMdのソース電位Vsが変化することがある。
しかしながら、有機発光ダイオードOLEDのI−V特性が経時変化の有無に関係なく、保持キャパシタCsの保持電圧が“(1−g)Vin+Vth−ΔV”に保たれる。そして、保持キャパシタCsの保持電圧は、駆動トランジスタMdの閾値電圧Vthを補正する成分(+Vth)と、移動度μによる変動を補正する成分(−ΔV)とを含むことから、閾値電圧Vthや移動度μが、異なる画素間でばらついても駆動トランジスタMdのドレイン電流Ids、つまり、有機発光ダイオードOLEDの駆動電流Idが一定に保たれる。
【0093】
具体的には、駆動トランジスタMdは、閾値電圧Vthが大きいほど、上記保持電圧の閾値電圧補正成分(+Vth)によってソース電位Vsを下げて、ドレイン電流Ids(駆動電流Id)をより流すようにソースドレイン間電圧を大きくする。このため閾値電圧Vthの変動があってもドレイン電流Idsは一定となる。
また、駆動トランジスタMdは、移動度μが小さくて上記変動量ΔVが小さい場合は、保持キャパシタCsの保持電圧の移動度補正成分(−ΔV)によって当該保持電圧の低下量も小さくなるため、相対的に、大きなソースドレイン間電圧が確保され、その結果、ドレイン電流Ids(駆動電流Id)をより流すように動作する。このため移動度μの変動があってもドレイン電流Idsは一定となる。
【0094】
図11は、閾値電圧と移動度の補正を行っていない初期状態((A))、閾値電圧補正のみ行った状態((B))、閾値電圧と移動度の補正を行った状態((C))における、データ電位Vsigの大きさとドレイン電流Idsとの関係(駆動トランジスタMdの入出力特性)の変化を模式的に示す。
図11から、大きく乖離していた画素Aと画素Bの特性カーブが、まず閾値電圧補正で大きく近づき、つぎに移動度補正を行うとほとんど同じとみなせる程度まで近づくことが分かる。
【0095】
以上より、画素間で駆動トランジスタMdの閾値電圧Vthや移動度μがばらついても、さらに、駆動トランジスタMdの特性が経時変化しても、データ電圧Vinが同じである限り、有機発光ダイオードOLEDの発光輝度も一定に保たれる。
【0096】
つぎに、本実施形態で電源駆動パルスDSを3値制御して、逆バイアス期間を一定とする効果を、電源駆動パルスDSを2値制御する比較例を用いて説明する。
【0097】
<比較例>
図12(A)〜図12(E)は、比較例の発光制御における各種信号や電圧の波形を示すタイミングチャートである。図12において、図4と重複するパルス、時間(タイミング)、電位変化等は全て同じ符号を付して表している。よって、同じ符号に関する限り、今までの説明は当該比較例においても適用される。以下、図12の制御が図4の制御と異なる点のみ説明する。
【0098】
図12を図4と比較すると明らかなように、図12に示す制御では、図4に示す制御における電源駆動パルスDSが3値制御であるのに対し、図12に示す制御では電源駆動パルスDSの電位が高電位Vcc_Hと低電位Vcc_Lの2値をとる。電源駆動パルスDSの電位は、フィールドF(0)の発光停止処理期間(LM−STOP)の期間(時間T0C〜時間T16)中、低電位Vcc_Lをとり、その他の期間で高電位Vcc_Hをとる。
【0099】
図12の制御における発光停止処理期間(LM−STOP)は、図4の制御における発光停止処理期間(LM−STOP)と異なり、途中の時間T0Dにて書込駆動パルスWSがハイレベルに活性化されるため図2の制御における初期化期間(INT)を兼ねる処理期間である。
よって、閾値補正期間(VTC)の処理の直前に行う補正準備(初期化)は、発光停止期間(LM−STOP)で行われる。
【0100】
ところが、発光停止期間(LM−STOP)は有機ELディスプレイ1を搭載したシステム(機器)の仕様により、その長さが変更される場合があり、そのことが原因となって、次に説明する、いわゆる“フラッシュ現象”が生じる。
【0101】
図13は、フラッシュ現象の原因を説明するための図である。
図13(A)には、図12(C)に約1フィールド(1F)分だけ示していた電源駆動パルスDSの波形を、4フィールド(4F)に亘って示している。
先に説明した図4において、発光許可期間(LM0,LM1)に比べて閾値補正期間(VTC)、書込み&移動度補正期間(W&μ)は時間的に僅かである。このため、図13(A)では閾値補正期間(VTC)と書込み&移動度補正期間(W&μ)の図示を省略し、1F期間の最初から発光許可期間(LM)が始まっている。ここで発光許可期間(LM)は電源駆動パルスDSの電位が高電位Vcc_Hをとる期間であり、その後の低電位Vcc_Lの期間は、図12に示す発光停止処理期間(LM−STOP)に相当する。
【0102】
図13(B)に、図13(A)と同期したタイミングで変化する発光強度Lを模式的に示している。ここではデータ電圧Vinが同じ画素行を4F期間、連続表示した場合を示している。
図13(A)に示すように、最初の2F期間は、発光停止期間(LM−STOP)が比較的短いのに対し、その後の2F期間は発光停止期間(LM−STOP)が比較的長くなっている。この制御は、有機ELディスプレイ1を搭載するシステム(機器)において、例えば機器を屋外から屋内に移動させたこと等に対応して機器内のCPU等(不図示)が、周辺環境が暗くなったと判断し、見易さ向上のために表示の明るさを全体的に下げる場合がある。同じような処理は、低消費電力モードへの移行によって行われることもある。一方、有機発光ダイオードOLEDの長寿命化を意図して駆動電流を常に一定とする制御をCPU等が行う場合がある。例えば、データ電圧Vinが大きいときは駆動電流が上がり過ぎることを阻止するため駆動電流は一定で発光許可期間(LM)を長くすることにより上記データ電圧Vinに応じた発光輝度の確保を行う。その逆の場合、即ち図示のように駆動電流は大きい値で一定のまま発光許可期間(LM)を短くすることにより、データ電圧Vinの低下に対応して所定の発光輝度を得る場合がある。
【0103】
有機発光ダイオードOLEDは、逆バイアスを印加して図8(A)等に示す容量Coled.の値が安定するまでに時間がかかる。この時間は1F期間に比べて長く、ゆっくりと容量値が変化することが原因で、逆バイアス期間が長いほど容量Coled.の値が大きくなる。このため、前述した式(1)から、容量Coled.の値が大きいほどソース電位Vsの変化分ΔVsが小さくなり、駆動トランジスタMdのゲートソース間電圧Vgsが、同じデータ電圧Vinを入力していた時間的に前の他のフィールドよりも大きくなる。このゲートソース間電圧Vgsがフィールド間で大きくなると、図13(B)に示すように、次のフィールドの表示から発光強度Lが“ΔL”だけ増大し、表示面全体が一瞬のうちに明るくなる“フラッシュ現象”が発生する。
これとは逆に、初期化期間(INT)が急に短くなると、逆バイアス期間が小さくなり、上記と逆の理由からゲートソース間電圧Vgsが急に小さくなるため、発光強度Lが下がって表示画面が一瞬のうちに暗くなる現象(フラッシュ現象の一種)が発生する。
【0104】
図14(A)と図14(B)は、図13(A)と図13(B)に対応する、電源駆動パルスDSの波形図と発光強度Lを示す図である。
上記フラッシュ現象を防止するために、本実施形態に関わる図14(A)および図4(C)に示す表示制御では、電源駆動パルスDSの低電位Vcc_Lにより規定され、システムの要求で長さが変動することがある初期化を兼ねた発光停止処理期間(LM−STOP)を時間的に固定する。その代わりに、有機発光ダイオードOLEDに逆バイアスが印加されないレベルを有する中電位Vcc_Mを電源駆動パルスDSの電位として設ける。中電位Vcc_Mの印加時間は、発光許可期間の時間変動を吸収するように長さが制御される。
したがって、発光強度Lに影響する逆バイアス期間は常に一定となり、上述したフラッシュ現象が有効に防止される。具体的には、図14(B)に示すように、発光時間を短くした後のフィールドにおいて、図13(B)で発生していた発光強度Lの増大分ΔLが生じない。
【0105】
本実施形態における変形例を述べる。
【0106】
<変形例1>
画素回路は図2に示すものに限定されない。
図2の画素回路ではデータ基準電位Voは映像信号Ssigのサンプリングにより与えられるが、データ基準電位Voを、別のトランジスタを介して駆動トランジスタMdのソースやゲートに与えることもできる。
図2の画素回路ではキャパシタは保持キャパシタCsのみであるが、他の保持キャパシタを、例えば駆動トランジスタMdのドレインとゲート間にもう1つ設けてもよい。
【0107】
<変形例2>
画素回路が有機発光ダイオードOLEDの発光と非発光を制御する駆動方法には、画素回路内のトランジスタを走査線により制御する方法と、電源電圧の供給線を駆動回路によりAC駆動する方法(電源AC駆動方法)とがある。
図2の画素回路は、後者の電源AC駆動方法の一例であるが、この方法において有機発光ダイオードOLEDのカソード側をAC駆動して駆動電流を流す、流さないを制御してもよい。
一方、前者の発光制御を走査線により制御する方法では、駆動トランジスタMdのドレイン側、または、ソースと有機発光ダイオードOLEDとの間に、他のトランジスタを挿入し、そのゲートを電源駆動制御の走査線で駆動する。
【0108】
<変形例3>
図4に示す表示制御は、閾値補正期間(VTC)を1回の補正で行っていたが、複数回の連続した(初期化を間に挟まないとの意味)処理によって閾値補正を行ってもよい。
その他、発光許可期間中に、駆動トランジスタMdのゲートをフローティングとしたまま、発光を一時的に停止するなどの制御は、任意に行ってよい。
【0109】
本発明の実施形態によれば、フィールドごとに発光許可期間を変更しても、逆バイアス印加期間の長短が原因で非発光許可期間(発光停止期間)中に生じていた有機発光ダイオードのバイアス変動の影響を受けることなく、同じデータ電圧が入力されたのであればフィールドごとの輝度が同じになるため、いわゆるフラッシュ現象を有効に防止できるという利益が得られる。
【符号の説明】
【0110】
1…有機ELディスプレイ、2…画素アレイ、3…画素回路、4…Vスキャナ、5…Hセレクタ、41…水平画素ライン駆動回路、42…書き込み信号走査回路、OLED…有機発光ダイオード、Md…駆動トランジスタ、Ms…サンプリングトランジスタ、Cs…保持キャパシタ、NDc…制御ノード、DSL…電源走査線、DS…電源駆動パルス、DTL…映像信号線、WSL…書込走査線、WS…書込駆動パルス、Vsig,Vin…データ電位、Vo…データ基準電位、Vcc_H…高電位、Vcc_M…中電位、Vcc_L…低電位
【特許請求の範囲】
【請求項1】
複数の画素回路と、駆動回路とを含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードに結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極を、該発光ダイオードのカソード電極の電位より高い中間電位として前記発光ダイオードを発光停止させてから、
前記発光ダイオードのアノード電極を、前記中間電位より低く、前記発光ダイオードのカソード電極の電位以下の電位とし、
前記サンプリングトランジスタを介して、前記信号線から、映像信号に応じた信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流してから、
前記サンプリングトランジスタをオフし、前記発光ダイオードのアノード電極を、該発光ダイオードが発光可能な状態の電位にすることで、前記保持容量に保持された電圧に応じた電流を、該発光ダイオードに供給するよう駆動する、
表示装置。
【請求項2】
前記駆動回路は、
前記サンプリングトランジスタを介して前記信号線から前記信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流すことによって、前記保持容量が、前記駆動トランジスタの駆動能力と前記信号電圧との両方に応じた電圧を保持するように駆動する、
請求項1記載の表示装置。
【請求項3】
前記画素回路は、前記保持容量に初期化電圧を与えるトランジスタを更に含む、
請求項1または請求項2記載の表示装置。
【請求項4】
前記画素回路は、前記駆動トランジスタと前記電源線との間、または前記トランジスタと発光ダイオードの間に接続された発光制御トランジスタを更に含む、
請求項1ないし請求項3のいずれか1項記載の表示装置。
【請求項5】
前記発光ダイオードは有機発光素子である、
請求項1ないし請求項4のいずれか1項記載の表示装置。
【請求項6】
駆動回路と複数の画素回路とを有する表示パネルと、
前記駆動回路を制御する制御回路と、
を含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードに結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極を、該発光ダイオードのカソード電極の電位より高い中間電位として前記発光ダイオードを発光停止させる第1の駆動を行ってから、
前記発光ダイオードのアノード電極を、前記中間電位より低く、前記発光ダイオードのカソード電極の電位以下の電位とする第2の駆動を行い、
前記サンプリングトランジスタを介して、前記信号線から、映像信号に応じた信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流してから、
前記サンプリングトランジスタをオフし、前記発光ダイオードのアノード電極を、該発光ダイオードが発光可能な状態の電位にすることで、
前記保持容量に保持された電圧に応じた電流を、該発光ダイオードに供給する発光動作を行うよう駆動する、
電子機器。
【請求項7】
前記駆動回路は、
1フレームまたは1フィールド期間を周期として前記駆動動作を繰り返し行い、
前記発光動作の期間、および前記第1の駆動の期間は、前記駆動回路の制御に応じて可変である、
請求項6記載の電子機器。
【請求項8】
前記駆動回路は、周辺環境の明るさに応じて、前記発光動作の期間、および前記第1の駆動の期間を制御する、
請求項7記載の電子機器。
【請求項9】
前記駆動回路は、
前記サンプリングトランジスタを介して前記信号線から信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流すことによって、前記保持容量が、前記駆動トランジスタの駆動能力と前記信号電圧との両方に応じた電圧を保持するように駆動する、
請求項6ないし請求項8のいずれか1項記載の電子機器。
【請求項10】
前記画素回路は、前記保持容量に初期化電圧を与えるトランジスタを更に含む、
請求項6ないし請求項9のいずれか1項記載の電子機器。
【請求項11】
前記画素回路は、前記駆動トランジスタと前記電源線との間、または前記トランジスタと発光ダイオードの間に接続された発光制御トランジスタを更に含む、
請求項6ないし請求項10のいずれか1項記載の電子機器。
【請求項12】
前記発光ダイオードは有機発光素子である、
請求項6ないし請求項11のいずれか1項記載の電子機器。
【請求項1】
複数の画素回路と、駆動回路とを含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードに結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極を、該発光ダイオードのカソード電極の電位より高い中間電位として前記発光ダイオードを発光停止させてから、
前記発光ダイオードのアノード電極を、前記中間電位より低く、前記発光ダイオードのカソード電極の電位以下の電位とし、
前記サンプリングトランジスタを介して、前記信号線から、映像信号に応じた信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流してから、
前記サンプリングトランジスタをオフし、前記発光ダイオードのアノード電極を、該発光ダイオードが発光可能な状態の電位にすることで、前記保持容量に保持された電圧に応じた電流を、該発光ダイオードに供給するよう駆動する、
表示装置。
【請求項2】
前記駆動回路は、
前記サンプリングトランジスタを介して前記信号線から前記信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流すことによって、前記保持容量が、前記駆動トランジスタの駆動能力と前記信号電圧との両方に応じた電圧を保持するように駆動する、
請求項1記載の表示装置。
【請求項3】
前記画素回路は、前記保持容量に初期化電圧を与えるトランジスタを更に含む、
請求項1または請求項2記載の表示装置。
【請求項4】
前記画素回路は、前記駆動トランジスタと前記電源線との間、または前記トランジスタと発光ダイオードの間に接続された発光制御トランジスタを更に含む、
請求項1ないし請求項3のいずれか1項記載の表示装置。
【請求項5】
前記発光ダイオードは有機発光素子である、
請求項1ないし請求項4のいずれか1項記載の表示装置。
【請求項6】
駆動回路と複数の画素回路とを有する表示パネルと、
前記駆動回路を制御する制御回路と、
を含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードに結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極を、該発光ダイオードのカソード電極の電位より高い中間電位として前記発光ダイオードを発光停止させる第1の駆動を行ってから、
前記発光ダイオードのアノード電極を、前記中間電位より低く、前記発光ダイオードのカソード電極の電位以下の電位とする第2の駆動を行い、
前記サンプリングトランジスタを介して、前記信号線から、映像信号に応じた信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流してから、
前記サンプリングトランジスタをオフし、前記発光ダイオードのアノード電極を、該発光ダイオードが発光可能な状態の電位にすることで、
前記保持容量に保持された電圧に応じた電流を、該発光ダイオードに供給する発光動作を行うよう駆動する、
電子機器。
【請求項7】
前記駆動回路は、
1フレームまたは1フィールド期間を周期として前記駆動動作を繰り返し行い、
前記発光動作の期間、および前記第1の駆動の期間は、前記駆動回路の制御に応じて可変である、
請求項6記載の電子機器。
【請求項8】
前記駆動回路は、周辺環境の明るさに応じて、前記発光動作の期間、および前記第1の駆動の期間を制御する、
請求項7記載の電子機器。
【請求項9】
前記駆動回路は、
前記サンプリングトランジスタを介して前記信号線から信号電圧を前記保持容量の一端に印加するとともに、電源線から供給された電流を、駆動トランジスタを介して前記保持容量に流すことによって、前記保持容量が、前記駆動トランジスタの駆動能力と前記信号電圧との両方に応じた電圧を保持するように駆動する、
請求項6ないし請求項8のいずれか1項記載の電子機器。
【請求項10】
前記画素回路は、前記保持容量に初期化電圧を与えるトランジスタを更に含む、
請求項6ないし請求項9のいずれか1項記載の電子機器。
【請求項11】
前記画素回路は、前記駆動トランジスタと前記電源線との間、または前記トランジスタと発光ダイオードの間に接続された発光制御トランジスタを更に含む、
請求項6ないし請求項10のいずれか1項記載の電子機器。
【請求項12】
前記発光ダイオードは有機発光素子である、
請求項6ないし請求項11のいずれか1項記載の電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2013−47830(P2013−47830A)
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願番号】特願2012−230521(P2012−230521)
【出願日】平成24年10月18日(2012.10.18)
【分割の表示】特願2008−9001(P2008−9001)の分割
【原出願日】平成20年1月18日(2008.1.18)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願日】平成24年10月18日(2012.10.18)
【分割の表示】特願2008−9001(P2008−9001)の分割
【原出願日】平成20年1月18日(2008.1.18)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]