表示装置及び表示パネルの駆動方法
【課題】暗コントラストを向上させることが出来る表示装置及び表示パネルの駆動方法を提供することを目的とする。
【解決手段】交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極各々と複数の列電極各々との交叉部に第１放電セル及び光吸収層を備えた第２放電セルからなる単位発光領域が形成されている表示パネルを駆動するにあたり、表示画像を司る発光を担うサスティン放電を上記第１放電セルにて生起させる一方、表示画像には関与しない発光を伴う各種制御放電を上記第２放電セルにて生起させる。
【解決手段】交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極各々と複数の列電極各々との交叉部に第１放電セル及び光吸収層を備えた第２放電セルからなる単位発光領域が形成されている表示パネルを駆動するにあたり、表示画像を司る発光を担うサスティン放電を上記第１放電セルにて生起させる一方、表示画像には関与しない発光を伴う各種制御放電を上記第２放電セルにて生起させる。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、表示パネルを搭載した表示装置に関する。
【０００２】
【従来の技術】
近年、大型で薄型のカラー表示パネルとして面放電方式交流型プラズマディスプレイパネルを搭載したプラズマディスプレイ装置が注目されている。
図１〜図３は、従来の面放電方式交流型プラズマディスプレイパネルの構成の一部を示す図である。
【０００３】
プラズマディスプレイパネル（ＰＤＰ）には、互いに平行に配置された前面ガラス基板１と背面ガラス基板４との間に画素毎に放電を生じさせるための構成が形成されている。前面ガラス基板１の表面が表示面となる。前面ガラス基板１の裏面側には、長手の複数の行電極対（Ｘ’，Ｙ’）と、この行電極対（Ｘ’，Ｙ’）を被覆する誘電体層２と、この誘電体層２の裏面を被覆するＭｇＯからなる保護層３が順に設けられている。各行電極Ｘ’，Ｙ’は、それぞれ、幅の広いＩＴＯ等の透明導電膜からなる透明電極Ｘａ’，Ｙａ’と、その導電性を補う幅の狭い金属膜からなるバス電極Ｘｂ’，Ｙｂ’とから構成されている。行電極Ｘ’とＹ’とが放電ギャップｇ’を挟んで対向するように表示画面の垂直方向に交互に配置されており、各行電極対（Ｘ’，Ｙ’）によって、マトリクス表示の１表示ライン（行）Ｌが構成されている。背面ガラス基板４には、行電極対Ｘ’，Ｙ’と直交する方向に配列された複数の列電極Ｄ’と、この列電極Ｄ’間にそれぞれ平行に形成された帯状の隔壁５と、この隔壁５の側面と列電極Ｄ’を被覆するそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光材料によって形成された蛍光体層６とが設けられている。上記保護層３及び蛍光体層６間には、キセノンを含むＮｅ−Ｘｅガスが封入されている放電空間Ｓ’が存在する。各表示ラインＬには、列電極Ｄ’及び行電極対（Ｘ’，Ｙ’）の交差部において放電空間Ｓ’を隔壁５によって区画した、単位発光領域としての放電セルＣ’が形成されている。
【０００４】
上記の面放電方式交流型ＰＤＰにおける画像の形成には、中間調を表示させるための方法として、１フィールドの表示期間をＮビットの表示データの各ビット桁の重み付けに対応した回数だけ発光するＮ個のサブフィールドに分割する、いわゆる、サブフィールド法が用いられている。
このサブフィールド法において、１フィールドの表示期間が分割された各サブフィールドは、図４に示す如く、一斉リセット期間Ｒｃ、アドレス期間Ｗｃ、及びサスティン期間Ｉｃによって構成されている。一斉リセット期間Ｒｃでは、互いに対をなす行電極Ｘ１’〜Ｘｎ’とＹ１’〜Ｙｎ’間にリセットパルスＲＰｘ，ＲＰｙが一斉に印加されることによって、全ての放電セルにおいて一斉にリセット放電が行われ、これによって、一旦、各放電セル内に所定量の壁電荷が形成される。次のアドレス期間Ｗｃでは、行電極対の一方の行電極Ｙ１’〜Ｙｎ’に、順次、走査パルスＳＰが印加されるとともに、列電極Ｄ１’〜Ｄｍ’に、各表示ライン毎に画像の表示データに対応した表示データパルスＤＰ１〜ＤＰｎが印加されて、アドレス放電（選択消去放電）が生起される。このとき、各放電セルは、画像の表示データに対応して、消去放電が発生されずに壁電荷が形成されたままの発光セルと、消去放電が発生して壁電荷が消滅した非発光セルとに分けられる。次のサスティン期間Ｉｃでは、互いに対をなす行電極Ｘ１’〜Ｘｎ’とＹ１’〜Ｙｎ’間にサスティンパルスＩＰｘ，ＩＰｙが各サブフィールドの重み付けに対応した数だけ印加される。これによって、壁電荷が残留したままの発光セルのみが、印加されるサスティンパルスＩＰｘ，ＩＰｙの数に対応した数だけサスティン放電を繰り返す。かかるサスティン放電により、放電空間Ｓ’に封入されているキセノンＸｅから波長１４７ｎｍの真空紫外線が放射される。かかる真空紫外線により、背面基板上に形成されている赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体層が励起して可視光を発生することにより、入力映像信号に対応した画像が得られるのである。
【０００５】
このようなＰＤＰにおける画像形成においては、上記のように、アドレス放電やサスティン放電の安定化のためにその放電の開始前にリセット放電が行われる。更に、アドレス放電も各サブフィールド毎に行われる。従来のＰＤＰでは、このリセット放電およびアドレス放電が、サスティン放電によって画像形成のための可視光を発生させる放電セルＣ’内において行われる。
【０００６】
よって、黒等の暗い画像の表示が行われる際にも、リセット放電やアドレス放電による発光がパネルの表示面に現れて画面が明るくなってしまうために、暗コントラストが低下する場合があった。
【０００７】
【発明が解決しようとする課題】
そこで、本発明は、かかる問題点を解決すべく為されたものであり、暗コントラストを向上させることが出来る表示装置及び表示パネルの駆動方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明による表示装置は、入力映像信号に基づく各画素毎の画素データに応じて前記入力映像信号に対応した画像表示を行う表示装置であって、放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルと、前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス手段と、前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン手段と、を含む。
【０００９】
又、本発明による表示パネルの駆動方法は、放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルを、入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動方法であって、前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス行程と、前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン行程と、を含む。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図５は、本発明による表示装置としてのプラズマディスプレイ装置の構成を示す図である。
図５に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５２、Ｙ電極ドライバ５４、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００１１】
ＰＤＰ５０には、画像表示面を担う前面ガラス基板（後述する）と、背面ガラス基板（後述する）とが互いに平行に形成されている。かかる前面ガラス基板には、画像表示面の垂直方向に伸張している列電極Ｄ１〜Ｄｍ、並びに、画像表示面の水平方向に伸張している行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎ各々は、図５に示すように、Ｘ１、Ｙ１、Ｙ２、Ｘ２、Ｘ３、Ｙ３、Ｙ４、Ｘ４、・・・・、Ｘｎ−３、Ｙｎ−３、Ｙｎ−２、Ｘｎ−２、Ｘｎ−１、Ｙｎ−１、Ｙｎ、Ｘｎなる順に配列されている。すなわち、一対の行電極Ｘ及びＹが、交互にかつ一対毎にその配列順を入れ替えて前面ガラス基板上に配列されているのである。この際、一対の行電極である行電極対（Ｘ１，Ｙ１）〜行電極対（Ｘｎ，Ｙｎ）の各々がＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ１〜Ｄｍ各々との交叉部には単位発光領域としての画素セルＰＣ１、１〜ＰＣｎ，ｍが図５に示す如くマトリクス状に配列されている。
【００１２】
図６〜図８は、ＰＤＰ５０の内部構造の一部を抜粋して示す図である。
図６は、ＰＤＰ５０を前面ガラス基板側と背面ガラス基板側とで分離して内部を眺めた図であり、図７は図６の黒矢印の方向からＰＤＰ５０を眺めた断面図である。又、図８は、前面ガラス基板側からＰＤＰ５０を眺めた透過平面図である。
【００１３】
図７に示すように前面ガラス基板２０及び背面ガラス基板２３は互いに平行に形成されている。前面ガラス基板２０の一方の面がＰＤＰ５０としての画像表示面となり、その他方の面（以下、裏面と称する）側には、複数の長手の行電極対（Ｘ，Ｙ）が画像表示面における水平方向（図５の左右方向）に夫々平行に配列されている。
【００１４】
行電極Ｘは、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｘａと、金属膜からなる黒色のバス電極Ｘｂとによって構成されている。バス電極Ｘｂは、画像表示面における水平方向に伸張した帯状の電極である。透明電極Ｘａにおける幅狭の基端部が画像表示面における垂直方向に伸張してバス電極Ｘｂに接続されている。透明電極Ｘａは、バス電極Ｘｂ上における各列電極Ｄに対応した位置に夫々接続されている。すなわち、透明電極Ｘａは帯状のバス電極Ｘｂ上における各列電極Ｄに対応した位置から、対を為す行電極Ｙ側に向けて突起した突起電極端なのである。行電極Ｙも同様に、Ｔ字形状に形成されたＩＴＯ等の透明電極膜からなる透明電極Ｙａと、金属膜からなる黒色のバス電極Ｙｂとによって構成されている。バス電極Ｙｂは、画像表示面における水平方向に伸張した帯状の電極である。透明電極Ｙａにおける幅狭の基端部が画像表示面における垂直方向に伸張してバス電極Ｙｂに接続されている。透明電極Ｙａは、バス電極Ｙｂ上における各列電極Ｄに対応した位置に夫々接続されている。すなわち、透明電極Ｙａは帯状のバス電極Ｙｂ上における各列電極Ｄに対応した位置から、対を為す行電極Ｘ側に向けて突起した突起電極端なのである。行電極Ｘ及びＹは、画像表示面における垂直方向においてＸ、Ｙ、Ｙ、Ｘ、Ｘ、Ｙ、Ｙ、Ｘ・・・・の形態で配列されている。バス電極Ｘｂ及びＹｂに沿って等間隔に並列されたそれぞれの透明電極Ｘａ及びＹａが、互いに対となる相手の行電極側に伸張している。これら透明電極Ｘａ及びＹａ各々における幅広の先端部が、互いに所定幅の放電ギャップｇを介して対向して配置されている。
【００１５】
又、図６及び図７に示すように、前面ガラス基板２０の裏面には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層２１が形成されている。互いに隣接する２つのバス電極Ｘｂの位置に対応した誘電体層２１上の位置、及び互いに隣接する２つのバス電極Ｙｂの位置に対応した誘電体層２１上の位置には、誘電体層２１から背面側に向かって突出した嵩上げ誘電体層２２が形成されている。嵩上げ誘電体層２２は、バス電極Ｘｂ及びＹｂに対して平行方向に伸張して形成されている。嵩上げ誘電体層２２の表面及び嵩上げ誘電体層２２が形成されていない誘電体層２１の表面は、ＭｇＯからなる保護層（図示せず）によって被覆されている。尚、互いに隣接する２つのバス電極Ｙｂが配置されている誘電体層２１上の領域に形成されている嵩上げ誘電体層２２には、黒色または暗色の顔料を含んだ光吸収層からなる黒色嵩上げ部２２Ａが形成されている。黒色嵩上げ部２２Ａも嵩上げ誘電体層２２と同様に、バス電極Ｘｂ及びＹｂに対して平行方向に伸張して形成されている。
【００１６】
一方、前面ガラス基板２０と放電空間を介して平行に配置された背面ガラス基板２３上には、夫々、バス電極Ｘｂ及びＹｂと直交する方向に伸張している列電極Ｄの各々が、互いに所定の間隔を開けて平行に配列されている。尚、列電極Ｄの各々は、透明電極Ｘａ及びＹａに対向した背面ガラス基板２３上の位置に夫々形成されている。更に、背面ガラス基板２３上には、各列電極Ｄを被覆する白色の列電極保護層（誘電体層）２４が形成されている。列電極保護層２４上には、第１横壁２５Ａ、第２横壁２５Ｂ及び縦壁２５Ｃからなる隔壁２５が形成されている。
【００１７】
第１横壁２５Ａの各々は、列電極保護層２４上における各バス電極Ｘｂに対向した位置において、バス電極Ｘｂと平行に伸張して形成されている。第２横壁２５Ｂの各々は、列電極保護層２４上における各バス電極Ｙｂに対向した位置において、バス電極Ｙｂと平行に伸張して形成されている。縦壁２５Ｃの各々は、バス電極Ｘｂ，Ｙｂに沿って等間隔に配置された各透明電極Ｘａ，Ｙａの間の位置において、夫々バス電極Ｘｂ（Ｙｂ）と直交する方向、つまり垂直方向に伸張して形成されている。尚、第２横壁２５Ｂは嵩上げ誘電体層２２を被覆している保護層には当接されていないので、両者の間には図７に示す如き隙間ｒが形成される。
【００１８】
更に、互いに隣接する一対のバス電極Ｙｂ間に対向した背面ガラス基板２３上の位置には、前面ガラス基板２０に向けて突出しており、かつこれら２つのバス電極Ｙｂに沿って伸張した突起リブ２７が形成されている。突起リブ２７は、図６及び図７に示す如くその断面が台形であり、互いに隣接する２つの第２横壁２５Ｂ間に存在する列電極Ｄの一部分と、この部分を被覆している列電極保護層２４を隆起させている。突起リブ２７によって隆起した列電極保護層２４の頂上部が黒色嵩上げ部２２Ａに当接している。尚、突起リブ２７は、列電極保護層２４と同一の誘電材料によって形成するようにしても良く、あるいは背面ガラス基板２３上にサンドプラストやウェットエッチングなどの方法によって凹凸を形成することにより構成してもよい。
【００１９】
ここで、互いに隣接する２つのバス電極Ｙｂに沿って背面ガラス基板２３上に形成されている突起リブ２７、第１横壁２５Ａ、及び縦壁２５Ｃによって囲まれた図８の一点鎖線にて示す如き領域が、画素を担う画素セルＰＣとなる。更に、各画素セルＰＣは、図８の破線にて示す如く、第２横壁２５Ｂによって表示放電セルＣ１及び制御放電セルＣ２に区分けされている。表示放電セルＣ１及び制御放電セルＣ２各々の放電空間内には放電ガスが封入されており、両者は図７に示す如き隙間ｒを介して互いに連通されている。
【００２０】
表示放電セルＣ１は、列電極Ｄ、並びに互いに対向する一対の透明電極Ｘａ及びＹａを含む。すなわち、表示放電セルＣ１内には、その画素セルＰＣが属する表示ラインに対応した行電極対（Ｘ，Ｙ）における行電極Ｘの透明電極Ｘａ、及び行電極Ｙの透明電極Ｙａが互いに放電ギャップｇを介して対向して形成されている。例えば、第２表示ラインに属する画素セルＰＣ２，１〜ＰＣ２，ｍ各々の表示放電セルＣ１内には、行電極Ｘ２の透明電極Ｘａと、行電極Ｙ２の透明電極Ｙａが形成されているのである。更に、表示放電セルＣ１内の放電空間に面する第１横壁２５Ａ、縦壁２５Ｃ、及び第２横壁２５Ｂ各々の側面、並びに列電極保護層２４の表面には、これら５つの面を全て覆うように蛍光体層２６が形成されている。蛍光体層２６としては、赤色で発光する赤色蛍光層、緑色で発光する緑色蛍光層、及び青色で発光する青色蛍光層の３系統があり、各画素セルＰＣ毎にその割り当てが決まっている。
【００２１】
一方、制御放電セルＣ２は、列電極Ｄ、突起リブ２７、バス電極Ｙｂ、嵩上げ誘電体層２２、及び黒色嵩上げ部２２Ａを含んでいる。尚、突起リブ２７における制御放電セルＣ２に面している側面は傾斜面であり、この傾斜面上に形成されている列電極Ｄとバス電極Ｙｂとが図７に示す如く、背面ガラス基板２３の表面に対する垂直方向において互いに対向して配置されている。
【００２２】
以上の如く、ＰＤＰ５０では、突起リブ２７、第１横壁２５Ａ、及び縦壁２５Ｃによって囲まれた領域に画素を担う画素セルＰＣが形成されている。この際、各画素セルＰＣは、互いにその放電空間が連通している表示放電セルＣ１及び制御放電セルＣ２からなり、行電極Ｘ１〜Ｘｎ、行電極Ｙ１〜Ｙｎ、及び列電極Ｄ１〜Ｄｍを介して以下の如く駆動される。
【００２３】
Ｘ電極ドライバ５２は、駆動制御回路５６から供給されたタイミング信号に応じて、ＰＤＰ５０の行電極Ｘ１〜Ｘｎ各々に各種駆動パルス（後述する）を印加する。Ｙ電極ドライバ５４は、駆動制御回路５６から供給されたタイミング信号に応じて、ＰＤＰ５０の行電極Ｙ１〜Ｙｎ各々に各種駆動パルス（後述する）を印加する。アドレスドライバ５５は、駆動制御回路５６から供給されたタイミング信号に応じて、ＰＤＰ５０の列電極Ｄ１〜Ｄｍに各種駆動パルス（後述する）を印加する。
【００２４】
駆動制御回路５６は、映像信号における各フィールド（フレーム）をＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々に分割して駆動する、いわゆるサブフィールド（サブフレーム）法に基づいてＰＤＰ５０を駆動制御する。駆動制御回路５６は、先ず、入力映像信号を各画素毎に輝度レベルを表す画素データに変換する。次に、かかる画素データを、各サブフィールドＳＦ１〜ＳＦ（Ｎ）毎に発光を実施させるか否かを指定する画素駆動データビット群ＤＢ１〜ＤＢ（Ｎ）に変換してアドレスドライバ５５に供給する。
【００２５】
更に、駆動制御回路５６は、図９に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動制御すべき各種タイミング信号を発生してＸ電極ドライバ５２及びＹ電極ドライバ５４に供給する。
尚、図９に示す発光駆動シーケンスでは、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、アドレス行程Ｗ、サスティン行程Ｉ、及び消去行程Ｅを順次実行する。更に、先頭のサブフィールドＳＦ１においてのみで、アドレス行程Ｗに先だってリセット行程Ｒを実行する。
【００２６】
図１０は、先頭のサブフィールドＳＦ１内において上記Ｘ電極ドライバ５２、Ｙ電極ドライバ５４及びアドレスドライバ５５各々がＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。又、図１１は、サブフィールドＳＦ２〜ＳＦ（Ｎ）の各々内において上記Ｘ電極ドライバ５２、Ｙ電極ドライバ５４及びアドレスドライバ５５各々がＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【００２７】
先ず、サブフィールドＳＦ１のリセット行程Ｒでは、Ｘ電極ドライバ５２が、図１０に示す如き波形を有する正電圧のリセットパルスＲＰＸを発生して、行電極Ｘ１〜Ｘｎの各々に同時に印加する。上記リセットパルスＲＰＸの印加と同時に、Ｙ電極ドライバ５４は、図１０に示す如き波形を有する正電圧のリセットパルスＲＰＹを発生して、行電極Ｙ１〜Ｙｎ各々に同時に印加する。尚、リセットパルスＲＰＸ及びＲＰＹ各々の立ち上がり区間及び立ち下がり区間でのレベル推移は、後述するサスティンパルスＩＰの立ち上がり区間及び立ち下がり区間でのレベル推移よりも緩やかである。リセットパルスＲＰＸ及びＲＰＹの印加に応じて、ＰＤＰ５０の全ての画素セルＰＣ１，１〜ＰＣｎ，ｍ各々内においてリセット放電が生起される。つまり、図７に示す如き制御放電セルＣ２内において突起リブ２７によって隆起した列電極Ｄの一部と、バス電極Ｙｂとの間でリセット放電が生起されるのである。この際、リセットパルスＲＰＸ及びＲＰＹの立ち上がり時において第１回目のリセット放電が生起され、その放電終息後にバス電極Ｙｂ近傍に負極性の壁電荷が形成される。その後、リセットパルスＲＰＸ及びＲＰＹの立ち下がり時において第２回目のリセット放電が生起され、上記の壁電荷が消滅する。
【００２８】
このように、リセット行程Ｒでは、ＰＤＰ５０の属する全ての画素セルＰＣの制御放電セルＣ２内から壁電荷を消滅させて、全ての画素セルＰＣを消灯セル状態に初期化する。
次に、各サブフィールドのアドレス行程Ｗでは、Ｘ電極ドライバ５２が、図１０又は図１１R>１に示す如き所定の一定の正電圧を行電極Ｘ１〜Ｘｎ各々に印加しつづける。Ｙ電極ドライバ５４は、交互に負電圧の走査パルスＳＰを発生し、これを行電極Ｙ１〜Ｙｎ各々に順次、印加して行く。この間、アドレスドライバ５５は、このアドレス行程Ｗが属するサブフィールドＳＦに対応した画素駆動データビット群ＤＢの各画素駆動データビットを、その論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、論理レベル１の画素駆動データビットを正極性の高電圧の画素データパルスＤＰに変換する一方、論理レベル０の画素駆動データビットを低電圧（０ボルト）の画素データパルスＤＰに変換する。そして、かかる画素データパルスＤＰを上記走査パルスＳＰの印加タイミングに同期して１表示ライン分ずつ列電極Ｄ１〜Ｄｍに印加して行く。この際、走査パルスＳＰが印加され、かつ高電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内の列電極Ｄ及びバス電極Ｙｂ間においてアドレス放電（選択書込放電）が生起される。この間、行電極Ｘには高電圧の画素データパルスＤＰと同一極性、つまり正電圧が印加されているので、制御放電セルＣ２内で生起されたアドレス放電が図７に示す隙間ｒを介して表示放電セルＣ１内に拡張する。これにより、表示放電セルＣ１内の透明電極Ｘａ及びＹｂ間で放電が生起され、その放電終息後、制御放電セルＣ２及び表示放電セルＣ１の各々内に壁電荷が形成される。一方、走査パルスＳＰが印加されたものの負電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内では上記の如きアドレス放電は生起されない。よって、この画素セルＰＣの制御放電セルＣ２及び表示放電セルＣ１内には壁電荷が形成されない。
【００２９】
このように、アドレス行程Ｗでは、画素データ（入力映像信号）に応じて選択的に画素セルＰＣの制御放電セルＣ２内においてアドレス放電を生起せしめる。そして、このアドレス放電を表示放電セルＣ１に拡張することにより表示放電セルＣ１内に壁電荷を形成させて画素セルＰＣを点灯セル状態に設定する。一方、上記アドレス放電の生起されなかった画素セルＰＣは消灯セル状態に設定される。
【００３０】
次に、各サブフィールドのサスティン行程Ｉでは、Ｘ電極ドライバ５２が図１０又は図１１R>１に示す如き正電圧のサスティンパルスＩＰＸを、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｘ１〜Ｘｎ各々に印加する。更に、かかるサスティン行程Ｉでは、Ｙ電極ドライバ５４が、正電圧のサスティンパルスＩＰＹをこのサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｙ１〜Ｙｎ各々に印加する。尚、図１０又は図１１に示すように、サスティンパルスＩＰＸと、サスティンパルスＩＰＹとは、その印加タイミングが互いにずれている。上記サスティンパルスＩＰＸ、ＩＰＹが印加される度に、点灯セル状態に設定された画素セルＰＣの表示放電セルＣ１内の透明電極Ｘａ及びＹａ間においてサスティン放電が生起される。この際、かかるサスティン放電にて発生した紫外線により、表示放電セルＣ１に形成されている蛍光体層２６（赤色蛍光層、緑色蛍光層、青色蛍光層）が励起し、その蛍光色に対応した光が前面ガラス基板２０を介して放射される。つまり、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数分だけ、サスティン放電に伴う発光が繰り返し生起されるのである。
【００３１】
このように、上記サスティン行程Ｉでは、点灯セル状態に設定された画素セルＰＣのみを、サブフィールドに割り当てられている回数分だけ繰り返し発光させる。
次に、各サブフィールドの消去行程Ｅでは、Ｙ電極ドライバ５４が、図１０又は図１１に示す如き立ち下がり時におけるレベル推移が緩やかな波形を有する正電圧の消去パルスＥＰＹを行電極Ｙ１〜Ｙｎに印加する。尚、消去パルスＥＰＹは、図１０又は図１１に示されるように、立ち下がりの終了時点において負電圧となる。更に、消去行程Ｅでは、Ｘ電極ドライバ５２が、消去パルスＥＰＹと同時に図１０又は図１１に示す如き波形を有する消去パルスＥＰＸをＰＤＰ５０の行電極Ｘ１〜Ｘｎに印加する。上記消去パルスＥＰＹ及びＥＰＸの印加直後に、制御放電セルＣ２内の列電極Ｄの一部と、バス電極Ｙｂとの間で消去放電が生起される。更に、消去パルスＥＰＹが負電圧となるタイミングで、表示放電セルＣ１内の透明電極Ｘａ及びＹａ間において消去放電が生起される。上述した如き２回の消去放電により、制御放電セルＣ２及び表示放電セルＣ１各々内に形成されていた壁電荷が消去される。すなわち、ＰＤＰ５０の全ての画素セルＰＣが消灯セル状態に推移するのである。
【００３２】
上述した如き駆動により、サブフィールドＳＦ１〜ＳＦ（Ｎ）を通して各サスティン行程Ｉにおいて実施された発光回数の合計に対応した中間輝度が視覚される。つまり、各サブフィールド内のサスティン行程Ｉにて生起されたサスティン放電に伴う放電光によって、入力映像信号に対応した表示画像が得られるのである。
【００３３】
この際、図５に示すプラズマディスプレイ装置においては、表示画像に関与するサスティン放電を各画素セルＰＣ内の表示放電セルＣ１にて生起させる一方、表示画像には関与しない発光を伴うリセット放電及びアドレス放電を制御放電セルＣ２内にて生起させるようにしている。制御放電セルＣ２には、図７に示すように、黒色のバス電極Ｙｂ及び黒色嵩上げ部２２Ａが設けられている。よって、制御放電セルＣ２内において生起されたリセット放電又はアドレス放電に伴う放電光は、これら黒色のバス電極Ｙｂ及び黒色嵩上げ部２２Ａによって遮断されるので、放電光が前面ガラス基板２０を介して画像表示面に表れることはない。
【００３４】
従って、図５に示すプラズマディスプレイ装置によれば、表示画像のコントラスト、特に、全体的に暗い場面に対応した画像を表示させている際の暗コントラストを高めることが可能になる。
又、図９〜図１１に示す実施例においては、ＰＤＰ５０の各画素セルを画素データに応じた壁電荷の形成状態に設定する画素データの書込方法として、画素データに応じて選択的に各画素セルにアドレス放電を生起せしめて壁電荷を形成させる選択書込アドレス法を採用した場合について述べた。しかしながら、本願発明においては、この画素データ書込方法として、予め全ての画素セル内に壁電荷を形成させておき、アドレス放電によって選択的に画素セル内の壁電荷を消去する、いわゆる選択消去アドレス法を採用した場合についても同様に適用可能である。
【００３５】
図１２は、選択消去アドレス法を採用した場合の発光駆動シーケンスを示す図である。
図１２に示す発光駆動シーケンスでは、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、アドレス行程Ｗ、及びサスティン行程Ｉを順次実行する。更に、先頭のサブフィールドＳＦ１においてのみでアドレス行程Ｗに先だってリセット行程Ｒを実行し、最後尾のサブフィールドＳＦ（Ｎ）においてサスティン行程Ｉの後に消去行程Ｅを実行する。
【００３６】
図１３は、図１２に示すサブフィールドＳＦ１のリセット行程Ｒ、アドレス行程Ｗ、及びサスティン行程ＩにてＰＤＰ５０に印加される各種駆動パルスとその印加タイミングを示す図である。又、図１４は、図１２に示すサブフィールドＳＦ２〜ＳＦ（Ｎ）各々のアドレス行程Ｗ、及びサスティン行程ＩにてＰＤＰ５０に印加される各種駆動パルスとその印加タイミングを示す図である。
【００３７】
サブフィールドＳＦ１のリセット行程Ｒでは、Ｘ電極ドライバ５２が、図１３に示す如き波形を有する負電圧のリセットパルスＲＰＸを発生して行電極Ｘ１〜Ｘｎの各々に同時に印加する。上記リセットパルスＲＰＸの印加と同時に、Ｙ電極ドライバ５４は、図１０に示す如き波形を有する正電圧のリセットパルスＲＰＹを発生して行電極Ｙ１〜Ｙｎ各々に同時に印加する。尚、リセットパルスＲＰＸ及びＲＰＹ各々の立ち上がり区間及び立ち下がり区間でのレベル推移は、後述するサスティンパルスＩＰの立ち上がり区間及び立ち下がり区間でのレベル推移よりも緩やかである。リセットパルスＲＰＸ及びＲＰＹの印加に応じて、ＰＤＰ５０の画素セルＰＣ１、１〜ＰＣｎ、ｍ各々の制御放電セルＣ２内において、突起リブ２７によって隆起した列電極Ｄの一部と、バス電極Ｙｂとの間でリセット放電が生起される。更に、これらリセットパルスＲＰＸ及びＲＰＹの印加により、表示放電セルＣ１内の透明電極Ｘａ及びＹａ間においても微弱なリセット放電が生起される。かかるリセット放電の終息後、表示放電セルＣ１及び制御放電セルＣ２内には壁電荷が形成される。
【００３８】
このように、リセット行程Ｒでは、ＰＤＰ５０の全ての画素セルＰＣ内においてリセット放電を生起させて表示放電セルＣ１内に壁電荷を形成させることにより、全画素セルＰＣを点灯セル状態に初期化する。
次に、各サブフィールドのアドレス行程Ｗでは、Ｙ電極ドライバ５４が交互に負電圧の走査パルスＳＰを発生し、これを行電極Ｙ１〜Ｙｎ各々に順次印加して行く。この間、アドレスドライバ５５は、このアドレス行程Ｗが属するサブフィールドＳＦに対応した画素駆動データビット群ＤＢの各画素駆動データビットを、その論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、論理レベル１の画素駆動データビットを正極性の高電圧の画素データパルスＤＰに変換する一方、論理レベル０の画素駆動データビットを低電圧（０ボルト）の画素データパルスＤＰに変換する。そして、かかる画素データパルスＤＰを上記走査パルスＳＰの印加タイミングに同期して１表示ライン分ずつ列電極Ｄ１〜Ｄｍに印加して行く。この際、走査パルスＳＰが印加され、かつ高電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内の列電極Ｄ及びバス電極Ｙｂ間においてアドレス放電（選択消去放電）が生起される。そして、この制御放電セルＣ２内で生起されたアドレス放電が図７に示す隙間ｒを介して表示放電セルＣ１内に拡張する。これにより、表示放電セルＣ１内の透明電極Ｘａ及びＹｂ間で放電が生起され、表示放電セルＣ１内に形成されていた壁電荷が消滅する。一方、走査パルスＳＰが印加されたものの負電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内では上記の如きアドレス放電は生起されない。よって、この画素セルＰＣの表示放電セルＣ１内においても放電が起こらないので、表示放電セルＣ１内に存在していた壁電荷がそのまま残留する。
【００３９】
このように、アドレス行程Ｗでは、画素データ（入力映像信号）に応じて選択的に画素セルＰＣの制御放電セルＣ２内においてアドレス放電を生起せしめる。そして、このアドレス放電を表示放電セルＣ１に拡張することにより表示放電セルＣ１内に存在していた壁電荷を消滅させて画素セルＰＣを消灯セル状態に設定する。一方、上記アドレス放電の生起されなかった画素セルＰＣはその表示放電セルＣ１内に壁電荷が残留するので点灯セル状態に設定される。
【００４０】
次に、各サブフィールドのサスティン行程Ｉでは、Ｘ電極ドライバ５２が図１３又は図１４R>４に示す如き正電圧のサスティンパルスＩＰＸを、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｘ１〜Ｘｎ各々に印加する。更に、かかるサスティン行程Ｉでは、Ｙ電極ドライバ５４が、正電圧のサスティンパルスＩＰＹをこのサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｙ１〜Ｙｎ各々に印加する。尚、図１３又は図１４に示すように、サスティンパルスＩＰＸと、サスティンパルスＩＰＹとは、その印加タイミングが互いにずれている。上記サスティンパルスＩＰＸ、ＩＰＹが印加される度に、点灯セル状態に設定された画素セルＰＣの表示放電セルＣ１内の透明電極Ｘａ及びＹａ間においてサスティン放電が生起される。この際、かかるサスティン放電にて発生した紫外線により、表示放電セルＣ１に形成されている蛍光体層２６（赤色蛍光層、緑色蛍光層、青色蛍光層）が励起し、その蛍光色に対応した光が前面ガラス基板２０を介して放射される。つまり、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数分だけ、サスティン放電に伴う発光が繰り返し生起されるのである。
【００４１】
このように、上記サスティン行程Ｉでは、点灯セル状態に設定された画素セルＰＣのみを、サブフィールドに割り当てられている回数分だけ繰り返し発光させる。
上述した如き駆動により、サブフィールドＳＦ１〜ＳＦ（Ｎ）を通して各サスティン行程Ｉにおいて実施された発光回数の合計に対応した中間輝度が視覚される。つまり、各サブフィールド内のサスティン行程Ｉにて生起されたサスティン放電に伴う放電光によって、入力映像信号に対応した表示画像が得られるのである。
【００４２】
この際、図１２〜図１４に示す如き選択消去アドレス法を採用した駆動においても、比較的高輝度な発光を伴うリセット放電を、遮光部材（黒色のバス電極Ｙｂ及び黒色嵩上げ部２２Ａ）を備えた制御放電セルＣ２内にて生起させるようにしている。従って、選択消去アドレス法を採用した駆動においても、選択書込アドレス法を採用した駆動と同様に、表示画像のコントラスト、特に、全体的に暗い場面に対応した画像を表示させている際の暗コントラストを高めることが可能になる。
【００４３】
尚、選択書込アドレス法を採用してＰＤＰ５０を駆動する際に先頭のサブフィールドＳＦ１のリセット行程Ｒで印加すべきリセットパルスＲＰＸ及びＲＰＹの波形としては、図１０R>０に示すものに代わり図１５に示す如きものを採用しても良い。
図１５に示すリセット行程Ｒでは、Ｘ電極ドライバ５２が負電圧のリセットパルスＲＰＸ’を発生して行電極Ｘ１〜Ｘｎ各々に同時に印加する。リセットパルスＲＰＸ’の印加後、Ｘ電極ドライバ５２は、引き続き図１５に示す如き一定の高電圧を印加しつづける。上記リセットパルスＲＰＸ’の印加と同時に、Ｙ電極ドライバ５４は、図１５に示す如き波形を有する正電圧のリセットパルスＲＰＹ’を行電極Ｙ１〜Ｙｎ各々に同時に印加する。尚、リセットパルスＲＰＸ’及びＲＰＹ’各々の立ち上がり区間及び立ち下がり区間でのレベル推移は、サスティンパルスＩＰの立ち上がり区間及び立ち下がり区間でのレベル推移よりも緩やかである。更に、リセットパルスＲＰＹ’における立ち下がり区間でのレベル推移は、リセットパルスＲＰＸ’の立ち上がり区間でのレベル推移よりも緩やかである。リセットパルスＲＰＸ’及びＲＰＹ’の印加に応じて、全ての画素セルＰＣ１，１〜ＰＣｎ，ｍ各々の制御放電セルＣ２内においてリセット放電が生起される。つまり、リセットパルスＲＰＸ及びＲＰＹの印加に応じて、ＰＤＰ５０の全ての画素セルＰＣ１，１〜ＰＣｎ，ｍ各々内においてリセット放電が生起される。つまり、リセットパルスＲＰＹ’の立ち上がり時において、制御放電セルＣ２内の突起リブ２７によって隆起した列電極Ｄの一部とバス電極Ｙｂとの間で第１回目のリセット放電が生起される。そして、リセットパルスＲＰＹ’の立ち下がり時において、表示放電セルＣ１内の透明電極Ｘａ及びＹｂ間で微弱な第２回目のリセット放電が生起され、表示放電セルＣ１内に残留する壁電荷が消滅する。すなわち、全ての画素セルＰＣが消灯セル状態に初期化されるのである。
【００４４】
尚、図１５においては、アドレス行程Ｗ、サスティン行程Ｉ、及び消去行程Ｅの各々において印加される各種駆動パルスと、その印加タイミングは図１０に示すものと同一であるので、その説明は省略する。
図１６は、選択書込アドレス法を採用してＰＤＰ５０を駆動する際における１フィールド（フレーム）での駆動パターンを示す図である。図１６に示すように、かかる駆動パターンは、最低輝度に対応した第１駆動パターン〜最高輝度に対応した第（Ｎ＋１）駆動パターンまでの（Ｎ＋１）種類の駆動パターンからなる。尚、図１６に示される二重丸は、そのサブフィールドのアドレス行程においてアドレス放電（選択書込放電）を生起させ、このサブフィールドのサスティン行程において画素セルＰＣを繰り返し発光させることを示す。一方、二重丸の付されていないサブフィールドではアドレス放電（選択書込放電）を生起させないので、このサブフィールドのサスティン行程では画素セルＰＣは消灯状態となる。従って、例えば図１６に示される第１駆動パターンによれば、ＳＦ１〜ＳＦ（Ｎ）を通して画素セルＰＣが一切発光しないので、最低輝度となる黒表示が表現される。又、第３駆動パターンによれば、ＳＦ１及びＳＦ２各々のサスティン行程のでみ画素セルＰＣが発光するので、ＳＦ１のサスティン行程に割り当てられている発光回数と、ＳＦ２のサスティン行程に割り当てられている発光回数との合計回数に対応した中間輝度が表現される。
【００４５】
又、図１７は、選択消去アドレス法を採用してＰＤＰ５０を駆動する際における１フィールド（フレーム）での駆動パターンを示す図である。図１７に示すように、かかる駆動パターンは、最低輝度に対応した第１駆動パターン〜最高輝度に対応した第（Ｎ＋１）駆動パターンまでの（Ｎ＋１）種類の駆動パターンからなる。尚、図１７に示される黒丸は、そのサブフィールドのアドレス行程においてアドレス放電（選択消去放電）を生起させて壁電荷を消滅することにより画素セルＰＣを消灯状態に設定することを示す。一方、白丸は、上記の如きアドレス放電を生起させず、このサブフィールドのサスティン行程において画素セルＰＣを繰り返し発光させることを示す。従って、例えば図１７に示される第１駆動パターンによれば、ＳＦ１〜ＳＦ（Ｎ）を通して画素セルＰＣが一切発光しないので、最低輝度となる黒表示が表現される。又、第３駆動パターンによれば、ＳＦ１及びＳＦ２各々のサスティン行程のでみ画素セルＰＣが発光するので、ＳＦ１のサスティン行程に割り当てられている発光回数と、ＳＦ２のサスティン行程に割り当てられている発光回数との合計回数に対応した中間輝度が表現される。
【００４６】
駆動制御回路５６は、図１６（又は図１７）に示されるが如き（Ｎ＋１）種類の駆動パターンの内から、入力映像信号によって表される輝度レベルに応じた１つを選択して実行する。つまり、駆動制御回路５６は、図１６又は図１７に示す如き駆動状態となるように、入力映像信号に基づいて上記画素駆動データビットＤＢ１〜ＤＢ（Ｎ）を生成してアドレスドライバ５５に供給するのである。かかる駆動により、入力映像信号によって表される輝度レベルを（Ｎ＋１）階調の中間輝度で表現することが可能になる。
【００４７】
尚、上記実施例においては、Ｎ個のサブフィールドによって表される２Ｎ通りの駆動パターンの内から図１６又は図１７に示す如き（Ｎ＋１）種類の駆動パターンのみを用いてＰＤＰ５０を（Ｎ＋１）階調階調する場合について説明したが、２Ｎ階調駆動する際にも同様に適用可能である。この際、選択書込アドレス法を採用してＰＤＰ５０を２Ｎ階調駆動する際には、先頭のサブフィールドＳＦ１においてのみでリセット行程Ｒを実行すれば良い。
【００４８】
又、上記実施例においては、放電光が前面ガラス基板２０を介して画像表示面に表れるのを防ぐべく制御放電セルＣ２の嵩上げ誘電体層２２に図７に示す如き黒色嵩上げ部２２Ａを形成させるようにしているが、かかる構成に限定されるものではない。例えば、かかる黒色嵩上げ部２２Ａに代わり、バス電極Ｙｂと同様に画像表示面の水平方向に伸張した帯状の黒色遮光層３０を、図１８に示すように、互いに隣接する２つの黒色のバス電極Ｙｂ間に形成する。この際、突起リブ２７の突起高を図７の場合に比して高くすることにより、列電極保護層２４を嵩上げ誘電体層２２に当接させる。かかる構成によっても、制御放電セルＣ２内で生起されたリセット放電又はアドレス放電に伴う放電光は２つの黒色のバス電極Ｙｂ及び黒色遮光層３０によって遮断されるので、前面ガラス基板２０を介して画像表示面に表れるのを防ぐことが出来る。
【００４９】
【発明の効果】
以上の如く、本発明においては、表示パネル内の単位発光領域（画素セルＰＣ）を第１放電セル（表示放電セルＣ１）及び光吸収層を備えた第２放電セル（制御放電セルＣ２）にて構築している。そして、表示画像を司る発光を担うサスティン放電を上記第１放電セルにて生起させる一方、表示画像には関与しない発光を伴う各種制御放電を上記第２放電セルにて生起させるようにしている。
【００５０】
よって、本発明によれば、リセット放電及びアドレス放電の如き制御放電に伴う放電光がパネル表示面に現れることは無いので、表示画像のコントラスト、特に、全体的に暗い場面に対応した画像を表示させている際の暗コントラストを向上させることが可能になる。
【図面の簡単な説明】
【図１】従来の面放電方式交流型プラズマディスプレイパネルの構成の一部を示す図である。
【図２】図１に示されるＶ−Ｖ線上での断面を示す図である。
【図３】図１に示されるＷ−Ｗ線上での断面を示す図である。
【図４】１サブフィールド内においてプラズマディスプレイパネルに印加される各種駆動パルスとその印加タイミングを示す図である。
【図５】本発明による表示装置としてのプラズマディスプレイ装置の構成を示す図である。
【図６】図５に示されるプラズマディスプレイ装置に搭載されているＰＤＰ５０を前面ガラス基板側と背面ガラス基板側とで分離してその内部を示す図である。
【図７】図６の矢印方向からＰＤＰ５０の断面を示す図である。
【図８】ＰＤＰ５０の表示面側からＰＤＰ５０を眺めた平面図である。
【図９】選択書込アドレス法を採用してＰＤＰ５０を駆動する際の発光駆動シーケンスの一例を示す図である。
【図１０】図９に示す発光駆動シーケンスに従って先頭のサブフィールドＳＦ１においてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１１】図９に示す発光駆動シーケンスに従ってサブフィールドＳＦ２以降の各サブフィールドにおいてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１２】選択消去アドレス法を採用してＰＤＰ５０を駆動する際の発光駆動シーケンスを示す図である。
【図１３】図１２に示す発光駆動シーケンスに従って先頭のサブフィールドＳＦ１においてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１４】図１２に示す発光駆動シーケンスに従ってサブフィールドＳＦ２以降の各サブフィールドにおいてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１５】図９に示す発光駆動シーケンスに従って先頭のサブフィールドＳＦ１においてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングの他の一例を示す図である。
【図１６】選択書込アドレス法を採用してＰＤＰ５０を（Ｎ＋１）階調駆動する際における各フィールド内での駆動パターンの一例を示す図である。
【図１７】選択消去アドレス法を採用してＰＤＰ５０を（Ｎ＋１）階調駆動する際における各フィールド内での駆動パターンの一例を示す図である。
【図１８】図６の矢印方向からＰＤＰ５０の断面の他の一例を示す図である。
【符号の説明】
５０ ＰＤＰ
５２ Ｘ電極ドライバ
５４ Ｙ電極ドライバ
５５ アドレスドライバ
５６ 駆動制御回路
Ｃ１ 表示放電セル
Ｃ２ 制御放電セル
ＰＣ 画素セル
【０００１】
【発明が属する技術分野】
本発明は、表示パネルを搭載した表示装置に関する。
【０００２】
【従来の技術】
近年、大型で薄型のカラー表示パネルとして面放電方式交流型プラズマディスプレイパネルを搭載したプラズマディスプレイ装置が注目されている。
図１〜図３は、従来の面放電方式交流型プラズマディスプレイパネルの構成の一部を示す図である。
【０００３】
プラズマディスプレイパネル（ＰＤＰ）には、互いに平行に配置された前面ガラス基板１と背面ガラス基板４との間に画素毎に放電を生じさせるための構成が形成されている。前面ガラス基板１の表面が表示面となる。前面ガラス基板１の裏面側には、長手の複数の行電極対（Ｘ’，Ｙ’）と、この行電極対（Ｘ’，Ｙ’）を被覆する誘電体層２と、この誘電体層２の裏面を被覆するＭｇＯからなる保護層３が順に設けられている。各行電極Ｘ’，Ｙ’は、それぞれ、幅の広いＩＴＯ等の透明導電膜からなる透明電極Ｘａ’，Ｙａ’と、その導電性を補う幅の狭い金属膜からなるバス電極Ｘｂ’，Ｙｂ’とから構成されている。行電極Ｘ’とＹ’とが放電ギャップｇ’を挟んで対向するように表示画面の垂直方向に交互に配置されており、各行電極対（Ｘ’，Ｙ’）によって、マトリクス表示の１表示ライン（行）Ｌが構成されている。背面ガラス基板４には、行電極対Ｘ’，Ｙ’と直交する方向に配列された複数の列電極Ｄ’と、この列電極Ｄ’間にそれぞれ平行に形成された帯状の隔壁５と、この隔壁５の側面と列電極Ｄ’を被覆するそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光材料によって形成された蛍光体層６とが設けられている。上記保護層３及び蛍光体層６間には、キセノンを含むＮｅ−Ｘｅガスが封入されている放電空間Ｓ’が存在する。各表示ラインＬには、列電極Ｄ’及び行電極対（Ｘ’，Ｙ’）の交差部において放電空間Ｓ’を隔壁５によって区画した、単位発光領域としての放電セルＣ’が形成されている。
【０００４】
上記の面放電方式交流型ＰＤＰにおける画像の形成には、中間調を表示させるための方法として、１フィールドの表示期間をＮビットの表示データの各ビット桁の重み付けに対応した回数だけ発光するＮ個のサブフィールドに分割する、いわゆる、サブフィールド法が用いられている。
このサブフィールド法において、１フィールドの表示期間が分割された各サブフィールドは、図４に示す如く、一斉リセット期間Ｒｃ、アドレス期間Ｗｃ、及びサスティン期間Ｉｃによって構成されている。一斉リセット期間Ｒｃでは、互いに対をなす行電極Ｘ１’〜Ｘｎ’とＹ１’〜Ｙｎ’間にリセットパルスＲＰｘ，ＲＰｙが一斉に印加されることによって、全ての放電セルにおいて一斉にリセット放電が行われ、これによって、一旦、各放電セル内に所定量の壁電荷が形成される。次のアドレス期間Ｗｃでは、行電極対の一方の行電極Ｙ１’〜Ｙｎ’に、順次、走査パルスＳＰが印加されるとともに、列電極Ｄ１’〜Ｄｍ’に、各表示ライン毎に画像の表示データに対応した表示データパルスＤＰ１〜ＤＰｎが印加されて、アドレス放電（選択消去放電）が生起される。このとき、各放電セルは、画像の表示データに対応して、消去放電が発生されずに壁電荷が形成されたままの発光セルと、消去放電が発生して壁電荷が消滅した非発光セルとに分けられる。次のサスティン期間Ｉｃでは、互いに対をなす行電極Ｘ１’〜Ｘｎ’とＹ１’〜Ｙｎ’間にサスティンパルスＩＰｘ，ＩＰｙが各サブフィールドの重み付けに対応した数だけ印加される。これによって、壁電荷が残留したままの発光セルのみが、印加されるサスティンパルスＩＰｘ，ＩＰｙの数に対応した数だけサスティン放電を繰り返す。かかるサスティン放電により、放電空間Ｓ’に封入されているキセノンＸｅから波長１４７ｎｍの真空紫外線が放射される。かかる真空紫外線により、背面基板上に形成されている赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体層が励起して可視光を発生することにより、入力映像信号に対応した画像が得られるのである。
【０００５】
このようなＰＤＰにおける画像形成においては、上記のように、アドレス放電やサスティン放電の安定化のためにその放電の開始前にリセット放電が行われる。更に、アドレス放電も各サブフィールド毎に行われる。従来のＰＤＰでは、このリセット放電およびアドレス放電が、サスティン放電によって画像形成のための可視光を発生させる放電セルＣ’内において行われる。
【０００６】
よって、黒等の暗い画像の表示が行われる際にも、リセット放電やアドレス放電による発光がパネルの表示面に現れて画面が明るくなってしまうために、暗コントラストが低下する場合があった。
【０００７】
【発明が解決しようとする課題】
そこで、本発明は、かかる問題点を解決すべく為されたものであり、暗コントラストを向上させることが出来る表示装置及び表示パネルの駆動方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明による表示装置は、入力映像信号に基づく各画素毎の画素データに応じて前記入力映像信号に対応した画像表示を行う表示装置であって、放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルと、前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス手段と、前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン手段と、を含む。
【０００９】
又、本発明による表示パネルの駆動方法は、放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルを、入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動方法であって、前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス行程と、前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン行程と、を含む。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図５は、本発明による表示装置としてのプラズマディスプレイ装置の構成を示す図である。
図５に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５２、Ｙ電極ドライバ５４、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００１１】
ＰＤＰ５０には、画像表示面を担う前面ガラス基板（後述する）と、背面ガラス基板（後述する）とが互いに平行に形成されている。かかる前面ガラス基板には、画像表示面の垂直方向に伸張している列電極Ｄ１〜Ｄｍ、並びに、画像表示面の水平方向に伸張している行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎが形成されている。行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎ各々は、図５に示すように、Ｘ１、Ｙ１、Ｙ２、Ｘ２、Ｘ３、Ｙ３、Ｙ４、Ｘ４、・・・・、Ｘｎ−３、Ｙｎ−３、Ｙｎ−２、Ｘｎ−２、Ｘｎ−１、Ｙｎ−１、Ｙｎ、Ｘｎなる順に配列されている。すなわち、一対の行電極Ｘ及びＹが、交互にかつ一対毎にその配列順を入れ替えて前面ガラス基板上に配列されているのである。この際、一対の行電極である行電極対（Ｘ１，Ｙ１）〜行電極対（Ｘｎ，Ｙｎ）の各々がＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ１〜Ｄｍ各々との交叉部には単位発光領域としての画素セルＰＣ１、１〜ＰＣｎ，ｍが図５に示す如くマトリクス状に配列されている。
【００１２】
図６〜図８は、ＰＤＰ５０の内部構造の一部を抜粋して示す図である。
図６は、ＰＤＰ５０を前面ガラス基板側と背面ガラス基板側とで分離して内部を眺めた図であり、図７は図６の黒矢印の方向からＰＤＰ５０を眺めた断面図である。又、図８は、前面ガラス基板側からＰＤＰ５０を眺めた透過平面図である。
【００１３】
図７に示すように前面ガラス基板２０及び背面ガラス基板２３は互いに平行に形成されている。前面ガラス基板２０の一方の面がＰＤＰ５０としての画像表示面となり、その他方の面（以下、裏面と称する）側には、複数の長手の行電極対（Ｘ，Ｙ）が画像表示面における水平方向（図５の左右方向）に夫々平行に配列されている。
【００１４】
行電極Ｘは、Ｔ字形状に形成されたＩＴＯ等の透明導電膜からなる透明電極Ｘａと、金属膜からなる黒色のバス電極Ｘｂとによって構成されている。バス電極Ｘｂは、画像表示面における水平方向に伸張した帯状の電極である。透明電極Ｘａにおける幅狭の基端部が画像表示面における垂直方向に伸張してバス電極Ｘｂに接続されている。透明電極Ｘａは、バス電極Ｘｂ上における各列電極Ｄに対応した位置に夫々接続されている。すなわち、透明電極Ｘａは帯状のバス電極Ｘｂ上における各列電極Ｄに対応した位置から、対を為す行電極Ｙ側に向けて突起した突起電極端なのである。行電極Ｙも同様に、Ｔ字形状に形成されたＩＴＯ等の透明電極膜からなる透明電極Ｙａと、金属膜からなる黒色のバス電極Ｙｂとによって構成されている。バス電極Ｙｂは、画像表示面における水平方向に伸張した帯状の電極である。透明電極Ｙａにおける幅狭の基端部が画像表示面における垂直方向に伸張してバス電極Ｙｂに接続されている。透明電極Ｙａは、バス電極Ｙｂ上における各列電極Ｄに対応した位置に夫々接続されている。すなわち、透明電極Ｙａは帯状のバス電極Ｙｂ上における各列電極Ｄに対応した位置から、対を為す行電極Ｘ側に向けて突起した突起電極端なのである。行電極Ｘ及びＹは、画像表示面における垂直方向においてＸ、Ｙ、Ｙ、Ｘ、Ｘ、Ｙ、Ｙ、Ｘ・・・・の形態で配列されている。バス電極Ｘｂ及びＹｂに沿って等間隔に並列されたそれぞれの透明電極Ｘａ及びＹａが、互いに対となる相手の行電極側に伸張している。これら透明電極Ｘａ及びＹａ各々における幅広の先端部が、互いに所定幅の放電ギャップｇを介して対向して配置されている。
【００１５】
又、図６及び図７に示すように、前面ガラス基板２０の裏面には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層２１が形成されている。互いに隣接する２つのバス電極Ｘｂの位置に対応した誘電体層２１上の位置、及び互いに隣接する２つのバス電極Ｙｂの位置に対応した誘電体層２１上の位置には、誘電体層２１から背面側に向かって突出した嵩上げ誘電体層２２が形成されている。嵩上げ誘電体層２２は、バス電極Ｘｂ及びＹｂに対して平行方向に伸張して形成されている。嵩上げ誘電体層２２の表面及び嵩上げ誘電体層２２が形成されていない誘電体層２１の表面は、ＭｇＯからなる保護層（図示せず）によって被覆されている。尚、互いに隣接する２つのバス電極Ｙｂが配置されている誘電体層２１上の領域に形成されている嵩上げ誘電体層２２には、黒色または暗色の顔料を含んだ光吸収層からなる黒色嵩上げ部２２Ａが形成されている。黒色嵩上げ部２２Ａも嵩上げ誘電体層２２と同様に、バス電極Ｘｂ及びＹｂに対して平行方向に伸張して形成されている。
【００１６】
一方、前面ガラス基板２０と放電空間を介して平行に配置された背面ガラス基板２３上には、夫々、バス電極Ｘｂ及びＹｂと直交する方向に伸張している列電極Ｄの各々が、互いに所定の間隔を開けて平行に配列されている。尚、列電極Ｄの各々は、透明電極Ｘａ及びＹａに対向した背面ガラス基板２３上の位置に夫々形成されている。更に、背面ガラス基板２３上には、各列電極Ｄを被覆する白色の列電極保護層（誘電体層）２４が形成されている。列電極保護層２４上には、第１横壁２５Ａ、第２横壁２５Ｂ及び縦壁２５Ｃからなる隔壁２５が形成されている。
【００１７】
第１横壁２５Ａの各々は、列電極保護層２４上における各バス電極Ｘｂに対向した位置において、バス電極Ｘｂと平行に伸張して形成されている。第２横壁２５Ｂの各々は、列電極保護層２４上における各バス電極Ｙｂに対向した位置において、バス電極Ｙｂと平行に伸張して形成されている。縦壁２５Ｃの各々は、バス電極Ｘｂ，Ｙｂに沿って等間隔に配置された各透明電極Ｘａ，Ｙａの間の位置において、夫々バス電極Ｘｂ（Ｙｂ）と直交する方向、つまり垂直方向に伸張して形成されている。尚、第２横壁２５Ｂは嵩上げ誘電体層２２を被覆している保護層には当接されていないので、両者の間には図７に示す如き隙間ｒが形成される。
【００１８】
更に、互いに隣接する一対のバス電極Ｙｂ間に対向した背面ガラス基板２３上の位置には、前面ガラス基板２０に向けて突出しており、かつこれら２つのバス電極Ｙｂに沿って伸張した突起リブ２７が形成されている。突起リブ２７は、図６及び図７に示す如くその断面が台形であり、互いに隣接する２つの第２横壁２５Ｂ間に存在する列電極Ｄの一部分と、この部分を被覆している列電極保護層２４を隆起させている。突起リブ２７によって隆起した列電極保護層２４の頂上部が黒色嵩上げ部２２Ａに当接している。尚、突起リブ２７は、列電極保護層２４と同一の誘電材料によって形成するようにしても良く、あるいは背面ガラス基板２３上にサンドプラストやウェットエッチングなどの方法によって凹凸を形成することにより構成してもよい。
【００１９】
ここで、互いに隣接する２つのバス電極Ｙｂに沿って背面ガラス基板２３上に形成されている突起リブ２７、第１横壁２５Ａ、及び縦壁２５Ｃによって囲まれた図８の一点鎖線にて示す如き領域が、画素を担う画素セルＰＣとなる。更に、各画素セルＰＣは、図８の破線にて示す如く、第２横壁２５Ｂによって表示放電セルＣ１及び制御放電セルＣ２に区分けされている。表示放電セルＣ１及び制御放電セルＣ２各々の放電空間内には放電ガスが封入されており、両者は図７に示す如き隙間ｒを介して互いに連通されている。
【００２０】
表示放電セルＣ１は、列電極Ｄ、並びに互いに対向する一対の透明電極Ｘａ及びＹａを含む。すなわち、表示放電セルＣ１内には、その画素セルＰＣが属する表示ラインに対応した行電極対（Ｘ，Ｙ）における行電極Ｘの透明電極Ｘａ、及び行電極Ｙの透明電極Ｙａが互いに放電ギャップｇを介して対向して形成されている。例えば、第２表示ラインに属する画素セルＰＣ２，１〜ＰＣ２，ｍ各々の表示放電セルＣ１内には、行電極Ｘ２の透明電極Ｘａと、行電極Ｙ２の透明電極Ｙａが形成されているのである。更に、表示放電セルＣ１内の放電空間に面する第１横壁２５Ａ、縦壁２５Ｃ、及び第２横壁２５Ｂ各々の側面、並びに列電極保護層２４の表面には、これら５つの面を全て覆うように蛍光体層２６が形成されている。蛍光体層２６としては、赤色で発光する赤色蛍光層、緑色で発光する緑色蛍光層、及び青色で発光する青色蛍光層の３系統があり、各画素セルＰＣ毎にその割り当てが決まっている。
【００２１】
一方、制御放電セルＣ２は、列電極Ｄ、突起リブ２７、バス電極Ｙｂ、嵩上げ誘電体層２２、及び黒色嵩上げ部２２Ａを含んでいる。尚、突起リブ２７における制御放電セルＣ２に面している側面は傾斜面であり、この傾斜面上に形成されている列電極Ｄとバス電極Ｙｂとが図７に示す如く、背面ガラス基板２３の表面に対する垂直方向において互いに対向して配置されている。
【００２２】
以上の如く、ＰＤＰ５０では、突起リブ２７、第１横壁２５Ａ、及び縦壁２５Ｃによって囲まれた領域に画素を担う画素セルＰＣが形成されている。この際、各画素セルＰＣは、互いにその放電空間が連通している表示放電セルＣ１及び制御放電セルＣ２からなり、行電極Ｘ１〜Ｘｎ、行電極Ｙ１〜Ｙｎ、及び列電極Ｄ１〜Ｄｍを介して以下の如く駆動される。
【００２３】
Ｘ電極ドライバ５２は、駆動制御回路５６から供給されたタイミング信号に応じて、ＰＤＰ５０の行電極Ｘ１〜Ｘｎ各々に各種駆動パルス（後述する）を印加する。Ｙ電極ドライバ５４は、駆動制御回路５６から供給されたタイミング信号に応じて、ＰＤＰ５０の行電極Ｙ１〜Ｙｎ各々に各種駆動パルス（後述する）を印加する。アドレスドライバ５５は、駆動制御回路５６から供給されたタイミング信号に応じて、ＰＤＰ５０の列電極Ｄ１〜Ｄｍに各種駆動パルス（後述する）を印加する。
【００２４】
駆動制御回路５６は、映像信号における各フィールド（フレーム）をＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々に分割して駆動する、いわゆるサブフィールド（サブフレーム）法に基づいてＰＤＰ５０を駆動制御する。駆動制御回路５６は、先ず、入力映像信号を各画素毎に輝度レベルを表す画素データに変換する。次に、かかる画素データを、各サブフィールドＳＦ１〜ＳＦ（Ｎ）毎に発光を実施させるか否かを指定する画素駆動データビット群ＤＢ１〜ＤＢ（Ｎ）に変換してアドレスドライバ５５に供給する。
【００２５】
更に、駆動制御回路５６は、図９に示す如き発光駆動シーケンスに従ってＰＤＰ５０を駆動制御すべき各種タイミング信号を発生してＸ電極ドライバ５２及びＹ電極ドライバ５４に供給する。
尚、図９に示す発光駆動シーケンスでは、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、アドレス行程Ｗ、サスティン行程Ｉ、及び消去行程Ｅを順次実行する。更に、先頭のサブフィールドＳＦ１においてのみで、アドレス行程Ｗに先だってリセット行程Ｒを実行する。
【００２６】
図１０は、先頭のサブフィールドＳＦ１内において上記Ｘ電極ドライバ５２、Ｙ電極ドライバ５４及びアドレスドライバ５５各々がＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。又、図１１は、サブフィールドＳＦ２〜ＳＦ（Ｎ）の各々内において上記Ｘ電極ドライバ５２、Ｙ電極ドライバ５４及びアドレスドライバ５５各々がＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【００２７】
先ず、サブフィールドＳＦ１のリセット行程Ｒでは、Ｘ電極ドライバ５２が、図１０に示す如き波形を有する正電圧のリセットパルスＲＰＸを発生して、行電極Ｘ１〜Ｘｎの各々に同時に印加する。上記リセットパルスＲＰＸの印加と同時に、Ｙ電極ドライバ５４は、図１０に示す如き波形を有する正電圧のリセットパルスＲＰＹを発生して、行電極Ｙ１〜Ｙｎ各々に同時に印加する。尚、リセットパルスＲＰＸ及びＲＰＹ各々の立ち上がり区間及び立ち下がり区間でのレベル推移は、後述するサスティンパルスＩＰの立ち上がり区間及び立ち下がり区間でのレベル推移よりも緩やかである。リセットパルスＲＰＸ及びＲＰＹの印加に応じて、ＰＤＰ５０の全ての画素セルＰＣ１，１〜ＰＣｎ，ｍ各々内においてリセット放電が生起される。つまり、図７に示す如き制御放電セルＣ２内において突起リブ２７によって隆起した列電極Ｄの一部と、バス電極Ｙｂとの間でリセット放電が生起されるのである。この際、リセットパルスＲＰＸ及びＲＰＹの立ち上がり時において第１回目のリセット放電が生起され、その放電終息後にバス電極Ｙｂ近傍に負極性の壁電荷が形成される。その後、リセットパルスＲＰＸ及びＲＰＹの立ち下がり時において第２回目のリセット放電が生起され、上記の壁電荷が消滅する。
【００２８】
このように、リセット行程Ｒでは、ＰＤＰ５０の属する全ての画素セルＰＣの制御放電セルＣ２内から壁電荷を消滅させて、全ての画素セルＰＣを消灯セル状態に初期化する。
次に、各サブフィールドのアドレス行程Ｗでは、Ｘ電極ドライバ５２が、図１０又は図１１R>１に示す如き所定の一定の正電圧を行電極Ｘ１〜Ｘｎ各々に印加しつづける。Ｙ電極ドライバ５４は、交互に負電圧の走査パルスＳＰを発生し、これを行電極Ｙ１〜Ｙｎ各々に順次、印加して行く。この間、アドレスドライバ５５は、このアドレス行程Ｗが属するサブフィールドＳＦに対応した画素駆動データビット群ＤＢの各画素駆動データビットを、その論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、論理レベル１の画素駆動データビットを正極性の高電圧の画素データパルスＤＰに変換する一方、論理レベル０の画素駆動データビットを低電圧（０ボルト）の画素データパルスＤＰに変換する。そして、かかる画素データパルスＤＰを上記走査パルスＳＰの印加タイミングに同期して１表示ライン分ずつ列電極Ｄ１〜Ｄｍに印加して行く。この際、走査パルスＳＰが印加され、かつ高電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内の列電極Ｄ及びバス電極Ｙｂ間においてアドレス放電（選択書込放電）が生起される。この間、行電極Ｘには高電圧の画素データパルスＤＰと同一極性、つまり正電圧が印加されているので、制御放電セルＣ２内で生起されたアドレス放電が図７に示す隙間ｒを介して表示放電セルＣ１内に拡張する。これにより、表示放電セルＣ１内の透明電極Ｘａ及びＹｂ間で放電が生起され、その放電終息後、制御放電セルＣ２及び表示放電セルＣ１の各々内に壁電荷が形成される。一方、走査パルスＳＰが印加されたものの負電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内では上記の如きアドレス放電は生起されない。よって、この画素セルＰＣの制御放電セルＣ２及び表示放電セルＣ１内には壁電荷が形成されない。
【００２９】
このように、アドレス行程Ｗでは、画素データ（入力映像信号）に応じて選択的に画素セルＰＣの制御放電セルＣ２内においてアドレス放電を生起せしめる。そして、このアドレス放電を表示放電セルＣ１に拡張することにより表示放電セルＣ１内に壁電荷を形成させて画素セルＰＣを点灯セル状態に設定する。一方、上記アドレス放電の生起されなかった画素セルＰＣは消灯セル状態に設定される。
【００３０】
次に、各サブフィールドのサスティン行程Ｉでは、Ｘ電極ドライバ５２が図１０又は図１１R>１に示す如き正電圧のサスティンパルスＩＰＸを、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｘ１〜Ｘｎ各々に印加する。更に、かかるサスティン行程Ｉでは、Ｙ電極ドライバ５４が、正電圧のサスティンパルスＩＰＹをこのサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｙ１〜Ｙｎ各々に印加する。尚、図１０又は図１１に示すように、サスティンパルスＩＰＸと、サスティンパルスＩＰＹとは、その印加タイミングが互いにずれている。上記サスティンパルスＩＰＸ、ＩＰＹが印加される度に、点灯セル状態に設定された画素セルＰＣの表示放電セルＣ１内の透明電極Ｘａ及びＹａ間においてサスティン放電が生起される。この際、かかるサスティン放電にて発生した紫外線により、表示放電セルＣ１に形成されている蛍光体層２６（赤色蛍光層、緑色蛍光層、青色蛍光層）が励起し、その蛍光色に対応した光が前面ガラス基板２０を介して放射される。つまり、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数分だけ、サスティン放電に伴う発光が繰り返し生起されるのである。
【００３１】
このように、上記サスティン行程Ｉでは、点灯セル状態に設定された画素セルＰＣのみを、サブフィールドに割り当てられている回数分だけ繰り返し発光させる。
次に、各サブフィールドの消去行程Ｅでは、Ｙ電極ドライバ５４が、図１０又は図１１に示す如き立ち下がり時におけるレベル推移が緩やかな波形を有する正電圧の消去パルスＥＰＹを行電極Ｙ１〜Ｙｎに印加する。尚、消去パルスＥＰＹは、図１０又は図１１に示されるように、立ち下がりの終了時点において負電圧となる。更に、消去行程Ｅでは、Ｘ電極ドライバ５２が、消去パルスＥＰＹと同時に図１０又は図１１に示す如き波形を有する消去パルスＥＰＸをＰＤＰ５０の行電極Ｘ１〜Ｘｎに印加する。上記消去パルスＥＰＹ及びＥＰＸの印加直後に、制御放電セルＣ２内の列電極Ｄの一部と、バス電極Ｙｂとの間で消去放電が生起される。更に、消去パルスＥＰＹが負電圧となるタイミングで、表示放電セルＣ１内の透明電極Ｘａ及びＹａ間において消去放電が生起される。上述した如き２回の消去放電により、制御放電セルＣ２及び表示放電セルＣ１各々内に形成されていた壁電荷が消去される。すなわち、ＰＤＰ５０の全ての画素セルＰＣが消灯セル状態に推移するのである。
【００３２】
上述した如き駆動により、サブフィールドＳＦ１〜ＳＦ（Ｎ）を通して各サスティン行程Ｉにおいて実施された発光回数の合計に対応した中間輝度が視覚される。つまり、各サブフィールド内のサスティン行程Ｉにて生起されたサスティン放電に伴う放電光によって、入力映像信号に対応した表示画像が得られるのである。
【００３３】
この際、図５に示すプラズマディスプレイ装置においては、表示画像に関与するサスティン放電を各画素セルＰＣ内の表示放電セルＣ１にて生起させる一方、表示画像には関与しない発光を伴うリセット放電及びアドレス放電を制御放電セルＣ２内にて生起させるようにしている。制御放電セルＣ２には、図７に示すように、黒色のバス電極Ｙｂ及び黒色嵩上げ部２２Ａが設けられている。よって、制御放電セルＣ２内において生起されたリセット放電又はアドレス放電に伴う放電光は、これら黒色のバス電極Ｙｂ及び黒色嵩上げ部２２Ａによって遮断されるので、放電光が前面ガラス基板２０を介して画像表示面に表れることはない。
【００３４】
従って、図５に示すプラズマディスプレイ装置によれば、表示画像のコントラスト、特に、全体的に暗い場面に対応した画像を表示させている際の暗コントラストを高めることが可能になる。
又、図９〜図１１に示す実施例においては、ＰＤＰ５０の各画素セルを画素データに応じた壁電荷の形成状態に設定する画素データの書込方法として、画素データに応じて選択的に各画素セルにアドレス放電を生起せしめて壁電荷を形成させる選択書込アドレス法を採用した場合について述べた。しかしながら、本願発明においては、この画素データ書込方法として、予め全ての画素セル内に壁電荷を形成させておき、アドレス放電によって選択的に画素セル内の壁電荷を消去する、いわゆる選択消去アドレス法を採用した場合についても同様に適用可能である。
【００３５】
図１２は、選択消去アドレス法を採用した場合の発光駆動シーケンスを示す図である。
図１２に示す発光駆動シーケンスでは、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、アドレス行程Ｗ、及びサスティン行程Ｉを順次実行する。更に、先頭のサブフィールドＳＦ１においてのみでアドレス行程Ｗに先だってリセット行程Ｒを実行し、最後尾のサブフィールドＳＦ（Ｎ）においてサスティン行程Ｉの後に消去行程Ｅを実行する。
【００３６】
図１３は、図１２に示すサブフィールドＳＦ１のリセット行程Ｒ、アドレス行程Ｗ、及びサスティン行程ＩにてＰＤＰ５０に印加される各種駆動パルスとその印加タイミングを示す図である。又、図１４は、図１２に示すサブフィールドＳＦ２〜ＳＦ（Ｎ）各々のアドレス行程Ｗ、及びサスティン行程ＩにてＰＤＰ５０に印加される各種駆動パルスとその印加タイミングを示す図である。
【００３７】
サブフィールドＳＦ１のリセット行程Ｒでは、Ｘ電極ドライバ５２が、図１３に示す如き波形を有する負電圧のリセットパルスＲＰＸを発生して行電極Ｘ１〜Ｘｎの各々に同時に印加する。上記リセットパルスＲＰＸの印加と同時に、Ｙ電極ドライバ５４は、図１０に示す如き波形を有する正電圧のリセットパルスＲＰＹを発生して行電極Ｙ１〜Ｙｎ各々に同時に印加する。尚、リセットパルスＲＰＸ及びＲＰＹ各々の立ち上がり区間及び立ち下がり区間でのレベル推移は、後述するサスティンパルスＩＰの立ち上がり区間及び立ち下がり区間でのレベル推移よりも緩やかである。リセットパルスＲＰＸ及びＲＰＹの印加に応じて、ＰＤＰ５０の画素セルＰＣ１、１〜ＰＣｎ、ｍ各々の制御放電セルＣ２内において、突起リブ２７によって隆起した列電極Ｄの一部と、バス電極Ｙｂとの間でリセット放電が生起される。更に、これらリセットパルスＲＰＸ及びＲＰＹの印加により、表示放電セルＣ１内の透明電極Ｘａ及びＹａ間においても微弱なリセット放電が生起される。かかるリセット放電の終息後、表示放電セルＣ１及び制御放電セルＣ２内には壁電荷が形成される。
【００３８】
このように、リセット行程Ｒでは、ＰＤＰ５０の全ての画素セルＰＣ内においてリセット放電を生起させて表示放電セルＣ１内に壁電荷を形成させることにより、全画素セルＰＣを点灯セル状態に初期化する。
次に、各サブフィールドのアドレス行程Ｗでは、Ｙ電極ドライバ５４が交互に負電圧の走査パルスＳＰを発生し、これを行電極Ｙ１〜Ｙｎ各々に順次印加して行く。この間、アドレスドライバ５５は、このアドレス行程Ｗが属するサブフィールドＳＦに対応した画素駆動データビット群ＤＢの各画素駆動データビットを、その論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、論理レベル１の画素駆動データビットを正極性の高電圧の画素データパルスＤＰに変換する一方、論理レベル０の画素駆動データビットを低電圧（０ボルト）の画素データパルスＤＰに変換する。そして、かかる画素データパルスＤＰを上記走査パルスＳＰの印加タイミングに同期して１表示ライン分ずつ列電極Ｄ１〜Ｄｍに印加して行く。この際、走査パルスＳＰが印加され、かつ高電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内の列電極Ｄ及びバス電極Ｙｂ間においてアドレス放電（選択消去放電）が生起される。そして、この制御放電セルＣ２内で生起されたアドレス放電が図７に示す隙間ｒを介して表示放電セルＣ１内に拡張する。これにより、表示放電セルＣ１内の透明電極Ｘａ及びＹｂ間で放電が生起され、表示放電セルＣ１内に形成されていた壁電荷が消滅する。一方、走査パルスＳＰが印加されたものの負電圧の画素データパルスＤＰが印加された画素セルＰＣの制御放電セルＣ２内では上記の如きアドレス放電は生起されない。よって、この画素セルＰＣの表示放電セルＣ１内においても放電が起こらないので、表示放電セルＣ１内に存在していた壁電荷がそのまま残留する。
【００３９】
このように、アドレス行程Ｗでは、画素データ（入力映像信号）に応じて選択的に画素セルＰＣの制御放電セルＣ２内においてアドレス放電を生起せしめる。そして、このアドレス放電を表示放電セルＣ１に拡張することにより表示放電セルＣ１内に存在していた壁電荷を消滅させて画素セルＰＣを消灯セル状態に設定する。一方、上記アドレス放電の生起されなかった画素セルＰＣはその表示放電セルＣ１内に壁電荷が残留するので点灯セル状態に設定される。
【００４０】
次に、各サブフィールドのサスティン行程Ｉでは、Ｘ電極ドライバ５２が図１３又は図１４R>４に示す如き正電圧のサスティンパルスＩＰＸを、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｘ１〜Ｘｎ各々に印加する。更に、かかるサスティン行程Ｉでは、Ｙ電極ドライバ５４が、正電圧のサスティンパルスＩＰＹをこのサスティン行程Ｉの属するサブフィールドに割り当てられている回数だけ繰り返し、行電極Ｙ１〜Ｙｎ各々に印加する。尚、図１３又は図１４に示すように、サスティンパルスＩＰＸと、サスティンパルスＩＰＹとは、その印加タイミングが互いにずれている。上記サスティンパルスＩＰＸ、ＩＰＹが印加される度に、点灯セル状態に設定された画素セルＰＣの表示放電セルＣ１内の透明電極Ｘａ及びＹａ間においてサスティン放電が生起される。この際、かかるサスティン放電にて発生した紫外線により、表示放電セルＣ１に形成されている蛍光体層２６（赤色蛍光層、緑色蛍光層、青色蛍光層）が励起し、その蛍光色に対応した光が前面ガラス基板２０を介して放射される。つまり、このサスティン行程Ｉの属するサブフィールドに割り当てられている回数分だけ、サスティン放電に伴う発光が繰り返し生起されるのである。
【００４１】
このように、上記サスティン行程Ｉでは、点灯セル状態に設定された画素セルＰＣのみを、サブフィールドに割り当てられている回数分だけ繰り返し発光させる。
上述した如き駆動により、サブフィールドＳＦ１〜ＳＦ（Ｎ）を通して各サスティン行程Ｉにおいて実施された発光回数の合計に対応した中間輝度が視覚される。つまり、各サブフィールド内のサスティン行程Ｉにて生起されたサスティン放電に伴う放電光によって、入力映像信号に対応した表示画像が得られるのである。
【００４２】
この際、図１２〜図１４に示す如き選択消去アドレス法を採用した駆動においても、比較的高輝度な発光を伴うリセット放電を、遮光部材（黒色のバス電極Ｙｂ及び黒色嵩上げ部２２Ａ）を備えた制御放電セルＣ２内にて生起させるようにしている。従って、選択消去アドレス法を採用した駆動においても、選択書込アドレス法を採用した駆動と同様に、表示画像のコントラスト、特に、全体的に暗い場面に対応した画像を表示させている際の暗コントラストを高めることが可能になる。
【００４３】
尚、選択書込アドレス法を採用してＰＤＰ５０を駆動する際に先頭のサブフィールドＳＦ１のリセット行程Ｒで印加すべきリセットパルスＲＰＸ及びＲＰＹの波形としては、図１０R>０に示すものに代わり図１５に示す如きものを採用しても良い。
図１５に示すリセット行程Ｒでは、Ｘ電極ドライバ５２が負電圧のリセットパルスＲＰＸ’を発生して行電極Ｘ１〜Ｘｎ各々に同時に印加する。リセットパルスＲＰＸ’の印加後、Ｘ電極ドライバ５２は、引き続き図１５に示す如き一定の高電圧を印加しつづける。上記リセットパルスＲＰＸ’の印加と同時に、Ｙ電極ドライバ５４は、図１５に示す如き波形を有する正電圧のリセットパルスＲＰＹ’を行電極Ｙ１〜Ｙｎ各々に同時に印加する。尚、リセットパルスＲＰＸ’及びＲＰＹ’各々の立ち上がり区間及び立ち下がり区間でのレベル推移は、サスティンパルスＩＰの立ち上がり区間及び立ち下がり区間でのレベル推移よりも緩やかである。更に、リセットパルスＲＰＹ’における立ち下がり区間でのレベル推移は、リセットパルスＲＰＸ’の立ち上がり区間でのレベル推移よりも緩やかである。リセットパルスＲＰＸ’及びＲＰＹ’の印加に応じて、全ての画素セルＰＣ１，１〜ＰＣｎ，ｍ各々の制御放電セルＣ２内においてリセット放電が生起される。つまり、リセットパルスＲＰＸ及びＲＰＹの印加に応じて、ＰＤＰ５０の全ての画素セルＰＣ１，１〜ＰＣｎ，ｍ各々内においてリセット放電が生起される。つまり、リセットパルスＲＰＹ’の立ち上がり時において、制御放電セルＣ２内の突起リブ２７によって隆起した列電極Ｄの一部とバス電極Ｙｂとの間で第１回目のリセット放電が生起される。そして、リセットパルスＲＰＹ’の立ち下がり時において、表示放電セルＣ１内の透明電極Ｘａ及びＹｂ間で微弱な第２回目のリセット放電が生起され、表示放電セルＣ１内に残留する壁電荷が消滅する。すなわち、全ての画素セルＰＣが消灯セル状態に初期化されるのである。
【００４４】
尚、図１５においては、アドレス行程Ｗ、サスティン行程Ｉ、及び消去行程Ｅの各々において印加される各種駆動パルスと、その印加タイミングは図１０に示すものと同一であるので、その説明は省略する。
図１６は、選択書込アドレス法を採用してＰＤＰ５０を駆動する際における１フィールド（フレーム）での駆動パターンを示す図である。図１６に示すように、かかる駆動パターンは、最低輝度に対応した第１駆動パターン〜最高輝度に対応した第（Ｎ＋１）駆動パターンまでの（Ｎ＋１）種類の駆動パターンからなる。尚、図１６に示される二重丸は、そのサブフィールドのアドレス行程においてアドレス放電（選択書込放電）を生起させ、このサブフィールドのサスティン行程において画素セルＰＣを繰り返し発光させることを示す。一方、二重丸の付されていないサブフィールドではアドレス放電（選択書込放電）を生起させないので、このサブフィールドのサスティン行程では画素セルＰＣは消灯状態となる。従って、例えば図１６に示される第１駆動パターンによれば、ＳＦ１〜ＳＦ（Ｎ）を通して画素セルＰＣが一切発光しないので、最低輝度となる黒表示が表現される。又、第３駆動パターンによれば、ＳＦ１及びＳＦ２各々のサスティン行程のでみ画素セルＰＣが発光するので、ＳＦ１のサスティン行程に割り当てられている発光回数と、ＳＦ２のサスティン行程に割り当てられている発光回数との合計回数に対応した中間輝度が表現される。
【００４５】
又、図１７は、選択消去アドレス法を採用してＰＤＰ５０を駆動する際における１フィールド（フレーム）での駆動パターンを示す図である。図１７に示すように、かかる駆動パターンは、最低輝度に対応した第１駆動パターン〜最高輝度に対応した第（Ｎ＋１）駆動パターンまでの（Ｎ＋１）種類の駆動パターンからなる。尚、図１７に示される黒丸は、そのサブフィールドのアドレス行程においてアドレス放電（選択消去放電）を生起させて壁電荷を消滅することにより画素セルＰＣを消灯状態に設定することを示す。一方、白丸は、上記の如きアドレス放電を生起させず、このサブフィールドのサスティン行程において画素セルＰＣを繰り返し発光させることを示す。従って、例えば図１７に示される第１駆動パターンによれば、ＳＦ１〜ＳＦ（Ｎ）を通して画素セルＰＣが一切発光しないので、最低輝度となる黒表示が表現される。又、第３駆動パターンによれば、ＳＦ１及びＳＦ２各々のサスティン行程のでみ画素セルＰＣが発光するので、ＳＦ１のサスティン行程に割り当てられている発光回数と、ＳＦ２のサスティン行程に割り当てられている発光回数との合計回数に対応した中間輝度が表現される。
【００４６】
駆動制御回路５６は、図１６（又は図１７）に示されるが如き（Ｎ＋１）種類の駆動パターンの内から、入力映像信号によって表される輝度レベルに応じた１つを選択して実行する。つまり、駆動制御回路５６は、図１６又は図１７に示す如き駆動状態となるように、入力映像信号に基づいて上記画素駆動データビットＤＢ１〜ＤＢ（Ｎ）を生成してアドレスドライバ５５に供給するのである。かかる駆動により、入力映像信号によって表される輝度レベルを（Ｎ＋１）階調の中間輝度で表現することが可能になる。
【００４７】
尚、上記実施例においては、Ｎ個のサブフィールドによって表される２Ｎ通りの駆動パターンの内から図１６又は図１７に示す如き（Ｎ＋１）種類の駆動パターンのみを用いてＰＤＰ５０を（Ｎ＋１）階調階調する場合について説明したが、２Ｎ階調駆動する際にも同様に適用可能である。この際、選択書込アドレス法を採用してＰＤＰ５０を２Ｎ階調駆動する際には、先頭のサブフィールドＳＦ１においてのみでリセット行程Ｒを実行すれば良い。
【００４８】
又、上記実施例においては、放電光が前面ガラス基板２０を介して画像表示面に表れるのを防ぐべく制御放電セルＣ２の嵩上げ誘電体層２２に図７に示す如き黒色嵩上げ部２２Ａを形成させるようにしているが、かかる構成に限定されるものではない。例えば、かかる黒色嵩上げ部２２Ａに代わり、バス電極Ｙｂと同様に画像表示面の水平方向に伸張した帯状の黒色遮光層３０を、図１８に示すように、互いに隣接する２つの黒色のバス電極Ｙｂ間に形成する。この際、突起リブ２７の突起高を図７の場合に比して高くすることにより、列電極保護層２４を嵩上げ誘電体層２２に当接させる。かかる構成によっても、制御放電セルＣ２内で生起されたリセット放電又はアドレス放電に伴う放電光は２つの黒色のバス電極Ｙｂ及び黒色遮光層３０によって遮断されるので、前面ガラス基板２０を介して画像表示面に表れるのを防ぐことが出来る。
【００４９】
【発明の効果】
以上の如く、本発明においては、表示パネル内の単位発光領域（画素セルＰＣ）を第１放電セル（表示放電セルＣ１）及び光吸収層を備えた第２放電セル（制御放電セルＣ２）にて構築している。そして、表示画像を司る発光を担うサスティン放電を上記第１放電セルにて生起させる一方、表示画像には関与しない発光を伴う各種制御放電を上記第２放電セルにて生起させるようにしている。
【００５０】
よって、本発明によれば、リセット放電及びアドレス放電の如き制御放電に伴う放電光がパネル表示面に現れることは無いので、表示画像のコントラスト、特に、全体的に暗い場面に対応した画像を表示させている際の暗コントラストを向上させることが可能になる。
【図面の簡単な説明】
【図１】従来の面放電方式交流型プラズマディスプレイパネルの構成の一部を示す図である。
【図２】図１に示されるＶ−Ｖ線上での断面を示す図である。
【図３】図１に示されるＷ−Ｗ線上での断面を示す図である。
【図４】１サブフィールド内においてプラズマディスプレイパネルに印加される各種駆動パルスとその印加タイミングを示す図である。
【図５】本発明による表示装置としてのプラズマディスプレイ装置の構成を示す図である。
【図６】図５に示されるプラズマディスプレイ装置に搭載されているＰＤＰ５０を前面ガラス基板側と背面ガラス基板側とで分離してその内部を示す図である。
【図７】図６の矢印方向からＰＤＰ５０の断面を示す図である。
【図８】ＰＤＰ５０の表示面側からＰＤＰ５０を眺めた平面図である。
【図９】選択書込アドレス法を採用してＰＤＰ５０を駆動する際の発光駆動シーケンスの一例を示す図である。
【図１０】図９に示す発光駆動シーケンスに従って先頭のサブフィールドＳＦ１においてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１１】図９に示す発光駆動シーケンスに従ってサブフィールドＳＦ２以降の各サブフィールドにおいてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１２】選択消去アドレス法を採用してＰＤＰ５０を駆動する際の発光駆動シーケンスを示す図である。
【図１３】図１２に示す発光駆動シーケンスに従って先頭のサブフィールドＳＦ１においてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１４】図１２に示す発光駆動シーケンスに従ってサブフィールドＳＦ２以降の各サブフィールドにおいてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングを示す図である。
【図１５】図９に示す発光駆動シーケンスに従って先頭のサブフィールドＳＦ１においてＰＤＰ５０に印加する各種駆動パルスとその印加タイミングの他の一例を示す図である。
【図１６】選択書込アドレス法を採用してＰＤＰ５０を（Ｎ＋１）階調駆動する際における各フィールド内での駆動パターンの一例を示す図である。
【図１７】選択消去アドレス法を採用してＰＤＰ５０を（Ｎ＋１）階調駆動する際における各フィールド内での駆動パターンの一例を示す図である。
【図１８】図６の矢印方向からＰＤＰ５０の断面の他の一例を示す図である。
【符号の説明】
５０ ＰＤＰ
５２ Ｘ電極ドライバ
５４ Ｙ電極ドライバ
５５ アドレスドライバ
５６ 駆動制御回路
Ｃ１ 表示放電セル
Ｃ２ 制御放電セル
ＰＣ 画素セル
【特許請求の範囲】
【請求項１】
入力映像信号に基づく各画素毎の画素データに応じて前記入力映像信号に対応した画像表示を行う表示装置であって、
放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルと、
前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス手段と、
前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン手段と、を含むことを特徴とする表示装置。
【請求項２】
互いに隣接する一対の前記第１行電極及び前記第２行電極と前記列電極との各交叉部に前記第１放電セルが形成されていると共に、互いに隣接する一対の前記第２行電極と前記列電極との各交差部に一対の前記第２放電セルが形成されており、
前記単位発光領域は、一対の前記第２放電セルの内の一方の前記第２放電セルとこの第２放電セルに隣接して形成されている前記第１放電セルとからなる領域であることを特徴とする請求項１記載の表示装置。
【請求項３】
互いに隣接する一対の前記第２行電極間には、前記背面基板上から前記前面基板に向けて突出しておりかつ前記第２行電極に沿った方向に伸張した突起部が形成されており、
一対を為す前記第２放電セルの各々は前記突起部によって互いに区分けされていることを特徴とする請求項１及び２記載の表示装置。
【請求項４】
前記突起部の先端部が誘電体層を介して前記前面基板に当接されていることを特徴とする請求項３記載の表示装置。
【請求項５】
前記単位発光領域各々は、前記背面基板上における前記第１行電極各々に対向する位置においてこの第１行電極に沿って伸張して形成されている横壁と、前記横壁に交叉して形成されている縦壁と、前記突起部とによって区分けされていることを特徴とする請求項１、２及び３記載の表示装置。
【請求項６】
前記単位発光領域内には前記第１放電セル及び前記第２放電セルを区分けする横壁が形成されており、この横壁と前記前面基板との間に前記第１放電セル及び前記第２放電セル各々の前記放電空間を連通させる隙間が設けられていることを特徴とする請求項１記載の表示装置。
【請求項７】
前記第１行電極及び前記第２行電極の各々は、帯状でありかつ黒色のバス電極と、前記バス電極上における前記列電極各々に対応した位置から他方の行電極側に向けて夫々突起して形成されている突起電極端とからなることを特徴とする請求項１記載の表示装置。
【請求項８】
前記光吸収層は、互いに隣接する一対の前記第２行電極各々の前記バス電極間において前記バス電極に沿って伸張して形成されていることを特徴とする請求項１及び７記載の表示装置。
【請求項９】
前記突起部における前記第２放電セルに面している側面は傾斜面であり、
前記突起部の前記傾斜面上に形成されている前記列電極の部分と前記第２行電極における前記バス電極とが前記背面基板面に対する垂直方向において互いに対向して配置されていることを特徴とする請求項１、２及び３記載の表示装置。
【請求項１０】
前記第１放電セル内のみに放電によって発光する蛍光体層が形成されていることを特徴とする請求項１記載の表示装置。
【請求項１１】
前記第１放電セルは所定の放電ギャップを介して互いに対向している前記第１行電極及び前記第２行電極各々の前記突起電極端と、前記列電極とを含み、
前記第２放電セルは前記第２行電極の前記バス電極と、前記列電極とを含むことを特徴とする請求項１記載の表示装置。
【請求項１２】
前記アドレス手段による前記アドレス放電に先立って前記第１行電極及び前記第２行電極間にリセットパルスを印加することにより前記第２放電セル内の前記列電極と前記第２行電極における前記バス電極間においてリセット放電を生起せしめると共に前記第１放電セル内の前記突起電極端間において微弱なリセット放電を生起せしめるリセット手段を更に備えたことを特徴とする請求項１及び１１記載の表示装置。
【請求項１３】
前記リセットパルスは、前記サスティンパルスに比して立ち上がり区間及び立下り区間でのレベル推移が緩やかな波形を有することを特徴とする請求項１及び１２記載の表示装置。
【請求項１４】
前記サスティン手段による前記サスティン放電の終了後、前記第１行電極及び前記第２行電極に消去パルスを印加するとことにより前記第１放電セル及び前記第２放電セル内において消去放電を生じせしめる消去手段を更に有することを特徴とする請求項１記載の表示装置。
【請求項１５】
放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルを、入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動方法であって、
前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス行程と、
前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン行程と、を含むことを特徴とする表示パネルの駆動方法。
【請求項１６】
前記アドレス行程に先立って前記第１行電極及び前記第２行電極間にリセットパルスを印加することにより前記第２放電セル内の前記列電極と前記第２行電極における前記バス電極間においてリセット放電を生起せしめると共に前記第１放電セル内の前記突起電極端間において微弱なリセット放電を生起せしめるリセット行程を更に備えたことを特徴とする請求項１５記載の表示パネルの駆動方法。
【請求項１７】
前記リセットパルスは、前記サスティンパルスに比して立ち上がり区間及び立ち下り区間でのレベル推移が緩やかな波形を有することを特徴とする請求項１６記載の表示パネルの駆動方法。
【請求項１８】
前記サスティン行程の終了後、前記第１行電極及び前記第２行電極に消去パルスを印加するとことにより前記第１放電セル及び前記第２放電セル内において消去放電を生じせしめる消去行程を更に有することを特徴とする請求項１６記載の表示パネルの駆動方法。
【請求項１】
入力映像信号に基づく各画素毎の画素データに応じて前記入力映像信号に対応した画像表示を行う表示装置であって、
放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルと、
前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス手段と、
前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン手段と、を含むことを特徴とする表示装置。
【請求項２】
互いに隣接する一対の前記第１行電極及び前記第２行電極と前記列電極との各交叉部に前記第１放電セルが形成されていると共に、互いに隣接する一対の前記第２行電極と前記列電極との各交差部に一対の前記第２放電セルが形成されており、
前記単位発光領域は、一対の前記第２放電セルの内の一方の前記第２放電セルとこの第２放電セルに隣接して形成されている前記第１放電セルとからなる領域であることを特徴とする請求項１記載の表示装置。
【請求項３】
互いに隣接する一対の前記第２行電極間には、前記背面基板上から前記前面基板に向けて突出しておりかつ前記第２行電極に沿った方向に伸張した突起部が形成されており、
一対を為す前記第２放電セルの各々は前記突起部によって互いに区分けされていることを特徴とする請求項１及び２記載の表示装置。
【請求項４】
前記突起部の先端部が誘電体層を介して前記前面基板に当接されていることを特徴とする請求項３記載の表示装置。
【請求項５】
前記単位発光領域各々は、前記背面基板上における前記第１行電極各々に対向する位置においてこの第１行電極に沿って伸張して形成されている横壁と、前記横壁に交叉して形成されている縦壁と、前記突起部とによって区分けされていることを特徴とする請求項１、２及び３記載の表示装置。
【請求項６】
前記単位発光領域内には前記第１放電セル及び前記第２放電セルを区分けする横壁が形成されており、この横壁と前記前面基板との間に前記第１放電セル及び前記第２放電セル各々の前記放電空間を連通させる隙間が設けられていることを特徴とする請求項１記載の表示装置。
【請求項７】
前記第１行電極及び前記第２行電極の各々は、帯状でありかつ黒色のバス電極と、前記バス電極上における前記列電極各々に対応した位置から他方の行電極側に向けて夫々突起して形成されている突起電極端とからなることを特徴とする請求項１記載の表示装置。
【請求項８】
前記光吸収層は、互いに隣接する一対の前記第２行電極各々の前記バス電極間において前記バス電極に沿って伸張して形成されていることを特徴とする請求項１及び７記載の表示装置。
【請求項９】
前記突起部における前記第２放電セルに面している側面は傾斜面であり、
前記突起部の前記傾斜面上に形成されている前記列電極の部分と前記第２行電極における前記バス電極とが前記背面基板面に対する垂直方向において互いに対向して配置されていることを特徴とする請求項１、２及び３記載の表示装置。
【請求項１０】
前記第１放電セル内のみに放電によって発光する蛍光体層が形成されていることを特徴とする請求項１記載の表示装置。
【請求項１１】
前記第１放電セルは所定の放電ギャップを介して互いに対向している前記第１行電極及び前記第２行電極各々の前記突起電極端と、前記列電極とを含み、
前記第２放電セルは前記第２行電極の前記バス電極と、前記列電極とを含むことを特徴とする請求項１記載の表示装置。
【請求項１２】
前記アドレス手段による前記アドレス放電に先立って前記第１行電極及び前記第２行電極間にリセットパルスを印加することにより前記第２放電セル内の前記列電極と前記第２行電極における前記バス電極間においてリセット放電を生起せしめると共に前記第１放電セル内の前記突起電極端間において微弱なリセット放電を生起せしめるリセット手段を更に備えたことを特徴とする請求項１及び１１記載の表示装置。
【請求項１３】
前記リセットパルスは、前記サスティンパルスに比して立ち上がり区間及び立下り区間でのレベル推移が緩やかな波形を有することを特徴とする請求項１及び１２記載の表示装置。
【請求項１４】
前記サスティン手段による前記サスティン放電の終了後、前記第１行電極及び前記第２行電極に消去パルスを印加するとことにより前記第１放電セル及び前記第２放電セル内において消去放電を生じせしめる消去手段を更に有することを特徴とする請求項１記載の表示装置。
【請求項１５】
放電空間を挟んで対向配置された前面基板及び背面基板と、前記前面基板上において交互にかつ一対毎に配列順を入れ替えて形成されている複数の第１行電極及び第２行電極と、前記背面基板上において前記第１行電極及び前記第２行電極に交叉して形成されている複数の列電極とを有し、前記第１行電極及び前記第２行電極と前記列電極との各交叉部に第１放電セル及び光吸収層が設けられている第２放電セルからなる単位発光領域が形成されている表示パネルを、入力映像信号に基づく各画素毎の画素データに応じて駆動する表示パネルの駆動方法であって、
前記第２行電極の各々に順次、走査パルスを印加しつつ前記走査パルスと同一タイミングにて前記画素データに対応した画素データパルスを１表示ライン分ずつ順次前記列電極各々に印加することにより前記第２放電セル内で選択的にアドレス放電を生起せしめて前記第１放電セルを点灯セル状態及び消灯セル状態のいずれか一方に設定するアドレス行程と、
前記第１行電極及び前記第２行電極各々に交互にサスティンパルスを繰り返し印加して前記点灯セル状態にある前記第１放電セルのみにおいてサスティン放電を生起せしめるサスティン行程と、を含むことを特徴とする表示パネルの駆動方法。
【請求項１６】
前記アドレス行程に先立って前記第１行電極及び前記第２行電極間にリセットパルスを印加することにより前記第２放電セル内の前記列電極と前記第２行電極における前記バス電極間においてリセット放電を生起せしめると共に前記第１放電セル内の前記突起電極端間において微弱なリセット放電を生起せしめるリセット行程を更に備えたことを特徴とする請求項１５記載の表示パネルの駆動方法。
【請求項１７】
前記リセットパルスは、前記サスティンパルスに比して立ち上がり区間及び立ち下り区間でのレベル推移が緩やかな波形を有することを特徴とする請求項１６記載の表示パネルの駆動方法。
【請求項１８】
前記サスティン行程の終了後、前記第１行電極及び前記第２行電極に消去パルスを印加するとことにより前記第１放電セル及び前記第２放電セル内において消去放電を生じせしめる消去行程を更に有することを特徴とする請求項１６記載の表示パネルの駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００４−３１１９８（Ｐ２００４−３１１９８Ａ）
【公開日】平成１６年１月２９日（２００４．１．２９）
【国際特許分類】
【出願番号】特願２００２−１８７４６６（Ｐ２００２−１８７４６６）
【出願日】平成１４年６月２７日（２００２．６．２７）
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【出願人】（３９８０５０２８３）パイオニア・ディスプレイ・プロダクツ株式会社 (18)
【Ｆターム（参考）】
【公開日】平成１６年１月２９日（２００４．１．２９）
【国際特許分類】
【出願日】平成１４年６月２７日（２００２．６．２７）
【出願人】（０００００５０１６）パイオニア株式会社 (3,620)
【出願人】（３９８０５０２８３）パイオニア・ディスプレイ・プロダクツ株式会社 (18)
【Ｆターム（参考）】
[ Back to top ]