表示装置
【課題】電源ラインにおける電圧降下の影響を低減する。
【解決手段】スイッチ28により、ゲートラインGateで選択された水平ラインの属するグループの水平電源ライン24を電源PVDDbに接続する。一方、ゲートラインGateで選択された水平ラインを含まないグループの水平電源ライン24はPVDDbとは異なる電源PVDDaに接続する。
【解決手段】スイッチ28により、ゲートラインGateで選択された水平ラインの属するグループの水平電源ライン24を電源PVDDbに接続する。一方、ゲートラインGateで選択された水平ラインを含まないグループの水平電源ライン24はPVDDbとは異なる電源PVDDaに接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置に関する。
【背景技術】
【0002】
図1に基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を、図2に表示装置(表示パネル)の構成の一例とその入力信号を示す。
【0003】
図1に示すように、画素回路は、ソースまたはドレインがデータラインDataに接続され、ゲートがゲートラインGateに接続された選択TFT2と、この選択TFT2のドレインまたはソースがゲートに接続され、ソースが電源PVddに接続された駆動TFT1と、駆動TFT1のゲート・ソース間を接続する保持容量Cと、駆動TFT1のドレインにアノードが接続されカソードが低電圧電源CVに接続される有機EL素子3とから構成されている。
【0004】
また、図2に示すように、図1に示す画素回路を有する画素部14がマトリクス状に配置されて、表示部が構成されており、この表示部の各画素部を駆動するためにソースドライバ10およびゲートドライバ12が設けられている。
【0005】
そして、画像データ信号、水平同期信号、画素クロック、その他駆動信号がソースドライバ10に供給され、水平同期信号、垂直同期信号、その他駆動信号がゲートドライバ12に供給される。ソースドライバ10からは、垂直方向のデータラインDataが画素部14の列ごとに伸び、ゲートドライバ12からは水平方向のゲートラインGateが画素部14の行ごとに伸びている。
【0006】
水平方向に伸びるゲートライン(Gate)をハイレベルにして、選択TFT2をオンし、その状態で垂直方向に伸びるデータライン(Data)に表示輝度に応じた電圧を有するデータ信号を載せることで、データ信号が保持容量Cに蓄積される。これによって、駆動TFT1が保持容量Cに蓄積されたデータ信号に応じた駆動電流を有機EL素子3に供給して、有機EL素子3が発光する。
【0007】
ここで、有機EL素子3の電流と発光量とはほぼ比例関係にある。通常、駆動TFT1のゲート−PVdd間(Vgs)には画像の黒レベル付近でドレイン電流が流れ始めるような電圧(Vth)を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【0008】
図3は、駆動TFT1の入力信号電圧(データラインDataの電圧)に対する有機EL素子3に流れる電流CV電流(輝度に対応する)の関係を示している。そして、黒レベル電圧として、Vbを与え、白レベル電圧として、Vwを与えるように、データ信号(Data電圧)を決定することで、有機EL素子3における発光量を黒から白に制御することができ、適切な階調制御を行うことができる。ここで、図3から明らかなように、画素の入力電圧(Data電圧)と電流は完全な比例関係には無い。
【0009】
そこで、図4に示すように、ガンマ補正回路(γLUT)16(16r,16g,16b)を通し画像データと輝度の関係がリニアになるようにしている。画像データ信号は、画素ごとの輝度を表す信号であり、カラー信号であるため色ごとの画像データ信号rn,gn,bnから形成されている。従って、RGBの各色に対応して3つのガンマ補正回路16r,16g,16bが設けられ、これらからガンマ補正後の画像データ信号Rn,Gn,Bnが出力される。従って、ソースドライバ10には、画像データ信号Rn,Gn,Bnが供給され、これがデータラインDataに供給され、これらがR表示用、G表示用、B表示用の画素部14にそれぞれ供給される。なお、ソースドライバ10は、図に示すように、画素ごとの画像データ信号を一旦記憶するシフトレジスタ10aと、シフトレジスタ10aに記憶された1水平ライン分の画像データ信号をラッチし、1水平ラインのデータを同時にD/A変換して出力するデータラッチ&D/A10bを含んでいる。また、複数の画素部14がマトリクス状に配置された領域が表示パネルの有効画素領域18として図示されており、ここにおいて画像データ信号に基づく表示が行われる。
【0010】
ここで、図1の画素回路には配線に伴う抵抗成分が描かれていないが、図2に示すようにPVDDラインには複数の画素が接続されているので、抵抗成分があると他の画素の電流の大小により有機EL素子を駆動するトランジスタ(TFT1)のソースの電圧が変化してしまう。図2の例では、画素の列毎にPVDDラインが配置されているが、同じPVDDラインに接続された画素の電流が多いほど、そこでの電圧降下が大きくなる。
【0011】
また、選択TFT2がオンとなり、保持容量Cにデータ電圧を書き込んでいる最中に駆動TFT1のソース電圧の低下が起こると、ゲートに書き込むデータ電圧は変化しないため駆動TFT1のVgsの絶対値が小さくなる。従って、駆動TFT1の電流が減少し、有機EL素子3の電流が減少し発光輝度が下がる。この問題を解決するため、特許文献1では、書き込み中の画素の電流をオフするトランジスタを追加し、水平ラインの電圧降下を防止している。
【0012】
【特許文献1】特開2006−300980号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
図5は、画素に並行して水平方向に電源ラインを設けたパネルを全面点灯した場合の、電圧降下の様子を示した図である。この例では、表示パネルの両側に垂直PVDDラインを設けここにPVDD端子を介し外部から電源電圧PVDDを供給する。一対の垂直PVDDライン真ん中の電圧をV1、パネル上端および下端の中央部の電圧をV2、パネルの中央部の電圧をV3とし、パネルの垂直方向真ん中の水平方向をx−x’、パネルの水平方向真ん中の垂直方向をy−y’とすると、x−x’では、水平PVDDラインの電圧は中央部分が低くなり、y−y’でも、中央部分が低くなる。
【0014】
このように、抵抗成分のある電源ラインを電流が流れることによって、画素回路の電源電圧が低下し、表示輝度が不均一となる。例えば、図5のように電源ラインを配置したパネルにおいて、グレーの背景に白のウインドウパターンを表示した場合は、図6に示すようにウインドウの左右(b,c部)がウインドウに近いほど他の背景部分(d,e部)よりも暗くなり、他の部分との境目が目につきやすい。また、特許文献1のように対策のためにトランジスタを画素回路に追加すると、開口率が低下したり故障率が上昇したりする場合があるので、画素回路にトランジスタを追加せずに行える対策が望ましい。
【課題を解決するための手段】
【0015】
本発明は、マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置において、水平方向に配置され、対応する水平ラインの画素にデータを供給するためのTFTをオンオフするゲートラインと、水平方向に配置され対応する水平ラインの画素に電流を供給する水平電源ラインと、この水平電源ラインを1本または複数本から構成されるグループに分け、この水平電源ラインのグループを少なくとも2つの電源に切り換えて接続するスイッチと、を有し、前記スイッチにより、ゲートラインで選択された水平ラインの属するグループの水平電源ラインに接続される電源と、ゲートラインで選択された水平ラインを含まないグループの水平電源ラインに接続される電源とを異なる電源とすることを特徴とする。
【0016】
また、前記グループは、複数本の水平電源ラインから構成され、前記水平電源ラインの片側または両側に設けられ、グループ内の複数本の水平電源ラインを接続する接続部を有し、前記スイッチは、この接続部を、少なくとも2つの電源に切り換えて接続することが好適である。
【0017】
また、前記グループは、1本の水平電源ラインから構成され、前記スイッチは、各水平電源ラインを、少なくとも2つの電源に切り換えて接続することが好適である。
【0018】
また、前記スイッチの切り換えを前記ゲートラインによって制御することが好適である。
【0019】
また、前記ゲートラインで選択された水平ラインの属するグループの電源には、その他のグループの電源の電圧より低い電圧を用いることが好適である。
【0020】
また、前記電流駆動型自発光素子は有機EL素子であることが好適である。
【発明の効果】
【0021】
データ書き込み時に画素回路の電源電圧が低下し、書き込むデータが変動して表示輝度が不均一となることを抑制することができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施形態について、図面に基づいて説明する。
【0023】
図7に片側にスイッチを備えた場合の例を示す。この例では、有機ELパネル20の左側に2本の垂直PVDDライン22a,22bが配置されている。これら垂直PVDDライン22a,22bには、後述するように異なる電源から電源電圧PVDDa,PVDDbが供給される。
【0024】
水平PVDDライン24は、4本が1グループとされ、それら1グループの水平PVDDラインの左側端部が接続ライン26によって接続されている。そして、この接続部がスイッチ28を介し、2本の垂直PVDDライン22a,22bのいずれかに切り換え接続される。すなわち、この例では、水平PVDDライン24の4本ごとにスイッチ28が1つ設けられている。
【0025】
図8には、有機ELパネル20の両側に垂直PVDDライン22a,22bを設け、接続ライン26およびスイッチ28も両側に設けて、電力を両側から供給する例を示している。
【0026】
図9には、水平PVDDライン24の4本ごとにスイッチ28を設けた場合について、4水平ライン中の3列の画素について示してある。通常は、m番目の水平PVDDライン24mにPVDDaから電源が供給されるよう、スイッチ28がa側に倒れている。
【0027】
一方、このグループ内のいずれかの水平ラインの画素にデータを書き込むために、そのラインのゲートラインをハイレベルにする場合は、それと同時に、垂直PVDDライン22bからPVDDbが供給される様にスイッチ28が制御され、スイッチ28はb側に倒れる。スイッチ28の制御は、PVDDライン選択回路30が、水平同期信号(HD)などに基づいて行う。基本的には、ゲートドライバ12がゲートラインGatem〜Gatem+3を選択する際に、これらに対応するスイッチ28を選択する。
【0028】
通常は、画面の上部から順に1ライン毎に画像データを書き込んでいく。すなわち、ゲートラインGateを1ラインずつハイレベルにして、対応する画素部14において対応するデータラインDataに供給されている画素データを取り込む。このため、ゲートラインGatemからGatem+3までが順番にハイレベルとなり、その間スイッチはb側に倒れる。この間に、垂直PVDDライン22bを介し電源PVDDbから流れ込む電流は4ライン分の画素の電流の合計なので、1画面分の画素電流の「4/全水平ライン数」となる。したがって、電源端子(PVDDb端子)からスイッチまでの電圧降下が無視できる程度の抵抗となるよう垂直PVDDライン22bを設計することは容易であり、水平PVDDライン24の抵抗による電圧降下が無視できれば、画素には正確なデータ電圧を書き込むことができる。
【0029】
一方、垂直PVDDライン22aは、他の全てのラインの画素が接続されている。このため、大きな電流が流れており、しかも画像の内容により電流が変化する。従って、抵抗分があるとスイッチ28の接点aの電圧が変化する。
【0030】
m〜m+3番目の水平ラインのグループの画素への書き込みが終了すると、スイッチ28は切り替わり垂直PVDDライン22aに接続されるが、画素のPVdd電圧が変化しても保持容量の端子間電圧すなわちVgsは変化しないので、保持容量Cに正確なData電圧が書き込まれていれば、次の書き込みまで同じ輝度で発光させることができる。
【0031】
図10は、電源切り替え用のスイッチ28を水平ライン毎に備える例で、このパネルがM本の水平ラインを持つとして、スイッチを制御するタイミングを図11に示す。
【0032】
図10の例では、各水平ライン毎にスイッチ28が設けられ、このスイッチ28がPVDDライン選択回路30によって制御される。図においては、ラインm〜m+3が示されており、ゲートラインGateによって選択されたラインのスイッチ28がb側に倒れ、そのラインについてのみ電源PVDDbから電流が供給される。なお、この図ではラインm+1が選択されている。一方、他の選択されていないラインのスイッチ28はa側に倒れている。これにより、画素へのデータ書き込みの際の電圧降下を最低限に抑制することが可能になる。
【0033】
図12には、スイッチ28をTFTで構成した例を示してある。図11からわかるように、スイッチ28のコントロール信号がハイレベルとなるタイミングはゲートラインGateがハイレベルになるタイミングと同一である。そこで、図12の例では、ゲートラインGateの信号によってスイッチ28を制御する。
【0034】
垂直PVDDライン22aと水平PVDDライン24をp型TFTで接続し、垂直PVDDライン22bと水平PVDDライン24をn型TFTで接続する。また、両TFT28p,28nのゲートには対応するゲートラインが接続されている。従って、ゲートラインがハイレベル(選択)の場合に、TFT28nがオンして垂直PVDDライン22bが水平PVDDライン24に接続され、ゲートラインがローレベル(非選択)の場合に、TFT28pがオンして垂直PVDDライン22aが水平PVDDライン24に接続される。
【0035】
ところで、通常は水平電源ラインは比較的高い抵抗をもつので、1水平ライン分の画素電流により、各画素に供給される電源電圧(PVdd電圧)が低下する。前述したように、画素データの書き込み時にPVddの電圧降下があると、TFT1のゲート・ソース間の保持容量Cの両端には所望の電圧よりも小さい電圧が書き込まれ、有機EL素子3に流れる電流が低下する。従って、データ電圧書き込み時には、その水平ラインの画素電流をできるだけ減らしておくことが好適である。
【0036】
通常、PVddとCV間の電圧(PVdd−CV)は駆動TFT1と有機EL素子3の特性、及び入力データ電圧の最大振幅値(Vp‐p)などによって決定される。図13Aは、(PVdd−CV)を12Vとした場合の画素回路の動作点を表している。TFT1にあるVgsを与えた時のドレイン・ソース間電圧対ドレイン・ソース間電流特性(Vds‐Ids特性)と有機EL素子のV‐I特性の交点の電流がTFT1と有機EL素子に流れる。この例では、Vgs=4Vの時に白レベルに相当する最大電流が流れるものとしている。図13Bは、この場合の電源PVdd(12V)及びData電圧の与え方の一例であるが、データ電圧に高い電圧(8〜12V)が必要となり、ソースドライバの出力電圧に高電圧が必要となる。これを回避するために、通常は、図15に示すようにCVに負電源(この例では、−7V)を使用する。この場合は、Data電圧として1〜5Vを与えればよいので、ソースドライバICを低電圧で駆動できる。
【0037】
ところで、PVddとCV間の電圧を低くすると、画素駆動用TFTが飽和領域からはずれ、画素電流が減少する。図14Aは(PVdd−CV)を5Vとした時の動作点を表す。このように、書き込み時のPVDD電源電圧、すなわちPVDDbの電圧を通常時の電圧PVDDaより十分低くしておくことにより、画素電流を低下させ、書き込み時のPVddの電圧降下を抑えることができる。すなわち、Vgsとして、4Vのデータを書き込んでも、その時に流れる電流はかなり少なくなる。また、データ電圧として1Vを供給することでVgs=4Vを書き込むことができ、データ電圧5VでVgs=0を書き込むことができるため、データ電圧として1〜5Vがあればよく、ソースドライバを低電圧化することができる。
【0038】
従って、図14Bに示す様に、CVに負電源を用いることなく、ソースドライバを低電圧化することができる。特に、ソースドライバをICとして形成した場合に、そのソースドライバICの電源電圧を低電圧化することできる。なお、データ書き込み時はそのラインの含まれるグループ(図9の例では4ライン分)の画素の輝度は低下してしまうが、書き込みが終了して通常のPVdd電圧に戻った時には所定の輝度となるので、グループのライン数を全水平ライン数に比べて十分少なくすることで視覚上検知できないレベルとすることが可能である。この点からすれば、グループのライン数は少ない方が良いが、その場合はスイッチの数が増える。
【0039】
なお、PVDDライン制御回路及びPVDDのスイッチ回路は必ずしもTFTによって構成する必要は無く、これらの機能を持ったICチップを使用しても良い。
【図面の簡単な説明】
【0040】
【図1】基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成例を示す図である。
【図2】表示モジュールの構成の一例と入力信号を示す図である。
【図3】駆動TFT1の入力信号電圧(データラインDataの電圧)に対する有機EL素子3に流れる電流CV電流(輝度に対応する)の関係を示す図である。
【図4】画像信号と画素電流の関係を直線にするためのガンマ補正の構成を示す図である。
【図5】画素位置における画素電源PVddの変化を説明する図である。
【図6】表示における輝度の不均一性を説明する図である。
【図7】垂直および水平PVDDラインの配置例(垂直PVDDライン左側のみ)を示す図である。
【図8】垂直および水平PVDDラインの配置例(垂直PVDDライン両側)を示す図である。
【図9】スイッチ28の駆動のための構成(水平4ラインをまとめた例)を示す図である。
【図10】スイッチ28の駆動のための構成(水平1ライン毎の例)を示す図である。
【図11】図10の駆動のタイミングチャートである。
【図12】スイッチ28にTFTを用いた例を示す図である。
【図13A】電源電圧と駆動電流の関係を示す図である。
【図13B】画素回路の電源電圧とデータ電圧を示す図である。
【図14A】電源電圧と駆動電流の関係を示す図である。
【図14B】画素回路の電源電圧とデータ電圧を示す図である。
【図15】画素回路の電源電圧とデータ電圧を示す図である。
【符号の説明】
【0041】
1 駆動TFT、2 選択TFT、3 有機EL素子、10 ソースドライバ、10a シフトレジスタ、12 ゲートドライバ、14 画素部、16r,16g,16b ガンマ補正回路、18 有効画素領域、20 有機ELパネル、22a,22b 垂直PVDDライン、24 水平PVDDライン、26 接続ライン、28 スイッチ、30 PVDDライン選択回路。
【技術分野】
【0001】
本発明は、マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置に関する。
【背景技術】
【0002】
図1に基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を、図2に表示装置(表示パネル)の構成の一例とその入力信号を示す。
【0003】
図1に示すように、画素回路は、ソースまたはドレインがデータラインDataに接続され、ゲートがゲートラインGateに接続された選択TFT2と、この選択TFT2のドレインまたはソースがゲートに接続され、ソースが電源PVddに接続された駆動TFT1と、駆動TFT1のゲート・ソース間を接続する保持容量Cと、駆動TFT1のドレインにアノードが接続されカソードが低電圧電源CVに接続される有機EL素子3とから構成されている。
【0004】
また、図2に示すように、図1に示す画素回路を有する画素部14がマトリクス状に配置されて、表示部が構成されており、この表示部の各画素部を駆動するためにソースドライバ10およびゲートドライバ12が設けられている。
【0005】
そして、画像データ信号、水平同期信号、画素クロック、その他駆動信号がソースドライバ10に供給され、水平同期信号、垂直同期信号、その他駆動信号がゲートドライバ12に供給される。ソースドライバ10からは、垂直方向のデータラインDataが画素部14の列ごとに伸び、ゲートドライバ12からは水平方向のゲートラインGateが画素部14の行ごとに伸びている。
【0006】
水平方向に伸びるゲートライン(Gate)をハイレベルにして、選択TFT2をオンし、その状態で垂直方向に伸びるデータライン(Data)に表示輝度に応じた電圧を有するデータ信号を載せることで、データ信号が保持容量Cに蓄積される。これによって、駆動TFT1が保持容量Cに蓄積されたデータ信号に応じた駆動電流を有機EL素子3に供給して、有機EL素子3が発光する。
【0007】
ここで、有機EL素子3の電流と発光量とはほぼ比例関係にある。通常、駆動TFT1のゲート−PVdd間(Vgs)には画像の黒レベル付近でドレイン電流が流れ始めるような電圧(Vth)を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【0008】
図3は、駆動TFT1の入力信号電圧(データラインDataの電圧)に対する有機EL素子3に流れる電流CV電流(輝度に対応する)の関係を示している。そして、黒レベル電圧として、Vbを与え、白レベル電圧として、Vwを与えるように、データ信号(Data電圧)を決定することで、有機EL素子3における発光量を黒から白に制御することができ、適切な階調制御を行うことができる。ここで、図3から明らかなように、画素の入力電圧(Data電圧)と電流は完全な比例関係には無い。
【0009】
そこで、図4に示すように、ガンマ補正回路(γLUT)16(16r,16g,16b)を通し画像データと輝度の関係がリニアになるようにしている。画像データ信号は、画素ごとの輝度を表す信号であり、カラー信号であるため色ごとの画像データ信号rn,gn,bnから形成されている。従って、RGBの各色に対応して3つのガンマ補正回路16r,16g,16bが設けられ、これらからガンマ補正後の画像データ信号Rn,Gn,Bnが出力される。従って、ソースドライバ10には、画像データ信号Rn,Gn,Bnが供給され、これがデータラインDataに供給され、これらがR表示用、G表示用、B表示用の画素部14にそれぞれ供給される。なお、ソースドライバ10は、図に示すように、画素ごとの画像データ信号を一旦記憶するシフトレジスタ10aと、シフトレジスタ10aに記憶された1水平ライン分の画像データ信号をラッチし、1水平ラインのデータを同時にD/A変換して出力するデータラッチ&D/A10bを含んでいる。また、複数の画素部14がマトリクス状に配置された領域が表示パネルの有効画素領域18として図示されており、ここにおいて画像データ信号に基づく表示が行われる。
【0010】
ここで、図1の画素回路には配線に伴う抵抗成分が描かれていないが、図2に示すようにPVDDラインには複数の画素が接続されているので、抵抗成分があると他の画素の電流の大小により有機EL素子を駆動するトランジスタ(TFT1)のソースの電圧が変化してしまう。図2の例では、画素の列毎にPVDDラインが配置されているが、同じPVDDラインに接続された画素の電流が多いほど、そこでの電圧降下が大きくなる。
【0011】
また、選択TFT2がオンとなり、保持容量Cにデータ電圧を書き込んでいる最中に駆動TFT1のソース電圧の低下が起こると、ゲートに書き込むデータ電圧は変化しないため駆動TFT1のVgsの絶対値が小さくなる。従って、駆動TFT1の電流が減少し、有機EL素子3の電流が減少し発光輝度が下がる。この問題を解決するため、特許文献1では、書き込み中の画素の電流をオフするトランジスタを追加し、水平ラインの電圧降下を防止している。
【0012】
【特許文献1】特開2006−300980号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
図5は、画素に並行して水平方向に電源ラインを設けたパネルを全面点灯した場合の、電圧降下の様子を示した図である。この例では、表示パネルの両側に垂直PVDDラインを設けここにPVDD端子を介し外部から電源電圧PVDDを供給する。一対の垂直PVDDライン真ん中の電圧をV1、パネル上端および下端の中央部の電圧をV2、パネルの中央部の電圧をV3とし、パネルの垂直方向真ん中の水平方向をx−x’、パネルの水平方向真ん中の垂直方向をy−y’とすると、x−x’では、水平PVDDラインの電圧は中央部分が低くなり、y−y’でも、中央部分が低くなる。
【0014】
このように、抵抗成分のある電源ラインを電流が流れることによって、画素回路の電源電圧が低下し、表示輝度が不均一となる。例えば、図5のように電源ラインを配置したパネルにおいて、グレーの背景に白のウインドウパターンを表示した場合は、図6に示すようにウインドウの左右(b,c部)がウインドウに近いほど他の背景部分(d,e部)よりも暗くなり、他の部分との境目が目につきやすい。また、特許文献1のように対策のためにトランジスタを画素回路に追加すると、開口率が低下したり故障率が上昇したりする場合があるので、画素回路にトランジスタを追加せずに行える対策が望ましい。
【課題を解決するための手段】
【0015】
本発明は、マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置において、水平方向に配置され、対応する水平ラインの画素にデータを供給するためのTFTをオンオフするゲートラインと、水平方向に配置され対応する水平ラインの画素に電流を供給する水平電源ラインと、この水平電源ラインを1本または複数本から構成されるグループに分け、この水平電源ラインのグループを少なくとも2つの電源に切り換えて接続するスイッチと、を有し、前記スイッチにより、ゲートラインで選択された水平ラインの属するグループの水平電源ラインに接続される電源と、ゲートラインで選択された水平ラインを含まないグループの水平電源ラインに接続される電源とを異なる電源とすることを特徴とする。
【0016】
また、前記グループは、複数本の水平電源ラインから構成され、前記水平電源ラインの片側または両側に設けられ、グループ内の複数本の水平電源ラインを接続する接続部を有し、前記スイッチは、この接続部を、少なくとも2つの電源に切り換えて接続することが好適である。
【0017】
また、前記グループは、1本の水平電源ラインから構成され、前記スイッチは、各水平電源ラインを、少なくとも2つの電源に切り換えて接続することが好適である。
【0018】
また、前記スイッチの切り換えを前記ゲートラインによって制御することが好適である。
【0019】
また、前記ゲートラインで選択された水平ラインの属するグループの電源には、その他のグループの電源の電圧より低い電圧を用いることが好適である。
【0020】
また、前記電流駆動型自発光素子は有機EL素子であることが好適である。
【発明の効果】
【0021】
データ書き込み時に画素回路の電源電圧が低下し、書き込むデータが変動して表示輝度が不均一となることを抑制することができる。
【発明を実施するための最良の形態】
【0022】
以下、本発明の実施形態について、図面に基づいて説明する。
【0023】
図7に片側にスイッチを備えた場合の例を示す。この例では、有機ELパネル20の左側に2本の垂直PVDDライン22a,22bが配置されている。これら垂直PVDDライン22a,22bには、後述するように異なる電源から電源電圧PVDDa,PVDDbが供給される。
【0024】
水平PVDDライン24は、4本が1グループとされ、それら1グループの水平PVDDラインの左側端部が接続ライン26によって接続されている。そして、この接続部がスイッチ28を介し、2本の垂直PVDDライン22a,22bのいずれかに切り換え接続される。すなわち、この例では、水平PVDDライン24の4本ごとにスイッチ28が1つ設けられている。
【0025】
図8には、有機ELパネル20の両側に垂直PVDDライン22a,22bを設け、接続ライン26およびスイッチ28も両側に設けて、電力を両側から供給する例を示している。
【0026】
図9には、水平PVDDライン24の4本ごとにスイッチ28を設けた場合について、4水平ライン中の3列の画素について示してある。通常は、m番目の水平PVDDライン24mにPVDDaから電源が供給されるよう、スイッチ28がa側に倒れている。
【0027】
一方、このグループ内のいずれかの水平ラインの画素にデータを書き込むために、そのラインのゲートラインをハイレベルにする場合は、それと同時に、垂直PVDDライン22bからPVDDbが供給される様にスイッチ28が制御され、スイッチ28はb側に倒れる。スイッチ28の制御は、PVDDライン選択回路30が、水平同期信号(HD)などに基づいて行う。基本的には、ゲートドライバ12がゲートラインGatem〜Gatem+3を選択する際に、これらに対応するスイッチ28を選択する。
【0028】
通常は、画面の上部から順に1ライン毎に画像データを書き込んでいく。すなわち、ゲートラインGateを1ラインずつハイレベルにして、対応する画素部14において対応するデータラインDataに供給されている画素データを取り込む。このため、ゲートラインGatemからGatem+3までが順番にハイレベルとなり、その間スイッチはb側に倒れる。この間に、垂直PVDDライン22bを介し電源PVDDbから流れ込む電流は4ライン分の画素の電流の合計なので、1画面分の画素電流の「4/全水平ライン数」となる。したがって、電源端子(PVDDb端子)からスイッチまでの電圧降下が無視できる程度の抵抗となるよう垂直PVDDライン22bを設計することは容易であり、水平PVDDライン24の抵抗による電圧降下が無視できれば、画素には正確なデータ電圧を書き込むことができる。
【0029】
一方、垂直PVDDライン22aは、他の全てのラインの画素が接続されている。このため、大きな電流が流れており、しかも画像の内容により電流が変化する。従って、抵抗分があるとスイッチ28の接点aの電圧が変化する。
【0030】
m〜m+3番目の水平ラインのグループの画素への書き込みが終了すると、スイッチ28は切り替わり垂直PVDDライン22aに接続されるが、画素のPVdd電圧が変化しても保持容量の端子間電圧すなわちVgsは変化しないので、保持容量Cに正確なData電圧が書き込まれていれば、次の書き込みまで同じ輝度で発光させることができる。
【0031】
図10は、電源切り替え用のスイッチ28を水平ライン毎に備える例で、このパネルがM本の水平ラインを持つとして、スイッチを制御するタイミングを図11に示す。
【0032】
図10の例では、各水平ライン毎にスイッチ28が設けられ、このスイッチ28がPVDDライン選択回路30によって制御される。図においては、ラインm〜m+3が示されており、ゲートラインGateによって選択されたラインのスイッチ28がb側に倒れ、そのラインについてのみ電源PVDDbから電流が供給される。なお、この図ではラインm+1が選択されている。一方、他の選択されていないラインのスイッチ28はa側に倒れている。これにより、画素へのデータ書き込みの際の電圧降下を最低限に抑制することが可能になる。
【0033】
図12には、スイッチ28をTFTで構成した例を示してある。図11からわかるように、スイッチ28のコントロール信号がハイレベルとなるタイミングはゲートラインGateがハイレベルになるタイミングと同一である。そこで、図12の例では、ゲートラインGateの信号によってスイッチ28を制御する。
【0034】
垂直PVDDライン22aと水平PVDDライン24をp型TFTで接続し、垂直PVDDライン22bと水平PVDDライン24をn型TFTで接続する。また、両TFT28p,28nのゲートには対応するゲートラインが接続されている。従って、ゲートラインがハイレベル(選択)の場合に、TFT28nがオンして垂直PVDDライン22bが水平PVDDライン24に接続され、ゲートラインがローレベル(非選択)の場合に、TFT28pがオンして垂直PVDDライン22aが水平PVDDライン24に接続される。
【0035】
ところで、通常は水平電源ラインは比較的高い抵抗をもつので、1水平ライン分の画素電流により、各画素に供給される電源電圧(PVdd電圧)が低下する。前述したように、画素データの書き込み時にPVddの電圧降下があると、TFT1のゲート・ソース間の保持容量Cの両端には所望の電圧よりも小さい電圧が書き込まれ、有機EL素子3に流れる電流が低下する。従って、データ電圧書き込み時には、その水平ラインの画素電流をできるだけ減らしておくことが好適である。
【0036】
通常、PVddとCV間の電圧(PVdd−CV)は駆動TFT1と有機EL素子3の特性、及び入力データ電圧の最大振幅値(Vp‐p)などによって決定される。図13Aは、(PVdd−CV)を12Vとした場合の画素回路の動作点を表している。TFT1にあるVgsを与えた時のドレイン・ソース間電圧対ドレイン・ソース間電流特性(Vds‐Ids特性)と有機EL素子のV‐I特性の交点の電流がTFT1と有機EL素子に流れる。この例では、Vgs=4Vの時に白レベルに相当する最大電流が流れるものとしている。図13Bは、この場合の電源PVdd(12V)及びData電圧の与え方の一例であるが、データ電圧に高い電圧(8〜12V)が必要となり、ソースドライバの出力電圧に高電圧が必要となる。これを回避するために、通常は、図15に示すようにCVに負電源(この例では、−7V)を使用する。この場合は、Data電圧として1〜5Vを与えればよいので、ソースドライバICを低電圧で駆動できる。
【0037】
ところで、PVddとCV間の電圧を低くすると、画素駆動用TFTが飽和領域からはずれ、画素電流が減少する。図14Aは(PVdd−CV)を5Vとした時の動作点を表す。このように、書き込み時のPVDD電源電圧、すなわちPVDDbの電圧を通常時の電圧PVDDaより十分低くしておくことにより、画素電流を低下させ、書き込み時のPVddの電圧降下を抑えることができる。すなわち、Vgsとして、4Vのデータを書き込んでも、その時に流れる電流はかなり少なくなる。また、データ電圧として1Vを供給することでVgs=4Vを書き込むことができ、データ電圧5VでVgs=0を書き込むことができるため、データ電圧として1〜5Vがあればよく、ソースドライバを低電圧化することができる。
【0038】
従って、図14Bに示す様に、CVに負電源を用いることなく、ソースドライバを低電圧化することができる。特に、ソースドライバをICとして形成した場合に、そのソースドライバICの電源電圧を低電圧化することできる。なお、データ書き込み時はそのラインの含まれるグループ(図9の例では4ライン分)の画素の輝度は低下してしまうが、書き込みが終了して通常のPVdd電圧に戻った時には所定の輝度となるので、グループのライン数を全水平ライン数に比べて十分少なくすることで視覚上検知できないレベルとすることが可能である。この点からすれば、グループのライン数は少ない方が良いが、その場合はスイッチの数が増える。
【0039】
なお、PVDDライン制御回路及びPVDDのスイッチ回路は必ずしもTFTによって構成する必要は無く、これらの機能を持ったICチップを使用しても良い。
【図面の簡単な説明】
【0040】
【図1】基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成例を示す図である。
【図2】表示モジュールの構成の一例と入力信号を示す図である。
【図3】駆動TFT1の入力信号電圧(データラインDataの電圧)に対する有機EL素子3に流れる電流CV電流(輝度に対応する)の関係を示す図である。
【図4】画像信号と画素電流の関係を直線にするためのガンマ補正の構成を示す図である。
【図5】画素位置における画素電源PVddの変化を説明する図である。
【図6】表示における輝度の不均一性を説明する図である。
【図7】垂直および水平PVDDラインの配置例(垂直PVDDライン左側のみ)を示す図である。
【図8】垂直および水平PVDDラインの配置例(垂直PVDDライン両側)を示す図である。
【図9】スイッチ28の駆動のための構成(水平4ラインをまとめた例)を示す図である。
【図10】スイッチ28の駆動のための構成(水平1ライン毎の例)を示す図である。
【図11】図10の駆動のタイミングチャートである。
【図12】スイッチ28にTFTを用いた例を示す図である。
【図13A】電源電圧と駆動電流の関係を示す図である。
【図13B】画素回路の電源電圧とデータ電圧を示す図である。
【図14A】電源電圧と駆動電流の関係を示す図である。
【図14B】画素回路の電源電圧とデータ電圧を示す図である。
【図15】画素回路の電源電圧とデータ電圧を示す図である。
【符号の説明】
【0041】
1 駆動TFT、2 選択TFT、3 有機EL素子、10 ソースドライバ、10a シフトレジスタ、12 ゲートドライバ、14 画素部、16r,16g,16b ガンマ補正回路、18 有効画素領域、20 有機ELパネル、22a,22b 垂直PVDDライン、24 水平PVDDライン、26 接続ライン、28 スイッチ、30 PVDDライン選択回路。
【特許請求の範囲】
【請求項1】
マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置において、
水平方向に配置され、対応する水平ラインの画素にデータを供給するためのTFTをオンオフするゲートラインと、
水平方向に配置され対応する水平ラインの画素に電流を供給する水平電源ラインと、
この水平電源ラインを1本または複数本から構成されるグループに分け、この水平電源ラインのグループを少なくとも2つの電源に切り換えて接続するスイッチと、
を有し、
前記スイッチにより、ゲートラインで選択された水平ラインの属するグループの水平電源ラインに接続される電源と、ゲートラインで選択された水平ラインを含まないグループの水平電源ラインに接続される電源とを異なる電源とする表示装置。
【請求項2】
請求項1に記載の表示装置において、
前記グループは、複数本の水平電源ラインから構成され、
前記水平電源ラインの片側または両側に設けられ、グループ内の複数本の水平電源ラインを接続する接続部を有し、
前記スイッチは、この接続部を、少なくとも2つの電源に切り換えて接続する表示装置。
【請求項3】
請求項1に記載の表示装置において、
前記グループは、1本の水平電源ラインから構成され、
前記スイッチは、各水平電源ラインを、少なくとも2つの電源に切り換えて接続する表示装置。
【請求項4】
請求項3に記載の表示装置において、
前記スイッチの切り換えを前記ゲートラインによって制御する表示装置。
【請求項5】
請求項1〜4に記載の表示装置において、
前記ゲートラインで選択された水平ラインの属するグループの電源には、その他のグループの電源の電圧より低い電圧を用いる表示装置。
【請求項6】
請求項1〜5のいずれか1つに記載の表示装置であって、
前記電流駆動型自発光素子は有機EL素子である表示装置。
【請求項1】
マトリクス状に配置された画素毎に電流駆動型の自発光素子を備え、この発光素子の電流を制御して表示を行うアクティブマトリクス型表示装置において、
水平方向に配置され、対応する水平ラインの画素にデータを供給するためのTFTをオンオフするゲートラインと、
水平方向に配置され対応する水平ラインの画素に電流を供給する水平電源ラインと、
この水平電源ラインを1本または複数本から構成されるグループに分け、この水平電源ラインのグループを少なくとも2つの電源に切り換えて接続するスイッチと、
を有し、
前記スイッチにより、ゲートラインで選択された水平ラインの属するグループの水平電源ラインに接続される電源と、ゲートラインで選択された水平ラインを含まないグループの水平電源ラインに接続される電源とを異なる電源とする表示装置。
【請求項2】
請求項1に記載の表示装置において、
前記グループは、複数本の水平電源ラインから構成され、
前記水平電源ラインの片側または両側に設けられ、グループ内の複数本の水平電源ラインを接続する接続部を有し、
前記スイッチは、この接続部を、少なくとも2つの電源に切り換えて接続する表示装置。
【請求項3】
請求項1に記載の表示装置において、
前記グループは、1本の水平電源ラインから構成され、
前記スイッチは、各水平電源ラインを、少なくとも2つの電源に切り換えて接続する表示装置。
【請求項4】
請求項3に記載の表示装置において、
前記スイッチの切り換えを前記ゲートラインによって制御する表示装置。
【請求項5】
請求項1〜4に記載の表示装置において、
前記ゲートラインで選択された水平ラインの属するグループの電源には、その他のグループの電源の電圧より低い電圧を用いる表示装置。
【請求項6】
請求項1〜5のいずれか1つに記載の表示装置であって、
前記電流駆動型自発光素子は有機EL素子である表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14A】
【図14B】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14A】
【図14B】
【図15】
【公開番号】特開2009−258301(P2009−258301A)
【公開日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願番号】特願2008−106024(P2008−106024)
【出願日】平成20年4月15日(2008.4.15)
【出願人】(590000846)イーストマン コダック カンパニー (1,594)
【Fターム(参考)】
【公開日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願日】平成20年4月15日(2008.4.15)
【出願人】(590000846)イーストマン コダック カンパニー (1,594)
【Fターム(参考)】
[ Back to top ]