表示装置
【課題】階調制御や輝度ばらつき補償のための任意の電圧を供給する駆動ドライバを具備した表示装置における画素内のスイッチや配線を削減し、開口率を向上する。
【解決手段】複数の自発光素子をマトリックス状に配置した自発光素子ディスプレイ２２と、自発光素子を駆動するための駆動電圧を生成するための駆動電圧生成手段１８と、表示データに応じた信号電圧によって駆動電圧を制御し、表示データに無関係な画素制御電圧を生成するための帰線期間制御内蔵データ線駆動手段１４と、駆動すべき自発光素子を選択するための走査線駆動手段１６と、画素への信号電圧書込みを制御するための画素制御手段２０とを備える。
【解決手段】複数の自発光素子をマトリックス状に配置した自発光素子ディスプレイ２２と、自発光素子を駆動するための駆動電圧を生成するための駆動電圧生成手段１８と、表示データに応じた信号電圧によって駆動電圧を制御し、表示データに無関係な画素制御電圧を生成するための帰線期間制御内蔵データ線駆動手段１４と、駆動すべき自発光素子を選択するための走査線駆動手段１６と、画素への信号電圧書込みを制御するための画素制御手段２０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子に印加する電流量、あるいは発光時間に応じて輝度を制御可能な表示装置に係り、特に、表示素子として発光ダイオード（ＬＥＤ）や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）等に代表される自発光素子で構成した表示装置に関する。
【背景技術】
【０００２】
陰極線管に代わる平面パネル型の表示装置として、種々の表示方式が提案されている。特に、表示素子自体が発光する、所謂自発光型の表示装置として有機ＥＬ表示装置、電界発光型表示装置（ＦＥＤ）あるいはプラズマ表示装置などが注目されている。自発光型の表示装置の一つである有機ＥＬ表示装置の駆動に関して「非特許文献１」には、信号電圧書込み後に、三角波入力を画素内のスイッチで切り替えて入力することによる、信号電圧に応じた発光時間制御方法が開示されている。また、「特許文献１」には、信号電圧書込み前に、プリチャージレベルを画素内のスイッチで切り替えて入力することによる、特性ばらつき補償方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２１９１４６号公報
【０００４】
【非特許文献１】ＳＩＤ０２予稿集の中の「Ａｎ Ｉｎｎｏｖａｔｉｖｅ Ｐｉｘｅｌ−Ｄｒｉｖｉｎｇ Ｓｃｈｅｍｅ ｆｏｒ ６４−Ｌｅｖｅｌ Ｇｒａｙ− Ｓｃａｌｅ Ｆｕｌｌ−Ｃｏｌｏｒ Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ Ｄｉｓｐｌａｙｓ」
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、非特許文献１に記載の駆動方法では、画素内に切替スイッチおよび三角波供給用の配線が設けられるため、画素の開口率の低下を招いている。また、特許文献１に記載の方法も、画素内に切替スイッチおよびプリチャージ電圧供給用の配線を有しているため、画素の開口率が低下する。本発明の目的は、階調制御方法や、輝度ばらつき補償方法における任意の電圧（上記三角波やプリチャージ電圧）を供給する駆動ドライバを具備した表示装置における当該画素内のスイッチや配線を削減し、開口率を向上することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、入力表示データに従った駆動電圧を出力するデータ線駆動手段に、帰線期間において入力表示データに関係なく当該データ線を任意のレベルに設定するための電圧波形を出力する手段を設ける。例えば、入力表示データが入力される期間においては、入力表示データに従った階調電圧を出力し、入力表示データが入力されない帰線期間においては三角波を出力するデータ駆動手段を設けたことを特徴とする。
【０００７】
なお、本発明は、特許請求の範囲に記載の構成および後述する実施の形態に開示される構成に限定されるものでなく、本発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【発明の効果】
【０００８】
本発明によれば、入力表示データに従った駆動電圧を出力するデータ線駆動手段に、帰線期間において入力表示データに関係なく当該データ線を任意のレベルに設定するための電圧波形を出力する手段を設け、データ線に入力表示データを与えるデータ駆動手段が帰線期間において入力表示データに関係なく任意の電圧制御を行う構成としたことにより、表示領域内の制御回路および制御用配線を簡略化できため開口率が向上し、かつ製造コストの低減を可能とした表示装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態である表示装置のシステム構成を説明するブロック図である。
【図２】図１に示した自発光素子ディスプレイの内部構成の画素構成の説明図である。
【図３】図２に示した駆動インバータにおける信号電圧の基準電圧設定の説明図である。
【図４】信号電圧書込みと三角波による点燈時間の制御の動作を説明するタイミング図である。
【図５】図２に示した帰線期間制御内蔵データ線駆動手段の内部構成の一例を示すブロック図である。
【図６】図５に示した帰線期間制御内蔵データ線駆動手段の動作を説明するタイミング図である。
【図７】図５に示した三角波生成手段の内部構成の一例を説明するブロック図である。
【図８】図７における基準クロック生成手段とアップダウンカウント手段およびデジタル／アナログ変換手段の動作を示すタイミング図である。
【図９】本発明の第２の実施形態である表示装置のシステム構成を説明するブロック図である。
【図１０】図９に示した帰線期間制御内蔵表示制御部の動作を説明するタイミング図である。
【図１１】本発明を適用した有機ＥＬ表示装置の画素構造の要部を模式的に説明する断面図である。
【図１２】図１１で説明した表示装置の第１基板上での各機能部分の配置例を模式的に説明するための平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、ここでは、表示装置をディスプレイとも称する。
〔第１の実施形態〕
図１は本発明の第１の実施形態である表示装置のシステム構成を説明するブロック図である。図１において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ（動画でも静止画でも良い）、５は同期クロックである。垂直同期信号１は表示一画面周期（１フレーム周期）の信号、水平同期信号２は一水平周期の信号、データイネーブル信号３は表示データ４が有効である期間（表示有効期間）を示す信号で、全ての信号が同期クロック５に同期して入力される。
【００１１】
本実施形態では、これら表示データが、一画面分が左上端の画素から順次ラスタスキャン形式で転送され、１画素分の情報は６ビットの階調データからなるものとして以下説明する。６は表示制御部、７はデータ線制御信号、８は走査線制御信号、９は格納・読出しコマンド信号、１０は格納・読出しアドレス、１１は格納データ、１２は画面格納手段、１３は画面読出しデータである。表示制御部６は、自発光素子ディスプレイ（後述）の少なくとも一画面分の表示データ４を格納可能な画面格納手段１２へ、一旦格納するための格納・読出しコマンド信号９、格納・読出しアドレス１０、格納データ１１を生成する。
【００１２】
また、自発光素子ディスプレイの表示タイミングに合わせて一画面分の表示データを読み出すよう、格納・読出しコマンド信号９、格納・読出しアドレス１０を生成する。画面格納手段１２は格納・読出しコマンド９、格納・読出しアドレスに従って、格納データ１１を格納、あるいは画面読出しデータ１３を読み出す。表示制御部６は画面読出しデータ１３から、データ線制御信号７、走査線制御信号８を生成する。１４はデータ線駆動手段、１５はデータ線駆動信号、１６は走査線駆動手段、１７は走査線駆動信号、１８は駆動電圧生成手段、１９は自発光素子駆動電圧、２０は画素制御手段、２１はデータ書込み制御信号、２２は自発光素子ディスプレイである。
【００１３】
ここで、自発光素子ディスプレイ２２とは、表示素子として発光ダイオードや有機ＥＬ等を用いたディスプレイをいう。自発光素子ディスプレイ２２は、多数の走査線と、多数のデータ線の交叉部にマトリクス状に配置された複数の自発光素子（画素部）を有する。自発光素子ディスプレイ２２への表示動作は、走査線駆動手段１６から出力される走査線駆動信号１７によって選択された走査線に接続する画素に、データ線駆動手段１４からデータ線に出力されるデータ線駆動信号１５に従った信号電圧、および三角波の印加と、画素制御手段２０から出力される画素制御信号２１に従った画素へのデータ書込みによって動作する。画素制御手段２０は、走査線制御信号８に従って、画素へのデータ書込みタイミングを制御するよう、データ書込み制御信号２１を出力する。自発光素子を駆動する電圧は自発光素子駆動電圧１９として供給する。なお、走査線駆動手段１６と画素制御手段２０は、一つのＬＳＩで実現してもよいし、画素部と同一のガラス基板上に形成してもよい。
【００１４】
本実施形態では、自発光素子ディスプレイ２２は２４０×３２０ドットの解像度を持つものとして以下説明する。自発光素子ディスプレイ２２は、自発光素子に流れる電流量と、自発光素子の点燈時間によって、自発光素子が発光する輝度を調整することが可能である。自発光素子に流れる電流量が大きいほど自発光素子の輝度が高くなる。自発光素子の点燈時間が長くなるほど自発光素子の輝度が高くなる。データ線駆動手段１４が、表示データに応じて自発光素子に書き込む信号電圧を生成し、自発光素子の点燈時間を、書き込んだ信号電圧によって制御するための三角波を生成、出力する。
【００１５】
図２は図１に示した自発光素子ディスプレイ２２の内部構成の画素構成の説明図である。自発光素子として、有機ＥＬ素子を用いた場合の例を示す。図２において、２３は第１データ線、２４は第２データ線、２５は第１走査線、２６は第３２０走査線、２７は第１書込み制御線、２８は第３２０書込み制御線、２９は第１列有機ＥＬ駆動電圧供給線、３０は第２列有機ＥＬ駆動電圧供給線、３１は第１行第１列画素、３２は第１行第２列画素、３３は第３２０行第１列画素、３４は第３２０行第２列画素である。各々の走査線、および各々の書込み制御線によって選択される行の画素に、各々のデータ線を介して信号電圧と三角波を供給し、信号電圧と三角波に従って各列有機ＥＬ駆動電圧供給線から供給される有機ＥＬ駆動電圧によって点燈する画素の点燈時間を制御する。
【００１６】
ここでは、画素の内部の構成を第１行第１列画素３１にのみ示しているが、第１行第２列画素３２、第３２０行第１列画素３３、第３２０行第２列画素３４についても同様の構成である。３５は画素駆動部、３６はスイッチングトランジスタ、３７は書込み容量、３８は駆動インバータ、３９は書込み制御スイッチ、４０は有機ＥＬである。画素駆動部３５は、信号電圧に対応して有機ＥＬ４０の点燈時間を制御するためのものである。画素駆動部３５は、スイッチングトランジスタ３６、書込み容量３７、駆動インバータ３８、書込み制御スイッチ３９を備える。スイッチングトランジスタ３６は、第１走査線２５によってオン状態となり、書込み制御スイッチ３９は第１書込み制御線２７によってオン状態となる。
【００１７】
書込み制御スイッチ３９がオン状態となると、駆動インバータ３８の入出力が短絡されることとなり、各々の画素の駆動インバータ３８を形成するトランジスタの特性に従った基準電圧が設定され、この基準電圧を基準として、第１データ線２３からの信号電圧を、書込み容量３７に蓄積する。駆動インバータ３８は、書き込み後に入力される三角波が、書込み容量３７に蓄積された信号電圧より高いときは有機ＥＬ４０をオフ状態とし、書き込み後に入力される三角波が、書込み容量３７に蓄積された信号電圧より低いときは有機ＥＬ４０をオン状態とすることによって、信号電圧に従った有機ＥＬ４０の点燈時間制御を行う。
【００１８】
また、先に説明したとおり、 自発光素子ディスプレイ２２の画素数は、２４０×３２０画素となっているため、走査線は、水平方向の線が、垂直方向に第１走査線２５から第３２０走査線２６まで３２０本並び、データ線は、垂直方向の線が、水平方向に第１データ線２３、第２データ線２４から、第２４０データ線まで２４０本並んでいるものとして、以下説明する。さらに、有機ＥＬ駆動電圧供給線は、自発光素子ディスプレイ２２の下側に配置する。有機ＥＬ駆動電圧供給線には、垂直方向（列方向）の線（例えば、第１列有機ＥＬ駆動電圧供給線２９や第２列有機ＥＬ駆動電圧供給線３０）が、水平方向（行方向）に２４０本接続されるものとして、以下説明する。
【００１９】
図３は図２に示した駆動インバータ３８における信号電圧の基準電圧設定の説明図である。図３において、曲線４１は駆動インバータ３８の入出力特性を、また直線４２は入出力短絡条件を示し、曲線４１と直線４２の交叉点４３は駆動インバータ３８の信号電圧書込み基準電位である。駆動トランジスタ３８は、データ書き込み時に入出力が短絡されるため、入力、出力の電位が、入出力特性４１とＶｉｎ＝Ｖｏｕｔの直線で示す入出力短絡条件４２の交点である信号電圧書込み基準電位４３となる。信号電圧の書き込みはこの信号電圧書込み基準電圧４３を基準として行われる。
【００２０】
図４は信号電圧書込みと三角波による点燈時間の制御の動作を説明するタイミング図である。図４において、４４は書込み制御パルス、４５は走査線選択パルス、４６は駆動インバータ入力、４７は駆動インバータ閾値電圧、４８は１ライン分データ書込み期間、４９はデータ書込み期間、５０は三角波期間、５１は非発光期間、５２は発光期間、５３は１フレーム期間である。書込み制御パルス４４は、図２における書込み制御スイッチ３９をオン状態とし、図３における信号電圧書込み基準電圧４３を設定する。同時に走査線選択パルス４５が、図２におけるスイッチングトランジスタ３６をオン状態とし、信号電圧書込み基準電圧４３を基準として、信号電圧をデータ線入力４６を介して書込み容量３７に書き込むことにより、書き込まれた電位Ｖｓｉｇが、駆動インバータ３８の閾値電圧である駆動インバータ閾値電圧４７となる。
【００２１】
駆動インバータ入力４６は、ある一つの駆動インバータの入力波形を示しており、１ライン分データ書込み期間４８の期間内で、同一走査線上の他の駆動インバータにも、その位置の表示データに従った信号電圧が入力されている。データ書込み期間４９の期間内で他の期間は、その他の走査線の信号電圧が書き込まれていることとなる。データ書込み期間４９の終了後、三角波期間５０に、駆動インバータ入力４６を三角波とすることにより、三角波のレベルが駆動インバータ閾値電圧４７を上回る期間では、駆動インバータ３８の出力は"０"、三角波のレベルが駆動インバータ閾値電圧４７を下回る期間では、駆動インバータ３８の出力は"１"となる。したがって、非発光期間５１では、有機ＥＬ４０への電源供給は"オフ状態"となり、発光期間５２では、有機ＥＬ４０への電源供給は"オン状態"となる。以上で、信号電圧に従った発光期間が決定することとなる。また、以上のデータ入力と三角波入力は、一定の周期で行われることとし、本実施形態では、６０［Ｈｚ］の周波数となる１フレーム期間５３の期間内で行われるものとして、以下説明する。
【００２２】
図５は図２に示した帰線期間制御内蔵データ線駆動手段１４の内部構成の一例を示すブロック図である。図５において、５４はデータシフト手段、５５はデータスタート信号、５６はデータクロック、５７は表示入力シリアルデータ、５８は帰線期間信号、５９はシフトデータである。データシフト手段５４は、データクロック５６に従い、一ライン分の表示入力シリアルデータ５７を、データスタート信号５５を取り込み開始の基準として一水平期間中に取り込み、シフトデータ５９として出力する。６０は１ラインラッチ手段、６１は水平ラッチクロック、６２は１ラインラッチデータである。１ラインラッチ手段６１はシフトデータ６０を１ライン分ラッチし、水平ラッチクロック６１に同期して１ラインラッチデータ６２として出力する。６３は階調電圧選択手段、６４は１ライン表示データである。
【００２３】
階調電圧選択手段６３は、１ラインラッチデータ６２に従って６４レベルの階調電圧のうちの１レベルを選択し、１ライン表示データ６４として出力する。以上のデータ線制御信号７から１ライン表示データ６４を生成する方法は、従来と同様の方法である。６５は三角波生成手段、６６は三角波信号、６７は三角波切替信号である。三角波生成手段６５は、帰線期間信号５８に従って、帰線期間中に入力表示データと無関係な三角波６６を生成し、出力するとともに、三角波をデータ線に出力する期間を示す三角波切替信号６７を生成する。６８は階調電圧−三角波切替手段である。階調電圧−三角波切替手段６８は、三角波切替信号６７に従って、１ライン表示データ６４と三角波６６を切り替え、データ線駆動信号１５として出力する。
【００２４】
図６は図５に示した帰線期間制御内蔵データ線駆動手段１４の動作を説明するタイミング図である。図６において、６９はｎライン目データ開始タイミング、７０はｎ＋１ライン目データ開始タイミング、７１はｎライン目表示入力シリアルデータ、７２はｎ＋１ライン目表示入力シリアルデータ、７３はｎ−１ライン目ラッチデータ、７４はｎライン目ラッチデータである。表示入力シリアルデータ５８はデータスタート信号５５が"１"となるタイミングを基準に、シフトクロック５６で取り込まれる。例えば、ｎライン目表示入力シリアルデータ７１は、ｎライン目データ開始タイミング６９の次のシフトクロック５６の立ち上がりから取り込まれる。１ライン分のデータを全て取り込んだ後、水平ラッチクロック６１の立ち上がりで、１ラインラッチデータ６２が出力されることを示している。例えば、ｎライン目表示入力シリアルデータ７１は、全データ取り込み終了後の水平ラッチクロック６１の立ち上がりで、ｎライン目ラッチデータ７４として出力される。
【００２５】
図６に、時間軸を伸ばしたものを合わせて示している。７５は入力表示データ終了タイミング、７６は入力表示データ開始タイミングである。入力表示データ終了タイミング７５は、全ライン分の１ラインラッチデータ６２を出力後に、帰線期間信号５９が"１"となる、つまり、本実施形態では、３２０ライン目の１ラインラッチデータ６２の出力後に、帰線期間信号５９が"１"となるタイミングである。入力表示データ開始タイミング７６は、帰線期間が終了し、１ライン目の１ラインラッチデータ６２が出力される前に、帰線期間信号５９が"１"となるタイミングである。入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの期間は帰線期間となるため、１ラインラッチデータ６２、１ライン表示データ６４は出力されず、三角波６６が出力される。データ線駆動信号１５は、三角波切り替え信号６７が"０"のとき、つまり、データ書込み期間４９の期間中は、１ライン表示データ６４が選択され、三角波切り替え信号６７が"１"のとき、つまり、三角波期間５０の期間中は、三角波６６が選択される。
【００２６】
図７は図５に示した三角波生成手段６５の内部構成の一例を説明するブロック図である。図７において、７７は基準クロック生成手段、７８は基準クロック、７９はアップダウンカウント手段、８０はカウント出力、８１はデジタル／アナログ変換手段、８２は三角波切り替え信号生成手段である。基準クロック生成手段７７は、三角波６６を生成するための基準クロック７８を生成する。アップダウンカウント手段７９は、基準クロック７８に同期して、初期値からカウントダウン、"０"となった後再び初期値に戻るまでカウントアップを行い、カウント出力８０を出力する。デジタル／アナログ変換手段８１は、デジタルデータであるカウント出力８０を、アナログ変換し、三角波６６として出力する。本実施形態では、アップダウンカウント手段７９は６ビットのカウンタであることとし、カウント開始の初期値は"６３"、デジタル／アナログ変換手段８１も６ビットデジタルデータに対応するものとして、以下説明する。
【００２７】
図８は図７における基準クロック生成手段７７、アップダウンカウント手段７９、デジタル／アナログ変換手段８１の動作を示すタイミング図である。図８において、基準クロック７８は、入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの三角波期間５０の期間中に、最低限、アップダウンカウント手段７９が初期値"６３"から"０"までカウントダウンし、その後再び"６３"までカウントアップするために必要なサイクル数を有するクロックとなる。カウント出力８０は、基準クロック７８に従って、初期値"６３"からカウントダウンを開始し、"０"となった後、再び初期値である"６３"までカウントアップした値である。三角波信号６６は、"０"から"６３"までを示す６ビットデジタルデータであるカウント出力８０を、"０"のときを最低、"６３"のときを最高レベルとするアナログ値に変換した信号である。
【００２８】
以下、図１〜８を参照して本実施形態における帰線期間での三角波制御について説明する。まず、図１を用いて、表示データの流れを説明する。図１で、表示制御部６は、表示データ４を一画面分、画面格納手段１２に格納データ１１として一旦格納する。そして、自発光素子ディスプレイ２２の表示タイミングに合わせて、画面格納手段１２から表示データを画面読出しデータ１３として読出し、データ線駆動信号７、走査線制御信号８を生成する。画面格納手段１２は、通常、入力される表示データ４と、表示する自発光素子ディスプレイ２２の表示解像度が異なるとき、あるいは、本実施形態のように、特有の処理を行うために帰線期間を調整する場合に用いられるため、入力解像度が自発光素子ディスプレイ２２の解像度と全く同様で、帰線期間が十分長い場合には省略することも可能である。
【００２９】
帰線期間制御内蔵データ線駆動手段１４は、６ビットの階調情報を含むデータ線駆動信号７を１ライン分（複数ライン分でもよい）ラッチし、自発光素子ディスプレイ２２の画素を表示するための信号電圧に変換するとともに、帰線期間に三角波を生成し、データ線駆動信号１５として出力する。詳細は後で説明する。走査線駆動手段１６は、自発光素子ディスプレイ２２の走査線を順次選択するよう、走査線駆動信号１７を出力する。駆動電圧生成手段１８は、有機ＥＬを点燈するための駆動電圧を生成するための基準となる有機ＥＬ駆動電圧１９を生成する。画素点燈制御手段２０は、自発光素子ディスプレイ２２の画素内に設けた書込み制御スイッチを、走査線ごとに制御するためのデータ書込み制御信号２１を生成する。詳細は後で説明する。最後に、自発光素子ディスプレイ２２において、走査線駆動信号１７、データ書込み制御信号２１によって選択された走査線上の画素が、データ線駆動信号１５の信号電圧と三角波信号、および有機ＥＬ駆動電圧１９に従って点燈する。詳細は後で説明する。
【００３０】
次に、図２〜図４を参照して図１記載の自発光素子ディスプレイ２２の点燈動作の詳細について説明する。図２で、第１書込み制御線２７を介して書込み制御スイッチ３９をオン状態とすると、駆動インバータ３８の入出力が短絡されるため、図３に示す特性に従って、信号電圧書込み基準電位４３が、駆動インバータ３８の入出力電位差の中間電位となる。このとき、第１走査線２５を介して、走査線選択電圧が供給されると、スイッチングトランジスタ３６がオン状態となり、第１データ線２３を介してデータの信号電圧を、信号電圧書込み基準電位４３を基準として書込み容量３７に蓄積し、図４に示す駆動インバータ閾値電圧４７となる。
【００３１】
図２において、駆動インバータ３８は、入力電圧が閾値電圧を上回っている場合は"０"を出力、下回っている場合には"１"を出力する。したがって、第１データ線を介して三角波を入力することにより、駆動インバータ３８は、図４に示すように、三角波の電圧レベルが駆動インバータ閾値電圧４７を上回る非発光期間５１では"０"を出力し、下回る発光期間５２では"１"となる。図２で、有機ＥＬ４０は、駆動インバータ３８の出力が"０"のときはオフ状態、"１"のときはオン状態となり、有機ＥＬ駆動電圧１９に従って駆動電流が流れることにより発光する。以上のように、発光、非発光を信号電圧に従った時間制御を行うことにより、階調表示行う。ここで、駆動インバータ３８は論理回路記号で記述しているが、一般的にＣＭＯＳトランジスタで構成される。ただし、図３に示す特性を持つインバータであれば、構成は限定されない。
【００３２】
図５と図６を用いて、帰線期間制御内蔵ドライバ１４が、帰線期間において三角波信号６６を出力する詳細動作について説明する。図５において、データシフト手段５４は、データスタート信号５５、データクロック５６に従って、入力表示シリアルデータ５７をラッチし、シフトデータ５９として出力する。図６に示すように、データスタート信号５５を開始基準として、入力表示シリアルデータ５７をデータクロック５６の立ち上がりで取り込む。図５で、１ラインラッチ手段６０は、データシフト手段５４で取り込んだシフトデータ５９を水平ラッチクロック６１に従ってラッチし、１ラインラッチデータとして出力する。
【００３３】
図６に示すように、水平ラッチクロック６１の立ち上がりのタイミングで１ラインラッチデータ６２を出力する。図５で、階調電圧選択手段６３は、６ビットの１ラインラッチデータ６２に従って、階調電圧６４レベルのうち１レベルを選択し、１ライン表示データ６４として出力する。図６において、データ書込み期間４９の期間内の１ライン表示データ６４は、各々のラインにおいて表示データに従った階調レベルが出力されている。図５で、三角波生成手段６５は、帰線期間信号５８に従って三角波信号６６、および三 角波切替信号６７を生成する。図６に示すように、三角波期間５０の期間内で、最高レベルから、最低レベルまで落ちた後、再び最高レベルまで到達する三角波信号６６を生成するとともに、三角波期間５０に"１"となる三角波切替信号６７を生成する。詳細は後で説明する。
【００３４】
図５において、階調電圧−三角波切替手段６８は、三角波切替信号６７に従って、 １ライン表示データ６４と、三角波信号６６を切り替えて、データ線駆動信号１５として出力する。図６に示すように、三角波切替信号６７が"０"であるデータ書込み期間４９において１ライン表示データ６４を選択し、"１"である三角波期間５０において三角波信号６６を選択し、データ線駆動信号１５として出力する。以上で、帰線期間において三角波信号を出力する、帰線期間制御内蔵データ線駆動手段を実現する。
【００３５】
図７と図８を用いて、図５で説明した三角波生成手段６５が三角波信号６６を生成する詳細動作について説明する。図７において、基準クロック生成手段７７は、図８に示すように、帰線期間信号５８に従って基準クロック７８を生成する。基準クロック７８は、帰線期間信号５８の入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの間、最低限"６３"から"０"までカウントダウンした後、再び"６３"までカウントアップできるサイクル数を有する。このサイクル数は、水晶発振器で予め周波数を固定しておいてもよいし、レジスタ等で可変とすることも可能である。また、ＰＬＬを用いて、入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの間を示す基準信号から、その間に一定周波数でクロックを再生してもよい。また、三角波期間５０以外の期間では、基準クロック７８の周波数は不問であり、そのまま出力しつづけてもよいし、この期間は止めてしまっても構わない。
【００３６】
図７において、アップダウンカウント手段７９は、帰線期間信号５８と基準クロック７８に従って、カウントを行う。図８に示すように、帰線期間信号５８の入力表示データ終了タイミングでカウント初期値"６３"を設定し、その後、基準クロック７８に同期してカウントダウンを行う。カウント値が"０"となった後、カウントアップに切り替え、再び初期値"６３"となるまでカウントアップを行い、カウント出力８０として出力する。ここで、本実施形態では、カウントアップ、ダウンとも、１ステップづつ行っているが、三角波の形を変えるためにステップ幅を可変としてもよい。また、カウント値を６ビットの"０"から"６３"と限定するものではない。
【００３７】
また、図７において、デジタル／アナログ変換手段８１は、６ビットのカウント出力８０を６４レベルのアナログ信号に変換する。図８に示すように、カウント出力８０が"６３"のときに最高レベル、"０"のときに最低レベルとなるアナログ信号に変換し、三角波信号６６として出力する。図７で三角波切替信号生成手段８２は、帰線期間信号５８に従って、 三角波切替信号６７を生成する。図８に示すように、帰線期間信号５８の入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの期間、"１"となる信号を、三角波切替信号６７として出力する。ここで、デジタル／アナログ変換手段８１の入力は、６ビットのカウント出力８０としているが、本数を減らすためにシリアル変換したカウント出力としてもよい。
【００３８】
以上で、帰線期間信号５８から三角波信号６６、および三角波切替信号６７を生成する。ここで、本実施形態では、三角波信号をデジタル的にカウンタ出力から生成したが、帰線期間内に増減する信号であれば、生成するための構成は限定するものではない。また、本実施形態では、帰線期間のデータ駆動信号を三角波として説明したが、三角波の代わりに、任意の定電圧レベルを出力することにより、帰線期間においてプリチャージが必要な駆動方法に対しても適用可能である。
【００３９】
上記本発明の第１の実施形態によれば、帰線期間におけるデータ線駆動信号を、入力表示データに関係なく制御するデータ線駆動手段を設けることにより、従来、画素内でスイッチによって切り替えていた帰線期間での電圧制御（本実施形態では三角波）がスイッチなしで実現でき、画素回路の簡略化、パネル内制御線の削減という効果を奏する。
〔第２の実施形態〕
以下、本発明の第２の実施形態を、図９および図１０を参照して詳細に説明する。図９は本発明の第２の実施形態である表示装置のシステム構成を説明するブロック図である。図９において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ、５は同期クロックであり、全て第１の実施形態と同一のものである。８３は帰線期間制御内蔵表示制御部、８４は帰線期間制御内蔵データ線制御信号、８は走査線制御信号、９は格納・読出しコマンド信号、１０は格納・読出しアドレス、１１は格納データ、１２は画面格納手段、１３は画面読出しデータである。帰線期間制御内蔵表示制御部８３は、第１の実施形態と同様に、走査線制御信号８、格納・読出しコマンド信号９、格納・読出しアドレス１０、格納データ１１を生成するとともに、帰線期間における後述のデータ線駆動手段８５の動作を制御するための帰線期間制御内蔵データ線制御信号８４を生成する。格納手段１２の動作は第１の実施形態と同様である。
【００４０】
また、８５はデータ線駆動手段、１５はデータ線駆動信号、１６は走査線駆動手段、１７は走査線駆動信号、１８は駆動電圧生成手段、１９は有機ＥＬ駆動電圧、２０は画素制御手段、２１はデータ書込み制御信号、２２は自発光素子ディスプレイであり、データ線駆動手段８５は、第１の実施形態とは異なり、従来と同様入力制御信号に従ってデータ線駆動信号１５を生成する手段である。その他は、全て第１の実施形態と同一のものである。
【００４１】
図１０は図９に示した帰線期間制御内蔵表示制御部８３の動作を説明するタイミング図である。図１０において、８６は帰線期間制御内蔵データスタート信号、８７は３２０ラインデータ開始タイミング、８８は三角波第１データ開始タイミング、８９は三角波第２データ開始タイミング、９０は帰線期間制御内蔵表示データ、９１は３２０ライン目入力表示データ、９２は三角波第１入力データ、９３は三角波第２入力データ、９４は帰線期間制御内蔵１ラインラッチデータ、９５は３１９ライン目ラッチデータ、９６は３２０ライン目ラッチデータ、９７は三角波第１ラッチデータである。
【００４２】
帰線期間制御内蔵データスタート信号８６は、第１の実施形態では入力表示データのスタートタイミングの基準のみを示すデータスタート信号（３２０ラインデータ開始タイミング８７もそのうちの一つ）であったのに対し、帰線期間において三角波を生成するためのデータ入力のスタート信号を示す三角波第１データ開始タイミング８８、三角波第２データ開始タイミング８９が加えられている。本実施形態では、三角波データ開始タイミングは第１２７まであるものとして、以下説明する。帰線期間制御内蔵表示データ９０は、第１の実施形態では入力表示データ（３２０ライン目入力表示データ９１もそのうちの一つ）のみであったのに対し、帰線期間において三角波を生成するためのデータである三角波第１入力データ９２、三角波第２入力データ９３を含む。
【００４３】
ここでも、三角波入力データは第１２７まであるものとする。帰線期間制御内蔵１ラインラッチデータ９４は、第１の実施形態では入力表示データに対応する１ラインラッチデータ（３１９ライン目ラッチデータ９５、３２０ライン目ラッチデータ９６もそのうちの二つ）のみであったのに対し、帰線期間において三角波を生成するためのデータである三角波第１ラッチデータを含む。ここでも、三角波ラッチデータは第１２７まであるものとする。図１０に、時間軸を伸ばしたものを合わせて示す。帰線期間制御内蔵１ラインラッチデータ９４として、三角波第１ラッチデータ９７では"６３"を入力し、以降、"６２"、"６１"と、１づつ減らす。"０"まで減らした後、再び１づつ増やし、"６３"となる三角波第１２７ラッチデータまで入力する。信号電圧出力１５は"０"から"６３"に対応した６４レベルの電圧のうち１レベルを選択した値となるため、三角波期間５４での信号電圧出力１５は階段状の波形となる。
【００４４】
以下、図９と図１０を用いて、本実施形態における帰線期間での三角波制御について説明する。まず、図９を用いて、表示データの流れを説明する。図９において、帰線期間制御内蔵表示制御部８３は、表示データ４を画面格納手段１２に一旦格納後、自発光素子ディスプレイ２２の表示タイミングに合わせて読み出す動作は、第１の実施形態と同様である。第１の実施形態と異なる部分は、帰線期間において三角波信号を生成するような入力データを含む帰線期間制御内蔵データ線制御信号８４を生成することである。走査線制御信号８の生成は第１の実施形態と同様である。
【００４５】
データ線駆動手段８５は、従来のデータ線駆動手段と同様、６ビットの階調情報を含む帰線期間制御内蔵データ線駆動信号８４を１ライン分（複数ライン分でもよい）ラッチし、自発光素子ディスプレイ２２の画素を表示するための信号電圧に変換し、データ線駆動信号１５として出力する。ただし、帰線期間制御内蔵データ線制御信号８４に、三角波信号を生成するためのデータが含まれるため、データ線駆動信号１５の帰線期間で、三角波信号が出力されることとなる。詳細は後で説明する。走査線駆動手段１６、駆動電圧生成手段１８、画素制御手段２０は、自発光素子ディスプレイ２２の動作は、第１の実施形態と同様である。
【００４６】
図１０を用いて、図９記載の帰線期間制御内蔵表示制御部８３が、三角波信号を生成するための帰線期間制御内蔵データ線制御信号８４を生成する詳細動作を説明する。図１０で、帰線期間制御内蔵データスタート信号８６は、従来のデータスタート信号である３２０ラインデータ開始タイミング８７に加えて、三角波第１データ開始タイミング８８、三角波第２データ開始タイミング８９、…、三角波第１２７データ開始タイミングで"１"となる信号である。この三角波データ開始タイミングに合わせて、帰線期間制御内蔵表示データ９０は、帰線期間において、入力の表示データ４とは無関係に表示データを生成する。
【００４７】
例えば、三角波第１入力データ９２は、１ライン２４０ドット分、６ビットデータ"６３"を入力し、三角波第２入力データ９３は、１ライン２４０ドット分、６ビットデータ"６２"を入力し、三角波第６４入力データは、１ライン２４０ドット分、６ビットデータ"０"を入力し、三角波第６５入力データは、１ライン２４０ドット分、６ビットデータ"１"を入力し、三角波第１２７入力データは、１ライン２４０ドット分、６ビットデータ"６３"を入力する。信号電圧出力１５は、６ビットデータに従って、６４レベルのうち１レベルを選択して出力するため、データ書込み期間４９では、入力の表示データ４に従った階調電圧レベルが出力され、三角波期間５０では、階段状の信号波形が出力されることとなる。ここで、三角波入力データを第１２７までとし、データの値を１づつ変化させているが、三角波の波形を制御するため、入力データの数を第１２７までと限定せず更に増やし（減らし）てもよいし、変化の幅を１づつと限定せず変えてもよい。以上で、データ線駆動手段８５から、帰線期間において三角波を出力する。
【００４８】
上記本発明の第２の実施形態によれば、第１の実施形態に対して、表示制御部６の変更によって従来のデータ線駆動手段を用いることが可能となるという効果を奏する。
【００４９】
図１１は本発明を適用した有機ＥＬ表示装置の画素構造の要部を模式的に説明する断面図である。第１基板１００の主面にはポリシリコン半導体膜ＰＳＩ、ゲート電極ＧＴ、ソースまたはドレイン電極ＳＤ（ここではソース電極）からなる薄膜トランジスタ１３９が形成されている。この薄膜トランジスタ１３９は図２における書込みスイッチに相当する。１５６は層間絶縁層、１５５はパッシベーション層を示す。
【００５０】
ソース電極ＳＤには有機ＥＬ素子を構成する陽極１５３が接続され、この陽極１５３の上に有機ＥＬ発光層１５２が成膜されている。さらに、有機ＥＬ発光層１５２の上層に陰極膜１５１が絶縁層１５４で陽極１５３と絶縁されて成膜されている。一方、第２基板２００の内面には接着剤２０１で吸湿剤２０２が設置され、主として有機ＥＬ発光層１５２が湿度で劣化するのを防止している。第２基板２００は第１基板１００と積層されて第１基板１００の主面に有する発光素子等を外界から遮断して封止する。この第２基板２００は封止缶とも称する。
【００５１】
図１２は図１１で説明した表示装置の第１基板上での各機能部分の配置例を模式的に説明するための平面図である。第１基板１００の中央の大部分には前記有機ＥＬ表示素子をマトリクス配列した表示領域ＡＲが形成されている。図１２では、表示領域ＡＲの左右両側に走査線駆動回路１６０Ａと１６０Ｂが配置されている。各走査駆動回路１６０Ａと１６０Ｂから延びる走査線１６１Ａ、１６１Ｂが交互に設置されている。また、表示領域ＡＲの下側にはデータ線駆動回路１４０が配置され、データ線１４１がゲート線１６０Ａと１６０Ｂと交差して設置されている。
【００５２】
さらに、表示領域ＡＲの上側には電流供給母線１３０が配置されており、この電流供給母線１３０から電流供給線１３１が設置されている。この構成では、走査線１６１Ａ、１６１Ｂとデータ線１４１および電流供給線１３１で囲まれた部分に１画素ＰＸが形成される。そして、図１１に示した第２基板と貼り合わせるためのシール剤１７１の内側で表示領域ＡＲと各走査駆動回路１６０Ａと１６０Ｂおよびデータ駆動回路１４０を覆って陰極膜１５１が形成されている。なお、参照符号１７０は第１基板１００の下層に形成された図示しない陰極膜配線に陰極膜１５１を接続するコンタクト領域を示す。
【００５３】
なお、上記図１１、図１２で説明した構造または構成の表示装置は一例であり、他に種々の構成が可能であることは言うまでもない。
【符号の説明】
【００５４】
１・・・・垂直同期信号、２・・・・水平同期信号、３・・・・データイネーブル信号、４・・・・表示データ、５・・・・同期クロック、６・・・・表示制御部、７・・・・データ線制御信号、８・・・・走査線制御信号、９・・・・格納・読出しコマンド信号、１０・・・・格納・読出しアドレス、１１・・・・格納データ、１２・・・・画面格納手段、１３・・・・画面読出しデータ、１４・・・・帰線期間制御内蔵データ線駆動手段、１５・・・・データ線駆動信号、１６・・・・走査線駆動手段、１７・・・・走査線駆動信号、１８・・・・駆動電圧生成手段、１９・・・・自発光素子駆動電圧、２０・・・・画素制御手段、２１・・・・データ書込み制御信号、２２・・・・自発光素子ディスプレイ、２３・・・・第１データ線、２４・・・・第２データ線、２５・・・・第１走査線、２６・・・・第３２０走査線、２７・・・・第１書込み制御線、２８・・・・第３２０書込み制御線、２９・・・・第１列有機ＥＬ駆動電圧供給線、３０・・・・第２列有機ＥＬ駆動電圧供給線、３１・・・・第１行第１列画素、３２・・・・第１行第２列画素、３３・・・・第３２０行第１列画素、３４・・・・第３２０行第２列画素、３５・・・・画素駆動部、３６・・・・スイッチングトランジスタ、３７・・・・書込み容量、３８・・・・駆動インバータ、３９・・・・書込み制御スイッチ、４０・・・・有機ＥＬ、４１・・・・駆動インバータ入出力特性、４２・・・・駆動インバータ入出力短絡条件、４３・・・・駆動インバータ信号電圧書込み基準電位、４４・・・・書込み制御パルス、４５・・・・走査線選択パルス、４６・・・・駆動インバータ入力、４７・・・・駆動インバータ閾値電圧、４８・・・・１ライン分データ書込み期間、４９・・・・データ書込み期間、５０・・・・三角波期間、５１・・・・非発光期間、５２・・・・発光期間、５３・・・・１フレーム期間、５４・・・・データシフト手段、５５・・・・データスタート信号、５６・・・・データクロック、５７・・・・表示入力シリアルデータ、５８・・・・帰線期間信号、５９・・・・シフトデータ、６０・・・・１ラインラッチ手段、６１・・・・水平ラッチクロック、６２・・・・１ラインラッチデータ、６３・・・・階調電圧選択手段、６４・・・・１ライン表示データ、６５・・・・三角波生成手段、６６・・・・三角波信号、６７・・・・三角波切替信号、６８・・・・階調電圧−三角波切替手段、６９・・・・ｎライン目データ開始タイミング、７０・・・・ｎ＋１ライン目データ開始タイミング、７１・・・・ｎライン目表示入力シリアルデータ、７２・・・・ｎ＋１ライン目表示入力シリアルデータ、７３・・・・ｎ−１ライン目ラッチデータ、７４・・・・ｎライン目ラッチデータ、７５・・・・入力表示データ終了タイミング、７６・・・・入力表示データ開始タイミング、７７・・・・基準クロック生成手段、７８・・・・基準クロック、７９・・・・アップダウンカウント手段、８０・・・・カウント出力、８１・・・・デジタル／アナログ変換手段、８２・・・・三角波切り替え信号生成手段、８３・・・・帰線期間制御内蔵表示制御部、８４・・・・帰線期間制御内蔵データ線制御信号、８５・・・・データ線駆動手段、８６・・・・帰線期間制御内蔵データスタート信号、８７・・・・３２０ラインデータ開始タイミング、８８・・・・三角波第１データ開始タイミング、８９・・・・三角波第２データ開始タイミング、９０・・・・帰線期間制御内蔵表示データ、９１・・・・３２０ライン目入力表示データ、９２・・・・三角波第１入力データ、９３・・・・三角波第２入力データ、９４・・・・帰線期間制御内蔵１ライン目ラッチデータ、９５・・・・３１９ライン目ラッチデータ、９６・・・・３２０ライン目ラッチデータ、９７・・・・三角波第１ラッチデータ。
【技術分野】
【０００１】
本発明は、表示素子に印加する電流量、あるいは発光時間に応じて輝度を制御可能な表示装置に係り、特に、表示素子として発光ダイオード（ＬＥＤ）や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）等に代表される自発光素子で構成した表示装置に関する。
【背景技術】
【０００２】
陰極線管に代わる平面パネル型の表示装置として、種々の表示方式が提案されている。特に、表示素子自体が発光する、所謂自発光型の表示装置として有機ＥＬ表示装置、電界発光型表示装置（ＦＥＤ）あるいはプラズマ表示装置などが注目されている。自発光型の表示装置の一つである有機ＥＬ表示装置の駆動に関して「非特許文献１」には、信号電圧書込み後に、三角波入力を画素内のスイッチで切り替えて入力することによる、信号電圧に応じた発光時間制御方法が開示されている。また、「特許文献１」には、信号電圧書込み前に、プリチャージレベルを画素内のスイッチで切り替えて入力することによる、特性ばらつき補償方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２１９１４６号公報
【０００４】
【非特許文献１】ＳＩＤ０２予稿集の中の「Ａｎ Ｉｎｎｏｖａｔｉｖｅ Ｐｉｘｅｌ−Ｄｒｉｖｉｎｇ Ｓｃｈｅｍｅ ｆｏｒ ６４−Ｌｅｖｅｌ Ｇｒａｙ− Ｓｃａｌｅ Ｆｕｌｌ−Ｃｏｌｏｒ Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ Ｄｉｓｐｌａｙｓ」
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、非特許文献１に記載の駆動方法では、画素内に切替スイッチおよび三角波供給用の配線が設けられるため、画素の開口率の低下を招いている。また、特許文献１に記載の方法も、画素内に切替スイッチおよびプリチャージ電圧供給用の配線を有しているため、画素の開口率が低下する。本発明の目的は、階調制御方法や、輝度ばらつき補償方法における任意の電圧（上記三角波やプリチャージ電圧）を供給する駆動ドライバを具備した表示装置における当該画素内のスイッチや配線を削減し、開口率を向上することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、入力表示データに従った駆動電圧を出力するデータ線駆動手段に、帰線期間において入力表示データに関係なく当該データ線を任意のレベルに設定するための電圧波形を出力する手段を設ける。例えば、入力表示データが入力される期間においては、入力表示データに従った階調電圧を出力し、入力表示データが入力されない帰線期間においては三角波を出力するデータ駆動手段を設けたことを特徴とする。
【０００７】
なお、本発明は、特許請求の範囲に記載の構成および後述する実施の形態に開示される構成に限定されるものでなく、本発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【発明の効果】
【０００８】
本発明によれば、入力表示データに従った駆動電圧を出力するデータ線駆動手段に、帰線期間において入力表示データに関係なく当該データ線を任意のレベルに設定するための電圧波形を出力する手段を設け、データ線に入力表示データを与えるデータ駆動手段が帰線期間において入力表示データに関係なく任意の電圧制御を行う構成としたことにより、表示領域内の制御回路および制御用配線を簡略化できため開口率が向上し、かつ製造コストの低減を可能とした表示装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態である表示装置のシステム構成を説明するブロック図である。
【図２】図１に示した自発光素子ディスプレイの内部構成の画素構成の説明図である。
【図３】図２に示した駆動インバータにおける信号電圧の基準電圧設定の説明図である。
【図４】信号電圧書込みと三角波による点燈時間の制御の動作を説明するタイミング図である。
【図５】図２に示した帰線期間制御内蔵データ線駆動手段の内部構成の一例を示すブロック図である。
【図６】図５に示した帰線期間制御内蔵データ線駆動手段の動作を説明するタイミング図である。
【図７】図５に示した三角波生成手段の内部構成の一例を説明するブロック図である。
【図８】図７における基準クロック生成手段とアップダウンカウント手段およびデジタル／アナログ変換手段の動作を示すタイミング図である。
【図９】本発明の第２の実施形態である表示装置のシステム構成を説明するブロック図である。
【図１０】図９に示した帰線期間制御内蔵表示制御部の動作を説明するタイミング図である。
【図１１】本発明を適用した有機ＥＬ表示装置の画素構造の要部を模式的に説明する断面図である。
【図１２】図１１で説明した表示装置の第１基板上での各機能部分の配置例を模式的に説明するための平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、ここでは、表示装置をディスプレイとも称する。
〔第１の実施形態〕
図１は本発明の第１の実施形態である表示装置のシステム構成を説明するブロック図である。図１において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ（動画でも静止画でも良い）、５は同期クロックである。垂直同期信号１は表示一画面周期（１フレーム周期）の信号、水平同期信号２は一水平周期の信号、データイネーブル信号３は表示データ４が有効である期間（表示有効期間）を示す信号で、全ての信号が同期クロック５に同期して入力される。
【００１１】
本実施形態では、これら表示データが、一画面分が左上端の画素から順次ラスタスキャン形式で転送され、１画素分の情報は６ビットの階調データからなるものとして以下説明する。６は表示制御部、７はデータ線制御信号、８は走査線制御信号、９は格納・読出しコマンド信号、１０は格納・読出しアドレス、１１は格納データ、１２は画面格納手段、１３は画面読出しデータである。表示制御部６は、自発光素子ディスプレイ（後述）の少なくとも一画面分の表示データ４を格納可能な画面格納手段１２へ、一旦格納するための格納・読出しコマンド信号９、格納・読出しアドレス１０、格納データ１１を生成する。
【００１２】
また、自発光素子ディスプレイの表示タイミングに合わせて一画面分の表示データを読み出すよう、格納・読出しコマンド信号９、格納・読出しアドレス１０を生成する。画面格納手段１２は格納・読出しコマンド９、格納・読出しアドレスに従って、格納データ１１を格納、あるいは画面読出しデータ１３を読み出す。表示制御部６は画面読出しデータ１３から、データ線制御信号７、走査線制御信号８を生成する。１４はデータ線駆動手段、１５はデータ線駆動信号、１６は走査線駆動手段、１７は走査線駆動信号、１８は駆動電圧生成手段、１９は自発光素子駆動電圧、２０は画素制御手段、２１はデータ書込み制御信号、２２は自発光素子ディスプレイである。
【００１３】
ここで、自発光素子ディスプレイ２２とは、表示素子として発光ダイオードや有機ＥＬ等を用いたディスプレイをいう。自発光素子ディスプレイ２２は、多数の走査線と、多数のデータ線の交叉部にマトリクス状に配置された複数の自発光素子（画素部）を有する。自発光素子ディスプレイ２２への表示動作は、走査線駆動手段１６から出力される走査線駆動信号１７によって選択された走査線に接続する画素に、データ線駆動手段１４からデータ線に出力されるデータ線駆動信号１５に従った信号電圧、および三角波の印加と、画素制御手段２０から出力される画素制御信号２１に従った画素へのデータ書込みによって動作する。画素制御手段２０は、走査線制御信号８に従って、画素へのデータ書込みタイミングを制御するよう、データ書込み制御信号２１を出力する。自発光素子を駆動する電圧は自発光素子駆動電圧１９として供給する。なお、走査線駆動手段１６と画素制御手段２０は、一つのＬＳＩで実現してもよいし、画素部と同一のガラス基板上に形成してもよい。
【００１４】
本実施形態では、自発光素子ディスプレイ２２は２４０×３２０ドットの解像度を持つものとして以下説明する。自発光素子ディスプレイ２２は、自発光素子に流れる電流量と、自発光素子の点燈時間によって、自発光素子が発光する輝度を調整することが可能である。自発光素子に流れる電流量が大きいほど自発光素子の輝度が高くなる。自発光素子の点燈時間が長くなるほど自発光素子の輝度が高くなる。データ線駆動手段１４が、表示データに応じて自発光素子に書き込む信号電圧を生成し、自発光素子の点燈時間を、書き込んだ信号電圧によって制御するための三角波を生成、出力する。
【００１５】
図２は図１に示した自発光素子ディスプレイ２２の内部構成の画素構成の説明図である。自発光素子として、有機ＥＬ素子を用いた場合の例を示す。図２において、２３は第１データ線、２４は第２データ線、２５は第１走査線、２６は第３２０走査線、２７は第１書込み制御線、２８は第３２０書込み制御線、２９は第１列有機ＥＬ駆動電圧供給線、３０は第２列有機ＥＬ駆動電圧供給線、３１は第１行第１列画素、３２は第１行第２列画素、３３は第３２０行第１列画素、３４は第３２０行第２列画素である。各々の走査線、および各々の書込み制御線によって選択される行の画素に、各々のデータ線を介して信号電圧と三角波を供給し、信号電圧と三角波に従って各列有機ＥＬ駆動電圧供給線から供給される有機ＥＬ駆動電圧によって点燈する画素の点燈時間を制御する。
【００１６】
ここでは、画素の内部の構成を第１行第１列画素３１にのみ示しているが、第１行第２列画素３２、第３２０行第１列画素３３、第３２０行第２列画素３４についても同様の構成である。３５は画素駆動部、３６はスイッチングトランジスタ、３７は書込み容量、３８は駆動インバータ、３９は書込み制御スイッチ、４０は有機ＥＬである。画素駆動部３５は、信号電圧に対応して有機ＥＬ４０の点燈時間を制御するためのものである。画素駆動部３５は、スイッチングトランジスタ３６、書込み容量３７、駆動インバータ３８、書込み制御スイッチ３９を備える。スイッチングトランジスタ３６は、第１走査線２５によってオン状態となり、書込み制御スイッチ３９は第１書込み制御線２７によってオン状態となる。
【００１７】
書込み制御スイッチ３９がオン状態となると、駆動インバータ３８の入出力が短絡されることとなり、各々の画素の駆動インバータ３８を形成するトランジスタの特性に従った基準電圧が設定され、この基準電圧を基準として、第１データ線２３からの信号電圧を、書込み容量３７に蓄積する。駆動インバータ３８は、書き込み後に入力される三角波が、書込み容量３７に蓄積された信号電圧より高いときは有機ＥＬ４０をオフ状態とし、書き込み後に入力される三角波が、書込み容量３７に蓄積された信号電圧より低いときは有機ＥＬ４０をオン状態とすることによって、信号電圧に従った有機ＥＬ４０の点燈時間制御を行う。
【００１８】
また、先に説明したとおり、 自発光素子ディスプレイ２２の画素数は、２４０×３２０画素となっているため、走査線は、水平方向の線が、垂直方向に第１走査線２５から第３２０走査線２６まで３２０本並び、データ線は、垂直方向の線が、水平方向に第１データ線２３、第２データ線２４から、第２４０データ線まで２４０本並んでいるものとして、以下説明する。さらに、有機ＥＬ駆動電圧供給線は、自発光素子ディスプレイ２２の下側に配置する。有機ＥＬ駆動電圧供給線には、垂直方向（列方向）の線（例えば、第１列有機ＥＬ駆動電圧供給線２９や第２列有機ＥＬ駆動電圧供給線３０）が、水平方向（行方向）に２４０本接続されるものとして、以下説明する。
【００１９】
図３は図２に示した駆動インバータ３８における信号電圧の基準電圧設定の説明図である。図３において、曲線４１は駆動インバータ３８の入出力特性を、また直線４２は入出力短絡条件を示し、曲線４１と直線４２の交叉点４３は駆動インバータ３８の信号電圧書込み基準電位である。駆動トランジスタ３８は、データ書き込み時に入出力が短絡されるため、入力、出力の電位が、入出力特性４１とＶｉｎ＝Ｖｏｕｔの直線で示す入出力短絡条件４２の交点である信号電圧書込み基準電位４３となる。信号電圧の書き込みはこの信号電圧書込み基準電圧４３を基準として行われる。
【００２０】
図４は信号電圧書込みと三角波による点燈時間の制御の動作を説明するタイミング図である。図４において、４４は書込み制御パルス、４５は走査線選択パルス、４６は駆動インバータ入力、４７は駆動インバータ閾値電圧、４８は１ライン分データ書込み期間、４９はデータ書込み期間、５０は三角波期間、５１は非発光期間、５２は発光期間、５３は１フレーム期間である。書込み制御パルス４４は、図２における書込み制御スイッチ３９をオン状態とし、図３における信号電圧書込み基準電圧４３を設定する。同時に走査線選択パルス４５が、図２におけるスイッチングトランジスタ３６をオン状態とし、信号電圧書込み基準電圧４３を基準として、信号電圧をデータ線入力４６を介して書込み容量３７に書き込むことにより、書き込まれた電位Ｖｓｉｇが、駆動インバータ３８の閾値電圧である駆動インバータ閾値電圧４７となる。
【００２１】
駆動インバータ入力４６は、ある一つの駆動インバータの入力波形を示しており、１ライン分データ書込み期間４８の期間内で、同一走査線上の他の駆動インバータにも、その位置の表示データに従った信号電圧が入力されている。データ書込み期間４９の期間内で他の期間は、その他の走査線の信号電圧が書き込まれていることとなる。データ書込み期間４９の終了後、三角波期間５０に、駆動インバータ入力４６を三角波とすることにより、三角波のレベルが駆動インバータ閾値電圧４７を上回る期間では、駆動インバータ３８の出力は"０"、三角波のレベルが駆動インバータ閾値電圧４７を下回る期間では、駆動インバータ３８の出力は"１"となる。したがって、非発光期間５１では、有機ＥＬ４０への電源供給は"オフ状態"となり、発光期間５２では、有機ＥＬ４０への電源供給は"オン状態"となる。以上で、信号電圧に従った発光期間が決定することとなる。また、以上のデータ入力と三角波入力は、一定の周期で行われることとし、本実施形態では、６０［Ｈｚ］の周波数となる１フレーム期間５３の期間内で行われるものとして、以下説明する。
【００２２】
図５は図２に示した帰線期間制御内蔵データ線駆動手段１４の内部構成の一例を示すブロック図である。図５において、５４はデータシフト手段、５５はデータスタート信号、５６はデータクロック、５７は表示入力シリアルデータ、５８は帰線期間信号、５９はシフトデータである。データシフト手段５４は、データクロック５６に従い、一ライン分の表示入力シリアルデータ５７を、データスタート信号５５を取り込み開始の基準として一水平期間中に取り込み、シフトデータ５９として出力する。６０は１ラインラッチ手段、６１は水平ラッチクロック、６２は１ラインラッチデータである。１ラインラッチ手段６１はシフトデータ６０を１ライン分ラッチし、水平ラッチクロック６１に同期して１ラインラッチデータ６２として出力する。６３は階調電圧選択手段、６４は１ライン表示データである。
【００２３】
階調電圧選択手段６３は、１ラインラッチデータ６２に従って６４レベルの階調電圧のうちの１レベルを選択し、１ライン表示データ６４として出力する。以上のデータ線制御信号７から１ライン表示データ６４を生成する方法は、従来と同様の方法である。６５は三角波生成手段、６６は三角波信号、６７は三角波切替信号である。三角波生成手段６５は、帰線期間信号５８に従って、帰線期間中に入力表示データと無関係な三角波６６を生成し、出力するとともに、三角波をデータ線に出力する期間を示す三角波切替信号６７を生成する。６８は階調電圧−三角波切替手段である。階調電圧−三角波切替手段６８は、三角波切替信号６７に従って、１ライン表示データ６４と三角波６６を切り替え、データ線駆動信号１５として出力する。
【００２４】
図６は図５に示した帰線期間制御内蔵データ線駆動手段１４の動作を説明するタイミング図である。図６において、６９はｎライン目データ開始タイミング、７０はｎ＋１ライン目データ開始タイミング、７１はｎライン目表示入力シリアルデータ、７２はｎ＋１ライン目表示入力シリアルデータ、７３はｎ−１ライン目ラッチデータ、７４はｎライン目ラッチデータである。表示入力シリアルデータ５８はデータスタート信号５５が"１"となるタイミングを基準に、シフトクロック５６で取り込まれる。例えば、ｎライン目表示入力シリアルデータ７１は、ｎライン目データ開始タイミング６９の次のシフトクロック５６の立ち上がりから取り込まれる。１ライン分のデータを全て取り込んだ後、水平ラッチクロック６１の立ち上がりで、１ラインラッチデータ６２が出力されることを示している。例えば、ｎライン目表示入力シリアルデータ７１は、全データ取り込み終了後の水平ラッチクロック６１の立ち上がりで、ｎライン目ラッチデータ７４として出力される。
【００２５】
図６に、時間軸を伸ばしたものを合わせて示している。７５は入力表示データ終了タイミング、７６は入力表示データ開始タイミングである。入力表示データ終了タイミング７５は、全ライン分の１ラインラッチデータ６２を出力後に、帰線期間信号５９が"１"となる、つまり、本実施形態では、３２０ライン目の１ラインラッチデータ６２の出力後に、帰線期間信号５９が"１"となるタイミングである。入力表示データ開始タイミング７６は、帰線期間が終了し、１ライン目の１ラインラッチデータ６２が出力される前に、帰線期間信号５９が"１"となるタイミングである。入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの期間は帰線期間となるため、１ラインラッチデータ６２、１ライン表示データ６４は出力されず、三角波６６が出力される。データ線駆動信号１５は、三角波切り替え信号６７が"０"のとき、つまり、データ書込み期間４９の期間中は、１ライン表示データ６４が選択され、三角波切り替え信号６７が"１"のとき、つまり、三角波期間５０の期間中は、三角波６６が選択される。
【００２６】
図７は図５に示した三角波生成手段６５の内部構成の一例を説明するブロック図である。図７において、７７は基準クロック生成手段、７８は基準クロック、７９はアップダウンカウント手段、８０はカウント出力、８１はデジタル／アナログ変換手段、８２は三角波切り替え信号生成手段である。基準クロック生成手段７７は、三角波６６を生成するための基準クロック７８を生成する。アップダウンカウント手段７９は、基準クロック７８に同期して、初期値からカウントダウン、"０"となった後再び初期値に戻るまでカウントアップを行い、カウント出力８０を出力する。デジタル／アナログ変換手段８１は、デジタルデータであるカウント出力８０を、アナログ変換し、三角波６６として出力する。本実施形態では、アップダウンカウント手段７９は６ビットのカウンタであることとし、カウント開始の初期値は"６３"、デジタル／アナログ変換手段８１も６ビットデジタルデータに対応するものとして、以下説明する。
【００２７】
図８は図７における基準クロック生成手段７７、アップダウンカウント手段７９、デジタル／アナログ変換手段８１の動作を示すタイミング図である。図８において、基準クロック７８は、入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの三角波期間５０の期間中に、最低限、アップダウンカウント手段７９が初期値"６３"から"０"までカウントダウンし、その後再び"６３"までカウントアップするために必要なサイクル数を有するクロックとなる。カウント出力８０は、基準クロック７８に従って、初期値"６３"からカウントダウンを開始し、"０"となった後、再び初期値である"６３"までカウントアップした値である。三角波信号６６は、"０"から"６３"までを示す６ビットデジタルデータであるカウント出力８０を、"０"のときを最低、"６３"のときを最高レベルとするアナログ値に変換した信号である。
【００２８】
以下、図１〜８を参照して本実施形態における帰線期間での三角波制御について説明する。まず、図１を用いて、表示データの流れを説明する。図１で、表示制御部６は、表示データ４を一画面分、画面格納手段１２に格納データ１１として一旦格納する。そして、自発光素子ディスプレイ２２の表示タイミングに合わせて、画面格納手段１２から表示データを画面読出しデータ１３として読出し、データ線駆動信号７、走査線制御信号８を生成する。画面格納手段１２は、通常、入力される表示データ４と、表示する自発光素子ディスプレイ２２の表示解像度が異なるとき、あるいは、本実施形態のように、特有の処理を行うために帰線期間を調整する場合に用いられるため、入力解像度が自発光素子ディスプレイ２２の解像度と全く同様で、帰線期間が十分長い場合には省略することも可能である。
【００２９】
帰線期間制御内蔵データ線駆動手段１４は、６ビットの階調情報を含むデータ線駆動信号７を１ライン分（複数ライン分でもよい）ラッチし、自発光素子ディスプレイ２２の画素を表示するための信号電圧に変換するとともに、帰線期間に三角波を生成し、データ線駆動信号１５として出力する。詳細は後で説明する。走査線駆動手段１６は、自発光素子ディスプレイ２２の走査線を順次選択するよう、走査線駆動信号１７を出力する。駆動電圧生成手段１８は、有機ＥＬを点燈するための駆動電圧を生成するための基準となる有機ＥＬ駆動電圧１９を生成する。画素点燈制御手段２０は、自発光素子ディスプレイ２２の画素内に設けた書込み制御スイッチを、走査線ごとに制御するためのデータ書込み制御信号２１を生成する。詳細は後で説明する。最後に、自発光素子ディスプレイ２２において、走査線駆動信号１７、データ書込み制御信号２１によって選択された走査線上の画素が、データ線駆動信号１５の信号電圧と三角波信号、および有機ＥＬ駆動電圧１９に従って点燈する。詳細は後で説明する。
【００３０】
次に、図２〜図４を参照して図１記載の自発光素子ディスプレイ２２の点燈動作の詳細について説明する。図２で、第１書込み制御線２７を介して書込み制御スイッチ３９をオン状態とすると、駆動インバータ３８の入出力が短絡されるため、図３に示す特性に従って、信号電圧書込み基準電位４３が、駆動インバータ３８の入出力電位差の中間電位となる。このとき、第１走査線２５を介して、走査線選択電圧が供給されると、スイッチングトランジスタ３６がオン状態となり、第１データ線２３を介してデータの信号電圧を、信号電圧書込み基準電位４３を基準として書込み容量３７に蓄積し、図４に示す駆動インバータ閾値電圧４７となる。
【００３１】
図２において、駆動インバータ３８は、入力電圧が閾値電圧を上回っている場合は"０"を出力、下回っている場合には"１"を出力する。したがって、第１データ線を介して三角波を入力することにより、駆動インバータ３８は、図４に示すように、三角波の電圧レベルが駆動インバータ閾値電圧４７を上回る非発光期間５１では"０"を出力し、下回る発光期間５２では"１"となる。図２で、有機ＥＬ４０は、駆動インバータ３８の出力が"０"のときはオフ状態、"１"のときはオン状態となり、有機ＥＬ駆動電圧１９に従って駆動電流が流れることにより発光する。以上のように、発光、非発光を信号電圧に従った時間制御を行うことにより、階調表示行う。ここで、駆動インバータ３８は論理回路記号で記述しているが、一般的にＣＭＯＳトランジスタで構成される。ただし、図３に示す特性を持つインバータであれば、構成は限定されない。
【００３２】
図５と図６を用いて、帰線期間制御内蔵ドライバ１４が、帰線期間において三角波信号６６を出力する詳細動作について説明する。図５において、データシフト手段５４は、データスタート信号５５、データクロック５６に従って、入力表示シリアルデータ５７をラッチし、シフトデータ５９として出力する。図６に示すように、データスタート信号５５を開始基準として、入力表示シリアルデータ５７をデータクロック５６の立ち上がりで取り込む。図５で、１ラインラッチ手段６０は、データシフト手段５４で取り込んだシフトデータ５９を水平ラッチクロック６１に従ってラッチし、１ラインラッチデータとして出力する。
【００３３】
図６に示すように、水平ラッチクロック６１の立ち上がりのタイミングで１ラインラッチデータ６２を出力する。図５で、階調電圧選択手段６３は、６ビットの１ラインラッチデータ６２に従って、階調電圧６４レベルのうち１レベルを選択し、１ライン表示データ６４として出力する。図６において、データ書込み期間４９の期間内の１ライン表示データ６４は、各々のラインにおいて表示データに従った階調レベルが出力されている。図５で、三角波生成手段６５は、帰線期間信号５８に従って三角波信号６６、および三 角波切替信号６７を生成する。図６に示すように、三角波期間５０の期間内で、最高レベルから、最低レベルまで落ちた後、再び最高レベルまで到達する三角波信号６６を生成するとともに、三角波期間５０に"１"となる三角波切替信号６７を生成する。詳細は後で説明する。
【００３４】
図５において、階調電圧−三角波切替手段６８は、三角波切替信号６７に従って、 １ライン表示データ６４と、三角波信号６６を切り替えて、データ線駆動信号１５として出力する。図６に示すように、三角波切替信号６７が"０"であるデータ書込み期間４９において１ライン表示データ６４を選択し、"１"である三角波期間５０において三角波信号６６を選択し、データ線駆動信号１５として出力する。以上で、帰線期間において三角波信号を出力する、帰線期間制御内蔵データ線駆動手段を実現する。
【００３５】
図７と図８を用いて、図５で説明した三角波生成手段６５が三角波信号６６を生成する詳細動作について説明する。図７において、基準クロック生成手段７７は、図８に示すように、帰線期間信号５８に従って基準クロック７８を生成する。基準クロック７８は、帰線期間信号５８の入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの間、最低限"６３"から"０"までカウントダウンした後、再び"６３"までカウントアップできるサイクル数を有する。このサイクル数は、水晶発振器で予め周波数を固定しておいてもよいし、レジスタ等で可変とすることも可能である。また、ＰＬＬを用いて、入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの間を示す基準信号から、その間に一定周波数でクロックを再生してもよい。また、三角波期間５０以外の期間では、基準クロック７８の周波数は不問であり、そのまま出力しつづけてもよいし、この期間は止めてしまっても構わない。
【００３６】
図７において、アップダウンカウント手段７９は、帰線期間信号５８と基準クロック７８に従って、カウントを行う。図８に示すように、帰線期間信号５８の入力表示データ終了タイミングでカウント初期値"６３"を設定し、その後、基準クロック７８に同期してカウントダウンを行う。カウント値が"０"となった後、カウントアップに切り替え、再び初期値"６３"となるまでカウントアップを行い、カウント出力８０として出力する。ここで、本実施形態では、カウントアップ、ダウンとも、１ステップづつ行っているが、三角波の形を変えるためにステップ幅を可変としてもよい。また、カウント値を６ビットの"０"から"６３"と限定するものではない。
【００３７】
また、図７において、デジタル／アナログ変換手段８１は、６ビットのカウント出力８０を６４レベルのアナログ信号に変換する。図８に示すように、カウント出力８０が"６３"のときに最高レベル、"０"のときに最低レベルとなるアナログ信号に変換し、三角波信号６６として出力する。図７で三角波切替信号生成手段８２は、帰線期間信号５８に従って、 三角波切替信号６７を生成する。図８に示すように、帰線期間信号５８の入力表示データ終了タイミング７５から入力表示データ開始タイミング７６までの期間、"１"となる信号を、三角波切替信号６７として出力する。ここで、デジタル／アナログ変換手段８１の入力は、６ビットのカウント出力８０としているが、本数を減らすためにシリアル変換したカウント出力としてもよい。
【００３８】
以上で、帰線期間信号５８から三角波信号６６、および三角波切替信号６７を生成する。ここで、本実施形態では、三角波信号をデジタル的にカウンタ出力から生成したが、帰線期間内に増減する信号であれば、生成するための構成は限定するものではない。また、本実施形態では、帰線期間のデータ駆動信号を三角波として説明したが、三角波の代わりに、任意の定電圧レベルを出力することにより、帰線期間においてプリチャージが必要な駆動方法に対しても適用可能である。
【００３９】
上記本発明の第１の実施形態によれば、帰線期間におけるデータ線駆動信号を、入力表示データに関係なく制御するデータ線駆動手段を設けることにより、従来、画素内でスイッチによって切り替えていた帰線期間での電圧制御（本実施形態では三角波）がスイッチなしで実現でき、画素回路の簡略化、パネル内制御線の削減という効果を奏する。
〔第２の実施形態〕
以下、本発明の第２の実施形態を、図９および図１０を参照して詳細に説明する。図９は本発明の第２の実施形態である表示装置のシステム構成を説明するブロック図である。図９において、１は垂直同期信号、２は水平同期信号、３はデータイネーブル信号、４は表示データ、５は同期クロックであり、全て第１の実施形態と同一のものである。８３は帰線期間制御内蔵表示制御部、８４は帰線期間制御内蔵データ線制御信号、８は走査線制御信号、９は格納・読出しコマンド信号、１０は格納・読出しアドレス、１１は格納データ、１２は画面格納手段、１３は画面読出しデータである。帰線期間制御内蔵表示制御部８３は、第１の実施形態と同様に、走査線制御信号８、格納・読出しコマンド信号９、格納・読出しアドレス１０、格納データ１１を生成するとともに、帰線期間における後述のデータ線駆動手段８５の動作を制御するための帰線期間制御内蔵データ線制御信号８４を生成する。格納手段１２の動作は第１の実施形態と同様である。
【００４０】
また、８５はデータ線駆動手段、１５はデータ線駆動信号、１６は走査線駆動手段、１７は走査線駆動信号、１８は駆動電圧生成手段、１９は有機ＥＬ駆動電圧、２０は画素制御手段、２１はデータ書込み制御信号、２２は自発光素子ディスプレイであり、データ線駆動手段８５は、第１の実施形態とは異なり、従来と同様入力制御信号に従ってデータ線駆動信号１５を生成する手段である。その他は、全て第１の実施形態と同一のものである。
【００４１】
図１０は図９に示した帰線期間制御内蔵表示制御部８３の動作を説明するタイミング図である。図１０において、８６は帰線期間制御内蔵データスタート信号、８７は３２０ラインデータ開始タイミング、８８は三角波第１データ開始タイミング、８９は三角波第２データ開始タイミング、９０は帰線期間制御内蔵表示データ、９１は３２０ライン目入力表示データ、９２は三角波第１入力データ、９３は三角波第２入力データ、９４は帰線期間制御内蔵１ラインラッチデータ、９５は３１９ライン目ラッチデータ、９６は３２０ライン目ラッチデータ、９７は三角波第１ラッチデータである。
【００４２】
帰線期間制御内蔵データスタート信号８６は、第１の実施形態では入力表示データのスタートタイミングの基準のみを示すデータスタート信号（３２０ラインデータ開始タイミング８７もそのうちの一つ）であったのに対し、帰線期間において三角波を生成するためのデータ入力のスタート信号を示す三角波第１データ開始タイミング８８、三角波第２データ開始タイミング８９が加えられている。本実施形態では、三角波データ開始タイミングは第１２７まであるものとして、以下説明する。帰線期間制御内蔵表示データ９０は、第１の実施形態では入力表示データ（３２０ライン目入力表示データ９１もそのうちの一つ）のみであったのに対し、帰線期間において三角波を生成するためのデータである三角波第１入力データ９２、三角波第２入力データ９３を含む。
【００４３】
ここでも、三角波入力データは第１２７まであるものとする。帰線期間制御内蔵１ラインラッチデータ９４は、第１の実施形態では入力表示データに対応する１ラインラッチデータ（３１９ライン目ラッチデータ９５、３２０ライン目ラッチデータ９６もそのうちの二つ）のみであったのに対し、帰線期間において三角波を生成するためのデータである三角波第１ラッチデータを含む。ここでも、三角波ラッチデータは第１２７まであるものとする。図１０に、時間軸を伸ばしたものを合わせて示す。帰線期間制御内蔵１ラインラッチデータ９４として、三角波第１ラッチデータ９７では"６３"を入力し、以降、"６２"、"６１"と、１づつ減らす。"０"まで減らした後、再び１づつ増やし、"６３"となる三角波第１２７ラッチデータまで入力する。信号電圧出力１５は"０"から"６３"に対応した６４レベルの電圧のうち１レベルを選択した値となるため、三角波期間５４での信号電圧出力１５は階段状の波形となる。
【００４４】
以下、図９と図１０を用いて、本実施形態における帰線期間での三角波制御について説明する。まず、図９を用いて、表示データの流れを説明する。図９において、帰線期間制御内蔵表示制御部８３は、表示データ４を画面格納手段１２に一旦格納後、自発光素子ディスプレイ２２の表示タイミングに合わせて読み出す動作は、第１の実施形態と同様である。第１の実施形態と異なる部分は、帰線期間において三角波信号を生成するような入力データを含む帰線期間制御内蔵データ線制御信号８４を生成することである。走査線制御信号８の生成は第１の実施形態と同様である。
【００４５】
データ線駆動手段８５は、従来のデータ線駆動手段と同様、６ビットの階調情報を含む帰線期間制御内蔵データ線駆動信号８４を１ライン分（複数ライン分でもよい）ラッチし、自発光素子ディスプレイ２２の画素を表示するための信号電圧に変換し、データ線駆動信号１５として出力する。ただし、帰線期間制御内蔵データ線制御信号８４に、三角波信号を生成するためのデータが含まれるため、データ線駆動信号１５の帰線期間で、三角波信号が出力されることとなる。詳細は後で説明する。走査線駆動手段１６、駆動電圧生成手段１８、画素制御手段２０は、自発光素子ディスプレイ２２の動作は、第１の実施形態と同様である。
【００４６】
図１０を用いて、図９記載の帰線期間制御内蔵表示制御部８３が、三角波信号を生成するための帰線期間制御内蔵データ線制御信号８４を生成する詳細動作を説明する。図１０で、帰線期間制御内蔵データスタート信号８６は、従来のデータスタート信号である３２０ラインデータ開始タイミング８７に加えて、三角波第１データ開始タイミング８８、三角波第２データ開始タイミング８９、…、三角波第１２７データ開始タイミングで"１"となる信号である。この三角波データ開始タイミングに合わせて、帰線期間制御内蔵表示データ９０は、帰線期間において、入力の表示データ４とは無関係に表示データを生成する。
【００４７】
例えば、三角波第１入力データ９２は、１ライン２４０ドット分、６ビットデータ"６３"を入力し、三角波第２入力データ９３は、１ライン２４０ドット分、６ビットデータ"６２"を入力し、三角波第６４入力データは、１ライン２４０ドット分、６ビットデータ"０"を入力し、三角波第６５入力データは、１ライン２４０ドット分、６ビットデータ"１"を入力し、三角波第１２７入力データは、１ライン２４０ドット分、６ビットデータ"６３"を入力する。信号電圧出力１５は、６ビットデータに従って、６４レベルのうち１レベルを選択して出力するため、データ書込み期間４９では、入力の表示データ４に従った階調電圧レベルが出力され、三角波期間５０では、階段状の信号波形が出力されることとなる。ここで、三角波入力データを第１２７までとし、データの値を１づつ変化させているが、三角波の波形を制御するため、入力データの数を第１２７までと限定せず更に増やし（減らし）てもよいし、変化の幅を１づつと限定せず変えてもよい。以上で、データ線駆動手段８５から、帰線期間において三角波を出力する。
【００４８】
上記本発明の第２の実施形態によれば、第１の実施形態に対して、表示制御部６の変更によって従来のデータ線駆動手段を用いることが可能となるという効果を奏する。
【００４９】
図１１は本発明を適用した有機ＥＬ表示装置の画素構造の要部を模式的に説明する断面図である。第１基板１００の主面にはポリシリコン半導体膜ＰＳＩ、ゲート電極ＧＴ、ソースまたはドレイン電極ＳＤ（ここではソース電極）からなる薄膜トランジスタ１３９が形成されている。この薄膜トランジスタ１３９は図２における書込みスイッチに相当する。１５６は層間絶縁層、１５５はパッシベーション層を示す。
【００５０】
ソース電極ＳＤには有機ＥＬ素子を構成する陽極１５３が接続され、この陽極１５３の上に有機ＥＬ発光層１５２が成膜されている。さらに、有機ＥＬ発光層１５２の上層に陰極膜１５１が絶縁層１５４で陽極１５３と絶縁されて成膜されている。一方、第２基板２００の内面には接着剤２０１で吸湿剤２０２が設置され、主として有機ＥＬ発光層１５２が湿度で劣化するのを防止している。第２基板２００は第１基板１００と積層されて第１基板１００の主面に有する発光素子等を外界から遮断して封止する。この第２基板２００は封止缶とも称する。
【００５１】
図１２は図１１で説明した表示装置の第１基板上での各機能部分の配置例を模式的に説明するための平面図である。第１基板１００の中央の大部分には前記有機ＥＬ表示素子をマトリクス配列した表示領域ＡＲが形成されている。図１２では、表示領域ＡＲの左右両側に走査線駆動回路１６０Ａと１６０Ｂが配置されている。各走査駆動回路１６０Ａと１６０Ｂから延びる走査線１６１Ａ、１６１Ｂが交互に設置されている。また、表示領域ＡＲの下側にはデータ線駆動回路１４０が配置され、データ線１４１がゲート線１６０Ａと１６０Ｂと交差して設置されている。
【００５２】
さらに、表示領域ＡＲの上側には電流供給母線１３０が配置されており、この電流供給母線１３０から電流供給線１３１が設置されている。この構成では、走査線１６１Ａ、１６１Ｂとデータ線１４１および電流供給線１３１で囲まれた部分に１画素ＰＸが形成される。そして、図１１に示した第２基板と貼り合わせるためのシール剤１７１の内側で表示領域ＡＲと各走査駆動回路１６０Ａと１６０Ｂおよびデータ駆動回路１４０を覆って陰極膜１５１が形成されている。なお、参照符号１７０は第１基板１００の下層に形成された図示しない陰極膜配線に陰極膜１５１を接続するコンタクト領域を示す。
【００５３】
なお、上記図１１、図１２で説明した構造または構成の表示装置は一例であり、他に種々の構成が可能であることは言うまでもない。
【符号の説明】
【００５４】
１・・・・垂直同期信号、２・・・・水平同期信号、３・・・・データイネーブル信号、４・・・・表示データ、５・・・・同期クロック、６・・・・表示制御部、７・・・・データ線制御信号、８・・・・走査線制御信号、９・・・・格納・読出しコマンド信号、１０・・・・格納・読出しアドレス、１１・・・・格納データ、１２・・・・画面格納手段、１３・・・・画面読出しデータ、１４・・・・帰線期間制御内蔵データ線駆動手段、１５・・・・データ線駆動信号、１６・・・・走査線駆動手段、１７・・・・走査線駆動信号、１８・・・・駆動電圧生成手段、１９・・・・自発光素子駆動電圧、２０・・・・画素制御手段、２１・・・・データ書込み制御信号、２２・・・・自発光素子ディスプレイ、２３・・・・第１データ線、２４・・・・第２データ線、２５・・・・第１走査線、２６・・・・第３２０走査線、２７・・・・第１書込み制御線、２８・・・・第３２０書込み制御線、２９・・・・第１列有機ＥＬ駆動電圧供給線、３０・・・・第２列有機ＥＬ駆動電圧供給線、３１・・・・第１行第１列画素、３２・・・・第１行第２列画素、３３・・・・第３２０行第１列画素、３４・・・・第３２０行第２列画素、３５・・・・画素駆動部、３６・・・・スイッチングトランジスタ、３７・・・・書込み容量、３８・・・・駆動インバータ、３９・・・・書込み制御スイッチ、４０・・・・有機ＥＬ、４１・・・・駆動インバータ入出力特性、４２・・・・駆動インバータ入出力短絡条件、４３・・・・駆動インバータ信号電圧書込み基準電位、４４・・・・書込み制御パルス、４５・・・・走査線選択パルス、４６・・・・駆動インバータ入力、４７・・・・駆動インバータ閾値電圧、４８・・・・１ライン分データ書込み期間、４９・・・・データ書込み期間、５０・・・・三角波期間、５１・・・・非発光期間、５２・・・・発光期間、５３・・・・１フレーム期間、５４・・・・データシフト手段、５５・・・・データスタート信号、５６・・・・データクロック、５７・・・・表示入力シリアルデータ、５８・・・・帰線期間信号、５９・・・・シフトデータ、６０・・・・１ラインラッチ手段、６１・・・・水平ラッチクロック、６２・・・・１ラインラッチデータ、６３・・・・階調電圧選択手段、６４・・・・１ライン表示データ、６５・・・・三角波生成手段、６６・・・・三角波信号、６７・・・・三角波切替信号、６８・・・・階調電圧−三角波切替手段、６９・・・・ｎライン目データ開始タイミング、７０・・・・ｎ＋１ライン目データ開始タイミング、７１・・・・ｎライン目表示入力シリアルデータ、７２・・・・ｎ＋１ライン目表示入力シリアルデータ、７３・・・・ｎ−１ライン目ラッチデータ、７４・・・・ｎライン目ラッチデータ、７５・・・・入力表示データ終了タイミング、７６・・・・入力表示データ開始タイミング、７７・・・・基準クロック生成手段、７８・・・・基準クロック、７９・・・・アップダウンカウント手段、８０・・・・カウント出力、８１・・・・デジタル／アナログ変換手段、８２・・・・三角波切り替え信号生成手段、８３・・・・帰線期間制御内蔵表示制御部、８４・・・・帰線期間制御内蔵データ線制御信号、８５・・・・データ線駆動手段、８６・・・・帰線期間制御内蔵データスタート信号、８７・・・・３２０ラインデータ開始タイミング、８８・・・・三角波第１データ開始タイミング、８９・・・・三角波第２データ開始タイミング、９０・・・・帰線期間制御内蔵表示データ、９１・・・・３２０ライン目入力表示データ、９２・・・・三角波第１入力データ、９３・・・・三角波第２入力データ、９４・・・・帰線期間制御内蔵１ライン目ラッチデータ、９５・・・・３１９ライン目ラッチデータ、９６・・・・３２０ライン目ラッチデータ、９７・・・・三角波第１ラッチデータ。
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の表示素子と、前記表示素子に入力表示データを供給するためのデータ線に駆動電圧を与えるためのデータ線駆動回路と、駆動すべき前記表示素子を選択するための走査線に走査電圧を与えるための走査線駆動回路とを備えた表示装置において、
前記データ線駆動回路は、
前記入力表示データが入力されない帰線期間を示す帰線期間信号に基づいて三角波信号及び三角波切替信号を生成する三角波生成手段と、
前記三角波切替信号に基づいて前記入力表示データに応じた前記駆動電圧と前記三角波信号に応じた電圧とを切り替え、前記入力表示データが入力される期間において前記入力表示データに応じた前記駆動電圧を前記データ線に出力する一方、前記帰線期間においては前記三角波信号に応じた電圧を前記データ線に出力する切替手段と、を有する表示装置。
【請求項２】
マトリクス状に配置された複数の表示素子と、前記表示素子に入力表示データを供給するためのデータ線に駆動電圧を与えるためのデータ線駆動回路と、駆動すべき前記表示素子を選択するための走査線に走査電圧を与えるための走査線駆動回路とを備えた表示装置において、
前記データ線駆動回路は、前記データ線を任意のレベルに設定するための任意の三角波信号電圧を生成する任意電圧生成手段と、前記任意電圧生成手段が生成する前記任意の三角波信号電圧と、前記入力表示データに応じた前記駆動電圧とを切り替える切替手段を有し、
前記切替手段は、前記入力表示データが入力される期間において前記入力表示データに応じた前記駆動電圧を前記データ線に出力する一方、前記入力表示データが入力されない帰線期間においては前記データ線を前記任意の三角波信号電圧のレベルに設定するための電圧を前記データ線に出力する表示装置。
【請求項３】
請求項１又は２に記載の表示装置において、
前記表示装置の画素内ではなく前記データ線駆動回路において、前記帰線期間で前記データ線に与える電圧を制御する表示装置。
【請求項４】
マトリクス状に配置された複数の表示素子と、前記表示素子に入力表示データを供給するためのデータ線に駆動電圧を与えるためのデータ線駆動回路と、駆動すべき前記表示素子を選択するための走査線に走査電圧を与えるための走査線駆動回路とを備えた表示装置において、
前記データ線駆動回路は、前記入力表示データが入力される期間において前記入力表示データに応じた前記駆動電圧を前記データ線に出力する一方、前記入力表示データが入力されない帰線期間においては任意の定電圧を前記データ線に出力する表示装置。
【請求項１】
マトリクス状に配置された複数の表示素子と、前記表示素子に入力表示データを供給するためのデータ線に駆動電圧を与えるためのデータ線駆動回路と、駆動すべき前記表示素子を選択するための走査線に走査電圧を与えるための走査線駆動回路とを備えた表示装置において、
前記データ線駆動回路は、
前記入力表示データが入力されない帰線期間を示す帰線期間信号に基づいて三角波信号及び三角波切替信号を生成する三角波生成手段と、
前記三角波切替信号に基づいて前記入力表示データに応じた前記駆動電圧と前記三角波信号に応じた電圧とを切り替え、前記入力表示データが入力される期間において前記入力表示データに応じた前記駆動電圧を前記データ線に出力する一方、前記帰線期間においては前記三角波信号に応じた電圧を前記データ線に出力する切替手段と、を有する表示装置。
【請求項２】
マトリクス状に配置された複数の表示素子と、前記表示素子に入力表示データを供給するためのデータ線に駆動電圧を与えるためのデータ線駆動回路と、駆動すべき前記表示素子を選択するための走査線に走査電圧を与えるための走査線駆動回路とを備えた表示装置において、
前記データ線駆動回路は、前記データ線を任意のレベルに設定するための任意の三角波信号電圧を生成する任意電圧生成手段と、前記任意電圧生成手段が生成する前記任意の三角波信号電圧と、前記入力表示データに応じた前記駆動電圧とを切り替える切替手段を有し、
前記切替手段は、前記入力表示データが入力される期間において前記入力表示データに応じた前記駆動電圧を前記データ線に出力する一方、前記入力表示データが入力されない帰線期間においては前記データ線を前記任意の三角波信号電圧のレベルに設定するための電圧を前記データ線に出力する表示装置。
【請求項３】
請求項１又は２に記載の表示装置において、
前記表示装置の画素内ではなく前記データ線駆動回路において、前記帰線期間で前記データ線に与える電圧を制御する表示装置。
【請求項４】
マトリクス状に配置された複数の表示素子と、前記表示素子に入力表示データを供給するためのデータ線に駆動電圧を与えるためのデータ線駆動回路と、駆動すべき前記表示素子を選択するための走査線に走査電圧を与えるための走査線駆動回路とを備えた表示装置において、
前記データ線駆動回路は、前記入力表示データが入力される期間において前記入力表示データに応じた前記駆動電圧を前記データ線に出力する一方、前記入力表示データが入力されない帰線期間においては任意の定電圧を前記データ線に出力する表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００９−２９４６７６（Ｐ２００９−２９４６７６Ａ）
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００９−２１５２５７（Ｐ２００９−２１５２５７）
【出願日】平成２１年９月１７日（２００９．９．１７）
【分割の表示】特願２００２−３２１３４６（Ｐ２００２−３２１３４６）の分割
【原出願日】平成１４年１１月５日（２００２．１１．５）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成２１年９月１７日（２００９．９．１７）
【分割の表示】特願２００２−３２１３４６（Ｐ２００２−３２１３４６）の分割
【原出願日】平成１４年１１月５日（２００２．１１．５）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]