表示装置
【課題】表示ムラ補正用データを記憶するメモリからの読み出し速度を低下させる。
【解決手段】表示の際に、補正演算部12において、入力信号とRAM22上の補正データとで演算を行い輝度ムラの補正を行う。ここで、補正演算部12における補正演算のやり方を、フレームごとに変更する。
【解決手段】表示の際に、補正演算部12において、入力信号とRAM22上の補正データとで演算を行い輝度ムラの補正を行う。ここで、補正演算部12における補正演算のやり方を、フレームごとに変更する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置における輝度ムラの補正に関する。
【背景技術】
【0002】
図1に基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を、図2に表示パネルの構成と入力信号を示す。
【0003】
水平方向に伸びるゲートライン(Gate)をハイレベルにして、nチャネルの選択TFT2をオンし、その状態で垂直方向に伸びるデータライン(Data)に表示輝度に応じた電圧を有するデータ信号(画素データ)をのせることで、データ信号が保持容量Cに書き込まれる。これによって、pチャネルの駆動TFT1のゲートがデータ信号に応じた電圧に設定され、データ信号に応じた駆動電流が有機EL素子に供給され、有機EL素子が発光する。
【0004】
図2において、画像データ、水平同期信号(HD)、画素クロック、その他駆動信号は、ソースドライバに供給される。画像データ信号は画素クロックに同期してソースドライバに送られ、1水平ライン分の画素が取り込まれたところで内部のラッチ回路に保持され、いっせいにD/A変換して対応する列のデータライン(Data)に供給される。また、水平同期信号(HD)、その他の駆動信号および垂直同期信号(VD)は、ゲートドライバに供給される。ゲートドライバは、各行に沿って水平方向に配置されたゲートライン(Gate)を順次オンして、画素データが対応する行の画素に供給されるように制御する。なお、マトリクス状に配置された画素部には、図1の画素回路が設けられている。また、電源ラインPVDDは、画素列に沿って垂直方向に配置され、CVは、有機EL素子の陰極が全画素共通に設けられて、電源CVに接続される。
【0005】
このような構成によって、データが水平ライン単位で各画素に順次書き込まれ、書き込まれたデータに従った表示が各画素にて行われ、パネルとしての画面表示が行われる。
【0006】
ここで、有機EL素子の発光量と電流はほぼ比例関係にある。通常、駆動TFTのゲート−PVdd間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧(Vth)を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【0007】
図3は駆動TFTの入力信号電圧(データラインDataの電圧)に対する有機EL素子に流れる電流CV電流(輝度に対応する)の関係を示している。そして、黒レベル電圧として、Vbを与え、白レベル電圧として、Vwを与えるように、データ信号を決定することで、有機EL素子における適切な階調制御を行うことができる。
【0008】
すなわち、画素をある信号電圧でドライブした時の輝度は駆動TFTの閾値電圧(Vth)によって異なり、PVdd(電源電圧)−Vth(閾値電圧)付近の入力電圧が、黒を表示する時の信号電圧に対応する。また、TFTのV−Iカーブの傾き(μ)も同様にばらつくことがあり、この場合は図4に示すように、同じ輝度を出すための入力振幅(Vp−p)も異なる。
【0009】
パネル内のTFTのVthやμがばらつくと、通常は輝度ムラとなる。この輝度ムラを補正する目的で、各画素をそれぞれいくつかの信号レベルで点灯した際に流れるパネル電流を測定し、個々のTFTのV−Iカーブを求めることが行われている。
【0010】
図5に補正データの計算方法を示す。まず、いくつかの画素の電圧対電流特性を測定することにより、そのパネルの標準的な画素のV−I特性のカーブを求める。このカーブがId=f(a(Vgs−b))という式で表されると仮定して関数f(x)を決定する。このパネルの全ての画素の特性はこのf(x)で表され、特性のばらつきは係数aと係数bの違いによるものと仮定すれば、各画素のaとbは2つ以上の入力電圧レベルに対応する画素電流を測定することにより求めることができる。
【0011】
いま、画素pのV−I特性がId=f(a’(Vgs−b’))で表される時、先に求めた平均的な画素のa及びbより、D/A変換の係数をkとして、offset=k(b’−ab/a’)及びgain=a/a’を求め、画像データに求められたgainを乗算し、offsetを加算することで、補正が行える。
【0012】
このような処理を行う場合、図6に示すように、まずγルックアップテーブル(LUT)10において、画像データ(R信号、G信号、B信号)について、画素データと画素電流の関係を比例とするためγ補正を行い、γ補正した画像データを得る。次に、γ補正後の画像データについて、補正演算部12において、補正用ゲインを乗算するとともに、補正用オフセットを加算してムラについて補正する。
【0013】
ムラについて補正された画像データ(R,G,B)は、表示パネル14に供給され、ここで表示される。ここで、画素毎の補正用ゲイン、補正用オフセットは、RAMなどの記憶部に記憶しておき、画像データと同期して読み出され、画像データの補正に利用される。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特許第3887826号公報
【特許文献2】特開2004−264793号公報
【特許文献3】特開2005−284172号公報
【特許文献4】特開2007−86678号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
ここで、VGAサイズのパネルを駆動する場合を考えると、補正データを記憶するRAMからの読み出しデータレートは以下のように計算できる。
【0016】
まず、表示する画像の総ドット数は、
総ドット数=縦×横×RGB=480×640×3=921600
である。
【0017】
従って、60Hzで画面を更新するとすれば、1フレーム、1/60秒の間に921600ドット分の補正データを送り出す必要がある。したがって、補正データのデータレートは、921600×60=55296000=55.296MHz以上となる。補正用オフセット及び補正用ゲインの値をそれぞれ8ビットとすると、16ビット幅のRAMを用いた場合、55.296MHz以上の読み出しレートで読み出す必要があることになる。さらに、より高解像度のディスプレイでは、より高速の読み出しレートが必要となる。
【0018】
コストや回路の簡略化を考えると、画素データと同期して、フラッシュメモリなどの不揮発性メモリから直接データを読み出すことが望ましいが、現時点では標準的なフラッシュメモリの読み出し速度は上記の要求を満たすことができず、RAMを省略するのは難しい。読み出しレートを下げるにはビット幅を増やすなどの工夫が必要になり、コスト、基板面積、などへの影響が出る。
【0019】
また、不要輻射の問題や消費電力の点からもメモリの読み出し周波数は低いことが望ましい。なお、特許文献4では、高速シリアルインターフェースをもつフラッシュメモリから直接データを読み出す工夫がされている。
【課題を解決するための手段】
【0020】
本発明は、各画素の輝度のばらつきを補正するための補正データを記憶しておき、表示の際に、入力信号とこの補正データとで演算を行い輝度ムラの補正を行う、ムラ補正機能を備えた表示装置において、各画素の補正演算を、フレームごとに変更することを特徴とする。
【0021】
また、本発明は、各画素の補正演算は、複数フレームに1度だけ行うことが好適である。
【0022】
また、フレームごとに、補正の対象となる画素の位置を変更することが好適である。
【0023】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、1フレーム毎に各小領域のうちのn/m(mは2以上の整数)画素を補正し、mフレームで表示画素を補正することが好適である。
【0024】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、小領域内の各画素の補正値yをそれぞれ記憶するメモリを備え、各画素についての補正演算を、前記Avを用いて行うフレームと、補正値yを用いて補正を行うフレームとをもつことが好適である。
【0025】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、前記n画素の補正値の平均値Avと小領域内の各画素の補正値yとの演算により導かれるzをそれぞれ記憶するメモリを具え、各画素についての補正演算を、前記Avを用いて行うフレームと、前記Avとzとの演算の逆演算により導かれる補正値yを用いて補正を行うフレームとをもつことが好適である。
【0026】
また、前記小領域が水平走査ライン上の複数画素であることが好適である。
【発明の効果】
【0027】
本発明によれば、補正のやり方をフレーム毎に変更する。従って、複数フレームにおいて補正が完了し、補正データの読み出し周波数を下げることができる。
【図面の簡単な説明】
【0028】
【図1】画素回路の構成を示す図である。
【図2】表示パネルの構成を示す図である。
【図3】データ電圧と駆動電流の関係を示す図である。
【図4】駆動トランジスタにおける駆動電流の相違を示す図である。
【図5】画素のV−I特性を示す図である。
【図6】画像データの補正のための構成を示す図である。
【図7】補正を行う画素の一例を示す図である。
【図8】補正を行う画素の他の例を示す図である。
【図9】実施形態の構成を示すブロック図である。
【図10】他の実施形態の構成を示すブロック図である。
【図11】小領域を説明する図である。
【図12】小領域の補正を説明する図である。
【図13】さらに他の実施形態の構成を示すブロック図である。
【図14】ダブルバッファ32−1の構成を示す図である。
【図15】ダブルバッファ32−2の構成を示す図である。
【図16】各部の信号の状態を示すタイミングチャートである。
【発明を実施するための形態】
【0029】
以下、本発明の実施形態について、図面に基づいて説明する。最も単純な例として、画像データの補正を全ての画素について毎フレーム行うのではなく、画素を複数(m)のグループに分割し、順次フレーム毎に各グループの補正を行う。この場合、各画素のmフレームの平均輝度が目標とする輝度となるように補正値を決定する。例えば、パネル全面にある一定の輝度レベルの画像を表示した場合、それぞれの画素の輝度はmフレームに1度だけ変化するが、mが小さく、また、輝度ムラが少ないときは、人間の目にはフレームごとの輝度変化は捉えられず均一に見える。すなわち、mが小さいときには、従来のように全てのフレームで補正を行うのと視覚上の大きな相違なしに、メモリの読み出し速度を1/mに低下させることができる。
【0030】
図7、図8はそれぞれm=2、4とした場合の各フレームでの補正画素の位置をグレーで示した図である。このように、フレームによって補正する画素の位置を変えることにより、フリッカが目立たないようにする。
【0031】
図9はm=4の時の表示装置の構成を示すブロック図である。画像データである、R信号、G信号、B信号は、γルックアップテーブル10(γLUT:10R,10G,10B)にそれぞれ入力される。このγルックアップテーブル10は、画素データと画素電流の関係を直線とするためのγ補正を行うものであり、γルックアップテーブル10によりγ補正した画像データを得る。このγ補正後の画像データは、補正演算部12(補正演算ブロック12R,12G,12B)に供給され、ここでRGBの画像データについてそれぞれ補正演算がなされ、補正後のRGBの画像データが出力される。
【0032】
そして、本実施形態では、このような補正を4画素の内の1画素についてのみ行い、他の3画素のデータは補正演算を行うことなくそのまま通過させる。そして、補正を行う画素をフレーム毎に変え、4フレームですべての画素の補正を行う。
【0033】
このようにして、得られた間欠的な処理によって、ムラが補正された画像データ(R,G,B)は、データラッチ16aおよびD/A変換器16bを含むソースドライバ16を介し、表示パネル14に供給され、ここで表示される。なお、表示パネル14には、ゲートドライバ18が接続されており、このゲートドライバ18が表示パネル14のどのラインに画像データを供給するかを制御する。
【0034】
表示パネル14は、図2に示されるような構成を有しているとともに、各画素は図1のような構成を有している。従って、D/A変換器16bから供給されるアナログの画像データに基づき各画素の有機EL素子が発光し、表示パネル14における表示が行われる。
【0035】
ここで、タイミング信号発生部20は、画素クロック、水平・垂直同期信号から、各種のタイミング信号を発生するとともに、補正用データが記憶されているRAM22のアドレスを発生する。このRAM22は高速で読み書きができるSRAMやDRAM等で構成されており、電源投入時に、補正データ転送回路を介して外部の不揮発性メモリ24などから補正データ(gain,offset)が補正データ転送回路26を介し送られて記憶される。不揮発性メモリ24としてはフラッシュメモリ等が用いられ、コストとサイズの点でシリアル出力タイプが用いられることが多い。タイミング信号発生部20が、画素毎の画像データに対応して、その画素についての補正データが記憶されているアドレスを発生し、RAM22から画素毎の補正データが読み出され、これらが補正演算部12に供給される。この実施形態においては、この補正演算は上述したように4フレームに1度である。従って、RAM22からの読み出しは、毎フレーム補正を行うのに比べ、1/4の周波数で行われる。なお、m=2の場合には、補正データの読み出し、補正演算が2フレームに1回になるだけであって、同様な構成で対応できる。
【0036】
次に、補正演算部12における補正演算について説明する。平均的な画素の特性の係数を、a,bとし、ある画素の特性の係数をa1,b1とすると、補正値はm=2と4の場合でそれぞれ次のようになる。
【0037】
「m=2の場合」
ある画素を2フレームに1度補正した場合、輝度の平均を標準的な画素の輝度と等しくするためには、式1が成り立つようなVgs2をパネルに入力すればよい。ここで、Vgs1は補正しない駆動トランジスタのソース・ドレイン間電圧であり、Vgs2は補正した電圧である。なお、補正しない駆動トランジスタのソース・ドレイン間電圧Vgs1が対象画素の画像データに対応し、補正した駆動トランジスタのソース・ドレイン間電圧Vgs2が補正後の画像データに対応する。
[式1]
{f(a1(Vgs1−b1))+f(a1(Vgs2−b1))}/2
=f(a(Vgs1−b))
【0038】
ここで、f(x)=xcと表される場合、式1は、式2で表される。
[式2]
{a1c(Vgs1−b1)c+a1c(Vgs2−b1)c}=2ac(Vgs1−b)c
【0039】
これより、式3が導かれる。
[式3]
Vgs2 ={2ac(Vgs1−b)c−a1c(Vgs1−b1)c}1/c/a1+b1
【0040】
「m=4の場合」
ある画素を4フレームに1度補正した場合、輝度の平均を標準的な画素の輝度と等しくするためには、式4が成り立つようなVgs2をパネルに入力すればよい。
[式4]
{3f(a1(Vgs1−b1))+f(a1(Vgs2−b1))}/4
=f(a(Vgs1−b)
【0041】
ここで、f(x)=xc と表される場合、式4は、式5で表される。
[式5]
{3a1c(Vgs1−b1)c+a1c(Vgs2−b1)c}=4ac(Vgs1−b)c
【0042】
これより、式6が導かれる。
[式6]
Vgs2 ={4ac(Vgs1−b)c−3a1c(Vgs1−b1)c}1/c/a1+b1
【0043】
これらの式に従ってmフレームごとに画像データを補正することにより、輝度ムラを低減することができる。
【0044】
すなわち、本実施形態において、補正演算部12では、個々の画素についてmフレームに1度だけ、画像データの補正を行う。そして、この補正は、mフレームにおける補正量の平均が通常の補正量に対応するようにしている。すなわち、mフレーム分の補正量を用いてmフレームに1回補正を行うことで、mフレームの平均として必要な補正を行う。
【0045】
例えば、1分間に60フレームの表示が行われる場合、2フレームに1回程度の補正では、人間の目は平均的な輝度を認識し、ちらつきを感じることはほとんどない。そこで、本実施形態によれば、補正の頻度を減少して、補正の効果を十分得つつ、補正データの読み出し速度を低減することが可能となる。
【0046】
「その他の実施例」
上述の式において、係数cは通常2から3の間の値をとり、[式3]及び[式6]を実現するハードウエアはかなり複雑となる。従って、補正値が比較的小さいとし、次のようにTaylor展開した式の一次の項まで計算して近似的な補正係数を求めて用い、回路を簡略化することもできる。ムラのレベルがそれほど大きくないときはこのようなラフな近似でもムラは大幅に改善できる。
【0047】
「m=2の場合」
Vgs2 ={2a(Vgs1−b)−a1(Vgs1−b1)}/a1+b1
= Vgs1(2a−a1)/a1−2(ab−a1b1)/a1
この場合、図10の回路構成で、
[式7]
offset=2(ab−a1b1)/a1
[式8]
gain=1+2(a/a1−1)
を用いて補正すればよい。
【0048】
「m=4の場合」
Vgs2={4a(Vgs1−b)−3a1(Vgs1−b1)}/a1+b1
= Vgs1(4a−3a1)/a1−4(ab−a1b1)/a1
この場合、図10の回路構成で、
[式9]
offset=4(ab−a1b1)/a1
[式10]
gain=1+4(a/a1−1)
を用いて補正すればよい。
【0049】
一般に、offset、gainは、
[式11]
offset=m(ab−a1b1)/a1
[式12]
gain=1+m(a/a1−1)
で求まる。
【0050】
図10には、m=4の場合で、補正データをフラッシュメモリ30から直接読み出す場合のブロック図を示す。
【0051】
このように、タイミング発生回路28からのアドレス信号、および画素クロックfcの1/4の周波数のタイミング信号(fc/4)に応じて、フラッシュメモリ30から、各画素の補正データ(a1,b1)が出力される。補正演算部12は、補正用ゲイン発生回路12a、補正用オフセット発生回路12b、乗算器12c、加算器12dからなっており、補正用ゲイン発生回路12aにおいて、gainが算出され、補正用オフセット発生回路12bにおいて、offsetが算出される。そして、乗算器12cにおいてgainが乗算され、加算器12dにおいてoffsetが加算され、補正演算がなされる。
【0052】
mの値を大きくしていくと補正するフレームとそうでないフレームの輝度差が大きくなりフリッカが目立ってくる。特に、表示領域の広範囲にわたり緩やかに変化する輝度ムラがあると、画面内のある部分では画面全体の平均輝度から大きくずれた輝度のフレームを挿入する必要が出てくるのでフリッカが顕著に見えてしまう。
【0053】
これを改善するため、フレームごとの輝度変化の差が画面上のどの位置においてもできるだけ小さくなるような演算処理を行う。
【0054】
上記のm=4の場合を例にとり説明する。図11に示すように、表示領域を例えば4×4画素の小領域に分割する。これらの小領域の補正値の平均をAv(p,q)としてメモリに記憶しておく。ここで、p,qは小領域の位置を示す。また、その小領域内の画素の補正値y(i,j)を求め、同様にメモリに記憶しておく。具体的にはオフセットとゲインに関して別々に以下のように演算を行う。
[式13]
y_offset(i,j)=offset(i,j)+3{offset(i,j)−Av_offset(p,q)}
[式14]
y_gain(i,j)=gain(i,j)+3{gain(i,j)−Av_gain(p,q)}
ここで、y_offset(i,j)、Av_offset(p,q)はそれぞれ、座標(i,j)の画素のオフセットに関する補正値yと小領域の補正値の平均Avで、gain(i,j)、Av_gain(p,q)はそれぞれ座標(i,j)の画素のゲインに関する補正値yと小領域の補正値の平均Avである。offset(i,j)及びgain(i,j)は、それぞれ、座標(i,j)の画素における式9、式10でもとまるoffset、gainに相当する。
【0055】
図12に示すように、フレーム1ではy(i,j)、y(i+2,j)、y(i,j+2)、y(i+2,j+2)を、フレーム2ではy(i+1,j)、y(i+3,j)、y(i+1,j+2)、y(i+3,j+2)を、フレーム3ではy(i,j+1)、y(i+2,j+1)、y(i,j+3)、y(i+2,j+3)を、フレーム4ではy(i+1,j+1)、y(i+3,j+1)、y(i+1,j+3)、y(i+3,j+3)を補正値として用いる。各フレームにおいてその他の画素にはAv(p,q)を用いる。
【0056】
すなわち、表示画面上の広い範囲にわたる輝度ムラは、小領域ごとの平均値の補正データで毎フレーム補正される。そして、小領域内の画素間の輝度ムラのみ、4フレームごとに補正することになる。この場合、記憶する補正データの数は、全表示画素数をNとすれば、Av(p,q)の分、N/16だけ増加するが、増加分はもとのデータ量に比べてわずかである。
【0057】
図13はその構成例である。フラッシュメモリ30−1は、各画素の補正データy(i,j)を記憶しており、フラッシュメモリ30−2は、小領域の平均的な補正データAv(p,q)を記憶している。そして、フラッシュメモリ30−1,30−2からの補正データが補正値発生ブロック12eを介し、補正演算ブロック12R,12G,12Bに供給される。
【0058】
フラッシュメモリ30−1からはfc/4のクロックレートで補正データy(i,j)が図14に示すダブルバッファ32−1に読み込まれ、ダブルバッファ32−1からは補正値y(i,j)がfc/2のクロックレートで補正値発生ブロック12eに送られる。また、フラッシュメモリ30−2からはfc/16のクロックレートで小領域の平均補正データAv(p,q)が図15に示すダブルバッファ32−2に読み込まれ、ダブルバッファ32−2からは補正値Av(p,q)がfc/2のクロックレートで補正値発生ブロック12eに送られる。補正値発生ブロック12eでは、水平走査線に沿ってy(i,j)とAv(p,q)を交互に補正演算ブロック12R,12G,12Bに送る。図16に、フレーム1の1ライン目を表示する際の図13のa〜e点におけるデータのタイミング関係を示す。
【0059】
水平ラインjの先頭の画素から水平ライン(j+1)の最後の画素までを表示する2水平走査期間に、水平ライン(j+2)のラインの補正データy(i,j)がフラッシュメモリ30−1からダブルバッファ32−1内のバッファB12へfc/4のクロックレートで読み込まれる。図16におけるdで示されたポイントに該当し、この例では、j=1であり、1,2ライン目の2水平走査期間において、3ライン目の画素の補正値y(1,3),y(3,3),y(5,3),y(7,3)・・・が順に1つおきに読み出され、バッファB12に書き込まれる。
【0060】
一方、バッファB11には、水平ライン(j−2),(j−1)の表示の際に書き込まれた、y(1,1),y(3,1),y(5,1),y(7,1),y(9,1)・・・y(I,1)が書き込まれており、水平ラインjおよび水平ライン(j+1)の表示時には、このバッファB11に記憶されている補正値がy(1,1)から順にfc/2のクロックレートでバッファB11より補正値発生ブロック12eに送られる。このとき、バッファB11のデータはラインjのみに使用され、ライン(j+1)には使用されない。
【0061】
次の(j+2)と(j+3)のラインを表示する際は、R/W信号が切り替わり、バッファB11が書き込み、バッファB12が読み出しのモードとなり、同時に、SW11とSW12がそれぞれ切り替わる。同様にして、それ以降も2水平ラインごとにR/W信号が切り替わり、各バッファB11,B12は書き込みと読み出しが繰り返される。
【0062】
一方、水平ラインjの先頭の画素から水平ライン(j+3)の最後の画素までを表示する4水平走査期間に、水平ライン(j+4)から水平ライン(j+7)までに含まれる小領域の平均補正データ、すなわちAv(1,q+1),Av(2,q+1),・・・Av(P,q+1)がフラッシュメモリ30−2から読み出され、ダブルバッファ32−2内のバッファB22へ、fc/16のクロックレートで書き込まれる。ここで、この例ではq=1であり、Av(1,1),Av(2,1),Av(3,1)が読み出される。なお、Pは水平方向の小領域数である。
【0063】
また、この水平ラインjから水平ライン(j+3)の表示時は、バッファB21内にすでに書き込まれているAv(1,q)からAv(P,q)のデータがfc/4のクロックレートで補正値発生ブロック12eに送られる。すなわち、バッファB21のデータが4ラインにわたり繰り返し使用される。次の(j+4)から(j+7)のラインを表示する際は、R/W信号が切り替わり、バッファB21が書き込み、バッファB22が読み出しのモードとなり、同時に、SW21とSW22がそれぞれ切り替わる。同様にして、それ以降も4水平ラインごとにR/W信号が切り替わり、各バッファB21,B22は書き込みと読み出しが繰り返される。
【0064】
この例では、フラッシュメモリを2つ使用しているが、1つのフラッシュメモリにAvとyを記憶し、メモリの個数を減らすことも可能である。この場合は、メモリのビット幅を同じとした場合にはデータ量が増える分、読み出しクロック周波数を上げる必要がある。上述した例では、yを4回読み出すごとに、Avを1回読み出す必要があるので、読み出しクロック周波数は、最小でも5fc/16となる。
【0065】
ここで述べた小領域は各水平ライン、または水平ライン上の複数画素でもよい。この場合は、ラインバッファが必要でなくなり、回路が簡単化できるという利点がある。
【0066】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、それらn画素の補正データの平均値Avと、前記n画素の補正データの平均値Avと小領域内の各画素の補正値yとの演算により導かれるzをそれぞれ記憶するメモリを備えることも好適である。例えば、平均値Avと各画素の補正値yの差分を各画素のデータzとすることで、保存するデータの値を小さくすることができる。そして、読み出したzについて、Avを利用して逆演算(例えば加算)を行うことで各画素のyを算出して、補正に利用することができる。
【符号の説明】
【0067】
10 γルックアップテーブル、12 補正演算部、14 表示パネル、16 ソースドライバ、18 ゲートドライバ、20 タイミング信号発生部、24 不揮発性メモリ、26 補正データ転送回路、28 タイミング発生回路、30 フラッシュメモリ、32 ダブルバッファ。
【技術分野】
【0001】
本発明は、表示装置における輝度ムラの補正に関する。
【背景技術】
【0002】
図1に基本的なアクティブ型の有機EL表示装置における1画素分の回路(画素回路)の構成を、図2に表示パネルの構成と入力信号を示す。
【0003】
水平方向に伸びるゲートライン(Gate)をハイレベルにして、nチャネルの選択TFT2をオンし、その状態で垂直方向に伸びるデータライン(Data)に表示輝度に応じた電圧を有するデータ信号(画素データ)をのせることで、データ信号が保持容量Cに書き込まれる。これによって、pチャネルの駆動TFT1のゲートがデータ信号に応じた電圧に設定され、データ信号に応じた駆動電流が有機EL素子に供給され、有機EL素子が発光する。
【0004】
図2において、画像データ、水平同期信号(HD)、画素クロック、その他駆動信号は、ソースドライバに供給される。画像データ信号は画素クロックに同期してソースドライバに送られ、1水平ライン分の画素が取り込まれたところで内部のラッチ回路に保持され、いっせいにD/A変換して対応する列のデータライン(Data)に供給される。また、水平同期信号(HD)、その他の駆動信号および垂直同期信号(VD)は、ゲートドライバに供給される。ゲートドライバは、各行に沿って水平方向に配置されたゲートライン(Gate)を順次オンして、画素データが対応する行の画素に供給されるように制御する。なお、マトリクス状に配置された画素部には、図1の画素回路が設けられている。また、電源ラインPVDDは、画素列に沿って垂直方向に配置され、CVは、有機EL素子の陰極が全画素共通に設けられて、電源CVに接続される。
【0005】
このような構成によって、データが水平ライン単位で各画素に順次書き込まれ、書き込まれたデータに従った表示が各画素にて行われ、パネルとしての画面表示が行われる。
【0006】
ここで、有機EL素子の発光量と電流はほぼ比例関係にある。通常、駆動TFTのゲート−PVdd間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧(Vth)を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【0007】
図3は駆動TFTの入力信号電圧(データラインDataの電圧)に対する有機EL素子に流れる電流CV電流(輝度に対応する)の関係を示している。そして、黒レベル電圧として、Vbを与え、白レベル電圧として、Vwを与えるように、データ信号を決定することで、有機EL素子における適切な階調制御を行うことができる。
【0008】
すなわち、画素をある信号電圧でドライブした時の輝度は駆動TFTの閾値電圧(Vth)によって異なり、PVdd(電源電圧)−Vth(閾値電圧)付近の入力電圧が、黒を表示する時の信号電圧に対応する。また、TFTのV−Iカーブの傾き(μ)も同様にばらつくことがあり、この場合は図4に示すように、同じ輝度を出すための入力振幅(Vp−p)も異なる。
【0009】
パネル内のTFTのVthやμがばらつくと、通常は輝度ムラとなる。この輝度ムラを補正する目的で、各画素をそれぞれいくつかの信号レベルで点灯した際に流れるパネル電流を測定し、個々のTFTのV−Iカーブを求めることが行われている。
【0010】
図5に補正データの計算方法を示す。まず、いくつかの画素の電圧対電流特性を測定することにより、そのパネルの標準的な画素のV−I特性のカーブを求める。このカーブがId=f(a(Vgs−b))という式で表されると仮定して関数f(x)を決定する。このパネルの全ての画素の特性はこのf(x)で表され、特性のばらつきは係数aと係数bの違いによるものと仮定すれば、各画素のaとbは2つ以上の入力電圧レベルに対応する画素電流を測定することにより求めることができる。
【0011】
いま、画素pのV−I特性がId=f(a’(Vgs−b’))で表される時、先に求めた平均的な画素のa及びbより、D/A変換の係数をkとして、offset=k(b’−ab/a’)及びgain=a/a’を求め、画像データに求められたgainを乗算し、offsetを加算することで、補正が行える。
【0012】
このような処理を行う場合、図6に示すように、まずγルックアップテーブル(LUT)10において、画像データ(R信号、G信号、B信号)について、画素データと画素電流の関係を比例とするためγ補正を行い、γ補正した画像データを得る。次に、γ補正後の画像データについて、補正演算部12において、補正用ゲインを乗算するとともに、補正用オフセットを加算してムラについて補正する。
【0013】
ムラについて補正された画像データ(R,G,B)は、表示パネル14に供給され、ここで表示される。ここで、画素毎の補正用ゲイン、補正用オフセットは、RAMなどの記憶部に記憶しておき、画像データと同期して読み出され、画像データの補正に利用される。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特許第3887826号公報
【特許文献2】特開2004−264793号公報
【特許文献3】特開2005−284172号公報
【特許文献4】特開2007−86678号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
ここで、VGAサイズのパネルを駆動する場合を考えると、補正データを記憶するRAMからの読み出しデータレートは以下のように計算できる。
【0016】
まず、表示する画像の総ドット数は、
総ドット数=縦×横×RGB=480×640×3=921600
である。
【0017】
従って、60Hzで画面を更新するとすれば、1フレーム、1/60秒の間に921600ドット分の補正データを送り出す必要がある。したがって、補正データのデータレートは、921600×60=55296000=55.296MHz以上となる。補正用オフセット及び補正用ゲインの値をそれぞれ8ビットとすると、16ビット幅のRAMを用いた場合、55.296MHz以上の読み出しレートで読み出す必要があることになる。さらに、より高解像度のディスプレイでは、より高速の読み出しレートが必要となる。
【0018】
コストや回路の簡略化を考えると、画素データと同期して、フラッシュメモリなどの不揮発性メモリから直接データを読み出すことが望ましいが、現時点では標準的なフラッシュメモリの読み出し速度は上記の要求を満たすことができず、RAMを省略するのは難しい。読み出しレートを下げるにはビット幅を増やすなどの工夫が必要になり、コスト、基板面積、などへの影響が出る。
【0019】
また、不要輻射の問題や消費電力の点からもメモリの読み出し周波数は低いことが望ましい。なお、特許文献4では、高速シリアルインターフェースをもつフラッシュメモリから直接データを読み出す工夫がされている。
【課題を解決するための手段】
【0020】
本発明は、各画素の輝度のばらつきを補正するための補正データを記憶しておき、表示の際に、入力信号とこの補正データとで演算を行い輝度ムラの補正を行う、ムラ補正機能を備えた表示装置において、各画素の補正演算を、フレームごとに変更することを特徴とする。
【0021】
また、本発明は、各画素の補正演算は、複数フレームに1度だけ行うことが好適である。
【0022】
また、フレームごとに、補正の対象となる画素の位置を変更することが好適である。
【0023】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、1フレーム毎に各小領域のうちのn/m(mは2以上の整数)画素を補正し、mフレームで表示画素を補正することが好適である。
【0024】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、小領域内の各画素の補正値yをそれぞれ記憶するメモリを備え、各画素についての補正演算を、前記Avを用いて行うフレームと、補正値yを用いて補正を行うフレームとをもつことが好適である。
【0025】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、前記n画素の補正値の平均値Avと小領域内の各画素の補正値yとの演算により導かれるzをそれぞれ記憶するメモリを具え、各画素についての補正演算を、前記Avを用いて行うフレームと、前記Avとzとの演算の逆演算により導かれる補正値yを用いて補正を行うフレームとをもつことが好適である。
【0026】
また、前記小領域が水平走査ライン上の複数画素であることが好適である。
【発明の効果】
【0027】
本発明によれば、補正のやり方をフレーム毎に変更する。従って、複数フレームにおいて補正が完了し、補正データの読み出し周波数を下げることができる。
【図面の簡単な説明】
【0028】
【図1】画素回路の構成を示す図である。
【図2】表示パネルの構成を示す図である。
【図3】データ電圧と駆動電流の関係を示す図である。
【図4】駆動トランジスタにおける駆動電流の相違を示す図である。
【図5】画素のV−I特性を示す図である。
【図6】画像データの補正のための構成を示す図である。
【図7】補正を行う画素の一例を示す図である。
【図8】補正を行う画素の他の例を示す図である。
【図9】実施形態の構成を示すブロック図である。
【図10】他の実施形態の構成を示すブロック図である。
【図11】小領域を説明する図である。
【図12】小領域の補正を説明する図である。
【図13】さらに他の実施形態の構成を示すブロック図である。
【図14】ダブルバッファ32−1の構成を示す図である。
【図15】ダブルバッファ32−2の構成を示す図である。
【図16】各部の信号の状態を示すタイミングチャートである。
【発明を実施するための形態】
【0029】
以下、本発明の実施形態について、図面に基づいて説明する。最も単純な例として、画像データの補正を全ての画素について毎フレーム行うのではなく、画素を複数(m)のグループに分割し、順次フレーム毎に各グループの補正を行う。この場合、各画素のmフレームの平均輝度が目標とする輝度となるように補正値を決定する。例えば、パネル全面にある一定の輝度レベルの画像を表示した場合、それぞれの画素の輝度はmフレームに1度だけ変化するが、mが小さく、また、輝度ムラが少ないときは、人間の目にはフレームごとの輝度変化は捉えられず均一に見える。すなわち、mが小さいときには、従来のように全てのフレームで補正を行うのと視覚上の大きな相違なしに、メモリの読み出し速度を1/mに低下させることができる。
【0030】
図7、図8はそれぞれm=2、4とした場合の各フレームでの補正画素の位置をグレーで示した図である。このように、フレームによって補正する画素の位置を変えることにより、フリッカが目立たないようにする。
【0031】
図9はm=4の時の表示装置の構成を示すブロック図である。画像データである、R信号、G信号、B信号は、γルックアップテーブル10(γLUT:10R,10G,10B)にそれぞれ入力される。このγルックアップテーブル10は、画素データと画素電流の関係を直線とするためのγ補正を行うものであり、γルックアップテーブル10によりγ補正した画像データを得る。このγ補正後の画像データは、補正演算部12(補正演算ブロック12R,12G,12B)に供給され、ここでRGBの画像データについてそれぞれ補正演算がなされ、補正後のRGBの画像データが出力される。
【0032】
そして、本実施形態では、このような補正を4画素の内の1画素についてのみ行い、他の3画素のデータは補正演算を行うことなくそのまま通過させる。そして、補正を行う画素をフレーム毎に変え、4フレームですべての画素の補正を行う。
【0033】
このようにして、得られた間欠的な処理によって、ムラが補正された画像データ(R,G,B)は、データラッチ16aおよびD/A変換器16bを含むソースドライバ16を介し、表示パネル14に供給され、ここで表示される。なお、表示パネル14には、ゲートドライバ18が接続されており、このゲートドライバ18が表示パネル14のどのラインに画像データを供給するかを制御する。
【0034】
表示パネル14は、図2に示されるような構成を有しているとともに、各画素は図1のような構成を有している。従って、D/A変換器16bから供給されるアナログの画像データに基づき各画素の有機EL素子が発光し、表示パネル14における表示が行われる。
【0035】
ここで、タイミング信号発生部20は、画素クロック、水平・垂直同期信号から、各種のタイミング信号を発生するとともに、補正用データが記憶されているRAM22のアドレスを発生する。このRAM22は高速で読み書きができるSRAMやDRAM等で構成されており、電源投入時に、補正データ転送回路を介して外部の不揮発性メモリ24などから補正データ(gain,offset)が補正データ転送回路26を介し送られて記憶される。不揮発性メモリ24としてはフラッシュメモリ等が用いられ、コストとサイズの点でシリアル出力タイプが用いられることが多い。タイミング信号発生部20が、画素毎の画像データに対応して、その画素についての補正データが記憶されているアドレスを発生し、RAM22から画素毎の補正データが読み出され、これらが補正演算部12に供給される。この実施形態においては、この補正演算は上述したように4フレームに1度である。従って、RAM22からの読み出しは、毎フレーム補正を行うのに比べ、1/4の周波数で行われる。なお、m=2の場合には、補正データの読み出し、補正演算が2フレームに1回になるだけであって、同様な構成で対応できる。
【0036】
次に、補正演算部12における補正演算について説明する。平均的な画素の特性の係数を、a,bとし、ある画素の特性の係数をa1,b1とすると、補正値はm=2と4の場合でそれぞれ次のようになる。
【0037】
「m=2の場合」
ある画素を2フレームに1度補正した場合、輝度の平均を標準的な画素の輝度と等しくするためには、式1が成り立つようなVgs2をパネルに入力すればよい。ここで、Vgs1は補正しない駆動トランジスタのソース・ドレイン間電圧であり、Vgs2は補正した電圧である。なお、補正しない駆動トランジスタのソース・ドレイン間電圧Vgs1が対象画素の画像データに対応し、補正した駆動トランジスタのソース・ドレイン間電圧Vgs2が補正後の画像データに対応する。
[式1]
{f(a1(Vgs1−b1))+f(a1(Vgs2−b1))}/2
=f(a(Vgs1−b))
【0038】
ここで、f(x)=xcと表される場合、式1は、式2で表される。
[式2]
{a1c(Vgs1−b1)c+a1c(Vgs2−b1)c}=2ac(Vgs1−b)c
【0039】
これより、式3が導かれる。
[式3]
Vgs2 ={2ac(Vgs1−b)c−a1c(Vgs1−b1)c}1/c/a1+b1
【0040】
「m=4の場合」
ある画素を4フレームに1度補正した場合、輝度の平均を標準的な画素の輝度と等しくするためには、式4が成り立つようなVgs2をパネルに入力すればよい。
[式4]
{3f(a1(Vgs1−b1))+f(a1(Vgs2−b1))}/4
=f(a(Vgs1−b)
【0041】
ここで、f(x)=xc と表される場合、式4は、式5で表される。
[式5]
{3a1c(Vgs1−b1)c+a1c(Vgs2−b1)c}=4ac(Vgs1−b)c
【0042】
これより、式6が導かれる。
[式6]
Vgs2 ={4ac(Vgs1−b)c−3a1c(Vgs1−b1)c}1/c/a1+b1
【0043】
これらの式に従ってmフレームごとに画像データを補正することにより、輝度ムラを低減することができる。
【0044】
すなわち、本実施形態において、補正演算部12では、個々の画素についてmフレームに1度だけ、画像データの補正を行う。そして、この補正は、mフレームにおける補正量の平均が通常の補正量に対応するようにしている。すなわち、mフレーム分の補正量を用いてmフレームに1回補正を行うことで、mフレームの平均として必要な補正を行う。
【0045】
例えば、1分間に60フレームの表示が行われる場合、2フレームに1回程度の補正では、人間の目は平均的な輝度を認識し、ちらつきを感じることはほとんどない。そこで、本実施形態によれば、補正の頻度を減少して、補正の効果を十分得つつ、補正データの読み出し速度を低減することが可能となる。
【0046】
「その他の実施例」
上述の式において、係数cは通常2から3の間の値をとり、[式3]及び[式6]を実現するハードウエアはかなり複雑となる。従って、補正値が比較的小さいとし、次のようにTaylor展開した式の一次の項まで計算して近似的な補正係数を求めて用い、回路を簡略化することもできる。ムラのレベルがそれほど大きくないときはこのようなラフな近似でもムラは大幅に改善できる。
【0047】
「m=2の場合」
Vgs2 ={2a(Vgs1−b)−a1(Vgs1−b1)}/a1+b1
= Vgs1(2a−a1)/a1−2(ab−a1b1)/a1
この場合、図10の回路構成で、
[式7]
offset=2(ab−a1b1)/a1
[式8]
gain=1+2(a/a1−1)
を用いて補正すればよい。
【0048】
「m=4の場合」
Vgs2={4a(Vgs1−b)−3a1(Vgs1−b1)}/a1+b1
= Vgs1(4a−3a1)/a1−4(ab−a1b1)/a1
この場合、図10の回路構成で、
[式9]
offset=4(ab−a1b1)/a1
[式10]
gain=1+4(a/a1−1)
を用いて補正すればよい。
【0049】
一般に、offset、gainは、
[式11]
offset=m(ab−a1b1)/a1
[式12]
gain=1+m(a/a1−1)
で求まる。
【0050】
図10には、m=4の場合で、補正データをフラッシュメモリ30から直接読み出す場合のブロック図を示す。
【0051】
このように、タイミング発生回路28からのアドレス信号、および画素クロックfcの1/4の周波数のタイミング信号(fc/4)に応じて、フラッシュメモリ30から、各画素の補正データ(a1,b1)が出力される。補正演算部12は、補正用ゲイン発生回路12a、補正用オフセット発生回路12b、乗算器12c、加算器12dからなっており、補正用ゲイン発生回路12aにおいて、gainが算出され、補正用オフセット発生回路12bにおいて、offsetが算出される。そして、乗算器12cにおいてgainが乗算され、加算器12dにおいてoffsetが加算され、補正演算がなされる。
【0052】
mの値を大きくしていくと補正するフレームとそうでないフレームの輝度差が大きくなりフリッカが目立ってくる。特に、表示領域の広範囲にわたり緩やかに変化する輝度ムラがあると、画面内のある部分では画面全体の平均輝度から大きくずれた輝度のフレームを挿入する必要が出てくるのでフリッカが顕著に見えてしまう。
【0053】
これを改善するため、フレームごとの輝度変化の差が画面上のどの位置においてもできるだけ小さくなるような演算処理を行う。
【0054】
上記のm=4の場合を例にとり説明する。図11に示すように、表示領域を例えば4×4画素の小領域に分割する。これらの小領域の補正値の平均をAv(p,q)としてメモリに記憶しておく。ここで、p,qは小領域の位置を示す。また、その小領域内の画素の補正値y(i,j)を求め、同様にメモリに記憶しておく。具体的にはオフセットとゲインに関して別々に以下のように演算を行う。
[式13]
y_offset(i,j)=offset(i,j)+3{offset(i,j)−Av_offset(p,q)}
[式14]
y_gain(i,j)=gain(i,j)+3{gain(i,j)−Av_gain(p,q)}
ここで、y_offset(i,j)、Av_offset(p,q)はそれぞれ、座標(i,j)の画素のオフセットに関する補正値yと小領域の補正値の平均Avで、gain(i,j)、Av_gain(p,q)はそれぞれ座標(i,j)の画素のゲインに関する補正値yと小領域の補正値の平均Avである。offset(i,j)及びgain(i,j)は、それぞれ、座標(i,j)の画素における式9、式10でもとまるoffset、gainに相当する。
【0055】
図12に示すように、フレーム1ではy(i,j)、y(i+2,j)、y(i,j+2)、y(i+2,j+2)を、フレーム2ではy(i+1,j)、y(i+3,j)、y(i+1,j+2)、y(i+3,j+2)を、フレーム3ではy(i,j+1)、y(i+2,j+1)、y(i,j+3)、y(i+2,j+3)を、フレーム4ではy(i+1,j+1)、y(i+3,j+1)、y(i+1,j+3)、y(i+3,j+3)を補正値として用いる。各フレームにおいてその他の画素にはAv(p,q)を用いる。
【0056】
すなわち、表示画面上の広い範囲にわたる輝度ムラは、小領域ごとの平均値の補正データで毎フレーム補正される。そして、小領域内の画素間の輝度ムラのみ、4フレームごとに補正することになる。この場合、記憶する補正データの数は、全表示画素数をNとすれば、Av(p,q)の分、N/16だけ増加するが、増加分はもとのデータ量に比べてわずかである。
【0057】
図13はその構成例である。フラッシュメモリ30−1は、各画素の補正データy(i,j)を記憶しており、フラッシュメモリ30−2は、小領域の平均的な補正データAv(p,q)を記憶している。そして、フラッシュメモリ30−1,30−2からの補正データが補正値発生ブロック12eを介し、補正演算ブロック12R,12G,12Bに供給される。
【0058】
フラッシュメモリ30−1からはfc/4のクロックレートで補正データy(i,j)が図14に示すダブルバッファ32−1に読み込まれ、ダブルバッファ32−1からは補正値y(i,j)がfc/2のクロックレートで補正値発生ブロック12eに送られる。また、フラッシュメモリ30−2からはfc/16のクロックレートで小領域の平均補正データAv(p,q)が図15に示すダブルバッファ32−2に読み込まれ、ダブルバッファ32−2からは補正値Av(p,q)がfc/2のクロックレートで補正値発生ブロック12eに送られる。補正値発生ブロック12eでは、水平走査線に沿ってy(i,j)とAv(p,q)を交互に補正演算ブロック12R,12G,12Bに送る。図16に、フレーム1の1ライン目を表示する際の図13のa〜e点におけるデータのタイミング関係を示す。
【0059】
水平ラインjの先頭の画素から水平ライン(j+1)の最後の画素までを表示する2水平走査期間に、水平ライン(j+2)のラインの補正データy(i,j)がフラッシュメモリ30−1からダブルバッファ32−1内のバッファB12へfc/4のクロックレートで読み込まれる。図16におけるdで示されたポイントに該当し、この例では、j=1であり、1,2ライン目の2水平走査期間において、3ライン目の画素の補正値y(1,3),y(3,3),y(5,3),y(7,3)・・・が順に1つおきに読み出され、バッファB12に書き込まれる。
【0060】
一方、バッファB11には、水平ライン(j−2),(j−1)の表示の際に書き込まれた、y(1,1),y(3,1),y(5,1),y(7,1),y(9,1)・・・y(I,1)が書き込まれており、水平ラインjおよび水平ライン(j+1)の表示時には、このバッファB11に記憶されている補正値がy(1,1)から順にfc/2のクロックレートでバッファB11より補正値発生ブロック12eに送られる。このとき、バッファB11のデータはラインjのみに使用され、ライン(j+1)には使用されない。
【0061】
次の(j+2)と(j+3)のラインを表示する際は、R/W信号が切り替わり、バッファB11が書き込み、バッファB12が読み出しのモードとなり、同時に、SW11とSW12がそれぞれ切り替わる。同様にして、それ以降も2水平ラインごとにR/W信号が切り替わり、各バッファB11,B12は書き込みと読み出しが繰り返される。
【0062】
一方、水平ラインjの先頭の画素から水平ライン(j+3)の最後の画素までを表示する4水平走査期間に、水平ライン(j+4)から水平ライン(j+7)までに含まれる小領域の平均補正データ、すなわちAv(1,q+1),Av(2,q+1),・・・Av(P,q+1)がフラッシュメモリ30−2から読み出され、ダブルバッファ32−2内のバッファB22へ、fc/16のクロックレートで書き込まれる。ここで、この例ではq=1であり、Av(1,1),Av(2,1),Av(3,1)が読み出される。なお、Pは水平方向の小領域数である。
【0063】
また、この水平ラインjから水平ライン(j+3)の表示時は、バッファB21内にすでに書き込まれているAv(1,q)からAv(P,q)のデータがfc/4のクロックレートで補正値発生ブロック12eに送られる。すなわち、バッファB21のデータが4ラインにわたり繰り返し使用される。次の(j+4)から(j+7)のラインを表示する際は、R/W信号が切り替わり、バッファB21が書き込み、バッファB22が読み出しのモードとなり、同時に、SW21とSW22がそれぞれ切り替わる。同様にして、それ以降も4水平ラインごとにR/W信号が切り替わり、各バッファB21,B22は書き込みと読み出しが繰り返される。
【0064】
この例では、フラッシュメモリを2つ使用しているが、1つのフラッシュメモリにAvとyを記憶し、メモリの個数を減らすことも可能である。この場合は、メモリのビット幅を同じとした場合にはデータ量が増える分、読み出しクロック周波数を上げる必要がある。上述した例では、yを4回読み出すごとに、Avを1回読み出す必要があるので、読み出しクロック周波数は、最小でも5fc/16となる。
【0065】
ここで述べた小領域は各水平ライン、または水平ライン上の複数画素でもよい。この場合は、ラインバッファが必要でなくなり、回路が簡単化できるという利点がある。
【0066】
また、表示領域をn(nは2以上の整数)画素単位の小領域に分割し、それらn画素の補正データの平均値Avと、前記n画素の補正データの平均値Avと小領域内の各画素の補正値yとの演算により導かれるzをそれぞれ記憶するメモリを備えることも好適である。例えば、平均値Avと各画素の補正値yの差分を各画素のデータzとすることで、保存するデータの値を小さくすることができる。そして、読み出したzについて、Avを利用して逆演算(例えば加算)を行うことで各画素のyを算出して、補正に利用することができる。
【符号の説明】
【0067】
10 γルックアップテーブル、12 補正演算部、14 表示パネル、16 ソースドライバ、18 ゲートドライバ、20 タイミング信号発生部、24 不揮発性メモリ、26 補正データ転送回路、28 タイミング発生回路、30 フラッシュメモリ、32 ダブルバッファ。
【特許請求の範囲】
【請求項1】
各画素の輝度のばらつきを補正するための補正データを記憶しておき、表示の際に、入力信号とこの補正データとで演算を行い輝度ムラの補正を行う、ムラ補正機能を備えた表示装置において、
各画素の補正演算を、フレームごとに変更することを特徴とする表示装置。
【請求項2】
請求項1に記載の表示装置であって、
各画素の補正演算は、複数フレームに1度だけ行うことを特徴とする表示装置。
【請求項3】
請求項1または2に記載の表示装置であって、
フレームごとに、補正の対象となる画素の位置を変更することを特徴とする表示装置。
【請求項4】
請求項1に記載の表示装置であって、
表示領域をn(nは2以上の整数)画素単位の小領域に分割し、1フレーム毎に各小領域のうちのn/m(mは2以上の整数)画素を補正し、mフレームで表示画素を補正することを特徴とする表示装置。
【請求項5】
請求項1に記載の表示装置であって、
表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、小領域内の各画素の補正値yを記憶するメモリを備え、
各画素についての補正演算を、前記Avを用いて行うフレームと、補正値yを用いて補正を行うフレームとをもつことを特徴とする表示装置。
【請求項6】
請求項1に記載の表示装置であって、
表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、前記n画素の補正値の平均値Avと小領域内の各画素の補正値yとの演算により導かれるzを記憶するメモリを具え、各画素についての補正演算を、前記Avを用いて行うフレームと、前記Avとzとの演算の逆演算により導かれる補正値yを用いて補正を行うフレームとをもつことを特徴とする表示装置。
【請求項7】
請求項5または6に記載の表示装置であって、
前記小領域が水平走査ライン上の複数画素であることを特徴とする表示装置。
【請求項1】
各画素の輝度のばらつきを補正するための補正データを記憶しておき、表示の際に、入力信号とこの補正データとで演算を行い輝度ムラの補正を行う、ムラ補正機能を備えた表示装置において、
各画素の補正演算を、フレームごとに変更することを特徴とする表示装置。
【請求項2】
請求項1に記載の表示装置であって、
各画素の補正演算は、複数フレームに1度だけ行うことを特徴とする表示装置。
【請求項3】
請求項1または2に記載の表示装置であって、
フレームごとに、補正の対象となる画素の位置を変更することを特徴とする表示装置。
【請求項4】
請求項1に記載の表示装置であって、
表示領域をn(nは2以上の整数)画素単位の小領域に分割し、1フレーム毎に各小領域のうちのn/m(mは2以上の整数)画素を補正し、mフレームで表示画素を補正することを特徴とする表示装置。
【請求項5】
請求項1に記載の表示装置であって、
表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、小領域内の各画素の補正値yを記憶するメモリを備え、
各画素についての補正演算を、前記Avを用いて行うフレームと、補正値yを用いて補正を行うフレームとをもつことを特徴とする表示装置。
【請求項6】
請求項1に記載の表示装置であって、
表示領域をn(nは2以上の整数)画素単位の小領域に分割し、この小領域のn画素の補正値の平均値Avと、前記n画素の補正値の平均値Avと小領域内の各画素の補正値yとの演算により導かれるzを記憶するメモリを具え、各画素についての補正演算を、前記Avを用いて行うフレームと、前記Avとzとの演算の逆演算により導かれる補正値yを用いて補正を行うフレームとをもつことを特徴とする表示装置。
【請求項7】
請求項5または6に記載の表示装置であって、
前記小領域が水平走査ライン上の複数画素であることを特徴とする表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2010−256504(P2010−256504A)
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願番号】特願2009−104614(P2009−104614)
【出願日】平成21年4月23日(2009.4.23)
【出願人】(510048417)グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】GLOBAL OLED TECHNOLOGY LLC.
【住所又は居所原語表記】1209 Orange Street, Wilmington, Delaware 19801, United States of America
【Fターム(参考)】
【公開日】平成22年11月11日(2010.11.11)
【国際特許分類】
【出願日】平成21年4月23日(2009.4.23)
【出願人】(510048417)グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー (95)
【氏名又は名称原語表記】GLOBAL OLED TECHNOLOGY LLC.
【住所又は居所原語表記】1209 Orange Street, Wilmington, Delaware 19801, United States of America
【Fターム(参考)】
[ Back to top ]