表示駆動装置及び表示装置
【課題】 表示画素に設けられた発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素への表示データの書込動作に際し、書込不足による表示画質の劣化を抑制することができるとともに、表示パネルの大画面化や高精細化に良好に対応することができる表示駆動装置及び表示装置を提供する。
【解決手段】 表示装置１００は、少なくとも、各行ごとの走査ラインＳＬｉと各列ごとのデータライン群ＤＧｊを構成するデータラインＤＬja、ＤＬjbとの各交点に接続された表示画素ＥＭが配列された表示パネル１１０と、各走査ラインＳＬｉに走査信号Ｖselを印加して、特定の行の表示画素を選択状態に設定する走査ドライバ１２０と、表示データに基づく階調電流Ｉpixを生成して、所定のタイミングで各列のデータラインＤＬja、ＤＬjbに順次（交互に）出力するデータドライバ１３０と、を備えている。
【解決手段】 表示装置１００は、少なくとも、各行ごとの走査ラインＳＬｉと各列ごとのデータライン群ＤＧｊを構成するデータラインＤＬja、ＤＬjbとの各交点に接続された表示画素ＥＭが配列された表示パネル１１０と、各走査ラインＳＬｉに走査信号Ｖselを印加して、特定の行の表示画素を選択状態に設定する走査ドライバ１２０と、表示データに基づく階調電流Ｉpixを生成して、所定のタイミングで各列のデータラインＤＬja、ＤＬjbに順次（交互に）出力するデータドライバ１３０と、を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動装置及び表示装置に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型の発光素子を備えた表示画素を、複数配列してなる表示パネルに適用可能な表示駆動装置、及び、該表示装置に関する。
【背景技術】
【０００２】
従来、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のように、供給される駆動電流の電流値に応じて所定の輝度階調で発光動作する電流制御型の発光素子を備えた表示画素を、２次元配列した表示パネルを具備する発光素子型のディスプレイ（表示装置）が知られている。
【０００３】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、近年普及が著しい液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、発光素子型の表示画素から構成されるため、液晶表示装置の場合のように、バックライトを必要としないので、一層の薄型軽量化が可能である、という極めて優位な特徴を有しており、次世代のディスプレイとして研究開発が盛んに行われている。
【０００４】
図１１は、従来技術における発光素子型ディスプレイの要部構成例を示す概略図であり、図１２は、従来技術における発光素子型ディスプレイに適用される表示画素の構成例を示す等価回路図である。
図１１に示すように、従来技術における発光素子型ディスプレイは、概略、相互に直交するように配設された複数の走査ラインＳＬと複数のデータラインＤＬとの各交点近傍に、例えば、後述する発光駆動回路（画素駆動回路）及び電流制御型の発光素子（有機ＥＬ素子）を備えた複数の表示画素ＥＭがマトリクス状（ｎ行×ｍ列）に配列された表示パネル１１０Ｐと、該表示パネル１１０Ｐの走査ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次走査信号Ｖselを印加することにより、行ごとの表示画素ＥＭを選択状態に設定（走査）する走査ドライバ１２０Ｐと、表示パネル１１０ＰのデータラインＤＬに接続され、表示データを取り込んで、所定のタイミングで各データラインＤＬへ表示データに応じた階調電流（階調信号）ＩＰpixを供給するデータドライバ１３０Ｐと、を備えた構成を有している。
【０００５】
このようなディスプレイにおいて、例えば、外部から供給されるタイミング信号に基づいて生成される走査制御信号及びデータ制御信号等により、走査ドライバ１２０Ｐ及びデータドライバ１３０Ｐの動作状態が制御されて、走査信号の印加により選択状態に設定された各行の表示画素に、表示データに応じた階調電流を書き込むことにより、各表示画素が所定の輝度階調で発光動作して、所望の画像情報が表示される。
【０００６】
そして、このような発光素子型ディスプレイにおいては、上述した電流制御型の発光素子を発光制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献１等に記載されているように、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光制御するための複数のスイッチング手段からなる駆動回路（以下、便宜的に「発光駆動回路」と記す）を備えたものが知られている。
【０００７】
具体的には、特許文献１等に記載された表示画素は、図１２に示すように、相互に並行して配設された一対の走査ラインＳＬ１、ＳＬ２とデータラインＤＬとの各交点近傍に、ゲート端子が走査ラインＳＬ１に、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１１に各々接続された薄膜トランジスタＴｒ１１１と、ゲート端子が走査ラインＳＬ２に、ソース端子及びドレイン端子が接点Ｎ１１１及び接点Ｎ１１２に各々接続された薄膜トランジスタＴｒ１１２と、ゲート端子が接点Ｎ１１２に、ドレイン端子が接点Ｎ１１１に各々接続され、ソース端子に高電源電圧Ｖddが印加された薄膜トランジスタＴｒ１１３と、ゲート端子が接点Ｎ１１２に接続され、ソース端子に高電源電圧Ｖddが印加された薄膜トランジスタＴｒ１１４と、を備えた画素駆動回路ＤＰ１、及び、階画素駆動回路ＤＰ１の薄膜トランジスタＴｒ１１４のドレイン端子にアノード端子が接続され、カソード端子に接地電位が印加された有機ＥＬ素子ＯＥＬを有して構成されている。
【０００８】
ここで、図１２において、薄膜トランジスタＴｒ１１１はｎチャネル型の電界効果型トランジスタにより構成され、薄膜トランジスタＴｒ１１２乃至Ｔｒ１１４はｐチャネル型の電界効果型トランジスタにより構成されている。また、ＣＰ１は、薄膜トランジスタＴｒ１１３及びＴｒ１１４のゲート−ソース間に形成される寄生容量である。
そして、このような構成を有する発光駆動回路ＤＰ２においては、薄膜トランジスタＴｒ１１１乃至Ｔｒ１１４からなる４個のトランジスタ（スイッチング手段）を所定のタイミングでオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御する。
【０００９】
すなわち、発光駆動回路ＤＰ１において、図示を省略した走査ドライバにより、走査ラインＳＬ１にハイレベルの走査信号Ｖsel1を、走査ラインＳＬ２にローレベルの走査信号Ｖsel2を各々印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１１１、Ｔｒ１１２及びＴｒ１１３がオン動作して、図示を省略したデータドライバによりデータラインＤＬに供給された、表示データに応じた階調電流Ｉpixが薄膜トランジスタＴｒ１１３及びＴｒ１１１を介して流れる。このとき、Ｔｒ１１２によりＴｒ１１３のゲート・ドレイン間が電気的に短絡されているため、Ｔｒ１１３は飽和領域で動作する。これにより、該階調電流Ｉpixの電流レベルが薄膜トランジスタＴｒ１１３により電圧レベルに変換されてゲート−ソース間に所定の電圧が生じる（書込動作）。この薄膜トランジスタＴｒ１１３のゲート−ソース間に生じた電圧に応じて薄膜トランジスタＴｒ１１４がオン動作して、高電源電圧Ｖddから所定の発光駆動電流が薄膜トランジスタＴｒ１１４及び有機ＥＬ素子ＯＥＬを介して接地電位に流れ、有機ＥＬ素子ＯＥＬが発光する（発光動作）。
【００１０】
次いで、例えば、走査ラインＳＬ２にハイレベルの走査信号Ｖsel2を印加すると、薄膜トランジスタＴｒ１１２がオフ動作することにより、薄膜トランジスタＴｒ１１３のゲート−ソース間に生じた電圧が寄生容量ＣＰ１により保持され、次に、走査ラインＳＬ１にローレベルの走査信号Ｖsel1を印加すると、薄膜トランジスタＴｒ１１１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＰ１とが電気的に遮断される。これにより、上記寄生容量ＣＰ１に保持された電圧に基づく電位差により、薄膜トランジスタＴｒ１１４が継続してオン動作し、高電源電圧Ｖddから所定の発光駆動電流が薄膜トランジスタＴｒ１１４及び有機ＥＬ素子ＯＥＬを介して接地電位に流れ、有機ＥＬ素子ＯＥＬの発光動作が継続される。
【００１１】
ここで、薄膜トランジスタＴｒ１１４を介して有機ＥＬ素子ＯＥＬに供給される発光駆動電流は、表示データの輝度階調に基づいた電流値になるように制御され、この発光動作は、次の表示データに応じた階調電流が各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような回路構成を有する画素駆動回路における駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１１３のゲート端子）に表示データに応じた電流値を指定した階調電流を供給し、該電流値に応じて保持される電圧に基づいて、有機ＥＬ素子ＯＥＬに流す発光駆動電流を制御して、所定の輝度階調で発光動作させていることから、電流指定方式（又は、電流印加方式）と呼ばれている。
【００１２】
なお、図示を省略したが、図１２と同様に、画素駆動回路と有機ＥＬ素子とを備えた表示画素に対して、表示データに応じた電圧値を指定した階調信号電圧を印加し、該電圧値に応じて、有機ＥＬ素子ＯＥＬに流す発光駆動電流を制御して、所定の輝度階調で発光動作させる、電圧指定方式（又は、電圧印加方式）の駆動制御方法も知られている。
【００１３】
ここで、電圧指定方式を採用した発光駆動回路においては、選択機能や発光駆動機能を担うスイッチ素子の素子特性（薄膜トランジスタのチャネル抵抗等）が、外部環境（周囲の温度等）や使用時間等に依存してバラツキや変動（劣化）を生じた場合には、発光駆動電流に影響を与えることになり、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することができない、という問題や、表示パネルの高精細化を図るために、各表示画素を微細化すると、発光駆動回路を構成するスイッチ素子の動作特性（薄膜トランジスタのソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の発光特性にバラツキが生じて表示画質の劣化を招くという問題を有していた。
【００１４】
これに対して、上述した電流指定方式の発光駆動回路においては、各表示画素に供給される表示データに応じた階調電流の電流レベルを電圧レベルに変換する薄膜トランジスタＴｒ１１３（電流／電圧変換用トランジスタ）及び有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流を供給する薄膜トランジスタＴｒ１１４（発光駆動用トランジスタ）を備え、有機ＥＬ素子ＯＥＬに供給する発光駆動電流の電流値を設定することにより、各薄膜トランジスタＴｒ１１３、Ｔｒ１１４の動作特性のバラツキの影響を抑制することができるので、電圧指定方式の発光駆動回路の問題点を解決することができるという利点を有している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００１−１４７６５９号公報 （第７頁〜第８頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述したような電流指定方式を採用した発光駆動回路においては、以下に示すような問題を有していた。
すなわち、最下位又は比較的輝度の低い表示データに基づく階調電流を各表示画素に書き込む場合（低階調表示時）、表示データの輝度階調に対応した小さい電流値の信号電流を各表示画素に供給する必要がある。
【００１７】
ここで、各表示画素に表示データ（階調電流）を書き込む動作は、データラインに寄生する容量成分（配線容量及び表示画素を構成する保持容量）を所定の電圧まで充電することに相当するため、例えば、表示パネルの大型化等によりデータラインの配線長が長くなるとともに、当該データラインに接続される表示画素の数が増加した場合には、階調電流の電流値が小さくなるほど（すなわち、低階調表示時ほど）、データラインの充電時間が長くなって、表示画素への書込動作に長時間を要するようになり、予め設定された（既定の）書込時間では表示画素に書き込まれる表示データが充分安定した状態（飽和状態）に達しない、いわゆる、書込不足が生じる。これにより、表示データに応じた適切な輝度階調で発光動作することができない表示画素が発生して、表示パネル内で輝度差が生じて表示画質の劣化を招くという問題を有していた。
【００１８】
また、表示パネルを高精細化するために、表示パネルに配設される走査ラインの数を増加させて、各走査ラインの選択期間（すなわち、書込時間）を短く設定した場合においても、階調電流の電流値が小さくなるほど、各表示画素への十分な書込動作が行われなくなり、書込不足が発生して表示画質の劣化を招いたり、表示パネルの高精細化が制約されるという問題を有していた。
【００１９】
そこで、本発明は、上述した問題点に鑑み、表示画素に設けられた発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素への表示データ（階調電流）の書込動作に際し、書込不足による表示画質の劣化を抑制することができるとともに、表示パネルの大画面化や高精細化に良好に対応することができる表示駆動装置及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
請求項１記載の発明は、表示パネルを構成する２次元配列された複数の表示画素に対して、表示データに基づく階調電流を供給することにより、前記各表示画素を駆動する表示駆動装置において、少なくとも、前記表示パネルの隣接する所定の複数の行の前記表示画素の各々を、互いに重複しない期間と互いに重複する期間とを有する所定のタイミングで順次選択状態に設定する画素選択手段と、前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、前記表示パネルの前記隣接する所定の複数の行の前記表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記所定のタイミングに対応して前記選択状態に設定される前記所定の複数の行の前記表示画素の各々に、前記表示パネルの前記隣接する複数の行の前記表示画素の各々に対応する複数のデータラインを介して、前記重複しない期間と重複する期間とを有して順次供給する電流書込手段と、を備え、前記電流書込手段は、前記複数のデータラインに前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、該各電流保持回路は、前記表示パネルの前記隣接する所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、少なくとも、前記電流書込手段は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする。
【００２１】
請求項２記載の発明は、請求項１記載の表示駆動装置において、前記信号保持部は、前記信号電流に基づく電荷を蓄積して、電圧成分として保持する電荷蓄積手段を備えていることを特徴とする。
請求項３記載の発明は、請求項１または２に記載の表示駆動装置において、前記階調電流出力部は、カレントミラー回路構成を有し、前記電流生成手段から供給される前記信号電流に対して、所定の電流比率の電流値を有する前記階調電流を生成して、前記各行の前記表示画素に出力することを特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示駆動装置において、少なくとも、前記電流書込手段は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする。
【００２２】
請求項５記載の発明は、表示パネルの行方向に配設された複数の走査ライン及び列方向に配設された複数のデータラインの各交点近傍に配列された複数の表示画素に対して、表示データに応じた所定の電流値を有する階調電流を供給することにより前記表示画素を駆動して、前記表示パネルに所望の画像情報を表示する表示装置において、少なくとも、各列に、隣接する所定の複数の行の前記表示画素に対応する複数のデータラインからなるデータライン群が配設された前記表示パネルと、前記表示パネルの前記隣接する所定の複数の行に対応する複数の前記走査ラインの各々に、互いに重複する期間を有する所定のタイミングで順次走査信号を印加して、該各走査ラインに接続される前記表示画素を、互いに重複しない期間と互いに重複する期間とを有して順次選択状態に設定する走査駆動回路と、前記表示データに基づいて前記表示パネルの前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段、及び、前記表示パネルの前記所定の複数の行の表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記選択状態に設定される前記所定の複数の行の表示画素の各々に、前記重複しない期間と重複する期間とを有して供給する電流書込手段を備えた信号駆動回路と、を備え、前記信号駆動回路の前記電流書込手段は、前記表示パネルの各列の前記データライン群に前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、該各電流保持回路は、前記表示パネルの前記所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、少なくとも、前記信号駆動回路は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする。
【００２３】
請求項６記載の発明は、請求項５に記載の表示装置において、前記表示パネルに配列された前記表示画素は、前記階調電流に基づいて所定の発光駆動電流を生成する発光駆動回路と、該発光駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、を備えることを特徴とする。
【００２４】
請求項７記載の発明は、請求項６記載の表示装置において、少なくとも、前記発光駆動回路は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする。
請求項８記載の発明は、請求項６又は７に記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【発明の効果】
【００２５】
すなわち、本発明は、表示信号（表示データ）に応じた階調電流を各表示画素に印加することにより、各表示画素を駆動して、所望の画像情報を表示パネルに表示する表示装置において、表示パネルに２次元配列された表示画素に対して、走査ドライバ（画素選択手段、走査駆動回路）から各行の走査ラインに、隣接する走査ライン間で互いに重複しない期間と互いに重複する期間とを有する所定のタイミングで走査信号を順次印加することにより、隣接する行の表示画素を、重複する期間で同時並行的に選択状態に設定し、データドライバ（信号駆動回路）に設けられた電流生成回路(電流生成手段)により、表示データに基づいて各行の表示画素に対応する信号電流を生成し、電流保持回路（電流書込手段）により、電流生成回路から供給される信号電流を、表示パネルの各行の表示画素に対応して複数のラッチ部（電流保持・出力部）に分配して取り込み、該信号電流に基づく階調電流を生成して、上記選択状態に設定される各行の表示画素に、該選択状態に設定される期間に亘って、重複しない期間と重複する期間とを有して順次供給するように構成されている。
【００２６】
ここで、少なくとも上記データドライバ（電流生成回路及び電流保持回路）は、例えば、表示パネルが設けられる基板とは独立して設けられて、ドライバチップとして提供されるようにしてもよく、これにより、表示装置の各構成のレイアウト工程において設計自由度を向上させることができる。
【００２７】
また、電流保持回路における各ラッチ部は、例えば、少なくとも、電流生成回路から順次供給され、信号分配部により分配される信号電流を、表示パネルの隣接する所定の複数の行の表示画素の各々に対応して、例えば容量成分（電荷蓄積手段）に保持する信号保持部と、例えばカレントミラー回路構成を用いて、該信号電流に対して所定の電流比率の電流値を有する階調電流を生成して出力する階調電流出力部と、を備えた構成を適用することができる。
【００２８】
このような構成により、電流生成回路から供給される信号電流を各ラッチ部に分配して、一のラッチ部により、一の行の表示画素に対応する信号電流を取り込み保持すると同時に、該信号電流に基づく階調電流を出力する動作と、他のラッチ部により、上記一の行に隣接する行の表示画素に対応する信号電流に基づく階調電流を出力する動作とを、重複する期間において同時に並行して実行する駆動制御方法を適用することができる。
【００２９】
すなわち、走査ドライバから、隣り合う複数行（ｋ行）の走査ラインの各々に対して、所定の期間、重複する（オーバーラップ）するように走査信号を順次印加することにより、複数行（ｋ行）分の表示画素を所定の期間において同時並行して選択状態に設定し、かつ、データドライバにより、各列ごとに設けられた電流保持回路（ラッチ部）に、各行の表示画素に対応する表示データを分配して個別に取り込んで保持すると同時に、各行の表示画素に階調電流を供給することができるので、各列のデータライン群を構成する複数のデータラインの各々を介して、同時並行的に複数の行の表示画素に対して、表示データに基づく階調電流を書き込むことができ、当該階調電流の書込時間を実質的に複数倍（ｋ倍）に、長く設定することができる。
【００３０】
また、同時並行して選択状態に設定される行の数（ｋ）に応じて、各列のデータライン群を構成する各データラインに接続される表示画素の数を削減（１列に１本のデータラインを配設した従来の表示装置に比較して、ｋ分の１に削減）することができるので、各データラインに寄生する容量成分（寄生容量）を大幅に低減することができ、データライン（表示画素）への階調電流の供給時（表示データの書込時）に生じる遅延時間（データラインの充電に要する時間）を大幅に減少させることができる。
【００３１】
したがって、各表示画素への表示データの書込時間を充分に長く確保することができるとともに、各データラインの寄生容量を大幅に削減して、階調電流の書込時の信号遅延を抑制することができるので、表示パネルを大型化した場合や高精細化した場合、あるいは、低階調表示時であっても、データラインの寄生容量を迅速に所定の電圧まで充分に充電して、表示データの書込不足を解消することができ、各表示画素を表示データに応じた適切な輝度階調で発光動作させて、表示パネル内で発生する輝度傾斜（表示ムラ）を大幅に低減して表示画質の向上を図ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る表示装置の全体構成を示す概略ブロック図である。
【図２】本発明に係る表示装置の要部構成の一例を示す概略構成図である。
【図３】本実施形態に係る表示装置のデータドライバに適用可能な電流生成回路の一構成例を示すブロック図である。
【図４】本実施形態に係る表示装置のデータドライバに適用可能な電流保持部（電流保持回路）の一構成例を示す回路構成図である。
【図５】本実施形態に適用可能な電流保持部の概略動作を示す概念図である。
【図６】本実施形態に係る表示装置の駆動制御方法を示すタイミングチャートである。
【図７】本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の一具体例を示す回路構成図である。
【図８】本構成例に係る表示画素（画素駆動回路）における駆動制御動作を示す概念図である。
【図９】本構成例に係る表示画素を適用した場合の表示装置における駆動制御動作を示すタイミングチャートである。
【図１０】本構成例に係る表示画素を適用した表示装置の一構成例を示す概略ブロック図である。
【図１１】従来技術における発光素子型ディスプレイの要部構成例を示す概略図である。
【図１２】従来技術における発光素子型ディスプレイに適用される表示画素の構成例を示す等価回路図である。
【発明を実施するための形態】
【００３３】
以下、本発明に係る表示装置及びその駆動制御方法について、実施の形態を示して詳しく説明する。
＜表示装置＞
まず、本発明に係る表示駆動装置を適用可能な表示装置の概略構成について説明する。
図１は、本発明に係る表示装置の全体構成を示す概略ブロック図であり、図２は、本発明に係る表示装置の要部構成の一例を示す概略構成図である。
【００３４】
図１、図２に示すように、本実施形態に係る表示装置１００は、大別して、各行（１行ごと）の画素行に対応して配設された走査ラインＳＬｉ（ｉは、１≦ｉ≦ｎの範囲の正の整数；ｎは正の整数であって、表示パネル１１０に設定された画素行の総数）、及び、各列（１列ごと）の画素列に対応して配設され、複数本（図２では２本）のデータラインＤＬja、ＤＬjb（ｊは、１≦ｊ≦ｍの範囲の正の整数；ｍは正の整数であって、表示パネル１１０に設定された画素列の総数）を一組とするデータライン群ＤＧｊ（データラインＤＬja又はＤＬjb）との各交点に、選択トランジスタＴｒselを介して接続された表示画素ＥＭが、複数２次元配列（ｎ行×ｍ列）された表示パネル１１０と、該表示パネル１１０の走査ラインＳＬｉに接続され、各走査ラインＳＬｉに所定のタイミングで順次走査信号Ｖselを印加することにより、該走査ラインＳＬｉに接続された各行（１行）の表示画素ＥＭを順次選択状態に設定する走査ドライバ（画素選択手段、走査駆動回路）１２０と、各データライン群ＤＧｊに接続され、後述する表示信号生成部１５０から供給される表示データを各行の表示画素ごとに取り込み、階調電流Ｉpixを生成して、所定のタイミングで各行の各列に対応したデータラインＤＬja、ＤＬjbに順次（交互に）出力するデータドライバ（電流生成手段、電流書込手段、信号駆動回路）１３０と、例えば、表示信号生成部１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０及びデータドライバ１３０の動作状態を制御する走査制御信号及びデータ制御信号を生成して出力するシステムコントローラ１４０と、例えば、表示装置１００の外部から供給される映像信号に基づいて、表示データ（例えば、デジタルデータ）を生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を生成、又は、抽出してシステムコントローラ１４０に供給する表示信号生成部１５０と、を備えて構成されている。
【００３５】
そして、本実施形態に係る表示装置においては、特に、図２に示すように、データドライバ１３０が、表示信号生成部１５０から供給される表示データに基づいて、当該表示データに基づく輝度階調値に応じた電流値を有する信号電流Ｉｄを生成する電流生成回路（電流生成手段）ＣＧＮと、表示パネル１１０に配設された各列のデータライン群ＤＧｊに個別に接続され、該データライン群ＤＧｊを構成する各データラインＤＬja、ＤＬjbに、所定のタイミングで信号電流Ｉｄに基づく階調電流Ｉpixを出力する複数の電流保持回路（電流書込手段）１３６からなる電流保持部ＣＨＬと、を備えた構成を有している。
【００３６】
また、本実施形態に係る表示装置においては、上記電流生成回路ＣＧＮと電流保持部ＣＨＬとを備えたデータドライバ１３０が、表示パネル（画素アレイ）１１０が形成される基板ＢＡＳＥとは独立した、例えば、トライバチップの形態を有している。なお、各表示画素ＥＭ及びデータドライバ（特に、電流保持部ＣＨＬ）の回路構成等については、詳しく後述する。
【００３７】
以下、上記各構成について具体的に説明する。
（表示パネル１１０）
本実施形態に係る表示装置に適用可能な表示パネル１１０は、例えば、図２に示すように、各行の画素行に対応する走査ラインＳＬｉと、各々２本のデータラインＤＬja、ＤＬjbを一組とし、１列分の画素列に対応するデータライン群ＤＧｊとが、相互に直交するように配設され、奇数行目の走査ラインＳＬｉにおいては各列のデータラインＤＬjaとの各交点に、また、偶数番目の走査ラインＳＬｉにおいては各列のデータラインＤＬjbとの各交点に、表示画素ＥＭが接続された構成を有している。
【００３８】
ここで、図２に示した構成においては、各列に配設されるデータライン群ＤＧｊとして、２本のデータラインＤＬja、ＤＬjbを一組とした構成を示したが、本発明はこれに限定されるものではなく、２以上の複数のデータラインを一組とするものであってもよい。この場合、例えば、データライン群ＤＧｊを構成するデータラインの本数をｑ（すなわち、データラインＤＬj1〜ＤＬjqのｑ本）とした場合には、行番号をｑで除算した余りが１となる行の走査ライン（１、ｑ＋１、２ｑ＋１、・・・行目の走査ライン）は、各列の１番目のデータラインＤＬj1との各交点に表示画素ＥＭが接続され、上記余りが２となる行の走査ライン（２、ｑ＋２、２ｑ＋２、・・・行目の走査ライン）は、各列の２番目のデータラインＤＬj2との各交点に表示画素ＥＭが接続され、（以下同様の関係で表示画素とデータラインが接続され）、そして、上記余りが０となる行の走査ライン（ｑ、２ｑ、３ｑ、・・・行目の走査ライン）は、各列のｑ番目（最後）のデータラインＤＬjqとの各交点に表示画素ＥＭが接続された構成を有している。
【００３９】
また、各表示画素ＥＭは、概略、ゲート端子が各走査ラインＳＬｉに接続され、ソース端子が各データラインＤＬja又はＤＬjbに接続された選択トランジスタＴｒselの、ドレイン端子に接続された構成を有し、データドライバ１３０の電流保持部ＣＨＬ（各電流保持回路１３６）から各データラインＤＬja又はＤＬjb、及び、上記選択トランジスタＴｒselを介して供給される階調電流Ｉpixに基づいて、所定の輝度階調で発光動作する電流制御型の発光素子を備えている。
【００４０】
このような構成を有する表示パネル１１０において、後述する走査ドライバ１２０から特定の行の走査ラインＳＬｉに走査信号Ｖselを印加することにより、該走査ラインＳＬｉに接続された選択トランジスタＴｒselがオン動作して、当該行の表示画素ＥＭが一括して選択状態に設定される。この選択状態において、後述するデータドライバ１３０（電流生成回路ＣＧＮ及び電流保持部ＣＨＬ）から各データライン群ＤＧｊの特定のデータラインに、表示データに対応する階調電流Ｉpixを一斉に供給することにより、上記オン動作した選択トランジスタＴｒselを介して、選択状態に設定された当該行の表示画素ＥＭに一括して表示データが書き込まれる。なお、選択トランジスタを含む表示画素ＥＭの具体回路例や回路動作については詳しく後述する。
【００４１】
（走査ドライバ１２０）
走査ドライバ１２０は、システムコントローラ１４０から供給される走査制御信号に基づいて、上記各走査ラインＳＬｉに選択レベル（例えば、ハイレベル）の走査信号Ｖselを印加する動作を順次実行することにより、各走査ラインＳＬｉに接続された各行の表示画素ＥＭを一斉に選択状態に設定するとともに、少なくとも隣り合う行同士の表示画素ＥＭを所定の期間、同時並行して上記選択状態に設定し、後述するデータドライバ１３０により各データライン群ＤＧｊを介して供給される表示データに基づく階調電流Ｉpixを、各行の表示画素ＥＭに一部同時並行的に書き込むように制御する。
【００４２】
走査ドライバ１２０は、例えば、図２に示すように、シフトレジスタとバッファからなるシフトブロックＳＢ１、ＳＢ２、・・・ＳＢｉ、・・・ＳＢｎを、各走査ラインＳＬｉに対応して複数段（図２ではｎ段）備えた周知の構成を有し、後述するシステムコントローラ１４０から供給される走査制御信号（走査スタート信号ＳＳＴ、走査クロック信号ＳＣＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の選択レベル（ハイレベル）を有する走査信号Ｖselとして各走査ライン群ＳＧｉに印加される。
【００４３】
ここで、本実施形態においては、上述した周知の構成を有する走査ドライバにおいて、例えば、走査クロック信号ＳＣＫを、各行ごとに所定の期間（１水平走査期間）、選択状態にする通常の時間幅（走査信号Ｖselを印加する各行ごとの選択時間幅）に設定するとともに、走査スタート信号ＳＳＴを２行分の選択時間幅（２水平走査期間）に設定することにより、２行分の時間幅を有するシフト信号が各シフトブロックＳＢ１、ＳＢ２、・・・ＳＢｉ、・・・ＳＢｎ間でシフトされることになり、少なくとも隣り合う走査ラインＳＬｉに対して、該シフト信号に基づく走査信号Ｖselが所定の期間、同時に（一定期間オーバーラップして）印加される。
【００４４】
（データドライバ１３０）
データドライバ１３０は、システムコントローラ１４０から供給されるデータ制御信号に基づいて、後述する表示信号生成部１５０から供給される表示データを、所定のタイミングで各行ごとに順次取り込んで、該表示データの輝度階調値に応じた電流値を有する信号電流Ｉｄを生成し、上述した走査ドライバ１２０により選択状態に設定された特定の行の表示画素ＥＭに対して、上記信号電流Ｉｄを階調電流Ｉpixとして、各列のデータライン群ＤＧｊを介して表示画素ＥＭに一斉に供給する。
【００４５】
データドライバ１３０は、具体的には、例えば、図２に示すように、少なくとも、表示信号生成部１５０から供給される表示データに基づいて、輝度階調値に応じた信号電流Ｉｄを生成する電流生成回路ＣＧＮと、表示パネル１１０に配設された各データライン群ＤＧｊごとに接続された複数の電流保持回路１３６からなる電流保持部ＣＨＬと、を備え、後述するシステムコントローラ１４０から供給されるデータ制御信号に基づいて、表示信号生成部１５０から供給される表示データに基づいて生成された信号電流Ｉｄを、各列の電流保持回路１３６により各行の表示画素分ずつ、順次取り込んで、各データライン群ＤＧｊを介して選択状態に設定された各行の表示画素ＥＭに対して、所定のタイミングで階調電流Ｉpixとして一括して供給する。なお、データドライバの具体的な構成及び動作については詳しく後述する。
【００４６】
（システムコントローラ１４０）
システムコントローラ１４０は、上述した走査ドライバ１２０及びデータドライバ１３０に対して、動作状態を制御する走査制御信号及びデータ制御信号を出力することにより、各ドライバ１２０、１３０を所定のタイミングで動作させて走査信号Ｖsel及び階調電流Ｉpix（信号電流Ｉｄ）を生成、出力させ、表示信号生成部１５０により生成される表示データを各表示画素ＥＭに書き込んで発光動作させ、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。
【００４７】
（表示信号生成部１５０）
表示信号生成部１５０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分（輝度階調値）を抽出し、表示パネル１１０の１行分ごとに表示データとしてデータドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成部１５０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０は、表示信号生成部１５０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０に対して供給する走査制御信号及びデータ制御信号を生成する。
【００４８】
＜データドライバの具体例＞
次に、本実施形態に係る表示装置に適用可能なデータドライバの一構成例について、具体的に説明する。
（電流生成回路）
図３は、本実施形態に係る表示装置のデータドライバに適用可能な電流生成回路の一構成例を示すブロック図である。
【００４９】
本実施形態に係るデータドライバ１３０に適用可能な電流生成回路ＣＧＮは、例えば、図３に示すように、システムコントローラ１４０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲを順次シフトしつつシフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成部１５０から供給される１行分の表示データＤ０〜Ｄｍ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｍを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜Ｖｐに基づいて、上記保持された表示データＤ０〜Ｄｍを所定のアナログ信号電圧（階調電圧Ｖpix）に変換するＤ／Ａコンバ−タ１３４と、アナログ信号電圧に変換された表示データに対応する信号電流Ｉｄを生成し、システムコントローラ１４０から供給される出力イネ−ブル信号ＯＥに基づいて、電流保持部ＣＨＬ（各電流保持回路１３６）に一斉に供給する電圧電流変換・電流供給回路１３５と、を有して構成されている。
【００５０】
（電流保持部）
図４は、本実施形態に係る表示装置のデータドライバに適用可能な電流保持部（電流保持回路）の一構成例を示す回路構成図である。なお、図４に示す電流保持部の構成は、本実施形態に係るデータドライバに適用可能な一構成例を示すものにすぎず、この回路構成に限定されるものではない。
【００５１】
本実施形態に係るデータドライバ１３０に適用可能な電流保持部ＣＨＬは、図２に示したように、少なくとも、各データライン群ＤＧｊに個別に接続された電流保持回路１３６を複数備え、各電流保持回路１３６は、具体的には、図４に示すように、各データライン群ＤＧｊを構成するデータラインＤＬjaに接続されたラッチ部（電流保持・出力部）１３６ａと、データラインＤＬjbに接続されたラッチ部（電流保持・出力部）１３６ｂと、を有して構成されている。
【００５２】
ラッチ部１３６ａは、例えば、図４に示すように、上述した電流生成回路ＣＧＮから出力される輝度階調値に応じた電流値を有する信号電流Ｉｄが電流路（ソース−ドレイン）の一端側に供給され、他端側が接点Ｎ３１ａに接続され、制御端子（ゲート）に第１の電流取込信号ＷＴoddが印加される薄膜トランジスタＴｒ３１ａと、接点Ｎ３１ａと接点Ｎ３２ａとの間に電流路が接続され、制御端子に第１の電流取込信号ＷＴoddが印加される薄膜トランジスタＴｒ３２ａと、電流路の一端側が接点Ｎ３１ａに接続され、他端側が低電位電圧（−Ｖcc）に接続され、制御端子が接点Ｎ３２ａに接続された薄膜トランジスタＴｒ３３ａと、電流路の一端側が低電位電圧（−Ｖcc）に接続され、他端側がデータラインＤＬjaに接続され、制御端子が接点Ｎ３２ａに接続された薄膜トランジスタＴｒ３４ａと、接点Ｎ３２ａと低電位電圧（−Ｖcc）との間に接続された蓄積容量Ｃａと、を備えた構成を有している。
【００５３】
また、ラッチ部１３６ｂも、上記ラッチ部１３６ａと同様に、例えば、図４に示すように、電流生成回路ＣＧＮから出力される信号電流Ｉｄが電流路の一端側に供給され、他端側が接点Ｎ３１ｂに接続され、制御端子に第２の電流取込信号ＷＴevnが印加される薄膜トランジスタＴｒ３１ｂと、接点Ｎ３１ｂと接点Ｎ３２ｂとの間に電流路が接続され、制御端子に第２の電流取込信号ＷＴevnが印加される薄膜トランジスタＴｒ３２ｂと、電流路の一端側が接点Ｎ３１ｂに接続され、他端側が低電位電圧（−Ｖcc）に接続され、制御端子が接点Ｎ３２ｂに接続された薄膜トランジスタＴｒ３３ｂと、電流路の一端側が低電位電圧（−Ｖcc）に接続され、他端側がデータラインＤＬjbに接続され、制御端子が接点Ｎ３２ｂに接続された薄膜トランジスタＴｒ３４ｂと、接点Ｎ３２ｂと低電位電圧（−Ｖcc）との間に接続された蓄積容量Ｃｂと、を備えた構成を有している。
【００５４】
ここで、本実施形態に係る電流保持部ＣＨＬにおいては、各薄膜トランジスタＴｒ３１ａ〜Ｔｒ３４ａ及びＴｒ３１ｂ〜Ｔｒ３４ｂとして、例えば、アモルファスシリコン半導体層、あるいは、ポリシリコン半導体層をチャネル層とする、ｎチャネル型の電界効果型トランジスタを適用することができる。
【００５５】
なお、上述した電流保持回路１３６において、蓄積容量Ｃａ、Ｃｂは本発明に係る信号保持部及び電荷蓄積手段を構成し、薄膜トランジスタＴｒ３１ａ、Ｔｒ３２ａ及びＴｒ３１ｂ、Ｔｒ３２ｂは本発明に係る信号分配部を構成し、薄膜トランジスタＴｒ３３ａ、Ｔｒ３４ａ及びＴｒ３３ｂ、Ｔｒ３４ｂは本発明に係る階調電流出力部を構成する。
【００５６】
＜電流保持部の動作＞
次いで、上述したような構成を有する電流保持部（電流保持回路）における動作について説明する。
図５は、本実施形態に適用可能な電流保持部の概略動作を示す概念図である。
【００５７】
本実施形態に係る電流保持部ＣＨＬ（電流保持回路１３６）における動作は、電流生成回路ＣＧＮから順次供給される２行分（隣り合う奇数行と偶数行）の表示画素に対応する表示データ（輝度階調値）に基づく信号電流Ｉｄを、各列ごとに並列的に接続されたラッチ部１３６ａ及び１３６ｂにより所定のタイミングで順次取り込むと同時に、該信号電流Ｉｄに基づいて階調電流Ｉpixを生成して、データライン群ＤＧｊを構成する各データラインＤＬja、ＤＬjbに、所定のタイミングで個別に出力する電流ラッチ・出力動作と、該電流ラッチ・出力動作における上記階調電流Ｉpixの出力を、所定期間継続する電流出力保持動作と、からなり、ラッチ部１３６ａ側と１３６ｂ側との間で、上記電流ラッチ・出力動作と電流出力保持動作を交互に繰り返すように制御される。これにより、電流ラッチ・出力動作における各ラッチ部１３６ａ、１３６ｂからの階調電流Ｉpixの出力期間が、相互に一部重なる（オーバーラップする）ように設定される。
【００５８】
以下、上述した電流保持部（電流保持回路）の構成を参照しながら、各動作について具体的に説明する。
上述した各列ごとに設けられた電流保持回路１３６（ラッチ部１３６ａ、１３６ｂ）において、システムコントローラ１４０からデータ制御信号として供給する第１及び第２の電流取込信号ＷＴodd、ＷＴevnを、選択的にハイレベルに設定することにより、並列的に接続されたラッチ部１３６ａ及び１３６ｂのうち、いずれか一方側のラッチ部（ラッチ部１３６ａ又は１３６ｂ）が、信号電流Ｉｄを取り込むと同時に、該信号電流Ｉｄに対応する階調電流Ｉpixを出力する電流ラッチ・出力動作状態に設定され、他方側のラッチ部（ラッチ部１３６ｂ又は１３６ａ）が先のタイミングにおける電流ラッチ・出力動作状態の、階調電流Ｉpixの出力状態を継続する電流出力保持動作状態に設定される。
【００５９】
（電流ラッチ・出力動作）
具体的には、電流ラッチ・出力動作においては、図５（ａ）に示すように、第１の電流取込信号ＷＴoddがハイレベルに設定されるとともに、第２の電流取込信号ＷＴevnがローレベルに設定されることにより、ラッチ部１３６ａにおいて、薄膜トランジスタＴｒ３１ａ、Ｔｒ３２ａがオン動作し、薄膜トランジスタＴｒ３３ａが薄膜トランジスタＴｒ３２ａがオン動作することによりゲート・ドレイン間が電気的に短絡されて、飽和領域でオン動作する。これにより、電流生成回路ＣＧＮから供給された信号電流Ｉdaは、ラッチ部１３６ａの薄膜トランジスタＴｒ３１ａ、Ｔｒ３３ａを介して低電位電圧（−Ｖcc）側に流れ、該信号電流Ｉdaの電流レベルが薄膜トランジスタＴｒ３３ａのゲート−ソース間の電圧レベルに変換されて、蓄積容量Ｃａに電荷として蓄積される。
【００６０】
このとき、蓄積容量Ｃａへの電荷の蓄積に伴って、接点Ｎ３２ａの電位が上昇することにより、カレントミラー回路を構成する薄膜トランジスタＴｒ３３ａ及びＴｒ３４ａがオン動作して、信号電流Ｉdaに対して、該カレントミラー回路に設定された所定の電流比率を有する階調電流Ｉpixが、データラインＤＬja側から薄膜トランジスタＴｒ３４ａを介して低電位電圧（−Ｖcc）方向（すなわち、表示画素ＥＭ側からラッチ部１３６ａ方向）に引き込まれるように流れる。
【００６１】
（電流出力保持動作）
電流出力保持動作においては、図５（ｂ）に示すように、第１の電流取込信号ＷＴoddがローレベルに設定されるとともに、第２の電流取込信号ＷＴevnがハイレベルに設定されることにより、上述したラッチ部１３６ａにおいて、薄膜トランジスタＴｒ３１ａ、Ｔｒ３２ａがオフ動作する。このとき、上記電流ラッチ・出力動作により蓄積容量Ｃａに蓄積された電荷（信号電流Ｉda）に基づく電位（高電圧）が接点Ｎ３２ａに保持されるため、薄膜トランジスタＴｒ３４ａがオン状態を継続する。これにより、データラインＤＬja側からラッチ部１３６ａ（電流保持回路１３６）方向に階調電流Ｉpixを引き込む動作状態が保持される。
【００６２】
また、第１の電流取込信号ＷＴoddがローレベルに設定されるとともに、第２の電流取込信号ＷＴevnがハイレベルに設定された状態（すなわち、上述したラッチ部１３６ａの電流出力保持動作状態）においては、ラッチ部１３６ａに並列的に接続されたラッチ部１３６ｂにおいて、薄膜トランジスタＴｒ３１ｂ、Ｔｒ３２ｂがオン動作し、Ｔｒ３３ｂがＴｒ３２ｂによりゲート・ドレイン間が電気的に短絡されて、飽和領域でオン動作するため、信号電流Ｉdbが、ラッチ部１３６ｂの薄膜トランジスタＴｒ３１ｂ、Ｔｒ３３ｂを介して低電位電圧（−Ｖcc）側に流れ、該信号電流Ｉdbの電流レベルが薄膜トランジスタＴｒ３３ｂのゲート−ソース間の電圧レベルに変換されて、蓄積容量Ｃｂに電荷として蓄積されるとともに、接点Ｎ３２ｂの電位の上昇に伴って、カレントミラー回路を構成する薄膜トランジスタＴｒ３３ｂ及びＴｒ３４ｂがオン動作して、信号電流Ｉdbに対して、所定の電流比率を有する階調電流Ｉpixが、データラインＤＬjb側から薄膜トランジスタＴｒ３４ｂを介して低電位電圧（−Ｖcc）方向（すなわち、表示画素ＥＭ側からラッチ部１３６ｂ方向）に引き込まれるように流れる電流ラッチ・出力動作が実行される。
【００６３】
すなわち、ラッチ部１３６ａ、１３６ｂのいずれか一方側が電流ラッチ・出力動作状態に設定された期間に、同時並行的に、他方側が電流出力保持動作状態に設定される。
なお、本実施形態に係る電流保持部ＣＨＬにおいては、後述する表示画素ＥＭに設けられる画素駆動回路の回路構成に対応させるために、電流生成回路ＣＧＮから供給される正極性の信号電流Ｉｄ（Ｉda、Ｉdb）に対応する、負の階調電流Ｉpixを生成して、該階調電流Ｉpixをデータライン（表示画素ＥＭ）側から引き込む場合について説明したが、表示画素ＥＭの回路構成に応じて、正極性の階調電流Ｉpixを生成して、データライン（表示画素ＥＭ）に流し込む構成を有するものであってもよい。
【００６４】
＜表示装置の駆動制御方法＞
次いで、上述したような構成を有する表示装置における駆動制御動作について説明する。
図６は、本実施形態に係る表示装置の駆動制御方法を示すタイミングチャートである。
【００６５】
上述したような構成を有する表示装置において、まず、表示信号生成部１５０により抽出された表示データは、システムコントローラ１４０から供給されるデータ制御信号に基づくタイミングで、データドライバ１３０の電流生成回路ＣＧＮに、表示パネル１１０の各行ごとに順次取り込まれ、該表示データに応じた信号電流Ｉｄに変換されて、各列のデータライン群ＤＧｊに対応して電流保持回路１３６が設けられた電流保持部ＣＨＬに出力される。
【００６６】
電流保持部ＣＨＬにおいては、図６に示すように、システムコントローラ１４０から供給されるデータ制御信号（ハイレベルの第１の電流取込信号ＷＴodd、及び、ローレベルの第２の電流取込信号ＷＴevn）に基づいて、各列に設けられた電流保持回路１３６のラッチ部１３６ａが電流ラッチ・出力動作状態に設定されることにより、特定の奇数番目の行（例えば、１行目）の表示画素ＥＭに対応する上記信号電流Ｉｄ（Ｉda）を取り込み、蓄積容量Ｃａに当該信号電流Ｉdaに基づく電荷を蓄積すると同時に、蓄積容量Ｃａに蓄積された電荷、及び、カレントミラー回路（薄膜トランジスタＴｒ３３ａ、Ｔｒ３４ａ）により設定された電流比率に基づいて、所定の電流値を有する階調電流Ｉpixを生成して、各データラインＤＬjaを介して、当該行（１行目）の各表示画素ＥＭに供給する電流ラッチ・出力動作が実行される。
【００６７】
次いで、上記電流ラッチ・出力動作の後に、システムコントローラ１４０から供給されるデータ制御信号（ローレベルの第１の電流取込信号ＷＴodd、及び、ハイレベルの第２の電流取込信号ＷＴevn）に基づいて、電流保持回路１３６のラッチ部１３６ａが電流出力保持動作状態に設定されることにより、ラッチ部１３６ａにおいて、上記蓄積容量Ｃａに蓄積された電荷（すなわち、信号電流Ｉda）に基づく階調電流Ｉpixが、各データラインＤＬjaを介して、当該行（１行目）の各表示画素ＥＭに継続して供給される電流出力保持動作が実行される。
【００６８】
また、ラッチ部１３６ａにおいて、電流出力保持動作が実行されている期間においては、図６に示すように、システムコントローラ１４０から供給されるデータ制御信号（ローレベルの第１の電流取込信号ＷＴodd、及び、ハイレベルの第２の電流取込信号ＷＴevn）に基づいて、電流保持回路１３６のラッチ部１３６ｂが電流ラッチ・出力動作状態に設定されることにより、電流生成回路ＣＧＮから供給される、上記特定の奇数番目の行に隣り合う、次の偶数番目の行（例えば、２行目）の信号電流Ｉｄ（Ｉdb）が、ラッチ部１３６ｂに取り込まれて、蓄積容量Ｃｂに電荷が蓄積されると同時に、該蓄積容量Ｃｂに蓄積された電荷、及び、カレントミラー回路（薄膜トランジスタＴｒ３３ｂ、Ｔｒ３４ｂ）により設定された電流比率に基づいて、所定の電流値を有する階調電流Ｉpixを生成して、各データラインＤＬjbを介して、当該行（２行目）の各表示画素ＥＭに供給する電流ラッチ・出力動作が実行される。
【００６９】
次いで、上記ラッチ部１３６ａにおける電流出力保持動作の後に、システムコントローラ１４０により、再び、第１の電流取込信号ＷＴoddがハイレベルに、また、第２の電流取込信号ＷＴevnがローレベルに設定されることにより、ラッチ部１３６ａは再び電流ラッチ・出力動作状態に設定されることにより、次の奇数番目の行（例えば、３行目）の信号電流Ｉｄ（Ｉda）に基づく電荷が蓄積容量Ｃａに蓄積されると同時に、該蓄積容量Ｃａに蓄積された電荷、及び、カレントミラー回路により設定された電流比率に基づく階調電流Ｉpixが、各データラインＤＬjaを介して、当該行（３行目）の各表示画素ＥＭに供給される電流ラッチ・出力動作が実行される。
【００７０】
また、このとき、電流保持回路１３６のラッチ部１３６ｂが電流出力保持動作状態に設定されることにより、先のタイミングで上記蓄積容量Ｃｂに蓄積された電荷に基づく階調電流Ｉpixが、各データラインＤＬjbを介して、上記電流ラッチ・出力動作の対象となった行（２行目）の各表示画素ＥＭに継続して供給される電流出力保持動作が実行される。
【００７１】
これにより、電流保持部ＣＨＬにおいて、各列に対応して設けられた各電流保持回路１３６を構成する２段のラッチ部１３６ａ及び１３６ｂの間で、電流ラッチ・出力動作と電流出力保持動作を同時並行的に実行する制御を、所定の動作周期ごとに交互に繰り返すことにより、電流生成回路ＣＧＮから順次供給される各行の表示データ（輝度階調値）に対応した信号電流Ｉｄが連続的に電流保持回路１３６に取り込み保持されると同時に、階調電流Ｉpixとして各行の表示画素に一斉に供給される動作が実行される。
【００７２】
したがって、図６に示すように、電流保持部ＣＨＬ（各電流保持回路１３６）から各列のデータライン群ＤＧｊを介して階調電流Ｉpixを出力し、システムコントローラ１４０から供給される走査制御信号に基づくタイミングで、走査ドライバ１２０からハイレベルの走査信号Ｖselを、少なくとも隣り合う走査ラインＳＬｉ、ＳＬi+1に対して、所定の期間（例えば、１水平走査期間）、オーバーラップするように印加（各行の走査信号Ｖselは、各々２水平走査期間）することにより、各走査ラインＳＬｉに対応する複数の行（例えば、１行目と２行目の２行分）の表示画素ＥＭに、上記各データライン群ＤＧｊのデータラインＤＬja、ＤＬjbを介して順次供給される階調電流Ｉpixが書き込まれ、該階調電流Ｉpixに基づく所定の輝度階調で発光動作が実行される。
【００７３】
このように、本実施形態においては、複数の表示画素が２次元配列された表示パネルに対して、走査ドライバから、隣り合う複数行（ｋ行；ｋは２以上の正の整数。本実施形態では、２行）の走査ラインに対して、所定の期間、オーバーラップするように走査信号を印加することにより、複数行（ｋ行）分の表示画素を一定期間ずつ同時並行して選択状態に設定し、かつ、データドライバにより、各列ごとにラッチ部が複数個（ｋ個）並列的に設けられた電流保持回路に、各行の表示画素に対応する表示データを取り込んで保持すると同時に、各行の表示画素に階調電流を供給するように構成されているので、各列のデータライン群を構成するデータライン数（ｋ本）分のラッチ部を備えた構成で、複数の行の表示画素に対して、表示データに基づく階調電流を同時並行的に書き込むことができ、当該階調電流の書込時間を実質的に複数倍（ｋ倍）に、長く設定することができる。
【００７４】
具体的には、上述したように、各列に配設されるデータライン群が２本のデータラインからなり、当該データラインに対応して電流保持部に２個のラッチ部が設けられた構成においては、走査信号による特定の行の表示画素の選択期間の１／２の期間が、次の行の表示画素の選択期間とオーバーラップするように設定することにより、例えば、ｉ行目と（ｉ＋１）行目の表示画素に設定される選択期間同士が重なる期間を、通常の１水平走査期間（１Ｈ）に設定した場合、選択期間が通常の２倍になり、データドライバ（電流保持部）から供給される階調電流を各表示画素に２倍の書き込み時間で書き込むことができる。
【００７５】
また、各列のデータライン群を構成する各データラインに接続される表示画素の数を、１列に１本のデータラインを配設した従来の表示装置に比較して、ｋ分の１（本実施形態では、１／２）に削減して、各データラインに寄生する容量成分（寄生容量）を大幅に低減することができ、データライン（表示画素）への階調電流の供給時（表示データの書込時）に生じる遅延時間（データラインの充電に要する時間）を大幅に減少させることができる。
【００７６】
したがって、各表示画素への表示データの書込時間を充分に長く確保することができるとともに、各データラインの寄生容量を大幅に削減することができるので、表示パネルを大型化した場合や高精細化した場合、あるいは、低階調表示時であっても、データラインの寄生容量を迅速に所定の電圧まで充分に充電して、表示データの書込不足を解消することができ、各表示画素を表示データに応じた適切な輝度階調で発光動作させて、表示パネル内で発生する輝度傾斜（表示ムラ）を大幅に低減して表示画質の向上を図ることができる。
また、電流生成回路及び電流保持部からなるデータドライバを、表示パネルが形成される基板とは独立して、例えば、ドライバチップの形態で提供することができるので、表示装置の各構成の配置に関して設計自由度を向上させることができる。
【００７７】
なお、本実施形態においては、上述したように、データドライバにより各行の表示画素に対応する表示データをラッチ部に取り込んで保持すると同時に、各行の階調電流を生成して、順次各表示画素に供給するように構成されているため、電流保持回路（ラッチ部）におけるラッチ動作を迅速に実行する必要があり、信号遅延等によりラッチ動作のタイミングにずれが生じた場合には、表示動作に支障を来す可能性がある。
【００７８】
そこで、本実施形態においては、電流保持回路（ラッチ部）における表示データ（輝度階調値に応じた信号電流）のラッチ動作を小電流で迅速に行うようにするとともに、各データラインへの出力段に、カレントミラー回路構成を適用することにより、階調電流の電流値（絶対値）を簡易に制御して大電流化するようにして、ラッチ動作の遅延を抑制することができる。
【００７９】
＜表示画素の具体回路例＞
次に、本発明に係る表示装置に適用可能な表示画素の具体回路例について、図面を参照して説明する。
図７は、本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の一具体例を示す回路構成図である。
【００８０】
本実施形態に係る表示パネルに適用される表示画素ＥＭ（厳密には、上述した表示画素ＥＭ及び選択トランジスタＴｒselからなる構成）は、例えば、図７に示すように、概略、上述した走査ドライバ１２０から印加される走査信号Ｖselに基づいて、表示画素ＥＭを選択状態に設定し、該選択状態においてデータドライバ１３０（電流保持部ＣＨＬ）から供給される階調電流Ｉpixを取り込み、該階調電流Ｉpixに応じた発光駆動電流を発光素子に流す画素駆動回路（上述した選択トランジスタＴｒselを含む；発光駆動回路）ＤＣと、該画素駆動回路ＤＣから供給される発光駆動電流に基づいて、所定の輝度階調で発光動作する有機ＥＬ素子ＯＥＬ等の電流制御型の発光素子と、を有して構成されている。
【００８１】
画素駆動回路ＤＣは、具体的には、図７に示すように、例えば、制御端子（ゲート端子）が走査ラインＳＬｉに、電流路（ソース−ドレイン）が電源ラインＶＬ及び接点Ｎ１１に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１１と、制御端子が走査ラインＳＬｉに、電流路がデータラインＤＬｊ（上述した各実施形態に示したデータライン群ＤＧｊを構成する各データラインＤＬja、ＤＬjb）及び接点Ｎ１２に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１２と、制御端子が接点Ｎ１１に、電流路が電源ラインＶＬ及び接点Ｎ１２に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１３と、接点Ｎ１１及び接点Ｎ１２間に接続されたコンデンサ（保持容量）Ｃｓと、を備えた構成を有し、有機ＥＬ素子ＯＥＬのアノード端子が接点Ｎ１２に、カソード端子が接地電位に各々接続されている。ここで、コンデンサＣｓは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよい。また、薄膜トランジスタＴｒ１２は、上述した実施形態に示した選択トランジスタＴｒselに相当する。
【００８２】
＜表示画素の発光駆動制御方法＞
図８は、本構成例に係る表示画素（画素駆動回路）における駆動制御動作を示す概念図であり、図９は、本構成例に係る表示画素を適用した場合の表示装置における駆動制御動作を示すタイミングチャートである。また、図１０は、本構成例に係る表示画素を適用した表示装置の一構成例を示す概略ブロック図である。
【００８３】
上述したような構成を有する画素駆動回路ＤＣにおける発光素子（有機ＥＬ素子ＯＥＬ）の発光駆動制御は、例えば、図９に示すように、一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、走査ラインＳＬｉに接続された表示画素ＥＭを選択して表示データに基づく階調電流Ｉpixを書き込み、電圧成分として保持する選択期間（書込動作期間）Ｔseと、該選択期間Ｔseに書き込み、保持された電圧成分に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる非選択期間（発光動作期間）Ｔnseと、を設定することにより実行される（Ｔsc＝Ｔse＋Ｔnse）。ここで、各行の表示画素ＥＭに設定される選択期間は、図９に示すように、隣り合う複数の行（例えば、２行）の間で、所定の期間（選択期間の１／２の期間）、時間的に重なる（オーバーラップする）ように設定される。以下、説明を簡明にするために、上述した実施形態に示したように、隣り合う２行の表示画素ＥＭ（走査ラインＳＬｉ）に対応して、各列に２本のデータラインＤＬja、ＤＬjbを一組とするデータライン群ＤＧｊが配設された構成について、具体的に説明する。
【００８４】
（選択期間）
図９に示すように、表示画素ＥＭの選択期間Ｔseにおいては、まず、走査ドライバ１２０から特定の走査ラインＳＬｉに対して、ハイレベルの走査信号Ｖselが印加されて当該行の表示画素ＥＭが選択状態に設定されるとともに、当該選択期間Ｔseの後半（選択期間Ｔseの１／２の期間）においては、次の行の走査ラインＳＬi+1に対しても、ハイレベルの走査信号Ｖselが印加されて、隣り合う奇数行及び偶数行からなる２行の表示画素が、所定の期間（選択期間Ｔseの１／２の期間）、時間的に重なるように選択状態に設定される。また、この選択期間Ｔseにおいては、上記走査信号Ｖselの印加に同期して、当該行の表示画素ＥＭの電源ラインＶＬに対して、ローレベルの電源電圧Ｖscが印加される。
【００８５】
そして、このタイミングに同期して、データドライバ１３０（電流保持部ＣＨＬの各電流保持回路１３６）から選択状態に設定されている行の表示画素ＥＭに、各列のデータライン群ＤＧｊを構成する、いずれかのデータラインＤＬja、ＤＬjbを介して（奇数行目の表示画素ＥＭに対してはデータラインＤＬjaを介して、また、偶数行目の表示画素ＥＭに対してはデータラインＤＬjbを介して）、表示データに基づく（負極性の）階調電流Ｉpixが供給される。ここで、隣り合う２行の表示画素が、同時に選択状態に設定される期間においては、データライン群ＤＧｊの２本のデータラインＤＬja、ＤＬjbを介して、各行の表示画素ＥＭの表示データに対応した個別の階調電流Ｉpixが同時に供給される。
【００８６】
これにより、図８（ａ）に示すように、画素駆動回路ＤＣを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣｓの一端）に印加されるとともに、データラインＤＬja又はＤＬjbを介してデータドライバ１３０（電流保持部ＣＨＬ）方向に階調電流Ｉpixを引き込む動作が行われることにより、ローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣｓの他端）に印加される。
【００８７】
このように、接点Ｎ１１及びＮ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２、データラインＤＬja又はＤＬjbを介して、電流保持部ＣＨＬ方向に、階調電流Ｉpixに対応した書込電流Ｉａが流れる。
【００８８】
このとき、コンデンサＣｓには、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖscが印加され、さらに、書込電流ＩａがデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【００８９】
（非選択期間）
次いで、図９に示すように、選択期間Ｔse終了後の非選択期間Ｔnseにおいては、走査ドライバ１２０から特定の走査ラインＳＬｉに対して、ローレベルの走査信号Ｖselが印加されて当該行の表示画素が非選択状態に設定されるとともに、当該行の表示画素の電源ラインＶＬに対して、ハイレベルの電源電圧Ｖscが印加される。また、このタイミングに同期して、データドライバ１３０（電流保持部ＤＨＬ）による階調電流Ｉpixの引き込み動作が停止される。なお、このとき、次の行の走査ラインＳＬi+1には、ハイレベルの走査信号Ｖselが継続して印加され、選択状態が保持される。
【００９０】
これにより、図８（ｂ）に示すように、画素駆動回路ＤＣを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣｓの一端）への電源電圧Ｖscの印加が遮断されるとともに、接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣｓの他端）への電流保持部ＣＨＬによる階調電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｓは、上述した選択期間Ｔseにおいて蓄積された電荷を保持する。
【００９１】
このように、コンデンサＣｓが書込動作時（選択期間Ｔse）の充電電圧を保持することにより、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖscが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（接地電位）よりも高くなる。
【００９２】
したがって、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に所定の発光駆動電流Ｉｂが流れ、有機ＥＬ素子ＯＥＬが発光する。ここで、コンデンサＣｓにより保持される電位差（充電電圧）は、薄膜トランジスタＴｒ１３において階調電流Ｉpixに対応した書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流下する発光駆動電流Ｉｂは、上記書込電流Ｉａと同等の電流値を有することになる。
【００９３】
これにより、特定の行の表示画素ＥＭにおいて、選択期間Ｔse後の非選択期間Ｔnseにおいては、選択期間Ｔseに書き込まれた表示データ（階調電流Ｉpix）に対応する電圧成分に基づいて、薄膜トランジスタＴｒ１３を介して、発光駆動電流が継続的に供給されることになり、有機ＥＬ素子ＯＥＬは表示データに応じた輝度階調で発光する動作を継続する。
【００９４】
そして、上述した一連の動作を、図９に示すように、上述した表示装置の駆動制御動作（図６参照）に基づいて、表示パネル１１０を構成する全ての走査ラインＳＬｉについて、選択期間の一部の期間が隣り合う行との間で時間的に重なる（オーバーラップする）ように、順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、所定の輝度階調で発光し、所望の画像情報が表示される。
【００９５】
ここで、本実施例に係る画素駆動回路ＤＣにおいては、薄膜トランジスタＴｒ１１〜Ｔｒ１３を全て同一のチャネル極性（ｎチャネル型）を有する薄膜トランジスタを用いて構成することができるので、例えば、アモルファスシリコン半導体層、あるいは、ポリシリコン半導体層をチャネル層とするｎチャネル型の電界効果型トランジスタのみを用いて構成することができる。この場合、技術的に確立され、単結晶シリコン製造技術に比較して製造コストが安価なアモルファスシリコン製造プロセスやポリシリコン製造プロセスを適用して、動作特性が安定した電界効果型トランジスタを比較的安価に製造することができるので、表示パネルを高精細化や大型化した場合であっても、表示画質に優れた表示装置を簡易かつ安価に実現することができる。
【００９６】
また、上述したような回路構成を有する画素駆動回路ＤＣによれば、表示データの輝度階調に応じた比較的大きな電流値を有する階調電流Ｉpixをデータドライバ１３０により供給して、有機ＥＬ素子ＯＥＬを発光動作させるための発光制御トランジスタ（薄膜トランジスタＴｒ１３）のゲート−ソース間に付設されたコンデンサＣｓに該階調電流Ｉpixに対応した電圧を良好に充電する（書き込む）ことができるので、上述した表示装置の駆動制御方法により、階調電流の表示画素への書込時間を長く設定できることに加え、その書込速度を向上させて表示応答特性や表示画質の一層の改善を図ることができる。
【００９７】
なお、本構成例に係る画素駆動回路ＤＣにおいて、電源ラインＶＬに所定の電源電圧Ｖcsを印加する構成としては、例えば、図１０に示すように、各行の走査ラインＳＬｉに並行して電源ラインＶＬｉが配設された表示パネル１１０の周辺領域に、該電源ラインＶＬｉに接続された電源ドライバ１６０を備え、システムコントローラ１４０から供給される電源制御信号に基づいて、図９に示したように、走査ドライバ１２０から走査信号Ｖselを出力するタイミングに同期して、電源ドライバ１６０から上記所定の電圧値を有する電源電圧Ｖcsを各電源ラインＶＬｉに印加するようにした構成を良好に適用することができる。
【００９８】
なお、上述した表示画素ＥＭにおいては、画素駆動回路ＤＣとして３個の薄膜トランジスタを備え、データライン群ＤＧｊ（データラインＤＬja、ＤＬjb）を介してデータドライバ１３０（電流保持部ＤＨＬ）方向に階調電流Ｉpixを引き込む形態の電流指定方式に対応した回路構成を示したが、本発明はこの実施形態に限定されるものではなく、少なくとも、電流指定方式を適用した画素駆動回路を備えた表示装置であって、発光素子への発光駆動電流の供給を制御する発光制御トランジスタ、及び、階調電流の書込動作を制御する書込制御トランジスタを有し、表示データに応じた階調電流（書込電流）を保持した後、該階調電流に基づいて、上記発光制御トランジスタをオン動作させて発光駆動電流を供給して、発光素子を所定の輝度階調で発光させるものであれば、他の回路構成を有するものであればよく、例えば、４個の薄膜トランジスタを備えた回路構成を有するものであってもよく、さらには、データドライバ（電流保持部）から上記データライン群を介して表示画素（画素駆動回路）方向に階調電流を流し込む形態の回路構成を有するものであってもよい。
【００９９】
また、上述した表示画素の構成例においては、電流制御型の発光素子として、有機ＥＬ素子を適用した構成を示したが、本発明に係る表示装置はこれに限るものではなく、供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する発光素子であれば、上述した有機ＥＬ素子の他に、例えば、発光ダイオードやその他の発光素子を良好に適用することができる。
【符号の説明】
【０１００】
１００ 表示装置
１１０ 表示パネル
１２０ 走査ドライバ
１３０ データドライバ
１３６ 電流保持回路
１４０ システムコントローラ
１５０ 表示信号生成部
ＣＧＮ 電流生成回路
ＣＨＬ 電流保持部
ＳＬｉ 走査ライン
ＤＧｊ データライン群
ＥＭ 表示画素
ＤＣ 画素駆動回路
ＯＥＬ 有機ＥＬ素子
【技術分野】
【０００１】
本発明は、表示駆動装置及び表示装置に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型の発光素子を備えた表示画素を、複数配列してなる表示パネルに適用可能な表示駆動装置、及び、該表示装置に関する。
【背景技術】
【０００２】
従来、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のように、供給される駆動電流の電流値に応じて所定の輝度階調で発光動作する電流制御型の発光素子を備えた表示画素を、２次元配列した表示パネルを具備する発光素子型のディスプレイ（表示装置）が知られている。
【０００３】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、近年普及が著しい液晶表示装置（ＬＣＤ）に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、発光素子型の表示画素から構成されるため、液晶表示装置の場合のように、バックライトを必要としないので、一層の薄型軽量化が可能である、という極めて優位な特徴を有しており、次世代のディスプレイとして研究開発が盛んに行われている。
【０００４】
図１１は、従来技術における発光素子型ディスプレイの要部構成例を示す概略図であり、図１２は、従来技術における発光素子型ディスプレイに適用される表示画素の構成例を示す等価回路図である。
図１１に示すように、従来技術における発光素子型ディスプレイは、概略、相互に直交するように配設された複数の走査ラインＳＬと複数のデータラインＤＬとの各交点近傍に、例えば、後述する発光駆動回路（画素駆動回路）及び電流制御型の発光素子（有機ＥＬ素子）を備えた複数の表示画素ＥＭがマトリクス状（ｎ行×ｍ列）に配列された表示パネル１１０Ｐと、該表示パネル１１０Ｐの走査ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次走査信号Ｖselを印加することにより、行ごとの表示画素ＥＭを選択状態に設定（走査）する走査ドライバ１２０Ｐと、表示パネル１１０ＰのデータラインＤＬに接続され、表示データを取り込んで、所定のタイミングで各データラインＤＬへ表示データに応じた階調電流（階調信号）ＩＰpixを供給するデータドライバ１３０Ｐと、を備えた構成を有している。
【０００５】
このようなディスプレイにおいて、例えば、外部から供給されるタイミング信号に基づいて生成される走査制御信号及びデータ制御信号等により、走査ドライバ１２０Ｐ及びデータドライバ１３０Ｐの動作状態が制御されて、走査信号の印加により選択状態に設定された各行の表示画素に、表示データに応じた階調電流を書き込むことにより、各表示画素が所定の輝度階調で発光動作して、所望の画像情報が表示される。
【０００６】
そして、このような発光素子型ディスプレイにおいては、上述した電流制御型の発光素子を発光制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献１等に記載されているように、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光制御するための複数のスイッチング手段からなる駆動回路（以下、便宜的に「発光駆動回路」と記す）を備えたものが知られている。
【０００７】
具体的には、特許文献１等に記載された表示画素は、図１２に示すように、相互に並行して配設された一対の走査ラインＳＬ１、ＳＬ２とデータラインＤＬとの各交点近傍に、ゲート端子が走査ラインＳＬ１に、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１１に各々接続された薄膜トランジスタＴｒ１１１と、ゲート端子が走査ラインＳＬ２に、ソース端子及びドレイン端子が接点Ｎ１１１及び接点Ｎ１１２に各々接続された薄膜トランジスタＴｒ１１２と、ゲート端子が接点Ｎ１１２に、ドレイン端子が接点Ｎ１１１に各々接続され、ソース端子に高電源電圧Ｖddが印加された薄膜トランジスタＴｒ１１３と、ゲート端子が接点Ｎ１１２に接続され、ソース端子に高電源電圧Ｖddが印加された薄膜トランジスタＴｒ１１４と、を備えた画素駆動回路ＤＰ１、及び、階画素駆動回路ＤＰ１の薄膜トランジスタＴｒ１１４のドレイン端子にアノード端子が接続され、カソード端子に接地電位が印加された有機ＥＬ素子ＯＥＬを有して構成されている。
【０００８】
ここで、図１２において、薄膜トランジスタＴｒ１１１はｎチャネル型の電界効果型トランジスタにより構成され、薄膜トランジスタＴｒ１１２乃至Ｔｒ１１４はｐチャネル型の電界効果型トランジスタにより構成されている。また、ＣＰ１は、薄膜トランジスタＴｒ１１３及びＴｒ１１４のゲート−ソース間に形成される寄生容量である。
そして、このような構成を有する発光駆動回路ＤＰ２においては、薄膜トランジスタＴｒ１１１乃至Ｔｒ１１４からなる４個のトランジスタ（スイッチング手段）を所定のタイミングでオン、オフ制御することにより、以下に示すように、有機ＥＬ素子ＯＥＬを発光制御する。
【０００９】
すなわち、発光駆動回路ＤＰ１において、図示を省略した走査ドライバにより、走査ラインＳＬ１にハイレベルの走査信号Ｖsel1を、走査ラインＳＬ２にローレベルの走査信号Ｖsel2を各々印加して表示画素を選択状態に設定すると、薄膜トランジスタＴｒ１１１、Ｔｒ１１２及びＴｒ１１３がオン動作して、図示を省略したデータドライバによりデータラインＤＬに供給された、表示データに応じた階調電流Ｉpixが薄膜トランジスタＴｒ１１３及びＴｒ１１１を介して流れる。このとき、Ｔｒ１１２によりＴｒ１１３のゲート・ドレイン間が電気的に短絡されているため、Ｔｒ１１３は飽和領域で動作する。これにより、該階調電流Ｉpixの電流レベルが薄膜トランジスタＴｒ１１３により電圧レベルに変換されてゲート−ソース間に所定の電圧が生じる（書込動作）。この薄膜トランジスタＴｒ１１３のゲート−ソース間に生じた電圧に応じて薄膜トランジスタＴｒ１１４がオン動作して、高電源電圧Ｖddから所定の発光駆動電流が薄膜トランジスタＴｒ１１４及び有機ＥＬ素子ＯＥＬを介して接地電位に流れ、有機ＥＬ素子ＯＥＬが発光する（発光動作）。
【００１０】
次いで、例えば、走査ラインＳＬ２にハイレベルの走査信号Ｖsel2を印加すると、薄膜トランジスタＴｒ１１２がオフ動作することにより、薄膜トランジスタＴｒ１１３のゲート−ソース間に生じた電圧が寄生容量ＣＰ１により保持され、次に、走査ラインＳＬ１にローレベルの走査信号Ｖsel1を印加すると、薄膜トランジスタＴｒ１１１がオフ動作することにより、データラインＤＬと画素駆動回路ＤＰ１とが電気的に遮断される。これにより、上記寄生容量ＣＰ１に保持された電圧に基づく電位差により、薄膜トランジスタＴｒ１１４が継続してオン動作し、高電源電圧Ｖddから所定の発光駆動電流が薄膜トランジスタＴｒ１１４及び有機ＥＬ素子ＯＥＬを介して接地電位に流れ、有機ＥＬ素子ＯＥＬの発光動作が継続される。
【００１１】
ここで、薄膜トランジスタＴｒ１１４を介して有機ＥＬ素子ＯＥＬに供給される発光駆動電流は、表示データの輝度階調に基づいた電流値になるように制御され、この発光動作は、次の表示データに応じた階調電流が各表示画素に書き込まれるまで、例えば、１フレーム期間継続されるように制御される。
このような回路構成を有する画素駆動回路における駆動制御方法は、各表示画素（薄膜トランジスタＴｒ１１３のゲート端子）に表示データに応じた電流値を指定した階調電流を供給し、該電流値に応じて保持される電圧に基づいて、有機ＥＬ素子ＯＥＬに流す発光駆動電流を制御して、所定の輝度階調で発光動作させていることから、電流指定方式（又は、電流印加方式）と呼ばれている。
【００１２】
なお、図示を省略したが、図１２と同様に、画素駆動回路と有機ＥＬ素子とを備えた表示画素に対して、表示データに応じた電圧値を指定した階調信号電圧を印加し、該電圧値に応じて、有機ＥＬ素子ＯＥＬに流す発光駆動電流を制御して、所定の輝度階調で発光動作させる、電圧指定方式（又は、電圧印加方式）の駆動制御方法も知られている。
【００１３】
ここで、電圧指定方式を採用した発光駆動回路においては、選択機能や発光駆動機能を担うスイッチ素子の素子特性（薄膜トランジスタのチャネル抵抗等）が、外部環境（周囲の温度等）や使用時間等に依存してバラツキや変動（劣化）を生じた場合には、発光駆動電流に影響を与えることになり、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することができない、という問題や、表示パネルの高精細化を図るために、各表示画素を微細化すると、発光駆動回路を構成するスイッチ素子の動作特性（薄膜トランジスタのソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の発光特性にバラツキが生じて表示画質の劣化を招くという問題を有していた。
【００１４】
これに対して、上述した電流指定方式の発光駆動回路においては、各表示画素に供給される表示データに応じた階調電流の電流レベルを電圧レベルに変換する薄膜トランジスタＴｒ１１３（電流／電圧変換用トランジスタ）及び有機ＥＬ素子ＯＥＬに所定の電流値の駆動電流を供給する薄膜トランジスタＴｒ１１４（発光駆動用トランジスタ）を備え、有機ＥＬ素子ＯＥＬに供給する発光駆動電流の電流値を設定することにより、各薄膜トランジスタＴｒ１１３、Ｔｒ１１４の動作特性のバラツキの影響を抑制することができるので、電圧指定方式の発光駆動回路の問題点を解決することができるという利点を有している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００１−１４７６５９号公報 （第７頁〜第８頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述したような電流指定方式を採用した発光駆動回路においては、以下に示すような問題を有していた。
すなわち、最下位又は比較的輝度の低い表示データに基づく階調電流を各表示画素に書き込む場合（低階調表示時）、表示データの輝度階調に対応した小さい電流値の信号電流を各表示画素に供給する必要がある。
【００１７】
ここで、各表示画素に表示データ（階調電流）を書き込む動作は、データラインに寄生する容量成分（配線容量及び表示画素を構成する保持容量）を所定の電圧まで充電することに相当するため、例えば、表示パネルの大型化等によりデータラインの配線長が長くなるとともに、当該データラインに接続される表示画素の数が増加した場合には、階調電流の電流値が小さくなるほど（すなわち、低階調表示時ほど）、データラインの充電時間が長くなって、表示画素への書込動作に長時間を要するようになり、予め設定された（既定の）書込時間では表示画素に書き込まれる表示データが充分安定した状態（飽和状態）に達しない、いわゆる、書込不足が生じる。これにより、表示データに応じた適切な輝度階調で発光動作することができない表示画素が発生して、表示パネル内で輝度差が生じて表示画質の劣化を招くという問題を有していた。
【００１８】
また、表示パネルを高精細化するために、表示パネルに配設される走査ラインの数を増加させて、各走査ラインの選択期間（すなわち、書込時間）を短く設定した場合においても、階調電流の電流値が小さくなるほど、各表示画素への十分な書込動作が行われなくなり、書込不足が発生して表示画質の劣化を招いたり、表示パネルの高精細化が制約されるという問題を有していた。
【００１９】
そこで、本発明は、上述した問題点に鑑み、表示画素に設けられた発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素への表示データ（階調電流）の書込動作に際し、書込不足による表示画質の劣化を抑制することができるとともに、表示パネルの大画面化や高精細化に良好に対応することができる表示駆動装置及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
請求項１記載の発明は、表示パネルを構成する２次元配列された複数の表示画素に対して、表示データに基づく階調電流を供給することにより、前記各表示画素を駆動する表示駆動装置において、少なくとも、前記表示パネルの隣接する所定の複数の行の前記表示画素の各々を、互いに重複しない期間と互いに重複する期間とを有する所定のタイミングで順次選択状態に設定する画素選択手段と、前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、前記表示パネルの前記隣接する所定の複数の行の前記表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記所定のタイミングに対応して前記選択状態に設定される前記所定の複数の行の前記表示画素の各々に、前記表示パネルの前記隣接する複数の行の前記表示画素の各々に対応する複数のデータラインを介して、前記重複しない期間と重複する期間とを有して順次供給する電流書込手段と、を備え、前記電流書込手段は、前記複数のデータラインに前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、該各電流保持回路は、前記表示パネルの前記隣接する所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、少なくとも、前記電流書込手段は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする。
【００２１】
請求項２記載の発明は、請求項１記載の表示駆動装置において、前記信号保持部は、前記信号電流に基づく電荷を蓄積して、電圧成分として保持する電荷蓄積手段を備えていることを特徴とする。
請求項３記載の発明は、請求項１または２に記載の表示駆動装置において、前記階調電流出力部は、カレントミラー回路構成を有し、前記電流生成手段から供給される前記信号電流に対して、所定の電流比率の電流値を有する前記階調電流を生成して、前記各行の前記表示画素に出力することを特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示駆動装置において、少なくとも、前記電流書込手段は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする。
【００２２】
請求項５記載の発明は、表示パネルの行方向に配設された複数の走査ライン及び列方向に配設された複数のデータラインの各交点近傍に配列された複数の表示画素に対して、表示データに応じた所定の電流値を有する階調電流を供給することにより前記表示画素を駆動して、前記表示パネルに所望の画像情報を表示する表示装置において、少なくとも、各列に、隣接する所定の複数の行の前記表示画素に対応する複数のデータラインからなるデータライン群が配設された前記表示パネルと、前記表示パネルの前記隣接する所定の複数の行に対応する複数の前記走査ラインの各々に、互いに重複する期間を有する所定のタイミングで順次走査信号を印加して、該各走査ラインに接続される前記表示画素を、互いに重複しない期間と互いに重複する期間とを有して順次選択状態に設定する走査駆動回路と、前記表示データに基づいて前記表示パネルの前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段、及び、前記表示パネルの前記所定の複数の行の表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記選択状態に設定される前記所定の複数の行の表示画素の各々に、前記重複しない期間と重複する期間とを有して供給する電流書込手段を備えた信号駆動回路と、を備え、前記信号駆動回路の前記電流書込手段は、前記表示パネルの各列の前記データライン群に前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、該各電流保持回路は、前記表示パネルの前記所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、少なくとも、前記信号駆動回路は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする。
【００２３】
請求項６記載の発明は、請求項５に記載の表示装置において、前記表示パネルに配列された前記表示画素は、前記階調電流に基づいて所定の発光駆動電流を生成する発光駆動回路と、該発光駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、を備えることを特徴とする。
【００２４】
請求項７記載の発明は、請求項６記載の表示装置において、少なくとも、前記発光駆動回路は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする。
請求項８記載の発明は、請求項６又は７に記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【発明の効果】
【００２５】
すなわち、本発明は、表示信号（表示データ）に応じた階調電流を各表示画素に印加することにより、各表示画素を駆動して、所望の画像情報を表示パネルに表示する表示装置において、表示パネルに２次元配列された表示画素に対して、走査ドライバ（画素選択手段、走査駆動回路）から各行の走査ラインに、隣接する走査ライン間で互いに重複しない期間と互いに重複する期間とを有する所定のタイミングで走査信号を順次印加することにより、隣接する行の表示画素を、重複する期間で同時並行的に選択状態に設定し、データドライバ（信号駆動回路）に設けられた電流生成回路(電流生成手段)により、表示データに基づいて各行の表示画素に対応する信号電流を生成し、電流保持回路（電流書込手段）により、電流生成回路から供給される信号電流を、表示パネルの各行の表示画素に対応して複数のラッチ部（電流保持・出力部）に分配して取り込み、該信号電流に基づく階調電流を生成して、上記選択状態に設定される各行の表示画素に、該選択状態に設定される期間に亘って、重複しない期間と重複する期間とを有して順次供給するように構成されている。
【００２６】
ここで、少なくとも上記データドライバ（電流生成回路及び電流保持回路）は、例えば、表示パネルが設けられる基板とは独立して設けられて、ドライバチップとして提供されるようにしてもよく、これにより、表示装置の各構成のレイアウト工程において設計自由度を向上させることができる。
【００２７】
また、電流保持回路における各ラッチ部は、例えば、少なくとも、電流生成回路から順次供給され、信号分配部により分配される信号電流を、表示パネルの隣接する所定の複数の行の表示画素の各々に対応して、例えば容量成分（電荷蓄積手段）に保持する信号保持部と、例えばカレントミラー回路構成を用いて、該信号電流に対して所定の電流比率の電流値を有する階調電流を生成して出力する階調電流出力部と、を備えた構成を適用することができる。
【００２８】
このような構成により、電流生成回路から供給される信号電流を各ラッチ部に分配して、一のラッチ部により、一の行の表示画素に対応する信号電流を取り込み保持すると同時に、該信号電流に基づく階調電流を出力する動作と、他のラッチ部により、上記一の行に隣接する行の表示画素に対応する信号電流に基づく階調電流を出力する動作とを、重複する期間において同時に並行して実行する駆動制御方法を適用することができる。
【００２９】
すなわち、走査ドライバから、隣り合う複数行（ｋ行）の走査ラインの各々に対して、所定の期間、重複する（オーバーラップ）するように走査信号を順次印加することにより、複数行（ｋ行）分の表示画素を所定の期間において同時並行して選択状態に設定し、かつ、データドライバにより、各列ごとに設けられた電流保持回路（ラッチ部）に、各行の表示画素に対応する表示データを分配して個別に取り込んで保持すると同時に、各行の表示画素に階調電流を供給することができるので、各列のデータライン群を構成する複数のデータラインの各々を介して、同時並行的に複数の行の表示画素に対して、表示データに基づく階調電流を書き込むことができ、当該階調電流の書込時間を実質的に複数倍（ｋ倍）に、長く設定することができる。
【００３０】
また、同時並行して選択状態に設定される行の数（ｋ）に応じて、各列のデータライン群を構成する各データラインに接続される表示画素の数を削減（１列に１本のデータラインを配設した従来の表示装置に比較して、ｋ分の１に削減）することができるので、各データラインに寄生する容量成分（寄生容量）を大幅に低減することができ、データライン（表示画素）への階調電流の供給時（表示データの書込時）に生じる遅延時間（データラインの充電に要する時間）を大幅に減少させることができる。
【００３１】
したがって、各表示画素への表示データの書込時間を充分に長く確保することができるとともに、各データラインの寄生容量を大幅に削減して、階調電流の書込時の信号遅延を抑制することができるので、表示パネルを大型化した場合や高精細化した場合、あるいは、低階調表示時であっても、データラインの寄生容量を迅速に所定の電圧まで充分に充電して、表示データの書込不足を解消することができ、各表示画素を表示データに応じた適切な輝度階調で発光動作させて、表示パネル内で発生する輝度傾斜（表示ムラ）を大幅に低減して表示画質の向上を図ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る表示装置の全体構成を示す概略ブロック図である。
【図２】本発明に係る表示装置の要部構成の一例を示す概略構成図である。
【図３】本実施形態に係る表示装置のデータドライバに適用可能な電流生成回路の一構成例を示すブロック図である。
【図４】本実施形態に係る表示装置のデータドライバに適用可能な電流保持部（電流保持回路）の一構成例を示す回路構成図である。
【図５】本実施形態に適用可能な電流保持部の概略動作を示す概念図である。
【図６】本実施形態に係る表示装置の駆動制御方法を示すタイミングチャートである。
【図７】本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の一具体例を示す回路構成図である。
【図８】本構成例に係る表示画素（画素駆動回路）における駆動制御動作を示す概念図である。
【図９】本構成例に係る表示画素を適用した場合の表示装置における駆動制御動作を示すタイミングチャートである。
【図１０】本構成例に係る表示画素を適用した表示装置の一構成例を示す概略ブロック図である。
【図１１】従来技術における発光素子型ディスプレイの要部構成例を示す概略図である。
【図１２】従来技術における発光素子型ディスプレイに適用される表示画素の構成例を示す等価回路図である。
【発明を実施するための形態】
【００３３】
以下、本発明に係る表示装置及びその駆動制御方法について、実施の形態を示して詳しく説明する。
＜表示装置＞
まず、本発明に係る表示駆動装置を適用可能な表示装置の概略構成について説明する。
図１は、本発明に係る表示装置の全体構成を示す概略ブロック図であり、図２は、本発明に係る表示装置の要部構成の一例を示す概略構成図である。
【００３４】
図１、図２に示すように、本実施形態に係る表示装置１００は、大別して、各行（１行ごと）の画素行に対応して配設された走査ラインＳＬｉ（ｉは、１≦ｉ≦ｎの範囲の正の整数；ｎは正の整数であって、表示パネル１１０に設定された画素行の総数）、及び、各列（１列ごと）の画素列に対応して配設され、複数本（図２では２本）のデータラインＤＬja、ＤＬjb（ｊは、１≦ｊ≦ｍの範囲の正の整数；ｍは正の整数であって、表示パネル１１０に設定された画素列の総数）を一組とするデータライン群ＤＧｊ（データラインＤＬja又はＤＬjb）との各交点に、選択トランジスタＴｒselを介して接続された表示画素ＥＭが、複数２次元配列（ｎ行×ｍ列）された表示パネル１１０と、該表示パネル１１０の走査ラインＳＬｉに接続され、各走査ラインＳＬｉに所定のタイミングで順次走査信号Ｖselを印加することにより、該走査ラインＳＬｉに接続された各行（１行）の表示画素ＥＭを順次選択状態に設定する走査ドライバ（画素選択手段、走査駆動回路）１２０と、各データライン群ＤＧｊに接続され、後述する表示信号生成部１５０から供給される表示データを各行の表示画素ごとに取り込み、階調電流Ｉpixを生成して、所定のタイミングで各行の各列に対応したデータラインＤＬja、ＤＬjbに順次（交互に）出力するデータドライバ（電流生成手段、電流書込手段、信号駆動回路）１３０と、例えば、表示信号生成部１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０及びデータドライバ１３０の動作状態を制御する走査制御信号及びデータ制御信号を生成して出力するシステムコントローラ１４０と、例えば、表示装置１００の外部から供給される映像信号に基づいて、表示データ（例えば、デジタルデータ）を生成してデータドライバ１３０に供給するとともに、該表示データを表示パネル１１０に画像表示するためのタイミング信号（システムクロック等）を生成、又は、抽出してシステムコントローラ１４０に供給する表示信号生成部１５０と、を備えて構成されている。
【００３５】
そして、本実施形態に係る表示装置においては、特に、図２に示すように、データドライバ１３０が、表示信号生成部１５０から供給される表示データに基づいて、当該表示データに基づく輝度階調値に応じた電流値を有する信号電流Ｉｄを生成する電流生成回路（電流生成手段）ＣＧＮと、表示パネル１１０に配設された各列のデータライン群ＤＧｊに個別に接続され、該データライン群ＤＧｊを構成する各データラインＤＬja、ＤＬjbに、所定のタイミングで信号電流Ｉｄに基づく階調電流Ｉpixを出力する複数の電流保持回路（電流書込手段）１３６からなる電流保持部ＣＨＬと、を備えた構成を有している。
【００３６】
また、本実施形態に係る表示装置においては、上記電流生成回路ＣＧＮと電流保持部ＣＨＬとを備えたデータドライバ１３０が、表示パネル（画素アレイ）１１０が形成される基板ＢＡＳＥとは独立した、例えば、トライバチップの形態を有している。なお、各表示画素ＥＭ及びデータドライバ（特に、電流保持部ＣＨＬ）の回路構成等については、詳しく後述する。
【００３７】
以下、上記各構成について具体的に説明する。
（表示パネル１１０）
本実施形態に係る表示装置に適用可能な表示パネル１１０は、例えば、図２に示すように、各行の画素行に対応する走査ラインＳＬｉと、各々２本のデータラインＤＬja、ＤＬjbを一組とし、１列分の画素列に対応するデータライン群ＤＧｊとが、相互に直交するように配設され、奇数行目の走査ラインＳＬｉにおいては各列のデータラインＤＬjaとの各交点に、また、偶数番目の走査ラインＳＬｉにおいては各列のデータラインＤＬjbとの各交点に、表示画素ＥＭが接続された構成を有している。
【００３８】
ここで、図２に示した構成においては、各列に配設されるデータライン群ＤＧｊとして、２本のデータラインＤＬja、ＤＬjbを一組とした構成を示したが、本発明はこれに限定されるものではなく、２以上の複数のデータラインを一組とするものであってもよい。この場合、例えば、データライン群ＤＧｊを構成するデータラインの本数をｑ（すなわち、データラインＤＬj1〜ＤＬjqのｑ本）とした場合には、行番号をｑで除算した余りが１となる行の走査ライン（１、ｑ＋１、２ｑ＋１、・・・行目の走査ライン）は、各列の１番目のデータラインＤＬj1との各交点に表示画素ＥＭが接続され、上記余りが２となる行の走査ライン（２、ｑ＋２、２ｑ＋２、・・・行目の走査ライン）は、各列の２番目のデータラインＤＬj2との各交点に表示画素ＥＭが接続され、（以下同様の関係で表示画素とデータラインが接続され）、そして、上記余りが０となる行の走査ライン（ｑ、２ｑ、３ｑ、・・・行目の走査ライン）は、各列のｑ番目（最後）のデータラインＤＬjqとの各交点に表示画素ＥＭが接続された構成を有している。
【００３９】
また、各表示画素ＥＭは、概略、ゲート端子が各走査ラインＳＬｉに接続され、ソース端子が各データラインＤＬja又はＤＬjbに接続された選択トランジスタＴｒselの、ドレイン端子に接続された構成を有し、データドライバ１３０の電流保持部ＣＨＬ（各電流保持回路１３６）から各データラインＤＬja又はＤＬjb、及び、上記選択トランジスタＴｒselを介して供給される階調電流Ｉpixに基づいて、所定の輝度階調で発光動作する電流制御型の発光素子を備えている。
【００４０】
このような構成を有する表示パネル１１０において、後述する走査ドライバ１２０から特定の行の走査ラインＳＬｉに走査信号Ｖselを印加することにより、該走査ラインＳＬｉに接続された選択トランジスタＴｒselがオン動作して、当該行の表示画素ＥＭが一括して選択状態に設定される。この選択状態において、後述するデータドライバ１３０（電流生成回路ＣＧＮ及び電流保持部ＣＨＬ）から各データライン群ＤＧｊの特定のデータラインに、表示データに対応する階調電流Ｉpixを一斉に供給することにより、上記オン動作した選択トランジスタＴｒselを介して、選択状態に設定された当該行の表示画素ＥＭに一括して表示データが書き込まれる。なお、選択トランジスタを含む表示画素ＥＭの具体回路例や回路動作については詳しく後述する。
【００４１】
（走査ドライバ１２０）
走査ドライバ１２０は、システムコントローラ１４０から供給される走査制御信号に基づいて、上記各走査ラインＳＬｉに選択レベル（例えば、ハイレベル）の走査信号Ｖselを印加する動作を順次実行することにより、各走査ラインＳＬｉに接続された各行の表示画素ＥＭを一斉に選択状態に設定するとともに、少なくとも隣り合う行同士の表示画素ＥＭを所定の期間、同時並行して上記選択状態に設定し、後述するデータドライバ１３０により各データライン群ＤＧｊを介して供給される表示データに基づく階調電流Ｉpixを、各行の表示画素ＥＭに一部同時並行的に書き込むように制御する。
【００４２】
走査ドライバ１２０は、例えば、図２に示すように、シフトレジスタとバッファからなるシフトブロックＳＢ１、ＳＢ２、・・・ＳＢｉ、・・・ＳＢｎを、各走査ラインＳＬｉに対応して複数段（図２ではｎ段）備えた周知の構成を有し、後述するシステムコントローラ１４０から供給される走査制御信号（走査スタート信号ＳＳＴ、走査クロック信号ＳＣＫ等）に基づいて、シフトレジスタにより表示パネル１１０の上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の選択レベル（ハイレベル）を有する走査信号Ｖselとして各走査ライン群ＳＧｉに印加される。
【００４３】
ここで、本実施形態においては、上述した周知の構成を有する走査ドライバにおいて、例えば、走査クロック信号ＳＣＫを、各行ごとに所定の期間（１水平走査期間）、選択状態にする通常の時間幅（走査信号Ｖselを印加する各行ごとの選択時間幅）に設定するとともに、走査スタート信号ＳＳＴを２行分の選択時間幅（２水平走査期間）に設定することにより、２行分の時間幅を有するシフト信号が各シフトブロックＳＢ１、ＳＢ２、・・・ＳＢｉ、・・・ＳＢｎ間でシフトされることになり、少なくとも隣り合う走査ラインＳＬｉに対して、該シフト信号に基づく走査信号Ｖselが所定の期間、同時に（一定期間オーバーラップして）印加される。
【００４４】
（データドライバ１３０）
データドライバ１３０は、システムコントローラ１４０から供給されるデータ制御信号に基づいて、後述する表示信号生成部１５０から供給される表示データを、所定のタイミングで各行ごとに順次取り込んで、該表示データの輝度階調値に応じた電流値を有する信号電流Ｉｄを生成し、上述した走査ドライバ１２０により選択状態に設定された特定の行の表示画素ＥＭに対して、上記信号電流Ｉｄを階調電流Ｉpixとして、各列のデータライン群ＤＧｊを介して表示画素ＥＭに一斉に供給する。
【００４５】
データドライバ１３０は、具体的には、例えば、図２に示すように、少なくとも、表示信号生成部１５０から供給される表示データに基づいて、輝度階調値に応じた信号電流Ｉｄを生成する電流生成回路ＣＧＮと、表示パネル１１０に配設された各データライン群ＤＧｊごとに接続された複数の電流保持回路１３６からなる電流保持部ＣＨＬと、を備え、後述するシステムコントローラ１４０から供給されるデータ制御信号に基づいて、表示信号生成部１５０から供給される表示データに基づいて生成された信号電流Ｉｄを、各列の電流保持回路１３６により各行の表示画素分ずつ、順次取り込んで、各データライン群ＤＧｊを介して選択状態に設定された各行の表示画素ＥＭに対して、所定のタイミングで階調電流Ｉpixとして一括して供給する。なお、データドライバの具体的な構成及び動作については詳しく後述する。
【００４６】
（システムコントローラ１４０）
システムコントローラ１４０は、上述した走査ドライバ１２０及びデータドライバ１３０に対して、動作状態を制御する走査制御信号及びデータ制御信号を出力することにより、各ドライバ１２０、１３０を所定のタイミングで動作させて走査信号Ｖsel及び階調電流Ｉpix（信号電流Ｉｄ）を生成、出力させ、表示信号生成部１５０により生成される表示データを各表示画素ＥＭに書き込んで発光動作させ、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。
【００４７】
（表示信号生成部１５０）
表示信号生成部１５０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分（輝度階調値）を抽出し、表示パネル１１０の１行分ごとに表示データとしてデータドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成部１５０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０は、表示信号生成部１５０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０に対して供給する走査制御信号及びデータ制御信号を生成する。
【００４８】
＜データドライバの具体例＞
次に、本実施形態に係る表示装置に適用可能なデータドライバの一構成例について、具体的に説明する。
（電流生成回路）
図３は、本実施形態に係る表示装置のデータドライバに適用可能な電流生成回路の一構成例を示すブロック図である。
【００４９】
本実施形態に係るデータドライバ１３０に適用可能な電流生成回路ＣＧＮは、例えば、図３に示すように、システムコントローラ１４０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲを順次シフトしつつシフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成部１５０から供給される１行分の表示データＤ０〜Ｄｍ（デジタルデータ）を順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｍを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜Ｖｐに基づいて、上記保持された表示データＤ０〜Ｄｍを所定のアナログ信号電圧（階調電圧Ｖpix）に変換するＤ／Ａコンバ−タ１３４と、アナログ信号電圧に変換された表示データに対応する信号電流Ｉｄを生成し、システムコントローラ１４０から供給される出力イネ−ブル信号ＯＥに基づいて、電流保持部ＣＨＬ（各電流保持回路１３６）に一斉に供給する電圧電流変換・電流供給回路１３５と、を有して構成されている。
【００５０】
（電流保持部）
図４は、本実施形態に係る表示装置のデータドライバに適用可能な電流保持部（電流保持回路）の一構成例を示す回路構成図である。なお、図４に示す電流保持部の構成は、本実施形態に係るデータドライバに適用可能な一構成例を示すものにすぎず、この回路構成に限定されるものではない。
【００５１】
本実施形態に係るデータドライバ１３０に適用可能な電流保持部ＣＨＬは、図２に示したように、少なくとも、各データライン群ＤＧｊに個別に接続された電流保持回路１３６を複数備え、各電流保持回路１３６は、具体的には、図４に示すように、各データライン群ＤＧｊを構成するデータラインＤＬjaに接続されたラッチ部（電流保持・出力部）１３６ａと、データラインＤＬjbに接続されたラッチ部（電流保持・出力部）１３６ｂと、を有して構成されている。
【００５２】
ラッチ部１３６ａは、例えば、図４に示すように、上述した電流生成回路ＣＧＮから出力される輝度階調値に応じた電流値を有する信号電流Ｉｄが電流路（ソース−ドレイン）の一端側に供給され、他端側が接点Ｎ３１ａに接続され、制御端子（ゲート）に第１の電流取込信号ＷＴoddが印加される薄膜トランジスタＴｒ３１ａと、接点Ｎ３１ａと接点Ｎ３２ａとの間に電流路が接続され、制御端子に第１の電流取込信号ＷＴoddが印加される薄膜トランジスタＴｒ３２ａと、電流路の一端側が接点Ｎ３１ａに接続され、他端側が低電位電圧（−Ｖcc）に接続され、制御端子が接点Ｎ３２ａに接続された薄膜トランジスタＴｒ３３ａと、電流路の一端側が低電位電圧（−Ｖcc）に接続され、他端側がデータラインＤＬjaに接続され、制御端子が接点Ｎ３２ａに接続された薄膜トランジスタＴｒ３４ａと、接点Ｎ３２ａと低電位電圧（−Ｖcc）との間に接続された蓄積容量Ｃａと、を備えた構成を有している。
【００５３】
また、ラッチ部１３６ｂも、上記ラッチ部１３６ａと同様に、例えば、図４に示すように、電流生成回路ＣＧＮから出力される信号電流Ｉｄが電流路の一端側に供給され、他端側が接点Ｎ３１ｂに接続され、制御端子に第２の電流取込信号ＷＴevnが印加される薄膜トランジスタＴｒ３１ｂと、接点Ｎ３１ｂと接点Ｎ３２ｂとの間に電流路が接続され、制御端子に第２の電流取込信号ＷＴevnが印加される薄膜トランジスタＴｒ３２ｂと、電流路の一端側が接点Ｎ３１ｂに接続され、他端側が低電位電圧（−Ｖcc）に接続され、制御端子が接点Ｎ３２ｂに接続された薄膜トランジスタＴｒ３３ｂと、電流路の一端側が低電位電圧（−Ｖcc）に接続され、他端側がデータラインＤＬjbに接続され、制御端子が接点Ｎ３２ｂに接続された薄膜トランジスタＴｒ３４ｂと、接点Ｎ３２ｂと低電位電圧（−Ｖcc）との間に接続された蓄積容量Ｃｂと、を備えた構成を有している。
【００５４】
ここで、本実施形態に係る電流保持部ＣＨＬにおいては、各薄膜トランジスタＴｒ３１ａ〜Ｔｒ３４ａ及びＴｒ３１ｂ〜Ｔｒ３４ｂとして、例えば、アモルファスシリコン半導体層、あるいは、ポリシリコン半導体層をチャネル層とする、ｎチャネル型の電界効果型トランジスタを適用することができる。
【００５５】
なお、上述した電流保持回路１３６において、蓄積容量Ｃａ、Ｃｂは本発明に係る信号保持部及び電荷蓄積手段を構成し、薄膜トランジスタＴｒ３１ａ、Ｔｒ３２ａ及びＴｒ３１ｂ、Ｔｒ３２ｂは本発明に係る信号分配部を構成し、薄膜トランジスタＴｒ３３ａ、Ｔｒ３４ａ及びＴｒ３３ｂ、Ｔｒ３４ｂは本発明に係る階調電流出力部を構成する。
【００５６】
＜電流保持部の動作＞
次いで、上述したような構成を有する電流保持部（電流保持回路）における動作について説明する。
図５は、本実施形態に適用可能な電流保持部の概略動作を示す概念図である。
【００５７】
本実施形態に係る電流保持部ＣＨＬ（電流保持回路１３６）における動作は、電流生成回路ＣＧＮから順次供給される２行分（隣り合う奇数行と偶数行）の表示画素に対応する表示データ（輝度階調値）に基づく信号電流Ｉｄを、各列ごとに並列的に接続されたラッチ部１３６ａ及び１３６ｂにより所定のタイミングで順次取り込むと同時に、該信号電流Ｉｄに基づいて階調電流Ｉpixを生成して、データライン群ＤＧｊを構成する各データラインＤＬja、ＤＬjbに、所定のタイミングで個別に出力する電流ラッチ・出力動作と、該電流ラッチ・出力動作における上記階調電流Ｉpixの出力を、所定期間継続する電流出力保持動作と、からなり、ラッチ部１３６ａ側と１３６ｂ側との間で、上記電流ラッチ・出力動作と電流出力保持動作を交互に繰り返すように制御される。これにより、電流ラッチ・出力動作における各ラッチ部１３６ａ、１３６ｂからの階調電流Ｉpixの出力期間が、相互に一部重なる（オーバーラップする）ように設定される。
【００５８】
以下、上述した電流保持部（電流保持回路）の構成を参照しながら、各動作について具体的に説明する。
上述した各列ごとに設けられた電流保持回路１３６（ラッチ部１３６ａ、１３６ｂ）において、システムコントローラ１４０からデータ制御信号として供給する第１及び第２の電流取込信号ＷＴodd、ＷＴevnを、選択的にハイレベルに設定することにより、並列的に接続されたラッチ部１３６ａ及び１３６ｂのうち、いずれか一方側のラッチ部（ラッチ部１３６ａ又は１３６ｂ）が、信号電流Ｉｄを取り込むと同時に、該信号電流Ｉｄに対応する階調電流Ｉpixを出力する電流ラッチ・出力動作状態に設定され、他方側のラッチ部（ラッチ部１３６ｂ又は１３６ａ）が先のタイミングにおける電流ラッチ・出力動作状態の、階調電流Ｉpixの出力状態を継続する電流出力保持動作状態に設定される。
【００５９】
（電流ラッチ・出力動作）
具体的には、電流ラッチ・出力動作においては、図５（ａ）に示すように、第１の電流取込信号ＷＴoddがハイレベルに設定されるとともに、第２の電流取込信号ＷＴevnがローレベルに設定されることにより、ラッチ部１３６ａにおいて、薄膜トランジスタＴｒ３１ａ、Ｔｒ３２ａがオン動作し、薄膜トランジスタＴｒ３３ａが薄膜トランジスタＴｒ３２ａがオン動作することによりゲート・ドレイン間が電気的に短絡されて、飽和領域でオン動作する。これにより、電流生成回路ＣＧＮから供給された信号電流Ｉdaは、ラッチ部１３６ａの薄膜トランジスタＴｒ３１ａ、Ｔｒ３３ａを介して低電位電圧（−Ｖcc）側に流れ、該信号電流Ｉdaの電流レベルが薄膜トランジスタＴｒ３３ａのゲート−ソース間の電圧レベルに変換されて、蓄積容量Ｃａに電荷として蓄積される。
【００６０】
このとき、蓄積容量Ｃａへの電荷の蓄積に伴って、接点Ｎ３２ａの電位が上昇することにより、カレントミラー回路を構成する薄膜トランジスタＴｒ３３ａ及びＴｒ３４ａがオン動作して、信号電流Ｉdaに対して、該カレントミラー回路に設定された所定の電流比率を有する階調電流Ｉpixが、データラインＤＬja側から薄膜トランジスタＴｒ３４ａを介して低電位電圧（−Ｖcc）方向（すなわち、表示画素ＥＭ側からラッチ部１３６ａ方向）に引き込まれるように流れる。
【００６１】
（電流出力保持動作）
電流出力保持動作においては、図５（ｂ）に示すように、第１の電流取込信号ＷＴoddがローレベルに設定されるとともに、第２の電流取込信号ＷＴevnがハイレベルに設定されることにより、上述したラッチ部１３６ａにおいて、薄膜トランジスタＴｒ３１ａ、Ｔｒ３２ａがオフ動作する。このとき、上記電流ラッチ・出力動作により蓄積容量Ｃａに蓄積された電荷（信号電流Ｉda）に基づく電位（高電圧）が接点Ｎ３２ａに保持されるため、薄膜トランジスタＴｒ３４ａがオン状態を継続する。これにより、データラインＤＬja側からラッチ部１３６ａ（電流保持回路１３６）方向に階調電流Ｉpixを引き込む動作状態が保持される。
【００６２】
また、第１の電流取込信号ＷＴoddがローレベルに設定されるとともに、第２の電流取込信号ＷＴevnがハイレベルに設定された状態（すなわち、上述したラッチ部１３６ａの電流出力保持動作状態）においては、ラッチ部１３６ａに並列的に接続されたラッチ部１３６ｂにおいて、薄膜トランジスタＴｒ３１ｂ、Ｔｒ３２ｂがオン動作し、Ｔｒ３３ｂがＴｒ３２ｂによりゲート・ドレイン間が電気的に短絡されて、飽和領域でオン動作するため、信号電流Ｉdbが、ラッチ部１３６ｂの薄膜トランジスタＴｒ３１ｂ、Ｔｒ３３ｂを介して低電位電圧（−Ｖcc）側に流れ、該信号電流Ｉdbの電流レベルが薄膜トランジスタＴｒ３３ｂのゲート−ソース間の電圧レベルに変換されて、蓄積容量Ｃｂに電荷として蓄積されるとともに、接点Ｎ３２ｂの電位の上昇に伴って、カレントミラー回路を構成する薄膜トランジスタＴｒ３３ｂ及びＴｒ３４ｂがオン動作して、信号電流Ｉdbに対して、所定の電流比率を有する階調電流Ｉpixが、データラインＤＬjb側から薄膜トランジスタＴｒ３４ｂを介して低電位電圧（−Ｖcc）方向（すなわち、表示画素ＥＭ側からラッチ部１３６ｂ方向）に引き込まれるように流れる電流ラッチ・出力動作が実行される。
【００６３】
すなわち、ラッチ部１３６ａ、１３６ｂのいずれか一方側が電流ラッチ・出力動作状態に設定された期間に、同時並行的に、他方側が電流出力保持動作状態に設定される。
なお、本実施形態に係る電流保持部ＣＨＬにおいては、後述する表示画素ＥＭに設けられる画素駆動回路の回路構成に対応させるために、電流生成回路ＣＧＮから供給される正極性の信号電流Ｉｄ（Ｉda、Ｉdb）に対応する、負の階調電流Ｉpixを生成して、該階調電流Ｉpixをデータライン（表示画素ＥＭ）側から引き込む場合について説明したが、表示画素ＥＭの回路構成に応じて、正極性の階調電流Ｉpixを生成して、データライン（表示画素ＥＭ）に流し込む構成を有するものであってもよい。
【００６４】
＜表示装置の駆動制御方法＞
次いで、上述したような構成を有する表示装置における駆動制御動作について説明する。
図６は、本実施形態に係る表示装置の駆動制御方法を示すタイミングチャートである。
【００６５】
上述したような構成を有する表示装置において、まず、表示信号生成部１５０により抽出された表示データは、システムコントローラ１４０から供給されるデータ制御信号に基づくタイミングで、データドライバ１３０の電流生成回路ＣＧＮに、表示パネル１１０の各行ごとに順次取り込まれ、該表示データに応じた信号電流Ｉｄに変換されて、各列のデータライン群ＤＧｊに対応して電流保持回路１３６が設けられた電流保持部ＣＨＬに出力される。
【００６６】
電流保持部ＣＨＬにおいては、図６に示すように、システムコントローラ１４０から供給されるデータ制御信号（ハイレベルの第１の電流取込信号ＷＴodd、及び、ローレベルの第２の電流取込信号ＷＴevn）に基づいて、各列に設けられた電流保持回路１３６のラッチ部１３６ａが電流ラッチ・出力動作状態に設定されることにより、特定の奇数番目の行（例えば、１行目）の表示画素ＥＭに対応する上記信号電流Ｉｄ（Ｉda）を取り込み、蓄積容量Ｃａに当該信号電流Ｉdaに基づく電荷を蓄積すると同時に、蓄積容量Ｃａに蓄積された電荷、及び、カレントミラー回路（薄膜トランジスタＴｒ３３ａ、Ｔｒ３４ａ）により設定された電流比率に基づいて、所定の電流値を有する階調電流Ｉpixを生成して、各データラインＤＬjaを介して、当該行（１行目）の各表示画素ＥＭに供給する電流ラッチ・出力動作が実行される。
【００６７】
次いで、上記電流ラッチ・出力動作の後に、システムコントローラ１４０から供給されるデータ制御信号（ローレベルの第１の電流取込信号ＷＴodd、及び、ハイレベルの第２の電流取込信号ＷＴevn）に基づいて、電流保持回路１３６のラッチ部１３６ａが電流出力保持動作状態に設定されることにより、ラッチ部１３６ａにおいて、上記蓄積容量Ｃａに蓄積された電荷（すなわち、信号電流Ｉda）に基づく階調電流Ｉpixが、各データラインＤＬjaを介して、当該行（１行目）の各表示画素ＥＭに継続して供給される電流出力保持動作が実行される。
【００６８】
また、ラッチ部１３６ａにおいて、電流出力保持動作が実行されている期間においては、図６に示すように、システムコントローラ１４０から供給されるデータ制御信号（ローレベルの第１の電流取込信号ＷＴodd、及び、ハイレベルの第２の電流取込信号ＷＴevn）に基づいて、電流保持回路１３６のラッチ部１３６ｂが電流ラッチ・出力動作状態に設定されることにより、電流生成回路ＣＧＮから供給される、上記特定の奇数番目の行に隣り合う、次の偶数番目の行（例えば、２行目）の信号電流Ｉｄ（Ｉdb）が、ラッチ部１３６ｂに取り込まれて、蓄積容量Ｃｂに電荷が蓄積されると同時に、該蓄積容量Ｃｂに蓄積された電荷、及び、カレントミラー回路（薄膜トランジスタＴｒ３３ｂ、Ｔｒ３４ｂ）により設定された電流比率に基づいて、所定の電流値を有する階調電流Ｉpixを生成して、各データラインＤＬjbを介して、当該行（２行目）の各表示画素ＥＭに供給する電流ラッチ・出力動作が実行される。
【００６９】
次いで、上記ラッチ部１３６ａにおける電流出力保持動作の後に、システムコントローラ１４０により、再び、第１の電流取込信号ＷＴoddがハイレベルに、また、第２の電流取込信号ＷＴevnがローレベルに設定されることにより、ラッチ部１３６ａは再び電流ラッチ・出力動作状態に設定されることにより、次の奇数番目の行（例えば、３行目）の信号電流Ｉｄ（Ｉda）に基づく電荷が蓄積容量Ｃａに蓄積されると同時に、該蓄積容量Ｃａに蓄積された電荷、及び、カレントミラー回路により設定された電流比率に基づく階調電流Ｉpixが、各データラインＤＬjaを介して、当該行（３行目）の各表示画素ＥＭに供給される電流ラッチ・出力動作が実行される。
【００７０】
また、このとき、電流保持回路１３６のラッチ部１３６ｂが電流出力保持動作状態に設定されることにより、先のタイミングで上記蓄積容量Ｃｂに蓄積された電荷に基づく階調電流Ｉpixが、各データラインＤＬjbを介して、上記電流ラッチ・出力動作の対象となった行（２行目）の各表示画素ＥＭに継続して供給される電流出力保持動作が実行される。
【００７１】
これにより、電流保持部ＣＨＬにおいて、各列に対応して設けられた各電流保持回路１３６を構成する２段のラッチ部１３６ａ及び１３６ｂの間で、電流ラッチ・出力動作と電流出力保持動作を同時並行的に実行する制御を、所定の動作周期ごとに交互に繰り返すことにより、電流生成回路ＣＧＮから順次供給される各行の表示データ（輝度階調値）に対応した信号電流Ｉｄが連続的に電流保持回路１３６に取り込み保持されると同時に、階調電流Ｉpixとして各行の表示画素に一斉に供給される動作が実行される。
【００７２】
したがって、図６に示すように、電流保持部ＣＨＬ（各電流保持回路１３６）から各列のデータライン群ＤＧｊを介して階調電流Ｉpixを出力し、システムコントローラ１４０から供給される走査制御信号に基づくタイミングで、走査ドライバ１２０からハイレベルの走査信号Ｖselを、少なくとも隣り合う走査ラインＳＬｉ、ＳＬi+1に対して、所定の期間（例えば、１水平走査期間）、オーバーラップするように印加（各行の走査信号Ｖselは、各々２水平走査期間）することにより、各走査ラインＳＬｉに対応する複数の行（例えば、１行目と２行目の２行分）の表示画素ＥＭに、上記各データライン群ＤＧｊのデータラインＤＬja、ＤＬjbを介して順次供給される階調電流Ｉpixが書き込まれ、該階調電流Ｉpixに基づく所定の輝度階調で発光動作が実行される。
【００７３】
このように、本実施形態においては、複数の表示画素が２次元配列された表示パネルに対して、走査ドライバから、隣り合う複数行（ｋ行；ｋは２以上の正の整数。本実施形態では、２行）の走査ラインに対して、所定の期間、オーバーラップするように走査信号を印加することにより、複数行（ｋ行）分の表示画素を一定期間ずつ同時並行して選択状態に設定し、かつ、データドライバにより、各列ごとにラッチ部が複数個（ｋ個）並列的に設けられた電流保持回路に、各行の表示画素に対応する表示データを取り込んで保持すると同時に、各行の表示画素に階調電流を供給するように構成されているので、各列のデータライン群を構成するデータライン数（ｋ本）分のラッチ部を備えた構成で、複数の行の表示画素に対して、表示データに基づく階調電流を同時並行的に書き込むことができ、当該階調電流の書込時間を実質的に複数倍（ｋ倍）に、長く設定することができる。
【００７４】
具体的には、上述したように、各列に配設されるデータライン群が２本のデータラインからなり、当該データラインに対応して電流保持部に２個のラッチ部が設けられた構成においては、走査信号による特定の行の表示画素の選択期間の１／２の期間が、次の行の表示画素の選択期間とオーバーラップするように設定することにより、例えば、ｉ行目と（ｉ＋１）行目の表示画素に設定される選択期間同士が重なる期間を、通常の１水平走査期間（１Ｈ）に設定した場合、選択期間が通常の２倍になり、データドライバ（電流保持部）から供給される階調電流を各表示画素に２倍の書き込み時間で書き込むことができる。
【００７５】
また、各列のデータライン群を構成する各データラインに接続される表示画素の数を、１列に１本のデータラインを配設した従来の表示装置に比較して、ｋ分の１（本実施形態では、１／２）に削減して、各データラインに寄生する容量成分（寄生容量）を大幅に低減することができ、データライン（表示画素）への階調電流の供給時（表示データの書込時）に生じる遅延時間（データラインの充電に要する時間）を大幅に減少させることができる。
【００７６】
したがって、各表示画素への表示データの書込時間を充分に長く確保することができるとともに、各データラインの寄生容量を大幅に削減することができるので、表示パネルを大型化した場合や高精細化した場合、あるいは、低階調表示時であっても、データラインの寄生容量を迅速に所定の電圧まで充分に充電して、表示データの書込不足を解消することができ、各表示画素を表示データに応じた適切な輝度階調で発光動作させて、表示パネル内で発生する輝度傾斜（表示ムラ）を大幅に低減して表示画質の向上を図ることができる。
また、電流生成回路及び電流保持部からなるデータドライバを、表示パネルが形成される基板とは独立して、例えば、ドライバチップの形態で提供することができるので、表示装置の各構成の配置に関して設計自由度を向上させることができる。
【００７７】
なお、本実施形態においては、上述したように、データドライバにより各行の表示画素に対応する表示データをラッチ部に取り込んで保持すると同時に、各行の階調電流を生成して、順次各表示画素に供給するように構成されているため、電流保持回路（ラッチ部）におけるラッチ動作を迅速に実行する必要があり、信号遅延等によりラッチ動作のタイミングにずれが生じた場合には、表示動作に支障を来す可能性がある。
【００７８】
そこで、本実施形態においては、電流保持回路（ラッチ部）における表示データ（輝度階調値に応じた信号電流）のラッチ動作を小電流で迅速に行うようにするとともに、各データラインへの出力段に、カレントミラー回路構成を適用することにより、階調電流の電流値（絶対値）を簡易に制御して大電流化するようにして、ラッチ動作の遅延を抑制することができる。
【００７９】
＜表示画素の具体回路例＞
次に、本発明に係る表示装置に適用可能な表示画素の具体回路例について、図面を参照して説明する。
図７は、本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の一具体例を示す回路構成図である。
【００８０】
本実施形態に係る表示パネルに適用される表示画素ＥＭ（厳密には、上述した表示画素ＥＭ及び選択トランジスタＴｒselからなる構成）は、例えば、図７に示すように、概略、上述した走査ドライバ１２０から印加される走査信号Ｖselに基づいて、表示画素ＥＭを選択状態に設定し、該選択状態においてデータドライバ１３０（電流保持部ＣＨＬ）から供給される階調電流Ｉpixを取り込み、該階調電流Ｉpixに応じた発光駆動電流を発光素子に流す画素駆動回路（上述した選択トランジスタＴｒselを含む；発光駆動回路）ＤＣと、該画素駆動回路ＤＣから供給される発光駆動電流に基づいて、所定の輝度階調で発光動作する有機ＥＬ素子ＯＥＬ等の電流制御型の発光素子と、を有して構成されている。
【００８１】
画素駆動回路ＤＣは、具体的には、図７に示すように、例えば、制御端子（ゲート端子）が走査ラインＳＬｉに、電流路（ソース−ドレイン）が電源ラインＶＬ及び接点Ｎ１１に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１１と、制御端子が走査ラインＳＬｉに、電流路がデータラインＤＬｊ（上述した各実施形態に示したデータライン群ＤＧｊを構成する各データラインＤＬja、ＤＬjb）及び接点Ｎ１２に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１２と、制御端子が接点Ｎ１１に、電流路が電源ラインＶＬ及び接点Ｎ１２に各々接続されたｎチャネル型の薄膜トランジスタＴｒ１３と、接点Ｎ１１及び接点Ｎ１２間に接続されたコンデンサ（保持容量）Ｃｓと、を備えた構成を有し、有機ＥＬ素子ＯＥＬのアノード端子が接点Ｎ１２に、カソード端子が接地電位に各々接続されている。ここで、コンデンサＣｓは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよい。また、薄膜トランジスタＴｒ１２は、上述した実施形態に示した選択トランジスタＴｒselに相当する。
【００８２】
＜表示画素の発光駆動制御方法＞
図８は、本構成例に係る表示画素（画素駆動回路）における駆動制御動作を示す概念図であり、図９は、本構成例に係る表示画素を適用した場合の表示装置における駆動制御動作を示すタイミングチャートである。また、図１０は、本構成例に係る表示画素を適用した表示装置の一構成例を示す概略ブロック図である。
【００８３】
上述したような構成を有する画素駆動回路ＤＣにおける発光素子（有機ＥＬ素子ＯＥＬ）の発光駆動制御は、例えば、図９に示すように、一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、走査ラインＳＬｉに接続された表示画素ＥＭを選択して表示データに基づく階調電流Ｉpixを書き込み、電圧成分として保持する選択期間（書込動作期間）Ｔseと、該選択期間Ｔseに書き込み、保持された電圧成分に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる非選択期間（発光動作期間）Ｔnseと、を設定することにより実行される（Ｔsc＝Ｔse＋Ｔnse）。ここで、各行の表示画素ＥＭに設定される選択期間は、図９に示すように、隣り合う複数の行（例えば、２行）の間で、所定の期間（選択期間の１／２の期間）、時間的に重なる（オーバーラップする）ように設定される。以下、説明を簡明にするために、上述した実施形態に示したように、隣り合う２行の表示画素ＥＭ（走査ラインＳＬｉ）に対応して、各列に２本のデータラインＤＬja、ＤＬjbを一組とするデータライン群ＤＧｊが配設された構成について、具体的に説明する。
【００８４】
（選択期間）
図９に示すように、表示画素ＥＭの選択期間Ｔseにおいては、まず、走査ドライバ１２０から特定の走査ラインＳＬｉに対して、ハイレベルの走査信号Ｖselが印加されて当該行の表示画素ＥＭが選択状態に設定されるとともに、当該選択期間Ｔseの後半（選択期間Ｔseの１／２の期間）においては、次の行の走査ラインＳＬi+1に対しても、ハイレベルの走査信号Ｖselが印加されて、隣り合う奇数行及び偶数行からなる２行の表示画素が、所定の期間（選択期間Ｔseの１／２の期間）、時間的に重なるように選択状態に設定される。また、この選択期間Ｔseにおいては、上記走査信号Ｖselの印加に同期して、当該行の表示画素ＥＭの電源ラインＶＬに対して、ローレベルの電源電圧Ｖscが印加される。
【００８５】
そして、このタイミングに同期して、データドライバ１３０（電流保持部ＣＨＬの各電流保持回路１３６）から選択状態に設定されている行の表示画素ＥＭに、各列のデータライン群ＤＧｊを構成する、いずれかのデータラインＤＬja、ＤＬjbを介して（奇数行目の表示画素ＥＭに対してはデータラインＤＬjaを介して、また、偶数行目の表示画素ＥＭに対してはデータラインＤＬjbを介して）、表示データに基づく（負極性の）階調電流Ｉpixが供給される。ここで、隣り合う２行の表示画素が、同時に選択状態に設定される期間においては、データライン群ＤＧｊの２本のデータラインＤＬja、ＤＬjbを介して、各行の表示画素ＥＭの表示データに対応した個別の階調電流Ｉpixが同時に供給される。
【００８６】
これにより、図８（ａ）に示すように、画素駆動回路ＤＣを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣｓの一端）に印加されるとともに、データラインＤＬja又はＤＬjbを介してデータドライバ１３０（電流保持部ＣＨＬ）方向に階調電流Ｉpixを引き込む動作が行われることにより、ローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣｓの他端）に印加される。
【００８７】
このように、接点Ｎ１１及びＮ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２、データラインＤＬja又はＤＬjbを介して、電流保持部ＣＨＬ方向に、階調電流Ｉpixに対応した書込電流Ｉａが流れる。
【００８８】
このとき、コンデンサＣｓには、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖscが印加され、さらに、書込電流ＩａがデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されていることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【００８９】
（非選択期間）
次いで、図９に示すように、選択期間Ｔse終了後の非選択期間Ｔnseにおいては、走査ドライバ１２０から特定の走査ラインＳＬｉに対して、ローレベルの走査信号Ｖselが印加されて当該行の表示画素が非選択状態に設定されるとともに、当該行の表示画素の電源ラインＶＬに対して、ハイレベルの電源電圧Ｖscが印加される。また、このタイミングに同期して、データドライバ１３０（電流保持部ＤＨＬ）による階調電流Ｉpixの引き込み動作が停止される。なお、このとき、次の行の走査ラインＳＬi+1には、ハイレベルの走査信号Ｖselが継続して印加され、選択状態が保持される。
【００９０】
これにより、図８（ｂ）に示すように、画素駆動回路ＤＣを構成する薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１３のゲート端子及びコンデンサＣｓの一端）への電源電圧Ｖscの印加が遮断されるとともに、接点Ｎ１２（すなわち、薄膜トランジスタＴｒ１３のソース端子及びコンデンサＣｓの他端）への電流保持部ＣＨＬによる階調電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｓは、上述した選択期間Ｔseにおいて蓄積された電荷を保持する。
【００９１】
このように、コンデンサＣｓが書込動作時（選択期間Ｔse）の充電電圧を保持することにより、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖscが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（接地電位）よりも高くなる。
【００９２】
したがって、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に所定の発光駆動電流Ｉｂが流れ、有機ＥＬ素子ＯＥＬが発光する。ここで、コンデンサＣｓにより保持される電位差（充電電圧）は、薄膜トランジスタＴｒ１３において階調電流Ｉpixに対応した書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流下する発光駆動電流Ｉｂは、上記書込電流Ｉａと同等の電流値を有することになる。
【００９３】
これにより、特定の行の表示画素ＥＭにおいて、選択期間Ｔse後の非選択期間Ｔnseにおいては、選択期間Ｔseに書き込まれた表示データ（階調電流Ｉpix）に対応する電圧成分に基づいて、薄膜トランジスタＴｒ１３を介して、発光駆動電流が継続的に供給されることになり、有機ＥＬ素子ＯＥＬは表示データに応じた輝度階調で発光する動作を継続する。
【００９４】
そして、上述した一連の動作を、図９に示すように、上述した表示装置の駆動制御動作（図６参照）に基づいて、表示パネル１１０を構成する全ての走査ラインＳＬｉについて、選択期間の一部の期間が隣り合う行との間で時間的に重なる（オーバーラップする）ように、順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、所定の輝度階調で発光し、所望の画像情報が表示される。
【００９５】
ここで、本実施例に係る画素駆動回路ＤＣにおいては、薄膜トランジスタＴｒ１１〜Ｔｒ１３を全て同一のチャネル極性（ｎチャネル型）を有する薄膜トランジスタを用いて構成することができるので、例えば、アモルファスシリコン半導体層、あるいは、ポリシリコン半導体層をチャネル層とするｎチャネル型の電界効果型トランジスタのみを用いて構成することができる。この場合、技術的に確立され、単結晶シリコン製造技術に比較して製造コストが安価なアモルファスシリコン製造プロセスやポリシリコン製造プロセスを適用して、動作特性が安定した電界効果型トランジスタを比較的安価に製造することができるので、表示パネルを高精細化や大型化した場合であっても、表示画質に優れた表示装置を簡易かつ安価に実現することができる。
【００９６】
また、上述したような回路構成を有する画素駆動回路ＤＣによれば、表示データの輝度階調に応じた比較的大きな電流値を有する階調電流Ｉpixをデータドライバ１３０により供給して、有機ＥＬ素子ＯＥＬを発光動作させるための発光制御トランジスタ（薄膜トランジスタＴｒ１３）のゲート−ソース間に付設されたコンデンサＣｓに該階調電流Ｉpixに対応した電圧を良好に充電する（書き込む）ことができるので、上述した表示装置の駆動制御方法により、階調電流の表示画素への書込時間を長く設定できることに加え、その書込速度を向上させて表示応答特性や表示画質の一層の改善を図ることができる。
【００９７】
なお、本構成例に係る画素駆動回路ＤＣにおいて、電源ラインＶＬに所定の電源電圧Ｖcsを印加する構成としては、例えば、図１０に示すように、各行の走査ラインＳＬｉに並行して電源ラインＶＬｉが配設された表示パネル１１０の周辺領域に、該電源ラインＶＬｉに接続された電源ドライバ１６０を備え、システムコントローラ１４０から供給される電源制御信号に基づいて、図９に示したように、走査ドライバ１２０から走査信号Ｖselを出力するタイミングに同期して、電源ドライバ１６０から上記所定の電圧値を有する電源電圧Ｖcsを各電源ラインＶＬｉに印加するようにした構成を良好に適用することができる。
【００９８】
なお、上述した表示画素ＥＭにおいては、画素駆動回路ＤＣとして３個の薄膜トランジスタを備え、データライン群ＤＧｊ（データラインＤＬja、ＤＬjb）を介してデータドライバ１３０（電流保持部ＤＨＬ）方向に階調電流Ｉpixを引き込む形態の電流指定方式に対応した回路構成を示したが、本発明はこの実施形態に限定されるものではなく、少なくとも、電流指定方式を適用した画素駆動回路を備えた表示装置であって、発光素子への発光駆動電流の供給を制御する発光制御トランジスタ、及び、階調電流の書込動作を制御する書込制御トランジスタを有し、表示データに応じた階調電流（書込電流）を保持した後、該階調電流に基づいて、上記発光制御トランジスタをオン動作させて発光駆動電流を供給して、発光素子を所定の輝度階調で発光させるものであれば、他の回路構成を有するものであればよく、例えば、４個の薄膜トランジスタを備えた回路構成を有するものであってもよく、さらには、データドライバ（電流保持部）から上記データライン群を介して表示画素（画素駆動回路）方向に階調電流を流し込む形態の回路構成を有するものであってもよい。
【００９９】
また、上述した表示画素の構成例においては、電流制御型の発光素子として、有機ＥＬ素子を適用した構成を示したが、本発明に係る表示装置はこれに限るものではなく、供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する発光素子であれば、上述した有機ＥＬ素子の他に、例えば、発光ダイオードやその他の発光素子を良好に適用することができる。
【符号の説明】
【０１００】
１００ 表示装置
１１０ 表示パネル
１２０ 走査ドライバ
１３０ データドライバ
１３６ 電流保持回路
１４０ システムコントローラ
１５０ 表示信号生成部
ＣＧＮ 電流生成回路
ＣＨＬ 電流保持部
ＳＬｉ 走査ライン
ＤＧｊ データライン群
ＥＭ 表示画素
ＤＣ 画素駆動回路
ＯＥＬ 有機ＥＬ素子
【特許請求の範囲】
【請求項１】
表示パネルを構成する２次元配列された複数の表示画素に対して、表示データに基づく階調電流を供給することにより、前記各表示画素を駆動する表示駆動装置において、
少なくとも、
前記表示パネルの隣接する所定の複数の行の前記表示画素の各々を、互いに重複しない期間と互いに重複する期間とを有する所定のタイミングで順次選択状態に設定する画素選択手段と、
前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、
前記表示パネルの前記隣接する所定の複数の行の前記表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記所定のタイミングに対応して前記選択状態に設定される前記所定の複数の行の前記表示画素の各々に、前記表示パネルの前記隣接する複数の行の前記表示画素の各々に対応する複数のデータラインを介して、前記重複しない期間と重複する期間とを有して順次供給する電流書込手段と、
を備え、前記電流書込手段は、前記複数のデータラインに前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、
該各電流保持回路は、前記表示パネルの前記隣接する所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、
少なくとも、前記電流書込手段は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする表示駆動装置。
【請求項２】
前記信号保持部は、前記信号電流に基づく電荷を蓄積して、電圧成分として保持する電荷蓄積手段を備えていることを特徴とする請求項１記載の表示駆動装置。
【請求項３】
前記階調電流出力部は、カレントミラー回路構成を有し、前記電流生成手段から供給される前記信号電流に対して、所定の電流比率の電流値を有する前記階調電流を生成して、前記各行の前記表示画素に出力することを特徴とする請求項１又は２に記載の表示駆動装置。
【請求項４】
少なくとも、前記電流書込手段は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする請求項１乃至３のいずれかに記載の表示駆動装置。
【請求項５】
表示パネルの行方向に配設された複数の走査ライン及び列方向に配設された複数のデータラインの各交点近傍に配列された複数の表示画素に対して、表示データに応じた所定の電流値を有する階調電流を供給することにより前記表示画素を駆動して、前記表示パネルに所望の画像情報を表示する表示装置において、
少なくとも、
各列に、隣接する所定の複数の行の前記表示画素に対応する複数のデータラインからなるデータライン群が配設された前記表示パネルと、
前記表示パネルの前記隣接する所定の複数の行に対応する複数の前記走査ラインの各々に、互いに重複する期間を有する所定のタイミングで順次走査信号を印加して、該各走査ラインに接続される前記表示画素を、互いに重複しない期間と互いに重複する期間とを有して順次選択状態に設定する走査駆動回路と、
前記表示データに基づいて前記表示パネルの前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段、及び、前記表示パネルの前記所定の複数の行の表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記選択状態に設定される前記所定の複数の行の表示画素の各々に、前記重複しない期間と重複する期間とを有して供給する電流書込手段を備えた信号駆動回路と、
を備え、
前記信号駆動回路の前記電流書込手段は、前記表示パネルの各列の前記データライン群に前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、
該各電流保持回路は、前記表示パネルの前記所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、
少なくとも、前記信号駆動回路は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする表示装置。
【請求項６】
前記表示パネルに配列された前記表示画素は、
前記階調電流に基づいて所定の発光駆動電流を生成する発光駆動回路と、
該発光駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、
を備えることを特徴とする請求項５に記載の表示装置。
【請求項７】
少なくとも、前記発光駆動回路は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする請求項６記載の表示装置。
【請求項８】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項６又は７に記載の表示装置。
【請求項１】
表示パネルを構成する２次元配列された複数の表示画素に対して、表示データに基づく階調電流を供給することにより、前記各表示画素を駆動する表示駆動装置において、
少なくとも、
前記表示パネルの隣接する所定の複数の行の前記表示画素の各々を、互いに重複しない期間と互いに重複する期間とを有する所定のタイミングで順次選択状態に設定する画素選択手段と、
前記表示データに基づいて前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段と、
前記表示パネルの前記隣接する所定の複数の行の前記表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記所定のタイミングに対応して前記選択状態に設定される前記所定の複数の行の前記表示画素の各々に、前記表示パネルの前記隣接する複数の行の前記表示画素の各々に対応する複数のデータラインを介して、前記重複しない期間と重複する期間とを有して順次供給する電流書込手段と、
を備え、前記電流書込手段は、前記複数のデータラインに前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、
該各電流保持回路は、前記表示パネルの前記隣接する所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、
少なくとも、前記電流書込手段は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする表示駆動装置。
【請求項２】
前記信号保持部は、前記信号電流に基づく電荷を蓄積して、電圧成分として保持する電荷蓄積手段を備えていることを特徴とする請求項１記載の表示駆動装置。
【請求項３】
前記階調電流出力部は、カレントミラー回路構成を有し、前記電流生成手段から供給される前記信号電流に対して、所定の電流比率の電流値を有する前記階調電流を生成して、前記各行の前記表示画素に出力することを特徴とする請求項１又は２に記載の表示駆動装置。
【請求項４】
少なくとも、前記電流書込手段は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする請求項１乃至３のいずれかに記載の表示駆動装置。
【請求項５】
表示パネルの行方向に配設された複数の走査ライン及び列方向に配設された複数のデータラインの各交点近傍に配列された複数の表示画素に対して、表示データに応じた所定の電流値を有する階調電流を供給することにより前記表示画素を駆動して、前記表示パネルに所望の画像情報を表示する表示装置において、
少なくとも、
各列に、隣接する所定の複数の行の前記表示画素に対応する複数のデータラインからなるデータライン群が配設された前記表示パネルと、
前記表示パネルの前記隣接する所定の複数の行に対応する複数の前記走査ラインの各々に、互いに重複する期間を有する所定のタイミングで順次走査信号を印加して、該各走査ラインに接続される前記表示画素を、互いに重複しない期間と互いに重複する期間とを有して順次選択状態に設定する走査駆動回路と、
前記表示データに基づいて前記表示パネルの前記各表示画素の輝度階調を制御する所定の電流値を有する信号電流を生成する電流生成手段、及び、前記表示パネルの前記所定の複数の行の表示画素に対応する前記信号電流を順次取り込み、該信号電流に基づく前記階調電流を生成し、該階調電流を、前記選択状態に設定される前記所定の複数の行の表示画素の各々に、前記重複しない期間と重複する期間とを有して供給する電流書込手段を備えた信号駆動回路と、
を備え、
前記信号駆動回路の前記電流書込手段は、前記表示パネルの各列の前記データライン群に前記所定のタイミングで前記階調電流を出力する複数の電流保持回路を備え、
該各電流保持回路は、前記表示パネルの前記所定の複数の行の各列の前記表示画素に対応して前記信号電流を保持する信号保持部と、該信号保持部に前記信号電流を分配する信号分配部と、該信号保持部に保持された前記信号電流に対応する電流を前記階調電流として生成して、該階調電流を、前記選択状態に設定される期間に亘って、前記所定の複数行の前記各表示画素に出力する階調電流出力部と、を有する複数の電流保持・出力部を備え、
少なくとも、前記信号駆動回路は、前記表示パネルが形成される基板とは独立して設けられていることを特徴とする表示装置。
【請求項６】
前記表示パネルに配列された前記表示画素は、
前記階調電流に基づいて所定の発光駆動電流を生成する発光駆動回路と、
該発光駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、
を備えることを特徴とする請求項５に記載の表示装置。
【請求項７】
少なくとも、前記発光駆動回路は、同一のチャネル極性を有する電界効果型トランジスタを用いて構成されていることを特徴とする請求項６記載の表示装置。
【請求項８】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項６又は７に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−２９１１（Ｐ２０１０−２９１１Ａ）
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願番号】特願２００９−１６６２４７（Ｐ２００９−１６６２４７）
【出願日】平成２１年７月１５日（２００９．７．１５）
【分割の表示】特願２００４−２６６４４１（Ｐ２００４−２６６４４１）の分割
【原出願日】平成１６年９月１４日（２００４．９．１４）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２２年１月７日（２０１０．１．７）
【国際特許分類】
【出願日】平成２１年７月１５日（２００９．７．１５）
【分割の表示】特願２００４−２６６４４１（Ｐ２００４−２６６４４１）の分割
【原出願日】平成１６年９月１４日（２００４．９．１４）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]