遊技機
【課題】正確な乱数値を取得する。
【解決手段】遊技制御用マイクロコンピュータのCPUなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータRDFM0や乱数ラッチフラグデータRDFM1のビット値を“1”から“0”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。セキュリティ時間設定KSESのビット番号[4−3]におけるビット値を“00”以外の値とすることにより、所定の時間範囲で変化する可変設定時間を、セキュリティ時間に含まれる時間成分として設定する。また、セキュリティ時間設定KSESのビット番号[2−0]におけるビット値を“000”以外の値とすることにより、固定時間に加えて予め選択可能な複数の延長時間のいずれかを、セキュリティ時間に含まれる時間成分として設定する。
【解決手段】遊技制御用マイクロコンピュータのCPUなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータRDFM0や乱数ラッチフラグデータRDFM1のビット値を“1”から“0”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。セキュリティ時間設定KSESのビット番号[4−3]におけるビット値を“00”以外の値とすることにより、所定の時間範囲で変化する可変設定時間を、セキュリティ時間に含まれる時間成分として設定する。また、セキュリティ時間設定KSESのビット番号[2−0]におけるビット値を“000”以外の値とすることにより、固定時間に加えて予め選択可能な複数の延長時間のいずれかを、セキュリティ時間に含まれる時間成分として設定する。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項1】
各々を識別可能な複数種類の識別情報を可変表示する可変表示手段を備え、前記識別情報の表示結果に基づいて所定の遊技価値が付与可能となる遊技機であって、
所定の初期設定を実行した後、不揮発性メモリの記憶内容に基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
前記制御用CPUによる遊技制御が開始されるときに、前記所定のフラグをオフ状態にする制御開始時処理手段と、
前記所定の初期設定において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段と、
前記セキュリティチェック手段によるセキュリティチェックの実行時間を可変設定可能なセキュリティ時間設定手段とを含む、
ことを特徴とする遊技機。
【請求項1】
各々を識別可能な複数種類の識別情報を可変表示する可変表示手段を備え、前記識別情報の表示結果に基づいて所定の遊技価値が付与可能となる遊技機であって、
所定の初期設定を実行した後、不揮発性メモリの記憶内容に基づき遊技機における遊技制御を実行する制御用CPUが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値に基づいて、前記制御用CPUにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用CPUにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
前記制御用CPUによる遊技制御が開始されるときに、前記所定のフラグをオフ状態にする制御開始時処理手段と、
前記所定の初期設定において前記不揮発性メモリの記憶内容が変更されたか否かを検査するセキュリティチェックを実行するセキュリティチェック手段と、
前記セキュリティチェック手段によるセキュリティチェックの実行時間を可変設定可能なセキュリティ時間設定手段とを含む、
ことを特徴とする遊技機。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【公開番号】特開2013−48957(P2013−48957A)
【公開日】平成25年3月14日(2013.3.14)
【国際特許分類】
【出願番号】特願2012−270674(P2012−270674)
【出願日】平成24年12月11日(2012.12.11)
【分割の表示】特願2009−44892(P2009−44892)の分割
【原出願日】平成21年2月26日(2009.2.26)
【出願人】(000144153)株式会社三共 (5,148)
【Fターム(参考)】
【公開日】平成25年3月14日(2013.3.14)
【国際特許分類】
【出願日】平成24年12月11日(2012.12.11)
【分割の表示】特願2009−44892(P2009−44892)の分割
【原出願日】平成21年2月26日(2009.2.26)
【出願人】(000144153)株式会社三共 (5,148)
【Fターム(参考)】
[ Back to top ]