配線基板
【課題】 フローティングにした表面導電層によるEMIの低減。
【解決手段】 シールド層として、表面にある抵抗である厚さを持つ導電層4を配置し、かつ該導電層4を配線基板内のどのパターンにも接続しないことにより、基板内の電界分布が緩やかになり、高周波ノイズを低減させる。また、高速信号線の伝播信号の周波数は透過するが、その高調波成分のEMI電磁波はシールドすることができる。高速信号配線1上に誘電体膜を介して、フローティングにした表面導電層3を形成し、かつ、該導電層3の厚さをt、抵抗率をρ、透磁率をμ、クロック信号の周波数をfとするとき、これらの値を所定の関係式を満たすように選定する。
【解決手段】 シールド層として、表面にある抵抗である厚さを持つ導電層4を配置し、かつ該導電層4を配線基板内のどのパターンにも接続しないことにより、基板内の電界分布が緩やかになり、高周波ノイズを低減させる。また、高速信号線の伝播信号の周波数は透過するが、その高調波成分のEMI電磁波はシールドすることができる。高速信号配線1上に誘電体膜を介して、フローティングにした表面導電層3を形成し、かつ、該導電層3の厚さをt、抵抗率をρ、透磁率をμ、クロック信号の周波数をfとするとき、これらの値を所定の関係式を満たすように選定する。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、EMI対策を施した配線基板に関する。
【0002】
【従来の技術】近年、パソコンが扱うデータが高精細画像など大容量になり、処理能力の向上が望まれている。そこで、CPUのクロック周波数が高速化が進み、周辺のICへのバス配線やクロック線、データ線などが高速かつ高密度になり、EMIが問題となってきている。
【0003】EMI低減の手段として、回路基板表面に金属や磁性体などの膜を施すことにより、電磁波シールドを行う方法が公知であるが、その構造について次に示す。
【0004】図19に示されるのように、プリント基板上に感光性ソルダレジスト膜を形成した後、所定の場所にシールド導電膜を形成する構造がある(特開平2―98192)。また、図20に示されるのように、プリント基板完成後に電源電位に落とした銅箔等の導電体を貼りあわせたことを特徴とするプリント配線基板がある(特開平2―249290)。これは、図20は、図19のようにシールド膜と回路基板が一体となって形成されるのではなく、導電体を後で貼りあわせることにより、布線の配設、修正等が容易にできる利点がある。図19、図20とも導電体を表面に配置することにより、低周波から高周波まですべての周波数帯の電界シールドが実現される。
【0005】また、図21に示されるのように、導体により回路形成された絶縁基板上にフェライト層を形成することで電磁波ノイズの放射を抑える構造がある(特開平3―255698号)。これは、図19、図20と異なり、磁界を吸収する磁界シールドとなる。
【0006】さらに、図22に示されるのように、基板周辺の側面部を導電性膜でお覆うことにより、側面からの電磁波放射を低減できる(特開平7―235776号)。この構造は信号線からの電磁界ノイズだけでなく、電源―グラウンドの層間の高周波ノイズの放射を抑えるのに有効である。
【0007】図19、図20のような導体シールド層は信号線層と近接しているので、高速信号線はシールド膜を考慮したストリップラインのような構造で特性インピーダンスを設計しなければならない。ストリップラインは外部に電磁波を出さないが、低インピーダンス配線となり、誘電体内に電界が集中することにより、電界強度分布が急峻になり高周波ノイズが発生しやすい。
【0008】さらに、図21に示されるのように、導体により回路形成された絶縁基板上にフェライト層を形成することで電磁波ノイズの放射を抑える構造がある(特開平3―255698号)。本構造は導電体のシールドではなく、磁性体のシールドであり電磁波を吸収するが、ストリップラインのように低インピーダンス配線ではないので上記問題は生じない。しかし、フェライトは高価であり、信号線の直近にあると高速信号線の波形の劣化を起こす可能性がある。
【0009】さらに、図22に示されるのように、基板周辺の側面部を導電性膜でお覆うことにより、側面からの電磁波放射を低減できる(特開平7―235776号)。この構造は信号線だけでなく、電源グラウンド間のスイッチングノイズなどの高周波ノイズの放射を抑えるのに有効である。しかし、上記のように電磁波を金属筐体内に閉じ込めることにより、プリント基板内での電磁波の乱反射が起こり、その影響がケーブルを介して外部に放射する可能性がある。
【0010】
【発明が解決しようとする課題】従来、電磁波シールドとしてはなるべく導電率、透磁率の高い材料が効率がよいとされてきた。しかし、銅、アルミニウム、銀などの導電率の高い材料を用いると配線基板内の信号線より発生した電界はほぼ回路基板内に反射するので、基板内の電界分布が急峻になり、高周波ノイズが大きくなる可能性がある。そこで、シールド層として、EMIとしては問題が小さいが、伝播信号としては重要な高速信号線の周波数fの電磁波はある程度外部に透過するようにして、基板内部の電界分布をゆるやかにすることは、基板内の高周波ノイズを低減するにの有効である。EMIの周波数帯は、実際に基板内を走っている信号線の周波数の高調波成分が問題になる場合がよくある。
【0011】一般に導電層のシールド効果として、表皮の厚さより膜厚が薄い場合は電磁波が通過するが、表皮の厚さより膜厚が厚い場合は電磁波が通過しないといわれている。
【0012】表皮の厚さは次のように表される。
【0013】
【数2】
表皮の厚さは、(1)式より、抵抗率が小さければ小さいほど、また、周波数が高ければ高いほど、薄くなる。そこで、ある抵抗である厚さの導電層を表面に配置すれば、ある周波数以上の電磁波は透過するが、その周波数以下の電磁波は通過しないという現象が起きる。そこで、所望の周波数の信号線に関して、その信号線の周波数の電磁波は表面導電層より外部にある程度透過するが、その高調波である不要電磁波(EMI)は透過せずに吸収する導電層の抵抗率と厚みを選択すれば、EMI低減には有効である。
【0014】従来、EMI対策として高周波信号線のデジタル波に関して、抵抗を直列に通して波形の立ち上がりをなまらせ、高周波ノイズを低減する方法がとられている。これに関しても、マイクロストリップ線路の上部にある抵抗をもった導電層を形成することにより、波形をなまらせ、高周波ノイズを低減するという効果もある。
【0015】
【課題を解決するための手段】請求項1に記載の本発明の配線基板は、高速信号配線上に誘電体膜を介して、フローティングにした表面導電層を形成し、該表面導電層の抵抗率ρ、厚さtを制御することにより、電磁波を選択的にシールドすることを特徴とする。
【0016】請求項2に記載の本発明の配線基板は、高速信号配線上に誘電体膜を介して、フローティングにした表面導電層を形成し、かつ、該導電層の厚さtは抵抗率をρ、透磁率をμ、クロック周波数をfとすると
【数3】
とすることにより、クロック周波数fより高周波側の電磁波がシールドされることを特徴とする。
【0017】請求項3に記載の本発明の配線基板は、前記表面導電層が高速信号線の直上から前記信号線の幅の2倍以上離した位置に配することを特徴とする。
【0018】請求項4に記載の本発明の配線基板は、前記導電層を配線基板の周端部に形成することを特徴とする。
【0019】
【発明の実施の形態】以下に本発明の実施の形態を実施例により詳細に説明する。
【0020】まず図1に、本発明の実施例である配線基板の断面図を用いて、従来の配線基板と比較することにより説明する。次の3種類の場合を比較した電界分布のシミュレーションを行った。
【0021】A.図1において、信号線1の上部の誘電体膜上に導電層がない場合、B.図1において、信号線1の上部の誘電体上に銅などの低抵抗の導電層が存在し、グラウンド電位に落ちている場合、C.図1において、信号線1の上部の誘電体上にある抵抗をもった導電層が存在し、電位がどこにもつながっていない場合。
【0022】Aの場合、図2に信号線の端部を層に垂直方向に切ったα―α' の電界分布と図3にグラウンドの端部を層に垂直方向に切ったβ―β' の電界分布を示す。同様に、Bの場合、図4に信号線の端部を層に垂直方向に切ったα―α' の電界分布と図5にグラウンドの端部を層に垂直方向に切ったβ―β' の電界分布を示す。最後にCの場合、図6に信号線の端部を層に垂直方向に切ったα―α' の電界分布と図7にグラウンドの端部を層に垂直方向に切ったβ―β' の電界分布を示す。
【0023】これらより図2、図3において、信号線層1の部分で電界分布が急峻な変化を示していることがわかる。次に、図4において、表面にグラウンド電位に落ちた導体層があることにより、誘電体3での電界強度が10倍近くにも増大することがわかった。最後に、表面にどの電位にも落ちていないある抵抗を持った導電層があることにより、図6、図7より、信号線部も、グラウンド部もゆるやかな電界分布であることがわかった。電界分布がゆるやかであることにより、信号線部やグラウンド面にノイズが発生しても、周囲への影響が小さい。
【0024】次に、図1の導電層3の抵抗率を変化させた時の本発明への適用条件を調べる。
【0025】図8に銅、アルミニウム、黄銅、チタンの場合の表皮の厚さの周波数依存性を計算した結果を示す。図8から、抵抗率が低い銅やアルミニウムなどは、厚みが20μm 程度あれば、20MHz以上のすべての周波数帯をシールドすることが可能であることがわかる。しかし、抵抗率がある程度高いチタンは、厚みが20μm では、20MHzの周波数の電磁波は通すが500MHz以上の高周波は通さないという選択ができるようになる。
【0026】実際に金属板のシールド効果を調べた実験結果を図9に示す。アルミニウムのような低抵抗の金属板では数10kHzから数10MHzまでシールド効果は変化しないが、チタンのような抵抗を持った金属では数100kHzからシールド効果が低減することがわかる。これらの現象を配線基板の断面図で説明すると、低周波側では図10のように信号線の電界が導電層を通過するが、高周波側では図11のように信号線の電界が導電層を通過せずにシールドされている。
【0027】図12にクロック周波数が矩形波である時の、基本波の周波数fとその高調波の周波数3f、5fの表面の電流密度Jを1とした時の導電層内での電流密度の減衰の様子を表す。
【0028】表面からの深さを、(1)式の表皮の厚さの式を用いて、
【数4】
とした時に、基本波の電流密度は0.37<J<0.47 となるが、高調波3fの電流密度は0.17<J<0.27 、高調波5fの電流密度は0.11<J<0.19 となり、基本波の電磁波は40%前後表面導電層を透過して外部に漏洩するが、高調波は電磁波の漏洩が25%以下に減衰していることがわかる。これらより、導電層の厚さtが表皮の厚さδの3/4以上1以下になると、信号線の周波数fの電磁波はある程度透過し、それ以上の高周波に対してシールドを行う導電層が実現できる。
【0029】実際にマイクロストリップ線路に矩形波信号を入力して、Cu,Ti、SUSの金属をフローティングにして配線上に置き、その近傍磁界を測定した。その時、それぞれの金属板のシールド効果を、同一配線長で、搭載されるプリント基板の大きさが異なるもの(基板A、B、C;大きさA<B<C)について調べた結果について図13に示す。
【0030】シールドが無い場合、基板が大きくなると放射ノイズが大きくなることがわかる。これは、近傍磁界が配線上だけでなく、プリント基板内の電源グラウンド層での共振によって生じているためである。また、図13より、マイクロストリップ線路上にTiをおいた場合、Cu,SUSよりシールド効果が高いことが実証できた。これは、図8よりTiはCu,Ti、SUSの中で表皮厚さが最も厚く、板厚tに近いため、クロック信号は透過するが、その高調波成分は透過せず、また、基板内への反射がCuより小さいので配線基板内の電界分布がゆるやかになり、放射ノイズが低減したためである。
【0031】そこで、(2)式より、高周波成分をシールドしたい信号線に関して、導電層の厚みtと抵抗率ρの関係を示す。例として、図14に、60MHz,200MHz、1GHzの時の信号線の周波数において、その信号線の周波数以下の電磁波は透過するが、その信号線の周波数以上の電磁波は透過しないシールド導電層を実現するための抵抗率と抵抗体の厚みの関係を示す。(2)式の範囲を図14の斜線部分で示す。図14より、例えば信号線の周波数が60MHzの場合、抵抗率が10×10-8の時は、厚みを15μm から20μm 程度にすればよいことがわかる。
【0032】次に、図1の回路基板の断面図において、信号線と外部シールド膜との間の誘電体3の厚みuを変化させた時、ケースA、B,Cの場合の最大電界強度のシミュレーション結果について図15に示す。ケースA、B,Cの場合とも、誘電体3の厚みが厚くなればなるほど最大電界強度が小さくなり、基板内での高周波ノイズが小さくなることが予想される。しかし、誘電体3の膜厚が内層誘電体9の厚みの1/2以上になると最大電界強度の低減効果がわずかであることがわかる。
【0033】高周波のアナログ信号とデジタル信号が近接して配置されていうような場合などで、高周波を波形の劣化を小さく抑えたい場合は、図16のように表面導電層を信号線の誘電体膜を介した直上部ではなく、直上から信号線の幅の2倍以上離した位置に配することにより、信号線に発生する電界には影響なく、EMIだけをある程度シールドすることができる。
【0034】また、図14より、抵抗率ρと厚さtの関係がわかったが、所望の抵抗率と所望の導電層の厚さtを実現するために、図17、図18のように複数の金属を層状に形成することにより、ある周波数f以上の電磁波はシールドするが、その周波数以下の電磁波は透過するという導電層を形成する。
【0035】最後に、図19のように、配線基板において層間のコモンモードノイズなどの高周波ノイズを低減するために、上記表面導電層を配線基板の周端部に形成することによりシールドをすることができる。
【0036】
【発明の効果】以上より、本発明によれば、配線基板内部の電界強度が小さく、基板内に高周波ノイズが発生しにくく、しかも、EMI低減ができる回路基板を提供することができる
【図面の簡単な説明】
【図1】本発明の配線基板の一例を示す断面図である。
【図2】図1において外部導体層がない場合の信号線端部(α―α' )での電界分布図である。
【図3】図1において外部導体層がない場合のグラウンド端部(β―β' )での電界分布図である。
【図4】図1において外部導体層が低抵抗体でグラウンド電位につながっている場合の信号線端部(α―α' )での電界分布図である。
【図5】図1において外部導体層が低抵抗体でグラウンド電位につながっている場合のグラウンド端部(β―β' )での電界分布図である。
【図6】図1において外部導体層がある低抵を持つ導体でどの電位にもつながっていない場合の信号線端部(α―α' )での電界分布図である。
【図7】図1において外部導体層がある低抵を持つ導体でどの電位にもつながっていない場合のグラウンド端部(β―β' )での電界分布図である。
【図8】表皮の厚さの周波数依存性を示す図である。
【図9】金属板によるシールド効果の周波数依存性を示す図である。
【図10】信号線の低周波成分の電界がある抵抗を持った導電層を透過している状態を示す図である。
【図11】信号線の高周波成分の電界がある抵抗を持った導電層によってシールドされている状態を示す図である。
【図12】導電層内での電流密度の減少を示す図である。
【図13】マイクロストリップ線路上の近傍界放射ノイズ(実測値)を示す図である。
【図14】ある周波数f以上の電磁波に関してシールドを行う時の表面の導電層の抵抗率と厚みの関係を示す図である。
【図15】信号線と外部シールド膜との間の誘電体の厚みと電界最大強度の関係を示す図である。
【図16】本発明の配線基板の一例を示す断面図である。
【図17】本発明の配線基板の一例を示す断面図である。
【図18】本発明の配線基板の一例を示す断面図である。
【図19】本発明の配線基板の一例を示す断面図である。
【図20】従来の配線基板を示す断面図である。
【図21】従来の配線基板を示す断面図である。
【図22】従来の配線基板を示す断面図である。
【図23】従来の配線基板を示す断面図である。
【符号の説明】
1…信号配線、2…第1電源グラウンド層、3…表面誘電体層、4…導電層、5…第2電源グラウンド層、6…第3電源グラウンド層、7…第4電源グラウンド線(表層)、8…空気、9…内層誘電体層、10…信号線、11…電気力線
【0001】
【発明の属する技術分野】本発明は、EMI対策を施した配線基板に関する。
【0002】
【従来の技術】近年、パソコンが扱うデータが高精細画像など大容量になり、処理能力の向上が望まれている。そこで、CPUのクロック周波数が高速化が進み、周辺のICへのバス配線やクロック線、データ線などが高速かつ高密度になり、EMIが問題となってきている。
【0003】EMI低減の手段として、回路基板表面に金属や磁性体などの膜を施すことにより、電磁波シールドを行う方法が公知であるが、その構造について次に示す。
【0004】図19に示されるのように、プリント基板上に感光性ソルダレジスト膜を形成した後、所定の場所にシールド導電膜を形成する構造がある(特開平2―98192)。また、図20に示されるのように、プリント基板完成後に電源電位に落とした銅箔等の導電体を貼りあわせたことを特徴とするプリント配線基板がある(特開平2―249290)。これは、図20は、図19のようにシールド膜と回路基板が一体となって形成されるのではなく、導電体を後で貼りあわせることにより、布線の配設、修正等が容易にできる利点がある。図19、図20とも導電体を表面に配置することにより、低周波から高周波まですべての周波数帯の電界シールドが実現される。
【0005】また、図21に示されるのように、導体により回路形成された絶縁基板上にフェライト層を形成することで電磁波ノイズの放射を抑える構造がある(特開平3―255698号)。これは、図19、図20と異なり、磁界を吸収する磁界シールドとなる。
【0006】さらに、図22に示されるのように、基板周辺の側面部を導電性膜でお覆うことにより、側面からの電磁波放射を低減できる(特開平7―235776号)。この構造は信号線からの電磁界ノイズだけでなく、電源―グラウンドの層間の高周波ノイズの放射を抑えるのに有効である。
【0007】図19、図20のような導体シールド層は信号線層と近接しているので、高速信号線はシールド膜を考慮したストリップラインのような構造で特性インピーダンスを設計しなければならない。ストリップラインは外部に電磁波を出さないが、低インピーダンス配線となり、誘電体内に電界が集中することにより、電界強度分布が急峻になり高周波ノイズが発生しやすい。
【0008】さらに、図21に示されるのように、導体により回路形成された絶縁基板上にフェライト層を形成することで電磁波ノイズの放射を抑える構造がある(特開平3―255698号)。本構造は導電体のシールドではなく、磁性体のシールドであり電磁波を吸収するが、ストリップラインのように低インピーダンス配線ではないので上記問題は生じない。しかし、フェライトは高価であり、信号線の直近にあると高速信号線の波形の劣化を起こす可能性がある。
【0009】さらに、図22に示されるのように、基板周辺の側面部を導電性膜でお覆うことにより、側面からの電磁波放射を低減できる(特開平7―235776号)。この構造は信号線だけでなく、電源グラウンド間のスイッチングノイズなどの高周波ノイズの放射を抑えるのに有効である。しかし、上記のように電磁波を金属筐体内に閉じ込めることにより、プリント基板内での電磁波の乱反射が起こり、その影響がケーブルを介して外部に放射する可能性がある。
【0010】
【発明が解決しようとする課題】従来、電磁波シールドとしてはなるべく導電率、透磁率の高い材料が効率がよいとされてきた。しかし、銅、アルミニウム、銀などの導電率の高い材料を用いると配線基板内の信号線より発生した電界はほぼ回路基板内に反射するので、基板内の電界分布が急峻になり、高周波ノイズが大きくなる可能性がある。そこで、シールド層として、EMIとしては問題が小さいが、伝播信号としては重要な高速信号線の周波数fの電磁波はある程度外部に透過するようにして、基板内部の電界分布をゆるやかにすることは、基板内の高周波ノイズを低減するにの有効である。EMIの周波数帯は、実際に基板内を走っている信号線の周波数の高調波成分が問題になる場合がよくある。
【0011】一般に導電層のシールド効果として、表皮の厚さより膜厚が薄い場合は電磁波が通過するが、表皮の厚さより膜厚が厚い場合は電磁波が通過しないといわれている。
【0012】表皮の厚さは次のように表される。
【0013】
【数2】
表皮の厚さは、(1)式より、抵抗率が小さければ小さいほど、また、周波数が高ければ高いほど、薄くなる。そこで、ある抵抗である厚さの導電層を表面に配置すれば、ある周波数以上の電磁波は透過するが、その周波数以下の電磁波は通過しないという現象が起きる。そこで、所望の周波数の信号線に関して、その信号線の周波数の電磁波は表面導電層より外部にある程度透過するが、その高調波である不要電磁波(EMI)は透過せずに吸収する導電層の抵抗率と厚みを選択すれば、EMI低減には有効である。
【0014】従来、EMI対策として高周波信号線のデジタル波に関して、抵抗を直列に通して波形の立ち上がりをなまらせ、高周波ノイズを低減する方法がとられている。これに関しても、マイクロストリップ線路の上部にある抵抗をもった導電層を形成することにより、波形をなまらせ、高周波ノイズを低減するという効果もある。
【0015】
【課題を解決するための手段】請求項1に記載の本発明の配線基板は、高速信号配線上に誘電体膜を介して、フローティングにした表面導電層を形成し、該表面導電層の抵抗率ρ、厚さtを制御することにより、電磁波を選択的にシールドすることを特徴とする。
【0016】請求項2に記載の本発明の配線基板は、高速信号配線上に誘電体膜を介して、フローティングにした表面導電層を形成し、かつ、該導電層の厚さtは抵抗率をρ、透磁率をμ、クロック周波数をfとすると
【数3】
とすることにより、クロック周波数fより高周波側の電磁波がシールドされることを特徴とする。
【0017】請求項3に記載の本発明の配線基板は、前記表面導電層が高速信号線の直上から前記信号線の幅の2倍以上離した位置に配することを特徴とする。
【0018】請求項4に記載の本発明の配線基板は、前記導電層を配線基板の周端部に形成することを特徴とする。
【0019】
【発明の実施の形態】以下に本発明の実施の形態を実施例により詳細に説明する。
【0020】まず図1に、本発明の実施例である配線基板の断面図を用いて、従来の配線基板と比較することにより説明する。次の3種類の場合を比較した電界分布のシミュレーションを行った。
【0021】A.図1において、信号線1の上部の誘電体膜上に導電層がない場合、B.図1において、信号線1の上部の誘電体上に銅などの低抵抗の導電層が存在し、グラウンド電位に落ちている場合、C.図1において、信号線1の上部の誘電体上にある抵抗をもった導電層が存在し、電位がどこにもつながっていない場合。
【0022】Aの場合、図2に信号線の端部を層に垂直方向に切ったα―α' の電界分布と図3にグラウンドの端部を層に垂直方向に切ったβ―β' の電界分布を示す。同様に、Bの場合、図4に信号線の端部を層に垂直方向に切ったα―α' の電界分布と図5にグラウンドの端部を層に垂直方向に切ったβ―β' の電界分布を示す。最後にCの場合、図6に信号線の端部を層に垂直方向に切ったα―α' の電界分布と図7にグラウンドの端部を層に垂直方向に切ったβ―β' の電界分布を示す。
【0023】これらより図2、図3において、信号線層1の部分で電界分布が急峻な変化を示していることがわかる。次に、図4において、表面にグラウンド電位に落ちた導体層があることにより、誘電体3での電界強度が10倍近くにも増大することがわかった。最後に、表面にどの電位にも落ちていないある抵抗を持った導電層があることにより、図6、図7より、信号線部も、グラウンド部もゆるやかな電界分布であることがわかった。電界分布がゆるやかであることにより、信号線部やグラウンド面にノイズが発生しても、周囲への影響が小さい。
【0024】次に、図1の導電層3の抵抗率を変化させた時の本発明への適用条件を調べる。
【0025】図8に銅、アルミニウム、黄銅、チタンの場合の表皮の厚さの周波数依存性を計算した結果を示す。図8から、抵抗率が低い銅やアルミニウムなどは、厚みが20μm 程度あれば、20MHz以上のすべての周波数帯をシールドすることが可能であることがわかる。しかし、抵抗率がある程度高いチタンは、厚みが20μm では、20MHzの周波数の電磁波は通すが500MHz以上の高周波は通さないという選択ができるようになる。
【0026】実際に金属板のシールド効果を調べた実験結果を図9に示す。アルミニウムのような低抵抗の金属板では数10kHzから数10MHzまでシールド効果は変化しないが、チタンのような抵抗を持った金属では数100kHzからシールド効果が低減することがわかる。これらの現象を配線基板の断面図で説明すると、低周波側では図10のように信号線の電界が導電層を通過するが、高周波側では図11のように信号線の電界が導電層を通過せずにシールドされている。
【0027】図12にクロック周波数が矩形波である時の、基本波の周波数fとその高調波の周波数3f、5fの表面の電流密度Jを1とした時の導電層内での電流密度の減衰の様子を表す。
【0028】表面からの深さを、(1)式の表皮の厚さの式を用いて、
【数4】
とした時に、基本波の電流密度は0.37<J<0.47 となるが、高調波3fの電流密度は0.17<J<0.27 、高調波5fの電流密度は0.11<J<0.19 となり、基本波の電磁波は40%前後表面導電層を透過して外部に漏洩するが、高調波は電磁波の漏洩が25%以下に減衰していることがわかる。これらより、導電層の厚さtが表皮の厚さδの3/4以上1以下になると、信号線の周波数fの電磁波はある程度透過し、それ以上の高周波に対してシールドを行う導電層が実現できる。
【0029】実際にマイクロストリップ線路に矩形波信号を入力して、Cu,Ti、SUSの金属をフローティングにして配線上に置き、その近傍磁界を測定した。その時、それぞれの金属板のシールド効果を、同一配線長で、搭載されるプリント基板の大きさが異なるもの(基板A、B、C;大きさA<B<C)について調べた結果について図13に示す。
【0030】シールドが無い場合、基板が大きくなると放射ノイズが大きくなることがわかる。これは、近傍磁界が配線上だけでなく、プリント基板内の電源グラウンド層での共振によって生じているためである。また、図13より、マイクロストリップ線路上にTiをおいた場合、Cu,SUSよりシールド効果が高いことが実証できた。これは、図8よりTiはCu,Ti、SUSの中で表皮厚さが最も厚く、板厚tに近いため、クロック信号は透過するが、その高調波成分は透過せず、また、基板内への反射がCuより小さいので配線基板内の電界分布がゆるやかになり、放射ノイズが低減したためである。
【0031】そこで、(2)式より、高周波成分をシールドしたい信号線に関して、導電層の厚みtと抵抗率ρの関係を示す。例として、図14に、60MHz,200MHz、1GHzの時の信号線の周波数において、その信号線の周波数以下の電磁波は透過するが、その信号線の周波数以上の電磁波は透過しないシールド導電層を実現するための抵抗率と抵抗体の厚みの関係を示す。(2)式の範囲を図14の斜線部分で示す。図14より、例えば信号線の周波数が60MHzの場合、抵抗率が10×10-8の時は、厚みを15μm から20μm 程度にすればよいことがわかる。
【0032】次に、図1の回路基板の断面図において、信号線と外部シールド膜との間の誘電体3の厚みuを変化させた時、ケースA、B,Cの場合の最大電界強度のシミュレーション結果について図15に示す。ケースA、B,Cの場合とも、誘電体3の厚みが厚くなればなるほど最大電界強度が小さくなり、基板内での高周波ノイズが小さくなることが予想される。しかし、誘電体3の膜厚が内層誘電体9の厚みの1/2以上になると最大電界強度の低減効果がわずかであることがわかる。
【0033】高周波のアナログ信号とデジタル信号が近接して配置されていうような場合などで、高周波を波形の劣化を小さく抑えたい場合は、図16のように表面導電層を信号線の誘電体膜を介した直上部ではなく、直上から信号線の幅の2倍以上離した位置に配することにより、信号線に発生する電界には影響なく、EMIだけをある程度シールドすることができる。
【0034】また、図14より、抵抗率ρと厚さtの関係がわかったが、所望の抵抗率と所望の導電層の厚さtを実現するために、図17、図18のように複数の金属を層状に形成することにより、ある周波数f以上の電磁波はシールドするが、その周波数以下の電磁波は透過するという導電層を形成する。
【0035】最後に、図19のように、配線基板において層間のコモンモードノイズなどの高周波ノイズを低減するために、上記表面導電層を配線基板の周端部に形成することによりシールドをすることができる。
【0036】
【発明の効果】以上より、本発明によれば、配線基板内部の電界強度が小さく、基板内に高周波ノイズが発生しにくく、しかも、EMI低減ができる回路基板を提供することができる
【図面の簡単な説明】
【図1】本発明の配線基板の一例を示す断面図である。
【図2】図1において外部導体層がない場合の信号線端部(α―α' )での電界分布図である。
【図3】図1において外部導体層がない場合のグラウンド端部(β―β' )での電界分布図である。
【図4】図1において外部導体層が低抵抗体でグラウンド電位につながっている場合の信号線端部(α―α' )での電界分布図である。
【図5】図1において外部導体層が低抵抗体でグラウンド電位につながっている場合のグラウンド端部(β―β' )での電界分布図である。
【図6】図1において外部導体層がある低抵を持つ導体でどの電位にもつながっていない場合の信号線端部(α―α' )での電界分布図である。
【図7】図1において外部導体層がある低抵を持つ導体でどの電位にもつながっていない場合のグラウンド端部(β―β' )での電界分布図である。
【図8】表皮の厚さの周波数依存性を示す図である。
【図9】金属板によるシールド効果の周波数依存性を示す図である。
【図10】信号線の低周波成分の電界がある抵抗を持った導電層を透過している状態を示す図である。
【図11】信号線の高周波成分の電界がある抵抗を持った導電層によってシールドされている状態を示す図である。
【図12】導電層内での電流密度の減少を示す図である。
【図13】マイクロストリップ線路上の近傍界放射ノイズ(実測値)を示す図である。
【図14】ある周波数f以上の電磁波に関してシールドを行う時の表面の導電層の抵抗率と厚みの関係を示す図である。
【図15】信号線と外部シールド膜との間の誘電体の厚みと電界最大強度の関係を示す図である。
【図16】本発明の配線基板の一例を示す断面図である。
【図17】本発明の配線基板の一例を示す断面図である。
【図18】本発明の配線基板の一例を示す断面図である。
【図19】本発明の配線基板の一例を示す断面図である。
【図20】従来の配線基板を示す断面図である。
【図21】従来の配線基板を示す断面図である。
【図22】従来の配線基板を示す断面図である。
【図23】従来の配線基板を示す断面図である。
【符号の説明】
1…信号配線、2…第1電源グラウンド層、3…表面誘電体層、4…導電層、5…第2電源グラウンド層、6…第3電源グラウンド層、7…第4電源グラウンド線(表層)、8…空気、9…内層誘電体層、10…信号線、11…電気力線
【特許請求の範囲】
【請求項1】 高速信号配線上に誘電体膜を介して、フローティングにした表面導電層を形成し、該表面導電層の抵抗率ρ、厚さtを制御することにより、電磁波を選択的にシールドすることを特徴とする配線基板。
【請求項2】 請求項1記載の構造において、該表面導電層の厚さtに関して、抵抗率をρ、透磁率をμ、クロック周波数をfとすると
【数1】
の範囲とすることにより、クロック周波数fよりも高周波側の電磁波がシールドされることを特徴とする配線基板。
【請求項3】 該導電層は高速信号線の直上から信号線の幅の2倍以上離した位置に配することを特徴とする請求項1記載の配線基板。
【請求項4】 該導電層を配線基板の周端部に形成することを特徴とする請求項1記載の配線基板。
【請求項1】 高速信号配線上に誘電体膜を介して、フローティングにした表面導電層を形成し、該表面導電層の抵抗率ρ、厚さtを制御することにより、電磁波を選択的にシールドすることを特徴とする配線基板。
【請求項2】 請求項1記載の構造において、該表面導電層の厚さtに関して、抵抗率をρ、透磁率をμ、クロック周波数をfとすると
【数1】
の範囲とすることにより、クロック周波数fよりも高周波側の電磁波がシールドされることを特徴とする配線基板。
【請求項3】 該導電層は高速信号線の直上から信号線の幅の2倍以上離した位置に配することを特徴とする請求項1記載の配線基板。
【請求項4】 該導電層を配線基板の周端部に形成することを特徴とする請求項1記載の配線基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図21】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図22】
【図19】
【図20】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図21】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図22】
【図19】
【図20】
【図23】
【公開番号】特開2000−101204(P2000−101204A)
【公開日】平成12年4月7日(2000.4.7)
【国際特許分類】
【出願番号】特願平10−266353
【出願日】平成10年9月21日(1998.9.21)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成12年4月7日(2000.4.7)
【国際特許分類】
【出願日】平成10年9月21日(1998.9.21)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]