配線構造体の製作方法
【目的】メッキ技術を用いて配線を絶縁膜中に埋め込み形成し、これにより回路の平坦化をはかり、配線の多層化による高性能、かつ小形の通信用混成ＩＣ等の半導体集積回路、デジタル集積回路等の配線構造体の製作方法を提供する。
【構成】通信用混成ＧaＡsＩＣ等の半導体集積回路の配線において、絶縁膜中に、この絶縁膜とほぼ同等の厚みを持つ電導体膜をメッキ法により形成することにより、微細な線状配線と平板状配線とを共に絶縁膜中に埋め込み形成する配線構造体の製作方法。
【効果】回路の平坦性が向上し、配線の多層化により集積回路の高密度化および小形化を実現することができる。また、ＦＥＴゲート部などの微細な部分に低抵抗の配線を行い、素子特性の向上がはかられる。
【構成】通信用混成ＧaＡsＩＣ等の半導体集積回路の配線において、絶縁膜中に、この絶縁膜とほぼ同等の厚みを持つ電導体膜をメッキ法により形成することにより、微細な線状配線と平板状配線とを共に絶縁膜中に埋め込み形成する配線構造体の製作方法。
【効果】回路の平坦性が向上し、配線の多層化により集積回路の高密度化および小形化を実現することができる。また、ＦＥＴゲート部などの微細な部分に低抵抗の配線を行い、素子特性の向上がはかられる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、通信用混成ＩＣ等の半導体集積回路、ＧaＡs系デジタル集積回路等の配線構造体の製作方法に係り、特に、ＦＥＴのゲート部の配線を形成するのに好適な配線構造体の製作方法に関する。
【０００２】
【従来の技術】半導体集積回路では、集積度の向上と共に、配線の多層化が重要な課題となっている。従来、通信用混成ＩＣ、ＧaＡs系デジタル集積回路等の平坦化配線としては、スペーサ リフトオフにより絶縁膜中に埋め込み形成する方法、またはイオンミリング等により配線を形成し、後から絶縁膜で覆い、エッチバック等を利用して掘り起こす方法など、種々の方法があるが、いずれも微細な線状配線の部分と平板状の配線部分の両方とも、完全に絶縁膜と隙間なく配線を埋め込み、かつ配線を露出形成することができず、配線多層化時の断線、接続不良などの問題が発生していた。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上記従来技術における問題点を解消するものであって、メッキ技術を用いて配線を絶縁膜中に埋め込み形成し、これにより回路の平坦化をはかり、配線の多層化による高性能、かつ小形の通信用混成ＩＣ等の半導体集積回路、デジタル集積回路等の配線構造体の製作方法を提供するものである。
【０００４】
【課題を解決するための手段】上記本発明の目的を達成するために、通信用混成ＧaＡsＩＣ等の半導体集積回路の配線において、絶縁膜中に、該絶縁膜とほぼ同等の厚みを持つ電導体膜をメッキ形成することにより、微細な線状配線と平板状配線とを共に、絶縁膜中に埋め込み形成するものである。これにより、回路を平坦化し多層配線を歩留りよく製作することができる。
【０００５】本発明は、配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２の電導体膜をメッキ成長させる工程と、第１の絶縁膜の溝穴の幅が第１の絶縁膜の溝穴の深さのほぼ２倍以上の溝穴を有する場合には、第１の絶縁膜の溝穴上部の第２の電導体膜のみを覆うようにパタン化された第２の絶縁膜で被覆する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴部分以外の第２の電導体膜および第１の電導体膜を除去し、第１の絶縁膜の溝穴の側壁部および内部に形成された第１の電導体膜部分と第２の電導体膜部分とを残して配線を形成する工程を、少なくとも含む配線構造体の製作方法である。さらに本発明は、配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴とほぼ同じ形状にパタン化された第２の絶縁膜で被覆する工程と、第１の電導体膜を電極としてメッキ法により第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２の電導体膜を形成する工程と、第２の絶縁膜を除去する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴部分以外の第２の電導体膜および第１の電導体膜を除去し、第１の絶縁部の溝穴の側壁部および内部に形成した第１の電導体膜部分と第２の電導体膜部分を残して配線を形成する工程とを、少なくとも含む配線構造体の製作方法である。
【０００６】
【実施例】以下に本発明の実施例を挙げ、図面を用いてさらに詳細に説明する。
＜実施例１＞本実施例においては、配線が平板状（配線幅ｗが配線の厚みｄの２倍よりも大きい配線）の場合について、図１を用いて配線の製作工程順に説明する。
（ａ）下地基板（半導体等）１の上に、マスク用絶縁膜２（ポリイミド、ＳiＯ２またはＳｉＮ等）を形成（厚みｔ）し、配線パタンである溝穴３（ただし、ここでは、穴の幅ｗ1を、ｗ1＞２ｔと大きくした場合を示す）をエッチングにより形成する〔図１（ａ）〕。
（ｂ）次に、下地基板１の表面全体にメッキ電極となるメッキ用電極電導体膜４を、溝穴３の内部の底および側壁部へカバリッジ（膜回り）の良いスパッタ法により形成させる〔図１（ｂ）〕。
（ｃ）次に、上記マスク用絶縁膜２の溝穴３のパタン上に、メッキ用電極電導体膜４を電極として、金等のメッキ成長電導体膜５を成長させる〔図１（ｃ）〕。この際、メッキ成長電導体膜５の厚みｄは、マスク用絶縁膜２の厚みｔ、すなわち溝穴３の深さとほぼ同等にする。これにより、マスク用絶縁膜２の溝穴３のパタンの内部には、すべてメッキ成長用電導体膜５により埋まることになる。
（ｄ）マスク用絶縁膜２の溝穴３のパタン上形成されたメッキ電極用電導体膜４およびメッキ成長電導体膜５の上に、マスク用絶縁膜２の溝穴３のパタンを覆うように、パタン化された絶縁膜（カバーレジスト）６を形成する〔図１（ｄ）〕。このとき、より正確にはマスク絶縁膜６のパタン幅ｗ0が、ｗ1−２ｄ＜ｗ0＜ｗ1となるように成形させることが好ましい。
（ｅ）マスク用絶縁膜２の溝穴３のパタン以外の層上のメッキ電極電導体膜４およびメッキ成長電導体膜５を、パタン化された絶縁膜６をマスクとして、イオンミリング等により除去し〔図１（ｅ）〕、（ｆ）次に、残りの絶縁膜６を除去すれば、所望の配線構造体が形成される〔図１（ｆ）〕。
【０００７】＜実施例２＞本実施例においては、配線が微細な線状（配線幅ｗが配線の厚みｄの２倍より小さい配線）の場合について、図２を用いて説明する。
（ａ）下地基板（半導体等）１の上に、マスク用絶縁膜２（ポリイミド、ＳiＯ2またはＳiＮ等）を形成（厚みｔ）し、配線パタンである溝穴３（ただし、この場合の穴の幅ｗ2を、ｗ2＜２ｔと小さくする）をエッチングにより形成する〔図２（ａ）〕。
（ｂ）次に、下地基板１の表面全体にメッキ電極となるメッキ用電極電導体膜４を、溝穴３の内部の底および側壁部へカバリッジよくスパッタ法により形成させる〔図２（ｂ）〕。
（ｃ）次に、上記マスク用絶縁膜２の溝穴３のパタン上へ、メッキ用電極電導体膜４を電極として、金等のメッキ成長電導体膜５を成長させる〔図２（ｃ）〕。この際、メッキ成長電導体膜５の厚みｄは、実施例１で示した幅の大きい溝穴３の中央部でマスク用絶縁膜２の厚みｔ、すなわち溝穴３の深さとほぼ同等になるように設定する。これにより、マスク用絶縁膜２の溝穴３のパタンの内部は、すべてメッキ成長用電導体膜５により埋まることになる。なお、ここではマスク用絶縁膜２の溝穴３のパタン上には絶縁膜（カバーレジスト）６を形成しない。
（ｄ）全面を、イオンミリングによりエッチングし、マスク用絶縁膜２の溝穴３の内部のメッキ成長電導体膜５を残して、マスク用絶縁膜２の上のメッキ用電極電導体膜４、メッキ成長電導体膜５を除去すれば、配線構造体が得られる〔図２（ｄ）〕。
上記図１（実施例１）および図２で示したような方法で配線構造体を形成すると、配線の大きさにかかわらず、すべての配線は平坦な層間膜中に自動的に埋め込まれる構造となるため、多層配線を形成する上で有利である。また、ＦＥＴのゲート部など微細な部分への配線と、キャパシタ電極などの大面積の平板配線とを同時に形成することもできるため、ゲートの低抵抗化にも有効である。
【０００８】＜実施例３＞図３を用いて、本実施例における配線構造体の製作方法について、作製工程順に説明する。
（ａ）まず、下地基板（半導体等）１の上に、マスク用絶縁膜２（ポリイミド、ＳiＯ2またはＳiＮ等）を形成（厚みｔ）し、配線パタンである溝穴３（幅ｗ1およびｗ2）をエッチングにより形成する。なお、ｗ2＜２ｔ，ｗ1＞２ｔとする〔図３（ａ）〕。
（ｂ）次に、マスク用絶縁膜２の表面全体にメッキ電極となるメッキ用電極電導体膜４を被膜のカバリッジ性のよいスパッタ法により形成させる〔図３（ｂ）〕。
（ｃ）次に、上記マスク用絶縁膜２の溝穴３のパタン以外の部分に被着されているメッキ用電極電導体膜４を覆うように、レジスト材料等からなる絶縁膜７を形成し、マスク用絶縁膜２と同じように溝穴パタン化する〔図３（ｃ）〕。
（ｄ）次に、絶縁膜７とメッキ用電極電導体膜４との付着性を十分に良くするために、ベーキング処理を行う〔図３（ｄ）〕。
（ｅ）次に、上記マスク用絶縁膜２の溝穴３のパタン内へ、メッキ用電極電導体膜４を電極としてメッキ成長電導体膜５を成長させる〔図３（ｅ）〕。この際、幅の広い溝穴３のパタンの中央部におけるメッキ成長電導体膜５の厚みｄが、マスク用絶縁膜２の溝穴３の深さｔと、ほぼ同等となるようにメッキ成長電導体膜５を成長させる。
（ｆ）この後、マスク用の絶縁膜７を除去し〔図３（ｆ）〕、（ｇ）マスク用絶縁膜２の上層のメッキ用電極電導体膜４を、イオンミリング等の方法により除去すれば、所望する配線構造体が得られる。
【０００９】
【発明の効果】本発明の配線構造体の製作方法によれば、微細な線状配線と平板状配線とを同時に絶縁膜中に埋め込み形成することが可能であり、これにより回路の平坦性を向上させると共に、配線の多層化等により集積回路の高密度化および小形化を実現することができる。また、ＦＥＴのゲート部などの微細な部分に低抵抗の配線を行い、素子特性の向上をはかることも可能である。
【図面の簡単な説明】
【図１】本発明の実施例１で例示した配線構造体の製作工程を示す説明図。
【図２】本発明の実施例２で例示した配線構造体の製作工程を示す説明図。
【図３】本発明の実施例３で例示した配線構造体の製作工程を示す説明図。
【符号の説明】
１…下地基板（半導体等）
２…マスク用絶縁膜
３…溝穴
４…メッキ用電極電導体膜
５…メッキ成長電導体膜
６…カバーレジスト（絶縁膜）
７…カバーレジスト（絶縁膜）
【０００１】
【産業上の利用分野】本発明は、通信用混成ＩＣ等の半導体集積回路、ＧaＡs系デジタル集積回路等の配線構造体の製作方法に係り、特に、ＦＥＴのゲート部の配線を形成するのに好適な配線構造体の製作方法に関する。
【０００２】
【従来の技術】半導体集積回路では、集積度の向上と共に、配線の多層化が重要な課題となっている。従来、通信用混成ＩＣ、ＧaＡs系デジタル集積回路等の平坦化配線としては、スペーサ リフトオフにより絶縁膜中に埋め込み形成する方法、またはイオンミリング等により配線を形成し、後から絶縁膜で覆い、エッチバック等を利用して掘り起こす方法など、種々の方法があるが、いずれも微細な線状配線の部分と平板状の配線部分の両方とも、完全に絶縁膜と隙間なく配線を埋め込み、かつ配線を露出形成することができず、配線多層化時の断線、接続不良などの問題が発生していた。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上記従来技術における問題点を解消するものであって、メッキ技術を用いて配線を絶縁膜中に埋め込み形成し、これにより回路の平坦化をはかり、配線の多層化による高性能、かつ小形の通信用混成ＩＣ等の半導体集積回路、デジタル集積回路等の配線構造体の製作方法を提供するものである。
【０００４】
【課題を解決するための手段】上記本発明の目的を達成するために、通信用混成ＧaＡsＩＣ等の半導体集積回路の配線において、絶縁膜中に、該絶縁膜とほぼ同等の厚みを持つ電導体膜をメッキ形成することにより、微細な線状配線と平板状配線とを共に、絶縁膜中に埋め込み形成するものである。これにより、回路を平坦化し多層配線を歩留りよく製作することができる。
【０００５】本発明は、配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２の電導体膜をメッキ成長させる工程と、第１の絶縁膜の溝穴の幅が第１の絶縁膜の溝穴の深さのほぼ２倍以上の溝穴を有する場合には、第１の絶縁膜の溝穴上部の第２の電導体膜のみを覆うようにパタン化された第２の絶縁膜で被覆する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴部分以外の第２の電導体膜および第１の電導体膜を除去し、第１の絶縁膜の溝穴の側壁部および内部に形成された第１の電導体膜部分と第２の電導体膜部分とを残して配線を形成する工程を、少なくとも含む配線構造体の製作方法である。さらに本発明は、配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴とほぼ同じ形状にパタン化された第２の絶縁膜で被覆する工程と、第１の電導体膜を電極としてメッキ法により第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２の電導体膜を形成する工程と、第２の絶縁膜を除去する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴部分以外の第２の電導体膜および第１の電導体膜を除去し、第１の絶縁部の溝穴の側壁部および内部に形成した第１の電導体膜部分と第２の電導体膜部分を残して配線を形成する工程とを、少なくとも含む配線構造体の製作方法である。
【０００６】
【実施例】以下に本発明の実施例を挙げ、図面を用いてさらに詳細に説明する。
＜実施例１＞本実施例においては、配線が平板状（配線幅ｗが配線の厚みｄの２倍よりも大きい配線）の場合について、図１を用いて配線の製作工程順に説明する。
（ａ）下地基板（半導体等）１の上に、マスク用絶縁膜２（ポリイミド、ＳiＯ２またはＳｉＮ等）を形成（厚みｔ）し、配線パタンである溝穴３（ただし、ここでは、穴の幅ｗ1を、ｗ1＞２ｔと大きくした場合を示す）をエッチングにより形成する〔図１（ａ）〕。
（ｂ）次に、下地基板１の表面全体にメッキ電極となるメッキ用電極電導体膜４を、溝穴３の内部の底および側壁部へカバリッジ（膜回り）の良いスパッタ法により形成させる〔図１（ｂ）〕。
（ｃ）次に、上記マスク用絶縁膜２の溝穴３のパタン上に、メッキ用電極電導体膜４を電極として、金等のメッキ成長電導体膜５を成長させる〔図１（ｃ）〕。この際、メッキ成長電導体膜５の厚みｄは、マスク用絶縁膜２の厚みｔ、すなわち溝穴３の深さとほぼ同等にする。これにより、マスク用絶縁膜２の溝穴３のパタンの内部には、すべてメッキ成長用電導体膜５により埋まることになる。
（ｄ）マスク用絶縁膜２の溝穴３のパタン上形成されたメッキ電極用電導体膜４およびメッキ成長電導体膜５の上に、マスク用絶縁膜２の溝穴３のパタンを覆うように、パタン化された絶縁膜（カバーレジスト）６を形成する〔図１（ｄ）〕。このとき、より正確にはマスク絶縁膜６のパタン幅ｗ0が、ｗ1−２ｄ＜ｗ0＜ｗ1となるように成形させることが好ましい。
（ｅ）マスク用絶縁膜２の溝穴３のパタン以外の層上のメッキ電極電導体膜４およびメッキ成長電導体膜５を、パタン化された絶縁膜６をマスクとして、イオンミリング等により除去し〔図１（ｅ）〕、（ｆ）次に、残りの絶縁膜６を除去すれば、所望の配線構造体が形成される〔図１（ｆ）〕。
【０００７】＜実施例２＞本実施例においては、配線が微細な線状（配線幅ｗが配線の厚みｄの２倍より小さい配線）の場合について、図２を用いて説明する。
（ａ）下地基板（半導体等）１の上に、マスク用絶縁膜２（ポリイミド、ＳiＯ2またはＳiＮ等）を形成（厚みｔ）し、配線パタンである溝穴３（ただし、この場合の穴の幅ｗ2を、ｗ2＜２ｔと小さくする）をエッチングにより形成する〔図２（ａ）〕。
（ｂ）次に、下地基板１の表面全体にメッキ電極となるメッキ用電極電導体膜４を、溝穴３の内部の底および側壁部へカバリッジよくスパッタ法により形成させる〔図２（ｂ）〕。
（ｃ）次に、上記マスク用絶縁膜２の溝穴３のパタン上へ、メッキ用電極電導体膜４を電極として、金等のメッキ成長電導体膜５を成長させる〔図２（ｃ）〕。この際、メッキ成長電導体膜５の厚みｄは、実施例１で示した幅の大きい溝穴３の中央部でマスク用絶縁膜２の厚みｔ、すなわち溝穴３の深さとほぼ同等になるように設定する。これにより、マスク用絶縁膜２の溝穴３のパタンの内部は、すべてメッキ成長用電導体膜５により埋まることになる。なお、ここではマスク用絶縁膜２の溝穴３のパタン上には絶縁膜（カバーレジスト）６を形成しない。
（ｄ）全面を、イオンミリングによりエッチングし、マスク用絶縁膜２の溝穴３の内部のメッキ成長電導体膜５を残して、マスク用絶縁膜２の上のメッキ用電極電導体膜４、メッキ成長電導体膜５を除去すれば、配線構造体が得られる〔図２（ｄ）〕。
上記図１（実施例１）および図２で示したような方法で配線構造体を形成すると、配線の大きさにかかわらず、すべての配線は平坦な層間膜中に自動的に埋め込まれる構造となるため、多層配線を形成する上で有利である。また、ＦＥＴのゲート部など微細な部分への配線と、キャパシタ電極などの大面積の平板配線とを同時に形成することもできるため、ゲートの低抵抗化にも有効である。
【０００８】＜実施例３＞図３を用いて、本実施例における配線構造体の製作方法について、作製工程順に説明する。
（ａ）まず、下地基板（半導体等）１の上に、マスク用絶縁膜２（ポリイミド、ＳiＯ2またはＳiＮ等）を形成（厚みｔ）し、配線パタンである溝穴３（幅ｗ1およびｗ2）をエッチングにより形成する。なお、ｗ2＜２ｔ，ｗ1＞２ｔとする〔図３（ａ）〕。
（ｂ）次に、マスク用絶縁膜２の表面全体にメッキ電極となるメッキ用電極電導体膜４を被膜のカバリッジ性のよいスパッタ法により形成させる〔図３（ｂ）〕。
（ｃ）次に、上記マスク用絶縁膜２の溝穴３のパタン以外の部分に被着されているメッキ用電極電導体膜４を覆うように、レジスト材料等からなる絶縁膜７を形成し、マスク用絶縁膜２と同じように溝穴パタン化する〔図３（ｃ）〕。
（ｄ）次に、絶縁膜７とメッキ用電極電導体膜４との付着性を十分に良くするために、ベーキング処理を行う〔図３（ｄ）〕。
（ｅ）次に、上記マスク用絶縁膜２の溝穴３のパタン内へ、メッキ用電極電導体膜４を電極としてメッキ成長電導体膜５を成長させる〔図３（ｅ）〕。この際、幅の広い溝穴３のパタンの中央部におけるメッキ成長電導体膜５の厚みｄが、マスク用絶縁膜２の溝穴３の深さｔと、ほぼ同等となるようにメッキ成長電導体膜５を成長させる。
（ｆ）この後、マスク用の絶縁膜７を除去し〔図３（ｆ）〕、（ｇ）マスク用絶縁膜２の上層のメッキ用電極電導体膜４を、イオンミリング等の方法により除去すれば、所望する配線構造体が得られる。
【０００９】
【発明の効果】本発明の配線構造体の製作方法によれば、微細な線状配線と平板状配線とを同時に絶縁膜中に埋め込み形成することが可能であり、これにより回路の平坦性を向上させると共に、配線の多層化等により集積回路の高密度化および小形化を実現することができる。また、ＦＥＴのゲート部などの微細な部分に低抵抗の配線を行い、素子特性の向上をはかることも可能である。
【図面の簡単な説明】
【図１】本発明の実施例１で例示した配線構造体の製作工程を示す説明図。
【図２】本発明の実施例２で例示した配線構造体の製作工程を示す説明図。
【図３】本発明の実施例３で例示した配線構造体の製作工程を示す説明図。
【符号の説明】
１…下地基板（半導体等）
２…マスク用絶縁膜
３…溝穴
４…メッキ用電極電導体膜
５…メッキ成長電導体膜
６…カバーレジスト（絶縁膜）
７…カバーレジスト（絶縁膜）
【特許請求の範囲】
【請求項１】配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２の電導体膜をメッキ成長させる工程と、第１の絶縁膜の溝穴の幅が第１の絶縁膜の溝穴の深さのほぼ２倍以上の溝穴を有する場合には、第１の絶縁膜の溝穴上部の第２の電導体膜のみを覆うようにパタン化された第２の絶縁膜で被覆する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴の部分以外に被着されている第２の電導体膜および第１の電導体膜を除去し、第１の絶縁膜の溝穴の側壁部および内部に形成された第１の電導体膜部分と第２の電導体膜部分とを残して配線を形成する工程を、少なくとも含むことを特徴とする配線構造体の製作方法。
【請求項２】配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴とほぼ同じ形状にパタン化された第２の絶縁膜で被覆する工程と、第１の電導体膜を電極としてメッキ法により第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２電導体膜を形成する工程と、第２の絶縁膜を除去する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴の部分以外に被着されている第２の電導体膜および第１の電導体膜を除去し、第１の絶縁膜の溝穴の側壁部および内部に形成された第１の電導体膜部分と第２の電導体膜部分とを残して配線を形成する工程を、少なくとも含むことを特徴とする配線構造体の製作方法。
【請求項１】配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２の電導体膜をメッキ成長させる工程と、第１の絶縁膜の溝穴の幅が第１の絶縁膜の溝穴の深さのほぼ２倍以上の溝穴を有する場合には、第１の絶縁膜の溝穴上部の第２の電導体膜のみを覆うようにパタン化された第２の絶縁膜で被覆する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴の部分以外に被着されている第２の電導体膜および第１の電導体膜を除去し、第１の絶縁膜の溝穴の側壁部および内部に形成された第１の電導体膜部分と第２の電導体膜部分とを残して配線を形成する工程を、少なくとも含むことを特徴とする配線構造体の製作方法。
【請求項２】配線を形成する基板上に、溝穴パタンを形成した第１の絶縁膜を被覆する工程と、第１の絶縁膜の溝穴パタンの側面および底面を含む第１の絶縁膜の全面に第１の電導体膜を被覆する工程と、第１の電導体膜上に、第１の絶縁膜の溝穴とほぼ同じ形状にパタン化された第２の絶縁膜で被覆する工程と、第１の電導体膜を電極としてメッキ法により第１の絶縁膜の溝穴の深さとほぼ同等の厚みの第２電導体膜を形成する工程と、第２の絶縁膜を除去する工程と、全面にイオンミリングを行い、第１の絶縁膜上の溝穴の部分以外に被着されている第２の電導体膜および第１の電導体膜を除去し、第１の絶縁膜の溝穴の側壁部および内部に形成された第１の電導体膜部分と第２の電導体膜部分とを残して配線を形成する工程を、少なくとも含むことを特徴とする配線構造体の製作方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開平５−２１７９４４
【公開日】平成５年（１９９３）８月２７日
【国際特許分類】
【出願番号】特願平４−１７７７６
【出願日】平成４年（１９９２）２月３日
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【公開日】平成５年（１９９３）８月２７日
【国際特許分類】
【出願日】平成４年（１９９２）２月３日
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
[ Back to top ]